JPH01201631A - 光シフトレジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 光シフトレジスタ、特に、光伝送システムにおいて用い
られる光信号の処理のための機能素子または回路の構成
に関し、 光伝送システムを構築する上でその性能および信顛性を
向上させることを目的とし、 半導体基板上にモノリシックに形成され、光学的に接続
された少なくとも２段のレジスタを具備し、該レジスタ
の各段は光学的に接続された第１および第２の光メモリ
素子を有し、該光メモリ素子はそれぞれ、共振器内に可
飽和光吸収領域を含む活性層と該共振器の鏡としての回
折格子と第１の端子と第２の端子とを有する光双安定素
子部、光吸収領域と該光双安定素子部への光の取込みを
制御するための第３の端子とを有する入力制御部、およ
び、光吸収領域と該光双安定素子部からの光の取出しを
制御するための第４の端子とを有する出力制御部、によ
り構成され、第１および第２の光メモリ素子の第１の端
子にバイアス電流を印加し、第１および第２の光メモリ
素子の第２の端子にそれぞれ第１、第２のリセット電流
を印加し、第１の光メモリ素子の第３の端子および第２
の光メモリ素子の第４の端子に第１の制御電流を印加し
、第１の光メモリ素子の第４の端子および第２の光メモ
リ素子の第３の端子に第２の制御電流を印加し、時系列
的に第１のリセット電流、第１の制御電流、第２のリセ
ット電流および第２の制御電流を印加することで光信号
を順次シフトさせるように構成する。

〔産業上の利用分野〕

本発明は、光シフトレジスタに関し、より詳細には、光
通信システム、光情報処理システム等の光伝送システム
において用いられる光信号の処理のための機能素子また
は回路の構成に関する。

〔従来の技術、および発明が解決しようとする課題〕

典型的な光伝送システムは、該システム内で必要な情報
の発信あるいは各県に対する指令等の発信を行う送信系
と、該送信系から送られてくる信号の処理を行う受信系
と、該送信系および受信系を接続する光ファイバ等の伝
送路とから構成されている。

この場合、送信系においては、まず発振器を用いて送出
すべき信号（一般には複数ビットからなるパラレル形態
の電気信号）を発生させ、次いで信号処理部において該
パラレルの電気信号をシフトレジスタを用いてシリアル
形態の電気信号に変換（以下、パラレル／シリアル変換
と称する）した後、更に該シリアルの電気信号を半導体
レーザ等を用いてシリアルの光信号に変換（以下、逆光
電変換と称する）し、該光信号を光フアイバ伝送路に送
出している。このようにシリアルの光信号に変換するこ
とにより、光ファイバの本数を減らし、それによって光
ファイバに要するコストを低減させることができる。し
かしながらその反面、シリアル伝送によってパラレル伝
送と同じように高速化を図るためには、伝送速度を高め
る必要がある（例えば数十Ｍビットへ〜数Ｇビット／ｓ
）。

一方、受信系においては、光フアイバ伝送路を介して送
られてきたシリアルの光信号を信号処理部においてまず
フォトダイオード等を用いてシリアルの電気信号に変換
（以下、光電変換と称する）し、次いで該シリアルの電
気信号をシフトレジスタを用いてパラレルの電気信号に
変換（以下、シリアル／パラレル変換と称する）した後
、該パラレルの電気信号を内部処理している。このよう
にパラレルの電気信号に変換することにより、システム
全体としての処理スピードを損なうことなく信頼性を上
げ、またコストの低減化にも寄与させることができる。

しかしながら、このようなシステム構成において例えば
１つの系から発信された信号を複数の系において順次処
理する場合を考えると、光信号が各県に受信される際に
は光電変換およびシリアル／パラレル変換が行われ、ま
た各県から光信号が送信される際にはパラレル／シリア
ル変換および逆光電変換が行われる。高信頼度の信号伝
送という観点から、このような変換を何度も繰り返すこ
とは好ましいとは言えない。それ故、出来ることならば
光信号の形態のままで信号処理を行うことが好ましい。

また、光信号の状態で処理を行うことは、各県において
光信号を電気信号に変換して内部的に処理を行う必要が
無い場合に、送られてきた光信号を内部に取り込まずに
そのままの状態で次の系に送ることができるので、極め
て有効である。

本発明は、かかる問題点に鑑み創作されたもので、光伝
送システムを構築する上でその性能および信頼性を向上
させることに寄与する光シフトレジスタを提供すること
を目的としている。

〔課題を解決するための手段〕

上述した従来技術における問題点を解決するために、本
発明の光シフトレジスタは、半導体基板上にモノリシッ
クに形成され、光学的に接続された少なくとも２段のレ
ジスタを具備し、該レジスタの各段は光学的に接続され
た第１および第２の光メモリ素子を有している。これら
の光メモリ素子はそれぞれ、共振器内に可飽和光吸収領
域を含む活性層と該共振器の鏡としての回折格子と所定
の記憶状態に応じた光を発振させるバイアス電流を印加
するための第１の端子と該記憶状態をリセットする電流
を印加するための第２の端子とを有する光双安定素子部
、該光双安定素子部の活性層と光学的に接続された光吸
収領域と該光双安定素子部への光の取込みを制御する電
流を印加するための第３の端子とを有する入力制御部、
および、該光双安定素子部の活性層と光学的に接続され
た光吸収領域と該光双安定素子部からの光の取出しを制
御する電流を印加するための第４の端子とを有する出力
制御部、により構成される。

そして第１および第２の光メモリ素子の第１の端子には
バイアス電流が印加され、該第１および第２の光メモリ
素子の第２の端子にはそれぞれ第１、第２のりセント電
流が印加され、該第１の光メモリ素子の第３の端子およ
び該第２の光メモリ素子の第４の端子には第１の制御電
流が印加され、該第１の光メモリ素子の第４の端子およ
び該第２の光メモリ素子の第３の端子には第２の制御電
流が印加されるようになっている。

〔作　用〕 上述した構成において、第１および第２の光メモリ素子
の各端子、すなわち第２〜第４の端子に、時系列的に第
１のリセット電流、第１の制御電流、第２のリセット電
流および第２の制御電流を順次印加することにより、入
力された光信号は該光メモリ素子内の光双安定素子部を
介して順次シフトさせられる。

なお、本発明の他の構成上の特徴および作用の詳細につ
いては、添付図面を参照しつつ以下に記述する実施例を
用いて説明する。

〔実施例〕

第１図には本発明の一実施例としての光シフトレジスタ
の構成が示され、第２図には第１図における光メモリ素
子の一例が断面的に示される。

まず第２図を参照すると、本実施例に用いられる光メモ
リ素子ＭＣＩＩ〜ＭＣ２２は、光双安定素子部と入力制
御部と出力制御部とから構成されている。

光双安定素子部は、本実施例では共振器に波長選択性を
持たせた分布フィードバック（Ｄｉｓｔｒｉｂｕ−ｔｅ
ｄ　Ｆｅｅｄ　Ｂａｃｋ；　Ｄ　Ｆ　Ｂ）型の半導体レ
ーザの形態を有し、該レーザのファブリペロ−共振器内
には光強度に応じて屈折率が変化する材料、例えばＩｎ
ＧａＡｓＰからなる活性Ｊｉｊ１６と、該共振器の鏡と
しての回折格子（グレーティング）１７とを含んでいる
。

この活性層１６および回折格子１７は、それぞれクラソ
ド層として機能する半導体基板１９および半導体層１８
の間に挟まれるようにして形成されており、半導体層１
８は例えばＰ型（ｎＰからなり、半導体基板１９は例え
ばＮ型１ｎＰからなっている。この半導体基板１９には
接地された電極１５が形成され、半導体層１８側には電
極１１（端子１）および電極１２（端子２）が形成され
ている。ここで電極１１と電極１２の間隔を２０〜４０
μｍ程度に設定すると、その直下の活性層では電流注入
が行われず、光吸収領域１６ａとなる。この領域は、共
振器内の光強度に応じて光吸収係数が変化する可飽和光
吸収効果を有する。

入力制御部は、光双安定素子部の活性層１６に光学的に
接続された光吸収領域２０を含んでいる。この光吸収領
域２０は、前述の半導体基板１９および半導体層１８の
間に挟まれるようにして形成されており、半導体層１８
側には電極１３（端子３）が形成されている。また、入
力制御部の端面には光の反射を防止するためのコーティ
ング２１が施されている。

同様に、出力制御部は、光双安定素子部の活性層１６に
光学的に接続された光吸収領域２２を含んでいる。この
光吸収領域２０は、前述の半導体基板１９および半導体
層１８の間に挟まれるようにして形成されており、半導
体層１８側には電極１４（端子４）が形成されている。

また、出力制御部の端面には光の反射を防止するための
コーティング２３が施されている。

第２図に示される光メモリ素子において、端子１には、
光双安定素子に対し所定の記憶状態（本実施例では“０
”に相当）に応じた強度で光を発振させるためのバイア
ス電流が印加され、端子２には、該記憶状態をリセット
するためのリセット電流が印加されるようになっている
。また、端子３には、入射された光信号の光双安定素子
部への記憶を制御するための電流が印加され、端子４に
は、光双安定素子部に記憶されている光情報を外部に取
出すための制御電流が印加されるようになっている。

次に、第２図に示される光メモリ素子による光双安定効
果について第３図（ａ）　、　（ｂ）および第４図を参
照しながら説明する。

第３図（ａ）は、光双安定半導体レーザの典型的なＩ−
Ｌ特性、すなわちダイオードレーザの印加電流■と光の
全出力Ｌｏとの関係を表しており、所定のしきい電流Ｉ
。Ｎ以上の電流が印加されると光が発振し、ｌ０ＦＦ以
下の電流になると発振が停止される様子を示している。

第３図（ｂ）は、光双安定半導体レーザーの典型的な光
入出力特性、すなわち第２図の光双安定素子部において
入力制御部から入射される光の強度に対する、出力制御
部に透過される光の強度の関係を表している。第３図（
ａ）および（ｂ）に示されるように、印加電流または入
射光強度を増加させた場合と減少させた場合とでは、そ
れぞれ透過光強度が描く曲線は異なる履歴を描く　（ヒ
ステリシス）。光メモリ素子はこのヒステリシス特性を
利用している。第４図には実際の光メモリ素子の典型的
な入出力特性が示される。図中、■、は電流バイアス、
Ｌ、は光のバイアスを示す。

初期状態としてまず、第４図の点Ｐの状態（“０”の状
態）に保持してお（。これは、第３図（ａ）の１−Ｌ特
性においてしきい電流１゜、Ｆ以下の所定の電流Ａを端
子１　（第２図参照）に印加することにより、実現され
る。次いで、所定量以上の振幅を有する正の光パルスを
印加すると、第３図（ｂ）において透過光強度の状態は
、点Ｐ−Ｊ−に−Ｍ−に−Ｑと移動し、結果として点Ｑ
の状態（“１”の状態）に遷移する。この状態で、出力
制御用の端子４に正のパルスを印加すると、光双安定素
子内の記憶状態（“ｌ”の状態）は変化しないが、この
“１”の状態は、後で詳述するように次段の光メモリ素
子に取込まれる。

なお、第３図（ｂ）の入出力特性において点Ｑと点Ｎの
間、あるいは点Ｐと点Ｈの間の差以上の電流に対応する
負の電流を端子２（第２図参照）に印加することにより
、光双安定素子内の記憶状態は、現在の記憶状態が“１
″の場合には点Ｑ−Ｎ−Ｈ−Ｇ−Ｈ−Ｐと移動し、現在
の記憶状態が“Ｏ”の場合には点Ｐ−Ｈ→Ｇ−Ｈ−Ｐと
移動し、いずれの場合にも“Ｏ″の状態にリセットされ
る。

このように光メモリ素子を“０”の記憶状態に設定した
状態で、各端子に適宜所定量の正の光パルスを印加した
り、あるいは負の光パルスを印加することで該メモリ素
子を“０”または“１″の状態に安定化させることがで
きる（光双安定）。本実施例の光シフトレジスタは、こ
の光メモリ素子を最小構成単位としている。

第１図を参照すると、本実施例では、２個の光メモリ素
子ＭＣＩＩ、ＭＣ１２、またはＭＣ２１、ＭＣ２２によ
り一段のレジスタＲＧ１、またはＲＧ２が構成され、２
段のレジスタにより光シフトレジスタが構成されている
。この光シフトレジスタは半導体基板上でモノリシック
に形成されており、また、各光メモリ素子は、該半導体
基板上において光学的に接続され、それぞれ４種類の信
号によって駆動されるようになっている。すなわち、レ
ジスタＲＧＩの光メモリ素子ＭＣＩＩに関しては、端子
１には可変抵抗器Ｒ１１を介して所定のバイアス電流Ｂ
Ｓが印加され、端子２にはリセット電流Ｒ５Ｔｌが印加
され、端子３にはシフト制御電流ＳＣＩが印加され、そ
して端子４にはシフト制御電流ＳＣ２が印加されるよう
になっている。同様に光メモリ素子ＭＣ１２に関しては
、端子１には可変抵抗器Ｒ１２を介して所定のバイアス
電流ＢＳが印加され、端子２にはりセント電流Ｒ５Ｔ２
が印加され、端子３にはシフト制御電流ＳＣ２が印加さ
れ、そして端子４にはシフト制御電流ＳＣ１が印加され
るようになっている。なお、レジスタＲＧ２の各光メモ
リ素子については、レジスタＲＧＩの各光メモリ素子と
同じであるので、その説明は省略する。

次に、第１図の光シフトレジスタのシフト動作について
第５図（ａ）〜（ｉ）のタイミング図を参照しながら説
明する。

まず、入射光Ｌｏ　（第５図（ｅ）参照）が照射されて
いる間にリセット電流Ｒ５Ｔｌ　（第５図（ａ）参照）
を印加すると、光メモリ素子ＭＣＩＩの内容が“０”に
リセットされる（第５図（ｆ）参照）。なお、図中ハツ
チングで示される部分は、記憶内容が不定状態であるこ
とを示している。次いで、入射光ＬＯが照射されている
間に所定レベル以上のシフト制御電流ＳＣＩを印加する
と（第５図（ｃ）参照）、入射光Ｌｏのレベル状態（こ
の場合には“１”）が光メモリ素子ＭＣＩＩに取込まれ
る。これによって光メモリ素子ＭＣＩＩ内の光双安定素
子部、すなわち光双安定半導体レーザは、“１”の記憶
状態に応じた光強度で発振する。

続いて、光メモリ素子ＭＣＩＩの状態が“１”の状態に
ある間にリセット電流ＲＳＴ２　（第５図（ｂ）参照）
を印加すると、光メモリ素子ＭＣ１２の内容が“０”に
リセットされる　（第５図軸）参照）。次いで、光メモ
リ素子ＭＣＩＩの状態が“１”の状態にある間に所定レ
ベル以上のシフト制御電流ＳＣ２を印加すると（第５図
（ｄ）参照）、光メモリ素子ＭＣＩＩの記憶状態が光メ
モリ素子部１２に取込まれる。これによって光メモリ素
子ＭＣ１２内の光双安定半導体レーザは、“１″の記憶
状態に応じた光強度で発振する。

続いて、リセット電流Ｒ３Ｔｌを印加すると、光メモリ
素子ＭＣＩＩの内容が“０”にリセットされ、且つレジ
スタＲＧ２の光メモリ素子ＭＣ２１の内容も“０”にリ
セットされる（第５図（ｈ）参照）。次いで、光メモリ
素子ＭＣ１２の状態が“１”の状態にある間に所定レベ
ル以上のシフト制御電流ＳＣＩを印加すると、光メモリ
素子ＭＣ１２の記憶状態が光メモリ素子ＭＣ２１に取込
まれる。つまり、レジスタＲＧＩの内容がレジスタＲＧ
２にシフトされたことになる。同様に、光メモリ素子Ｍ
Ｃ２１内の光双安定半導体レーザは、“１”の記憶状態
に応じた光強度で発振する。

最後に、光メモリ素子ＭＣ２１の状態が“ｌ”の状態に
ある間にリセット電流Ｒ３Ｔ２を印加すると、光メモリ
素子ＭＣ１２の内容が“０“にリセットされ、且つレジ
スタＲＧ２の光メモリ素子ＭＣ２２の内容も０″にリセ
ットされる（第５図（ｉ）参照）。次いで、光メモリ素
子ＭＣ２１の状態が“１”の状態にある間に所定レベル
以上のシフト制御電流ＳＣ２を印加すると、光メモリ素
子ＭＣ２１の記憶状態が光メモリ素子ＭＣ２２に取込ま
れる。これによって光メモリ素子ＭＣ２２内の光双安定
半導体レーザは、“１”の記憶状態に応じた光強度で発
振する。

このように、各光メモリ素子の各端子２〜４に、リセッ
ト電流Ｒ５Ｔ１、シフト制御電流ＳＣ１、リセット電流
Ｒ３Ｔ２およびシフト制御電流ＳＣ２を時系列的に順次
印加することにより、入射された光信号り。

を、各光メモリ素子を通してシフトさせることができる
。

なお、上述した実施例では光信号を順次シフトさせる場
合の光シフトレジスタの構成について説明したが、この
光シフトレジスタから光信号を取出す場合、あるいは該
光シフトレジスタに光信号を取込む場合の構成について
は、周知の光スイッチを各レジスタの段間に適宜配置す
ることにより容易に実現することができる。

第６図および第７図にはそれぞれ第１図の光シフトレジ
スタの変形例の構成が示される。

第６図の例示は、光信号のシリアル／パラレル変換を行
う場合の構成を示しており、各レジスタの段間に光スイ
ッチＬＳＩ　、　ＬＳ２．・・・、を光学的に介在させ
、該スイッチをローアクティブの出カイネーブル信号画
に応答させて動作させることにより、各光メモリ素子に
取込まれている光の情報をパラレルに取出すことができ
る。また、第７図の例示は、光信号のパラレル／シリア
ル変換を行う場合の構成を示しており、第６図の場合と
同様に各レジスタの段間に光スイッチＬＳ３．　ＬＳ４
．・・・、を光学的に介在させ、該スイッチをローアク
ティブのライトイネーブル信号匪に応答させて動作させ
ることにより、各光メモリ素子に光信号情報をパラレル
に取込むことができる。なお、第６図および第７図にお
ける光スイッチの形態としては、周知の交叉型光スイッ
チまたは進行波型光スイッチが用いられる。

〔発明の効果〕

以上説明したように本発明の光シフトレジスタによれば
、光伝送システムの各県において信号の変換処理、すな
わちシリアル／パラレル変換およびパラレル／シリアル
変換を光信号の形態のままで行うことができるので、各
県において光信号を電気信号に変換して内部的に処理を
行う必要が無い場合に、送られてきた光信号を内部に取
り込まずにそのままの状態で次の系に送ることができる
。

また、光メモリ素子の共振器を構成する鏡としてへき開
面の代わりに回折格子を用いた構成を採用しているので
、半導体基板における該メモリ素子の小型化、ひいては
光スイッチおよび先導波路とのモノリシック集積化が可
能となる。従って、本発明の光シフトレジスタは、光伝
送システムを構築する上でその性能および信頼性を向上
させることに寄与することができる。

【図面の簡単な説明】

第１図は本発明の一実施例としての光シフトレジスタの
構成を示す図、 第２図は第１図における光メモリ素子の一例を示す断面
図、 第３図（ａ）および（ｂ）はそれぞれ、光双安定半導体
レーザの典型的な印加電流・光出力特性図、光入力・光
出力特性図、 第４図は光双安定半導体レーザーの典型的な入出力特性
図、 第５図は第１図の光シフトレジスタの動作タイミング図
、 第６図は第１図の光シフトレジスタの一変形例の構成を
示す図、 第７図は第１図の光シフトレジスタの他の変形例の構成
を示す図、 である。 （符号の説明） １〜４・・・端子、　　　１１−１５・・・電極、１６
・・・活性層、　　　　１６ａ・・・可飽和光吸収領域
、１７・・・回折格子、 １８・・・半導体層（クラッド層）、 １９・・・半導体基板（クラッド層）、２０．２２・・
・光吸収領域、 Ｍｌｌ〜Ｍ２２・・・光メモリ素子、 ＲＧＩ、ＲＧ２・・・レジスタ、ＢＳ・・・バイアス電
流、Ｒ３Ｔｌ　、　ＲＳＴ２・・・リセット電流、ＳＣ
Ｉ、ＳＣ２・・・制御電流。 本発明の一実施例としての光シフトレノスタ第１図にお
ける光メモリ素子の一例を示す断面図第２図 印加電流ｌ 光双安定半導体レーザの典型的な印加電流・光出力特性
図焔３国（ａ） 光入力頃 光双安定半導体レーザの典型的な光入力・光出力特性図
帛３国（ｂ） しＯ 光双安定半導体レーザの典型的な入出力特性図第４目

Claims (1)

1. 【特許請求の範囲】 １、半導体基板（１９）上にモノリシックに形成され、
   光学的に接続された少なくとも２段のレジスタ（ＲＧ１
   、ＲＧ２）を具備し、 該レジスタの各段は光学的に接続された第１および第２
   の光メモリ素子（ＭＣ１１、ＭＣ１２；ＭＣ２１、ＭＣ
   ２２）を有し、 該光メモリ素子はそれぞれ、共振器内に可飽和光吸収領
   域（１６ａ）を含む活性層（１６）と該共振器の鏡とし
   ての回折格子（１７）と所定の記憶状態に応じた光を発
   振させるバイアス電流を印加するための第１の端子（１
   ）と該記憶状態をリセットする電流を印加するための第
   ２の端子（２）とを有する光双安定素子部、該光双安定
   素子部の活性層と光学的に接続された光吸収領域（２０
   ）と該光双安定素子部への光の取込みを制御する電流を
   印加するための第３の端子（３）とを有する入力制御部
   、および、該光双安定素子部の活性層と光学的に接続さ
   れた光吸収領域（２２）と該光双安定素子部からの光の
   取出しを制御する電流を印加するための第４の端子（４
   ）とを有する出力制御部、により構成され、前記第１お
   よび第２の光メモリ素子の第１の端子にバイアス電流（
   ＢＳ）を印加し、該第１および第２の光メモリ素子の第
   ２の端子にそれぞれ第１、第２のリセット電流（ＲＳＴ
   １、ＲＳＴ２）を印加し、該第１の光メモリ素子の第３
   の端子および該第２の光メモリ素子の第４の端子に第１
   の制御電流（ＳＣ１）を印加し、該第１の光メモリ素子
   の第４の端子および該第２の光メモリ素子の第３の端子
   に第２の制御電流（ＳＣ２）を印加し、時系列的に第１
   のリセット電流、第１の制御電流、第２のリセット電流
   および第２の制御電流を印加することで光信号を順次シ
   フトさせるようにした光シフトレジスタ。 ２、前記レジスタの各段の間に光学的に介在された光ス
   イッチ（ＬＳ１、ＬＳ２）を具備し、前記第２の光メモ
   リ素子に取込まれた光の情報を該光スイッチに光信号取
   出し用の制御信号（＠ＯＥ＠）を供給することでパラレ
   ルに取り出すようにした、請求項１記載の光シフトレジ
   スタ。 ３、前記レジスタの各段の間に光学的に介在された光ス
   イッチ（ＬＳ３、ＬＳ４）を具備し、該光スイッチに光
   信号取込み用の制御信号（＠ＷＥ＠）を供給することで
   前記第１の光メモリ素子に光の情報をパラレルに取込む
   ようにした、請求項１記載の光シフトレジスタ。