JPH01198830A - Digital analog converter - Google Patents

Digital analog converter

Info

Publication number
JPH01198830A
JPH01198830A JP2434488A JP2434488A JPH01198830A JP H01198830 A JPH01198830 A JP H01198830A JP 2434488 A JP2434488 A JP 2434488A JP 2434488 A JP2434488 A JP 2434488A JP H01198830 A JPH01198830 A JP H01198830A
Authority
JP
Japan
Prior art keywords
signal
digital
analog converter
level
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2434488A
Other languages
Japanese (ja)
Inventor
Takeyuki Takayama
強之 高山
Koji Nishida
浩二 西田
Hiroshi Koga
弘 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2434488A priority Critical patent/JPH01198830A/en
Publication of JPH01198830A publication Critical patent/JPH01198830A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To attain digital analog conversion through the use of the least distortion area in response to the level of an input signal by providing an adder applying an offset to an input digital signal and a digital analog converter. CONSTITUTION:With a maximum amplitude of an input digital signal 1 set to OdB and with the level of the signal 1 at -6dB or over, a level detection circuit 7 makes an offset value 71 zero. with the level of the signal 1 set to -12dB or over and less than -6dB, the offset 71 is set to -12dB and the offset 71 is set to -18dB with the level of the signal 1 set to -12dB. The signal being the sum of the offset 71 and the signal 1 by an adder 8 is given to a digital analog converter 5 and the offset 71 is inputted to the digital analog converter 6. Then output voltages of the converters 5, 6 are subtracted the subtractor 9. Thus, the digital analog conversion is applied by using the region with least nonlinearity in response to the signal level.

Description

【発明の詳細な説明】 産業上の利用分野 この発明はディジタル・アナログ変換装置に関するもの
でsb、特に高調波歪やノイズを小さくできる点でディ
ジタルオーディオ機器に好適なものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application This invention relates to a digital-to-analog converter, and is particularly suitable for digital audio equipment in that it can reduce harmonic distortion and noise.

従来の技術 ディジタル・アナログ変換器はディジタルオーディオ機
器に不可欠な回路構成要素で6D、その性能がディジタ
ルオーディオ機器の性能に与える影警は非常に大きい。
BACKGROUND OF THE INVENTION A digital-to-analog converter is an essential circuit component of digital audio equipment, and its performance has a large impact on the performance of digital audio equipment.

以下図面を参照しながら、上述した従来のディジタル・
アナログ変換器の一例について説明する。
With reference to the drawings below, the conventional digital
An example of an analog converter will be explained.

第3図は従来のディジタルアナログ変換器の基本構成を
示すものである。第3図において1は入力ディジタル信
号゛、2は入力ディジタル信号1の各ビットに対応した
電流を出力する電流源、3は電流源2の出力電流をオン
、オフするアナログスイッチであシ、オン、オフを制御
する制御信号入力31を有する。そして4は上記電流源
2とアナログスイッチ3により得られた電流を電圧値に
変換するx/v変換器であシ、入力ディジタル信号1に
対応したアナログ電圧41を出力する。
FIG. 3 shows the basic configuration of a conventional digital-to-analog converter. In Fig. 3, 1 is an input digital signal, 2 is a current source that outputs a current corresponding to each bit of input digital signal 1, and 3 is an analog switch that turns on and off the output current of current source 2. , and has a control signal input 31 for controlling off. An x/v converter 4 converts the current obtained by the current source 2 and analog switch 3 into a voltage value, and outputs an analog voltage 41 corresponding to the input digital signal 1.

以上の様に構成されたディジタル・アナログ変換器につ
いて、以下その動作について説明する。
The operation of the digital-to-analog converter configured as described above will be explained below.

まず電流源2の出力する電流値は、MSHに対応したも
のを!とすると、28Bに対応したものは−j−I、3
5Bに対応したものはユ]といつた具合に順次2分の1
になっている。そしてアナログスイッチ3は入力ディジ
タル信号1の各ビットが「1」の時オン、「0」の時オ
フする。これにより、I/V変換器4には、入力ディジ
タル信号1の値に比例した電流が入力され、I/V変換
器4によって電圧値に変換される。これにより入カディ
ジタル信号1に対応したアナログ電圧出力41が得られ
る。
First, the current value output by current source 2 should be compatible with MSH! Then, the one corresponding to 28B is -j-I, 3
Those corresponding to 5B are 1/2 in order of ``Y''.
It has become. The analog switch 3 is turned on when each bit of the input digital signal 1 is "1" and turned off when it is "0". As a result, a current proportional to the value of the input digital signal 1 is input to the I/V converter 4, and is converted into a voltage value by the I/V converter 4. As a result, an analog voltage output 41 corresponding to the input digital signal 1 is obtained.

次に各電流源2が誤差を持っている場合の動作について
、説明する。まず各電流源2の誤差をそれぞれΔ3〜Δ
。とすると、第3図に示した様に各電流源・2の出力す
る電流値はMSBに対応したものから順に!十Δ3.T
I+Δ2.−jI+Δ1゜、I十Δ。となる0この様に
各電流源2が誤差を持った場合の入力ディジタル信号1
と出力アナログ電圧41との関係を第4図に示す。なお
第4図においてI/V変換器4の利得は1としである。
Next, the operation when each current source 2 has an error will be explained. First, the error of each current source 2 is calculated from Δ3 to Δ
. Then, as shown in Figure 3, the current values output by each current source 2 are in order from the one corresponding to the MSB! 10Δ3. T
I+Δ2. −jI+Δ1°, I+Δ. In this way, the input digital signal 1 when each current source 2 has an error is 0.
The relationship between the output analog voltage 41 and the output analog voltage 41 is shown in FIG. In FIG. 4, the gain of the I/V converter 4 is set to 1.

一般に誤差Δ3〜Δ。は各電流源2の絶対値と相関があ
る。従って第4図を見ても分かる様に出力アナログ電圧
の非直線性は、MSBが反転する部分で最も大きくなり
、次いで28Bの反転に伴う非直線性が大きい。この様
に上位ピット程、そのビットの反転に伴う非直線性が大
きく、下位ビット程、そのビットの反転に伴う非直線性
が小さい。
Generally the error is Δ3~Δ. is correlated with the absolute value of each current source 2. Therefore, as can be seen from FIG. 4, the nonlinearity of the output analog voltage is greatest in the portion where the MSB is inverted, followed by the nonlinearity associated with the inversion of 28B. In this way, the higher the pit, the greater the non-linearity caused by the bit inversion, and the lower the bit, the smaller the non-linearity caused by the bit inversion.

そしてMSBの反転に伴なう歪を一般に「ゼロクロス歪
」と呼ぶ。
The distortion caused by the inversion of the MSB is generally called "zero cross distortion."

発明が解決しようとする課題 一般にディジタルオーディオにおいては、信号レベルの
大小にかかわらず、常にオフセットが一定となる様にデ
ィジタル信号が記録されている。
Problems to be Solved by the Invention In general, in digital audio, digital signals are recorded so that the offset is always constant regardless of the magnitude of the signal level.

そのため、入力ディジタル信号はその信号レベルが非常
に小さい時でも常にMSBが反転を繰シ返している。
Therefore, the MSB of the input digital signal is constantly inverted even when the signal level is very low.

しかしながら、上記の様な構成では、入力ディジタル信
号のMSBが反転する際に最も非直線性が大きくなるた
め、信号レベルの大小にかかわらず、常に非直線性が最
も大きい領域を用いて、ディジタル・アナログ変換して
いる事となる。このため特に信号レベルが低い時、いわ
ゆる「ゼロクロス歪」による音質およびオーディオ特性
の悪化が問題となる。
However, in the above configuration, the nonlinearity is greatest when the MSB of the input digital signal is inverted. Therefore, regardless of the signal level, the region with the greatest nonlinearity is always used to This means that it is being converted to analog. Therefore, especially when the signal level is low, deterioration of sound quality and audio characteristics due to so-called "zero cross distortion" becomes a problem.

本発明は上記問題点に鑑み、入力信号のレベルに応じて
、最も歪の少ない領域を用いてディジタル・アナログ変
換する事を可能とするものである。
In view of the above problems, the present invention makes it possible to perform digital-to-analog conversion using an area with the least distortion depending on the level of an input signal.

課題が解決しようとする問題点 上記問題点を解決するため、本発明によるディジタル・
アナログ変換装置は、入力ディジタル信号にオフセット
を加える加算器とディジタル・アナログ変換器とを備え
、加算器によって入力ディジタル信号にオフセットを加
えた信号をディジタル・アナログ変換器により、ディジ
タル・アナログ変換する様に構成されている。
Problems to be Solved In order to solve the above problems, the digital
The analog conversion device includes an adder that adds an offset to an input digital signal and a digital-to-analog converter, and the digital-to-analog converter converts the signal obtained by adding the offset to the input digital signal by the adder. It is composed of

作   用 本発明は上記した構成により信号レベルに応じて最適な
オフセットを入力ディジタル信号に加えた後、ディジタ
ル・アナログ変換器により、ディジタル・アナログ変換
を行なう。これにより、信−纜 号レベルに応じて最も非直線性が小さい領域を用いてデ
ィジタル・アナログ変換す、る事が可能となシ、特に信
号レベルが小さい時、波形歪を大幅に改善する事ができ
る。
Operation The present invention uses the above-described configuration to add an optimal offset to an input digital signal according to the signal level, and then performs digital-to-analog conversion using a digital-to-analog converter. This makes it possible to perform digital-to-analog conversion using the region with the least nonlinearity depending on the signal level, and can significantly improve waveform distortion, especially when the signal level is low. Can be done.

実施例 以下本発明の一実施例のディジタル・アナログ変換装置
について、図面を参照しながら説明する。
Embodiment Hereinafter, a digital-to-analog converter according to an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の第1の実施例におけるディジタル・ア
ナログ変換装置の回路構成を示すものである。第1図に
おいて、1は入力ディジタル信号、7は入力ディジタル
信号のレベルに応じたオフセット値71を出力するレベ
ル検出回路、8は入力ディジタル信号1にオフセット値
71を加える加算器、6.6は第3図に示したディジタ
ル・アナログ変換器であシ、それぞれ入力ディジタル信
号1にオフセット値71を加えた信号及び、オフセット
値71をディジタル・アナログ変換し出力する。eは上
記ディジタル・アナログ変換H5,aの出力アナログ電
圧を減算し、入力ディジタル信号1に応じたアナログ電
圧41を出力する減算器である。
FIG. 1 shows the circuit configuration of a digital-to-analog converter according to a first embodiment of the present invention. In FIG. 1, 1 is an input digital signal, 7 is a level detection circuit that outputs an offset value 71 according to the level of the input digital signal, 8 is an adder that adds the offset value 71 to the input digital signal 1, and 6.6 is an adder that adds the offset value 71 to the input digital signal 1. The digital-to-analog converter shown in FIG. 3 converts the input digital signal 1 plus the offset value 71 and the offset value 71 into digital-to-analog conversion and outputs them. e is a subtracter that subtracts the output analog voltage of the digital-to-analog converter H5,a and outputs an analog voltage 41 corresponding to the input digital signal 1.

以上の様に構成されたディジタル・アナログ変換装置に
ついて、以下第1図及び第2図を用いてその動作を説明
する。まず第2図においてaは入力ディジタル信号1、
bはディジタル・アナログ変換器5の出力アナログ電圧
、Cはディジタル・アナログ変換器6の出力アナログ電
圧、dは減算器9の出力アナログ電圧41である。まず
入力ディジタル信号1の最大振幅をodBとした時、レ
ベル検出回路7は入力ディジタル信号1のレベルが−6
dB以上の時はオフセット値71をゼロとし、入力ディ
ジタル信号1のレベルが−12dB以上、−edBdB
未満はオフセット値71を一12dB、入力ディジタル
信号1のレベルが一12dB未満の時はオフセット値7
1を−18dBとして出力する。そして上記オフセット
値71と入力ディジタル信号1を加算器8で加算した信
号をディジタル・アナログ変換器6に入力し、オフセッ
ト値71をディジタル・アナログ変換器6に入力する。
The operation of the digital-to-analog converter configured as described above will be explained below with reference to FIGS. 1 and 2. First, in FIG. 2, a is the input digital signal 1,
b is the output analog voltage of the digital-analog converter 5, C is the output analog voltage of the digital-analog converter 6, and d is the output analog voltage 41 of the subtracter 9. First, when the maximum amplitude of the input digital signal 1 is odB, the level detection circuit 7 detects that the level of the input digital signal 1 is -6
When the level of input digital signal 1 is -12dB or more, -edBdB, the offset value 71 is set to zero when the level is more than dB
If the level of input digital signal 1 is less than -12 dB, the offset value 71 is -12 dB.If the level of input digital signal 1 is less than -12 dB, the offset value is 7.
1 is output as -18dB. Then, a signal obtained by adding the offset value 71 and the input digital signal 1 by the adder 8 is input to the digital-to-analog converter 6, and the offset value 71 is input to the digital-to-analog converter 6.

従7て第2図aに示す入力ディジタル信号1に対するデ
ィジタル・アナログ変換器5゜6の出力波形はそれぞれ
第2図す、aの様になる。
Therefore, the output waveforms of the digital-to-analog converter 5.6 for the input digital signal 1 shown in FIG. 2a are as shown in FIG. 2a.

ソシて上記ディジタル・アナログ変換器6.6の出力電
圧を減算器9で減算する事により、第2図dに示す様に
入力ディジタル信号1に対応したアナログ電圧出力41
を得る。第2図すよシ明らかな様に、入力ディジタル信
号1の振幅が−e dB未満の時は、ディジタル・アナ
ログ変換器6の入力信号はMSBが反転せず、さらに入
力ディジタル信号1の振幅が−12dB未満の時は、デ
ィジタルアナログ変換器6の入力信号はMSBも28B
も反転しない。この事は、入力ディジタル信号1の振幅
に応じてディジタルアナログ変換器6の最も非直線性の
少ない領域を用いてディジタル・アナログ変換を行なっ
ている事を示している。
By subtracting the output voltage of the digital-to-analog converter 6.6 using the subtracter 9, an analog voltage output 41 corresponding to the input digital signal 1 is obtained as shown in FIG. 2d.
get. As is clear from Figure 2, when the amplitude of the input digital signal 1 is less than -e dB, the MSB of the input signal to the digital-to-analog converter 6 is not inverted, and the amplitude of the input digital signal 1 is When it is less than -12 dB, the input signal of the digital-to-analog converter 6 has a MSB of 28 B.
is not reversed either. This shows that the digital-to-analog conversion is performed using the least nonlinear region of the digital-to-analog converter 6 according to the amplitude of the input digital signal 1.

なお上記実施例ではオフセット値71のとシうる値とし
てa値の場合について説明したが、レベル検出回路7の
検出するレベルをさらに細かく分け、オフセット値のと
シうる値を4値以上にすれば、入力ディジタル信号1の
振幅が−12dBよシもさらに小さくなった時、ディジ
タル・アナログ変換器6の入力信号のsSB以下のビッ
トもMSB、28Bと同様に反転しない状態で、ディジ
タル・アナログ変換する事が可能となる。
In the above embodiment, the case where the value a is used as the possible value of the offset value 71 was explained, but if the level detected by the level detection circuit 7 is further divided into four or more possible values, , when the amplitude of the input digital signal 1 becomes even smaller than -12 dB, the bits below sSB of the input signal of the digital-to-analog converter 6 are converted from digital to analog without being inverted like the MSB and 28B. things become possible.

また上記実施例では加算器8で加えたオフセット値71
を除去する方法として、オフセット値71を他のディジ
タルアナログ変換器6を用いて  −ディジタル・アナ
ログ変換し、その後減算器9を用いてオフセット成分を
除去する場合について説明シたが、上記ディジタル・ア
ナログ変換器60代シに個々のオフセット値に対応した
複数の電圧源を用い、オフセット値に応じて上記電圧源
を切シ換えて減算器9に送シ、オフセット成分を除去す
る事も可能である。
Further, in the above embodiment, the offset value 71 added by the adder 8
As a method for removing the offset value, a case has been described in which the offset value 71 is converted from digital to analog using another digital to analog converter 6, and then the offset component is removed using the subtracter 9. It is also possible to use a plurality of voltage sources corresponding to individual offset values in the converter 60s, switch the voltage sources according to the offset value, and send the voltage to the subtracter 9 to remove the offset component. .

発明の効果 以上の様に本発明によるディジタル・アナログカディジ
タル信号をディジタル・アナログ変換するディジタル・
アナログ変換器を備え、信号レベルに応じて最適なオフ
セットを入力ディジタル信号に加えた後、ディジタル・
アナログ変換する事により、信号レベルに応じて最も非
直線性が小さい領域を用いてディジタル・アナログ変換
する事が可能となシ、特に信号レベルが小さい時、波形
歪を大幅に改善する事ができる。
The digital/analog converter of the present invention which converts digital/analog signals into digital/analog has more than the effects of the invention.
Equipped with an analog converter, it adds an optimal offset to the input digital signal according to the signal level, and then converts the digital
By performing analog conversion, it is possible to perform digital-to-analog conversion using the region with the least nonlinearity depending on the signal level, which can significantly improve waveform distortion, especially when the signal level is small. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例のディジタル・アナログ
変換装置を示す回路図、第2図は上記第1の実施例にお
ける各信号波形の関係を示す波形図、第3図は従来のデ
ィジタル・アナログ変換器の基本構成図、第4図は従来
のディジタル・アナログ変換器における、入力ディジタ
ル信号に対する出力アナログ電圧の特性図である。 2・・・・・・を流L 3・・・・・・アナログスイッ
チ、4・・・・・・I/Vl’換器、 5 、6・・・
・・・ディジタル・アナログ変換器、7・・・・・・レ
ベル検出回路、8・・・・・・加算器、9・・・・・・
減算器。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図 第4図
FIG. 1 is a circuit diagram showing a digital-to-analog converter according to the first embodiment of the present invention, FIG. 2 is a waveform diagram showing the relationship between each signal waveform in the first embodiment, and FIG. FIG. 4, which is a basic configuration diagram of a digital-to-analog converter, is a characteristic diagram of an output analog voltage with respect to an input digital signal in a conventional digital-to-analog converter. 2... Flow L 3... Analog switch, 4... I/Vl' converter, 5, 6...
...Digital-to-analog converter, 7...Level detection circuit, 8...Adder, 9...
Subtractor. Name of agent: Patent attorney Toshio Nakao and 1 other person 2nd
Figure 4

Claims (2)

【特許請求の範囲】[Claims] (1)ディジタル信号をアナログ信号に変換するディジ
タル・アナログ変換器と上記ディジタル・アナログ変換
器に入力するディジタル信号にオフセットを加える加算
器を備えた事を特徴とするディジタル・アナログ変換装
置。
(1) A digital-to-analog conversion device comprising: a digital-to-analog converter for converting a digital signal to an analog signal; and an adder for adding an offset to the digital signal input to the digital-to-analog converter.
(2)オフセット値を入力ディジタル信号のレベルによ
り変化させる事を特徴とする特許請求の範囲第1項記載
のディジタル・アナログ変換装置。
(2) The digital-to-analog converter according to claim 1, wherein the offset value is changed depending on the level of the input digital signal.
JP2434488A 1988-02-03 1988-02-03 Digital analog converter Pending JPH01198830A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2434488A JPH01198830A (en) 1988-02-03 1988-02-03 Digital analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2434488A JPH01198830A (en) 1988-02-03 1988-02-03 Digital analog converter

Publications (1)

Publication Number Publication Date
JPH01198830A true JPH01198830A (en) 1989-08-10

Family

ID=12135569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2434488A Pending JPH01198830A (en) 1988-02-03 1988-02-03 Digital analog converter

Country Status (1)

Country Link
JP (1) JPH01198830A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02249310A (en) * 1988-12-14 1990-10-05 Victor Co Of Japan Ltd D/a converter
WO2007082237A1 (en) * 2006-01-11 2007-07-19 Qualcomm Incorporated Sigma-delta modulation with offset
JP2009534874A (en) * 2006-01-11 2009-09-24 クゥアルコム・インコーポレイテッド Sigma-delta modulation with offset

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51130158A (en) * 1975-05-08 1976-11-12 Nippon Hoso Kyokai <Nhk> D-a. a-d signal conversion method
JPS57180229A (en) * 1981-04-30 1982-11-06 Hitachi Ltd Digital-to-analog converter
JPS62230119A (en) * 1986-02-28 1987-10-08 Teac Co Digital-analog converting method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51130158A (en) * 1975-05-08 1976-11-12 Nippon Hoso Kyokai <Nhk> D-a. a-d signal conversion method
JPS57180229A (en) * 1981-04-30 1982-11-06 Hitachi Ltd Digital-to-analog converter
JPS62230119A (en) * 1986-02-28 1987-10-08 Teac Co Digital-analog converting method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02249310A (en) * 1988-12-14 1990-10-05 Victor Co Of Japan Ltd D/a converter
WO2007082237A1 (en) * 2006-01-11 2007-07-19 Qualcomm Incorporated Sigma-delta modulation with offset
JP2009534874A (en) * 2006-01-11 2009-09-24 クゥアルコム・インコーポレイテッド Sigma-delta modulation with offset
JP2012029307A (en) * 2006-01-11 2012-02-09 Qualcomm Inc Sigma-delta modulation with offset
US7456766B2 (en) 2006-07-19 2008-11-25 Qualcomm Incorporated Sigma-delta modulation with offset

Similar Documents

Publication Publication Date Title
US4812846A (en) Dither circuit using dither including signal component having frequency half of sampling frequency
JP2573850B2 (en) Analog-to-digital converter
KR910009068B1 (en) Digital to analog converter
JPH0695619B2 (en) Digital volume deterioration prevention circuit
JPH01198830A (en) Digital analog converter
JP3289590B2 (en) Class D power amplifier
JPS59104826A (en) Analog-digital converter
JP2751177B2 (en) Digital-to-analog converter
JPH07307994A (en) Drive device for speaker
JPH0389627A (en) Digital/analog converter
JP2615717B2 (en) Digital-to-analog converter
JPH0685680A (en) Sigmadelta data converter
JPH05227026A (en) Digital/analog converter
JPH0446016B2 (en)
JP2728907B2 (en) Semi-flash AD converter
JPH03145215A (en) Digital/analog converter
JP3044846B2 (en) D / A converter
JPH0250524A (en) Digital/analog converter
JPS623946Y2 (en)
JPH0516739Y2 (en)
JPH02207620A (en) D/a converter with gain switch
JPH0241011A (en) Digital attenuator
JPH0461530B2 (en)
SU892471A1 (en) Magnetic recording device
JPH0730426A (en) D/a conversion device