JPH01198808A - Frequency mixer - Google Patents
Frequency mixerInfo
- Publication number
- JPH01198808A JPH01198808A JP2438888A JP2438888A JPH01198808A JP H01198808 A JPH01198808 A JP H01198808A JP 2438888 A JP2438888 A JP 2438888A JP 2438888 A JP2438888 A JP 2438888A JP H01198808 A JPH01198808 A JP H01198808A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- intermediate frequency
- frequency
- output terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 230000000903 blocking effect Effects 0.000 claims description 8
- 230000010355 oscillation Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 1
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、周波数混合素子としてＦＥＴを用いた、例え
ばマイクロ波帯の信号を扱う周波数混合器に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a frequency mixer that uses a FET as a frequency mixing element and handles signals in the microwave band, for example.
ムアナライザ等の幅広い用途があるが、ＦＥＴを周波数
混合素子として用いた周波数混合器も、ＦＥＴのゲート
・ドレイン間のアイソレーシッン効果を利用してフィル
タ系を簡単に出来ることや、増幅作用を有する等の特徴
を生かした開発が進められており、例えばマイクロ波帯
の信号を扱う衛星通信受信器等にも用いられつつある。Frequency mixers that use FETs as frequency mixing elements also have a wide range of uses, such as frequency mixers that use FETs as frequency mixing elements. Development is progressing to take advantage of the characteristics of this technology, and it is being used, for example, in satellite communication receivers that handle microwave band signals.
第３図は従来のＦＥＴ周波数混合器の構成例を示す回路
図であり、第３図において、２１はドレイン電圧供給端
子に挿入されたＲＦチ曹−クコイル、２２は次段の中間
周波増幅器２８との中間周波数帯整合回路であり、コイ
ル２２１．コンデンサ２２２，２２３より構成されてい
る。また、２３は直流信号阻止用コンデンサ、２４はＲ
Ｆ信号入力整合回路、２５は局部発振器からのローカル
信号入力整合回路であシ、点Ａは周波数混合を生じせし
めるＦＥＴ２７の中間周波数信号出力端、点Ｂは周波数
混合器の中間周波数信号出力端、ＶｄｄはＦＥＴ７のド
レインバイアス電源、Ｖ’ｄｄ は中間周波数増幅器２
８の電源電圧、Ｇ、Ｄ、ＳはそれぞれＦＥＴ７のゲート
、ドレイン、ソース端子を表わしている。FIG. 3 is a circuit diagram showing an example of the configuration of a conventional FET frequency mixer, and in FIG. It is an intermediate frequency band matching circuit with coils 221. It is composed of capacitors 222 and 223. In addition, 23 is a DC signal blocking capacitor, 24 is R
F signal input matching circuit, 25 is a local signal input matching circuit from the local oscillator, point A is the intermediate frequency signal output terminal of FET 27 that causes frequency mixing, point B is the intermediate frequency signal output terminal of the frequency mixer, Vdd is the drain bias power supply of FET7, V'dd is the intermediate frequency amplifier 2
The power supply voltages 8, G, D, and S represent the gate, drain, and source terminals of the FET 7, respectively.
一方、通常中間周波数はＲＦ倍信号ローカル信号の周波
数に比してかなり低く、上記した従来の回路のＲＦチョ
ークコイル２１及び、中間周波数帯整合回路２２中に含
まれるコイル２２１が大面積を占めることになり、従来
、回路を小型化する際の大きな問題点となっていた。On the other hand, the intermediate frequency is usually considerably lower than the frequency of the RF multiplied signal local signal, and the RF choke coil 21 of the above-described conventional circuit and the coil 221 included in the intermediate frequency band matching circuit 22 occupy a large area. This has traditionally been a major problem when miniaturizing circuits.
第４図は上記した問題点を解決するために提案された従
来の回路構成を示す図であり、第３図と同一部分は同一
符号で示しており、ＦＥＴ２７のドレインバイアス抵抗
２９ （Ｒ１）に次段の中間周波数増幅器２８とのイン
ピーダンス整合の役割を兼ねるように成して、第３図中
のコイルを除去し、回路の小型化を図るようにしたもの
である。なお、第４図において、２６はローカル信号除
去用終端開放伝送線路、３０はバイパスコンデンサであ
る。FIG. 4 is a diagram showing a conventional circuit configuration proposed to solve the above-mentioned problems. The same parts as in FIG. It also serves as impedance matching with the intermediate frequency amplifier 28 at the next stage, and the coil shown in FIG. 3 is removed to reduce the size of the circuit. In FIG. 4, 26 is an open-terminated transmission line for local signal removal, and 30 is a bypass capacitor.
〈発明が解決しようとする問題点〉
しかしながら、上記第４図に示した従来の周波数混合器
にあっては、抵抗２９の値（Ｒ１）は周波数混合器の出
力インピーダンスと中間周波数増幅器２８との入力イン
ピーダンスとを整合させるために、大きな制約を受け、
他の半導体装置（例えば第４図中の中間周波数増幅器２
８）と一つの電源で動作させることが困難になる場合が
あった。<Problems to be Solved by the Invention> However, in the conventional frequency mixer shown in FIG. In order to match the input impedance, there are major restrictions,
Other semiconductor devices (for example, intermediate frequency amplifier 2 in FIG. 4)
8) It was sometimes difficult to operate with a single power supply.
本発明は上記の点に鑑みて創案されたものであシ、上記
従来の問題点を除去した新規な周波数混合器を提供する
ことを目的としている。The present invention was devised in view of the above points, and an object of the present invention is to provide a novel frequency mixer that eliminates the above conventional problems.
く問題点を解決するための手段〉
上記の目的を達成するため、本発明は入力信号と局部発
振信号から中間周波数信号を生成する周波数混合ＦＥＴ
素子を有する周波数混合器において、上記の周波数混合
ＦＥＴ素子の中間周波数出力端と混合器の出力端との間
に直流阻止用コンデンサを介して接地された抵抗を設け
てなるように構成している。Means for Solving the Problems In order to achieve the above object, the present invention provides a frequency mixing FET that generates an intermediate frequency signal from an input signal and a local oscillation signal.
In a frequency mixer having a frequency mixing element, a resistor is provided between the intermediate frequency output terminal of the frequency mixing FET element and the output terminal of the mixer, and is grounded via a DC blocking capacitor. .
即ち、本発明の周波数混合器は、第４図に示した回路中
のバイアス抵抗（Ｒ＋）と高周波的に並列に、周波数混
合器の中間周波数出力端Ｂと周波数混合を生じせしめる
ＦＥＴの中間周波数出力端Ａの間に直流阻止コンデンサ
を介して接地された抵抗（Ｒ２）を挿入したことを特徴
としている。That is, the frequency mixer of the present invention has an intermediate frequency output terminal B of the frequency mixer in parallel with the bias resistor (R+) in the circuit shown in FIG. It is characterized in that a grounded resistor (R2) is inserted between the output terminal A via a DC blocking capacitor.
く作 用〉
上記のような構成によると、抵抗（Ｒｒ ＋ Ｒ２）の
並列抵抗値が次段の中間周波増幅器との整合状態を決定
するため、電源電圧Ｖｄｄによって制限されたバイアス
抵抗（Ｒ１）だけでは良好なインピーダンス整合が得ら
れない場合でも、抵抗（Ｒ２）を適当な値に選ぶことに
より、次段との整合をとることが可能となる。したがっ
て、他の半導体装置（例えば、次段の中間周波増幅器）
の駆動電圧Ｖ’ｄｄに対し、ＦＥＴが適切な動作点にな
るようなバイアス抵抗（Ｒ＋）を決定し、その後に、抵
抗（Ｒ２）を適当な値に設定して次段との整合をとるよ
うにすることにより、他の半導体装置と同一電源で動作
させることができ、回路が小型化される。According to the above configuration, the parallel resistance value of the resistor (Rr + R2) determines the matching state with the next stage intermediate frequency amplifier, so the bias resistor (R1) limited by the power supply voltage Vdd Even if good impedance matching cannot be obtained by using only the resistor (R2), matching with the next stage can be achieved by selecting an appropriate value for the resistor (R2). Therefore, other semiconductor devices (for example, the next stage intermediate frequency amplifier)
Determine the bias resistor (R+) that will bring the FET to an appropriate operating point for the drive voltage V'dd, and then set the resistor (R2) to an appropriate value to match with the next stage. By doing so, it can be operated with the same power supply as other semiconductor devices, and the circuit can be miniaturized.
〈実施例、〉
以下、図面を参照して本発明の実施例について、詳細に
説明する。<Examples> Hereinafter, examples of the present invention will be described in detail with reference to the drawings.
第１図は、本発明の一実施例における回路図である。FIG. 1 is a circuit diagram in one embodiment of the present invention.
第１図において、１は周波数混合ＦＥＴ素子であシ、こ
のＦＥＴ１のゲート（Ｇ）はＲＦ信号入力整合回路２を
介して入力される入力信号（ＲＦ倍信号の入力端に接続
され、ソース（Ｓ）はローカル信号入力整合回路３を介
して入力される局部発振信号（ローカル信号）の入力端
に接続され、ドレイン（Ｄ）はローカル信号除去用終端
開放伝送線路の一端に接続されると共にドレインバイア
ス抵抗５ （Ｒ１）の一端に接続され、更に周波数混合
を生じせしめるＦＥＴＩの中間周波数信号出力端Ａとし
て直流信号阻止用コンデンサ６及び７を介して周波数混
合器の中間周波数信号出力端Ｂに接続されている。また
上記のドレインバイアス抵抗５の他端はバイパスコンデ
ンサ８を介して接地されると共にＦＥＴＩのドレインバ
イアス電圧源Ｖｄｄに接続されている。また上記した直
流信号阻止用コンデンサ６及び７の接続中点は抵抗９（
Ｒ２）を介して接地されておシ、更に上記出力端ＢはＩ
Ｆ倍信号出力する次段の中間周波増幅器１０の入力端に
接続され、この増幅器１０はＦＥＴＩの電圧源と共通の
電圧源Ｖｄｄに接続されている。In FIG. 1, 1 is a frequency mixing FET element, the gate (G) of this FET 1 is connected to the input terminal of the input signal (RF multiplied signal) inputted via the RF signal input matching circuit 2, and the source ( S) is connected to the input end of the local oscillation signal (local signal) inputted via the local signal input matching circuit 3, and the drain (D) is connected to one end of the open-terminated transmission line for local signal removal, and the drain It is connected to one end of the bias resistor 5 (R1), and is further connected to the intermediate frequency signal output terminal B of the frequency mixer via the DC signal blocking capacitors 6 and 7 as the intermediate frequency signal output terminal A of the FETI that causes frequency mixing. The other end of the drain bias resistor 5 is grounded via a bypass capacitor 8 and also connected to the drain bias voltage source Vdd of the FETI. The connection midpoint is resistor 9 (
R2), and the above output terminal B is connected to I.
It is connected to the input terminal of an intermediate frequency amplifier 10 in the next stage that outputs an F-fold signal, and this amplifier 10 is connected to a voltage source Vdd common to the voltage source of the FETI.
上記のような回路構成において、直流阻止用コンデンサ
６を介して接地された抵抗９（Ｒ２）を設けた点が本発
明の特徴であり、この第１図に示す例は次段の中間周波
数増幅器１０と一つの電源で動作させる場合であり、中
間周波数増幅器１０の駆動電圧Ｖｄｄによって決定され
るバイアス抵抗５の値（Ｒ１）に対し、インピーダンス
整合用抵抗９の値（Ｒ２）を適当な値に選ぶことによっ
て、中間周波数増幅器１０とのインピーダンス整合と、
−電源動作が同時に実現され、また電源回路が少なくな
る分だけ回路が小型化される。In the above circuit configuration, the present invention is characterized by the provision of a resistor 9 (R2) that is grounded via the DC blocking capacitor 6, and the example shown in FIG. In this case, the value of the impedance matching resistor 9 (R2) is set to an appropriate value for the value of the bias resistor 5 (R1) determined by the drive voltage Vdd of the intermediate frequency amplifier 10. By selecting impedance matching with the intermediate frequency amplifier 10,
- Power supply operations are realized at the same time, and the circuit is miniaturized as the number of power supply circuits is reduced.
第２図は本発明の他の実施例の回路構成を示す図であり
、第１図と同一部分は同一符号で示しており、第１図に
おけるインピーダンス整合用抵抗９ （Ｒ２）と直流阻
止用コンデンサ６の接続関係を、第２図に示すように出
力端Ａを抵抗９とコンデンサ６の直列接続体を介して接
地するように構成したものであり、この第２図に示すよ
うに構成した場合にも、第１図に示した回路構成の場合
と同様の作用効果を奏することになる。FIG. 2 is a diagram showing the circuit configuration of another embodiment of the present invention, in which the same parts as in FIG. The connection relationship of the capacitor 6 is configured such that the output terminal A is grounded via a series connection of the resistor 9 and the capacitor 6, as shown in FIG. 2. In this case, the same effects as in the case of the circuit configuration shown in FIG. 1 can be obtained.
なお、上記実施例においては、周波数混合部のＦＥＴは
シングルゲートの場合を例にとって説明したが、本発明
はこれに限定されるものではなく、例えばデュアルゲー
）ＦＥＴ等の多重ゲー） ＦＥＴを周波数混合素子とし
て用いた場合にも、同様に実施することが出来ることは
言うまでもない。In the above embodiment, the FET in the frequency mixing section is a single gate, but the present invention is not limited to this. It goes without saying that similar implementations can be made when used as a mixing element.
〈発明の効果〉
以上のように本発明によれば、周波数混合器の中間周波
出力部のインピーダンス整合及び他の半導体装置との一
電源動作を同時に達成することが出来、その結果、周波
数混合器の小型化を実現することが出来る。<Effects of the Invention> As described above, according to the present invention, impedance matching of the intermediate frequency output section of the frequency mixer and single power supply operation with other semiconductor devices can be simultaneously achieved, and as a result, the frequency mixer It is possible to realize miniaturization of the size.
第１図は本発明の一実施例の周波数混合器の回路構成を
示す図、第２図は本発明の他の実施例の周波数混合器の
回路構成を示す図、第３図及び第４図はそれぞれ従来例
の回路構成例を示す図である０
１・・・周波数混合用ＦＥＴ、２・・・ＲＦ信号入力整
合回路、３・・・ローカル信号入力整合回路、４・・・
ローカル信号除去用終端開放伝送線路、５・・・ドレイ
ンバイアス抵抗（Ｒ１）、６・・・直流阻止用コンデン
サ、７・・・直流信号阻止コンデンサ、８・・・バイパ
スコンデンサ、１０・・・中間周波数増幅器、Ｖｄｄ・
・・ＦＥＴ１のドレインバイアス源電圧。
代理人 弁理士 杉 山 毅 至（他１名）Ｖｄｄ
α−ｚｒｖ４１
妃！図
第２２FIG. 1 is a diagram showing the circuit configuration of a frequency mixer according to one embodiment of the present invention, FIG. 2 is a diagram showing the circuit configuration of a frequency mixer according to another embodiment of the present invention, and FIGS. 3 and 4 are diagrams showing examples of conventional circuit configurations, respectively. 0 1... Frequency mixing FET, 2... RF signal input matching circuit, 3... Local signal input matching circuit, 4...
Open-terminated transmission line for local signal removal, 5...Drain bias resistor (R1), 6...DC blocking capacitor, 7...DC signal blocking capacitor, 8...Bypass capacitor, 10...Intermediate Frequency amplifier, Vdd・
...Drain bias source voltage of FET1. Agent Patent Attorney Takeshi Sugiyama (and 1 other person) Vdd α-zrv41 Princess! Figure 22
Claims (1)
する周波数混合ＦＥＴ素子を有する周波数混合器におい
て、 上記周波数混合ＦＥＴ素子の中間周波数出力端と混合器
の出力端との間に直流阻止用コンデンサを介して接地さ
れた抵抗を設けてなることを特徴とする周波数混合器。[Claims] 1. In a frequency mixer having a frequency mixing FET element that generates an intermediate frequency signal from an input signal and a local oscillation signal, a connection between the intermediate frequency output terminal of the frequency mixing FET element and the output terminal of the mixer. A frequency mixer comprising a resistor that is grounded through a DC blocking capacitor in between.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2438888A JPH01198808A (en) | 1988-02-03 | 1988-02-03 | Frequency mixer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2438888A JPH01198808A (en) | 1988-02-03 | 1988-02-03 | Frequency mixer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01198808A true JPH01198808A (en) | 1989-08-10 |
Family
ID=12136782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2438888A Pending JPH01198808A (en) | 1988-02-03 | 1988-02-03 | Frequency mixer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01198808A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0546112U (en) * | 1991-11-13 | 1993-06-18 | アルプス電気株式会社 | IC for tuner and IC chip for tuner |
| JPH0774546A (en) * | 1993-09-03 | 1995-03-17 | Nec Corp | Mixer circuit |
-
1988
- 1988-02-03 JP JP2438888A patent/JPH01198808A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0546112U (en) * | 1991-11-13 | 1993-06-18 | アルプス電気株式会社 | IC for tuner and IC chip for tuner |
| JPH0774546A (en) * | 1993-09-03 | 1995-03-17 | Nec Corp | Mixer circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6871059B1 (en) | Passive balun FET mixer | |
| EP1187310A2 (en) | Gilbert-cell Mixer | |
| US4912520A (en) | Mixer circuit for use in a tuner of a television set or the like | |
| JPH0452642B2 (en) | ||
| US5732345A (en) | Quasi-double balanced dual-transformer dual FET mixer, which achieves better isolation by using a first and second diplexer, and a transmission line RF balun | |
| JPS62110306A (en) | Microwave receiver | |
| US6665528B2 (en) | Dual band fet mixer | |
| JPH01198808A (en) | Frequency mixer | |
| JP3098195B2 (en) | Active quadrature power divider | |
| EP0940014A1 (en) | Method and apparatus for mixing signals | |
| JP2910421B2 (en) | Microwave oscillator | |
| JP3350639B2 (en) | Frequency converter | |
| US6163689A (en) | Negative self-bias circuit for FET mixers | |
| JP2002529949A (en) | Combined low power CFCMOS mixer and VCO reusing current | |
| JPH0246011A (en) | High frequency/high output mixing integrated circuit | |
| JPH02198207A (en) | Single balanced mixer circuit | |
| JPH118515A (en) | Frequency conversion device | |
| JP3159381B2 (en) | Received signal switching device for satellite broadcast receiving converter | |
| JPH0718190Y2 (en) | Tuner circuit | |
| JPH08316737A (en) | Mixer circuit | |
| KR100204597B1 (en) | Frequency mixer structure | |
| JP2769157B2 (en) | Divider | |
| JPH05343918A (en) | Voltage controlled oscillator | |
| JPH0748667B2 (en) | Front-end circuit | |
| JPS6272207A (en) | Oscillation circuit |