JPH01195561A - プログラムロード方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［産業上の利用分野］ 本発明は、例えば電子キャシュレジスタ（以下ＥＣＲと
略称する）やポイント・オブ・セールス（以下ＰＯ８と
略称する）端末装置等の電子機器におけるプログラムロ
ード方式に関する。 ［従来の技術］ 従来、ＥＣＲ，ＰＯ３端末等の電子機器において、外部
記憶装置よりプログラムロードする場合の方式として、
電源投入後において必ずプログラムロードを行なう方式
と、外部記憶装置のプログラムに付されたパリティチエ
ツクコードとランダム・アクセス・メモリ（以下ＲＡＭ
と略称する）内に格納されているプログラムから生成さ
れたパリティチエツクコードとを比較し、両チエツクコ
ードに差異があったときにプログラムロードを行なう方
式とがある。 ［発明が解決しようとする課題］ 電源投入後において必ずプログラムロードを行なう方式
の場合には、電源投入が行われる毎に外部記憶装置のア
クセスを行なう必要があるためプログラムロードに比較
的長い時間を要する欠点があった。またパリティチエツ
クコードどうしの比較結果に基づいてプログラムロード
を行なう方式の場合には、実際にＲＡＭ内のプログラム
が壊れていても、チエツクコードどうしの比較結果は−
致する場合があり得る。このような、場合には、中央処
理装置（以下ＣＰＵと略称する）が目的の動作を行なわ
なくなり電子機器が誤動作を起こすおそれがある。した
がって信頼性に欠ける点がある。 そこで本発明は、プログラムロードの為の手間を大幅に
削減でき、電源投入からプログラム作動までの時間を大
幅に短縮ができる上、常に正しいプログラムを実行でき
、電子機器を正確に動ささせ得る信頼性の高いプログラ
ムロード方式を提供することを目的とする。

【課題を解決するための手段】

本発明は、上記課題点を解決し目的を達成するために次
のような手段を講じた。すなわちプログラムを格納可能
な如く設けられたランダム・アクセス−メモリ内のプロ
グラムエリアにおける各アドレスのデータからチエツク
・サム番コードを生成し、このチェック・サム・コード
を上記プログラムエリア内のアドレスと対応した位置に
設けられたチェック・サム・コードエリアに格納されて
いるチエツク−サム・コードと比較し、比較結果に応じ
てプログラムロードを行なうか否かを決定するようにし
た。 ［作用］ 上記手段を講じたことにより、次のような作用を呈する
。電源投入時においてＲＡＭに格納されているプログラ
ムの真偽が短時間内に精度よく判定され、その結果に応
じてプログラムロードを行なうか否かが決定されるので
プログラムロードの為の手間を大幅に削減でき、速やか
にプログラムを実行開始できる上、常に正しい内容のプ
ログラムエリアされ、電子機器を正確に動作させ得る。 ［実施例〕 第１図は、本発明の一実施例の構成を示すブロック図で
ある。１はＣＰＵであって、演算回路。 メモリ制御回路等を内蔵しており、入力装置からの入力
情報に基づいて各種演算を行なう装置である。２は各種
業務や本方式の手法を格納可能な如く設けられたフロッ
ピーディスク等を記憶媒体として用いた外部記憶装置で
ある。３は本方式の手法や可変データを格納可能な如く
設けられたＲＡＭである。４は本方式や各種業務モード
を実行するための処理プログラムなどの固定データを予
め記憶させたリードオンリメモリ（以下ＲＯＭと略称す
る）であり、ＣＰＵＩに対してプログラムを送出する。 第２図は、第１図のＲＡＭ３の内部構成（メモリマツプ
）を示す図で、ＲＡＭＢ内にはプログラムエリア５の各
アドレスのデータからチェック・サム・コードを生成し
、このコードをプログラムエリア５のアドレスと対応し
たチェック・サム・コードエリア６の格納位置を示して
いる。 第３図は、本方式の動作を示すフロー図である。 以下第３図を参照して本方式の作用を説明する。 ステップ１０において電源が投入されるとＣＰＵ１はＲ
ＯＭ４に書き込まれている本方式のプログラムを読出し
以下の如く実行する。ステップ１１においてＲＡＭ３の
プログラムエリア５に書き込まれている各アドレスのデ
ータからチエツク舎サム・コードを生成する。すなわち
各アドレスのデータにおいて、アドレス内に立っている
「１」のビット数を総計することによりチェック・サム
・コードを生成する。そしてこの生成されたチェック・
サム・コードをチェック・サム・コードエリア６内のデ
ータアドレスと対応した位置に格納されたチェック・サ
ム・コードと比較する。ステップ１２において上記比較
した値が全データに対して一致しているか否かを判定す
る。一致した場合には、ステップ１３においてそのまま
ＲＡＭＢ内のプログラムを実行し、ステップ１４でスト
ップとなる。前記判定において全アドレスの内−つでも
一致していないものがあった場合には、そのプログラム
が壊れているものと判定して、ステップ１５によりプロ
グラムロードを開始する。すなわちステップ１６にて外
部記憶装置２よりプログラムを読取り、ＲＡＭ３のプロ
グラムエリア５にロードする。そしてステップ１７にお
いてロードしたプログラムの夫々のデータからチェック
・サム・コードを生成し、これを前記チェック・サム・
コードエリア６における所定アドレスに格納する。 ステップ１８において全てのプログラムロードが終了し
たか否かを判定し、終了していればステップ１３による
プログラムの実行に移る。 プログラムロードが終了していなければ、ステップ１６
へ戻り同様の処理を行なう。 このように本実施例によれば電源投入時においてＲＡＭ
３に格納されているプログラムの真偽が短時間内に精度
よく判定され、その結果に応じてプログラムロードを行
なうか否かが決定されるのでプログラムロードの為の手
間を大幅に削減でき、速やかにプログラムを実行開始で
きる上、常に正しい内容のプログラムエリアされ、電子
機器を正確に動作させ得る。 なお本発明は上述した実施例に限定されるものではなく
、本発明の要旨を逸脱しない範囲で種々実施変形可能で
あるのは勿論である。 ［発明の効果］ 本発明によれば、プログラムを格納可能な如く設けられ
たランダム・アクセス・メモリ内のプログラムエリアに
おける各アドレスのデータからチェック・サム・コード
を生成し、このチェック・サム・コードを上記プログラ
ムエリア内のアトし・スと対応した位置に設けられたチ
ェック・サム・コードエリアに格納されているチェック
・サム・コードと比較し、比較結果に応じてプログラム
ロードを行なうか否かを決定するようにしたのでプログ
ラムロードの為の手間を大幅に削減でき、電源投入から
プログラム作動までの時間を大幅に短縮かできる上、常
に正しいプログラムを実−行でき、電１′−機器を正確
に動作させ得る信頼性の高いプログラムロード方式を提
供できる。

【図面の簡単な説明】

第１図〜第３図は本発明の一実施例を示す図で、第１図
は本方式の構成を示すブロック図、第２図はＲＡＭの内
部構成を示す模式図、第３図は動作の流れを示すフロー
図である。 １・・・ＣＰＵ、２・・・外部記憶装置、３・・・ＲＡ
　Ｍ、４・・・ＲＯＭ、５・・・プログラムエリア、６
・・・チＪツクサムエリア。 出願人代理人　弁理士　鈴江武彦

Claims (1)

【特許請求の範囲】
1. プログラムを格納可能な如く設けられたランダム・アク
   セス・メモリ内のプログラムエリアにおける各アドレス
   のデータからチェック・サム・コードを生成し、このチ
   ェック・サム・コードを上記プログラムエリア内のアド
   レスと対応した位置に設けられたチェック・サム・コー
   ドエリアに格納されているチェック・サム・コードと比
   較し、比較結果に応じてプログラムロードを行なうか否
   かを決定するようにしたことを特徴とするプログラムロ
   ード方式。