JPH01192185A - Wiring structure of integrated bistable semiconductor laser - Google Patents

Wiring structure of integrated bistable semiconductor laser

Info

Publication number
JPH01192185A
JPH01192185A JP1776388A JP1776388A JPH01192185A JP H01192185 A JPH01192185 A JP H01192185A JP 1776388 A JP1776388 A JP 1776388A JP 1776388 A JP1776388 A JP 1776388A JP H01192185 A JPH01192185 A JP H01192185A
Authority
JP
Japan
Prior art keywords
electrodes
bistable semiconductor
semiconductor laser
wiring
same plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1776388A
Other languages
Japanese (ja)
Inventor
Takeo Iwama
岩間 武夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1776388A priority Critical patent/JPH01192185A/en
Publication of JPH01192185A publication Critical patent/JPH01192185A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To prevent a cross talk and miniaturize a device by a method wherein two or more bistable semiconductor lasers are structured into one piece such as to have their electrodes positioned on the same plane, and the electrodes and the wiring electrodes are electrically and mechanically connected with each other. CONSTITUTION:Two or more bistable semiconductor lasers 1 are structured into one piece such as to make their electrodes 2 positioned on the same plane, a substrate 4 provided with wiring electrodes 3 which are situated at the position corresponding to the electrodes 2 is made to face toward the bistable semiconductor laser 1, and the electrodes 2 and the wiring electrodes 3 are electrically and mechanically connected with each other through a flip chip bonding. The reason that electrodes of a bistable semiconductor lasers are arranged on the same plane is that a monolithic structure can be easily attained with the directions in which laser rays are inputted or outputted or the directions of the active layers being in parallel with each other. By these processes, for instance, the processing of optical signals in parallel is made possible in a time division light exchange system. And, as electrodes are positioned on the same plane, the flip chip bonding of the electrodes with the wiring electrodes of a substrate can be facilitated.

Description

【発明の詳細な説明】 集積化双安定半導体レーザの配線構造に関し、個々の双
安定半導体レーザ閤のりOストークの低減及び装置の小
型化を目的とし、 複数の双安定半導体レーザを、その電極が同一面上に位
置するように一体化し、上記電極に対応した位置に配1
111!極を有する基板を、上記双安歪半導体レーザに
対向させ、上記電極と上記配線電極とを、フリップチッ
プボンディングにより電気的及び機械的に接続して構成
する。
[Detailed Description of the Invention] Regarding the wiring structure of an integrated bistable semiconductor laser, for the purpose of reducing the O-stalk of each bistable semiconductor laser and downsizing the device, a plurality of bistable semiconductor lasers are interconnected with their electrodes. They are integrated so that they are located on the same plane, and placed at positions corresponding to the above electrodes.
111! A substrate having a pole is opposed to the bi-bun strained semiconductor laser, and the electrode and the wiring electrode are electrically and mechanically connected by flip-chip bonding.

産業上の利用分野。Industrial applications.

本発明は集積化双安定半導体レーザの配線構造に関する
The present invention relates to a wiring structure for an integrated bistable semiconductor laser.

近年、通信、情報処理等の分野においては、処理速度の
高速化等の要請から、光信号を電気信号に変換すること
なく直接処理するようにした光交換方式、光信号処理方
式の研究が活発化している。
In recent years, in fields such as communications and information processing, research has been active in optical switching systems and optical signal processing systems that directly process optical signals without converting them into electrical signals due to demands for faster processing speeds. It has become

これらの方式を実現するために必要なデバイスの1つに
光信号を記憶するための光メモリがある。
One of the devices required to implement these methods is an optical memory for storing optical signals.

双安定半導体レーザは光メモリとして使用することので
きる光デバイスであり、その実用化に向けて配線構造の
最適化が模索されているものである。
A bistable semiconductor laser is an optical device that can be used as an optical memory, and optimization of the wiring structure is being sought for its practical use.

m迷10え薫 第5図は従来の双安定半導体レーザの説明図で′   
ある。この双安定半導体レーザ41は、活性層4’丁 
、2の長手方向に分割された電極43.44を有してお
り、これらの背面側には共通の接地電極45を有してい
る。分割された電極43.44へ供給する電流値を制御
することによって、電気信号又は光信号についての双安
定性が生じるものである。
Figure 5 is an explanatory diagram of a conventional bistable semiconductor laser.
be. This bistable semiconductor laser 41 has an active layer 4'
, 2 longitudinally divided electrodes 43, 44, and a common ground electrode 45 is provided on the back side thereof. By controlling the current value supplied to the divided electrodes 43, 44, bistability of the electrical or optical signal is created.

第6図は、上記双安定半導体レーザにおいて、出力光強
度P  と、電極43に流入する電流UT 11が適当値で一定のときの電極44に流入する電流値
I 又は1.12が適当値で一定のときの入力光強度P
INとの関係を示すグラフである。
FIG. 6 shows that in the above-mentioned bistable semiconductor laser, the output light intensity P and the current value I flowing into the electrode 44 when the current UT 11 flowing into the electrode 43 are constant at appropriate values, or 1.12, are appropriate values. Input light intensity P when constant
It is a graph showing the relationship with IN.

このように、■ 又はPINの適当範囲での増加又は減
少に伴って出力光強度P。、1の変化にヒステリシスが
生じるから、入力電気信号又は入力光信号についてこれ
を記憶することができるものである。
In this way, (i) the output light intensity P increases or decreases as PIN increases or decreases within an appropriate range; Since hysteresis occurs in changes of , 1, this can be stored for the input electrical signal or input optical signal.

第5図に示される双安定半導体レーザの入力光信号につ
いてのメモリ機能の用途は、例えば時分割光交換システ
ムにおいて見出される。すなわち、IXN光スイッチと
NXI光スイッチとの間にN個の上記半導体レーザを並
列に配置し、これらをシーケンシャルに制御することに
よって、時分割多重されたいずれかのチャネルの信号を
別のチャネルへ時間軸上で移動することができ、光交換
機能が達成されるものである。このような用途において
は、複数の双安定半導体レーザを並列に配置する必要上
、例えば第、7図に示すように、各半導体レーザ41(
図では3個)をこれらの活性層が平行となるように一体
化して構成することが提案され得る。
Applications of the memory function for the input optical signal of the bistable semiconductor laser shown in FIG. 5 can be found, for example, in time-division optical switching systems. That is, by placing N semiconductor lasers in parallel between the IXN optical switch and the NXI optical switch and controlling them sequentially, the time-division multiplexed signal of one channel can be transferred to another channel. It can move on the time axis and achieves a light exchange function. In such applications, it is necessary to arrange a plurality of bistable semiconductor lasers in parallel, so for example, as shown in FIG. 7, each semiconductor laser 41 (
It may be proposed to integrate two active layers (three in the figure) so that these active layers are parallel to each other.

発明が解決しようとする課題 しかしながら、第7図に示される一体化構造において通
常のワイヤボンディングによる配線構造を考えるときに
、集積度が増大すればするほど配線のためのボンディン
グワイヤ51が相互に接近し、素子間のクロストークが
増大するという問題が生じる。このクロストークはボン
ディングワイヤ51のインダクタンス成分による電磁的
な現象に起因しているから、信号処理速度が増大するほ
ど顕著なものとなり、光デバイスの高速性に逆行するも
のである。一方、このクロストークを回避するために、
ボンディングワイヤ51が相互に接近しないようにワイ
ヤ配線構造を工夫することも可能であろうが、こうする
と装置が大型化するという問題が生じる。
Problem to be Solved by the Invention However, when considering a wiring structure using normal wire bonding in the integrated structure shown in FIG. However, a problem arises in that crosstalk between elements increases. Since this crosstalk is caused by an electromagnetic phenomenon caused by the inductance component of the bonding wire 51, it becomes more prominent as the signal processing speed increases, and goes against the high speed performance of optical devices. On the other hand, to avoid this crosstalk,
Although it would be possible to devise a wire wiring structure so that the bonding wires 51 do not come close to each other, this poses a problem of increasing the size of the device.

本発明はこのような技術的課題に鑑みて創作されたもの
で、個々の双安定半導体レーザ間のクロストークの低減
及び装置の小型化が可能な集積化双安定半導体レーザの
配線構造の提供を目的としている。
The present invention was created in view of these technical problems, and aims to provide a wiring structure for integrated bistable semiconductor lasers that can reduce crosstalk between individual bistable semiconductor lasers and miniaturize the device. The purpose is

課題を解決するための手段 第1図は本発明の原理図である。Means to solve problems FIG. 1 is a diagram showing the principle of the present invention.

この集積化双安定半導体レーザの配線構造は、複数の双
安定半導体レーザ1を、その電極2が同一面上に位置す
るように一体化し、上記電極2に対応した位置に配線電
極3を有する基板4を、上記双安定半導体レーザ1に対
向させ、上記電極2と上記配線電極3とを、フリップチ
ップボンディングにより電気的及び機械的に接続して構
成されている。
The wiring structure of this integrated bistable semiconductor laser is such that a plurality of bistable semiconductor lasers 1 are integrated so that their electrodes 2 are located on the same plane, and a substrate has wiring electrodes 3 at positions corresponding to the electrodes 2. 4 is opposed to the bistable semiconductor laser 1, and the electrode 2 and the wiring electrode 3 are electrically and mechanically connected by flip-chip bonding.

作   用 本発明で、双安定半導体レーザの電極を同一面上に位置
させているのは、光の入出力方向、すなわち活性層の方
向を平行とした状態での一体化構造を容易なものとする
ためである。これにより、例えば時分割光交換システム
における並列的な光信号の処理が可能となる。また、電
極を同一面上に位置させることにより、基板の配線電極
とのフリップチップボンディングを容易なものとするこ
とができる。
Function: In the present invention, the electrodes of the bistable semiconductor laser are located on the same plane, which facilitates the integration of the structure with the light input/output direction, that is, the direction of the active layer, parallel to each other. This is to do so. This enables parallel processing of optical signals in, for example, a time-division optical switching system. Furthermore, by locating the electrodes on the same surface, flip-chip bonding with the wiring electrodes of the substrate can be facilitated.

このように本発明では従来のワイヤボンディングによる
配線が不要となるから、クロストークが防止され、装置
の小型化が可能となる。
As described above, the present invention eliminates the need for conventional wiring using wire bonding, thereby preventing crosstalk and making it possible to downsize the device.

実  施  例 以下本発明の実施例を図面に基づいて説明スル。Example Examples of the present invention will be described below based on the drawings.

第2図は本発明の実施に使用することのできる集積化双
安定半導体レーザの斜視図である。11はその上面に電
極14.15を有し内部に活性層16を有する双安定半
導体レーザ、12はその上面に電極17.18を有し内
部に活性層19を有する双安定半導体レーザ、13はそ
の上面に電極20.21を有し内部に活性1122を有
する双安定半導体レーザであり、これら双安定半導体レ
ーザ11,12.13は一体的に接合されている。
FIG. 2 is a perspective view of an integrated bistable semiconductor laser that may be used in the practice of the present invention. 11 is a bistable semiconductor laser having electrodes 14 and 15 on its upper surface and an active layer 16 inside; 12 is a bistable semiconductor laser having electrodes 17 and 18 on its upper surface and an active layer 19 inside; 13 is a bistable semiconductor laser having electrodes 17 and 18 on its upper surface and an active layer 19 inside; It is a bistable semiconductor laser having an electrode 20.21 on its upper surface and an active layer 1122 inside, and these bistable semiconductor lasers 11, 12.13 are integrally joined.

この一体化構造は通常の半導体集積技術によっても得る
ことができる。23は上記電極と反対の側に設けられた
共通の接地電極である。
This integrated structure can also be obtained by conventional semiconductor integration technology. 23 is a common ground electrode provided on the opposite side to the above electrodes.

第3図は本発明の実施に使用することのできる基板の平
面図であり、この基板31は、第2図に示される集積化
双安定半導体レーザの上面側に対向させたときに、電極
15.18.2丁にそれぞれ対向する位置に配線電極3
3,34.35を有しており、また、電極14.17.
20に対向した位置に共通の配線電極32を有して、い
る。なお、第3図において点線で示される部分は、各配
線電極と集積化双安定半導体レーザの上面、の電極とめ
フリップチップボンディングによる接続予定位置である
FIG. 3 is a plan view of a substrate that can be used to implement the present invention, and when this substrate 31 faces the top side of the integrated bistable semiconductor laser shown in FIG. .18. Wiring electrodes 3 at positions facing each of the two
3, 34.35, and electrodes 14.17.
A common wiring electrode 32 is provided at a position opposite to the wiring electrode 20. Note that the portions indicated by dotted lines in FIG. 3 are the planned connection positions between each wiring electrode and the upper surface of the integrated bistable semiconductor laser by electrode stopper flip-chip bonding.

第4図は、第2図に示される集積化双安定半導体レーザ
と第3図に示される基板31とを対向させて配線を行な
ったときの、第3図におけるrV−■に沿った断面構成
を、示している。41は例えばALI−Qe金合金らな
る半田バンプであり、レーザ側の電極20と基板側の配
線電極32とを電気的及び機械的に接続している。42
は同じく半田バンプであり、レーザ側の電極21と基板
側の配線電極35とを電気的及び機械的に接続している
FIG. 4 shows a cross-sectional configuration along rV-■ in FIG. 3 when the integrated bistable semiconductor laser shown in FIG. 2 and the substrate 31 shown in FIG. 3 are wired facing each other. It shows. 41 is a solder bump made of ALI-Qe gold alloy, for example, and electrically and mechanically connects the electrode 20 on the laser side and the wiring electrode 32 on the substrate side. 42
Similarly, solder bumps electrically and mechanically connect the electrode 21 on the laser side and the wiring electrode 35 on the substrate side.

このように半田バンプによるブリップチップボンディン
グを行なった場合には、電気的接続部分の相互間の電磁
的な影響が少ないので、個々の双安定半導体レーザ11
,12.13間のクロストークが防止されるものである
。また、極めて微小部分において電気的な及び機械的な
接続が達成されるから装置の小型化が可能となる。
When blip chip bonding is performed using solder bumps in this way, there is little electromagnetic influence between the electrically connected parts, so the individual bistable semiconductor lasers 11
, 12, 13 is prevented. Further, since electrical and mechanical connections are achieved in extremely small parts, it is possible to downsize the device.

及vg4oど1里 以上詳述したように、本発明によれば、個々の双安定半
導体レーザ間のりOストークが防止され、装置の小型化
が可能になるという効果を奏する。
As described in detail above, the present invention has the effect of preventing O-stalk between individual bistable semiconductor lasers and making it possible to miniaturize the device.

このように本発明は、光信号処理に要求される高速性及
び光デバイスに一要求されるコンパクト性に大きく貢献
するものである・。また、フリップチップボンディング
を行なうことによる一般的な効果として、配線作業が容
易化されるという効果もある。
In this way, the present invention greatly contributes to the high speed required for optical signal processing and the compactness required for optical devices. Furthermore, a general effect of performing flip chip bonding is that wiring work is facilitated.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理図、 第2図は本発明の実施に使用することのできる集積化双
安定軍導体レーザの斜視図、 第3図は本発明の実施に使用することできる基板の平面
図、 第4図は第2図に示される集積化双安定半導体レーザと
第3図に示される基板とを対向させて配線したときの断
面構成図、 第5図は従来の双安定半導体レーザの一構成例を説明す
るための因、 第6図は第5図に示される双安定半導体レーザの動作特
性説明図、 第7図は従来の集積化双安定半導体レーザの配線構造の
説明図である。 1.11.12.13・・・双安定半導体レーザ、2.
14.15.17゜ 18.20.21・・・電極、 3.32,33.34.35・・・配線電極、4.31
・・・基板、 41.42・・・半田バンプ。 本光明〃X環図 第1図 多(9才シイ列 図 第2図 31;  基極2 32、Q34.35 :  酉乙Uta聯(党 イ列 
図 第3図 13: 元r9定〕ら替イ杏し−′す′31:、iオ反
、 41.42:半日IYン7゜ f更 来 イ列 図 第5図 It、l2fJnヒきのPIN 促米イ列図 第6図 f穴ミ 歌 イ列 図 第7図
FIG. 1 is a diagram of the principle of the present invention, FIG. 2 is a perspective view of an integrated bistable military conductor laser that can be used to implement the present invention, and FIG. 3 is a diagram of a substrate that can be used to implement the present invention. A plan view, FIG. 4 is a cross-sectional configuration diagram when the integrated bistable semiconductor laser shown in FIG. 2 and the substrate shown in FIG. 3 are wired facing each other, and FIG. 5 is a conventional bistable semiconductor laser. In order to explain one configuration example, FIG. 6 is an explanatory diagram of the operating characteristics of the bistable semiconductor laser shown in FIG. 5, and FIG. 7 is an explanatory diagram of the wiring structure of a conventional integrated bistable semiconductor laser. be. 1.11.12.13... Bistable semiconductor laser, 2.
14.15.17゜18.20.21... Electrode, 3.32, 33.34.35... Wiring electrode, 4.31
... Board, 41.42 ... Solder bump. Honkomyo
Fig. 3 Fig. 13: Original r9 constant〕Rarai-'su' 31:, i o-reverse, 41.42: Half a day IY-7゜f change from A-column Fig. 5 It, l2fJn Hikino PIN Promotion rice A row Figure 6 f Anami Song A row Figure 7

Claims (1)

【特許請求の範囲】 複数の双安定半導体レーザ(1)を、その電極(2)が
同一面上に位置するように一体化し、 上記電極(2)に対応した位置に配線電極(3)を有す
る基板(4)を、上記双安定半導体レーザ(1)に対向
させ、 上記電極(2)と上記配線電極(3)とを、フリップチ
ップボンディングにより電気的及び機械的に接続してな
ることを特徴とする集積化双安定半導体レーザの配線構
造。
[Claims] A plurality of bistable semiconductor lasers (1) are integrated so that their electrodes (2) are located on the same plane, and a wiring electrode (3) is provided at a position corresponding to the electrode (2). A substrate (4) having a substrate (4) is placed opposite the bistable semiconductor laser (1), and the electrode (2) and the wiring electrode (3) are electrically and mechanically connected by flip-chip bonding. Features the wiring structure of an integrated bistable semiconductor laser.
JP1776388A 1988-01-28 1988-01-28 Wiring structure of integrated bistable semiconductor laser Pending JPH01192185A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1776388A JPH01192185A (en) 1988-01-28 1988-01-28 Wiring structure of integrated bistable semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1776388A JPH01192185A (en) 1988-01-28 1988-01-28 Wiring structure of integrated bistable semiconductor laser

Publications (1)

Publication Number Publication Date
JPH01192185A true JPH01192185A (en) 1989-08-02

Family

ID=11952748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1776388A Pending JPH01192185A (en) 1988-01-28 1988-01-28 Wiring structure of integrated bistable semiconductor laser

Country Status (1)

Country Link
JP (1) JPH01192185A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6079789A (en) * 1983-10-06 1985-05-07 Nec Corp Semiconductor laser-array device
JPS623231A (en) * 1985-06-28 1987-01-09 Nec Corp Light signal shifting system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6079789A (en) * 1983-10-06 1985-05-07 Nec Corp Semiconductor laser-array device
JPS623231A (en) * 1985-06-28 1987-01-09 Nec Corp Light signal shifting system

Similar Documents

Publication Publication Date Title
US10332923B2 (en) Control circuitry for 1D optical metasurfaces
US6225699B1 (en) Chip-on-chip interconnections of varied characteristics
US5656548A (en) Method for forming three dimensional processor using transferred thin film circuits
JPH11307719A (en) Semiconductor device
KR20010023575A (en) Electrical interface to integrated device having high density i/o count
US7309915B2 (en) Semiconductor chip having pads with plural junctions for different assembly methods
US20230099534A1 (en) Semiconductor device
JPH0513663A (en) Semiconductor device and method for mounting semiconductor chip
JPH01192185A (en) Wiring structure of integrated bistable semiconductor laser
US6054763A (en) Semiconductor device
JP2780355B2 (en) Semiconductor integrated circuit device
JPS62232987A (en) Optical and electronic integrated circuit array
JPH0629507A (en) Photodiode provided with operation function
JPS6150355A (en) Semiconductor device
JPS6132454A (en) Semiconductor ic
JPS6185832A (en) Wire-bonding
JP2778357B2 (en) Multi-chip module
JPH03278327A (en) Integral optical pickup device
JPS6122660A (en) Semiconductor device
JPS6081852A (en) Semiconductor device
JPH02260551A (en) Semiconductor device
JPH05190674A (en) Semiconductor integrated circuit device
JPH0246743A (en) Semiconductor integrated circuit device
JPS63306650A (en) Multi-chip package structure
JPH02192155A (en) Semiconductor device