JPH01190196A - 自己ルーティング通話路制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［目　次］ 概要 産業上の利用分野 従来の技術（第１０．１１図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作　用（第１図） 実施例 第１実施例の説明（第２〜へ図） 第２実施例の説明（第７，８図） その他（第９図） 発明の効果 ［概　要］ 入力情報に付加された制御情報に基づき複数段構成の各
自己ルーティングスイッチで自律的にスイッチングして
この制御情報により指示された出側端子へ入力情報を送
出する自己ルーティング通話路装置を制御するための自
己ルーティング通話路制御方式に゛関し、 通話路内部のリンク負荷がバランスするように通話路内
部パスの割り付けを行なって、通話路内部パスを極力少
なくできるようにすることを目的とし、 少なくとも入力側の第１段目を構成する自己ルーティン
グスイッチと第２段目を構成する自己ルーティングスイ
ッチとの間の複数のリンクについての負荷状態を記憶し
ておき、コールセットアツプ時に、この記憶情報に基づ
き複数のリンクのうちの最も負荷の軽いパスが選択され
るように、自己ルーティングスイッチのスイッチングを
行なうように構成する。

［産業上の利用分野コ 本発明は、入力情報に付加された制御情報に基づき複数
段構成の各自己ルーティングスイッチで自律的にスイッ
チングしてこの制御情報により指示された出側端子へ入
力情報を送出する自己ルーティング通話路装置を制御す
るための自己ルーティング通話路制御方式に関する。

自己ルーティング通話路は、特に高速パケット交換や非
同期転送モード交換のように、パケット毎、又はセル（
非同期転送用ブロック）毎に異なる出線へ高速にスイッ
チングする場合にそして通話路を外部から集中的にソフ
トウェアで制御することが望ましくない場合に、好適で
ある。自己ルーティング通話路では、各呼の識別信号と
その出線の番号の対応テーブルをつくり、ある識別番号
の呼がくると、対応テーブルを引いて出線番号を知り、
この呼を該当する出線へ送り出すという方法で交換を行
なう。

［従来の技術］ 例えば、自己ルーティング通話路装置としては、第１０
図に示すような構成のものが提案されている。この第１
０図に示す回路では、例えば３Ｘ３単位自己ルーティン
グスイッチＳｉｊが入線側、中間、出線側に各３個あり
、１次リンクＬ４１゜Ｌ工ｚｔＬｔｉは入線側スイッチ
ング、の３個の出力端を中間スイッチ８２□〜Ｓ　２３
の各１番目の入力端へ接続し、１次リンクＬ２□〜Ｌ　
２３１　Ｌ’ａｘ〜Ｌ　１３もこれに準する。２次リン
クＭ１□〜Ｍ　１３は、中間スイッチＳ２□の３つの出
力端を出線側の３個のスイッチＳ　３１〜Ｓ　３３の各
１番目の入力端へ接続し、２次リンクＭ２□〜Ｍ　ｚ３
．　Ｍ、１〜Ｍ　３３もこれに準する。

この自己ルーティング通話路では、最初にＳ。。

Ｓ　２１〜Ｓ　ｘ　３１　Ｓ　ｓ、を設置しておくと、
Ｓ　ｘｉと５３ＺＴＳ　１ｓとＳ　３３の設置は既設部
分を何ら変更することなく、単にＬ２□〜Ｌ　２３１　
Ｌ　３、〜Ｌ３３を図示のごとく結線するだけで行なう
ことができる。。

また、例えば入線＃９を出線＃３へ導くパスはＳ１３と
Ｓ　２１とＳ、い　Ｓ　１３とＳ２□とＳ、い　Ｓ　１
３とＳ２３とＳ　ｓｌの３パスがあり、Ｓ　１３と３３
１間のトラヒックをＳｚｉ〜Ｓ１３へ分散させることが
でき、さらにＳ□、にトラヒックが集中していて遅れが
でるような場合は、Ｓ　ｚｚまたはＳ。経由のパスに変
更すればよい。

第１１図は第１０図の３Ｘ３単位自己ルーティングスイ
ッチの構成例を示す。Ｉｉは制御情報検出回路、Ｄｉは
情報遅延回路、ＤＭｉはデマルチプレクサ、ＤＥＣｉは
制御情報デコード回路、ＦｉｊはＦＩＦｏメモリ、ＳＬ
ｉはセレクタ、ＤＳｉはＦＩＦ○メモリＦｉｊのリクエ
スト信号Ｋｉｊを受けてセレクタＳＬｉの制御を行なう
回路である。

入力端＃１〜＃３に入る信号は前述の情報子制御情報の
形をしており、検出回路Ｉｉはこの制御情報を抽出して
デコード回路ＤＥＣｉへ送る。制御情報は、自己ルーテ
ィング通話路４が３段構成であれば１段目用ＲＨい２段
目用ＲＨ，，３段目用ＲＨ，の３種あるから、検出回路
Ｉｉは当該自己ルーティングスイッチが第何段目かによ
り該当する制御情報＋ＲＨを抽出する。

デコード回路ＤＥＣｉは入力された制御情報が出力端ｉ
を示すものであれば、デマルチプレクサを操作して当該
ＦＩＦ○メモリＦｉｊに情報を送る。

例えば、入力＃１の制御情報が出力端＃２を示すもので
あれば、デコード回路ＤＥＣえはデマルチプレクサＤＭ
１を操作して入力＃１をＦ２１に入力する。

制御回路ＤＳ工はＦＩＦＯメモリＦ工、〜Ｆｉ３に情報
が入ると、セレクタＳＬ１を操作して該情報を出力＃１
へ送出する。他も同様である。

制御回路ＤＳ１は例えばＦＩＦＯメモリＦｉｊがらのリ
クエスト信号Ｋｉｊを常時走査しており、リクエスト信
号Ｋｉｊが検出されると当該ＦＩＦＯメモリの内容をセ
レクタＳＬｉを通して出力させるように動作する。ある
いはリクエスト信号Ｋｉｊは割込みとして制御回路ＤＳ
ｉに入力し、割込みが入ると制御回路ＤＳｉは当該ＦＩ
ＦＯメモリの内容をセレクタを通して出力させる。

このようにして、入力情報に付加された制御情報に基づ
き例えば３段構成の各自己ルーティングスイッチＳｉｊ
で自律的にスイッチングして制御情報により指示された
出側端子へ入力情報を送出することかできる。

［発明が解決しようとする課迎コ しかしながら、このような従来の自己ルーティング通話
路装置では、通話路内リンク負荷のアンバランスが生じ
た場合の考慮は払われておらず、従って通話路内リンク
負荷にアンバランスが生じた場合は、通話路内部パスの
原因となり、スループットの低下を招くという問題点が
ある。

本発明は、このような問題点を解決しようとするもので
、通話路内部のリンク負荷がバランスするように通話路
内部パスの割り付けを行なって、通話路内部パスを極力
少なくできるようにした、自己ルーティング通話路制御
方式を提供することを目的としている。

［課題を解決するための手段］ 第１図は本発明の原理ブロック図を示す。

第１図において、１は自己ルーティング通話路装置で、
この自己ルーティング通話路装置１は例えば３×３単位
自己ルーティングスイッチＳｉｊから成り、第１０図に
示した構成と同じものである。

２は入線ハイウェイ、３は出線ハイウェイで、これらの
入力ハイウェイ２、出力ハイウェイ３はそれぞれ複数の
ハイウェイ構成（符号ｉ＃１〜ｉ＃９およびｏ＃１〜ｏ
＃９参照）となっている。

４．４′は信号処理装置で、各信号処理装置４゜４′は
例えばレーキ２までの処理（例えば信号に対するエラー
コレクト処理等）を施すものである。

５はリンク負荷記憶装置で、このリンク負荷記憶袋ＭＳ
はリンク負荷の現在の状態を記憶しており、例えばコー
ルセットアツプ時に記憶内容が更新される。

６はバーチャルチャネルナンパ変換装置く以下、ｒＶＣ
Ｎ変換装置」という）で、このＶＣＮ変換装置６は入力
ハイウェイにおけるセル用のバーチセルチャネルナンバ
ＶＣＮを出力ハイウェイにおけるセル用のバーチセルチ
ャネルナンバＶＣＮ　’に変換し、更に自己ルーティン
グ通話路１のルーティング制御情報としてのルーティン
グパスＴＡＧを付加する機能を有する。

７は呼処理装置で、この呼処理装置７は、信号処理装置
４，４′を通じて入力されたコールセットアツプ要求の
制御信号に応じて、コールに、即ち要求した端末に、バ
ーチセルチャネルナンバＶＣＮ、ＶＣＮ’を与えて、ど
の入力ハイウェイ２から入ってどの出力ハイウェイ３か
ら出ていくかを決めるとともに、セットコールアップ時
にリンク負荷記憶装置５にアクセスし、決められた入力
ハイウェイ２と出力ハイウェイ３とをつなぐ通話路のル
ーティングパスの負荷を計算し、最も軽い負荷となるル
ーティングパスＴＡＧを決めるものである。

［作　用］ この自己ルーティング通話路装置においては、入力情報
に付加されたルーティングパスＴＡＧに基づき複数段構
成の各自己ルーティングスイッチＳｉｊで自律的にスイ
ッチングしてルーティングパスＴＡＧにより指示された
出側端子へ入力情報を送出することか行なわれるが、こ
のとき少なくとも入力側の第１段目を構成する自己ルー
ティングスイッチＳ工ｉｔ　５ｉｚｅ　Ｓｘｓと第２段
目を構成する自己ル−ティングスイッチＳ２□１８２□
、Ｓ２．との間の複数のリンクＬ１□、Ｌ工、、Ｌ、、
、Ｌよ□。

Ｌ２．、　Ｌ２．、　Ｌ、８．　Ｌ１２．　Ｌ３３につ
いての負荷状態を記憶しておき、コールセットアツプ時
に、この記憶情報に基づき複数のリンクＬｉｊのうちの
最も負荷の軽いパスが選択されるように、自己ルーティ
ングスイッチＳｉｊのスイッチングを行なう。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

（ａ）第１実施例の説明 第２図は本発明の第１実施例のブロック図で、この第２
図において、１は自己ルーティング通話路装置で、この
自己ルーティング通話路装置１は第１０図に示すものと
同じであり、又各自己ルーティングスイッチＳｉｊは第
１１図に示すものと同様の構成をしている。

２は入線ハイウェイで、この入力ハイウェイ２は、第２
図にｉ＃１〜ｉ＃９で示すように、９本のハイウェイ構
成となっている。

３は出線ハイウェイで、この出力ハイウェイ３は、第２
図にｏ＃１〜０＃９で示すように、９本のハイウェイ構
成となっている。

４．４′は信号処理装置で、各信号処理装置４゜４′は
例えばレーキ２までの処理（例えば信号に対するエラー
コレクト処理等）を施すものである。

５Ａはリンク負荷記憶装置で、このリンク負荷記憶装置
５Ａは自己ルーティング通話路装置１における全リンク
Ｌｉｊの負荷の現在の状態を第６図に示すようなリンク
負荷管理メモリに記憶しており、例えばコールセットア
ンプ時に記憶内容が更新される。

６はＶＣＮ変換装置で、このＶＣＮ変換装置６は入力ハ
イウェイ２におけるセル用のバーチャルチャネルナンパ
ＶＣＮを出力ハイウェイ３におけるセル用のバーチャル
チャネルナンパＶＣＮ　’に変換し、更に自己ルーティ
ング通話路１のルーティング制御情報としてのルーティ
ングパスＴＡＧを付加する機能を有する。

７Ａは呼処理装置で、この呼処理装置７Ａは、信号処理
装置４，４′を通じて入力されたコールセットアツプ要
求の制御信号に応じて、コールに、即ち要求した端末８
−ｉ、９−ｉ　（ｉ＝１，２．　　・・、ｎ）に、ＶＣ
Ｎ管理テーブルに基づいてバーチセルチャネルナンバＶ
ＣＮ、ＶＣＮ　’を与えて。

どの入力ハイウェイ２から入ってどの出力ハイウェイ３
から出ていくかを決めるとともに、セットコールアップ
時にリンク負荷記憶装置５Ａにアクセスし、決められた
入力ハイウェイ２と出力ハイウェイ３とをつなぐ通話路
のルーティングパスの負荷を計算し、最も軽い負荷とな
るルーティングパスＴＡＧを決めるものである。

なお、ＶＣＮ管理テーブルは、呼処理装置７Ａ丙のメモ
リにあり、第５図に示すごとく、加入者収容位置番号（
ＬＮ）と、これに対応してバーチセルチャネルナンバＶ
ＣＮ、ＶＣＮ’、ルーティングパスＴＡＧ、通信要求負
荷を記憶している。

また、第２図において、８−１．８−２．８−ｎ、９−
１．９−２．９−ｎは加入者の端末である。

１０．１０’はコールセットアツプ要求の制御信号を分
離する信号分離装置で、各信号分離装置１０．１０’は
例えば上記の自己ルーティング通話路装置１と同様の構
成のものが使用される。

上述の構成により、この自己ルーティング通話路装置に
おいては、入力情報に付加されたルーティングパスＴＡ
Ｇに基づき３段構成の各自己ルーティングスイッチＳｉ
ｊで自律的にスイッチングしてルーティングパスＴＡＧ
により指示された出側端子へ入力情報を送出することが
行なわれるが、このとき自己ルーティング通話路装置１
における全リンクＬｉｊの負荷の現在の状態をリンク負
荷記憶装置５Ａのリンク負荷管理メモリに記憶しておき
、コールセットアツプ時に、呼処理装置７Ａの作用によ
り、この記憶情報に基づき複数のリンクＬｉｊのうちの
最も負荷の軽いパスが選択されるように、自己ル−ティ
ングスイッチＳｉｊのスイッチングが行なわれる。

ここで、自己ルーティング通話路装置１内部のパスの決
定は次のようにして行なわれる。まず、例えば端末８−
１からのコールセットアツプ要求の制御信号が信号処理
装置４を通じて呼処理装置時に到着するとする（第３図
のステップａ１に示すように呼の接続要求があった場合
に相当する）。

この要求に応じて、呼処理装置７Ａは、端末８−１から
のコールに、入力ハイウェイｉ＃１におけるセル用のバ
ーチセルチャネルナンバＶＣＮと、出力ハイウェイ０＃
９におけるセル用のバーチャルチャネルナンパＶＣＮ　
’とを与える（第３図のステップａ２参照）。これによ
りこのコールが入力ハイウェイｉ＃１から出力ハイウェ
イｏ＃９に接続されるものとされる。

このとき、呼処理装置７Ａはリンク負荷記憶装置５Ａに
アクセスし、入力ハイウェイｉ＃１から出力ハイウェイ
０＃９に至る全てのパスの負荷を計算し、最小負荷とな
るパスを選んで、ルーティングパスＴＡＧを決める（第
３図のステップａ３参照）。例えば、リンクＬｌｌ　　
Ｍｉ、、　Ｌｌ□−Ｍ２．。

Ｌ工３　　Ｍ３３のそれぞれのパスの負荷（リンク負荷
の和）の中で、最小のものを選ぶ。もし、リンクＬ１□
−Ｍ　１３が最小ならば、ルーティングパスＴＡＧは、
リンクＬ　１１　　Ｍ　１３　＋出力ハイウエイＯ＃９
と決められる。

このようにして、呼処理装置７Ａで、最小負荷となるパ
ス（１＃Ｉ　　Ｌ１□−Ｍ工、−ｏ＃９）が選ばれると
、呼処理装置７Ａは、かかる情報をｖＣＮ変換装置６へ
送るが、このＶＣＮ変換装置６では、これを基にバーチ
ャルチャネルナンパ変換（ＶＣＮ４ＶＣＮ’）と、ルー
ティングパＸＴＡＧを付加して、セルを自己ルーティン
グ通話路装置１に送る。

なお、呼処理装置７Ａでは、上記のようにルーティング
パスＴＡＧが決まったあとは、最小負荷パスに該当する
各リンク負荷に、接続要求した呼の負荷を加え合わせて
、リンク負荷記憶装置５Ａ内のリンク負荷情報を更新し
て、第６図に示すリンク負荷管理メモリを更新する（第
３図のステップａ４参照）。

そして、最後に第５図に示すＶＣＮ管理テーブルを更新
する（第３図のステップａ５参照）。

このようにして、自己ルーティング通話路装置における
内部リンクの負荷バランスをはかることができ、これに
より内部輻幀を大幅に軽減して、スループットの向上を
はかることができる。

なお、端末８−１での通信が終了して、パスを開放する
場合は、第４図に示すごとく、まずステップｂ１におい
て、終了要求があると、ステップｂ１で、ＶＣＮ管理テ
ーブルより終了要求を出した呼のバーチセルチャネルナ
ンバＶＣＮと、このバーチセルチャネルナンバＶＣＮが
接続されでいるパスを見つけ出し、ステップｂ３で、終
了要求を出した呼の負荷をリンク負荷から引き、その引
いた値でリンク負荷管理メモリを更新し、その後は、ス
テップｂ４で、ＶＣＮ管理テーブルを更新する。これに
より、リンク負荷記憶装置５Ａ内の状態は、自己ルーテ
ィング通話路装置１における全リンクＬｉｊの負荷の現
在の状態を常時記憶していることになる。

（ｂ）第２実施例の説明 第７図は本発明の第２実施例のブロック図で、この第７
図において、自己ルーティング通話路装置１．信号処理
装置４，４’、ＶＣＮ変換装置６゜端末ｓ　　ｘ　ｙ　
９　　ｘ　（１＝１ｔ　２　＃　３１　　・・、ｎ）、
信号分離装置１０．１０’については、前述の第１実施
例のものと同様であるので、その説明は省略する。

ところで、この第２実施例では、リンク負荷記憶装置５
Ｂおよび呼処理装置７Ｂが、前述の第１実施例のリンク
負荷記憶装置５Ａおよび呼処理装置７Ａｉ異なる。、即
ち、まずリンク負荷記憶装置５Ｂは、自己ルーティング
通話路装置１における入力側の第１段目を構成する自己
ルーテイングスイッチＳ工、ｒ　Ｓ工２１　Ｓよ、と第
２段目を構成する自己ルーティングスイッチＳ　２　Ｌ
　Ｉ　Ｓ　Ｚ　２１　Ｓ　２３との間の複数のリンクＬ
　１１　＋　Ｌ１２１　Ｌｔａ　ｌ　Ｌａｔ　ｌ　Ｌ１
２　ＩＬ２３．　Ｌ、□ＩＬ３□、Ｌ１．についての現
在の負荷状態を前記第４図に示すものと同じリンク負荷
管理メモリに記憶しており、例えばコールセットアツプ
時に記憶内容が更新されるものである。

また、呼処理装置７Ｂは、信号処理装置４゜４′を通し
て入力されたコールセットアツプ要求の制御信号に応じ
て、コールに、即ち要求した端末８−１，９−ｉ　　（
ｉ＝１．２．　　・・＋　ｎ）に、ＶＣＮ管理テーブル
に基づいてバーチャルチャネルナンパＶＣＮ、ＶＣＮ’
を与えて、どの入力ハイウェイ２から入ってどの出力ハ
イウェイ３から出ていくかを決めるとともに、セットコ
ールアップ時にリンク負荷記憶袋ｗ５Ｂにアクセスし、
１段目のリンクＬ８、ｔ　ＬＬｔ　ｌ　Ｌｉ３１　Ｌｚ
ｉ　ｔ　Ｌ１２　ｔＬ２３．　Ｌ３１．　Ｌ３２．　Ｌ
３３のなかで最も軽い負荷となるリンクＬｉｊを決める
ものである。

このような構成により、この自己ルーティング通話路装
置１においても、入力情報に付加されたルーティングパ
スＴＡＧに基づき３段構成の各自己ルーティングスイッ
チＳｉＪで自律的にスイッチングしてルーティングパス
ＴＡＧにより指示された出側端子へ入力情報を送出する
ことか行なわれるが、このとき自己ルーティング通話路
装置１における１段目のリンクＬｉｊの負荷の現在の状
態をリンク負荷記憶装置５′のリンク負荷管理メモリに
記憶しておき、コールセットアツプ時に、呼処理装置７
Ｂの作用により、この記憶情報に基づき複数の１段目の
リンクＬｉｊのうちの最も負荷の軽いリンクが選択され
るように、自己ルーティングスイッチＳｉｊのスイッチ
ングが行なわれる。

ここで、自己ルーティング通話路装置１内部のパスの決
定は次のようにして行なわれる。まず、例えば端末８−
１からのコールセットアツプ要求の制御信号が信号処理
装置４を通じて呼処理装置７Ｂに到着するとする（第８
図のステップａ’１に示すように呼の接続要求があった
場合に相当する）。

この要求に応じて、呼処理装置７Ｂは、端末８−１から
のコールに、入力ハイウェイｉｌｌにおけるセル用のバ
ーチセルチャネルナンバＶＣＮと、出力ハイウェイｏ＃
９におけるセル用のバーチセルチャネルナンバＶＣＮ　
’とを与える（第８図のステップａ’２参照）。これに
よりこのコールが入力ハイウェイｉ＃１から出力ハイウ
ェイ０＃９に接続されるものとされる。

このとき、呼処理装置７Ｂはリンク負荷記憶装置５Ｂに
アクセスし、第１段目のリンクＬｉｊのうち最小負荷と
なるリンクを選ぶ（第８図のステップａ’３参照）０例
えば、リンクＬｉ、を選ぶ。

次に、出力ハイウェイ０＃９が属する自己ルーティング
スイッチＳ３３とリンクＬ１□が属する自己ルーティン
グスイッチＳ２１とを接続するリンク間工、を選んで、
ルーティングパスＴＡＧは、リンクＬ１１−Ｍよ１．出
力ハイウェイ０＃９と決められる。

このようにして、呼処理装置７Ｂで、最小負荷となるパ
ス（ｉ　＃　１−　Ｌ、、−Ｍｌ、　−ｏ　＃９　）が
選ばれると、呼処理装置７Ｂは、かかる情報をｖＣＮ変
換装置６へ送るが、このＶＣＮ変換装置６では、これを
基にバーチャルチャネルナンパ変換（ＶＣＮ−＊ＶＣＮ
　’）と、ルーティングパＸＴＡＧを付加して、セルを
自己ルーティング通話路袋＠１に送る。

なお、呼処理袋Ｍ７′では、上記のようにルーティング
パスＴＡＧが決まったあとは、最小負荷で選ばれた該当
する各リンク負荷に、接続要求した呼の負荷を加えて、
リンク負荷記憶装置５′内のリンク負荷情報を更新して
、リンク負荷管理メモリを更新する（第８図のステップ
ａ′４参照）。

そして、最後にＶＣＮ管理テーブルを更新する（第８図
のステップａ’５参照）。

このようにして、自己ルーティング通話路装置における
内部リンクの負荷バランスをはかることができ、これに
より内部輻幀を大幅に軽減して、スループットの向上を
はかることができるほか、通話路内部全てのリンク負荷
を記憶してパスの割リ付けを行なわずに、第１段目のリ
ンク負荷だけを記憶してパスの割り付けを行なっている
ので、前述の第１実施例のものに比べ、記憶装置の規模
を半分にすることができ、これにより処理量も半分以下
にすることができる。

なお、端末８−１での通信が終了して、パスを開放する
場合のフローは、第４図に示すものと同様になる。

（ｃ）その他 また、第２，７図に示すごとく、信号分離装置１０．１
０′でコールセットアツプ要求の制御信号を分離する代
わりに、第９図に示すごとく、コールセットアツプ要求
の制御信号をデータ伝送ラインとは別のラインで伝送す
るような形式のものにも、本発明を同様にして適用でき
ることはいうまでもない。

さらに、本発明は、入力情報に付加された制御情報に基
づき３段以上の多段構成の各自己ルーティングスイッチ
で自律的にスイッチングしてこの制御情報により指示さ
れた出側端子へ入力情報を送出する自己ルーティング通
話路装置にも、同様にして適用できることはいうまでも
ない。そして。

この多段構成のものに、一部のリンク負荷の状態を記憶
する前述の第２実施例を適用した場合、第８図のステッ
プａ’３では、呼処理装置は、リンク負荷記憶装置にア
クセスし、入力ハイウェイから出力ハイウェイに至るパ
スに関して、一部分のリンクの和をとり、最小負荷とな
るものを選ぶことが行なわれる。

また、この多段構成のものに、一部のリンク負荷の状態
を記憶する実施例を適用する場合は、記憶すべきリンク
数は、トラヒックの集中によりどのくらい遅れが生じる
かによって決定される。

そして、かかる決定が困難で、自己ルーティングスイッ
チの段数が少ない場合は、第１段目を構成する自己ルー
ティングスイッチＳ　１１９　Ｓ　１２　ｔＳユ、から
第ｎ−１段目を構成する自己ルーティングスイッチＳｉ
ｊまでの間の複数のリンクＬｉｊについての負荷状態を
記憶しておき、コールセットアツプ時に、この記憶情報
に基づきこれら複数のリンクＬｉｊのうちの最も負荷の
軽いパスが選択されるように、該自己ルーティングスイ
ッチＳｉｊのスイッチングを行なうようにしてもよい。

［発明の効果］ 以上詳述したように、本発明の自己ルーティング通話路
制御方式によれば、少なくとも入力側の第１段目を構成
する自己ルーティングスイッチと第２段目を構成する自
己ルーティングスイッチとの間の複数のリンクについて
の負荷状態を記憶しておき、コールセットアツプ時に、
この記憶情報に基づき複数のリンクのうちの最も負荷の
軽いパスが選択されるように、自己ルーティングスイッ
チのスイッチングを行なうので、自己ルーティング通話
路装置における内部リンクの負荷バランスをはかること
ができ、これにより内部輻轢を大幅に軽減して、スルー
プットの向上をはかれる利１点がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の第１実施例のブロック図、第３，４図
はそれぞれ本発明の第１実施例の作用を説明するための
フローチャート、 第５図はＶＣＮ管理テーブルの模式図、第６図はリンク
負荷管理メモリの模式図、第７図は本発明の第２実施例
のブロック図、第８図は本発明の第２実施例の作用を説
明するためのフローチャート、 第９図は本発明におけるその他の実施例のブロック図、 第１０図は従来例を示すブロック図、 第１１図は単位スイッチの構成を示すブロック図である
。 図において、 １は自己ルーティ、ング通話路装置、 ２は入力ハイウェイ、 ３は出力ハイウェイ、 ４．４′は信号処理装置、 ５．５Ａ、５Ｂはリンク負荷記憶装置、６はＶＣＮ変換
装置。 ７．７Ａ、７Ｂは呼処理装置、 ８−１．８−２．８−ｎ、　９−１．９−２．９−ｎは
端末、 １０．１０’は信号分離装置である。 純８月ｑ第１寅施伜１１イ乍用嘔官乏明膚）夫めＶフロ
ーチャート第３図 木を日月の卯Ｉ欠施例のイ乍用芝吉【明Ｔ３ため□フロ
ー４ヤード第４図 メモリアトしス ＶＣＮ壱玉里テーブルの↑菓六図 第５図 リング白ゲ１菅１里メモ、りのオ莫式面第６図 本発明Φ′＄２実箱例１作用名説明ｆ１７Ｑ−＋ダート
第８図 −へＨ？ｔｎ■　トのの ヰ 四へ・　　・・・・・　　・・・ 妃 Ｓ弓−ミー犀イ豆自乙ルー手〉ワ′スイ／＋単イ立スイ
ッチのａ麻を示す７０・ンク田第１１図

Claims (1)

1. 【特許請求の範囲】 入力情報に付加された制御情報に基づき複数（ｎ）段構
   成の各自己ルーティングスイッチ（Ｓｉｊ）で自律的に
   スイッチングして該制御情報により指示された出側端子
   へ該入力情報を送出する自己ルーティング通話路装置（
   １）において、少なくとも入力側の第１段目を構成する
   自己ルーティングスイッチ（Ｓ＿１＿１２、Ｓ＿１＿２
   、Ｓ＿１＿３）と第２段目を構成する自己ルーティング
   スイッチ（Ｓ＿２＿１、Ｓ＿２＿２、Ｓ＿２＿３）との
   間の複数のリンク（Ｌ＿１＿１、Ｌ＿１＿２、Ｌ＿１＿
   ３、Ｌ＿２＿１、Ｌ＿２＿２、Ｌ＿２＿３、Ｌ＿３＿１
   、Ｌ＿３＿２、Ｌ＿３＿３）についての負荷状態を記憶
   しておき、コールセットアップ時に、この記憶情報に基
   づき該複数のリンク（Ｌｉｊ）のうちの最も負荷の軽い
   パスが選択されるように、該自己ルーティングスイッチ
   （Ｓｉｊ）のスイッチングを行なうことを 特徴とする、自己ルーティング通話路制御方式。