JPH01188058A - Routing information generating system - Google Patents
Routing information generating systemInfo
- Publication number
- JPH01188058A JPH01188058A JP63011944A JP1194488A JPH01188058A JP H01188058 A JPH01188058 A JP H01188058A JP 63011944 A JP63011944 A JP 63011944A JP 1194488 A JP1194488 A JP 1194488A JP H01188058 A JPH01188058 A JP H01188058A
- Authority
- JP
- Japan
- Prior art keywords
- address
- information
- time slot
- circuit
- words
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 16
- 238000004891 communication Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はルーティング情報生成方式に関し、特にユーザ
情報にアドレスを付加しセル化して通信を行なう通信シ
ステムのルーティング情報の生成方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a routing information generation method, and more particularly to a routing information generation method for a communication system in which addresses are added to user information and communication is performed by converting the user information into cells.
ユーザ情報を短い情報単位に分割し、これにアドレスを
付加したセルを単位にしてネッI〜ワーク内をアクセス
する方式が各種検討されている。その一つに第3図に示
すフレーム単位のセル多重方式がある。第3図はこの方
式に用いる伝送フレームの構成例を示す図である。この
方式は第3図(a)に示すセルをタイムスロット毎に分
割しく1タイムスロット分の情報をワードと呼ぶ)、フ
レ−ムの最初のサブフレームの割り当てられたタイムス
ロットにセルの最初のワード、この場合アドレス情報の
第1ワードをのせ、以降このセルの分割されたワードを
最初のサブフレームで与えられたタイムスロット位置と
同じタイムスロット位置にのせる方式である。第3図(
b)には各サブフレームの2番目のタイムスロットにセ
ルが分割され多重されている状態を示す。従って、サブ
フレームのタイムスロット多重数のセルがフレーム内で
多重される。かかる方式においても、他のセル型の通信
システムと同様アドレス情報から網内アクセスのための
ルーティング情報を生成する必要がある。本例のように
、アドレスが複数のワード、ここでは2ワードを用いて
伝送される場合、第4図に示す生成方式によりルーティ
ング情報が生成されている。Various methods have been studied for accessing the inside of the network in units of cells in which user information is divided into short information units and addresses are added thereto. One of them is a frame-by-frame cell multiplexing system shown in FIG. FIG. 3 is a diagram showing an example of the structure of a transmission frame used in this method. In this method, the cell shown in Figure 3(a) is divided into time slots (one time slot's worth of information is called a word), and the first subframe of the cell is placed in the allocated time slot of the first subframe of the frame. This is a method in which a word, in this case a first word of address information, is placed, and thereafter divided words of this cell are placed in the same time slot position as that given in the first subframe. Figure 3 (
b) shows a state in which cells are divided and multiplexed in the second time slot of each subframe. Therefore, cells as many as the timeslot multiplexing number of subframes are multiplexed within the frame. In such a system, as in other cell-type communication systems, it is necessary to generate routing information for intra-network access from address information. As in this example, when an address is transmitted using a plurality of words, in this case two words, the routing information is generated using the generation method shown in FIG.
第4図は、従来のルーティング情報生成方式の一例を示
すブロック図で、伝送フレームのアドレス情報はすべて
記憶回路1′に記憶される。第3図で言えばフレーム先
頭の2サブフレームの情報が記憶される。記憶されたア
ドレス情報は3番目のサブフレームの各タイムスロット
において2ワードの対応するアドレス情報が記憶回路1
′より読み出される。最初に読み出された1ワードのア
ドレス情報はラッチ回路4に保持され次に読み出された
もう1ワードのアドレス情報と共にルーティング情報を
生成するテーブル回路2に供給され、このセルのルーテ
ィング情報が生成される。FIG. 4 is a block diagram showing an example of a conventional routing information generation method, in which all address information of a transmission frame is stored in a storage circuit 1'. In FIG. 3, information on the first two subframes of the frame is stored. The stored address information is stored in the storage circuit 1 in which two words of corresponding address information are stored in each time slot of the third subframe.
’ is read out. The first word of address information read out is held in the latch circuit 4, and is supplied to the table circuit 2 which generates routing information together with the address information of another word read out next, and the routing information of this cell is generated. be done.
本発明の目的は、より低速で動作し、記4.・3容量の
少ないルーティング情報生成回路を提供することにある
。It is an object of the invention to operate at lower speeds and to operate at lower speeds. - 3. To provide a routing information generation circuit with low capacity.
上述した従来例においては、記憶回路1′からアドレス
情報を1タイムスロツトの間に2ワ一ド分のアドレス情
報を読み出す必要があり、高速の記憶回路を必要とする
。また、記憶回路は2サブフレ一ム分の情報を蓄積する
必要があるという欠点がある。In the conventional example described above, it is necessary to read two words of address information from the memory circuit 1' during one time slot, and a high-speed memory circuit is required. Another disadvantage is that the storage circuit needs to store information for two subframes.
本発明のルーティング情報生成方式は、一つのフレーム
を複数のサブフレームに分割し更に各フレームを複数の
タイムスロットに分割し、フレームの先頭のN個(N>
1)の複数サブフレームをルーティングを与えるアドレ
ス情報に用い残りのサブフレームをユーザ情報に用い、
アドレス情報とユーザ千1′IW’lとからなるセルを
タイムスロ・ント単位に分割し、かかるセルを最初のサ
ブフレームに多重されたタイムスロット位置と同じタイ
ムスロット位置で残るサブフレームに多重して通信を行
なう通信システムにおいて、先頭の(N−1)個のサブ
フレームを記憶する記憶回路とN番目のサブフレームの
各タイムスロットにおいてそのタイムスロットに多重さ
れたセルの(N−1>タイムスロット分のルーティング
アドレス情報を前記記憶回路から読み出して得られた(
N−1)タイムスロット分のアドレス情報とN番目のタ
イムスロット情報からルーティング情報を生成すること
を特徴とする。The routing information generation method of the present invention divides one frame into multiple subframes, and further divides each frame into multiple time slots.
The multiple subframes in 1) are used for address information for providing routing, and the remaining subframes are used for user information,
Divide a cell consisting of address information and user 1'IW'l into time slot units, and multiplex this cell into the remaining subframe at the same time slot position as that multiplexed into the first subframe. In a communication system that performs communication, a storage circuit that stores the first (N-1) subframes and a memory circuit that stores the first (N-1) subframes and a memory circuit that stores the (N-1>timeslots) of cells multiplexed in each time slot of the Nth subframe The routing address information for (
N-1) Routing information is generated from address information for time slots and Nth time slot information.
次に本発明について第1図〜第3図を参照して説明する
。Next, the present invention will be explained with reference to FIGS. 1 to 3.
第1図は本発明のルーティング情報生成方式の一実施例
を示す方式ブロック図、第2図は第1図における詳細例
を示す回路ブロック図である。各セルのアドレス情報の
長さは第3図に示すような2ワードを例にして説明する
。本実施例は記憶回路]とテーブル回路2とを備え、記
憶回路1はメモリ3とアドレスカウンタ5とを有してい
る。伝送フレームの最初のサブフレームの情報は記憶回
路1に記憶される。第2図においては、サブフレーム周
期で動作するアドレスカウンタ5に基づいてメモリ3に
ワード単位に格納される。次のサブフレームにおいては
、アドレスカウンタ5に基づいて格納されたアドレスの
第1ワードが読み出され、ルーティング情報を生成する
テーブル回路2に供給される。同時に、伝送フレーム上
のアドレスの第2ワードはテーブル回路2に供給される
。FIG. 1 is a method block diagram showing an embodiment of the routing information generation method of the present invention, and FIG. 2 is a circuit block diagram showing a detailed example of FIG. 1. The length of address information for each cell will be explained using two words as shown in FIG. 3 as an example. The present embodiment includes a memory circuit] and a table circuit 2, and the memory circuit 1 includes a memory 3 and an address counter 5. The information of the first subframe of the transmission frame is stored in the storage circuit 1. In FIG. 2, data is stored in the memory 3 word by word based on the address counter 5 which operates in subframe cycles. In the next subframe, the first word of the address stored on the basis of the address counter 5 is read out and supplied to the table circuit 2 which generates the routing information. At the same time, the second word of the address on the transmission frame is supplied to the table circuit 2.
テーブル回路2は2ワードのアドレス情報に基づきルー
ティング情報を生成する。The table circuit 2 generates routing information based on two words of address information.
このような構成にすると記憶回路1内のメモリ3は1タ
イムスロツトに1回読出しを行なえばよい。また記憶回
路1はアドレスNワードに対しくN−1)ワード分の情
報を記憶すればよい。With such a configuration, the memory 3 in the storage circuit 1 only needs to be read once in one time slot. Furthermore, the memory circuit 1 only needs to store information for N-1) words for N words of address.
以上説明したように本発明によれば、記憶回路内のメモ
リは1タイムスロツトに1回読出しを行なえばよいので
、動作速度を低速化できる。また、記憶回路はアドレス
Nワードに対しくN−1)ワード分の情報を記憶すれば
よく小規模化さらには低消費電力化できる効果がある。As explained above, according to the present invention, the memory in the storage circuit only needs to be read once per time slot, so the operating speed can be reduced. Further, the memory circuit only needs to store information for N-1) words for N words of addresses, and is effective in reducing the size and power consumption.
第1図は本発明のルーティング情報生成方式の一実施例
を示す方式ブロック図、第2図は第1図における詳細例
を示す回路ブロック図、第3図はルーティング情報生成
方式に用いる伝送フレームの揚成例を示す図、第4図は
従来のルーティング情報生成方式の一例を示すブロック
図である。
1.1′・・・記憶回路、2・・・テーブル回路、3・
・・メモリ、4・・・ラッチ回路、5・・・アドレスカ
ウンタ。FIG. 1 is a method block diagram showing an embodiment of the routing information generation method of the present invention, FIG. 2 is a circuit block diagram showing a detailed example of FIG. 1, and FIG. 3 is a diagram of a transmission frame used in the routing information generation method. FIG. 4 is a block diagram showing an example of a conventional routing information generation method. 1.1'...Memory circuit, 2...Table circuit, 3.
...Memory, 4...Latch circuit, 5...Address counter.
Claims (1)
フレームを複数のタイムスロットに分割し、フレームの
先頭のN個(N>1)の複数サブフレームをルーティン
グを与えるアドレス情報に用い残りのサブフレームをユ
ーザ情報に用い、アドレス情報とユーザ情報とからなる
セルをタイムスロット単位に分割し、かかるセルを最初
のサブフレームに多重されたタイムスロット位置と同じ
タイムスロット位置で残るサブフレームに多重して通信
を行なう通信システムにおいて、先頭の(N−1)個の
サブフレームを記憶する記憶回路とN番目のサブフレー
ムの各タイムスロットにおいてそのタイムスロットに多
重されたセルの(N−1)タイムスロット分のルーティ
ングアドレス情報を前記記憶回路から読み出して得られ
た(N−1)タイムスロット分のアドレス情報とN番目
のタイムスロット情報からルーティング情報を生成する
ことを特徴とするルーティング情報生成方式。One frame is divided into multiple subframes, each frame is further divided into multiple time slots, and the first N (N>1) subframes at the beginning of the frame are used for address information that provides routing, and the remaining subframes are is used as user information, cells consisting of address information and user information are divided into time slot units, and such cells are multiplexed into the remaining subframe at the same time slot position as that multiplexed into the first subframe. In a communication system that performs communication, a memory circuit that stores the first (N-1) subframes, and (N-1) time slots of cells multiplexed in each time slot of the Nth subframe. 1. A method for generating routing information, characterized in that routing information is generated from address information for (N-1) time slots obtained by reading out routing address information for timeslots from the storage circuit and information for an N-th time slot.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63011944A JP2536007B2 (en) | 1988-01-21 | 1988-01-21 | Routing information generation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63011944A JP2536007B2 (en) | 1988-01-21 | 1988-01-21 | Routing information generation method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01188058A true JPH01188058A (en) | 1989-07-27 |
JP2536007B2 JP2536007B2 (en) | 1996-09-18 |
Family
ID=11791758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63011944A Expired - Lifetime JP2536007B2 (en) | 1988-01-21 | 1988-01-21 | Routing information generation method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2536007B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5310906A (en) * | 1976-07-19 | 1978-01-31 | Hitachi Ltd | Information storage exchange unit |
JPS54146517A (en) * | 1978-05-09 | 1979-11-15 | Fujitsu Ltd | Digital multiplication transmission system |
JPS54147617A (en) * | 1978-05-10 | 1979-11-19 | Sadao Kandabashi | Method of executing roof |
JPS62206938A (en) * | 1986-03-06 | 1987-09-11 | Nec Corp | Time slot automatic assigning system |
JPS62272626A (en) * | 1986-05-20 | 1987-11-26 | Fujitsu Ltd | Serial/parallel conversion circuit |
-
1988
- 1988-01-21 JP JP63011944A patent/JP2536007B2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5310906A (en) * | 1976-07-19 | 1978-01-31 | Hitachi Ltd | Information storage exchange unit |
JPS54146517A (en) * | 1978-05-09 | 1979-11-15 | Fujitsu Ltd | Digital multiplication transmission system |
JPS54147617A (en) * | 1978-05-10 | 1979-11-19 | Sadao Kandabashi | Method of executing roof |
JPS62206938A (en) * | 1986-03-06 | 1987-09-11 | Nec Corp | Time slot automatic assigning system |
JPS62272626A (en) * | 1986-05-20 | 1987-11-26 | Fujitsu Ltd | Serial/parallel conversion circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2536007B2 (en) | 1996-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4771420A (en) | Time slot interchange digital switched matrix | |
JPS61500085A (en) | Multiplexed address interface for addressing memory of various sizes | |
JPH024054A (en) | Method and apparatus for exchange of hybrid packet | |
JPS596555B2 (en) | Time-sharing exchange method for multi-speed data | |
JPH0564000B2 (en) | ||
US5708850A (en) | Parallel processing system for time division multiplex data transfer including read/write dual port memory accessible to bus and digital signal processor during opposite phases of clock | |
JPS6218897A (en) | Data word exchange method and apparatus | |
JPH01188058A (en) | Routing information generating system | |
JPS61269489A (en) | Time division channel switch | |
JPS6138912B2 (en) | ||
JP2970475B2 (en) | Time division switch | |
JPS61121597A (en) | Time division channel system and equipment thereof | |
JP2914289B2 (en) | Control method of time division switch | |
KR920001858B1 (en) | Time switch | |
JPS6219120B2 (en) | ||
JPS63310298A (en) | Time slot replacing device | |
JP2590695B2 (en) | Time division switch circuit | |
JP2725700B2 (en) | Time division multiple access system | |
JPS58151745A (en) | Synchronizing device of loop type data highway | |
JPS6174496A (en) | Circuit editing system | |
JPH06233364A (en) | Data phase converter | |
JPS59226593A (en) | Time division type switch circuit | |
JPH01208041A (en) | Data multiplexing system | |
JPH0750874B2 (en) | Format conversion device | |
JP2000041016A (en) | Asynchronous data mapping device |