JPH01187593A - Displaying area designating device - Google Patents

Displaying area designating device

Info

Publication number
JPH01187593A
JPH01187593A JP63012022A JP1202288A JPH01187593A JP H01187593 A JPH01187593 A JP H01187593A JP 63012022 A JP63012022 A JP 63012022A JP 1202288 A JP1202288 A JP 1202288A JP H01187593 A JPH01187593 A JP H01187593A
Authority
JP
Japan
Prior art keywords
display area
horizontal
displaying area
data
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63012022A
Other languages
Japanese (ja)
Inventor
Noriya Sakamoto
典哉 坂本
Kenichi Tokoro
健一 所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba Audio Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Audio Video Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP63012022A priority Critical patent/JPH01187593A/en
Publication of JPH01187593A publication Critical patent/JPH01187593A/en
Pending legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To designate a displaying area in real time by obtaining the absolute values of outputs by subtracting data indicating the central position of the displaying area from count values indicating the displaying position of a screen and outputting signals designating the displaying area by subtracting the data indicating the half value of the width of the displaying area from the absolute values. CONSTITUTION:A horizontal and vertical counters 11 and 14 which indicate the horizontal and vertical positions of a picture are provided and, by subtracting the data 'X1' and 'Y1' indicating the central position of a displaying area in the horizontal and vertical directions from the outputs of the counters 11 and 14, the central position of the displaying area is determined. Then the absolute value of each subtracted output is obtained and the horizontal and vertical widths of the displaying area are determined by subtracting the data 'X2' and 'Y2' indicating the half values of the horizontal and vertical widths of the displaying area from the absolute value outputs. After determining the horizontal and vertical widths, a horizontal and vertical displaying area designating signals Sh and Sv are produced. therefore, almost all processes can be performed by means of hardware and the displaying area can be designated in real time.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、画面上に所定の画像を表示するための表示
領域を指定する表示領域指定装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a display area specifying device for specifying a display area for displaying a predetermined image on a screen.

(従来の技術) 近年、テレビジョン受像機をモニタ装置として使用する
傾向が高まるにつれて、画像の特殊表示モードが要求さ
れるようになってきた。ここで、特殊表示モードしては
、例えば、画面の一部を拡大して表示する拡大表示モー
ド、親画像の一部に子画像を表示するピクチャーインピ
クチャー表示モード(以下、PIFモードと記す)、複
数チャンネルの画像を等サイズで分割表示するチャンネ
ルサーチ表示モードなどがある。
(Prior Art) In recent years, as the tendency to use television receivers as monitor devices has increased, special display modes for images have been required. Here, the special display mode includes, for example, an enlarged display mode in which a part of the screen is enlarged and displayed, and a picture-in-picture display mode (hereinafter referred to as PIF mode) in which a child image is displayed in a part of a parent image. , a channel search display mode that divides and displays images of multiple channels at equal sizes, etc.

上述したような特殊表示モードを実現する場合には、拡
大画像などを表示する表示領域を指定する必要がある。
In order to realize the special display mode as described above, it is necessary to specify a display area in which an enlarged image or the like is to be displayed.

従来の表示領域指定装置に於いては、この表示領域を表
示位置に応じてCPUによって指定するようになってい
た。
In conventional display area specifying devices, the display area is specified by the CPU according to the display position.

しかし、このような構成では、CPUが表示位置に応じ
た表示領域を指定するのに使用する演算が複雑であるた
め、リアルタイムで表示領域を指定することができない
ことがある。このため、従来の表示領域指定装置に於い
ては、CPUの演算が画像走査より遅れ、画像を所望の
表示領域に表示することができない場合があった。
However, in such a configuration, the calculations used by the CPU to specify the display area according to the display position are complex, so it may not be possible to specify the display area in real time. For this reason, in the conventional display area specifying device, the calculation of the CPU lags behind the image scanning, and the image may not be displayed in the desired display area.

(発明が解決しようとする課題) 以上述べたように従来の表示領域指定装置に於いては、
表示領域をCPUの演算によって指定していたため、表
示位置に応じた表示領域をリアルタイムで求めることが
できず、画像を所望の表示領域に表示するすることがで
きない場合があった。 、 そこで、この発明は、リアルタイムで表示領域を指定す
ることができ、常に所望の表示領域に画像を表示するこ
とができる表示領域指定装置を提供することを目的とす
る。
(Problems to be Solved by the Invention) As described above, in the conventional display area designation device,
Since the display area is specified by CPU calculation, it is not possible to determine the display area according to the display position in real time, and it may not be possible to display the image in the desired display area. Therefore, an object of the present invention is to provide a display area specifying device that can specify a display area in real time and can always display an image in a desired display area.

[発明の構成] (課題を解決するための手段) 上記目的を達成するためにこの発明は、画面の表示位置
を示すカウント値から表示領域の中心位置を示すデータ
を減算し、この減算出力の絶対値をとり、この絶対値出
力から表示領域の幅の半分の値を示すデータを減算する
ことにより、表示領域を指定する信号を出力するように
したものである。
[Structure of the Invention] (Means for Solving the Problem) In order to achieve the above object, the present invention subtracts data indicating the center position of the display area from a count value indicating the display position on the screen, and calculates the result of this subtraction. A signal specifying the display area is output by taking an absolute value and subtracting data indicating a value of half the width of the display area from this absolute value output.

(作用) 上記構成によれば、カウント値から中心位置を示すデー
タを減算することにより、この減算出力が“0”になっ
た時、表示領域の中心位置が決定され、この減算出力の
絶対値をとってこれから表示領域の幅の半分の値を示す
データを減算することにより、この減算出力が“O”に
なったとき、表示領域の両端が決定される。したがって
、後者の減算出力によって表示領域を指定することがで
きる。
(Function) According to the above configuration, by subtracting data indicating the center position from the count value, when this subtraction output becomes "0", the center position of the display area is determined, and the absolute value of this subtraction output By subtracting data representing half of the width of the display area from it, when the subtraction output becomes "O", both ends of the display area are determined. Therefore, the display area can be specified by the latter subtraction output.

(実施例) 以下、図面を参照しながらこの発明の一実施例を詳細に
説明する。
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図はこの発明の一実施例の構成を示す回路図である
FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention.

以下、この第1図の構成及び動作を第2図乃至第6図を
参照しながら説明する。なお、以下の説明では、第1図
の表示領域指定動作を拡大表示モード、PNP表示モー
ド、チャンネルサーチモードといった特殊再生モードに
於ける表示領域指定動作を例に説明する。
The configuration and operation of FIG. 1 will be explained below with reference to FIGS. 2 to 6. In the following explanation, the display area specifying operation in FIG. 1 will be explained using as an example the display area specifying operation in special reproduction modes such as enlarged display mode, PNP display mode, and channel search mode.

(1)まず、拡大表示モードに於ける拡大画像の表示領
域の指定について説明する。
(1) First, specification of the display area of the enlarged image in the enlarged display mode will be explained.

この指定は次のようにしてなされる。This designation is made as follows.

第1図に於いて、11は画面の水平位置を示す8ビツト
のカウント値を出力する水平カウンタである。この水平
カウンタ11は、端子12に供給されるシステムクロッ
クCKを128個カウントした時点で、端子13に供給
される水平同期パルスH8でリセットされる。14は画
面の垂直位置を示す8ビツトのカウント値を出力する垂
直カウンタである。この垂直カウンタ11は、上記水平
同期パルスH8を256個カウントした時点で、端子1
5に供給される垂直同期パルスvSでリセットされる。
In FIG. 1, numeral 11 is a horizontal counter that outputs an 8-bit count value indicating the horizontal position of the screen. The horizontal counter 11 is reset by the horizontal synchronization pulse H8 supplied to the terminal 13 when it counts 128 system clocks CK supplied to the terminal 12. 14 is a vertical counter that outputs an 8-bit count value indicating the vertical position of the screen. When the vertical counter 11 counts 256 horizontal synchronizing pulses H8, the vertical counter 11
It is reset by the vertical synchronization pulse vS supplied to 5.

第2図にカウンタ11,14のカウント値と画面の水平
、垂直位置との関係を示す。図に於いて、IHは1水平
走査期間であり、1vは1垂直走査期間である。
FIG. 2 shows the relationship between the count values of the counters 11 and 14 and the horizontal and vertical positions of the screen. In the figure, IH is one horizontal scanning period, and 1v is one vertical scanning period.

上記水平カウンタ11のカウント出力は、加算回路16
に供給される。この加算回路16は、水平カウンタ11
のカウント出力からラッチ回路17のラッチデータ“X
l”を減算し、9ビツトの減算出力を得る。ラッチ回路
17は表示領域の水平方向の中心位置を示す8ビツトの
データ“Xl”を保持する。このデータ“Xl”は、C
PU18からモード設定回路19を介して与えられ、こ
のモード設定回路19から出力されるラッチパルスLP
Iに従ってラッチ回路17に保持される。
The count output of the horizontal counter 11 is sent to the adder circuit 16.
is supplied to This addition circuit 16 includes a horizontal counter 11
The latch data “X” of the latch circuit 17 is obtained from the count output of
l" to obtain a 9-bit subtraction output. The latch circuit 17 holds 8-bit data "Xl" indicating the horizontal center position of the display area. This data "Xl"
Latch pulse LP given from PU 18 via mode setting circuit 19 and output from mode setting circuit 19
It is held in the latch circuit 17 according to I.

上記加算回路16の減算出力は、第3図(a)に示すよ
うに、水平カウンタ11のカウント値を、“Xl”だけ
負方向にシフトしたものとなり、水平カウンタ11のカ
ウント値が“Xl”の時、“0”になる。したがって、
加算回路16の減算出力が“0”の時、表示領域の水平
方向の中心位置が決定される。
As shown in FIG. 3(a), the subtraction output of the adder circuit 16 is the count value of the horizontal counter 11 shifted by "Xl" in the negative direction, so that the count value of the horizontal counter 11 is "Xl". When , it becomes “0”. therefore,
When the subtraction output of the adder circuit 16 is "0", the horizontal center position of the display area is determined.

加算回路16の減算出力は、絶対値回路2oに供給され
、絶対値をとられる。これにより、加算回路16の減算
出力の負の値の部分が第3図(b)に示すように、正の
値となる。
The subtracted output of the adder circuit 16 is supplied to the absolute value circuit 2o, and the absolute value is taken. As a result, the negative value portion of the subtracted output of the adder circuit 16 becomes a positive value, as shown in FIG. 3(b).

第4図に絶対値回路20の具体的構成の一例を示す。図
示の絶対値回路2oは、2人力エクスクルーシブオア回
路によって構成されている。このエクスクル−シブオア
回路の一方の入力端子には、加算回路16の減算出力の
第8ビツト目のデータが供給されている。また他方の端
子には、減算出力の7ビツト目以下の下位ビットのデー
タが供給されている。このデータ供給構成により、エク
スクル−シブオア回路の出力の下位7ビツトのデー夕は
、正の値を示す。これにより、先の第3図(b)に示す
ように、減算出力の負の部分が正の値を示すようになる
。但し、このようにすると、減算出力は、水平カウンタ
11が“Xl”の時だけでなく、“Xl−1″の時も“
0″になる。そこで、この実施例では、実際は、水平方
向の中心位置を“Xl”と“Xl−1”の中間に設定し
ている。これは、詳細は後述するが、水平方向の幅を指
定するのに非常に有効となる。
FIG. 4 shows an example of a specific configuration of the absolute value circuit 20. The illustrated absolute value circuit 2o is constituted by a two-man exclusive OR circuit. The eighth bit of the subtracted output of the adder circuit 16 is supplied to one input terminal of this exclusive OR circuit. The other terminal is supplied with data of the lower bits from the 7th bit of the subtracted output. With this data supply configuration, the lower 7 bits of data output from the exclusive OR circuit exhibit a positive value. As a result, as shown in FIG. 3(b), the negative portion of the subtracted output becomes a positive value. However, if you do this, the subtraction output will be "not only when the horizontal counter 11 is "Xl" but also when it is "Xl-1".
Therefore, in this embodiment, the horizontal center position is actually set between "Xl" and "Xl-1".This is because the horizontal width This is very effective for specifying.

絶対値回路20の絶対値出力は、加算回路21に供給さ
れる。この加算回路21は、絶対値回路20の絶対値出
力からラッチ回路22にラッチされている8ビツトのラ
ッチデータ“X2“を減することにより、9ビツトのデ
ータを出力する。ラッチ回路22のラッチデータ“X2
”は、表示領域の水平方向の幅の半分の値を示すデータ
である。
The absolute value output of the absolute value circuit 20 is supplied to an adder circuit 21 . This adder circuit 21 outputs 9-bit data by subtracting 8-bit latch data "X2" latched in the latch circuit 22 from the absolute value output of the absolute value circuit 20. Latch data “X2” of latch circuit 22
” is data indicating half the width of the display area in the horizontal direction.

このデータ“X2”は、CPU19からモード設定回路
19を介してラッチ回路22に与えられ、モード設定回
路19から出力されるラッチパルスLP2により、ラッ
チ回路22にラッチされる。
This data "X2" is applied from the CPU 19 to the latch circuit 22 via the mode setting circuit 19, and is latched by the latch circuit 22 by the latch pulse LP2 output from the mode setting circuit 19.

−8= この減算処理により、絶対値回路20の絶対値出力は、
第3図(c)に示すように、全体的に“X2”だけ下が
る。このような減算出力が“0”になる点が表示領域の
水平方向の両端を決定する。
-8= Through this subtraction process, the absolute value output of the absolute value circuit 20 is
As shown in FIG. 3(c), the overall value decreases by "X2". Points at which such subtraction output becomes "0" determine both ends of the display area in the horizontal direction.

先の第3図(b)に示すように、絶対値回路20の絶対
値出力は、表示領域の水平方向の中心位置を境に左右対
象となっている。そして、加算回路21の減算出力は、
この中心位置、すなわち、“Xl”と“Xl−1”の中
間位置から左右に“X2″離れた点で“0″となる。
As shown in FIG. 3(b), the absolute value output of the absolute value circuit 20 is symmetrical with respect to the horizontal center position of the display area. Then, the subtraction output of the adder circuit 21 is:
It becomes "0" at a point that is "X2" away from this center position, that is, an intermediate position between "Xl" and "Xl-1" to the left and right.

中心位置を“Xl”とするならば、表示領域の水平方向
の幅は、中心位置を境に左側で“X2−1″、右側で“
X2”となり、左右が不均等になる。そこで、この実施
例では、上記の如く、中心位置を“Xl”と“Xl−1
”の中間に設定している。
If the center position is "Xl", the horizontal width of the display area is "X2-1" on the left side of the center position, and "X2-1" on the right side of the center position.
X2", making the left and right sides uneven. Therefore, in this embodiment, as described above, the center position is set to "Xl" and "Xl-1
” is set in the middle.

上述したような加算回路21の減算出力に於いて、サイ
ンビットである8ビツト目を見ると、第3図(c)に示
すように表示領域のところで“1′となる。したがって
、この8ビツト目のデータを用いることにより、水平方
向の表示領域指定信号shを得ることができる。
In the subtraction output of the adder circuit 21 as described above, when looking at the 8th bit which is the sign bit, it becomes "1" in the display area as shown in FIG. 3(c). Therefore, these 8 bits By using the eye data, a horizontal display area designation signal sh can be obtained.

垂直方向の表示領域指定信号Svも詳細は省略するが、
水平方向の表示領域指定信号shと全く同様に、垂直カ
ウンタ14のカウント出力を、減算回路2B、26、ラ
ッチ回路24,27、絶対値回路25により処理するこ
とにより得られる。
Although the details of the vertical display area designation signal Sv are omitted,
Just like the horizontal display area designation signal sh, it is obtained by processing the count output of the vertical counter 14 by the subtraction circuits 2B and 26, the latch circuits 24 and 27, and the absolute value circuit 25.

なお、Yl、Y2は、それぞれ、垂直方向の中心位置及
び垂直方向の幅の半分の値を示すデータである。
Note that Yl and Y2 are data indicating the vertical center position and half the vertical width, respectively.

第5図に上述した水平、垂直方向の表示領域指定信号S
h、Svを示す。この表示領域指定信号Sh、Svは、
アンド回路28で論理積をとられた後、信号反転回路2
9に供給される。この信号反転回路29は、拡大表示モ
ードに於いては、入力信号をを反転しないでそのままス
イッチ回路30に供給する。このスイッチ回路30は、
表示領域指定信号Sh、Svが“1”レベルの場合は、
入力端子31に供給される拡大画像用の映像信号を選択
し、“0”レベルの場合は、入力端子32に供給される
映像信号、つまり、拡大表示領域以外の部分に表示され
る映像信号を選択する。この選択出力は、出力端子33
より図示しない画像表示回路に供給され、画像表示に供
される。
The horizontal and vertical display area designation signals S shown in FIG.
h, indicates Sv. These display area designation signals Sh and Sv are
After the AND circuit 28 performs the logical product, the signal inversion circuit 2
9. In the enlarged display mode, the signal inversion circuit 29 supplies the input signal as it is to the switch circuit 30 without inverting it. This switch circuit 30 is
When the display area designation signals Sh and Sv are at the “1” level,
Select the video signal for the enlarged image supplied to the input terminal 31, and if the level is "0", select the video signal supplied to the input terminal 32, that is, the video signal displayed in the part other than the enlarged display area. select. This selection output is the output terminal 33
The signal is then supplied to an image display circuit (not shown) and used for image display.

(2)次に、PIF表示モードに於ける表示領域の指定
動作について説明する。
(2) Next, the operation of specifying the display area in the PIF display mode will be explained.

この場合の処理は、上述した拡大表示モードの場合と全
く同じである。この場合、子画像の表示領域の中心位置
は、ラッチ回路17.24にセットするデータ“Xi”
、“Yl”によって適宜選択することができる。また、
子画像と親画像の表示領域の面積比は、ラッチ回路22
.27にセットするデータ“X2”、“Y2”によって
適宜選択することができる。さらに、この拡大表示モー
ドに於いても、信号反転回路29は、アンド回路28の
出力を反転しないでそのまま通す。また、入力端子31
.32には、それぞれ子画像、親画像の映像信号が供給
される。
The processing in this case is exactly the same as in the enlarged display mode described above. In this case, the center position of the display area of the child image is determined by the data “Xi” set in the latch circuit 17.24.
, "Yl". Also,
The area ratio of the display area of the child image and the parent image is determined by the latch circuit 22.
.. It can be selected as appropriate by data “X2” and “Y2” set in 27. Furthermore, even in this enlarged display mode, the signal inversion circuit 29 passes the output of the AND circuit 28 as it is without inverting it. In addition, the input terminal 31
.. 32 are supplied with video signals of a child image and a parent image, respectively.

(3)最後にチャンネルサーチモードに於ける表示領域
の指定について説明する。
(3) Finally, specifying the display area in channel search mode will be explained.

今、第6図(a)に示すように、画面を水平。Now, as shown in Figure 6(a), set the screen horizontally.

垂直方向とも3つに分割して9個の領域R1〜R9を設
定し、各領域に異なるチャンネルの画像を表示すること
により、9個のチャンネルの画像をサーチすることがで
きるようにしたチャンネルサーチモードを説明する。な
お、各領域R1〜R9に表示される各チャンネルの映像
信号は、予め、時分割多重され、第1図の入力端子31
に供給される。そして、入力端子32には、チャンネル
画像とは、全く関係のない例えばある特定の色のみを示
す映像信号が供給される。
Channel search that allows you to search for images from 9 channels by dividing vertically into 3 areas and setting 9 areas R1 to R9, and displaying images from different channels in each area. Explain the mode. Note that the video signals of each channel displayed in each region R1 to R9 are time-division multiplexed in advance, and are sent to the input terminal 31 in FIG.
is supplied to The input terminal 32 is supplied with a video signal that is completely unrelated to the channel image and shows only a certain color, for example.

ところで、上述したようにチャンネルサーチモードに於
いては、第6図(a)に示すように、9個の領域全てに
チャンネル画像を表示する場合と、例えば、第6図(b
)〜(d)に示すように、斜線を付す領域以外の領域に
のみ画像を付す場合とがある。後者の場合には、表示領
域(斜線を施す部分以外の部分)を1つの中心位置と1
つの水平。
By the way, as mentioned above, in the channel search mode, there is a case where channel images are displayed in all nine areas as shown in FIG.
) to (d), there are cases where an image is attached only to an area other than the shaded area. In the latter case, the display area (other than the shaded area) should be aligned with one center position and one
Two horizontal lines.

垂直方向の幅の指定では、指定することができず、表示
領域を2つ以上の領域に分割し、各分割表示領域ごとに
、中心位置と水平、垂直方向の幅を指定しなければなら
ない。
The vertical width cannot be specified; the display area must be divided into two or more areas, and the center position and width in the horizontal and vertical directions must be specified for each divided display area.

しかし、第6図(b)〜(d)の斜線部に着目すると、
この斜線部は、1つの中心位置及び水平。
However, if we pay attention to the shaded areas in Fig. 6(b) to (d),
This shaded area is one center position and horizontal.

垂直方向の幅を指定することにより、指定することがで
きる。
This can be specified by specifying the vertical width.

そこで、この実施例では、第6図(b)〜(d)に示す
ようなチャンネルサーチモードを行なう場合は、斜線を
施す部分を指定する信号Sh、Svを生成し、これを信
号反転回路29で反転することにより、指定するように
している。この信号反転回路29に反転動作を行なわせ
るか否かは、CPU18によってモード設定回路19を
介して制御される。
Therefore, in this embodiment, when performing a channel search mode as shown in FIGS. 6(b) to 6(d), signals Sh and Sv specifying the shaded portion are generated and sent to the signal inverting circuit 29. It is specified by inverting it with . Whether or not the signal inversion circuit 29 is caused to perform an inversion operation is controlled by the CPU 18 via the mode setting circuit 19.

以上詳述したようにこの実施例は、画面の水平。As detailed above, in this embodiment, the screen is horizontal.

垂直位置を示す水平、垂直カウンタ11,14を設け、
これらカウンタ11,14のカウント出力から表示領域
の水平、垂直方向の中心位置を示すデータ“Xl”、“
Yl”を減することにより、表示領域の中心位置を決定
し、各減算出力の絶対値をとり、これら絶対値出力から
水平垂直の幅の半分の値を示すデータ“X2”Y2”を
減することにより、表示領域の水平、垂直方向の幅を決
定するようにして、水平、垂直方向の表示領域指定信号
Sh、Svを生成するようにしたもので、ある。
Horizontal and vertical counters 11 and 14 are provided to indicate the vertical position,
From the count outputs of these counters 11 and 14, data “Xl” and “
Determine the center position of the display area by subtracting "Yl", take the absolute value of each subtraction output, and subtract data "X2" and "Y2" indicating half the horizontal and vertical width from these absolute value outputs. Accordingly, the horizontal and vertical widths of the display area are determined, and the horizontal and vertical display area designation signals Sh and Sv are generated.

このような構成によれば、はとんどの処理をハードウェ
アにより行なうことが可能で、この場合、CPU18は
、ラッチ回路17,22,24゜27にデータ“Xl“
X2”、“Yl”。
According to such a configuration, it is possible to perform most of the processing by hardware, and in this case, the CPU 18 inputs data “Xl” to the latch circuits 17, 22, 24°27.
X2”, “Yl”.

“Y2”をラッチするだけの処理を行なえばよいので、
表示領域をリアルタイムで指定することができる。これ
により、常に、所望の表示領域に画像を表示することが
できる。
All you need to do is to latch “Y2”, so
Display area can be specified in real time. Thereby, the image can always be displayed in the desired display area.

なお、先の実施例では、この発明をハードウェアによっ
て実現する場合を説明したが、CPU18のソフトウェ
アによって実現してもよいことは勿論である。
In addition, in the previous embodiment, the case where this invention is implemented by hardware was explained, but it goes without saying that it may be implemented by software of the CPU 18.

[発明の効果コ 以上述べたようにこの発明によれば、リアルタイムで表
示領域を指定することが可能な表示領域指定装置を提供
することができる。
[Effects of the Invention] As described above, according to the present invention, it is possible to provide a display area specifying device that is capable of specifying a display area in real time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例の構成を示す回路図、第2
図及び第3図は第1図の動作を説明するための図、第4
図は第1図に示す絶対値回路の具体的構成の一例を示す
回路図、第5図及び第6図は第1図の動作を示す図であ
る。 11・・・水平カウンタ、12.13.15・・・端子
、14・・・垂直カウンタ、16,21,23.26・
・・加算回路、17,22,24.27・・・ラッチ回
路、18・・・CPU、19・・・モード設定回路、2
0゜25・・・絶対値回路、28・・・アンド回路、2
9・・・信号反転回路、30・・・スイッチ回路、31
.32・・・入力端子、33・・・出力端子。 出願人代理人 弁理士 鈴江武彦
FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention, and FIG.
3 and 3 are diagrams for explaining the operation of FIG. 1, and FIG.
This figure is a circuit diagram showing an example of a specific configuration of the absolute value circuit shown in FIG. 1, and FIGS. 5 and 6 are diagrams showing the operation of FIG. 1. 11... Horizontal counter, 12.13.15... Terminal, 14... Vertical counter, 16, 21, 23.26.
...Addition circuit, 17, 22, 24.27...Latch circuit, 18...CPU, 19...Mode setting circuit, 2
0゜25... Absolute value circuit, 28... AND circuit, 2
9... Signal inversion circuit, 30... Switch circuit, 31
.. 32...Input terminal, 33...Output terminal. Applicant's agent Patent attorney Takehiko Suzue

Claims (1)

【特許請求の範囲】 画面上に所定の画像を表示するための表示領域を指定す
る表示領域指定装置に於いて、 上記画面の表示位置を示すカウント値を出力するカウン
ト手段と、 上記表示領域の中心位置を示すデータを保持する第1の
データ保持手段と、 上記表示領域の幅の半分の値を示すデータを保持する第
2のデータ保持手段と、 上記カウント手段のカウント出力から上記第1のデータ
保持手段に保持されているデータを減ずる第1の減算手
段と、 この第1の減算手段の減算出力の絶対値をとる絶対値手
段と、 この絶対値手段の絶対値出力から上記第2のデータ保持
手段に保持されているデータを減することにより、表示
領域指定信号を出力する第2の減算手段とを具備したこ
とを特徴とする画像表示制御装置。
[Scope of Claims] A display area specifying device for specifying a display area for displaying a predetermined image on a screen, comprising a count means for outputting a count value indicating a display position of the screen; a first data holding means for holding data indicating the center position; a second data holding means for holding data indicating half the width of the display area; a first subtraction means for subtracting the data held in the data holding means; an absolute value means for taking the absolute value of the subtracted output of the first subtraction means; An image display control device comprising: second subtraction means for outputting a display area designation signal by subtracting data held in the data holding means.
JP63012022A 1988-01-22 1988-01-22 Displaying area designating device Pending JPH01187593A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63012022A JPH01187593A (en) 1988-01-22 1988-01-22 Displaying area designating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63012022A JPH01187593A (en) 1988-01-22 1988-01-22 Displaying area designating device

Publications (1)

Publication Number Publication Date
JPH01187593A true JPH01187593A (en) 1989-07-26

Family

ID=11793974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63012022A Pending JPH01187593A (en) 1988-01-22 1988-01-22 Displaying area designating device

Country Status (1)

Country Link
JP (1) JPH01187593A (en)

Similar Documents

Publication Publication Date Title
US7499044B2 (en) System for synchronizing display of images in a multi-display computer system
JP3451722B2 (en) Video data transfer device
JPH1115429A (en) Motion vector time base processing system
JPS62213386A (en) Picture signal coupler
JPH01187593A (en) Displaying area designating device
KR20020070383A (en) A dither method and device for an image display
JPH01307388A (en) X-y matrix type display device
JPS6049398B2 (en) special effects method
JP2004021054A (en) Video display device
JPH05153489A (en) Special effect device
JP2000098963A (en) Image processing circuit and image display device
EP0480625A2 (en) Method and apparatus for generating a sequence of images representing a motion picture
JPS6118776B2 (en)
JPS6325783A (en) Moving object counting device
JP2907617B2 (en) Display control processing method for display target
JP2536405B2 (en) Video signal switching circuit
KR100224854B1 (en) Image processing method
JPH1185127A (en) Horizontal synchronization setting circuit and crt display device incorporating the circuit
JPH04182695A (en) Interruption controller and hv timer circuit of image processor
JPH0117897Y2 (en)
JPH03297285A (en) Picture synthesizer and comparator for picture synthesizer
JPS6221378A (en) Television receiver
JPH07320037A (en) Video data transfer device
JPH10143128A (en) Method and system for displaying superimposition
JPH0535248A (en) Video display device