JPH01186190A - 同期制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は複数のサーボモータの位相を一致させて同期
運転する同期制御装置に関し、特に複数のモータのうち
のどれかが何らかの外乱によって同期位置から変位した
時に、すなわち位相差が生じた時にこれを補正して位相
差を所望の範囲内に入るように制御する技術に係る。

〔従来の技術〕

サーボアンプを運転制御するためには、速度指令として
の指令パルスと方向指令とを偏差カウンタに入力し、Ｄ
／Ａコンバータを介してサーボアンプへ速度指令電圧を
入力させる技術が広く知られている。この技術における
偏差カウンタの働きはおよそ次のとおりである。偏差カ
ウンタ内に積算される指令パルスはその積算値に応じて
モータを回転させる一方、このモータのパルスエンコー
ダからのフィードバックパルスは偏差カウンタに積算さ
れている指令パルスを減算する。指令パルスの積算とフ
ィードバックパルスの減算が±１パルスとなるとモータ
は一定速度回転となり、指令パルス周波数が回転速度を
決定し、指令パルスの総数がモータの移動量（角度、距
離）を決めるのである。サーボモータが複数台あってそ
れらが駆動する機械の回転速度と移動量とを調和させる
ときには、同一の又は一定の比率を持つ指令パルス前記
の従来の技術による同期運転ではいずれかのサーボモー
タの制御系に何らかの外乱が入って前記移動量の進み又
は遅れすなわち位相差が生じこの発明は複数のモータの
位相差を検出してこれを補正し、常に位相差を所望の範
囲内に入るよこの発明は基準モータのパルスエンコーダ
が出力するＡ相パルス、Ｂ相パルス及びＺ１相パルスの
うちＡ相パルスとＢ相パルスとを方向判別回路において
１のクロックに同期させて方向信号と速度信号とを出力
させ、被制御サーボモータのパルスエンコーダが出力す
るＺ２相パルスと前記Ｚｌパルスとを位相判別回路に入
力して進み又は遅れの位相差信号を出力させ、前記Ａ相
パルス又はＢ相パルスと前記ＺＩ相パルスと前記Ｚ！パ
ルスとを位相量計数回路に入力して位相量信号を出力さ
せ、この値が所望の設定値より大きい時に補正パルス発
生回路から前記１のクロックと位相ずれのある他のクロ
ックに同期した補正パルスを発生させ、前記方向信号と
速度信号、前記進み又は遅れの位相信号及び前記補正パ
ルスを加算回路に入力して前記被制御サーボモータの指
令パルスと減速又は増速パルスとを出力させるように同
期制御装置を構成する。

〔作用〕

第１図から第４図までを参照する。基準モータＭ１の現
実の運転状態を示すＰＧ、のＡ相パルス及びＢ相パルス
を方向判別回路５と加算回路１１を経て指令パルスであ
る出力Ｊに乗せられて被制御サーボモータＭ！に与えら
れるので、Ｍ２はＭｌの外乱にかかわらずＭｌの現実の
回転数に従う。同時に両モータの位相はＺｌ及びＺ８相
パルスを検出することにより常に位相差が遅れ又は進み
として検出され、出力Ｊ又はＫに増速パルス又は減速パ
ルスとして加算される。その際、方向判別回路５の出力
Ｃ及びＤはクロックＣＫＩにタイミングが一致させられ
、一方補正パルス発生回路１０の出力ＥはクロックＣＫ
２にタイミングが一致させられるが、ＣＫＩとＣＫ２と
は同一の基準クロックから分周されるなどの際に位相ず
れを持つようにしである。したがって減速パルスを出力
するときには一組の出力Ｊ及びＫに指令パルスと減速パ
ルスを区別して出力するようになり、増速パルスを出力
するときには指令パルスに増速パルスを加算して単独の
指令パルスであるがごとくに扱うことができる。

〔実施例〕

第１図はこの発明の実・施例の同期制御装置を示す回路
図であり、第２図は第１図の装置を複数のモータに適用
したブロック図であり、第３図は第１図の装置のタイム
チャートであり、第４図は第１図の装置の出力を示す出
力図である。

第２図において、速度指令電圧■１を受けるサーボアン
プ１で運転され、サーボモータである基準モータＭ、に
はパルスエンコーダＰＧ、が直結されてＡ相、Ｂ相及び
ｚＩ相のパルスを同期制御装置２に出力する。基準モー
タＭ、と同期運転されるべきサーボモータＭｚは速度指
令電圧■２を受け、るサーボアンプ３で運転され、直結
したパルスエンコーダＰＧ、からＺ１相のパルスを前記
同期制御装置２に出力する。なおＰＣ，はＡ、Ｂ相を持
つがこ＼では使用しない。

第１図に示す同期制御装置２において、基準モータＭ１
のＡ相パルス及びＢ相パルスは波形成形回路４を経て方
向判別回路５でモータの回転方向が検出される。この方
向判別回路５には図示しない基準クロックから分周され
、パルスエンコーダの出力パルスより充分高い周波数（
５０ＫＨ２）のクロックＣＫＩが接続されていて、検出
結果の出力Ｃ及びＤはクロックＣＫＩにタイミングが一
致させられて、−組の方向信号と速度信号とになる。例
えばＭｌが正転（軸端から見てＣＣＷ）の時には第３図
のタイムチャートに示すＣＫＩ、出力Ｃ及び出力りのよ
うにＣが速度信号、Ｄが方向信号となり、逆転のときに
は出力Ｃ，Ｄが反転してＣが方向信号、Ｄが速度信号と
なる。なおＡ相パルス周波数に対しＣＫＩのパルス周波
数は高イので、第３図において出力Ｃの実際はいわゆる
歯抜けがあるが、第３図はわかりやすくするため画周波
数が同一として表した。さて、ＭｌのＺ、相パルスとＭ
、のＺ２相パルスは波形成形回路４を経て位相判別回路
６で両モータの位相差が検出され、出力Ｆ、Ｇとして進
み又は遅れの位相差信号を出する。第３図のＦ、ＧはＭ
、が基準モータＭ１に対し遅れている時を示し、進んで
いるときにはＬとＨが反転する。前記Ｚ１相パルスとＺ
２相パルスとは前記Ｂ相（又はＡ相でもよい）と共に位
相量計数回路７に入力され前記位相差の時間の幅だけＢ
相パルスが計数され位相量信号を出力する。その値は比
較回路８において設定デジタルスイッチ９で設定される
任意の設定値と比較され、設定値より大きい時には補正
パルス発生回路１０から補正パルスＥを出力させる。こ
のパルス発生回路１０は第３図に示すように前記ＣＫＩ
と位相ずれのあるクロックＣＫ２が接続され前記出力Ｅ
はＣＫ２のタイミングとなる。

かくして得られる出力信号Ｃ，Ｄ、Ｅ、Ｆ及びＧは加算
回路１１に入力され第４図の出力図に示す出力−Ｊ及び
Ｋを出力する。加算回路１１は２つのＯＲゲートｐ及び
ｑと２つのＮＡＮＤゲートｒ及びＳとからなり、前述の
正転でＭ２が位相遅れの場合の各ゲートの波形を第３図
に並記する。この図でわかるようにｒの出力（Ｊ）には
出力Ｃ（Ａに関連）と補正パルスＥが加算されて表れ、
Ｓの出力にパルスは表れない。すなわち出力Ｊは指令パ
ルス＋増速パルスであり、第４図の位相遅れの欄のとお
りであ・る。位相進みの場合のタイムチャートは特に図
示しないが、ゲートの接続図と第３図を参照して容易に
読むことができ、前述したように出力ＦとＧが反転して
いるので、ｒの出力にＣのみが表れ、Ｓの出力にＥが表
れる。すなわち出力Ｊは指令パルスを出力には減速パル
スとして扱゛うことができ第４図の位相進みの欄のとお
りとなる。またＺ、と７２とに位相差が無い場合又は比
較回路８の設定値より小なる時には補正パルスＥは出力
されず、第４図の同位相の欄のとおりとなる。逆転の場
合は第４図のＪとＫが反転するように表われる。

このように加算回路１１からはしたがって同期制御装置
２からは第４図に示すような指令パルスと減速パルス又
は増速度パルスが出力されるので、第２図に示すように
これらの信号を制御されるべきサーボモータＭ２の偏差
カウンタ３ａに与えＤ／Ａコンバータ３ｂから速度指令
電圧■２を出力し、モータＭ２を同期制御する。すなわ
ち進み又は遅れに応じ比較回路８の設定値の範囲内で、
Ｍ、又はＭ２に外乱等があっても常に位相差を無くする
ようにＭ２は制御される。

なお偏差カウンタをマイクロコンピュータに代えてもよ
い。基準モータＭ、はＡ相、Ｂ相及びＺ、相パルスを出
力するならばサーボモータでなくて標準的な誘導電動機
でもよい。被制御サーボモータは２台以上でもよく、そ
の際２金目以降のサーボモータＭ３・・・ＭＮの基準モ
ータはＭｌでも、Ｍ！でもよい。もっともＭ２を基準モ
ータとして他のモータを制御するときにはＭ２からＡ、
、Ｂ、。

２１相パルスを出力させて使用する。

〔発明の効果〕

この０発明は基準モータから実回転を表すＡ相及びＢ相
パルスをとり込んで被制御サーボモータの指令パルスに
加工すること及び基準モータのＺ。

相パルスと被制御サーボモータのＺ２相パルスをとり込
んで減速又は増速パルスを加工することとをそれぞれ位
相ずれのある２つのクロックにタイミングを一致させた
うえで加算するように同期制御装置を構成したので、外
乱があっても被制御サーボモータは常に基準モータと同
一回転数でかつ同一位相になるように補正されて運転制
御されるという効果がある。特に前記クロックのタイミ
ングの差により同期制御装置からは一組の出力に被制御
サーボモータのための指令パルスと減速パルス又は増速
パルスとを乗せることができるので、−船釣な偏差カウ
ンタを用いたサーボアンプに適用できるという効果があ
る。

【図面の簡単な説明】

第１図はこの発明の実施例の同期制御装置を示す回路図
であり、第２図は第１図の装置を複数のモータに適用し
たブロック図であり、第３図は第１図の装置のタイムチ
ャートであり、第４図は第１図の装置の出力を示す出力
図である。 Ｖ、、Ｖ、・・・速度指令電圧、ｐ、ｑ・・・ＯＲゲー
ト、ｒ、　　ｓ・・−ＮＡＮＤゲート。 第１図 第２図

Claims (1)

【特許請求の範囲】
1. １）基準モータのパルスエンコーダが出力するＡ相パル
   ス、Ｂ相パルス及びＺ＿１相パルスのうちＡ相パルスと
   Ｂ相パルスとを方向判別回路において１のクロックに同
   期させて方向信号と速度信号とを出力させ、被制御サー
   ボモータのパルスエンコーダが出力するＺ＿２相パルス
   と前記Ｚ＿１パルスとを位相判別回路に入力して進み又
   は遅れの位相差信号を出力させ、前記Ａ相パルス又はＢ
   相パルスと前記Ｚ＿１相パルスと前記Ｚ＿２パルスとを
   位相量計数回路に入力して位相量信号を出力させ、この
   値が所望の設定値より大きい時に補正パルス発生回路か
   ら前記１のクロックと位相ずれのある他のクロックに同
   期した補正パルスを発生させ、前記方向信号と速度信号
   、前記進み又は遅れの位相信号及び前記補正パルスを加
   算回路に入力して前記被制御サーボモータの指令パルス
   と減速又は増速パルスとを出力させることを特徴とする
   同期制御装置。