JPH01184668A - 識別装置 - Google Patents

識別装置

Info

Publication number
JPH01184668A
JPH01184668A JP397388A JP397388A JPH01184668A JP H01184668 A JPH01184668 A JP H01184668A JP 397388 A JP397388 A JP 397388A JP 397388 A JP397388 A JP 397388A JP H01184668 A JPH01184668 A JP H01184668A
Authority
JP
Japan
Prior art keywords
head control
head
controller
control module
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP397388A
Other languages
English (en)
Other versions
JP2733939B2 (ja
Inventor
Kenji Matsui
松井 健次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP397388A priority Critical patent/JP2733939B2/ja
Publication of JPH01184668A publication Critical patent/JPH01184668A/ja
Application granted granted Critical
Publication of JP2733939B2 publication Critical patent/JP2733939B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Machine Tool Sensing Apparatuses (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Selective Calling Equipment (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、工具やパレット等の物品を被識別対象とす
る識別装置、特に多チヤンネル用の識別装置に関する。
(ロ)従来の技術 近年、工具や搬送物品を識別するのに、EE・PROM
やSRAM等の半導体メモリを内蔵するデータキャリア
と呼ばれるデータ記憶ユニットを、移動する被識別物品
に付設する一方、コントローラと、リード/ライトヘッ
ドからなるリード/ライト制御装置をライン上に設置し
、このリード/ライト制御装置に、データ記憶ユニット
付きの物品が接近到来すると、リード/ライト制御装置
が上位コンピュータからの指令を受け、データ記憶ユニ
ットのメモリからデータをリード処理し、あるいはメモ
リにデータをライト処理するようにした識別装置が知ら
れている。
この種の識別装置の従来の概略構成例を第6図に示して
いる。この識別装置は、上位コンピュータlに、コント
ローラ2が接続され、このコントローラ2には、2個の
リード/ライトヘッド3a、3bが接続されている。リ
ード/ライトヘッド3aは、例えばパレット(図示せず
)に付設される偏平なデータキャリア4aとの間で、ま
た、リード/ライトヘッド3bは、例えば工具等に付設
される円柱状のデータキャリア4bとの間で、データを
授受するために設けられている。コントローラ3内には
、いずれのデータキャリアに対し、データをライト処理
し、あるいはリード処理するかの選択をなすためのヘッ
ド制御回路が設けられている。
(ハ)発明が解決しようとする問題点 将来、識別装置の普及が増大するにつれ、−台のコント
ローラで多数のヘッドを制御し、多数のデータキャリア
に対し、リード/ライト処理を行うシステムの開発が要
請されることが予想される。
しかるに、上記従来の識別装置では、コントローラに、
ヘッド制御回路が内蔵され、かつ接続されるヘッド数が
固定であるために、設置されるヘッド数、つまりチャン
ネル数が相違する場合には、汎用のコントローラでは対
応できず、その装置専用のコントローラを製作せねばな
らない。また、チャンネル数が多いと、コントローラ側
にヘッド制御部を持つため、チャンネル選択の為に、コ
ントローラ内のCPUに処理負担がかかり、高速処理を
妨げるという問題があった。
この発明は、上記問題点に着目してなされたもので、任
意のチャンネル数の多チヤンネル識別装置を容易に構成
でき、かつ多チャンネルでも、高速処理が可能な識別装
置を提供することを目的としている。
(ニ)問題点を解決するための手段及び作用この発明の
識別装置は、被識別対象の識別データを記憶するメモリ
を内蔵するデータ記憶ユニットと、上位機器よりのコマ
ンドにより、前記データ記憶ユニットのメモリにデータ
をリード処理し、あるいはライト処理するり−ド/ライ
ト制御装置とからなるものにおいて、前記リード/ライ
ト制御装置は、各々にリード/ライトヘッドが接続され
、内部にパラレル/シリアル・シリアル/パラレル変換
部を有するN個のヘッド制御モジュールと、これらN個
のヘッド制御モジュールの1つを選択して、対応するデ
ータ記憶ユニッ“トへのリード処理あるいはライト処理
を制御するコントローラとから構成されている。そして
、前記コントローラ及びN個のヘッド制御モジュールは
、コントローラに対し、順次ヘッド制御モジュールをビ
ルドアップ式に接続可能なコネクタを備え、各ヘッド制
御モジュールのコネクタは、コントローラのデータ及び
信号端子、かつ互いに並列に接続される端子と、自己及
び他の位置をコントローラに伝えるための端子を備えた
ものである。
この識別装置では、例えば3チヤンネル構成としようと
すれば3個のヘッド制御モジュールを用意し、コントロ
ーラに対し、第1、第2及び第3のヘッドモジュールを
、コネクタにより順次接続すればよい。さらに例えば4
チヤンネル構成としようとすれば、第4のヘッド制御モ
ジュールを、第3のヘッド制御モジュールに対し、コネ
クタにより接続すれば、ビルドアップされる。構成され
た各チャンネルのヘッド制御モジュールは、コントロー
ラのコネクタのデータ端子及び信号端子に、自己のコネ
クタのデータ端子及び信号端子が接続され、さらに互い
のヘッド制御モジュール間においても、データ端子及び
信号端子が並列接続される。また、各ヘッド制御モジュ
ールの装着位置に応じた信号がコントローラに対して伝
送可能となる。それゆえ、各ヘッド制御モジュールにお
いて自己を特定するための設定部や設定作業は不要であ
る。さらにコントローラから各データキャリアへのデー
タのパラレル/シリアル変換、あるいは各データキャリ
アからコントローラへのデータのシリアル/パラレル変
換は、各ヘッド制御モジュールで行なわれるので、コン
トローラでの負担が軽くなり、コントローラでは、高速
処理が可能となる。
(ホ)実施例 以下実施例により、この発明をさらに詳細に説明する。
第1図は、この発明の一実施例を示す多チャンネルの物
品識別装置の外観斜視図である。この実施例物品識別装
置はり−ド/ライト制御装置ff10と、データキャリ
ア20とから構成されている。
リード/ライト制御装置10は、コントローラ本体11
と、8個(この実施例は8チヤンネル)のヘッド制御モ
ジュール12−、.12−2、・・・、12−7.12
−++と、これらヘッド制御モジュール12−1.12
1、・・・、12−.7.12−aにそれぞれ対応して
個別に接続される8個のリード/ライトヘッド13−3
.13−t、・・・、13−ff、13−8とから構成
されている。また、8チヤンネルであるからパレットや
工具に付設される8個のデータキャリア20−0.20
4、−・・、20−、.20−sがそれぞれリード/ラ
イトヘッド13−2.13−2、・・・、13−1.1
3−8に接近する。
コントローラ11の側壁には、第2図に示すように、ソ
ケット形のコネクタ14が設けられ、コントローラ本体
11の内部で後述する電子回路部に接続されている。同
様に各ヘッド制御モジュール12−1.12−2、・・
・、121.12−8の両側壁に、ソケット形のコネク
タ15.、.15m−21880,15□?、15−8
及び15b−5,15b−□、・・・、15に一、 、
15.、が設けられている。そして、コントローラ本体
11とヘッド制御モジュール12−1のコネクタ14と
15−+間は、中継コネクタ16によって接続されるよ
うになっており、同様に各ヘッド制御モジュール12−
+、  12−2、・・・、12−、.12−a間も中
継コネクタによって接続されるようになっている。もっ
とも、第1図、第2図で示すコネクタ14及び中継コネ
クタ16は略図しており、端子数は少ないが、実際には
、端子数は第4図に示すように多数個設けられている。
コントローラ本体11、及びヘッド制御モジュール12
−、、12−z、・・・、12−7.12−8の底部に
は、凹溝18.19−9.19−2、・・・、19−7
.19−、が設けられ、コントローラ本体11に、ヘッ
ド制御モジュール12−1.12−2、・・・、12−
1.12−8を接続する場合には、ガイドレール30に
凹溝18.19−I、19−2、・・・、19−7.1
9−。
を慴動させて装着するようになっている。
コントローラ本体11は、ケーブル31によって図示外
の上位コンピュータに接続され、各リード/ライトヘッ
ド13−0.13−2、・・・、13−、.13−8は
ケーブル32−8.32−2、・・・、32−、.32
1及びヘッド接続用コネクタ33−1.33−2、・・
・、3L、、33−11により、ヘッド制御モジュール
12−+、  12−z、・・・、12−t、12−8
に、それぞれ対応して個別に接続されている。
第3図は、実施例物品識別装置のコントローラ本体及び
ヘッド制御モジュールの内部回路構成を示すブロック図
である。コントローラ本体11は、上位コンピュータと
送受信データ信号及び送受イ3制御信号を授受する上位
通信I/F回路41、CPU42、メモリ43、電源回
路44及びヘッド制御モジュール電源45等から構成さ
れている。
また、ヘッド制御モジュール12−1は、パラレル/シ
リアル、シリアル/パラレル変換機能を有し、コントロ
ーラ本体11のCPU42と接続される通信制御回路5
1、デコーダ52及びリード/ライトヘッドと送受信デ
ータ信号及び送受信制御信号の授受を行うヘッドT/F
回路53から構成されている。他のヘッド制御モジュー
ル12−2.12−3、・・・、12−y、12.、も
ヘッド制御モジュール12−1と全く同様の回路を備え
ている。
コントローラ本体11のCPU42は割込み信号が入力
されるT■頁端子、ヘッドセレクト信号を出力する■端
子、アドレス信号を出力するA0〜A7.端子、データ
を出力するD0〜D7端子、エネイブル信号を出力する
E端子、リード/ライト信号を出力するR/W端子を有
する。又、通信制御回路51は、割込み信号を出力する
T丁頁端子、ヘッドセレクト信号が入力されるC30端
子、CPU42からのアドレス信号のうち八〇ビットが
入力されるR3端子、データが入力されるD0〜D、端
子、エネイブル信号が人力されるE端子、リード/ライ
ト信号が入力されるR/W端子、デコーダ52からのチ
ップセレクト信号が入力されるチップセレクト端子で3
1を有する。
CPU42の各端子を具体的に示すと、第4図に示す通
りであり、8個のヘッド制御モジュールに対応する8個
の割込み信号入力用の■RQl、・・・、IRQeを備
えている。これらの端子が、コントローラ本体11のコ
ネクタ14の各端子にそのまま対応して接続されている
また、第4図に示すように、各ヘッド制御モジュール1
2−9.124、・・・、12−aのコネクタはHs、
A0〜A、 、D、〜D、、E及びT?/W端子が、そ
れぞれ対応してパラレルに接続されている。割込み信号
用のIRQ端子のみは、コントローラ本体11とヘッド
制御モジュール12,1間が対応して接続されるに対し
、第2番目以降のヘッド制御モジュールは前のヘッド制
御モジュールに接続されるのに、1端子ずらして接続さ
れている。このような接続は、例えばヘッド制御モジュ
ール12−1内で、コネクタ15.−、とt5b−、間
で、第5図に示すように結線することにより得られる。
他のヘッド制御モジュールにおいても、もちろん同条で
ある。
この実施例物品識別装置において、例えば4チヤンネル
の装置を構成する場合には、ガイドレール30にコント
ローラ11を装着した後、第1番目のヘッドil in
モジュール12−1をガイドレール30に装着し、コン
トローラ11とヘッド制御モジュール12−1間を中継
コネクタ16で接続し、以下同様に順次、第2番目から
第4Tr目までのヘッド制御モジュールをガイドレール
30に装着し、互いの隣接するヘッド制御モジュール間
を中継コネクタ16で接続すればよい。さらに例えば8
チヤンネルの装置を構成する場合には、第5番目から第
8番目までのヘッド制御モジュールを順次、全く同様に
装着、かつ接続し、ビルドアップすればよい。
次に、コントローラ本体11から、各ヘッド制御モジュ
ールへの送信動作について説明する。コントローラ本体
11からヘッド制御モジュールへのデータ送信は、上位
コンピュータからのコマンドを受け、1バイト単位の割
込処理によって行われる。データを送信したいヘッドの
選択は、CPUlI2からのヘッドセレクト信号H3を
送信するとともに、ビットA。−A3で行う。ビットA
0〜A、のうち、ビットA1〜A3が各ヘッド制御モジ
ュールのデコーダ52に入力され、送信されて来たヘッ
ドNo、と、自己の記tQ No、が−敗したヘッド制
御モジュールが選択され、そのヘッド制?ff1lモジ
エールに、CPU42からのデータD。−D。
を取込む。CPU42から、通信制御回路51にリード
/ライト信号R/Wが送信されているので、通信制御回
路51は、Aoが“O”でリード時に受信レジスタを、
八〇が°“0”でライト時に送信レジスタを、また八〇
が“1゛でリード時に、ステータスレジスタ(各レジス
タは個別に設けられてもよいし、切替えにより使用して
もよい。)を、Aoが“1”でライト時にコントローラ
レジスタを、それぞれ選択してデータD0〜D、を記t
aシ、パラレル/シリアル変換し、ヘッドI/F回路5
3を経て、受信したデータをヘッドに送信出力する。1
バイト送信終了毎に、通信制御回路51はIRQをCI
’tJ42に返送する。そのため、この割込み信号IR
Qにより、以後同様にして、CPU42から、そのヘッ
ド制御モジュールに全てのデータが送信される。
ヘッド制御モジュールから、コントローラ本体11への
受信動作について説明する。ヘッド制御モジュールの通
信制御回路51は、自己に接続されるリード/ライトヘ
ッドより、ヘッドT/F回路53を通してデータを受信
すると、1バイト受信毎にCPU42に割込み信号−I
RQを送出する。
CPU42は、IRQを検出すると、いずれのヘッドN
o、の通信制御回路51からの割込み信号であるか解析
し、ヘッドNo、が判別すれば■、A0〜A、により、
受信したいヘッドを選択し、そのヘッド制?ff1lモ
ジュールからのデータD。−D、を受信する。以後、同
様にして全てのデータを受信する。
いずれのヘッドNo、からの割込み信号であるかの解析
は、第4図に示すコントローラの丁RQ、〜IRQsの
どの端子に信号が伝送されて来たかをチア。ツクするこ
とによりなされる。例えば今ヘッド制御モジエール12
−4から割込の信号IRQ4が出力されたとする。各ヘ
ッド制御モジュール12、.12−2、・・・、12−
、の通信制御回路5I(7)IRQ端子は、各コネク9
15.−、.15.−、、・・・、15□−8の割込用
に与えられる■〜■端子のうちの■端子に接続されてい
るので、ヘッド制?1モジュールI2−4から出力され
たIRQ、は、ヘッド制御モジュール12−4のコネク
タ151−4の■端子→ヘッド制御モジュール12−3
のコネクタ15b−+の■端子及びコネクタ15.−、
の■端子→ヘッド制?11モジュール12−2のコネク
タ15b−□の■端子及びコネクタ15.−□の■端子
→ヘッド制御モジュール12−1のコネクタ15b、の
■端子及びコネクタ15□1の■端子→コントローラ本
体11の■端子と伝送される。コントローラ本体11の
■端子にT■可(r RQ4 )信号が得られるので、
第4番目のヘッド制御モジュール12−4からの割込み
信号であると知ることができる。又例えばヘッド制御モ
ジュール12−0から割込み信号11?Q、が出力され
たとすると、この割込み信号が、同様に各ヘッド制御モ
ジュールを通過する毎に、端子番号を1個ずつずらして
伝送されるので、コントローラ本体11の■端子にm 
(IRQs)信号が得られるので、第8番目のヘッド制
御モジュール121からの割込み信号であると知ること
ができる。゛このように、この実施例物品識別装置では
、ヘッド制御モジュールをコントローラ本体11に装着
した位置で、No、が自動設定される。
なお、上記実施例において、コントローラ本体と、各ヘ
ッド制御モジュール底部の凹溝とガイドレールで、装着
時の位置決めを容易にしているが、これに代えて、コン
トローラ本体11と各ヘッド    ゛制御モジュール
の接面側壁に嵌合用の凹凸部を設けてもよいし、また、
これら自体を省略してもよい。
(へ)発明の効果 この発明によれば、コントローラ本体に必要とするチャ
ンネル数のヘッド制御モジュールをビルドアップ弐に接
続するものであるから、任意のチャンネル数の識別装置
を簡易に構成できるし、未使用ヘッド用回路、コネクタ
、保護カバーが不要になり、コントローラの小型化、コ
ストダウンが実現できる。また、ヘッド制御モジュール
の位置が決まると、ヘッドNo、が自動設定されるので
、各リード/ライトヘッドに個別のNαを設定する必要
がない。その上、各ヘッド制御モジュールに、パラレル
/シリアル、シリアル/パラレルs 換a 能を持たせ
ているので、CPUの負担が軽減され、コントローラの
高速処理が可能となる等種々の利点がある。
【図面の簡単な説明】
第1図は、この発明の一実施例を示す多チャンネルの物
品識別装置の外観斜視図、第2図は、同物品識別装置の
コントローラ本体とヘッド制御モジュールの接続状態を
説明するための拡大斜視図、第3図は、同物品識別装置
のコントローラ本体とヘッド制御モジュールの回路構成
を示すブロック図、第4図は、同物品識別装置のコント
ローラ本体と各ヘッド制御″nモジュールのコネクタの
端子の接続状態を説明するための図、第5図は、各ヘッ
ド制御モジュール内のコネクタの一部接続状態を示す図
、第6図は、従来の物品識別装置の概M構成を示す図で
ある。 10:リード/ライト制御装置、 11:コントローラ本体、 12−1・124・・・・・t2−a:ヘッド制御モジ
ュール、 13−1・134・・・・・131:リード/ライトヘ
ッド、 14・15−+  ・15.−□ ・・・・・15−e
  ・15b−0・15b−□ ・・・・・15’−a
:コネクタ、16:中継コネクタ、 20−5・20−2・・・パ・20−@:データキャリ
ア。 特許出願人     立石電機株式会社代理人  弁理
士  中 村 茂 信 第 4 口 第5図

Claims (1)

    【特許請求の範囲】
  1. (1)被識別対象の識別データを記憶するメモリを内蔵
    するデータ記憶ユニットと、上位機器よりのコマンドに
    より、前記データ記憶ユニットのメモリにデータをリー
    ド処理し、あるいはライト処理するリード/ライト制御
    装置とからなる識別装置において、 前記リード/ライト制御装置は、各々にリード/ライト
    ヘッドが接続され、内部にパラレル/シリアル・シリア
    ル/パラレル変換部を有するN個のヘッド制御モジュー
    ルと、これらN個のヘッド制御モジュールの1つを選択
    して、対応するデータ記憶ユニットへのリード処理ある
    いはライト処理を制御するコントローラとから構成され
    、かつ前記コントローラ及びN個のヘッド制御モジュー
    ルは、コントローラに対し、順次ヘッド制御モジュール
    をビルドアップ式に接続可能なコネクタを備え、各ヘッ
    ド制御モジュールのコネクタは、コントローラのデータ
    及び信号端子に、かつ互いに並列に接続される端子と、
    自己及び他の位置をコントローラに伝えるための端子を
    備えたことを特徴とする識別装置。
JP397388A 1988-01-12 1988-01-12 識別装置 Expired - Lifetime JP2733939B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP397388A JP2733939B2 (ja) 1988-01-12 1988-01-12 識別装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP397388A JP2733939B2 (ja) 1988-01-12 1988-01-12 識別装置

Publications (2)

Publication Number Publication Date
JPH01184668A true JPH01184668A (ja) 1989-07-24
JP2733939B2 JP2733939B2 (ja) 1998-03-30

Family

ID=11572010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP397388A Expired - Lifetime JP2733939B2 (ja) 1988-01-12 1988-01-12 識別装置

Country Status (1)

Country Link
JP (1) JP2733939B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007174415A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Works Ltd 機能装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007174415A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Works Ltd 機能装置

Also Published As

Publication number Publication date
JP2733939B2 (ja) 1998-03-30

Similar Documents

Publication Publication Date Title
US7293124B2 (en) Storage device with parallel interface connector
EP0233373B1 (en) Programmable communication card
KR100597734B1 (ko) 메모리드라이브 및 그 제어방법
US6070214A (en) Serially linked bus bridge for expanding access over a first bus to a second bus
JPS59158698A (ja) スイツチングシステム
US6483183B1 (en) Integrated circuit (IC) package with a microcontroller having an n-bit bus and up to n-pins coupled to the microcontroller
CA1203876A (en) Peripheral control for a digital telephone system
CA1103324A (en) Request forwarding system
CN113075904A (zh) 一种plc扩展系统、plc系统通信方法及存储介质
JPH01184668A (ja) 識別装置
JPS60207918A (ja) プログラマブルコントロ−ラ
US6240496B1 (en) Architecture and configuring method for a computer expansion board
JPS6216289A (ja) 読出し専用メモリ
CN102136462B (zh) 通用输出入单元及相关装置与方法
CA2347869C (en) Linked bridge
KR200277390Y1 (ko) 유,에스,비 포트가 장착된 컴퓨터 마우스
US6460092B1 (en) Integrated circuit for distributed-type input/output control
JPH06348648A (ja) バスインターフェース装置
CA2347896C (en) Docking system and method
JPS63236155A (ja) システム内通信方式
JPH01180026A (ja) 汎用入出力インタフェース接続方式
JPH01196653A (ja) データ処理装置
JPS62200947A (ja) バス中継装置
JPS61288257A (ja) デ−タ伝送装置
JPH0844460A (ja) コンピュータ装置およびボード間接続用リンク