JPH01184501A - Digital controller - Google Patents

Digital controller

Info

Publication number
JPH01184501A
JPH01184501A JP63008227A JP822788A JPH01184501A JP H01184501 A JPH01184501 A JP H01184501A JP 63008227 A JP63008227 A JP 63008227A JP 822788 A JP822788 A JP 822788A JP H01184501 A JPH01184501 A JP H01184501A
Authority
JP
Japan
Prior art keywords
analog
signal
analog output
output
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63008227A
Other languages
Japanese (ja)
Inventor
Naoki Sakima
先間 直樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63008227A priority Critical patent/JPH01184501A/en
Publication of JPH01184501A publication Critical patent/JPH01184501A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To perform the automatic calibration of an analog output device in an on-line operation by providing two or more analog output devices and one or more analog input devices capable of performing the read-back of the analog output signal of the output device. CONSTITUTION:A CPU3 is connected mutually to the analog input device 1, a ROM4, a RAM5, a digital output device 6, and a digital input device 7 via a system bus. Furthermore, the CPU3 is connected to first and second analog output devices 2A and 2B mutually. Also, first and second switching relays 9A and 9B are provided. Each of the output devices 2A and 2B outputs a digital signal outputted from the CPU3 from a D/A conversion circuit 22, an amplifier circuit 23, and an analog output circuit 24, to an external device via the first switching relay 9A, and to the analog input device 1 via the second switching relay 9B. Also, the switching of the said switching relays 9A and 9B is performed by the analog output device 6. In such a way, it is possible to perform the automatic calibration of the analog output signal.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、アナログ信号の入出力を行なえるディジタ
ル制御装置、特にアナログ出力信号の自動校正を、制御
を継続しつつオンラインで行なえるディジタル制御装置
に関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a digital control device that can input and output analog signals, and in particular to a digital control device that can perform automatic calibration of analog output signals online while continuing control. It is related to the device.

〔従来の技術〕[Conventional technology]

第3図は例えば特開昭62−    号公報(特願昭a
t−tiatas号)K示された従来のディジタル制御
装置を示すブロック図であ91図において(1)は外部
装置(図示しない)または後述する内部装置からアナロ
グ信号が入力されるアナログ入力装置、(2)は外部装
置または上述のアナログ入力装置(1)へアナログ信号
を出力するアナログ出力装置、(3)はこれらアナログ
入力装置(r)およびアナログ出力装置(2)に接続さ
れ、ディジタル制御装置の制御中枢になるCPU 、 
 (4)。
FIG.
In FIG. 91, (1) is an analog input device into which an analog signal is input from an external device (not shown) or an internal device described later; 2) is an analog output device that outputs an analog signal to an external device or the above-mentioned analog input device (1), and (3) is connected to these analog input device (r) and analog output device (2), and is connected to the digital control device. CPU, which is the control center
(4).

(5)はこのCPU(3)に接続され、それぞれ制御プ
ログラムが格納されているROM 、 0PU(3) 
Kよる演算結果等を格納するRAM 、 (6)、(7
)は0PtJ(3)に接続され、それぞれ外部装置から
ディジタル信号が入力されるディジタル入力装置、外部
装置へディジタル信号を出力するディジタル出力装置で
ある。なお、アナログ出力装置(2)は、 CPU(3
)K接続されたD/A変換回路(22) 、このD/A
変換回路(22)の出力側に接続された増幅回路(23
)、この増幅回路(23)の出力側に接続されたアナロ
グ出力回路(24)、およびこのアナログ出力回路(2
4)の出力側とアナログ入力装rat (10間に挿入
されたスイッチ(25)を有する。
(5) is connected to this CPU (3), and the ROM and 0PU (3) each store a control program.
RAM for storing calculation results etc. by K, (6), (7
) are connected to 0PtJ(3), and are a digital input device to which a digital signal is input from an external device, and a digital output device to output a digital signal to the external device, respectively. The analog output device (2) is the CPU (3).
) K-connected D/A conversion circuit (22), this D/A
An amplifier circuit (23) connected to the output side of the conversion circuit (22)
), an analog output circuit (24) connected to the output side of this amplifier circuit (23), and an analog output circuit (24) connected to the output side of this amplifier circuit (23);
4) has a switch (25) inserted between the output side and the analog input device (10).

従来のディジタル制御装置は上述したように構成されて
おり、アナログ出力装置(2)はOPU (3)が出力
したディジタル信号をD/A変換回路(22)でアナロ
グ信号に変換し、このアナログ信号を増幅回路(23)
で増幅した後にアナログ出力回路(24)から外部装置
へ、またはスイッチ(25)を通してアナログ入力装置
(1)へ出力する。外部装置の制御を行う制御モード時
にはアナログ出力回路(24)の出力は外部装置へ出力
されるが6例えば校正指令スイッチ(図示しない)の操
作によって校正モードが指令された場合にはスイッチ(
25)が閉路されてアナログ出力回路(24)の出力は
アナログ入力装置(1)へ出力される。なお、スイッチ
(26)の開閉はディジタル出力装置(6)の出力によ
って行われる。
The conventional digital control device is configured as described above, and the analog output device (2) converts the digital signal outputted by the OPU (3) into an analog signal with the D/A conversion circuit (22), and converts the digital signal into an analog signal. Amplifying circuit (23)
After amplifying the signal, the signal is output from the analog output circuit (24) to an external device or to the analog input device (1) through the switch (25). In the control mode for controlling an external device, the output of the analog output circuit (24) is output to the external device, but if the calibration mode is commanded by operating a calibration command switch (not shown), for example, the switch (
25) is closed and the output of the analog output circuit (24) is output to the analog input device (1). Note that the switch (26) is opened and closed by the output of the digital output device (6).

以下、 CPU(3)の処理手順を示す第4図のフロー
チャート図に基づいて従来のディジタル制御装置の動作
を説明する。校正指令スイッチを操作して校正が指令さ
れると(ステップSL)、ディジタル制御装置は校正モ
ードに入り、CPU (3)はROM(4)またはRA
M(5)に記憶されている低基準信号SLDおよび高基
準信号SHDを読出しくステップS2)、またディジタ
ル出力装置(6)へ所要の信号を発してスイッチ(26
)を閉路させる(ステップ83)。基準信号8L0.8
HDはアナログ出力装置(2)中のD/A変換回路(2
2)でアナログ信号に変換され、増幅回路、(23)で
増幅された後アナログ出力回路(24)から出てスイッ
チ(25)を通してアナログ入力装置(1)へ出力され
る。このアナログ出力信号をSLA、、 SHA、とす
る(ステップS4)、。このアナログ出力信号はアナロ
グ入力装置(1)でディジタル信号に変換された後RA
M(5) Ic格納される(ステップ85)。OPU 
(3)はこれを読出して、予め設定されている演算式に
従い、信号がアナログ人カ装置(1)を通ることKよっ
て生ずる誤差を補正する。この補正演算によって得られ
た補正値5LAI、 5tIA1またはRAM(6)&
C格納される(ステップ86)。
Hereinafter, the operation of the conventional digital control device will be explained based on the flowchart of FIG. 4 showing the processing procedure of the CPU (3). When calibration is commanded by operating the calibration command switch (step SL), the digital control device enters the calibration mode, and the CPU (3) reads the ROM (4) or RA.
The low reference signal SLD and the high reference signal SHD stored in the M(5) are read out (step S2), and the required signals are sent to the digital output device (6) and the switch (26
) is closed (step 83). Reference signal 8L0.8
HD is the D/A conversion circuit (2) in the analog output device (2).
The signal is converted into an analog signal in step 2), amplified in an amplifier circuit (23), outputted from an analog output circuit (24), and outputted to the analog input device (1) through a switch (25). Let these analog output signals be SLA, SHA (step S4). This analog output signal is converted into a digital signal by the analog input device (1) and then sent to the RA.
M(5) Ic is stored (step 85). OPU
(3) reads this and corrects the error caused by the signal passing through the analog human input device (1) according to a preset arithmetic expression. The correction value 5LAI, 5tIA1 or RAM(6) &
C is stored (step 86).

このディジタル出力装置は基準信号SLD、8HDの外
に、これら基準信号を理想的な状態にする。
This digital output device, in addition to the reference signals SLD, 8HD, idealizes these reference signals.

つまシ校正の基準とするアナログ出力装置(2)へ与え
た場合にその出力側に得られる筈の信号5LAS8HA
8を記憶しており、これを続出しかつ前記補正値および
校正基準信号を用いてアナログ出力装61 (2)の校
正データを演算する。これは、アナログ入力装置(L)
での誤差が除去されているがアナログ出力装置(2)で
の誤差が混じっている信号5LA1.5HA1と、これ
に相応するアナログ出力装置、(2)での誤差がない信
号5LAS、5HASとの対比によるものであり1例え
ば5LA1−8LAS、SHA。
The signal 5LAS8HA that should be obtained on the output side when it is applied to the analog output device (2) that is used as the reference for tab calibration
8 is stored one after another, and the calibration data of the analog output device 61 (2) is calculated using the correction value and the calibration reference signal. This is an analog input device (L)
The signal 5LA1.5HA1 in which the error in the analog output device (2) has been removed but the error in the analog output device (2) is mixed, and the corresponding analog output device, the signals 5LAS and 5HAS with no error in the analog output device (2). For example, 5LA1-8LAS, SHA.

−8HAS 、 (SLAl−5)IAl) / (S
LAS−8RAS )が校正データとなる。
-8HAS, (SLAl-5)IAl) / (S
LAS-8RAS) is the calibration data.

このようにして演算された校正データはRAM (5)
K格納され(ステップ58)1次いでテジタル制御装置
は制御モードに戻る(ステップ89)。この制御モ・−
ドでは以上のようKして得られた校正デ・りを、アナロ
グ出力装置(2)を通し1出力する都度、これを校正す
るために用いる。これによシアナログ出力装置(2)で
の誤差がないアナログ出力信号がディジタル制御装置か
ら出力されることKなる。
The calibration data calculated in this way is stored in RAM (5)
K is stored (step 58) and the digital controller returns to control mode (step 89). This control mode
In the mode, the calibration value obtained as described above is used to calibrate each output through the analog output device (2). As a result, an analog output signal without any error in the analog output device (2) is outputted from the digital control device.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来のディジタル制御装置では、自動校正時。 With conventional digital control equipment, during automatic calibration.

アナログ出力信号を校正基準信号に切換えた場合。When switching the analog output signal to the calibration reference signal.

プロセスに影響を与えるという問題があり、オンライン
で自動校正を行な5には、被制御系が安定している場合
に限り、制御値を運転員が手動で保持して校正するか、
または装置を2重化し、一方で制御を継続しつつ、他方
の装置で校正を行なわなければならないなどの問題点が
あった。
There is a problem that it may affect the process, so automatic calibration is performed online. 5. Only when the controlled system is stable, should the operator manually hold the control value and calibrate it.
Alternatively, there are problems in that the devices must be duplicated so that one device continues to control while the other device performs calibration.

この発明は上述したような問題点を解決するため釦なさ
れたもので、アナログ出力信号の自動校正を制御を継続
しつつオンラインで行うことができるディジタル制御装
置を得ることを目的とする。
The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a digital control device that can automatically calibrate analog output signals online while continuing control.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係るディジタル制御装置は、アナログ出力の
制御信号毎に、少なくとも2個のアナログ出力装置およ
びそのアナログ出力信号のリードパックをできる少なく
とも1個のアナログ入力装置を備え、ディジタル出力装
置によりアナログ出力信号を切換えるようKしたもので
ある。
The digital control device according to the present invention includes at least two analog output devices and at least one analog input device capable of read-packing the analog output signals for each analog output control signal, and outputs the analog output by the digital output device. K is used to switch the signal.

〔作用〕[Effect]

この発明においては、制御信号毎に少なくとも2個設け
られたアナログ出力装置の一方を使用して制御を継続し
ながら、他方のアナログ出力装置に対しで少なくとも1
つの基準信号を出力し、その基準信号をアナログ入力装
置を通してリードパックすることによりアナログ出力信
号の自動校正を行なう。
In this invention, while continuing control using one of the at least two analog output devices provided for each control signal, at least one analog output device is provided for each control signal.
Automatic calibration of the analog output signal is performed by outputting one reference signal and read-packing the reference signal through an analog input device.

〔実施例〕〔Example〕

以下、この発明の、その一実施例をブロック図で示す第
1図について詳しく説明する。従来装置と同様に、 0
PU(3)は、アナログ入力装置(1)。
Hereinafter, FIG. 1, which shows a block diagram of an embodiment of the present invention, will be described in detail. As with the conventional device, 0
PU (3) is an analog input device (1).

ROM (4) 、 RAM(5) 、ディジタル出力
装置(6)。
ROM (4), RAM (5), digital output device (6).

およびディジタル入力装置(7)とシステム・パスを介
して相互接続されている。CPUは、更に第1アナログ
出力装置(2人)および第2アナログ出力装置(2B)
ともシステム・パス(8)を介して相互接続されている
。第1切換リレー(9A)は第1アナログ出力装置(2
人)および第2アナログ出力装置(2B)と外部装置の
間に接続されているが、第2切換リレー(9B)は第1
アナログ出力装置(2人)または第2アナログ出力装置
(2B)とアナログ入力装置(1)の間に接続されてい
る。
and a digital input device (7) interconnected via a system path. The CPU further includes a first analog output device (2 people) and a second analog output device (2B).
Both are interconnected via a system path (8). The first switching relay (9A) is connected to the first analog output device (2
The second switching relay (9B) is connected between the second analog output device (2B) and the external device, but the second switching relay (9B)
Connected between the analog output device (2) or the second analog output device (2B) and the analog input device (1).

各アナログ出力装置(2A) 、 (2B)はCPU 
(3)が出力したディジタル信号なり/A変換回路(2
2)でアナログ信号に変換・し、このアナログ信号を増
幅回路(23)で増幅した後にアナログ出力回路(24
)から第1切換リレー(9A)を通して外部装置へ、ま
た第2切換リレー(9B)を通してアナログ入力装置(
1)へ出力する。外部装置の制御を行う通゛常の制御モ
ード時には、両方のアナログ出力回路(24)K同じ値
が出力されており、この1家第1アナログ出力装[(2
A)から第1切換リレー(9人)を通して外部装置へ出
力され、また第2アナログ出力装置(2B)から第2切
候リレー(9B)を通してアナログ入力装置(L)へ出
力される。なお、第1切換リレー(9人)と第2切換リ
レー(9B)の切換えは、ディジタル出力装ff1f 
(tl)の出力で操作できる。
Each analog output device (2A), (2B) is a CPU
(3) is the digital signal output by /A conversion circuit (2
2) is converted into an analog signal, and this analog signal is amplified by an amplifier circuit (23) and then output to an analog output circuit (24).
) to an external device through the first switching relay (9A), and to an analog input device (
Output to 1). In the normal control mode for controlling an external device, both analog output circuits (24)K output the same value, and the first analog output device [(24)
A) is outputted to an external device through the first switching relay (9 people), and is outputted from the second analog output device (2B) to the analog input device (L) through the second switching relay (9B). In addition, switching between the first switching relay (9 people) and the second switching relay (9B) is performed using the digital output device ff1f.
It can be operated using the output of (tl).

以下、CPU(3)の処理手順を示す第2図のフローチ
ャート図に基づいてこの発明のディジタル制御装置の動
作を説明する。
Hereinafter, the operation of the digital control device of the present invention will be explained based on the flowchart of FIG. 2 showing the processing procedure of the CPU (3).

テイジタル入力装& (7)を介して校正指令を入力し
た場合(ステップS tO) 、ディジタル出力装せ木
と共に第2切換リレー(9B)を操作して第1アナログ
出力装置(2人)の出力をアナログ入゛力装置(1)K
出力させる(ステップall )。これ以後。
When a calibration command is input through the digital input device (7) (step S tO), the second switching relay (9B) is operated together with the digital output device to change the output of the first analog output device (two people). Analog input device (1)K
output (step all). After this.

ディジタル制御装置は校正モードとなす、 CPU (
3)は制御出力処理を第2アナログ出力装置(2B)K
対してのみ行い、制御を継続する。また、C!PU(3
)は従来装置と同様K ROM (4)またはRAM(
51m記憶されている低基準信号SLDおよび高基準信
号SHDを読出す(ステップ82’)。基準信号SLD
The digital control device is in calibration mode, and the CPU (
3) is the second analog output device (2B) K for control output processing.
Control will continue. Also, C! PU(3
) is the same as the conventional device, K ROM (4) or RAM (
51m, the stored low reference signal SLD and high reference signal SHD are read out (step 82'). Reference signal SLD
.

SHDは第1アナログ出力装置(2人)中のD/A変換
回路(22)でアナログ信号に変換され、増幅回路(2
3)で増幅された後にアナログ出力回路(24)から出
て第2切換リレー(27)を通してアナログ入力装置(
1)へ出力される。このアナログ出力信号を5LA0.
5HA0とする(ステップ84)。
The SHD is converted into an analog signal by the D/A conversion circuit (22) in the first analog output device (2 people), and then sent to the amplifier circuit (2 people).
3), outputs from the analog output circuit (24) and passes through the second switching relay (27) to the analog input device (
1). This analog output signal is 5LA0.
5HA0 (step 84).

このアナログ出力信号はアナログ入力装置(1)でディ
ジタル信号に変換された後にRAM(5)K格納される
(ステップ86)。OPU (3)はこれを続出して、
予め設定されている演算式に従い、信号がアナログ入力
装置(1)を通ることによって生ずる誤差を補正する。
This analog output signal is converted into a digital signal by the analog input device (1) and then stored in the RAM (5)K (step 86). OPU (3) continues to do this,
According to a preset arithmetic expression, errors caused by the signal passing through the analog input device (1) are corrected.

この補正演算によって得られた差を補正値8LA、、 
5HA1はまたRAM(5)K格納される(ステップ8
8)。
The difference obtained by this correction calculation is the correction value 8LA,
5HA1 is also stored in RAM(5)K (step 8
8).

このディジタル制御装置は基準信号SLD、SHDの外
に、これら基準信号を理想的な状態にする。
This digital control device, in addition to the reference signals SLD, SHD, brings these reference signals into an ideal state.

つまり校正の、基準とする第1アナログ出力装置(2人
)へ与えた場合にその出力Ilk得られる筈の信号5L
AS、5HA8を記憶しており、これを続出しくステッ
プ87)かつ前記補正値および校正基準信号を用いて第
1アナログ出力装置(!A)の校正データを演算する。
In other words, the signal 5L that should be obtained when it is applied to the first analog output device (two people) that is used as a reference for calibration is the output Ilk.
AS, 5HA8 is stored, and the calibration data of the first analog output device (!A) is calculated using the correction value and the calibration reference signal (step 87).

これは、アナログ入力装置(1)での誤差が除去されて
いるが第1アナログ出力装置(2A)での誤差が混じっ
ている信号SLA、。
This is a signal SLA, in which the error at the analog input device (1) has been removed, but the error at the first analog output device (2A) is mixed.

5HA1と、これに相・:応する第1アナログ出力装置
(2人)での誤差がない信号5LAS、8HASとの対
比によるものであシ1例えばSL人t−8LAS、8H
A、−8HAS、 (SLAl−SHA、) / (S
LAS−8)(As)  が校正データとなる。
This is due to the comparison between 5HA1 and the corresponding signals 5LAS and 8HAS, which have no error at the corresponding first analog output device (two people).For example, SL person t-8LAS, 8H.
A, -8HAS, (SLAl-SHA,) / (S
LAS-8) (As) becomes the calibration data.

このようにして演算された校正データはRAM (5)
に格納される(ステップS8)。
The calibration data calculated in this way is stored in RAM (5)
(step S8).

次いで第1切換リレー(9A)を操作して第1アナログ
出力装置(2A)の出力を外部装置に出力させ、また第
2切換リレー(9B)を操作して第279)、制御演算
(ステップS甚)を行う。
Next, the first switching relay (9A) is operated to output the output of the first analog output device (2A) to an external device, and the second switching relay (9B) is operated to perform the control calculation (step S279).甚)

また、制御モードでは、第2アナログ出力装置(2B)
の校正データを同じ方法で求めRAM’(5)に格納し
ておく。この制御モードでは以上のようにして得られた
校正デ゛−夕を、第1アナログ出力装置(2人)を通し
て出力する都度、これを校正するために用いる。これK
よシ第1アナログ出力装置(2A)の誤差がないアナロ
グ出力信号がディジタル制御装置から出力されることk
なる。
In addition, in the control mode, the second analog output device (2B)
Calibration data is obtained using the same method and stored in RAM' (5). In this control mode, the calibration data obtained as described above is used to calibrate the data each time it is output through the first analog output device (two persons). This is K
The analog output signal with no error from the first analog output device (2A) must be output from the digital control device.
Become.

なお、上述の説明では基準信号および校正基準信号は各
々2つとしたが、必要に応じて1つまたは3つ以上にし
てもよい。また、このような基準信号および校正基準信
号はアナログ出力が与えられる被制御系またはそのプロ
セスごとKa定しておく。
In the above description, there are two reference signals and two calibration reference signals each, but the number may be one or three or more as necessary. Further, such a reference signal and a calibration reference signal are determined in advance for each controlled system or process to which an analog output is given.

叉に、タイマを利用して定期的に、或いは所定条件を満
たしたとき1例えは制御(ロ)路の温度変化が所定値を
超えたときは自動的に校正モードに移らせるようKして
校正を完全自動で行わせる構成とすることも可能である
Alternatively, a timer can be used to automatically switch to calibration mode periodically or when a predetermined condition is met, for example, when the temperature change in the control path exceeds a predetermined value. It is also possible to configure the calibration to be performed completely automatically.

その上、アナログ出力装置が2重化されているので、−
万のアナログ出力回路に異常が発生した場合でも他方の
アナログ出力回路に切換えることVcib、制御を継続
できるため、システム全体を2重化することなく、シス
テムの信頼性を向上させることが可能である。
Moreover, since the analog output device is duplicated, -
Even if an abnormality occurs in one analog output circuit, Vcib and control can be continued by switching to the other analog output circuit, making it possible to improve system reliability without duplicating the entire system. .

〔発−の効果〕[Effect of release]

以上のように、この発明は、少なくとも2個のアナログ
出力装置およびそのアナログ出力信号のリードパックを
できる少なくとも1個のアナログ入力装置を備えている
ので、単に指令を与えるだけで、或いは完全自動で、制
御を中断することな(オンラインでアナログ出力装置の
自動校正をでき、常に+%い精度で制御を行うことがで
き、しかも省力化と制御の高精度化に貢献するとに゛う
効果を奏する。
As described above, the present invention includes at least two analog output devices and at least one analog input device capable of read-packing the analog output signals. , without interrupting control (automatic calibration of analog output devices can be performed online, and control can always be performed with +% accuracy, which has the effect of contributing to labor saving and high precision control) .

【図面の簡単な説明】 第1図はこの発明の一実施例を示すブロック図。 第2図はアナログ出力装置の校正時の処理手順を示すフ
ローチャート図、第3図は従来のディジタル制御装置を
示すブロック図、第4図は従来装置におけるアナログ出
力装置の校正時の処理手順を示すフローチャート図であ
る。 図Kj=いて、(1)・・アナログ入力装置、(2人)
・・第1アナログ出力装置、(2B)−・第2アナD 
/ 出力装置、 (3) ”−’ OPU 、 (4)
 ’ ” RAM 、 (5)・・RAM、(6)・・
ディジタル出力装置、(7)・・ティジタル入力装置、
  (9A)・・第1切換リレー、  (9B)・・第
2切換リレーである。 なお0図中、同一符号は同−又は相当部分を示す。 代理人  曾  我  道  照゛ 第2図 第3図 第 4 図 手続補正書 昭和63年7 月12日
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention. Fig. 2 is a flowchart showing the processing procedure when calibrating the analog output device, Fig. 3 is a block diagram showing a conventional digital control device, and Fig. 4 shows the processing procedure when calibrating the analog output device in the conventional device. It is a flowchart figure. Figure Kj = (1) Analog input device, (2 people)
・・First analog output device, (2B) −・Second analog D
/ Output device, (3) "-' OPU, (4)
''' RAM, (5)...RAM, (6)...
Digital output device, (7)... digital input device,
(9A)...First switching relay, (9B)...Second switching relay. Note that in the drawings, the same reference numerals indicate the same or equivalent parts. Agent: Teru Wado, Figure 2, Figure 3, Figure 4 Amendment to Figure Proceedings July 12, 1988

Claims (1)

【特許請求の範囲】[Claims] (1)ディジタル信号をアナログ信号に変換して出力す
る少なくとも2個のアナログ出力装置と、前記アナログ
信号が入力されると、これをディジタル信号に変換する
アナログ入力装置と、前記少なくとも2個のアナログ出
力装置と前記アナログ入力装置の間に接続された切換手
段と、ディジタルの基準信号の発生手段と、この基準信
号をアナログ出力装置を通して前記アナログ入力装置へ
入力する手段と、前記アナログ入力装置へ入力された信
号につき前記アナログ入力装置での誤差を補正し、この
補正値を記憶する手段と、校正基準とする特性を有する
基準アナログ出力装置に前記基準信号を与えた場合にこ
れから出力されるべき校正基準値および前記補正値を用
いて実際のアナログ出力装置についての校正データを演
算する校正データ演算手段と、前記基準信号を自動的に
発生させて前記校正データを自動的に演算することを指
示する手段と、前記校正データを用いてアナログ出力装
置を通る信号の自動校正を行う手段とを備え、一方のア
ナログ出力装置が制御を継続している間他方のアナログ
出力装置がオンラインで自動校正を行えるようにしたこ
とを特徴とするディジタル制御装置。
(1) at least two analog output devices that convert a digital signal into an analog signal and output it; an analog input device that converts the input analog signal into a digital signal; and at least two analog input devices that convert the analog signal into a digital signal. a switching means connected between an output device and the analog input device; a means for generating a digital reference signal; a means for inputting the reference signal to the analog input device through the analog output device; and a means for inputting the reference signal to the analog input device. a means for correcting errors in the analog input device for the input signal and storing the correction value; and a means for correcting the error to be output from now when the reference signal is applied to a reference analog output device having characteristics to be used as a calibration standard. a calibration data calculation means for calculating calibration data for an actual analog output device using a reference value and the correction value; and an instruction to automatically generate the reference signal and automatically calculate the calibration data. and means for automatically calibrating a signal passing through the analog output device using the calibration data, wherein while one analog output device continues to control, the other analog output device can automatically calibrate on-line. A digital control device characterized by:
JP63008227A 1988-01-20 1988-01-20 Digital controller Pending JPH01184501A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63008227A JPH01184501A (en) 1988-01-20 1988-01-20 Digital controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63008227A JPH01184501A (en) 1988-01-20 1988-01-20 Digital controller

Publications (1)

Publication Number Publication Date
JPH01184501A true JPH01184501A (en) 1989-07-24

Family

ID=11687277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63008227A Pending JPH01184501A (en) 1988-01-20 1988-01-20 Digital controller

Country Status (1)

Country Link
JP (1) JPH01184501A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100381955C (en) * 2004-06-23 2008-04-16 浙江中控技术股份有限公司 System and method for calibrating analog signal measuring apparatus automatically
JP2008210006A (en) * 2007-02-23 2008-09-11 Mitsubishi Electric Corp Analog output device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63139546U (en) * 1987-03-05 1988-09-14
JPS63139547U (en) * 1987-03-05 1988-09-14

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63139546U (en) * 1987-03-05 1988-09-14
JPS63139547U (en) * 1987-03-05 1988-09-14

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100381955C (en) * 2004-06-23 2008-04-16 浙江中控技术股份有限公司 System and method for calibrating analog signal measuring apparatus automatically
JP2008210006A (en) * 2007-02-23 2008-09-11 Mitsubishi Electric Corp Analog output device

Similar Documents

Publication Publication Date Title
JPH01184501A (en) Digital controller
JPS5880703A (en) Temperature controller
JPS6029807A (en) Monitoring system for equipment abnormality
JP4182621B2 (en) Control signal input circuit
JPS62271103A (en) Controller
JPS5821281B2 (en) arithmetic device
JPH05101228A (en) Analog switch input card system
JPS59205607A (en) Programmable offset setting system
JP2508231B2 (en) Signal processor
JPH02196522A (en) Digital controller
JPS59116803A (en) Sequence controller
JP3198578B2 (en) Synchronous closing relay
JPH01123303A (en) Process controller
JPS5991507A (en) Process controlling system
JPS59172001A (en) Analog output switching device
JPS5829013A (en) Test circuit for safety protection system
JPS5933501A (en) Controller
JPS59136803A (en) Back-up controller
JPS62129725A (en) Load-cell type balance
JPS6381501A (en) Digital control arithmetic unit
JPS59701A (en) Control system
JPH0477901A (en) Pulse input system for information processor
JPH0883108A (en) Debugging tool for programmable controller
JPH03250753A (en) Laser repair process
JPH07262028A (en) Abnormality correctable controller