JPH01180023A - Circuit board connecting system - Google Patents
Circuit board connecting systemInfo
- Publication number
- JPH01180023A JPH01180023A JP63003042A JP304288A JPH01180023A JP H01180023 A JPH01180023 A JP H01180023A JP 63003042 A JP63003042 A JP 63003042A JP 304288 A JP304288 A JP 304288A JP H01180023 A JPH01180023 A JP H01180023A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- bus
- circuit
- high impedance
- circuit boards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003780 insertion Methods 0.000 abstract description 3
- 230000037431 insertion Effects 0.000 abstract description 3
- 230000002411 adverse Effects 0.000 abstract description 2
- 238000012423 maintenance Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
バスに脱着可能に接続される複数の回路板を有してなる
回路板接続システムに関し、
挿抜を必要とする回路板のみを、確実に、バスに対して
ハイ・インピーダンス状態とすることを目的とし、
バスと、該バスに脱着可能に接続される複数の回路板と
を有してなる回路板接続システムにおいて、該バスと、
該回路板の各々を該脱着可能とする接続部との間に、該
各々の回路板を特定する信号を受けることにより該各々
の回路板と前記バスとの間をハイ・インピーダンス状態
とする回路板遮断部を備えるように構成する。[Detailed Description of the Invention] [Summary] Regarding a circuit board connection system comprising a plurality of circuit boards that are removably connected to a bus, only the circuit boards that require insertion and removal are reliably connected to the bus. In a circuit board connection system comprising a bus and a plurality of circuit boards removably connected to the bus, the bus is intended to be in a high impedance state.
a circuit that receives a signal specifying each circuit board between each of the circuit boards and the removable connection part, thereby placing a high impedance state between each of the circuit boards and the bus; It is configured to include a plate blocking section.
本発明は回路板接続システムに関し、特に、バスに脱着
可能に接続される複数の回路板を有してなる回路板接続
システムに関する。The present invention relates to circuit board connection systems, and more particularly, to circuit board connection systems having a plurality of circuit boards removably connected to a bus.
共通のバスに複数の回路板を接続してなるシステムにお
いては、装置の保守や増設等の際にシステム全体を停止
させることなく、装置活性状態で作業を行う、いわゆる
活性保守を可能とする技術が要望されている。In systems where multiple circuit boards are connected to a common bus, this technology enables so-called active maintenance, in which work can be performed while the equipment is active without stopping the entire system during equipment maintenance or expansion. is requested.
従来、共通のバスに複数の回路板を接続してなるシステ
ムにおいては、装置の保守や増設等の際には、バスから
の回路板の挿抜の際にノイズを発生する等して残りの回
路板に悪影響を与えたり誤動作を起こしたりすることを
防止するために、システム全体の電源を停止していた。Conventionally, in systems where multiple circuit boards are connected to a common bus, during equipment maintenance or expansion, noise may be generated when circuit boards are inserted or removed from the bus, and the remaining circuits may be damaged. The power to the entire system had been shut off to prevent any damage to the board or malfunction.
しかしながら、この方法では、システムの用途によって
は、システム全体の電源の停止による影響が太き（、電
源の停止を保守等に必要な部分のみに限定し、システム
の他の部分は稼働させた状態で保守等を行うことが強く
望まれていた。However, with this method, depending on the use of the system, stopping the power of the entire system can have a significant impact (limiting the power outage to only the parts necessary for maintenance, etc., while leaving other parts of the system in operation). There was a strong desire to carry out maintenance, etc.
本発明は上記の問題点に鑑み、なされたもので、挿抜を
必要とする回路板のみを、確実に、バスに対シテハイ・
インピーダンス状態とする回路板接続システムを提供す
ることを目的とするものである。The present invention has been made in view of the above-mentioned problems, and allows only circuit boards that require insertion and removal to be reliably connected to the bus.
It is an object of the present invention to provide a circuit board connection system that is in an impedance state.
第１図は本発明の基本構成図である。本図において、１
１．１□、・・・１．、は回路板、２．．２゜、・・・
２、、は回路板遮断部、３はバス、４１１４１＋ ・・
・４゜は接続部である。FIG. 1 is a basic configuration diagram of the present invention. In this figure, 1
1.1□,...1. , is a circuit board, 2. ．． 2゜...
2,, is the circuit board interrupter, 3 is the bus, 41141+...
・4° is the connection part.
複数の回路板１０１２，…１ｎ、は、それぞれ、接続部
４１．４２．・・・４．、によって脱着可能にバス３に
接続されているが、本発明の回路板接続システムにおい
ては、該接続部４８，４□、・・・４ｏの各々とバス３
との間に回路板遮断部２．，２２．・・・２、が設けら
れている。該回路板遮断部２１２２，…２ｈは、各々の
回路板１０，１゜、・・・１．、を特定する信号を受け
ることにより該各々の回路板１．、１２．・・・１ｈと
前記バス３との間をハイ・インピーダンス状態とするも
のである。The plurality of circuit boards 1012, . ...4. , but in the circuit board connection system of the present invention, each of the connecting portions 48, 4□, . . . , 4o and the bus 3
Between the circuit board interrupting part 2. , 22. ...2. is provided. The circuit board blocking portions 2122, . . . 2h are connected to each circuit board 10, 1°, . , by receiving a signal identifying each circuit board 1. , 12. ...1h and the bus 3 are brought into a high impedance state.
挿抜したい回路板とバス３との間に設けられた回路板遮
断部に対して、該挿抜したい回路板を特定する信号を与
えることにより、該回路板はバス３に対してハイ・イン
ピーダンス状態となり、システムの他の部分にも該回路
板自身にも悪影響を与えることなく挿抜することが可能
となる。By applying a signal specifying the circuit board to be inserted or removed to the circuit board interrupting section provided between the circuit board to be inserted or removed and the bus 3, the circuit board becomes in a high impedance state with respect to the bus 3. , the circuit board can be inserted and removed without adversely affecting other parts of the system or the circuit board itself.
第２図は本発明の実施例の構成を示すものである。第２
図において、回路板１．．１□、・・・１ｏおよびバス
３は、前述の第１図に同じである。そして、２１．２□
、…２ｎ、においては、第１図における接続部４．．４
．、・・・４ｏはコネクタとして示されており、さらに
、第１図の回路板遮断部２０２２，…２．、の内部の構
成例が示されている。FIG. 2 shows the configuration of an embodiment of the present invention. Second
In the figure, circuit board 1. ．． 1□, . . . 1o and the bus 3 are the same as in FIG. 1 described above. And 21.2□
,...2n, the connecting portion 4. in FIG. ．． 4
．． , . . 4o are shown as connectors, and the circuit board interrupters 2022, . . . , 2 . , an example of the internal configuration is shown.
第２図の回路板遮断部２．において、２０はデコーダ、
２１および２２はトライステート・バッファ回路である
。本発明によれば、各回路板１１゜１□、・・・１、と
バス３との間の全てのアドレス信号線、データ信号線、
その他の信号線は、それぞれ対応する回路板遮断部２４
，２゜、・・・２、を介してバス３に接続されており、
第２図の回路板遮断部２、．２２．…２ｎ、においては
、これらの信号線の内、回路板の挿抜の際に導通状態に
あることにより何らかの不都合を生ずる可能性のあるも
のの経路には、トライステート・バッファ回路２１．２
２が設けられている。そして、これらのトライステート
・バッファ回路の全ての制御入力端子には、それぞれの
回路板遮断部が有するデコーダ２０の出力が印加され、
該出力が有効であるときには、これらのトライステート
・バッファ回路は全てハイ・インピーダンス状態となる
。前述の、回路板を特定する信号は、各々の回路板１０
．１□、・・・１ｏのアドレスを示すコードからなるア
ドレス信号であり１、該アドレス信号は、各回路板１３
，１□、・・・１ｈが備える上記デコーダ２０に入力さ
れてデコードされ、該アドレス信号がそれぞれの回路板
遮断部が接続する回路板を示すものであれば、該回路板
遮断部におけるデコーダ２０の出力は有効となって、上
記全てのトライステート・バッファ回路 ２１゜２２を
ハイ・インピーダンス状態とし、上記アドレス信号線、
データ信号線、その他の信号線は、回路板とバス３との
間で遮断される。Circuit board interrupter 2 in FIG. , 20 is a decoder,
21 and 22 are tristate buffer circuits. According to the present invention, all the address signal lines, data signal lines,
Other signal lines are connected to the corresponding circuit board cut-off section 24.
,2゜,...2, is connected to bus 3 via
Circuit board interrupter 2, . 22. ...2n, the tri-state buffer circuit 21.2 is installed on the path of the signal line that may cause some kind of inconvenience due to being in a conductive state when the circuit board is inserted or removed.
2 is provided. The outputs of the decoders 20 of the respective circuit board interrupting sections are applied to all control input terminals of these tri-state buffer circuits,
When the output is valid, all of these tristate buffer circuits are in a high impedance state. The above-mentioned signal specifying the circuit board is transmitted to each circuit board 10.
．． 1□, ... 1o is an address signal consisting of a code indicating the address 1, and the address signal is
, 1□, . The output of becomes valid and puts all of the tri-state buffer circuits 21 and 22 in a high impedance state, and the address signal lines and
Data signal lines and other signal lines are cut off between the circuit board and the bus 3.
上記のアドレス信号については、例えば、システムの故
障などの状態を管理するマスクＣＰＵが、オペレータに
故障を知らせると同時に出力するようにすればよく、あ
るいは、保守専用のマニュアル・スイッチによってこの
アドレス信号を与えるようにすることもできる。Regarding the address signal mentioned above, for example, the mask CPU that manages the state of the system such as a failure may output it at the same time as notifying the operator of the failure, or the address signal may be output by a manual switch exclusively for maintenance. You can also give it to someone.
こうして、第２図の構成によれば、挿抜を必要とする回
路板のみを、確実に、バスに対してハイ・インピーダン
ス状態とすることができる。In this way, according to the configuration shown in FIG. 2, only the circuit board that needs to be inserted and removed can be reliably placed in a high impedance state with respect to the bus.
本発明によれば、挿抜を必要とする回路板のみを、確実
に、バスに対してハイ・インピーダンス状態とすること
を可能にし、装置の保守や増設等の際にシステム全体を
停止させることなく、装置活性状態で作業を行うことを
可能とする。According to the present invention, it is possible to reliably place only the circuit board that needs to be inserted or removed in a high impedance state with respect to the bus, without stopping the entire system during equipment maintenance or expansion. , it is possible to perform work while the device is active.
第１図は本発明の基本構成図、そして
第２図は本発明の実施例の構成図である。
〔符号の説明〕
１０，１□、〜１ｏ・・・回路板、２０，２□、〜２．
．・・・回路板遮断部、３・・・バス、４８，４□、〜
４．．・・・接続部（コネクタ）、２０・・・デコーダ
、２１．２２・・・トライステート・バッファ回路。FIG. 1 is a basic configuration diagram of the present invention, and FIG. 2 is a configuration diagram of an embodiment of the present invention. [Explanation of symbols] 10, 1□, ~1o... circuit board, 20,2□, ~2.
．． ...Circuit board interrupter, 3...Bus, 48,4□, ~
4. ．． . . . Connection portion (connector), 20 . . . Decoder, 21. 22 . . . Tri-state buffer circuit.
Claims (3)
る複数の回路板（１＿１，１＿２，…１＿ｎ）とを有し
てなる回路板接続システムにおいて、 該バス（３）と、該回路板（１＿１，１＿２，…１＿ｎ
）の各々を該脱着可能とする接続部（４＿１，４＿２，
…４＿ｎ）との間に、該各々の回路板（１＿１，１＿２
，…１＿ｎ）を特定する信号を受けることにより該各々
の回路板（１＿１，１＿２，…１＿ｎ）と前記バス（３
）との間をハイ・インピーダンス状態とする回路板遮断
部（２＿１，２＿２，…２＿ｎ）を備えることを特徴と
する回路板接続システム。1. A circuit board connection system comprising a bus (3) and a plurality of circuit boards (1_1, 1_2,...1_n) removably connected to the bus (3), comprising: Circuit board (1_1, 1_2,...1_n
) can be attached and detached from each other (4_1, 4_2,
…4_n) between the respective circuit boards (1_1, 1_2).
,...1_n), the respective circuit boards (1_1, 1_2,...1_n) and the bus (3
) A circuit board connection system characterized by comprising a circuit board cutoff section (2_1, 2_2, ... 2_n) that sets a high impedance state between the circuit board and the circuit board.
特定する信号は、該各々の回路板（１＿１，１＿２，…
１＿ｎ）のアドレスを示すコードからなり、前記回路板
遮断部（２＿１，２＿２，…２＿ｎ）の各々は、該コー
ドをデコードするデコーダ（２０）を有する請求項１記
載の回路板接続システム。2. The signals specifying each of the circuit boards (1_1, 1_2, . . . 1_n) correspond to the respective circuit boards (1_1, 1_2, . . .
2. The circuit board connection system according to claim 1, wherein each of the circuit board cutoff units (2_1, 2_2, . . . 2_n) includes a decoder (20) for decoding the code.
前記バス（３）とを接続する信号線の各々は、前記回路
板遮断部（２＿１，２＿２，…２＿ｎ）においては、そ
れぞれトライステート・バッファ回路（２１，２２）を
介して接続され、該トライステート・バッファ回路（２
１，２２）は、前記デコーダ（２０）の有効な出力によ
ってハイ・インピーダンス状態となる請求項２記載の回
路板接続システム。3. Each of the signal lines connecting each of the circuit boards (1_1, 1_2,...1_n) and the bus (3) is connected to a tri-state buffer in the circuit board cutoff section (2_1, 2_2,...2_n), respectively. The tristate buffer circuit (21, 22) is connected to the tristate buffer circuit (21, 22).
3. The circuit board connection system of claim 2, wherein decoder (1, 22) is placed in a high impedance state by a valid output of said decoder (20).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63003042A JPH01180023A (en) | 1988-01-12 | 1988-01-12 | Circuit board connecting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63003042A JPH01180023A (en) | 1988-01-12 | 1988-01-12 | Circuit board connecting system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01180023A true JPH01180023A (en) | 1989-07-18 |
Family
ID=11546257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63003042A Pending JPH01180023A (en) | 1988-01-12 | 1988-01-12 | Circuit board connecting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01180023A (en) |
-
1988
- 1988-01-12 JP JP63003042A patent/JPH01180023A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101615104A (en) | System for switching hard disks and changing method thereof | |
| US20080005439A1 (en) | Information processing system and method of connection between equipments | |
| JPH01180023A (en) | Circuit board connecting system | |
| JP2000013937A (en) | Control panel renewal method | |
| JP2000244369A (en) | Transmitter | |
| JPH0752377B2 (en) | Electronic circuit board | |
| JP3595139B2 (en) | Control program test run auxiliary device and control program test run method | |
| JP2630520B2 (en) | Board hot-swap method | |
| JPS63298511A (en) | Power unit | |
| JPS5847726B2 (en) | printed wiring board equipment | |
| JPS59115692A (en) | Method for mounting telephone exchange corresponding to single line | |
| KR200283091Y1 (en) | Audio patch panel | |
| KR970058520A (en) | Board removal / mounting monitoring circuit | |
| JPH07182074A (en) | Hot-line insertion and pull-out device for hot standby type duplex system | |
| JP2730522B2 (en) | Unit switching device and unit switching method | |
| JP2000194453A (en) | Hot-line insertion and extraction control system for multiplied device | |
| JPH0243206B2 (en) | ||
| KR100981047B1 (en) | Apparatus of Selecting Electric Output Signals in the Power Generator | |
| JPH0272410A (en) | Programmable controller | |
| JPS6055420A (en) | Power source control system | |
| JPH0364879A (en) | Mother board | |
| JPH03159344A (en) | Active pin extracting system for line control part | |
| JPH09128104A (en) | Hot line inserting/ejecting device | |
| JPH0156405B2 (en) | ||
| JPH01114921A (en) | On-line repairing system |