JPH0117561B2 - - Google Patents
Info
- Publication number
- JPH0117561B2 JPH0117561B2 JP55014637A JP1463780A JPH0117561B2 JP H0117561 B2 JPH0117561 B2 JP H0117561B2 JP 55014637 A JP55014637 A JP 55014637A JP 1463780 A JP1463780 A JP 1463780A JP H0117561 B2 JPH0117561 B2 JP H0117561B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- cds
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
- G03B7/00—Control of exposure by setting shutters, diaphragms or filters, separately or conjointly
- G03B7/08—Control effected solely on the basis of the response, to the intensity of the light received by the camera, of a built-in light-sensitive device
- G03B7/081—Analogue circuits
- G03B7/083—Analogue circuits for control of exposure time
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Control For Cameras (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明はCdS等の光導電体の光出力電流を利用
して、シヤツタの開閉動作を制御するシヤツタ回
路の改良に関するものである。
して、シヤツタの開閉動作を制御するシヤツタ回
路の改良に関するものである。
まずカメラに用いられているプログラムシヤツ
タについて説明する。レンズシヤツタカメラのプ
ログラムシヤツタは、開発初期のものでは独立し
た絞りとシヤツタを使用する形成ものであつた
が、最近開発されているシヤツタ機構は、シヤツ
タ羽根と絞りを兼ねた形式ものが主流になつてき
た。即ちレリーズ前には絞りを兼ねたシヤツタは
全閉の状態にあるが、レリーズ後はカバナで調速
されながら絞りが開かれる。一般に全開するまで
には30〜60ｍｓの時間が必要とされる。
タについて説明する。レンズシヤツタカメラのプ
ログラムシヤツタは、開発初期のものでは独立し
た絞りとシヤツタを使用する形成ものであつた
が、最近開発されているシヤツタ機構は、シヤツ
タ羽根と絞りを兼ねた形式ものが主流になつてき
た。即ちレリーズ前には絞りを兼ねたシヤツタは
全閉の状態にあるが、レリーズ後はカバナで調速
されながら絞りが開かれる。一般に全開するまで
には30〜60ｍｓの時間が必要とされる。
第１図に絞り開口面積Ｓと時間Ｔの関係を示す
が、時間T0で全開状態に達する。速いシヤツタ
速度が指令された状態では、絞りが余り開かない
うちにシヤツタが閉じ、遅いシヤツタ速度では全
開してからシヤツタが閉じる。第１図中ａはシヤ
ツタ速度の速い場合、ｂは中程度の速度、ｃは遅
い場合の状態を示している。
が、時間T0で全開状態に達する。速いシヤツタ
速度が指令された状態では、絞りが余り開かない
うちにシヤツタが閉じ、遅いシヤツタ速度では全
開してからシヤツタが閉じる。第１図中ａはシヤ
ツタ速度の速い場合、ｂは中程度の速度、ｃは遅
い場合の状態を示している。
上記絞り開口面積の時間変化図から判るよう
に、時間T0までは時間と共に開口面積が増加し
ているのに対して、時間T0以降は開口面積が一
定に保たれる。従つて適切な露光量を得るための
シヤツタ動作の制御は、時間T0を境にして異な
つた条件で実行されることが必要になる。しかし
ながら従来のシヤツタ機構においては、上記のよ
うな絞り開口の特性に対する配慮がなされておら
ず、露光光量に対応した適切なシヤツタ制御が行
われているとはいい難いものであつた。
に、時間T0までは時間と共に開口面積が増加し
ているのに対して、時間T0以降は開口面積が一
定に保たれる。従つて適切な露光量を得るための
シヤツタ動作の制御は、時間T0を境にして異な
つた条件で実行されることが必要になる。しかし
ながら従来のシヤツタ機構においては、上記のよ
うな絞り開口の特性に対する配慮がなされておら
ず、露光光量に対応した適切なシヤツタ制御が行
われているとはいい難いものであつた。
本発明は上記問題点に鑑みてなされたもので、
次に実施例を挙げて本発明を詳細に説明する。
次に実施例を挙げて本発明を詳細に説明する。
入射光を検出する光導電体としてCdSを利用し
た実施例を挙げて説明する。シヤツタ開閉動作の
制御は、上記CdSに入射された光量に基づく光出
力電流を利用して行われるが、上述のような絞り
の開口特性があることから、光出力電流からシヤ
ツタ動作制御信号を形成する際に開口特性に対応
する補正が施こされることが好ましい。
た実施例を挙げて説明する。シヤツタ開閉動作の
制御は、上記CdSに入射された光量に基づく光出
力電流を利用して行われるが、上述のような絞り
の開口特性があることから、光出力電流からシヤ
ツタ動作制御信号を形成する際に開口特性に対応
する補正が施こされることが好ましい。
CdSの入射光に対する抵抗値の変化を後者の前
者に対する対数比で表わした値をγ値（γ＝lo
Ｒ／１／loＬ）と呼ぶが、上記開口特性を満すシヤ ツタ制御信号を形成するためには、上記CdSのγ
値として、ある入射光レベルを境として実効的に
漸近線の勾配が変化する値をとらせることによつ
て達成し得る。
者に対する対数比で表わした値をγ値（γ＝lo
Ｒ／１／loＬ）と呼ぶが、上記開口特性を満すシヤ ツタ制御信号を形成するためには、上記CdSのγ
値として、ある入射光レベルを境として実効的に
漸近線の勾配が変化する値をとらせることによつ
て達成し得る。
今シヤツタの全開に達する時間をT0、絞り面
積をK1T、入射強度をＬ、露光時間をＴとする
と、露光量Ｅは（シヤツタが閉じるのに要する時
間は無視する）次の式で表わせる。
積をK1T、入射強度をＬ、露光時間をＴとする
と、露光量Ｅは（シヤツタが閉じるのに要する時
間は無視する）次の式で表わせる。
Ｔ≦T0のとき
Ｅ＝K2・１／２K1T2L (1)
Ｔ＞T0
Ｅ＝K2｛１／２K1T2 0＋K1T0（Ｔ−T0）｝Ｌ (2)
入射強度Ｌの時に必要なCdSの実効値をRCdSと
すると、該実効値RCdSは積分コンデンサとの協同
によつて積分時定数を構成することから、RCdS∝
ＴとなるのでＴ＝K3RCdS（T0＝K3R0）とおくと、 (1)より Ｅ＝１／２K1K2K2 3RCdS 2L １／RCdS 2＝K1K2K2／3／2E Ｅは一定にならねばならないので定数と考えて K1K2K2／3／2E＝K4とすると １／RCdS＝√4 Ｔ≦T0に対してＬ≧１／K4R2／0 K4R2 0・Ｌ＝L′とおくこと L′≧１の時 １／RCdS＝１／R0√′ (3) 同様に(2)式より １／RCdS＝2K4R0L／１＋K4R2／0Ｌ L′＜１の時 ＝１／R0・2L′／１＋L′ (4) (3)及び(4)式よりL′≧１の時はCdSのγ値は0.5
が適正であり、L′＜１ではγ＝１に漸近的に近づ
くことが判る。
すると、該実効値RCdSは積分コンデンサとの協同
によつて積分時定数を構成することから、RCdS∝
ＴとなるのでＴ＝K3RCdS（T0＝K3R0）とおくと、 (1)より Ｅ＝１／２K1K2K2 3RCdS 2L １／RCdS 2＝K1K2K2／3／2E Ｅは一定にならねばならないので定数と考えて K1K2K2／3／2E＝K4とすると １／RCdS＝√4 Ｔ≦T0に対してＬ≧１／K4R2／0 K4R2 0・Ｌ＝L′とおくこと L′≧１の時 １／RCdS＝１／R0√′ (3) 同様に(2)式より １／RCdS＝2K4R0L／１＋K4R2／0Ｌ L′＜１の時 ＝１／R0・2L′／１＋L′ (4) (3)及び(4)式よりL′≧１の時はCdSのγ値は0.5
が適正であり、L′＜１ではγ＝１に漸近的に近づ
くことが判る。
従つて本発明は上記(3)及び(4)式に近似した特性
を同一のγ値をもつたCdSを用いて回路的に得る
もので、第２図を用いて基本的な回路を説明す
る。本実施例ではγ＝0.5のCdSを使用して、等
価的にγ＝１とγ＝0.5の特性を入射光レベルに
よつて漸近的に切り換る回路を提供する。
を同一のγ値をもつたCdSを用いて回路的に得る
もので、第２図を用いて基本的な回路を説明す
る。本実施例ではγ＝0.5のCdSを使用して、等
価的にγ＝１とγ＝0.5の特性を入射光レベルに
よつて漸近的に切り換る回路を提供する。
図に於て、光導電体CdSはγ＝0.5の素子であ
り、トランジスタQ1に直列に挿入されて入射光
に対応した光出力電流Iioを形成し、トランジスタ
Q1に注入する。トランジスタQ1及びトランジス
タQ2はいずれもベースがコレクタに接続され、
トランジスタQ1のエミツタはトランジスタQ2の
ベース・コレクタ接続点に接続されている。トラ
ンジスタQ1のコレクタはまたトランジスタQ3の
ベースに接続され、該トランジスタQ3のエミツ
タはトランジスタQ4のコレクタに接続されてい
る。尚トランジスタQ4のベースはコレクタに接
続され、トランジスタQ4のベース・コレクタ接
続点には更に定電流回路Ｙが接続されて電流I0が
注入する。
り、トランジスタQ1に直列に挿入されて入射光
に対応した光出力電流Iioを形成し、トランジスタ
Q1に注入する。トランジスタQ1及びトランジス
タQ2はいずれもベースがコレクタに接続され、
トランジスタQ1のエミツタはトランジスタQ2の
ベース・コレクタ接続点に接続されている。トラ
ンジスタQ1のコレクタはまたトランジスタQ3の
ベースに接続され、該トランジスタQ3のエミツ
タはトランジスタQ4のコレクタに接続されてい
る。尚トランジスタQ4のベースはコレクタに接
続され、トランジスタQ4のベース・コレクタ接
続点には更に定電流回路Ｙが接続されて電流I0が
注入する。
上記入力電流Iioに基いて上記各トランジスタ
Q1，Q2，Q3及びQ4の各電流値が制御されるが、
トランジスタQ3には容量Ｃが直列に接続され、
上記トランジスタQ3に流れる電流によつて電荷
が充電され、該容量Ｃの両端電圧が取り出されて
比較器（図示せず）の一方の入力端子に与えら
れ、他方の入力端子に与えられている予め設定さ
れた基準電圧との比較が実行され、比較結果に基
いてシヤツタ動作が制御される。次にγ＝0.5の
CdSを用いて上記基本回路でγ＝１特性が得られ
ることを説明するが、原理的にはトランジスタの
IC−VBEの対数特性を利用するものである。
Q1，Q2，Q3及びQ4の各電流値が制御されるが、
トランジスタQ3には容量Ｃが直列に接続され、
上記トランジスタQ3に流れる電流によつて電荷
が充電され、該容量Ｃの両端電圧が取り出されて
比較器（図示せず）の一方の入力端子に与えら
れ、他方の入力端子に与えられている予め設定さ
れた基準電圧との比較が実行され、比較結果に基
いてシヤツタ動作が制御される。次にγ＝0.5の
CdSを用いて上記基本回路でγ＝１特性が得られ
ることを説明するが、原理的にはトランジスタの
IC−VBEの対数特性を利用するものである。
CdSに印加されている電圧が一定であるとする
と、CdSのγ値が0.5に設計されていることから
光出力電流Iioは Iio＝K5√ （K5：定数） (5) となる。トランジスタQ1のベース・エミツタ間
電圧をVBE(Qi)、コレクタ電流をIC(Qi)、ベース電流
をIB(Qi)で表わすと、トランジスタQ1とQ3はベー
スが共通電位に接続されていることから次の関係
が成立する。
と、CdSのγ値が0.5に設計されていることから
光出力電流Iioは Iio＝K5√ （K5：定数） (5) となる。トランジスタQ1のベース・エミツタ間
電圧をVBE(Qi)、コレクタ電流をIC(Qi)、ベース電流
をIB(Qi)で表わすと、トランジスタQ1とQ3はベー
スが共通電位に接続されていることから次の関係
が成立する。
VBE(Q1)＋VBE(Q2)＝VBE(Q3)＋VBE(Q4) (6)
ベース・エミツタ間電圧VBE(Qi)はコレクタ電流
IC(Qi)の対数に比例することから次の関係が成立す
る IC(Q1)・IC(Q2)＝IC(Q3)＋IC(Q4) 処でベース電流はコレクタ電流に比べて十分小
さいとして無視すると、 IC(Q1)＝IC(Q2)＝Iio IC(Q3)＝Iput IC(Q4)＝Iput＋I0 という関係が成り立つので Iio 2＝Iput（Iput＋I0） ただしIputは等価的なCdSによる出力電流値で
ある。
IC(Qi)の対数に比例することから次の関係が成立す
る IC(Q1)・IC(Q2)＝IC(Q3)＋IC(Q4) 処でベース電流はコレクタ電流に比べて十分小
さいとして無視すると、 IC(Q1)＝IC(Q2)＝Iio IC(Q3)＝Iput IC(Q4)＝Iput＋I0 という関係が成り立つので Iio 2＝Iput（Iput＋I0） ただしIputは等価的なCdSによる出力電流値で
ある。
(5)式を代入して
K2 5Ｌ＝Iput（Iput＋I0）
Iput＝K6１／RCdS(ef)
（RCdS(ef)：出力端子からみた実効的なCdS抵抗
値） とおくと、 K2 5Ｌ＝K6１／RCdS(ef)（K6／RCdS(ef)＋I0） となる。
値） とおくと、 K2 5Ｌ＝K6１／RCdS(ef)（K6／RCdS(ef)＋I0） となる。
この式は更に次のように書き換えることもでき
る。
る。
L″＝１／R′CdS(ef)（１／R′CdS(ef)＋１）(7)
ただし
RCdS(ef)＝K6／I0R′CdS(ef)、Ｌ＝K6I0／K2／5L″
上記(7)式は１／R′CdS(ef)≫１のときは
L″＝１／R′CdS(ef) 2 即ちγ＝0.5
１／R′CdS(ef)≪１のときは
L″＝１／R′CdS(ef)即ちγ＝１
となり、特に入射光の強い側及び弱い側で求める
特性を得ることができる。
特性を得ることができる。
また上記基本回路ではCdSの両端の電圧を一定
に保持しておくことにより、回路自身の温度特性
は相殺されるので問題はない。
に保持しておくことにより、回路自身の温度特性
は相殺されるので問題はない。
次に第２の実施例を説明する。上記第２図の基
本回路から得られる特性を、縦軸にCdS抵抗の対
数値を、横軸に入射光強度の対数値をとつて図示
すると、第３図の曲線ｄのようになる。好ましい
特性を曲線ｅで表わすと、入射光強度の両端部分
では基本回路の特性は好ましい特性と一致する。
しかしγ＝１、γ＝0.5の両漸近線（点線で示す）
が交差する近傍では若干のずれが発生して誤差の
原因になる。
本回路から得られる特性を、縦軸にCdS抵抗の対
数値を、横軸に入射光強度の対数値をとつて図示
すると、第３図の曲線ｄのようになる。好ましい
特性を曲線ｅで表わすと、入射光強度の両端部分
では基本回路の特性は好ましい特性と一致する。
しかしγ＝１、γ＝0.5の両漸近線（点線で示す）
が交差する近傍では若干のずれが発生して誤差の
原因になる。
第４図は上記欠点を除去した実施例である。即
ち、基本回路においては定電流回路Ｙが接続され
てトランジスタQ4に流れる電流IC(Q4)はIC(Q4)＝Iput
＋I0で与えられていた。しかし本実施例において
は、上記基本回路と同様にγ＝0.5のCdS及びト
ランジスタQ1，Q2，Q3，Q4が設けられている
が、トランジスタQ4に帰還電流Irを与える帰還回
路Ｚを設け、I0を一定電流とするとIput＞I0の時に
はIr＝０、Iput≦I0のときはIr＋Iput＝I0となるよう
にIrを流す回路である。
ち、基本回路においては定電流回路Ｙが接続され
てトランジスタQ4に流れる電流IC(Q4)はIC(Q4)＝Iput
＋I0で与えられていた。しかし本実施例において
は、上記基本回路と同様にγ＝0.5のCdS及びト
ランジスタQ1，Q2，Q3，Q4が設けられている
が、トランジスタQ4に帰還電流Irを与える帰還回
路Ｚを設け、I0を一定電流とするとIput＞I0の時に
はIr＝０、Iput≦I0のときはIr＋Iput＝I0となるよう
にIrを流す回路である。
帰還回路Ｚは図に示す如くトランジスタQ10，
Q11，Q12，Q13からなる差動増幅器に、基準電圧
及び入力電圧を与える回路が付加されて接続さ
れ、更にトランジスタQ14のコレクタがトランジ
スタQ5のベースに接続されて構成され、トラン
ジスタQ14のコレクタが更にトランジスタQ4のコ
レクタに接続されている。
Q11，Q12，Q13からなる差動増幅器に、基準電圧
及び入力電圧を与える回路が付加されて接続さ
れ、更にトランジスタQ14のコレクタがトランジ
スタQ5のベースに接続されて構成され、トラン
ジスタQ14のコレクタが更にトランジスタQ4のコ
レクタに接続されている。
上記第４図の回路において、IC(Q4)＝IC(Q5)となる
が、この値が一定電流値I0（Ｅ／Ｒ＝I0）より小
さい状態では、トランジスタQ8のベースはトラ
ンジスタQ9のベースより電位が高く保たれてい
るため、トランジスタQ14から電流Irが流れ、該
電流がトランジスタQ5の電流IC(Q5)を増加させ、
IC(Q5)＝I0となるように帰還がかかる。一定電流I0
が光出力電流Iioに対してI0＜Iioであれば、IC(Q5)は
I0より大きくなり帰還回路Ｚはカツト・オフ状態
となる。尚上記カツト・オフ状態でトランジスタ
Q5の飽和を防止するため、差動増幅器の入力側
にダイオードQ6，Q7が設けられている。
が、この値が一定電流値I0（Ｅ／Ｒ＝I0）より小
さい状態では、トランジスタQ8のベースはトラ
ンジスタQ9のベースより電位が高く保たれてい
るため、トランジスタQ14から電流Irが流れ、該
電流がトランジスタQ5の電流IC(Q5)を増加させ、
IC(Q5)＝I0となるように帰還がかかる。一定電流I0
が光出力電流Iioに対してI0＜Iioであれば、IC(Q5)は
I0より大きくなり帰還回路Ｚはカツト・オフ状態
となる。尚上記カツト・オフ状態でトランジスタ
Q5の飽和を防止するため、差動増幅器の入力側
にダイオードQ6，Q7が設けられている。
従つて上記回路の特性は、光出力電流Iioが一定
電流値I0を越えた領域（Iio＞I0）では Iio 2＝Iput 2 Iio＝Iput Iio≦I0ではIio 2＝Iput・I0 となり、この特性は第３図の点線で示した特性に
相当する。上記第４図の特性は理想的な特性ｅに
比べて基本回路と反対側にずれた特性を示し、理
想的な特性としては第２図の基本回路と第４図実
施例との中間的な特性が得られれば最も望まし
い。即ち、入射光があるレベル以上では、第４図
実施例のようにトランジスタQ4への電流がカツ
トオフし、あるレベル以下では第２図基本回路の
ように外部から一定電流をトランジスタQ4に流
し込む特性をもたせることにより、基本回路と第
４図実施例との中間的な特性を示す回路を得るこ
とができる。
電流値I0を越えた領域（Iio＞I0）では Iio 2＝Iput 2 Iio＝Iput Iio≦I0ではIio 2＝Iput・I0 となり、この特性は第３図の点線で示した特性に
相当する。上記第４図の特性は理想的な特性ｅに
比べて基本回路と反対側にずれた特性を示し、理
想的な特性としては第２図の基本回路と第４図実
施例との中間的な特性が得られれば最も望まし
い。即ち、入射光があるレベル以上では、第４図
実施例のようにトランジスタQ4への電流がカツ
トオフし、あるレベル以下では第２図基本回路の
ように外部から一定電流をトランジスタQ4に流
し込む特性をもたせることにより、基本回路と第
４図実施例との中間的な特性を示す回路を得るこ
とができる。
即ち第５図において、第４図実施例と同様に差
動増幅器からなる帰還回路Z′が接続されて構成さ
れているが、差動増幅器の出力端において、トラ
ンジスタQ5との間にトランジスタQ14に代つてト
ランジスタQ15及びトランジスタQ16が接続され
ている。ここでトランジスタQ5はトランジスタ
Q4のｎ倍のエミツタ面積に設計されている。
動増幅器からなる帰還回路Z′が接続されて構成さ
れているが、差動増幅器の出力端において、トラ
ンジスタQ5との間にトランジスタQ14に代つてト
ランジスタQ15及びトランジスタQ16が接続され
ている。ここでトランジスタQ5はトランジスタ
Q4のｎ倍のエミツタ面積に設計されている。
上記帰還回路Z′を備えた回路において、Ｅ／Ｒ
＝2I0とおくと、 nIput≦2I0のとき Iio 2＝Iput・IC(Q4) (8) トランジスタQ5に直列接続された抵抗Ｒに流
れる電流は（IC(Q5)＋IC(Q6)）であり、 IC(Q5)＝nIC(Q4) IC(Q6)＋Iput＝IC(Q4)より IC(Q5)＋IC(Q6)＝（ｎ＋１）IC(Q4)−Iput これが一定電流値2I0となるように帰還がかか
るから、 （ｎ＋１）IC(Q4)−Iput＝2I0 (9) (8)、(9)式より Iput＝√（＋１）2 io×p 2−Ip (10) またnIput＞Ｅ／Ｒのときは帰還回路Z′側はカツ
ト・オフ状態となり、 Iput＝Iio (11) 尚本実施例の回路でｎが大きい場合は、第４図
実施例の回路特性に近づき、ｎが小さい場合は、
基本回路の特性に近づく。上記(10)式のｎに適当な
数値を代入して理想特性と比較するとｎ＝２の時
が最も良く近似していた。
＝2I0とおくと、 nIput≦2I0のとき Iio 2＝Iput・IC(Q4) (8) トランジスタQ5に直列接続された抵抗Ｒに流
れる電流は（IC(Q5)＋IC(Q6)）であり、 IC(Q5)＝nIC(Q4) IC(Q6)＋Iput＝IC(Q4)より IC(Q5)＋IC(Q6)＝（ｎ＋１）IC(Q4)−Iput これが一定電流値2I0となるように帰還がかか
るから、 （ｎ＋１）IC(Q4)−Iput＝2I0 (9) (8)、(9)式より Iput＝√（＋１）2 io×p 2−Ip (10) またnIput＞Ｅ／Ｒのときは帰還回路Z′側はカツ
ト・オフ状態となり、 Iput＝Iio (11) 尚本実施例の回路でｎが大きい場合は、第４図
実施例の回路特性に近づき、ｎが小さい場合は、
基本回路の特性に近づく。上記(10)式のｎに適当な
数値を代入して理想特性と比較するとｎ＝２の時
が最も良く近似していた。
以上本発明によればトランジスタのIC−VBEの
対数特性を利用することにより、所定のγ値をも
つ光導電体を用いるのみで等価的にγ値の異なる
光導電体の特性を得ることができ、簡単な回路構
成でシヤツタの開閉を入射光により高精度に応答
させたシヤツタ制御を行わせることができる。
対数特性を利用することにより、所定のγ値をも
つ光導電体を用いるのみで等価的にγ値の異なる
光導電体の特性を得ることができ、簡単な回路構
成でシヤツタの開閉を入射光により高精度に応答
させたシヤツタ制御を行わせることができる。
特に本発明によれば、光導電体による入力電流
に応じて等価的にγ値を連続的に切り換えること
ができ、入射光量に適した条件でシヤツタ制御を
行わせることができ、明、暗いずれの環境に対し
ても信頼性の高いシヤツタ動作が得られる。
に応じて等価的にγ値を連続的に切り換えること
ができ、入射光量に適した条件でシヤツタ制御を
行わせることができ、明、暗いずれの環境に対し
ても信頼性の高いシヤツタ動作が得られる。
第１図は絞りの開口と時間の関係を示す図、第
２図本発明による基本回路図、第３図は本発明の
動作を説明するための入射光とCdSの抵抗値の関
係を示す図、第４図及び第５図は本発明による他
の実施例を示す回路図である。 Q1，Q2，Q3，Q4：トランジスタ、PC：光導電
体CdS、Iio：光出力電流、Ｃ：容量。
２図本発明による基本回路図、第３図は本発明の
動作を説明するための入射光とCdSの抵抗値の関
係を示す図、第４図及び第５図は本発明による他
の実施例を示す回路図である。 Q1，Q2，Q3，Q4：トランジスタ、PC：光導電
体CdS、Iio：光出力電流、Ｃ：容量。
Claims (1)
- 【特許請求の範囲】 １ 所定のγ値をもつ光導電体と、 該光導電体の光出力電流がベースとコレクタの
接続点に流入すべく接続された第１トランジスタ
と、 該第１トランジスタのエミツタがベースとコレ
クタとの接続点に接続され、エミツタが接地され
た第２トランジスタと、 上記第１トランジスタのコレクタにベースが接
続された第３トランジスタと、 該第３トランジスタのエミツタがベースとコレ
クタの接続点に接続された第４トランジスタと、 該第４トランジスタのベース・コレクタ接続点
に電流注入を行なう電流制御回路と、 上記第３トランジスタのコレクタ電流が流入す
るコンデンサと、 コンデンサの両電極間を短絡・解放するスイツ
チとを備えてなり、コンデンサの電荷を検出して
シヤツタ開放時間を制御する信号を形成すること
を特徴とする電子制御シヤツタ回路。 ２ 特許請求の範囲第１項において、電流制御回
路を定電流回路で形成してなる電子制御シヤツタ
回路。 ３ 特許請求の範囲第１項において、電流制御回
路は、第４トランジスタに流れる電流を検出し
て、該検出値が流入する電流に対して所定の関数
となるように制御する帰還回路を含んでなること
を特徴とする電子制御シヤツタ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1463780A JPS56110921A (en) | 1980-02-05 | 1980-02-05 | Electronic control shutter circuit |
| US06/231,853 US4318600A (en) | 1980-02-05 | 1981-02-05 | Programmed shutter control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1463780A JPS56110921A (en) | 1980-02-05 | 1980-02-05 | Electronic control shutter circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56110921A JPS56110921A (en) | 1981-09-02 |
| JPH0117561B2 true JPH0117561B2 (ja) | 1989-03-31 |
Family
ID=11866703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1463780A Granted JPS56110921A (en) | 1980-02-05 | 1980-02-05 | Electronic control shutter circuit |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4318600A (ja) |
| JP (1) | JPS56110921A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730731U (ja) * | 1980-07-25 | 1982-02-18 | ||
| JPS5892135A (ja) * | 1981-11-28 | 1983-06-01 | Sharp Corp | スイツチ回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49131622A (ja) * | 1973-04-20 | 1974-12-17 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1311323A (en) * | 1969-02-26 | 1973-03-28 | Nippon Kogaku Kk | Cameras |
| JPS4837089B1 (ja) * | 1969-04-17 | 1973-11-09 | ||
| US3866240A (en) * | 1970-08-12 | 1975-02-11 | Minolta Camera Kk | Photographic camera having a photosensitive element for measuring the light rays through the objective lens |
| US4099188A (en) * | 1974-10-09 | 1978-07-04 | Asahi Kogaku Kogyo Kabushiki Kaisha | Automatic exposure control device for single lens reflex camera |
| JPS5184437U (ja) * | 1974-12-26 | 1976-07-07 | ||
| US4032801A (en) * | 1975-10-10 | 1977-06-28 | Honeywell Inc. | Electromagnetic radiation intensity comparator apparatus |
| JPS6041332B2 (ja) * | 1977-09-22 | 1985-09-17 | 旭光学工業株式会社 | 電気シヤツタ制御回路 |
| JPS54122124A (en) * | 1978-03-16 | 1979-09-21 | Asahi Optical Co Ltd | Program shutter gammer switching circuit |
| US4264163A (en) * | 1979-01-29 | 1981-04-28 | Eastman Kodak Company | Exposure control apparatus with compensation for film reciprocity failure |
-
1980
- 1980-02-05 JP JP1463780A patent/JPS56110921A/ja active Granted
-
1981
- 1981-02-05 US US06/231,853 patent/US4318600A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49131622A (ja) * | 1973-04-20 | 1974-12-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4318600A (en) | 1982-03-09 |
| JPS56110921A (en) | 1981-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3427941A (en) | Automatic exposure control | |
| US3977011A (en) | Light measuring apparatus | |
| JPH0117561B2 (ja) | ||
| US3736851A (en) | Automatic exposure time control circuit for electronic shutters | |
| US4072961A (en) | Light measuring circuit for automatic exposure control | |
| US3750540A (en) | Electric exposure control device | |
| US3952318A (en) | Shutter control circuit for cameras | |
| US4269490A (en) | Programmed shutter gamma switching circuit | |
| JPS581403B2 (ja) | 光起電力素子を用いた自動露出時間制御回路 | |
| US3836921A (en) | Camera eyepiece light compensation arrangement | |
| US3877039A (en) | Exposure control system for cameras | |
| US3503314A (en) | Photographic exposure control system | |
| US4444481A (en) | Exposure control circuit for a camera | |
| US4007466A (en) | Electrical system having a photoelectric converter to be used in photography | |
| DE2257776A1 (de) | Belichtungssteuerung, insbesondere fuer kameras | |
| US4223271A (en) | Integrating circuit | |
| US4331401A (en) | Exposure control system for a photographic camera | |
| US3978498A (en) | Exposure time control circuit of shutter of a camera | |
| US3975746A (en) | Automatic exposure control circuit for a single lens reflex camera of TTL light measuring type | |
| JPS5853294B2 (ja) | ソクコウカイロ | |
| US3898675A (en) | Camera provided with electronic shutter of the type automatically controlling exposure time | |
| US4512648A (en) | Program type automatic exposure controller for use in cameras | |
| US4180310A (en) | Photometric circuit | |
| US4097877A (en) | Dual-function variable resistor in automatic/manual camera shutter control circuit | |
| US3763751A (en) | Automatic shutter control circuit |