JPH0117180B2 - - Google Patents

Info

Publication number
JPH0117180B2
JPH0117180B2 JP57085356A JP8535682A JPH0117180B2 JP H0117180 B2 JPH0117180 B2 JP H0117180B2 JP 57085356 A JP57085356 A JP 57085356A JP 8535682 A JP8535682 A JP 8535682A JP H0117180 B2 JPH0117180 B2 JP H0117180B2
Authority
JP
Japan
Prior art keywords
mpu
microcomputer
signal
route check
route
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57085356A
Other languages
Japanese (ja)
Other versions
JPS58201153A (en
Inventor
Kyoshi Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP57085356A priority Critical patent/JPS58201153A/en
Publication of JPS58201153A publication Critical patent/JPS58201153A/en
Publication of JPH0117180B2 publication Critical patent/JPH0117180B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Retry When Errors Occur (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 この発明はマイクロコンピユータの異常処理装
置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an abnormality processing device for a microcomputer.

最近の電子技術の進歩に伴ない、マイクロコン
ピユータ(以下、MPUという。)が従来の電子部
品と同程度の手軽さで各種制御機器等の産業用機
器から家庭用電化製品に至るまで広範に使用され
つつある。
With recent advances in electronic technology, microcomputers (hereinafter referred to as MPUs) are as easy to use as conventional electronic components and are widely used in everything from industrial equipment such as various control devices to household appliances. It is being done.

その結果、MPU独特の障害(すなわち、外来
ノイズ等により、命令コード等が破壊され、ノイ
ズ等が消滅した後も正常動作に復帰しない状態。
但し、機器の電源を一度切断し再び電源を入れれ
ば正常動作に復帰する。)が多発し、大きな問題
になりつつある。
As a result, a problem unique to the MPU (i.e., a state in which the instruction code, etc. is destroyed by external noise, etc., and normal operation does not return even after the noise, etc. disappears).
However, if you turn off the power to the device and then turn it on again, it will return to normal operation. ) are occurring frequently and are becoming a major problem.

また、産業用機器にあつては、MPUの使用目
的が高度化され、その使用個所も機器の中枢部に
位置するため、この種の障害は機器の機能停止に
直ちにつながる。
Furthermore, in the case of industrial equipment, the purposes for which MPUs are used are becoming more sophisticated, and the MPUs are used at the core of the equipment, so this type of failure immediately leads to equipment failure.

上記MPU独特の障害の一例を述べると、一般
道路に設置してある超音波式車両感知器において
MPUの障害が多く発生している。その主な原因
は該道路を走行する車両に設置された違法な無線
通信機の大電力電波である。超音波式車両感知器
におけるMPU障害発生のメカニズムについて以
下に説明する。
To give an example of the above-mentioned MPU-specific failure, ultrasonic vehicle detectors installed on general roads
Many MPU failures occur. The main cause is the high-power radio waves emitted by illegal wireless communication devices installed on vehicles traveling on the road. The mechanism of MPU failure occurrence in ultrasonic vehicle detectors will be explained below.

超音波式車両感知器では、第1図にその設置状
態を示すように、感知器本体1と超音波送受器2
とを結ぶ給電線3が路側から垂直に約5.5m立ち
上つた後、水平に延びている。給電線の垂直部分
の5.5mが違法無線通信の周波数27MHzの半波長
に相当するため、給電線が「アンテナ」と化する
訳である。この結果、感知器本体1に予想以上の
電波を侵入させ、内部で使用しているMPUのソ
フトウエアが一時的に破壊され、車両感知器が機
能を停止するに至る。
The ultrasonic vehicle sensor has a sensor body 1 and an ultrasonic transmitter/receiver 2, as shown in Fig. 1.
The power supply line 3 that connects the road rises approximately 5.5 meters vertically from the roadside and then extends horizontally. The 5.5m vertical length of the feeder line corresponds to half the wavelength of the 27MHz frequency of illegal wireless communications, so the feeder line becomes an ``antenna.'' As a result, more radio waves than expected penetrate into the sensor body 1, the software of the MPU used inside is temporarily destroyed, and the vehicle sensor stops functioning.

ここで、MPUのソフトウエアの一時的破壊に
ついてさらに詳述すると、MPUの役割は、記憶
素子ROMに細かく書込まれている動作手順(ソ
フトウエア)によつて決まる。このROMに書か
れている手順をMPUが解読する際に、前述した
「アンテナ」から侵入したノイズ等によりデータ
(命令)が破壊されると、MPUは誤つた動作を行
なう。一度動作手順が狂うと、次からの手順も無
効になり、又は破壊されるなどし、MPUを初期
状態に戻さない限り、予想もつかないデタラメな
動作を永遠に続けることになる。これは、MPU
を使用することによつて発生した今までにない障
害である。
Here, to explain in more detail about the temporary destruction of the MPU software, the role of the MPU is determined by the operating procedure (software) written in detail in the storage element ROM. When the MPU decodes the procedures written in this ROM, if the data (instructions) are destroyed by noise or other factors that have entered from the aforementioned "antenna," the MPU will perform incorrect operations. Once the operating procedure goes awry, the next procedure will become invalid or destroyed, and unless the MPU is returned to its initial state, unpredictable and random operations will continue forever. This is an MPU
This is an unprecedented failure caused by using .

上記ノイズ等には、上記違法無線通信機による
もののほか、電源の異常によるもの、雷撃などに
よるものなどが含まれることが考えられ、MPU
を保護するため、これらのノイズ等が機器内部に
侵入しないように阻止する技術も必要であるが、
この発明は、MPUの上記ノイズ等による異常動
作を検出し、速やかにMPUを初期状態から再起
動させることにより、機器の機能停止に至ること
を防止することを目的とする。 従来、MPUの
ソフトウエア異常に対処するには一般的にウオツ
チドツグ法が採られていた。この方法は、第2図
ないし第4図に示すように、処理の最初のステツ
プでMPU5から外部のウオツチドツグ回路6に
“1”を出力し、処理の最後のステツプに同じく
“0”を出力することによつて、外部(ウオツチ
ドツグ回路)に交流信号(“1”,“0”の交互信
号)aを供給するようにし、交流信号が出力され
ている場合はMPUが正常であると判定し、交流
信号が断たれた場合はMPUが異常であると判定
し、その異常判定信号bでモニタランプ等の異常
表示部7を動作させるものであつた。
In addition to the noise caused by the above-mentioned illegal wireless communication devices, the noise etc. may include noise caused by power supply abnormalities, lightning strikes, etc.
In order to protect the equipment, technology is needed to prevent these noises from entering the equipment.
An object of the present invention is to detect abnormal operation of the MPU due to the above-mentioned noise, etc., and promptly restart the MPU from its initial state, thereby preventing equipment from stopping. In the past, a watchdog method was generally used to deal with MPU software abnormalities. As shown in Figures 2 to 4, this method outputs "1" from the MPU 5 to the external watchdog circuit 6 in the first step of processing, and also outputs "0" in the last step of processing. Therefore, an AC signal (alternate signal of "1" and "0") a is supplied to the outside (watchdog circuit), and if the AC signal is output, it is determined that the MPU is normal. When the AC signal is cut off, the MPU determines that there is an abnormality, and the abnormality display section 7, such as a monitor lamp, is operated using the abnormality determination signal b.

ところが、この方法によれば、第3図に示すよ
うに、処理の最初に“1”を出力した後、異常が
発生して「デタラメ処理」を行なつた後でも、処
理の終りに戻つて“0”を出力すれば、ウオツチ
ドツグ回路6はMPUが正常に動作したものと判
定してしまう。また、この方法では異常を検出し
た場合は、ウオツチドツグ回路6から異常判定信
号bにより、デタラメな動作をしないように機器
の機能を強制的に停止させるとともに、異常表示
部7により異常を人に知らせ、MPUを正常に復
帰させるには人の介入によつて電源を再投入する
必要があつた。従つて、MPUを使用している従
来の機器は、異常発生によるダウンタイムが長い
という欠点があつた。
However, according to this method, as shown in Figure 3, even after outputting "1" at the beginning of processing, an error occurs and "bullshit processing" is performed, the process returns to the end. If it outputs "0", the watchdog circuit 6 determines that the MPU is operating normally. In addition, in this method, when an abnormality is detected, the watchdog circuit 6 sends an abnormality determination signal b to forcibly stop the function of the equipment to prevent it from operating randomly, and the abnormality display unit 7 notifies the person of the abnormality. In order to restore the MPU to normal operation, it was necessary to turn the power back on with human intervention. Therefore, conventional equipment using MPUs has the disadvantage of long downtime due to abnormalities.

こうして、この発明は上述のように、MPUに
異常が発生したときは速やかにこれを検出して、
自動的にMPUを初期状態から再起動させてダウ
ンタイムを最少にしMPUを使用す機器の信頼度
を高めることを目的とする。
In this way, as mentioned above, this invention can promptly detect when an abnormality occurs in the MPU, and
The purpose is to automatically restart the MPU from its initial state, minimizing downtime and increasing the reliability of devices that use the MPU.

次に、この発明の実施例を第5図以下の図面に
基いて説明する。
Next, an embodiment of the present invention will be described based on the drawings from FIG. 5 onwards.

この発明は、上記目的を達成するため、第1
に、MPU8のソフトウエア処理ルーチンの内部
に、ルートチエツクカウンタ9を設けた。このル
ートチエツクカウンタ9は第6図に示すように、
各処理ステツプごとに、又は少なくとも分岐命令
ごとに加算(−1)又は減算(−1)を行ない、
かつ、正規のルートを正常に経過した場合には処
理の最終においてカウンタの内容が0になるよう
に構成されている。この場合、処理の前部段階で
加算動作のすぐ後に減算動作をさせることにより
処理の最終以外の段階で0になるように構成した
場合は、前記処理の前部段階をジヤンプされても
異常を検出されないという不都合が生じるので、
処理の前半では加算動作を、後半では減算動作を
させ、正常な動作のもとでは処理の途中でルート
チエツクカウンタの内容が0にならないようにす
ることがよい。
In order to achieve the above object, this invention has the following features:
In addition, a route check counter 9 is provided inside the software processing routine of the MPU 8. This route check counter 9, as shown in FIG.
Add (-1) or subtract (-1) for each processing step or at least for each branch instruction;
In addition, the configuration is such that the content of the counter becomes 0 at the end of the process if the normal route is successfully passed. In this case, if the subtraction operation is performed immediately after the addition operation at the front stage of the process so that the value becomes 0 at a stage other than the final stage of the process, an abnormality will not occur even if the front stage of the process is jumped. This may cause the inconvenience of not being detected.
It is preferable to perform an addition operation in the first half of the process and a subtraction operation in the second half so that the contents of the route check counter do not become 0 during the process under normal operation.

また、MPU8のソフトウエア処理ルーチンの
内部には、前記ルートチエツクカウンタの内容が
処理の最終において“0”であるかどうかを判定
し、“0”になるたびに、出力レベルが高低交互
に切換えられるルートチエツク信号cを出力し
て、MPUが正常に動作していることを、外部に
知らせる手段10が設けられている。すなわち、
この正常表示手段は、前記ルートチエツクカウン
タ9の内容が処理最終時において“0”か否かを
チエツクする動作、内容が“0”の場合に前回の
ルートチエツク信号が“1”(高)か否かをチエ
ツクする動作、ルートチエツク信号が“1”のと
きはこれを“0”にし、“0”のときは“1”に
して出力する動作を行なう。
Also, inside the software processing routine of the MPU 8, it is determined whether the content of the route check counter is "0" at the end of processing, and each time it becomes "0", the output level is switched alternately between high and low. Means 10 is provided for outputting a route check signal c to notify the outside that the MPU is operating normally. That is,
This normal display means operates to check whether the content of the route check counter 9 is "0" at the end of processing, and if the content is "0", the previous route check signal is "1" (high). When the route check signal is "1", it is set to "0", and when it is "0", it is set to "1" and output.

MPUに付加された上記構成により、通常の処
理が終了するたびに、ルートチエツクカウンタ9
の内容を調べ、それが“0”であるときは、
MPUが正規ルートを通過して正常な動作を行な
つたものと判定して、ルートチエツク信号を、今
まで“1”を出力していた場合は“0”に、“0”
を出力していた場合は“1”として、外部に交流
信号を出力する。
With the above configuration added to the MPU, each time normal processing is completed, the route check counter 9
Check the contents of , and if it is "0",
When the MPU determines that it has passed through the regular route and is operating normally, the route check signal, which had been outputting "1", is changed to "0" and "0".
is output, it is set to "1" and an AC signal is output to the outside.

これに対して、ルートチエツクカウンタの内容
が“0”以外であるときは、ルートチエツク信号
を“1”又は“0”のままとして外部に出力す
る。例えば、第6図に鎖線で記入したように異常
により処理をからにジヤンプした場合は、ル
ートチエツクカウンタの内容は−2となつて、
MPUは外部に交流のルートチエツク信号を出力
しなくなる。
On the other hand, when the content of the route check counter is other than "0", the route check signal is left as "1" or "0" and output to the outside. For example, if the process jumps due to an abnormality as indicated by the chain line in Figure 6, the content of the route check counter becomes -2.
The MPU no longer outputs AC route check signals to the outside.

そして、この発明では、MPU8の外部には、
前記ルートチエツク信号(交流信号)が出力され
なくなつたことを検出する手段11と、この検出
手段からの異常検出信号に基いてMPU8にイ
ニシヤライズパルスeを与えて、MPUを初期状
態に戻す初期化手段12とを設けてある。検出手
段11は交流信号を入力されている間のみ出力す
る第7図に例示するような検波回路で構成するこ
とができ、また、初期化手段12は第8図に一例
を示すように、前記検出手段の出力をバツフア回
路13を経て入力される差動増幅回路14、及び
抵抗R1〜R6、コンデンサC、ダイオードD1〜D3
で構成することができる。なお、R1=R2=R3
R4>R5>R6である。
In this invention, outside the MPU8,
A means 11 for detecting that the route check signal (AC signal) is no longer output, and an initializing pulse e given to the MPU 8 based on the abnormality detection signal from this detecting means to return the MPU to its initial state. Initialization means 12 is also provided. The detection means 11 can be constituted by a detection circuit as shown in FIG. 7 which outputs only while an AC signal is input, and the initialization means 12 can be constructed by a detection circuit as shown in FIG. A differential amplifier circuit 14 receives the output of the detection means via a buffer circuit 13, and includes resistors R1 to R6 , capacitor C, and diodes D1 to D3.
It can be composed of Note that R 1 = R 2 = R 3 ,
R 4 > R 5 > R 6 .

以上のMPU内部の付加手段9,10と、外部
に設けられた手段11,12による動作をさらに
詳しく説明すると、まず、MPU8から交流のル
ートチエツク号cが出ている場合は、検出手段1
1が正常検出信号dを初期化手段12に与えるの
で、初期化手段はMPUに対してイニシヤライズ
パルスを発生しないが、MPU8のルートチエツ
クカウンタ9が処理最終において0とならず、ル
ートチエツク信号が連続的に“1”又は“0”に
なつた場合は、検出手段11が異常検出信号を
初期化手段12に与えてMPUに異常があつたこ
とを知らせる。
To explain in more detail the operations of the additional means 9 and 10 inside the MPU and the means 11 and 12 provided outside, first, when the AC route check signal c is output from the MPU 8, the detection means 1
1 gives the normality detection signal d to the initialization means 12, so the initialization means does not generate an initialization pulse to the MPU, but the route check counter 9 of the MPU 8 does not become 0 at the end of processing, and the route check signal If it becomes "1" or "0" continuously, the detection means 11 gives an abnormality detection signal to the initialization means 12 to inform the MPU that an abnormality has occurred.

ここで、MPUが正常時のルートチエツク信号
を交流としているのは、障害発生時のMPUの出
力が“1”,“0”のいずれであつても、異常を検
出できるようにするためである。
Here, the reason why the route check signal when the MPU is normal is AC is so that an abnormality can be detected regardless of whether the MPU output is "1" or "0" when a fault occurs. .

初期化手段12においては検出手段11からの
異常検出信号を与えられてから、t0(秒)後に
イニシヤライズパルスeをt1(秒)間発生して
MPU8に与える。遅れ時間t0(秒)は実際にはな
くてもよいが、パルス性のノイズを除去するため
のものである。また、t1(秒)はMPUをイニシヤ
ライズルーチンに強制ジヤンプさせるに必要な時
間であり、イニシヤライズパルスeの消滅後に
MPUはイニシヤライズルーチンから再起動され
る。初期化手段12は差動増幅回路14と抵抗
R6とコンデンサCとからなる無安定マルチバイ
ブレータで構成すれば、最初のイニシヤライズパ
ルスによるMPUの再起動に失敗した場合は、R6
とCの時定数t2(秒)後に再びイニシヤライズパ
ルスがMPUに与えられて再起動がかけられる。
すなわち、イニシヤライズパルスeはMPUが正
常動作するまでt1+t2の周期で発生する。こうし
て、初期化手段12は単に無安定マルチバイブレ
ータで構成することができ、きわめて簡単な回路
構成である。
The initialization means 12 generates an initialization pulse e for t 1 (seconds) after t 0 (seconds) after receiving the abnormality detection signal from the detection means 11.
Give to MPU8. Although the delay time t 0 (seconds) does not actually need to be provided, it is provided to remove pulse noise. In addition, t 1 (seconds) is the time required to force the MPU to jump to the initialization routine, and after the initialization pulse e disappears.
The MPU is restarted from the initialization routine. The initialization means 12 includes a differential amplifier circuit 14 and a resistor.
If it is configured with an astable multivibrator consisting of R 6 and capacitor C, if restarting the MPU by the first initialization pulse fails, R 6
After the time constant t 2 (seconds) of C, an initialization pulse is given to the MPU again to restart it.
That is, the initialization pulse e is generated at a cycle of t 1 +t 2 until the MPU operates normally. In this way, the initializing means 12 can be simply composed of an astable multivibrator, and has an extremely simple circuit configuration.

なお、C,R6により、電源投入時にも第9図
にe′で示すようにイニシヤライズパルスがMPU
に与えられる。
Furthermore, due to C and R6 , the initialization pulse is sent to the MPU even when the power is turned on, as shown by e' in Figure 9.
given to.

上述のように、この発明によれば、MPUには
所定のルートに沿つて正常動作をしたときに処理
の最終において計数値が0となるルートチエツク
カウンタと、ルートチエツクカウンタが処理の最
終において0になるたびに交流のルートチエツク
信号を出力してMPUが正常動作をしていること
を外部に知らせる手段を設け、MPUの外部には
検出手段と初期化手段のきわめて簡単な付加回路
を備えることによつて、何等かの原因でMPUの
ソフトウエアが一時的に破壊されて異常動作して
も、速やかにその異常が検出され、MPUが自動
的に再び初期状態から開始することができ、ダウ
ンタイムがないに等しいから、MPUを用いる機
器の信頼度が格段に向上する。
As described above, according to the present invention, the MPU includes a route check counter whose count value becomes 0 at the end of processing when the MPU operates normally along a predetermined route, and a route check counter whose count value becomes 0 at the end of processing. A means is provided to notify the outside that the MPU is operating normally by outputting an AC route check signal every time the MPU is operated, and an extremely simple additional circuit for detection means and initialization means is provided outside the MPU. Even if the MPU software is temporarily destroyed and malfunctions for some reason, the abnormality will be detected immediately and the MPU will be able to automatically restart from the initial state and prevent downtime. Since the time is almost nonexistent, the reliability of devices that use MPUs is greatly improved.

冒頭に述べたように、MPUは近年一つの電子
部品として多く使用されつつあり、前述した外来
ノイズ等による障害に対して大規模な監視回路を
設けたのでは、MPUを採用する意味が減殺され
る機器が多く存する。外部付加回路がきわめて少
なくて済む本発明はこれらの機器に適用してきわ
めて有効であると考えられる。
As mentioned at the beginning, MPUs have been increasingly used as electronic components in recent years, and installing a large-scale monitoring circuit to prevent disturbances caused by external noise, etc., as mentioned above, would diminish the meaning of using MPUs. There are many devices that The present invention, which requires a very small number of external additional circuits, is considered to be extremely effective when applied to these devices.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はマイクロコンピユータを用いる機器の
一例としての超音波式車両感知器の設置状態を示
す図、第2図は従来装置を示すブロツク図、第3
図は従来装置における処理内容を示すフローチヤ
ート、第4図は従来装置のタイムチヤートであ
る。第5図はこの発明による異常処理装置の構成
を示すブロツク図、第6図は同装置における処理
内容を示すフローチヤート、第7図は検出手段の
具体例を示す回路図、第8図は初期化手段の具体
例を示す回路図、第9図はこの発明による異常処
理装置の作用を説明するタイムチヤートである。 8……マイクロコンピユータ、9……ルートチ
エツクカウンタ、10……正常表示手段、11…
…検出手段、12……初期化手段、c……ルート
チエツク信号、d……検出信号、e……イニシヤ
ライズパルス。
Fig. 1 is a diagram showing the installation state of an ultrasonic vehicle detector as an example of a device using a microcomputer, Fig. 2 is a block diagram showing a conventional device, and Fig. 3
The figure is a flowchart showing the processing contents of the conventional device, and FIG. 4 is a time chart of the conventional device. Fig. 5 is a block diagram showing the configuration of the abnormality processing device according to the present invention, Fig. 6 is a flowchart showing the processing contents of the device, Fig. 7 is a circuit diagram showing a specific example of the detection means, and Fig. 8 is the initial stage. FIG. 9 is a circuit diagram showing a specific example of the converting means, and a time chart illustrating the operation of the abnormality processing device according to the present invention. 8...Microcomputer, 9...Route check counter, 10...Normal display means, 11...
...Detection means, 12...Initialization means, c...Route check signal, d...Detection signal, e...Initialize pulse.

Claims (1)

【特許請求の範囲】 1 (イ) マイクロコンピユータのソフトウエア処
理ルーチンの内部に、 (i) 少なくとも分岐命令ごとに加算(+1)、
又は減算(−1)を行ない、正規のルートを
経過した場合には処理の最終において計数値
が0になるようにしたルートチエツクカウン
タを設けるとともに、 (ii) 処理の最終において前記ルートチエツクカ
ウンタの内容が“0”になるたびに出力レベ
ルが高と低に交互に切換えられて交流信号と
なるルートチエツク信号を出力することによ
り正常に動作していることを外部に知らせる
手段を設け、 (ロ) マイクロコンピユータの外部に、 (i) 前記ルートチエツク信号の交流出力がなく
なつたことを検出する検出手段と、 (ii) 前記検出手段の検出信号に基いて前記マイ
クロコンピユータにイニシヤライズパルスを
与える初期化手段とを備えて なることを特徴とするマイクロコンピユータの
異常処理装置。 2 前記初期化手段を前記検出手段の検出信号を
入力とされる無安定マルチバイブレータで構成
し、マイクロコンピユータが正常動作するまでイ
ニシヤライズパルスをマイクロコンピユータに繰
り返し与えるようにしたことを特徴とする1項に
記載のマイクロコンピユータの異常処理装置。
[Claims] 1. (a) Inside the software processing routine of the microcomputer, (i) Addition (+1) at least for each branch instruction;
or subtract (-1), and provide a route check counter whose count value becomes 0 at the end of the process when the regular route has passed, and (ii) set the value of the route check counter at the end of the process. A means is provided to notify the outside that the system is operating normally by outputting a route check signal, which is an AC signal whose output level is alternately switched between high and low each time the content becomes "0". ) External to the microcomputer, (i) detecting means for detecting that the alternating current output of the route check signal has disappeared; and (ii) providing an initializing pulse to the microcomputer based on the detection signal of the detecting means. 1. An abnormality processing device for a microcomputer, characterized in that it is provided with initialization means for providing an error. 2. The initializing means is configured with an astable multivibrator to which the detection signal of the detecting means is input, and the initializing pulse is repeatedly applied to the microcomputer until the microcomputer operates normally. The microcomputer abnormality processing device according to item 1.
JP57085356A 1982-05-20 1982-05-20 Fault processor of microcomputer Granted JPS58201153A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57085356A JPS58201153A (en) 1982-05-20 1982-05-20 Fault processor of microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57085356A JPS58201153A (en) 1982-05-20 1982-05-20 Fault processor of microcomputer

Publications (2)

Publication Number Publication Date
JPS58201153A JPS58201153A (en) 1983-11-22
JPH0117180B2 true JPH0117180B2 (en) 1989-03-29

Family

ID=13856411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57085356A Granted JPS58201153A (en) 1982-05-20 1982-05-20 Fault processor of microcomputer

Country Status (1)

Country Link
JP (1) JPS58201153A (en)

Also Published As

Publication number Publication date
JPS58201153A (en) 1983-11-22

Similar Documents

Publication Publication Date Title
US6076172A (en) Monitoting system for electronic control unit
US4627057A (en) Method and arrangement for the functional testing of computers
US7707458B2 (en) Self-test system
US5440725A (en) Microprocessor circuit arrangement with watchdog circuit
JPH0117180B2 (en)
CN111475292B (en) Server system and frequency control device of internal processor thereof
JP4194748B2 (en) Arithmetic control unit
JP3164360B2 (en) Microprocessor circuit device having watchdog circuit and method of monitoring flow of processor program
JPH10133899A (en) Method and device for predicting uncorrectable error
JPH08202589A (en) Information processor and fault diagnostic method
US20030018933A1 (en) Power failure sensing device and a card reader having a power failure sensing device
JPH05324391A (en) Fault detector, fault detecting method and bus comparator
JPH07129424A (en) One-bit error detection informing device for ecc function circuit
JP2777142B2 (en) Alarm reporting device
JP3480881B2 (en) Remote monitoring device
JPS6323598B2 (en)
JP2900550B2 (en) Bit error detection and correction circuit
JPH03273347A (en) Microprocessor monitor circuit
JPH10117193A (en) Data transmission system
JP2606160B2 (en) Failure detection method for parity check circuit
KR960000936Y1 (en) Cpu malfunction detection system
CN116409265A (en) Vehicle safety state transmission method and system
JPH07110019B2 (en) External input noise signal detector
JPH03105533A (en) Display system for error correction state
CN112799370A (en) Control device, and vehicle-mounted system software restoration method and system