JPH01171365A - 閾値マトリックス生成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル処理によりカラー画像記録を行う
画像処理装置等において使用される閾値マトリックス生
成装置に関し、特に、閾値マトリックスを生成するため
の基本閾値ブロックを格納する記憶装置の利用効率を高
めた閾値マ）　ＩＪフックス成装置に関する。

〔従来の技術〕

たとえば、ディジタルカラー複写機、プリンタ等のカラ
ー画像出力装置においては、黄、マゼンタ及びシアンの
３色、或いは黒を加えた４色の像を重ね合わせることに
よりカラー画像を再現している。

このようなカラー画像出力装置において使用されるカラ
ー画像処理装置においては、中間調を再現するために、
濃度を閾値マ）　ＩＪフックス比較して、濃度を網点ス
クリーンの網点面積に変換するデイザ法が一般に採用さ
れている。このようにカラー画像を網点スクリーンで再
現するとき、各色層のスクリーン間でモアレが生じない
ように、各色層のスクリーン角度は互いに異ならされて
いる。

この場合、前記閾値マ）　ＩＪフックス内容をスクリー
ン角度に応じて切り換える必要がある。この闇値マトリ
ックスの内容を切り換える方式としては、特開昭５８−
８５４３４号公報に記載されているように、各色に対し
て同一の基本間（直マトリックスを用意し、これから任
意のスクリーン角度を有する閾値パターンを発生させる
ものがある。しかしながら、この方式では基本閾値マト
リックスのサイズがある一定の大きさ以上でなければ、
正常な網点パターンが発生しないという問題がある。

そこで、閾値マトリックスのサイズに関係なく出力ドツ
トが常にマトリックスの中心から成長する閾値マトリッ
クス発生装置が、本出願人から特願昭６０−２９００５
５号として提案されている。

この閾値マ）　ＩＪフックス生装置は、所定のスクリー
ン角度を持たせて配列した画像１ペ一ジ分の全閾値マト
リックスが、一定の大きさの基本閾値ブロックに分割さ
れることに着目し、スクリーン角度に応じて、基本閾値
ブロックの行方向アドレスと列方向アドレスを指定する
ことにより、スクリーン角度に対応した閾値を発生させ
るものである。

第３図は黄出力のスクリーン角度が１８，５度とされた
場合における閾１直マトリックス（第４図（ａ）参照）
の配列例を示している。この図から判るように、第４図
ら）に示した２列２０行の基本閾値ブロックが主走査方
向に複数回繰り返されると共に、副走査方向に関しては
、この基本闇値ブロックが主走査方向に所定量づつンフ
トしながら複数回繰り返されるようになっている。すな
わち、基本閾値ブロックの最初に読み出されるデータは
２列毎に異なるようになっている。第５図は、この基本
閾値ブロックが第３図に示した閾値配列において、どの
ように繰り返されているかを示している。

第３図において、ハツチングを施した一つのブロックが
第４図ら〕に示した基本閾値ブロックに対応している。

この場合、行数Ｌ　＝２０．　　列数に＝２゜シフト数
Ｓ＝６となる。また、この場合、始めの基本闇値ブロッ
クからのシフト数は、第５図に示されるように、Ｓ、２
Ｓ、３Ｓ、４Ｓ−Ｌ、　　・・・・・、９Ｓ−２Ｌ、Ｏ
の１０種類である。

異なったスクリーン角度を有する他の色に関しても同様
なことがいえる。

第６図（ａ）、　　（ｂ）は、スクリーン角度が４５度
のマゼンタ出力の場合の閾値マ）　ＩＪフックスび基本
閾値ブロックを示している。この場合のシフト数は、０
、Ｓの２種類である。

また、第７図（ａ）１　ら）は、スクリーン角度が７１
．５度のシアン出力の場合の閾値マトリックス及び基本
閾値ブロックを示している。この場合のシフト数は、ス
クリーン角度が１８．５度の場合と同じ１０種類である
。

更に、第８図は、スクリーン角度が０度の思出力の場合
を示しており、この場合、閾値マトリックスと基本閾値
ブロックは同じのものとなる。

第９図は、前記特願昭６０−２９００５５号に開示され
ている閾値マトリックス発生装置の概略ブロック図を示
している。

図において、１は基本パターンとなる基本閾値ブロック
の閾値データが格納された記憶装置を示している。なお
、この基本闇値ブロックの主走査方向及び副走査の大き
さは、先に述べたようにスクリーン角度によって異なっ
ており、たとえば、スクリーン角度が１８．５度の場合
は２列２０行く第４図ら〕参照）、４５度の場合は４列
８行（第６図（ｂ）参照）。

７１．５度の場合は２列２０行（第７図ら）参照）、０
度の場合は６列６行く第８図参照）の大きさを持ってい
る。したがって、記憶装置１の読み出し位置は、主走査
位置、副走査位置及び出力色に応じて変える必要がある
。このため、記憶装置１の行方向アドレスを指定するた
めの主走査計数装置２及び列方向アドレスを指定するた
めの副走査計数装置３の初期値を、初期値設定装置４に
より設定できるようになっている。

〔発明が解決しようとする問題点〕

ここで、基本闇値ブロックの大きさがＬ行に列であると
き、Ｌ行を表すのに必要なビットＢがｐｌに列を表すの
に必要なビット数かに１マドＩＪックス切換信号ＳＬに
必要なビット数がｍであるとすると、記憶装置１に必要
なアドレスは、！＋に十ｍ−ｎビットとなる。

たとえば、Ｌ＝２０．に＝２であるとすると、β＝５．
に＝１となり、主走査方向に５ビツト、副走査方向に１
ビツトの計６ビツトが必要となる。

一方、基本閾値ブロックが６行６列であるとき、ｆ＝３
．に＝３となり、主走査方向に３ビツト。

副走査方向に３ビツトの計６ピツトが必要となる。

このとき、両方の基本閾値ブロックを読み出すためのア
ドレスは、いずれも計６ピツトであるが、主走査方向と
副走査方向のビットが異なるため、それぞれ独立のアド
レス回路を設ける必要があり、回路が複雑化するという
問題があった。また、主走査方向及び副走査方向に関し
て必要とする最も大きなビット数をそれぞれ割り当てる
ことも考えられるが、この場合、記憶装置１として記憶
容量が大きなメモリを使用しなければならず、コストが
高くなるという問題がある。また、メモリエリアの一部
分しか使用されないので、メモリの利用効率が悪く、ま
たアクセス時間が遅くなる等の問題がある。

本発明は、上述の問題点を解決するために案出されたも
のであって、記憶装置の容量を変更することなく、主走
査或いは副走査方向の最大値が異なる複数のマトリック
スを選択できるようにすることを目的とする。

〔間面点を解決するための手段］ 本発明の闇値マトリックス生成装置は、前記目的を達成
するため、スクリーン角度に対応した複数の基本閾値ブ
ロックが記憶された記憶装置と、該記１、α装置に対し
てアドレス信号を発生する主走査方向アドレス指定手段
及び副走査方向アドレス指定手段と、前記スクリーン角
度に応じて前記主走査方向アドレス指定手段及び副走査
方向アドレス指定手段からのアドレス信号の総ビット数
より少ないビット数のアドレス信号を前記記憶装置に選
択的に供給する切換手段を設けたことを特徴とする。

（作用〕 本発明においては、記憶装置に対するアドレス信号は固
定されたものではなく、選択すべき基本閾値ブロックの
形状に応じて切り換えられる。たとえば、主走査方向が
長く副走査方向が短いときは、主走査方向アドレス指定
手段からの出力のビット数が多く副走査方向アドレス指
定手段からの出力のビット数が少なくなるように選択さ
れる。

また、主、副走査方向の長さが同程度であるときは、主
、副走査方向アドレス指定手段からの出力のビット数が
略等しくなるように選択する。これにより、少ないアド
レスビット数で、記憶装置に格納されている基本閾値ブ
ロックのデータを、スクリーン角度に応じて所定のパタ
ーンで読み出すことが可能となる。

〔実施例〕

以下、図面を参照しながら実施例に基づいて本発明の特
徴を具体的に説明する。

第１図は本発明による閾値マトリックス生成装置の基本
的な構成を示すブロック図である。なお、第９図に示さ
れる先に提案した閾値マトリックス生成装置と対応する
構成には同一符号を付している。

本実施例においても、第９図に示される例と同様に主走
査計数装置２及び副走査計数装置３が設けられるが、こ
れらの計数装置２．３の出力は、直接記憶装置１に供給
されるのではなく、切換装Ｍ５を介して記憶装置１に供
給される。この切換装置５にはｍビットのマ）　ＩＪッ
クス切換信号ＳＬが供給されており、主走査計数装置２
からのβビットの出力及び副走査計数回路３からのにビ
ットの出力から所定のβビットの複数出力が選択され、
記憶装置ｆｌのアドレスとされる。但し、ｐ＝ｎ−ｍ、
ｐ＜β＋・ｋである。

また、主走査計数装置２．副走査計数装置３に対する初
期値もマトリックス切換信号ＳＬに応じて初期値設定装
置４において切り換えられる。なお、マトリックス切換
信号孔は記憶装置１にも供給されている。

第２図は、第１図に示す閾値マトリックス生成装置の具
体的なブロック図を示す。

図において、１ａは基本閾値ブロックが格納された闇値
用ＲＯＭ（読み出し専用メモリ）を示しており、第１図
の記憶装置１に対応している。また、デコーダ５ａ及び
シフタ５ｂが第１図の切換装置５に対応している。シフ
タ５ｈには、主走査計数装置２からの６ビツトの出力及
び副走査計数装置３からの４ビツトの出力がそれぞれ供
給されている。

そして、２ビツトのマトリックス切換信号孔がデコーダ
５ａによりデコードされてシフト信号ＳＦとしてシフタ
５ｂに供給され、シアン５ｂの選択状態を切り換える。

シフタ５ｂは、主、副走査計数装置２．３からの計１０
ビットの出力のうちの連続する任意の９ビツトを選択し
て閾値用ＲＯＭ１ａに出力するもので、たとえば、シフ
トレジスタから構成することができる。そして、このシ
フタ５ｂにおける選択状態はシフト信号ＳＦにより切り
換えられ、たとえば、成る状態では主走査計数装置２か
らのアドレス信号へ、。＋　Ａ２１＋　Ａ２２＋　Ａ２
３＋　Ａ２Ｊ＋　Ａ２Ｓ及び副走査計数装置３からのア
ドレス信号Ａ３゜、　Ａ３１１　Ａ３２１　Ａ３３から
、アドレス信号Ａｚ＋：Ａ２□、　Ａ２３．　Ａ２４．
　Ａ２Ｓ、　Ａ３゜＋Ａ３１＋Ａ３２１　Ａ３３が選択
される。

主走査計数装置２は、たとえば、６ビｙ）のブリセント
可能なカウンタから構成されており、シフトパラメータ
用ＲＯＭ４ａからの出力により、そのカウンタ長及び初
期値がプリセットされ、主走査クロフクＣＫに同期して
アップカウントするようになっている。

シフトパラメータ用ＲＯＭ４ａは、ルックアップテーブ
ル形式となっており、各色に応じて主走査計数装置２の
カウンタ長を何進にするか、シフト数を幾つにするかの
シフトパラメータ及び初期値が記録されている。たとえ
ば、黄及びシアンに対しては１０通りのシフトパターン
が、また、マゼンタ及び黒に対しては２通りのシフトパ
ターンが記録されている。そして、マ）　ＩＪックス切
換信号ＳＬ。

ライン同期信号Ｈｓ　ｙ　ｈ　ｃ及びシフト計数回路４
ｂの出力に応じて各色に応じたシフトパラメータ及び初
期値を出力するようになっている。

シフト計数回路４ｈは、シフト数の変化のパターンを決
めるために設けられており、初期値設定回路４Ｃからの
６ビツトの出力に基づき、たとえば、黄及びシアンに対
しては２列ごとにカウントアツプされる１０進カウンタ
として動作し、マゼンタ及び黒に対しては２列ごとにカ
ウントアツプされる２進カウンタとして動作するように
なっている。

また、初期値設定回路４Ｃからの副走査用の４ビツトの
初期値データは、副走査計数装置３に供給され、副走査
計数装置３を、黄、マゼンタ、シアン及び黒に対して、
それぞれ２進、４進、２進及び６進のカウンタとして動
作させる。これにより、副走査計数装置３からはライン
同期信号Ｈｓ　ｙ　ｎ　ｃに同期して４ビツトのアドレ
ス信号が発生することになる。

上述したように、主走査計数装置２には主走査クロック
ＣＫが供給されており、このクロック毎にシフトパラメ
ータ用ＲＯＭ４ａにより設定されたシフト位置から初期
値設定回路４Ｃにより設定されたＬ行分（第５図参照）
だけ主走査方向の計数が繰り返し行われる。このとき、
１回の主走査が終了するたびに、すなわち、ライン同期
信号Ｈ□Ｔｉｃ毎にソフトパラメータが変更されて主走
査計数装置２に供給される。

このとき、シアン５ｂにより主走査計数装置２及び副走
査計数装置３からの複数の出力のうち任意のものを選択
して出力できるので、複数の基本閾値マトリックスの主
走査或いは副走査方向の最大値が異なる場合でもこれに
対応することができる。

たとえば、基本閾値マトリックスのＬ行が長くに列が短
いときは、主走査計数装置２からの出力のビット数が多
く、副走査計数装置３からの出力のビット数が少なくな
るように選択すればよい。また、Ｌ行に列が同程度であ
るときは、主、副走査計数装置２．３からの出力のビッ
トが略等しくなるように選択すればよい。このように、
閾値用Ｒ○Ｍｌａに対するアドレスは融通性があるので
、記憶装置１の容量に無駄が出ないようにアドレスを割
り振ることができ、記憶容量を増加させる必要はない。

〔発明の効果〕

以上に述べたように、本発明によれば、計数装置等の複
数のアドレス指定手段からの出力から一部の出力を選択
して閾値マトリックス発生用の記）彦装置のアドレスに
割り当てるようにしている。

これにより、記１．α装買を構成するメモリの容量を大
きくすることなく、主走査方向、副走査方向の大きさの
異なる複数の基本量（直ブロックを選択することができ
る。すなわち、小容量のメモリを使用して各形式の基本
閾値ブロックに対応することができるので、メモリコス
トを低減することができる。

【図面の簡単な説明】

第１図は本発明実施例の閾値マトリックス発生装置の基
本的構成を示すブロック図、第２図は同量値マ）　ＩＪ
ックス発生装置の具体的なブロック図、第３図はスクリ
ーン角度が１８．５度の場合の閾値マトリックスの配列
例を示す説明図、第４図（ａ）、　　（ｂ）はスクリー
ン角度が１８．５度の場合の閾値マトリックス及び基本
闇値ブロックの一例を示す説明図、第５図はスクリーン
角度が１８．５度の場合の基本閾値ブロックの配列例を
示す説明図、第６図（ａ）、　　（ｂ）はスクリーン角
度が４５度の場合の閾値マトリックス及び基本閾値ブロ
ックの一例を示す説明図、第７図（ａ）、　　（ｂ）は
スクリーン角度が７１．５度の場合の閾値マ）　ＩＪフ
ックスび基本閾値ブロックの一例を示す説明図、第８図
はスクリーン角度が０度の場合の基本閾値ブロックの一
例を示す説明図、第９図は先に提案された閾値マ）ＩＪ
ックス発生装置の基本的構成を示すブロック図である。 ｌ：記憶装置　　　　２：主走査計数装置３：副走査計
数装置　４：初期値設定装置５：切換装置 特許出願人　　　　　富士ゼロックス株式会社代　　理
　　人　　　　　　　　小　　堀　　　益　（ほか２名
）第６図 （ｄ） （ｂ） 箪８図 策９図

Claims (1)

【特許請求の範囲】
1. １、スクリーン角度に対応した複数の基本閾値ブロック
   が記憶された記憶装置と、該記憶装置に対してアドレス
   信号を発生する主走査方向アドレス指定手段及び副走査
   方向アドレス指定手段と、前記スクリーン角度に応じて
   前記主走査方向アドレス指定手段及び副走査方向アドレ
   ス指定手段からのアドレス信号の総ビット数より少ない
   ビット数のアドレス信号を前記記憶装置に選択的に供給
   する切換手段を設けたことを特徴とする閾値マトリック
   ス生成装置。