JPH01171029A - Microprogram controller - Google Patents
Microprogram controllerInfo
- Publication number
- JPH01171029A JPH01171029A JP33297487A JP33297487A JPH01171029A JP H01171029 A JPH01171029 A JP H01171029A JP 33297487 A JP33297487 A JP 33297487A JP 33297487 A JP33297487 A JP 33297487A JP H01171029 A JPH01171029 A JP H01171029A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- control
- data processor
- information
- main routine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 15
- 230000010365 information processing Effects 0.000 claims description 5
- 230000015654 memory Effects 0.000 abstract description 7
- 241000134074 Resultomonas Species 0.000 abstract 1
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は情報処理装置に係り、特にそのマイクロプログ
ラムコントロール方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an information processing device, and particularly to a microprogram control method thereof.
[従来の技術]
従来のマイクロプログラム制御方式の情報処理装置にお
いては、制御に関する情報の記憶は、読み出し専用マイ
クロプログラムに保持するか、書き込み可能なマイクロ
プログラム制御記憶装置にあらかじめ書き込み、これを
順次読み出してデータ処理装置を制御していた。また、
マイクロプログラムサブルーチン使用については、リタ
ーンアドレスレジスタにあらかじめ設定しておいたアド
レスにしたがいメインのマイクロプログラム処理を行う
方式となっていた。[Prior Art] In a conventional microprogram control type information processing device, control information is stored in a read-only microprogram or written in advance in a writable microprogram control storage device and read out sequentially. was used to control data processing equipment. Also,
Regarding the use of microprogram subroutines, the main microprogram processing was performed according to an address set in advance in a return address register.
[発明が解決しようとする問題点]
上述した従来のマイクロプログラム制御方式では、一種
類のマイクロプログラム制御記憶を使用して読み出され
た制御記憶によりデータ処理Heを動作させるので、デ
ータ処理装置の状態や演算結果により制御記憶の一部を
変化させたり、あらかじめセットしておいたリターンア
ドレス以外のメインルーチンのアドレスに復帰するよう
なことは不可能でありダイナミックなマイクロプログラ
ム制御がてきないという欠点を持っていた。[Problems to be Solved by the Invention] In the conventional microprogram control method described above, the data processing He is operated by the control memory read out using one type of microprogram control memory. The drawback is that it is impossible to change part of the control memory depending on the state or calculation result, or to return to a main routine address other than a preset return address, making it impossible to perform dynamic microprogram control. I had.
[問題点を解決するための手段]
本発明はマイクロプログラム制御方式の情報処理装置に
おいて、書込可能なマイクロプログラム制御記憶装置と
、読み出し専用のマイクロプログラム制御記憶装置と、
マイクロプログラムリターンアドレス記+9.装置と、
これらのマイクロプログラム制御記憶装置内の制御情報
のうちいずれかを選択する読み書き可能なマイクロプロ
グラムスイッチレジスタとを有し、マイクロプログラム
スイッチレジスタの情報により前述3種のマイクロプロ
グラム制御記憶装置からの制御情報を選択してデータ処
理装置を動作させることを要旨とする。[Means for Solving the Problems] The present invention provides a microprogram control type information processing device that includes a writable microprogram control storage device, a read-only microprogram control storage device,
Microprogram return address +9. a device;
It has a readable/writable microprogram switch register that selects any of the control information in these microprogram control storage devices, and the control information from the three types of microprogram control storage devices mentioned above is controlled by the information in the microprogram switch register. The gist is to select and operate the data processing device.
口実旋削] 次に本発明について、図面を参照して説明する。Pretext turning] Next, the present invention will be explained with reference to the drawings.
添付図は本発明の一実施例を示すブロック図である。添
付図の情報処理装置ではマイクロプログラムスイッチレ
ジスタ20の値により、読み出し専用マイクロプログラ
ム制御記憶装置11か、書き込み可能マイクロプログラ
ム制御記憶装置12のデータをマルチプレクサ15て選
択し、同様にマイクロプログラムメインルーチンからサ
ブルーチンへ分岐し、これとは逆にメインルーチンへ復
帰する場合にはマイクロプログラムリターンアドレス記
憶装置13のデータをマルチプレクサ15て選択し、マ
イクロプログラムデータレジスタ14ヘセツトする。マ
イクロブロクラムデータレジスタ14内のデータは制御
バス110を介して、データ処理装置10に送出され、
データ処理装置lOを制御する。The attached figure is a block diagram showing one embodiment of the present invention. In the information processing apparatus shown in the attached figure, the data in the read-only microprogram control storage device 11 or the writable microprogram control storage device 12 is selected by the multiplexer 15 according to the value of the microprogram switch register 20, and data is similarly output from the microprogram main routine. When branching to a subroutine and, conversely, returning to the main routine, the data in the microprogram return address storage device 13 is selected by the multiplexer 15 and set in the microprogram data register 14. The data in the microblock data register 14 is sent to the data processing device 10 via the control bus 110,
Controls the data processing device IO.
書き込み可能なマイクロプログラムスイッチレジスタ2
0の値は、データ処理装置10の状態や演算結果により
読み出し専用マイクロプログラム記憶装置11からの制
御データを部用するか、書き込み可能マイクロプログラ
ム記憶装置12からの制御データを使用するか、あるい
はサブルーチンへ分・枝してメインルーチンへ復帰する
場合ではマイクロプログラムリターンアドレス記憶装置
13からのリターンアドレスを使用して制御情報を出力
するかをユーザの使用目的に応じて可能となる。Writable microprogram switch register 2
A value of 0 indicates whether the control data from the read-only microprogram storage device 11, the control data from the writable microprogram storage device 12, or the subroutine is used depending on the state of the data processing device 10 or the calculation result. When branching to the main routine and returning to the main routine, it is possible to output control information using the return address from the microprogram return address storage device 13, depending on the user's purpose.
[発明の効果コ
以上説明したように、本発明は3種類のマイクロプログ
ラム制御記憶装置を持ち、これらをマイクロプログラム
スイッチレジスタの値に従い選択することて、データ処
理装置の状態、演算結果、またはマイクロプログラムメ
インルーチンからサブルーチンへの分岐などに関しデー
タ処理装置を制御できるので、サブルーチンの途中ての
状態や、演算結果等によりマイクロプログラムの分岐が
生じ、サブルーチンからメインルーチンにリターンした
後の処理が異なるときても、メインルーチンで種々の処
理を高速で行える。また、制御記憶からの制御データを
変化させてデータ処理装置を多用に制御することができ
るという効果が生じる。[Effects of the Invention] As explained above, the present invention has three types of microprogram control storage devices, and by selecting one of these according to the value of the microprogram switch register, the state of the data processing device, the result of operation, or the The data processing device can be controlled in relation to branching from the program main routine to subroutines, etc., so when a microprogram branch occurs due to the state in the middle of a subroutine or the result of an operation, and the processing after returning from the subroutine to the main routine is different. However, various processes can be performed at high speed in the main routine. Furthermore, there is an effect that the data processing device can be controlled in many ways by changing the control data from the control memory.
添付図は本発明の一実施例を示すブロック図である。
10・・・・データ処理装置、
11・・・・読み出し専用マイクロプログラム記憶装置
、
12・・・・書き込み可能マイクロプログラム記憶装置
、
13・・・・マイクロプログラムリターンアドレス記憶
装置、
14・・・・マイクロプログラムデータレジスタ、15
・・・・マルチプレクサ、
16・・・・マルチプレクサ、
18・・・・マイクロプログラムネクストアドレスレジ
スタ、
20・・・マイクロプログラムスイッチレジスタ、21
・・・・マイクロプログラムリターン機構コントロール
回路。
特許出願人 日本電気株式会社
代理人 弁理士 桑 井 清 −The attached figure is a block diagram showing one embodiment of the present invention. 10...Data processing device, 11...Read-only microprogram storage device, 12...Writable microprogram storage device, 13...Microprogram return address storage device, 14... Microprogram data register, 15
...Multiplexer, 16...Multiplexer, 18...Microprogram next address register, 20...Microprogram switch register, 21
...Microprogram return mechanism control circuit. Patent Applicant: NEC Corporation Representative, Patent Attorney: Kiyoshi Kuwai −
Claims (1)
書込可能なマイクロプログラム制御記憶装置と、 読み出し専用のマイクロプログラム制御記憶装置と、 マイクロプログラムリターンアドレス記憶装置と、 これらのマイクロプログラム制御記憶装置内の制御情報
のうちいずれかを選択する読み書き可能なマイクロプロ
グラムスイッチレジスタとを有し、マイクロプログラム
スイッチレジスタの情報により前述3種のマイクロプロ
グラム制御記憶装置からの制御情報を選択してデータ処
理装置を動作させることを特徴とするマイクロプログラ
ム制御装置。[Claims] In a microprogram control type information processing device,
A writable microprogram control storage device, a read-only microprogram control storage device, a microprogram return address storage device, and a read/write device for selecting any of the control information in these microprogram control storage devices. 1. A microprogram control device comprising a microprogram switch register, and operating a data processing device by selecting control information from the aforementioned three types of microprogram control storage devices based on information in the microprogram switch register.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33297487A JPH01171029A (en) | 1987-12-25 | 1987-12-25 | Microprogram controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33297487A JPH01171029A (en) | 1987-12-25 | 1987-12-25 | Microprogram controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01171029A true JPH01171029A (en) | 1989-07-06 |
Family
ID=18260902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33297487A Pending JPH01171029A (en) | 1987-12-25 | 1987-12-25 | Microprogram controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01171029A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5043854A (en) * | 1973-08-21 | 1975-04-19 | ||
JPS5520534A (en) * | 1978-07-28 | 1980-02-14 | Nec Corp | Data processor |
JPS6279527A (en) * | 1985-10-03 | 1987-04-11 | Nec Corp | Microprogram control device |
-
1987
- 1987-12-25 JP JP33297487A patent/JPH01171029A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5043854A (en) * | 1973-08-21 | 1975-04-19 | ||
JPS5520534A (en) * | 1978-07-28 | 1980-02-14 | Nec Corp | Data processor |
JPS6279527A (en) * | 1985-10-03 | 1987-04-11 | Nec Corp | Microprogram control device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6027964A (en) | Memory access control circuit | |
KR950016066A (en) | Integrated circuit with digital processor and Viterbi decoder with shared memory | |
JPH01171029A (en) | Microprogram controller | |
US5726895A (en) | Combined two computer system | |
JPS59226958A (en) | Memory device | |
JPS58142464A (en) | Microprocessor | |
JPS61125275A (en) | Picture signal processing device | |
KR100482360B1 (en) | System and Address Mapping Method with RAM and ROM | |
JPH0241522A (en) | Function arithmetic processor | |
JPS55153053A (en) | Information processor | |
JPH08314801A (en) | Memory managing system | |
JPS63225836A (en) | Storage device | |
JPS5839347A (en) | Processor | |
JPS5856123B2 (en) | Sequence control device | |
JPH0581018A (en) | Auxiliary processor | |
JPS62114185A (en) | Memory lsi constituting system | |
JPS62209639A (en) | Memory modification writing circuit | |
JPH01251108A (en) | Sequence controller device | |
JPH0358222A (en) | Display list processing mechanism | |
JPH06103154A (en) | Shared memory controller | |
JPS6226549A (en) | Memory circuit | |
JPH0355646A (en) | Data storage circuit | |
JPS6379157A (en) | Peripheral device | |
JPS6012657B2 (en) | Storage device | |
JPS63276637A (en) | Memory contents arithmetic processing system in debug program |