JPH01166576A

JPH01166576A - Horizontal photo detector

Info

Publication number: JPH01166576A
Application number: JP62325056A
Authority: JP
Inventors: Tetsuo Morita; 哲郎森田
Original assignee: Optoelectronics Technology Research Laboratory
Current assignee: Optoelectronics Technology Research Laboratory
Priority date: 1987-12-22
Filing date: 1987-12-22
Publication date: 1989-06-30

Abstract

PURPOSE:To prevent interference between adjacent devices, to enable rapid response and to form a wiring layer easily by forming conductive impurity regions which extend to photo detecting sections in regions provided at a specified interval. CONSTITUTION:When light impinges on a photo detecting region between ohmic electrodes 5a1 and 5b1, an electron/hole pair generates in a high resistance layer 3. Bias is applied to a p-type region 71 through a wiring layer 111. Holes among carriers generated by incident light is absorbed by the region 71 which is formed on the surface of the layer 3. Electrodes 5a1, 5a2, 5a3 are formed in n-type impurity regions 4a1, 4a2, 4a3. N-type impurity regions 4b1, 4b2, 4b3, are provided with ohmic electrodes 5b1, 5b2, 5b3, respectively.

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は入射光を受けて発生するキャリアが、光の入射
方向と直交する方向に走行する横型受光素子に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a horizontal light-receiving element in which carriers generated upon receiving incident light travel in a direction perpendicular to the direction of incidence of light.

[Conventional technology]

受光素子としてはｐｉｎホトダイオードやアバランシェ
ホトダイオードなど、各種のものが知られている。この
ような受光素子では、通常は不純物領域が縦方向に積層
されており（縦型受光素子）、入射光により発生したキ
ャリアは入射される光と平行する方向に走行する。Various types of light receiving elements are known, such as pin photodiodes and avalanche photodiodes. In such a light receiving element, impurity regions are usually stacked vertically (vertical light receiving element), and carriers generated by incident light travel in a direction parallel to the incident light.

これに対して、不純物領域を半導体基板の表面に沿って
形成し、入射光により発生したキャリアが入射光と直交
する方向に走行するようにした横型受光素子も知られて
いる。これによれば、半導体基板における素子分離が容
易であり、従って集積回路中に組み込むのに適している
。On the other hand, a horizontal light-receiving element is also known in which an impurity region is formed along the surface of a semiconductor substrate so that carriers generated by incident light travel in a direction perpendicular to the incident light. According to this, it is easy to separate elements on a semiconductor substrate, and therefore it is suitable for being incorporated into an integrated circuit.

第３図は従来の横型受光素子の一例の断面図である。図
示の通り、インジウムリン（ＩｎＰ）単結晶などの半絶
縁性の基板１上には、インジウムリン（ＩｎＰ）、ガリ
ウムヒ素（Ｇａ　Ａｓ　）などを結晶成長させたホール
（正孔）吸収用のｐ型層２が形成され、更にその上には
インジウムガリウムヒ素（Ｉｌ　Ｇａ　Ａｓ　）などを
結晶成長させた高抵抗層（ｉ層）３が形成され、光吸収
層をなしている。そして、この表面側には所定の間隔を
あけてｎ型不純物領域４４．４４　　がイオａｔ’　　
ｂｌ　　　ａ２’　　ｂ２ン注入により形成されている。なお、電極５，１゜５．
５　５　はそれぞれｎ型不純物領域４，１゜ｂｌ　　　
　　ａ２’　　　　ｂ２４．４　４　にオーミック接触する信号取出ｂｌ　　　
ａ２’　　ｂ２用の電極である。FIG. 3 is a sectional view of an example of a conventional horizontal light receiving element. As shown in the figure, on a semi-insulating substrate 1 such as an indium phosphide (InP) single crystal, there is a hole-absorbing plating material made of indium phosphide (InP), gallium arsenide (GaAs), etc., grown as a crystal. A mold layer 2 is formed, and a high-resistance layer (i-layer) 3 made of crystal-grown indium gallium arsenide (IlGaAs) or the like is further formed thereon, and serves as a light absorption layer. On this surface side, n-type impurity regions 44.44 are formed at predetermined intervals.
It is formed by bla2'b2 implantation. In addition, the electrode 5,1°5.
5 5 are n-type impurity regions 4 and 1°bl, respectively.
a2' b2 4.4 Signal extraction bl in ohmic contact with 4
This is an electrode for a2' b2.

このような横型受光素子において、受光領域Ａに入射光
（ｈν）が当たると、高抵抗層３において電子／正孔対
が発生する。ところで、このキャリアは一般的には受光
領域Ａの表面から２〜３μｍの深さまでの領域で発生し
、発生したキャリアはｎ型不純物領域４　とｎ型不純物
領域４，１の間の電界によって移動する。In such a horizontal light-receiving element, when the light-receiving region A is hit by incident light (hv), electron/hole pairs are generated in the high-resistance layer 3. By the way, these carriers are generally generated in a region up to a depth of 2 to 3 μm from the surface of the light-receiving region A, and the generated carriers are moved by the electric field between the n-type impurity region 4 and the n-type impurity regions 4 and 1. do.

ここで、光入力により発生したキャリアは電子と正孔（
ホール）を含むが、一般に第３図のような受光素子では
、電子の易動度が高いが正孔の易動度は低い。そこで、
高速応答を実現するために、第３図のように高抵抗層３
の下側に正孔吸収用のｐ型層２を配設し、発生した正孔
をこれに吸収するようにしている。その際、ｐ型層２を
高抵抗層３の下側に形成しておくと、互いに隣接する受
光素子がこれによって接続されてしまう。そこで、従来
は第３図のように素子間に溝６を形成し、隣接する素子
の分離を図っている（Ａｐｐｌ、　Ｐｈｙｓ。Here, carriers generated by optical input are electrons and holes (
Generally, in a light receiving element as shown in FIG. 3, the mobility of electrons is high, but the mobility of holes is low. Therefore,
In order to achieve high-speed response, a high-resistance layer 3 is used as shown in Figure 3.
A hole-absorbing p-type layer 2 is provided below the p-type layer 2, and the generated holes are absorbed by the p-type layer 2. At this time, if the p-type layer 2 is formed below the high-resistance layer 3, mutually adjacent light receiving elements will be connected thereby. Therefore, conventionally, grooves 6 are formed between elements as shown in FIG. 3 to separate adjacent elements (Appl, Phys.

Ｌｅｔｔ、４６　（１２）１９８５．Ｐ、１１６４）。Lett, 46 (12) 1985. P, 1164).

[Problem that the invention seeks to solve]

しかしながら、このように素子分離のための溝を形成す
ると、この上に形成される配線層が段差によって切れた
りすることがあった。また、表面を平坦化するためには
製造工程が多くなり、コスト高になるという問題があっ
た。このように、易動度の低いキャリアを吸収する層（
ｐ型層２）を光吸収層（高抵抗層３）の下側に設けると
、隣接する素子が影響しあうことは避けられず、また素
子を分離するために溝を形成すると、配線層の形成など
が難しくなることは避けられなかった。However, when grooves for element isolation are formed in this manner, the wiring layer formed thereon may be cut due to the step. Furthermore, there is a problem in that the number of manufacturing steps required to flatten the surface increases the cost. In this way, a layer that absorbs carriers with low mobility (
If the p-type layer 2) is provided below the light absorption layer (high resistance layer 3), it is inevitable that adjacent elements will influence each other, and if a groove is formed to separate the elements, the wiring layer will be damaged. It was inevitable that the formation would become difficult.

そこで本発明は、隣接する素子が互いに干渉しあうこと
なく、高速応答が可能であって、しかも配線層の形成な
どを容易に行なうことのできる横型受光素子を提供する
ことを目的とする。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a horizontal light-receiving element that is capable of high-speed response without adjacent elements interfering with each other, and in which wiring layers can be easily formed.

[Means for solving problems]

本発明に係る横型受光素子は、半導体基板の表面に沿っ
て少なくとも２つの第１導電型不純物領域を所定の間隔
をあけて形成し、所定の間隔の領域に入射光を受けるた
めの受光部を形成した横型受光素子において、所定の間
隔の領域には受光部に延びる第２導電型不純物領域が形
成されていることを特徴とする。A horizontal light receiving element according to the present invention includes at least two impurity regions of the first conductivity type formed at a predetermined interval along the surface of a semiconductor substrate, and a light receiving portion for receiving incident light in the region at a predetermined interval. The formed horizontal light-receiving element is characterized in that second conductivity type impurity regions extending to the light-receiving portion are formed in regions at predetermined intervals.

[Effect]

本発明の構成によれば、一対の第１導電型不純物領域の
間の受光領域に、易動度の低いキャリア吸収用の領域が
配設されるので、高速応答が可能になる。また、素子分
離のための溝などを設ける必要がないので、配線層が切
れたりすることもない。According to the configuration of the present invention, a carrier absorption region with low mobility is provided in the light receiving region between the pair of first conductivity type impurity regions, so that high-speed response is possible. Furthermore, since there is no need to provide trenches or the like for element isolation, the wiring layer will not be cut.

〔Example〕

以下、添付図面の第１図および第２図を参照して、本発
明の詳細な説明する。なお、図面の説明において同一要
素には同一符号を付し、重複する説明を省略する。Hereinafter, the present invention will be described in detail with reference to FIGS. 1 and 2 of the accompanying drawings. In addition, in the description of the drawings, the same elements are given the same reference numerals, and redundant description will be omitted.

第１図は本発明の実施例に係る横型受光素子の構成を示
し、同図（ａ）は平面図、同図（ｂ）はそのＡ−Ａ線断
面図である。図示の通り、半絶縁性の基板１上には直接
に高抵抗層３がエピタキシャル成長されており、正孔吸
収用の層は介在されていない。そして、ｎ型不純物領域
５’ａｌ’　　５ｂｌ’５　　５．５　　５　　の間に
は、それぞれ正孔ａ２°　ｂ２　　　ａ３’　　ｂ３吸収用のｐ型領域７　．７　．７　　が設けられている
。ここで、ｐ型領域７　．７　．７　　の不純物濃度は
、１０〜１０１９／ｃＩＩ＋３オーダーに設定されてい
る。ｎ型不純物領域４　４　４　のａｌ’　　ａ２’　
　ａ３それぞれにはオーミック電極５　５　５　がａｌ’　　
ａ２°　ａ３形成され、配線層８　８　８　を介して外部ａｌ’　　
ａ２’　　ａ３端子に接続されている。また、ｎ型不純物領域４　．４
　．４　　のそれぞれにはオーミック電極ｂｌ　　　ｂ
２　　　ｂ３５　．５　．５　　がそれぞれ形成され、配線層ｂｌ　
　　ｂ２　　　ｂ３８　．８　．８　　を介して外部端子に接続されてｂｌ
　　　ｂ２　　　ｂ３いる。ｐ型領域７，７２．７３の端部はコンタ■ クト領域９．９゜、９３となり、オーミック電極１０　
．１０　．１０３を介して配線層１１、。FIG. 1 shows the configuration of a horizontal light-receiving element according to an embodiment of the present invention, with FIG. 1(a) being a plan view and FIG. 1(b) being a sectional view taken along the line A--A. As shown in the figure, a high-resistance layer 3 is epitaxially grown directly on a semi-insulating substrate 1, with no hole absorption layer interposed therebetween. Between the n-type impurity regions 5'al'5bl'5 5.5 5 , there are p-type regions 7 . 7. 7 is provided. Here, p-type region 7. 7. The impurity concentration of 7 is set on the order of 10 to 1019/cII+3. al'a2' of n-type impurity region 4 4 4
a3 Each has an ohmic electrode 5 5 5 al'
a2° a3 is formed, and external al' is formed via the wiring layer 8 8 8
Connected to the a2' and a3 terminals. Further, n-type impurity region 4. 4
．． 4 each has an ohmic electrode bl b
2 b3 5. 5. 5 are formed respectively, and the wiring layer bl
b2 b3 8. 8. 8 is connected to the external terminal via bl
b2 b3 There is. The ends of the p-type regions 7, 72, 73 become contact regions 9.9°, 93, and the ohmic electrodes 10
．． 10. wiring layer 11 through 103;

１１．１１３に接続されている。Connected to 11.113.

次に、第１図に示す実施例の作用を、図中の左側の受光
素子を例にして説明する。Next, the operation of the embodiment shown in FIG. 1 will be explained using the light receiving element on the left side of the figure as an example.

オーミック電極５　とオーミック電極５ｂ１に挾ｌまれた受光領域に光が入射されると、高抵抗層３中で電
子／正孔対が発生する。ここで、オーミック電極５　に
は配線層８ａ□を介して例えば５ｖのｌバイアスを印加しておき、オーミック電極５ｂｌは配線
層８ｂ１を介してアースしておくと、キャリアはこの電
界によって横方向に走行する。ところで、正孔に比べて
電子の易動度は高く、従って電子のみを有効なキャリア
としておくと、高速応答をさせることが可能になる。When light enters the light receiving region sandwiched between the ohmic electrodes 5 and 5b1, electron/hole pairs are generated in the high resistance layer 3. Here, if a l bias of, for example, 5V is applied to the ohmic electrode 5 via the wiring layer 8a□, and the ohmic electrode 5bl is grounded via the wiring layer 8b1, carriers are horizontally moved by this electric field. Run. Incidentally, the mobility of electrons is higher than that of holes, and therefore, if only electrons are used as effective carriers, high-speed response can be achieved.

そこで、本実施例ではｐ型領域７□に配線層１１、を介
して例えば２．５ｖのバイアスを印加しておく。すると
、光入射により発生したキャリアのうちの正孔は、高抵
抗層３の表面に形成されたｐ型領域７□に吸収される。Therefore, in this embodiment, a bias of, for example, 2.5 V is applied to the p-type region 7□ via the wiring layer 11. Then, holes among carriers generated by the incident light are absorbed by the p-type region 7□ formed on the surface of the high-resistance layer 3.

このため、電子のみが有効なキャリアとして働くことな
る。実験によれば、パルス状の光入射に対して、１００
　ｐｓｅｃで立ち上がる出力パルスを得ることができた
。これは、第３図に示す従来例と同等程度、あるいはそ
れ以上の特性となっている。Therefore, only electrons act as effective carriers. According to experiments, 100
It was possible to obtain an output pulse rising at psec. This is a characteristic comparable to or better than that of the conventional example shown in FIG.

上記実施例によれば、素子分離のために溝を形成する必
要が全くない。このため、基板１の表面上に配線層を形
成しても、段差によって切れたりすることがない。また
、表面を平坦化させることは全く不要になる。According to the above embodiment, there is no need to form grooves for element isolation. Therefore, even if a wiring layer is formed on the surface of the substrate 1, it will not be cut due to differences in level. Also, there is no need to flatten the surface.

第２図は変形例の平面図である。同図（ａ）の横型受光
素子では、ｐ型領域７がジグザグに形成されており、従
って正孔を効率よく吸収することが可能になっている。FIG. 2 is a plan view of a modified example. In the horizontal light-receiving element shown in FIG. 3A, the p-type region 7 is formed in a zigzag pattern, which makes it possible to efficiently absorb holes.

同図（ｂ）の横型受光素子では、ｐ型領域７が３本にな
っている。この例によっても、正孔を効率よく吸収し、
易動度の高い電子のみを有効なキャリアとし、高速応答
させることが可能になっている。In the horizontal light-receiving element shown in FIG. 3B, there are three p-type regions 7. This example also shows that holes can be efficiently absorbed,
Only highly mobile electrons are used as effective carriers, making it possible to achieve high-speed response.

本発明は上記の実施例に限定されず、種々の変形が可能
である。The present invention is not limited to the above embodiments, and various modifications are possible.

例えば、実施例のように複数の受光部を配設したものだ
けでなく、単一の受光部のみを有する横型受光素子にも
適用できる。基板は化合物半導体に限らず、シリコンな
どであってもよい。For example, the present invention can be applied not only to a device having a plurality of light receiving sections as in the embodiment, but also to a horizontal light receiving element having only a single light receiving section. The substrate is not limited to a compound semiconductor, and may be made of silicon or the like.

〔Effect of the invention〕

以上、詳細に説明した通り、本発明の横型受光素子によ
れば、一対の第１導電型不純物領域の間の受光領域に、
易動度の低いキャリア吸収用の領域が配設されるので、
高速応答が可能になる。また、素子分離のための溝など
を設ける必要がないので、配線層が切れたりすることも
ない。従って、隣接する素子が互いに干渉しあうことな
く、高速応答が可能であって、しかも配線層の形成など
を容品に行なうことができる効果がある。As described above in detail, according to the horizontal light receiving element of the present invention, in the light receiving region between the pair of first conductivity type impurity regions,
Since a region for absorbing carriers with low mobility is provided,
Enables high-speed response. Furthermore, since there is no need to provide trenches or the like for element isolation, the wiring layer will not be cut. Therefore, adjacent elements do not interfere with each other, high-speed response is possible, and wiring layers can be formed in a compact manner.

[Brief explanation of the drawing]

第１図は本発明の実施例に係る横型受光素子の平面図お
よび断面図、第２図は変形例の平面図、第３図は従来例
の断面図である。１・・・基板、３・・・高抵抗層、４　〜４４ａｌ’　
　　ａ３°　ｂＪ〜４，３・・・ｎ型不純物領域、”５ａｌ〜５ａ３゜５
ｂ”ｂｌ〜５，３・・・オーミック電極、６・・・岬、
７．７〜７　・・・ｐ型領域、８．８ａ工〜８ａ３．　
　　．１３　　　　　　　　ａ８．８ｂ、〜８ｂ３・・・配線層、９，９□〜９３・・
・コンタクト領域、１０，１０１〜１ｏ３・・・オーミ
ック電極、１１．１１　〜１１３・・・配線層。 ■FIG. 1 is a plan view and a sectional view of a horizontal light receiving element according to an embodiment of the present invention, FIG. 2 is a plan view of a modified example, and FIG. 3 is a sectional view of a conventional example. DESCRIPTION OF SYMBOLS 1... Substrate, 3... High resistance layer, 4-44al'
a3° bJ ~4,3...n-type impurity region, "5al~5a3°5
b"bl~5,3...Ohmic electrode, 6...Misaki,
7.7-7...p-type region, 8.8a-8a3.
．． 13a 8.8b, ~8b3... wiring layer, 9,9□~93...
- Contact region, 10,101 to 1o3... Ohmic electrode, 11.11 to 113... Wiring layer. ■

Claims

[Claims] 1. At least two impurity regions of the first conductivity type are formed at a predetermined interval along the surface of a semiconductor substrate, and a light receiving portion is provided for receiving incident light in the region at the predetermined interval. In the horizontal light receiving element configured, a second conductivity type impurity region extending to the light receiving portion is formed in the region at the predetermined interval. 2. The horizontal light-receiving element according to claim 1, wherein the first conductivity type region is an n-type region, and the second conductivity type region is a p-type region.