JPH01161851A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH01161851A
JPH01161851A JP32063087A JP32063087A JPH01161851A JP H01161851 A JPH01161851 A JP H01161851A JP 32063087 A JP32063087 A JP 32063087A JP 32063087 A JP32063087 A JP 32063087A JP H01161851 A JPH01161851 A JP H01161851A
Authority
JP
Japan
Prior art keywords
semiconductor
film
oxidation
side wall
selectively
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32063087A
Other languages
Japanese (ja)
Inventor
Toshiyuki Nishihara
利幸 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32063087A priority Critical patent/JPH01161851A/en
Publication of JPH01161851A publication Critical patent/JPH01161851A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

PURPOSE:To make a bird's beaks and defects in a LOCOS edge part hardly develop by a method wherein, after a side wall consisting of semiconductor is formed on the side wall of a three-layer laminated film formed by laminating selectively a semiconductor oxide film, a semiconductor film and an oxidation- resistant film on a semiconductor substrate, the side wall and the semiconductor substrate are selectively oxidized using the oxidation-resistant film as a mask to form an element isolation insulating film. CONSTITUTION:A semiconductor oxide film 2, a semiconductor film 10 and an oxidation-resistant film 3 are formed on a semiconductor substrate 1 and this laminated film is selectively etched to form an aperture 6, which is used as an interelement isolation region. At this time, the substrate 1 is exposed by slightly overetching. Then, polySi is deposited to form a semiconductor layer 7 and the layer 7 is selectively etched to form a side wall 4 consisting of semiconductor on the side wall of the three-layer laminated film. Then, a channel stop region is formed by ion implantation and the side wall 4 and the substrate 1 are selectively oxidized using the film 3 as a mask. Thereby, an element isolation insulating film 5 is formed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関する。本発明は、
例えば、半導体LSIの素子間分離領域を形成する製造
方法に適用でき、特に素子分離絶縁膜を形成する際(具
体的には熱酸化時)、分離領域の端部いわゆるロコスエ
ツジ部に欠陥が発生すること等を防止できる半導体装置
の製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device. The present invention
For example, it can be applied to a manufacturing method for forming an isolation region between elements of a semiconductor LSI, and in particular, when forming an isolation insulating film (specifically, during thermal oxidation), defects occur at the so-called loco edge portion at the end of the isolation region. The present invention relates to a method for manufacturing a semiconductor device that can prevent such problems.

〔発明の概要〕[Summary of the invention]

本発明は、半導体基体上に半4体酸化膜、半導体膜及び
耐酸化膜を選択的に積層させることで形成した3層の積
層膜の側壁に半導体からなるサイドウオールを形成した
後、耐酸化膜をマスクにして選択的に酸化して素子分離
絶縁膜を形成することにより、半導体酸化膜を薄く形成
でき、バーズビークの発生がほとんどな(、かつロコス
エツジ部の欠陥の発生がほとんど生じない半導体装置を
、容易な工程で得られるようにしたものである。
In the present invention, after forming a sidewall made of a semiconductor on the side wall of a three-layer laminated film formed by selectively laminating a semi-quadramid oxide film, a semiconductor film, and an oxidation-resistant film on a semiconductor substrate, By selectively oxidizing the film as a mask to form an element isolation insulating film, it is possible to form a thin semiconductor oxide film, thereby creating a semiconductor device with almost no bird's beak (and almost no defects at the locus edge). can be obtained through a simple process.

〔発明の背景〕[Background of the invention]

半導体装置の分野においては、素子の微細化、例えばL
SIの素子微細化に伴い、−層バーズビークが生じにく
い素子分離法が求められている。
In the field of semiconductor devices, element miniaturization, such as L
With the miniaturization of SI elements, there is a need for an element isolation method that is less likely to cause -layer bird's beak.

素子分離法の一手段としては、特開昭61−74350
号に記載されたものがあり、これにはサイドウォールを
形成せずに素子分離絶縁膜を形成する技術が記載されて
いる。また有力な一手段としては、第3図Ta>に示す
ように、例えば5iJ4からなる耐酸化膜3及び例えば
SiO□からなる半導体酸化膜2の側壁に半導体(例え
ばポリSi)からなるサイドウオール4を形成するもの
があり、これによりバーズビークの発生を抑えようとす
るものがある。具体的には第3図(b)に示す例えばS
iO□からなる素子分離絶縁膜5を形成する際(熱酸化
時)、上記サイドウオール4により該サイドウオール4
が全て酸化されるまで半導体酸化膜2中に酸素を侵入さ
せないで、バーズビークの発生を抑えるものである。(
なお、第3図Tag、 (b)において、1は例えばS
iからなる半導体基体である。) 以下、従来技術について更に具体的に説明する。
As a means of element isolation method, Japanese Patent Application Laid-Open No. 61-74350
This paper describes a technique for forming an element isolation insulating film without forming sidewalls. Further, as a promising means, as shown in FIG. 3 Ta, a side wall 4 made of a semiconductor (for example, poly-Si) is formed on the side wall of the oxidation-resistant film 3 made of, for example, 5iJ4 and the semiconductor oxide film 2 made of, for example, SiO□. There are some methods that try to suppress the occurrence of bird's beaks. Specifically, for example, S shown in FIG. 3(b)
When forming the element isolation insulating film 5 made of iO□ (during thermal oxidation), the sidewall 4 is
This prevents oxygen from entering the semiconductor oxide film 2 until it is completely oxidized, thereby suppressing the occurrence of bird's beaks. (
In addition, in FIG. 3 Tag, (b), 1 is, for example, S
A semiconductor substrate consisting of i. ) The prior art will be explained in more detail below.

第4図(a)〜(e)は従来の半導体装置の製造方法を
説明するための図である。
FIGS. 4(a) to 4(e) are diagrams for explaining a conventional method of manufacturing a semiconductor device.

これらの図において、第3図(a)、 (b)と同一符
号は同一または相当部分を示し、6は開口、7は例えば
ポリSiからなる半導体層である。
In these figures, the same reference numerals as in FIGS. 3(a) and 3(b) indicate the same or corresponding parts, 6 is an opening, and 7 is a semiconductor layer made of poly-Si, for example.

次に、その製造方法について説明する。Next, the manufacturing method will be explained.

まず第4図(a)に示すように、熱酸化等により半導体
基体1上に例えば膜厚300人の半導体酸化膜2を形成
した後、例えばCVD法により半導体酸化膜2上にSi
、N、を堆積して例えば膜厚1000人の耐酸化膜3を
形成する。
First, as shown in FIG. 4(a), after forming a semiconductor oxide film 2 with a thickness of, for example, 300 on a semiconductor substrate 1 by thermal oxidation or the like, a Si
, N, are deposited to form an oxidation-resistant film 3 having a thickness of, for example, 1000 nm.

次に、第4図(b)に示すように、例えばRrEにより
耐酸化膜3及び半導体酸化膜2を選択的にエツチングす
ることにより、素子間分離領域となる開口6を形成する
。この時、ややオーバーエッチ気味にエツチングするこ
とにより、半導体基体1を確実に露出させる。
Next, as shown in FIG. 4(b), the oxidation-resistant film 3 and the semiconductor oxide film 2 are selectively etched using, for example, RrE to form openings 6 that will serve as isolation regions. At this time, the semiconductor substrate 1 is reliably exposed by slightly over-etching.

次に、第4図(C1に示すように、例えばCVD法によ
り全面にポリSiを堆積して半導体層7を形成する。
Next, as shown in FIG. 4 (C1), a semiconductor layer 7 is formed by depositing poly-Si over the entire surface by, for example, the CVD method.

次に、第4図(d)に示すように、例えばRIBにより
半導体層7を選択的にエツチングして耐酸化膜3及び半
導体酸化膜2の側壁に、サイドウオール4を形成する。
Next, as shown in FIG. 4(d), the semiconductor layer 7 is selectively etched using, for example, RIB to form sidewalls 4 on the side walls of the oxidation-resistant film 3 and the semiconductor oxide film 2. Then, as shown in FIG.

次いで、イオン注入によりチャネルストップ領域(図示
せず)を形成する。
Next, a channel stop region (not shown) is formed by ion implantation.

そして第4図(e)に示すように、耐酸化膜3をマスク
にしてサイドウオール4及び半導体基体1を選択的に酸
化することにより、素子分離絶縁膜5を形成する。
Then, as shown in FIG. 4(e), by selectively oxidizing the sidewall 4 and the semiconductor substrate 1 using the oxidation-resistant film 3 as a mask, an element isolation insulating film 5 is formed.

上記従来の製造方法はサイドウオール4を半導体層7の
エツチングにより形成する場合であるが、本発明の知見
によれば、サイドウオール4を、半導体層7を選択的に
酸化することにより形成する場合も考えられる。
In the conventional manufacturing method described above, the sidewall 4 is formed by etching the semiconductor layer 7, but according to the findings of the present invention, the sidewall 4 is formed by selectively oxidizing the semiconductor layer 7. can also be considered.

具体的には、まず第5図(a)に示す半導体層7(半導
体層7を形成するまでは上記従来の製造方法を説明した
ものと同様である。)及び半導体基体1を選択的に酸化
して、例えば5in2からなる酸化膜8を形成する(第
5図(b))。この時、半導体層7の未酸化の部分とし
て、サイドウオール4が形成される。次いで第5図(C
)に示すように、例えばウェットエツチングにより酸化
膜8を除去する。
Specifically, first, the semiconductor layer 7 shown in FIG. Then, an oxide film 8 of, for example, 5 in 2 is formed (FIG. 5(b)). At this time, the sidewall 4 is formed as an unoxidized portion of the semiconductor layer 7. Next, Figure 5 (C
), the oxide film 8 is removed by, for example, wet etching.

その後、第4図(e)で説明した上記従来法と同様にし
て耐酸化膜3をマスクにしてサイドウオール4及び半導
体基体1を選択的に酸化することによって、素子分離絶
縁膜(ここでは図示せず)が得られる。
Thereafter, in the same manner as in the conventional method described in FIG. (not shown) is obtained.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、上記した従来の製造方法では、第6図に図示し
て示すように素子分離絶縁膜5を形成する際、耐酸化膜
3がめくれる方向Aにストレスが働き、特にロコスエツ
ジ部9に欠陥(これはロコスエツジ部9から点線B部に
かけて進行する。)が発生しやすいという問題点があっ
た。これは、特にサイドウオール4が酸化される際、酸
化された部分の膨張(膨張方向、B)により、耐酸化膜
3がめくれる方向Aにストレスが働き、このストレスが
半導体基体1に対して垂直方向の引っ張り応力として作
用し、ロコスエツジ部9に欠陥(点線B部)を発生させ
ているものと思われる。
However, in the conventional manufacturing method described above, when forming the element isolation insulating film 5 as shown in FIG. This progresses from the loco edge portion 9 to the dotted line B portion.) This has been a problem in that it is likely to occur. This is because, especially when the sidewall 4 is oxidized, stress is applied in the direction A in which the oxidation-resistant film 3 is turned over due to the expansion (expansion direction, B) of the oxidized portion, and this stress is perpendicular to the semiconductor substrate 1. It is thought that this acts as a tensile stress in the direction and causes a defect (dotted line B) to occur in the loco edge portion 9.

また、上記問題点を解決する手段として、半導体酸化膜
2を厚く形成し、応力(特に半導体酸化膜2に働く応力
)を緩和させてロコスエツジ部9の欠陥の発生を抑える
ことが考えられるが、半導体酸化膜2を厚くすると、バ
ーズビークが発生しやすくなるという問題がある。
Furthermore, as a means to solve the above-mentioned problems, it is possible to form the semiconductor oxide film 2 thickly to relieve the stress (particularly the stress acting on the semiconductor oxide film 2) and to suppress the occurrence of defects in the locus edge portion 9. If the semiconductor oxide film 2 is made thicker, there is a problem in that bird's beaks are more likely to occur.

〔発明の目的〕[Purpose of the invention]

本発明は、かかる問題点を解決するためになされたもの
で、ロコスエツジ部の欠陥の発生を抑えることができ、
かつ半導体酸化膜を薄く形成でき、バーズビークの発生
を抑えることができる半導体装置の製造方法を得ること
を目的とする。
The present invention has been made to solve such problems, and can suppress the occurrence of defects in the loco edge portion.
Another object of the present invention is to provide a method for manufacturing a semiconductor device that can form a thin semiconductor oxide film and suppress the occurrence of bird's beak.

〔問題点を解決するための手段〕[Means for solving problems]

本発明に係る半導体装置の製造方法は、半導体基体上に
半導体酸化膜、半導体膜及び耐酸化膜を選択的に積層さ
せて3Nの積層膜を形成する工程と、該3層の積層膜の
側壁に半導体からなるサイドウオールを形成する工程と
、前記耐酸化膜をマスクにして選択的に酸化して素子分
離絶縁膜を形成する工程とを備えたものである。
A method for manufacturing a semiconductor device according to the present invention includes a step of selectively laminating a semiconductor oxide film, a semiconductor film, and an oxidation-resistant film on a semiconductor substrate to form a 3N laminated film, and a side wall of the three-layer laminated film. The method includes a step of forming a sidewall made of a semiconductor, and a step of selectively oxidizing using the oxidation-resistant film as a mask to form an element isolation insulating film.

本発明の構成について、後記詳述する本発明の一実施例
を用いて説明すると、次のとおりである。
The configuration of the present invention will be described below using an embodiment of the present invention which will be described in detail later.

即ち、本発明においては、第1図(al〜(e)に例示
するように、半導体基体l上に半導体酸化膜2、半導体
膜10及び耐酸化膜3を選択的に積層させて3層の積層
膜(ここで3層の積層膜は半導体酸化膜2、半導体JI
WIO及び耐酸化膜3である)を形成しく第1図(a)
)、第1図(d)に示すように、該3層の積層膜の側壁
に、半導体からなるサイドウオール4を形成した後、第
1図(e)に示すように、耐酸化膜3をマスクにして選
択的に酸化して素子分離絶縁膜5を形成するものである
That is, in the present invention, as illustrated in FIGS. 1A to 1E, a semiconductor oxide film 2, a semiconductor film 10, and an oxidation-resistant film 3 are selectively laminated on a semiconductor substrate l to form a three-layer structure. Laminated film (here, the three-layered laminated film is semiconductor oxide film 2, semiconductor JI
Figure 1(a)
), as shown in FIG. 1(d), after forming a side wall 4 made of a semiconductor on the side wall of the three-layer stacked film, an oxidation-resistant film 3 is formed as shown in FIG. 1(e). The element isolation insulating film 5 is formed by selectively oxidizing using a mask.

本発明において、該3層の積層膜の側壁に、半導体から
なるサイドウオールを形成する工程は、例えば、積層膜
を覆って形成した半導体層(例えばポリSi)を選択的
にエツチングしてサイドウオールを形成する場合の工程
である態様と、積層膜を覆って形成した半導体層を選択
的に酸化してサイドウオールを形成する場合の工程であ
る態様とを含むものである。
In the present invention, the step of forming a sidewall made of a semiconductor on the sidewall of the three-layer laminated film is, for example, selectively etching the semiconductor layer (for example, poly-Si) formed covering the laminated film to form the sidewall. The present invention includes an embodiment in which the process is a process for forming a sidewall, and an embodiment in which the process is a process in which a sidewall is formed by selectively oxidizing a semiconductor layer formed covering a laminated film.

〔作用〕[Effect]

本発明においては、耐酸化膜と半導体酸化膜との間に半
導体膜を形成しており、これにより素子分離絶縁膜を形
成する際、耐酸化膜がめくれる方向にかかるストレスが
緩和され、ロコスエツジ部に欠陥がほとんど発生しなく
なる。
In the present invention, a semiconductor film is formed between the oxidation-resistant film and the semiconductor oxide film, and as a result, when forming the element isolation insulating film, the stress applied in the direction in which the oxidation-resistant film turns over is alleviated, and the loco-sweep portion Almost no defects will occur.

また、半導体膜を、ロコスエツジ部に欠陥を発生させな
いように適宜所定の膜厚で形成できるので、半導体酸化
膜を薄く形成でき、バーズビークの発生がほとんどなく
なる。
Furthermore, since the semiconductor film can be formed to a suitably predetermined thickness so as not to cause defects in the locus edge portion, the semiconductor oxide film can be formed thinly, and bird's beaks are almost never generated.

〔実施例〕〔Example〕

以下、第1図を参照して本発明の一実施例を説明する。 An embodiment of the present invention will be described below with reference to FIG.

なお、当然のことではあるが、本発明は以下に述べる実
−施例に限定されるものではない。
It should be noted that, as a matter of course, the present invention is not limited to the examples described below.

第1図(a)〜(e)は、本発明の半導体装置の製造方
法の一実施例を説明するための図である。
FIGS. 1(a) to 1(e) are diagrams for explaining one embodiment of the method for manufacturing a semiconductor device of the present invention.

これらの図において、第4図Ta)〜(e)と同一符号
は同一または相当部分を示し、10は例えばポリSiか
らなる半導体膜である。
In these figures, the same reference numerals as in FIGS. 4 Ta) to (e) indicate the same or corresponding parts, and 10 is a semiconductor film made of poly-Si, for example.

次に、その製造工程について説明する。Next, the manufacturing process will be explained.

まず第1図(a)に示すように、例えば熱酸化法により
半導体基体1上に膜厚50人の半導体酸化膜2を選択的
に形成した後、例えばCVD法により半導体酸化膜2上
にポリSis  5iJaを順次堆積して膜厚300人
の半導体膜10、膜厚1000人の耐酸化膜3を選択的
に形成する。これが本発明の半導体酸化膜、半導体膜及
び耐酸化膜を形成する工程に該当する。
First, as shown in FIG. 1(a), after selectively forming a semiconductor oxide film 2 with a thickness of 50 mm on a semiconductor substrate 1 by, for example, a thermal oxidation method, a polyamide film is formed on the semiconductor oxide film 2 by, for example, a CVD method. Sis 5iJa is sequentially deposited to selectively form a semiconductor film 10 with a thickness of 300 densities and an oxidation-resistant film 3 with a thickness of 1000 densities. This corresponds to the step of forming the semiconductor oxide film, semiconductor film, and oxidation-resistant film of the present invention.

次に、第1図(b)に示すように、半導体酸化膜2、半
導体膜10及び耐酸化膜3を選択的にエツチングして素
子間分離領域となる開口6を形成する。この時、ややオ
ーバーエッチすることにより半導体基体1を露出させる
Next, as shown in FIG. 1(b), the semiconductor oxide film 2, the semiconductor film 10, and the oxidation-resistant film 3 are selectively etched to form openings 6 that will serve as isolation regions between elements. At this time, the semiconductor substrate 1 is exposed by slightly overetching.

次に、第1図(C)に示すように、例えばCVD法によ
り全面にポリSiを堆積して、膜厚1500人の半導体
N7を形成する。
Next, as shown in FIG. 1C, poly-Si is deposited over the entire surface by, for example, the CVD method to form a semiconductor N7 with a thickness of 1500 nm.

次に、第1図(dlに示すように、例えばRIEにより
半導体層7を選択的にエツチングして上記3層の積層膜
(耐酸化膜3、半導体膜10、半導体酸化膜2)の側壁
に半導体からなるサイドウォール4を形成する。これが
本発明の半導体からなるサイドウオールを形成する工程
に該当する。
Next, as shown in FIG. 1 (dl), the semiconductor layer 7 is selectively etched by, for example, RIE to form a sidewall of the three-layer stacked film (oxidation-resistant film 3, semiconductor film 10, semiconductor oxide film 2). A sidewall 4 made of a semiconductor is formed. This corresponds to the step of forming a sidewall made of a semiconductor according to the present invention.

次いで、イオン注入によりチャネルストップ領域(図示
せず)を形成する。
Next, a channel stop region (not shown) is formed by ion implantation.

そして、第1図(e)に示すように、耐酸化膜3をマス
クにしてサイドウオール4及び半導体基体1を選択的に
酸化することにより、素子分離絶縁膜5を形成する。こ
れが本発明の素子分離絶縁膜5を形成する。
Then, as shown in FIG. 1E, by selectively oxidizing the sidewall 4 and the semiconductor substrate 1 using the oxidation-resistant film 3 as a mask, an element isolation insulating film 5 is formed. This forms the element isolation insulating film 5 of the present invention.

即ち上記実施例では、耐酸化膜3と半導体酸化膜2との
間に半導体膜10を形成しており、これにより素子分離
絶縁膜5を形成する際、耐酸化膜3がめくれる方向A(
第6図に示すA)にかかるストレス(特に、半導体基体
1に対して垂直方向の引っ張り応力として作用するスト
レス)が緩和され、第6図に示すロコスエツジ部9・に
欠陥がほとんど発生しな(なる。これは、半導体酸化膜
2に較べて弾性に優れた半導体膜10が、耐酸化膜3が
めくれる方向A(第6図に示すA)にかかるストレス(
引っ張り応力)を緩和しているためと考えられる。
That is, in the above embodiment, the semiconductor film 10 is formed between the oxidation-resistant film 3 and the semiconductor oxide film 2, so that when forming the element isolation insulating film 5, the oxidation-resistant film 3 is turned over in the direction A (
The stress (especially the stress that acts as a tensile stress in the vertical direction to the semiconductor substrate 1) applied to A) shown in FIG. This is because the semiconductor film 10, which has better elasticity than the semiconductor oxide film 2, is subjected to stress (A in FIG. 6) in the direction A (A shown in FIG.
This is thought to be due to the relaxation of tensile stress.

また、半導体膜10を、第6図に示すロコスエツジ部9
に欠陥を発生させないように適宜所定の膜厚で形成でき
るので、半導体酸化膜2を薄く形成でき、バーズビーク
の発生がほとんど生じなくなる。
Further, the semiconductor film 10 is attached to the loco edge portion 9 shown in FIG.
Since the semiconductor oxide film 2 can be formed to a suitably predetermined thickness so as not to cause defects, the semiconductor oxide film 2 can be formed thinly, and bird's beaks hardly occur.

なお上記実施例では、第1図(d)に示すように、サイ
ドウオール4を半導体層7を選択的にエツチングして形
成する場合を説明したが、本発明はこれに限定されるも
のではな(、第2図(a)に示す半導体層7(半導体M
7を形成するまでは上記実施例の製造方法を説明したも
のと同様である。)を選択的に酸化することにより、第
2図(b)に示すようにサイドウオール4を形成する場
合であってもよい。この場合、上記実施例の効果に加え
て、各半導体層(例えば半導体基体1)へのダメージが
小さくなる他、素子分離絶縁膜5の形状段差が小さくな
り、平坦化が可能になるという効果がある。
In the above embodiment, as shown in FIG. 1(d), the sidewall 4 is formed by selectively etching the semiconductor layer 7, but the present invention is not limited to this. (, the semiconductor layer 7 (semiconductor M
The process up to the formation of 7 is the same as that described in the manufacturing method of the above embodiment. ) may be selectively oxidized to form the sidewall 4 as shown in FIG. 2(b). In this case, in addition to the effects of the above embodiments, damage to each semiconductor layer (for example, the semiconductor substrate 1) is reduced, and the shape difference in the element isolation insulating film 5 is reduced, making planarization possible. be.

〔発明の効果〕〔Effect of the invention〕

上述の如く本発明によれば、半導体酸化膜を薄く形成で
き、バーズビークの発生がほとんどなくなり、かつ、ロ
コスエツジ部の欠陥の発生がほとんどなくなるという効
果がある。
As described above, according to the present invention, a semiconductor oxide film can be formed thinly, bird's beaks hardly occur, and defects at the locus edge part hardly occur.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の半導体装置の製造方法の一実施例を
説明するための図、第2図は、本発明の半導体装置の製
造方法の他の実施例を説明するための図、第3図は、従
来の素子分離法を説明するための図、第4図は、半導体
装置の製造方法の従来の一例を説明するための図、第5
図は半導体装置の製造方法の他の一例を説明するための
図、第6図は本発明が解決しようとする問題点を説明す
るための図である。 1・・・・・・半導体基体、2・・・・・・半導体酸化
膜、3・・・・・・耐酸化膜、4・・・・・・半導体か
らなるサイドウオール、5・・・・・・素子分離絶縁膜
、10・・・・・・半導体膜。
FIG. 1 is a diagram for explaining one embodiment of the method for manufacturing a semiconductor device according to the present invention, and FIG. 2 is a diagram for explaining another embodiment of the method for manufacturing a semiconductor device according to the present invention. 3 is a diagram for explaining a conventional element isolation method, FIG. 4 is a diagram for explaining an example of a conventional method for manufacturing a semiconductor device, and FIG.
The figure is a diagram for explaining another example of the method for manufacturing a semiconductor device, and FIG. 6 is a diagram for explaining the problem to be solved by the present invention. DESCRIPTION OF SYMBOLS 1... Semiconductor base, 2... Semiconductor oxide film, 3... Oxidation resistant film, 4... Side wall made of semiconductor, 5... ...Element isolation insulating film, 10...Semiconductor film.

Claims (1)

【特許請求の範囲】 1、半導体基体上に半導体酸化膜、半導体膜及び耐酸化
膜を選択的に積層させて3層の積層膜を形成する工程と
、 該3層の積層膜の側壁に半導体からなるサイドウォール
を形成する工程と、 前記耐酸化膜をマスクにして選択的に酸化して素子分離
絶縁膜を形成する工程とを備えたことを特徴とする半導
体装置の製造方法。
[Claims] 1. A step of selectively laminating a semiconductor oxide film, a semiconductor film, and an oxidation-resistant film on a semiconductor substrate to form a three-layer laminated film, and a semiconductor on the sidewall of the three-layer laminated film. 1. A method of manufacturing a semiconductor device, comprising: forming a sidewall comprising: a step of selectively oxidizing using the oxidation-resistant film as a mask to form an element isolation insulating film.
JP32063087A 1987-12-18 1987-12-18 Manufacture of semiconductor device Pending JPH01161851A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32063087A JPH01161851A (en) 1987-12-18 1987-12-18 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32063087A JPH01161851A (en) 1987-12-18 1987-12-18 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH01161851A true JPH01161851A (en) 1989-06-26

Family

ID=18123552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32063087A Pending JPH01161851A (en) 1987-12-18 1987-12-18 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH01161851A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457067A (en) * 1993-10-14 1995-10-10 Goldstar Electron Co., Ltd. Process for formation of an isolating layer for a semiconductor device
US5956600A (en) * 1995-04-07 1999-09-21 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136329A (en) * 1983-12-26 1985-07-19 Hitachi Ltd Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136329A (en) * 1983-12-26 1985-07-19 Hitachi Ltd Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457067A (en) * 1993-10-14 1995-10-10 Goldstar Electron Co., Ltd. Process for formation of an isolating layer for a semiconductor device
US5956600A (en) * 1995-04-07 1999-09-21 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
JPH0799189A (en) Manufacture of semiconductor device
JPH08293541A (en) Element separation method for semiconductor device
US5512509A (en) Method for forming an isolation layer in a semiconductor device
JPH01161851A (en) Manufacture of semiconductor device
KR100442852B1 (en) Method for forming trench isolation region to embody isolation region proper for high integrated semiconductor device
JPH06342911A (en) Manufacture of semiconductor device
JPH07211710A (en) Formation of element isolating film in semiconductor device
KR100278488B1 (en) Method for making a semiconductor device
JP3853916B2 (en) Manufacturing method of semiconductor device
JPH09232304A (en) Locos isolation method of semiconductor device
JPS63204746A (en) Manufacture of semiconductor device
JPH09223694A (en) Element separation method of semiconductor device
JPH0338733B2 (en)
JPH1167752A (en) Manufacture of semiconductor device
JPH07122518A (en) Formation of contact electrode
JPH11274288A (en) Manufacture of semiconductor device
JPH1070186A (en) Method of forming element isolation film of semiconductor device
KR100464939B1 (en) Method of forming device isolation film in semiconductor device
JPH05299414A (en) Method for formation of element isolation oxide film in semiconductor device
JPH09330922A (en) Method for separating element of semiconductor device
JPH0541376A (en) Formation of semiconductor interelement isolation
JPH09134916A (en) Formation of element isolation insulating film
JPS607146A (en) Manufacture of semiconductor device
JPH06163531A (en) Formation of element isolation region in semiconductor
JPH07153753A (en) Manufacture of semiconductor device