JPH01158551A - Input/output control system - Google Patents
Input/output control systemInfo
- Publication number
- JPH01158551A JPH01158551A JP31798287A JP31798287A JPH01158551A JP H01158551 A JPH01158551 A JP H01158551A JP 31798287 A JP31798287 A JP 31798287A JP 31798287 A JP31798287 A JP 31798287A JP H01158551 A JPH01158551 A JP H01158551A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output control
- control
- output
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 17
- 230000006870 function Effects 0.000 abstract description 4
- 230000009191 jumping Effects 0.000 abstract description 2
- 238000012544 monitoring process Methods 0.000 description 3
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 2
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入出力制御方式、特に複雑なデータ転送制御
が必要な複数の入出力機器が接続されるマイクロプログ
ラム制御の処理装置による入出力制御方式に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an input/output control method, particularly an input/output control system using a microprogram-controlled processing device to which multiple input/output devices that require complex data transfer control are connected. Regarding control method.
従来のこの種の入出力制御方式は、入出力機器の状態を
表示するフラグまたはビットを用意して、そのフラグを
監視しながら入出力制御を行うフラグセンス方式と、処
理プログラムが出力すべきデータが用意できると入出力
制御するプログラムを起動し、その完了を待たずに他の
処理を実行し、入出力機器が入出力動作を完了した時点
で処理装置に割込みを発生させるという割込の利用によ
る方式がある。Conventional input/output control methods of this type include the flag sense method, which prepares flags or bits that display the status of input/output devices and performs input/output control while monitoring those flags, and the flag sense method, which controls input/output while monitoring the flags, and the flag sensing method, which controls input/output by monitoring the flags or bits that display the status of input/output devices. When an input/output device is ready, it starts a program that controls input/output, executes other processing without waiting for its completion, and uses interrupts to generate an interrupt to the processing device when the input/output device completes its input/output operation. There is a method according to
上述した従来のフラグセンス方式を複雑なデー夕転送制
御、たとえば入出力機器の異常発生時の処理や、データ
転送シーケンスにより入出力機器の動作状態を示す情報
の意味が異なる場合の処理が必要な複数の入出力機器に
利用する場合は、入出力機器の状態を表示するフラグま
たはビットの数が多くなり、またデータ転送シーケンス
によりそのフラグまたはビットの意味が異なる場合があ
るなめ、入出力制御のためのマイクロプログラムが複雑
となり、1回のフラグセンスに必要なマイクロプログラ
ム数も多くデバッグも容易でないという問題点がある。The conventional flag sense method described above requires complex data transfer control, such as processing when an abnormality occurs in an input/output device, or processing when the meaning of information indicating the operating status of the input/output device differs depending on the data transfer sequence. When used for multiple input/output devices, the number of flags or bits that display the status of the input/output devices increases, and the meaning of the flags or bits may differ depending on the data transfer sequence, so it is difficult to control the input/output. This poses a problem in that the microprograms for this are complicated, and the number of microprograms required for one flag sensing is large, making debugging difficult.
また割込の利用による方式の場合には、複数の入出力機
器を同時に動作させて入出力の待ち時間や無駄時間を除
きたいときは、フラグセンス方式に比べて有効であるが
、複雑なデータ転送制御をすべて割込で処理し入出力制
御プログラムを単純にするには、多くの割込線を有する
割込制御回路が必要になるという欠点がある。In addition, in the case of a method that uses interrupts, it is more effective than the flag sense method when you want to operate multiple input/output devices simultaneously and eliminate input/output waiting time and waste time, but In order to simplify the input/output control program by processing all transfer control using interrupts, there is a drawback that an interrupt control circuit having many interrupt lines is required.
本発明の目的は、複雑なデータ転送制御を行う場合にお
ける上述のフラグセンス方式の問題点を排除して、入出
力制御のためのマイクロプログラムを単純化し、そのデ
バッグや機能追加を容易化した入出力制御方式を提供す
ることにある。An object of the present invention is to eliminate the problems of the above-mentioned flag sensing method when performing complex data transfer control, simplify the microprogram for input/output control, and provide an input/output system that facilitates debugging and function addition. The objective is to provide an output control method.
〔問題点を解決するための手段〕
本発明の方式は、複数の入出力機器に対してマイクロプ
ログラムにより複雑なデータ転送制御を行う入出力制御
方式において、
マイクロプログラムを実行する処理装置の入出力制御状
態および各入出力機器の動作状態で定まるアドレス毎に
制御データを記憶する制御メモリを設け、
またマイクロプログラムは制御データを先頭アドレスと
する入出力制御プログラムを有するようにしておき、
処理装置は前記制御メモリから制御データを読み取って
これにより指定される入出力制御プログラムを実行し、
その後で次の前記入出力制御状態を設定するように動作
することを特徴とする。[Means for Solving the Problems] The method of the present invention is an input/output control method that performs complex data transfer control using a microprogram for multiple input/output devices. A control memory is provided to store control data for each address determined by the control state and the operating state of each input/output device, and the microprogram has an input/output control program whose start address is the control data. reading control data from the control memory and executing an input/output control program specified by the control data;
It is characterized in that it then operates to set the next input/output control state.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例を示し、マイクロプログラム
を格納するROM1と、処理装置2と、2つの入出力機
器3およびつと、制御メモリ4とで構成される。FIG. 1 shows an embodiment of the present invention, which is comprised of a ROM 1 storing a microprogram, a processing device 2, two input/output devices 3 and 4, and a control memory 4. FIG.
ROM1内のマイクロプログラムにより制御される処理
装置2は、工○バス5にて入出力機器3および9と接続
されている。また、制御メモリ4は、入出力機器3およ
び9のデータ転送制御に必要な制御データを格納し、そ
のアドレス線は、マイクロプログラムでセットされる入
出力制御状態を示す情報線6と、入出力機器3および9
の動作状態を示す情報線7および10で構成され、処理
装置2は、制御データ線8により制御メモリ4の内容を
常時読み取ることが可能である。A processing device 2 controlled by a microprogram in a ROM 1 is connected to input/output devices 3 and 9 via a bus 5. Further, the control memory 4 stores control data necessary for data transfer control of the input/output devices 3 and 9, and its address line is connected to an information line 6 indicating the input/output control state set by the microprogram, Equipment 3 and 9
The processing device 2 can read the contents of the control memory 4 at any time through the control data line 8.
制御メモリ4は、入出力制御状態を示す情報線6と複数
の入出力機器3,9の動作状態を示す情報線7.10で
作られるマトリックスの数だけ制御データを内蔵してお
り、マイクロプログラムはマトリックスの数だけ入出力
制御処理プログラムを有している。The control memory 4 contains control data equal to the number of matrices formed by the information line 6 indicating the input/output control status and the information lines 7 and 10 indicating the operating status of the plurality of input/output devices 3 and 9, and contains control data corresponding to the number of microprograms. has input/output control processing programs equal to the number of matrices.
次に、第2図に示すフローチャートにより、本実施例の
動作を説明する。Next, the operation of this embodiment will be explained with reference to the flowchart shown in FIG.
先ず、処理装置2は情報線6.7および10で指定され
る制御メモリ4のアドレスから、制御データ線8を介し
て制御データを読み取る(ステップ■)。この読み取ら
れた制御データは、入出力制御処理プログラムの先頭ア
ドレスを示しており、マイクロプログラムはそのアドレ
スにジャンプする(ステップ■)。First, the processing device 2 reads control data via the control data line 8 from the address of the control memory 4 specified by the information lines 6, 7 and 10 (step 2). This read control data indicates the start address of the input/output control processing program, and the microprogram jumps to that address (step 2).
処理装置2は、そのジャンプ先の入出力制御プログラム
を実行することにより入出力制御処理を行い(ステップ
■)、入出力制御処理終了後、次の入出力制御状態を示
す情報を情報線6にセットしくステップ■)次の処理に
移行する。The processing device 2 performs input/output control processing by executing the input/output control program to which it jumps (step ■), and after completing the input/output control processing, sends information indicating the next input/output control state to the information line 6. Step ■) Move to the next process.
以上説明したように本発明は、複数の入出力機器のデー
タ転送制御に必要な入出力制御処理プログラムの先頭ア
ドレスが格納された制御メモリ回路を設け、マイクロプ
ログラムがこの制御メモリを読み取り、その読み取りデ
ータが示すアドレスヘジャンプするだけで、複雑な入出
力制御処理が可能となり、またマイクロプログラムは入
出力制御状態を意識せずに各入出力制御処理ごとに作成
することができ、プログラムのデバッグや機能の追加が
容易になるという効果がある。As explained above, the present invention provides a control memory circuit in which the start address of an input/output control processing program necessary for data transfer control of a plurality of input/output devices is stored, and a microprogram reads this control memory. Complex input/output control processing can be performed simply by jumping to the address indicated by the data, and microprograms can be created for each input/output control processing without being aware of the input/output control status, allowing program debugging and This has the effect of making it easier to add functions.
第1図は本発明の一実施例を示し、第2図は本実施例に
おける処理装置による処理フローチャートを示す。
1・・・ROM、2・・・処理装置、3.9・・・入出
力機器、4・・・制御メモリ、5・・・IOババス6,
7゜10・・・情報線、8・・・制御データ線。FIG. 1 shows an embodiment of the present invention, and FIG. 2 shows a processing flowchart by a processing device in this embodiment. 1... ROM, 2... Processing device, 3.9... Input/output device, 4... Control memory, 5... IO bus 6,
7゜10...Information line, 8...Control data line.
Claims (1)
複雑なデータ転送制御を行う入出力制御方式において、 前記マイクロプログラムを実行する処理装置の入出力制
御状態および前記各入出力機器の動作状態で定まるアド
レス毎に制御データを記憶する制御メモリを設け、 また前記マイクロプログラムは前記制御データを先頭ア
ドレスとする入出力制御プログラムを有するようにして
おき、 前記処理装置は前記制御メモリから前記制御データを読
み取ってこれにより指定される前記入出力制御プログラ
ムを実行し、その後で次の前記入出力制御状態を設定す
るように動作することを特徴とする入出力制御方式。[Claims] In an input/output control method that performs complex data transfer control using a microprogram for a plurality of input/output devices, the input/output control state of a processing device that executes the microprogram and the input/output control state of each of the input/output devices is provided. A control memory is provided for storing control data for each address determined by the operating state, and the microprogram has an input/output control program having the control data as a leading address, and the processing device reads the control data from the control memory. An input/output control method that operates to read control data, execute the input/output control program specified by the control data, and then set the next input/output control state.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31798287A JPH01158551A (en) | 1987-12-15 | 1987-12-15 | Input/output control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31798287A JPH01158551A (en) | 1987-12-15 | 1987-12-15 | Input/output control system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01158551A true JPH01158551A (en) | 1989-06-21 |
Family
ID=18094162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31798287A Pending JPH01158551A (en) | 1987-12-15 | 1987-12-15 | Input/output control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01158551A (en) |
-
1987
- 1987-12-15 JP JP31798287A patent/JPH01158551A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0523447B2 (en) | ||
JPH01158551A (en) | Input/output control system | |
JPH056281A (en) | Information processor | |
JP2826309B2 (en) | Information processing device | |
JPS6339928B2 (en) | ||
JPH082727Y2 (en) | Programmable sequencer | |
JPH0462093B2 (en) | ||
JPH0731527B2 (en) | Programmable controller | |
JPH01111250A (en) | Data processing system | |
JPS60181859A (en) | Control system of collected channel | |
JPS63280333A (en) | Microprogram controller | |
JP3182621B2 (en) | Test program monitor | |
JPH04256057A (en) | Io instruction response system | |
JPH03141403A (en) | Programmable controller | |
JPH0353321A (en) | Information processor | |
JPS5945544A (en) | System for transferring display data | |
JPH0375832A (en) | Virtual machine control system | |
JPS6019815B2 (en) | Transfer control method | |
JPH0567035A (en) | Data alignment system for dma transfer | |
JPH03196204A (en) | Programmable controller | |
JPS60250456A (en) | Branch address control circuit | |
JPS6349942A (en) | Arithmetic processing unit | |
JPH02247758A (en) | Control system for terminal information | |
JPS6339047A (en) | Test program scheduler | |
JPS63265338A (en) | Program control system |