JPH01154591A - 導体回路板の製造方法 - Google Patents

導体回路板の製造方法

Info

Publication number
JPH01154591A
JPH01154591A JP31338687A JP31338687A JPH01154591A JP H01154591 A JPH01154591 A JP H01154591A JP 31338687 A JP31338687 A JP 31338687A JP 31338687 A JP31338687 A JP 31338687A JP H01154591 A JPH01154591 A JP H01154591A
Authority
JP
Japan
Prior art keywords
circuit
circuits
base material
conductor circuit
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31338687A
Other languages
English (en)
Inventor
Tatsuo Wada
辰男 和田
Toshiro Miki
三木 利郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Electronics Co Ltd
Toagosei Co Ltd
Original Assignee
Meiko Electronics Co Ltd
Toagosei Co Ltd
Meiko Denshi Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Electronics Co Ltd, Toagosei Co Ltd, Meiko Denshi Kogyo Co Ltd filed Critical Meiko Electronics Co Ltd
Priority to JP31338687A priority Critical patent/JPH01154591A/ja
Publication of JPH01154591A publication Critical patent/JPH01154591A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、スルーホールが形成されていない導体回路板
の製造方法に関する。
(従来の技術) 従来、導体回路板を製造する方法としては、例えば平板
状導電基材の全面に金属薄膜を形成したのちに、所望の
レジストマスクを形成し、この平板状導電基材を陰極と
して使用する電解メッキ法により導体回路パターンを形
成し、このような平板状導電基材に絶縁基材を介して熱
圧着して積層体を形成したのち、当該積層体から前記平
板状導電基材のみを剥離する工程が適用されている。
かかる導体回路板の製造方法において、導体回路を形成
するための電解メッキ工程としては、高品質の導体回路
を短時間で形成することが可能な、所謂高速メッキ法が
賞月されている。即ち、第11図に示すように、平板状
導電基材1の全面に金属薄膜2を形成したのちに、この
金属薄膜2の導体回路形成領域を除く領域にレジストマ
スク3を形成し、次いで、この平板状導電基材1を陰極
とし、この陰極と平板状陽極(図示せず)を所定の距離
だけ離間させ、両電極間に高速で電解液を供給すること
により銅を堆積させ、導体回路4.4゛を形成する。
(発明が解決しようとする問題点) しかしながら、かかる導体回路形成工程において、導体
回路4と導体回路4゛ とが非常に離隔している場合、
即ち、導体回路4.4”が夫々孤立している場合には、
第11図に示すように導体回路4と4゛ との間のブラ
ンク部分に相当するレジストマスク3aと前記導体回路
4.4゛との境界に、所謂、エツジビード(ドツグボー
ン)5.5゛が集中的に発生する。このエツジビード5
.5゛は回路端部に電解電流が集中することにより端部
にメッキ金属が異常堆積する現象であり、この現象が発
生すると、回路の膜厚や幅が設計値よりも大幅に増大し
たり、転写積層時にエツジビード部にエア溜まりが住じ
たり、或いは、転写時にエツジビードが絶縁基材を突き
抜けてショート等の原因となったりする。更に、高周波
回路基板においては、良好な特性を確保するためには回
路幅と絶縁間隔を厳密に設定することが要求されるため
、かかるエツジビードが発生すると高周波特性が著しく
損なわれるという問題が住じる。このエツジビード5.
5゛の成長は電解メッキ時の電流密度が高い程著しく、
導体回路4.4゛の中央の厚さtに対する、エツジビー
ド5.5゛の高さL”の比、t’/lが1.9から5〜
6倍にも及んでしまう。
かかる不具合を解消するために、導体回路4.4゛間に
予めダミー回路を形成しておき、エツジビードの発生を
抑える方法が提案されている(特開昭58−12379
3号公報)。この方法においては、ダミー回路を最終的
に目的とする導体回路板に組み込まない場合は、導体回
路の転写積層に先立って当該ダミー回路のみを除去する
必要がある。しかし、金属薄膜2が介在するために、ダ
ミー回路のみを除去することは極めて困難であるという
問題がある。
一方、金属yi膜2を形成しないで、ダミー回路及び導
体回路の形成を行うと、確かに、ダミー回路のみの除去
は可能となるが、ダミー回路を除去すると導体回路間で
は平板状導電基材表面が露出するため、転写時にこの平
板状導電基材表面の微細なピントに絶縁物質が侵入して
、平板状導電基材と絶縁物質が強固に密着するために、
転写ができなくなってしまうという問題が生じる。
本発明は上記従来の問題点に鑑みてなされたもので、エ
ツジビードの過度な成長を抑制し、しかも、転写性が良
好な導体回路板の製造方法を提供することを目的とする
(問題点を解決するための手段) 上記目的を達成するために本発明によれば、平板状導電
基材表面の導体回路形成領域及び導体回路のうち、孤立
する導体回路に隣接するダミー回路形成領域を除く領域
にレジストマスクを形成する工程と、この平板状導電基
材に電解メッキを施して前記導電基材に導体回路及びダ
ミー回路を形成する工程と、前記レジストマスクを剥離
する工程と、導電基材表面及び導体回路を覆って金属薄
膜を形成する工程と、斯く導体回路が形成された平板状
導電基材に絶縁基材を積層して一体に圧着又は加熱圧着
し積層体を形成する工程と、この積層体から平板状導電
基材のみを剥離する工程と、前記金属薄膜をエツチング
除去する工程とからなるものである。更に、本発明にお
いては、導体回路及びダミー回路を形成したのち、所要
により、ダミー回路の少なくとも一部を除去する。
(作用) 孤立する導体回路、具体的には、当該導体回路の少なく
とも一側に所要の間隔を経て隣接の導体回路が存在しな
いような導体回路を形成する際、これらの導体回路に隣
接してダミー回路を同時に形成することにより、エツジ
ビードの過度な成長を抑制し、回路寸法の大幅な増大や
、転写積層時にエツジビード部に生じるエア溜まりや、
エツジビードが絶縁基材を突き抜けることにより生しる
ショート等の発生を防止する。又、金属薄膜形成工程を
後工程とすることにより、ダミー回路のみの除去を容易
に行うことができ、しかも、導体回路の転写性も良好に
保持される。
(実施例) 以下、第1図乃至第11図に基づき、本発明の一実施例
を説明する。
先ず、本発明方法の実施に使用される平板状導電基材1
1としては、メッキ工程で使用する薬品に対する耐薬品
性、耐電食性を有するものであることが望ましく、ステ
ンレススチール板(例えば、ハードニング処理を施した
5US630が好適である)、ニッケル板、チタン又は
チタン合金板、銅又は銅合金板等が使用される。この平
板状導電基材2の表面の汚れ、酸化皮膜を除去すると共
に、咳表面に所要の粗度を与える前処理工程を施す(第
1図(a))ことが好ましい。平板状導電基材11の表
面粗度は、後工程で平板状導電基材11上に形成される
銅薄膜15の密着強度やピンホールの発生、更には銅薄
膜15の表面粗度にも影響を与える。
この表面粗度は後述する平板状導電基材11の剥離工程
(第1図(h))において容易に剥離できる密着性が得
られるように設定することが望ましい。
平板状導電基材11の粗面化処理は具体的には、化学的
方法、或いは、平板状導電基材11表面を化学的にクリ
ーニングした後、湿式サンドブラスト(液体ホーニング
)等により機械的に粗面化する方法等が使用される。
この平板状導電基材11表面の、導体回路13.13゛
及びダミー回路13”が形成される部分を除いた表面に
、フォトレジスト法、印刷法等によりレジストマスク1
2を形成する(第1図Cb)、第2図)。レジスト剤と
しては、平板状導電基材11との密着性にすぐれたもの
が選択される。具体的には、感光性レジストフィルムを
ラミネートする方法もしくは液状の感光性レジストを塗
布後乾燥することによりレジスト層を形成し、露光・現
像により所望のパターンのレジストマスク12を形成す
る。尚、導体回路の線密度が低い場合には、例えばスク
リーン印刷法によりレジストマスク12を形成してもよ
い。
次に、上述のようにしてレジストマスク12を形成させ
た平板状導電基材11を陰極として、これを陽極14に
所定の距離(例えば、3〜301、好ましくは、11〜
151)だけ離間させて対峙させ、高速メッキにより導
体回路13.13”及びダミー回路13”を銅電鋳する
(第1図(C1、第3図)。この高速メッキの電解液と
しては、金属銅濃度0.20〜2.0mo It / 
It 、好ましくは、0.35〜0.98mo n /
i、及び硫酸濃度50〜220g/lを含有する硫酸銅
メッキ液でよく、メッキの均一性を確保するために西独
間LPW社製のCtlPPORAPTD Hs(商品名
)を1,5/ρあて添加する。又、ピロリン酸銅液等の
通常のメッキ液を使用してもよい。また、電流密度0.
15〜4A/Cl1l、電極に対する接液スピード2.
6〜2Qm/sec、電解液温度45〜70℃、好まし
くは60〜65℃となるように夫々設定する。メッキ液
温が45℃未満であると、銅イオンの移動速度が低下す
るため電極表面に分極層が生じ易くなり、メッキ堆積速
度が低下する。一方、液温か70゛Cを越えるとメッキ
液の芸発量が多くなり濃度が不安定なると共に、液温高
温化による設備的制限が加わこの電鋳工程において、導
体回路13’ 、13° とが許容のエツジビード高さ
比t’ /lを超えるような間隔(例えば2fi以上)
で離隔している場合に、その間にダミー回路13”、1
3”が形成されるため、電鋳時のエツジビードの成長が
抑制され、後述する転写工程において、導体回路13”
、13゛間のショート等の発生が防止されるという利点
がある。即ち、この工程において、前述した導体回路1
3.13°の中央の厚さtとエツジビードの平板状導電
基材表面からの高さt” との比t’/lを1.0〜1
.8の範囲に抑えることができる。
尚、このダミー回路13”の形成位置、個数、導体回路
13′との距離等は、導体回路13″、13゛間の距離
等に応じて適宜設定することが好ましい。
又、電流密度と電極に対する接液スピードとを上述の所
定の条件に設定することにより、平板状導電基材11上
に毎分25〜100 μmの堆積速度で導体回路13.
13゛及びダミー回路13”を堆積させることができ、
しかも、堆積する銅粒子を極めて微細にすることができ
、導体回路13.13゛の伸び率は抗張力を損なうこと
なく16〜25%に達する。この伸び率は通常のメッキ
法により形成された導体回路の伸び率より1.5〜2倍
以上であり(圧延アニール銅箔と同等以上の値であり)
、極めて柔らかい銅膜を作製することが出来る。このよ
うに圧延アニール銅箔と同等の性能を有することから、
高折曲性が必要なフレキシブル基板において特に有効で
ある。
銅電鋳工程において、導体回路13.13°及びダミー
回路13”が所要の厚み(例えば、2μm〜300μm
)に達した時点で通電及びメッキ液の供給を停止し、水
洗後、レジストマスク12の除去工程に進む(第1図(
dl、第4図)。このレジストマスク12の剥離除去に
は、例えば、カセイソーダ等の溶解液が使用され、この
溶解液中に30〜60秒漫涜してレジストマスク12を
溶解除去し、水洗、乾燥する。
しかるのち、最終的に導体回路板に組み込まれないダミ
ー回路13”を除去する(第1図+e)、第5図)。具
体的には、除去すべきダミー回路13゛のみを物理的、
即ち、機械的に除去する方法、及び、導体回路13.1
3”をレジストマスク等により保護した状態で化学エツ
チングにより除去する方法等を使用する。尚、このダミ
ー回路13”除去工程は、前記レジストマスク12の除
去工程に先立って行ってもよく、又、ダミー回路13”
は必ずしも全て除去するのではなく、回路板に残留する
と支障を来す部分のみ除去し、そうでない部分は残留さ
せてもよい。
次に、このようにして導体回路13.13゛のみが形成
された平板状導電基材11の全面に金属薄膜15を形成
する。金属としては、銅、ニッケル、亜鉛等を使用し、
0.5〜5μmの膜厚となるように形成される。yi膜
の形成方法としては、真空蒸着、スパッタリング、CV
D等のドライ法、並びに、電解メッキ、無電解メッキ等
の湿式法等の何れの方法も使用することができる。中で
も、高速メッキ法は作業性の面からも優れており、高速
メッキ法によりw4m膜を形成する工程について説明す
ると、平板状導電基材11を陰極として、これを第3図
のように陽極14に所定の距離3〜30III11だけ
離間させて対峙させ、高速メッキにより平板状導電基材
11及び導体回路13.13゛上に銅薄膜15を電解析
出させる(第1図(fl、及び第6図)。
この場合の高速メッキ条件としては、45〜70℃のメ
ッキ液を陰極表面において乱流状態、即ち、電極間路&
!!3〜30mm、電極に対する接液スピードが2.6
〜20.0m/secになるように陰極電極を回転する
か、固定電極間に強制的に電解液を供給する。このとき
、メッキ液として、例えば、硫酸銅メッキ液、ピロリン
酸銅液等を使用し、陰極電流密度0.15〜4.OA/
CIJの電流を印加し、薄膜金属層の堆積速度が25〜
100 μm/minとなるように設定することが望ま
しい。
高速電解メッキされた銅薄膜15は、上述した通り所要
の表面粗度を有する平板状導電基材11に電解積層され
るので銅薄膜15は平板状導電材11に適度の密着力で
密着しており、次工程での転写積層を円滑に行うことが
可能となる。
次いで、このようにして得られた平板状導電基材11に
絶縁基材16を積層して、ホットプレスによりこれらを
一体に圧着もしくは加熱圧着させる(第1図(幻、第7
図)。絶縁基材16としては、有機材料、及び無機材料
のいずれのものでもよく、例えば、ガラス、エポキシ系
樹脂、フェノール系樹脂、ポリイミド系樹脂、ポリエス
テル系樹脂、アーラミド樹脂等の材料を用いることがで
きる。
また、鉄、アルミ等の導電性材料の表面にホーロウを被
覆し、又アルミ表面を酸化するアルマイト処理を施して
絶縁した材料でもよい。一般には、ガラス布等にエポキ
シ樹脂を含浸させ、半硬化状LQ(Bステージ)にある
プリプレグに導体回路13.13゛及び銅薄膜15の一
部が没入する状1c、(第8図に示す状態)に加熱・加
圧され、これと接着される。
この転写工程において、導体回路13.13″及び銅薄
膜15は厚手の平板状導電基材11と一体に絶縁基材1
6に積層され、加熱圧着されるので、導体回路13.1
3゛ は当該平板状導電基材11に保持されたまま転写
されることになり、寸法安定性が確保される。又、平板
状導電基材11が転写時の転写治具を兼ねるので特別の
治具が不要であり、更に、導体回路13.13゛ と銅
薄膜15とは強い密着力で結合しているため導体回路1
3.13”が転写時にずれて移動する(所謂、スイング
を起こす)ことがなく、寸法安定性が良いので微細な導
体回路パターンを有する高密度回路にも適用可能である
(例えば、パターン幅数μm−数十μmが実現出来る)
次に、絶縁基材16の加熱固化を待って平板状導電基材
11を、絶縁基材16に転写された導体回路13.13
”及び銅薄膜15から、?4+離する(第1図(hl、
第8図)。このとき、平板状導電基材11と銅薄膜15
との間の密着力より、銅薄膜15と導体回路13.13
′の密着力の方が大であり、更に、平板状導電基材11
と銅薄膜15との間の密着力より、銅薄膜15と絶縁基
材16の密着力の方が大であるから、平板状導電基材1
1は導体回路13.13°及び銅薄膜15との界面で分
離して絶縁基材16側には銅薄膜15及び導体回路13
.13゛が一体に密着している。
次いで、銅薄膜15及び導体回路13.13゜の表面の
エツチングを行い、導体回路板を完成する(第1図fi
+、第9図)。この工程により、積層体の両面の導体回
路13.13゛ に挾まれた各領域では、絶縁基材16
が露出した状態となる。
上記実施例においては、孤立する導体回路として、所定
間隔以上離隔した2個の導体回路I3.13゛を有する
導体回路板について記述したが、孤立する導体回路とし
てはこれに限るものではなく、基板上の回路部分と離隔
して設けられた端子、或いは、同様に回路部分と離隔す
る外枠等、その少なくとも一側に所要の間隔を経て導体
部分が存在しないような導体部分を有するものであれば
上記本発明の製造工程を適用することは極めて有効であ
る。
尚、上記実施例においては、金属薄膜として導体回路と
同種の金属即ち銅薄膜を形成した場合について記述した
が、金属薄膜として導体回路と異種の金属を用いると第
9図に示した金属薄膜のエツチング工程において、金属
薄膜のみを選択的にエツチングするエッチャントを使用
することにより作業性が向上するという利点がある。
更に、上記により得られた片面導体回路板を2個以上積
層することにより、片面多層導体回路板を製造すること
もできる。第10図は片面2層厚体回路板の一例を示し
、第10図ta+はその平面図、同図(′b)はそのB
−B矢線に沿う断面図を夫々示している。即ち、第2図
乃至第9図により示したのと同様な工程により導体回路
13a、13a゛、13b、13b′が形成された絶縁
基材16aと16bとが接着剤を介して積層されている
。これら上下の導体回路間、例えば、導体回路13aと
13bとの間の導通は、第3図に示した銅電鋳工程にお
いて、各導体回路13a、13bに夫々電気的に接続さ
れるランド部18a、18bを同時に形成しておき、一
方のランド部18aにパンチ穴19をあけたのち、両ラ
ンド部を例えばハンダ付けすることにより達成される。
(発明の効果) 以上説明したように本発明によれば、平板状導電基材表
面の導体回路形成領域及び導体回路のうち、孤立する導
体回路に隣接するダミー回路形成領域を除く領域にレジ
ストマスクを形成する工程と、この平板状導電基材に電
解メッキを施して前記導電基材に導体回路及びダミー回
路を形成する工程と、前記レジストマスクを剥離する工
程と、導電基材表面及び導体回路を覆って金属薄膜を形
成する工程と、斯く導体回路が形成された平板状導電基
材に絶縁基材を積層して一体に圧着又は加熱圧着し積層
体を形成する工程と、この積層体から平板状導電基材の
みを剥離する工程と、前記金属薄膜をエンチング除去す
る工程とから構成したので、導体回路の形成時にエツジ
ビードの過度な成長を抑制して、回路の膜厚、回路幅等
、回路設計値からの逸脱を防止し、高周波回路にあって
は高周波特性の低下を防止するなどの効果を奏する。
しかも、転写工程における転写性を良好に保持すること
ができる等の利点を有する。
【図面の簡単な説明】
第1図は本発明に係る導体回路板の製造方法の製造手順
を示す工程フローチャート、第2図乃至第9図は、第1
図に示す各工程における導体回路板の断面構成図、第1
0図fa)は本発明の製造工程を適用して製造された片
面2層導体回路板の平面図、同図山)は同図(alのB
−B矢線に沿う断面構成図、第11図は従来の導体回路
板の製造方法における導体回路形成工程を示す断面構成
図である。 5.5′・・・エツジビード、11・・・平板状導電基
材、12・・・レジストマスク、13.13’ 、 1
3a、 13a’ 、13b、13b゛ ・・・導体回
路、13”・・・ダミー回路、15.15a、15 b
−・・金属薄膜、16.16a 、16b −絶縁基材
、18a、18b・・・ランド部。

Claims (2)

    【特許請求の範囲】
  1. (1)平板状導電基材表面の導体回路形成領域及び導体
    回路のうち、孤立する導体回路に隣接するダミー回路形
    成領域を除く領域にレジストマスクを形成する工程と、
    この平板状導電基材に電解メッキを施して前記導電基材
    に導体回路及びダミー回路を形成する工程と、前記レジ
    ストマスクを剥離する工程と、導電基材表面及び導体回
    路を覆って金属薄膜を形成する工程と、斯く導体回路が
    形成された平板状導電基材に絶縁基材を積層して一体に
    圧着又は加熱圧着し積層体を形成する工程と、この積層
    体から平板状導電基材のみを剥離する工程と、前記金属
    薄膜をエッチング除去する工程とからなることを特徴と
    する導体回路板の製造方法。
  2. (2)前記導体回路及びダミー回路を形成したのち、ダ
    ミー回路の少なくとも一部を除去する工程を有すること
    を特徴とする特許請求の範囲第1項記載の導体回路板の
    製造方法。
JP31338687A 1987-12-11 1987-12-11 導体回路板の製造方法 Pending JPH01154591A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31338687A JPH01154591A (ja) 1987-12-11 1987-12-11 導体回路板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31338687A JPH01154591A (ja) 1987-12-11 1987-12-11 導体回路板の製造方法

Publications (1)

Publication Number Publication Date
JPH01154591A true JPH01154591A (ja) 1989-06-16

Family

ID=18040642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31338687A Pending JPH01154591A (ja) 1987-12-11 1987-12-11 導体回路板の製造方法

Country Status (1)

Country Link
JP (1) JPH01154591A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002004077A (ja) * 2000-06-20 2002-01-09 Kyushu Hitachi Maxell Ltd 電鋳製品およびその製造方法
JP2004006964A (ja) * 1994-09-12 2004-01-08 Matsushita Electric Ind Co Ltd 積層型セラミックチップインダクタおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006964A (ja) * 1994-09-12 2004-01-08 Matsushita Electric Ind Co Ltd 積層型セラミックチップインダクタおよびその製造方法
JP2002004077A (ja) * 2000-06-20 2002-01-09 Kyushu Hitachi Maxell Ltd 電鋳製品およびその製造方法

Similar Documents

Publication Publication Date Title
US4889584A (en) Method of producing conductor circuit boards
US4604160A (en) Method for manufacture of printed wiring board
US7523548B2 (en) Method for producing a printed circuit board
EP1099361B1 (en) Improved method for forming conductive traces and printed circuits made thereby
EP1133220B1 (en) Copper foil with low profile bond enhancement
JPH06318783A (ja) 多層回路基板の製造方法
WO2018211733A1 (ja) プリント配線板及びその製造方法
JPH0512878B2 (ja)
US20040075528A1 (en) Printed circuit heaters with ultrathin low resistivity materials
JP3075484B2 (ja) プリント配線板の製造方法
JPH0194695A (ja) 導体回路板の製造方法
JPH02113591A (ja) 印刷配線板の製造方法
JPH01154591A (ja) 導体回路板の製造方法
JP2001111201A (ja) 配線板の製造方法およびそれを用いて製造された配線板
JPS6388895A (ja) 導体回路板の製造方法
JPH0918119A (ja) 配線パターン層およびその製造方法
JP3543348B2 (ja) 多層配線板の製造法
JP2004330701A (ja) プリント回路形成等に使用される銅箔を備えた複合体とその製造方法
JPS63299297A (ja) 導体回路板の製造方法
JPH02122690A (ja) プリント配線板の製造方法
JP4165789B2 (ja) ワイヤレスサスペンションブランクの製造方法
JPH02113590A (ja) 印刷配線板の製造方法
JPS63296963A (ja) 記録電極板の製造方法
JPS6379396A (ja) 導体回路板の製造方法
CN115665987A (zh) 一种嵌埋线路pcb板的加工方法