JPH01151841A - スタッフビット折返しデスタッフ回路 - Google Patents

スタッフビット折返しデスタッフ回路

Info

Publication number
JPH01151841A
JPH01151841A JP30952287A JP30952287A JPH01151841A JP H01151841 A JPH01151841 A JP H01151841A JP 30952287 A JP30952287 A JP 30952287A JP 30952287 A JP30952287 A JP 30952287A JP H01151841 A JPH01151841 A JP H01151841A
Authority
JP
Japan
Prior art keywords
circuit
bit
bits
stuff
jitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30952287A
Other languages
English (en)
Inventor
Tetsuichiro Sasada
哲一郎 笹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30952287A priority Critical patent/JPH01151841A/ja
Publication of JPH01151841A publication Critical patent/JPH01151841A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は独立同期信号の多重化技術におけるスタッフ、
デスタッフ技術に関するものであり、特に多重化される
チャンネルの一端が他端に従属する同期方式を採用する
伝送路に応用される。
〔従来の技術〕
従来、スタッフ処理により低次群信号を高次群信号へ多
重し、伝送路の対向側ではデスタッフにより高次群信号
を低次群に分離する通信システムが知られている。この
ようなシステムにおいて2一方の側の低次群通信機(以
下、スレーブ機と称す)が他方の側の低次群通信機(以
下、マスター機と称す)の周波数に従属する場合、スレ
ーブ機においてはマスター機から受信したタイミング信
号を、マスター機へ送信する逆方向信号のタイミングと
して利用していた。
〔発明が解決しようとする問題点〕
しかしながら、上述の受信タイミングは高次群のデスタ
ッフ回路により発生されたものであるだめ9位相にスタ
ッフジッタが加わっている。従って、受信タイミングが
逆方向通信の送信タイミングとして折返された場合、逆
方向通信路のスタッフ、デスタッフ回路において発生さ
れるスタッフジッタと前述のスタッフジッタとが加え合
せられ。
マスター機の受信タイミングにおいて大きな振幅のジッ
タが発生するという欠点があった。
〔問題点を解決するだめの手段〕
本発明によれば、スタッフ同期による多重伝送路を介し
て相互に通信する際の一方の側におけるデスタッフ回路
において、受信信号フレーム内のバリアブルビットにつ
いてデータビットとして利用されたのかあるいはスタッ
フビットとして利用されたのかを判定する回路と、該判
定結果を記憶するメモリと、スタッフビット挿入により
発生する位相ジャンプを吸収するデータ信号バッファ回
路と、送信信号フレーム内のバリアブルビット位置で上
記メモリから判定結果を読み出し、該判定結果にもとづ
いて送信信号のバリアブルビットをデータビットとする
かスタッフビットとするかを決定する回路とを有するこ
とを特徴とするスタッフビット折返しデスタッフ回路が
得られる。
〔実施例〕
次に2本発明について1図面を参照して説明する。
第2図はスタッフ、デスタッフ方式により伝送される信
号の7レームの一例である。Fはフレーム同期信号ビッ
ト、Dはデータ信号ビットであり。
複数ビット連続する。C1,C,及びC3ビツトはそれ
ぞれコントロール信号ビットであり、Vビットはバリア
ブルビットである。”1 + 02及びC。
ビットが全て論理値″1″の場合、Vビットはスタッフ
信号でありr 01 p C2及び03ビツトが全て0
”の場合、Vビットはデータ信号ビットとなる。
第1図はデスタッフ回路の一実施例である。受信フレー
ムは信号線すを通してフレーム同期回路1に入力される
。フレーム同期回路1は、cl 。
C2及びC3ビツトを検出して各々信号線c、d。
及びeに出力する。多数決判定回路4は、cl 。
C,、C3ビットの内2つ以上が′1”であった場合は
“1#を、2つ以上が0”であった場合はO”をそれぞ
れ信号線りに出力する。この出力は・フレーム同期回路
1がVビ、トの位置で信号線fに出力するノクルスでF
IFO(ファーストイン・ファーストアウトメモリ)5
に入力される。フレーム同期回路1は、F、C□r C
! + CBの各ビット及びスタッフビットとして受信
したVビットの位置を示すパルスを信号線gに出力し、
信号線gからの信号が入力されるアンド回路12におい
てこれらのパルス位置で受信タイミングクロック信号線
aの受信タイミングクロックパルスを禁止して位相同期
ループ2に与える。位相同期ループ2は、受信フレーム
中のデータのビットレートと同一周波数のクロックを信
号線Vに出力する。送信データ信号は信号線mより入力
され、信号線VのクロックによりFIFO6に入力され
る。
一方、送信フレーム生成回路7は信号線aの受信タイミ
ングクロックにより送信フレームのVピットの位置を示
す・ぐルス(Vビ、ト位置と称す)o r Fビ、トの
位置を示すノクルス(Fビット位置と称す)p、C□、
C2及びC3ビ、トの位置を示すノクルス(C1ビット
位置+C2ビット位置+03ビット位置と称す)q+r
+II+及びFビット位置で伝送されるべきフレーム同
期ピッ) tpターンtをそれぞれ発生する。信号線り
の信号はFIFO5の出力タイミングとして与えられる
Fビット位置pにより信号線iに信号siとして読出さ
れる。
この信号Stは、送信フレーム中のC1,C,及びC3
ビツトの極性として選択回路8に与えられるとともに、
Vビ、ト位置0でANDゲート9により選択され、オア
ff−)10を経由して・ぐルス引抜き回路3に与えら
れる◎ 一方、Fビット位置p + 01 ビット位置q、c2
ビ、ト位置r、C,ビット位置8は、オアヶ9−ト11
により一連のパルスとしてオアヶ゛−ト1oを経由して
ノjルス引抜き回路3に与えられる。パルス引抜き回路
3では、信号線aの受信タイミングクロックパルスより
F 、 C,、C,、C,の各ビット及び信号Stの極
性″1″で示されるスタッフビットを送信するVピット
の位置でパルスを引抜き。
引抜かれたパルス以外、つまりデータビットの位置及び
データを送信するVビットの位置でノfルスを信号線t
に発生してFIFO6から読出す。読出されたデータは
、信号線nにより選択回路8に与えられる。選択回路8
ではFビット位置pにノJ?ルスが与えられた時は、送
信フレーム生成回路7が発生するフレームビワドパター
ンtを選択して出力線Uに送出する。一方+ C1+ 
C2+ CBの各ビット位置q、r、sにパルスが与え
られた時は、信号Stの極性を出力線Uに送出する。又
、信号線jにノクルスが存在する時はVビット位置であ
り、かつスタッフビットが送信されるので選択は行なわ
れず、任意に決定される極性が出力線Uに送出される。
いずれのパルスも存在しない場合は、データビット位置
としてPIFO6の信号線nの出力が出力線Uの出力と
して送出される。以上のような一連の選択により出力線
U上には送信フレームが得られる。
なお、受信側でデスタッフ及び位相同期ループにより再
生されたデータビットレートのクロックはデスタッフブ
ックを有する。そして、逆方向通信の送信側にスタッフ
回路が存在すると、受信側と独立なデスタッフジッタを
発生させるので、ジ、りを含む受信クロックを送信側に
折返すことで両ジッタが相加され、ジ、り振幅が大きく
なるが。
本発明ではスレーブ側のスタッフ回路を除いたためジッ
タ振幅の拡大が解消される。
〔発明の効果〕
以上説明した様に本発明は、低次群チャンネルの一方が
他方に同期しているという前提のもとに。
スタッフ率が平均では送信、受信どちらの信号でも同一
になるという事実から、受信したスタッフビットをその
まま送信側スタッフビットとしたことにより、スレーブ
側でのスタッフ回路が不要になる。このことにより9本
発明ではジッタ振幅の拡大が解消される。
【図面の簡単な説明】
第1図は本′発明によるデスタッフ回路の一実施例であ
り、第2図は受信フレームの一例である。 F・・・フレームビット、D・・・データビットI C
,・C2,C3・・・コントロール信号ビット、■・・
・バリアブルビット。

Claims (1)

    【特許請求の範囲】
  1. 1、スタッフ同期による多重伝送路を介して相互に通信
    する際の一方の側におけるデスタッフ回路において、受
    信信号フレーム内のバリアブルビットについてデータビ
    ットとして利用されたのかあるいはスタッフビットとし
    て利用されたのかを判定する回路と、該判定結果を記憶
    するメモリと、スタッフビット挿入により発生する位相
    ジャンプを吸収するデータ信号バッファ回路と、送信信
    号フレーム内のバリアブルビット位置で上記メモリから
    判定結果を読み出し、該判定結果にもとづいて送信信号
    のバリアブルビットをデータビットとするかスタッフビ
    ットとするかを決定する回路とを有することを特徴とす
    るスタッフビット折返しデスタッフ回路。
JP30952287A 1987-12-09 1987-12-09 スタッフビット折返しデスタッフ回路 Pending JPH01151841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30952287A JPH01151841A (ja) 1987-12-09 1987-12-09 スタッフビット折返しデスタッフ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30952287A JPH01151841A (ja) 1987-12-09 1987-12-09 スタッフビット折返しデスタッフ回路

Publications (1)

Publication Number Publication Date
JPH01151841A true JPH01151841A (ja) 1989-06-14

Family

ID=17994019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30952287A Pending JPH01151841A (ja) 1987-12-09 1987-12-09 スタッフビット折返しデスタッフ回路

Country Status (1)

Country Link
JP (1) JPH01151841A (ja)

Similar Documents

Publication Publication Date Title
US6628679B1 (en) SERDES (serializer/deserializer) time domain multiplexing/demultiplexing technique
JPH0828691B2 (ja) フレーム同期方式
US5864250A (en) Non-servo clock and data recovery circuit and method
US4993026A (en) Multiplexer apparatus with auxiliary synchronization for compensating for cable delays
JPH01151841A (ja) スタッフビット折返しデスタッフ回路
US5430733A (en) Digital transmission system for multiplexing and demultiplexing signals
US5781587A (en) Clock extraction circuit
US7095817B2 (en) Method and apparatus for compensating for timing variances in digital data transmission channels
JP7324896B2 (ja) 受信装置及びデータ受信方法
JPH01263566A (ja) 伝送遅延差測定方式
JP2730519B2 (ja) スタッフ同期回路
JPS61227437A (ja) 信号伝送方式
JPS5811781B2 (ja) タジユウデイジタルカイセンモウノ ケツゴウブンキソウチ
KR100204062B1 (ko) 저속 데이타 프레임 위상 정렬기
JP2937783B2 (ja) スタッフ同期方式
JPH02306734A (ja) 多重化装置
JP2735513B2 (ja) 多重化変復調装置
JP3504554B2 (ja) 時分割多重化データ通信システム並びにその送信機及び受信機
JP2856470B2 (ja) 2重化構成切り替え方式
JPH03110945A (ja) バースト信号再生中継装置
JP2541121B2 (ja) Ds3フレ―ム送受信装置
JPH0756962B2 (ja) データ通信システム
JP2658555B2 (ja) ループネットワーク接続方式
JPH06216893A (ja) シリアルデータ伝送回路
JPS6340508B2 (ja)