JPH01150983A - Picture processor - Google Patents

Picture processor

Info

Publication number
JPH01150983A
JPH01150983A JP62308676A JP30867687A JPH01150983A JP H01150983 A JPH01150983 A JP H01150983A JP 62308676 A JP62308676 A JP 62308676A JP 30867687 A JP30867687 A JP 30867687A JP H01150983 A JPH01150983 A JP H01150983A
Authority
JP
Japan
Prior art keywords
image
picture
clocks
reading
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62308676A
Other languages
Japanese (ja)
Inventor
Akihiro Usami
宇佐美 彰浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62308676A priority Critical patent/JPH01150983A/en
Publication of JPH01150983A publication Critical patent/JPH01150983A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00Geometric image transformation in the plane of the image
    • G06T3/40Scaling the whole image or part thereof
    • G06T3/4007Interpolation-based scaling, e.g. bilinear interpolation

Abstract

PURPOSE:To obtain a satisfactory output picture at least up to magnification corresponding to picture elements to be interpolated by interpolating between the respective picture elements when an original picture is inputted. CONSTITUTION:Picture data 20 outputted from a picture reading part 1 are developed as picture data 21 to an buffer, which is not illustrated, in an interpolation processing part 2. At this time, since the number of clocks to the interpolation processing part 2 is twice as many as that to the picture reading part 1, the picture data 20 are developed alternately as illustrated. Next, while the picture data 21 are developed to a picture memory 3 according to an address generated with the number of the clocks of a.2.fW, the picture data 21 are read from the picture memory 3 according to another address generated with the number of the clocks of b.fR and outputted to an external part with the number of the clocks of fW. When pictures twice as many or more are to be obtained, the desired number of pictures can be achieved by fixing (a) to '1' and changing (b) within the range of '0<b<1'. The enlargement ratio at this time becomes 1/b.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は画像処理装置、特に原稿画像を読み取った後、
変倍出力する画像処理装置に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an image processing device, particularly an image processing device that uses an image processing device after reading an original image.
The present invention relates to an image processing device that outputs images at variable magnification.

[従来の技術] 通常、読み取った原稿画像を変倍処理して出力するとき
には、原稿画像を一旦メモリに格納し、その°メモリか
ら読み出すときのクロック数、或いは間隔を変更して処
理することが多い。
[Prior Art] Normally, when a read original image is subjected to scaling processing and output, the original image is temporarily stored in a memory, and then processed by changing the number of clocks or the interval at which it is read from the memory. many.

例えば、画像メモリに画像が格納されているとき、主走
査及び副走査方向に1画素置きに画素データを読み込ん
では、出力するという処理(所謂、間引き処理)を施す
と、形成された出力画像は画像メモリ内のそれに対して
縦、横に対して%(面積にして属)となる。一般に、画
像メモリから読み込む速度(アドレスの更新速度)を上
げて、基準クロックでもってその画素データを出力する
という処理を実行すると、その読み込み速度に対する縮
小率の画像を出力することが可能になる。
For example, when an image is stored in the image memory, if pixel data is read every other pixel in the main scanning and sub-scanning directions and then output (so-called thinning processing), the resulting output image will be The vertical and horizontal values are % (area and area) of that in the image memory. Generally, by increasing the reading speed (address update speed) from the image memory and outputting the pixel data using the reference clock, it becomes possible to output an image with a reduction ratio relative to the reading speed.

一方、例えば2倍の出力画像を得ようとするときには、
逆に画像メモリからの読み込む速度を落して、基準クロ
ックでもって出力するという処理を実行する。例えば読
み込み速度を基準クロックの局にすると、同じ画素を2
回読み込むのと同等になり、結局同じ画素が2回続けて
出力される。
On the other hand, when trying to obtain twice the output image, for example,
Conversely, processing is performed in which the speed of reading from the image memory is reduced and output is performed using the reference clock. For example, if the reading speed is set to the reference clock, the same pixel will be
This is equivalent to reading the same pixel twice, and the same pixel is output twice in a row.

所謂、画素の水増しである。This is a so-called pixel increase.

[発明が解決しようとする問題点] しかしながら、この様な変倍処理でもって拡大画像を形
成しようとすると、第3図に示す様に、画像メモリ内に
格納された各画素が何回か続けて形成されることになり
、見た目に雑な画像を出力してしまうという問題が発生
する。
[Problems to be Solved by the Invention] However, when trying to form an enlarged image using such scaling processing, each pixel stored in the image memory is This causes a problem in that an image that looks rough is output.

本発明はかかる従来技術に鑑みなされたものであり、原
稿画像を入力するときに各画素間を補間することにより
、少なくともその補間する画素に対応する倍率までは良
好な出力画像を得ることを可能ならしめた画像処理装置
を提供しようとするものである。
The present invention has been made in view of such prior art, and by interpolating between each pixel when inputting a document image, it is possible to obtain a good output image at least up to the magnification corresponding to the interpolated pixel. The purpose of this invention is to provide an image processing device that is well-accepted.

[問題点を解決するための手段] この問題を解決するために、本発明は以下に示す様な構
成を備える。
[Means for Solving the Problem] In order to solve this problem, the present invention includes the following configuration.

すなわち、 デジタル多階調画素データを人力する入力手段と、入力
された画素データ間に少なくとも1つの画素を補間する
補間手段と、補間された画素及び入力された画素データ
から構成される画像データを格納する格納手段と、該格
納手段に前記画像データを格納するときの格納用クロッ
ク数を制御する第1のクロック制御手段と、前記格納手
段によって格納された画像データを読み込む読み込み手
段と、該読み込み手段による読み込み用クロック数を制
御する第2のクロック制御手段とを備える。
That is, an input means for manually inputting digital multi-gradation pixel data, an interpolation means for interpolating at least one pixel between the input pixel data, and image data composed of the interpolated pixels and input pixel data. a first clock control means for controlling the number of storage clocks when storing the image data in the storage means; a reading means for reading the image data stored by the storage means; and a reading means for reading the image data stored by the storage means. and second clock control means for controlling the number of clocks for reading by the means.

[作用] かかる本発明の構成において、入力手段で入力した画素
データを補間手段でもって補間処理し、第1のクロック
制御手段で決定された格納用クロック数でもって、画像
データを格納する。また、第2のクロック制御手段で決
定した読み込み用クロック数でもって画像を読み込み出
力するものである。
[Operation] In the configuration of the present invention, the pixel data input by the input device is interpolated by the interpolation device, and the image data is stored with the number of storage clocks determined by the first clock control device. Further, the image is read and outputted using the number of reading clocks determined by the second clock control means.

[実施例] 以下、添付図面に従って本発明に係る実施例を詳細に説
明する。
[Embodiments] Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

〈構成概略の説明(第1図)〉 第1図は実施例における画像処理装置の構成概略図であ
る。
<Explanation of the outline of the structure (FIG. 1)> FIG. 1 is a schematic diagram of the structure of the image processing apparatus in the embodiment.

図中、1は原稿画像を読み取る画像読取部であって、光
学的に読み取った画素濃度に対応して、8ビツトデータ
(1バイト=256階調)を出力するものである。2は
画像読取部1から出力されてくる画素データ間を補間す
る補間処理部、3は補間処理部2から画素データを読み
込んで記憶する画像メモリ(実施例ではデュアルポート
メモリで構成されている)である。4はクロック発生器
回路であって、画像読取部1にはクロック数がfw、補
間処理部2にはその2倍の2・fw、そして画像メモリ
3へのデータ書込みタイミングのクロックはクロック可
変回路5を介して出力されるa・2・fwのクロックが
夫々出力されている。尚、クロック可変回路5から発生
するクロックにおいて、O<a≦1であり、この変更は
スイッチ8によって設定される。
In the figure, reference numeral 1 denotes an image reading section that reads an original image, and outputs 8-bit data (1 byte=256 gradations) in accordance with the optically read pixel density. 2 is an interpolation processing unit that interpolates between pixel data output from the image reading unit 1, and 3 is an image memory that reads and stores pixel data from the interpolation processing unit 2 (in the embodiment, it is configured with a dual port memory). It is. 4 is a clock generator circuit, in which the number of clocks is fw for the image reading section 1, twice that number fw for the interpolation processing section 2, and the clock for writing data to the image memory 3 is a variable clock circuit. The clocks of a, 2, and fw are outputted through the clocks 5 and 5, respectively. Note that in the clock generated from the variable clock circuit 5, O<a≦1, and this change is set by the switch 8.

6は周波数fRのクロックを発生するクロック発生回路
であって、画像出力用と、クロック可変回路7に出力さ
れている。クロック可変回路7はクロック可変回路5と
同様にスイッチ8での設定に基づいて、周波数b−f、
のクロックを画像メモリ3からの読み出しアドレスの発
生タイミングとして使用する。但し、0くb≦1である
Reference numeral 6 denotes a clock generation circuit that generates a clock of frequency fR, which is used for image output and is outputted to the clock variable circuit 7. Similar to the variable clock circuit 5, the variable clock circuit 7 changes the frequency bf, based on the setting with the switch 8.
The clock is used as the generation timing of the read address from the image memory 3. However, 0 b≦1.

く補間処理の説明(第2図)〉 上述した構成における補間処理部2の処理内容を第2図
を参照して説明する。
Description of Interpolation Processing (Fig. 2)> The processing contents of the interpolation processing section 2 in the above-described configuration will be explained with reference to Fig. 2.

画像読取部1から出力された画像データ20は補間処理
部2内の不図示のバッファに画像データ21として展開
される。このとき、補間処理部2へのクロック数は画像
読取部1の2倍であるので、図示の如く1つ置きに展開
される。補間処理部2内には1行の行列22(sinc
函数によるテーブル)が予め格納されていて、画像デー
タ21内の“°0″データ、すなわち偶数アドレスの画
素濃度を算出し、画像データ23を得るものである。
Image data 20 output from the image reading section 1 is developed as image data 21 in a buffer (not shown) within the interpolation processing section 2. At this time, since the number of clocks to the interpolation processing section 2 is twice that of the image reading section 1, every other clock is expanded as shown. In the interpolation processing unit 2, a one-row matrix 22 (sinc
The image data 23 is obtained by calculating the "°0" data in the image data 21, that is, the pixel density at even addresses.

例えば、画素濃度Cn+2は、 Cn+2  =  a  n’t)−s+  a y1
+1”b  −3+  a  n+2°b−。
For example, the pixel density Cn+2 is: Cn+2 = a n't) - s+ a y1
+1”b −3+ a n+2°b−.

”a n+3’ b +”a r1+4’ b 3”a
 n+5” b 5=50・0.127+200・(−
0,212)4200・0.637+50・0.637
+20・(−0,212)+20・0.127#121
  となる。
"a n+3' b +"a r1+4' b 3"a
n+5" b 5=50・0.127+200・(-
0,212) 4200・0.637+50・0.637
+20・(-0,212)+20・0.127#121
becomes.

また、その他のCn+kに対しても同様の算出でもって
決定できる。
Furthermore, other Cn+k can also be determined by similar calculations.

く変倍処理の説明〉 さて、上述した補間処理(入力画像を2倍にして、各画
素間を補間する処理)がなされた後は、クロック数がa
・2・f、でもって発生するアドレスに従って画像メモ
リ3に展開されると共に、画像メモリ3からはクロック
数がb−fRで発生するアドレスに従って読み出され、
クロック数fwで外部(例えばレーザビームプリンタや
表示装置)に出力される。
Explanation of magnification processing> Now, after the above-mentioned interpolation processing (processing of doubling the input image and interpolating between each pixel), the number of clocks is a
・2・f is developed in the image memory 3 according to the address generated by f, and the clock number is read from the image memory 3 according to the address generated by b−fR,
It is output to the outside (for example, a laser beam printer or a display device) at the clock number fw.

従って、原稿画像と等倍の画像を出力しようとするとき
には、a=0.5、b=1にすれば良く、縮小画像を得
ようとしたときには、bを“1”に固定し、aを“O<
a<0.5”の範囲内で変化させれば、縮小率2・aの
画像が形成される。
Therefore, when trying to output an image that is the same size as the original image, it is sufficient to set a = 0.5 and b = 1. When trying to obtain a reduced image, b is fixed to "1" and a is set to “O<
If it is changed within the range of a<0.5'', an image with a reduction ratio of 2·a is formed.

また、等倍から2倍までの画像を得ようとするときには
、bを61″に固定し、aを“0.5くa≦1”の範囲
で変化させれば良い(倍率は2・a倍)。尚、この間に
おいては、少なくとも、画像の拡大に伴って画像が雑に
なるという不具合は発生しない。
Also, when trying to obtain an image from 1x to 2x, b can be fixed at 61'' and a can be varied within the range of 0.5 x a≦1 (the magnification is 2 x a Note that during this period, at least, the problem that the image becomes rough due to enlargement does not occur.

さて、2倍以上の画像を得ようとした場合には、aを“
i”に固定し、bを°’O<b<1”の範囲内で変化さ
せることにより達成することが可能となる。このときの
拡大率は1/bとなる。
Now, if you want to obtain an image that is more than twice as large, change a to “
This can be achieved by fixing i'' and varying b within the range of °'O<b<1''. The magnification ratio at this time is 1/b.

以上、説明した様に本実施例によれば、簡単な構成によ
って、所望とする倍率の画像を得ることが可能となり、
少なくとも2倍の画像までは補間処理でもって補間され
た画像を出力すれば良いので、2倍以下の拡大について
は画像が劣化するということがなくなる。
As explained above, according to this embodiment, it is possible to obtain an image with a desired magnification with a simple configuration,
Since it is sufficient to output an image interpolated by the interpolation process up to at least twice the size of the image, there is no possibility that the image will deteriorate when enlarged to less than twice the size.

更には、補間処理は簡単なテーブル内のデータとの演算
でもってなされるものであるから、補間処理は高速にな
る。
Furthermore, since the interpolation process is performed by simple calculations with data in a table, the interpolation process becomes faster.

尚、上述した実施例ではスイッチ8で変更する周波数の
係数a、bは共に“1“以下としたが、例えばa=”1
”に固定し、bを室以上にも変更できる様にすれば同様
の変倍出力を可能にすることが可能となる。
Incidentally, in the above-described embodiment, both the frequency coefficients a and b changed by the switch 8 were set to "1" or less, but for example, if a="1"
'', and if b can be changed to a value larger than 1, it is possible to achieve a similar variable magnification output.

また、実施例では、補間処理部2は入力画像の各画素間
に1つの画素を挿入し、その挿入した画素の濃度を算出
する様にした。しかしながら、例えば、挿入画素数を2
つ以上にしても全く構わない。この場合にsinc函数
に基づく行列22を変更すれば同様に達成できるが、例
えば2つの画素を挿入した場合には、3倍の倍率までは
良好な画像を出力することが可能となる。
Further, in the embodiment, the interpolation processing unit 2 inserts one pixel between each pixel of the input image, and calculates the density of the inserted pixel. However, for example, if the number of inserted pixels is 2
It is perfectly fine to have more than two. In this case, the same effect can be achieved by changing the matrix 22 based on the sinc function, but if two pixels are inserted, for example, it is possible to output a good image up to a 3x magnification.

[発明の効果〕 以上、説明した様に本発明によれば、所望とする倍率の
画像を簡単な構成でもって得ることが可能となると共に
、少なくとも補間処理で得られた画像に対する倍率まで
は良好な画像を形成することが可能となる。
[Effects of the Invention] As described above, according to the present invention, it is possible to obtain an image with a desired magnification with a simple configuration, and at least the magnification of the image obtained by interpolation processing is good. This makes it possible to form images with a wide range of colors.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本実施例における画像処理装置の主要構成部、 第2図は実施例における補間処理の内容を説明するため
の図、 第3図は従来の拡大画像の内容を示す図である。 図中、1・・・画像読取部、2・・・補間処理部、3・
・・画像メモリ、4.6・・・クロック発生回路、5.
フ・・・クロック可変回路、8・・・スイッチである。 第2図
FIG. 1 is a diagram illustrating the main components of an image processing apparatus in this embodiment, FIG. 2 is a diagram for explaining the contents of interpolation processing in this embodiment, and FIG. 3 is a diagram illustrating the contents of a conventional enlarged image. In the figure, 1... image reading section, 2... interpolation processing section, 3...
...Image memory, 4.6...Clock generation circuit, 5.
F...Clock variable circuit, 8...Switch. Figure 2

Claims (2)

【特許請求の範囲】[Claims] (1)デジタル多階調画素データを入力する入力手段と
、 入力された画素データ間に少なくとも1つの画素を補間
する補間手段と、 補間された画素及び入力された画素データから構成され
る画像データを格納する格納手段と、該格納手段に前記
画像データを格納するときの格納用クロック数を制御す
る第1のクロック制御手段と、 前記格納手段によつて格納された画像データを読み込む
読み込み手段と、 該読み込み手段による読み込み用クロック数を制御する
第2のクロック制御手段とを備えることを特徴とする画
像処理装置。
(1) Input means for inputting digital multi-gradation pixel data; interpolation means for interpolating at least one pixel between the input pixel data; and image data composed of the interpolated pixels and input pixel data. storage means for storing the image data; first clock control means for controlling the number of storage clocks when storing the image data in the storage means; and reading means for reading the image data stored by the storage means. and second clock control means for controlling the number of clocks for reading by the reading means.
(2)補間手段で補間されるダミー画素の階調度は、s
inc関数によるテーブルでもつて算出することを特徴
とする特許請求の範囲第1項記載の画像処理装置。
(2) The gradation level of the dummy pixel interpolated by the interpolation means is s
2. The image processing apparatus according to claim 1, wherein the image processing apparatus also performs calculation using a table based on an inc function.
JP62308676A 1987-12-08 1987-12-08 Picture processor Pending JPH01150983A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62308676A JPH01150983A (en) 1987-12-08 1987-12-08 Picture processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62308676A JPH01150983A (en) 1987-12-08 1987-12-08 Picture processor

Publications (1)

Publication Number Publication Date
JPH01150983A true JPH01150983A (en) 1989-06-13

Family

ID=17983945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62308676A Pending JPH01150983A (en) 1987-12-08 1987-12-08 Picture processor

Country Status (1)

Country Link
JP (1) JPH01150983A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030262A (en) * 1983-07-29 1985-02-15 Canon Inc Image processor
JPS61227477A (en) * 1985-03-30 1986-10-09 Dainippon Screen Mfg Co Ltd Picture processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030262A (en) * 1983-07-29 1985-02-15 Canon Inc Image processor
JPS61227477A (en) * 1985-03-30 1986-10-09 Dainippon Screen Mfg Co Ltd Picture processor

Similar Documents

Publication Publication Date Title
TW554330B (en) Liquid crystal display control circuit that performs drive compensation for high- speed response
US5202670A (en) Image processing apparatus
JP3747523B2 (en) Image processing apparatus and processing method
JP2000284773A (en) Picture display device
JP3449142B2 (en) Image reduction apparatus and control method thereof
JPH0573675A (en) Picture processor
JP2000132136A (en) Picture element number converting device
JP2003316331A (en) Display device
JPH01150983A (en) Picture processor
JP2510019B2 (en) Image display method and device
JPH0393370A (en) Picture processing unit
JPH0737079A (en) Method and device for correcting picture distortion
US7697817B2 (en) Image processing apparatus and method, and recorded medium
JP4268696B2 (en) Image processing apparatus and processing method
JP2002300398A (en) Image processor
JPS63102474A (en) Picture signal processor
JPH0364165A (en) Picture processing unit
JP2001069449A (en) Image processor
JPH11341351A (en) Video magnification and reduction circuit
JPH04204594A (en) High-precision display device
JPH06333031A (en) Image processor
JP2002204463A (en) Convergence correction device and convergence correction method
JPH08286658A (en) Resolution converting device and resolution converting method
JPS6375881A (en) Dot picture screen line-number converter
JPS59100975A (en) Output device of interpolated picture