JPH01147639A - マルチプログラミング・デバッグ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、制御が逐次に流れる通常のプログラムと異な
り、複数のプログラムが同期をとりながら並列に流れる
マルチプログラミング・システムに対するデバッグ機能
に関するものである。

従来の技術 従来の逐次処理プログラムに対するデバッグ機能につい
て、第３図に示す従来のデバッグ装置の第７図から第９
図に示すフローチャート１〜３を参照しながら説明する
。

第３図に示すように、−船釣なデバッグ装置は、デバッ
グ機能をつかさどるためのＣＰＵ　（以下ホストＣＰＵ
と呼ぶ）、メモリ、周辺回路などを具備しており、デバ
ッグの対象となるＣＰＵ　（以下、ターゲラ）ＣＰＵと
呼ぶ）の動作をモニタしながら、デバッグ機能を実現し
ている。

また、従来のデバッグ装置は、メモリ操作やブレーク・
ポイントの設定など、ターゲツトＣＰＵ側のアプリケー
ションプログラムに依存しない汎用性のある機能のみを
実現している。

ここでは、アドレスブレーク機能とレジスタ表示機能に
ついて、その動作説明を行なう。第３図において、デバ
ッグ装置３０は、点線で示しである。

図示のデバッグ装置３０は、ホス）ＣＰＵ１００と、ホ
ストプログラムが常駐するホストプログラムメモリ１０
６と、ブレーク・ポイントを登録しておくブレークメモ
リ　１０４と、このブレークメモリに登録されたブレー
クポイントと、ターゲットＣＰＵ１０１のアドレスとを
逐一比較して一致信号１０３−１及び選択信号１０３−
２を出力する比較部１０３と、選択信号１０３−２によ
ってデータバス切り換えを行なうゲートＡ　１１３−１
とゲー）　Ｂ　１１３−２とを備えている。

ブレーク処理プログラム１０７、データ部１０８、ステ
ータス部１０９、及び動作指定部１１０は、ターゲット
ＣＰＵｌ０ＩとホストＣＰＵ１００の双方からアクセス
可能なメモリで、ブレークが発生した時の制御に必要と
なるメモリである。

ここで、ホストＣＰＵ１００は、アドレスバスとデータ
バスを介してブレークメモリ１０４とホストプログラム
メモリ部１０６とブレーク処理プログラムメモリ１２０
とに接続され、また、ターゲットＣＰＵｌ０Ｉは、アド
レスバスとデータバスを介してユーザプログラムメモリ
１０２と比較部１０３とブレーク処理プログラムメモリ
１２０とに接続されている。さらに、比較部１０３は、
ブレークメモリ１０４にアドレスバスを介して接続され
る。また比較部１０３は、一致信号１０３−１をターゲ
ットＣＰＵｌ０Ｉに出力すると共に、比較部１０３とタ
ーゲラ）ＣＰＵ　１０２間のデータバス上にあるゲート
Ａ　１１３−１と、ターゲットＣＰＵｌ０Ｉとユーザプ
ログラムメモリ１０２間のデータバス上にあるゲー）　
Ｂ　１１３−２のそれぞれに対し、選択信号１０３−２
とその選択信号のインバータで反転された信号を出力す
るよう接続されている。

ブレークが発生した時の制御をフローチャート１〜３に
そって説明する。ブレークアドレスはホストＣＰＵ１０
０により、ブレークメモリ１０４に既に設定されている
。比較部１０３はターゲットＣＰＵ　１０１から出力さ
れるアドレス情報とブレーク・メモリ１０４に登録され
ているブレーク・ポイントとを逐一比較して、いづれか
のブレーク・ポイントと一致した場合、ターゲラ）ＣＰ
ＵＩＯＩへ一致信号１０３−１を出力する。

フローチャート２に示すように、ターゲットＣＰＵ１０
１は、比較部１０３からの一致信号１０３−１を割り込
み信号として受付け、ユーザ・プログラムを中断し、そ
の時点のアドレスを保持し、割り込み処理プログラムの
スタートアドレスの読み出し動作を行なう。比較部１０
３はこのタイミングで、選択信号１０３−２を出力し、
同時にブレーク処理プログラム１０７へのスタートアド
レス情報を出力する。選択信号１０３−２は、ゲートＡ
　１１３−１を開き、ゲー）　Ｂ　１１３−２を閉じる
ことで比較部１０３例のデータバスをターゲラ）ＣＰＵ
　１旧へ接続する。ターゲラ）ＣＰＵＩＯＩは、比較部
１０３より出力されたアドレス情報を読み込み、ブレー
ク処理はプログラム１０７へ制御を移す。

次に、フローチャート３に従ってブレーク処理プログラ
ム１０７の動作を説明する。ブレーク処理プログラム１
０７はターゲットＣＰＵｌ０Ｉのプログラムとして動作
し、データ部１０８にブレーク時点のレジスタ情報をセ
ーブし、ステータス部１０９をアドレスブレーク発生の
状態にし、動作指定部１１０にホストＣＰＵ１００から
各ブレークなかの動作が指定されるのを待つ。

次に、ホストＣＰＩＪ１００の動作を、フローチャート
１に従って説明する。まず、ステータス１０９がブレー
ク発生中を表わす状態の場合、コマンド受付は状態とな
る。コマンドがレジスタ表示コマンドであった場合、デ
ータ部１０８にセーブされたブレーク・レジスタ情報を
読み出しホストＣＰＵ１００管理の表示装置１０５に表
示する。他のコマンドが人力されたら、各々のコマンド
に従った処理をする。コマンドがブレーク再開コマンド
の場合、ステータス１０９をブレーク再開状態にし、動
作指定部１１０にブレーク再開の動作を指定する。ブレ
ーク処理プログラム１０７は、格納されたブレーク再開
コマンドに従い、復帰処理した後、ブレークアドレスか
ら実行を再開する。

以上、従来のデバッグ機能におけるブレーク・ポイント
の処理について記述したが、本従来例のようにアドレス
をブレーク・ポイント情報としたものが一般的であり、
ブレーク発生の方法も上記した従来例が一般的方法とな
っている。

発明が解決しようとする問題点 まず、第４図、第５図を参照しながら、従来の技術によ
る問題点を説明していく。第４図および第５図は、複数
のプログラムが同期をとりながら、一つのプログラミン
グシステムを構築している例である。このようなプログ
ラミングシステムはマルチプログラミング・システムと
呼ばれ、その制御形式は、オペレーテング・システム（
以下Ｏ８と呼ぶ）の種類によって、多少違いはあるが、
本例は事象駆動方式のＯ８では一般的と考えられる。

マルチプログラミング・システムを構成している個々の
プログラムはタスクと呼ばれ、１タスクがなんらかの事
象の発生を待つ藺にできるＣＰＵの空き時間を利用し、
実行の起動がかかるのを待っている他のタスクの中から
１つタスクを選び出し、実行状態にする。このようにタ
スクを入れ替える処理をディスパッチングと呼び、ディ
スパッチングは、割り込みやＯ８に対して発行されるシ
ステムコールと呼ばれる命令群を発行することによって
起きる。

従って、こうしたマルチプログラミング・システムにお
いて、デバッグ上で特に重要となってくるのは、いかに
この状態遷移を監視し、追跡していくかという点にある
ことが理解される。

ここで、第４図、第５図を用いて、従来゛の技術で問題
になる点について説明する。

第４図の例１、例２は、共にタスクＡ１タスクＢの２タ
スク構成のマルチプログラミング・システムの制御の流
れ図である。例１のプログラムでは、タスクＡ上のアド
レス２０００番地を実行する迄に、タスク八からタスク
Ｂへ、またタスクＢからタスクＡへと、状態遷移が起こ
るが、例２のプログラムでは、同アドレスを実行する迄
に状態遷移は起きない。これは、ディスパッチングによ
って、処理の流れが変わってしまう為である。このよう
に、マルチプログラミングでの実行の流れは画一的では
なく、そのマルチプログラミングの制御の予測は困難で
ある。従って、従来のアドレスブレーク機能のみを有す
るデバッグ装置では、以下のような問題が起きて来る。

即ち、例１、例２のプログラムに対しては、それぞれの
プログラムの、タスクＡ上のアドレス２０００番地に、
同様に、ブレーク・ポイントを設定して、従来のアドレ
スブレークを発生させても、そこから得られる情報だけ
では、マルチプログラムの制御の流れまでは掴み切れな
いという点である。

また、第５図の状態遷移は、タスクＡ、タスクＢ１タス
クＣ１タスクＤの４タスクで構成されたマルチプログラ
ミングの流れ図である。このような、多彩なシステムコ
ール命令を用い、多数のタスクで構成された複雑な制御
の流れを持つマルチプログラミング・システムに対して
、例えば、タスクＡ上のアドレス２０００番地にブレー
ク・ポイントを設定し、従来のアドレスブレークを発生
させても、その制御の流れを把握することは、ますます
困難になって来る。

このことから、マルチプログラミング・システムに対す
るデバッグに、従来のアドレスによるブレーク機能を用
いる場合は、そのマルチプログラミング・システムの制
御の流れが充分に予測可能ということの前提に立たなけ
ればならないにも拘らず、実際にはマルチプログラミン
グ・システムの制御の流れは複雑で予測が困難であるた
め、従来のアドレスによるブレーク機能だけでは、あま
り効果的なデバッグ機能を有しているとは言い難い。

最近では、こうしたマルチプログラミング形式のものが
広く浸透して来つつあるが、従来の技術によるデバッグ
機能は、通常の逐次処理のプログラムに関しては一応の
効果を期待できるが、次々とタスクを切り換えるマルチ
プログラミング・システムに関しては、アドレスによる
ブレークだけのデバッグ機能だけでは、その実行状態を
掴み切れないという欠点を有していた。

問題点を解決するための手段 本発明によるならば、プログラムデバッグを目的とした
専用のＣＰＵと、デバッグの対象となるＣＰＵとを備え
たデバッグ装置において、該デバッグ装置において、該
デバッグの対象となるＣＰＵ上で動作するオペレーティ
ングシステムの管理下で、複数のタスクの中から１つの
タスクを選択する処理の実行後に、該実行結果に基づい
た信号を、前記デバッグの対象となるＣＰＵの外部に出
力する第１の手段と、前記選択されたタスクを識別する
ための情報を前記デバッグの対象となるＣＰＵの外部に
出力する第２の手段とを備え、前記第１の手段と第２の
手段により、マルチプログラミング・システムの動作中
、タスクが切り換わった時点を捉え、該時点の情報を基
にマルチプログラミング・システムのデバッグを行なう
ことを特徴とするマルチプログラミングデバッグ装置が
提供される。

作用 上述した従来のデバッグ装置に於けるアドレス情報によ
るブレーク主体のデバッグ機能に対して、本発明による
マルチプログラミングデバッグ装置は、ディスパッチン
グのタイミングを捉えて、ディスパッチング直後にブレ
ークをかけるディスパッチ・ブレーク機能、あるいは、
次々とディスパッチし、切り替わるタスクの履歴をとる
ディスパッチ・トレース機能を可能としている。かかる
機能によって、従来の技術では捉えることのできなかっ
た、マルチプログラミングシステムの状態遷移のトレー
スを容易に実現できる。

更に詳述するならば、ディスパッチ管理部は、ターゲッ
トＣＰＵよりディスパッチしたことを通知するディスパ
ッチ信号とタスクの切り換えを通知するタスク切換信号
を入力すると、（１）該ターゲットＣＰＵによりデータ
バス上に出力されたタスクＩＤと予めタスクＩＤメモリ
に登録されているタスクＩＤとを比較し、一致した場合
においてはブレーク信号を割り込み信号として前記ター
ゲラ）ＣＦ’Ｕに対し出力することにより該ターゲット
ＣＰＵを割り込み状態にし、同時に選択信号をターゲッ
トＣＰＵとユーザプログラミングメモリ間のデータバス
上のゲートに出力し該データバスを非接続状態にするこ
とによって、アドレスブレークと同様な形でターゲット
ＣＰＵによるユーザプログラムの実行を中断するか、あ
るいは（２）該ディスパッチ管理部内部に設けられたタ
スクＩＤを読み込んだことを示すフラグをＯＮにし、タ
ーゲラ）ＣＰＵによりデータバス上に出力されたタスク
ＩＤをトレースメモリに記憶させる。こうして本発明は
、従来のデバッグ装置におけるアドレス情報によるブレ
ーク主体のデバッグ機能の他に、（１）予めタスクＩＤ
メモリに登録されているタスクＩＤと同一なタスクＩＤ
を捉えて、ターゲラ）ＣＰＵを割り込み状態にするディ
スパッチングブレーク機能、あるいは、（２）次々に発
行されるディスパッチングによるタスクＩＤの履歴を実
時間でトレースするディスパッチングトレース機能を実
現する。

実施例 以下、添付図面を参照して本発明によるマルチプログラ
ミング・デバッグ装置の実施例を説明する。

実施例１ 本発明のマルチプログラミング・デバッグ装置の実施例
１を、第１図に示すマルチプログラミング・デバッグ装
置のブロック図と第１０図がち第１２図に示すフローチ
ャート４〜６を参照しながら説明する。

マルチプログラミングの各タスクの状態遷移は、プログ
ラム中のＯ８に対して発行されるシステムコール命令を
実行し、ディスパッチすることによって起こる場合が大
半である。実施例１は、ディスパッチの実行、タスクの
切り換えの状態を捉えて、ブレークする機能を備えた、
マルチプログラミング・デバッグ装置に関して説明する
。

第１図において、第３図に示す装置の要素と同様な要素
に同一の参照番号を付している。第１図に示す本発明の
実施例１におけるマルチプログラミング・デバッグ装置
１０は、第３図に示した従来のデバッグ装置に加えて、
ディスパッチ状態によるブレーク機能を実現する為に、
ターゲラ）ＣＰＵより出力される、ディスパッチングし
たことを通知するディスパッチ信号１０１−１とタスク
の切り換えを通知するタスク切換信号１０１−２を捉え
、また、データバス上に出力されるカレントタスクの識
別（以下タスクＩＤ）を捉えるディスパッチ管理部１１
５と、ホストＣＰＵ１００により指定されたブレークす
るタスクのＩＤを記憶しておくタスクＩＤメモリ１１４
と、データバスを切り換えるゲー）Ｃ１１３−３とを備
えており、更に、ターゲットＣＰＵｌ０ＩとホストＣＰ
Ｕ１００の双方からアクセス可能なディスパッチ・ブレ
ーク処理プログラム１１１を具備している。

ディスパッチング後、指定したタスクへの切り換えをす
ることによるブレークが発生した時について、その処理
をフローチャート４〜６にそって説明する。ブレークさ
せたいタスクのＩＤは既にホストＣＰＵ１００によって
、タスクＩＤメモリ１１４に登録されているものとする
。ターゲットＣＰＵ１０１の処理をフローチャート５に
従って説明する。

まず、ターゲラ）ＣＰＵＩＯＩはユーザ・プログラム実
行中に、ディスパッチすると、その直後にディスパッチ
信号１０１−１と、さらにタスクの切り換えが行なわれ
るとその直後にタスク換信号１０１−２をディスパッチ
管理部１１５に送る。また、ターゲラ）ＣＰＵＩＯＩは
、前記信号を出力した次のタイミングで切り換わったカ
レントタスクのＩＤをデータバス上にのせ、ディスパッ
チ管理部１１５は、常に、データバス上をモニタして、
タスクのＩＤを判読し、タスクＩＤメモリ１１４に、既
に登録されているタスクＩＤと逐一比較する。その結果
、いづれかのタスクＩＤが一致した場合、ブレーク信号
１１５−１を出力する。

ターゲラ）ＣＰＵ　１旧はディスパッチ管理部１１５か
らのブレーク信号１１５−１を割り込み信号１１２とし
て受は付け、ユーザ・プログラム１０２を中断して、そ
の時点のアドレスを保持し、割り込み処理プログラムの
スタートアドレスの読み出し動作を行なう。ディスパッ
チ管理部１１５はこのタイミングで、選択信号１１５−
２を出力し、ゲートＣ１１３−３を閉じることで、ユー
ザプログラムメモリ１０２側のデータバスをフローティ
ング状態にし、ターゲラ）ＣＰＵＩＯＩから切り離し、
同時にディスパッチ・ブレーク処理プログラム１１１へ
のスタートアドレス情報をデータバス上へ出力する。タ
ーゲラ）ＣＰＵＩＯＩはディスパッチ管理部１１５から
出力されたアドレス情報を読み込み、ディスパッチ・ブ
レーク処理プログラム１１１へ制御を移す。

フローチャート６はディスパッチ・ブレーク処理プログ
ラム１１１の内容で、ターゲラ）　ＣＰ　ＵＩＯＩがユ
ーザ・プログラム１０２の命令を実行し、ディスパッチ
ングする度に制御を切り換えるプログラムで、ターゲッ
トＣＰＵｌ０Ｉのプログラムとして動作する。ディスパ
ッチ・ブレーク処理プログラム１１１はブレーク時のレ
ジスタ情報をデータ部１０８にセーブし、ステータス部
１０９をディスパッチ・ブレーク状態にし、動作指定部
１１０にホストＣＰＵ１００から各ブレーク中の処理コ
マンドが入力されるのを待つ。

次に、ホストＣＰＵ１００の動作を、フローチャート４
に従って説明する。まず、ステータス部１０９がディス
パッチによるブレーク発生中を表わす状態の場合、コマ
ンド受は付は状態となる。コマンドがレジスタ表示コマ
ンドであった場合、データ部１０８にセーブされたブレ
ーク・レジスタ情報を読み出し、ホス）ＣＰＵ１００が
管理する表示装置１０５に表示する。他のコマンドが入
力されたら、各々のコマンドに従って処理をする。コマ
ンドがブレーク再開コマンドの場合、ステータス１０９
のディスパッチ・ブレーク状態を解除し、動作指定部１
１Ｏにブレーク再開の動作指定を行なう。ディスパッチ
・ブレーク処理プログラムは、指定されたブレーク再開
指示に従い、復帰処理を行なう。

復帰処理後、ユーザプログラム１０２はブレークアドレ
スから実行を再開する。

以上、実施例１のデバッグ機能におけるディスバッチ・
ブレークの処理について記述したが、従来のアドレスを
ブレーク・ポイント情報としたブレーク機能に対して、
実施例１におけるディスパッチ・ブレーク機能は、ディ
スパッチングし、指定したタスクへの切り換え直後に実
行を中断し、ディスパッチ・ブレーク中断中もアドレス
・ブレーク同様、中断中のレジスタ表示コマンドやその
他のデバッグ用コマンドの人力を可能にし、ブレーク再
開コマンドによって、ディスパッチ・ブレーク中のユー
ザ・プログラムを再実行させることを可能にするもので
ある。

実施例２ 実施例２のマルチプログラミング・デバッグ装置は、タ
スク間の状態遷移を監視する機能を、ディスパッチの履
歴をトレースすることで実現する。

以下、実施例２を、第２図のマルチプログラミング・デ
バッグ装置のブロック図と第１３図に示すフローチャー
ト７を参照しながら説明する。なお、第２図において、
第３図に示す装置の要素と同様な要素に同一の参照番号
を付している。

第２図に示すように、本発明の実施例２におけるマルチ
プログラミング・デバッグ装置２０は、ディスパッチ・
トレース機能を実現する為に、ディスバッチ管理部１１
５とトレースメモリ１１６を有する。

まず、ディスパッチのトレース処理について、その全体
の処理の流れを説明する。まず、ターゲットＣＰＵｌ０
Ｉはユーザプログラムを実行中、ディスパッチングした
直後にディスバッチ信号１０１−１をディスパッチ管理
部１１５に出し、その次のタイミングでデータバス上に
切り換わったタスクのＩＤを出力し、再びユーザプログ
ラムメモリ１０２のプログラムを読み出し実行を続ける
。ディスパッチ管理部１１５は、ディスバッチ信号１０
１−１を受は取るとデータバス上に出力されたタスクの
ＩＤを読み込み、タスクＩＤをターゲラ）ＣＰＵＩＯＩ
より読み取ったことを示すフラグをＯＮにする。

ホス）ＣＰＵ１００は、常にディスパッチ管理部１１５
の前述フラグを監視しており、フラグがＯＮになるとデ
ィスパッチ管理部１１５に取り込んだタスクのＩＤをト
レースメモリ１１６へ格納する。この間にトレースメモ
リ１１６がメモリオーバーフローすると、篩情報から順
にメモリから消されていく。

次に、上記処理で蓄積されるディスバッチパトレース情
報の表示及びディスパッチトレース処理の解除方法につ
いて説明する。ユーザ・プログラム１０２の実行中にア
ドレスブレークが発生すると、従来同様、ブレーク処理
プログラム１０７によってステータス部１０９はアドレ
スブレーク発生中を表わす状態になり、ユーザ・プログ
ラム１０２の処理は中断され、ホス）ＣＰＵ１００の処
理に切り換わる。続くホストＣＰ　Ｕｌｏｏの処理を、
フローチャート７にそって説明する。ホストＣＰＵ１０
０は、トレース表示コマンドの入力を受は付けると、現
アドレスブレーク時点迄にトレースメモリ１１６に蓄積
され残されている最新のタスクＩＤ情報を表示装置１０
５に表示する。その他の処理に関しては、前述したフロ
ーチャート４の動作と同様である。

また、タスク切換信号を利用して、タスクの切り換わり
によるタスクの状態遷移なども知ることができる。

発明の詳細 な説明したように本発明は、マルチプログラミング・デ
バッグ装置において、実施例１では希望するタスクＩＤ
でのディスパッチによるブレークを、実施例２ではディ
スバッチタスクの履歴トレー、スを実現することを可能
にする。

以下、第４図、第５図のマルチプログラミング・システ
ム、及び第６図の例１を参照しながら、その発明の効果
について説明する。

まず、第６図の簡単な説明を行なう。第６図の表示の中
で′〉°　はコマンドの入力を促進する記号を、この記
号の後に記された文字はコマンドを意味する。表示例で
のコマンドの種類としては、ブレーク再開コマンドの°
ＧＯ°、レジスタ表示コマンドの°ＲＧ　ＤＳＹ”、ト
レースメモリ表示コマンドの’ＴＲＤＳＹ’があるが、
この他に従来のデバッグ用コマンドを用いことも可能で
ある。レジスタ表示コマンドは、レジスタ名とそのブレ
ーク中のレジスタ情報を表示するコマンドで、第６図の
例１で登場する°Ａ＝ＩＦＡＯ°以下は、その表示の１
例である。

トレースメモリ表示コマンドは、現在までにトレースメ
モリに蓄えられたタスクＩＤ情報を表示するコマンドで
、その表示例は、第６図の例２に示されている通りであ
る。

実施例１では、タスクＩＤを指定し、希望するタスクで
のブレークが可能になり、指摘タスクがマルチプログラ
ミング中において、いつ動作するのか、何度、動作する
のかなどをディスパッチ・ブレーク時点で、第６図の例
１にしめすように、レジスタ表示コマンドや、その他の
従来のデバッグ用コマンドなどを用いれば、ブレークさ
せたタスクの状態などを知ることができる。また、タス
クＩＤを指定せずに、単にタスクの切り換え時点でのブ
レークや単にディスパッチング時点でのブレークも可能
である。以上のような機能を利用し、詳細な状態遷移す
るタスクの状況するを知る手掛かりとなる。

第６図の例２は、実施例２における、第５図のマルチプ
ログラミング・システムに対して、従来のアドレスブレ
ーク処理と、ディスパッチ・トレース処理を合わせて実
行した場合の表示例である。

Ｒ初に、第５図のマルチプログラミング・システムに対
して、予め、アドレスブレーク・ポイントにタスクＡ上
の２０００番地を登録しておき、プログラムの処理を開
始すると、まず、第６図の例２が示す通り、アドレスブ
レークが２０００番地で起きる。

次に、この時点で、トレースメモリ表示コマンドを入力
すると、ブレーク・ポイン）　２０００番地実行までに
ディスパッチングの都合、トレースメモリに蓄えられた
タスクＩＤの情報が、その遷移の順に表示される。この
ように、実施例２では、プログラムの実行をそのまま継
続しながら、より複雑なマルチプログラミング・システ
ムにおける状態遷移の追跡を、実行と並行に行なうこと
を可能にする。また、ディスパッチ・トレース処理機能
は、タスク切換点でのタスクＩＤのトレースも可能であ
る。さらに、ディスパッチ・ブレーク機能とディスパッ
チ・トレース機能を組み合わせれば、指定タスクでのブ
レークが可能であり、ブレーク時点までのタスクの状態
遷移を知ることなどができる。従って、本マルチプログ
ラミングデバッグ装置は、以上のような技術をユーザに
提供することにより、従来のアドレスによるブレークだ
けのデバッグ機能のみでは、掴み切れなかった、次々と
タスクを切り換えるマルチプログラミングシステムに関
する実行状態を把握し、マルチプログラミングのデバッ
グ効率を著しく向上するという効果を有する。

【図面の簡単な説明】

第１図は、本発明によるマルチプログラミング・デバッ
グ装置の実施例１の全体構成図、第２図は、本発明によ
るマルチプログラミング・デバッグ装置の実施例２の全
体構成図、第３図は、従来のマルチプログラミング・デ
バッグ装置の全体構成図、 第４図および第５図は、マルチプログラミングクシステ
ムの状態遷移図、 第６図は、ディスパッチ・ブレーク処理表示例を示す図
、 第７図は、従来のマルチプログラミング・デバッグ装置
におけるホス）ＣＰＵの処理を示すフローチャート、 第８図は、従来のマルチプログラミング・デバッグ装置
におけるターゲラ）ＣＰＵの処理を示すフローチャート
、 第９図は、従来のマルチプログラミング・デバッグ装置
におけるブレーク処理プログラムの処理を示すフローチ
ャート、 第１０図は、本発明の実施例１によるマルチプログラミ
ング・デバッグ装置におけるホス）ＣＰＵの処理を示す
フローチャート、 第１１図は、本発明の実施例１によるマルチプログラミ
ング・デバッグ装置におけるターゲットＣＰＵの処理を
示すフローチャート、 第１２図は、本発明の実施例１によるマルチプログラミ
ング・デバッグ装置におけるディスパッチ・ブレーク処
理プログラムの処理を示すフローチャート、 第１３図は、本発明の実施例２によるマルチプログラミ
ング・デバッグ装置におけるホストＣＰＵの処理を示す
フローチャートである。 （主な参照番号） １００・・ホストＣＰＵ １０１・　・ターゲットＣＰＵ １０１−１・・ディスパッチ信号 １０１−２・・タスク切換信号 １０２・・ユーザ・プログラム・メモリ１０３・・比較
部 １０３−１・・比較部の一致信号 １０３−２・・比較部の選択信号 １０４・・ブレーク・メモリ １０５・・表示装置 １０６・・ホスト・プログラム・メモリ１０７・・ブレ
ーク処理プログラム １０８・・データ部　　１０９・・ステータス部１１０
・・動作指定部 １１１・・ディスパッチ・ブレーク処理プログラム１１
２・・割り込み信号 １１３−１・・データバス切換ゲートＡ１１３−２・・
データバス切換ゲートＢ１１３−３・・データバス切換
ゲートＣ１１４・・タスクＩＤメモリ １１５・・ディスパッチ管理部 １１５−１・・ディスパッチ管理部のブレーク信号１１
５−２・・ディスパッチ管理部の選択信号１１６・・ト
レースメモリ

Claims (1)

【特許請求の範囲】
1. プログラムデバッグを目的とした専用のＣＰＵと、デバ
   ッグの対象となるＣＰＵとを備えたデバッグ装置におい
   て、該デバッグ装置において、該デバッグの対象となる
   ＣＰＵ上で動作するオペレーティングシステムの管理下
   で、複数のタスクの中から１つのタスクを選択する処理
   の実行後に、該実行結果に基づいた信号を、前記デバッ
   グの対象となるＣＰＵの外部に出力する第１の手段と、
   前記選択されたタスクを識別するための情報を前記デバ
   ッグの対象となるＣＰＵの外部に出力する第２の手段と
   を備え、前記第１の手段と第２の手段により、マルチプ
   ログラミング・システムの動作中、タスクが切り換わっ
   た時点を捉え、該時点の情報を基にマルチプログラミン
   グ・システムのデバッグを行なうことを特徴とするマル
   チプログラミングデバッグ装置。