JPH01143215A - Formation of pattern - Google Patents
Formation of patternInfo
- Publication number
- JPH01143215A JPH01143215A JP62301171A JP30117187A JPH01143215A JP H01143215 A JPH01143215 A JP H01143215A JP 62301171 A JP62301171 A JP 62301171A JP 30117187 A JP30117187 A JP 30117187A JP H01143215 A JPH01143215 A JP H01143215A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- scribe
- region
- circuit pattern
- scribe region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はマスク又は半導体ウェハー上にステップアンド
リピート操作によってパターンを作成するパターン作成
方法に関し、特に回路パターン間のスクライブ領域に所
定のパターンを作成するパターン作成方法に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a pattern creation method for creating a pattern on a mask or a semiconductor wafer by step-and-repeat operation, and particularly for creating a predetermined pattern in a scribe area between circuit patterns. This article relates to a pattern creation method.
し従来の技術]
従来より、例えばマスクと半導体ウェハーとの間の位置
合わせのためのパターン等をマスク又は半導体ウェハー
の回路パターン部以外のスクライブ領域に形成すること
がある。BACKGROUND ART Conventionally, for example, a pattern for positioning between a mask and a semiconductor wafer may be formed in a scribe region other than a circuit pattern portion of a mask or a semiconductor wafer.
このようなパターンは、従来、第3図に示すようなレテ
ィクルをステップアンドリピート配列することにより作
成されていた。即ち、このレティクルは、ステップ幅と
同一のX、Y寸法に設定されたデータ領域1内に回路パ
ターン部2とその周囲のクライブ領域3とを有する。そ
して、このレティクルのスクライブ領域3に、左右又は
上下に分割する形に分割パターン4,5が形成されてい
る。このレティクルを、第4図に示すように、マスク上
又は半導体ウェハ上にステップアンドリピート配列する
と、分割パターン4,5が合成されてスクライブ領域6
にパターン7が形成される。Conventionally, such a pattern has been created by arranging reticles in a step-and-repeat arrangement as shown in FIG. That is, this reticle has a circuit pattern section 2 and a scribe region 3 around it within a data area 1 set to the same X and Y dimensions as the step width. Division patterns 4 and 5 are formed in the scribe area 3 of this reticle in the form of division into left and right or top and bottom divisions. When this reticle is step-and-repeat arranged on a mask or a semiconductor wafer as shown in FIG.
A pattern 7 is formed.
[発明が解決しようとする問題点]
しかしながら、上述した従来のパターン作成方法におい
ては、上記レティクルをステップアンドリピート配列し
たときの位置精度が低いと、第4図に示すようにスクラ
イブ領域6上のパターン7の形状がゆがんでしまうとい
う欠点がある。[Problems to be Solved by the Invention] However, in the conventional pattern creation method described above, if the positional accuracy is low when the reticle is arranged in a step-and-repeat manner, as shown in FIG. There is a drawback that the shape of the pattern 7 is distorted.
本発明はかかる問題点に鑑みてなされたものであって、
スクライブ領域上のパターン形状が損なわれることがな
いパターン作成方法を提供することを目的とする。The present invention has been made in view of such problems, and includes:
It is an object of the present invention to provide a pattern creation method that does not damage the pattern shape on the scribe area.
[問題点を解決するための手段]
本発明に係るパターン作成方法は、ステップアンドリピ
ート操作により複数の回路パターンを作成する際に、各
回路パターン間のスクライブ領域に露光操作によって所
定のパターンを形成する方法において、各回路パターン
の一方の側のスクライブ領域のパターン部を露光してい
る期間は、前記回路パターンの他方の側のスクライブ領
域のパターン部は遮光するようにしたものである。[Means for Solving the Problems] The pattern creation method according to the present invention includes forming a predetermined pattern by exposure operation in the scribe area between each circuit pattern when creating a plurality of circuit patterns by step-and-repeat operation. In this method, while the pattern portion of the scribe region on one side of each circuit pattern is exposed to light, the pattern portion of the scribe region on the other side of the circuit pattern is shielded from light.
[作用]
本発明によれば、スクライブ領域のパターンを合成形成
するのではなく、回路パターンの一方の側のパターンを
作成している間は他方のパターンの作成は行わないとい
うように、一つのパターンを一つずつ作成していくよう
にしているので、スクライブ領域上のパターンの形状が
損なわれるようなことはない。[Function] According to the present invention, instead of forming patterns in the scribe area in a composite manner, one side of the circuit pattern is formed while the other pattern is not formed. Since the patterns are created one by one, the shape of the pattern on the scribe area will not be damaged.
[実施例]
以下、添付の図面を参照して、本発明の実施例について
説明する。第1図は本発明の実施例に係るデータ作成方
法に使用されるレティクルを示す図である。このレティ
クルは、ステップアンドリピート時のステップサイズX
、Yよりもスクライブ領域の寸法分だけ大きな縦横寸法
からなる矩形のデータ領域11を有する。つまり、この
データ領域11内に、回路パターン部12とその周囲の
スクライブ領域13とが形成されるが、このスクライブ
領域13は従来の方法にて使用されるレティクルのスク
ライブ領域3の2倍の幅を有する。[Example] Hereinafter, an example of the present invention will be described with reference to the accompanying drawings. FIG. 1 is a diagram showing a reticle used in a data creation method according to an embodiment of the present invention. This reticle has a step size of X during step-and-repeat.
, has a rectangular data area 11 with vertical and horizontal dimensions larger than Y by the size of the scribe area. That is, within this data area 11, a circuit pattern section 12 and a scribe area 13 around it are formed, but this scribe area 13 is twice as wide as the scribe area 3 of the reticle used in the conventional method. has.
そして、スクライブ領域13の対向する1対の枠辺位置
には、夫々完全な形のパターン14と目隠し領域15と
が形成されている。A perfect pattern 14 and a blind area 15 are formed at a pair of opposing frame sides of the scribe area 13, respectively.
例えば、チップサイズX、Yを5 mm X 5 mm
とすると、回路パターン部12を4.9開、スクライブ
領域13の幅を0.1化上度に設定する。即ち、スクラ
イブ領域13の幅は、従来のスクライブ領域3(第3図
参照)の2倍の幅に作成する。スクライブ領域13上に
形成されたパターン14と目隠し領域15とは、感光材
の性質に応じて適宜その明暗を決定すれば良い。例えば
、感光材がポジ系でスクライブ領域13が明の場合には
、目隠し領域15を暗とすれば良い。For example, chip size X and Y are 5 mm x 5 mm.
In this case, the circuit pattern portion 12 is set to 4.9 mm, and the width of the scribe area 13 is set to 0.1 mm. That is, the width of the scribe area 13 is twice the width of the conventional scribe area 3 (see FIG. 3). The brightness of the pattern 14 formed on the scribe area 13 and the blind area 15 may be determined as appropriate depending on the properties of the photosensitive material. For example, if the photosensitive material is positive and the scribe area 13 is bright, the blind area 15 may be dark.
第2図(a)、(b)は本発明の他の実施例の説明図で
ある。本実施例は縮小投影露光装置、いわゆるステッパ
ー用のパターン作成方法を示したものである。第2図(
a)のパターンデータ部のスクライブ領域21と、スク
ライブ領域21上のパターン22とは、上記第1の実施
例と同様にして作成する。FIGS. 2(a) and 2(b) are explanatory diagrams of other embodiments of the present invention. This embodiment shows a pattern creation method for a reduction projection exposure apparatus, a so-called stepper. Figure 2 (
The scribe area 21 of the pattern data section a) and the pattern 22 on the scribe area 21 are created in the same manner as in the first embodiment.
第2図(b)はステッパー用の遮光枠を示す図である。FIG. 2(b) is a diagram showing a light-shielding frame for a stepper.
この遮光枠23は、スクライブ領域21上のパターン2
2に相当する箇所に切り欠き24を有し、対向する枠辺
上に目隠し部25を備えている。これにより、ステップ
アンドリピート時にスクライブ領域21上のパターン2
2を正しく縮小投影することができる。This light shielding frame 23 is a pattern 2 on the scribe area 21.
It has a notch 24 at a location corresponding to 2, and a blind part 25 on the opposing frame side. As a result, pattern 2 on the scribe area 21 during step-and-repeat
2 can be correctly reduced and projected.
[発明の効果コ
以上説明したように本発明によれば、回路パターンの一
方の側のスクライブ領域上にパターンを形成している際
には、他方の側のスクライブ領域上のパターン部のパタ
ーン作成は行わないようにし、一つのパターンを一つの
工程で作成するようにしているので、スクライブ領域上
のパターンはその形状が損なわれることなく形成される
。[Effects of the Invention] As explained above, according to the present invention, when forming a pattern on the scribe area on one side of the circuit pattern, pattern formation of the pattern portion on the scribe area on the other side is performed. Since one pattern is created in one process without being performed, the pattern on the scribe area is formed without damaging its shape.
第1図は本発明の第1〜の実施例のパターン作成方法を
説明するための図、第2図(a)、(b)は本発明の第
2の実施例のパターン作成方法を説明するための図、第
3図は従来のパターン作成方法を説明するための図、第
4図は従来のマスク配列をした様子を説明するための図
である。
1.11.データ領域、2.12;回路パターン部、3
,6,13.21 ニスクライブ領域、4゜5:分割パ
ターン、14,22;パターン、15;目隠し領域、2
3;遮光枠、24;切り欠き、25;目隠し部FIG. 1 is a diagram for explaining the pattern creation method of the first to embodiments of the present invention, and FIGS. 2(a) and (b) are diagrams for explaining the pattern creation method of the second embodiment of the invention. FIG. 3 is a diagram for explaining a conventional pattern creation method, and FIG. 4 is a diagram for explaining a conventional mask arrangement. 1.11. Data area, 2.12; Circuit pattern section, 3
, 6, 13.21 Niscribe area, 4° 5: Division pattern, 14, 22; Pattern, 15; Blindfold area, 2
3; Shading frame, 24; Notch, 25; Blindfold part
Claims (1)
ンを作成する際に、各回路パターン間のスクライブ領域
に露光操作によって所定のパターンを作成するパターン
作成方法において、各回路パターンの一方の側のスクラ
イブ領域のパターン部を露光している期間は、前記回路
パターンの他方の側のスクライブ領域のパターン部は遮
光するようにしたことを特徴とするパターン作成方法。In a pattern creation method in which a predetermined pattern is created by exposure operation in the scribe area between each circuit pattern when multiple circuit patterns are created by step-and-repeat operation, the pattern part of the scribe area on one side of each circuit pattern 1. A method for forming a pattern, characterized in that a pattern portion of a scribe area on the other side of the circuit pattern is shielded from light during a period during which the circuit pattern is exposed to light.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62301171A JPH01143215A (en) | 1987-11-28 | 1987-11-28 | Formation of pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62301171A JPH01143215A (en) | 1987-11-28 | 1987-11-28 | Formation of pattern |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01143215A true JPH01143215A (en) | 1989-06-05 |
Family
ID=17893647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62301171A Pending JPH01143215A (en) | 1987-11-28 | 1987-11-28 | Formation of pattern |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01143215A (en) |
-
1987
- 1987-11-28 JP JP62301171A patent/JPH01143215A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR19980025511A (en) | Masks used in stitching exposure process | |
JP3313628B2 (en) | Method for manufacturing semiconductor device | |
JPH07117744B2 (en) | Dicing line formation method | |
JPH01143215A (en) | Formation of pattern | |
JPH01107527A (en) | Forming method for pattern | |
US6560767B2 (en) | Process for making photomask pattern data and photomask | |
US6753116B2 (en) | Multiple photolithographic exposures with different non-clear patterns | |
JPH01234850A (en) | Photomask for semiconductor integrated circuit | |
JP2004047687A (en) | Exposure method | |
JPH01293616A (en) | Manufacture of semiconductor integrated circuit | |
JPS6245026A (en) | Photolithography of semiconductor ic | |
JPH10312049A (en) | Reticle | |
JPH0812416B2 (en) | mask | |
JP2001142195A (en) | Proximity effect correction mask | |
KR100303799B1 (en) | Mask pattern for semiconductor device | |
JPH03197949A (en) | Photoreticule for producing semiconductor integrated circuit device | |
JPH10335205A (en) | Pattern design method of semiconductor integrated circuit | |
JP2545431B2 (en) | Lithography reticle and reticle pattern transfer method | |
JPH0743881A (en) | Structure of photomask and production of semiconductor device | |
KR0134169Y1 (en) | Mask pattern | |
JPS62299969A (en) | Photomask | |
JPH10288835A (en) | Reticle | |
JPS612155A (en) | Plate for exposure | |
JPH04177348A (en) | Reticule for reduction projection aligner | |
KR950004486A (en) | Field Area Segmentation Method for Wafers |