JPH01137372A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01137372A JPH01137372A JP62296668A JP29666887A JPH01137372A JP H01137372 A JPH01137372 A JP H01137372A JP 62296668 A JP62296668 A JP 62296668A JP 29666887 A JP29666887 A JP 29666887A JP H01137372 A JPH01137372 A JP H01137372A
- Authority
- JP
- Japan
- Prior art keywords
- design
- net
- logic
- block
- hierarchy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000013461 design Methods 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims description 31
- 238000012937 correction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 18
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 150000003839 salts Chemical class 0.000 description 8
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000003542 behavioural effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目 次〕
概要
産業上の利用分野
従来の技術 (第7.8図)発明が解
決しようとする問題点 問題点を解決するための手段 作用 実施例 原理説明 (第1図)本発明の第1実
施例 (第2〜4図)本発明の第2実施例
(第5.6図)発明の効果 〔概 要〕 半導体装置の製造方法に関し、 論理記述量が少なくて済み、階層が深い場合でも効率よ
く設計ができ、かつ修正を容易に行うことのできる半導
体装置の製造方法を提供することを目的とし、 LSIチップの論理ブロックを構成する内部セルを、階
層関係および接続関係を記述する所定の記述言語により
各階層毎に指定して、該セルの全階層における階層およ
び接続関係を自動発生させ、LSIを自動設計する半導
体装置の製造方法において、前記チップに固有なネット
名を用いて前記ブロックの論理記述を行うとともに、前
記チップの階層関係を指定して最低階層の論理設計をし
、゛上位階層の発生に際して、該ネット名を用いて外部
端子を自動発生させ、最上位階層までの論理設計を行う
ように構成する。
決しようとする問題点 問題点を解決するための手段 作用 実施例 原理説明 (第1図)本発明の第1実
施例 (第2〜4図)本発明の第2実施例
(第5.6図)発明の効果 〔概 要〕 半導体装置の製造方法に関し、 論理記述量が少なくて済み、階層が深い場合でも効率よ
く設計ができ、かつ修正を容易に行うことのできる半導
体装置の製造方法を提供することを目的とし、 LSIチップの論理ブロックを構成する内部セルを、階
層関係および接続関係を記述する所定の記述言語により
各階層毎に指定して、該セルの全階層における階層およ
び接続関係を自動発生させ、LSIを自動設計する半導
体装置の製造方法において、前記チップに固有なネット
名を用いて前記ブロックの論理記述を行うとともに、前
記チップの階層関係を指定して最低階層の論理設計をし
、゛上位階層の発生に際して、該ネット名を用いて外部
端子を自動発生させ、最上位階層までの論理設計を行う
ように構成する。
本発明は、半導体装置の製造方法に係り、詳しくは、L
SIを自動設計する際の論理設計の改善を図った半導体
装置の製造方法に関する。
SIを自動設計する際の論理設計の改善を図った半導体
装置の製造方法に関する。
一般に、論理設計(logic design)では機
能設計データに基づきLSIが論理ゲー) (NAND
。
能設計データに基づきLSIが論理ゲー) (NAND
。
インバータなど)を単位としたレベルにまで具体化され
る。機能設計においてはLSIの動作に主眼をおいて設
計作業が進められていたのに対して、論理設計ではゲー
トとゲートの接続関係、すなわち論理回路構造に主眼を
おいた設計が行われる。
る。機能設計においてはLSIの動作に主眼をおいて設
計作業が進められていたのに対して、論理設計ではゲー
トとゲートの接続関係、すなわち論理回路構造に主眼を
おいた設計が行われる。
そして、5DLSH3Lに代表される構造記述言語(s
tructure description lang
uage)や論理図を使用して設計を進めるとともに、
論理設計のときに使用する基本ゲートは、デバイス設計
、回路設計を経て予め準備されている論理セルライブラ
リ(cell 1ibrarいのメニューを利用して行
う。通常、論理セルライブラリには簡単な基本ゲートの
ほかに、複合ゲート、フリップフロップ、3ステートド
ライバといった数〜十数ゲート規模のセルが含まれてお
り、設計の便宜が図られている。
tructure description lang
uage)や論理図を使用して設計を進めるとともに、
論理設計のときに使用する基本ゲートは、デバイス設計
、回路設計を経て予め準備されている論理セルライブラ
リ(cell 1ibrarいのメニューを利用して行
う。通常、論理セルライブラリには簡単な基本ゲートの
ほかに、複合ゲート、フリップフロップ、3ステートド
ライバといった数〜十数ゲート規模のセルが含まれてお
り、設計の便宜が図られている。
論理設計の段階で用いられる言語としては、入力データ
対出力データのふるまいを記述する動作記述言語と機能
ブロックの接続状態を記述する構造記述言語とに大別で
きる。動作記述は、例えば入力データ系列に対して期待
される出力データまでの流れを記述するもので、フロー
チャートや状態図が用いられ、また構造記述は、システ
ムがどのようなモジュールやサブモジュールより構成さ
れているかを記述する方法で、ブロック図や論理回路図
が用いられる。機能記述が動作の中心とした記述モデル
であるのに対して構造記述は、ネットワークとしての接
続関係によるモデルを用いている。実際の論理はトラン
ジスタ間の接続によって成立しているため、構造記述は
最も実物に近い記述様式であるといえる。構造記述では
、ゲートの端子と端子の接続関係を1本1本記述してい
くことを基本としている。したがって、静的な論理ネッ
トワークを完全に表現し尽くすことが可能である。また
、ゲートを結線した論理図と等価であるため、論理回路
の詳細についてを構造記述からすべて読み取ることがで
きる。
対出力データのふるまいを記述する動作記述言語と機能
ブロックの接続状態を記述する構造記述言語とに大別で
きる。動作記述は、例えば入力データ系列に対して期待
される出力データまでの流れを記述するもので、フロー
チャートや状態図が用いられ、また構造記述は、システ
ムがどのようなモジュールやサブモジュールより構成さ
れているかを記述する方法で、ブロック図や論理回路図
が用いられる。機能記述が動作の中心とした記述モデル
であるのに対して構造記述は、ネットワークとしての接
続関係によるモデルを用いている。実際の論理はトラン
ジスタ間の接続によって成立しているため、構造記述は
最も実物に近い記述様式であるといえる。構造記述では
、ゲートの端子と端子の接続関係を1本1本記述してい
くことを基本としている。したがって、静的な論理ネッ
トワークを完全に表現し尽くすことが可能である。また
、ゲートを結線した論理図と等価であるため、論理回路
の詳細についてを構造記述からすべて読み取ることがで
きる。
構造記述は、ゲートに着目して記述を進めるファンアウ
ト方式、ファンイン方式等と、ネットワークに着目して
記述を進めるネットワーク方式とに分類される。前者は
、ゲート間の信号の流れを常に意識しながら記述するこ
とになるため、論理シュミレータの入力言語として適し
ており記述の分量も比較的少なくてすむが、双方向性の
パスやワイヤード論理などを記述する場合は特別の工夫
が必要である。ネットワーク方式の記述は、信号の流れ
を明示しないで端子間の接続を記述することも可能であ
り、通常の論理接続の他に双方向性バスや双方向性ゲー
トの記述に優れている。近年のMQS論理で多様される
トランスミッションゲートなどの記述に便利である。
ト方式、ファンイン方式等と、ネットワークに着目して
記述を進めるネットワーク方式とに分類される。前者は
、ゲート間の信号の流れを常に意識しながら記述するこ
とになるため、論理シュミレータの入力言語として適し
ており記述の分量も比較的少なくてすむが、双方向性の
パスやワイヤード論理などを記述する場合は特別の工夫
が必要である。ネットワーク方式の記述は、信号の流れ
を明示しないで端子間の接続を記述することも可能であ
り、通常の論理接続の他に双方向性バスや双方向性ゲー
トの記述に優れている。近年のMQS論理で多様される
トランスミッションゲートなどの記述に便利である。
構造記述された設計データは、配置・配線プログラムに
データを渡す場合などに概念的な変換を必要とせず、細
部の調整により利用できる特徴をもっており、LSIの
設計言語としては最も基本的な言語体系となっている。
データを渡す場合などに概念的な変換を必要とせず、細
部の調整により利用できる特徴をもっており、LSIの
設計言語としては最も基本的な言語体系となっている。
構造記述では、言語の特徴から階層化、構造化といった
設計手法を容易に受は入れることができる。機能記述の
場合、階層化が可能なのは資源として登録されたプロッ
り単位に限られるのに対して構造記述では、論理的機能
のかたまりとは独立に階層を組み立てることができ、例
えば、部分的な論理シュミレーション・回路シュミレー
ションを行ったり、レイアウトのときの配置段階で規模
の異なるブロックやセルを並べて設計したりなどという
ときに威力を発揮する。
設計手法を容易に受は入れることができる。機能記述の
場合、階層化が可能なのは資源として登録されたプロッ
り単位に限られるのに対して構造記述では、論理的機能
のかたまりとは独立に階層を組み立てることができ、例
えば、部分的な論理シュミレーション・回路シュミレー
ションを行ったり、レイアウトのときの配置段階で規模
の異なるブロックやセルを並べて設計したりなどという
ときに威力を発揮する。
従来のこの種の半導体装置の製造方法としては、例えば
第7.8図に示すような設計方法がある。
第7.8図に示すような設計方法がある。
第7図において、同図に示すようにABCDEという名
前がついているチップ1を論理設計(以下、適宜設計と
いう)する場合には、まず、ABCDEという単位のブ
ロック2を記述して、次いで、ABCDという単位のブ
ロック3およびEというブロック4を記述し、ブロック
3 (ABCD)の中はAB、CDというブロック5.
6をそれぞれ記述し、さらにブロック5 (AB)の中
はA、 Bというブロック7.8を、ブロック6 (C
D)の中はC,Dというブロック9.10をそれぞれ記
述して、全部のブロック各々”について論理記述を行う
。
前がついているチップ1を論理設計(以下、適宜設計と
いう)する場合には、まず、ABCDEという単位のブ
ロック2を記述して、次いで、ABCDという単位のブ
ロック3およびEというブロック4を記述し、ブロック
3 (ABCD)の中はAB、CDというブロック5.
6をそれぞれ記述し、さらにブロック5 (AB)の中
はA、 Bというブロック7.8を、ブロック6 (C
D)の中はC,Dというブロック9.10をそれぞれ記
述して、全部のブロック各々”について論理記述を行う
。
このことをより詳しく説明すると、同図に示す全部のピ
ン名(図ではブロック2 (ABCDE)に関するビン
名Pi−P5のみを示している)を宣言して、外部ピン
として使われている内部のピンを記述し、その後にネッ
ト名をどのピンに接続するかでそれぞれ記述する必要が
ある。ここで、上記ピン名というのは外部に出ているも
のだけではなく、チップ1の切り口に使われている各ブ
ロック2〜10 (ABCDE、ABCD、AB、CD
。
ン名(図ではブロック2 (ABCDE)に関するビン
名Pi−P5のみを示している)を宣言して、外部ピン
として使われている内部のピンを記述し、その後にネッ
ト名をどのピンに接続するかでそれぞれ記述する必要が
ある。ここで、上記ピン名というのは外部に出ているも
のだけではなく、チップ1の切り口に使われている各ブ
ロック2〜10 (ABCDE、ABCD、AB、CD
。
A、B、C,D、E)全部のピンを意味している。
すなわち、ピン名およびその接続関係をブロック2 (
ABCDE)それぞれについてきちんと記述した後、次
にブロック3 (ABCD)について上記と同様に記述
して、同様の手順で各ブロック全部のネッし、ビン名を
宣言し、その後にピンの接続関係をもれなく記述してい
く作業が必要となる。
ABCDE)それぞれについてきちんと記述した後、次
にブロック3 (ABCD)について上記と同様に記述
して、同様の手順で各ブロック全部のネッし、ビン名を
宣言し、その後にピンの接続関係をもれなく記述してい
く作業が必要となる。
すなわち、このような処理をABCDE、ABCD、A
B、CD、Eというように全部記述していく。以下、第
7図に示すチップ1のうちブロック2だけについて記述
した場合の例を第1表に掲げる。
B、CD、Eというように全部記述していく。以下、第
7図に示すチップ1のうちブロック2だけについて記述
した場合の例を第1表に掲げる。
第1表
NAME : ABCDE 。
LEVEL : CHi P ;
EXT i : 11.t 2 ;
EXTO:01,02.03;
PiN :Pl、 P2. P3. P4. P5;N
ET :Nl、 N4. N5. N6. N7:Su
B :ABCD、E; C0NNEECT Nl : i 1. PI−ABCD;N4 : P3
−ABCD、 01 ;N5 : P4−ABCD、
02 ;N6 : i2. P2−E; N7 : P5−E、 03 ; END : 第1表はブロック2 (ABCDE)だけの宣言を行っ
た例であるが、当然のことながら第1表に示した場合と
同様°の手順によって、順次、全部の階層についての宣
言を行うことになる。したがって、あるピンについては
各ブロック毎に何度も何度も重複して宣言されることに
なる。
ET :Nl、 N4. N5. N6. N7:Su
B :ABCD、E; C0NNEECT Nl : i 1. PI−ABCD;N4 : P3
−ABCD、 01 ;N5 : P4−ABCD、
02 ;N6 : i2. P2−E; N7 : P5−E、 03 ; END : 第1表はブロック2 (ABCDE)だけの宣言を行っ
た例であるが、当然のことながら第1表に示した場合と
同様°の手順によって、順次、全部の階層についての宣
言を行うことになる。したがって、あるピンについては
各ブロック毎に何度も何度も重複して宣言されることに
なる。
第8図は上述した従来例の設計方法のプログラムを示す
フローチャートである。まず、5TEP1でチップ全体
の全階層について第1表に示すような論理記述を行い、
5TEP3で5TEP2に示すセル配置変更等によって
修正が有るか否かを判別し、修正が有るときは5TEP
4に進み、無いときはそのまま処理を終える。5TEP
4では全ての階層の相互関係を意識しながら修正を行い
、全階層の論理記述を用意して再び5TEP3に戻る。
フローチャートである。まず、5TEP1でチップ全体
の全階層について第1表に示すような論理記述を行い、
5TEP3で5TEP2に示すセル配置変更等によって
修正が有るか否かを判別し、修正が有るときは5TEP
4に進み、無いときはそのまま処理を終える。5TEP
4では全ての階層の相互関係を意識しながら修正を行い
、全階層の論理記述を用意して再び5TEP3に戻る。
しかしながら、このような従来のLSIの自動設計方法
にあっては、LSIの規模が大きくなり論理設計におけ
る階層化が進んでいった場合、論理記述量が膨大なもの
となり、また修正に要する手間も多大なものとなって設
計の効率化が図れないという問題点があった。
にあっては、LSIの規模が大きくなり論理設計におけ
る階層化が進んでいった場合、論理記述量が膨大なもの
となり、また修正に要する手間も多大なものとなって設
計の効率化が図れないという問題点があった。
すなわち、LSIの規模が太きぐなり階層が深くなると
、前述の第7図および第1表の例でも明らかなように、
記述量は真人なものとなり、どうしても記述の途中で誤
り等が発生してしまうことになる。また、このような誤
りの訂正や論理の修正を行う際にも全体の階層および接
続関係を修正しなければならないため、大変な手間がか
かるようになっている。例えば、LSI内部のセル配置
が終了した後に論理修正を行う場合、関連する全ての階
層の相互の関係を意識して修正する必要があるが、LS
Iの論理設計において、一つのチップを設計するには全
階層の論理記述が必要である。
、前述の第7図および第1表の例でも明らかなように、
記述量は真人なものとなり、どうしても記述の途中で誤
り等が発生してしまうことになる。また、このような誤
りの訂正や論理の修正を行う際にも全体の階層および接
続関係を修正しなければならないため、大変な手間がか
かるようになっている。例えば、LSI内部のセル配置
が終了した後に論理修正を行う場合、関連する全ての階
層の相互の関係を意識して修正する必要があるが、LS
Iの論理設計において、一つのチップを設計するには全
階層の論理記述が必要である。
したがって、修正があるとそれに関連する全ての階層を
チエツクせねばならず、設計ミスを生じる原因ともなる
。また、一つの設計ミスは関連する全ての階層に影響し
てしまう。LSI大規模化に伴い、論理記述量も真人な
ものとなり、階層も深くなるので、−度論理の修正が発
生すると、設計者の負担は大きくなる一方である。さら
に、第1表に示すような記述が終了すると通常はマシン
でコンパイラ処理を行うことになるが、このとき部分的
にせよ間違いが発生すると全体の処理をやり直す必要が
生じるため、時間的なロスが非常に大きいものとなる。
チエツクせねばならず、設計ミスを生じる原因ともなる
。また、一つの設計ミスは関連する全ての階層に影響し
てしまう。LSI大規模化に伴い、論理記述量も真人な
ものとなり、階層も深くなるので、−度論理の修正が発
生すると、設計者の負担は大きくなる一方である。さら
に、第1表に示すような記述が終了すると通常はマシン
でコンパイラ処理を行うことになるが、このとき部分的
にせよ間違いが発生すると全体の処理をやり直す必要が
生じるため、時間的なロスが非常に大きいものとなる。
そこで本発明は、論理記述量が少なくて済み、階層が深
い場合でも効率よく設計ができ、かつ修正を容易に行う
ことのできる半導体装置の製造方法を提供することを目
的としている。
い場合でも効率よく設計ができ、かつ修正を容易に行う
ことのできる半導体装置の製造方法を提供することを目
的としている。
本発明による半導体装置の製造方法は上記目的達成のた
め、LSIチップの論理ブロックを構成する内部セルを
、階層関係および接続関係を記述する所定の記述言語に
より各階層毎に指定して、該セルの全階層における階層
および接続関係を自動発生させ、LSIを自動設計する
半導体装置の製造方法において、前記チップに固有なネ
ット名を用いて前記ブロックの論理記述を行うとともに
、前記チップの階層関係を指定して最低階層の論理設計
をし、上位階層の発生に際して、該ネット名を用いて外
部端子を自動発生させ、最上位階層までの論理設計を行
うようにしている。
め、LSIチップの論理ブロックを構成する内部セルを
、階層関係および接続関係を記述する所定の記述言語に
より各階層毎に指定して、該セルの全階層における階層
および接続関係を自動発生させ、LSIを自動設計する
半導体装置の製造方法において、前記チップに固有なネ
ット名を用いて前記ブロックの論理記述を行うとともに
、前記チップの階層関係を指定して最低階層の論理設計
をし、上位階層の発生に際して、該ネット名を用いて外
部端子を自動発生させ、最上位階層までの論理設計を行
うようにしている。
本発明では、LSIに固有なネット名を用いて最低階層
の論理設計が行われ、上位階層の発生に際しては該ネ7
)名を用いて外部端子が自動発生し、最上位階層までの
自動設計が行われる。
の論理設計が行われ、上位階層の発生に際しては該ネ7
)名を用いて外部端子が自動発生し、最上位階層までの
自動設計が行われる。
したがって、論理記述量を減少させ、効率の良い論理設
計および修正が行われる。
計および修正が行われる。
以下、本発明を図面に基づいて説明する。
凰旦l呪
第1図は本発明の詳細な説明するための図である。従来
、LSIの論理設計を行うときのネット名は一つの階層
内で固有になるようにしていた。
、LSIの論理設計を行うときのネット名は一つの階層
内で固有になるようにしていた。
これに対して、本発明ではチップ内で固有のネット名(
グローバルネット名)を用いて論理設計を行うという手
法を用いることによって、従来必要とされた階層間の論
理記述を不要として、設計者の負担を軽減させることが
できる。すなわち、ネット名をチップ11内で固有とし
ているので、同名のネットが出てきた場合は階層間の論
理記述を行わなくても接続すべきネット同志ということ
がわかる。したがって、設計者はこのクローバルネット
名を用いて第1図のA、B、C,Dに示すように各ブロ
ック12〜15を別個に論理記述し設計して一番外側(
チンプレベル)の外部端子と接続するネット名と、各階
層間の親子関係を指示すればよい(第2表参照)。
グローバルネット名)を用いて論理設計を行うという手
法を用いることによって、従来必要とされた階層間の論
理記述を不要として、設計者の負担を軽減させることが
できる。すなわち、ネット名をチップ11内で固有とし
ているので、同名のネットが出てきた場合は階層間の論
理記述を行わなくても接続すべきネット同志ということ
がわかる。したがって、設計者はこのクローバルネット
名を用いて第1図のA、B、C,Dに示すように各ブロ
ック12〜15を別個に論理記述し設計して一番外側(
チンプレベル)の外部端子と接続するネット名と、各階
層間の親子関係を指示すればよい(第2表参照)。
(以下、本頁余白)
第2表
NAME : ABCD ;
NAMU : CD ;
SUB:C,D。
そして、第1図中N1〜N5に示すネット名を基に必要
なブロックを寄せ集め、外部とつながるネット名に関し
ては外部端子を自動発生させながらより上位の階層(同
図AB、CDのブロック16.17参照)を発生させる
。ここで、同図中−印は自動発生した外部端子を示して
おり、前述の第7図および後述する第2.6図中の4印
も同様の意味をもつ。このようにして発生させた階層を
ネット名を基にして、再び寄せ集め、さらに上位の階層
を発生させていく。この処理を繰り返し行うとこにより
、チップレベルまでの自動設計を行うことができる。す
なわち、最も低いレベルの階層を論理記述した後、一つ
ずつ上の階層を積み上げ式に発生させることにより、上
位階層と下位階層の関係を記述することを不要にするこ
とができる。また、論理に修正が発生した場合であって
も、関連する最低レベルの階層を修正するのみでよく、
階層の上下関係を考慮する必要をなくすことができる。
なブロックを寄せ集め、外部とつながるネット名に関し
ては外部端子を自動発生させながらより上位の階層(同
図AB、CDのブロック16.17参照)を発生させる
。ここで、同図中−印は自動発生した外部端子を示して
おり、前述の第7図および後述する第2.6図中の4印
も同様の意味をもつ。このようにして発生させた階層を
ネット名を基にして、再び寄せ集め、さらに上位の階層
を発生させていく。この処理を繰り返し行うとこにより
、チップレベルまでの自動設計を行うことができる。す
なわち、最も低いレベルの階層を論理記述した後、一つ
ずつ上の階層を積み上げ式に発生させることにより、上
位階層と下位階層の関係を記述することを不要にするこ
とができる。また、論理に修正が発生した場合であって
も、関連する最低レベルの階層を修正するのみでよく、
階層の上下関係を考慮する必要をなくすことができる。
メm虹医
次に、上記原理に基づく設計方法を実施例として説明す
る。第2〜4図は本発明の第1実施例を示す図であり、
本実施例は第7図の従来例で述べたLSIチップと同じ
チップの設計方法に本発明の自動設計方法を適用したち
のでる。なお、第7図で示したものと同一構成部分には
同一の符号を付してその説明を省略する。
る。第2〜4図は本発明の第1実施例を示す図であり、
本実施例は第7図の従来例で述べたLSIチップと同じ
チップの設計方法に本発明の自動設計方法を適用したち
のでる。なお、第7図で示したものと同一構成部分には
同一の符号を付してその説明を省略する。
第2図において、同図に示すように、ABCDEという
名前がついている第7図で示した従来例と同様のチップ
1を論理設計する場合を考える。
名前がついている第7図で示した従来例と同様のチップ
1を論理設計する場合を考える。
まず、第3図に示すようにA、B、C,D、Eという5
つのブロック21〜25を論理記述して設計し、次いで
第3表に示す階層関係を指示する。
つのブロック21〜25を論理記述して設計し、次いで
第3表に示す階層関係を指示する。
(本頁、以下余白)
第3表
NAME :ABCDE;
LEVEL : 1 i
1N :N1.N6;
OUT:N4. N5. N7 ;
SUB:ABCD、 E;
NAME :ABCD;
LEVEL : 21
SUB:AB、 CD;
NAME :AB;
LEVEL : 3 :
SUB:A、B:
NAME :CD;
LEVEL : 31
SUB:C,D:
本実施例では、レベルの下位のもの(すなわち、第3表
でLEVELO後の数字の大きいもの)から、処理を行
うようにする。そして、ブロックA。
でLEVELO後の数字の大きいもの)から、処理を行
うようにする。そして、ブロックA。
Bを寄せ集め、ブラックボックスとして扱い、A。
B以外で用いられているネット塩(Nl、N2゜3)は
、ABの外部と接続させなければならないので、外部ピ
ンを自動発生して、一つ上の階層ABを自動発生させる
。同様にして、CDを自動発生させ、さらにAB、CD
を寄せ集めて同様にしてブロック3 (ABCD)を発
生させる。最後に、ブロック3 (ABCD)とブロ
ック4 (E)とを寄せ集め、チップ1 (ABCD
E)を発生させる。
、ABの外部と接続させなければならないので、外部ピ
ンを自動発生して、一つ上の階層ABを自動発生させる
。同様にして、CDを自動発生させ、さらにAB、CD
を寄せ集めて同様にしてブロック3 (ABCD)を発
生させる。最後に、ブロック3 (ABCD)とブロ
ック4 (E)とを寄せ集め、チップ1 (ABCD
E)を発生させる。
このようにしてブロックレベルの階層を設計するだけで
第2図に示すようなチップレベルまでの階層構造を自動
設計することができる。
第2図に示すようなチップレベルまでの階層構造を自動
設計することができる。
次に、作用を説明する。
第4図は自動設計方法のプログラムを示すフローチャー
トである。まず、5TEPIIでチップ内固有のネット
塩を用いて、各ブロックの論理記述を行い、5TEP1
2でチップ内の階層関係を指定する。したがって、第3
図に示すように、A、B。
トである。まず、5TEPIIでチップ内固有のネット
塩を用いて、各ブロックの論理記述を行い、5TEP1
2でチップ内の階層関係を指定する。したがって、第3
図に示すように、A、B。
C,D、Eというブロック21〜25が別々に設計され
、それぞれのブロック21〜25についてネット塩だけ
は固有のものが使用されることになる。例えば、同図に
示すようにAにもBにも(ネット塩)N1をつけるよう
にする。次いで、5TEP13でネット塩をキーにして
指定された通りにチップレベルまでの論理設計を自動的
に行い、5TEP14で修正が有るか否かを判別し、修
正が有るときは5TEP15に進み、無いときはそのま
ま処理を終える。5TEP15では修正に関与するブロ
ックのみ論理記述の修正を行い、5TEP16で階層関
係にも修正があるときは修正して指定し、再び5TEP
13に戻る。
、それぞれのブロック21〜25についてネット塩だけ
は固有のものが使用されることになる。例えば、同図に
示すようにAにもBにも(ネット塩)N1をつけるよう
にする。次いで、5TEP13でネット塩をキーにして
指定された通りにチップレベルまでの論理設計を自動的
に行い、5TEP14で修正が有るか否かを判別し、修
正が有るときは5TEP15に進み、無いときはそのま
ま処理を終える。5TEP15では修正に関与するブロ
ックのみ論理記述の修正を行い、5TEP16で階層関
係にも修正があるときは修正して指定し、再び5TEP
13に戻る。
このように、本実施例ではLSIに固有なネット塩を用
いて最低階層の論理設計をし、上位階層の発生に際して
、上記ネット塩を用いて外部端子を自動発生しているの
で、論理記述量が従来よりも少なくてすみ、深い階層を
考える時も、効率よく設計することができ、設計ミスの
減少にもつながる。また、チップ内のある階層はブロッ
クを積み上げ、別の階層はベタに設計するというように
、一つのチップ内でボトムアップ式、トップダウン式の
設計手法を併用することができる。さらに、修正の多い
階層、少ない階層でそれらを使い分けられるのもこの手
法の利点である。
いて最低階層の論理設計をし、上位階層の発生に際して
、上記ネット塩を用いて外部端子を自動発生しているの
で、論理記述量が従来よりも少なくてすみ、深い階層を
考える時も、効率よく設計することができ、設計ミスの
減少にもつながる。また、チップ内のある階層はブロッ
クを積み上げ、別の階層はベタに設計するというように
、一つのチップ内でボトムアップ式、トップダウン式の
設計手法を併用することができる。さらに、修正の多い
階層、少ない階層でそれらを使い分けられるのもこの手
法の利点である。
星主爽施桝
第5.6図は本発明の第2実施例であり、本実施例は第
1実施例のチップの論理設計に修正があった場合の例を
示している。なお、本実施例において第1実施例と同一
構成部分には同一符号を付してその説明を省略する。
1実施例のチップの論理設計に修正があった場合の例を
示している。なお、本実施例において第1実施例と同一
構成部分には同一符号を付してその説明を省略する。
第2図において、ブロック10(D)への入力はNl、
N3によって行われている。いま、N1の運ぶ信号の代
わりにブロック4(E)の出力信号をブロック10(D
)に入力するように修正したいとする。この場合は、修
正の対象階層であるDのみを第5図のブロック31に示
すように設計し直すだけでよい。そして、第1実施例で
自動設計していったのと同じようにして一つずつ上の階
層を積み上げ、第6図のような構造を持つチップを最終
的に作り出すことができる。
N3によって行われている。いま、N1の運ぶ信号の代
わりにブロック4(E)の出力信号をブロック10(D
)に入力するように修正したいとする。この場合は、修
正の対象階層であるDのみを第5図のブロック31に示
すように設計し直すだけでよい。そして、第1実施例で
自動設計していったのと同じようにして一つずつ上の階
層を積み上げ、第6図のような構造を持つチップを最終
的に作り出すことができる。
したがって、例えば、従来例ではセルの配置とかが修了
した後に、どこか修正しようとした場合には、全部記述
し直していた(すなわち、階層関係を意識しながら全体
の構成を書き直さなければならなかった)ものが、本発
明では関係するブロックだけを修正すればよく大幅な作
業性の向上を図ることができる。なお、階層関係を直す
場合は前述の第3表のみを修正すればよいことは言うま
でもない。
した後に、どこか修正しようとした場合には、全部記述
し直していた(すなわち、階層関係を意識しながら全体
の構成を書き直さなければならなかった)ものが、本発
明では関係するブロックだけを修正すればよく大幅な作
業性の向上を図ることができる。なお、階層関係を直す
場合は前述の第3表のみを修正すればよいことは言うま
でもない。
本発明では、LSIに固有なネット塩を用いて最低階層
の論理設計を行い、上位階層の発生に際しては該ネ−/
ト名を用いて外部端子を自動発生させ、最上位階層ま
での自動設計を行っているので、大規模集積回路の自動
設計方法の論理記述量が少なくて済み、階層が深い場合
でも効率よく設計ができ、かつ修正を容易におこなうこ
とができる。
の論理設計を行い、上位階層の発生に際しては該ネ−/
ト名を用いて外部端子を自動発生させ、最上位階層ま
での自動設計を行っているので、大規模集積回路の自動
設計方法の論理記述量が少なくて済み、階層が深い場合
でも効率よく設計ができ、かつ修正を容易におこなうこ
とができる。
第1図は本発明に係る半導体装置の製造方法の原理説明
を示すその論理構成図、 第2〜4図は本発明に係る半導体装置の製造方法の第1
実施例を示す図であり、 第2図はその論理構成図、 第3図はその論理記述を示すブロック図、第4図はその
自動設計方法のプログラムを示すフローチャート、 第5.6図は本発明に係る半導体装置の製造方法の第2
実施例を示す図であり、 第5図はその論理記述を示すブロック図、第6図はその
論理構成図、 第7.8図は従来の半導体装置の製造方法を示す図であ
り、 第7図はその論理構成図、 第8図はその自動設計方法のプログラムを示すフローチ
ャートである。 t、it:チップ(LSIチップ)、 2〜10.12〜17:ブロック、 N1〜N7:ネツト名。 ll:チップ 12〜17:ブロック N1−N3:ネット名 本発明の原理を示す論理構成図 第1図 1チツプ 2〜10ブ・、ノック 第1実施例の論理構成図 Nl〜N7°1″′1名
第2図 第1実施例名論2図述を示すブロック図第3図 第1実施例の自動設計方法のプログラムを示すフローチ
ャート第2実施例の論理記述を示すブロック図第5図 第2実施例の論理構成図 従来例の論理構成図 第7図 従来例の自動設計方法のプログラムを示すフローチャー
ト第8図
を示すその論理構成図、 第2〜4図は本発明に係る半導体装置の製造方法の第1
実施例を示す図であり、 第2図はその論理構成図、 第3図はその論理記述を示すブロック図、第4図はその
自動設計方法のプログラムを示すフローチャート、 第5.6図は本発明に係る半導体装置の製造方法の第2
実施例を示す図であり、 第5図はその論理記述を示すブロック図、第6図はその
論理構成図、 第7.8図は従来の半導体装置の製造方法を示す図であ
り、 第7図はその論理構成図、 第8図はその自動設計方法のプログラムを示すフローチ
ャートである。 t、it:チップ(LSIチップ)、 2〜10.12〜17:ブロック、 N1〜N7:ネツト名。 ll:チップ 12〜17:ブロック N1−N3:ネット名 本発明の原理を示す論理構成図 第1図 1チツプ 2〜10ブ・、ノック 第1実施例の論理構成図 Nl〜N7°1″′1名
第2図 第1実施例名論2図述を示すブロック図第3図 第1実施例の自動設計方法のプログラムを示すフローチ
ャート第2実施例の論理記述を示すブロック図第5図 第2実施例の論理構成図 従来例の論理構成図 第7図 従来例の自動設計方法のプログラムを示すフローチャー
ト第8図
Claims (1)
- 【特許請求の範囲】 LSIチップの論理ブロックを構成する内部セルを、
階層関係および接続関係を記述する所定の記述言語によ
り各階層毎に指定して、 該セルの全階層における階層および接続関係を自動発生
させ、LSIを自動設計する半導体装置の製造方法にお
いて、 前記チップに固有なネット名を用いて前記ブロックの論
理記述を行うとともに、 前記チップの階層関係を指定して最低階層の論理設計を
し、 上位階層の発生に際して、該ネット名を用いて外部端子
を自動発生させ、 最上位階層までの論理設計を行うようにしたことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62296668A JPH0648487B2 (ja) | 1987-11-25 | 1987-11-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62296668A JPH0648487B2 (ja) | 1987-11-25 | 1987-11-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01137372A true JPH01137372A (ja) | 1989-05-30 |
JPH0648487B2 JPH0648487B2 (ja) | 1994-06-22 |
Family
ID=17836531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62296668A Expired - Lifetime JPH0648487B2 (ja) | 1987-11-25 | 1987-11-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0648487B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04340174A (ja) * | 1991-01-29 | 1992-11-26 | Nec Corp | 電子回路設計装置 |
US6453449B1 (en) | 1999-02-23 | 2002-09-17 | Mitsubishi Denki Kabushiki Kaisha | Formal logic verification system and method |
-
1987
- 1987-11-25 JP JP62296668A patent/JPH0648487B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04340174A (ja) * | 1991-01-29 | 1992-11-26 | Nec Corp | 電子回路設計装置 |
US6453449B1 (en) | 1999-02-23 | 2002-09-17 | Mitsubishi Denki Kabushiki Kaisha | Formal logic verification system and method |
Also Published As
Publication number | Publication date |
---|---|
JPH0648487B2 (ja) | 1994-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6574786B1 (en) | Gate array cell generator using cadence relative object design | |
US6026228A (en) | Integrated circuit design method, database apparatus for designing integrated circuit and integrated circuit design support apparatus | |
US6370677B1 (en) | Method and system for maintaining hierarchy throughout the integrated circuit design process | |
US5920486A (en) | Parameterized cells for generating dense layouts of VLSI circuits | |
US7895551B2 (en) | Generation of standard cell library components with increased signal routing resources | |
JP2995963B2 (ja) | 階層的回路データベース最適化装置及び階層的回路データベース最適化方法 | |
US11755805B2 (en) | Systems and methods for multi-bit memory with embedded logic | |
US6609232B2 (en) | Logic compound method and logic compound apparatus | |
US11574101B2 (en) | Techniques for providing optimizations based on categories of slack in timing paths | |
CN113051867A (zh) | 进行集成电路的自动化设计的方法 | |
JP7353699B2 (ja) | 人工知能に基づく回路設計方法及び実装システム | |
US11694016B2 (en) | Fast topology bus router for interconnect planning | |
CN116976248A (zh) | 使用冗余节点的电路设计调整 | |
JPH01137372A (ja) | 半導体装置の製造方法 | |
US11836433B2 (en) | Memory instance reconfiguration using super leaf cells | |
US11704467B2 (en) | Automated balanced global clock tree synthesis in multi level physical hierarchy | |
JP3433025B2 (ja) | モジュール配置方法 | |
US20050132321A1 (en) | Method and apparatus for designing an integrated circuit using a mask-programmable fabric | |
JP2872216B1 (ja) | マクロの設計方法 | |
US20220114321A1 (en) | Systems And Methods For Generating Placements For Circuit Designs Using Pyramidal Flows | |
US20200201954A1 (en) | Method of designing a layout for a semiconductor integrated circuit | |
Suzuki et al. | TRIP: an automated technology mapping system | |
CN115618793A (zh) | 集成电路设计的功率意图中的不一致约束的诊断 | |
JPS63132347A (ja) | 論理回路のコンパイル方式 | |
Valdivia | A METHODOLOGY FOR HIERARCHICAL MODULE GENERATOR SPECIFICATION |