JPH01134579A - 隠面除去方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、コンピュータ・グラフィック・システムにお
ける隠面除去方法に関する。

［従来の技術］ コンピュータ・グラフィック・システムにおいて、画像
を陰極線管（ＣＲＴ）又は他の表示器のスクリーン上に
表示している。一般に、ｘ（水平）成分及びＹ（垂直）
成分を有するデジタル信号の制御により、ＣＲＴの電子
ビームを偏向するので、ラスタ・パターンに応じて、格
子点（画素）′の矩形配列のピクセルを行毎にアドレス
指定する。画像を表すデータは、ホスト・コンビネータ
内で発生し、このホスト・コンピュータからフレーム・
バッファにダウンロードする。フレーノ、・バッファの
メモリ記憶位置は、ＣＲＴ表示の格子点と１対１で対応
する。以下、説明を明瞭にするため、フレーム・バッフ
ァのメモリ記憶位置が、表示の格子点の配列に対応する
矩形配列に物理的に配置されていると仮定する。

ＣＲＴ電子ビームの偏向を制御するのに用いたデジタル
信号を用いて、フレーム・バッファのアドレス指定を制
御し、対応するメモリ記憶位置の内容に応じて、格子点
のピクセルにおける色を表示する。よって、フレーム・
バッファは、ＣＲＴが行う表示の仮想画像を含んでいる
。ホスト・コンピュータによりフレーム・バッファに与
えられたデータは、色領域で構成された画像を表す。

データ値をフレーム・バッファ・メモリにロードして色
領域を表す処理をタイリングと呼ぶ。以下の説明におい
て、タイリング動作を、特定格子点のタイリング及び３
角形のタイリングに関連させて考察する。しかし、これ
は、特定の格子点に対応するメモリ記憶位置のタイリン
グ、及び３角形内の格子点に対応するメモリ記憶位置の
タイリングに関する簡略化した方法を単に意図している
に過ぎない。

３次元空間の３角形面は、平面式にＺ＝ＡＸ＋ＢＹ＋Ｃ
及び３つの頂点の座標で定義できる。コンピュータ・グ
ラフィック・システムを用いて、これ、ら面を２次元表
示平面（Ｚ＝Ｏ）に投射することにより、３角形面の３
次元オブジェクトを表す。表示平面に投射した際、各３
角形面は、３角形又は線を形成する。投射が線の場合は
、これ以上考察しない。３次元空間の３角形面を定義す
る情報をホスト・コンピュータに特定し、ホスト・コン
ピュータは、この情報を用いて、対応する表示平面３角
形を定義する情報を発生する。ホスト・コンビ二一夕は
、描画エンジンがこの情報を利用できるようにし、この
描画エンジンを用いて、シェーディング輝度値をフレー
ム・バッファにロードする。一般に、ホスト・コンピュ
ータは、３角形平面を順次扱う。正確な表示を行うため
に、３次元オブジェクトを観察するときに、観察者から
離れた側のオブジェクトの表面は見えないので、これら
の面を表すデータをフレーム・バッファにロードしなく
てもよいという事実を考慮する必要がある。グラフィッ
ク・システムにおいて、これは、隠面除去により実行す
る。（表示平面の格子点に対応する）３角形面の点の輝
度値■をフレーム・バッファにロードする前に、表示平
面からの点の距離を表すＺ値（Ｚ　ｎ　ｅ　ｗ）を計算
し、その点用の別のバッファ（Ｚバッファ）に既に存在
するＺ値（Ｚｏｌｄ）と比較する。Ｚバッファに蓄積で
きる距離値の範囲内で、表−水平面からの最大距離を表
す各格子点のＺ値をＺバッファに最初にロードする。Ｚ
ｎ　ｅｗがＺｏｌｄよりも短い距離を表す場合、この輝
度値を、フレーム・バッファの対応メモリ記憶位置に書
込み、その記憶位置に既に蓄積されている任意の輝度値
に重ね書きする。

また、Ｚｎｅｗを、Ｚバッファの対応記憶位置に書込み
Ｚｏｌｄに重ね書きする。そうでなければ、値Ｚｏｌｄ
がＺバッファに残り、フレーム・バッファに蓄積された
輝度値は変化しない。隠面除去については、（１９７９
年にマグロウヒル・ブック・カンパニが発行した）二ニ
ーマン及びスボウル著の「会話型コンピュータ・グラフ
ィックの原理（Ｐｒｉｎｃｉｐｌｅｓ　ｏｆ　Ｉｎｔｅ
ｒａｃｔｉｖｅ　ＣｏｍｐｕｔｅｒＧｒａｐｈｉｃｓ）
　Ｊの第２版第３６９ページに記載されている。

従来のグラフィック−システムの描画エンジンは、３角
形面をＺ＝０平面に投射して得た３角形の各頂点の座標
（Ｘ、Ｙ）を表すデータ、Ｚ及び■をＸ及びＹの値に関
連させた関数を受ける。描画エンジンは、各格子点のＺ
及び■の値、並びに３角形の内側の格子点の座標を発生
ずる。描画エンジンは、フレーム・バッファ及びＺバッ
ファの両方と通信する。第１動作サイクルにおいて、描
画エンジンは、格子点の座標を計算し、第２動作サイク
ルで、その格子点のＺｎｅｗを計算する。

第３サイクルにて、Ｚバッファから対応メモリ記憶位置
のＺｏｌｄを読出し、第４サイクルで、ＺｏｌｄをＺｎ
ｅｗと比較する。ＺｎｅｗがＺｏｌｄよりも短い距離な
らば、Ｚｎ　ｅｗを第５サイクルで、Ｚバッファに書き
込む。第６サイクルにて、■の値を同じ格子点に対して
計算し、第７サイクルにて、計算した値■を、フレーム
・バッファの対応メモリ記１．α位置に書き込む。Ｚｎ
　ｅｗがＺｏｌｄよりも遠い距離を表せば、描画エンジ
ンは、第５、第６及び第７サイクルをアイドリングする
。

よって、各格子点に対して、７動作サイクルを実行しな
ければならない。

１９８４年１０月２日に発行された米国特許第４４７５
１０４号明細書は、表示プロセッサを用いて隠面除去を
実行する３次元グラフィック・システノ、を開示してい
る。

［発明が解決しようとする課題］ 上述の従来のコンピュータ・グラフィック・システムで
は、隠面除去のステップが多く、時間がかかり、処理速
度が低かった。

したがって、本発明の目的は、高速で隠面処理を行う隠
面除去方法の提供にある。

口課題、を解決するだめの手段及び作用］本発明によれ
ば、複数の“アドレス指定可能なメモリ記１．α位置を
有するメモリ装置にロードする方法が得られる。この記
憶位置の各々は、Ｘ成分及びＹ成分を有するアドレス・
ワードにより別々に定義できる。メモリ記１．α位置は
、矩形配列内の格子点に夫々対応し、Ｘ方向のピッチは
、ｄＸで、Ｙ方向のピッチは、ｄＹである。この方法で
は、第１格子点に対応するメモリ記憶位置を定義する第
１アドレスを発生ずる。Ｘ及びＹの関数であるＺの第１
の値を計算すると同時に、第２格子点に対応するメモリ
記憶位置を定義する第２アドレス・ワードを発生する。

Ｚの第１の値を第１格子点のＺの前の値と比較すると同
時に、第３格子点に対応するメモリ記憶位置を定義する
第３アドレス・ワードを発生し、Ｚの第２の値を計算す
る。２の第１の値に、Ｚの前の値と所定関係があれば、
Ｘ及びＹの関数である■の第１の値を、第１格子点に対
応するメモリ記憶位置にロードする。

本発明を最もよく理解すると共に、本発明をいかに実施
するかを示すために、以下、添付図を参照して、本発明
の好適な実施例を説明する。

［実施例コ 第１図は、本発明を実現するコンピュータ・グラフィッ
ク・システムのブロック図である。このシステムは、画
像プロセッサ（１）を具えており、このプロセッサ（１
）は、表示リストを受け、３角形を表す情報を発生し、
これら３角形を定義する情報をＸＹアドレス発生器（２
）に順次供給する。ｘＹアドレス発生器（２）は、３角
形のタイリングをイネーブルする。この３角形の頂点は
、矩形格子の格子点にあり、この３角形は、最小縦座標
４ｔｉＹｍｉｎ及び最大縦座標Ｙｍａｘ間に伸びる２つ
の対向する側線（ｓｉｄｉｎｇ）を有する。側ｆ！ＡＢ
及びＡＣＢを有するかかる３角形を第２図に示す。

第２図に示す３角形の場合、ＹｍｉｎＯ値は、ゼロのよ
うに適当に示す。

この３角形内の格子点を行毎に下から上にタイリングす
る。行は、左から右にタイリングしてもよいし、右から
左にタイリングしてもよい。側線の１つを「メジャー」
側線として選択する。この３角形をタイリングする間、
タイリングは、メジャー側線からその反対の「マイナー
」側線に進む。

一般に、メジャー側線は、少ない辺からなる側線とする
。よって、第２図の場合、側線ＡＢをメジャー側線とし
て選択する。両方の側線が同じ数の辺を有するならば、
即ち、３角形の１辺が水平ならば、この辺は、格子行Ｙ
ｍａｘ又はＹｍｉｎに沿って伸び、左側線をメジャー側
線として選択する。

グラフィック・システムは、Ｚ発生器（４）、■発生器
（６）　、Ｚバッファ（７）、Ｚ比較器（８）及びフレ
ーム・バッファ（９）も具えている。Ｚバッファ（７）
及びフレーム・バッファ（９）は、夫々、メモリ記憶位
置が矩形配列のメモリ（７０）及び（９０）、Ｘアドレ
ス・カウンタ（７２）及び（９２）、Ｙアドレス・カウ
ンタ（７４）、（９４）、及び１ビツト蓄積要素（ＤＩ
Ｒ）（７６）、（９６）から構成される。メモＩＪ（７
０）は、分離して図示していないが、５個のメモリ・バ
ンクを有するので、読出し動作及び条件付き書込み動作
を実行中、各メモリ・サイクルは、５クロツク・サイク
ル期間に対応する。ブロック（２）、（４）、（６）、
（７）、（８）及び（９）は、ｒ」−カル表示バスを介
して通信をする。第１図のグラフィック・システムの配
線表示を簡単にするため、ローカル表示バスは表示せず
、種々のブロック間の夫々の接続のみを示す。

ローカル表示バスは、３２ピツト・マルチプレクサド・
アドレス／データ・バスである。アドレス・サイクル期
間中、上位４ビツト（３１〜２８）は、次のデータ・サ
イクルを受けるブロックを特定し、次のビット　（２７
）はヘジテイト（ｈｅｓｉｔａｔｅ）ビットであり、ビ
ット２６〜２４は、現在のベクトルが存在するオクタン
トを特定して、現在のベクトルのおおよその方向を表し
、ビット２３〜１２はＹアドレスであり、ビット１１〜
０はＸアドレスである。タイリング動作において、２つ
の方向のみが可能であり、タイリングの方向が変化した
とき、ビット２５及び２４は変化しない。よって、ビッ
ト２６がタイリングを右から左に行うか（ビット２６を
セット）、左から右に行うか（ビット２６をセットしな
い）を決める。制御ラインの状態に応じて、バスの情報
をアドレス又はデータに解釈（インターブリット）する
。

タイリングする３角形の各格子行に対して、ＸＹアドレ
ス発生器（２）は、３角形のその行の格子点の座標（Ｘ
ＳＹ）を表すアドレス・ワードを発生する。これらアド
レスをＺバッファ（７）及びフレーム・バッファ（９）
に供給し、Ｘアドレス・カウンタ（７２）、（９２）及
びＹアドレス・カウンタ（７４）、（９４）に蓄積する
。蓄積要素（７６）、（９６）は、方向ビット　（ビッ
ト２６）を受ける。

３角形をタイリングするために、ＸＹアドレス発生器（
２）、Ｚ発生器（４）及びＩ発生器（６）を、先ず初期
状態にし、次に動作状態にする。この動作は、ステート
・マシン（１２）（第３図）の制御の下に、マスク・ク
ロック発生器（１４）が決めた連続クロック・サイクル
における所定の状態を介して連続的に行われる。

ｘＹアドレス発生器（２）を第３図に詳細に示す。この
ＸＹアドレス発生器（２）は、１１個のレジスタ（２０
２）〜（２２２）、３個のカウンタ（２２４）〜（２２
８）、定数値（１）回路（２３０）、１ビツト蓄積要素
（ＨＥＳ）（２３２）、加算器（２３４）及び減算器（
２３６）を具えている。カウンタ（２２４）〜（２２８
）及びレジスタ（２０２）〜（２２２）は、画像プロセ
ッサ（ホスト・コンピユータ）　（１）がマルチプレク
サ（ＭＵＸ）（２４０）を介して供給した値により初期
化される。

ＸＹアドレス発生器を初期化するために、画像プロセッ
サ（１）は、３角形の頂点ＡＳＢ及びＣの座標を計算し
、最小Ｙ座標値Ｙｍｉｎ及び最大Ｙ座標値Ｙｍａｘを有
するベクトルがどれかを決め、また、３角形のどの側線
がメジャー側線かを決める。画像プロセッサ（１）は、
格子行Ｙｍｉｎから上に伸びる２辺のクロス乗積も計算
し、このクロス乗積がメジャー側線はマイナー側線の右
側であることを示すと、画像プロセッサは、ロジックｌ
を蓄積要素（２３２）に蓄積する。

点Ａ及びＢのＸ座標を減算して、位ＤＸＭを発生し、点
Ａ及びＢのＹ座標を減算して、値ＤＹＭを発生する。同
様に、点Ａ及びＣのＸ及びＹ座標から、ＤＸｍ及びＤＹ
ｍの座標を計算する。画像プロセッサは、これら値ＤＹ
Ｍ及びＤＹｍをカウンタ（２２４）及び（２２６）にロ
ードする。メジャー辺ＡＢ及びマイナー辺ＡＣに対する
（ＤＸ／ＤＹ）の値を計算し、メジャー及びマイナー辺
に対するフロアの値（ＤＸ／ＤＹ）を計算する。

（数に与えたフロア演算子を、その数を越えない最大の
整数に戻す。よって、フロア１．２＝１、フロア２．０
＝２及びフロア−１，２＝−２である。）その結果の値
ｓＭ及びｓｍをレジスタ（２０２）及び（２０４）にロ
ードする。レジスタ（２０６）及び（２０８）は、最低
格子行Ｙｍｉｎと交差するメジャー辺及びマイナー辺に
おける格子点のＸ座標ＸＭＯ及びＸｍＯを受ける。第２
図に示した３角形の場合、ＸＭＯ及びＸｍＯの値は、点
への各Ｘ座標である。しかし、メジャー及びマイナー側
線が、最下位の格子行又は最上位の格子行のいずれかの
頂点と一致する必要はない。マルチプレクサ（２４２）
を介して、レジスタ（２０２）、（２０４）、（２０６
）及び（２０８）並びに定数回路（２３０＞を減算器（
２３６）に接続する。

減算器（２３６）の出力は、マルチプレクサ（２４４）
に供給する。このマルチプレクサ（２４４）の出力端を
レジスタ（２０６）、（２０８）　　及びカウンタ（２
２８）に接続する。

画像プロセッサ（ホスト・コンピュータ）　（１）は、
メジャー辺ＡＢ及びマイナー辺ＡＣ用の５１ＤＸ及びＤ
Ｙを更に用いて、次のようにΔＥｒｒＯ１ＰＩｎｃ及び
ＮＩｎｃの値を計算する。

ＰＩｎｃ＝ＡＥｒｒＯ ＝ＤＸ−ｓＤＹ−ＤＹ ＮＩｎｃ＝ＤＸ−ｓＤＹ これらの値をレジスタ（２１０）〜（２２０）にロード
する。レジスタ　（２２２）には、’／ｍ１ｎ（第２図
の場合、０）をロードする。マルチプレクサ（２４（ｉ
）を介して、レジスタ　（２１０）、（２１２）及び（
２２２）を加算器（２３４）の一方の入力端に接続し、
マルチプレクサ（２４８）を介して、レジスタ（２１４
）〜（２２０）を加算器（２３４）の他方の入力端に接
続する。この加算器（２３４）の出力をマルチプレクサ
（２５０）に供給し、その出力端をレジスタ（２１０）
、（２１２）及び（２２２）に接続する。

このようにＸＹアドレス発生器（２）を初期化すると、
ステート・マシン（１２）は、ＸＹアドレス発生器を動
作状態にし、ＸＹアドレス発生器が、代わりに計算ルー
チン及びカウント・ダウン・ルーチンを実行する。計算
ルーチンの開始において、ステート・マシンは、ＡＥｒ
ｒＭｉ　及びＡＥｒｒｍｉ　の符号ビットを調べる。こ
こで、ｉは、０以上の整数であり、格子行の数を表す。

計算ルーチンの第１クロツク・サイクル期間中、減算器
（２３６）は、ＡＥｒｒＭｉ＜０かＥｒｒＭｉ＞＝０か
に応じて、ｓＭ又はＳ　Ｍ　＋ｌをレジスタ（２０６）
の内容に加算して、Ｘ　Ｍｉｌｌ　の値を発生ずる。こ
こで、ＸＭｉ＋１は、（ｉ＋１）番目の格子行を有する
メジャー辺の実際の交点のフロアである。同時に、加算
器（２３４）は、ＡＥｒｒＭｉく０かＡＥｒｒＭｉ＞＝
０かに応じて、ＰｌｎｃＭ又はＮＩｎｃＭをレジスタ（
２１０＞の内容に加算して、ΔＥ　ｒ　ｒ　Ｍｉｌｌ　
の値を得る。カウンタ（２２４）の計数ＤＹＭを減分す
る。第２クロツク・サイクル期間中、ＡＥｒ　ｒｍｉＳ
ｓｍ、Ｐ　ｌｎＣｍ及びＮｌｎｃｍを用いて対応する動
作を実行して、Ｘｍｉ＋ｌ　及びＡＥｒｒｍｉ＋１　の
値を与え、計数ＤＹｍを減分する。第３クロツク・サイ
クル期間中、加算器（２３４）がレジスタ（２２２）に
蓄積された値を増分して値ｉ＋ｌを戻し、同時に、減算
！（２３６／がＸｍｉ＋１からＸＭｉ＋１を減算し、そ
の差Ｈｒｚｉ＋１をカウンタ（２２８）にロードする。

この値Ｈｒｚｉ＋１は、Ｘ　ＭｉｌｌがＸｍｉ＋１より
小さいか大きいかに応じて、格子点の（ｉ＋１）番目の
行のメジャー辺及びマイナー辺の間の格子点の数か、そ
の数の補数である。レジスタ（２０６）及び（２２２）
に蓄積された値をラッチ（２５２）及び（２５４）にロ
ードする。そして、計算ルーチンを完了し、ＸＹアドレ
ス発生器（２）Ｉｔ、Ｚバッファ（７）及びフレーム・
バッファ（９）にアドレス・サイクルを与える。このア
ドレス・サイクルにおいて、（ｉ＋１）番目の格子行と
の側線ＡＢの正確な交点のフロアの座標（Ｘ　Ｍｉｌｌ
、ｉ＋１）を表すラッチ（２５２）及び（２５４）の値
をビット０〜１１及び１２〜２３として、ローカル表示
バスに供給する。菩積要！（２３２）の内容は、ピット
２７　（ヘジティト・ピット）の状態を決める。また、
カウンタ（２２８）の符号ビットの状態がビット２６　
（方向ビット）の状態を決める。そして、ステート・マ
シンによりｘＹアドレス発生器がカウンタ・ダウン・ル
ーチンを実行する。

カウンタ・ダウン・ルーチン期間中、各クロック・サイ
クルで、カウンタ　（２２８）に蓄積された計数を増分
又は減分し、ＸＹアドレス発生器は、計数が増分又は減
分される毎にデータ・サイクルを出力する。データ・サ
イクル期間中のローカル表示バスに出力するデータ値を
！発生器が決める。

Ｚバッファ（７）及びフレーム・バッファ（９）は、新
たな行のタイリングがまさに開始するのを示すようにア
ドレス・サイクルを解釈し、ＸＭｉ＋１及びｉ−ト１の
値をＸアドレス・カウンタ（７２）、（９２）及びＹア
ドレス・カウンタ（７４）、（９４）にロードする。蓄
積要１（２３２）の状態を反映したビット２７の値をス
デート・マシンに供給する。ビット２Ｇを！７積要素（
７６）及び（９６）にロードする。ビット２６をセット
すると、それは、タイリングを右から左に（ＸＭｉ＋１
がＸｍｉ＋ｌ　よりも大きい）行うことを示し、各デー
タ・サイクルでカウンタ（７２）及び（９２）を減分す
る。そうでなければ、これらカウンタは、各データ・サ
イクルで、増分する。ヘジテイト・ビット　（ビット２
７）の値は、第１データ・サイクル期間中に受けたデー
タ値をメモ！Ｊ（ＴＯ）又は（９０）に書き込む前に、
カウンタ（７２）及び（９２）を増分（減分）するかを
決める。ピット２７がセットされないと、Ｚバッファ（
７）又はフレーム・バッファ（９）がデータ・サイクル
を受けたとき、Ｘ・アドレス・レジスタ　（７２）又は
（９２）に蓄積された値を増分（減分）し、そのデータ
・サイクルに受けたデータ値を新たなアドレスが示す記
憶位置に書き込む。そうでなければ、Ｚバッファ又はフ
レーム・バッファが第１データ・サイクルを受けたとき
、Ｘアドレス・カウンタ（７２）又は（９２）にＷｌさ
れた値は変化せずにそのままで、そのデータ値は、元の
アドレスが指定している記憶位置に書き込まれる。そし
て、次で、各連続したデータ・サイクルに、Ｘアドレス
が増分（減分）され、そのデータ値は、新たなアドレス
が指定した記憶位置に（ｔき込まれる。第２図に示す３
角形の場合、ビット２７はセットされず、数Ｈｒ　ｚ　
ｉ＋ｌは、行ｉ＋１にタイリングすべき格子点の数であ
り、タイ゛リングを左がら右に行う。各クロック・サイ
クルで、カウンタ（２２８）に蓄積された計数が減分す
る。

ビット２７がセットされて、Ｘ　Ｍｉ＋ｌがＸ　ｍｉ＋
１の右であったことを示すと、数Ｈｒｚｉ＋ｌ　は、タ
イリングすべき格子点の数の２の補数であり、タイリン
グを右から左に実行する。各クロック・サイクルで、カ
ウンタ（２２８）に蓄積された計数を増分する。

カウンタ（２２８）がカウント・ダウンのときにボロー
を示すか、カウント・アップのときにキャリーを示すと
、行（ｉ＋１）のタイリングが完了する。各場合におい
て、行（ｉ＋１）の左側線の正確な交点のフロアに１を
足したものから、その行の右側線の正確な交点のフロア
までの格子点全部をタイリングする。そして、ＸＹアド
レス発生器は、計算ルーチンを再び実行し、ＸＭｉ＋２
及びＨｒｚｉ＋２を戻し、カウンタ（２２２）に蓄積さ
れた値を増分する。

”　計算ルーチンの各反復の第１及び第２クロツク・サ
イクルにて、レジスタＤＹＭ及びＤＹｍの内容を夫々減
分する。レジスタＤＹＭ又はＤＹｍの内容がＯになると
、頂点に達し、同じ側線上の次の通用に、ＤＹ、ＰＩｎ
ｃＳＮｌｎｃ及びＡＥｒｒＯの新たな値を初期化する。

そして、ｘＹアドレス発生器（２）は、計算ルーチンの
他のシーケンス、及び別のシーケンスにおけるカウント
・ダウン・シーケンスを実行する。最後に、行Ｙｍａｘ
　−１用のレジスタに蓄積された値を用いて、ｘＹアド
レス発生器が、行Ｙｍａｘ用のＸＭ及びＨｒ　ｚの値を
発生ずる。頂点Ｂが格子点であり、整数のフロアが整数
自体なので、値ＸＭは、頂点ＢＯＸ座標である。また、
２つの側線が行Ｙｍａｘの頂点に一致するので、値Ｈｒ
ｚはゼロである。３角形が、行Ｙｍａｘの辺を具えてい
ると、この行用のＨｒ　ｚの値は、ゼロでない。

ｉ＝０に対して、Ｈｒ　ｚの値を計算しないので、３角
形の最下位格子性は、タイリングしないことに留意され
たい。しかし、最上位行は、タイリングする。同様に、
右側線（第２図の場合、ＡＣＢ）の格子性の正確な交点
のフロアにおける格子点をタイリングするが、左側線の
格子性の正確な交点のフロアにおける格子点は、タイリ
ングしない。

よって、例えば、モザイクにて３角形が隣接するとき、
２つの隣接する３角形間の境界における格子点は、１つ
の、ぞしてたった１つの３角形として処理される。

上述のＸＹアドレス発生器（２）は、１９８７年ｌＯ月
２６日に出願した米国特許出願第１１３０３１号に詳細
に開示されている。

Ｚ発生器（４）は、２バツフア・メモ！Ｊ（７０）をア
ドレス指定するのに用いる６対の座標（Ｘ。

Ｙ）用のＺ（深さ）の値を発生し、同様に、■発生器（
６）は、６対の座標（ＸＳＹ）の■　（シェーディング
輝度）の値を発生する。画像プロセッサ（１）は、Ｚ及
び！を位置（Ｘ、Ｙ）に関係付ける関数をＺ及び１発生
器に特定する。Ｚの値をＺバッファ（７）及びＺ比較器
（８）に供給する。。

Ｚバッファの各メモリ記憶位置の内容は、表示平面から
の距離を表す。Ｚの増加する値は、表示平面の観察者か
ら離れる方向で、表示平面（Ｚ＝０）からの増加する距
離を表す。Ｚバッファ（７）は、Ｚバッファに蓄積でき
る距離の値の範囲内で表示平面からの最大距離を表す各
格子点のＺ値を初めにロードする。Ｚの値が１つの格子
点用のＺバッファにより利用可能なとき、Ｘ及びＹアド
レス・レジスタ（７２）及び（７４）に蓄積された座標
（Ｘ、Ｙ）を用いて、その格子点用のＺバッファに′ａ
Ｂ１されたＺの存在する値（Ｚｏｌｄ）を読出し、Ｚ比
較器（８）を用いて、ＺｏｌｄをＺ発生器（４）による
Ｚの値（Ｚ　ｎ　ｅ　ｗ）と比較する。ＺｎｅｗがＺｏ
ｌｄ以下ならば、Ｚｎ　ｅｗをＺｏｌｄの代わりにＺバ
ッファに書込み、■発生器（６）が供給したＩの値をフ
レーム・バッファ（９）の対応メモリ記憶位置にロード
する。

詳細には第４図に示したＺ発生器（４）は、３個のレジ
スタ（１０２）、（１０４）及び（１０６）を具えてい
る。これら３個のレジスタは、加算器（１１０）に出力
端が接続されたマルチプレクサ（１０８）に接続する。

第２マルチプレクサ（１１６）の設定に応じて、レジス
タ　（１１２）又は（１１４）がこの加算器の第２人力
を与える。

加算器（１１０）の出力は、レジスタ（１１２）及び（
１１４）に供給し、レジスタ　（１１４）は、ローカル
表示バスに接続する。

３角形面用のＺｎ　ｃｗは、Ｘ及びＹの両方の線形関数
なので、格子行での２つの隣接した格子点用のＺｎｅｗ
における差ＤＺｘは、Ｙから独立しており、隣接する格
子点打のＸの同じ値の格子点用のＺｎ　ｅｗにおける差
ＤＺｙは、Ｘから独立している。

格子点の（ｉ＋１）番目の行用のＸＹアドレス発生器（
２）が発生したＸＭｉ＋ｌ　の値は、誤差値ＡＥｒｒＭ
ｉ＜Ｑ又はＡＥｒｒＭｉ＞＝０に応じて、次式で表せる
。

ＸＭｉ＋１＝ＸＭｉ＋ｓ 又は ＸＭ　夏＋ｌ＝　　ＸＭｉ＋　　ｓ　　＋　　１よって
、ｉ番目行の第１格子点用のＺｎｅｗの値、及び（ｉ＋
１）番目の行の第１格子点用のＺｎｅｗの値の間の差は
、ＤＺｙ＋５ＤＺｘ、又はＤＺｙ＋　（ｓ＋１）ＤＺｘ
である。

初期状態において、プロセッサは、レジスタ（１０２）
、（１０４）及び（１０６）に値ＤＺｘ、ＤＺｙ＋５Ｄ
Ｚｘ及びＤＺｙ＋　（ｓ＋１）ＤＺｘを・夫々ロードす
る。これら値は、プロセッサが、表示すべき３角形面の
３つの頂点の座標から計算する。また、プロセッサは、
３角形のメジャー側線の低い頂点の右側の第１格子点、
即ち、第２図の場合の点への右側の第１格子点に対する
Ｚｎｅｗの値も計算する。この値は、ＤＺｘを点へのＺ
ｎｅｗの値に加算して得る。この値ＺＭＯをレジスタ　
（１１２）及び（１１４）にロードする。

！発生器（６）は、Ｚバッファ（４）と同じであり、頂
点Ａ用のＩの値及びＤＩｘ、ＤＩｙの値を基にして、各
座標対（Ｘ、Ｙ）用のＩの値を計算することを除いて、
同じに動作する。ＺバッファがＺｎｅｗの各位を発生ず
ると、■発生器が■の対応値を発生する。

初期化の後、Ｚ及び■発生器は、動作状態を入力する。

第１クロツクの際、ＸＹアドレス発生器がアドレス（Ｘ
ＭＬ　Ｙｌ）を含むアドレス・サイクルの期間中、ＡＥ
ｒｒＭＯ＜ＯかΔＥｒｒＭｏ＞＝０かに応じて、Ｚ発生
器のマルチプレクサ（１０８）は、レジスタ（１０４）
又は（１０６）を選択し、マルチプレクサ（１１（ｉ）
は、レジスタ（１１２）を選択する。加算器（１１０）
は、選択したレジスタ（１０４）又は（１０６）が与え
る値とレジスタ（１１２＞が与える値ＺＭＯとの和であ
り、点（ＸＭ１＋　１　、　Ｙｌ）用のＺｎｅｗを表す
出力値を発生ずる。この値を、ＺＭｌとしてのレジスタ
　（１１２）及びレジスタ（１１４）の両方に供給する
。ＸＹアドレス発生器（２）は、データ・サイクルであ
り、このデータ・サイクルに応答して、Ｚ発生器は、レ
ジスタ（１１４）に蓄積された値を出力し、■発生器は
、■の対応値を出力する。第２クロツク・サイクルにて
、マルチプレクサ（１０８）及び（１１６）は、レジス
タ（１０２）及び（１１４）を夫々選択し、これらレジ
スタにＭ　ｇｌされた和をレジスタ（１１４）に書き戻
す。この値は、点（ＸＭｌ＋２、Ｙｌ）用のＺｎ　ｅｗ
を表ず。ＸＹアドレス発生器が第２データ・サイクルで
あり、Ｚ及びＩ発生器が点（ＸＭｌ＋２、Ｙｌ）用のＺ
ｎｅｗ及びＩの値を出力する。これは、次の格子行用の
Ｚｎ　ｅｗ及びＩの値の発、生を開始すべき旨のＺバッ
ファからのコマンドをＺ及びＩ発生器が受けるまで、持
続する。かかるコマンドを受けた後の次のサイクルで、
ΔＥｒｒＭ１の符号に応じて、マルチプレクサ（１０８
）は、レジスタ　（１０４）又は（１０６）を選択し、
マルチプレクサ（１１６）は、レジスタ（１１２）を選
択する。加算器（１１０）が与えた出力値を２Ｍ２　と
してレジスタ（１１２）に、そしてレジスタ（１１４）
に供給する。

行ｉにてタイリングすべき第１格子点がＸＭｉであるよ
うに、３角形のメジャー側線がマイナー側線の右側であ
るならば、初期化期間中にプロセッサがレジスタ（１１
２）にロードした値は、頂点Ａ用のＺの値に等しい。

Ｚバッファ（７）及びフレーム・バッファ（９）がｘＹ
アドレス発生器（２）からのアドレス・サイクルを受け
るとき、値ＸＭｉ＋ｌ及びＹｉ＋１をＺバッファ及びフ
レーム・バッファのＸ及びＹアドレス・カウンタにロー
ドする。Ｚバッファ及びフレーム・バッファがデータ・
サイクルを受けるときに、Ｘアドレス・カウンタ　（７
２）及び（９２）に蓄積された！ａ輩を増分又は減分す
るので、タイリングすべき格子点に対応するメモリ記憶
位置を連続的にアドレス指定する。カウンタ（７２）に
蓄積された値がＸＭｉ＋１＋ｊ　　（ただし、ｊは整数
）ならば、メモリ・サイクルの最初の半分の期間中に、
記憶位置（Ｘ　Ｍ＋＋１＋　Ｊ　１Ｙｉ＋１）　！：　
テｌ　％　リ（７０）に蓄積されたＺｏｌｄの値を、読
出し、Ｚ比較器に供給する。Ｚ比較器は、Ｚバッファか
ら受けた値Ｚｏｌｄ及びＺｎｅｗの対応値を比較し、Ｚ
ｎｅｗ及びＩによりＺ比較器が通過させた条件書込みビ
ットを発生する。この条件書込みビットがセットされて
、Ｚｎ　ｅｗがＺｏｌｄ以下であると、メモリ・サイク
ルの後半の半サイクル期間中に、Ｚｎｅｗの値をＺバッ
ファ（７）の対応記憶位置に書き込む。そうでなければ
、Ｚバッファに蓄積された値を変更しない。条件書込み
ビットにより、■の値をローカル表示バスに出力し、フ
レーム・バッファに送る。ここで、同様な条件書込み動
作をフレーム・バッファ・メモ！Ｊ（９０）で実行する
。

Ｚバッファが所定の格子行用の最終データ・サイクルを
受けると、次の格子行用のアドレス・サイクルを受ける
。Ｚバッファは、Ｚ及び１発生器にコマンドを出力して
、アドレス・サイクルに応答し、次の格子行用のＺｎｅ
ｗ及び工の値の発生を開始する。

本発明は、上述の実施例に限定されるものではなく、本
発明の要旨を逸脱することなく種々の変更が可能である
。例えば、Ｚの値は、表示平面及び３角形面の点との間
の距離の補数を表してもよい。この場合、Ｚの増加する
値は、表示平面からの減少する距離を表す。ＸＹアドレ
ス発生器、Ｚ発生器、Ｚ比較器及びＺバッファ及び／又
はフレーム・バッファのパイプライン構成は、上述のＸ
Ｙアドレス発生器及びＺ発生器に限定されるものではな
い。同様に、ＸＹアドレス発生器及びＺ発生器の組合わ
せは、パイプライン構成で用いることに限定されるもの
でもない。

［発明の効果コ Ｚ発生器（４）、１発生器（６）、Ｚバッファ（７）　
、Ｚ比較器（８）並びにフレーム・バッファ（１０）の
機能は、パイプラインなので、計数Ｈｒｚｉ＋ｌ　が増
分（ビット２６がセットされていない）するか、減分（
ビット２６がセットされている）するときに、行の第１
格子点用のＩの値がバイブラインを伝播する間における
各カウント・ダウン・ルーチンの初めを除いて、フレー
ム・バッファ（１０）への輝度値の条件書込みを実行す
る。よって、フレーム・バッファへのロード動作を、従
来のシステムを用いるよりも高速に実行できる。

【図面の簡単な説明】

第１図は本発明を用いるコンピユータ・グラフィック・
システムのブロック図、第２図は格子点の矩形配列及び
格子点に頂点を有する３角形を示す図、第３図は第１図
で用いるＸＹアドレス発生器の詳細なブロック図、第４
図は第１図で用いるＺ発生器の詳細なブロック図である
。 （１）は画像プロセッサ（ホスト・コンビ二−タ）、（
２）はＸＹアドレス発生器、（４）はＺ発生器、（６）
は！発生器、（７）はＺバッファ、（８）はＺ比較器、
（９）はフレーム・バッファである。

Claims (1)

1. 【特許請求の範囲】 １、矩形配列の各格子点に対応する記憶位置を有するＺ
   バッファにＺ値をロードする隠面除去方法において、 第１格子点に対応する上記Ｚバッファの記憶位置の第１
   アドレス・ワードを発生し、 上記第１格子点の第１Ｚ値を計算すると同時に、第２格
   子点に対応する上記Ｚバッファの記憶位置の第２アドレ
   ス・ワードを発生し、 上記第１Ｚ値を上記第１格子点の以前のＺ値と比較する
   と同時に、第３格子点に対応する上記Ｚバッファの記憶
   位置の第３アドレス・ワードを発生すると共に、上記第
   ２格子点の第２Ｚ値を計算し、 上記比較に応じて選択的に、上記第１Ｚ値を上記Ｚバッ
   ファの上記第１アドレス・ワードの記憶位置にロードす
   ることを特徴とする隠面除去方法。 ２、上記比較に応じて選択的に、新たな輝度値を上記第
   １格子点に対応するフレーム・バッファの記憶位置にロ
   ードすることを特徴とする請求項１記載の隠面除去方法
   。