JPH0113043B2 - - Google Patents
Info
- Publication number
- JPH0113043B2 JPH0113043B2 JP1050681A JP1050681A JPH0113043B2 JP H0113043 B2 JPH0113043 B2 JP H0113043B2 JP 1050681 A JP1050681 A JP 1050681A JP 1050681 A JP1050681 A JP 1050681A JP H0113043 B2 JPH0113043 B2 JP H0113043B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- input signal
- component
- sample
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012935 Averaging Methods 0.000 claims description 11
- 238000005070 sampling Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/02—Measuring effective values, i.e. root-mean-square values
Description
【発明の詳細な説明】
本発明はリツプルが重畳した直流信号であつて
も、瞬時にその平均値を測定することができる区
間平均回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an interval averaging circuit that can instantaneously measure the average value of a DC signal on which ripples are superimposed.
第１図は従来の区間平均回路を示す図である。
第１図において、増幅器U1とコンデンサC1と抵
抗R1とは積分器を構成し、増幅器U3とコンデン
サC3とはサンプルホールド回路を構成している。
スイツチＳは入力端子１に印加される信号の交流
分と同期して瞬間的にオンとなり積分器の出力を
サンプルホールド回路へ導入する機能を有するも
のである。サンプルホールド回路の出力は抵抗
R3を介して積分器へ帰還されている。 FIG. 1 is a diagram showing a conventional interval averaging circuit.
In FIG. 1, an amplifier U 1 , a capacitor C 1 , and a resistor R 1 constitute an integrator, and an amplifier U 3 and a capacitor C 3 constitute a sample-and-hold circuit.
The switch S has the function of turning on instantaneously in synchronization with the alternating current component of the signal applied to the input terminal 1 and introducing the output of the integrator to the sample and hold circuit. The output of the sample and hold circuit is a resistor
It is fed back to the integrator via R3 .
このように構成された従来の区間平均回路の動
作は以下の如くである。入力端子１には、直流に
交流が重畳した入力信号が印加される。積分器は
この入力信号を積分するが、スイツチＳは入力信
号の交流分の周期と同期してサンプリングしてい
るので、入力信号の交流分は除去される。従つて
サンプルホールド回路には、入力信号の直流分に
比例した信号のみがホールドされる。このホール
ドされた入力信号の直流分は抵抗R3を介して積
分器へ帰還される。増幅器U1においては、抵抗
R3を介して流入する帰還電流と抵抗R1を介して
流入する入力信号の直流分と電流との代数和がゼ
ロとなるように抵抗R1，R3の値が定められてい
る。従つて、出力端子３からは入力信号の直流分
すなわち平均値が取り出される。 The operation of the conventional interval averaging circuit configured as described above is as follows. An input signal in which alternating current is superimposed on direct current is applied to input terminal 1 . The integrator integrates this input signal, but since the switch S samples in synchronization with the cycle of the AC component of the input signal, the AC component of the input signal is removed. Therefore, the sample and hold circuit holds only a signal proportional to the DC component of the input signal. The DC component of this held input signal is fed back to the integrator via resistor R3 . In amplifier U 1 , the resistor
The values of resistors R 1 and R 3 are determined so that the algebraic sum of the feedback current flowing through R 3 and the DC component of the input signal flowing through resistor R 1 and the current becomes zero. Therefore, the DC component of the input signal, that is, the average value, is taken out from the output terminal 3.
このような従来の区間平均回路においては、入
力信号の交流分が低周波の場合、スイツチＳが瞬
間的にオンとなる動作をしているので、正確に入
力信号の直流分を出力する。しかし、交流分の周
波数が高周波になつてくると区間平均回路の出力
誤差は増加する。その理由は、スイツチＳが瞬間
的ではあるが或る一定時間オンとなつていること
に起因する。すなわち、スイツチＳがオンとなつ
ている間は、抵抗R3を介して帰環ループが閉じ
ているため正確な積分動作が行なわれない。入力
信号の交流分が低周波のうちは、積分周期に対す
るスイツチＳのオン期間の比率は無視出来る程で
あり、正確に入力信号の平均値を得ることができ
る。しかし入力信号の交流分が高周波になると、
積分周期に対するスイツチＳのオン期間の比率が
増し、その結果出力の平均値には多くの誤差が含
まれるようになる。本発明はこのような点に鑑み
てなされたものである。 In such a conventional interval averaging circuit, when the alternating current component of the input signal has a low frequency, the switch S turns on momentarily, so that the direct current component of the input signal is accurately output. However, as the frequency of the alternating current component becomes high, the output error of the interval averaging circuit increases. The reason for this is that the switch S remains on for a certain period of time, albeit momentarily. That is, while the switch S is on, the return loop is closed via the resistor R3 , so that accurate integration is not performed. When the alternating current component of the input signal has a low frequency, the ratio of the on period of the switch S to the integration period is negligible, and the average value of the input signal can be accurately obtained. However, when the AC component of the input signal becomes high frequency,
The ratio of the on period of switch S to the integration period increases, and as a result, the average value of the output includes many errors. The present invention has been made in view of these points.
第２図は本発明に係る区間平均回路の一実施例
を示す図である。第２図において入力端子１は抵
抗R1を介して積分コンデンサC1を有した増幅器
U1の反転入力端子へ接続される。この抵抗R1と
コンデンサC1と増幅器U1とで構成される積分器
の出力端子はスイツチS1を介してコンデンサC3
と増幅器U3とで構成される第１のサンプルホー
ルド回路へ接続される。第１のサンプルホールド
回路の出力端子はスイツチS3を介してコンデンサ
C5と増幅器U5とで構成される第２のサンプルホ
ールド回路へ接続される。第２のサンプルホール
ド回路の出力端子は出力端子３へ接続されるとと
もに抵抗R3を介して増幅器U1の反転入力端子へ
接続される。すなわち第１図と第２図の回路の相
違はサンプルホールド回路が１個追加されたこと
である。なお第３図は、スイツチS1とS3の駆動状
態を示すタイムチヤートである。 FIG. 2 is a diagram showing an embodiment of the section averaging circuit according to the present invention. In Figure 2, input terminal 1 is connected to an amplifier with an integrating capacitor C 1 via a resistor R 1 .
Connected to the inverting input terminal of U 1 . The output terminal of this integrator consisting of resistor R 1 , capacitor C 1 and amplifier U 1 is connected to capacitor C 3 via switch S 1 .
and an amplifier U3 . The output terminal of the first sample and hold circuit is connected to the capacitor via switch S3 .
C5 and an amplifier U5 . The output terminal of the second sample and hold circuit is connected to the output terminal 3 and to the inverting input terminal of the amplifier U 1 via a resistor R 3 . That is, the difference between the circuits in FIG. 1 and FIG. 2 is that one sample-and-hold circuit is added. Note that FIG. 3 is a time chart showing the driving states of switches S1 and S3 .
このように構成接続された第２図の動作を以下
に記す。積分器は、直流に交流が重畳した入力信
号を積分する。スイツチS1は、入力信号の交流分
の周期と同期して第３図のS1に示す如くサンプリ
ング動作を行なう。前記した如く、スイツチS1は
交流分に同期してサンプリング動作をしているた
め、第１のサンプリング回路には入力信号の直流
分のみがホールドされる。一方スイツチS3は第３
図に示す如く、スイツチS1がオンの期間において
はオフとなつているので、帰還ループは形成され
ない。次にスイツチS1がオフになると同時に又は
その後スイツチS3が第３図のS3に示す如くオンと
なりサンプリング動作を行なう。なおスイツチS3
がオンの場合には、スイツチS1はオフとなつてい
るので、この場合も帰還ループは形成されない。
このようにして第２のサンプルホールド回路には
入力信号の直流分、すなわち平均値がホールドさ
れ、抵抗R3を介して増幅器U1の反転入力端子に
帰還される。 The operation of FIG. 2 constructed and connected in this manner will be described below. The integrator integrates an input signal in which alternating current is superimposed on direct current. The switch S1 performs a sampling operation as shown at S1 in FIG. 3 in synchronization with the cycle of the AC component of the input signal. As described above, since the switch S1 performs the sampling operation in synchronization with the AC component, only the DC component of the input signal is held in the first sampling circuit. On the other hand, Switch S 3 is the third
As shown in the figure, since the switch S1 is off during the on period, no feedback loop is formed. Next, at the same time as the switch S1 is turned off, or after that, the switch S3 is turned on as shown at S3 in FIG. 3 to perform a sampling operation. Furthermore, Switch S 3
When is on, switch S1 is off, so no feedback loop is formed in this case as well.
In this way, the DC component of the input signal, ie, the average value, is held in the second sample-and-hold circuit and fed back to the inverting input terminal of the amplifier U1 via the resistor R3 .
入力信号の直流分に変動がなければ、抵抗R1
を介して流入する入力の直流電流と、抵抗R3を
介して流入する帰還電流とは平衡する。その結果
積分器の出力は入力信号の直流分を中心として、
重畳している交流分により上下動を繰り返えして
いる。その後、スイツチS1は前述した如く、交流
分に同期して動作していることから、出力端子３
には入力信号の平均値が取り出され系は安定す
る。 If there is no fluctuation in the DC component of the input signal, the resistance R 1
The input DC current flowing through the resistor R3 and the feedback current flowing through the resistor R3 are balanced. As a result, the output of the integrator is centered around the DC component of the input signal,
The vertical movement is repeated due to the superimposed alternating current. After that, as mentioned above, since the switch S1 operates in synchronization with the AC component, the output terminal 3
The average value of the input signal is taken out and the system becomes stable.
このように本発明の回路によれば、スイツチS1
とS3のオン期間t1とt2が異なるように動作してい
るため、帰還ループが形成されることはない。従
つて従来回路のように不正確な積分動作を生じる
恐れはない。その結果高周波領域においても正確
な区間平均を行なうことができる。なお、第３図
においては、説明をわかり易くするために期間t1
とt2との間に或る時間間隔を示したが、より高速
性を高めるには、スイツチS1がオフに立下ると同
時にスイツチS3をオンに立上るよう駆動するのが
望ましい。すなわち帰還の位相遅れを小さくする
ためである。 Thus, according to the circuit of the present invention, the switch S 1
Since the on-periods t 1 and t 2 of S 3 and S 3 operate differently, no feedback loop is formed. Therefore, unlike the conventional circuit, there is no possibility of inaccurate integration operation occurring. As a result, accurate interval averaging can be performed even in the high frequency region. In addition, in Fig. 3, the period t 1 is used to make the explanation easier to understand.
Although a certain time interval is shown between and t2 , in order to further increase the speed, it is desirable to drive switch S3 to turn on at the same time as switch S1 turns off. In other words, this is to reduce the phase delay of feedback.
第１図は従来の区間平均回路を示す図、第２図
は本発明に係る区間平均回路を示す図、第３図は
スイツチS1とS3の駆動状態を示すタイムチヤート
である。
R1，R3：抵抗、C1〜C5：コンデンサ、U1〜
U3：増幅器、S1，S3：スイツチ。
FIG. 1 is a diagram showing a conventional section averaging circuit, FIG. 2 is a diagram showing a section averaging circuit according to the present invention, and FIG. 3 is a time chart showing the driving states of switches S1 and S3 . R 1 , R 3 : Resistor, C 1 ~ C 5 : Capacitor, U 1 ~
U 3 : Amplifier, S 1 , S 3 : Switch.
Claims (1)
プルホールド回路と、該サンプルホールド回路の
出力を前記積分器に帰還するようにした区間平均
回路において、 前記サンプルホールド回路を直列接続した２つ
のサンプルホールド回路で構成し、該２つのサン
プルホールド回路のそれぞれのサンプリング期間
が異なるように駆動したことを特徴とする区間平
均回路。[Claims] 1. An integrator, a sample-and-hold circuit that samples its output, and an interval averaging circuit that feeds back the output of the sample-and-hold circuit to the integrator, the sample-and-hold circuits being connected in series. 1. An interval averaging circuit comprising two sample and hold circuits, each of which is driven to have a different sampling period.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050681A JPS57125356A (en) | 1981-01-27 | 1981-01-27 | Interval averaging circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050681A JPS57125356A (en) | 1981-01-27 | 1981-01-27 | Interval averaging circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57125356A JPS57125356A (en) | 1982-08-04 |
| JPH0113043B2 true JPH0113043B2 (en) | 1989-03-03 |
Family
ID=11752088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050681A Granted JPS57125356A (en) | 1981-01-27 | 1981-01-27 | Interval averaging circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57125356A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005189030A (en) * | 2003-12-25 | 2005-07-14 | Yokogawa Electric Corp | Sampling type measuring instrument |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104074U (en) * | 1982-12-28 | 1984-07-13 | 横河電機株式会社 | RMS conversion circuit |
| JPS62193412A (en) * | 1986-02-20 | 1987-08-25 | Yokogawa Electric Corp | Signal generating circuit |
-
1981
- 1981-01-27 JP JP1050681A patent/JPS57125356A/en active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005189030A (en) * | 2003-12-25 | 2005-07-14 | Yokogawa Electric Corp | Sampling type measuring instrument |
| JP4572536B2 (en) * | 2003-12-25 | 2010-11-04 | 横河電機株式会社 | Sampling type measuring device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57125356A (en) | 1982-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4060715A (en) | Linearized bridge circuitry | |
| JPS6230529B2 (en) | ||
| JPH0113043B2 (en) | ||
| JPH0583135A (en) | Double integral type a/d converter | |
| JP2671343B2 (en) | Capacity measuring device | |
| JPH0215128Y2 (en) | ||
| JP3036561B2 (en) | A / D converter | |
| JPH0113067B2 (en) | ||
| JPS62174664A (en) | Resistance measuring circuit | |
| JPH0443791Y2 (en) | ||
| JPS5964920A (en) | Analog-digital converter | |
| KR880003917Y1 (en) | Multiplying circuit with continous real multiple number | |
| JPH0537248Y2 (en) | ||
| SU1580283A1 (en) | Digital ohmmeter | |
| JPS6241464Y2 (en) | ||
| JPS5748665A (en) | Resistance component measuring circuit | |
| JPS63133071A (en) | Current-frequency converter | |
| SU1198545A1 (en) | High-speed averaging device | |
| SU1456909A1 (en) | Device for measuring components of complex impedance | |
| JPS6223140Y2 (en) | ||
| SU1453590A1 (en) | Device for determining mean value of signals | |
| JPH0894383A (en) | Displacement detector | |
| SU1231489A1 (en) | Device for determining parameters of second-order dynamic element | |
| RU2115130C1 (en) | Digital ohmmeter | |
| JPS6042530Y2 (en) | Analog to digital converter |