JPH01126809A - アナログデジタル変換機能を有したｆｍ復調器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、テレビジョンシステム、ビデオテープレコ
ーダ、ＦＭチューナなどのアナログＦＭ信号を復調しデ
ジタル復調出力を得るＦＭ復調器に関する。

（従来の技術） テレビジョンやＦＭ放送における、音声信号はＦＭ信号
で伝送され、またＶＴＲにおける高音質（ＨｉＰｉ）記
録におけてもＦＭ信号が採用される。

一方、最近はデジタルＩＣ技術の進歩に伴い、前述のア
ナログＦＭ信号を復調した後にデジタル信号処理を行な
うシステムも開発されている。システムのデジタル化を
行なうことによりデジタルの長所（部品点数削減、調整
箇所の削減、小形化）を活用するものである。

そこでアナログＦＭ信号を復調すると同時にデジタル化
するＦＭ復調器の開発が望まれているが、これを実現し
た技術として特開昭５６−１４０７０６号公報に記載さ
れたものがある。第７図は、このＦＭ復調器を簡略化し
て示している。

入力端子１のアナログＦＭ信号は、波形整形を行なうリ
ミッタ２を介してゼロクロス検出器３に供給される。ゼ
ロクロス検出器３で発生した検出パルスは、カウンタ４
のクロック入力端子に供給される。カウンタ４には、パ
ルス発生器５がら一定の周期（量子化周期）Ｔｃｋでラ
ッチパルス、リセットパルスが供給され、その出力端に
デジタル復調出力を得る。第８図はゼロクロス検出器３
の具体例である。入力信号は、遅延素子３ａに供給され
るとともにイクスクルーシブオア回路３ｂの一方の端子
に供給される。遅延素子３ａの出力はイクスクルーシブ
オア回路３ｂの他方の端子に供給される。これによりイ
クスクルーシブオア回路３ｂの出力には、排他的論理演
算の結果であるゼロクロス検出パルスを得ることができ
る。

第９図は上記したＦＭ復調器の動作を説明するためのタ
イミングチャートである。ゼロクロス検出パルスは、カ
ウンタ４において一定の量子化周期Ｔｃｋで計数される
。従って、ＦＭ信号周波数が高くなればカウンタ４の出
力データ値は大きく、ＦＭ信号周波数が低くなれば計数
値は小さくなり、デジタル復調出力として用いることが
できる。第１０図は、パルス発生器５から出力されるラ
ッチパルス、リセットパルスの部分を拡大して示してい
る。パルス発生器５は、量子化周期を持つクロックに基
づいてパルスを発生する。ラッチパルスはクロックの立
上がりエツジに同期したパルス幅が極めて狭い（ＦＭ波
の周期より充分狭い）パルスであり、その立下がりでカ
ウンタ３のデータをラッチする。リセットパルスはラッ
チパルスが立下がった直後に発生するパルス幅が極めて
狭い（ＦＭ波の周期より充分狭い）パルスであり、高レ
ベルの部分円カウンタ３のデータをリセットする。

上記のＦＭ復調器を例えば、ＶＴＲの旧Ｐｉ音声用ＦＭ
復調器として用いた場合を考える。ＶＨＳ規格では右チ
ャンネルのＦＭキャリア周波数が１．７ＭＨｚで最大デ
ビエーションが±１５０ＫＨｚでありこの場合を考える
。また復調デジタル信号のクロック周波数を一般的な４
４．１ＫＨｚとする。

復調出力がバイナリ−コードの場合、最大デビエーショ
ン時の復調出力の分解能Ｒｅは、となる。ただしこの式
の分子はＦＭ波の最大瞬時周波数と最小瞬時周波数の間
のゼロクロス点の数の差である。従ってこの場合のＳ／
Ｎを求めるとＳ／Ｎ＝２０ノ０ｇ１ｏＲＣ＝２０ノＯｇ
＋ｏ　１３．　６＝２２．７　　　　　　　　　　・・
・（２）となる。このＳ／Ｎの値は旧Ｆｉ音声用には不
十分であり、例えば対数圧縮−伸長などのノイズリダク
ションの効果を加えてもＳ／Ｎは約４０ｄＢ程度であり
、これでも未だ不十分である。

以上の例はＶＨ５規格ＶＴＲの旧Ｐｉ音声の例であるが
、テレビジョンの音声、ＦＭ放送の音声用として上記復
調器を用いた場合も同様な結果が得られる。

（発明が解決しようとする問題点） 上記したように、従来のＦＭ復調器でＦＭ音声信号を復
調した場合Ｓ／Ｎが極めて悪いという問題がある。

そこでこの発明は、復調信号のＳ／Ｎを向上することが
できるアナログデジタル変換機能を有するＦＭ復調器を
提供することを目的とする。

［発明の構成］ （問題点を解決するための手段） この発明はアナログ入力ＦＭ信号をそれぞれレベルが異
なる複数（ｉ）の基準電圧と比較し、各該基準電圧との
クロス点信号を検出し、前記クロス点信号の総和を基準
クロック周期期間計数し、計数結果を前記基準クロック
周期期間のデータ出力とするように構成するものである
。

（作用） 上記の手段によりゼロクロス点の数が複数・（ｉ）倍に
なるので、分解能もｉ倍となりＳ／Ｎを２０　、ｆ’　
Ｏｇ、ｏ　ｉだけ向上することができる。

（実施例） 以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例であり、アナログ入力ＦＭ
信号は、入力端子１１を介して、複数のリミッタ１２１
〜１２ｉの各一方の入力端に共通に供給される。各リミ
ッタ１２１〜１２ｉの各他方の入力端には、それぞれ異
なる値の基準電圧■１〜Ｖｉが基準電圧回路１３により
与えられている。従って、各リミッタ１２１〜１２ｉは
それぞれ異なるスレッショールド電圧（制限電圧）を有
することになる。各リミッタ１２１〜１２＋の出力Ｌｏ
１〜Ｌｏｔは、それぞれゼロクロス検出器１４１〜１４
ｉに供給され、各ゼロクロス検出器１４１〜１４ｉの検
出出力２１〜Ｚｉは対応するカウンタ１５１〜１５ｉに
供給される。カウンタ１５１〜１５ｉは、−斉にパルス
発生器１６からのラッチパルスでラッチ処理を行ないリ
セットパルスでリセット動作を行なう。カウンタ１５１
〜１５ｉの計数値は、加算器１７にて加算され、その総
和がデジタル復調出力として取出される。パルス発生器
１６は、一定周期（Ｔ　ｅｋ）のクロックに基づいて上
記ラッチパルス、リセットパルスを発生している。

第２図は上記の回路の動作例を説明するために示した信
号波形例である。この例では１−５の場合を示している
。同図（ａ）はアナログ入力ＦＭ信号と基準電圧ｖ１〜
Ｖ５の関係を示し、同図（ｂ）はリミッタ１２１〜１２
５の出力Ｌｏ１〜Ｌｏ５を示している。そして同図（Ｃ
）には、ゼロクロス検出器１４１〜１４５を示している
。このように得られるゼロクロス検出出力をカウンタに
より計数し、一定周期でその総和を得れば、一定期間内
のゼロクロス点をほぼ直線的に５倍の分解能とすること
ができる。

従って、デジタル復調出力の分解能も５倍となるので、
Ｓ／Ｎの改善量Ａ５は Ａ５＝２０ノＯｇ＋ｏ５ ＝１４　（ｄＢ）　　　　　　　　　・・・（３）とな
る。これから本システムでリミッタの個数が１個の場合
のＳ／Ｎ改善量Ａｉは、 Ａｔ　＝２０Ｊ２ｏｇ４ｏｉ　　　　　　　　　−、（
４）となる。

例えば、従来例の説明で用いたＶＨ３規格のＶＴＲの旧
Ｐｉ音声用ＦＭ復調器として採用した場合を考える。Ｈ
ｉＰｉ音声に必要な総合Ｓ／Ｎを９０ｄＢ以上とすれば
、ＶＨ８規格のノイズリダクションの効果によりＦＭ復
調器に必要なＳ／Ｎは４５ｄＢ以上となる。このために
必要な最大デビエーション時の分解能Ｒｅは Ｒｅ　＞　１０２０　　　　　　　　　　　−（５）と
なる。従って、アナログ入力ＦＭ波の最大瞬時周波数と
最小瞬時周波数の各ゼロクロス点の差が１７８以上あれ
ばよい。よってリミッタの使用個数ｉは、 ｉ≧１３．１　　　　　　　　　　　・・・（６）であ
ればよい。例えば、１＝１６のときＳ／Ｎは！４６．８
　（ｄＢ）　　　　　　　・・・（７）となる。この場
合のカウンタのビット数および加算器入力出力のビット
数を計算してみる。最大瞬時周波数は１．７ＭＨｚ＋１
５０ＫＨｚであるから、クロック期間（Ｔｃｋ＝４４．
１ＫＨｚ）なかのゼロクロス点の数ＺＣは ＝　９− となる。従ってカウンタは７ビツトバイナリカウンタで
よい。次に加算器の入力ビツト数は最大瞬時周波数と最
小瞬時周波数のゼロクロス点の差△Ｚｃが ・・・（９） であるので、４ビツトでよい。つまりそれぞれ７ビツト
バイナリカウンタの下位４ビツトを加算器に供給すれば
よい。この４ビツトのカウンタ出力を１６（＝ｉ）だけ
加算するので加算器の出力ビツト数は８ビツトとなる。

第３図はこの発明の他の実施例である。

この実施例の場合、ゼロクロス検出器１４１〜１４１の
出力を先ず加算器２１により加算し、その加算結果を１
つのカウンタ２２で計数するものである。このカウンタ
２２も先の実施例と同様なパルス発生器１６によりラッ
チおよびリセット動作を行なう。第４図は、加算器２１
がらカウンタ２２に入力するゼロクロス検出出力Ｚｓの
例を示している。この実施例では先の実施例に比べて、
カウンタは１個でよいが、そのビット数は、ｆｆｏｇ２
ｉ倍必要となり、がっカウンタの最高動作周波数も１倍
のものが必要となる。この実施例も先の実施例と同様な
効果を得る。

以上説明した実施例においては、基準電圧Ｖｆの間隔（
Ｖｉ　−Ｖｉ−１）については触れながったが、第１図
、第４図に示した例は基準電圧が等間隔で設定されてい
る場合である。ここで、ゼロクロス点の検出間隔を等間
隔にできるだけ近付けるようにするならば、第５図、第
６図に示すように基準電圧の間隔（差）を調整すること
により、今度はゼロクロス点検出間隔を一定にしてカウ
ンタ入力を安定化することできる。基準電圧の値を式で
示すと、次のようになる。アナログ入力ＦＭ波の平均電
圧をＶＢ、振幅をＶＯＰとし、■の最大値をｎとすれば
、基準電圧Ｖｉは、ｎの値が偶数、奇数いずれの場合も と設定すればよい。

［発明の効果］ 以上説明したようにこの発明は、アナログ入力ＦＭ波を
、それぞれ異なる１個の基準電圧と比較してゼロクロス
点を検出し、その総和を基準周期で計数してデジタル復
調出力を得るので復調出力のＳ／Ｎが２０ノＯｇｔｏ　
ｉ　　（ｄＢ）と改善され、テレビジョン、ＶＴＲ，Ｆ
Ｍチューナなどの音声信号復調に有効である。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は第
１図の回路の動作を説明するために示した信号波形図、
第３図はこの発明の他の実施例を示す回路図、第４図は
第３図の回路のゼロクロス検出出力の例を示す図、第５
図、第６図はこの発明の回路の基準電圧の設定例を示す
図、第７図は従来のＦＭ復調器を示す回路図、第８図は
ゼロクロス検出器の例を示す図、第９図、第１０図は第
７図の回路の動作を説明するのに示した信号波形図であ
る。 １２１〜１２１・・・リミッタ、１３・・・基準電圧回
路、１４１〜１４ｉ・・・ゼロクロス検出器、１５１〜
１５ｉ、２２・・・カウンタ、１６・・・パルス発生器
、１７．２１・・・加算器。 出願人代理人　弁理士　鈴江武彦 鎖＋−２υ　Ｎ−寸　の　〜　− ＞　＞　　＞　　＞＞　　　　　　　　　　　　　＞　
　＞　　　＞　　＞士＼Ｕ− ＝ クロック　　　−７ 第１０図

Claims (1)

【特許請求の範囲】
1. アナログ入力ＦＭ信号をそれぞれレベルが異なる複数の
   基準電圧と比較し、各該基準電圧とのクロス点信号を検
   出する手段と、前記クロス点信号の総和を基準クロック
   周期期間計数し、計数結果を前記基準クロック周期期間
   のデータ出力とする手段とを具備したことを特徴とする
   アナログデジタル変換機能を有したＦＭ復調器。