JPH01119863A - Multipicture display method - Google Patents

Multipicture display method

Info

Publication number
JPH01119863A
JPH01119863A JP62278083A JP27808387A JPH01119863A JP H01119863 A JPH01119863 A JP H01119863A JP 62278083 A JP62278083 A JP 62278083A JP 27808387 A JP27808387 A JP 27808387A JP H01119863 A JPH01119863 A JP H01119863A
Authority
JP
Japan
Prior art keywords
output
crt
video
signal
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62278083A
Other languages
Japanese (ja)
Inventor
Yuki Ozawa
小澤 由紀
Mitsuo Shikamata
鹿又 光雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP62278083A priority Critical patent/JPH01119863A/en
Publication of JPH01119863A publication Critical patent/JPH01119863A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To instantaneously switch a general drawing, a partial drawing, etc. and to output a superposed display in a full size by providing plural video memories for storing bit data corresponding to one-to-one to a CRT picture and outputting selectively one or two arbitrary layers. CONSTITUTION:In video memories 1-3, bit pattern data of every layer of a general drawing, a partial drawing, a silk drawing, etc. corresponding to one-to-one to a picture element of a CRT are stored. An output layer switching circuit 4 analyzes an output layer designated signal and converts it to a specific code. A single output use buffer circuit 5 and a superposed output buffer circuit 6 are constituted of plural buffers which are brought to buffering at every signal. A gate circuit 7 receives code signals inputted through the buffer circuits 5, 6 and outputs of the video memories 1-3, and sends out construction data of the video memory to a CRT controller in accordance with the output layer designating signal.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、コンピュータの援助により作図な行う作図装
置いわゆるCADシステムにおけるグラフィック・ター
ミナルの画面表示の方法の改善に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an improvement in a method of displaying a screen on a graphic terminal in a so-called CAD system, which is a drawing device that performs drawing with the aid of a computer.

[従来の技術] CADシステムの一つにプリント基板設計装置がある。[Conventional technology] One of the CAD systems is a printed circuit board design device.

このプリント基板設計装置では作図作業中に異なる作図
面面をグラフィック・ターミナルに表示し参照する場合
が生じる。そのような場合、従来の装置では、次のよう
な表示方法が採られている。
In this printed circuit board design apparatus, there are cases where a different drawing screen is displayed on a graphic terminal for reference during drawing work. In such cases, conventional devices employ the following display method.

■第3図に示すようにマルチウィンドウ・グラフィック
画面の部分パターン図(作業中の画像)の一部に全体図
(参照画像)を表示する。
■As shown in FIG. 3, the entire diagram (reference image) is displayed in a part of the partial pattern diagram (image being worked on) on the multi-window graphic screen.

■全体図および部分パターン図を、CADシステムの磁
気ディスク等から呼び出し、グラフィック画面に必要に
応じて出力する。
(2) Retrieve the overall diagram and partial pattern diagram from the magnetic disk of the CAD system and output it to the graphic screen as necessary.

■グラフィック・ターミナルにCRTを2金膜は部分パ
ターン図と全体図とをそれぞれのCRTに個別に表示す
る。
■CRT on graphic terminal The gold film displays the partial pattern diagram and the overall diagram individually on each CRT.

[発明が解決しようとする問題点コ しかしながら、上記■の方法では全体図の画像が小さく
なり、見にくいという欠点があり、また■の方法ではデ
ィスクアクセスを行うため、応答が遅く作業の効率が低
下するという欠点がある。
[Problems to be solved by the invention] However, the above method (■) has the drawback that the overall image is small and difficult to see, and the method (■) requires disk access, which slows down the response and reduces work efficiency. There is a drawback that it does.

また、■の方法ではハードウェアの構成が大きくなり、
高価になるという欠点がある。
In addition, method ■ requires a larger hardware configuration,
It has the disadvantage of being expensive.

本発明は、このような欠点を解消するもので、全体図と
部分パターン図などのように異なる図を瞬時に切り替え
、図を単独でまたは2つの図を重畳してCRTにフルサ
イズで表示することのできるマルチ画面表示方法を提供
することにある。
The present invention solves these drawbacks by instantly switching between different figures such as an overall figure and a partial pattern figure, and displaying a figure alone or by superimposing two figures in full size on a CRT. The purpose of the present invention is to provide a multi-screen display method that can display images on multiple screens.

[問題点を解決するための手段] このような目的を達成するために、本発明は、表示画面
のフルサイズに力たり1対1に対応するビットデータを
記憶することのできる複数個のビデオ・メモリに各レイ
ヤーの作図データを記憶しておき、 キーボードより与えられる出力レイヤー指定信号を解析
してデコード信号を生成し、 このデコード信号に基づき当該出力レイヤーのビデオ・
メモリの作図データ出力のみ通過可能として、 任意の1つまたは2つの当該ビデオ・メモリの内容をC
RTコントローラに送出してCRT画面に単独表示ある
いは重畳表示することができるようにしたことを特徴と
する。
[Means for Solving the Problems] In order to achieve the above object, the present invention provides a method for storing a plurality of video data that can fill the full size of a display screen and store bit data in one-to-one correspondence. - Stores the drawing data of each layer in memory, analyzes the output layer designation signal given from the keyboard to generate a decoded signal, and based on this decoded signal outputs the video/video data of the output layer.
Assuming that only the plotting data output of the memory can be passed through, the contents of any one or two video memories can be transferred to C.
It is characterized in that it can be sent to the RT controller and displayed alone or superimposed on the CRT screen.

[実施例コ 以下図面を参照して本発明の詳細な説明する。[Example code] The present invention will be described in detail below with reference to the drawings.

まず本発明の方法について説明する。本発明はビデオ・
メモリに格納された作図データをCRTコントローラに
与えCRTにその作図図面を表示させる場合の表示方法
である。本発明では、CADシステムのグラフィック・
ターミナルの表示画面(CRT画面)と1対1に対応し
たビットデータを記憶することのできる表示画面用のビ
デオ・メモリが用いられる。更にそのビデオ・メモリは
複数個用意され、各ビデオ・メモリにはそれぞれ各レイ
ヤーの作図図面データが格納される。
First, the method of the present invention will be explained. The present invention
This is a display method when drawing data stored in a memory is given to a CRT controller and the drawing is displayed on a CRT. In the present invention, the graphics of the CAD system
A display screen video memory is used that can store bit data in one-to-one correspondence with the terminal display screen (CRT screen). Furthermore, a plurality of video memories are prepared, and each video memory stores drawing data for each layer.

この複数個のビデオ・メモリの内容は、ゲート回路経由
でCRTコントローラに送出される。このゲート回路は
、複数個のビデオ・メモリの内の任意の1つ、または任
意の2つのビデオ・メモリの出力を通過させることがで
きる。
The contents of the plurality of video memories are sent to the CRT controller via gate circuits. This gate circuit can pass the output of any one of the plurality of video memories or any two of the video memories.

ゲート回路でのそのような選択は出力レイヤー切替回路
によって制御される。出力レイヤー切替回路は、グラフ
ィック・ターミナル内に設けられたキーボードから与え
られる出力レイヤー指定信号を解析してゲート回路を制
御する信号を出力する。
Such selection in the gating circuit is controlled by the output layer switching circuit. The output layer switching circuit analyzes an output layer designation signal given from a keyboard provided in the graphic terminal and outputs a signal for controlling the gate circuit.

したがって、複数個のビデオ・メモリに各レイヤーの作
図データを予め記憶しておき、キーボードより任意のレ
イヤーの1つあるいは任意の2つのレイヤーの出力を指
定すると、出力レイヤー切替回路によりその指定信号(
コマンド)が解釈され、ゲート回路を制御する信号に変
換されてグーl−回路に与えられる。
Therefore, if the drawing data of each layer is stored in advance in a plurality of video memories, and the output of one or two arbitrary layers is specified from the keyboard, the output layer switching circuit causes the specified signal (
command) is interpreted, converted into a signal that controls the gate circuit, and provided to the gate circuit.

ゲート回路はこの信号に基づき指定されたレイヤー(ビ
デオ・メモリ)の出力を通過可能とする。
The gate circuit allows the output of the designated layer (video memory) to pass through based on this signal.

これにより通過可能となったビデオ・メモリの内容を順
次読み出してCRTコントローラに送り、CRT表示さ
せることができる。
As a result, the contents of the video memory that can be passed through can be sequentially read out and sent to the CRT controller to be displayed on the CRT.

なお、2つのビデオ・メモリの作図データを通過可能と
した場合は、CRTコントローラには順次当該2つのビ
デオ・メモリの内容が入力され、1つのCRT画面に2
つの作図図面を重畳して表示することができる。
Note that if it is possible to pass plotting data in two video memories, the contents of the two video memories are sequentially input to the CRT controller, and two images are displayed on one CRT screen.
Two drawings can be displayed superimposed.

また、ビデオ・メモリはCRT画面のフルサイズをカバ
ーしており、重畳表示も画面のフルサイズ表示となる。
Furthermore, the video memory covers the full size of the CRT screen, and the superimposed display is also the full size of the screen.

第1図はこのような本発明の方法を実施するための装置
の一実施例を示す構成図である。図において、1,2.
3はそれぞれビデオ・メモリで、各ビデオ・メモリには
CRT画面の画素に1対]−に対応したビットパターン
・データが格納される。
FIG. 1 is a block diagram showing an embodiment of an apparatus for carrying out the method of the present invention. In the figure, 1, 2.
3 are video memories, and each video memory stores bit pattern data corresponding to a pair of pixels on a CRT screen.

例えば、ビデオ・メモリ1には全体図、ビデオ・メモリ
2には部分パターン図、ビデオ・メモリ3にはシルク図
というように、各レイヤーごとの作図データが格納され
る。
For example, video memory 1 stores an overall diagram, video memory 2 stores a partial pattern diagram, video memory 3 stores silk diagrams, and so on, so that drawing data for each layer is stored.

4は出力レイヤー切替回路で、デコーダ回路より構成さ
れ、ターミナル・キーボード(図示せず)より与えられ
るコマンド入力データ(前記レイヤーのグラフィックC
RTへの出力を0N10FFするための出力レイヤー指
定信号)を解析して特定のコードに変換するものである
4 is an output layer switching circuit, which is composed of a decoder circuit, and which inputs command input data (graphic C of the layer) given from a terminal keyboard (not shown).
It analyzes the output layer designation signal (for converting the output to RT into 0N10FF) and converts it into a specific code.

5は単独出力用の信号をバッファリングする単独出力用
バッファ回路、6は重畳出力用の信号をバッファリング
する重畳出力用バッファ回路である。これらのバッファ
回路は各信号ごとにバッファリングする複数のバッファ
により構成されている。
Reference numeral 5 denotes a single output buffer circuit that buffers a single output signal, and 6 a superimposed output buffer circuit that buffers a superimposed output signal. These buffer circuits are composed of a plurality of buffers that buffer each signal.

7はゲート回路で、バッファ回路5,6を経由して入力
されるコード信号とビデオ・メモリ1゜2.3の出力と
を受け、前記出力レイヤー指定信号に応じて当該ビデオ
・メモリの作図データを通すものである。この出力(画
像データ)は図示しないCRTコントローラに与えられ
CRTに表示される。
7 is a gate circuit which receives the code signal input via the buffer circuits 5 and 6 and the output of the video memory 1.2.3, and outputs the plotting data of the video memory in accordance with the output layer designation signal. It passes through. This output (image data) is given to a CRT controller (not shown) and displayed on the CRT.

このような構成において、出力レイヤー切替回路4はキ
ーボードから入力される制御信号に対して第2図に示す
ようなパターンに従ってYlからのY6のいずれかのパ
ターンを出力する。YlないしY3は、それぞれ全体図
、部分パターン図、シルク図を単独でCRTコントロー
ラへ出力するための信号、Y4ないしY6は3つのビデ
オ・メモリの内のいずれか2つを重畳させてCRTコン
トローラへ出力させるための信号である。
In such a configuration, the output layer switching circuit 4 outputs one of the patterns Y1 to Y6 in response to a control signal input from the keyboard according to the pattern shown in FIG. Yl to Y3 are signals for individually outputting the overall diagram, partial pattern diagram, and silk diagram to the CRT controller, and Y4 to Y6 are signals for superimposing any two of the three video memories to the CRT controller. This is a signal for output.

例えば、コマンド・データのaが1、bおよびCが共に
Oの場合(全体図のレイヤーのみ出力するコマンドの場
合)には、出力レイヤー切替回路4の出力Y1がO,Y
2ないしY6がすべて1となり、ゲート回路7において
ビデオ・メモリ1の出力データのみが通過可能となり、
CRTコントローラへ送出される。
For example, if a of the command data is 1, b and C are both O (in the case of a command that outputs only the layer of the overall diagram), the output Y1 of the output layer switching circuit 4 is O, Y
2 to Y6 are all 1, and only the output data of the video memory 1 can pass through the gate circuit 7.
Sent to CRT controller.

また、コマンド入力データのaおよびbが1、CがOの
場合(全体図と部分パターン図のレイヤーを出力するコ
マンドの場合)には、出力レイヤー切替回路4の出力Y
4が0、Y2ないしY6がすべて1となり、ゲート回路
7においてビデオ・メモリ1および2の出力データが通
過可能となり、CRTコントローラへ送出される。
In addition, when a and b of the command input data are 1 and C is O (in the case of a command that outputs layers of the overall diagram and partial pattern diagram), the output layer switching circuit 4 outputs Y
4 becomes 0, Y2 to Y6 all become 1, the output data of video memories 1 and 2 can pass through gate circuit 7, and is sent to the CRT controller.

このように、3つのビデオ・メモリのいずれか1つの単
独出力、あるいはいずれか2つの重畳出力(オーバーラ
イド画面)を容易に指定できる。
In this way, the single output of any one of the three video memories or the superimposed output (override screen) of any two of the three video memories can be easily specified.

しかも各ビデオ・メモリは、各レイヤーの専用メモリと
して使用されており、表示を切り替えるごとに書き込み
などを必要とせず、キーボード操作により高速に切り替
え出力することができる。
Furthermore, each video memory is used as a dedicated memory for each layer, so there is no need to write data each time the display is switched, and output can be switched at high speed by keyboard operation.

なお、実施例ではレイヤーが3つの場合を示したが、こ
れに限定されるものではなく、適宜に増加することが可
能である。
Note that although the example shows a case where there are three layers, the number of layers is not limited to this, and it is possible to increase the number of layers as appropriate.

[発明の効果] 以上詳細に説明したように、本発明によれば、複数レイ
ヤーのビデオ・メモリを持ち、各ビデオ・メモリを全体
図、部分パターン図、シルク図などの各図面の専用メモ
リとして使用し、レイヤーの任意の1つのみの表示出力
、あるいは任意の2つのレイヤーの重畳表示出力が可能
となる。
[Effects of the Invention] As described above in detail, the present invention has multiple layers of video memory, and each video memory is used as a dedicated memory for each drawing such as an overall drawing, a partial pattern drawing, and a silk drawing. It is possible to display only one arbitrary layer or to display and output two arbitrary layers in a superimposed manner.

更に、同一ターミナル内のメモリアクセスのため高速切
り替えが可能であり、また各画面の表示すイズはターミ
ナル画面のフルサイズであり表示された画像が見やすい
という利点がある。
Furthermore, high-speed switching is possible because memory is accessed within the same terminal, and the display size of each screen is the full size of the terminal screen, which has the advantage that the displayed images are easy to see.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の方法を実施するための装置の一実施例
構成図、第2図は出力レイヤー切替回路の入出カバター
ンの一例を示す図、第3図は従来の表示画面の一例を示
す図である。 1.2.3・・・ビデオ・メモリ、4・・・出力レイヤ
ー切替回路、5,6・・・バッファ回路、7・・・グー
1〜回路。
Fig. 1 is a configuration diagram of an embodiment of a device for carrying out the method of the present invention, Fig. 2 is a diagram showing an example of an input/output cover pattern of an output layer switching circuit, and Fig. 3 is an example of a conventional display screen. It is a diagram. 1.2.3... Video memory, 4... Output layer switching circuit, 5, 6... Buffer circuit, 7... Goo 1~ circuit.

Claims (1)

【特許請求の範囲】 表示画面のフルサイズにわたり1対1に対応するビット
データを記憶することのできる複数個のビデオ・メモリ
に各レイヤーの作図データを記憶しておき、 キーボードより与えられる出力レイヤー指定信号を解析
してデコード信号を生成し、 このデコード信号に基づき当該出力レイヤーのビデオ・
メモリの作図データ出力のみ通過可能として、 任意の1つまたは2つの当該ビデオ・メモリの内容をC
RTコントローラに送出してCRT画面に単独表示ある
いは重畳表示することができるようにしたことを特徴と
するマルチ画面表示方法。
[Claims] The drawing data of each layer is stored in a plurality of video memories capable of storing bit data in one-to-one correspondence over the full size of the display screen, and the output layer is given from the keyboard. Analyzes the specified signal to generate a decoded signal, and based on this decoded signal, outputs the video signal of the corresponding output layer.
Assuming that only the plotting data output of the memory can be passed through, the contents of any one or two video memories can be transferred to C.
A multi-screen display method characterized in that the data is sent to an RT controller and can be displayed alone or superimposed on a CRT screen.
JP62278083A 1987-11-02 1987-11-02 Multipicture display method Pending JPH01119863A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62278083A JPH01119863A (en) 1987-11-02 1987-11-02 Multipicture display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62278083A JPH01119863A (en) 1987-11-02 1987-11-02 Multipicture display method

Publications (1)

Publication Number Publication Date
JPH01119863A true JPH01119863A (en) 1989-05-11

Family

ID=17592401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62278083A Pending JPH01119863A (en) 1987-11-02 1987-11-02 Multipicture display method

Country Status (1)

Country Link
JP (1) JPH01119863A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088091A (en) * 2013-11-01 2015-05-07 河村電器産業株式会社 Drilling drawing system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128328A (en) * 1985-11-30 1987-06-10 Toshiba Corp Picture switching control system in multitask

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128328A (en) * 1985-11-30 1987-06-10 Toshiba Corp Picture switching control system in multitask

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088091A (en) * 2013-11-01 2015-05-07 河村電器産業株式会社 Drilling drawing system

Similar Documents

Publication Publication Date Title
JPH07322165A (en) Multivideo window simultaneous display system
US6091429A (en) Video/graphics memory system
US5815137A (en) High speed display system having cursor multiplexing scheme
JPH04174497A (en) Display controlling device
JPH01119863A (en) Multipicture display method
JPS62502429A (en) Video display device
JPH0120430B2 (en)
JPS61258291A (en) Window display control system
JP2530880B2 (en) Graphic display device
JPH02137070A (en) Picture processor
JPH0830254A (en) Display effect generation circuit
JP2861211B2 (en) Display device
EP0804785A2 (en) Circuits, systems and methods for controlling the display of blocks of data on a display screen
JPS62198908A (en) Drawing method for numerical controller
JP2922519B2 (en) Video synthesizer
JPS59206889A (en) Image processor
JPH03276977A (en) Picture processing system
JPH05130504A (en) Image display controller
JPH06130929A (en) Method and device for controlling switch of group window display
Satpute et al. QPDM Based High Resolution Color Graphics Controller Board with VSB Interface
JPS60205584A (en) Color graphic display unit
JPS63100534A (en) Picture switching system for multijob
JPH06243249A (en) Display controller
JPH01276196A (en) Image display controller
JPS62141588A (en) Multiwindow display system