JPH01116531A - 面処理型半導体光演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置に関するものであり、特に光によ
り作動するスイッチング回路または論理回路を構成して
なる面処理型半導体光演算装置に関する。

（従来の技術） 近年、面処理型半導体光演算装置は、半導体電子演算装
置にとって代わる次世代の半導体演算装置として研究活
動が活発に行われている。光半導体を用いた演算素子の
うちで５ＥＥＤと呼ばれる光双安定半導体素子がある。

この光双安定半導体素子は、電圧源と直列抵抗を、多重
量子井戸層（以下ＭＱＷ層と略す）をｌ形半導体層に持
つｐｉｎダイオードに直列接続した素子である。

５ＥＥＤは、ＭＱＷＩに垂直に逆方向電圧を加えると、
バンド端吸収（励起子共鳴のピークを含む）が低エネル
ギー側へずれることを利用した光双安定半導体素子であ
る。入射光の波長を逆方向電圧が０の時の励起子共鳴の
近くに選び、逆方向電圧のもとでこの素子へ光を入射す
ると、光電流が流れる。この光電流が流れることにより
、直列接続した食菌で電圧降伏する電圧が増大する。そ
の結果、ｐｉｎ接合部への酊加電圧が低下し、これに伴
ってＭＱＷ層での光吸収が増大し、より大きな電圧変化
が生じる０以上のような帰還作用により光の入出力関係
に光双安定性が現れる素子が５ＥＥＤである。この素子
は電気光学効果を用いるから、光入力４ｆＪ／μｍ２、
・電気入力１４ｆＪ／μｍ２のエネルギー動作を実現し
ている（アプライド　フィジックス　レターＡｐｐｌｉ
ｅｄ　Ｐｋ７ｓｉｃｓＬｅｔｔｅｒ　Ｖｏｌ、４５　Ｎ
Ｏ，ｌ　１ｓｔハｌ、　１９８４　ＰＰ１３−１５）　
。

また最近、この５ＥＥＤにおける負荷抵抗部分を前記ｐ
ｉｎダイオードと同一の構成を持つ第二のｐｉｎダイオ
ードに置き換え直列に接続し、同一装置内に集積するこ
とによってスイッチのセットおよびリセットを光だけで
行うことを可能としたＳ−３ＥＥＤと言われる光半導体
装置が提案されている（°８７コンフアレンス　オン　
レーザーアンド　エレクトローオプティクス　ポストデ
ッドライン　ペーパー予稿集　’８７　Ｃｏ’ｎｆｃｒ
ｅｎｃｅ　０ｗ１Ｌａｓｅｒ　ａｎｄ　Ｅｌｅｃｔｒｏ
−Ｏｐｔｉｃｓ　Ｐｏ５ｔｄｓａｄｌｌ＋ｅ　ｐａｐｅ
ｒｐｐ２４９　）　。

（発明が解決しようとする問題点） かかる機能を有する従来の５ＥＥＤでは、各素子をマト
リックス状に並べるには入射光線を非常に小さく絞って
入射するか、１つの光半導体素子を大面積にすることに
より入射光線の分離を行う必要がある。そこで、従来の
５ＥＥＤには、限られた面積に高密度で集積することが
困難であった。

また、マトリックス状に素子を並べるにあたり、それぞ
れの素子を独立に制御するための表面配線との関係から
、直接に金属による表面反射膜などの形成ができない、
さらに、素子をマトリックス状に並べた場合、光入力４
ｆＪ／μｍ２、電気人力１４ｆＪ／μｍ２のエネルギー
量を１素子当り必要としているから、１素子当りの消費
エネルギーが小さくても１００Ｘ１００等のマトリック
ス状の高密度集積を行うにあたっては可能な限り不必要
なエネルギー人力を避ける必要があるが、前記と同様に
有効な反射膜が形成できない、従来の５ＥＥＤを用いて
面処理型半導体光演算装置を構成しようとすると、この
ような問題点があった。

（問題点を解決するための手段） 前述の問題点を解決するために本発明が提供する手段は
、半導体基板上に光演算素子がマトリックス状に配置さ
れてなる面処理型半導体光演算装置であって、前記光演
算素子の光入射部を除く部分に電気的絶縁溝が形成され
、前記電気的絶縁溝の底に誘電体多層膜からなる光反射
鏡が設けてあり、この光反射鏡の上に前記光演算素子の
配線が形成されていることを特徴とする。

（作用） 本発明では、光反射鏡として誘を体多層膜を用いている
。この誘電体多層膜は、金などの金属反射膜の反射率９
６パーセントを上回る９８〜９９パーセントの高い反射
率に形成できる。このような高反射率の誘電体多層膜は
、入射波の媒質中での波長の１／４の厚さの膜厚（膜厚
の誤差許容量が必要とする膜厚の±２０％以内）の高屈
折率と低屈折率の誘電体を交互に積層することにより得
ることができる０本発明では高反射率の誘電体多層膜光
反射鏡を用いることにより、光入射表面における光の回
り込み等による各素子間の入射光の分離不良（素子間ク
ロストーク）を無くし、光入力を１ｊｔ５１ｉにし、同
時に不必要な入射光を防ぐことによって不必要なエネル
ギーが蓄積することを防いでいる。

また、光反射鏡が誘電体からなるから、各素子を独立に
制御する配線をその誘電体の表面に施すことが可能とな
る。このような構造の本発明の面処理型半導体光演算装
置は画像処理や並列数値演算用プロセッサ等の高速並列
情報処理装置として用いることが可能である。

（実施例） 第１図は、本発明の一実施例の面処理型半導体光演算装
置を示す模式的な断面図である０本装置は分子線エピタ
キシャル成長法によって以下の方法によって作成されて
いる。まず、アンド−ピングの厚さ０．７５μｍのＧａ
Ａｓ層から成る半導体層２３ａ、ＭＱＷ層２および２３
ａと同じ構成の半導体層２３ｂを半導体基板３上にエピ
タキシャル成長する。ＭＱＷ層２は、６０層の厚さ９０
オングストロームのＧａＡｓ量子井戸層及び厚さ９３オ
ングストロームのＧａＡｌＡｓバリア層で構成されてい
る。

また、半導体基板３はＳｉがドーピングされたＧａＡｓ
である４次に、半導体層２３ｂ上にＢｅドーピングされ
た厚さ１μｍのＧａＡｓ層から成る半導体層２２をエピ
タキシャル成長する。前記のような方法で作成された基
板の光入射部１３以外の半導体層２２を化学エツチング
によって、半導体層２３ｂまでエツチングして溝１５を
形成する。この化学エツチングによって形成された渭１
５により、電気的に各光演算素子２を分離している。こ
の溝１５の部分には、光の分離を行うために低屈折率（
１，４６）を持つ５１０２及び高屈折率（２，５０）を
持つＴ　ｉ　Ｏ＊で構成された誘電体多層膜からなる光
反射鏡１を設ける。光反射鏡１は、低屈折率を持つＳｉ
Ｏ２を半導体層２３ｂ側の層として、入射光の波長が誘
電体中での波長で１／４波長になるように、ＳｉＯ２を
厚さ１５０７オングストローム。

Ｔ　ｉ　Ｏ２を厚さ８８０オングストロームで交互に蒸
着することによって製作されている。この誘電体多層膜
を電気絶縁物質として、マトリ・ｙクス状に並べられた
各光演算素子２を独立に制御する配線１６が形成されて
いる。また、エツチングされなかった部分の半導体層２
２の上部にはリングｆ４４ｆ！６が形成され、半導体基
板３側のアースな極１４は、光が通り抜ける光出射部１
２を除く部分に形成されている。

なお、本発明は、ＧａＡｓ系ＭＱＷ屑２４に代えて、他
の励起子吸収を持つ半導体を用いても実現できる。また
、誘電体多層膜からなる光反射鏡１は屈折率差が十分に
あればよく、Ｓ　ｉ　Ｏ２の他にも低屈折率の物質でＭ
ｇＦ＊　、Ｌｉ　Ｆ、ＣａＦ＊等も可能であり、高屈折
率の物質としてＴ　ｉ　Ｏ２の他に、ＣｅＯ，ＣｄＳ、
ＺｎＳ等も可能である。

この他に高反射率の物質として、非結晶のアモルファス
Ｓｔ等の若干の光の吸収があるものの使用することが可
能である。

（発明の効果） 本発明を適用することによって、光演算素子をマトリッ
クス状に配置して面処理型半導体光演算装置を構成する
際に問題となっていた事項を解決した。即ち、本発明の
面処理型半導体光演算装置では、素子間の入射光の分離
を十分に取り、高密度集積時の不用なエネルギーの装置
への流入を防ぎ、合わせて各素子間を独立に制御する表
面配線を可能とした。

【図面の簡単な説明】

第１図は、本発明の一実施例である面処理型半導体光演
算装置の構造を示す断面図である０図において、１は光
反射鏡、２は光演算素子、３は半導体基板、６はリング
電極、７は抵抗、８は電圧源、１２は光出射部、１３は
光入射部、１４はアース電極、１５は電気的絶縁溝、１
６は配線、　２２．２３ａ　、　２３ｂは半導体層、２
４は多重量子井戸層（ＭＱＷ層）。 である。

Claims (1)

【特許請求の範囲】
1. 半導体基板上に光演算素子がマトリックス状に配置され
   てなる面処理型半導体光演算装置において、前記光演算
   素子の光入射部を除く部分に電気的絶縁溝が形成され、
   前記電気的絶縁溝の底に誘電体多層膜からなる光反射鏡
   が設けてあり、この光反射鏡の上に前記光演算素子の配
   線が形成されていることを特徴とする面処理型半導体光
   演算装置。