JPH01114203A - ピーキング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ガリウム・ヒ素（ＧａＡｓ）等の化合物半導
体による集積回路において、周波数特性補償回路に関す
る。

〔従来の技術〕

従来、増幅器の周波数特性を広帯域化する手段としてビ
デオ回路の設計法株式会社産報発行片方善治他３名共著
１９６５年発行１９６８年再版発行第６３頁から第６８
頁において論じられているようにエミッタ接地トランジ
スタ増幅器のエミッタ抵抗ＲＥに並列にエミッタ容量Ｃ
Ｅを接続する構成となっていた。

〔発明が解決しようとする問題点〕

図２に示す上記従来技術は、化合物半導体集積回路にお
いては容量の構成が困難であり、集積回路の外部に単体
の容量を接続していた。また、集積回路内部に容量を構
成できた場合でも、絶対精度は得られなかった。

ピーキングを目的とした場合、容量Ｃ１の値は補償前の
周波数特性に対して最適な値を使用する必要がある。し
かしながら、補償前の周波数特性は集積回路に使用する
ショットキゲ−１へ電界効果トランジスタ（以下Ｍ、Ｅ
ＳＦＥＴと略す。）の接合容量のバラつきにより、大き
くバラつく。このため、外部容量を使用する場合は、集
積回路の周波数特性を調へ、］二記容量Ｃ１の値を決定
しなければならないという問題がある。また集積回路内
部に容量を構成した場合は、容量値の絶対精度が得られ
ないことも相まって、所望の周波数特性が得られないと
いう問題がある。

本発明の目的は、製造条件のバラつきによらず所望の周
波数特性を得る回路を提供することにある。

〔問題点を解決するための手段〕

上記目的は、図１に示すように上記容量Ｃ１をＭＥＳＦ
ＥＴのケー１〜・ドレイン間とゲー１−・ソース間の少
なくとも１つの接合容量により構成することで達成され
る。

〔作　用〕

増幅器のしゃ断周波数は、負荷抵抗と負荷容量から決ま
る。第１図において負荷抵抗はＲ１である。負荷容量は
トランジスタＴＲ５のゲート・ドレイン間接合容量（４
ｄとゲート・ソース間接合容量Ｃｐｓさらに利得が高い
場合にはトランジス、３　。

りＴＲＩのＣ４ｄと概ね１〜ランジスタの」二記各接合
容量の和である。そこで補償前の回路のしゃ断層波数チ
Ｃは次式となる。

■ ｆｃ＝　　　　　　　　　、　　　　　　　　（１）２
πＲ１・Ｃ１ Ｃ１は各接合容量の和 一方Ｒ２とＴＲ２１のゲート・ドレイン間とゲ−’ｌ−
・ケース間の少なくとも一方の接合容量Ｃｆから求まる
特性周波数ｆｐは次式となる。

周波数特性補償を行うにはｆｐ＝αｆｃ（α二１）と設
割する。

ここで製造バラ□つきによりトランジスタのゲー！・・
ドレイン間およびゲート・ソース間の各接合容量がバラ
ついた場合を考えると、同一チップ内に近接して形成さ
れるトランジスタのバラつきの割合は等しく、全てＡ倍
となるとみなして差しつかえない。そこでｆｃとｆｐは
それぞれ 以下余白 、５゜ 、４　。

ｆｃ′＝□ ２πＲ１・　ＡＣ。

］− ＝　−ｆ　ｃ ＝　−ｆ　ｐ となりｆｐ′＝αｆｃ′の関係を保つ。すなわち、製造
バラつきによらず回路のしゃ断周波数とピーキング回路
の特性周波数の関係はかわらず、所望の周波数特性が得
られる。

〔実施例〕

以下、本発明の一実施例を第１−図に従い説明する。Ｔ
ＲＩはＭＥＳＦＥＴでそのドレインは負荷抵抗Ｒ１に接
続され、ソースはバイアス抵抗Ｒ２に接続されており、
このバイアス抵抗Ｒ２により電流値が決定される。ＴＥ
２１はＭＥＳＦＥＴでＲ２と並列にドレインはＴＲＩの
ソースに接続されゲートはＲ２の他方と接続される。Ｔ
Ｒ２１の、　６　。

ソースは開放端である。ＴＲ５は次段につながるＭＥＳ
ＦＥＴである。集積回路部分が１１である。

〔作用〕の項で述べたように本実施例の回路の補償前の
しゃ新局波数ｆｃは 一方、ピーキング回路の特性周波数ｆｐはここでｆｃ＝
ｆｐと設定する。この回路において製造条件のバラつき
によりＭ、Ｅ　Ｓ　Ｆ　Ｅ　Ｔの接合容量がバラついて
も同一チップ内の近接したＭＥＳＦＥＴのバラつきの割
合は等しくＡ倍となり、ｆｐ＝ｆｃの関係は保たれる。

以上述べたように本実施例によれば製造条件のバラつき
によらず所望の周波数特性が得られる。

第３図に本発明の具体的な一実施例を示す。第３図の回
路は第１図の回路の入力に共振器５１と発振用トランジ
スタＴＲＩＩからなる発振器を接続した構成となってい
る。第３図の回路において発振器の出力Ｓ１は第４図に
示す周波数特性をもっている。つまり所望の発振周波数
帯域において、周波数が高くなるに従い発振出力は低下
する。そこで増幅器の利得の周波数特性をＴＲ１１のサ
イズにより第４図に示すよう１に設計する。そこで出力
ＯＵＴは第４図に示すように所望帯域で平坦な周波数特
性が得られる。第３図の回路において製造条件がバラつ
きＭＥＳＦ、ＥＴの接合容量が、人寄くなった場合発振
器の出力は第４図の破線で示すように低下する。一方増
幅器の利得の周波数特性は特性周波数が下がるため第４
図の破線で示すように利得が高くなる。そのため出力Ｏ
Ｕ巴はバラつきがない場合と同じ特性が得られる。接合
容量が小さくなった場合は、発振器の出力が増力１．１
１１１．、、増幅器の利得が下がる。そこで出力ＯＵ、
Ｔはバラつきがない場合と同じ特性が得られる。つまり
本実施例によれば、発振器出力を周波数によらず一定に
し、かつ製造条件バラつきによっても特性が変化しない
効果がある。

第５図に本発明の別の実施例を示す。第５図の、７　。

回路は第３図の回路においてＴＲＩと並列にＭＥＳＦＥ
Ｔ　　ＴＲ２のドレインとソースを接続し、その入力ゲ
ートは共振器５２と発振用トランジスタＴＲ，１２から
なる発振器に接続される。さらにピーキング用ＭＥＳＦ
ＥＴ　　ＴＲ，２１のゲートは切り換えスイッチを介し
て接地あるいはバイアス電源ＶＢに接続される。Ｍ　Ｅ
ＳＦＥ、Ｔのゲート・ドレイン間あるいはゲート・ソー
ス間の逆バイアス接合容量Ｃ１の電圧依存性は第６図に
示すように電圧ＶＲが高くなるに従い小さくなりＶＡで
急峻に低下する。Ｖ、ＡはＭＥＳＦＥＴのしきい電圧に
対応し、リニア集積回路に使用されるデイプリッション
形では１〜２ｖになる。そこで第５図の回路においてＳ
ＷＩによりＴＲ２１のゲートが接地された場合ＴＲ２１
にかかる電圧はＶＳとなりその時の接合容量はＣ２とな
り、特性周波数ｆ　ｐ、＝　１　／　２πＲ２・Ｃ２と
なる。またＳＷ、１を切り換えてＶＢに接続した場合Ｔ
Ｒ２１にかかる重圧は（ＶＳ−ＶＢ）で容量はＣ１とな
りｆｐ＝１／２πＲ２・Ｃ１となる。つまり増幅器、８
　。

の利得の周波数特性を、ＳＷｌを切り換えることで変え
ることができる。第５図の本実施−によれば複数の周波
数帯域の発振信号をＳＷＩを切り換えることによりいず
れの帯域においても一定にする効果がある。

第７図に本発１明の更に別の一実施例を示す。芹７図の
回路は第３図の回路においてＴ、Ｒ，１の並列にＭＥＳ
ＦＥ、Ｔ　　、ＴＲ２のドレインとソースを接続し、そ
の人りゲー、トは発振用トランジスタＴＲ１２と共振器
５２からなる発振器に接続される。

さらに第１の、ピーキング用ＭＥ　Ｓ　ｊＥ　Ｔ’　、
、ＴＲ２１のゲートは第２のピーキング用ＭＥＳＦＥＴ
ＴＲ２２のドレインに接続されるとともにスイッチＳ’
Ｗ２を介してバイアス電源ＶＢに接続される。

ＴＲ２１，ＴＲ２２のソース端は共に開放端である、第
７図の回路においてＳＷ３２がオフの場合、ＴＲ２１と
ＴＲ２２のゲート・ドレイン間接合容量はそれぞれＣ２
１，Ｃ２２となり 、１０゜ ンの場合　Ｃｆ　（’０７１）＝　Ｃ２□となる。すな
ねちＳＷ２のオン、オフによりピーキング回路の特性周
波数をかえることができる。本実施例によれば第５図の
回路と同様に複数の帯域の発振信号に対して、それぞれ
の帯域の周波数特性を平坦にする効果がある。

第８図に本発明の別の具体的実施例を示す。第８図は第
７図の回路において、バイアス電圧ＶＢとして帰還抵抗
Ｒ’Ｆを介してＴＲ１２のソース端子からバイアスした
回路である。ＴＲ１２のソース端子電圧はＴＲ１２が動
作している場合はすなわち発振している時はＴＲ２のソ
ース電圧ｖＳよりゲート・ソース間電圧Ｖ。Ｓ低い電圧
となる。−方、動作していない場合は回路構成により、
接地された状態あるいは開放の状態となる。開放の状態
となる場合、第８図の動作は第７図の回路と同様にピー
キング容量はＴＲ１２が発振時、Ｃｐ　（０７１）　＝
Ｃｚｘ 一方、停止時 以下余白 Ｃ２□十Ｃ２□ となり、（２）式よりＴＲ１２が動作しているがいない
かでピーキング周波数を変えることができる。

動作していない時、接地された状態になる場合の第８図
の回路は第５図と同様の動作となる。すなわち、ＴＲ１
２が発振している場合、ＴＲ２１にかかる電圧はＶＣＳ
となり、一方ＴＲ１２が停止している場合は■Ｓがかか
りピーキング容量を変えることができる。この場合、Ｔ
ｌＲ２２はバイパスコンデンサとして働く。以上述べた
ように第８図の回路は第７図の回路と同様に異なる周波
数帯域にそれぞれ適切なピーキングをかけることが可能
となり、周波数帯域によらず出力を一定にすることがで
きる。第８図の回路では、切換スイッチＳＷ２とバイア
ス電圧ＶＢの動作をＴＲ１２ソース端子から得ることが
できるので、回路が簡単となり、バイアス電源を必要と
しない。

第８図の回路において、バイアス電圧をＴＲ１１及びＴ
Ｒ１２と共振器からなる発振器のソー、１１　。

入端子以外の部分から得ることも可能である。

第９図に本発明の他の一実施例を示す。第９図は第７図
の回路においてＴＲ２１，ＴＲ２２のがわりにそれぞれ
ＭＥＳ’ＦＥＴ　　ＴＲ２’ｌｌとＴＲ２１２、および
ＴＲ２２１とＴＲ２２２を用いた回路で、ＴＲ’２１１
とＴ’Ｒ２１２およ廊ＴＲ２２１とＴＲ２２２はそれぞ
れのゲートを接続する。

またＴＲ２１２とＴＲ２２１のドレインとドレインを接
続し、さらに切り換えスイッチＳＷ’ｌを介してバイア
ス電圧Ｖ’ＢＩあるいはバイアス電圧ＶＢ２に接続され
る。５Ｗ１２を切り換えることでＴＲ２１１〜ＴＲ２２
２の各ＭＥＳＦＥＴのドレイン・ゲート間にかかる電圧
が変わるため、各接合容量が変化し、ピーキング回路の
特性周波数を変えることができる。このため第５図の回
路と同様、異なる周波数帯域の発振出力をＳ　Ｗ　１’
　２を切り換えることで増幅器の利得の周波数特性を変
化させ、それぞれの帯域で一定の出力周波数特性が得ら
れる。本実施例によれば５ＷＩ２の状態及びＶＢＩ、Ｖ
Ｂ２＋７１電圧値によらずＴＲ２１１〜Ｔ、１２　。

Ｒ２２２には電流が流れないので増幅器のバイアスに変
化を与えない。つまりＶ１３１．ＶＢ２（７）を圧値を
任意に設定できる効果がある。第９図の回路においてＶ
Ｉ３２を開放あるいは接地する回路も可能である。また
、ＴＲ２’ｌｌとＴＲ２１２、あるいはＴＲ２２１とＴ
Ｒ２２２のトランジスタ対の一方あるいは両方のゲート
とドレインの接続を逆にした回路も第９図の回路と等価
なことは明白である。さらにｖＢｌ、ＶＢ２の電圧値に
よってはＴＲ２１″１〜ＴＲ’２２２の１ヶ以上のＭＥ
’５ＦＥＴを除いても第９図の回路同様ＭＥＳＦＥＴに
電流を流れないようにできる。

第１０図に本発明の更に他の一実施例を示す。

第１０図は第７図の回路においてＴＲ２１とＴＲ２２の
各ソース端子をそれぞれのドレイン端子に接続した回路
である。本実施例においてピーキング回路の容量はＭＥ
ＳＦＥＴのゲート・ドレイン間およびゲート・ソース間
の各接合容量の粕となる。同じサイズのＭＥＳＦＥＴに
より２倍の容量値が得られる。すなわち本実施例におい
てはＴＲ２１、ＴＲ２２のサイズが−にできる効果があ
る。

第１図、第３図、第５図、第８図および第９図の実施例
においても、第１０図と同様にピーキング回路のＭＥＳ
ＦＥＴのソース端子をドレイン端子と接続することで、
ＭＥＳＦＥＴのサイズを一にする効果がある。

以上の実施例での説明では、ピーキング回路の素子とし
てＭＥＳ’ＦＥＴを用いたが、同一特性を示すショット
キダイオード素子を用いても同様の効果が得られる。

〔発明の効果〕

第１１図に従来例と本発明に製造バラつきに対する周波
数特性の変化のシミュレーシ哀ン結果を示す。

従来例においては、製造バラつきを考慮するとＭＥＳＦ
ＥＴの接合容量は平均に対して±３０％バラつく。この
接合容量が最大のときしゃ新局波数が所望の値となるよ
うにピーキング周波数を決定する。そのため、製造バラ
つきによって該ＭＥＳＦＥＴの接合容量が小さくなると
ピーキング周波数が一定のため第１１図（ａ）の破線で
示すように周波数特性が持ち上がってしまう。

本発明では第１１図（ｂ）に示すように製造バラつきに
よりＭＥＳＦＥＴの接合容量値が変化し、周波数特性が
かわっても、ピーキング周波数も変化するため、所望の
周波数特性を得ることができる。

すなわち、本発明によれば、製造バラつきに対して周波
数特性を一定に保つ効果がある。

【図面の簡単な説明】

第１図は本発明の基本的な一実施例を示すピーキング回
路図、第２図は従来例を示す回路図。第３図は本発明の
他の実施例を示す回路図、第４図は第３図の回路の周波
数特性図、第５図は本発明のさらに他の実施例を示す回
路図、第６図はショットキダイオードの接合容量の電圧
依存性を示すグラフ、第７図、第８図、第９図及び第１
０図はそれぞれ本発明の応用例を示す回路図、第１１図
は利得の周波数変化の例を示すグラフである。 ・１５　・ ＴＲＩ　〜ＴＲ２２２−ＭＥＳＦＥＴ、ＳＷ１・・・切
り換えスイッチ、ＳＷ２・−・スイッチ、５１．５２・
・・共振器、ＶＢ、ＶＢＩ、ＶＢ２・・・バイアス電源
。

Claims (1)

1. 【特許請求の範囲】 １、第１の電源に接続されたインピーダンス手段による
   負荷に対して第１のトランジスタのドレインが他方の端
   子に接続され、さらに該第１のトランジスタのソースは
   第１の抵抗を介して第２の電源に接続され、該第１のト
   ランジスタのゲートに信号を入力して、ドレインと上記
   負荷の接続点から増幅信号を得る回路において、第１の
   抵抗と並列に上記第１のトランジスタと同一製造条件に
   よる第２のトランジスタのソースまたはドレインあるい
   はソースとドレイン両方を上記第１のトランジスタのソ
   ースに接続し、該第２のトランジスタのゲートを上記第
   ２の電源に接続したことを特徴とするピーキング回路。 ２、前記第２のトランジスタのゲートを制御電圧源に接
   続したことを特徴とする特許請求の範囲第１項記載のピ
   ーキング回路。 ３、前記第２のトランジスタを複数の縦続接続したトラ
   ンジスタ群により構成したことを特徴とする特許請求の
   範囲第１項又は第２項記載のピーキング回路。 ４、前記トランジスタ群の各トランジスタの接続点に制
   御電圧源を接続したことを特徴とする特許請求の範囲第
   ３項記載のピーキング回路。 ５、前記第１のトランジスタ以外の各トランジスタをゲ
   ート同志を接続した２個のトランジスタ対により構成し
   たことを特徴とする特許請求の範囲第１項乃至第４項記
   載のピーキング回路。 ６、前記トランジスタ対をドレインとソースの少なくと
   も一方同志を接続した２個のトランジスタ対により構成
   したことを特徴とする特許請求の範囲第５項記載のピー
   キング回路。