JPH01113875A - Image input device - Google Patents

Image input device

Info

Publication number
JPH01113875A
JPH01113875A JP27236187A JP27236187A JPH01113875A JP H01113875 A JPH01113875 A JP H01113875A JP 27236187 A JP27236187 A JP 27236187A JP 27236187 A JP27236187 A JP 27236187A JP H01113875 A JPH01113875 A JP H01113875A
Authority
JP
Japan
Prior art keywords
clock
data
image sensor
memory
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27236187A
Other languages
Japanese (ja)
Other versions
JPH0769956B2 (en
Inventor
Takao Abumi
隆生 鐙
Toshinori Furuhashi
俊則 古橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP62272361A priority Critical patent/JPH0769956B2/en
Publication of JPH01113875A publication Critical patent/JPH01113875A/en
Publication of JPH0769956B2 publication Critical patent/JPH0769956B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To omit the detection of a start pulse and a clock counting job by adding a memory to write output data on an image sensor temporarily in the memory via the clock of the image sensor and then reading the data out of the memory via the clock of a computer, etc., in a read state. CONSTITUTION:The output data received from an image sensor 1 is written in a 1-line memory 13 via a write clock S3 for a period during which an encoder pulse S6 received from a D flip-flop 7 is kept at a high level. Then the data is read out of the memory 13 via a read clock while the pulse S6 is kept at a low level. The data read out of the memory 13 is sent to a serial/parallel converter 6 and given to a personal computer 12 via a 1st buffer 8. Thus it is possible to obtain an image-input device that can be applied regardless of the performance of the computer 12.

Description

【発明の詳細な説明】 く技術分野〉 本発明は、パーソナルコンピュータやワードプロセッサ
の周辺入力装置として近年普及の一途をたどる画像入力
装置、いわゆる、イメージスキャナに関する。
DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to an image input device, a so-called image scanner, which has become increasingly popular in recent years as a peripheral input device for personal computers and word processors.

〈従来技術〉 近年、撮像管に代わる固体撮像素子、例えば、CODリ
ニアイメージセンサ等を用いた画像人力装置をパーソナ
ルコンピュータに使用して文書等を入力して電子ファイ
ル化したり、あるいは、画像を入力してパーソナルコン
ピュータ上で作成したテキストと混在させたドキュメン
トファイルを作成する事などが容易となってきた。また
、撮像素子自体の高感度化に伴い、読み取り長さのワイ
ド化や高速化が進んでおり、2000画素以上のチップ
を1ライン配列した素子が5〜10m s eC/ライ
ンで駆動可能となってきている。
<Prior art> In recent years, human-powered image devices using solid-state image sensors, such as COD linear image sensors, to replace image pickup tubes have been used in personal computers to input documents and convert them into electronic files, or to input images. It has become easier to create document files that are mixed with text created on a personal computer. In addition, as the sensitivity of image sensors themselves has increased, the reading length has become wider and faster, and devices with chips of 2000 pixels or more arranged in one line can now be driven at 5 to 10 msec eC/line. It's coming.

第5図は、このような従来例の画像入力装置からパーソ
ナルコンピュータ12のI10スロットまでの構成を示
すブロック図である。
FIG. 5 is a block diagram showing the configuration from such a conventional image input device to the I10 slot of the personal computer 12.

同図において、lはイメージセンサ、2は発振器3から
のクロックに基づいて、各種のドライブ信号を発生する
ドライブ信号発生回路、4は画像入力装置の走査に応じ
てスリット窓の形成された円盤が横切ることによりエン
コーダパルスを出力するホトインタラプタ、2は原稿な
どを読み取る場合に、押し続けて操作されるスイッチ、
6はドライブ信号発生回路2からのクロックに応じてイ
メージセンサ1のシリアル出力をパラレル変換するシリ
アル/パラレル変換器、7は波形整形回路5からのエン
コーダパルスをドライブ信号発生回路2からのスタート
パルスに同期させるためのDフリップフロップ、8はシ
リアル/パラレル変換器6の出力が与えられる第1バッ
フ;、9はDフリップフロップ7の出力、スタートパル
ス、クロックおよびスイッチ11の操作に対応するスイ
ッチ信号が与えられる第2バツフア、10はアドレスデ
コーダである。
In the figure, l is an image sensor, 2 is a drive signal generation circuit that generates various drive signals based on the clock from an oscillator 3, and 4 is a disk in which a slit window is formed according to the scanning of the image input device. A photointerrupter that outputs an encoder pulse by crossing it; 2 is a switch that is operated by holding down when reading a document, etc.;
6 is a serial/parallel converter that converts the serial output of the image sensor 1 into parallel according to the clock from the drive signal generation circuit 2; 7 is a serial/parallel converter that converts the encoder pulse from the waveform shaping circuit 5 into a start pulse from the drive signal generation circuit 2; A D flip-flop for synchronization, 8 is a first buffer to which the output of the serial/parallel converter 6 is given; 9 is a first buffer to which the output of the D flip-flop 7, a start pulse, a clock, and a switch signal corresponding to the operation of the switch 11 are supplied. The second buffer provided, 10, is an address decoder.

第4図は、各部の信号の波形図であり、(A)はイメー
ジセンサlの1ラインの出力データの構成図、(B)は
ドライブ信号発生回路2から出力されるスタートパルス
、(C)はドライブ信号発生回路2から出力されるクロ
ック、(D)はイメージセンサlの出力データをそれぞ
れ示している。
FIG. 4 is a waveform diagram of signals at each part, (A) is a configuration diagram of one line of output data of the image sensor I, (B) is a start pulse output from the drive signal generation circuit 2, (C) (D) shows the clock output from the drive signal generation circuit 2, and (D) shows the output data of the image sensor I, respectively.

一般に、イメージセンサでは、第4図(A)に示される
ように、その1ラインには、前後にダミーデータおよび
無効データが存在し、その間に有効データが存在してい
る。スタートパルスは1、第4図(B)に示されるよう
に、lライン周期のパルスであり、また、クロックは、
画素数に応じた数が!ライン中に含まれており、例え、
ば、ダミー分16個、有効分5−12個、無効分200
個とすると、1ライン中のクロック数は、728個とな
る。これらのスタートパルスおよびクロックに同期して
イメージセンサlから被写体の原稿に応じて「1」また
は「0」のデータが第4図(D)に示されるように出力
される。
Generally, in an image sensor, as shown in FIG. 4(A), in one line, dummy data and invalid data exist before and after the line, and valid data exists between them. The start pulse is a pulse with a period of 1 line, as shown in FIG. 4(B), and the clock is
The number corresponds to the number of pixels! It is included in the line, for example,
For example, 16 dummy parts, 5-12 valid parts, 200 invalid parts.
In this case, the number of clocks in one line is 728. In synchronization with these start pulses and clocks, the image sensor 1 outputs data "1" or "0" depending on the document to be photographed, as shown in FIG. 4(D).

次に、この従来例の動作を説明する。Next, the operation of this conventional example will be explained.

先ず、イメージセンサ1のデータ出力は、スタートパル
スの1周期の期間、シリアル/パラレル変換器6により
パラレルデータに変換され、第1バツフア8に与えられ
、パーソナルコンピュータ12がリードする際に、アド
レスデコーダ10の出力により第1バツフア8がイネー
ブル状態とされ、データバスにデータが送出される。こ
のリードする期間の前の条件として、エンコーダパルス
、スタートパルスおよびクロックの状態と、スイッチ1
1が押されているか否かの状態が、第2バツフア9に入
力されており、アドレスデコーダIOの出力によりこの
第2バツフア9がイネーブル状態とされ、データバスに
データが送出される。
First, the data output of the image sensor 1 is converted into parallel data by the serial/parallel converter 6 during one cycle of the start pulse, and is applied to the first buffer 8. The first buffer 8 is enabled by the output of 10, and data is sent to the data bus. The conditions before this read period include the states of the encoder pulse, start pulse, and clock, and the state of the switch 1.
The state of whether or not 1 is pressed is input to the second buffer 9, and the second buffer 9 is enabled by the output of the address decoder IO, and data is sent to the data bus.

なお、Dフリップフロップ7で、工、ンコーダパルスと
スタートパルスとの同期をとるのは、パーソナルコンピ
ュータ12側での誤動作を少なくするためのものである
が、エンコーダパルスの周期がスタートパルスに対して
十分に長い場合には、このDフリップフロップ7は、不
要である。
Note that the D flip-flop 7 synchronizes the encoder pulse and the start pulse in order to reduce malfunctions on the personal computer 12 side, but if the cycle of the encoder pulse is different from the start pulse If it is long enough, this D flip-flop 7 is unnecessary.

第6図は、上記動作説明のためのフローチャートである
。スイッチ1!がオンされているか、スタートパルスが
到来したかを検出し、エンコーダパルスが前の状態と変
わったか否か、すなわち、ハイレベルからローレベルあ
るいはローレベルからハイレベルに変化したかを第2バ
ツフア9の出力で判断する。
FIG. 6 is a flowchart for explaining the above operation. Switch 1! is turned on or a start pulse has arrived, and the second buffer 9 detects whether the encoder pulse has changed from the previous state, that is, from high level to low level or from low level to high level. Judging by the output.

次に、この条件の成立後、クロック8発分をカウントす
る毎に、データ(1バイト)をリードしていく。つまり
、シリアル/パラレル変換器6によって1バイト分のデ
ータが揃った後である。ここでは、バイト単位でデータ
をリードしているが、■6ビツトパーソナルコンピユー
タのワード転送を使用するときには、■6ビツト単位で
行うなど任意である。この例では、!ラインが728個
であるから728/8=91回繰り返し1ライン分終了
して再び元のルーチンに戻る。1画面の終了は、例えば
、表示画面を形成するメモリが512ライスであれば、
512で終了するし、または、途中でスイッチ11をオ
フしたことを検出して終了してもよい。
Next, after this condition is met, data (1 byte) is read every time eight clocks are counted. In other words, this is after one byte of data has been completed by the serial/parallel converter 6. Here, the data is read in byte units, but when using the word transfer of a 6-bit personal computer, it may be arbitrarily read in 6-bit units. In this example,! Since there are 728 lines, the process is repeated 728/8=91 times to complete one line and return to the original routine again. For example, if the memory forming the display screen is 512 rices, the end of one screen is as follows.
The process may end at step 512, or may end by detecting that the switch 11 has been turned off midway through.

このような従来例の画像入力装置では、パーソナルコン
ピュータ12がデータをリードするのに許される期間は
、クロック8発分の期間であり、この期間にリードし終
わらないと、次のクロックをカウントできず、表示が右
側に間延びしたり、途中できれた表示となってしまう。
In such a conventional image input device, the period during which the personal computer 12 is allowed to read data is a period of eight clocks, and if reading is not completed within this period, the next clock cannot be counted. Otherwise, the display will be extended to the right side, or the display will be half-finished.

例えば、このクロックが3μsecであったとすると、
3x8=24μsecとなり、コンピュータとしては、
相当高速であることが要求される。
For example, if this clock is 3 μsec,
3x8=24μsec, and as a computer,
Requires fairly high speed.

クロック3μsecというと、上述の従来例では、!ラ
インとしては、3x728=2184”i2゜2m5e
cとなり、2m5ec/ラインクラスの高速性能のイメ
ージセンサとなるが、現状でも存在しており、パーソナ
ルコンピュータの処理能力が問題となってくる。
If the clock is 3 μsec, in the conventional example mentioned above,! As a line, 3x728=2184"i2゜2m5e
This is an image sensor with high-speed performance of 2m5ec/line class, but it still exists today, and the processing capacity of personal computers becomes a problem.

また、パーソナルコンピュータI2は、クロックのカウ
ントやスタートパルスの検出等のソフト処理の負担が大
きく、例えば、データのリード時に、キーボードが操作
されるなどの割り込み処理があった場合には、誤動作と
なるからほとんどすべての割り込みルーチンを禁止して
スキャナのデータ処理を行なわねばならないという難点
がある。
In addition, the personal computer I2 has a heavy burden of software processing such as counting clocks and detecting start pulses, and for example, if there is an interrupt processing such as a keyboard operation when reading data, it may malfunction. There is a drawback in that almost all interrupt routines must be prohibited before the scanner data processing can be performed.

〈発明の目的〉 本発明は、上述の点に鑑みて為されたものであって、パ
ーソナルコンピュータの性能に拘わらず適用できる画像
入力装置を提供することを目的とする。
<Object of the Invention> The present invention has been made in view of the above points, and an object of the present invention is to provide an image input device that can be applied regardless of the performance of a personal computer.

〈発明の構成〉 本発明では、上述の目的を達成するために、イメージセ
ンサで読み取ったイメージをコンピュータ等に入力する
画像入力装置において、前記イメージセンサの出力デー
タが、書き込みあるいは読み出されるメモリと、イメー
ジセンサの走査に対応するエンコーダパルスに基づいて
、前記イメージセンサのクロックを書き込みクロックと
して、また、前記コンピュータ等のクロックを読み出し
、クロックとしてそれぞれ切換出力する切換回路とを設
け、前記イメージセンサからの出力データを前記書き込
みクロックに応じて前記メモリに書き込み、該メモリの
データを前記読み出しクロックに応じて読み出して前記
コンピュータ等に送出するようにしている。
<Structure of the Invention> In order to achieve the above-mentioned object, the present invention provides an image input device that inputs an image read by an image sensor to a computer or the like, and a memory into which output data of the image sensor is written or read; A switching circuit is provided for switching and outputting the clock of the image sensor as a write clock and the clock of the computer, etc. as a clock based on encoder pulses corresponding to scanning of the image sensor. Output data is written in the memory in accordance with the write clock, and data in the memory is read out in accordance with the read clock and sent to the computer or the like.

上記構成によれば、イメージセンサの出力データを、イ
メージセンサのクロックでメモリに書き込み、読み出し
時には、コンピュータ等のクロックで随時にリードする
ことができることになり、ソフト処理が軽減され、コン
ピュータのアクセスタイムに、システム全体が依存する
ことなく、処理が可能となる。
According to the above configuration, the output data of the image sensor can be written to the memory using the image sensor's clock, and can be read at any time using the clock of the computer, etc., which reduces software processing and reduces the computer's access time. In addition, processing can be performed without relying on the entire system.

〈実施例〉 以下、図面によって本発明の実施例について詳細に説明
する。第1図は、本発明の一実施例のブロック図であり
、第5図の従来例に対応する部分には、同一の参照符を
付す。
<Example> Hereinafter, an example of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram of one embodiment of the present invention, and parts corresponding to the conventional example in FIG. 5 are given the same reference numerals.

同図において、■はイメージセンサ、2は発振器3から
のクロックに基づいて、各種のドライブ信号を発生する
ドライブ信号発生回路、4は画像入力装置の走査に応じ
てスリット窓の形成された円盤が横切ることによりエン
コーダパルスを出力するホトインタラプタ、11は原稿
などを読み取る場合に、押し続けて操作されるスイッチ
、6は後述のラインメモリ13からのシリアルデータを
パラレルデータに変換するシリアル/パラレル変換器、
7は波形整形回路5からのエンコーダパルスS1をドラ
イブ信号発生回路2からのスタートパルスS2に同期さ
せるためのDフリップフロップ、8はシリアル/パラレ
ル変換器6の出力が与えられる第1バツフ1.9はDフ
リップフロップ7の出力S6およびスイッチ信号S5が
与えられる第2バツフア、10はアドレスデコーダであ
る。
In the figure, ■ is an image sensor, 2 is a drive signal generation circuit that generates various drive signals based on the clock from an oscillator 3, and 4 is a disk in which a slit window is formed according to the scanning of the image input device. A photointerrupter outputs an encoder pulse by crossing it; 11 is a switch that is operated by keeping it pressed when reading a document; 6 is a serial/parallel converter that converts serial data from the line memory 13 to parallel data, which will be described later. ,
7 is a D flip-flop for synchronizing the encoder pulse S1 from the waveform shaping circuit 5 with the start pulse S2 from the drive signal generation circuit 2; 8 is a first buffer 1.9 to which the output of the serial/parallel converter 6 is applied; 1 is a second buffer to which the output S6 of the D flip-flop 7 and the switch signal S5 are applied, and 10 is an address decoder.

かかる構成は、基本的に第5図の従来例と同様であり、
また、第4図に基づいて説明したように、イメージセン
サlの1ラインの出力には、有効データの前後にダミー
データおよび無効データが存在し、この実施例では、上
述の従来例と同様に、ダミー916個、有効分512個
、無効分200個の1ライン728個より構成される。
This configuration is basically the same as the conventional example shown in FIG.
Furthermore, as explained based on FIG. 4, dummy data and invalid data exist before and after valid data in the output of one line of the image sensor l, and in this embodiment, similar to the conventional example described above, , 916 dummies, 512 valid portions, and 200 invalid portions, each consisting of 728 lines.

こ0実施例の画像入力装置では、イメージセンサlの出
力データが、■ライン分書き込みあるいは読み出される
ラインメモリ13がイメージセンサlとシリアル/パラ
レル変換器6との間に設けられるととらに、Dフリップ
フロップ7からのエンコーダパルスS6に基づいて、ド
ライブ信号発主回路2からのイメージセンサ1のクロッ
クs3を書き込みクロックとして、また、パーソナルコ
ンピュータI2のクロック(CPUクロック)を読み出
しクロックとしてそれぞれ切換出力する切換スイッチI
4とを設けている。
In the image input device of this embodiment, a line memory 13 is provided between the image sensor l and the serial/parallel converter 6, and a line memory 13 is provided between the image sensor l and the serial/parallel converter 6. Based on the encoder pulse S6 from the flip-flop 7, the clock s3 of the image sensor 1 from the drive signal generator circuit 2 is switched as a write clock, and the clock (CPU clock) of the personal computer I2 is output as a read clock. Changeover switch I
4.

この実施例では、後述のように、Dフリップフロップ7
から出力されるエンコーダパルスS6がハイレベルの期
間に、前記書き込みクロックS3に従ってイメージセン
サ!からの出力データをラインメモリI3に書き込み、
エンコーダパルスS6がローレベルの期間に、前記読み
出しクロックに従ってラインメモリ13のデータを読み
出してシリアル/パラレル変換器6に出力し、第1 バ
ッファ8を介してパーソナルコンピュータ12に送出す
るようにしている。
In this embodiment, as described below, the D flip-flop 7
While the encoder pulse S6 output from the image sensor is at a high level, according to the write clock S3, the image sensor! Write the output data from to line memory I3,
While the encoder pulse S6 is at a low level, the data in the line memory 13 is read out in accordance with the read clock and output to the serial/parallel converter 6, and sent to the personal computer 12 via the first buffer 8.

パーソナルコンピュータ12からのクロックは、カウン
タ16とアンドゲート17とから成るゲート回路15に
よってバイト単位の読み出しクロックとして出力され、
また、この読み出しクロックは、シリアル/パラレル変
換器6に変換用のクロックとじて与えられろ。このゲー
ト回路15のカウンタ16は、アドレスデコーダIOの
出力によりリセットされるようになっている。
The clock from the personal computer 12 is output as a read clock in byte units by a gate circuit 15 consisting of a counter 16 and an AND gate 17.
Further, this read clock is given to the serial/parallel converter 6 as a conversion clock. The counter 16 of this gate circuit 15 is reset by the output of the address decoder IO.

次に、上記構成を有する画像入力装置の動作を第2図の
信号波形図に基づいて説明する。
Next, the operation of the image input device having the above configuration will be explained based on the signal waveform diagram of FIG. 2.

第2図(A)は画像入力装置の走査に応じて波形整形回
路5から出力されるエンコーダパルスS11第2図(B
)はドライブ信号発生回路2から出力されるスタートパ
ルスS2、第2図(C)はドライブ信号発生回路2から
出力されるイメージセンサのクロックS3、第2図(D
)はイメージセンサlのデータ出力S4、第2図(E)
はスイッチ1にの操作に対応するスイッチ信号S5、第
2図(F)はDフリップフロップ7から出力されるエン
コーダパルスS6、第2図(G)は切換スイッチ14か
ら出力されるラインメモリ13のクロックS7、第2図
(H)は第2図(G)の拡大図である。
FIG. 2(A) shows the encoder pulse S11 output from the waveform shaping circuit 5 in response to the scanning of the image input device.
) is the start pulse S2 output from the drive signal generation circuit 2, FIG. 2(C) is the image sensor clock S3 output from the drive signal generation circuit 2, and FIG.
) is the data output S4 of the image sensor l, Fig. 2 (E)
2(F) is the encoder pulse S6 output from the D flip-flop 7, and FIG. 2(G) is the switch signal S5 corresponding to the operation of the switch 1, and FIG. Clock S7, FIG. 2(H) is an enlarged view of FIG. 2(G).

この実施例の画像入力装置では、第2図(F)に示され
るように、Dフリップフロップ7から出力されるエンコ
ーダパルスS6のハイレベルの期間に、イメージセンサ
1の出力データの1ライン分が、切換スイッチ14から
の第2図(G) 、(H)に示されるイメージセンサの
728発のクロックS3を書き込みクロックとしてライ
ンメモリI3に書き込まれ、また、エンコーダパルスS
6がローレベルの期間に、ラインメモリ13のデータが
、切換スイッチ14からの第2図(G)、(H)に示さ
れる8発ずつ計91回のパーソナルコンピュータ12の
クロックを読み出しクロックとして読み出されてシリア
ル/パラレル変換器6に出力される。
In the image input device of this embodiment, as shown in FIG. , 728 clocks S3 from the image sensor shown in FIGS. 2(G) and 2(H) from the changeover switch 14 are written into the line memory I3 as a writing clock, and the encoder pulse S
6 is at a low level, the data in the line memory 13 is read out using the clock of the personal computer 12 as a read clock, 8 times each from the changeover switch 14 as shown in FIGS. 2 (G) and (H), for a total of 91 times. and output to the serial/parallel converter 6.

パーソナルコンピュータ12は、読み出しクロック8発
終了、すなわち、シリアル/パラレル変換器6によって
lバイト分のデータが揃った後に、データ(lバイト)
をリードしていき、!ラインが728個であるから72
8/8=91回繰り返して1912分終了する。なお、
パーソナルコンピュータ12のリードの前提として、エ
ンコーダパルスS6がローレベルで、かつ、スイッチ1
1が押されていることが必要であり、これは第2バツフ
ア9の出力により判断される。
The personal computer 12 reads the data (1 byte) after 8 reading clocks have finished, that is, after 1 byte of data has been prepared by the serial/parallel converter 6.
Let's lead the way! There are 728 lines, so 72
8/8=Repeat 91 times and complete for 1912 minutes. In addition,
The prerequisites for reading the personal computer 12 are that the encoder pulse S6 is at a low level and the switch 1 is
1 must be pressed, and this is determined by the output of the second buffer 9.

このように、エンコーダパルスS6のハイレベルの期間
に、lライン分のデータをイメージセンサIのクロック
S3を書き込みクロックとしてラインメモリ13に一旦
書き込み、エンコーダパルスS6がローレベルの期間に
、このラインメモリ13のデータを、パーソナルコンピ
ュータI2のクロックを読み出しクロックとして読み出
してパーソナルコンピュータ12の送出するようにして
いるので、パーソナルコンピュータI2では、エンコー
ダパルスS6がローレベルの期間に、任意の周期で1ラ
イン分のデータをリードすればよく、従来例のように、
スタートパルスの検出やクロック8寿のカウント等の処
理を必要とせずに、ラインメモリ13のデータをバイト
単位で転送すればよく、パーソナルコンピュータ12の
処理スピードに限定されることが少なくなるとともに、
従来例のようにイメージセンサlの出力データを読み取
るほとんどすべての期間に亘ってパーソナルコンビュー
タ12の割り込みを禁止する必要がなくなる。
In this way, data for one line is once written into the line memory 13 during the period when the encoder pulse S6 is at a high level, using the clock S3 of the image sensor I as a writing clock, and during the period when the encoder pulse S6 is at a low level, data for one line is written into the line memory 13. 13 is read out using the clock of the personal computer I2 as a readout clock and sent to the personal computer 12. Therefore, the personal computer I2 reads data for one line at an arbitrary period while the encoder pulse S6 is at a low level. All you have to do is read the data of
Data in the line memory 13 can be transferred in byte units without the need for processing such as detection of a start pulse or counting of clock cycles, and the processing speed is not limited to the processing speed of the personal computer 12.
It is no longer necessary to prohibit interrupts from the personal computer 12 during almost the entire period during which output data from the image sensor I is read, as in the conventional example.

さらに、データのリードは、エンコーダパルスS6のロ
ーレベル期間、すなわち、最低でもIラインの期間、し
たがって、上述の従来例の場合では、2.2m s e
 cの期間内に終えればよいので、十分余裕をもって処
理できることになり、たいていのコンピュータに適用で
きることになる。
Furthermore, the data read is performed during the low level period of the encoder pulse S6, that is, at least during the I line period, and therefore, in the case of the conventional example described above, 2.2 m
Since the process only needs to be completed within the period c, the process can be completed with plenty of time and can be applied to most computers.

第3図は、上述の動作に対応するフローチャートである
FIG. 3 is a flowchart corresponding to the operations described above.

先ず、ステップn1では、パーソナルコンピュータI2
の表示画面をクリアしてステップn2に移り、スイッチ
2がオンされているか否かを判断し、オンされていると
判断したときには、ステップn3に移り、エンコーダパ
ルスS6がローレベルであるか否かを判断し、ローレベ
ルであるときには、ステップn4に移ってデータをリー
ドし、ステップn5に移る。
First, in step n1, the personal computer I2
The display screen is cleared and the process moves to step n2, where it is determined whether or not the switch 2 is turned on. When it is determined that the switch 2 is turned on, the process moves to step n3 and whether or not the encoder pulse S6 is at a low level is determined. If it is at a low level, the process moves to step n4 to read the data, and then moves to step n5.

ステップn5では、1ラインのデータのリードが終了し
たか否かを判断し、終了したと判断したときには、ステ
ップn6に移り、スイッチ11がオンされているか否か
を判断し、オンされている判断したときには、ステップ
n7に移り、一画面のデータのリードが終了したか否か
を判断し、終了したと判断したときには、終了する。
In step n5, it is determined whether reading of one line of data has been completed, and when it is determined that it has been completed, the process moves to step n6, and it is determined whether or not the switch 11 is turned on, and it is determined that it is turned on. If so, the process moves to step n7, where it is determined whether reading of one screen of data has been completed, and when it is determined that it has been completed, the process is terminated.

上述の実施例では、エンコーダパルスS6のハイレベル
の期間にラインメモリ13にデータを書き込み、ローレ
ベルの期間に読み出すようにしたけれども、本発明の他
の実施例として逆にしてもよいのは勿論である。
In the embodiment described above, data is written in the line memory 13 during the high level period of the encoder pulse S6 and read out during the low level period, but it is of course possible to do the opposite in other embodiments of the present invention. It is.

また、本発明は、画像入力装置自体を手操作する、いわ
ゆるハンディタイプに限らず、原稿を据え置いて画像入
力装置をモータで駆動するタイプにも適用できるのは勿
論である。
Furthermore, the present invention is of course applicable not only to a so-called handy type in which the image input device itself is manually operated, but also to a type in which the image input device is driven by a motor while a document is placed on it.

〈発明の効果〉 以上のよう1ご本発明によれば、メモリを設けてイメー
ジセンサの出力データを、イメージセンサのクロックで
該メモリに一旦書き込み、読み出し時には、コンピュー
タ等のクロックでメモリのデータを読み出すように構成
したので、従来例のようなスタートパルスの検出やクロ
ックのカウントの必要がなくなり、ソフト処理が軽減さ
れ、データをリードする期間の余裕が十分とれることに
なり、たいていのパーソナルコンピュータに適用できる
ことになる。
<Effects of the Invention> As described above, 1. According to the present invention, a memory is provided, and the output data of the image sensor is once written into the memory using the clock of the image sensor, and when reading, the data of the memory is written using the clock of a computer or the like. Since it is configured to read data, there is no need to detect start pulses or count clocks as in conventional systems, reducing software processing and providing sufficient time for reading data, making it suitable for most personal computers. It will be applicable.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のブロック図、第2図は第1
図の各部の信号波形図、第3図は第1図の動作説明に供
するフローチャート、第4図は各部の信号波形図、第5
図は従来例のブロック図、第6図は従来例の動作説明の
ためのフローチャートである。 l・・・イメージセンサ、12・・・パーソナルコンピ
ュータ、13・・・ラインメモリ、14・・・切換スイ
ッチ(切換回路)。
FIG. 1 is a block diagram of one embodiment of the present invention, and FIG. 2 is a block diagram of an embodiment of the present invention.
Figure 3 is a flowchart for explaining the operation of Figure 1, Figure 4 is a signal waveform diagram of each part, Figure 5 is a signal waveform diagram of each part in the figure.
The figure is a block diagram of the conventional example, and FIG. 6 is a flowchart for explaining the operation of the conventional example. 1... Image sensor, 12... Personal computer, 13... Line memory, 14... Changeover switch (switching circuit).

Claims (1)

【特許請求の範囲】[Claims] (1)イメージセンサで読み取ったイメージをコンピュ
ータ等に入力する画像入力装置において、前記イメージ
センサの出力データが、書き込みあるいは読み出される
メモリと、 イメージセンサの走査に対応するエンコーダパルスに基
づいて、前記イメージセンサのクロックを書き込みクロ
ックとして、また、前記コンピュータ等のクロックを読
み出しクロックとしてそれぞれ切換出力する切換回路と
を設け、 前記イメージセンサからの出力データを前記書き込みク
ロックに応じて前記メモリに書き込み、該メモリのデー
タを前記読み出しクロックに応じて読み出して前記コン
ピュータ等に送出することを特徴とする画像入力装置。
(1) In an image input device that inputs an image read by an image sensor into a computer or the like, the output data of the image sensor is input to a memory in which the output data is written or read, and the image is input based on encoder pulses corresponding to the scanning of the image sensor. A switching circuit is provided that switches and outputs the clock of the sensor as a write clock and the clock of the computer or the like as a read clock, and writes the output data from the image sensor to the memory in accordance with the write clock, and reads the data from the memory. An image input device characterized in that the data is read out according to the read clock and sent to the computer or the like.
JP62272361A 1987-10-28 1987-10-28 Image input device Expired - Fee Related JPH0769956B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62272361A JPH0769956B2 (en) 1987-10-28 1987-10-28 Image input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62272361A JPH0769956B2 (en) 1987-10-28 1987-10-28 Image input device

Publications (2)

Publication Number Publication Date
JPH01113875A true JPH01113875A (en) 1989-05-02
JPH0769956B2 JPH0769956B2 (en) 1995-07-31

Family

ID=17512809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62272361A Expired - Fee Related JPH0769956B2 (en) 1987-10-28 1987-10-28 Image input device

Country Status (1)

Country Link
JP (1) JPH0769956B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992005508A1 (en) * 1990-09-25 1992-04-02 Canon Kabushiki Kaisha Equipment for controlling picture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58179064A (en) * 1982-04-15 1983-10-20 Sony Corp Frame memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58179064A (en) * 1982-04-15 1983-10-20 Sony Corp Frame memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992005508A1 (en) * 1990-09-25 1992-04-02 Canon Kabushiki Kaisha Equipment for controlling picture
US5615313A (en) * 1990-09-25 1997-03-25 Canon Kabushiki Kaisha Image processing apparatus having selectable control of image color signals for processing image information between a plurality of apparatus

Also Published As

Publication number Publication date
JPH0769956B2 (en) 1995-07-31

Similar Documents

Publication Publication Date Title
JPS6243744A (en) Microcomputer
JPS6389961A (en) Semaphore circuit
JPH01113875A (en) Image input device
US5717874A (en) Apparatus for data transfer between image memory and external I/O device wherein inner registers set the image valid area, direction and moder of transfer
JPH01113876A (en) Image input device
JPH051504B2 (en)
JPH0721103A (en) Data transfer device
JP3563223B2 (en) Register circuit
JPS63267060A (en) Control method for picture information buffer
JPH0222748A (en) Non-volatile memory control circuit
JPH11273380A (en) Lsi operation mode setting signal fetching method and lsi with mode signal fetching function
US5479165A (en) Two-dimensional coding apparatus
JPH01191981A (en) Picture processing display system
SU1689964A1 (en) The unit to interface a video controller and processor over a common bus
JP2884620B2 (en) Digital image processing device
JPH01124023A (en) Video signal converting means for bit block transfer lsi
KR100206986B1 (en) Camera interface for universal serial bus
JP3186247B2 (en) DMA controller for communication
JPS6298473A (en) Image input device
JPH0568143B2 (en)
JPH03273322A (en) Computer
JPH03175527A (en) Fifo control circuit
JPH0239383A (en) Image processor
JPH023853A (en) Interface method for cpu
JPH0457589A (en) Time division switch memory writer

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees