JPH01112332A - 乗算及び算術論理演算機能を組合わせて使用する浮動小数点ユニット - Google Patents

乗算及び算術論理演算機能を組合わせて使用する浮動小数点ユニット

Info

Publication number
JPH01112332A
JPH01112332A JP63219605A JP21960588A JPH01112332A JP H01112332 A JPH01112332 A JP H01112332A JP 63219605 A JP63219605 A JP 63219605A JP 21960588 A JP21960588 A JP 21960588A JP H01112332 A JPH01112332 A JP H01112332A
Authority
JP
Japan
Prior art keywords
decimal
product
exponent
sum
carry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63219605A
Other languages
English (en)
Other versions
JPH0542013B2 (ja
Inventor
George K Chu
ジョージ・カイ−ジン・チュウ
Jan Fandrianto
ジャン・ファンドリアント
Y W Sing
ワイ・ダブリュー・シング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WEYTEC CORP
Weitek Corp
Original Assignee
WEYTEC CORP
Weitek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WEYTEC CORP, Weitek Corp filed Critical WEYTEC CORP
Publication of JPH01112332A publication Critical patent/JPH01112332A/ja
Publication of JPH0542013B2 publication Critical patent/JPH0542013B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は浮動小数点数のための乗算器及び算術論理演算
装置機能に関する。
〔従来の技術〕
浮動小数点数システムは一般的には個別の乗算器と算術
論理演算装置（ＡＬＵ）とを含む。乗算器は２個の被乗
数の指数を加算する指数部と前記被乗数の二つの小数部
を掛合せる乗算アレイを備えた小数部とを有する。小数
が乗ぜられたた後、桁上げ（キャリー）伝播加算が行わ
れ、この結果の小数が正規化されて丸められる。正規化
は、１０進小数点を桁送りして小数を１．ＸＸ・・・Ｘ
の形で入れる。
そこで、組合わせられた指数にこの桁送り値に対応する
数を加えて最終の積が得られる。
〔発明が解決しようとする課題〕
演算論理装置は加算又は減算のため２個の数を受入れ得
るが、その中の一つの数は乗算処理の結果であってもよ
い。−回の乗算は典型的には二つのクロックサイクルを
要し、−回の加算も典型的には二つのクロックサイクル
を要する。従って、乗・累算を行うためには、四つのク
ロックサイクルが必要とされる。
〔課題を解決するための手段及び作用〕本発明は、浮動
小数点数の乗算および＾ＬＵ機能を組合せて乗・累算を
短時間に遂行し得るようにした方法と装置を提供するも
のである。乗算された小数は合計及びキャリーの形で残
され、この形で＾ＬＵに与えられるようになっており、
乗算器からはキャリー伝播加算器が省略されている。ま
た乗算器では、小数の正規化とこれに対応した変化を指
数に加える過程も省略されている。ＡＬＵは、指数間に
十分な類似性がある場合には、積小数の合計とキャリー
とを同時に組合わせることができる。十分な類似性がな
い場合には、積小数の合計値とキャリーとをまず組合わ
せ、これは新しい小数と比較して小さい方の小数を右ヘ
シフトした後にこれらを組合わせる。
従って、Ａしυは二つのデータ経路を用いる。第一のデ
ータ経路については、小数の差異が１．０．−１及び−
２である場合は、積小数の合計及びキャリーは全加算器
とキャリー伝播加算器（ＣＩ’加算器）中の追加の数の
小数と同時に組合わされる。次いで結果が優先エーコー
ダに与えられ、ここで先行ゼロの数を決定し、これに応
して小数を左ヘンフ１−する一方、積指数を対応する数
値だけ変更して正しい指数値を出す。
積の指数値と新しい数との間の差異が１．０．−１及び
−２以外である場合には、小数部の合計とキャリービッ
トとは新しい小数無しに組合わされる。積指数と新しい
数とが比較され、小さい方の指数に対応する小数がマル
チプレクサを介して右シフタに与えられ、小数の位置合
わせが行われる。次いでＣＰ加算器において、これら２
個の小数が組み合わされる。
従って、本発明では、乗・累算機能を３サイクルで遂行
する回路を設けている。この構成により純加算または純
積算機能が得られるが、この機能では３クロツクサイク
ルが必要とされる。しかし、これはプログラマが機能の
異なる作業ごとにクロックサイクルを変える必要がなる
なる点において利点となるものである。
本発明は、浮動小数点数の乗算及び算術論理演算機能を
組合わせて乗・累算処理を短時間に完了することを可能
とするための方法及び装置に関し、乗算された小数は合
計とキャリーとの形で残され、この形のまま演算論理装
置に入力されるので、乗算器からはキャリー伝播加算器
が省略され、また小数の正規化及びこれに対応する乗算
器中での指数の変化も省略される。また本発明の算術論
理演算装置は、指数に十分な類似性がある場合、槓小数
の合計とキャリーの同時組合わせを行い、類似性がない
場合は、まず小数積の合計とキャリーとが組合わされて
、これが新しい小数と比較され、これらの小数の内の小
さい方が右シフトされてから組合わされる。
本発明の性格と利点は、添付図面を参照して以下の詳細
な説明を読むことによって更に十分な理解が得られるで
あろう。
〔発明の実施例〕
以下、本発明をその実施例を示す図面に基づいて詳述す
る。
第１図は三つの入カポ−［２，１４及び１６を有する浮
動点装置を示す、この装置は更に３本のバス１８、２０
及び２２を有している。浮動点乗算器２４は、マルチプ
レクサを介して浮動点ＡＬＵ　２６に連結された出力部
を有している。３本のバスから乗算器２４と糺υ２６へ
通じる複数のデータ経路が設けられ、システムのフレキ
シビリティを高めている。
第２図は、第１図のものと同様なシステムに用いること
のできる従来技術の乗算器とＡＬＵの内容を示すブロッ
ク図である。乗算器は指数乗算器２日と小数乗算器３０
と符号ユニット　（図示せず）を有する。指数乗算５２
８は、Ａレジスタ３２及びＢレジスタ３４にそれぞれ記
憶されたＡｔｔｉ数及びＢ指数を受入れる。これら両レ
ジスタの記憶内容は全加算器３６とｃｐ加算器３８とで
加算されて、積の組合せ指数が算出される。
Ａ及びＢの小数は、レジスタ４０．４２にそれぞれ与え
られることにより回路３０で組合わされる。これらレジ
スタの記憶内容は乗算器アレイ４４で乗算されて、乗算
結果は合計及びキャリーの形でｃｐ加算器４６に与えら
れる。ＣＰ加算器４６の出力は合計の形で出力され、正
規化／丸め回路４８に入力される。
回路４Ｂは小数を適当な桁送り、即ちシフトにより！、
ＸＸ・・・Ｘの形にし、積の指数にはこれに応じた変化
がなされる。
積の指数は次いで＾ＬＵ指数装置５０に入力され、積の
小数は＾ＬＵ小数装置５２に入力される。ＡＬＵ指数装
置５０内のＣＰ加算器５４はＩｔｉ指数（Ａ　Ｘ　Ｂ）
と新しい′＠！ＩＣの指数との間の差を算定する。この
差の大きさはレジスタ５６に入力され、符号はレジスタ
５Ｂに与えられる。レジスタ５８からの符号はいずれの
数が小さいかを決定するもので、装置５２のマルチプレ
クサ６０．６２への選択入力として用いられる。小さい
方のｔ行数の小数は右シフタ６４を介して与えられ、他
方の小数との整合がなされる。必要な桁送りの数はレジ
スタ５６からの合計数により決定される。次いで、二つ
の小数はＣＰ加算器６６において組合わされる。ＣＰ加
算器６６からの合計は優先エンコーダ６日に入力される
。優先エンコーダ６日は先行ゼロの数を決定し、これを
左シフタ７０に与えて小数は１．Ｘχ・・・Ｘの形にな
るまでシフトされる。必要なシフトの数はマルチプレク
サ７２を介してＣＰ加算器７４に入力され、ここで前記
のシフト数をレジスタ７６からの積１旨数と組合わせて
最終の指数値が出される。左シフタ７０からの小数は丸
め回路７５を介してＡＬＵの出力部に与えられる。
第１図の回路に組込み得る本発明の回路を第３図に示す
、指数乗算回路７７と小数乗算回路７９とが設けられて
いる。小数乗算器７９は二つの被乗数入力を受入れる一
対のレジスタ８０．８１を備えており、これらの入力は
アレイ８２で掛合わされる。図から分かるように、小数
乗算器７６は第２図のＣＰ加算器４６も正規化回路４８
も有していない、その代わり、小数の合計とキャリーと
が小数Ａ１０回路８４のマルチプレクサ８６．８８に与
えられるようになっている。
これらマルチプレクサの他の入力は本発明には関係ない
ので、図示されていない。
指数乗算器７７は第２図の指数乗算器２日と同様である
。一対のレジスタ９０．９２は二つの指数を全加算器９
４に与え、この全加算器９４の出力はｃｐ加算器９６に
与えられる。
指数ＡＬＵ回路９８はｃｐ加算器１００において積指数
と追加の数Ｃの指数とを組合わせる。大宮ｉｔ論理装置
１０２は出力をレジスタ１０４へ与えてマルチプレクサ
１０６へ選択入力させる。マルチプレクサ１０６は数Ｃ
の小数値又は０が全加算器１０８に与えられたか否かを
判断する。全加算器１０８はまた小数積の合計及びキャ
リーを受入れる。大宮ＨＡ理回路１０２は指数間に大き
な差があるが、または差が１゜０、−１又は−２の差で
あるかを判断し、この判断如何で数字の大量取消しの結
果となる。差が大きくない場合には、数Ｃの小数部分は
最初にシフトする必要なしに積小数の合計とキャリービ
ットとを組合わせることができる。従って、マルチプレ
クサ１０６の小数Ｃ入力は全加算器１０８に与えられ、
ここで前記積小数の合計及びキャリーと組合わされる。
全加算器１０８は三つの入力を変換して二つの出力とし
、これらの出力はｃｐ加算器１１０で加算されて、１ビ
ツト当たりｌ出力とされる。この結果はレジスタ１１２
に記憶され、優先エンコーダ１１４と左シフタ１１６と
に与えられる。優先エンコーダ＋１４と左送りシフタ１
１６とは第２図の回路５２と同し機能を行うもので、先
行ゼロの数を決定し、これに応じた小数のシフトを行う
。シフトの数はマルチプレクサ１１８を介してＣＰ加算
器１２０に与えられ、ここでレジスタ１２２からのｍｔ
ｈ数と組合わされる。小数ＡＬυ回路８０のこの左側デ
ータ経路は、従って、指数Ｃと積指数（Ａ　Ｘ　Ｂ）間
の差が１．０．−１又は−２である場合に用いられる。
前記以外の場合には、マルチプレクサ１２４及び１２６
から始まる右側データ経路が用いられる。この場合には
、マルチプレクサ１０６に０の入力が与えられ、従って
全加算器１０８とｃｐ加算器１１０は単に積小数の桁上
げ数と合計とを組合わせるだけとなる。ＣＰレジスタ１
１０から出力される組合わせ値は、Ｃ指数より大きい指
数を有する場合にマルチプレクサ１２４に与えられ、ま
たＣ指数より小さい指数を有する場合にはマルチプレク
サ１２６に与えられる。いずれの指数が大きいか小さい
かの判断はＣＰ加算器１１０により行われ、その相対的
大きさを示す符号がレジスタ１２．８に記憶され、この
レジスタから同符号が選択入力８３としてマルチプレク
サ１２４及び１２６へ与えられる。小さい方の小数は右
シフタ１３０において合計レジスタ１３２に記憶された
数だけ右シフトされる。レジスタ１３２はシフト数を指
数＾ＬＵ　９ＢのＣＰ加算器１００から入力している。
これら二つの数値はＣＰ加算器１３４で組合わされて右
側データ経路による動作を完了する。Ｃの小数値はレジ
スタ１３６を介してマルチプレクサ１２４及び１２６の
他方、即ちレジスタ１１２からの積合計により使用され
なかった方に入力される。
マルチプレクサ１３６は、右側データ経路または左側デ
ータ経路からの出力を丸め回路１３８に与える。
図から分かるように、本発明はＣＰ加算器と正規化／丸
め回路とを加算器から省略し、これにより全加算器１０
８とｃｐ加算器１１０とを介することなく乗算器からの
中間結果を小数ＡＬＵに直接与えるようにしている。従
って、第２図の優先エンコーダ６８と左シフタ７０をマ
ルチプレクサ６２．６６及び右シフタ６４と並列配置す
ることが可能となる。なお、指数比較のため追加論理が
若干必要とされる。
本発明により、乗・累算機能に要するサイクル数が減少
する反面、単一の乗算または加算に要するサイクル数が
増加する。しかし、この結果、第２図の従来技術におけ
るような演算の種類によって異なるサイクルタイムを用
いる必要がなくなり、演算の［Ｊｌに拘わらず３クロツ
クサイクルを用いることになるので、サイクルタイムの
均一化という利点が得られる。
当業者には十分理解できるように、本発明は、その精神
や基本的特徴から逸脱することなく、他の種類の態様で
具体化することが可能である。例えば、マルチプレクサ
１０６以外の回路を使用して小数Ｃを全加算器１０８へ
供給することができる。
従って、本発明の好適実施例の開示は、以下の請求の範
囲に記載された本発明の範囲を例示したものであって、
なんら制限するものではない。
【図面の簡単な説明】
第１図は本発明の構成を組込み得る３ボート型チツプの
ブロック図、第２図は従来の代表的な乗・累算器のブロ
ック図、第３図は本発明に従った乗算器／ＡＬＵ組合わ
せ装置のブロック図である。 １２．１４．１６・・・入力ポート２４・・・浮動点乗
算器２６・・・浮動点ＡＬＵ　　２８・・・ｍ数乗算器
　　３０・・・小数乗算器　３２．３４・・・レジスタ
　　３６・・・全加算器　　３８・・・キャリー伝＋１
（ＣＰ）加算器　４０．４２・・・レジスタ４４・・・
乗算器アレイ　　４６・・・キャリー伝播加算器４８・
・・正規化／丸め回路　　５０・・・ＡＬＬＩ指数装置
５２・・・ＡＬＵ小数装置５４・・・キャリー伝播加算
器５６、５８・・・レジスタ　６０．６２・・・マルチ
プレクサ６４・・・右シフタ　　６６・・・キャリー伝
播加算器６８・・・優先エンコーダ　　７０・・・左シ
フタ　　７２・・・マルチプレクサ　　７４・・・キャ
リー伝播加算器７５・・・丸め回路　　７６・・・レジ
スタ　　７７・・・指数乗算回路　　７９・・・小数乗
算回路　８０．８１・・・レジスタ８２・・・乗算器ア
レイ　　８４・・・小数＾ＬＵ回路　８６．８８・・・
マルチプレクサ　９０．９２・・・レジスタ　　９４・
・・全加算器　　９６・・・キャリー伝播加算器　　９
８・・・指数ＡＬ［ｌ　＠路　１００・・・キャリー伝
播加算器　１０２・・・大宮ｆ２論理装置１０４・・・
レジスタ　１０６・・・マルチプレクサ　１０Ｂ・・・
全加算器１１０・・・キャリー伝播加算器　１１２・・
・レジスタ　＋１４・・・優先エンコーダ１１６・・・
左シフタ　１１８・・・マルチプレクサ　１２０・・・
キャリー伝播加算器　１２２・・・レジスタ　１２４．
１２６・・・マルチプレクサ　１３０・・・右シフタ　
１３２・・・合計レジスタ　１３４・・・キャリー伝播
加算器　１３６・・・レジスタ　１３８・・・丸め回路

Claims (1)

  1. 【特許請求の範囲】 １、ａ）第一の浮動小数点数に第二の浮動小数点数を乗
    じて合計及びキャリーの形の未正 規化積小数と積指数とを与えるステップと、ｂ）前記積
    指数と第三の浮動小数点数との間の差を決定するステッ
    プと、 ｃ）前記の差が第一の値である場合、まず前記積小数の
    合計及びキャリービットを組合 わせて合計の形の合計積小数を与え、この 後前記合計積小数を前記第三の数の小数と 組合わせるステップと、 ｄ）前記の差が第二の数値である場合、前記積小数の合
    計及びキャリービットを前記第 三の数の前記小数と同時に組合わせて組合 わせ小数を算出するステップと を含むことを特徴とする浮動小数点数の乗算及び加算又
    は減算を行う方法。 ２、前記第二の数値は、１．０、−１又は−２の内の一
    つであり、前記第一の数値がそれら以外である請求項１
    に記載の方法。 ３、前記ステップｃ）は更に、 前記積指数と前記第三の数の指数との内の 小さい方の指数を決定するステップと、 前記の以後の組合せのステップに先立ち、 前記積小数と前記第三の数の小数との内の前記の小さい
    方の指数を有する方を前記の差に対応する数だけ右にシ
    フトするステップを含むと共に、前記の以後の組合せの
    ステップにおいては前記積小数と前記第三の数の小数と
    のキャリー伝播加算を行うこと を含む請求範囲１に記載の方法。 ４、前記ステップｄ）は更に、 前記組合わせ小数の優先コード化を行って 先行ゼロの数を決定するステップと、 前記組合わせ小数を前記先行ゼロの数に等 しい数だけ左シフトするステップと を含む請求範囲１に記載の方法。 ５、前記ステップｄ）は更に、前記先行ゼロの数を前記
    積指数に加算することを含む請求範囲４に記載の方法。 ６、ａ）第一の浮動小数点数に第二の浮動小数点数を乗
    じて合計及びキャリーの形の未正 規化積小数と積指数とを与えるステップと、ｂ）前記積
    指数と第三の浮動小数点数との間の差を決定するステッ
    プと、 ｃ）前記の差が１、０、−１又は−２以外の場合、ｉ）
    前記積指数と前記第三の数の指数との 内の小さい方の指数を決定するステップ と、 ｉｉ）前記積小数と前記第三の数の小数との内の前記小
    さい方の指数を有する方を前 記の差に対応する数だけ右シフトするス テップと、 ｉｉｉ）前記積小数と前記第三の数の小数とのキャリー
    伝播加算を行うステップと、 ｄ）前記の差が１、０、−１又は−２である場合、ｉ）
    前記積小数の合計及びキャリービット を前記第三の数の前記小数と同時に組合 せて組合わせ小数を与えるステップと、 ｉｉ）前記組合わせ小数の優先コード化を行って先行ゼ
    ロの数を決定するステップと、 ｉｉｉ）前記組合わせ小数を前記先行ゼロの数に等しい
    数だけ左シフトするステップと、 ｉｖ）前記先行ゼロの数を前記積指数に加算するステッ
    プと を含むことを特徴とする浮動小数点数の乗算及び加算又
    は減算を行う方法。 ７、第一の浮動小数点数に第二の浮動小数点数を乗じて
    合計及びキャリーの形の未正規化積小数と積指数とを与
    える手段と、 前記積指数と第三の浮動小数点数の指数と の差を決定する手段と、 前記の差が第一の数値である場合、まず前 記積小数の合計及びキャリービットを組合わせて合計の
    形で合計積小数を算出し、この後前記合計小数と前記第
    三の数の小数とを組合わせる手段と、 前記の差が第二の数値である場合、前記積 小数の合計及びキャリービットを前記第三の数の前記小
    数と同時に組合わせて組合わせ小数を算出する手段と を備えたことを特徴とする浮動小数点数の 乗算及び加算又は減算を行う装置。 ８、前記第二の数値は、１、０、−１又は−２の内の一
    つであり、前記第一の数値がそれら以外の数である請求
    項７に記載の装置。 ９、前記のまず組合わせを行う手段は更に、前記積指数
    と前記第三の数の指数との内の 小さい方の指数を決定する手段と、 前記積小数と前記第三の数の小数との内の 前記の小さい方の指数を有する方を前記の差に対応する
    数だけ右シフトする手段と、 前記積小数と前記第三の数の小数とのキャ リー伝播加算を行う手段と を含む請求項７に記載の装置。 １０、合計及び桁上げ数の形の第一の浮動小数点数と合
    計の形の第二の浮動小数点数との加算を行う算術論理演
    算装置において、 前記第一の浮動小数点数の合計及びキャリ ービットと前記第二の浮動小数点数のビットの各入力に
    連結された全加算器と、 前記全加算器の一つの出力に連結された第 一のキャリー伝播加算器と、 該キャリー伝播加算器の一つの出力に連結 された第一及び第二のデータ経路と、 前記第二のデータ経路に連結された第一の 入力と前記第二の数の前記入力に連結された第二の入力
    とを有する第二のキャリー伝播加算器と を備えたことを特徴とする算術論理演算装 置。 １１、前記第一のキャリー伝播加算器と前記第二のキャ
    リー伝播加算器との間に連結された第一及び第二のマル
    チプレクサと、 前記第二のマルチプレクサと前記第二のキ ャリー伝播加算器との間に連結された右シフタ回路と を更に備えた請求項１０に記載の算術論理演算装置。 １２、前記第一のデータ経路は、前記第一のキャリー伝
    播加算器に連結された一つの入力を有する優先エンコー
    ダと、該優先エンコーダの一つの出力に連結された一つ
    の入力を有する左シフタ回路とを備えた請求項１０に記
    載の算術論理演算装置。 １３、積指数と前記第二の数の指数とを受入れるべく連
    結された入力を有する第三のキャリー伝播加算器と、 前記第三のキャリー伝播加算器の出力に連 結され、前記指数間の差が１、０、−１又は−２である
    場合に、第一の値を有する出力を与える大容量論理装置
    と、 前記全加算器に連結された出力と、前記第 二の数の小数と０とをそれぞれ受入れるべく連結された
    第一及び第二の入力とをそれぞれ有し、また前記大容量
    論理装置の前記第一の数値が第二の数の入力を選択し、
    前記大容量論理装置の第二の数値が前記０の入力を選択
    するように前記大容量論理装置に連結された選択入力部
    と を更に備えた請求項１０に記載の算術論理演算装置。
JP63219605A 1987-09-01 1988-08-31 乗算及び算術論理演算機能を組合わせて使用する浮動小数点ユニット Granted JPH01112332A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US92,023 1987-09-01
US07/092,023 US4866652A (en) 1987-09-01 1987-09-01 Floating point unit using combined multiply and ALU functions

Publications (2)

Publication Number Publication Date
JPH01112332A true JPH01112332A (ja) 1989-05-01
JPH0542013B2 JPH0542013B2 (ja) 1993-06-25

Family

ID=22230920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63219605A Granted JPH01112332A (ja) 1987-09-01 1988-08-31 乗算及び算術論理演算機能を組合わせて使用する浮動小数点ユニット

Country Status (2)

Country Link
US (1) US4866652A (ja)
JP (1) JPH01112332A (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2695178B2 (ja) * 1988-03-11 1997-12-24 富士通株式会社 演算回路
US4969118A (en) * 1989-01-13 1990-11-06 International Business Machines Corporation Floating point unit for calculating A=XY+Z having simultaneous multiply and add
EP0537205B1 (de) * 1990-07-04 1994-08-31 Siemens Aktiengesellschaft Anordnung zur emulation neuronaler netze und verfahren zu ihrem betrieb
JPH04127364A (ja) * 1990-09-19 1992-04-28 Nec Corp 積和算器
JPH04165530A (ja) * 1990-10-30 1992-06-11 Nec Corp 浮動小数点乗算装置
US5245564A (en) * 1991-05-10 1993-09-14 Weitek Corporation Apparatus for multiplying operands
US6441842B1 (en) * 1992-02-19 2002-08-27 8×8, Inc. Video compression/decompression processing and processors
US5375078A (en) * 1992-12-15 1994-12-20 International Business Machines Corporation Arithmetic unit for performing XY+B operation
KR0152169B1 (ko) * 1994-06-07 1998-10-15 모리시다 요이치 프라이어리티, 인코더
US5687340A (en) * 1995-05-16 1997-11-11 Hewlett-Packard Company Reduced area floating point processor control logic utilizing a decoder between a control unit and the FPU
US5844830A (en) * 1996-08-07 1998-12-01 Sun Microsystems, Inc. Executing computer instrucrions by circuits having different latencies
US7242414B1 (en) 1999-07-30 2007-07-10 Mips Technologies, Inc. Processor having a compare extension of an instruction set architecture
US6732259B1 (en) 1999-07-30 2004-05-04 Mips Technologies, Inc. Processor having a conditional branch extension of an instruction set architecture
US6714197B1 (en) 1999-07-30 2004-03-30 Mips Technologies, Inc. Processor having an arithmetic extension of an instruction set architecture
US6697832B1 (en) * 1999-07-30 2004-02-24 Mips Technologies, Inc. Floating-point processor with improved intermediate result handling
US6631392B1 (en) 1999-07-30 2003-10-07 Mips Technologies, Inc. Method and apparatus for predicting floating-point exceptions
US6912559B1 (en) 1999-07-30 2005-06-28 Mips Technologies, Inc. System and method for improving the accuracy of reciprocal square root operations performed by a floating-point unit
US7346643B1 (en) * 1999-07-30 2008-03-18 Mips Technologies, Inc. Processor with improved accuracy for multiply-add operations
US6745318B1 (en) * 1999-08-18 2004-06-01 Sanjay Mansingh Method and apparatus of configurable processing
US6571266B1 (en) * 2000-02-21 2003-05-27 Hewlett-Packard Development Company, L.P. Method for acquiring FMAC rounding parameters
US6996596B1 (en) 2000-05-23 2006-02-07 Mips Technologies, Inc. Floating-point processor with operating mode having improved accuracy and high performance
US7543013B2 (en) 2006-08-18 2009-06-02 Qualcomm Incorporated Multi-stage floating-point accumulator
US8161090B2 (en) * 2008-12-05 2012-04-17 Crossfield Technology LLC Floating-point fused add-subtract unit
US9329936B2 (en) 2012-12-31 2016-05-03 Intel Corporation Redundant execution for reliability in a super FMA ALU

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141034A (ja) * 1984-12-14 1986-06-28 Hitachi Ltd 演算結果限界割出し装置

Also Published As

Publication number Publication date
JPH0542013B2 (ja) 1993-06-25
US4866652A (en) 1989-09-12

Similar Documents

Publication Publication Date Title
JPH01112332A (ja) 乗算及び算術論理演算機能を組合わせて使用する浮動小数点ユニット
US8078660B2 (en) Bridge fused multiply-adder circuit
EP0976027B1 (en) ARITHMETIC PROCESSOR combining finite field arithmetic and modular integer arithmetic
US7395304B2 (en) Method and apparatus for performing single-cycle addition or subtraction and comparison in redundant form arithmetic
US6751644B1 (en) Method and apparatus for elimination of inherent carries
US5245564A (en) Apparatus for multiplying operands
US5963461A (en) Multiplication apparatus and methods which generate a shift amount by which the product of the significands is shifted for normalization or denormalization
US4969118A (en) Floating point unit for calculating A=XY+Z having simultaneous multiply and add
US6401194B1 (en) Execution unit for processing a data stream independently and in parallel
US8990282B2 (en) Apparatus and method for performing fused multiply add floating point operation
EP0849664A2 (en) Apparatus for computing transcendental functions quickly
US6115729A (en) Floating point multiply-accumulate unit
US5892698A (en) 2's complement floating-point multiply accumulate unit
US20100125621A1 (en) Arithmetic processing device and methods thereof
EP0356153B1 (en) Radix-2**n divider method and apparatus using overlapped quotient bit selection and concurrent quotient rounding and correction
US20130282784A1 (en) Arithmetic processing device and methods thereof
Quinnell et al. Bridge floating-point fused multiply-add design
US5790444A (en) Fast alignment unit for multiply-add floating point unit
US20050228844A1 (en) Fast operand formatting for a high performance multiply-add floating point-unit
KR100317767B1 (ko) 부동 소수점 2진 4 워드 포맷 승산 명령 유닛
US6826588B2 (en) Method and apparatus for a fast comparison in redundant form arithmetic
US6182105B1 (en) Multiple-operand addition with intermediate saturation
US5119325A (en) Multiplier having a reduced number of partial product calculations
Ercegovac et al. On-line scheme for normalizing a 3-D vector
SU1024910A1 (ru) Матричное вычислительное устройство

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080625

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 16

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 16