JPH01108753A - 光電半導体装置 - Google Patents
光電半導体装置Info
- Publication number
- JPH01108753A JPH01108753A JP62265758A JP26575887A JPH01108753A JP H01108753 A JPH01108753 A JP H01108753A JP 62265758 A JP62265758 A JP 62265758A JP 26575887 A JP26575887 A JP 26575887A JP H01108753 A JPH01108753 A JP H01108753A
- Authority
- JP
- Japan
- Prior art keywords
- light
- semiconductor chip
- molded body
- lead frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 107
- 239000011347 resin Substances 0.000 claims abstract description 27
- 229920005989 resin Polymers 0.000 claims abstract description 27
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000000465 moulding Methods 0.000 abstract description 38
- 229920003023 plastic Polymers 0.000 abstract description 28
- 239000004033 plastic Substances 0.000 abstract description 27
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 11
- 238000007789 sealing Methods 0.000 abstract description 3
- 230000005540 biological transmission Effects 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 6
- 230000005693 optoelectronics Effects 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 238000001721 transfer moulding Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000001746 injection moulding Methods 0.000 description 3
- 239000003973 paint Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000004836 Glue Stick Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプラスチックパッケージ内に光電素子が作り込
まれた半導体チップを収納、封止してなる光電半導体装
置に関する。
まれた半導体チップを収納、封止してなる光電半導体装
置に関する。
上記の光電素子としては、よ゛く知られているようにフ
ォトダイオードや電荷蓄積形のＣＯＤ素子等があり、い
ずれも単一ないしは複数個の光電素子からなる個別素子
の形ばかりではなく、付属の電子回路と複合化された形
で半導体チップ内に作り込まれることが多くなって来て
いる。かがる個別化ないしは複合化光電素子を何らがの
用途に適用するに際しては、光電素子が作り込まれた半
導体チップを前述のようにプラスチックパッケージ内に
収納しておくのが便利であり、光電素子への受光を可能
にするためこのプラスチックパッケージにはふつう透明
ないしは透光性の樹脂が用いられる。かかるプラスチッ
クパッケージ内に半導体チップを収納、封止するには、
従来から個別半導体装置や集積回路装置に用いられてい
るリードフレームを用いるのが製作上有利であり、半導
体チップをリードフレームのいわゆるダイパッドに取り
付け、そのリードとの接続を済ませた上で、透光性樹脂
をトランスファモールド法や射出成形法により半導体チ
ップを包み込むように成形してプラスチックパッケージ
とする。第４図はかかる従来技術による光電半導体装置
を断面図の形で示すものである。
ォトダイオードや電荷蓄積形のＣＯＤ素子等があり、い
ずれも単一ないしは複数個の光電素子からなる個別素子
の形ばかりではなく、付属の電子回路と複合化された形
で半導体チップ内に作り込まれることが多くなって来て
いる。かがる個別化ないしは複合化光電素子を何らがの
用途に適用するに際しては、光電素子が作り込まれた半
導体チップを前述のようにプラスチックパッケージ内に
収納しておくのが便利であり、光電素子への受光を可能
にするためこのプラスチックパッケージにはふつう透明
ないしは透光性の樹脂が用いられる。かかるプラスチッ
クパッケージ内に半導体チップを収納、封止するには、
従来から個別半導体装置や集積回路装置に用いられてい
るリードフレームを用いるのが製作上有利であり、半導
体チップをリードフレームのいわゆるダイパッドに取り
付け、そのリードとの接続を済ませた上で、透光性樹脂
をトランスファモールド法や射出成形法により半導体チ
ップを包み込むように成形してプラスチックパッケージ
とする。第４図はかかる従来技術による光電半導体装置
を断面図の形で示すものである。
この第４図において、光電素子１１が作り込まれた半導
体チップｌＯはリードフレーム２０を構成するダイパッ
ド２１上に接着やはんだ付けにより取り付けられ、リー
ドフレームの複数個のり−ド２２とそれぞれボンディン
グ線１４等の手段で接続される。
体チップｌＯはリードフレーム２０を構成するダイパッ
ド２１上に接着やはんだ付けにより取り付けられ、リー
ドフレームの複数個のり−ド２２とそれぞれボンディン
グ線１４等の手段で接続される。
プラスチックパッケージ１は透明な例えばエポキシ樹脂
からなり、通常の例えばトランスファモールド法により
リード２２を図示のように外部に突出させるように成形
される。光りは透明なプラスチックパッケージｌを介し
て光電素子１１により受光され、それからの光電信号が
直接にあるいは複合化半導体装置の場合は半導体チップ
ＩＯ内の付属電子回路を介してリード２２から取り出さ
れる。
からなり、通常の例えばトランスファモールド法により
リード２２を図示のように外部に突出させるように成形
される。光りは透明なプラスチックパッケージｌを介し
て光電素子１１により受光され、それからの光電信号が
直接にあるいは複合化半導体装置の場合は半導体チップ
ＩＯ内の付属電子回路を介してリード２２から取り出さ
れる。
ところが、第４図のように透光性樹脂からなるプラスチ
ックパッケージ内に収納された光電半導体装置では、光
電素子１１がプラスチックパッケージｌの表面１ａから
の正規の光りを受けるだけでなく、その裏面１ｂから侵
入して表面１ａで反射される迷光ＳＬをも受けるので、
誤った光電信号がこの半導体装置から発しられることが
ある。かかる迷光ＳＬが光電素子１１に混入すると、光
電素子が個別素子である場合にはその光電信号値に誤差
が含まれることになり、光電素子がイメージセンサであ
る場合にはその光電信号群としての映像信号が正しい映
像を示さなくなる。
ックパッケージ内に収納された光電半導体装置では、光
電素子１１がプラスチックパッケージｌの表面１ａから
の正規の光りを受けるだけでなく、その裏面１ｂから侵
入して表面１ａで反射される迷光ＳＬをも受けるので、
誤った光電信号がこの半導体装置から発しられることが
ある。かかる迷光ＳＬが光電素子１１に混入すると、光
電素子が個別素子である場合にはその光電信号値に誤差
が含まれることになり、光電素子がイメージセンサであ
る場合にはその光電信号群としての映像信号が正しい映
像を示さなくなる。
この解決手段としては、配線基板等に実装後の光電半導
体装置に正規の光りの取り入れ部を除いて遮光を施して
やることができるが、遮光構造が必ずしも簡単でなく、
しかも正規の入射光りがプラスチックパッケージ１の表
面１ａで散乱されて裏面１ｂの方に回り込んで迷光ＳＬ
となりやすいので、完全な遮光を達しにくい問題が残る
。また、プラスチックパッケージ１の裏面１ｂを例えば
黒色の遮光性塗料で覆うこともできるが、塗膜をよほど
厚くしない限り充分な遮光効果が得られにり（、塗膜を
厚（するとり一ド２への塗料の付着などの問題が生じて
配線基板等への実装上で支障が生じやすい、また、プラ
スチックパッケージ内部が散乱光で満たされやすいので
、いわばプラスチックパッケージ内部の迷光ＳＬによっ
て光電信号が惑わされることも生じ得る。
体装置に正規の光りの取り入れ部を除いて遮光を施して
やることができるが、遮光構造が必ずしも簡単でなく、
しかも正規の入射光りがプラスチックパッケージ１の表
面１ａで散乱されて裏面１ｂの方に回り込んで迷光ＳＬ
となりやすいので、完全な遮光を達しにくい問題が残る
。また、プラスチックパッケージ１の裏面１ｂを例えば
黒色の遮光性塗料で覆うこともできるが、塗膜をよほど
厚くしない限り充分な遮光効果が得られにり（、塗膜を
厚（するとり一ド２への塗料の付着などの問題が生じて
配線基板等への実装上で支障が生じやすい、また、プラ
スチックパッケージ内部が散乱光で満たされやすいので
、いわばプラスチックパッケージ内部の迷光ＳＬによっ
て光電信号が惑わされることも生じ得る。
本発明はかかる問題点を解消して、プラスチックパッケ
ージの裏面側から迷光が光電素子に混入するのを確実に
防止でき、かつ比較的簡単な工程で製作することが可能
な光電半導体装置を得ることも目的とする。
ージの裏面側から迷光が光電素子に混入するのを確実に
防止でき、かつ比較的簡単な工程で製作することが可能
な光電半導体装置を得ることも目的とする。
この目的は本発明によれば、光電半導体装置を光電素子
が作り込まれた半導体チップと、半導体チップが取り付
けられるダイパッドと半導体チップを外部と接続するリ
ードとを備えた金属板からなるリードフレームと、リー
ドフレームの半導体チップが取り付けられる側とは反対
の裏側の全面を覆う遮光性樹脂からなる遮光成形体と、
リードフレームの表側の半導体チップの受光部を覆い半
導体チップとそのリードとの接続部を埋め込む透光性樹
脂からなる透光成形体とで構成し、遮光成形体と透光成
形体とからなる二重成形体により半導体チップ、リード
フレームのグイパッドおよびリードフレームのリードの
半導体チップとの接続部を包み込み封止することによっ
て達成される。
が作り込まれた半導体チップと、半導体チップが取り付
けられるダイパッドと半導体チップを外部と接続するリ
ードとを備えた金属板からなるリードフレームと、リー
ドフレームの半導体チップが取り付けられる側とは反対
の裏側の全面を覆う遮光性樹脂からなる遮光成形体と、
リードフレームの表側の半導体チップの受光部を覆い半
導体チップとそのリードとの接続部を埋め込む透光性樹
脂からなる透光成形体とで構成し、遮光成形体と透光成
形体とからなる二重成形体により半導体チップ、リード
フレームのグイパッドおよびリードフレームのリードの
半導体チップとの接続部を包み込み封止することによっ
て達成される。
かかる零発゛明による光電半導体装置の製作に当たって
は、まずリードフレームの裏側から遮光成形体を成形し
、次に半導体チップをリードフレームのグイパッドに取
り付けてそのリードとの接続を済ませた上で、リードフ
レームの表側から透光成形体を成形するのが製作を容易
にする上で有利である。また、リードフレームの表側の
プラスチックパッケージの周面からの迷光をも遮光する
上では、裏側から成形される遮光成形体をその周縁部か
らリードフレームの表側に突出させて遮光性の壁部をプ
ラスチックパッケージの周面に沿って形成させるのが有
利である。
は、まずリードフレームの裏側から遮光成形体を成形し
、次に半導体チップをリードフレームのグイパッドに取
り付けてそのリードとの接続を済ませた上で、リードフ
レームの表側から透光成形体を成形するのが製作を容易
にする上で有利である。また、リードフレームの表側の
プラスチックパッケージの周面からの迷光をも遮光する
上では、裏側から成形される遮光成形体をその周縁部か
らリードフレームの表側に突出させて遮光性の壁部をプ
ラスチックパッケージの周面に沿って形成させるのが有
利である。
（作用〕
本発明は上記の構成かられかるように、遮光成形体をリ
ードフレームの裏側の全面を少なくとも覆うように成形
することにより、プラスチックパッケージの裏側からの
迷光の侵入を完全に防止しながら、リードフレームの表
側では透光成形体によって半導体チップの受光部を覆う
ことにより、光電素子がこの透光成形体を通して受光で
きるようにするものである。これら遮光成形体と透光成
形体とからなる二重成形では、画成形体の割り振りを比
較的自由に選択できるが、本発明では透光成形体を半導
体チップの受光部を覆うだけでなく、上記構成にいうよ
うに半導体チップとそのリードとの接続部をも同時に埋
め込むように画成形体を割り振ることにより、成形を容
易かつ確実にするとともに最も外気の影響を受けやすい
半導体チップとそのリードとの接続部を同じ樹脂内に埋
め込んで封止を完全にする。従って本発明では、前述の
ように半導体チップが取り付けられていないリードフレ
ームの裏側から遮光成形体をまず成形し、ついで半導体
チップをグイパッドに取り付けかつリードと接続した上
リードフレームの表側から透光成形体を成形することが
でき、あろいは逆にリードフレームに半導体チップを取
り付けてそのリードとの接続を済ませた上で、まず透光
成形体をリードフレームの表側から成形し、続いてリー
ドフレームの裏側から遮光成形体を成形することもでき
るが、いずれの場合にも半導体チップとそのリードとの
接続部は常に透光成形体の成形時にその中に埋め込まれ
る。
ードフレームの裏側の全面を少なくとも覆うように成形
することにより、プラスチックパッケージの裏側からの
迷光の侵入を完全に防止しながら、リードフレームの表
側では透光成形体によって半導体チップの受光部を覆う
ことにより、光電素子がこの透光成形体を通して受光で
きるようにするものである。これら遮光成形体と透光成
形体とからなる二重成形では、画成形体の割り振りを比
較的自由に選択できるが、本発明では透光成形体を半導
体チップの受光部を覆うだけでなく、上記構成にいうよ
うに半導体チップとそのリードとの接続部をも同時に埋
め込むように画成形体を割り振ることにより、成形を容
易かつ確実にするとともに最も外気の影響を受けやすい
半導体チップとそのリードとの接続部を同じ樹脂内に埋
め込んで封止を完全にする。従って本発明では、前述の
ように半導体チップが取り付けられていないリードフレ
ームの裏側から遮光成形体をまず成形し、ついで半導体
チップをグイパッドに取り付けかつリードと接続した上
リードフレームの表側から透光成形体を成形することが
でき、あろいは逆にリードフレームに半導体チップを取
り付けてそのリードとの接続を済ませた上で、まず透光
成形体をリードフレームの表側から成形し、続いてリー
ドフレームの裏側から遮光成形体を成形することもでき
るが、いずれの場合にも半導体チップとそのリードとの
接続部は常に透光成形体の成形時にその中に埋め込まれ
る。
上述の遮光成形体と透光成形体の成形はいずれもトラン
スファモールド法や射出成形法によろのが作業能率上有
利で、画成形体用の樹脂としては成形法に合いかつ封止
効果の高い樹脂として例えばエポキシ樹脂系のものを用
いる０本発明では画成形体の二重成形が必要なので、成
形作業はどうしても２工程になってしまうが、画成形工
程を通じて光電半導体装置は常にリードフレームに担持
されているので、その成形金型への出し入れが簡単で、
金型への挿入位置も高精度を保つことができる。また従
来どおり１個のリードフレームに数個から数十個の光電
半導体装置を担持させることができ、１個の金型で同程
度の個数のリードフレーム上の多数の光電半導体装置を
同時成形することができるので、成形能率を充分高（保
つことができる。
スファモールド法や射出成形法によろのが作業能率上有
利で、画成形体用の樹脂としては成形法に合いかつ封止
効果の高い樹脂として例えばエポキシ樹脂系のものを用
いる０本発明では画成形体の二重成形が必要なので、成
形作業はどうしても２工程になってしまうが、画成形工
程を通じて光電半導体装置は常にリードフレームに担持
されているので、その成形金型への出し入れが簡単で、
金型への挿入位置も高精度を保つことができる。また従
来どおり１個のリードフレームに数個から数十個の光電
半導体装置を担持させることができ、１個の金型で同程
度の個数のリードフレーム上の多数の光電半導体装置を
同時成形することができるので、成形能率を充分高（保
つことができる。
以下、第１図から第３図を参照しながら本発明の詳細な
説明する。第１図は前述のように遮光成形体３０が壁部
３１を備える本発明による光電半導体装置の実施例の断
面図であり、第２図はその製作工程中の状態を示し、第
３図はリードフレームの構造例を示すものである。
説明する。第１図は前述のように遮光成形体３０が壁部
３１を備える本発明による光電半導体装置の実施例の断
面図であり、第２図はその製作工程中の状態を示し、第
３図はリードフレームの構造例を示すものである。
第１図において、光電素子１１が作り込まれた半導体チ
ップ１０は前の第４図と同様にリードフレームのグイパ
ッド２１上に接着剤１４やはんだにより取り付けられ、
複数個のリード２２とボンディング線４１を介してそれ
ぞれ接続されている。遮光成形体３０はリードフレーム
の図では下側に当たる裏側から例えば黒色のエポキシ樹
脂である遮光性樹脂をトランスフ１モールド法等により
成形したもので、図示のようにリードフレームの裏側の
全面を覆うとともに、この実施例ではこの遮光成形部か
ら壁部３１がリードフレームの表側に突出されて、半導
体チップ１０とリード２２とのその接続部を側面から囲
んでいる。透光成形体５０は例えば透明なエポキシ樹脂
である透光性樹脂を壁部３１により囲まれた内部を充填
するように成形したもので、その中に半導体チップ１０
とそのリード２１との接続部であるボンディング線４１
とが埋め込まれる。この実施例では透光成形体５０は遮
光成形体３０の壁部３１の上面にご（薄くかぶさゐよう
に成形され、壁部３１の高さがボンディング線４１のリ
ープの高さとほぼ同程度とされているので、半導体チッ
プｌＯの光電素子１１はｌ■前後の比較的薄い透光性樹
脂によって覆われている。なお、リード２２はリードフ
レームから分離後に折り曲げられた状態で示されている
ことを理解されたい。
ップ１０は前の第４図と同様にリードフレームのグイパ
ッド２１上に接着剤１４やはんだにより取り付けられ、
複数個のリード２２とボンディング線４１を介してそれ
ぞれ接続されている。遮光成形体３０はリードフレーム
の図では下側に当たる裏側から例えば黒色のエポキシ樹
脂である遮光性樹脂をトランスフ１モールド法等により
成形したもので、図示のようにリードフレームの裏側の
全面を覆うとともに、この実施例ではこの遮光成形部か
ら壁部３１がリードフレームの表側に突出されて、半導
体チップ１０とリード２２とのその接続部を側面から囲
んでいる。透光成形体５０は例えば透明なエポキシ樹脂
である透光性樹脂を壁部３１により囲まれた内部を充填
するように成形したもので、その中に半導体チップ１０
とそのリード２１との接続部であるボンディング線４１
とが埋め込まれる。この実施例では透光成形体５０は遮
光成形体３０の壁部３１の上面にご（薄くかぶさゐよう
に成形され、壁部３１の高さがボンディング線４１のリ
ープの高さとほぼ同程度とされているので、半導体チッ
プｌＯの光電素子１１はｌ■前後の比較的薄い透光性樹
脂によって覆われている。なお、リード２２はリードフ
レームから分離後に折り曲げられた状態で示されている
ことを理解されたい。
この実施例では、図かられかるように遮光成形体３０と
透光成形体５０とからなるプラスチックパッケージの裏
面からの迷光は完全に遮断されているほか、プラスチッ
クパッケージの周面からの迷光の侵入もほぼ完全に防止
されている。壁部３１はこの周面からの迷光の侵入防止
のほか、遮光成形体３０と透光成形体５０との接合界面
から侵入しやすい外部からの湿気に対する抵抗を極力増
加させる役目を兼ねている。外部からの入射光りが光電
素子１１とその近傍に与えられたとき、余分の光が散乱
されて透光成形体１０内の迷光になりやすいが、遮光成
形体３０とその壁部３１はこの内部迷光を吸収する効果
を有し、また光電素子１１上の透光性樹脂の厚みを前述
のように比較的小さ（することによりこの内部迷光の光
電素子１１への侵入を少なくすることができる。
透光成形体５０とからなるプラスチックパッケージの裏
面からの迷光は完全に遮断されているほか、プラスチッ
クパッケージの周面からの迷光の侵入もほぼ完全に防止
されている。壁部３１はこの周面からの迷光の侵入防止
のほか、遮光成形体３０と透光成形体５０との接合界面
から侵入しやすい外部からの湿気に対する抵抗を極力増
加させる役目を兼ねている。外部からの入射光りが光電
素子１１とその近傍に与えられたとき、余分の光が散乱
されて透光成形体１０内の迷光になりやすいが、遮光成
形体３０とその壁部３１はこの内部迷光を吸収する効果
を有し、また光電素子１１上の透光性樹脂の厚みを前述
のように比較的小さ（することによりこの内部迷光の光
電素子１１への侵入を少なくすることができる。
つぎに、第２図により本発明による光電半導体装置の製
作工程を説明する前に、理解を容易にするため第３図を
参照しながら本発明の実施に適するリードフレーム２０
の構造例をまず説明する。
作工程を説明する前に、理解を容易にするため第３図を
参照しながら本発明の実施に適するリードフレーム２０
の構造例をまず説明する。
第３図のリードフレーム２０は比較的薄手の金属板から
プレスにより切り出されたもので、図の上下の水平辺２
０ａ、 ２０ｂと両者を連結する複数の垂直辺２０ｃに
より連続した複数個の枠が形成されており、各枠が１個
の半導体装置に振り当てられる。
プレスにより切り出されたもので、図の上下の水平辺２
０ａ、 ２０ｂと両者を連結する複数の垂直辺２０ｃに
より連続した複数個の枠が形成されており、各枠が１個
の半導体装置に振り当てられる。
半導体チップが取り付けられるグイバンド２１はこの枠
の中央部に２個の支え２０ｄを介して水平辺２０ａ。
の中央部に２個の支え２０ｄを介して水平辺２０ａ。
２０ｂにより支承されており、その両側に多数個のり一
ド２２が並んで垂直辺２０ｃから突出して設けられてい
る。連結辺２０ｅはこれらのり一ド２２を中途で相互に
連結するものでその両端は水平辺２０ａ、２０ｂにより
支承されている。ＦＭには半導体チップ１０がグイパッ
ド２１上に取り付けられた状態で示されており、この実
施例ではその受光部１０ａはその中央部に位置し、その
接続パッド１２は左右の両辺に並べて設けられ、リード
２２の先端とボンディング線４１を介して接続されてい
る。また、この実施例では正規の受光部１０ｍ以外に光
が当たると支障が生じやすいので、受光部１０ｍと接続
パッド１２を除く半導体チップｌＯの表面は薄いアルミ
の膜である遮光膜１３により覆われている。この図には
さらに遮光成形体３０が成形される部分が部分ハンチン
グを施して示されており、図かられかるように遮光成形
体３０は水平辺２０ａ、２０ｂと２個の連結辺２０ｅに
より囲まれた部分に成形される。おな、この遮光成形体
３０と透光成形体５０との成形の完了後に、グイパッド
２１とその支え２０ｄおよびリード２２を除くリードフ
レームのすべての部分は切り離される。
ド２２が並んで垂直辺２０ｃから突出して設けられてい
る。連結辺２０ｅはこれらのり一ド２２を中途で相互に
連結するものでその両端は水平辺２０ａ、２０ｂにより
支承されている。ＦＭには半導体チップ１０がグイパッ
ド２１上に取り付けられた状態で示されており、この実
施例ではその受光部１０ａはその中央部に位置し、その
接続パッド１２は左右の両辺に並べて設けられ、リード
２２の先端とボンディング線４１を介して接続されてい
る。また、この実施例では正規の受光部１０ｍ以外に光
が当たると支障が生じやすいので、受光部１０ｍと接続
パッド１２を除く半導体チップｌＯの表面は薄いアルミ
の膜である遮光膜１３により覆われている。この図には
さらに遮光成形体３０が成形される部分が部分ハンチン
グを施して示されており、図かられかるように遮光成形
体３０は水平辺２０ａ、２０ｂと２個の連結辺２０ｅに
より囲まれた部分に成形される。おな、この遮光成形体
３０と透光成形体５０との成形の完了後に、グイパッド
２１とその支え２０ｄおよびリード２２を除くリードフ
レームのすべての部分は切り離される。
第２図（ａ）は遮光成形体３０の成形後に上下の金型６
１．６２が開かれ、ノンクアウトピン６３によってリー
ドフレーム２０と遮光成形体３０とが金型から分離され
た状態を示す、下金型６１の上面にはリードフレーム２
０の裏側の遮光成形体３０に適合する皿状の凹み６１ａ
が堀られており、リードフレームの連結辺２０ｅの位置
にと（低い文面６１ｂを備える。一方、上金型６２の下
面には遮光成形体の壁部３１に適合する環状の溝６２ｂ
が堀られており、連結辺２０ｅに対応する同様な突ｌｉ
ｔ ６２ｂを備える０両金型６１．６２がリードフレー
ム２０を挟んで閉じられたときに凹み６１ａと溝６２ａ
で形成される成形キャビティに樹脂を注入するために、
上金型６２に溝６２ｃが切られており、ゲー）２ｄを介
してこのキャビティと連通されている。前の第３図には
これらの溝６２ｃとゲート６２ｄの位置が参考のために
示されている。もちろん樹脂注入用の溝６２ｃはリード
フレーム２０上に並ぶすべての半導体装置の成形用に共
通に設けられる。エポキシ樹脂のトランスファモールド
の場合、両金型６１．６２は所定の温度に加熱され、樹
脂のキャビティへの注入後数分以内で樹脂が固化す′
るから、この時点で金型な開いて遮光成形体３０の成
形ずみリードフレーム２０を取り出せばよい。
１．６２が開かれ、ノンクアウトピン６３によってリー
ドフレーム２０と遮光成形体３０とが金型から分離され
た状態を示す、下金型６１の上面にはリードフレーム２
０の裏側の遮光成形体３０に適合する皿状の凹み６１ａ
が堀られており、リードフレームの連結辺２０ｅの位置
にと（低い文面６１ｂを備える。一方、上金型６２の下
面には遮光成形体の壁部３１に適合する環状の溝６２ｂ
が堀られており、連結辺２０ｅに対応する同様な突ｌｉ
ｔ ６２ｂを備える０両金型６１．６２がリードフレー
ム２０を挟んで閉じられたときに凹み６１ａと溝６２ａ
で形成される成形キャビティに樹脂を注入するために、
上金型６２に溝６２ｃが切られており、ゲー）２ｄを介
してこのキャビティと連通されている。前の第３図には
これらの溝６２ｃとゲート６２ｄの位置が参考のために
示されている。もちろん樹脂注入用の溝６２ｃはリード
フレーム２０上に並ぶすべての半導体装置の成形用に共
通に設けられる。エポキシ樹脂のトランスファモールド
の場合、両金型６１．６２は所定の温度に加熱され、樹
脂のキャビティへの注入後数分以内で樹脂が固化す′
るから、この時点で金型な開いて遮光成形体３０の成
形ずみリードフレーム２０を取り出せばよい。
第２図山）はグイパッド２１上に半導体チンプ１０を接
着し、その接続パッド１２とリード２２の先端との間を
ボンディング腺４１により接続した状態を示す。
着し、その接続パッド１２とリード２２の先端との間を
ボンディング腺４１により接続した状態を示す。
この接続作業は通常の自動機によってすることができる
。
。
第２図（０）は透光成形体５０の成形後に金型を開いた
状態を示し、この場合の上金型は一２個の部分７１゜７
２に分かれ、この内の金型７１は遮光成形体３０の壁部
３１の外形に適合した方形の孔７１ｍを備え、金型７２
の方はこの孔７１ｍに連続する凹み７２ａと、キャビテ
ィへの樹脂注入用の溝７２ｂとそれを各キャビティに連
通するゲート７２ｃとを備える。下金型７３の方は遮光
成形体３０を収納しうろ凹み７３ａを備えるのみである
。成形に当たっては、リードフレームを挟むように所定
温度に加熱された金型７１〜７３を閉じ合わせ、溝フ２
ｂおよびゲート７２ｃを介して透光性樹脂を遮光成形体
の壁部３１の内壁と凹み７２ｍにより囲まれたキャビテ
ィ内に注入して、数分間で透光成形体５０を固化させた
後に金型を開き、ノックアウトビン７４により成形体を
金型７１．７２から図示のように外す０図示の状態から
さらに金！！７１゜７２の間が開かれ、溝７２ｂ中の固
化した樹脂が取り除かれる。
状態を示し、この場合の上金型は一２個の部分７１゜７
２に分かれ、この内の金型７１は遮光成形体３０の壁部
３１の外形に適合した方形の孔７１ｍを備え、金型７２
の方はこの孔７１ｍに連続する凹み７２ａと、キャビテ
ィへの樹脂注入用の溝７２ｂとそれを各キャビティに連
通するゲート７２ｃとを備える。下金型７３の方は遮光
成形体３０を収納しうろ凹み７３ａを備えるのみである
。成形に当たっては、リードフレームを挟むように所定
温度に加熱された金型７１〜７３を閉じ合わせ、溝フ２
ｂおよびゲート７２ｃを介して透光性樹脂を遮光成形体
の壁部３１の内壁と凹み７２ｍにより囲まれたキャビテ
ィ内に注入して、数分間で透光成形体５０を固化させた
後に金型を開き、ノックアウトビン７４により成形体を
金型７１．７２から図示のように外す０図示の状態から
さらに金！！７１゜７２の間が開かれ、溝７２ｂ中の固
化した樹脂が取り除かれる。
上述の２回の樹脂成形により、半導体装置は遮光成形体
３０と透光成形体５０からなる二重成形体であるプラス
チックパッケージ内に収納、封止されるので、リードフ
レーム２０上に並んでいる光電半導体装置をリードフレ
ームからプレス作業テ切す離すことによって機械的に相
互分離させる。この分離と同時にまたは別のプレス作業
で前の第３図のリード２２間の連結辺２０ｅが切り取ら
れ、これによりリード２２が相互に分離される。ついで
リード２２が第１図に示すように折り曲げられ、これに
よってこの第１図に示す光電半導体装置が完成される。
３０と透光成形体５０からなる二重成形体であるプラス
チックパッケージ内に収納、封止されるので、リードフ
レーム２０上に並んでいる光電半導体装置をリードフレ
ームからプレス作業テ切す離すことによって機械的に相
互分離させる。この分離と同時にまたは別のプレス作業
で前の第３図のリード２２間の連結辺２０ｅが切り取ら
れ、これによりリード２２が相互に分離される。ついで
リード２２が第１図に示すように折り曲げられ、これに
よってこの第１図に示す光電半導体装置が完成される。
以上の製作工程において、工程が若干複雑にα２るが前
述のように遮光成形体３０と透光成形体５０の成形工程
を逆にすることも可能である。この場合、リードフレー
ム２０のグイパッド２１上にまず半導体チップをはんだ
付は等で取り付け、リード２２の先端部との接続を済ま
せた上で、透光成形体５０を先に成形し、続いて遮光成
形体３０を成形する。ただしこの場合には、成形金型の
つごう１透光成形体５０の遮光成形体３０の壁部３１の
上面へのかぶさり部はなくされ、あるいは逆に壁部３１
の方が透光成形体５０の周縁部の上面にかぶせられる。
述のように遮光成形体３０と透光成形体５０の成形工程
を逆にすることも可能である。この場合、リードフレー
ム２０のグイパッド２１上にまず半導体チップをはんだ
付は等で取り付け、リード２２の先端部との接続を済ま
せた上で、透光成形体５０を先に成形し、続いて遮光成
形体３０を成形する。ただしこの場合には、成形金型の
つごう１透光成形体５０の遮光成形体３０の壁部３１の
上面へのかぶさり部はなくされ、あるいは逆に壁部３１
の方が透光成形体５０の周縁部の上面にかぶせられる。
この遮光成形体の透光成形体上面へのかぶせ構造を用い
れば光電素子１１の付近のみにおいて透光成形体５０が
プラスチックパッケージの表面に露出するようにするこ
ともでき、これによりプラスチックパッケージの裏面と
周面の全部および表面の大部分が遮光されるようにして
、迷光に対する遮光効果を一層高めることができる。
れば光電素子１１の付近のみにおいて透光成形体５０が
プラスチックパッケージの表面に露出するようにするこ
ともでき、これによりプラスチックパッケージの裏面と
周面の全部および表面の大部分が遮光されるようにして
、迷光に対する遮光効果を一層高めることができる。
これからもわかるように、本発明は実施例に示されたも
のに限らず種々の態様で実施をすることが可能である。
のに限らず種々の態様で実施をすることが可能である。
以上説明したように本発明においては、光電半導体装置
を光電素子が作−り込まれた半導体チップと、半導体チ
ップが取り付けられるグイパッドと半導体チップを外部
と接続するリードとを備えた金属板からなるリードフレ
ームと、リードフレームの半導体チップが取り付けられ
ゐ側とは反対の裏側の全面を覆う遮光性樹脂からなる遮
光成形体と、リードフレームの表側の半導体チップの受
光部を覆い半導体チップとそのリードとの接続部を埋め
込む透光性樹脂からな畢透光成形体とにより構成し、遮
光成形体と透光成形体とからなる二重成形体により半導
体チップ、リードフレームのダイパンドおよびリードフ
レームのリードの半導体チップとの接続部を包み込み封
止するようにしたので、光電素子を含む半導体装置の遮
光成形体と透光成形体とからなるプラスチックパッケー
ジの裏面から迷光が侵入するおそれが全くなくなり、ま
た必要に応じてプラスチックパッケージの周面や表面の
大部分からの迷光の侵入をも防止して、光電素子から発
しられる光電信号に迷光に基づく誤信号が混入する危険
を最低にすることができる。
を光電素子が作−り込まれた半導体チップと、半導体チ
ップが取り付けられるグイパッドと半導体チップを外部
と接続するリードとを備えた金属板からなるリードフレ
ームと、リードフレームの半導体チップが取り付けられ
ゐ側とは反対の裏側の全面を覆う遮光性樹脂からなる遮
光成形体と、リードフレームの表側の半導体チップの受
光部を覆い半導体チップとそのリードとの接続部を埋め
込む透光性樹脂からな畢透光成形体とにより構成し、遮
光成形体と透光成形体とからなる二重成形体により半導
体チップ、リードフレームのダイパンドおよびリードフ
レームのリードの半導体チップとの接続部を包み込み封
止するようにしたので、光電素子を含む半導体装置の遮
光成形体と透光成形体とからなるプラスチックパッケー
ジの裏面から迷光が侵入するおそれが全くなくなり、ま
た必要に応じてプラスチックパッケージの周面や表面の
大部分からの迷光の侵入をも防止して、光電素子から発
しられる光電信号に迷光に基づく誤信号が混入する危険
を最低にすることができる。
また、遮光成形体に黒色の遮光性樹脂を用いればこれに
より光を吸収させることができるので、光電素子への入
射光の散乱に基づく透光成形体内の内部迷光をも減少さ
せて光電半導体装置から出力される光電信号の信頼性を
一層向上させることができる。また、半導体チップとそ
のリードとの接続部はすべて透光成形体内に埋め込まれ
るので、プラスチックパッケージが二重成形体であるに
も拘らず半導体チップを透光成形体内に封止して外気の
影響から安全に保護することができる。
より光を吸収させることができるので、光電素子への入
射光の散乱に基づく透光成形体内の内部迷光をも減少さ
せて光電半導体装置から出力される光電信号の信頼性を
一層向上させることができる。また、半導体チップとそ
のリードとの接続部はすべて透光成形体内に埋め込まれ
るので、プラスチックパッケージが二重成形体であるに
も拘らず半導体チップを透光成形体内に封止して外気の
影響から安全に保護することができる。
プラスチックパッケージが二重成形体であるために、半
導体チップを収納するための樹脂成形に２工程を要し、
従来の透光成形体の一体成形よりも若干製造コストが上
がることは避は得ないが、実施例の説明かられかるよう
にトランスファモールド法や射出成形法を利用すれば多
数個の光電半導体装置を同時成形することが可能なので
、上の製造コストの上昇は僅かですみ、また画成形体の
成形作業を通じて光電半導体装置はリードフレーム上に
担持されているので、成形金型への挿入を容易かつ正確
に行なうことができる。このように、 ゛本発明による
光電半導体ｇｊｉ置はそのプラスチックパッケージが二
重成形体であるにも拘らず充分な量産性を備えるもので
ある。
導体チップを収納するための樹脂成形に２工程を要し、
従来の透光成形体の一体成形よりも若干製造コストが上
がることは避は得ないが、実施例の説明かられかるよう
にトランスファモールド法や射出成形法を利用すれば多
数個の光電半導体装置を同時成形することが可能なので
、上の製造コストの上昇は僅かですみ、また画成形体の
成形作業を通じて光電半導体装置はリードフレーム上に
担持されているので、成形金型への挿入を容易かつ正確
に行なうことができる。このように、 ゛本発明による
光電半導体ｇｊｉ置はそのプラスチックパッケージが二
重成形体であるにも拘らず充分な量産性を備えるもので
ある。
第１図から第３図までが本発明に関し、第１図は本発明
による光電半導体装置の一実施例を示すその縦断面図、
第２図は第１図に示された光電半導体装置の主な製作工
程中の状態を成形金型とともに示す一部拡大断面図、第
３図は光電半導体装置の製作に利用されるリードフレー
ムの構造例を示すその一部拡大平面図である。第４図は
従来技術による光電半導体装置の縦断面図である０図に
おいて、 ｌＯ：半導体チップ、１０ａ：半導体チップの受光部、
１１；光電素子、１２：半導体チップの接続パッド、１
３：半導体チップの遮光膜、２０：リードフレーム、２
０ａ、２０ｂ：水平辺、２０ｃ：垂直辺、２０ｄ：グイ
パッド用支え、２０ｅ：連結辺、２１：グイパッド、２
２：リード、３０：遮光成形体、３１：遮光成形体の壁
部、４１：ボンディング線、５０：透光成形体、６１．
６２．７１．７２．７３ ：成形金型、６３．１４：ノ
ックアウトピン、６１ａ、７２ｂ。 ７３ａ：凹み、６１ｂ、６２ｂ、連結辺用突部、６２ａ
：環状溝、７１ａｔ孔、６２ｃ、７２ｂ：樹脂注入用溝
、６２ｄ、７２ｃ＋樹脂注入用ゲート、である。 第１図 １！Ｚ囚
による光電半導体装置の一実施例を示すその縦断面図、
第２図は第１図に示された光電半導体装置の主な製作工
程中の状態を成形金型とともに示す一部拡大断面図、第
３図は光電半導体装置の製作に利用されるリードフレー
ムの構造例を示すその一部拡大平面図である。第４図は
従来技術による光電半導体装置の縦断面図である０図に
おいて、 ｌＯ：半導体チップ、１０ａ：半導体チップの受光部、
１１；光電素子、１２：半導体チップの接続パッド、１
３：半導体チップの遮光膜、２０：リードフレーム、２
０ａ、２０ｂ：水平辺、２０ｃ：垂直辺、２０ｄ：グイ
パッド用支え、２０ｅ：連結辺、２１：グイパッド、２
２：リード、３０：遮光成形体、３１：遮光成形体の壁
部、４１：ボンディング線、５０：透光成形体、６１．
６２．７１．７２．７３ ：成形金型、６３．１４：ノ
ックアウトピン、６１ａ、７２ｂ。 ７３ａ：凹み、６１ｂ、６２ｂ、連結辺用突部、６２ａ
：環状溝、７１ａｔ孔、６２ｃ、７２ｂ：樹脂注入用溝
、６２ｄ、７２ｃ＋樹脂注入用ゲート、である。 第１図 １！Ｚ囚
Claims (1)
- 【特許請求の範囲】 １）光電素子が作り込まれた半導体チップと、半導体チ
ップが取り付けられるダイパッドと半導体チップを外部
と接続するリードとを備えた金属板からなるリードフレ
ームと、リードフレームの半導体チップが取り付けられ
る側とは反対の裏側の全面を覆う遮光性樹脂からなる遮
光成形体と、リードフレームの表側の半導体チップの受
光部を覆い半導体チップとそのリードとの接続部を埋め
込む透光性樹脂からなる透光成形体とを備え、遮光成形
体と透光成形体とからなる二重成形体により半導体チッ
プ、リードフレームのダイパッドおよびリードフレーム
のリードの半導体チップとの接続部を包み込み封止して
なる光電半導体装置。 ２）特許請求の範囲第１項記載の半導体装置において、
リードフレームの裏側から遮光成形体の成形後に半導体
チップのダイパッドへと取り付けとリードとの接続を行
ない、ついで透光成形体をリードフレームの表側から成
形してなることを特徴とする光電半導体装置。 ３）特許請求の範囲第１項記載の半導体装置において、
遮光成形体がその周縁部からリードフレームの表側に突
出する壁部を備えることを特徴とする光電半導体装置。 ４）特許請求の範囲第３項記載の半導体装置において、
透光成形体がリードフレームの表側の遮光成形体の壁部
により囲まれる部分を充填し、かつ半導体チップの受光
部上を比較的薄く覆うように成形されることを特徴とす
る光電半導体装置。 ５）特許請求の範囲第１項記載の半導体装置において、
遮光成形体に黒色の遮光性樹脂が用いられることを特徴
とする光電半導体装置。 ６）特許請求の範囲第１項記載の半導体装置において、
半導体チップの光電素子に対する受光部がその表面の一
部であり、表面の残部をほぼ覆うように遮光膜が設けら
れることを特徴とする光電半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62265758A JPH01108753A (ja) | 1987-10-21 | 1987-10-21 | 光電半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62265758A JPH01108753A (ja) | 1987-10-21 | 1987-10-21 | 光電半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01108753A true JPH01108753A (ja) | 1989-04-26 |
Family
ID=17421604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62265758A Pending JPH01108753A (ja) | 1987-10-21 | 1987-10-21 | 光電半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01108753A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243540A (ja) * | 1992-02-27 | 1993-09-21 | Sanyo Electric Co Ltd | 固体撮像素子及びその製造方法 |
| EP1187227A3 (de) * | 1989-05-31 | 2002-08-28 | Osram Opto Semiconductors GmbH & Co. OHG | Oberflächenmontierbares Opto-Bauelement und Verfahren zum Herstellen desselben |
-
1987
- 1987-10-21 JP JP62265758A patent/JPH01108753A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1187227A3 (de) * | 1989-05-31 | 2002-08-28 | Osram Opto Semiconductors GmbH & Co. OHG | Oberflächenmontierbares Opto-Bauelement und Verfahren zum Herstellen desselben |
| EP1022787B1 (de) * | 1989-05-31 | 2003-05-07 | Osram Opto Semiconductors GmbH | Verfahren zum Herstellen eines oberflächenmontierbaren Opto-Bauelements und oberflächenmontierbares Opto-Bauelement |
| JPH05243540A (ja) * | 1992-02-27 | 1993-09-21 | Sanyo Electric Co Ltd | 固体撮像素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100640580B1 (ko) | 측면이 봉지재로 감싸진 반도체 패키지 및 그 제조방법 | |
| US7419854B2 (en) | Methods for packaging image sensitive electronic devices | |
| US5523608A (en) | Solid state imaging device having a solid state image sensor and its peripheral IC mounted on one package | |
| KR960009089B1 (ko) | 패키지 성형용 금형 및 그 금형을 이용한 플라스틱 고체촬상소자 패키지 제조방법 및 패키지 | |
| US6384472B1 (en) | Leadless image sensor package structure and method for making the same | |
| JP3859318B2 (ja) | 電子回路のパッケージ方法 | |
| JPH07221278A (ja) | 固体撮像素子及びその製造方法 | |
| GB2213640A (en) | Electronic device package with peripheral carrier structure of a different material | |
| US6291263B1 (en) | Method of fabricating an integrated circuit package having a core-hollowed encapsulation body | |
| CN209401614U (zh) | 环境光传感器封装体 | |
| JPH06151977A (ja) | 光半導体装置 | |
| US6643919B1 (en) | Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame | |
| CN109273474B (zh) | 一种感光芯片封装结构及其封装方法 | |
| CN111415954B (zh) | 一种背照式图像传感器芯片的封装结构及方法 | |
| US7214996B2 (en) | Optical semiconductor housing with transparent chip and method for making same | |
| JPH01108753A (ja) | 光電半導体装置 | |
| JP2006179718A (ja) | 青色光学素子パッケージ及び光学素子パッケージの製造方法 | |
| CN212365945U (zh) | 芯片封装单元、摄像模组、移动终端及汽车 | |
| US20040149884A1 (en) | Miniaturized image sensor module | |
| JP3141634B2 (ja) | 半導体装置の製造方法及び樹脂封止用金型 | |
| JPS60136254A (ja) | 固体撮像装置およびその製造方法 | |
| JPH0590549A (ja) | 固体撮像素子及びその製造方法 | |
| JPH02229453A (ja) | 半導体装置及びその製造方法 | |
| JPS5998564A (ja) | フオトセンサおよびその製造方法 | |
| JP2804669B2 (ja) | 固体撮像素子及びその製造方法 |