JPH01106244A - 仮想記憶装置のデータ保護検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 仮想記憶装置に関し、 リード・モデファイ・ライト命令に対するアクセス不可
の決定を速やかに行い、計算機システム全体の処理速度
低下を回避することを目的とし、所定の命令コード列を
デコードして生成された、論理アドレスとデータの処理
を規定する処理情報とに基づいて、所定のアドレス変換
テーブルを参照し、該論理アドレスを実アドレスに変換
するとともに、該実アドレスに関連付けられたアクセス
保護情報を前記処理情報により検査して、記憶媒体上０
実アト〒で示されたデータに対する処理　。

の可否を決定し、可の場合にのみ、データに対する処理
を実行する仮想記憶装置において、前記処理情報が読み
出し書き込み処理（リード・モデファイ・ライト処理）
を示すとき、アクセス保護情報に対する検査を読み出し
と書き込みの双方について行い、検査の結果、書き込み
あるいは読み出しについてアクセス保護がなされていた
場合には、記憶媒体上の実アドレスに記憶されたデータ
に対する処理を禁止する禁止手段を備えて構成する。

〔産業上の利用分野〕

本発明は、計算機システム等の仮想記憶装置に関し、詳
しくｉよ、所定実アドレス上のデータに対してリード・
モデファイ・ライト命令を実行するに際し、該データの
“「読み出し不可」あるいは「書き込み不可」のプロテ
クション保護を一度に検査して命令の中止決定を速やか
に行い、計算機システム全体の処理速度低下を回避した
仮想記憶装置に関する。

、　近時、複数のユーザが各々異なった応用プログラム
を実行可能ないわゆるマルチユーザ、マルチタスキング
環境対応の計算機システムが普及しつつある。このよう
なシステムでは、応用プログラムや制御プログラム等の
増大につれて、大きな記憶スペースを必要とするため、
従来からの実記憶、すなわち、ハードウェアとして記憶
空間が存在し、物理アドレス（あるいは実アドレス：フ
ィジカルアドレスＦＡ）で参照される実記↑ａに代えて
、アーキテクチャ上の論理アドレス（ロジカルアドレス
ＬＡ）によって表される仮想の記ｔα空間を採用するこ
とにより、マルチユーザ、マルチタスキングで必要とさ
れる大容量記憶を経済的に解決している。

ところで、共通の記憶空間をマルチユーザ、マルチタス
キングで使用する場合、全ての応用プログラムに共通な
データと、プライベートなデータが同一の記憶空間に存
在することとなり、プライベートなものについては、他
の応用プログラムからのアクセスに対して保護する必要
がある。このため、アクセス保護機構が設けられる。

〔従来の技術〕

従来のこの種のアクセス保護機構を備えた仮想記憶装置
としては、例えば、次のようなものがある。すなわち、
論理アドレスに従ってアドレス変換テーブルを参照し、
記憶媒体上の実アドレス変換を行うとともに、この実ア
ドレスで示された記憶媒体上の記憶データのプロテクシ
ョン情報を検査する。記憶データは予め記憶媒体のＲＡ
Ｍ、ＲＯＭといったハード的な要素や、応用プログラム
の実行レベルなどを考慮して「読み出し不可」や「書き
込み不可」なくのプロテクション情報が与えられて記憶
媒体上に格納されており、プロテクション情報は、プロ
テクションされた記憶媒体上の実アドレスとともに、ア
ドレス変換テーブルに格納されている。

今、１つの命令コードをデコードした結果、論理アドレ
スとデータ処理を規定する処理情報（例えば、リード処
理）が生成された場合、生成された論理アドレスから実
アドレスへの変換が行われるとともに、実アドレスのプ
ロテクション情報が検査される。例えば、プロテクショ
ン情報が「読み出し不可」のときには、該当するデータ
に対してアクセス保護がなされているとし、命令の実行
を中止して予め規定された例外処理を実行する。

このように、記憶媒体上のデータのプロテクション情報
を検査することにより、このデータに対する応用プログ
ラムのアクセス権の有無を知ることができ、データの無
断アクセスを防止することができる。

〔発明が解決しようとする問題点〕

しかしながら、このような従来の仮想記憶装置にあって
は、実アドレスに示されたデータのプロテクション情報
の検査に際し、「読み出し不可」および「書き込み不可
」の何れか一方について、それぞれ個別に行う構成とな
っていたため、例えば、リード・モデファイ・ライト命
令が実行された場合、まず、「読み出し不可」を検査し
てこれが可であればリード処理を行い、リード処理の終
了後、「書き込み不可」を検査してこれが可であればラ
イト処理を行うといった２段階処理を要していた。した
がって、仮に「書き込み不可」のときは、処理の２段階
目にならないと、リード・モデファイ・ライト命令に対
するアクセス保護の有無を知ることができず、アクセス
不可決定までの時間が長いといった問題点があり、この
場合、計算機システム全体の処理速度を低下させる。

本発明は、このような問題点に鑑みてなされたもので、
リード・モデファイ・ライト命令を実行するに際し、記
憶媒体上の所定の実アドレスに対する「読み出し不可」
および「書き込み不可」のアクセス保護情報の双方を一
度で検査することにより、リード・モデファイ・ライト
処理の場合のアクセス不可の決定を速やかに行い、計算
機システム全体の処理速度低下を回避することを目的と
する。

〔問題点を解決するための手段〕

本発明では、上記目的を達成するため、所定の命令コー
ド列をデコードして生成された、論理アドレスとデータ
の処理を規定する処理情報とに基づいて、所定のアドレ
ス変換テーブルを参照し、該論理アドレスを実アドレス
に変換するとともに、該実アドレスに関連付けられたア
クセス保護情報を前記処理情報により検査して、記憶媒
体上の実アドレスで示されたデータに対する処理の可否
を決定し、可の場合にのみ、データに対する処理を実行
する仮想記憶装置において、前記処理情報が読み出し書
き込み処理（リード・モデファイ・ライト処理）を示す
とき、アクセス保護情報に対する検査を読み出しと書き
込みの双方について行い、検査の結果、書き込みあるい
は読み出しについてアクセス保護がなされていた場合に
は、記憶媒体上の実アドレスに記憶されたデータに対す
る処理を禁止する禁止手段を備えて構成している。

〔作　用〕

本発明では、リード・モデファイ・ライト命令を実行す
るに際し、記憶媒体上の所定の実アドレスに対する「読
み出し不可」および「書き込み不可」のアクセス保護情
報の双方が一度で検査される。

したがって、「書き込み不可」の場合のアクセス不可の
決定が速やかに行われ、 その結果、計算機システム全体の処理速度の低下が回避
される。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１〜３図は本発明に係る仮想記憶装置の一実施例を示
す図であり、計算機システムに適用した例である。

まず、構成を説明する。第１図において二１は計算機シ
ステムである。計算機システムｌはデコーダ部２、演算
部３、仮想記憶管理部４、記憶制御部６および記憶部７
を有し、 デコーダ部２は、記憶部７からフェッチされた命令コー
ド列をデコードし、論理アドレス（以下、ＬＡという）
、データの処理を規定（例えば、リード処理、ライト処
理、リード・モデファイ・ライト処理）する処理情報（
以下、リード・モデファイ・ライト処理を例としてＲＭ
Ｗと略す）、演算部ｆＩ！ＥＵなどを生成する。

演算部３はデコーダ部２からのＥＵや記憶部７から読み
出されたデータ情報りなどに基づいて、所定の演算処理
を実行し、処理結果を記憶部７や図示しないＩ１０装置
などに転送する。

仮想記憶管理部４は、禁止手段としての機能を有し、後
述の変換テーブルＴＢＬを参照しながらデコーダ部２か
らのＬＡを実アドレス（以下、ＦＡと略す）に変換する
とともに、との変換に際し、変換テーブルＴＢＬ上のＦ
Ａに関連付けられたプロテクション情報ＰＲＴ（後述す
る）を参照し、実行を開始した処理に対するアクセス権
の有無を検査して、アクセス可否の検査結果（以下、Ｅ
ＸＡと略する）をデコーダ部２や記憶制御部６に出力す
る。

例えば、実行開始の処理がリード・モデファイ・ライト
処理の場合、「読み出し不可」と「書き込み不可」の双
方について一度で検査を行い、リード・モデファイ・ラ
イト処理を続行するか否かの決定を速やかに行うように
している。

記憶制御部６は仮想記憶管理部４からのＥＸＡがアクセ
ス可のとき、記憶部７のＦＡをアクセスし、例えば、リ
ード・モデファイ・ライト処理の場合には、記憶部７の
ＦＡに対して読み出し処理を行った後、引き続いてＦＡ
に対し新たなデータの凹き込みを行う。ＦＡから読み出
されたデータ情報りはデコーダ部２や演算部３などに転
送され、それぞれの処理に供される。

記憶部７は、ＲＯＭ、ＲＡＭＳＤＲＡＭなどの記憶媒体
を含んで構成され、全ての記憶領域に対して物理的な実
アドレスＦＡが付与されている。

なお、領域の一部は変換テーブル（アドレス変換テーブ
ル）ＴＢＬとして確保され、このＴＢＬ内には記憶部７
の実アドレスＦＡ情報と、このＦＡに関連付けられた「
読み出し不可」や「書き込み不可」等のプロテクション
情報（アクセス保護情報）ＰＲＴが予め格納されている
。

第２図は、仮想記憶管理部４を中心とした構成を示す図
である。仮想記憶管理部４はアドレス変換部８およびア
クセス権検査部９を含んで構成され、アドレス変換部８
はデコーダ部２からのＬＡに従って変換テーブルＴＢＬ
を参照し、ＬＡ→ＦＡへの変換を行うとともに、変換さ
れたＦＡに関連付けられてＴＢＬ内に格納されたプロテ
クション情報ＰＲＴに基づいてアクセス権検査情報ＡＣ
Ｃを生成する。アクセス権検査部９はデコーダ部２から
のＲＭＷとアドレス変換部８からのＡＣＣに従って、ア
クセス権の有無を検査する。例えば、現在実行が開始さ
れた処理がリード・モデファイ・ライト処理であること
をＲＭＷが示している場合で、かつ、ＡＣＣが読み出し
不可あるいは書き込み不可を示しているときには、検査
結果ＥＸＡをアクセス不可とし、このＥＸＡをデコーダ
部２のリード・モデファイ・ライト等の命令処理解読部
２ａに伝達するとともに、記憶制御部６にも伝達する。

次に、作用を説明する。

第３図はリード・モデファイ・ライト処理における動作
流れを示す図である。

第３図において、まず、Ｐ、で命令コード列がデコーダ
部２に取り込まれ、デコードされてＬＡとＲＭＷが生成
される。なお、このとき、ＲＭＷはリード・モデファイ
・ライト処理であることを示している。

次いで、Ｐｔでは、生成されたＬＡおよびＲＭＷが仮想
記憶管理部４に送られ、仮想記憶管理部４は変換テーブ
ルＴＢＬを参照してＬＡからＦＡへのアドレス変換を行
うとともに、このＦＡに関連付けされた変換テーブルＴ
’　Ｂ　Ｌ上のプロテクション情報ＰＲＴを参照してア
クセス権検査に必要なＡＣＣを生成する。

Ｐ、では、ＡＣＣに従ってアクセス権可否の検査を行い
、例えば、ＦＡに関連付けられたプロテクション情報Ｐ
ＲＴが、「読み出し不可または書き込み不可」であるか
否かを検査する。その結果、否であれば、ＥＸＡをアク
セス可としてデコーダ部２および記憶制御部６に出力し
、Ｐ４で記憶制御部６を動作させ、ＦＡで示された記憶
部７上のデータに対するリード処理を実行するとともに
、リード・モデファイ・ライト処理を完結させるために
、Ｐ、で、同ＦＡに対するライト動作の準備を行う。

一方、「読み出し不可または古き込み不可」の場合は、
ＦＡで示された記憶部７上のデータに対し、リードある
いはライト保護がなされているので、この場合、ＥＸＡ
をアクセス不可としてデコーダ部２、記憶制御部６に出
力し、リード・モデファイ・ライト処理を中止する。そ
して、この場合には、Ｐ、で他の例外処理へと処理を移
行する。

すなわち、従来では、アクセス権検査に際し、「読み出
し不可」と「書き込み不可」の各々を個別に検査するよ
うにしていたので、リード処理を完了してライト処理に
移行した後でなければ、リード・モデファイ・ライト処
理を中止することができなかった。このため、従来では
リード・モデファイ・ライト処理実行開始から中止まで
に無駄な時間を要し、計算機システムの速度低下を招く
といった問題点があった。

これに対し、本実施例では、「読み出し不可」と「書き
込み不可」の双方をリードサイクル期間内で同時に検査
するようにしているので、リード・モデファイ・ライト
処理の実行から中止までの時間を短縮することができ、
計算機システム全体の処理速度低下を回避することがで
きる。

なお、本実施例ではアドレス変換部８とアクセス権検査
部９とを分けて仮想記憶管理部４内に構成した例を示し
たが、これらは、一体にしてもよいし、あるいは、何れ
か一方、あるいは両方を仮想記憶管理部４の外部に設け
てもよい。

また、アドレス変換部８からのＴＢＬの参照は、ＬＡに
基づいて直接行ってもよいし、あるいはＴＢＬの先頭ア
ドレスを格納した所定のアドレスレジスタを介して間接
的にＴＢＬ内を参照するようにしてもよい。

さらに、Ｔ　Ｌ　Ｂ　（Ｔｒａｎｓｌａｔｉｏｎ　Ｌｏ
ｏｋ−ａｓｉｄｅ　Ｂｕｆｆｅｒ）を備えたシステムに
あっては、このＴＬＢを介してＴＢＬ内を参照するよう
にしてもよい。

〔発明の効果〕

本発明によれば、リード・モデファイ・ライト命令を実
行するに際し、記憶媒体上の所定の実アドレスに対する
「読み出し不可」および「書き込み不可」のアクセス保
護情報を一度で検査しているので、例えば、「書き込み
不可」の場合には、アクセス不可の決定を速やかに行う
ことができ、計算機システム全体の処理速度低下を回避
することができる。

【図面の簡単な説明】

第１〜３図は本発明に係る仮想記憶装置の一実施例を示
す図であり、 第１図はその仮想記憶装置を適用した計算機システムの
全体構成図、 第２図はその仮想記憶管理部を中心とした要部構成図、 第３図は第１図の動作を説明するための動作流れ図であ
る。 ４・・・・・・仮想記憶管理部（禁止手段）。

Claims (1)

1. 【特許請求の範囲】 所定の命令コード列をデコードして生成された、論理ア
   ドレスとデータの処理を規定する処理情報とに基づいて
   、 所定のアドレス変換テーブルを参照し、 該論理アドレスを実アドレスに変換するとともに、 該実アドレスに関連付けられたアクセス保護情報を前記
   処理情報により検査して、 記憶媒体上の実アドレスで示されたデータに対する処理
   の可否を決定し、 可の場合にのみ、データに対する処理を実行する仮想記
   憶装置において、 前記処理情報が読み出し書き込み処理（リード・モデフ
   ァイ・ライト処理）を示すとき、 アクセス保護情報に対する検査を読み出しと書き込みの
   双方について行い、 検査の結果、書き込みあるいは読み出しについてアクセ
   ス保護がなされていた場合には、 記憶媒体上の実アドレスに記憶されたデータに対する処
   理を禁止する禁止手段を備えたことを特徴とする仮想記
   憶装置。