JPH076095A - 高信頼メモリアドレス指定方法 - Google Patents

Abstract

(57)【要約】 【目的】 任意のアドレスにある任意のサイズのメモリ
ブロックにポインタを介してアクセスする場合に、プロ
グラムの実行速度を低下させずにメモリブロックへの不
当なアクセスを防止する高信頼アドレス指定方法を提供
する。 【構成】 メモリのアクセスにおいて、ポインタに格納
されるアドレス情報にアクセスモード、アクセス可能な
範囲を示すメモリブロック長を含め、アクセスするメモ
リブロックの先頭アドレス１０５、メモリブロック長１
０６、アクセスモード１０７を制限付きアドレス１０８
として一括して扱う。これにより、アクセス可能なメモ
リ領域を任意に制限し、アクセス可能な範囲を越えてメ
モリをアクセスした場合、あるいは指定されたアクセス
モード以外でアクセスした場合に、プロセッサ例外を起
こすことで、ハードウェアにより誤ったメモリのアクセ
スを防止し、プログラムの実行速度を低下させずにメモ
リを保護する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサ等
のアドレス計算とメモリアクセス時のアクセス可能な範
囲のチェックに好適な高信頼のメモリアドレス指定方法
に関するものである。

【０００２】

【従来の技術】プロセッサとメモリを有する処理装置に
おける従来のメモリアドレス指定方法を、図９に示す。
ここで、プロセッサとしては、以下に示すマイクロプロ
セッサを想定して説明する。

【０００３】メモリはバイト単位でアドレスされる。汎
用レジスタとプログラムカウンタ（ＰＣ）を持ち、レジ
スタのうちの２つはスタックポインタ、フレームポイン
タとして用いる。説明を簡単にするため、スタックは老
番地に向かって伸びるものとする。すなわちpush命令の
場合ではアドレスが加算され、pop命令の場合では減算
される。メモリアドレスの際のアドレッシングモードは
オフセット付きレジスタ間接のみを想定する。

【０００４】図９を用いて、従来のオフセット付きレジ
スタ間接アドレッシングモードについて説明する。従来
のそれは、アクセスするメモリのアドレスを、レジスタ
１０１の内容とオフセット値１０２で指定するもので、
これらの和（メモリブロックの先頭アドレス＋オフセッ
ト値）を実際にアクセスするメモリのアドレスとする。
これを実効アドレス１０３と呼ぶ。オフセットの指定は
イミーディエイト値、レジスタ等で指定可能である。以
下の説明では簡単のため、オフセット値としてイミーデ
イエイト値のみを用いる。レジスタ１０１をＲｎ、オフ
セット値を＜offset＞とするとき、アドレス指定は（Ｒ
ｎ）＋＜offset＞と表現する。（Ｒｎ）はレジスタＲｎ
の内容を示す。アドレス指定は、命令中に含まれる。

【０００５】ここで、以下の従来技術を説明するため
に、用語を定義する。ある連続したメモリの領域をメモ
リブロックと呼ぶこととする。メモリブロックの先頭の
アドレスを示すデータをポインタと呼ぶ。高水準プログ
ラミング言語（例えばＣ）における構造体、配列等のよ
うにソフトウェアからみて論理的にまとまったデータを
格納するメモリブロックをソフトウェアメモリブロック
と呼ぶ。メモリブロックに対して、“読み出しのみ（書
き込みできない）”、“書き込み可能”等の属性をつけ
ることができる。この属性をアクセスモードと呼ぶ。

【０００６】従来のプロセッサにおいてメモリブロック
にアクセスモードを設定する方式（メモリ保護機構と呼
ぶ）としては、ロックとキーによるメモリ管理機構によ
るもの、仮想記憶機構におけるページ属性によるもの、
等がある。これらの方式においては、アクセスモードを
設定できるメモリブロックのサイズは大きい（数ＫＢ〜
数１０ＫＢ以上ものが多い）。また、アクセスモードを
設定できる可能なメモリブロックの大きさは、固定長で
あることが多い。例えば、仮想記憶機能ではページ単位
に制限される。メモリブロックの大きさを可変長にでき
る場合でも、そのサイズは大きく、メモリブロックの数
にも制限がある。したがって、従来方式では小規模のメ
モリブロック、任意の大きさのメモリブロック、任意の
アドレスにあるメモリブロックのアクセス保護を行なう
ことはできない。

【０００７】上記のようなチェックをソフトウェアで行
うことも可能であるが、これらのチェックは１回のメモ
リアクセスに対し、少なくとも数ステップのプロセッサ
の命令を実行するため、オバーヘッドが極めて大きくな
り、プログラムの実行速度を低下させるので、実用的で
はなかった。

【０００８】

【発明が解決しようとする課題】前述したように、従来
の保護機構でソフトウェアメモリブロックの保護を実現
しようとすると、次の（１），（２）に述べるような問
題点がある。説明のために、従来のメモリ保護機構でア
クセスモードを設定できるメモリブロックをハードウェ
アメモリブロックと呼ぶ。

【０００９】（１）ハードウェアメモリブロックとソフ
トウェアメモリブロックの単位が一致しない。

【００１０】一般に、ハードウェアメモリブロックは固
定長でサイズが大きいのに対し、ソフトウェアメモリブ
ロックは、可変長でその大きさも小さい（数１０バイト
程度のものが多い）。

【００１１】（２）ハードウェアメモリブロックとソフ
トウェアメモリブロックで配置できるアドレスが異な
る。

【００１２】仮想記憶機構におけるページのように、ハ
ードウェアメモリブロックは配置できるアドレスに制限
があるのに対し、ソフトウェアメモリブロックでは任意
の位置に配置できることが要求される。

【００１３】本発明は、上記問題点を解決するためにな
されたものであり、その目的は、任意のアドレスにある
任意のサイズのメモリブロックにポインタを介してアク
セスする場合に、プログラムの実行速度を低下させるこ
となく、メモリブロックへの不当なアクセスを防止する
高信頼なメモリアドレス指定方法を提供することにあ
る。

【００１４】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の高信頼メモリアドレス指定方法は、プロセ
ッサとメモリを有する処理装置において、連続したメモ
リの領域であるメモリブロックの先頭アドレスとメモリ
ブロック長とアクセスモードからからなる制限付きアド
レスにより指定されるデータをプロセッサとメモリ間で
転送し、前記制限付きアドレス内の前記先頭アドレスと
前記メモリブロック長を用いてアクセス領域を演算する
手段によりメモリ領域を定め、該メモリ領域を越えて前
記メモリをアクセスした場合、あるいは前記アクセスモ
ードにより指定されたアクセスモード以外で前記メモリ
をアクセスした場合にプロセッサ例外を起こすことを特
徴とする。

【００１５】

【作用】本発明の高信頼メモリアドレス指定方法では、
メモリのアクセスにおいて、ポインタに格納されるアド
レス情報にアクセスモード、アクセス可能な範囲を示す
サイズデータ（メモリブロック長）を含めて、アクセス
するメモリブロックの先頭アドレス、メモリブロック
長、アクセスモードをメモリアドレスとして一括して扱
うことにより、アクセス可能なメモリ領域を任意に制限
し、アクセス可能な範囲を越えてメモリをアクセスした
場合、あるいは指定されたアクセスモード以外でアクセ
スした場合に、プロセッサ例外を起こすことで、ハード
ウェアのチェックにより誤ったメモリのアクセスを防止
し、プログラムの実行速度を低下させることなく、メモ
リの保護を実現する。

【００１６】

【実施例】以下、本発明の実施例を、図面を参照して詳
細に説明する。

【００１７】図１は本発明の一実施例の高信頼なメモリ
アドレスの指定方法を示す説明図である。図１におい
て、１０４はアクセスデータ長、１０５は制限付きアド
レス中のメモリブロックの先頭アドレス、１０６は制限
付きアドレス中のメモリブロック長、１０７は制限付き
アドレス中のアクセスモード、１０８は制限付きアドレ
ス、１０９はアクセス可能メモリ、１１０はアクセス範
囲違反例外を示す。

【００１８】本実施例では、以下に示すマイクロプロセ
ッサを想定して説明する。

【００１９】メモリはバイト単位でアドレスされる。汎
用レジスタとプログラムカウンタ（ＰＣ）を持ち、レジ
スタのうちの２つはスタックポインタ、フレームポイン
タとして用いる。説明を簡単にするため、スタックは老
番地に向かって伸びるものとする。すなわちpush命令の
場合ではアドレスは加算され、pop命令の場合では減算
される。ただし、本発明はスタックが若番地に向かって
伸びる場合も適用可能である。メモリアドレスの際のア
ドレッシングモードは、オフセット付きレジスタ間接の
みを想定する。他のアドレッシングモードも混在するこ
とは可能であるが、本発明の方式を適用できない場合が
ある。ジャンプ命令のジャンプ先等の命令フェッチのア
ドレッシングについては本発明の適用外である。

【００２０】本実施例のオフセット付きレジスタ間接ア
ドレッシングモードにおいても、アクセスするメモリの
アドレスを、レジスタの内容とオフセット値で指定し、
これらの和（メモリブロックの先頭アドレス＋オフセッ
ト値）を実際にアクセスするメモリの実効アドレスとす
る。オフセットの指定はイミーディエイト値、レジスタ
等で指定可能であるが、本発明では規定しない。以下の
説明では簡単のため、オフセット値としてイミーデイエ
イト値のみを用いる。本実施例のレジスタをＲｎ、オフ
セット値を＜offset＞とするとき、アドレス指定は（Ｒ
ｎ）＋＜offset＞と表現する。（Ｒｎ）はレジスタＲｎ
の内容を示す。アドレス指定は、命令中に含まれる。

【００２１】次に、本発明の実施例を説明するための用
語を定義する。ある連続したメモリの領域をメモリブロ
ックと呼ぶこととする。メモリブロックの先頭のアドレ
スを示すデータをポインタと呼ぶ。高水準プログラミン
グ言語（例えばＣ）における構造体、配列等のようにソ
フトウェアからみて論理的にまとまったデータを格納す
るメモリブロックをソフトウェアメモリブロックと呼
ぶ。メモリブロックに対して、“読み出しのみ（書き込
みできない）”、“書き込み可能”等の属性をつけるこ
とができる。この属性をアクセスモードと呼ぶ。マイク
ロプロセッサ（ＣＰＵ）とメモリとの間でデータを転送
する場合、データの大きさを命令中に指定することがで
きるものとする。データの大きさをアクセスデータ長１
０４とよぶことにする。アクセスデータ長１０４はバイ
ト単位で示す。

【００２２】本実施例では、メモリにアクセスするため
のアドレスが、アクセス先のメモリブロックの先頭アド
レス１０５、メモリブロック長１０６、アクセスモード
１０７を含むものとする。すなわち、従来と同様のメモ
リブロック先頭アドレス１０５にアクセスモード１０７
とメモリブロック長１０６のフィールドを追加する。こ
れを制限付きアドレス１０８と呼ぶ。制限付きアドレス
によりアクセス可能なメモリブロックを制限付きアドレ
スのアクセス可能メモリ１０９と呼ぶ。データの実効ア
ドレスを制限付きアドレスの内容とオフセット値により
で求める。この実効アドレスとアクセスデータ長１０４
によりアクセスされるデータが、制限付きアドレスのア
クセス可能メモリ１０９に含まれていない時、すなわち
オフセット＜offset′＞がメモリブロック長を越えてい
るようなアクセス範囲（（Ｒｎ）＋＜offset′＞）の
時、プロセッサ例外（アクセス範囲違反例外１１０）を
おこすようにする。

【００２３】本実施例による上記の方法を実現するため
のプロセッサの構成例を図２の内部ブロック図で示す。
図２において、２０１はレジスタ０及びスタックポイン
タ、２０２はレジスタ１及びフレームポインタ、２０３
はレジスタ２、２０４はレジスタ３、２０５はアドレス
フィールドの長さ、２０６はメモリブロック長フィール
ドの長さ、２０７はアクセスモード、２０８はオフセッ
ト付きレジスタ間接アドレッシングにおけるレジスタ
（以下、ＢＲ）の選択、２０９はアクセス可能メモリ範
囲のチェック、２１０はアクセス範囲違反例外、２１１
はメモリアドレスの計算、２１２はアクセスモードの比
較、２１３はアクセスモード違反例外、２１４はメモリ
のアクセス、２１５は命令解析部、２１６はプログラム
カウンタ、２１７はメモリアクセスユニット、２１８は
メモリ、２１９はマイクロプロセッサ、を示す。

【００２４】本実施例におけるマイクロプロセッサは前
述のとおりであるが、図２に示すように、ここでは簡単
のため汎用レジスタは４つのレジスタ２０１〜２０４を
持つものとする（本発明を適用するためには、最低限ス
タックポインタとフレームポインタ用の２つのレジスタ
があればよく、２つ以上ならいくらあってもよい）。Ｒ
０はスタックポインタ（ＳＰ）２０１、Ｒ１はフレーム
ポインタ（ＦＰ）２０２として使用する。各レジスタは
制限付きアドレスを格納可能である。レジスタのビット
長は、アドレスを格納するために必要なビット長すなわ
ちアドレスフィールド長さ（ＡＬ）２０５、メモリブロ
ック長を格納するフィールド長さ（ＢＬ）２０６、アク
セスモードを格納するフィールド長さ（ＭＬ）２０７の
和とする。一般の３２ビットマイクロプロセッサにおい
ては、ＡＬは３２である。本発明ではＭＬは２とする。
アクセスモードが０の場合は“アクセス制限なし”、１
のときは“読み出しのみ”、２の場合は“書き込みの
み”、３の場合は“アクセス不可”とする。最後のケー
スは、後述するようにメモリブロックのアクセス権（ケ
ーバビリティ）の委譲機構の実現に用いることができ
る。本発明は小規模メモリの管理と保護を目的としてお
り、ＢＬは１０程度でも実用上効果がある。なおメモリ
ブロック長が０の場合は、メモリブロック長は無限大と
みなす（従来方式と同様）。

【００２５】以下、上記構成における各部の処理動作を
説明する。

【００２６】実効アドレスを求めるためのアドレス計算
は、図３に示すように行なう。図３において、３０１は
命令中からベースアドレスを求める処理、３０２はアク
セス範囲のチェック、３０３はアクセス範囲違反例外、
３０４は実効アドレスの計算３０５はアクセスモードの
チェック、３０６はアクセスモード違反例外、３０７は
正常メモリ処理を示す。また、→は代入を、アルファベ
ット大文字の記号はプロセッサの内部レジスタを示す。
なお、網がけ部が、本発明の実施例の範囲を示してい
る。

【００２７】まず、図２の命令解析部２１５が命令の取
り出しを行い、命令からベースアドレスを格納するレジ
スタを求める（３０１）。これをレジスタＢＲとしてＢ
Ｒの選択２０８を行う。ＢＲのメモリブロック長フィー
ルドの内容（ＭＢＬ）と、命令に含まれるオフセット
（ＯＦＳ）およびアクセスデータ長（ＤＬ）を加算（Ｏ
ＦＳ＋ＤＬ）したもの（ＡＢＬ）とを比較する（２０
９，３０２）。前者（ＭＢＬ）より後者（ＡＢＬ）が小
さいか等しい場合は、正常処理としてメモリアクセスを
行なう（３０７）。そうでない場合、アクセス範囲例外
２１０，３０３とする。上記と並行して、ＢＲのメモリ
ブロック先頭アドレスフィールドの内容（ＢＡ）と命令
中のオフセット（ＯＦＳ）を２１１で加算し、アクセス
するメモリ２１８の実効アドレスを求めておく（３０
４）。このアドレス計算と並行して、命令のアクセスモ
ード（ＡＭ）とレジスタ内のアクセスモード（ＡＣ）を
比較する（２１２，３０５）。たとえばstore（メモリ
への書き込み）命令において、書き込み先を示す制限付
きアドレスのアクセスモードが１（読み出しのみ）であ
れば、アクセスモード違反例外２１３，３０６となる。

【００２８】アクセスしようとするアドレスがアクセス
可能メモリの範囲内にあり、アクセスモードのチェック
でも違反がなければ、メモリアクセスユニット２１７に
より、メモリ２１８に対してメモリアクセスを行なう
（２１４，３０７）。

【００２９】次に、制限付きアドレスによるスタックポ
インタ（ＳＰ）とフレームポインタ（ＦＰ）の処理を説
明する。

【００３０】スタックポインタ（ＳＰ）、フレームポイ
ンタ（ＦＰ）の内容を制限付きアドレスとし、以下で述
べるpush命令、pop命令を拡張することでスタックエリ
アのオーバフローのチェックをハードウェア的に行なう
ことができる。フレームポインタとスタックポインタの
更新は、制限付きアドレスのサイズと、メモリブロック
先頭アドレスの更新を同時に行なう。以下にスタックポ
インタの更新処理を示す。なお制限付きアドレスを格納
するポインタｐのメモリブロック長指定部をＰ．size、
メモリブロック先頭アドレス指定部をＰ．addrとする。

【００３１】push：Ｐ．size−ｎ→Ｐ．size；Ｐ．addr
＋ｎ→Ｐ．addr pop ：Ｐ．size＋ｎ→Ｐ．size；Ｐ．addr−ｎ→Ｐ．ad
dr ここで、ｎはアクセスデータ長を示す。

【００３２】push命令で、Ｐ．size＜ｎの時は、（スタ
ックオーバーフローで）例外となる。

【００３３】以下にフレームポインタの更新処理を図４
（１），（２）を用いて説明する。図４において、４０
１はフレームを、４０２はフレーム・リンク・リストを
示す。図４では、プロシージャｐがプロシージャｑを、
プロシージャｑはプロシージャｒを呼び出し、現在プロ
シージャｒを実行中とする。図４に示すように、link／
unlk命令は、高水準プログラミング言語（例えばＣ）の
プロシージャ（あるいは関数）を呼び出す際に、パラメ
タとプロシージャのローカルデータの領域（あわせてフ
レーム４０１と呼ぶ）をスタック上に割り付けると同時
に、これらの領域をリンクするリスト４０２を形成する
ために用いられる。ここで、asizeは制限付きアドレス
全体を格納するのに必要なバイト数である。またdisp
は、割り付けられるローカルデータの領域のサイズであ
る（デイスプレースメントと呼ぶ）。→は代入を示す。
link命令はプロシージャの呼び出しときに用いられ、un
lk命令はプロシージャからの戻りの際に用いられる（フ
レームの解放）。

【００３４】・link ＦＰ，dispＦＰで示されるレジス
タの現在の内容をスタックにpushする。その後、そのレ
ジスタに更新されたスタック・ポインタの値をロードす
る。最後にデイスプレースメントをスタック・ポインタ
に加える。詳細な動作を以下に示す（図４（２）中の
（ａ））。

【００３５】ＳＰ．size−asize→ＳＰ．size； Ｓ
Ｐ．addr＋asize→ＳＰ．addr；ＦＰ→（ＳＰ） ＳＰ→ＦＰ； ＳＰ．size−disp→ＳＰ．size； ＳＰ．addr＋disp→
ＳＰ．addr・unlk ＦＰ ＦＰで示されるレジスタの内容をスタック・ポインタに
ロードし、ついでそのレジスタにスタックの先頭から取
り出した制限付きアドレスをロードする。詳細な動作を
以下に示す（図４（２）中の（ｂ））。

【００３６】ＦＰ→ＳＰ （ＳＰ）→ＦＰ；ＳＰ．size＋asize→ＳＰ．size；
ＳＰ．addr−asize→ＳＰ．addr なお、前述したように、本発明はスタックの伸びる方向
がどちらでも適用可能である。上記の例は、老番地に向
かって伸びるものとしているが、若番地に向かって伸び
る場合は、メモリブロック先頭アドレス指定部の演算の
加減を逆にする。

【００３７】メモリとプロセッサ（ＣＰＵ）の間でデー
タ（制限付きアドレスを除く）を転送する命令で、上述
したオフセット付きレジスタ間接アドレッシングモード
を用いるもの（たとえばpush，pop，load，store，queu
e操作）は、すべて上述したアドレスのチェックを行な
う。

【００３８】次に、制限付きアドレスを扱うための命令
について図５（１），（２）を用いて説明する。

【００３９】制限付きアドレスを扱うために、次の命令
を設ける。ここで、Ｐ１，Ｐ２は制限付アドレスを格納
したメモリのアドレス、あるいは制限付アドレスを格納
したレジスタとする。ｈ１，ｈ２，ｈ３，ｈ４は、制限
付アドレスのメモリブロック長を増減させる値を示す
（イミーディエイト値、レジスタ、メモリアドレス等の
いずれかとする）。

【００４０】decmba（decrement memory block addr
ess） decmba Ｐ１，ｈ１ Ｐ１．addr−ｈ１→Ｐ１．addr；Ｐ１．size＋ｈ１→Ｐ
１．size 制限付きアドレスを減算する。これに応じて、メモリブ
ロック長は大きくなる（図５（１）中の（ａ））。

【００４１】incmba（increment memory block addr
ess） incmba Ｐ１，ｈ２ Ｐ１．addr＋ｈ２→Ｐ１．addr；Ｐ１．size−ｈ２→Ｐ
１．size 制限付きアドレスを加算する。これに応じて、メモリブ
ロック長は小さくなる（図５（１）中の（ｂ））。

【００４２】decmbs（increment memory block siz
e） decmbs Ｐ２，ｈ３ Ｐ２．size−ｈ３→Ｐ２．size 制限付きアドレスのサイズを減算する。これに応じて、
メモリブロック長は小さくなる（図５（２）中の
（ｃ））。

【００４３】incmbs（decrement memory block siz
e） incmbs Ｐ２，ｈ４ Ｐ２．size＋ｈ４→Ｐ２．size 制限付きアドレスのサイズを加算する。これに応じて、
メモリブロック長は大きくなる（図５（２）中の
（ｄ））。

【００４４】 制限付きアドレスをレジスタｒに設定する。ここで＜ad
dr＞はメモリブロックのアドレス、＜size＞はメモリブ
ロックの大きさ、＜mode＞はアクセスモードである。

【００４５】 レジスタｒに含まれる制限付きアドレスをアクセスモー
ドを設定する。ここで＜mode＞はアクセスモードであ
る。

【００４６】以下に、本発明の適用例（１）〜（４）を
示す。

【００４７】（１）構造体、配列、定数データへのアク
セス プログラミング言語Ｃのソースプログラムの制限付アド
レスを用いたアセンブラコードの生成例を示す。なおア
センブラ命令で、…以降はコメントを示す。以下の例で
示すアセンブラ命令の中で、これまでに説明していない
ものについて示す。

【００４８】store．word＜addr＞＜value＞ addrで示されるメモリにvalueで示される値を格納す
る。ここでwordはアクセスデータ長を示し、ここでは４
バイトを示すものとする。wordの他にbyte等の指定も可
能である。valueとしてはイミーディエイト値、レジス
タ、メモリアドレス等のいずれかとする。

【００４９】move ＜ｒ１＞ ＜ｒ２＞ レジスタｒ２の内容をｒ１に格納する。

【００５０】以下において、例１は誤ったタイプ変換に
よる不当なメモリアクセスを検出する例である。例２は
配列のインデクスが上限を越えてアクセスするエラーを
検出する例である。例３はリードオンリーのデータに新
たにデータを代入することを防止する例である。

【００５１】例１）誤ったタイプ変換による不当なメモ
リアクセスの検出 ・ソースプログラム struct ｓ１ ｛int ａ； int ｂ；｝； struct ｓ２ ｛int ｘ； int ｙ； int
ｚ；｝； struct ｓ１ ｄ１； struct ｓ２ ＊ｄ２； ｄ１．ｂ＝１； ｄ２＝（struct ｓ２＊）＆ｄ１； ｄ２→ｚ＝３； …割り付けられていないフィールドへ
のアクセス ・アセンブラ命令 ｄ１の割付アドレスを１０００とする。Ｒ２にｄ１の先
頭アドレス，レジスタＲ３にｄ２の先頭アドレスが入
る。

【００５２】loada Ｒ２，１０００，８，０→
制限付アドレス…アドレス：１０００、サイズ：８、ア
クセスモード：書き込み可能 store．word （Ｒ２）＋４，１ movea Ｒ３，Ｒ２ store．word （Ｒ３）＋８，３ →例外 例２）配列のインデクスが上限を越えてアクセスするエ
ラーの検出 ・ソースプログラム char ａ［４］； ａ［１］＝１； ａ［５］＝５； …配列オーバフロー ・アセンブラ命令 ａの割付アドレスを２０００とする。レジスタＲ２にａ
の先頭アドレスが入る。

【００５３】loada Ｒ２，２０００，１６，０ store．word （Ｒ２）＋４，１ store．word （Ｒ２）＋２０，３ →例外 例３）リードオンリーのデータへの代入の検出 ・ソースプログラム const int ｂ＝１００； ｂ＝２００； …定数データへの値の代入 ・アセンブラ命令 ｂの割付アドレスを３０００とする。ｒ２にａの先頭ア
ドレスが入る。

【００５４】loada Ｒ２，３０００，４，２
…読み出しのみ store．word （Ｒ２），２００ →例外 （２）スレッドのスタック 本適用例は、スレッドのスタックのポインタを制限付き
アドレスで実現する例である。本適用例を図６を用いて
説明する。図６において、６０１はスレッドのスタック
のベースアドレス、６０２はスレッドのスタックの大き
さ（スタック長）、６１１はスタックの限界を示す。ス
レッドは同一メモリ空間上で動作する並列プログラムの
実行単位である。同一メモリ空間上にあるため、論理空
間毎に割り付けたプロセスのように、論理アドレス変換
機構により、スタックのオーバフローをチェックするこ
とはできない。スタックの実行開始時に、スタックポイ
ンタに、スタックのベースアドレス６０１とスタック長
６０２をそれぞれメモリブロック先頭アドレスアドレス
部、メモリブロック長部として設定する。

【００５５】スタックポインタの更新に、push／pop命
令でlink／unlk命令（プロシージャの呼び出しとプロシ
ージャからの戻り）のみを用いる限り、ＳＰ．addr＋Ｓ
Ｐ．sizeは常にスタックの限界６１１を示しており、ま
たＳＰもレジスタであるので、オフセット付きＳＰ間接
アドレッシングモードによりスタック上のデータにアク
セスする限り、スタックオーバフローを例外により検出
することができる。

【００５６】（３）共有バッファ 本適用例は、共有バッファを複数のタスクがアクセスす
る場合のエラーを防止する例である。並列処理単位であ
るタスクが異なる論理空間上で割り付けられているもの
とする。タスク間の通信において、通信用のメッセージ
のコピーによるオーバヘッドを削減するために、メッセ
ージバッファを共用空間におくのが効果的である。この
際、ひとつのメッセージバッファに２つ以上のタスクが
同時にアクセスするエラーが起こる可能性がある。制限
付アドレスを用いて、このエラーを防止することができ
る。

【００５７】本適用例を図７を用いて説明する。図７に
おいて、６０３は送信側タスク、６０４は受信側タス
ク、６０５は共有バッファであるメッセージバッファ
（メッセージ用メモリブロック）、６０６は送信処理を
示す。本適用例では、送信側タスク６０３が受信側タス
ク６０４にメッセージを送るものとする。メッセージバ
ッファ（メッセージ用メモリブロック）は、両者からア
クセス可能な共有メモリ空間におく。送信側タスク６０
３がメッセージバッファ６０５にデータを書き込み、送
信処理を行う。プログラムの安全性を高めるため、送信
後は、送信側タスク６０３がメッセージバッファ６０５
にアクセスを禁止する必要がある。このためメッセージ
バッファ６０５へのアクセスは制限付きアドレスを用い
て行ない、送信後アクセスモードをアクセス不可とする
ことで（６０６）、送信側タスク６０３で以降のアクセ
スを禁止することができる。これはメッセージバッファ
のケーバビリティの委譲とみなすことができる。

【００５８】（４）レイヤにまたがるプロトコルデータ
の一括管理 本適用例は、通信プログラムにおいてレイヤにまたがる
プロトコルデータへのアクセスエラーを防止する例であ
る。本適用例を図８を用いて説明する。図８において、
６０７はプロトコルデータ先頭へのデータの追加、６０
８はプロトコルデータ後尾へのデータの追加、６０９は
上位レイヤへのデータの引き継ぎ、６１０は下位レイヤ
へのデータの引き継ぎを示す。

【００５９】コンピュータ間の通信プログラムにおいて
は、通常、プロトコル高位（ここではＮ＋１レイヤ）の
レイヤのデータの前後に情報を付加して（６０７，６０
８）、低位のレイヤ（ここではＮレイヤ）のデータとす
る。レイヤ間でデータを引き継ぐ際に、そのデータをコ
ピーするとオーバヘッドが大きい。最初に最下位レイヤ
で必要なバッファを確保し、それをレイヤ間で共有する
ことで、データコピーのオーバヘッドを削減できる。し
かし、各レイヤ間で使う領域は独立しているので、それ
らを不当にアクセスしないように、制限付きアドレスを
用いる。まず最下位レイヤで必要な最大長のバッファを
確保し、その先頭を制限付きアドレスで示すように設定
する。上位レイヤに引き継ぐ場合は、incmba，decmbs命
令によりアクセス可能な範囲を上位レイヤでアクセスす
る部分に縮小してから、制限付きアドレスをバッファの
先頭として上位レイヤの処理プログラムに引き継ぐ（６
０９）。下位レイヤに引き継ぐ場合は、decmba，incmbs
命令によりアクセス可能な範囲を下位レイヤでアクセス
できる部分に拡大してから、制限付きアドレスをバッフ
ァの先頭として下位レイヤの処理プログラムに引き継ぐ
（６１０）。

【００６０】

【発明の効果】本発明では、メモリブロック長の比較は
アドレス計算と並行し行なうことができ、また単純な処
理であるため、従来のプロセッサの実行速度を低下させ
ずに、小規模のメモリブロック、任意の大きさのメモリ
ブロック、任意のアドレスにあるメモリブロックのアク
セス保護を行うことを可能にする。これにより、従来、
ソフトウェアでしか行えなかった不当なデータのアクセ
スのチェックをハードウェアで行うことができるように
なる。従来のこれらのチェックは、１回のメモリアクセ
スに対し少なくとも数ステップのプロセッサの命令を実
行するため、実用的でなかった。本発明を用いること
で、プログラムの実行速度を低下させることなく、不当
なメモリアクセスを検出することにより、プログラムの
信頼性を向上させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す説明図

【図２】本発明の方法を実現するマイクロプロセッサの
内部構成例を示すブロック図

【図３】上記実施例における実効アドレスを求める手順
を示す図

【図４】（１），（２）は上記実施例におけるスタック
ポインタとフレームポインタの更新処理を示す図

【図５】（１），（２）は上記実施例におけるサイズ付
きアドレスを扱う命令の処理を示す図

【図６】本発明の適用例（２）を示す図

【図７】本発明の適用例（３）を示す図

【図８】本発明の適用例（４）を示す図

【図９】従来技術の説明図

【符号の説明】

１０４…アクセスデータ長 １０５…制限付きアドレス中のメモリブロックの先頭ア
ドレス １０６…制限付きアドレス中のメモリブロック長 １０７…制限付きアドレス中のアクセスモード １０８…制限付きアドレス １０９…アクセス可能メモリ １１０…アクセス範囲違反例外 ２０１…レジスタ０及びスタックポインタ ２０２…レジスタ１及びフレームポインタ ２０３…レジスタ２ ２０４…レジスタ３ ２０５…アドレスフィールドの長さ ２０６…メモリブロック長フィールドの長さ ２０７…アクセスモード ２０８…オフセット付きレジスタ間接アドレッシングに
おけるレジスタ（ＢＲ）の選択 ２０９…アクセス可能メモリ範囲のチェック ２１０…アクセス範囲違反例外 ２１１…メモリアドレスの計算 ２１２…アクセスモードの比較 ２１３…アクセスモード違反例外 ２１４…メモリのアクセス ３０１…命令中からベースアドレスを求める処理 ３０２…アクセス範囲のチェック ３０３…アクセス範囲違反例外 ３０４…実効アドレスの計算 ３０５…アクセスモードのチェック ３０６…アクセスモード違反例外 ３０７…正常メモリ処理 ４０１…フレーム ４０２…フレーム・リンク・リスト ６０１…スレッドのスタックのベースアドレス ６０２…スレッドのスタックの大きさ（スタック長） ６０３…送信側タスク ６０４…受信側タスク ６０５…メッセージバッファ（メッセージ用メモリブロ
ック） ６０６…送信処理 ６０７…プロトコルデータ先頭へのデータの追加 ６０８…プロトコルデータ後尾へのデータの追加 ６０９…上位レイヤへのデータの引き継ぎ ６１０…下位レイヤへのデータの引き継ぎ ６１１…スタックの限界

Claims (1)

【特許請求の範囲】
1. 【請求項１】 プロセッサとメモリを有する処理装置に
   おいて、連続したメモリの領域であるメモリブロックの
   先頭アドレスとメモリブロック長とアクセスモードから
   からなる制限付きアドレスにより指定されるデータをプ
   ロセッサとメモリ間で転送し、前記制限付きアドレス内
   の前記先頭アドレスと前記メモリブロック長を用いてア
   クセス領域を演算する手段によりメモリ領域を定め、該
   メモリ領域を越えて前記メモリをアクセスした場合、あ
   るいは前記アクセスモードにより指定されたアクセスモ
   ード以外で前記メモリをアクセスした場合にプロセッサ
   例外を起こすことを特徴とする高信頼メモリアドレス指
   定方法。