JPH01105551A - Electronic device - Google Patents
Electronic deviceInfo
- Publication number
- JPH01105551A JPH01105551A JP62261542A JP26154287A JPH01105551A JP H01105551 A JPH01105551 A JP H01105551A JP 62261542 A JP62261542 A JP 62261542A JP 26154287 A JP26154287 A JP 26154287A JP H01105551 A JPH01105551 A JP H01105551A
- Authority
- JP
- Japan
- Prior art keywords
- pellets
- package
- pellet
- function
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000008188 pellet Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 3
- 238000007789 sealing Methods 0.000 abstract description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052709 silver Inorganic materials 0.000 abstract description 2
- 239000004332 silver Substances 0.000 abstract description 2
- 239000000853 adhesive Substances 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 238000000605 extraction Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子技術、特に、電子装置の機能増大化技術
に関し、例えば、ＶＴＲにおけるヘッド制御用の半導体
集積回路装置（以下、ＩＣということがある。）等に利
用して有効なものに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to electronic technology, particularly technology for increasing the functionality of electronic devices, such as a semiconductor integrated circuit device (hereinafter referred to as IC) for head control in a VTR. ), etc.).
ＩＣ化の思想が進歩するにつれて、ｌ１ｌｌ器の機能拡
大と同時に、構成要素の増加を伴う傾向が急激に現れて
来て、サブシステム化、機能ユニット化へと構成要素の
規模が大きくなって来ている。そして、要求されるシス
テムの回路機能を全て、１チツプの半導体素子内に収容
できれば理想的であり、これに少しでも近づけるために
、ＬＳＩ化、超ＬＳＩ化へと大きな努力が払われている
。さらに今日では、機能の増大を図り、性能を落とさず
、複合機能を１チツプ内に収容しようとする超ＬＳＩの
実用開発が店売に行われている。As the idea of integrated circuits progresses, a tendency to increase the number of components simultaneously with the expansion of the functions of devices has rapidly appeared, and the scale of components has increased to become subsystems and functional units. ing. It would be ideal if all the required system circuit functions could be accommodated within a single chip semiconductor element, and in order to come even a little closer to this, great efforts are being made toward LSI and super LSI. Furthermore, today, commercially available ultra-LSIs are being developed to increase functionality and accommodate multiple functions on a single chip without compromising performance.
なお、ＩＣ化実装技術を述べである例としては、株式会
社工業調査会発行ｒｆｃ化実装技術」昭和５５年１月１
５日発行 Ｐ３〜Ｐ１１、がある。An example of IC implementation technology is "RFC implementation technology" published by Kogyo Kenkyukai Co., Ltd., January 1, 1980.
There are P3 to P11 published on the 5th.
複合機能を１チツプ内に収容しようとする技術において
は、例えば、ＶＴＲにおけるビデオ信号処理用ＩＣにお
いて輝度信号を処理する機能と、色相信号を処理する機
能とを１チツプ内に収容しようとした場合、次のような
観点から１チツプ化するのは困難であり、むしろ不利益
になるという問題点があることが、本発明者によって明
らかにされた。In a technology that attempts to accommodate multiple functions in one chip, for example, if an attempt is made to accommodate in one chip the function of processing a luminance signal and the function of processing a hue signal in a video signal processing IC for a VTR. The inventors of the present invention have found that it is difficult to integrate into a single chip from the following points of view, and there are problems in that it is actually disadvantageous.
（１）トランジスタ等の素子が過大に増加するため、ペ
レットおよび消費電力が過大になり、製造歩留り並びに
製品の品質および信頼性が大幅に低下する。(1) Since the number of elements such as transistors increases excessively, pellets and power consumption become excessive, and the manufacturing yield and product quality and reliability are significantly reduced.
（２） 動作周波数帯域が各機能毎に相異するため、
クロス・トーク発振現象が起こり、所望の特性が得られ
ない。(2) Since the operating frequency band differs for each function,
A cross talk oscillation phenomenon occurs and desired characteristics cannot be obtained.
（３）各機能を合理的に連携させる回路技術が不確立で
あるため、開発に多大の手間を要する。(3) Since the circuit technology for rationally linking each function is not yet established, a great deal of effort is required for development.
（４）各機能を最良に発揮する集積回路をペレットに作
り込むための製造プロセスが各機能毎に相異する。(4) The manufacturing process for building integrated circuits into pellets that best exhibit each function is different for each function.
しかしながら、大量に使用されるこのようなＩＣにおい
てこそ、多機能のユニット化が要望されている。However, it is precisely because such ICs are used in large quantities that a multifunctional unit is desired.
本発明の目的は、■チップ化を回避しつつ、多機能ユニ
ット化を実現することができる電子技術を提供すること
にある。An object of the present invention is (1) to provide an electronic technology that can realize multi-functional unitization while avoiding chipping.
本発明の前記ならびにその他の目的と新規な特徴は、木
切ｍ＠の記述および添付図面から明らかになるであろう
。The above and other objects and novel features of the present invention will become apparent from the description of Kikiri m@ and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。An overview of typical inventions disclosed in this application is as follows.
すなわち、単一のパッケージ内に複数個のペレットが封
止されているとともに、これらペレットの電子回路の一
部がこのパッケージ内において互いに電気的に接続され
ていることを特徴とする。That is, it is characterized in that a plurality of pellets are sealed within a single package, and a portion of the electronic circuits of these pellets are electrically connected to each other within this package.
前記した手段によれば、複数個のペレット毎に所望の機
能をそれぞれ搭載することができるとともに、それらペ
レットの機能相互を所望に応じて連携させることができ
る。According to the above-mentioned means, desired functions can be installed on each of a plurality of pellets, and the functions of the pellets can be made to cooperate with each other as desired.
反面、各ペレットは互いに別体であるため、電子回路は
各機能に最適の生産プロセスを用いてそれぞれ作成する
ことができ、他のペレットの生産プロセスに干渉される
ことはない。On the other hand, since each pellet is separate from each other, electronic circuits can be created individually using the production process that is optimal for each function, without interfering with the production process of other pellets.
一方、複数個のペレットといえども単一のパッケージ内
に収容されているため、動作性能の検査、信頼性試験、
管理および実装等は単純化されることになり、多機能ユ
ニット化の要望は充分に満足させることができる。On the other hand, since multiple pellets are housed in a single package, operational performance inspection, reliability testing,
Management, implementation, etc. will be simplified, and the desire for multifunctional units can be fully satisfied.
〔実施例１〕
第１図は本発明の一実施例である表面実装型樹脂封止パ
ッケージを備えているＩＣを示す縦断面図、第２図はそ
の製造途中を示す一部省略平面図である。[Example 1] Fig. 1 is a longitudinal cross-sectional view showing an IC equipped with a surface-mounted resin-sealed package, which is an embodiment of the present invention, and Fig. 2 is a partially omitted plan view showing the process of manufacturing the IC. be.
本実施例において、表面実装型樹脂封止パッケージを備
えているＩＣＩはリードフレーム２を備えており、リー
ドフレーム２はパフケージング以前には第２図に示され
ているように構成されている。すなわち、リードフレー
ム２は交差部に略正方形の空所３が残るように略十字形
状に配設されている複数本のインナリード４と、各イン
ナリード４にそれぞれ一体的に連設されている複数本の
アウタリード５と、隣り合うアウタリード５．５間に架
設されているダム６と、アウタリード５群に連設されて
いる外枠７と、空所３に配されてこれよりも若干小さめ
の略正方形の平板形状に形成されているタブ８と、ダム
６に一対の対辺中央部からそれぞれ突設されてタブ８を
吊持している保持部材９とを備えている。タブ８上には
それぞれ略長方形の平板形状に形成された第１ペレツ）
１１および第２ペレント１２が、隣り合わせに配されて
、銀ペースト等から成る接着材層１０によりそれぞれボ
ンディングされている。In this embodiment, the ICI equipped with a surface-mounted resin-sealed package includes a lead frame 2, and the lead frame 2 is configured as shown in FIG. 2 before puff caging. That is, the lead frame 2 has a plurality of inner leads 4 arranged in a substantially cross shape so that a substantially square void 3 remains at the intersection, and is integrally connected to each inner lead 4. A plurality of outer leads 5, a dam 6 constructed between adjacent outer leads 5.5, an outer frame 7 connected to the outer lead 5 group, and a slightly smaller dam placed in the empty space 3. The dam 6 includes a tab 8 formed in the shape of a substantially square flat plate, and a holding member 9 that projects from the center of a pair of opposite sides of the dam 6 and suspends the tab 8. On the tabs 8 are first pellets each formed into a substantially rectangular flat plate shape.
11 and a second pellet 12 are arranged next to each other and bonded to each other by an adhesive layer 10 made of silver paste or the like.
本実施例において、第１ベレント１１に作り込まれた集
積回路は、ＶＴＲにおけるビデオ信号処理用ＩＣにおい
て輝度信号を処理する機能を発揮するように構成されて
おり、第２ペレツト１２に作り込まれた集積回路は、同
じく色相信号を処理する機能を発揮するように構成され
ている０例えば、両ペレットは前記機能を最大限に発揮
し得るように、シリコン、またはガリウム・砒素等の化
合物半導体を用いて、ＭＯＳ型またはＢｉＰ形等の構造
に適宜作成されており、当該作成が効果的に実施される
ように、各別の工程で適宜製造される。In this embodiment, the integrated circuit built into the first pellet 11 is configured to perform the function of processing a luminance signal in a video signal processing IC in a VTR, and The integrated circuits are also configured to perform the function of processing hue signals.For example, both pellets are made of silicon or compound semiconductors such as gallium and arsenic in order to maximize the function. The structure of the MOS type or BiP type is suitably created using the above-mentioned technology, and the structure is suitably manufactured in separate steps so that the structure can be effectively implemented.
両ベレント１１．１２の上面における互いに対向する長
辺のそれぞれには、相互連携のための電極パッドｌｌｂ
および１２ｂが複数個、また、他の３辺のそれぞれには
外部引き出しのための電極パッドｌｌａおよび１２ａが
複数個、環状になるように配されて形成されている。On each of the long sides facing each other on the upper surface of both berents 11 and 12, there are electrode pads llb for mutual cooperation.
and 12b, and on each of the other three sides, a plurality of electrode pads lla and 12a for external extraction are arranged in a ring shape.
両ペレット１１．１２における外部引出用電極 ゛バッ
ドｌｌａおよび１２ａのそれぞれと、各インナリード４
との間には、外部引出用のボンディングワイヤ１４ａが
それぞれ橋龜各されており、これにより、両ペレット１
１．１２に作り込まれた集積回路の一部は、電極パッド
ｌｌａまたは１２ａ、ワイヤ１４ａ、インナリード４お
よびアウタリード５を介して電気的に外部に引き出され
るようになっている。External extraction electrodes in both pellets 11 and 12, each of the pads lla and 12a, and each inner lead 4
Bonding wires 14a for external extraction are bridged between the two pellets 1 and 1, respectively.
A part of the integrated circuit manufactured in 1.12 is electrically led out to the outside via the electrode pad lla or 12a, the wire 14a, the inner lead 4, and the outer lead 5.
また、両ベレットｌＬ１２における相互連携用電極パッ
ドｌｌｂと１２ｂとの間には、相互連携用のボンディン
グワイヤ１４ｂがそれぞれ橋絡されており、これにより
、両ペレット１１と１２とにそれぞれ作り込まれた集積
回路の一部は、−方の電極パッドｌｌｂまたは１２ｂ１
ワイヤ１４ｂ、他方の電極パッド１２ｂまたはｌｌｂを
介して互いに連携されるようになっている。この連携用
のワイヤ１４ｂのボンディングは加熱を抑制することが
できる超音波式ボンディング装置等を用いて、実施され
る。In addition, bonding wires 14b for mutual cooperation are bridged between the electrode pads llb and 12b for mutual cooperation in both pellets 1L12, and thereby, the bonding wires 14b for mutual cooperation A part of the integrated circuit is connected to the negative electrode pad llb or 12b1.
They are interconnected via the wire 14b and the other electrode pad 12b or llb. This bonding of the linking wire 14b is performed using an ultrasonic bonding device or the like that can suppress heating.
そして、２個のベレットが搭載されているＩＣ１は単一
のパッケージ１５を備えており、このパッケージ１５は
２１１１のベレット１１．１２を同時に封止するように
、樹脂を用いてトランスファ成形法等により略正方形ま
たは略長方形の平盤形状に一体成形されている。このパ
ッケージ１５により前記リードフレーム２の一部、２個
のベレット１１．１２、ワイヤ１４ａ、１４ｂおよびタ
ブ８が一括して非気密封止されている。すなわち、２個
のベレット１１．１２等以外のアウタリード５群はパッ
ケージ１５の４側面からそれぞれ突出されている。そし
て、アウタリード５群はパッケージ１５の外部において
ガル・ウィング形状、すなわち、下方向に屈曲された後
、水平外方向にさらに屈曲するようにプレス成形されて
おり、外枠７およびダム６は切り落とされている。The IC1 on which two pellets are mounted is equipped with a single package 15, and this package 15 is formed by transfer molding or the like using resin so as to simultaneously seal the pellets 11 and 12 of the 2111. It is integrally molded into a substantially square or rectangular flat plate shape. This package 15 hermetically seals a part of the lead frame 2, the two pellets 11.12, the wires 14a, 14b, and the tab 8 all together. That is, the five groups of outer leads other than the two bellets 11, 12, etc. protrude from the four sides of the package 15, respectively. The outer lead 5 group is press-formed in a gull-wing shape on the outside of the package 15, that is, bent downward and then further bent horizontally outward, and the outer frame 7 and dam 6 are cut off. ing.
次に作用を説明する。Next, the effect will be explained.
前記構成にかかるＩＣＩは、単一のパッケージ１５内に
２個のベレット１１．１２が樹脂封止されているため、
動作性能の検査、信頼性試験、管理および実装はパッケ
ージ１５単位に実行されることになる。このとき、外部
機器と、２個のベレット１１．１２の集積回路との交信
はアウタリード５群を通じて行われ、２個のベレット１
１．１２相互間の連携は連携用ワイヤ１４ｂ群を通じて
パッケージ１５内部で実行される。In the ICI according to the above configuration, two pellets 11 and 12 are resin-sealed within a single package 15, so that
Performance inspection, reliability testing, management, and implementation will be performed for each package of 15. At this time, communication between the external device and the integrated circuits of the two pellets 11 and 12 is performed through the outer lead 5 group, and the two pellets 1
1.12 The mutual cooperation is executed inside the package 15 through the group of cooperation wires 14b.
そして、第１ペレツト１１の集積回路は輝度信号を処理
する機能を発揮するように、また、第２ペレフト１２の
集積回路は色相信号を処理する機能を発揮するようにそ
れぞれ構成されているため、このＩＣＩは単独で、ＶＴ
Ｒにおけるビデオ信号を処理する機能を発揮することに
なり、多機能をワン・ユニット化したシステムとして実
質的に稼働することになる。このとき、第１および第２
ベレツト１１．１２はそれぞれの機能を最良に発揮し得
るように、最も適切な構造、材料により作成されている
ため、当該システムとしても最良の性能ないしは効率を
もって稼働することになる。The integrated circuit of the first pellet 11 is configured to perform a function of processing a luminance signal, and the integrated circuit of the second pellet 12 is configured to perform a function of processing a hue signal. This ICI alone, VT
It will perform the function of processing video signals in R, and will essentially operate as a system with multiple functions integrated into one unit. At this time, the first and second
Since the berets 11 and 12 are made of the most appropriate structure and materials to best perform their respective functions, the system will operate with the best performance or efficiency.
前記実施例によれば次の効果が得られる。According to the embodiment described above, the following effects can be obtained.
＋１） 単一のパッケージ内に複数個のベレットを封
止するとともに、これらベレットの電子回路の一部をこ
のパッケージ内において互いに電気的に接続させること
により、各ベレットに所望の機能を発揮する電子回路を
それぞれ作り込むとともに、それら機能を相互に連携さ
せることができるため、多機能をワン・ユニット化した
システムとしての電子装置を実質的に構成することがで
きる。+1) By sealing a plurality of pellets in a single package and electrically connecting parts of the electronic circuits of these pellets to each other within this package, each pellet is equipped with an electronic circuit that performs a desired function. Since the circuits can be individually built and their functions can be made to cooperate with each other, it is possible to substantially configure an electronic device as a system with multiple functions integrated into one unit.
（２） 単独の電子装置で多機能をワン・ユニット化
したシステムを構成することにより、動作性能の検査、
信頼性試験、管理および実装等を当該電子装置単位で実
行することができるため、それらの作業を最も合理化さ
せることができるとともに、外部端子数を減少させるこ
とができる。(2) By configuring a system that combines multiple functions into one unit with a single electronic device, it is possible to inspect operating performance,
Since reliability tests, management, implementation, etc. can be performed for each electronic device, these operations can be most streamlined, and the number of external terminals can be reduced.
（３）集積回路を構成する素子が増加したとしても、複
数個のペレットに適宜配分することにより、各ペレット
および消費電力の過大化を回避することができるととも
に、製造歩留り、並びに製品の品質および信頼性を高め
ることができる。(3) Even if the number of elements constituting an integrated circuit increases, by appropriately distributing them to multiple pellets, it is possible to avoid excessive consumption of each pellet and power consumption, and to improve manufacturing yield and product quality. Reliability can be increased.
（４） 各ｌｆｆ１清毎にペレットをそれぞれ作成す
ることにより、動作周波做帯域が各機能毎に相異する場
合であっても、相互の連携関係によりクロス・トーク発
振現像等に適宜対処することができるため、所望の特性
を確保することができる。(4) By creating a pellet for each lff1 liquid, even if the operating frequency band is different for each function, cross talk oscillation development etc. can be appropriately dealt with by mutual cooperation. Therefore, desired characteristics can be ensured.
（５） 各機能毎にペレットをそれぞれ作成すること
により、既に゛確立されている回路技術を適宜使用する
ことができるため、開発に手間をかけなくて済み、また
、回路設計の自由度を高めることができる。(5) By creating pellets for each function, it is possible to use already established circuit technology as appropriate, reducing the need for development time and increasing the degree of freedom in circuit design. be able to.
（６）各ペレットをそれらに最良の製造プロセス、構造
、材料等を用いてそれぞれ作成することにより、最良の
性能ないしは効率を発揮するシステムが得られる。(6) By creating each pellet using the best manufacturing process, structure, materials, etc., a system with the best performance or efficiency can be obtained.
〔実施例２〕 第３図は本発明の実施例２を示す縦断面図である。[Example 2] FIG. 3 is a longitudinal sectional view showing a second embodiment of the present invention.
本実施例２が前記実施例１と異なる点は、第１ペレツト
１１の連携用電極パッドｌｌｂと、第２ペレツト１２の
連携用電極パッド１２ｂとの間が、絶縁基板１７の一生
面に複数本の配線１８を形成されて成る配線基板１６を
各配線１８が各バンド１１ｂ、１２ｂに整合するように
配されて、フェイス・ダウン・ボンディングされること
により、電気的に接続されている点にある。The difference between the second embodiment and the first embodiment is that a plurality of electrode pads are formed on the whole surface of the insulating substrate 17 between the cooperation electrode pad llb of the first pellet 11 and the cooperation electrode pad 12b of the second pellet 12. The wiring board 16 formed with the wiring 18 is arranged such that each wiring 18 is aligned with each band 11b, 12b, and is electrically connected by face-down bonding. .
〔実施例３〕 第４図は本発明の実施例３を示す縦断面図である。[Example 3] FIG. 4 is a longitudinal sectional view showing a third embodiment of the present invention.
本実施例３が前記実施例１と異なる点は、第１ベレフト
１１と第２ペレツト１２との間に、抵抗やコンデンサ等
のような受動素子が搭載された第３ペレツト１３が配設
されており、これらペレット１１．１２．１３が連携用
ワイヤ１４ｂにより適宜連携されている点になる。This third embodiment differs from the first embodiment in that a third pellet 13 on which passive elements such as resistors and capacitors are mounted is disposed between the first vertical pole 11 and the second pellet 12. Therefore, these pellets 11, 12, and 13 are appropriately linked by the linking wire 14b.
本実施例３によれば、集積化しにくい素子を専用のペレ
ットに配分させることができるため、ワン・ユニット化
を一層効果的に実現させることができる。According to the third embodiment, since elements that are difficult to integrate can be allocated to dedicated pellets, it is possible to achieve one unitization more effectively.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しなむ）範囲で種々変更可
能であることはいうまでもない。Although the invention made by the present inventor has been specifically explained based on Examples above, the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Needless to say.
例えば、パッケージは樹脂封止型パッケージに構成する
に限らず、気密封止型パッケージに構成してもよいし、
また、表面実装型パフケージに構成するに限らず、端子
挿入型パフケージに構成してもよい、−
ペレットの個数は３Ｉ１１以下に限らず、４（１１以上
としてもよいし、相互連携関係は全ペレットに設゛定し
なくともよ（、必要なものについて確保すればよい。For example, the package is not limited to a resin-sealed package, but may also be a hermetically sealed package,
In addition, the configuration is not limited to a surface-mounted puff cage, but may also be configured as a terminal-insertion type puff cage. You don't have to set it (you can just secure what you need).
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＶＴＲにおけるビデ
オ信号処理用ＩＣ技術に適用した場合について説明した
が、それに限定されるものではなく、テレビにおける映
像および音声制御用ｔＣ等のような多機能を発揮する電
子装置全般に通用することができる。In the above explanation, the invention made by the present inventor was mainly applied to the video signal processing IC technology for VTRs, which is the background field of application, but the invention is not limited to this. The present invention can be used in general electronic devices that exhibit multiple functions, such as tCs for voice control and the like.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
単一のパッケージ内に複数個のペレットを封止するとと
もに、これらペレットの電子回路の一部をこのパッケー
ジ内において互いに電気的に接続させることにより、各
ペレットに所望の機能を発揮する電子回路をそれぞれ作
り込むとともに、それら機能を相互に連携させることが
できるため、多機能をワン・ユニット化したシステムと
しての電子装置を実質的に構成することができる。By sealing multiple pellets in a single package and electrically connecting parts of the electronic circuits of these pellets to each other within this package, each pellet is equipped with an electronic circuit that performs the desired function. Since each of these functions can be incorporated and these functions can be made to cooperate with each other, it is possible to substantially configure an electronic device as a system with multiple functions integrated into one unit.
第１図は本発明の一実施例である表面実装型樹脂封止パ
ッケージを備えているＩＣを示す縦断面図、
第２図はその製造途中を示す一部省略平面図である。
第３図は本発明の実施例２を示す縦断面図である。
第４図は本発明の実施例３を示す縦断面図である。
１・・・ＩＣ（電子装置）、２・・・リードフレーム、
＝３・・・空所、４・・・インナリード、５・・・アウ
タリード、６・・・ダム、７・・・外枠、８・・・タブ
、９・・・保持部材、ｌＯ・・・接着材層、１１・・・
第１ペレント、１２・・・第２ペレツト、１３・・・第
３ペレツト、ｌｌａ、１２ａ・・・外部引出用電極パッ
ド、ｌｌｂ、１２ｂ、１３ｂ・・・連携用電極パッド、
１４ａＳ１４ｂ・・・ボンディングワイヤ、１５・・・
パフケージ、１６・・・配線基板、１７・・・絶縁基板
、１８・・・配線。FIG. 1 is a longitudinal cross-sectional view showing an IC equipped with a surface-mounted resin-sealed package according to an embodiment of the present invention, and FIG. 2 is a partially omitted plan view showing the IC in the middle of its manufacture. FIG. 3 is a longitudinal sectional view showing a second embodiment of the present invention. FIG. 4 is a longitudinal sectional view showing a third embodiment of the present invention. 1...IC (electronic device), 2...Lead frame,
=3...Vacancy, 4...Inner lead, 5...Outer lead, 6...Dam, 7...Outer frame, 8...Tab, 9...Holding member, lO...・Adhesive layer, 11...
1st pellet, 12... 2nd pellet, 13... 3rd pellet, lla, 12a... electrode pad for external extraction, llb, 12b, 13b... electrode pad for cooperation,
14aS14b...Bonding wire, 15...
Puff cage, 16... Wiring board, 17... Insulating board, 18... Wiring.
Claims (1)
ているとともに、これらペレットの電子回路の一部がこ
のパッケージ内において互いに電気的に接続されている
ことを特徴とする電子装置。 ２、複数個のペレットが、単一のタブ上にボンディング
されていることを特徴とする特許請求の範囲第１項記載
の電子装置。 ３、ペレットの電子回路の一部が、ワイヤボンディング
により互いに電気的に接続されていることを特徴とする
特許請求の範囲第１項記載の電子装置。 ４、ペレットの電子回路の一部が、絶縁基板に形成され
た配線をボンディングされることにより互いに電気的に
接続されていることを特徴とする特許請求の範囲第１項
記載の電子装置。[Claims] 1. A plurality of pellets are sealed within a single package, and a portion of the electronic circuits of these pellets are electrically connected to each other within this package. electronic equipment that 2. The electronic device according to claim 1, wherein a plurality of pellets are bonded onto a single tab. 3. The electronic device according to claim 1, wherein parts of the electronic circuits of the pellets are electrically connected to each other by wire bonding. 4. The electronic device according to claim 1, wherein parts of the electronic circuits of the pellets are electrically connected to each other by bonding wiring formed on an insulating substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62261542A JPH01105551A (en) | 1987-10-19 | 1987-10-19 | Electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62261542A JPH01105551A (en) | 1987-10-19 | 1987-10-19 | Electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01105551A true JPH01105551A (en) | 1989-04-24 |
Family
ID=17363343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62261542A Pending JPH01105551A (en) | 1987-10-19 | 1987-10-19 | Electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01105551A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0498446A2 (en) * | 1991-02-08 | 1992-08-12 | Kabushiki Kaisha Toshiba | Multichip packaged semiconductor device and method for manufacturing the same |
| EP0503201A3 (en) * | 1990-12-20 | 1994-03-16 | Toshiba Kk | |
| JP2007208671A (en) * | 2006-02-02 | 2007-08-16 | Mitsubishi Electric Corp | Package for microwave module |
-
1987
- 1987-10-19 JP JP62261542A patent/JPH01105551A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0503201A3 (en) * | 1990-12-20 | 1994-03-16 | Toshiba Kk | |
| US5473514A (en) * | 1990-12-20 | 1995-12-05 | Kabushiki Kaisha Toshiba | Semiconductor device having an interconnecting circuit board |
| US5613295A (en) * | 1990-12-20 | 1997-03-25 | Kabushiki Kaisha Toshiba | Semiconductor device having an interconnecting circuit board and method for manufacturing same |
| US5646830A (en) * | 1990-12-20 | 1997-07-08 | Kabushiki Kaisha Toshiba | Semiconductor device having an interconnecting circuit board |
| US5715147A (en) * | 1990-12-20 | 1998-02-03 | Kabushiki Kaisha Toshiba | Semiconductor device having an interconnecting circuit board |
| EP0498446A2 (en) * | 1991-02-08 | 1992-08-12 | Kabushiki Kaisha Toshiba | Multichip packaged semiconductor device and method for manufacturing the same |
| JP2007208671A (en) * | 2006-02-02 | 2007-08-16 | Mitsubishi Electric Corp | Package for microwave module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7714453B2 (en) | Interconnect structure and formation for package stacking of molded plastic area array package | |
| US5508556A (en) | Leaded semiconductor device having accessible power supply pad terminals | |
| US5705851A (en) | Thermal ball lead integrated package | |
| US7719094B2 (en) | Semiconductor package and manufacturing method thereof | |
| JPS6290953A (en) | Resin-sealed semiconductor device | |
| JPH1084076A (en) | Semiconductor device and method for manufacturing the same | |
| JP2001156251A (en) | Semiconductor device | |
| KR20030027413A (en) | Multi chip package having spacer that is inserted between chips and manufacturing method thereof | |
| JPH01105551A (en) | Electronic device | |
| JPS6028256A (en) | Semiconductor device | |
| KR20000040586A (en) | Multi chip package having printed circuit substrate | |
| JP3466354B2 (en) | Semiconductor device | |
| JPH01272144A (en) | Semiconductor device and assembly method thereof | |
| KR100632476B1 (en) | Multichip Packages and Semiconductor Chips Used in the Package | |
| JPS6159762A (en) | Semiconductor device | |
| KR100891649B1 (en) | Method of manufacturing semiconductor package | |
| KR200224864Y1 (en) | Semiconductor package | |
| KR20090029679A (en) | Integrated circuit package system with external interconnects at high density | |
| JP2000183269A (en) | Semiconductor device sealed with bga-type | |
| KR100704311B1 (en) | Semiconductor chip package having exposed inner lead and manufacturing method thereof | |
| KR100729051B1 (en) | Semiconductor package and its manufacturing method | |
| JPH11354713A (en) | Semiconductor device and mounting method | |
| JPH11111910A (en) | Multichip mount semiconductor device and its manufacture | |
| KR20000040218A (en) | Multi chip package | |
| JPS5982750A (en) | High density ceramic package |