JPH01105394A - 記憶装置 - Google Patents

記憶装置

Info

Publication number
JPH01105394A
JPH01105394A JP62261020A JP26102087A JPH01105394A JP H01105394 A JPH01105394 A JP H01105394A JP 62261020 A JP62261020 A JP 62261020A JP 26102087 A JP26102087 A JP 26102087A JP H01105394 A JPH01105394 A JP H01105394A
Authority
JP
Japan
Prior art keywords
signal
circuit
color
image
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62261020A
Other languages
English (en)
Other versions
JP2862237B2 (ja
Inventor
Hiroyuki Horii
博之 堀井
Masaki Sakai
坂井 雅紀
Takayuki Komine
孝之 小峰
Yasumichi Suzuki
康道 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62261020A priority Critical patent/JP2862237B2/ja
Priority to DE3889283T priority patent/DE3889283T2/de
Priority to EP88309498A priority patent/EP0312301B1/en
Priority to US07/256,474 priority patent/US5032928A/en
Priority to CA000580120A priority patent/CA1317886C/en
Priority to FR8813574A priority patent/FR2627654B1/fr
Publication of JPH01105394A publication Critical patent/JPH01105394A/ja
Priority to US07/931,445 priority patent/US5204759A/en
Priority to CA000616574A priority patent/CA1337798C/en
Priority to CA000616573A priority patent/CA1338068C/en
Priority to US08/218,454 priority patent/US5760927A/en
Priority to US08/964,233 priority patent/US5933587A/en
Application granted granted Critical
Publication of JP2862237B2 publication Critical patent/JP2862237B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)
  • Dram (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は記憶装置、特に所定の同期でリフレッシュ動作
が必要な記憶装置に関する。
〔従来の技術〕
従来、例えばDRAMの様な所定の周期でリフレッシュ
動作を必要とする記憶装置においては、リフレッシュ動
作のための同期信号を例えばクロック発生器から得、内
部に保持された情報が消えない様に構成されていた。
〔発明の解決しようとする問題点〕
しかしながら、上述のDRAMにおいて何らかの要因で
リフレッシュ動作を行うために発生していた基準信号を
その信号とは非同期の他の基準信号に切り換えられた場
合には、その切り換えの前後でリフレッシュ間隔が長く
なることがあり、保持していた情報が不安定になり、破
壊されることにもなるという問題点があった。
本発明はかかる問題点を解消することを目的とする。
〔問題点を解決するための手段〕
本発明は上述の問題点を解決するために所定周期でリフ
レッシュ動作の必要なメモリ、前記リフレッシュ動作の
ための同期信号を発生させる第1の同期系、 第1の同期系とは非同期の第2の同期系、前記第1.第
2の同期系を切り換える際に前記所定周期以上リフレッ
シュ動作が行われない様に制御する手段とを有する。
〔作用〕
上記構成に於いて前記制御する手段により、前記第1の
同期系、第2の同期系を取り換える際に所定周期以上リ
フレッシュ動作が行われない様に制御される。
〔実施例〕
以下図面を参照して本発明の詳細な説明する。
第1図は本発明を適用したカラー画像形成システムの概
略内部構成の一例を示す。本システムは図示のように上
部デジタルカラー画像読み取り装置(以下カラーリーダ
ーと称する)1と、下部にデジタルカラー画像プリント
装置(以下、カラープリンタと称する)2、およびビデ
オ処理装置3とを有する。このカラーリーダlは、後述
の色分解手段とCCDの様な光電変換素子とにより原稿
のカラー画像情報をカラー別に読取り、電気的なデジタ
ル画像信号に変換する。また、カラープリンタ2は、そ
のデジタル画像信号に応じてカラー画像をカラー別に再
現し、被記録紙にデジタル的なドツト形態で複数回転写
して記録する電子写真方式のレーザビームカラープリン
タである。ビデオ処理装置3は外部に接続されるビデオ
装置からのアナログビデオ信号をデジタル画像信号に変
換し、上記カラーリーダlに入力するための装置である
まず、カラーリーダ1の構成を説明する。999は原稿
、4は原稿を載置するプラテンガラス、5はハロゲン露
光ランプ10により露光走査された原稿からの反射光像
を集光し、等倍型フルカラーセンサ6に画像入力する為
のロッドアレイレンズであり、5、 6.7. 10が
原稿走査ユニット11として一体となって矢印AI力方
向露光走査する。露光走査しなからlライン毎に読み取
られ、得られた色分解画像信号は、センサー出力信号増
巾回路7により所定電圧に増巾されたのち信号線501
によりビデオ処理ユニットに入力され信号処理される。
501は信号の忠実な伝送を保障するための同軸ケーブ
ルである。信号502は等倍型フルカラーセンサ6の駆
動パルスを供給する信号線であり、必要な駆動パルスは
ビデオ処理ユニット12内で全て生成される。8,9は
画像信号の白レベル補正、黒レベル補正のための白色板
及び黒色板であり、ハロゲン露光ランプ10で照射する
事によりそれぞれ所定の濃度の信号レベルを得る事がで
き、ビデオ信号の白レベル補正、黒レベル補正に使われ
る。
13はマイクロコンピュータを有するコントロールユニ
ットであり、これはバス508により操作パネル20に
おける表示、キー人力制御及びビデオ処理ユニット12
の制御、ポジションセンサSl。
S2により原稿走査ユニット11の位置を信号線509
゜510を介して検出、更に信号線503により走査体
11を移動させる為のステッピングモーター14をパル
ス駆動するステッピングモーター駆動回路15、信号線
504を介して露光ランプドライバー21によるハロゲ
ン露光ランプ10の0N10FF制御、光量制御、信号
線505を介してのデジタイザー16及び内部キー、表
示部の制御等カラーリーグ部1の全ての制御を行ってい
る。原稿露光走査時に前述した露光走査ユニット11に
よって読み取られたカラー画像信号は、増巾回路7、信
号線501を介してビデオ処理ユニット12に入力され
る。
次に第2図を用いて上述した原稿走査ユニット11、ビ
デオ処理ユニット12の詳細について説明する。
ビデオ処理ユニット12に入力されたカラー画像信号は
サンプルホールド回路S/H43にて、G(グリーン)
、B(ブルー)、R(レッド)の3色に分離される。分
離されたカラー画像信号はアナログカラー信号処理回路
44にて、アナログ処理を行ったのちA/D変換され、
デジタル・カラー画像信号となる。本実施例では原稿走
査ユニット11内のカラー読取りセンサ6が第2図にも
示す様に5領域に分割した千鳥状に構成されているため
FiFoメモリ46を用い、先行走査している2、4チ
ヤンネルと、残る1、 3.5チヤンネルの読み取り位
置ずれを補正している。FiFoメモリ46からの位置
ずれの補正済の信号は、点補正回路/白補正回路に入力
され、前述した白色板8、黒色板9からの反射光に応じ
た信号を利用してカラー読取りセンサ6の暗時ムラや、
ハロゲン露光ランプ10の光量ムラ、センサの感度バラ
ツキが補正される。カラー読み取りセンサ6の入力光量
に比例したカラー画像データは人間の目の比視感特性に
合わせるための対数変換回路86により変換されたのち
ビデオインターフェイスlO1からのカラー画像信号と
原稿走査ユニツ)11からのカラー画像信号の切換えを
行う切換回路100に入力される。
ここで本実施例におけるビデオ処理装置3から、カラー
リーダl内のビデオ処理ユニッチ12へのカラー画像デ
ータのとり込みについて説明する。
かかる取り込みの設定は以下に述べるデジタイザーによ
り行われる。第3図はデジタイザー16の外観図である
。キー427は後述するはめ込み合成モードを設定する
為のエントリーキーであり、座標検知板420は原稿上
の任意の領域を指定したり、あるいは倍率を設定するた
めの座標位置検出板であり、ポイントペン421はその
座標を指定するものである。
座標検知板420には、ビデオ処理装置からの紙等へ記
録材に記録した際における大きさを右上1g1oo%、
200%、400%時の3種表示しである。
ビデオ処理装置3からの画像のはめ込み合成は、第3図
のはめ込み合成キー427を押したのち、ポイントペン
421によりはめ込む位置を指示する。
このはめ込み領域とは、例えば第4図の斜線部の様な部
分をさし、これは副走査方向A−>Bの区間に、毎ライ
ンごとに第4図のタイミングチャート5YNCの様な信
号で他の領域と区別される。尚、第4図中Cは原稿全体
の大きさを示し、斜線が付与された部分がデジタイザー
で指定される部分である。5YNC信号104は第2図
に示したビデオインターフェース101を通り、ビデオ
処理装置3に送られる。
この5YNC信号以外にビデオインターフェース101
はビデオ処理装置3にFREEZE信号102及びVC
LK103を出力する。これら制御ラインのタイミング
チャートを第5図に示す。すなわち、FREEZE信号
102及び5YNC信号104は操作部2oのスタート
ボタンを押すことにより発生し、第5図に示す様にFR
EEZE信号102は、スタートボタンを押すことによ
り“1”となり、5YNC信号104はデジタイザ16
によって指定した領域に相当する範囲で“l”となる。
ただし、コピー枚数が1枚以上でコピー途中に紙づまり
などのエラーが発生したのち、そのエラーを解除し、コ
ピーボタンを押した場合は、F、REEZ信号102は
Active ”1″とはならず、5YNC104及び
VCLK103のみがインターフェイス101に出力さ
れる。本実施例においては第5図104に示す様なカラ
ープロセスをくり返すことによりフルカラープリントが
行われるわけであるが、このプリントの色を図中に示し
ている。
つぎに以上の様に構成された本実施例の動作について第
11図に示したコントローラ(CPU)のフローチャー
トを用い説明する。
電源が投入されるとコントローラ13は操作パネル20
及びデジタイザー16上へ操作されたキーを読み込む(
#01)。操作されたキーが有ればそのキーがコピー開
始を指示するキーか否かを判別しく#03)、コピー開
始を指示するキーであれば#05へ、でなければ#23
へ分岐する。
ここでは、まずコピー開始キー以外のキーがオンされた
ものとして#23以下の説明を行う。
#23では、はめ込み合成を行うべき領域の指示が第3
図に示したスイッチ427により指示されたか否かを判
別し、指示された際には指示された領域を記憶しく#2
5)、指示されていない際にはプリント枚数が指定され
たか否かを判別する(#27)。
その判別の結果、プリント枚数の設定がされている場合
には設定された枚数をレジスタに書き込み(#29)、
設定がされていない場合には他のキー人力に対応した処
理を行う(#31)。
次に#03でコピー開始が指示されている場合について
説明する。コピーの開始が指示されている際には、まず
エラーフラグが立っているか否かを判別しく#05)、
エラーフラグがなければ第2図において前述したFRE
EZE信号102を発生する(#07)。
これに依って第7図で後述するビデオ処理装置内のメモ
リ303に画像データが書き込まれる。次いでエラーフ
ラグをリセットする(#09)。スキャナーを駆動する
ために第1図に示したステッピングモータ駆動回路15
に駆動の開始の指示を行う。これに依りスキャナーは移
動を開始し、それに伴い発生するH8YNCXVCLK
に同期し、第1図に示し各信号処理回路を動作させその
フルカラーのうちの各色成分が順次第2図に示した色変
換回路50へ出力され、前述の各回路で処理された後カ
ラープリンタ2へ供給される。カラープリンタ2はビデ
オ処理ユニット12から順次送られる画像信号に応じて
後述するドラム716を回転させその1回転毎にITO
P信号(画像先端信号)をユニツ)12へ戻す。尚、本
実施例ではY、M、C,Bkの4色でフルカラープリン
トが行われ、−枚のカラープリントにはドラム716の
4回の回転が必要である。
したがって、#13でITOP信号が4回来たか否かを
判別しく#13)、ITOP信号が4回来るまでの間は
プリンタ側でエラーが発生したか否かを判別しく#14
)、エラーが無い場合には#13へ戻り、エラーが生じ
た場合にはエラーフラグを一旦セットシ、スキャナーの
駆動を停止し、エラーの解除がなされたか否かを判別す
る(#21)。#13においてITOPが4回来たこと
が検出された際には一枚のプリントが終了したものと考
えられるので、枚数レジスタをデクリメントしく # 
17)、その内容が“0”になったか否かを判別し、“
0”となった際には■へ戻り、“0”でない場合には#
11へ戻り、再びコピー動作を継続する。
以上説明したフローチャートに示した実施例においては
複数枚のコピー動作が行われている途中でカラープリン
タで紙づまりその他の原因によってエラーが生じた場合
(#14)、エラーが解除してからフローは■に戻るた
めコピー開始キーがオンされない限り、次のコピー動作
は行われない。
また、#19で一旦エラーフラグをセットしているので
、前述の■に戻った状態でコピー開始キーをオンしても
#05から#11へフローが分岐するので#07におけ
るフリーズ信号が発生せず、メモリ303へ新たな画像
信号が書き込まれることを防止することが出来る。
したがって、エラーが生じる前にメモリ303ヘフリー
ズされた画像データが保持されており、該メモリ303
に誤って他のデータが書き込まれることを防止すること
が出来る。
VCLK103はビデオ処理ユニット12内の画像デー
タ同期信号であり、この信号はビデオ処理装置3に送ら
れている。ビデオ処理装置3はVCLK103に同期し
たカラー画像信号105,106,107と、この信号
の有効領域を示すEN信号108とをビデオインターフ
ェイス101に送る。このEN信号108がOのとき切
換回路108は対数変換回路86からのカラー画像信号
を選択して、後段の回路へ出力し、■の場合、ビデオイ
ンターフェイスに101からのカラー画像信号を選択し
て後段の回路へ出力する。
かかる切換回路100の切り換えの制御信号として前述
の5YNC104を用いることも考えられるが、本実施
例においてはかかる5YNC104を用いずビデオ処理
装置3からのEN信号を用いて切換回路100を切換え
る様にしているので以下の効果を奏する。
即ち前述の5YNC信号を用いて切換回路100の切り
換えを行った場合、ビデオ処理装置3の応答が遅いとき
にはビデオインターフェイス101からのカラー画像信
号105. 106. 107が出力される前に切換回
路100の切り換えが行われてしまい、このため切換回
路100の切り換え時点において、換言すると画像の切
り換え合成の端部に黒いすしが生じてしまうが、本実施
例に依ればビデオインターフェイス101からのEN信
号で切換回路100を切り換える様にしているので、か
かる黒いすしの発生を防止することが出来る。
尚、ビデオ処理装置3において複数の画素を用いてエツ
ジ強調等の画像処理を行っている場合にはビデオ処理装
置3の応答が特に遅くなることになる。
次に、切換回路108の詳細回路図を第10図に示す。
この回路図で11−3〜118は74LS157 (型
名)のようなデータセレクターであり、2人カデータを
持ち、セレクト端子Sの信号112に応じて2人カデー
タのいずれかを選択する。信号112が0のとき、セレ
クタ出力OUT  Y570、M571、C572のラ
インにはY。120.  Mo121.  Co122
が選択され、信号112が1のときY’ 105. M
’ 106゜C’ 107が選択される。またこの選択
信号112は前述のEN信号108の他にコントローラ
13からの信号110,111によって制御される。
信号110. 111の設定によって、切換回路100
はビデオ画像信号専用、反射原稿(複写用原稿)画像専
用、はめ込み合成用の3つの機能を有する。
この機能を下表に示す。
即ち信号110,111を0とすれば、デジタイザ16
で指定された領域により反射原稿がトリミングされてお
り、EN信号に応じて色補正、マスキング、ガンマ変換
等を画像すべき画像の性質に応じて良好に行える様に制
御する。また、このEN信号108は後述する色補正、
マスキング回路48、およびガンマ変換回路52にも接
続されている。
次に第2図に戻って説明を続ける。切換回路110から
の信号は熱抽出UCR回路47に入力され、黒成分信号
を作るとともに、色信号570.571.572から黒
成分信号が減算される。色補正・マスキング回路48は
カラー読取りセンサ6(第1図示)の色分解フィルター
及びビデオ処理装置3のカラー画像信号の色補正を行う
ここで、色補正・マスキング回路48における動作につ
いて説明する。
各色成分画像データYi、  Mi、  Ciに対し、
なる各色の一次式を算出し色補正を行うマスキング補正
はよく知られている。
本実施例における色補正・マスキング回路48はこの係
数値を入力画像に対して可変とするため、その係数値を
データバスを介してCPUにより設定可能としている。
本実施例では第1のマトリクス係数M1.第2のマトリ
クス係数M2のいずれかの係数をコントローラ13に接
続されたバスより設定可能とする。
M、の係数が原稿走査ユニツ)11中の色分解フィルタ
の補正用、M2の係数がビデオ処理装置3の補正用に割
り当てられている。
この2つの係数M、、M2の切換えは、ビデオインター
フェイス101からの信号であるEN信号108によっ
てセレクトされる。すなわち、原稿走査ユニット11か
らのカラー画像信号の場合はM、の係数を、ビデオ処理
装置3からの信号の場合はM2の係数が選択され、色補
正が行われる。色補正・マスキング回路48の出力は色
変換回路50に入力されるが、本実施例においてはこの
色変換回路50の機能をスルーとしている。
52は本システムにおける出力画像のカラーバランス、
色の濃淡を制御するためのガンマ変換回路であり、基本
的には、LUT(ルックアップテーブル)によるデータ
変換であって、操作部からの入力指定に対応づけてLU
Tのデータが書き換えられる。また本実施例のRAM5
2には、イエロー、マゼンタ、シアン、ブラック、MO
NOと5通り、少なくとも2種類(第6図(b) Aと
B)有しており、領域AはAなるガンマ特性、領域Bは
Bなるガンマ特性を持たせて、1枚のプリントとして得
る事ができる様な構成である。
この領域A、Hの切換えは、ビデオインターフェイス1
01からのEN信号108により行われる。
また、本ガンマ変換用RAM52は、各色ごとに個別に
特性を切りかえる様になっており、走査パネル上の液晶
タッチパネルキーからの操作と関連づけてコントローラ
13から書き換えられる。
変倍制御回路53と5ラインバツフア54により、ガン
マ変換回路52の出力信号を変倍し、さらにフィルター
回路55にてエツジ強調、及びズムージング(平滑化)
の処理が行われる。フィルター回路55の出力はプリン
ターインターフェイス回路56を通りカラープリンタ2
に入力される。
以上、本システムにおいては、デジタイザー16によっ
て領域指定された位置にビデオ処理装置3からのカラー
画像情報をはめ込むとともに、原稿走査ユニット11と
、ビデオ処理装置3の各々最適な色補正およびガンマ補
正を行う。
次に、第7図を用いてビデオ処理装置3の構成について
説明する。
第7図において300はコンポジット信号例えばNTS
C信号として入力される映像信号をR,G。
B信号に変換するNTSCデコーダ、301はRGB入
力aあるいはNTSCデコーダ300からのR,G。
B信号のいずれかを選択する切換回路、302は切換回
路301により選択された信号を夫々R,G。
B別個にA/D変換するA/D変換器、303はA/D
変換器302によりA/D変換された信号が書き込まれ
るメモリであり、少なくともRGBの夫々にライて1フ
レ一ム分の容量を有している。304はメモリ303か
ら読み出した信号に対してエツジ強調あるいはスムージ
ングをかけるデジタルフィルタ、305はフィルタ30
4によりフィルタリングされた信号を用いて画像の拡大
を行う拡大補間回路、306は補間回路305により補
間されたRGB信号をその補色に対応するY、M、C信
号に変換する補色変換テーブルである。
308はメモリ303の読み出し、書き込み、リフレッ
シュ動作及びそのアドレスを制御するメモリ制御回路で
ある。制御回路308はインターフェイス307を介し
て入力するFREEZE信号に応じてメモリ303を書
き込み状態とする。
尚、該制御回路308にはTV側のV同期信号VDTV
363.5YNC回路321から発生したフィールド判
別信号FLDTV364、切換回路309の出力5YN
C検出回路310の出力、拡大率選択スイッチ322の
出力が入力している。また制御回路308は前述の5Y
NC信号によってトリガされ発生する信号であって、メ
モリ303の有効領域を示す領域信号366を発生する
。切換回路309にはTV側のクロックC/TTV36
1、H同期信号HDTV362、インターフェイス側の
VCLK103、前述した5YNC104が入力してお
り、5YNC検出回路310により5YNCの有ること
が検出された際にはVCLK103.5YNC104を
選択し、5YNCの無いことが検出された際にはCKT
V、HDTVを選択する。
311は領域信号366と5YNC104との論理演算
を行うためのゲート、312はフィルタ304、拡大補
間回路305におけるデータのラッチによる遅延を補償
するための遅延回路、313〜315は前述のフィルタ
ー304で行われるフィルタリングによる時間遅れを補
償するための遅延回路であり、313は5H分の遅延時
間を有し、314は7画素分の遅延時間を有している。
315はアンドゲートである。
316〜318は前述の拡大補間回路305で行われる
拡大補間動作による時間遅れを補償するための遅延回路
であり、316はIH分の遅延時間を有し、317は1
画素分の遅延時間を有している。318は前述の補色変
換テーブル306におけるデータのラッチによ゛る遅延
を補償するための遅延回路である。
尚、前述の312,313,314,316,317の
各遅延回路は前述のDVCK367、DVH8368i
:より駆動されている。選択スイッチ322により拡大
率が変われば、それに伴い、DVCK、DVH8の周期
も変化するため前述の各遅延回路の遅延時間も変化する
ことになる。
320は前述の5YNC104、遅延回路318の出力
ENIとの論理積を出力するアンドゲートである。
次に以上の様に構成された実施例の動作について説明す
る。ビデオ処理装置3はビデオ処理ユニット2より送ら
れたFREEZE102の信号により、入力されたRG
B信号a又はNTSC信号すからNTSCデコーダ30
0によりデコードして得たRGB信号355〜357の
いずれかが切換回路301により選択され5YNC回路
321により得られたCKTV信号36トタイミングに
よりA/D変換器302によってディジタル化され、R
GBメモリ303に書込まれる本実施例ではメモリの画
素数は640 X 480画素としている。RGBメモ
リ303の読出し、書込み及びリフレッシュ動作の各タ
イミングの制御はメモリ制御回路308が行う。ビデオ
処理ユニット12から5YNC信号104が入力されな
い時には5YNC検出回路310は5YNC無しと判断
し、同期切換回路309はTV側の同期信号即ちCKT
V361及びHDTV362を選択する。ビデオ処理ユ
ニット12より5YNC信号104が入力されると同期
切換回路309はVCLK103及び5YNC104を
選択し、RGBメモリ303はインターフェイスを介し
て入力するVCLK103.5YNC104(7)タイ
ミングで読み出される。
反射原稿999にはめ込み合成を行うビデオ画像の拡大
率は100%、200%、400%の3種類固定であり
、拡大率選択スイッチ322によって選択される。この
信号はメモリ制御回路308に入り、RGBメモリ30
3の読み出しを制御する。200%の場合には同じライ
ンの画素を2回読み出し、400%の場合には同じライ
ンの画素を4回読み出す。また、100%、200%、
400%各拡大率の時のRGBメモリ303、フィルタ
回路304、拡大補間回路305の同期合わせはメモリ
制御回路308によって作られる。DVCK365、D
VH8366j:同期させることによって行っている。
RGBメモリ303から読み出された信号は、フィルタ
回路304により5×7画素のマトリクス演算を利用し
たフィルタがかけられ、エツジ強調又はスムージングが
行われ、拡大補間回路305により×200%、X40
0%拡大時の内挿補間が行われ、補色変換テーブル30
6によりR,G、  B信号がそれぞれC107,M2
O3,Y2O2の各信号に変換されリーダーインターフ
ェイス回路307を通ってビデオ処理ユニット12に渡
される。本実施例ではRGBメモリ303から読み出さ
れるRGE各データは、フィルタ回路304、拡大補間
回路305、補色変換テーブル306を通るいわゆるパ
イプライン構造で処理されるため、それぞれの回路によ
り、データが入力されてから出力されるまでの間に時間
の遅延が生じてしまう。即ち前述した通りビデオ処理装
置3は複数の階段の処理を行うため画像の出力が指示さ
れてから実際に出力されるまで一定の時間が必要である
。この遅延時間を合わせるための本実施例においてはE
N信号108を発生させる様にしている。遅延回路31
2.314゜317.318、ライン方向の遅延回路3
13,315及びゲート315,318により各回路3
03. 304゜305、306における遅延時間と同
じだけの遅延を行い、C107,M2O3,Y105各
信号が有効画像データを出力している期間に合わせてE
N信号108は有効信号を出力する。
本実施例のにおいでは、ビデオ画像のメツシュ比(1画
素の縦横比)を1:1とするため、640X480画素
としている。そしてこれを100%あるいは200%あ
るいは400%のいずれかの割合で拡大にするために画
像データを出力している。この時、インターフェイス3
07に入力される5YNC信号104が拡大された画像
データの大きさと等しい信号として入力されてくる保証
はない。このためにRGBメモリ303を制御するメモ
リ制御回路308は5YNC信号104により読み出し
を行おうとする画像の大きさ、640 X 480画素
(又は200%拡大時1280×960画素、400%
拡大時2560X1920画素)を示す画像領域信号3
66を出力する。そしてこの領域信号366と5YNC
信号104とをゲート311により論理積をとり、また
同時に各遅延回路により遅延された出力ENI信号37
1(遅延回路319の出力)と5YNC信号104とを
ゲート320により論理積をとる。このことにより、5
YNC信号の領域即ち、はめ込みを行うべき領域が画像
の出力領域よりも大きかった時は画像領域信号366に
よりEN信号108の領域は制限され、逆に5YNC信
号104の領域が小さい時には画像の領域がまだ余って
いても強制的に5YNC信号の領域に制限してしまう。
これらの動作に関し第8図の(a)、  (b)に示す
。第8図において(a)は領域信号よりも5YNC信号
の方が時間巾が大きい場合、即ちはめ込まれるべき画像
の大きさよりもはめ込まれるべき領域の方が大きい場合
、(b)はその反対にはめ込まれるべき領域の方がはめ
込まれるべき画像よりも大きい場合における5YNC信
号104、領域信号366、ENo信号370、EN信
号108及び画像データ105〜107を示している。
第8図(a)、  (b)においてDとして示した時間
が第7図中の212〜318から成る遅延手段によって
遅延される時間を示している。
尚、フィルタ回路304では前述の通り5ラインスフ画
素のウィンドを設け、このウィンド内の各画素の値を演
算してフィルタを構成している。このために有効画面領
域は1ライン乃至数ライン分減少するが、これは殆ど問
題がない。拡大補間回路305に対する遅延回路316
,317及びゲート318も同様である。
次に第9図を用いて画像合成が行われた後に出力される
プリント画像上で説明を行なう。デジタイザ16により
ビデオ画像をはめ込む領域を2点a。
bによって指定する。この指定された領域に従って5Y
NC信号104がビデオ処理ユニット12からビデオ処
理装置3に出力される。ビデオ処理装置3においては、
この領域にビデオ画像C107,M2O3゜Y105各
信号をビデオ処理ユニット12に出力する。
この時第9図(a)のようにデジタイザ16で指定され
た領域が大きい時には、ビデオ画像の有効領域を示すE
N信号108をビデオ処理装置3が出力し、ビデオ処理
ユニット12では、このEN信号108の領域のみビデ
オ画像をはめ込み、その外側の領域はカラーリーダ1に
載せられた原稿999をプリントする。逆に第9図(b
)に示すように、デジタイザ16で指定された領域a−
bがビデオ画像の有効領域より小さい時には、5YNC
信号104によってはめ込み合成する領域を規定してい
る。この結果ハツチングを行った領域にビデオ画像のは
め込み合成が行われる。
また本実施例のRGBメモリ303は例えばD−RAM
の様なメモリを使用しているため、記憶した内容を保持
しておくために、リフレッシュという動作が必要となる
。通常メモリ内容を保持している時またはFREEZE
信号102により入力されたビデオ信号(RGB又はN
TSC信号)をRGBメモリ303に書込み時、あるい
は書き込まれたデータを保持する際には、HD T V
信号362のタイミングに応じてリフレッシュ信号を作
り、ビデオ処理ユニット12から5YNC信号104が
入力されメモリが読み出されている時には、5YNC信
号104のタイミングに応じてリフレッシュ用の信号を
作っている。この際、HD T V信号362と5YN
C信号104の周期が大きく異なるため(本実施例にお
いては、)IDTV信号362の周期と5YNC信号1
04の周期とは4倍程度異なる)それぞれで1回当りの
リフレッシュの回数を変更している。
次に上述したメモリ制御回路308の構成について第1
2図を用いて詳述する。
第12図においてSCK (SLECT’FD  CL
OCK)SH3(SLECTED  HORIZONT
AL 5IGNAL)は前述の切換回路309により切
り換えられ、メモリ制御回路308へ入力する信号であ
る。370は第7図に示した拡大率設定スイッチ322
の設定に応じてSCKを分周する分周比が変化する分周
器、372は370と同様にSH3を分周する分周比が
変化する分周器である。374は分周器370の出力を
カウントする4進カウンタ、376は主走査方向のアド
レスをカウントするカウンタ、378は副走査方向のア
ドレスをカウントするカウンタ、380はカウンタ37
6の出力と領域値382の出口とを比較する比較器、3
84はカウンタ378の出力と領域値386の出力を比
較する比較器である。尚382.386は夫々画像メモ
リ303の水平方向、垂直方向の画素数に相当する値が
予め設定されている。
そのため比較器380.384の出力のいずれかがLレ
ベルとなった際にはゲート388の出力もLレベルとな
り領域信号もLレベルになる。
390は4進カウンタ374の2ビツトの出力から第1
3図(a)に示す(B)、(C)、(D)の信号を作り
出すロジック回路である。尚(E)はRAS(Row 
Address 5trobe)、(C)はCAS (
ColumAddress  5trobe)、(D)
は後述するセレクタ391を切換るための信号である。
391は前述の(D)信号に応じてカウンタ376の出
力カウンタ378のいずれかの出力を切り換えてメモリ
アドレスとして出力するセレクタ、392は前述の(B
)、(、C)信号あるいは第13図(b)に示すリフレ
ッシュ用(C)、(D)信号をメモリ303へ出力する
セレクタである。393は切換回路309からのSH8
信号をインバータ397を介して取り込むD−FFであ
り、その出力は4進カウンタ395のイネーブル端子に
接続されている。395は切換回路309からのSCK
信号をカウントする4進カウンタであり、394はカウ
ンタ395の2ビツトの出力から第13図(b)に示す
(C)、(D)の信号を作り出すロジック回路である。
396は4進カウンタ395の出力に応じてイネーブル
となるカウンタであって、5YNC検出回路310によ
り5YNCが有ることが検出された際には“32″がセ
ットされ、5YNCの無いことが検出された際には“8
”がセットされ、SCK信号に応じてダウンカウントす
るカウンタであり、そのカウンタ出力はD−FF393
のクリア端子に接続されている。アンドゲート398,
400及びインバータ399はコントローラ13からの
書き込み読み出し信号R/W及び第7図に示した5YN
C回路321からのFLD信号に応じてJK−FF36
8をイネーブルにするか否かを切り換える。401はJ
K−FF368の出力QあるいはR/Wのオアをとり、
カウンタ378のイネーブル端子に入力させるオアゲー
トである。
以上の様に構成されたメモリ制御回路308の動作につ
いて説明する。
まずコントローラ13から書き込みの指示がなされた場
合について説明する。この場合にはコントローラ13か
らのR/W信号はHレベルであり、カウンタ378がイ
ネーブルになるとともに、JK−FF368の出力Qは
FLD信号のレベルに応じて決める。JK−FF368
はカウンタ378とともにメモリ308の垂直方向のア
ドレスを示しており、JK−FF368の出力には垂直
アドレスの最下位ビット、カウンタ378の出力には、
それ以外のビットが夫々割り当てられている。したがっ
て、FLD信号がLレベル即ち奇数フィールドの場合に
はJK−FFの出力QはHレベルに固定され、垂直アド
レスとしては、奇数番目のアドレスのみが出力される。
反対にFLD信号がHレベル即ち偶数フィールドの場合
には、JK’−FF368の出力QはLレベルに固定さ
れ、垂直アドレスとしては偶数番目のアドレスのみが出
力される。
一方、分周回路370.4進カウンタ374、カウンタ
376により水平アドレスが発生する。
この様に発生した水平垂直アドレスはロジック回路39
0の出力に応じてセレクタ391によってセレクトされ
メモリアドレスとして出力される。
この様に発生される水平垂直アドレスに同期してRAS
、CASが第13図(a)に示す様に発生し、書き込み
が行われる。尚、この場合はセレクタ392はロジック
390側の信号をメモリ303へ出力する。
次にコントローラ13から読み出しのための信号が発生
している場合について説明する。
かかる場合にはR/W信号がLレベルとなり、JK−F
F368の出力はFLD信号に依らず、JK −FF3
68及びカウンタ378で1つのカウンタを構成する様
になる。したがって、書き込み時とは異なり、垂直アド
レスは“1”づつインクリメントされる。
また読み出し時においてSH8信号が立下がって読み出
しのブランキング期間となるとD−FF393の出力、
即ちaccess / refresh信号がHレベル
に反転してメモリ303のリフレッシュ状態となる。
この場合セレクタ392はリフレシュ用にロジック回路
394に作られたRASγ、CASγ(第13図(b)
に示す)をメモリ303へ出力する様になる。
これによりメモリ303は自動的にリフレッシュ動作を
行う。
またこの場合カウンタ396には、5YNC検出回路3
10からの信号に応じた値がセットされる。
この値としては例えば5YNC検出回路から5YNCが
有ることが検出された際には32”が、無いことが検出
された際には“8”がセットされる。
これは前述した様にHDTV信号362と5YNC信号
104の周期が大きく異なることにより、リフレッシュ
動作のタイミングを変える必要性が有るからである。
また読み出し時においては分周器370.372の分局
比が拡大倍率に応じて設定された値となり、拡大時には
カウンタ376.378に出力するパルスの周期を大き
くする。またデジタイザーからの領域指定値382,3
86からの値とカウンタ376゜378からの出力の比
較に応じてゲート388から領域信号366が出力され
る。
次に、以上の様にビデオ処理ユニット12て処理された
画像信号をプリントするカラープリンタ2の構成を第1
図を用いて説明する。第1図において711はスキャナ
であり、カラーリーダー1からの画像信号を光信号に変
換するレーザ出力部、多面体(例えば8面体)のポリゴ
ンミラー712、このミラー712を回転させるモータ
(不図示)およびf/θレンズ(結像レンズ)713等
を有する。714はレーザ光の光路を変更する反射ミラ
ー、715は感光ドラムである。レーザ出力部から出射
したレーザ光はポリゴンミラー712で反射され、レン
ズ713およびミラー714を通って感光ドラム715
の面を線状に走査(ラスタースキャン)し、原稿画像に
対応した潜像を形成する。
また、717は一次帯電器、718は全面露光ランプ、
723は転写されなかった残留トナーを回収するクリー
ナ部、724は転写前帯電器であり、これらの部材は感
光ドラム715の周囲に配設されている。
726はレーザ露光によって、感光ドラム715の表面
に形成された静電潜像を現像する現像器ユニットであり
、731Y (イエロー用)、731M (マゼタン用
)、731C(シアン用)、’731Bkは感光ドラム
715と接して直接現像を行う現像スリーブ、730Y
、730M、730C,730Bkは予備トナーを保持
しておくトナーホッパー、732は現像剤の移送を行う
スクリューであって、これらのスリーブ731Y〜73
1Bk、 )ナーホツパ−730Y〜730Bkおよび
スクリュー732により現像器ユニット726が構成さ
れ、これらの部材は現像器ユニットの回転軸Pの周囲に
配設されている。例えば、イエローのトナー像を形成す
る時は、本図の位置でイエロートナー現像を行い、マゼ
ンタのトナー像を形成する時は、現像器ユニット726
を図の軸Pを中心に回転して、感光体715に接する位
置にマゼンタ現像器内の現像スイリーブ731Mを配設
させる。シアン、ブラックの現像も同様に動作する。
また、716は感光ドラム715上に形成されたトナー
像を用紙に転写する転写ドラムであり、719は転写ド
ラム716の移動位置を検出するためのアクチュエータ
板、720はこのアクチュエータ板719と近接するこ
とにより転写ドラム716がホームポジション位置に移
動したのを検出するポジションセンサ、725は転写ド
ラムクリーナー、727は紙押えローラ、728は除電
器および729は転写帯電器であり、これらの部材71
9. 720. 725゜727.729は転写ローラ
716の周囲に配設されている。
一方、735,736は用紙(紙葉体)を収納する給紙
カセット、737,738はカセット735,736か
ら用紙を給紙する給紙ローラ、739.740.741
は給紙および搬送のタイミングをとるタイミングローラ
であり、これらを経由して給紙搬送された用紙は紙ガイ
ド749に導かれて先端を後述のグリッパに担持されな
がら転写ドラム716に巻き付き、像形成過程に移行す
る。
又550はドラム回転モータであり、感光ドラム715
と転写ドラム716を同期回転する。750は像形成過
程が終了後、用紙を転写ドラム716から取りはずす剥
離爪、742は取りはずされた用紙を搬送する搬送ベル
ト、743は搬送ベルト742で搬送されて来た用紙を
定着する画像定着部であり、画像定着部743は一対の
熱圧力ローラ744及び745を有する。
以上の構成に依り、まずレーザ光により感光ドラム71
5上にY潜像が形成され、これが現像ユニット731Y
により現像され、次いで転写ドラム上の用紙に転写が行
われ、次に現像ユニット726が図の軸Pを中心に回動
する。次にはレーザ光により感光ドラム上にM潜像が形
成され、以下同様の動作が行われる。この動作をC,B
kについても同様に(り返し、像形成過程が終了すれば
次に剥離爪750により用紙の剥離が行われ、画像定着
部743で定着が行われ、カラー画像のプリントが終了
する。
以上説明した実施例においては所定周期リフレッシュ動
作が必要なメモリとしてR,G、 Bメモリ303とし
、前記リフレッシュ動作のための同期信号を発生させる
第1の同期系を5YNC回路321とし、第1の同期系
とは非同期の第2の同期系を第2図に示したシステムコ
ントロールパルスジェネレータ57とし、第1の同期系
と第2の同期系を第7図に示した切換回路309にて切
り換える際に制御する手段をカウンタ396.395.
 D−FF393から構成した。
本発明はこれに限らず、同期系から発生する同期信号を
切り換える際に前記同期信号の周期そのものを切り換え
る様にしてもよい。
〔発明の効果〕
以上説明した様に本発明に依ればリフレッシュ動作のた
めの同期系を切り換える際にもリフレッシュ動作が確実
に行え、メモリに保持された情報が破壊されることを防
止することが出来る。
【図面の簡単な説明】
第1図は本発明を適用したカラー画像形成システムの概
略内部構成を示す図、 第2図は第1図に示した原稿走査ユニット11゜ビデオ
処理ユニット12の構成を示すブロック図、第3図は第
1図に示したデジタイザ16の外観図、第4図ははめ込
み領域を示す図、 第5図はビデオインターフェイス101からビデオ処理
装置3に出力されるFREEZE信号1o2゜VCLK
103,5YNC信号104を示すタイミングチャート
、 第6図は第2図に示したRAM52の2種類のガンマ特
性を示す図、 第7図は第1図に示したビデオ処理装置3の構成を示す
ブロック図、 第8図(a) (b)は第7図に示したビデオ処理装置
3の動作を説明するためのタイミングチャート、第9図
(a) (b)は本実施例の装置で画面合成が行われた
後に出力されるプリント画像を説明する図、 第10図は第2図に示した切換回路の内部構成を示すブ
ロック図、 第11図は第1図に示したコントローラ13の動作を説
明するためのタイミングチャート、第12図は第8図に
示したメモリ制御回路308の構成を示すブロック図、 第13図(a)(b)は第12図に示したメモリ制御回
路308の動作を説明するためのタイミングチャートで
ある。 1 ・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・曲・・・曲・−カラー
 !J −’l、2・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・四囲・・四囲カラープ
リンタ、13・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・四囲四囲コントロ
ーラ。

Claims (2)

    【特許請求の範囲】
  1. (1)所定周囲でリフレッシュ動作の必要なメモリ、前
    記リフレッシュ動作のための同期信号を発生させる第1
    の同期系、第1の同期系とは非同期の第2の同期系、前
    記第1、第2の同期系を切り換える際に前記所定周期以
    上リフレッシュ動作が行われない様に制御する手段とを
    有することを特徴とする記憶装置。
  2. (2)前記制御する手段は前記第1、第2の同期系の同
    期信号の周期を異ならしめることにより前記所定周期以
    上リフレツシリュ動作が行われない様に制御する手段で
    あることを特徴とする特許請求の範囲第1項記載の記憶
    装置。
JP62261020A 1987-10-16 1987-10-16 記憶装置 Expired - Fee Related JP2862237B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP62261020A JP2862237B2 (ja) 1987-10-16 1987-10-16 記憶装置
DE3889283T DE3889283T2 (de) 1987-10-16 1988-10-11 Gerät zur Bildherstellung.
EP88309498A EP0312301B1 (en) 1987-10-16 1988-10-11 Image processing apparatus
US07/256,474 US5032928A (en) 1987-10-16 1988-10-12 Image processing apparatus
CA000580120A CA1317886C (en) 1987-10-16 1988-10-12 Image processing apparatus
FR8813574A FR2627654B1 (fr) 1987-10-16 1988-10-14 Appareil de traitement d'images
US07/931,445 US5204759A (en) 1987-10-16 1992-08-20 Image processing apparatus
CA000616574A CA1337798C (en) 1987-10-16 1993-02-19 Image processing apparatus
CA000616573A CA1338068C (en) 1987-10-16 1993-02-19 Image processing apparatus
US08/218,454 US5760927A (en) 1987-10-16 1994-03-28 Color image reproduction apparatus for reproducing retained stored images after elimination of printer trouble
US08/964,233 US5933587A (en) 1987-10-16 1997-11-04 Image processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62261020A JP2862237B2 (ja) 1987-10-16 1987-10-16 記憶装置

Publications (2)

Publication Number Publication Date
JPH01105394A true JPH01105394A (ja) 1989-04-21
JP2862237B2 JP2862237B2 (ja) 1999-03-03

Family

ID=17355934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62261020A Expired - Fee Related JP2862237B2 (ja) 1987-10-16 1987-10-16 記憶装置

Country Status (1)

Country Link
JP (1) JP2862237B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53109445A (en) * 1977-03-07 1978-09-25 Nec Corp Refresh request signal generating circuit
JPS58159292A (ja) * 1982-03-17 1983-09-21 Hitachi Ltd メモリリフレツシユ方法
JPS60107796A (ja) * 1983-11-16 1985-06-13 Sony Corp ダイナミツクメモリの制御回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53109445A (en) * 1977-03-07 1978-09-25 Nec Corp Refresh request signal generating circuit
JPS58159292A (ja) * 1982-03-17 1983-09-21 Hitachi Ltd メモリリフレツシユ方法
JPS60107796A (ja) * 1983-11-16 1985-06-13 Sony Corp ダイナミツクメモリの制御回路

Also Published As

Publication number Publication date
JP2862237B2 (ja) 1999-03-03

Similar Documents

Publication Publication Date Title
EP0312301B1 (en) Image processing apparatus
US5204759A (en) Image processing apparatus
US5933587A (en) Image processing apparatus
US5260777A (en) Apparatus for reproducing visible color image from color separations
US5774235A (en) Image processing apparatus
JPH01105394A (ja) 記憶装置
JPH01103364A (ja) 画像処理装置
JPH01103363A (ja) 画像処理装置
JP2898976B2 (ja) 画像処理装置
JPH01103358A (ja) 記録装置の制御方法
JPH01103355A (ja) 画像処理装置
JP2961234B2 (ja) 画像処理システムおよび像形成装置
EP0369779B1 (en) Image memory apparatus
JPH07160863A (ja) 画像形成装置
JP2714014B2 (ja) 画像処理装置
JP3038392B2 (ja) 画像処理システムおよび画像処理方法
CA1338068C (en) Image processing apparatus
JP3048576B2 (ja) 画像形成装置及び画像形成方法
JP2851623B2 (ja) 画像処理装置
JPH02136894A (ja) 画像記憶装置
JPH03203482A (ja) 画像処理システム
JPH0239280A (ja) 画像記憶装置
JPH0238049A (ja) 画像形成方法
JPH03228484A (ja) 画像処理システム
JPH03228483A (ja) 画像処理システム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees