JPH011043A - メモリのアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は複数の回路や機器等からアクセスされる可能性
のあるメモリにおけるメモリのアクセス方式に関するも
のである。

［従来の技術］ 従来は１つのメモリに複数のアクセス要求が発生する可
能性がある場合、個々のアクセス要求の発生元に固定の
優先順位を与えて多重アクセスを処理していた。

［発明が解決しようとする問題点］ しかし上記従来例では、優先順位の高いアクセス要求の
発生元は連続してメモリを専有してしまい、優先順位の
低いものはいつまでもそのアクセス要求が受けつけられ
ず、メモリへのアクセス時間の待ち時間の最悪値を保証
できないという問題があった。

本発明は上記従来例に鑑みなされたもので、メモリへの
アクセスタイミングを所定周期で分割して各アクセス要
求元に均等に割当てることにより、各メモリアクセス要
求に対して均等にサービスすることができるようにした
メモリアクセス方式を提供することを目的とする。

［問題点を解決するための手段］ 上記目的を達成するために本発明のメモリのアクセス方
式は以下の様な構成からなる。即ち、単１のメモリに対
し、複数のアクセス要求源を備えるメモリのアクセス方
式であって、前記メモリへの最小アクセス時間を単位時
間とし、前記複数のアクセス要求源の待ち可能時間を前
記単位時間の集合で表す手段と、前記単位時間の集合を
前記アクセス要求源に対応して均等に分割して割当てる
手段とを備える。

［作用］ 以上の構成において、メモリへの最小アクセス時間を単
位時間とし、複数のアクセス要求源の待ち可能時間を前
記単位時間の集合で表し、単位時間の集合をアクセス要
求源に対応して均等に分割して割当てる。こうして各ア
クセス要求源は割当てられた単位時間毎にメモリにアク
セスするように動作する。

［実施例コ 以下１．添付図面を参照して本発明の好適な実施例を詳
細に説明する。

［画像データ処理部の説明　（第１図）〕第１図は実施
例の複写機における画像データ処理部の概略構成を示す
ブロック図である。

図中、１はプログラムメモリ２の制御プログラムに従っ
て動作するマイクロプロセッサで、複写機全体の制御を
行っている。３はプリントデータをワークメモリ５ある
いはメモリ６及びホストインタフェース４との間でＤＭ
Ａ転送するＤＭＡコントローラ（ＤＭＡＣ）で、ホスト
インタフェース４より入力されたホスト機よりのデータ
をメモリに転送したり、メモリ６あるいはワークメモリ
５のデータをＤＭＡによりホスト機に送出する等の制御
を行う。

リーダ７はカラー原稿を読取って、Ｒ，Ｇ、Ｂ３原色及
び黒色のカラーデータを色変換して圧縮回路８に入力す
る。圧縮回路８はリーダ７より人力したイエロ（黄）、
マゼンダ、シアン、黒の各■像信号を圧縮してメモリ６
に転送する。優先順位制御回路９は、メモリ６に格納さ
れている各色ごとの画像データを読出して対応する色デ
ータの復号回路１０〜１３に送出したり、メモリ６のメ
モリリフレッシュあるいはデータ書込み等の、メモリ６
へのクセスを予め定められた優先順位に従って制御する
ものである。１４は優先順位制御回路９が復号回路１０
〜１３及びマイクロプロセッサ１の制御を行う制御ライ
ンである。

メモリ６に格納された各色毎の符号化（圧縮）画像デー
タは対応する復号回路で復号されてプリンタ１５に出力
される。１５はイエロ、マゼンタ、シアン、黒の画素デ
ータを人力してカラー印刷を行うプリンタで、第２図に
その記録部の詳細を示している。

［プリンタの記録部の説明　（第２図）］］第２は実施
例のプリンタ１５の記録部の概略構成を示す図である。

図中、１０８は記録紙を収納するカセットで、カセット
１０Ｂに収納された記録紙は給紙コロ１０７により搬送
されて搬送ベルト１０９上に供給される。；般送ベルト
１０９は矢印Ａ方向に駆動されて記録紙を搬送する。記
録紙の搬送方向には４つの感光ドラム１１１が所定間隔
をおいて配置されており、この間隔は機器を小型化する
ため記録紙の搬送方向の長さよりも短くなっている。従
ってＡ３サイズの記録紙を用いた場合は、４個の感光ド
ラム１１１の全てに記録紙がかかることになる。

感光ドラム１１１のそわぞれには帯電器１１２、トナー
ホッパ１０５、現像スリーブ１０６及び転写器１１０が
１つずつ設けられており、トナーホッパ１０５のトナー
の色は給紙カセット１０８側よりイエロ、マゼンタ、シ
アン、黒の順となっている。感光ドラム１１１のそれぞ
れには、図示しないレーザ発振器とポリゴンミラー１０
４及び反射ミラー１０７とを含む光学系が設けられてお
り、このような４つのユニットのそれぞれについて、記
録時には感光ドラム１１１が図中矢印方向に回転して帯
電器１１２により均一に帯電される。

ポリゴンミラー１０４、反射ミラー１０７によって人力
された、各色毎の画像データに対応するレーザ光によっ
て、各感光ドラム１１１上には各色に対応した静電潜像
が形成される。次に、現像スリーブ１０６により各ドラ
ム表面に静電潜像に対応したトナーが行者され、感光ド
ラム１１１と転写器１１０の間を通過する記録紙上にト
ナー像が形成される。こうしてイエロ、マゼンタ、シア
ン、黒の順で記録紙上に像が形成され、この記録紙は定
着器１１３に送られる。定着器１１３では熱ローラ１１
４によりトナー像を記録紙上に定若し、その後記録紙は
排紙コロ１１６によりトレー１１５に排紙される。

［メモリアクセスの説明　（第３図）］第３図はメモリ
６へのアクセスタイミングを説明する図である。

３０１はメモリ６より制御回路９に出力されるアクセス
・スロットを示したもので、そのサイクルタイムは２０
０ｎｓである。メモリ６はこのスロットの１つで１回の
り一ド／ライト動作を終了するアクセス速度を有してい
る。制御回路９はこれらアクセス・スロットに０〜７の
番号を付して８スロツトを１サイクルとし、メモリ６へ
のアクセス要求を行う各部（復号回路１０〜１３、圧縮
回路８及びマイクロプロセッサ、ＤＭＡＣ等）に割当て
、その割当て及び優先順位をもとにメモリ６へのアクセ
ス制御を行う。

３０２はメモリ６へのリフレッシュ及び圧縮回路８によ
るメモリ６へのアクセスタイミングを示したもので、３
０３はメモリ６へのアドレスに変換するタイミング、３
０４はメ・モリ６へのリード／ライト・タイミングを示
しており、これにはアクセス・スロット０，２，４．６
が割当てられている。これらスロット３０２ではメモリ
フレッシュが最も優先度が高く、次に圧縮回路８による
メモリ６へのアクセスか糸売き、マイクロブロセ・ンサ
１によるアクセス、ＤＭＡＣ５によるアクセスが最も優
先順位が低くなっている。

尚、本実施例ではメモリ６のリフレッシュ要求は１２μ
ｓ＠に発生し必ず実行される。また、圧縮回路８による
メモリ６への書込みサイクルは１．９２μｓであるため
、アクセス・スロット０．２，４．６のいずれかでメモ
リ６のリフレッシュタイミングと競合したとしても、８
００ｎｓで必ず実行されるため速度の点では問題は発生
しない。

３０５はイエロ復号器１０によるメそり６のアクセスタ
イミングを示し、アクセス・スロット０．１に割当てら
れている。３０６はマゼンタ程号器１１によるメモリ６
のアクセスタイミングを示し、アクセス・スロット２．
３に割当てられている。３０７はアクセス・スロット４
．５に割当てられたシアン復号器１２によるメモリ６へ
のアクセスタイミングを示し、３０８はアクセス・スロ
ット６．７に割当てられた黒復号器１３によるアクセス
タイミングを示している。

これら各アクセスタイミングにおいて、対応する復号器
よりのメモリアクセス要求がなければ、マイクロプロセ
ッサ１あるいはＤＭＡＣ５によるメモリ６へのアクセス
が実行される。

尚、メモリ６のリードサイクルはプリンタ１５のプリン
タ１５のプリント速度によって決定されるもので、本実
施例では最短１．９２μｓとなっている。また、本実施
例では各復号器がメモリ６へのアクセスするサイクルタ
イムは１．６μｓとなっているため、プリンタ１５によ
るプリント速度に対し遅延なく画像データを出力するこ
とができる。

また各アクセスタイミングにおけるアドレス変換サイク
ル３０３は、通常の線形アドレスをＸ。

Ｙで指示されるメモリ６のマトリクス・アドレスに変換
するサイクルで、メモリ６のアドレス配置が他の回路部
分のアドレス構成と異なっているため、各メモリアクセ
ス・タイミング毎に実行される。

尚、本実施例ではレーザビームプリンタの各色毎のプリ
ントデータの読出しあるいはデータ転送の場合について
説明したがこれに限定されるものでなく、１つのメモリ
に複数の回路や機器が同時にアクセスする可能性のある
全ての場合に適用できる。

以上説明したように本実施例によれば、メモリのアクセ
スタイミングを時分割し、時分割された所定のタイミン
グに所定の回路のアクセスタイミングを割当てる事によ
り多重アクセスを制御することかできる。また、本実施
例の構成により原稿をリーダで読み込みながら同時にプ
リンタに出力もてざるため、プリント速度が向上できる
効果もある。

［発明の効果］ 以上述べたように本発明によれば、メモリを効率的に使
用できるとともに、メモリへのアクセスが競合すること
による、メモリアクセスの待ち時間の増大を解消できる
効果がある。

【図面の簡単な説明】

第１図は実施例の複写機の概略構成を示すブロック図、 第２図はプリンタの記録部の概略構成を示す図、 第３図は実施例におけるメそすのアクセス・スロット及
びメモリへのアクセス・タイミングを示す図である。 図中、１・・・マイクロプロセッサ、２・・・プログラ
ムメモリ、３・・・ＤＭＡＣ１４・・・ホストインタフ
ェース、５・・・ワークメモリ、６・・・メモリ、７・
・・リーダ、８・・・圧縮回路、９・・・優先順位制御
回路、１０・・・イエロ復号回路、１１・・・マセンタ
復号回路、１２・・・シアン復号回路、１３・・・里復
号回路、１５・・・プリンタ、１０５・・・トナーホッ
パ、１０６・・・現像スリーブ、１１０・・・転写器、
１１１・・・感光ドラム、１１２・・・帯電器である。

Claims (2)

【特許請求の範囲】
1. （１）単１のメモリに対し、複数のアクセス要求源を備
   えるメモリのアクセス方式であつて、前記メモリへの最
   小アクセス時間を単位時間とし、前記複数のアクセス要
   求源の待ち可能時間を前記単位時間の集合で表す手段と
   、 前記単位時間の集合を前記アクセス要求源に対応して均
   等に分割して割当てる手段とを備え、前記アクセス要求
   源は割当てられた単位時間毎に前記メモリにアクセスす
   るようにしたことを特徴とするメモリのアクセス方式。
2. （２）前記単位時間に複数のアクセス要求源が割当てら
   れたとき、前記アクセス要求源のアクセス要求に優先順
   位を持たせ、該優先順位に対応してメモリアクセスを行
   うようにしたことを特徴とする特許請求の範囲第１項記
   載のメモリのアクセス方式。