JP7880901B2 - 改善された電気特性を有する、炭化ケイ素から作製された動作層を備える半導体構造体を製造するための方法 - Google Patents

Description

本発明は、超小型電子技術（マイクロエレクトロニクス、microelectronic(s)）部品用の半導体材料の分野に関する。本発明は、特に、単結晶炭化ケイ素から作製され、ボンディング界面を介して炭化ケイ素から作製されたキャリア基板上に転写された動作層を備える半導体構造体を製造する、方法に関する。本方法は、垂直方向の電気伝導が望まれる場合に、半導体構造体の電気特性と同様に、動作層の電気特性を改善することを可能にする。

厚さが薄く、結晶品質が高い半導体作動層を、有利には、結晶品質が低い半導体キャリア基板上に移動させることによって、半導体構造体を形成するのが、一般的である。１つのよく知られた薄層転写解決策は、Ｓｍａｒｔ Ｃｕｔ（登録商標）プロセスであり、これは、軽質種を注入すること、及びボンディング界面における分子付着によって接合することに基づく。軽質種は、従来、水素イオン若しくはヘリウムイオン、又はこれら２つの種の組み合わせの中から選択される。分子付着による直接結合は、周囲温度で、又は周囲若しくは制御された雰囲気下の温度で、特に真空中で、接合されるそれらの面を密接に接触させた後に基板に圧力を加えることによって、又は単に、接合される面が互いに向かい合って配置されている場合に、結合波を局所的に開始させることによって、種々のアプローチにより得られ得る。種々の直接結合アプローチはまた、接合の直前に行われる、接合される表面の予備的処理によって、区別され得る。乾式化学洗浄又は湿式化学洗浄、プラズマによる又は原子衝撃による表面活性化（例えば、ＳＡＢ（Ｓｕｒｆａｃｅ Ａｃｔｉｖａｔｅｄ Ｂｏｎｄｉｎｇ、表面活性化結合）、ＡＤＢ（Ａｔｏｍｉｃ Ｄｉｆｆｕｓｉｏｎ Ｂｏｎｄｉｎｇ、原子拡散結合）等）、表面の機械的平滑化又は化学機械的平滑化、あるいは実際に結合を促進する追加の層の堆積を、接合される基板の一方又は両方に適用し得る。

動作層をキャリア基板上に転写した後、動作層及びボンディング界面の構造的品質及び電気的品質を回復させるために、半導体構造体に対して、高温でのアニーリングあるいは非常に高温でのアニーリングを適用することもまた、一般的に行われている。超小型電子技術部品を収容するように意図された転写された動作層の自由面上に、低い表面粗さを得るために、熱平滑化処理又は化学機械的研磨に基づく平滑化処理を実行することもまた、周知である。

特にパワーエレクトロニクスの分野では、動作層の優れた導電率が期待される。更に、垂直部品が作製されることを可能にするように、動作層とキャリア基板との間の良好な電気伝導を保証する半導体構造体を形成することが、有利であり得る。

例えば、単結晶炭化ケイ素から作製された動作層と、低品質（単結晶又は多結晶）炭化ケイ素から作製されたキャリア基板と、を備える半導体構造体の場合、動作層の電気特性は、オームの法則に従うことが予想され、当該層の抵抗率は、そのドーピングレベルによって定義される。垂直部品に適合させるために、垂直電気伝導、すなわち、ボンディング界面を横断することを伴うものは、動作可能であることが期待される、すなわち、ボンディング界面の抵抗率が可能な限り低く、好ましくは１ｍｏｈｍ．ｃｍ^２未満、あるいは０．１ｍｏｈｍ．ｃｍ^２未満であり、オームＩ（Ｖ）（電圧の関数としての電流）特性である。

半導体構造体に適用される最終復元アニーリングを伴うＳｍａｒｔ Ｃｕｔ（登録商標）プロセスによって、中間金属層を介して、単結晶炭化ケイ素から作製された動作層を、同様に単結晶炭化ケイ素から作製されたキャリア基板上に転写することは、１３００℃～１７００℃の温度範囲で実行されるが、図４（ａ）で明らかなように、前述の電気特性を得るのに十分ではない：動作層の電気特性、及び半導体構造体の（ボンディング界面にわたる）垂直電気伝導の電気特性を表すＩ（Ｖ）曲線は、オーム挙動の目的を満たさない。

当然ながら、典型的には、１８００℃超のより高い温度でのアニーリングは、動作層の電気特性及び半導体構造体の電気特性を部分的に改善させ得るが、このような処理は、実施するのに特に面倒であり、更に、その他の種類の不利な結晶的欠陥、特にステップバンチングを引き起こす可能性があり、これらの欠陥が現れるのを回避するために、表面を保護する追加の工程、又はそれらを除去するために、後で表面を処理する追加の工程を必要とする。

本発明は、前述の欠点の全て又はいくつかを克服することを目的とする。本発明は、特に、半導体構造体を製造するための方法であって、動作層が、単結晶炭化ケイ素から作製され、ボンディング界面を介して、炭化ケイ素から作製されるキャリア基板上に転写され、かつ優れた電気特性を有する、半導体構造体を製造するための方法に関する。本発明による方法は、更に、半導体構造体の垂直伝導性能を改善することを可能にし、一方で、同時に、単純な実装工程を提案する。

本発明は、半導体構造体を製造する方法に関し、本方法は、以下の工程を含む。
ａ）単結晶炭化ケイ素から作製されるドナー基板と、炭化ケイ素から作製されるキャリア基板と、を提供する工程と、
ｂ）転写される動作層を準備する工程であって、
－ラザフォード後方散乱分光法（Rutherford backscattering spectrometry）によって特に測定され得る損傷プロファイルを形成するために、前面上のドナー基板に軽質種を注入する工程であって、当該プロファイルが、埋め込まれた脆性面を画定する深さ欠陥の主ピークと、損傷表面層を画定する欠陥の二次ピークと、を有する、工程と、
－ドナー基板の新しい前面を形成するために、ドナー基板の前面の化学エッチングによって、及び／又は化学機械的研磨によって、損傷表面層を除去する工程であって、埋め込まれた脆性面が、ドナー基板の前面と共に、５０ｎｍ～１４００ｎｍの厚さを有する転写される動作層の範囲を定める、工程と、を含む、工程と、
ｃ）ボンディング界面に沿って結合されたアセンブリを形成するために、分子付着によって、前面の側方のドナー基板と、キャリア基板と、を接合する、工程と、
ｄ）半導体構造体を形成するために、埋め込まれた脆性面に沿って分離し、キャリア基板上に動作層の転写をもたらす、工程。

本発明のその他の有利な、かつ非限定的特徴によれば、以下の単独で、又は以下の任意の技術的に実現可能な組み合わせが可能である。
・工程ｂ）の除去により、５ｎｍ～２００ｎｍ、好ましくは３０ｎｍ～５０ｎｍが剥離される。
・キャリア基板の材料は、単結晶又は多結晶である。
・軽質種は水素イオンであり、３０ｋｅＶ～２１０ｋｅＶのエネルギーで、１×１０^１６／ｃｍ^２～５×１０^１７／ｃｍ^２の供与量で注入される。
・製造方法は、工程ｄ）から得られた半導体構造体に適用される仕上げ工程ｅ）を伴うが、工程ｅ）は、１３００℃～１７００℃の温度での熱処理を伴う。
・工程ｅ）は、動作層の自由面の化学機械的平滑化処理を含む。
・工程ｃ）は、分子付着による接合に先立って、ドナー基板の前面及び／又はキャリア基板の前面に少なくとも１つの追加の層を形成することを含み、分子付着による接合の後に得られる接合されたアセンブリは、ドナー基板とキャリア基板との間に追加の層を含み、当該層は、ボンディング界面に隣接するか、又はボンディング界面を含む。
・－少なくとも１つの－追加の層は、ケイ素、タングステン、炭素、及びチタンの中から選択される材料を含む。
・本方法は、半導体構造体上に少なくとも１つの高電圧超小型電子技術部品を作製する工程を、更に含む。

本発明はまた、上述の製造方法によって得られた半導体構造体上に作製された高電圧超小型電子技術部品に関する。

本発明のその他の特徴及び利点は、添付の図面を参照した以下の詳細な説明から、明らかになるであろう。
本発明による製造方法に従って作製された半導体構造体を示す。 本発明による製造方法の工程を示す。 本発明による製造方法の工程を示す。 本発明による製造方法の工程を示す。 本発明による製造方法の工程を示す。 本発明による製造方法の工程を示す。 本発明による製造方法の工程を示す。 未使用のドナー基板及び本発明による製造方法の工程ｄ）の軽質種の注入を受けたドナー基板の、ラザフォード後方散乱分光法（ＲＢＳ）測定値を、それぞれ示す。 半導体構造体上に作製された２つの電極から測定された、印加された電圧の関数としての電流のＩ（Ｖ）曲線を示し、電流経路は、当該構造体のボンディング界面を横断し、（ａ）は、従来技術の半導体構造体に関するものであり、ｂ）は、本発明による半導体構造体に関するものである。 （ａ）本発明によらない最終半導体構造体の透過電子顕微鏡（Transmission Electron Microscopy、ＴＥＭ）画像、及び（ｂ）本発明によらない最終半導体構造体のＳＳＲＭ（Scanning Spread Resistance Microscope、走査型拡がり抵抗顕微鏡）抵抗測定によって得られた画像を示す。

図中の同じ参照番号は、同じ種類の要素に対して使用されてもよい。図は、概略図であり、読みやすさのために、縮尺は正確ではない。特に、ｚ軸線に沿った層の厚さは、ｘ軸線及びｙ軸線に沿った水平方向寸法に対して一定の縮尺ではなく、層の互いに対する相対的な厚さは、概略図では考慮されていない。

種々の可能性（以下の説明において図示及び／又は詳細に説明される変形例及び実施形態）は、相互に排他的ではなく、互いに組み合わされ得るものとして、理解されなければならない。

本発明は、キャリア基板２上に転写された単結晶炭化ケイ素（silicon carbide、ＳｉＣ）から作製された動作層１０を備える半導体構造体１００を製造するための、方法に関する（図１）。キャリア基板２は、単結晶炭化ケイ素又は多結晶炭化ケイ素から形成され得る。

製造方法は、最初に、単結晶炭化ケイ素から作製されたドナー基板１と、単結晶炭化ケイ素又は多結晶炭化ケイ素から作製されたキャリア基板２と、を提供する、工程ａ）を含む（図２ａ）。これらの２つの初期基板１、２は、好ましくは、直径が１００ｍｍ、１５０ｍｍ、又は２００ｍｍであり、厚さ（ｚ軸に沿って）が、典型的には、３００～８００ミクロンである、（平面（ｘ、ｙ）における）ウェハの形態である。それらは、それぞれ、前面１ａ、２ａ及び後面１ｂ、２ｂを有する。前面１ａ、２ａの表面粗さは、２０ミクロン×２０ミクロンの走査で、原子間力顕微鏡法（Atomic Force Microscopy、ＡＦＭ）によって測定される１ｎｍのＲＭＳ未満であるように、有利に選択される。

ドナー基板１は、例えば、４Ｈポリタイプ（polytype、結晶多層繰り返し型構造）又は６Ｈポリタイプであり得、ｎ型又はｐ型のドーピングを有し得る。プロセスの後に、半導体構造体１００の動作層１０は、ドナー基板１から分離され、したがって、ドナー基板１は、目標とする用途に必要な機械特性、電気特性、及び結晶学的特性を有するべきである。

特定の一実施形態によれば、ドナー基板１は、エピタキシによってドナー層がその上に生成された初期基板を含む。エピタキシャル成長工程は、ドナー層が初期基板の結晶欠陥密度よりも低い結晶欠陥密度を有するように、実行される。この場合、動作層１０はドナー層から分離されるので、初期基板は、ドナー層ほど高い品質レベルを必要としない。

キャリア基板２は、機械的強度に関する仕様と、場合によっては、最終半導体構造体１００の上及び中に作製される垂直電力部品の動作のための良好な垂直電気伝導を可能にする、電気特性に関する仕様と、を満たさなければならない。

次に、製造方法は、転写される動作層１０を準備する一貫した工程ｂ）を含む。本工程は、最初に、軽質種の注入プロファイル及び損傷プロファイル１１（図２ｂ）を形成するために、前面１ａ上のドナー基板１（又はドナー層が存在する場合には、ドナー層）に、軽質種を注入することを含む。これらの２つのプロファイルはほとんど重なっており、第１のプロファイルは注入された種の深さによる濃度に対応し、他方のプロファイルは、種が浸透する場合にドナー基板１のＳｉＣ材料の結晶格子内に発生した欠陥に対応する。

損傷プロファイル１１は、特に、ラザフォード後方散乱分光法（すなわち、ＲＢＳ）によって測定され得る。周知のように、ＲＢＳは、材料に衝突する高エネルギーイオンビームの後方散乱を分析することによって、当該材料の構造及び組成を決定するために使用される。この場合、これにより、ドナー基板１の注入されたＳｉＣ結晶格子内に存在する欠陥の領域を明らかにすることが、可能になる。

図３の曲線Ａは、軽質種を注入する前のドナー基板１のＲＢＳ測定に対応するが、ＲＢＳプロファイルは平坦である（前面１ａ上で検出された非常に狭いピークを除いて、これは、全ての測定された試料上に現れ、したがって、特有ではない）。

図３の曲線Ｂは、軽質種を注入した後のドナー基板１のＲＢＳ測定に対応する。損傷プロファイル１１は、深さ欠陥の主ピーク１２ａ（注入された軽質種の濃度のピークに、実質的に重なる）を有し、埋め込まれた脆性面１２を画定する。損傷プロファイル１１はまた、損傷表面層１３を画定する欠陥の二次ピーク１３ａを有する。

注入される軽質種は、水素、ヘリウム、又はこれら２つの種が共注入されることが好ましい。導入部で述べたＳｍａｒｔ Ｃｕｔ（登録商標）プロセスを参照すると、これらの軽質種は、ドナー基板１の前面１ａに平行な、すなわち、図中の平面（ｘ，ｙ）に平行な薄層に分布した微小空洞を、主ピーク１２ａにおいて、及び／又は主ピーク１２ａの近辺において形成する。この薄層は、簡潔性のために、埋め込まれた脆性面１２と呼ばれる。

軽質種の注入エネルギーは、ドナー基板１内の所定の深さに達するように、選択される。典型的には、水素イオンは、１００ｎｍ～１５００ｎｍの深さに埋め込まれた脆性面１２を形成するために、３０ｋｅＶ～２１０ｋｅＶのエネルギーで、１×１０^１６／ｃｍ^２～５×１０^１７／ｃｍ^２の供与量で注入される。

図３に見ることができ、ドナー基板１を可変ｎｍまで拡張するが、これは、本質的に、１０ｎｍ～１００ｎｍの深さの前面１ａからの二次ピーク１３ａは、注入条件（エネルギー、供与量、温度等）に依存する。この損傷表面層１３は、特に、局所的な結晶欠陥、拡張欠陥（転位等）、又は注入された軽質種以外の意図的に導入されていない種を含み得る。注入を受けた前面１ａ上のドナー基板１の表面粗さは、影響を受けず、初期粗さと実質的に同様のままであり、典型的には、１ｎｍ ＲＭＳ未満である。

軽質種をイオン注入した後、動作層１０を準備する工程ｂ）は、ドナー基板１の前面１ａの化学エッチングによって、及び／又は化学機械的研磨によって、損傷表面層１３を除去することを含む（図２ｂ－１）。

化学エッチングは、有利にはドライエッチングであり、例えば、Ｏ２／ＳＦ６／Ａｒ／Ｆガスに基づく反応性イオンエッチングである。化学機械的研磨は、アルミナ系又はダイヤモンド系のナノ研磨剤を含む研磨溶液（スラリー）、及びポリウレタン又は熱可塑性プラスチック発泡体型の従来の布を使用して、行われ得る。

どのような技術が実施されても、工程ｂ）で行われる除去は、５ｎｍ～２００ｎｍ、好ましくは２０ｎｍ～１００ｎｍ、より好ましくは３０ｎｍ～５０ｎｍのＳｉＣの剥離をもたらす。この材料が剥離された後、ドナー基板１の新しい前面１ａ’が形成される。

目的は、損傷表面層１３全体を除去するのと同時に、転写される動作層１０の良好な均一性を維持することである。具体的には、当該動作層１０は、剥離後、埋め込まれた脆性面１２とドナー基板１の前面１ａ’とによって、範囲を定められる。動作層１０の厚さの＋／－２０％未満の不均一性が、目標とされる。転写される動作層１０は、典型的には、５０ｎｍ～１４００ｎｍの厚さを有する。

次に、製造方法は、ボンディング界面５１（図２ｃ）に沿って結合されたアセンブリ５０を形成するために、分子付着によって、前面１ａ’の側方のドナー基板１と、その前面２ａの側方のキャリア基板２と、を接合することを含む、工程ｃ）を含む。

それ自体周知のように、分子付着による直接結合は、接合面間に原子スケールで結合が確立されるので、接着材料を必要としない。分子付着によるいくつかの種類の結合が存在するが、それらは、温度、圧力、雰囲気条件、又は表面を接触させることに先立った処理において、特に異なる。接合される表面の事前のプラズマ活性化を伴う又は伴わない室温での結合、原子拡散接合（Atomic Diffusion Bonding、ＡＤＢ）、表面活性化接合（Surface Activated Bonding、ＳＡＢ）等を挙げることができる。

接合工程ｃ）は、接合される面を接触させることに先立って、化学洗浄（例えば、ＲＣＡ洗浄）及び表面活性化（例えば、酸素プラズマ又は窒素プラズマによる）又はその他の表面処理（スクラビング洗浄など）の従来の順序を含み得るが、これらは、ボンディング界面５１の品質（低欠陥密度、高接着エネルギー）を促進する可能性がある。

第１の実施形態によれば、図２ｃに示されるように、ドナー基板１の前面１ａ’とキャリア基板２の前面２ａとが、直接接合される。

第２の実施形態によれば、工程ｃ）は、分子付着による接合に先立って、ドナー基板１の前面１ａ’上及び／又はキャリア基板２の前面２ａ上に、少なくとも１つの追加の層（図示せず）を形成することを含む。－少なくとも１つの－追加の層は、ケイ素、タングステン、炭素、又はチタンなどの材料を含み得、有利には、最終半導体構造体１００における垂直電気伝導を促進するように選択される。更に、中間層は、分子付着によって、特に接合される面に存在する残留粗さ又は表面欠陥を消去することによって、結合を促進する可能性が高い。結合を促進する１ｎｍ ＲＭＳ未満、あるいは０．５ｎｍ ＲＭＳ未満の粗さに達するために、従来の平坦化処理又は平滑化処理が受けられ得、また、前述したような予備的処理（洗浄、活性化等）も受けられ得る。追加の層の厚さは、０．５ｎｍ～５０ｎｍとなるように選択するのが好ましい。

本発明による製造方法は、最後に、半導体構造体１００を形成するために、埋め込まれた脆性面１２に沿って分離し、キャリア基板２上への動作層１０の転写をもたらす、工程ｄ）を含む（図２ｄ）。

埋め込まれた脆性面１２に沿った分離は、通常、８００℃～１２００℃の温度で熱処理を適用することによって、行われる。このような熱処理により、埋め込まれた脆性面１２内に空洞及び微小亀裂が発生するが、これらの空洞及び微小亀裂は、破壊が当該脆性面１２に沿って伝播するまで、ガス状で存在する軽質種によって加圧される。代替的に又は共同して、機械的応力は、結合されたアセンブリ５０に、特に、埋め込まれた脆性面１２に印加されて、分離につながる破壊を機械的に伝播することを、伝播又は支援し得る。この分離の結果として、一方では、キャリア基板２及び単結晶ＳｉＣから作製される転写された動作層３を備え、他方では、ドナー基板の残りの部分１’’を備える、半導体構造体１００が得られる。動作層１０のドーピングのレベル及び種類は、ドナー基板１の特性の選択によって定義されるか、又は半導体層をドーピングするための周知の技術を介して、後で調整され得る。

動作層１０の自由面１０ａは、通常、分離後に粗く、例えば、５ｎｍ～１００ｎｍのＲＭＳ（ＡＦＭ、２０ミクロン×２０ミクロンのスキャン）の粗さを有する。良好な表面仕上げ（典型的には、２０ミクロン×２０ミクロンのＡＦＭ走査で、数オングストロームのＲＭＳ未満の粗さ）を復元させるために、洗浄工程及び／又は平滑化工程が適用され得る。

これは特に、好ましくは、本発明による製造方法に含まれる仕上げ工程ｅ）の目的である。工程ｄ）から得られる半導体構造体１００に適用される本工程は、動作層１０の自由面１０ａの化学機械的平滑化（chemical-mechanical smoothing、ＣＭＰ）処理を含み得る。５０ｎｍ～３００ｎｍで剥離することにより、当該層１０の表面仕上げを効果的に復元させることが可能になる。

工程ｅ）はまた、１３００℃～１７００℃の温度での熱処理を含み得る。このような熱処理は、動作層１０から残留軽質種を除去するため、及び動作層１０の結晶格子の再配列を促進するために、適用される。

導入部で述べたように、仕上げ熱処理が１８００℃未満の温度のままである場合、従来は軽質種を注入することによって転写されていた動作層１０の良好な電気特性を得ることは、困難である。図４（ａ）の実施例では、本発明によらない半導体構造体は、単結晶ＳｉＣ（約２０ｍｏｈｍ．ｃｍの典型的な抵抗率）から作製された動作層から形成され、追加の金属層を介して、キャリア基板（約５０ｍｏｈｍ．ｃｍの典型的な抵抗率）上に転写され、ドナー基板への注入が行われる条件は、次の１３０ｋｅＶ、６×１０^１６Ｈ／ｃｍ^２であり、仕上げ熱処理は１７００℃で１時間行われた。本構造のＩ（Ｖ）挙動は、オームではないことが分かり得る。

本発明による方法では、本熱処理は、１７００℃以下、あるいは１４００℃～１５００℃の温度で行われ得る。実際、図４（ｂ）のＩ（Ｖ）曲線上では、本発明に従って作製された半導体構造体１００の動作層１０及びボンディング界面５１の完全なオーム挙動が、観察される。半導体構造体は、単結晶ＳｉＣ（約２０ｍｏｈｍ．ｃｍの典型的な抵抗率）から作製された動作層１０から形成され、追加の金属層（図４（ａ）を参照して上述した、従来技術による構造体に相当する積み重ね体）を介して、キャリア基板２（約２０ｍｏｈｍ．ｃｍの典型的な抵抗率）上に転写され、ドナー基板１への注入（工程ｂ））が行われる条件は、１３０ｋｅＶ、６×１０^１６Ｈ／ｃｍ^２であり、損傷表面層１３の除去（工程ｂ））は、ＣＭＰによって５０ｎｍ剥離することからなり、工程ｅ）の熱処理は、１７００℃で１時間行われた。

１９００℃までのアニーリングが明らかに実行され得るが、これらの非常に高い温度は、本発明による方法において薄層１０の電気的品質を回復させるために必要ではないことに、留意されたい。

本出願人は、ドナー基板１から転写される動作層１０を準備する工程ｂ）のイオン注入の間に生成された損傷表面層１３を除去することが、転写後に、一般に、薄層１０の優れた電気特性及び半導体構造体１００の優れた電気特性を得る一方で、妥当な仕上げ熱処理温度が維持されるために重要であることを、確認した。

この損傷表面層１３は、本発明による方法の工程ｂ）中に除去されない場合、図５（ａ）に示すように、最終半導体構造体の薄層中の残留欠陥１３’の原因となる：１７００℃まで、あるいは１９００℃までの高温での熱処理にもかかわらず存在したままである当該残留欠陥１３’は、この透過電子顕微鏡（ＴＥＭ）画像で観察される。残留欠陥１３’の領域と相関する、半導体構造体のボンディング界面５１付近のより大きな抵抗率の領域を示す、ＳＳＲＭ（走査型拡がり抵抗顕微鏡、原子間力顕微鏡（atomic force microscope）の先端部による走査によって抵抗を測定する技術）測定もまた、図５（ｂ）に見られ得る。損傷表面層１３が接合前に除去されない場合、ボンディング界面５１の付近の動作層１０に存在する残留欠陥１３’は、図４（ａ）において観察される半導体構造体の非オーム電気的挙動の原因となる。

本発明による製造方法は、ドナー基板１に軽質種を注入することによって生成された損傷表面層１３を除去することを提供し、したがって、最終半導体構造体１００における動作層１０の高品質及びそのオーム型の電気的挙動を確実にする。

本発明はまた、前述の製造方法から得られる半導体構造体１００上及び／又は半導体構造体１００中に作製される、例えば、ショットキーダイオード（Schottky diodes）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor、酸化膜半導体電界効果トランジスタ）等の、１つ（又は１つ以上の）高電圧超小型電子部品（複数可）に関する。部品を作製する従来の工程が実施され得るが、半導体構造体１００は、超小型電子技術及び超小型電子線と完全に適合性がある。

当然ながら、本発明は、説明された実施形態及び実施例に限定されず、特許請求の範囲によって定義される本発明の範囲から逸脱することなく、変形実施形態をそれに追加し得るものである。

Claims (9)

1. 半導体構造体（１００）を製造する方法であって、
   ａ）単結晶炭化ケイ素から作製されるドナー基板（１）と、炭化ケイ素から作製されるキャリア基板（２）と、を提供する工程と、
   ｂ）転写される動作層を準備する工程であって、
   －ラザフォード後方散乱分光法（Rutherford backscattering spectrometry）によって特に測定され得る損傷プロファイル（１１）を形成するために、前面（１ａ）上の前記ドナー基板（１）に軽質種を注入する工程であって、前記プロファイルが、埋め込まれた脆性面（１２）を画定する深さ欠陥の主ピーク（１２ａ）と、損傷表面層（１３）を画定する欠陥の二次ピーク（１３ａ）と、を有する、工程と、
   －前記ドナー基板（１）の新しい前面（１ａ’）を形成するために、前記ドナー基板（１）の前記前面（１ａ）の化学エッチングによって、及び／又は化学機械的研磨によって、前記損傷表面層（１３）を除去する工程であって、前記埋め込まれた脆性面（１２）が、前記ドナー基板（１）の前記前面（１ａ’）と共に、５０ｎｍ～１４００ｎｍの厚さを有する転写される前記動作層（１０）の範囲を定める、工程と、
   ｃ）ボンディング界面（５１）に沿って結合されたアセンブリ（５０）を形成するために、分子付着によって、前記前面（１ａ’）の側方の前記ドナー基板（１）と、前記キャリア基板（２）と、を接合する、工程と、
   ｄ）前記半導体構造体（１００）を形成するために、前記埋め込まれた脆性面（１２）に沿って分離し、前記キャリア基板（２）上に前記動作層（１０）の転写をもたらす、工程と
   を含む製造方法。
2. 工程ｂ）の前記除去により、５ｎｍ～２００ｎｍ、好ましくは３０ｎｍ～５０ｎｍが剥離される、請求項１に記載の製造方法。
3. 前記キャリア基板（２）の材料が、単結晶又は多結晶である、請求項１又は２に記載の製造方法。
4. 前記軽質種が水素イオンであり、３０ｋｅＶ～２１０ｋｅＶのエネルギーで、１×１０¹⁶／ｃｍ²～５×１０¹⁷／ｃｍ²の供与量で注入される、請求項１又は２に記載の製造方法。
5. 工程ｄ）から得られた前記半導体構造体（１００）に適用される仕上げ工程ｅ）を含み、工程ｅ）が、１３００℃～１７００℃の温度での熱処理を伴う、請求項１又は２に記載の製造方法。
6. 工程ｅ）が、前記動作層（１０）の自由面（１０ａ）の化学機械的平滑化処理を含む、請求項５に記載の製造方法。
7. －工程ｃ）が、分子付着による前記接合に先立って、前記ドナー基板（１）の前記前面（１ａ’）上及び／又は前記キャリア基板（２）の前面（２ａ）上に、少なくとも１つの追加の層を形成することを含み、
   －分子付着による前記接合後に得られる前記結合されたアセンブリ（５０）が、前記ドナー基板（１）と前記キャリア基板（２）との間に前記追加の層を含み、前記層が、前記ボンディング界面（５１）に隣接しているか、又は前記ボンディング界面（５１）を含む、請求項１又は２に記載の製造方法。
8. 前記少なくとも１つの追加の層が、ケイ素、タングステン、炭素、及びチタンの中から選択される材料を含む、請求項７に記載の製造方法。
9. 前記半導体構造体（１００）上に、少なくとも１つの高電圧超小型電子技術部品を作製する工程を更に含む、請求項１又は２に記載の製造方法。