JP7726041B2 - 情報処理装置及び制御方法 - Google Patents
情報処理装置及び制御方法Info
- Publication number
- JP7726041B2 JP7726041B2 JP2021193234A JP2021193234A JP7726041B2 JP 7726041 B2 JP7726041 B2 JP 7726041B2 JP 2021193234 A JP2021193234 A JP 2021193234A JP 2021193234 A JP2021193234 A JP 2021193234A JP 7726041 B2 JP7726041 B2 JP 7726041B2
- Authority
- JP
- Japan
- Prior art keywords
- fan
- switch
- unit
- connection destination
- identification information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/4155—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by programme execution, i.e. part programme or machine function execution, e.g. selection of a programme
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
- G06F1/206—Cooling means comprising thermal management
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/49—Nc machine tool, till multiple
- G05B2219/49216—Control of temperature of processor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Description
本発明は、制御技術に関し、例えば、ファンを制御する技術に関する。
サーバ等の情報処理装置（コンピュータ）は、ＣＰＵ（Central Processing Unit）、メモリ、補助記憶装置等の部品を含む。これらの部品は、情報処理装置における主な発熱源となる。部品の性能及び寿命に対する発熱の影響を抑えるために、情報処理装置の筐体内に設けられたファンにより外気が取り込まれ、部品の空気冷却が行われる。
部品の空気冷却において、情報処理装置内のＢＭＣ（Baseboard Management Controller）は、各部品の温度を監視し、温度に合わせてファンの回転数を変更することで、ファンの風量を調整する。
情報処理装置におけるファンの制御に関連して、パーソナルコンピュータ等に用いられている温度制御回路を備えたファンモータ駆動回路が知られている（例えば、特許文献１を参照）。複数の電子装置に供給する電源の管理が容易で、かつ、突入電流が小さい電子装置も知られている（例えば、特許文献２を参照）。通常の運転を行っている中で故障か否かを判定し可用性を向上させるレンジフードも知られている（例えば、特許文献３を参照）。
情報処理装置において、ＢＭＣがファンの識別情報を取得するために、ファン毎にハードウェアが追加されることがある。この場合、情報処理装置に搭載されるファンの個数が増加するにつれて、追加されるハードウェアも増加する。
なお、かかる問題は、ＢＭＣがファンの識別情報を取得する場合に限らず、ファンを制御する様々な制御部がファンの識別情報を取得する場合において生ずるものである。
１つの側面において、本発明は、情報処理装置に搭載されるファンの識別情報を、簡単な構成で取得することを目的とする。
１つの案では、情報処理装置は、発熱部、ファン、記憶部、接続先スイッチ、及びファン制御部を含む。ファンは、発熱部を冷却し、記憶部は、ファンの識別情報を記憶する。接続先スイッチは、信号ケーブルの接続先をファン又は記憶部の一方に切り替える。
ファン制御部は、接続先スイッチによって接続先がファンに切り替えられた状態で、信号ケーブルを介してファンを制御し、接続先スイッチによって接続先が記憶部に切り替えられた状態で、信号ケーブルを介して記憶部から識別情報を読み出す。
１つの側面によれば、情報処理装置に搭載されるファンの識別情報を、簡単な構成で取得することができる。
以下、図面を参照しながら、実施形態を詳細に説明する。
図１は、比較例のサーバのハードウェア構成例を示している。図１のサーバ１０１は、ファン１１１－１～ファン１１１－Ｎ（Ｎは１以上の整数）、電源１１２、及びＢＭＣ１１３を含む。サーバ１０１は、不図示のＣＰＵ、メモリ、補助記憶装置等の発熱部品も含んでいる。これらの構成要素は、ハードウェアであり、システムボード上に搭載されている。
ファン１１１－ｉ（ｉ＝１～Ｎ）は、入力部１２１－ｉ及び出力部１２２－ｉを含む。電源１１２は、ファン１１１－１～ファン１１１－Ｎに電力を供給する。ＢＭＣ１１３は、出力部１３１－１～出力部１３１－Ｎ、読み出し部１３２－１～読み出し部１３２－Ｎ、ＣＰＵ１３３、及びメモリ１３４を含む。
ＣＰＵ１３３は、メモリ１３４を利用してプログラム（ファームウェア）を実行することで、各発熱部品の温度を監視し、温度に合わせて出力部１３１－ｉを制御する。ＣＰＵ１３３は、ファームウェアを実行することで、読み出し部１３２－ｉも制御する。
出力部１３１－ｉは、ＣＰＵ１３３からの指示に従って、パルス幅変調（Pulse Width Modulation，ＰＷＭ）により制御信号を変調する。そして、出力部１３１－ｉは、変調されたパルス状の制御信号をファン１１１－ｉへ出力することで、ファン１１１－ｉの回転数を制御する。
ファン１１１－ｉの入力部１２１－ｉは、出力部１３１－ｉから出力される制御信号を受信し、受信した制御信号に従って、ファン１１１－ｉの回転数を変更する。これにより、ファン１１１－ｉの風量が調整される。
ファン１１１－ｉの出力部１２２－ｉは、ファン１１１－ｉの回転数を示すパルス信号をＢＭＣ１１３へ出力する。ＢＭＣ１１３の読み出し部１３２－ｉは、出力部１２２－ｉから出力されるパルス信号を受信し、受信したパルス信号からファン１１１－ｉの回転数を計算して、ＣＰＵ１３３へ出力する。これにより、ファン１１１－ｉの回転数が読み出される。
ファン１１１－ｉと電源１１２はケーブルを介して接続されており、ファン１１１－ｉとＢＭＣ１１３もケーブルを介して接続されている。ファン１１１－ｉ側のコネクタとしては、例えば、４ピン又は６ピンのコネクタが用いられる。
４ピンのコネクタの場合、２ピンは、電源１１２との接続に使用され、１ピンは、ＢＭＣ１１３の出力部１３１－ｉとの接続に用いられ、１ピンは、ＢＭＣ１１３の読み出し部１３２－ｉとの接続に使用される。６ピンのコネクタの場合、４ピンは、４ピンのコネクタと同様の用途で使用され、残りの２ピンは、ファン１１１－ｉに設けられた不図示のＬＥＤ（Light Emitting Diode）の＋端子及び－端子として使用される。
サーバ１０１の部品として、業界標準仕様の現場交換可能ユニット（Field-Replaceable Unit，ＦＲＵ）が用いられることがある。ファン１１１－ｉもＦＲＵの１つである。ＦＲＵを識別するシリアル番号等の識別情報は、ＦＲＵ毎に搭載された不揮発性メモリに書き込まれることがある。不揮発性メモリとしては、例えば、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）が用いられる。この場合、ＦＲＵの個数が増加すると、サーバ１０１に搭載される不揮発性メモリの個数も増加する。
ＦＲＵ毎に不揮発性メモリが搭載されている場合、ＢＭＣ１１３は、Ｉ２Ｃ（Inter-Integrated Circuit）通信により、不揮発性メモリからＦＲＵの識別情報を読み出すことができる。Ｉ２Ｃ通信では、２本の信号線を含むケーブルが用いられる。したがって、不揮発性メモリの個数が増加すると、Ｉ２Ｃ通信のための信号線が増加し、使用されるケーブルも増加する。
例えば、高価格帯のサーバ１０１では、不揮発性メモリの利点を活用するために、ＦＲＵが多くなっても不揮発性メモリが搭載されることが多い。一方、低価格帯のサーバ１０１では、ハードウェアの増大を抑えるために、不揮発性メモリが搭載されないことが多い。
次に、ファン１１１－ｉの保守交換作業について説明する。ＢＭＣ１１３は、ファン１１１－ｉの回転数がエラー閾値未満になると、以下の何れかの方法で、ファン１１１－ｉの故障をユーザに通知する。
（Ａ１）ＢＭＣ１１３は、Ｗｅｂ ＵＩ（User Interface）の管理画面上に、ファン１１１－ｉのステータスとしてエラーを表示する。
（Ａ２）ＢＭＣ１１３は、ファン１１１－ｉの故障を通知するメールを、ユーザの端末装置へ送信する。
保守交換作業の作業者は、故障が通知されたファン１１１－ｉを新しいファン１１１－ｉに交換した後、ＢＭＣ１１３によるファンテストを実行する。ファンテストにおいて、ＢＭＣ１１３は、以下のような処理を実行する。
（Ｂ１）ＢＭＣ１１３は、制御信号のデューティ比を変更しながら、複数のデューティ比それぞれについて、ファン１１１－ｉの回転数が期待される回転数になることをチェックする。
（Ｂ２）ＢＭＣ１１３は、ファン１１１－ｉが最高回転数に達するまで回転することをチェックする。
ファン１１１－ｉの回転数には個体差があり、同じデューティ比の制御信号を入力した場合であっても、ファン１１１－ｉの回転数が常に同じなるとは限らない。特定のデューティ比に対するファン１１１－ｉの回転数は、ファン１１１－ｉ固有の特性によってばらつく。
サーバ１０１の稼働中に、ＢＭＣ１１３は、各ファン１１１－ｉの回転数を警告閾値と比較することで、警告判定を行う。そして、ＢＭＣ１１３は、回転数が警告閾値未満になった場合、ユーザに警告を通知する。
ファン１１１－ｉの連続動作時間が長くなるにつれて、ファン１１１－ｉのモータ軸の潤滑性能が低下し、ファン１１１－ｉの回転数が低下していく。このため、サーバ１０１に各ファン１１１－ｉが初めて搭載されたタイミングで、ファン１１１－ｉ固有の警告閾値を設定しておくことが望ましい。そこで、ＢＭＣ１１３は、新しいファン１１１－ｉが搭載された場合のファン１１１－ｉの設定として、以下のような処理を実行する。
（Ｃ１）ＢＭＣ１１３は、所定のデューティ比の制御信号をファン１１１－ｉへ出力して、ファン１１１－ｉの回転数を読み出し、読み出された回転数がエラー閾値未満である場合、ファン１１１－ｉが故障していると判定する。一方、読み出された回転数がエラー閾値以上である場合、ＢＭＣ１１３は、ファン１１１－ｉが正常であると判定する。
（Ｃ２）ＢＭＣ１１３は、正常と判定された各ファン１１１－ｉの回転数に応じて、ファン１１１－ｉ固有の警告閾値を設定する。
図２は、ファン１１１－ｉのエラー閾値及び警告閾値の例を示している。図２（ａ）は、ファン１１１－ｉのエラー閾値の例を示している。期待値は、所定のデューティ比の制御信号が入力されたときに期待されるファン１１１－ｉの回転数を表し、エラー閾値は、期待値に対応するエラー閾値を表す。ｒｐｍは、１分間当たりの回転数を表す。この例では、エラー閾値は、期待値の２割に設定されている。
図２（ｂ）は、ファン１１１－ｉの警告閾値の例を示している。番号は、ファン１１１－ｉの便宜的な番号を表す。ＦＡＮ＃ｉ（ｉ＝１～３）は、ファン１１１－ｉを示している。回転数は、所定のデューティ比の制御信号をファン１１１－ｉへ出力したときにファン１１１－ｉから読み出された回転数を表し、警告閾値は、回転数に対応する警告閾値を表す。この例では、警告閾値は、回転数の７割に設定されている。
部品毎に不揮発性メモリが搭載されている場合、ＢＭＣ１１３は、不揮発性メモリから識別情報を読み出し、読み出された識別情報を、前回読み出して保持している識別情報と比較することで、部品が交換されたか否かを判定することができる。例えば、システムボード、ＰＳＵ（Power Supply Unit）等は、識別情報を記憶する不揮発性メモリを持っている。
一方、ファン１１１－ｉは、必ずしも不揮発性メモリを持っているとは限らない。ファン１１１－ｉが不揮発性メモリを持っていない場合、ＢＭＣ１１３がファン１１１－ｉの交換を検知することは難しい。
この場合、保守交換作業の作業者は、ファン１１１－ｉを新しいファン１１１－ｉに交換した後に、ＢＭＣ１１３に接続された端末装置を用いて、上述したファンテストを手動で実施する。しかし、データセンタのように多数のサーバ１０１が設置されている環境では、ファン１１１－ｉを交換する度に手動でファンテストを実施すると、作業者の負荷が増大するとともに、人為的なミスが発生する可能性もある。
また、交換後のファン１１１－ｉの設定の際、作業者は、Ｎ個のファン１１１－ｉの番号の中から交換されたファン１１１－ｉの番号を特定し、端末装置を用いてファン１１１－ｉの設定を実施する。この場合、交換されたファン１１１－ｉの番号を特定する作業に手間がかかるとともに、人為的なミスが発生する可能性もある。
図３は、実施形態の情報処理装置のハードウェア構成例を示している。図３の情報処理装置３０１は、発熱部３１１、ファン３１２、記憶部３１３、接続先スイッチ３１４、及びファン制御部３１５を含む。ファン３１２は、発熱部３１１を冷却し、記憶部３１３は、ファン３１２の識別情報３２１を記憶する。接続先スイッチ３１４は、信号ケーブル３１６の接続先をファン３１２又は記憶部３１３の一方に切り替える。
図４は、図３の情報処理装置３０１が行う制御処理の例を示すフローチャートである。ファン制御部３１５は、接続先スイッチ３１４によって信号ケーブル３１６の接続先が記憶部３１３に切り替えられた状態で、信号ケーブル３１６を介して記憶部３１３から識別情報３２１を読み出す（ステップ４０１）。
ファン制御部３１５は、接続先スイッチ３１４によって信号ケーブル３１６の接続先がファン３１２に切り替えられた状態で、信号ケーブル３１６を介してファン３１２を制御する（ステップ４０２）。
図３の情報処理装置３０１によれば、情報処理装置３０１に搭載されるファン３１２の識別情報３２１を、簡単な構成で取得することができる。
図５は、実施形態のサーバのハードウェア構成例を示している。図５のサーバ５０１は、ＣＰＵ５１１－１～ＣＰＵ５１１－Ｍ（Ｍは１以上の整数）、メモリ５１２－１～メモリ５１２－Ｋ（Ｋは１以上の整数）、及び補助記憶装置５１３を含む。サーバ５０１は、ファンユニット５１４－１～ファンユニット５１４－Ｎ（Ｎは１以上の整数）、スイッチ５１５－１～スイッチ５１５－Ｎ、Ｉ２Ｃスイッチ５１６、電源５１７、及びＢＭＣ５１８をさらに含む。これらの構成要素は、ハードウェアであり、システムボード上に搭載されている。
ＣＰＵ５１１－ｊ（ｊ＝１～Ｍ）は、メモリ５１２－ｋ（ｋ＝１～Ｋ）を利用してプログラムを実行することで、情報処理を行う。メモリ５１２－ｋは、ＲＡＭ（Random Access Memory）等の半導体メモリであり、補助記憶装置５１３は、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）等である。電源５１７は、ファンユニット５１４－１～ファンユニット５１４－Ｎに電力を供給する。
ファンユニット５１４－ｉ（ｉ＝１～Ｎ）は、ファン５２１－ｉ、スイッチ５２２－ｉ、スイッチ制御部５２３－ｉ、及び記憶部５２４－ｉを含む。ファン５２１－ｉは、入力部５２５－ｉ及び出力部５２６－ｉを含み、スイッチ制御部５２３－ｉは、タイマ５２７－ｉを含む。ファン５２１－ｉ、スイッチ５２２－ｉ、スイッチ制御部５２３－ｉ、記憶部５２４－ｉ、及びタイマ５２７－ｉは、ハードウェアである。
各ファン５２１－ｉは、ＣＰＵ５１１－１～ＣＰＵ５１１－Ｍ、メモリ５１２－１～メモリ５１２－Ｋ、及び補助記憶装置５１３のうち、一部の構成要素を冷却するために用いられる。
ＢＭＣ５１８は、出力部５３１－１～出力部５３１－Ｎ、読み出し部５３２－１～読み出し部５３２－Ｎ、スイッチ制御部５３３－１～スイッチ制御部５３３－Ｎ、Ｉ２Ｃ制御部５３４、ＣＰＵ５３５、メモリ５３６、タイマ５３７、及び記憶部５３８を含む。出力部５３１－ｉ、読み出し部５３２－ｉ、スイッチ制御部５３３－ｉ、Ｉ２Ｃ制御部５３４、ＣＰＵ５３５、メモリ５３６、タイマ５３７、及び記憶部５３８は、ハードウェアである。
メモリ５３６は、ＲＡＭ等の半導体メモリであり、記憶部５２４－ｉ及び記憶部５３８は、ＥＥＰＲＯＭ等の不揮発性メモリである。記憶部５２４－ｉ及び記憶部５３８は、フラッシュメモリであってもよい。記憶部５２４－ｉは、ファン５２１－ｉの識別情報を記憶する。ファン５２１－ｉの識別情報は、例えば、工場におけるファンユニット５１４－ｉの組み立て時に、記憶部５２４－ｉに書き込まれる。
サーバ５０１は、図３の情報処理装置３０１に対応し、ＣＰＵ５１１－ｊ、メモリ５１２－ｋ、及び補助記憶装置５１３は、図３の発熱部３１１に対応する。ファン５２１－ｉ、記憶部５２４－ｉ、スイッチ５２２－ｉ、及びＢＭＣ５１８は、図３のファン３１２、記憶部３１３、接続先スイッチ３１４、及びファン制御部３１５にそれぞれ対応する。
読み出し部５３２－ｉは、第１読み出し部の一例であり、Ｉ２Ｃ制御部５３４は、第２読み出し部の一例である。スイッチ５１５－ｉは、接続元スイッチの一例であり、スイッチ制御部５２３－ｉは、接続先スイッチ制御部の一例である。ＣＰＵ５３５は、プロセッサの一例である。
ファンユニット５１４－ｉのファン５２１－ｉに含まれる入力部５２５－ｉとスイッチ５２２－ｉは、信号線５４１－ｉにより接続されており、出力部５２６－ｉとスイッチ５２２－ｉは、信号線５４２－ｉにより接続されている。ファンユニット５１４－ｉの記憶部５２４－ｉとスイッチ５２２－ｉは、信号線５４３－ｉ及び信号線５４４－ｉにより接続されている。
スイッチ５２２－ｉとスイッチ５１５－ｉは、信号線５４５－ｉ及び信号線５４６－ｉにより接続されている。信号線５４５－ｉ及び信号線５４６－ｉは、図３の信号ケーブル３１６に対応する。
スイッチ５１５－ｉとＢＭＣ５１８の出力部５３１－ｉは、信号線５４７－ｉにより接続されており、スイッチ５１５－ｉと読み出し部５３２－ｉは、信号線５４８－ｉにより接続されている。スイッチ５１５－ｉとＩ２Ｃスイッチ５１６は、信号線５４９－ｉ及び信号線５５０－ｉにより接続されている。信号線５４９－ｉ及び信号線５５０－ｉは、ファン５２１－ｉの識別情報を読み出すバスの一例である。
Ｉ２Ｃスイッチ５１６とＩ２Ｃ制御部５３４は、信号線５５１及び信号線５５２により接続されている。
スイッチ５２２－ｉは、信号線５４５－ｉの接続先を信号線５４１－ｉ又は信号線５４３－ｉの一方に切り替え、信号線５４６－ｉの接続先を信号線５４２－ｉ又は信号線５４４－ｉの一方に切り替える。
スイッチ制御部５２３－ｉは、電源５１７から電力が供給されると、信号線５４５－ｉの接続先を信号線５４３－ｉに切り替え、信号線５４６－ｉの接続先を信号線５４４－ｉに切り替えるように、スイッチ５２２－ｉを制御し、タイマ５２７－ｉを起動する。タイマ５２７－ｉは、所定時間をカウントする。所定時間としては、例えば、ＢＭＣ５１８が記憶部５２４－１～記憶部５２４－Ｎから各ファン５２１－ｉの識別情報を読み出す時間よりも十分に長い時間が設定される。所定時間は、数秒であってもよい。
スイッチ５１５－ｉは、信号線５４５－ｉの接続元を信号線５４７－ｉ又は信号線５４９－ｉの一方に切り替え、信号線５４６－ｉの接続元を信号線５４８－ｉ又は信号線５５０－ｉの一方に切り替える。
Ｉ２Ｃ制御部５３４は、ＣＰＵ５３５からの指示に従って、信号線５５１及び信号線５５２を介してＩ２Ｃスイッチ５１６を制御する。Ｉ２Ｃスイッチ５１６は、Ｉ２Ｃ制御部５３４からの指示に従って、信号線５５１の接続先を信号線５４９－１～信号線５４９－Ｎの何れかに切り替え、信号線５５２の接続先を信号線５５０－１～信号線５５０－Ｎの何れかに切り替える。
ＢＭＣ５１８のＣＰＵ５３５は、メモリ５３６を利用してファームウェアを実行することで、ＣＰＵ５１１－ｊ、メモリ５１２－ｋ、及び補助記憶装置５１３の温度を監視し、温度に合わせて出力部５３１－ｉを制御する。ＣＰＵ５３５は、ファームウェアを実行することで、読み出し部５３２－ｉ、スイッチ制御部５３３－ｉ、Ｉ２Ｃ制御部５３４、及びタイマ５３７も制御する。
ＢＭＣ５１８は、例えば、電源５１７からファンユニット５１４－ｉに電力が供給されてから所定時間が経過するまでの間に、記憶部５２４－ｉからファン５２１－ｉの識別情報を読み出す。
このとき、スイッチ制御部５３３－ｉは、ＣＰＵ５３５からの指示に従って、信号線５４５－ｉの接続元を信号線５４９－ｉに切り替え、信号線５４６－ｉの接続元を信号線５５０－ｉに切り替えるように、スイッチ５１５－ｉを制御する。そして、Ｉ２Ｃ制御部５３４は、ＣＰＵ５３５からの指示に従って、信号線５５１の接続先を信号線５４９－ｉに切り替え、信号線５５２の接続先を信号線５５０－ｉに切り替えるように、Ｉ２Ｃスイッチ５１６を制御する。
これにより、信号線５４３－ｉは、スイッチ５２２－ｉ、信号線５４５－ｉ、スイッチ５１５－ｉ、信号線５４９－ｉ、Ｉ２Ｃスイッチ５１６、及び信号線５５１を介して、Ｉ２Ｃ制御部５３４と接続される。また、信号線５４４－ｉは、スイッチ５２２－ｉ、信号線５４６－ｉ、スイッチ５１５－ｉ、信号線５５０－ｉ、Ｉ２Ｃスイッチ５１６、及び信号線５５２を介して、Ｉ２Ｃ制御部５３４と接続される。
Ｉ２Ｃ制御部５３４は、ＣＰＵ５３５からの指示に従って、スイッチ５２２－ｉ、スイッチ５１５－ｉ、及びＩ２Ｃスイッチ５１６を介して、記憶部５２４－ｉからファン５２１－ｉの識別情報を読み出し、読み出された識別情報をＣＰＵ５３５へ出力する。ＣＰＵ５３５は、Ｉ２Ｃ制御部５３４から出力された識別情報を、記憶部５３８に記憶させる。
ファン５２１－ｉの識別情報が読み出された後、ＣＰＵ５３５は、タイマ５３７を起動し、タイマ５３７は、タイマ５２７－ｉと同じ所定時間をカウントする。
図６は、図５のＢＭＣ５１８がファン５２１－１～ファン５２１－Ｎを制御する場合の信号線の接続の例を示している。ファン５２１－ｉの制御において、ＢＭＣ５１８は、ファン５２１－ｉの回転数を制御するとともに、ファン５２１－ｉの回転数を読み出す。
タイマ５２７－ｉによりカウントされる所定時間が経過した後、ファンユニット５１４－ｉのスイッチ制御部５２３－ｉは、信号線５４５－ｉ及び信号線５４６－ｉの接続先を変更する。このとき、スイッチ制御部５２３－ｉは、信号線５４５－ｉの接続先を信号線５４１－ｉに切り替え、信号線５４６－ｉの接続先を信号線５４２－ｉに切り替えるように、スイッチ５２２－ｉを制御する。
また、タイマ５３７によりカウントされる所定時間が経過した後、ＢＭＣ５１８のＣＰＵ５３５は、信号線５４５－ｉ及び信号線５４６－ｉの接続元を変更する。このとき、スイッチ制御部５３３－ｉは、ＣＰＵ５３５からの指示に従って、信号線５４５－ｉの接続元を信号線５４７－ｉに切り替え、信号線５４６－ｉの接続元を信号線５４８－ｉに切り替えるように、スイッチ５１５－ｉを制御する。
これにより、入力部５２５－ｉは、信号線５４１－ｉ、スイッチ５２２－ｉ、信号線５４５－ｉ、スイッチ５１５－ｉ、及び信号線５４７－ｉを介して、出力部５３１－ｉと接続される。また、出力部５２６－ｉは、信号線５４２－ｉ、スイッチ５２２－ｉ、信号線５４６－ｉ、スイッチ５１５－ｉ、及び信号線５４８－ｉを介して、読み出し部５３２－ｉと接続される。
タイマ５２７－ｉ及びタイマ５３７により所定時間がカウントされた時点で、スイッチ５２２－ｉ及びスイッチ５１５－ｉの切り替えを行うことで、自動的にサーバ５０１をファン５２１－ｉの制御が可能な状態へ移行させることができる。
出力部５３１－ｉは、ＣＰＵ５３５からの指示に従って、パルス幅変調により制御信号を変調する。そして、出力部５３１－ｉは、変調されたパルス状の制御信号を入力部５２５－ｉへ出力することで、ファン５２１－ｉの回転数を制御する。
入力部５２５－ｉは、出力部５３１－ｉから出力される制御信号を受信し、受信した制御信号に従って、ファン５２１－ｉの回転数を変更する。これにより、ファン５２１－ｉの風量が調整される。
出力部５２６－ｉは、ファン５２１－ｉの回転数を示すパルス信号を読み出し部５３２－ｉへ出力する。読み出し部５３２－ｉは、出力部５２６－ｉから出力されるパルス信号を受信し、受信したパルス信号からファン５２１－ｉの回転数を計算して、ＣＰＵ５３５へ出力する。これにより、ファン５２１－ｉの回転数が読み出される。
ＢＭＣ５１８は、ファン５２１－ｉの回転数を読み出すことで、回転数がエラー閾値又は警告閾値未満になったか否かをチェックすることができる。ＢＭＣ５１８は、回転数が警告閾値未満になった場合、ユーザに警告を通知し、回転数がエラー閾値未満になった場合、ファン５２１－ｉの故障をユーザに通知する。
図５及び図６のサーバ５０１によれば、ファンユニット５１４－ｉ内に記憶部５２４－ｉを設けることで、ＢＭＣ５１８は、記憶部５２４－ｉからファン５２１－ｉの識別情報を読み出すことができる。そして、ＢＭＣ５１８は、読み出された識別情報を、記憶部５３８に格納されている、前回読み出された識別情報と比較することで、ファンユニット５１４－ｉが交換されたか否かを判定することができる。
スイッチ５２２－ｉ及びスイッチ５１５－ｉを設けることで、信号線５４５－ｉ及び信号線５４６－ｉを、ファン５２１－ｉの制御とファン５２１－ｉの識別情報の読み出しの両方の用途で共用することができる。これにより、ファンユニット５１４－ｉに接続される信号線の本数を増やすことなく、簡単な構成で、ＢＭＣ５１８がファン５２１－ｉの識別情報を取得することが可能になる。
さらに、ＢＭＣ５１８がファンユニット５１４－ｉの交換を検知することができるため、交換後のファン５２１－ｉのファンテスト及び設定をＢＭＣ５１８が自動的に実行することができる。したがって、作業者の負荷が軽減されるとともに、人為的なミスの発生が防止される。
図７は、図５のサーバ５０１における第１の動作シーケンスの例を示している。図７では、スイッチ５１５－１～スイッチ５１５－Ｎが便宜的に１つの矩形で表されている。スイッチ５２２－１～スイッチ５２２－Ｎ、入力部５２５－１～入力部５２５－Ｎ、出力部５２６－１～出力部５２６－Ｎ、スイッチ制御部５２３－１～スイッチ制御部５２３－Ｎ、及び記憶部５２４－１～記憶部５２４－Ｎについても同様である。
期間Ｔ１は、ＢＭＣ５１８のＩ２Ｃ制御部５３４が何れかのファンユニット５１４－ｉ（ｉ＝１～Ｎ）の記憶部５２４－ｉにアクセス可能な期間を表す。期間Ｔ２－ｉは、記憶部５２４－ｉからファン５２１－ｉの識別情報を読み出すことが可能な期間を表す。
期間Ｔ３は、各ファンユニット５１４－ｉの入力部５２５－ｉが制御信号を受信可能な期間を表す。期間Ｔ４は、各ファンユニット５１４－ｉの出力部５２６－ｉがパルス信号を出力可能な期間を表す。
図７の動作シーケンスでは、以下のような手順で、ファン５２１－ｉの識別情報の読み出し及びファン５２１－ｉの制御が行われる。
（Ｐ１）ＢＭＣ５１８のＣＰＵ５３５は、電源５１７をオンにすることで、電力の供給の開始を電源５１７に指示する。
（Ｐ２）電源５１７は、ファンユニット５１４－１～ファンユニット５１４－Ｎに電力を供給する。これにより、スイッチ５２２－１～スイッチ５２２－Ｎ及びスイッチ制御部５２３－１～スイッチ制御部５２３－Ｎに電力が供給される。
（Ｐ３）各ファンユニット５１４－ｉのスイッチ制御部５２３－ｉは、信号線５４５－ｉの接続先を信号線５４３－ｉに切り替え、信号線５４６－ｉの接続先を信号線５４４－ｉに切り替えるように、スイッチ５２２－ｉを制御する。そして、各スイッチ制御部５２３－ｉは、タイマ５２７－ｉを起動し、タイマ５２７－ｉは、所定時間のカウントを開始する。
（Ｐ４）ＢＭＣ５１８の各スイッチ制御部５３３－ｉは、信号線５４５－ｉの接続元を信号線５４９－ｉに切り替え、信号線５４６－ｉの接続元を信号線５５０－ｉに切り替えるように、スイッチ５１５－ｉを制御する。
（Ｐ５）Ｉ２Ｃ制御部５３４は、信号線５５１の接続先を信号線５４９－１に切り替え、信号線５５２の接続先を信号線５５０－１に切り替えるように、Ｉ２Ｃスイッチ５１６を制御する。
（Ｐ６）Ｉ２Ｃ制御部５３４は、ファンユニット５１４－１の記憶部５２４－１からファン５２１－１の識別情報を読み出し、読み出された識別情報をＣＰＵ５３５へ出力する。ＣＰＵ５３５は、Ｉ２Ｃ制御部５３４から出力された識別情報を、記憶部５３８に記憶させる。
Ｉ２Ｃ制御部５３４は、ファンユニット５１４－２～ファンユニット５１４－Ｎについて、手順（Ｐ５）及び手順（Ｐ６）と同様の処理を繰り返す。これにより、ファンユニット５１４－ｉ（ｉ＝２～Ｎ）の記憶部５２４－ｉからファン５２１－ｉの識別情報が読み出されて、記憶部５３８に格納される。
ファン５２１－１～ファン５２１－Ｎの識別情報が読み出された後、ＣＰＵ５３５は、タイマ５３７を起動し、タイマ５３７は、所定時間のカウントを開始する。
（Ｐ７）各ファンユニット５１４－ｉのタイマ５２７－ｉが所定時間のカウントを終了すると、各スイッチ制御部５２３－ｉは、信号線５４５－ｉ及び信号線５４６－ｉの接続先を変更する。このとき、各スイッチ制御部５２３－ｉは、信号線５４５－ｉの接続先を信号線５４１－ｉに切り替え、信号線５４６－ｉの接続先を信号線５４２－ｉに切り替えるように、スイッチ５２２－ｉを制御する。
（Ｐ８）ＢＭＣ５１８のタイマ５３７が所定時間のカウントを終了すると、ＣＰＵ５３５は、信号線５４５－ｉ及び信号線５４６－ｉの接続元を変更する。このとき、各スイッチ制御部５３３－ｉは、信号線５４５－ｉの接続元を信号線５４７－ｉに切り替え、信号線５４６－ｉの接続元を信号線５４８－ｉに切り替えるように、スイッチ５１５－ｉを制御する。
（Ｐ９）ＣＰＵ５３５は、手順（Ｐ６）において各記憶部５２４－ｉから読み出されたファン５２１－ｉの識別情報を、記憶部５３８に格納されている、前回読み出されたファン５２１－ｉの識別情報と比較する。手順（Ｐ６）において読み出されたファン５２１－ｉの識別情報が、前回読み出されたファン５２１－ｉの識別情報と同じである場合、ＣＰＵ５３５は、ファンユニット５１４－ｉが交換されていないと判定する。
一方、手順（Ｐ６）において読み出されたファン５２１－ｉの識別情報が、前回読み出されたファン５２１－ｉの識別情報と異なっている場合、ＣＰＵ５３５は、ファンユニット５１４－ｉが交換されたと判定する。そして、ＣＰＵ５３５は、テストプログラムを実行することでファン５２１－ｉのファンテストを行い、ファン５２１－ｉの設定を行う。
ＣＰＵ５３５は、例えば、ファン５２１－ｉのファンテストにおいて、上述した（Ｂ１）及び（Ｂ２）と同様の処理を実行し、ファン５２１－ｉの設定において、上述した（Ｃ１）及び（Ｃ２）と同様の処理を実行する。
（Ｐ１０）その後、ＣＰＵ５３５は、ＣＰＵ５１１－ｊ、メモリ５１２－ｋ、及び補助記憶装置５１３の温度を監視し、ファン５２１－ｉを制御する。ファン５２１－ｉの制御において、ＣＰＵ５３５は、定期的に温度に合わせて各出力部５３１－ｉを制御し、出力部５３１－ｉは、ファンユニット５１４－ｉの入力部５２５－ｉへ制御信号を出力する。読み出し部５３２－ｉは、出力部５２６－ｉから出力されるパルス信号を受信することで、ファン５２１－ｉの回転数を読み出す。
図８は、図５のサーバ５０１における第２の動作シーケンスの例を示している。図８の動作シーケンスは、サーバ５０１の動作中にファンユニット５１４－１の活性交換が行われる場合の手順を示している。
期間Ｔ１１及びＴ１５は、各ファンユニット５１４－ｉの入力部５２５－ｉが制御信号を受信可能な期間を表す。期間Ｔ１２及びＴ１６は、各ファンユニット５１４－ｉの出力部５２６－ｉがパルス信号を出力可能な期間を表す。
期間Ｔ１３は、ＢＭＣ５１８のＩ２Ｃ制御部５３４が何れかのファンユニット５１４－ｉ（ｉ＝１～Ｎ）の記憶部５２４－ｉにアクセス可能な期間を表す。期間Ｔ１４は、記憶部５２４－１からファン５２１－１の識別情報を読み出すことが可能な期間を表す。
図８の動作シーケンスでは、以下のような手順で、ファン５２１－１の識別情報の読み出し及びファン５２１－ｉの制御が行われる。
（Ｐ２１）ＣＰＵ５３５は、ＣＰＵ５１１－ｊ、メモリ５１２－ｋ、及び補助記憶装置５１３の温度を監視し、ファン５２１－ｉを制御する。
（Ｐ２２）保守交換作業の作業者は、ファンユニット５１４－１を新しいファンユニット５１４－１に交換する活性交換を行う。
（Ｐ２３）ＢＭＣ５１８の読み出し部５３２－１は、出力部５２６－１からのパルス信号が途絶えたことを検出する。そこで、スイッチ制御部５３３－１は、信号線５４５－１の接続元を信号線５４９－１に切り替え、信号線５４６－１の接続元を信号線５５０－１に切り替えるように、スイッチ５１５－１を制御する。
（Ｐ２４）サーバ５０１に新しいファンユニット５１４－１が搭載されると、電源５１７は、そのファンユニット５１４－１に電力を供給する。これにより、スイッチ５２２－１及びスイッチ制御部５２３－１に電力が供給される。
（Ｐ２５）スイッチ制御部５２３－１は、信号線５４５－１の接続先を信号線５４３－１に切り替え、信号線５４６－１の接続先を信号線５４４－１に切り替えるように、スイッチ５２２－１を制御する。そして、スイッチ制御部５２３－１は、タイマ５２７－１を起動し、タイマ５２７－１は、所定時間のカウントを開始する。
（Ｐ２６）Ｉ２Ｃ制御部５３４は、信号線５５１の接続先を信号線５４９－１に切り替え、信号線５５２の接続先を信号線５５０－１に切り替えるように、Ｉ２Ｃスイッチ５１６を制御する。
（Ｐ２７）Ｉ２Ｃ制御部５３４は、ファンユニット５１４－１の記憶部５２４－１からファン５２１－１の識別情報を読み出し、読み出された識別情報をＣＰＵ５３５へ出力する。ＣＰＵ５３５は、Ｉ２Ｃ制御部５３４から出力された識別情報を、記憶部５３８に記憶させる。
ファン５２１－１の識別情報が読み出された後、ＣＰＵ５３５は、タイマ５３７を起動し、タイマ５３７は、所定時間のカウントを開始する。
（Ｐ２８）ファンユニット５１４－１のタイマ５２７－１が所定時間のカウントを終了すると、スイッチ制御部５２３－１は、信号線５４５－１及び信号線５４６－１の接続先を変更する。このとき、スイッチ制御部５２３－１は、信号線５４５－１の接続先を信号線５４１－１に切り替え、信号線５４６－１の接続先を信号線５４２－１に切り替えるように、スイッチ５２２－１を制御する。
（Ｐ２９）ＢＭＣ５１８のタイマ５３７が所定時間のカウントを終了すると、ＣＰＵ５３５は、信号線５４５－１及び信号線５４６－１の接続元を変更する。このとき、スイッチ制御部５３３－１は、信号線５４５－１の接続元を信号線５４７－１に切り替え、信号線５４６－１の接続元を信号線５４８－１に切り替えるように、スイッチ５１５－１を制御する。
（Ｐ３０）ＣＰＵ５３５は、手順（Ｐ２７）において記憶部５２４－１から読み出されたファン５２１－１の識別情報を、記憶部５３８に格納されている、前回読み出されたファン５２１－１の識別情報と比較する。
この場合、手順（Ｐ２７）において読み出されたファン５２１－１の識別情報が、前回読み出されたファン５２１－１の識別情報と異なっているため、ＣＰＵ５３５は、ファンユニット５１４－１が交換されたと判定する。そして、ＣＰＵ５３５は、テストプログラムを実行することでファン５２１－１のファンテストを行い、ファン５２１－１の設定を行う。
ＣＰＵ５３５は、例えば、ファン５２１－１のファンテストにおいて、上述した（Ｂ１）及び（Ｂ２）と同様の処理を実行し、ファン５２１－１の設定において、上述した（Ｃ１）及び（Ｃ２）と同様の処理を実行する。
（Ｐ３１）その後、ＣＰＵ５３５は、ＣＰＵ５１１－ｊ、メモリ５１２－ｋ、及び補助記憶装置５１３の温度を監視し、ファン５２１－ｉを制御する。
図９は、図７の動作シーケンスにおいてＢＭＣ５１８が行う第１の制御処理の例を示すフローチャートである。ＢＭＣ５１８のＣＰＵ５３５は、ファームウェアを実行することで、図９の制御処理を行う。
まず、ＣＰＵ５３５は、電源５１７をオンにすることで、電力の供給の開始を電源５１７に指示する（ステップ９０１）。これにより、各ファンユニット５１４－ｉのスイッチ制御部５２３－ｉは、信号線５４５－ｉの接続先を信号線５４３－ｉに切り替え、信号線５４６－ｉの接続先を信号線５４４－ｉに切り替えるように、スイッチ５２２－ｉを制御する。そして、タイマ５２７－ｉは、所定時間のカウントを開始する。
次に、ＣＰＵ５３５は、各スイッチ制御部５３３－ｉに対して、信号線５４５－ｉ及び信号線５４６－ｉの接続元の切り替えを指示する（ステップ９０２）。各スイッチ制御部５３３－ｉは、ＣＰＵ５３５からの指示に従って、信号線５４５－ｉの接続元を信号線５４９－ｉに切り替え、信号線５４６－ｉの接続元を信号線５５０－ｉに切り替えるように、スイッチ５１５－ｉを制御する。
次に、ＣＰＵ５３５は、ｉ＝１～Ｎについて、ステップ９０３～ステップ９０５の処理を繰り返す。
まず、ＣＰＵ５３５は、Ｉ２Ｃ制御部５３４に対して、信号線５５１の接続先を信号線５４９－ｉに切り替え、信号線５５２の接続先を信号線５５０－ｉに切り替えるように指示する（ステップ９０３）。Ｉ２Ｃ制御部５３４は、信号線５５１の接続先を信号線５４９－ｉに切り替え、信号線５５２の接続先を信号線５５０－ｉに切り替えるように、Ｉ２Ｃスイッチ５１６を制御する。
次に、ＣＰＵ５３５は、Ｉ２Ｃ制御部５３４に対して、ファン５２１－ｉの識別情報の読み出しを指示する（ステップ９０４）。Ｉ２Ｃ制御部５３４は、ＣＰＵ５３５からの指示に従って、ファンユニット５１４－ｉの記憶部５２４－ｉからファン５２１－ｉの識別情報を読み出し、読み出された識別情報をＣＰＵ５３５へ出力する。
次に、ＣＰＵ５３５は、ファン５２１－ｉの識別情報を記憶部５３８に格納する（ステップ９０５）。
ｉ＝１～Ｎについてステップ９０３～ステップ９０５の処理が終了すると、ＣＰＵ５３５は、タイマ５３７を起動し、タイマ５３７は、所定時間のカウントを開始する。
各ファンユニット５１４－ｉのタイマ５２７－ｉが所定時間のカウントを終了すると、各スイッチ制御部５２３－ｉは、信号線５４５－ｉ及び信号線５４６－ｉの接続先を変更する。このとき、各スイッチ制御部５２３－ｉは、信号線５４５－ｉの接続先を信号線５４１－ｉに切り替え、信号線５４６－ｉの接続先を信号線５４２－ｉに切り替えるように、スイッチ５２２－ｉを制御する。
タイマ５３７が所定時間のカウントを終了すると、ＣＰＵ５３５は、各スイッチ制御部５３３－ｉに対して、信号線５４５－ｉ及び信号線５４６－ｉの接続元の切り替えを指示する（ステップ９０６）。各スイッチ制御部５３３－ｉは、ＣＰＵ５３５からの指示に従って、信号線５４５－ｉの接続元を信号線５４７－ｉに切り替え、信号線５４６－ｉの接続元を信号線５４８－ｉに切り替えるように、スイッチ５１５－ｉを制御する。
次に、ＣＰＵ５３５は、ｉ＝１～Ｎについて、ステップ９０７の処理を繰り返す。ステップ９０７において、ＣＰＵ５３５は、ステップ９０４において各記憶部５２４－ｉから読み出されたファン５２１－ｉの識別情報を、記憶部５３８に格納されている、前回読み出されたファン５２１－ｉの識別情報と比較する。
ステップ９０４において読み出されたファン５２１－ｉの識別情報が、前回読み出されたファン５２１－ｉの識別情報と同じである場合（ステップ９０７，ＹＥＳ）、ＣＰＵ５３５は、ｉを１だけインクリメントして、ステップ９０７の処理を繰り返す。
ステップ９０４において読み出されたファン５２１－ｉの識別情報が、前回読み出されたファン５２１－ｉの識別情報と異なっている場合（ステップ９０７，ＮＯ）、ＣＰＵ５３５は、ファン５２１－ｉのファンテストと設定を行う（ステップ９０８）。そして、ＣＰＵ５３５は、ｉを１だけインクリメントして、ステップ９０７の処理を繰り返す。
ＣＰＵ５３５は、例えば、ファン５２１－ｉのファンテストにおいて、上述した（Ｂ１）及び（Ｂ２）と同様の処理を実行し、ファン５２１－ｉの設定において、上述した（Ｃ１）及び（Ｃ２）と同様の処理を実行する。
ｉ＝１～Ｎについてステップ９０７の処理が終了すると、ＣＰＵ５３５は、ＣＰＵ５１１－ｊ、メモリ５１２－ｋ、及び補助記憶装置５１３の温度を監視し、ファン５２１－ｉを制御する（ステップ９０９）。
ステップ９０８において、ＣＰＵ５３５は、ファン５２１－ｉのファンテスト又は設定のうち何れか一方を行ってもよい。
図１０は、サーバ５０１の動作中にファンユニット５１４－ｘ（ｘ＝１～Ｎ）の活性交換が行われる場合にＢＭＣ５１８が行う、第２の制御処理の例を示すフローチャートである。ＢＭＣ５１８のＣＰＵ５３５は、ファームウェアを実行することで、図１０の制御処理を行う。
まず、ＣＰＵ５３５は、ＣＰＵ５１１－ｊ、メモリ５１２－ｋ、及び補助記憶装置５１３の温度を監視し、ファン５２１－ｉを制御する（ステップ１００１）。
次に、保守交換作業の作業者は、ファンユニット５１４－ｘを新しいファンユニット５１４－ｘに交換する活性交換を行う（ステップ１００２）。
次に、ＣＰＵ５３５は、出力部５２６－ｘからのパルス信号が途絶えたことを示す通知を、読み出し部５３２－ｘから受信し、スイッチ制御部５３３－ｘに対して、信号線５４５－ｘ及び信号線５４６－ｘの接続元の切り替えを指示する（ステップ１００３）。スイッチ制御部５３３－ｘは、ＣＰＵ５３５からの指示に従って、信号線５４５－ｘの接続元を信号線５４９－ｘに切り替え、信号線５４６－ｘの接続元を信号線５５０－ｘに切り替えるように、スイッチ５１５－ｘを制御する。
サーバ５０１に新しいファンユニット５１４－ｘが搭載されると、電源５１７は、そのファンユニット５１４－ｘに電力を供給する。これにより、スイッチ制御部５２３－ｘは、信号線５４５－ｘの接続先を信号線５４３－ｘに切り替え、信号線５４６－ｘの接続先を信号線５４４－ｘに切り替えるように、スイッチ５２２－ｘを制御する。そして、タイマ５２７－ｘは、所定時間のカウントを開始する。
次に、ＣＰＵ５３５は、Ｉ２Ｃ制御部５３４に対して、信号線５５１の接続先を信号線５４９－ｘに切り替え、信号線５５２の接続先を信号線５５０－ｘに切り替えるように指示する（ステップ１００４）。Ｉ２Ｃ制御部５３４は、信号線５５１の接続先を信号線５４９－ｘに切り替え、信号線５５２の接続先を信号線５５０－ｘに切り替えるように、Ｉ２Ｃスイッチ５１６を制御する。
次に、ＣＰＵ５３５は、Ｉ２Ｃ制御部５３４に対して、ファン５２１－ｘの識別情報の読み出しを指示する（ステップ１００５）。Ｉ２Ｃ制御部５３４は、ＣＰＵ５３５からの指示に従って、ファンユニット５１４－ｘの記憶部５２４－ｘからファン５２１－ｘの識別情報を読み出し、読み出された識別情報をＣＰＵ５３５へ出力する。
次に、ＣＰＵ５３５は、ファン５２１－ｘの識別情報を記憶部５３８に格納する（ステップ１００６）。そして、ＣＰＵ５３５は、タイマ５３７を起動し、タイマ５３７は、所定時間のカウントを開始する。
ファンユニット５１４－ｘのタイマ５２７－ｘが所定時間のカウントを終了すると、スイッチ制御部５２３－ｘは、信号線５４５－ｘ及び信号線５４６－ｘの接続先を変更する。このとき、スイッチ制御部５２３－ｘは、信号線５４５－ｘの接続先を信号線５４１－ｘに切り替え、信号線５４６－ｘの接続先を信号線５４２－ｘに切り替えるように、スイッチ５２２－ｘを制御する。
タイマ５３７が所定時間のカウントを終了すると、ＣＰＵ５３５は、スイッチ制御部５３３－ｘに対して、信号線５４５－ｘ及び信号線５４６－ｘの接続元の切り替えを指示する（ステップ１００７）。スイッチ制御部５３３－ｘは、ＣＰＵ５３５からの指示に従って、信号線５４５－ｘの接続元を信号線５４７－ｘに切り替え、信号線５４６－ｘの接続元を信号線５４８－ｘに切り替えるように、スイッチ５１５－ｘを制御する。
次に、ＣＰＵ５３５は、ステップ１００５において記憶部５２４－ｘから読み出されたファン５２１－ｘの識別情報を、記憶部５３８に格納されている、前回読み出されたファン５２１－ｘの識別情報と比較する（ステップ１００８）。
ステップ１００５において読み出されたファン５２１－ｘの識別情報が、前回読み出されたファン５２１－ｘの識別情報と同じである場合（ステップ１００８，ＹＥＳ）、ＣＰＵ５３５は、ステップ１０１０の処理を行う。ステップ１０１０において、ＣＰＵ５３５は、ＣＰＵ５１１－ｊ、メモリ５１２－ｋ、及び補助記憶装置５１３の温度を監視し、ファン５２１－ｉを制御する。
ステップ１００５において読み出されたファン５２１－ｘの識別情報が、前回読み出されたファン５２１－ｘの識別情報と異なっている場合（ステップ１００８，ＮＯ）、ＣＰＵ５３５は、ファン５２１－ｘのファンテストと設定を行う（ステップ１００９）。そして、ＣＰＵ５３５は、ステップ１０１０の処理を行う。
ＣＰＵ５３５は、例えば、ファン５２１－ｘのファンテストにおいて、上述した（Ｂ１）及び（Ｂ２）と同様の処理を実行し、ファン５２１－ｘの設定において、上述した（Ｃ１）及び（Ｃ２）と同様の処理を実行する。
ステップ１００９において、ＣＰＵ５３５は、ファン５２１－ｘのファンテスト又は設定のうち何れか一方を行ってもよい。
図３の情報処理装置３０１の構成は一例に過ぎず、情報処理装置３０１の用途又は条件に応じて一部の構成要素を省略又は変更してもよい。図１のサーバ１０１と図５及び図６のサーバ５０１の構成は一例に過ぎず、サーバの用途又は条件に応じて一部の構成要素を省略又は変更してもよい。例えば、サーバ５０１において、ＢＭＣ５１８の代わりに、別の制御部がファン５２１－ｉを制御してもよい。
図７及び図８の動作シーケンスは一例に過ぎず、サーバ５０１の構成又は条件に応じて、一部の手順を省略又は変更してもよい。図４、図９、及び図１０のフローチャートは一例に過ぎず、情報処理装置３０１又はサーバ５０１の構成又は条件に応じて、一部の処理を省略又は変更してもよい。
図２のエラー閾値及び警告閾値は一例に過ぎず、エラー閾値及び警告閾値は、ファン又は条件に応じて変化する。
開示の実施形態とその利点について詳しく説明したが、当業者は、特許請求の範囲に明確に記載した本発明の範囲から逸脱することなく、様々な変更、追加、省略をすることができるであろう。
図１乃至図１０を参照しながら説明した実施形態に関し、さらに以下の付記を開示する。
（付記１）
発熱部と、
前記発熱部を冷却するファンと、
前記ファンの識別情報を記憶する記憶部と、
信号ケーブルの接続先を前記ファン又は前記記憶部の一方に切り替える接続先スイッチと、
前記接続先スイッチによって前記接続先が前記ファンに切り替えられた状態で、前記信号ケーブルを介して前記ファンを制御し、前記接続先スイッチによって前記接続先が前記記憶部に切り替えられた状態で、前記信号ケーブルを介して前記記憶部から前記識別情報を読み出すファン制御部と、
を備えることを特徴とする情報処理装置。
（付記２）
前記ファン制御部は、前記記憶部から前記識別情報を読み出す前に前記信号ケーブルを介して読み出された読み出し済み識別情報を保持し、前記記憶部から読み出された前記識別情報が前記読み出し済み識別情報と異なる場合、前記ファンのテスト又は前記ファンの設定のうち少なくとも一方を実行することを特徴とする付記１記載の情報処理装置。
（付記３）
前記ファン制御部は、前記接続先スイッチによって前記接続先が前記ファンに切り替えられた状態で、前記信号ケーブルを介して前記ファンの回転数を読み出すことを特徴とする付記１又は２記載の情報処理装置。
（付記４）
前記ファン制御部は、
前記ファンを制御する制御信号を出力する出力部と、
前記ファンの回転数を読み出す第１読み出し部と、
前記識別情報を読み出す第２読み出し部と、
を含み、
前記情報処理装置は、前記信号ケーブルの接続元を、前記出力部及び前記第１読み出し部の組み合わせ又は前記識別情報を読み出すバスの一方に切り替える接続元スイッチをさらに備え、
前記出力部は、前記接続先スイッチによって前記接続先が前記ファンに切り替えられ、かつ、前記接続元スイッチによって前記接続元が前記出力部及び前記第１読み出し部の組み合わせに切り替えられた状態で、前記信号ケーブルを介して前記制御信号を前記ファンへ出力し、
前記第１読み出し部は、前記接続先スイッチによって前記接続先が前記ファンに切り替えられ、かつ、前記接続元スイッチによって前記接続元が前記出力部及び前記第１読み出し部の組み合わせに切り替えられた状態で、前記信号ケーブルを介して前記回転数を読み出し、
前記第２読み出し部は、前記接続先スイッチによって前記接続先が前記記憶部に切り替えられ、かつ、前記接続元スイッチによって前記接続元が前記バスに切り替えられた状態で、前記信号ケーブル及び前記バスを介して前記記憶部から前記識別情報を読み出すことを特徴とする付記３記載の情報処理装置。
（付記５）
前記情報処理装置は、
前記ファンに電力を供給する電源と、
前記電源から前記ファンに前記電力の供給が開始されたとき、前記接続先を前記記憶部に切り替えるように前記接続先スイッチを制御し、前記電力の供給が開始されてから所定時間が経過した後、前記接続先を前記ファンに切り替えるように前記接続先スイッチを制御する接続先スイッチ制御部と、
をさらに備え、
前記ファン制御部は、前記電力の供給の開始を前記電源に指示し、前記電力の供給が開始されたとき、前記接続元を前記バスに切り替えるように前記接続元スイッチを制御し、前記記憶部から前記識別情報が読み出されてから前記所定時間が経過した後、前記接続元を前記出力部及び前記第１読み出し部の組み合わせに切り替えるように前記接続元スイッチを制御することを特徴とする付記４記載の情報処理装置。
（付記６）
発熱部を冷却するファン又は前記ファンの識別情報を記憶する記憶部の一方に信号ケーブルの接続先を切り替える接続先スイッチによって、前記接続先が前記記憶部に切り替えられた状態で、前記信号ケーブルを介して前記記憶部から前記識別情報を読み出し、
前記接続先スイッチによって前記接続先が前記ファンに切り替えられた状態で、前記信号ケーブルを介して前記ファンを制御する、
処理をプロセッサが実行することを特徴とする制御方法。
（付記７）
前記記憶部から読み出された前記識別情報が、前記記憶部から前記識別情報を読み出す前に前記信号ケーブルを介して読み出された読み出し済み識別情報と異なる場合、前記ファンのテスト又は前記ファンの設定のうち少なくとも一方を実行する処理を、前記プロセッサがさらに実行することを特徴とする付記６記載の制御方法。
（付記８）
前記ファンを制御する処理は、前記接続先スイッチによって前記接続先が前記ファンに切り替えられた状態で、前記信号ケーブルを介して前記ファンの回転数を読み出す処理を含むことを特徴とする付記６又は７記載の制御方法。
（付記９）
前記識別情報を読み出す処理は、前記接続先スイッチによって前記接続先が前記記憶部に切り替えられ、かつ、前記ファンを制御する制御信号を出力する出力部及び前記ファンの回転数を読み出す読み出し部の組み合わせ又は前記識別情報を読み出すバスの一方に、前記信号ケーブルの接続元を切り替える接続元スイッチによって、前記接続元が前記バスに切り替えられた状態で、前記信号ケーブル及び前記バスを介して前記記憶部から前記識別情報を読み出す処理を含み、
前記ファンを制御する処理は、前記接続先スイッチによって前記接続先が前記ファンに切り替えられ、かつ、前記接続元スイッチによって前記接続元が前記出力部及び前記読み出し部の組み合わせに切り替えられた状態で、前記信号ケーブルを介して前記制御信号を前記ファンへ出力する処理をさらに含み、
前記ファンの回転数を読み出す処理は、前記接続先スイッチによって前記接続先が前記ファンに切り替えられ、かつ、前記接続元スイッチによって前記接続元が前記出力部及び前記読み出し部の組み合わせに切り替えられた状態で、前記信号ケーブルを介して前記回転数を読み出す処理を含むことを特徴とする付記８記載の制御方法。
（付記１０）
前記ファンに電力を供給する電源に、前記電力の供給の開始を指示し、
前記電源から前記ファンに前記電力の供給が開始されたとき、前記接続元を前記バスに切り替えるように前記接続元スイッチを制御し、
前記記憶部から前記識別情報が読み出されてから所定時間が経過した後、前記接続元を前記出力部及び前記読み出し部の組み合わせに切り替えるように前記接続元スイッチを制御する、
処理を前記プロセッサがさらに実行し、
前記接続先スイッチは、前記電力の供給が開始されたとき、前記接続先を前記記憶部に切り替え、前記電力の供給が開始されてから前記所定時間が経過した後、前記接続先を前記ファンに切り替えることを特徴とする付記９記載の制御方法。
（付記１）
発熱部と、
前記発熱部を冷却するファンと、
前記ファンの識別情報を記憶する記憶部と、
信号ケーブルの接続先を前記ファン又は前記記憶部の一方に切り替える接続先スイッチと、
前記接続先スイッチによって前記接続先が前記ファンに切り替えられた状態で、前記信号ケーブルを介して前記ファンを制御し、前記接続先スイッチによって前記接続先が前記記憶部に切り替えられた状態で、前記信号ケーブルを介して前記記憶部から前記識別情報を読み出すファン制御部と、
を備えることを特徴とする情報処理装置。
（付記２）
前記ファン制御部は、前記記憶部から前記識別情報を読み出す前に前記信号ケーブルを介して読み出された読み出し済み識別情報を保持し、前記記憶部から読み出された前記識別情報が前記読み出し済み識別情報と異なる場合、前記ファンのテスト又は前記ファンの設定のうち少なくとも一方を実行することを特徴とする付記１記載の情報処理装置。
（付記３）
前記ファン制御部は、前記接続先スイッチによって前記接続先が前記ファンに切り替えられた状態で、前記信号ケーブルを介して前記ファンの回転数を読み出すことを特徴とする付記１又は２記載の情報処理装置。
（付記４）
前記ファン制御部は、
前記ファンを制御する制御信号を出力する出力部と、
前記ファンの回転数を読み出す第１読み出し部と、
前記識別情報を読み出す第２読み出し部と、
を含み、
前記情報処理装置は、前記信号ケーブルの接続元を、前記出力部及び前記第１読み出し部の組み合わせ又は前記識別情報を読み出すバスの一方に切り替える接続元スイッチをさらに備え、
前記出力部は、前記接続先スイッチによって前記接続先が前記ファンに切り替えられ、かつ、前記接続元スイッチによって前記接続元が前記出力部及び前記第１読み出し部の組み合わせに切り替えられた状態で、前記信号ケーブルを介して前記制御信号を前記ファンへ出力し、
前記第１読み出し部は、前記接続先スイッチによって前記接続先が前記ファンに切り替えられ、かつ、前記接続元スイッチによって前記接続元が前記出力部及び前記第１読み出し部の組み合わせに切り替えられた状態で、前記信号ケーブルを介して前記回転数を読み出し、
前記第２読み出し部は、前記接続先スイッチによって前記接続先が前記記憶部に切り替えられ、かつ、前記接続元スイッチによって前記接続元が前記バスに切り替えられた状態で、前記信号ケーブル及び前記バスを介して前記記憶部から前記識別情報を読み出すことを特徴とする付記３記載の情報処理装置。
（付記５）
前記情報処理装置は、
前記ファンに電力を供給する電源と、
前記電源から前記ファンに前記電力の供給が開始されたとき、前記接続先を前記記憶部に切り替えるように前記接続先スイッチを制御し、前記電力の供給が開始されてから所定時間が経過した後、前記接続先を前記ファンに切り替えるように前記接続先スイッチを制御する接続先スイッチ制御部と、
をさらに備え、
前記ファン制御部は、前記電力の供給の開始を前記電源に指示し、前記電力の供給が開始されたとき、前記接続元を前記バスに切り替えるように前記接続元スイッチを制御し、前記記憶部から前記識別情報が読み出されてから前記所定時間が経過した後、前記接続元を前記出力部及び前記第１読み出し部の組み合わせに切り替えるように前記接続元スイッチを制御することを特徴とする付記４記載の情報処理装置。
（付記６）
発熱部を冷却するファン又は前記ファンの識別情報を記憶する記憶部の一方に信号ケーブルの接続先を切り替える接続先スイッチによって、前記接続先が前記記憶部に切り替えられた状態で、前記信号ケーブルを介して前記記憶部から前記識別情報を読み出し、
前記接続先スイッチによって前記接続先が前記ファンに切り替えられた状態で、前記信号ケーブルを介して前記ファンを制御する、
処理をプロセッサが実行することを特徴とする制御方法。
（付記７）
前記記憶部から読み出された前記識別情報が、前記記憶部から前記識別情報を読み出す前に前記信号ケーブルを介して読み出された読み出し済み識別情報と異なる場合、前記ファンのテスト又は前記ファンの設定のうち少なくとも一方を実行する処理を、前記プロセッサがさらに実行することを特徴とする付記６記載の制御方法。
（付記８）
前記ファンを制御する処理は、前記接続先スイッチによって前記接続先が前記ファンに切り替えられた状態で、前記信号ケーブルを介して前記ファンの回転数を読み出す処理を含むことを特徴とする付記６又は７記載の制御方法。
（付記９）
前記識別情報を読み出す処理は、前記接続先スイッチによって前記接続先が前記記憶部に切り替えられ、かつ、前記ファンを制御する制御信号を出力する出力部及び前記ファンの回転数を読み出す読み出し部の組み合わせ又は前記識別情報を読み出すバスの一方に、前記信号ケーブルの接続元を切り替える接続元スイッチによって、前記接続元が前記バスに切り替えられた状態で、前記信号ケーブル及び前記バスを介して前記記憶部から前記識別情報を読み出す処理を含み、
前記ファンを制御する処理は、前記接続先スイッチによって前記接続先が前記ファンに切り替えられ、かつ、前記接続元スイッチによって前記接続元が前記出力部及び前記読み出し部の組み合わせに切り替えられた状態で、前記信号ケーブルを介して前記制御信号を前記ファンへ出力する処理をさらに含み、
前記ファンの回転数を読み出す処理は、前記接続先スイッチによって前記接続先が前記ファンに切り替えられ、かつ、前記接続元スイッチによって前記接続元が前記出力部及び前記読み出し部の組み合わせに切り替えられた状態で、前記信号ケーブルを介して前記回転数を読み出す処理を含むことを特徴とする付記８記載の制御方法。
（付記１０）
前記ファンに電力を供給する電源に、前記電力の供給の開始を指示し、
前記電源から前記ファンに前記電力の供給が開始されたとき、前記接続元を前記バスに切り替えるように前記接続元スイッチを制御し、
前記記憶部から前記識別情報が読み出されてから所定時間が経過した後、前記接続元を前記出力部及び前記読み出し部の組み合わせに切り替えるように前記接続元スイッチを制御する、
処理を前記プロセッサがさらに実行し、
前記接続先スイッチは、前記電力の供給が開始されたとき、前記接続先を前記記憶部に切り替え、前記電力の供給が開始されてから前記所定時間が経過した後、前記接続先を前記ファンに切り替えることを特徴とする付記９記載の制御方法。
１０１、５０１ サーバ
１１１－１～１１１－Ｎ、３１２、５２１－１～５２１－Ｎ ファン
１１２ 電源
１２１－１～１２１－Ｎ、５２５－１～５２５－Ｎ 入力部
１２２－１～１２２－Ｎ、１３１－１～１３１－Ｎ、５２６－１～５２６－Ｎ、５３１－１～５３１－Ｎ 出力部
１３２－１～１３２－Ｎ、５３２－１～５３２－Ｎ 読み出し部
１３３、５１１－１～５１１－Ｍ、５３５ ＣＰＵ
１３４ メモリ
３０１ 情報処理装置
３１１ 発熱部
３１３、５２４－１～５２４－Ｎ、５３８ 記憶部
３１４ 接続先スイッチ
３１５ ファン制御部
３１６ 信号ケーブル
３２１ 識別情報
５１２－１～５１２－Ｋ、５３６ メモリ
５１３ 補助記憶装置
５１４－１～５１４－Ｎ ファンユニット
５１５－１～５１５－Ｎ、５２２－１～５２２－Ｎ スイッチ
５１６ Ｉ２Ｃスイッチ
５１７ 電源
５２３－１～５２３－Ｎ、５３３－１～５３３－Ｎ スイッチ制御部
５２７－１～５２７－Ｎ、５３７ タイマ
５３４ Ｉ２Ｃ制御部
５４１－１～５４１－Ｎ、５４２－１～５４２－Ｎ、５４３－１～５４３－Ｎ、５４４－１～５４４－Ｎ、５４５－１～５４５－Ｎ、５４６－１～５４６－Ｎ、５４７－１～５４７－Ｎ、５４８－１～５４８－Ｎ、５４９－１～５４９－Ｎ、５５０－１～５５０－Ｎ、５５１、５５２ 信号線
Ｔ１、Ｔ２－１～Ｔ２－Ｎ、Ｔ３、Ｔ４、Ｔ１１～Ｔ１４ 期間
１１１－１～１１１－Ｎ、３１２、５２１－１～５２１－Ｎ ファン
１１２ 電源
１２１－１～１２１－Ｎ、５２５－１～５２５－Ｎ 入力部
１２２－１～１２２－Ｎ、１３１－１～１３１－Ｎ、５２６－１～５２６－Ｎ、５３１－１～５３１－Ｎ 出力部
１３２－１～１３２－Ｎ、５３２－１～５３２－Ｎ 読み出し部
１３３、５１１－１～５１１－Ｍ、５３５ ＣＰＵ
１３４ メモリ
３０１ 情報処理装置
３１１ 発熱部
３１３、５２４－１～５２４－Ｎ、５３８ 記憶部
３１４ 接続先スイッチ
３１５ ファン制御部
３１６ 信号ケーブル
３２１ 識別情報
５１２－１～５１２－Ｋ、５３６ メモリ
５１３ 補助記憶装置
５１４－１～５１４－Ｎ ファンユニット
５１５－１～５１５－Ｎ、５２２－１～５２２－Ｎ スイッチ
５１６ Ｉ２Ｃスイッチ
５１７ 電源
５２３－１～５２３－Ｎ、５３３－１～５３３－Ｎ スイッチ制御部
５２７－１～５２７－Ｎ、５３７ タイマ
５３４ Ｉ２Ｃ制御部
５４１－１～５４１－Ｎ、５４２－１～５４２－Ｎ、５４３－１～５４３－Ｎ、５４４－１～５４４－Ｎ、５４５－１～５４５－Ｎ、５４６－１～５４６－Ｎ、５４７－１～５４７－Ｎ、５４８－１～５４８－Ｎ、５４９－１～５４９－Ｎ、５５０－１～５５０－Ｎ、５５１、５５２ 信号線
Ｔ１、Ｔ２－１～Ｔ２－Ｎ、Ｔ３、Ｔ４、Ｔ１１～Ｔ１４ 期間
Claims (6)
- 発熱部と、
前記発熱部を冷却するファンと、
前記ファンの識別情報を記憶する記憶部と、
前記ファンを制御するファン制御部と、
前記ファン制御部を接続元とする信号ケーブルの接続先を前記ファン又は前記記憶部の一方に切り替える接続先スイッチと、
を備え、
前記ファン制御部は、前記接続先スイッチによって前記接続先が前記ファンに切り替えられた状態で、前記信号ケーブルを介して前記ファンを制御し、前記接続先スイッチによって前記接続先が前記記憶部に切り替えられた状態で、前記信号ケーブルを介して前記記憶部から前記識別情報を読み出すことを特徴とする情報処理装置。 - 前記ファン制御部は、前記記憶部から前記識別情報を読み出す前に前記信号ケーブルを介して読み出された読み出し済み識別情報を保持し、前記記憶部から読み出された前記識別情報が前記読み出し済み識別情報と異なる場合、前記ファンのテスト又は前記ファンの設定のうち少なくとも一方を実行することを特徴とする請求項１記載の情報処理装置。
- 前記ファン制御部は、前記接続先スイッチによって前記接続先が前記ファンに切り替えられた状態で、前記信号ケーブルを介して前記ファンの回転数を読み出すことを特徴とする請求項１又は２記載の情報処理装置。
- 前記ファン制御部は、
前記ファンを制御する制御信号を出力する出力部と、
前記ファンの回転数を読み出す第１読み出し部と、
前記識別情報を読み出す第２読み出し部と、
を含み、
前記情報処理装置は、前記信号ケーブルの接続元を、前記出力部及び前記第１読み出し部の組み合わせ又は前記識別情報を読み出すバスの一方に切り替える接続元スイッチをさらに備え、
前記出力部は、前記接続先スイッチによって前記接続先が前記ファンに切り替えられ、かつ、前記接続元スイッチによって前記接続元が前記出力部及び前記第１読み出し部の組み合わせに切り替えられた状態で、前記信号ケーブルを介して前記制御信号を前記ファンへ出力し、
前記第１読み出し部は、前記接続先スイッチによって前記接続先が前記ファンに切り替えられ、かつ、前記接続元スイッチによって前記接続元が前記出力部及び前記第１読み出し部の組み合わせに切り替えられた状態で、前記信号ケーブルを介して前記回転数を読み出し、
前記第２読み出し部は、前記接続先スイッチによって前記接続先が前記記憶部に切り替えられ、かつ、前記接続元スイッチによって前記接続元が前記バスに切り替えられた状態で、前記信号ケーブル及び前記バスを介して前記記憶部から前記識別情報を読み出すことを特徴とする請求項３記載の情報処理装置。 - 前記情報処理装置は、
前記ファンに電力を供給する電源と、
前記電源から前記ファンに前記電力の供給が開始されたとき、前記接続先を前記記憶部に切り替えるように前記接続先スイッチを制御し、前記電力の供給が開始されてから所定時間が経過した後、前記接続先を前記ファンに切り替えるように前記接続先スイッチを制御する接続先スイッチ制御部と、
をさらに備え、
前記ファン制御部は、前記電力の供給の開始を前記電源に指示し、前記電力の供給が開始されたとき、前記接続元を前記バスに切り替えるように前記接続元スイッチを制御し、前記記憶部から前記識別情報が読み出されてから前記所定時間が経過した後、前記接続元を前記出力部及び前記第１読み出し部の組み合わせに切り替えるように前記接続元スイッチを制御することを特徴とする請求項４記載の情報処理装置。 - 発熱部を冷却するファンを制御するファン制御部を接続元とする信号ケーブルの接続先を前記ファン又は前記ファンの識別情報を記憶する記憶部の一方に切り替える接続先スイッチによって、前記接続先が前記記憶部に切り替えられた状態で、前記信号ケーブルを介して前記記憶部から前記識別情報を読み出し、
前記接続先スイッチによって前記接続先が前記ファンに切り替えられた状態で、前記信号ケーブルを介して前記ファンを制御する、
処理をプロセッサが実行することを特徴とする制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021193234A JP7726041B2 (ja) | 2021-11-29 | 2021-11-29 | 情報処理装置及び制御方法 |
| US17/980,749 US20230168724A1 (en) | 2021-11-29 | 2022-11-04 | Information processing apparatus and control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021193234A JP7726041B2 (ja) | 2021-11-29 | 2021-11-29 | 情報処理装置及び制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023079658A JP2023079658A (ja) | 2023-06-08 |
| JP7726041B2 true JP7726041B2 (ja) | 2025-08-20 |
Family
ID=86499931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021193234A Active JP7726041B2 (ja) | 2021-11-29 | 2021-11-29 | 情報処理装置及び制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20230168724A1 (ja) |
| JP (1) | JP7726041B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014203321A (ja) | 2013-04-08 | 2014-10-27 | 富士通株式会社 | 電子機器冷却システム |
| JP2017011801A (ja) | 2015-06-17 | 2017-01-12 | 富士通株式会社 | 通信装置 |
| JP2018077799A (ja) | 2016-11-11 | 2018-05-17 | 株式会社東芝 | 情報処理装置およびプログラム |
| US20210181817A1 (en) | 2019-12-13 | 2021-06-17 | Hewlett Packard Enterprise Development Lp | Expansion Fan Device with Adjustable Fan |
-
2021
- 2021-11-29 JP JP2021193234A patent/JP7726041B2/ja active Active
-
2022
- 2022-11-04 US US17/980,749 patent/US20230168724A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014203321A (ja) | 2013-04-08 | 2014-10-27 | 富士通株式会社 | 電子機器冷却システム |
| JP2017011801A (ja) | 2015-06-17 | 2017-01-12 | 富士通株式会社 | 通信装置 |
| JP2018077799A (ja) | 2016-11-11 | 2018-05-17 | 株式会社東芝 | 情報処理装置およびプログラム |
| US20210181817A1 (en) | 2019-12-13 | 2021-06-17 | Hewlett Packard Enterprise Development Lp | Expansion Fan Device with Adjustable Fan |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023079658A (ja) | 2023-06-08 |
| US20230168724A1 (en) | 2023-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10856438B2 (en) | Fan control circuit and fan control system | |
| US8745438B2 (en) | Reducing impact of a switch failure in a switch fabric via switch cards | |
| US8948000B2 (en) | Switch fabric management | |
| US8880938B2 (en) | Reducing impact of a repair action in a switch fabric | |
| US8677175B2 (en) | Reducing impact of repair actions following a switch failure in a switch fabric | |
| US10691185B2 (en) | Cooling behavior in computer systems | |
| TW201719405A (zh) | 機櫃的監控系統 | |
| CN101379470A (zh) | 对冷却模块进行潜在故障检查的方法 | |
| EP2835716A1 (en) | Information processing device and virtual machine control method | |
| JP2003150280A (ja) | バックアップ管理システムおよび方法 | |
| CN107870846B (zh) | 故障元件指示方法、设备和系统 | |
| CN107179804B (zh) | 机柜装置 | |
| CN110442225B (zh) | 电源分配板、模块化机箱系统及其运作方法 | |
| CN109236710B (zh) | 服务器风扇控制系统及其控制方法 | |
| CN104571273A (zh) | 风扇控制器以及具有该风扇控制器的服务器系统 | |
| JP4886558B2 (ja) | 情報処理装置 | |
| JP7726041B2 (ja) | 情報処理装置及び制御方法 | |
| TW201422923A (zh) | 風扇轉速控制系統及用以控制風扇轉速之方法 | |
| TW201729097A (zh) | 機櫃裝置 | |
| TWI530776B (zh) | 風扇控制器以及具該風扇控制器之伺服器系統 | |
| US10185494B2 (en) | Method and associated apparatus for managing a storage system with aid of hybrid management paths | |
| JP5174093B2 (ja) | 電子機器およびその制御プログラム | |
| JP2015175239A (ja) | 監視装置、監視方法、及び、プログラム | |
| JP2015176349A (ja) | 情報処理装置、故障検出方法及びプログラム | |
| CN111913551A (zh) | 重置基板管理控制器的控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20231026 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240808 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20240906 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20240911 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20241018 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20250110 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20250117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250708 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250721 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7726041 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |