JP7638091B2 - Display device and manufacturing method thereof - Google Patents

Display device and manufacturing method thereof Download PDF

Info

Publication number
JP7638091B2
JP7638091B2 JP2020212542A JP2020212542A JP7638091B2 JP 7638091 B2 JP7638091 B2 JP 7638091B2 JP 2020212542 A JP2020212542 A JP 2020212542A JP 2020212542 A JP2020212542 A JP 2020212542A JP 7638091 B2 JP7638091 B2 JP 7638091B2
Authority
JP
Japan
Prior art keywords
display
display panel
electrically connected
pixel circuit
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020212542A
Other languages
Japanese (ja)
Other versions
JP2022098892A (en
Inventor
充 中田
幹司 宮川
博史 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp filed Critical Japan Broadcasting Corp
Priority to JP2020212542A priority Critical patent/JP7638091B2/en
Publication of JP2022098892A publication Critical patent/JP2022098892A/en
Application granted granted Critical
Publication of JP7638091B2 publication Critical patent/JP7638091B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、表示装置及びその製造方法に関する。 The present invention relates to a display device and a manufacturing method thereof.

例えば、有機エレクトロルミネッセンス(EL)素子を用いた有機EL表示装置(有機ELディスプレイ)は、高輝度で自発光であること、直流低電圧駆動が可能であること、応答性が高速であること、固体有機膜による発光であることから、表示性能に優れていると共に、薄型化、軽量化、低消費電力化が可能である。このため、将来的に液晶表示装置に代わる表示装置として期待されている(例えば、下記特許文献1を参照。)。 For example, organic EL display devices (organic EL displays) that use organic electroluminescence (EL) elements are highly luminous and self-luminous, can be driven at a low DC voltage, have high response speeds, and emit light from a solid organic film. As a result, they have excellent display performance and can be made thin, lightweight, and consume less power. For these reasons, they are expected to replace liquid crystal display devices in the future (see, for example, Patent Document 1 below).

具体的に、有機EL表示装置は、複数の画素が面内にマトリックス状に並んで配置された表示領域を含む表示パネルを備えている。表示パネルは、表示領域の面内における横方向と縦方向とに並ぶ複数の走査線(ゲートライン)と複数の信号線(データライン)及び複数の電源線(電源ライン)とを含み、これら複数の走査線と複数の信号線とによって区画された領域毎に、上述した画素を構成する画素回路が設けられた構成となっている。 Specifically, an organic EL display device has a display panel including a display area in which a plurality of pixels are arranged in a matrix on a surface. The display panel includes a plurality of scanning lines (gate lines), a plurality of signal lines (data lines), and a plurality of power lines (power lines) arranged in the horizontal and vertical directions on the surface of the display area, and a pixel circuit that constitutes the above-mentioned pixels is provided in each area partitioned by the plurality of scanning lines and the plurality of signal lines.

表示パネルは、画素回路として、発光素子である有機EL素子と、保持容量であるコンデンサと、スイッチング素子である2つの薄膜トランジスタ(TFT)素子とを備えている。表示パネルでは、走査線と接続された選択用TFT素子のスイッチング動作により、選択用TFT素子を介して信号線と接続された保持容量に信号線の電位(画像データ)が保持される。また、保持容量の電位に応じて、駆動用TFT素子を介して電源線と接続された有機EL素子に駆動電流が流れる。これにより、有機EL素子を発光(点灯)させることが可能である。 The display panel has a pixel circuit that includes an organic EL element, which is a light-emitting element, a capacitor, which is a storage capacitance, and two thin film transistor (TFT) elements, which are switching elements. In the display panel, the potential (image data) of the signal line is stored in the storage capacitance connected to the signal line via the selection TFT element through the switching operation of the selection TFT element connected to the scan line. In addition, depending on the potential of the storage capacitance, a drive current flows through the organic EL element connected to the power line via the drive TFT element. This makes it possible to cause the organic EL element to emit light (light up).

また、表示パネルには、ベゼル(額縁)と呼ばれる周辺領域が表示領域の周囲を囲むように設けられている。周辺領域には、表示領域の外側へと引き出された複数の走査線と複数の信号線との各々に対応した複数の接続部が、この周辺領域の横方向と縦方向とに並んで設けられている。複数の走査線及び複数の信号線は、これら複数の接続部に接続されたフレキシブルプリント配線板(FPC)を介して外部の駆動回路(ドライバ)と電気的に接続されている。 The display panel also has a peripheral area called a bezel (frame) that surrounds the periphery of the display area. In the peripheral area, a number of connection parts corresponding to a number of scanning lines and a number of signal lines that are drawn out to the outside of the display area are arranged in the horizontal and vertical directions of the peripheral area. The multiple scanning lines and multiple signal lines are electrically connected to an external drive circuit (driver) via a flexible printed circuit board (FPC) that is connected to the multiple connection parts.

ところで、上述した従来の表示装置では、画素回路と駆動回路との間で引き回される配線の距離に応じて配線抵抗が高くなることから、画素間での信号遅延の課題が生じる。また、パネルサイズが大きくなるほど、上述した配線の距離が長くなり、信号遅延のバラツキの発生など、この課題が顕著となる。また、画素数が増加するほど、各画素への画像データの書き込み時間が長くなることから、上述した信号遅延やそのバラツキの発生を更に抑制する必要がある。 However, in the conventional display devices described above, the wiring resistance increases according to the distance of the wiring routed between the pixel circuit and the drive circuit, which causes the problem of signal delay between pixels. Furthermore, the larger the panel size, the longer the wiring distance described above becomes, and this problem, such as the occurrence of variation in signal delay, becomes more pronounced. Furthermore, the more pixels there are, the longer it takes to write image data to each pixel, so it is necessary to further suppress the occurrence of the above-mentioned signal delay and its variation.

これらの課題を解決するためには、配線の厚みを大きくして、その配線抵抗を下げることが効果的である。しかしながら、配線として一般に使用される金属材料では、スパッタにより成膜した後の膜応力によって、配線の厚みが大きくなるほど、剥離が生じ易くなり、断線し易くなるといった課題がある。 In order to solve these problems, it is effective to increase the thickness of the wiring and reduce the wiring resistance. However, with the metal materials commonly used for wiring, there is an issue that the thicker the wiring, the more likely it is to peel off and break due to film stress after film formation by sputtering.

また、フレキシブル表示パネルでは、柔軟なプラスチック基板の上に形成された配線がパネルを湾曲させた際に、剥離したり、断線したりするといった課題がある。さらに、配線の厚みを大きくほど、最小加工寸法が大きくなることから、画素サイズを小さくして高精細化を図ることが困難となる。 Furthermore, flexible display panels have the problem that the wiring formed on the flexible plastic substrate can peel off or break when the panel is bent. Furthermore, the thicker the wiring, the larger the minimum processing dimension becomes, making it difficult to reduce pixel size and achieve high definition.

また、信号遅延を低減する技術として、表示領域を分割して駆動する多分割駆動ディスプレイが提案されている(例えば、下記特許文献2を参照。)。しかしながら、分割された領域毎にドライバを設ける必要があるため、ドライバの数が増加してしまうといった課題がある。 As a technology for reducing signal delay, a multi-division drive display that divides and drives the display area has been proposed (see, for example, Patent Document 2 below). However, there is a problem in that a driver needs to be provided for each divided area, which increases the number of drivers.

特開2013-105148号公報JP 2013-105148 A 特許第6462479号公報Patent No. 6462479

本発明は、このような従来の事情に鑑みて提案されたものであり、配線抵抗を低減し、信号遅延やそのバラツキの発生を抑制することによって、表示品質の更なる向上を可能とした表示装置及びその製造方法を提供することを目的とする。 The present invention has been proposed in light of the above-mentioned conventional circumstances, and aims to provide a display device and a manufacturing method thereof that can further improve display quality by reducing wiring resistance and suppressing the occurrence of signal delays and their variations.

上記目的を達成するために、本発明は以下の手段を提供する。
〔1〕 複数の画素が面内に並んで配置された表示領域を含む表示パネルを備え、
前記表示パネルは、前記表示領域の面内において交差する一の方向に並ぶ複数の走査線と、前記表示領域の面内において交差する他の方向に並ぶ複数の信号線とを含み、前記複数の走査線と前記複数の信号線とによって区画された領域毎に、前記画素を構成する画素回路が一方の面側に設けられた画素回路基板と、
前記画素回路基板の厚み方向に配置されて、前記複数の走査線の各々と電気的に接続される複数のコンタクトプラグと、
前記画素回路基板の他方の面側に配置されて、前記複数のコンタクトプラグの各々と電気的に接続される複数の接続部と、
前記画素回路基板の他方の面側に配置されて、前記複数の接続部の各々と電気的に接続される金属箔が樹脂の表面から露出した樹脂付き金属箔とを有することを特徴とする表示装置。
〔2〕 前記樹脂付き金属箔は、前記表示領域と平面視で重なる領域内に設けられていることを特徴とする前記〔1〕に記載の表示装置。
〔3〕 前記画素回路は、発光素子と、前記発光素子の点灯を切り替えるTFT素子とを含み、
前記樹脂付き金属箔は、前記TFT素子のゲート電極と前記コンタクトプラグ及び前記接続部を介して電気的に接続されると共に、前記ゲート電極が前記走査線と電気的接続されていることを特徴とする前記〔1〕又は〔2〕に記載の表示装置。
〔4〕 前記表示パネルにより構成される複数の表示パネルユニットと、
前記複数の表示パネルユニットを面内に並べた状態で支持する支持基板とを備え、
前記複数の表示パネルユニットの隣り合うもの同士を突き合わせた状態で、前記複数の表示パネルユニットを前記支持基板の一方の面側に貼り合わせることによって、前記複数の表示パネルユニットの表示領域が1つの表示画面を構成していることを特徴とする前記〔1〕~〔3〕の何れか一項に記載の表示装置。
〔5〕 前記樹脂付き金属箔の隣り合うもの同士が電気的に接続されていることを特徴とする前記〔4〕に記載の表示装置。
〔6〕 複数の画素が面内に並んで配置された表示領域を含む表示パネルを備える表示装置の製造方法であって、
前記表示パネルを製造する際に、前記表示領域の面内において交差する一の方向に並ぶ複数の走査線と、前記表示領域の面内において交差する他の方向に並ぶ複数の信号線と、前記複数の走査線と前記複数の信号線とによって区画された領域毎に、前記画素を構成する画素回路が一方の面側に設けられた画素回路基板を作製する工程と、
前記画素回路基板の厚み方向に、前記複数の走査線の各々と電気的に接続される複数のコンタクトプラグを形成する工程と、
前記画素回路基板の他方の面側に、前記複数のコンタクトプラグの各々と電気的に接続される複数の接続部を形成する工程と、
前記画素回路基板の他方の面側に、前記複数の接続部の各々と電気的に接続される金属箔が樹脂の表面から露出した樹脂付き金属箔を配置する工程とを含むことを特徴とする表示装置の製造方法。
In order to achieve the above object, the present invention provides the following means.
[1] A display panel including a display area in which a plurality of pixels are arranged in a plane,
the display panel includes a plurality of scanning lines arranged in one direction intersecting within the plane of the display area, and a plurality of signal lines arranged in another direction intersecting within the plane of the display area, and a pixel circuit substrate on one surface of which pixel circuits constituting the pixels are provided for each region partitioned by the plurality of scanning lines and the plurality of signal lines;
a plurality of contact plugs arranged in a thickness direction of the pixel circuit substrate and electrically connected to the plurality of scanning lines;
a plurality of connection parts arranged on the other surface side of the pixel circuit substrate and electrically connected to the plurality of contact plugs, respectively;
A display device comprising: a resin-coated metal foil arranged on the other surface side of the pixel circuit substrate, the metal foil being electrically connected to each of the plurality of connection portions and exposed from the surface of the resin .
[2] The display device according to [1], wherein the resin-coated metal foil is provided in an area that overlaps with the display area in a plan view.
[3] The pixel circuit includes a light-emitting element and a TFT element that switches on and off the light-emitting element,
The display device described in [1] or [2], characterized in that the resin-coated metal foil is electrically connected to the gate electrode of the TFT element via the contact plug and the connection portion, and the gate electrode is electrically connected to the scanning line.
[4] A plurality of display panel units each including the display panel;
a support substrate that supports the plurality of display panel units in a state in which the display panel units are arranged in a plane;
The display device described in any one of [1] to [3] above, characterized in that the display areas of the multiple display panel units form a single display screen by bonding the multiple display panel units to one side of the support substrate with adjacent ones of the multiple display panel units butted together.
[5] The display device according to [4], wherein adjacent ones of the resin-coated metal foils are electrically connected to each other.
[6] A method for manufacturing a display device including a display panel including a display area in which a plurality of pixels are arranged in a plane, comprising the steps of:
a step of producing a pixel circuit substrate in which a plurality of scanning lines are arranged in one direction intersecting within the plane of the display region, a plurality of signal lines are arranged in another direction intersecting within the plane of the display region, and pixel circuits constituting the pixels are provided on one surface side for each region partitioned by the plurality of scanning lines and the plurality of signal lines, when producing the display panel;
forming a plurality of contact plugs electrically connected to the plurality of scanning lines in a thickness direction of the pixel circuit substrate;
forming a plurality of connection portions on the other surface side of the pixel circuit substrate, the connection portions being electrically connected to the plurality of contact plugs, respectively;
and arranging a resin-coated metal foil on the other surface side of the pixel circuit substrate, the metal foil being exposed from the surface of the resin and electrically connected to each of the plurality of connection portions.

以上のように、本発明によれば、配線抵抗を低減し、信号遅延やそのバラツキの発生を抑制することによって、表示品質の更なる向上を可能とした表示装置及びその製造方法を提供することが可能である。 As described above, the present invention makes it possible to provide a display device and a manufacturing method thereof that can further improve display quality by reducing wiring resistance and suppressing the occurrence of signal delays and their variations.

本発明の第1の実施形態に係る表示装置の構成を示す回路図である。1 is a circuit diagram showing a configuration of a display device according to a first embodiment of the present invention. 画素回路の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of a pixel circuit. 画素回路基板の構成を示す透視平面図である。FIG. 2 is a perspective plan view showing a configuration of a pixel circuit substrate. 図3中に示す線分A-Aによる画素回路基板の断面図である。4 is a cross-sectional view of the pixel circuit substrate taken along line AA in FIG. 3. 図3中に示す線分B-Bによる画素回路基板の断面図である。4 is a cross-sectional view of the pixel circuit substrate taken along line BB in FIG. 3. 画素回路基板を作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a pixel circuit substrate. 画素回路基板を作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a pixel circuit substrate. 画素回路基板を作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a pixel circuit substrate. 画素回路基板を作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a pixel circuit substrate. 画素回路基板を作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a pixel circuit substrate. 画素回路基板を作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a pixel circuit substrate. 本発明の第2の実施形態に係る表示装置が備えるマルチディスプレイの構成を示す要部断面図である。FIG. 11 is a cross-sectional view of a main part showing a configuration of a multi-display included in a display device according to a second embodiment of the present invention. マルチディスプレイを裏面側から見た平面図である。FIG. 2 is a plan view of the multi-display as seen from the rear side. マルチディスプレイの別の構成を示す要部断面図である。FIG. 11 is a cross-sectional view of a main part showing another configuration of a multi-display.

以下、本発明の実施形態について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を模式的に示している場合があり、各構成要素の数や寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
In addition, the drawings used in the following description may show characteristic parts in a schematic manner for the sake of convenience in order to make the characteristics easier to understand, and the number of components and dimensional ratios are not necessarily the same as in reality. Furthermore, the materials, dimensions, etc. exemplified in the following description are merely examples, and the present invention is not necessarily limited to them, and can be appropriately changed and implemented within the scope of the present invention.

(第1の実施形態)
〔表示装置〕
先ず、本発明の第1の実施形態として、例えば図1~図5に示す表示装置1Aについて説明する。
First Embodiment
[Display Device]
First, as a first embodiment of the present invention, a display device 1A shown in, for example, FIGS. 1 to 5 will be described.

なお、図1は、表示装置1Aの構成を示す回路図である。図2は、画素回路3の構成を示す回路図である。図3は、画素回路基板4の構成を示す透視平面図である。図4は、図3中に示す線分A-Aによる画素回路基板4の断面図である。図5は、図3中に示す線分B-Bによる画素回路基板4の断面図である。 Note that FIG. 1 is a circuit diagram showing the configuration of display device 1A. FIG. 2 is a circuit diagram showing the configuration of pixel circuit 3. FIG. 3 is a perspective plan view showing the configuration of pixel circuit substrate 4. FIG. 4 is a cross-sectional view of pixel circuit substrate 4 taken along line segment A-A shown in FIG. 3. FIG. 5 is a cross-sectional view of pixel circuit substrate 4 taken along line segment B-B shown in FIG. 3.

本実施形態の表示装置1Aは、図1~図4に示すように、有機EL素子を用いてカラー表示を行う有機EL表示装置(有機ELディスプレイ)に本発明を適用したものである。 As shown in Figures 1 to 4, the display device 1A of this embodiment is an organic EL display device (organic EL display) that uses organic EL elements to perform color display, to which the present invention is applied.

具体的に、この表示装置1Aは、複数の画素Pが面内に並んで配置された表示領域Eを含む表示パネル2を備えている。表示パネル2は、画素Pを構成する画素回路3が設けられた画素回路基板4を有している。 Specifically, this display device 1A has a display panel 2 including a display area E in which a plurality of pixels P are arranged side by side within a plane. The display panel 2 has a pixel circuit substrate 4 on which pixel circuits 3 that constitute the pixels P are provided.

画素回路基板4は、表示領域Eの面内において交差する一の方向(図1及び図2では縦方向)に並ぶ複数の走査線5と、表示領域Eの面内において交差する他の方向(図1及び図2では横方向)に並ぶ複数の信号線6及び複数の電源線7とを含む。画素回路基板4は、これら複数の走査線5と複数の信号線6及び複数の電源線7とによって区画された領域毎に、画素回路3が設けられた構造を有している。 The pixel circuit board 4 includes a plurality of scanning lines 5 arranged in one direction (vertical direction in FIGS. 1 and 2) that intersects within the plane of the display area E, and a plurality of signal lines 6 and a plurality of power lines 7 arranged in another direction (horizontal direction in FIGS. 1 and 2) that intersects within the plane of the display area E. The pixel circuit board 4 has a structure in which a pixel circuit 3 is provided for each area partitioned by the plurality of scanning lines 5, the plurality of signal lines 6, and the plurality of power lines 7.

また、表示パネル2は、少なくとも赤(R)、緑(G)、青(B)の3原色に対応した複数の画素(「サブピクセル」という。)Pを1つの画素ユニット(「ピクセル」という)Puとし、この画素ユニットPuが面内に周期的に並んで配置された構造を有している。 The display panel 2 also has a structure in which a plurality of pixels (called "subpixels") P corresponding to at least the three primary colors of red (R), green (G), and blue (B) are grouped into one pixel unit (called a "pixel") Pu, and these pixel units Pu are periodically arranged within the plane.

本実施形態では、赤(R)に対応した画素Pと、緑(G)に対応した画素Pと、青(B)に対応した画素Pとが他の方向に周期的に並ぶことによって、1つの画素ユニットPuが構成されている。また、本実施形態では、平面視で矩形状の表示領域Eの面内に、平面視で矩形状の画素ユニットPuがマトリックス状に並んで配置されることによって、平面視で矩形状の表示パネル2が構成されている。 In this embodiment, one pixel unit Pu is formed by arranging a pixel P corresponding to red (R), a pixel P corresponding to green (G), and a pixel P corresponding to blue (B) periodically in another direction. Also, in this embodiment, the pixel units Pu, which are rectangular in plan view, are arranged in a matrix on the surface of the display area E, which is rectangular in plan view, to form a display panel 2, which is rectangular in plan view.

なお、画素ユニットPuについては、上述した構成に必ずしも限定されるものではなく、例えば、上記赤(R)、緑(G)、青(B)に対応した画素Pに加えて、白(W)に対応した画素Pを加えた4つの画素Pにより構成することも可能である。また、上述したカラー表示に対応した複数の画素Pが配置された構成に限らず、モノクロ表示に対応した複数の画素Pが配置された構成とすることも可能である。また、表示領域E及び表示パネル2については、上述した矩形状のものに必ずしも限定されるものではなく、その平面視形状について適宜変更することが可能である。 The pixel unit Pu is not necessarily limited to the above-mentioned configuration, and for example, it can be configured with four pixels P, including the pixel P corresponding to red (R), green (G), and blue (B) and a pixel P corresponding to white (W). Furthermore, it is not limited to a configuration in which a plurality of pixels P corresponding to the above-mentioned color display is arranged, and it is also possible to have a configuration in which a plurality of pixels P corresponding to monochrome display is arranged. Furthermore, the display area E and the display panel 2 are not necessarily limited to the above-mentioned rectangular shape, and their planar shape can be changed as appropriate.

画素回路3は、図2及び図5に示すように、発光素子である有機EL素子8と、保持容量Cであるコンデンサ9と、スイッチング素子である2つのTFT素子(選択用TFT素子10及び駆動用TFT素子11)とを備えている。 As shown in Figures 2 and 5, the pixel circuit 3 includes an organic EL element 8, which is a light-emitting element, a capacitor 9, which is a storage capacitance C, and two TFT elements (a selection TFT element 10 and a drive TFT element 11), which are switching elements.

有機EL素子8は、画素回路基板4を構成する基板12の一方の面(図5では表面)側に、画素電極13と、有機機能層14と、共通電極15とが順次積層された構造を有している。すなわち、この有機EL素子8は、正極(+)となる画素電極13と、負極(-)となる共通電極15との間に、有機機能層14が挟み込まれた構造を有している。 The organic EL element 8 has a structure in which a pixel electrode 13, an organic functional layer 14, and a common electrode 15 are sequentially laminated on one surface (front surface in FIG. 5) of a substrate 12 that constitutes the pixel circuit board 4. In other words, the organic EL element 8 has a structure in which the organic functional layer 14 is sandwiched between the pixel electrode 13, which is the positive electrode (+), and the common electrode 15, which is the negative electrode (-).

基板12は、例えばプラスチック基板などのフレキシブル基板からなる。本実施形態では、基板12として、例えば厚みが10μm以下となるフィルム状のプラスチック基板を用いている。プラスチック基板には、例えばポリイミドなどの樹脂材料が用いられている。 The substrate 12 is made of a flexible substrate such as a plastic substrate. In this embodiment, a film-like plastic substrate having a thickness of, for example, 10 μm or less is used as the substrate 12. The plastic substrate is made of a resin material such as polyimide.

なお、基板12については、上述したフレキシブル基板を用いた構成に必ずしも限定されるものではなく、例えばガラス基板などのリジッド基板を用いた構成とすることも可能である。 The substrate 12 is not necessarily limited to the configuration using the flexible substrate described above, but can also be configured using a rigid substrate such as a glass substrate.

画素電極13は、複数の画素Pの各々に対応して設けられている。画素電極13には、例えばアルミニウム(Al)などの金属電極材料が用いられている。画素電極13は、後述する2つのTFT素子10,11が形成された面上を覆う層間絶縁層16の上に形成されている。層間絶縁層16には、例えば酸化シリコン(SiO)などが用いられている。画素電極13は、駆動用TFT素子11のソース電極11s側と電気的に接続されている。 The pixel electrodes 13 are provided corresponding to the plurality of pixels P, respectively. The pixel electrodes 13 are made of a metal electrode material such as aluminum (Al). The pixel electrodes 13 are formed on an interlayer insulating layer 16 that covers a surface on which the two TFT elements 10 and 11, which will be described later, are formed. The interlayer insulating layer 16 is made of, for example, silicon oxide (SiO x ). The pixel electrodes 13 are electrically connected to the source electrode 11s side of the driving TFT element 11.

有機機能層14は、例えば、正孔注入層と、正孔輸送層と、発光層と、電子輸送層と、電子注入層とが順に積層された構造(「ヘテロ構造」という。)を有している。層間絶縁層16の上には、画素電極13の面上を除いてバンク層17が設けられている。バンク層17には、例えば塗布型の有機絶縁材料などが用いられている。有機機能層14は、このバンク層17の内側に埋め込み形成されている。 The organic functional layer 14 has a structure (called a "heterostructure") in which, for example, a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer are stacked in this order. A bank layer 17 is provided on the interlayer insulating layer 16, except on the surface of the pixel electrode 13. The bank layer 17 is made of, for example, a coating-type organic insulating material. The organic functional layer 14 is embedded inside the bank layer 17.

共通電極15は、複数の画素Pの間で共通した1つのベタ電極を構成している。共通電極15には、例えば酸化インジウムスズ(ITO)などの透明電極材料が用いられている。共通電極15は、有機機能層14及びバンク層17が形成された面上を覆うように形成されている。また、共通電極15の上には、保護層18が基板12の全面を覆うように形成されている。保護層18には、例えば塗布型の有機絶縁材料などが用いられている。 The common electrode 15 constitutes a single solid electrode common to multiple pixels P. The common electrode 15 is made of a transparent electrode material such as indium tin oxide (ITO). The common electrode 15 is formed so as to cover the surface on which the organic functional layer 14 and the bank layer 17 are formed. In addition, a protective layer 18 is formed on the common electrode 15 so as to cover the entire surface of the substrate 12. The protective layer 18 is made of, for example, a coating-type organic insulating material.

共通電極15は、GND線19と電気的に接続されている。GND線19は、後述する2つのTFT素子10,11を構成するゲート絶縁層20の面上に設けられている。GND線19は、層間絶縁層16を貫通するコンタクトプラグ21a、層間絶縁層16の上に形成されたコンタクト電極21b及びバンク層17を貫通するコンタクトプラグ21cを介して共通電極15と電気的に接続されている。 The common electrode 15 is electrically connected to a GND line 19. The GND line 19 is provided on the surface of a gate insulating layer 20 that constitutes two TFT elements 10 and 11 described later. The GND line 19 is electrically connected to the common electrode 15 via a contact plug 21a that penetrates the interlayer insulating layer 16, a contact electrode 21b formed on the interlayer insulating layer 16, and a contact plug 21c that penetrates the bank layer 17.

有機EL素子8では、画素電極13側から正孔注入層及び正孔輸送層を介して注入・輸送された正孔と、共通電極側から電子注入層及び電子輸送層を介して注入・輸送された電子とが発光層で再結合することによって、光を発することが可能となっている。 In the organic EL element 8, holes injected and transported from the pixel electrode 13 side through the hole injection layer and hole transport layer, and electrons injected and transported from the common electrode side through the electron injection layer and electron transport layer recombine in the light-emitting layer, thereby making it possible to emit light.

有機EL素子8は、基板12の一方の面側から光を取り出すトップエミッション構造を有している(以下、基板12の一方の面を「表面」とし、基板12の他方の面を「裏面」として区別する。)。 The organic EL element 8 has a top emission structure in which light is extracted from one side of the substrate 12 (hereinafter, one side of the substrate 12 will be referred to as the "front side" and the other side of the substrate 12 will be referred to as the "back side").

また、有機EL素子8を用いてカラー表示を行う場合は、白色光を発する有機EL素子に、赤(R)、緑(G)、青(B)に対応したカラーフィルタを組み合わせた構成としている。又は、赤色光と緑色光と青色光との各色光を発する有機EL素子を組み合わせた構成としてもよい。 When a color display is performed using the organic EL element 8, an organic EL element that emits white light is combined with color filters corresponding to red (R), green (G), and blue (B). Alternatively, a combination of organic EL elements that emit red light, green light, and blue light may be used.

保持容量Cは、コンデンサ9の一端側が選択用TFT素子10のソース電極10s側及び駆動用TFT素子11のゲート電極11g側と電気的に接続され、コンデンサ9の他端側が駆動用TFT素子11のソース電極11s側と電気的に接続された状態で設けられている。 The storage capacitance C is provided such that one end of the capacitor 9 is electrically connected to the source electrode 10s of the selection TFT element 10 and the gate electrode 11g of the drive TFT element 11, and the other end of the capacitor 9 is electrically connected to the source electrode 11s of the drive TFT element 11.

2つのTFT素子10,11は、基板12の上に並んで設けられている。2つのTFT素子10,11には、例えばインジウム(In)-錫(Sn)-亜鉛(Zn)の酸化物(InSnZnO)などの酸化物半導体が用いられている。また、酸化物半導体は、例えばIn、ガリウム(Ga)、Zn、Sn、Alなどの金属元素を少なくとも1つ以上を含む酸化物であってもよく、多結晶シリコンやアモルファスシリコン、有機半導体などであってもよい。ゲート絶縁層20には、例えば酸化シリコン(SiO)などが用いられている。 The two TFT elements 10, 11 are provided side by side on a substrate 12. The two TFT elements 10, 11 use an oxide semiconductor such as an oxide of indium (In)-tin (Sn)-zinc (Zn) (InSnZnO). The oxide semiconductor may be an oxide containing at least one metal element such as In, gallium (Ga), Zn, Sn, or Al, or may be polycrystalline silicon, amorphous silicon, or an organic semiconductor. The gate insulating layer 20 uses, for example, silicon oxide (SiO x ).

選択用TFT素子10は、ゲート電極10gが走査線5と電気的に接続され、ドレイン電極10dが信号線6と電気的に接続され、ソース電極10sが駆動用TFT素子11のゲート電極11g及び保持容量C(コンデンサ9)の一端側と電気的に接続された状態で設けられている。 The selection TFT element 10 is provided with a gate electrode 10g electrically connected to the scanning line 5, a drain electrode 10d electrically connected to the signal line 6, and a source electrode 10s electrically connected to the gate electrode 11g of the drive TFT element 11 and one end of the storage capacitance C (capacitor 9).

駆動用TFT素子11は、ゲート電極10gが選択用TFT素子10のソース電極10s及び保持容量C(コンデンサ9の一端側)と電気的に接続され、ドレイン電極11dが電源線7と電気的に接続され、ソース電極11sが画素電極13及び保持容量C(コンデンサ9)の他端側と電気的に接続された状態で設けられている。 The driving TFT element 11 is provided with a gate electrode 10g electrically connected to the source electrode 10s of the selection TFT element 10 and the storage capacitance C (one end of the capacitor 9), a drain electrode 11d electrically connected to the power line 7, and a source electrode 11s electrically connected to the pixel electrode 13 and the other end of the storage capacitance C (capacitor 9).

表示パネル2では、選択用TFT素子10のスイッチング動作により、この選択用TFT素子10を介して保持容量Cに信号線6の電位(画像データ)が保持される。また、保持容量Cの電位に応じて、駆動用TFT素子11を介して有機EL素子8に電源線7からの駆動電流が流れる。これにより、有機EL素子8を発光(点灯)させることが可能である。 In the display panel 2, the potential (image data) of the signal line 6 is held in the storage capacitor C via the selection TFT element 10 by the switching operation of the selection TFT element 10. In addition, depending on the potential of the storage capacitor C, a drive current flows from the power line 7 to the organic EL element 8 via the drive TFT element 11. This makes it possible to cause the organic EL element 8 to emit light (light up).

ところで、本実施形態の画素回路基板4は、図3、図4及び図5に示すように、基板12の厚み方向に配置された複数のコンタクトプラグ31と、基板12の他方の面側に配置された複数の接続部32と、基板12の他方の面側に配置された樹脂付き金属箔33とを有している。 As shown in Figures 3, 4 and 5, the pixel circuit board 4 of this embodiment has a plurality of contact plugs 31 arranged in the thickness direction of the substrate 12, a plurality of connection parts 32 arranged on the other surface side of the substrate 12, and a resin-coated metal foil 33 arranged on the other surface side of the substrate 12.

複数のコンタクトプラグ31は、複数の画素回路3の各々と電気的に接続されている。複数の接続部32は、複数のコンタクトプラグ31の各々と電気的に接続されている。樹脂付き金属箔33は、複数の接続部32の各々と電気的に接続されている。 The contact plugs 31 are electrically connected to each of the pixel circuits 3. The connection parts 32 are electrically connected to each of the contact plugs 31. The resin-coated metal foil 33 is electrically connected to each of the connection parts 32.

コンタクトプラグ31は、例えば銀(Ag)ペーストなどの塗布型の導電材料を用いて、基板12を貫通するコンタクトホールに埋め込み形成されている。接続部32は、コンタクトプラグ31と同じ材料を用いて、コンタクトプラグ31と一体に形成されている。 The contact plug 31 is formed by embedding a coating type conductive material, such as silver (Ag) paste, in a contact hole penetrating the substrate 12. The connection portion 32 is formed integrally with the contact plug 31 using the same material as the contact plug 31.

樹脂付き金属箔33は、例えばアルミニウム(Al)などからなる金属箔33aが、例えばエポキシ樹脂などの樹脂33bに埋め込まれた構造を有している。金属箔33aは、樹脂付き金属箔33の表面側において、樹脂33bとほぼ面一に形成されることによって、樹脂33bの表面から露出している。本実施形態では、樹脂付き金属箔33として、例えば金属箔33aの厚みが15μm以上となるものを用いている。 The resin-coated metal foil 33 has a structure in which a metal foil 33a made of, for example, aluminum (Al) is embedded in a resin 33b such as an epoxy resin. The metal foil 33a is formed almost flush with the resin 33b on the surface side of the resin-coated metal foil 33, and is exposed from the surface of the resin 33b. In this embodiment, the resin-coated metal foil 33 has a thickness of, for example, 15 μm or more.

金属箔33aは、基板12の背面と樹脂付き金属箔33の表面とが対向した状態で、接続部32と電気的に接続されている。これにより、金属箔33aは、選択用TFT素子10のゲート電極10gとコンタクトプラグ31及び接続部32を介して電気的に接続されている。すなわち、この金属箔33aは、複数の選択用TFT素子10のゲート電極10gと電気的に接続されることによって、走査線5の補助電極として機能することになる。樹脂付き金属箔33は、表示領域Eと平面視で重なる領域内に設けられている。 The metal foil 33a is electrically connected to the connection portion 32 with the rear surface of the substrate 12 facing the surface of the resin-coated metal foil 33. As a result, the metal foil 33a is electrically connected to the gate electrode 10g of the selection TFT element 10 via the contact plug 31 and the connection portion 32. In other words, the metal foil 33a is electrically connected to the gate electrodes 10g of multiple selection TFT elements 10, thereby functioning as an auxiliary electrode for the scanning line 5. The resin-coated metal foil 33 is provided in an area that overlaps with the display area E in a planar view.

以上のような構成を有する実施形態の表示装置1Aでは、上述した樹脂付き金属箔33の金属箔33aが走査線5の補助電極として機能することで、走査線5の配線抵抗を低減し、信号遅延やそのバラツキの発生を抑制することが可能である。これにより、実施形態の表示装置1Aでは、表示パネル2の表示品質の更なる向上を図ることが可能である。 In the display device 1A of the embodiment having the above-mentioned configuration, the metal foil 33a of the resin-coated metal foil 33 described above functions as an auxiliary electrode for the scanning line 5, thereby reducing the wiring resistance of the scanning line 5 and suppressing the occurrence of signal delay and its variation. As a result, the display device 1A of the embodiment can further improve the display quality of the display panel 2.

また、樹脂付き金属箔33は、金属箔33aの厚みが15μm以上あり、金属箔33aが樹脂22bに埋め込まれた状態となっている。これにより、金属箔33aは、スパッタにより成膜した金属膜に比べて、画素回路基板4が湾曲した状態となっても、断線や剥離などが生じ難くなっている。また、金属箔33aは、選択用TFT素子10に対応した幅で太い配線を形成することが可能である。 In addition, the resin-coated metal foil 33 has a thickness of 15 μm or more, and the metal foil 33a is embedded in the resin 22b. As a result, the metal foil 33a is less likely to break or peel off, even if the pixel circuit board 4 is curved, compared to a metal film formed by sputtering. In addition, the metal foil 33a can be used to form thick wiring with a width corresponding to the selection TFT element 10.

〔表示装置の製造方法〕
次に、上記表示装置1Aの製造方法について、図6~図11を参照しながら説明する。
なお、図6~図11は、画素回路基板4を作製する工程を説明するための断面図である。
[Display Device Manufacturing Method]
Next, a method for manufacturing the display device 1A will be described with reference to FIGS.
6 to 11 are cross-sectional views for explaining the process of manufacturing the pixel circuit substrate 4. As shown in FIG.

本実施形態の表示装置1Aの製造方法は、表示パネル2を製造する際に、画素回路基板4を作製する工程を有する。 The manufacturing method of the display device 1A of this embodiment includes a process of fabricating the pixel circuit substrate 4 when manufacturing the display panel 2.

画素回路基板4を作製する工程では、先ず、図6に示すように、第1のガラス基板101の面上にフィルム状に形成された基板12を用意する。そして、この基板12の一方の面(表面)上に、上述した走査線5、信号線6、電源線7及びGND線19と、コンタクトプラグ21a、コンタクト電極21b及びコンタクトプラグ21cと、画素回路3を構成する有機EL素子8(画素電極13、有機機能層14及び共通電極15)、コンデンサ9、ゲート絶縁層20を含む選択用TFT素子10及び駆動用TFT素子11と、層間絶縁層16と、バンク層17と、保護層18とを形成する。 In the process of producing the pixel circuit board 4, first, as shown in FIG. 6, a substrate 12 formed in a film shape on the surface of a first glass substrate 101 is prepared. Then, on one surface (front surface) of this substrate 12, the above-mentioned scanning lines 5, signal lines 6, power supply lines 7, and GND lines 19, contact plugs 21a, contact electrodes 21b, and contact plugs 21c, the organic EL element 8 (pixel electrode 13, organic functional layer 14, and common electrode 15) constituting the pixel circuit 3, the capacitor 9, the selection TFT element 10 including the gate insulating layer 20, and the driving TFT element 11, the interlayer insulating layer 16, the bank layer 17, and the protective layer 18 are formed.

なお、これらの形成工程には、従来より公知の成膜プロセスやフォトリソグラフィプロセスなどを用いることができ、その形成方法について特に限定されるものではない。 These formation processes can be performed using conventionally known film formation processes, photolithography processes, and the like, and there are no particular limitations on the formation method.

次に、図7に示すように、基板12の最上層に接着層102を介して第2のガラス基板103を貼り付ける。 Next, as shown in FIG. 7, a second glass substrate 103 is attached to the top layer of the substrate 12 via an adhesive layer 102.

次に、図8に示すように、第1のガラス基板101側から基板12に向けてレーザー光Lを照射する。このとき、レーザー光Lが第1のガラス基板101を透過し、基板12に吸収されることで、第1のガラス基板101との界面付近のプラスチックフィルムの一部が熱により蒸発する。これにより、図9に示すように、基板12の他方の面(裏面)から第1のガラス基板101を剥離することができる。 Next, as shown in FIG. 8, laser light L is irradiated from the first glass substrate 101 side toward the substrate 12. At this time, the laser light L passes through the first glass substrate 101 and is absorbed by the substrate 12, causing a part of the plastic film near the interface with the first glass substrate 101 to evaporate due to heat. This allows the first glass substrate 101 to be peeled off from the other surface (rear surface) of the substrate 12, as shown in FIG. 9.

次に、図10に示すように、基板12のコンタクトプラグ31の形成位置に、基板12を貫通するコンタクトホール104を形成する。 Next, as shown in FIG. 10, a contact hole 104 is formed through the substrate 12 at the position where the contact plug 31 is to be formed on the substrate 12.

次に、図11に示すように、例えば銀(Ag)ペーストなどの塗布型の導電材料をディスペンサーを用いて塗布した後、所定の形状にパターニングする。これにより、コンタクトホール104に埋め込まれたコンタクトプラグ31と、基板12の裏面に配置された接続部32とを一体に形成する。 Next, as shown in FIG. 11, a coating-type conductive material such as silver (Ag) paste is applied using a dispenser and then patterned into a predetermined shape. This results in the contact plug 31 embedded in the contact hole 104 and the connection part 32 arranged on the back surface of the substrate 12 being integrally formed.

次に、基板12の背面と樹脂付き金属箔33の表面とが対向した状態で、選択用TFT素子10のゲート電極10gと接続部32とを電気的に接続する。最後に、第2のガラス基板103を接着層102と共に除去する。これにより、上記画素回路基板4を作製することが可能である。 Next, with the back surface of the substrate 12 facing the surface of the resin-coated metal foil 33, the gate electrode 10g of the selection TFT element 10 is electrically connected to the connection portion 32. Finally, the second glass substrate 103 is removed together with the adhesive layer 102. This makes it possible to fabricate the pixel circuit substrate 4.

本実施形態の表示装置1Aの製造方法では、上述した樹脂付き金属箔33の金属箔33aが走査線5の補助電極として機能することによって、走査線5の配線抵抗を低減し、信号遅延やそのバラツキの発生を抑制することが可能な表示パネル2を製造することが可能である。 In the manufacturing method of the display device 1A of this embodiment, the metal foil 33a of the resin-coated metal foil 33 described above functions as an auxiliary electrode for the scanning line 5, thereby making it possible to manufacture a display panel 2 that can reduce the wiring resistance of the scanning line 5 and suppress the occurrence of signal delays and their variations.

(第2の実施形態)
〔表示装置〕
次に、本発明の第2の実施形態として、例えば図11~図14に示す表示装置1Bについて説明する。
Second Embodiment
[Display Device]
Next, as a second embodiment of the present invention, a display device 1B shown in, for example, FIGS. 11 to 14 will be described.

なお、図12は、表示装置1Bが備えるマルチディスプレイ2Bの構成を示す要部断面図である。図13は、マルチディスプレイ2Bを裏面側から見た平面図である。図14は、マルチディスプレイ2Bの別の構成を示す要部断面図である。また、以下の説明では、上記表示装置1Aと同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。 Note that FIG. 12 is a cross-sectional view of the main parts of the configuration of the multi-display 2B provided in the display device 1B. FIG. 13 is a plan view of the multi-display 2B from the back side. FIG. 14 is a cross-sectional view of the main parts of another configuration of the multi-display 2B. In the following explanation, the same parts as those in the display device 1A will not be described and will be given the same reference numerals in the drawings.

本実施形態の表示装置1Bは、図12及び図13に示すように、マルチディスプレイを構成するものであり、上記表示パネル2により構成される複数の表示パネルユニット41と、複数の表示パネルユニット41を面内に並べた状態で支持する支持基板42とを備えている。 As shown in Figs. 12 and 13, the display device 1B of this embodiment constitutes a multi-display, and includes a plurality of display panel units 41 constituted by the display panel 2, and a support substrate 42 that supports the plurality of display panel units 41 in a state in which they are arranged in a plane.

表示装置1Bでは、これら複数の表示パネルユニット41の隣り合うもの同士を突き合わせた状態で、複数の表示パネルユニット41の表面側を支持基板42の一方の面側に接着層43を介して貼り合わせることによって、複数の表示パネルユニット41の表示領域Eが1つの表示画面Sを構成している。 In the display device 1B, the display areas E of the multiple display panel units 41 form a single display screen S by butting adjacent ones of the multiple display panel units 41 together and bonding the front sides of the multiple display panel units 41 to one side of a support substrate 42 via an adhesive layer 43.

なお、本実施形態では、9つの表示パネルユニット41を縦方向に3つ、横方向に3つ並べて配置した構成となっているが、表示パネルユニット41の配置する数については適宜変更することが可能である。 In this embodiment, nine display panel units 41 are arranged in a vertical arrangement of three and a horizontal arrangement of three, but the number of display panel units 41 can be changed as appropriate.

支持基板42は、例えばプラスチック基板などの透明なフレキシブル基板からなり、表示画面Sに対応した形状を有している。プラスチック基板には、例えばポリイミドなどの樹脂材料が用いられている。なお、支持基板42については、上述したフレキシブル基板を用いた構成に必ずしも限定されるものではなく、上記基板12にリジッド基板を用いた場合、例えばガラス基板などの透明なリジッド基板を用いた構成とすることも可能である。 The support substrate 42 is made of a transparent flexible substrate such as a plastic substrate, and has a shape corresponding to the display screen S. The plastic substrate is made of a resin material such as polyimide. Note that the support substrate 42 is not necessarily limited to the configuration using the flexible substrate described above, and when a rigid substrate is used for the substrate 12, it is also possible to use a transparent rigid substrate such as a glass substrate.

接着層43には、例えばエポキシ系樹脂接着剤などの透明な接着材料が用いられている。 The adhesive layer 43 is made of a transparent adhesive material, such as an epoxy resin adhesive.

複数の表示パネルユニット41のうち、他の方向(図13では横方向)の一端側(図13では右端側)に位置して、一の方向(図13では縦方向)に並ぶ複数の表示パネルユニット41(以下、必要に応じて「表示パネルユニット41A」として区別する。)は、走査線駆動回路(ゲートドライバ)44が設けられた複数の第1のフレキシブルプリント配線板(FPC)45を有している。 Of the multiple display panel units 41, the multiple display panel units 41 (hereinafter, distinguished as "display panel unit 41A" as necessary) that are located at one end side (right end side in FIG. 13) of the other direction (horizontal direction in FIG. 13) and lined up in one direction (vertical direction in FIG. 13) have multiple first flexible printed circuit boards (FPCs) 45 on which scanning line driving circuits (gate drivers) 44 are provided.

各表示パネルユニット41Aの背面側には、複数の走査線5の線列毎にゲートドライバ44が設けられた複数の第1のFPC45が一の方向(図13では縦方向)に並んで配置されている。 On the rear side of each display panel unit 41A, multiple first FPCs 45, each having a gate driver 44 for each row of multiple scanning lines 5, are arranged in one direction (vertical direction in Figure 13).

ゲートドライバ44は、例えばシフトレジスタ及びレベルシフタ等を含み、第1のFPC45Aを介して複数の走査線5と電気的に接続されている。ゲートドライバ44は、複数の走査線5に走査信号を順次的に供給し、この走査信号に応答して、上記選択用TFT素子10の駆動を切り替える。 The gate driver 44 includes, for example, a shift register and a level shifter, and is electrically connected to the multiple scanning lines 5 via the first FPC 45A. The gate driver 44 sequentially supplies scanning signals to the multiple scanning lines 5, and switches the driving of the selection TFT elements 10 in response to the scanning signals.

一方、複数の表示パネルユニット41は、信号線駆動回路(データドライバ)46が設けられた複数の第2のフレキシブルプリント配線板(FPC)47を有している。 On the other hand, the multiple display panel units 41 have multiple second flexible printed circuit boards (FPCs) 47 on which signal line driving circuits (data drivers) 46 are provided.

各表示パネルユニット41の背面側には、複数の信号線6の線列毎にデータドライバ46が設けられた複数の第2のFPC47が他方方向(図13では横方向)に並んで配置されている。 On the rear side of each display panel unit 41, multiple second FPCs 47, each of which has a data driver 46 for each of the signal lines 6, are arranged in the other direction (horizontal direction in FIG. 13).

データドライバ37は、例えばシフトレジスタ、レベルシフタ、ビデオライン及びアナログスイッチ等を含み、第2のFPC35Bを介して複数の信号線6と電気的に接続されている。データドライバ37は、複数の信号線6に画像データを供給する。 The data driver 37 includes, for example, a shift register, a level shifter, a video line, and an analog switch, and is electrically connected to the multiple signal lines 6 via the second FPC 35B. The data driver 37 supplies image data to the multiple signal lines 6.

ところで、本実施形態の表示装置1Bでは、各表示パネルユニット41Aの背面側において、各ゲートドライバ44が第1のFPC45を介して樹脂付き金属箔33の各金属箔33aと電気的に接続されている。 In the display device 1B of this embodiment, on the rear side of each display panel unit 41A, each gate driver 44 is electrically connected to each metal foil 33a of the resin-coated metal foil 33 via a first FPC 45.

具体的に、樹脂付き金属箔33の裏面側には、コンタクトプラグ33cと、裏面配線33dと、接続部33eとが設けられている。コンタクトプラグ33cは、樹脂33bの厚み方向に配置されて、金属箔33aと電気的に接続されている。裏面配線33dは、樹脂33bの裏面に配置されて、コンタクトプラグ33cと電気的に接続されている。すなわち、金属箔33aと裏面配線33dとは、コンタクトプラグ33cを介して電気的に接続されている。 Specifically, contact plug 33c, back surface wiring 33d, and connection portion 33e are provided on the back surface side of resin-coated metal foil 33. Contact plug 33c is disposed in the thickness direction of resin 33b and is electrically connected to metal foil 33a. Back surface wiring 33d is disposed on the back surface of resin 33b and is electrically connected to contact plug 33c. In other words, metal foil 33a and back surface wiring 33d are electrically connected via contact plug 33c.

コンタクトプラグ33cは、例えば銅やアルミニウム、モリブデン、クロムなどの導電材料を用いて、樹脂33bを貫通するコンタクトホールに埋め込み形成されている。裏面配線33dは、例えば銅やアルミニウム、モリブデン、クロムなどの導電材料を用いて、樹脂33bの裏面に線状にパターン形成されている。 The contact plugs 33c are formed by embedding a conductive material such as copper, aluminum, molybdenum, or chromium in contact holes that penetrate the resin 33b. The back wiring 33d is formed in a linear pattern on the back surface of the resin 33b by using a conductive material such as copper, aluminum, molybdenum, or chromium.

金属箔33a、コンタクトプラグ33c及び裏面配線33dは、複数の走査線5の各々に対応して設けられている。すなわち、各走査線5は、これら金属箔33a、コンタクトプラグ33c及び裏面配線33dによって、樹脂付き金属箔33の表面側から裏面側へと引き回されている。 The metal foil 33a, contact plug 33c, and back surface wiring 33d are provided corresponding to each of the multiple scanning lines 5. That is, each scanning line 5 is routed from the front side to the back side of the resin-coated metal foil 33 by the metal foil 33a, contact plug 33c, and back surface wiring 33d.

接続部33eは、複数の走査線5の各々に対応した線列毎に並んで設けられた複数の裏面配線33dの各々と、第1のFPC45の一端側に設けられた複数の端子の各々との間を電気的に接続している。 The connection portion 33e electrically connects each of the multiple back wirings 33d arranged in a line row corresponding to each of the multiple scanning lines 5 to each of the multiple terminals provided on one end side of the first FPC 45.

接続部33eは、例えば異方性導電フィルム(ACF)や異方性導電ペースト(ACP)などの接続材料を用いて、このACFやACPを複数の裏面配線33dの間を横断するように形成し、各裏面配線33dの間で絶縁性を保ちながら、各裏面配線33dと重なる位置にて導電性を持たせることによって、各裏面配線33dと第1のFPC45の各端子との間を電気的に接続すると共に、第1のFPC45と樹脂付き金属箔33との接着を行っている。 The connection portion 33e is formed by using a connection material such as anisotropic conductive film (ACF) or anisotropic conductive paste (ACP) to cross between the multiple back wirings 33d, and while maintaining insulation between each back wiring 33d, it is made conductive at the positions where it overlaps with each back wiring 33d, thereby electrically connecting each back wiring 33d to each terminal of the first FPC 45 and bonding the first FPC 45 to the resin-coated metal foil 33.

以上のような構成を有する実施形態の表示装置1Bでは、上述した樹脂付き金属箔33の金属箔33aが走査線5の補助電極として機能することで、走査線5の配線抵抗を低減し、信号遅延やそのバラツキの発生を抑制することが可能である。これにより、実施形態の表示装置1Bでは、各表示パネルユニット41の表示品質の更なる向上を図ることが可能である。 In the display device 1B of the embodiment having the above-mentioned configuration, the metal foil 33a of the resin-coated metal foil 33 described above functions as an auxiliary electrode for the scanning line 5, thereby reducing the wiring resistance of the scanning line 5 and suppressing the occurrence of signal delay and its variation. As a result, the display device 1B of the embodiment can further improve the display quality of each display panel unit 41.

また、実施形態の表示装置1Bでは、上述した横方向において隣り合う複数の表示パネルユニット41の間で、樹脂付き金属箔33の金属箔33a同士が電気的に接続されている。これにより、横方向において隣り合う複数の表示パネルユニット41の間で、各走査線5を連結しながら、右端の表示パネルユニット41Aに設けられたゲートドライバ44による駆動が可能となる。したがって、全ての表示パネルユニット41にゲートドライバ44を配置する必要がなくなるため、ゲートドライバ44の配置する数を低減することが可能である。 In addition, in the display device 1B of the embodiment, the metal foils 33a of the resin-coated metal foil 33 are electrically connected between the multiple display panel units 41 adjacent in the horizontal direction described above. This allows the gate driver 44 provided in the rightmost display panel unit 41A to drive the multiple display panel units 41 adjacent in the horizontal direction while connecting the scanning lines 5 between the multiple display panel units 41 adjacent in the horizontal direction. Therefore, it is no longer necessary to provide a gate driver 44 in all display panel units 41, and it is possible to reduce the number of gate drivers 44 provided.

また、実施形態の表示装置1Bでは、上述した各表示パネルユニット41の表示領域Eと平面視で重なる領域内において、樹脂付き金属箔33を配置すると共に、この樹脂付き金属箔33の裏面側に、第1のFPC45に設けられたゲートドライバ44及び第1のFPC45に設けられたデータドライバ46を配置することが可能である。 In addition, in the display device 1B of the embodiment, a resin-coated metal foil 33 is arranged in an area that overlaps with the display area E of each display panel unit 41 described above in a planar view, and a gate driver 44 provided on the first FPC 45 and a data driver 46 provided on the first FPC 45 can be arranged on the back side of this resin-coated metal foil 33.

これにより、各表示パネルユニット41の表示領域Eの外側にゲートドライバ44及びデータドライバ46を配置するための周辺領域を設ける必要がなく、各表示パネルユニット41の周辺領域を縮小化することが可能である。したがって、マルチディスプレイとして、複数の表示パネルユニット41を面内に並べて1つの画面として表示する場合において、継ぎ目のない(目立たない)表示画面Sを構成することが可能である。 This eliminates the need to provide a peripheral area for arranging the gate driver 44 and data driver 46 outside the display area E of each display panel unit 41, making it possible to reduce the peripheral area of each display panel unit 41. Therefore, when multiple display panel units 41 are arranged in a plane as a multi-display to display as a single screen, it is possible to configure a seamless (unnoticeable) display screen S.

なお、上記表示装置1Bでは、上述した図12に示すような構成を例示しているが、このような構成に必ずしも限定されるものではなく、例えば図14に示すような構成とすることも可能である。 Note that, although the display device 1B is exemplified by the configuration shown in FIG. 12 above, the display device 1B is not necessarily limited to such a configuration, and may be configured as shown in FIG. 14, for example.

具体的に、図14に示す表示装置1Bでは、上記表示パネルユニット41Aを構成する画素回路基板4の裏面側に、コンタクトプラグ34と、裏面配線35と、接続部36とが設けられている。一方、上記樹脂付き金属箔33に設けられたコンタクトプラグ33cと、裏面配線33dと、接続部33eとが省略されている。 Specifically, in the display device 1B shown in FIG. 14, a contact plug 34, a back surface wiring 35, and a connection portion 36 are provided on the back surface side of the pixel circuit substrate 4 constituting the display panel unit 41A. On the other hand, the contact plug 33c, the back surface wiring 33d, and the connection portion 33e provided on the resin-coated metal foil 33 are omitted.

コンタクトプラグ34は、基板12の厚み方向に配置されて、選択用TFT素子10のゲート電極10gと電気的に接続されている。裏面配線35は、基板12の裏面に配置されて、コンタクトプラグ34と電気的に接続されている。すなわち、選択用TFT素子10のゲート電極10gと裏面配線35とは、コンタクトプラグ34を介して電気的に接続されている。 The contact plug 34 is disposed in the thickness direction of the substrate 12 and is electrically connected to the gate electrode 10g of the selection TFT element 10. The back wiring 35 is disposed on the back surface of the substrate 12 and is electrically connected to the contact plug 34. In other words, the gate electrode 10g of the selection TFT element 10 and the back wiring 35 are electrically connected via the contact plug 34.

コンタクトプラグ34は、上記コンタクトプラグ33cと同じ導電材料を用いて、基板12を貫通するコンタクトホールに埋め込み形成されている。裏面配線35は、上記裏面配線33dと同じ導電材料を用いて、基板12の裏面に線状にパターン形成されている。 The contact plug 34 is formed by embedding the contact hole penetrating the substrate 12 using the same conductive material as the contact plug 33c. The back surface wiring 35 is formed in a linear pattern on the back surface of the substrate 12 using the same conductive material as the back surface wiring 33d.

コンタクトプラグ34及び裏面配線35は、複数の走査線5の各々に対応して設けられている。すなわち、各走査線5は、これらコンタクトプラグ34及び裏面配線35によって、基板12の表面側から裏面側へと引き回されている。 The contact plugs 34 and back surface wiring 35 are provided corresponding to each of the multiple scanning lines 5. That is, each scanning line 5 is routed from the front side to the back side of the substrate 12 by these contact plugs 34 and back surface wiring 35.

接続部36は、複数の走査線5の各々に対応した線列毎に並んで設けられた複数の裏面配線35の各々と、第1のFPC45の一端側に設けられた複数の端子の各々との間を電気的に接続している。接続部36には、上記接続部33eと同じものを用いている。 The connection portion 36 electrically connects each of the multiple rear wirings 35 arranged in a line row corresponding to each of the multiple scanning lines 5 to each of the multiple terminals provided on one end side of the first FPC 45. The connection portion 36 is the same as the connection portion 33e described above.

この場合も、横方向において隣り合う複数の表示パネルユニット41の間で、各走査線5を連結しながら、右端の表示パネルユニット41Aに設けられたゲートドライバ44による駆動が可能となる。したがって、全ての表示パネルユニット41にゲートドライバ44を配置する必要がなくなるため、ゲートドライバ44の配置する数を低減することが可能である。 In this case, the scanning lines 5 can be connected between horizontally adjacent display panel units 41, and the gate driver 44 provided in the rightmost display panel unit 41A can drive the display panel units. Therefore, it is no longer necessary to provide a gate driver 44 in every display panel unit 41, and it is possible to reduce the number of gate drivers 44 provided.

なお、本発明は、上記実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、上述した有機ELディスプレイに本発明を適用した場合を例示しているが、発光素子として、有機EL素子を用いたものに必ずしも限定されるものではなく、例えばマイクロLEDなどのLED素子や量子ドットなどの発光素子を用いたものであってもよい。また、液晶ディスプレイなどにも本発明を適用することが可能である。
The present invention is not necessarily limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, in the above embodiment, the present invention is applied to the above-mentioned organic EL display, but the light-emitting element is not necessarily limited to an organic EL element, and may be an LED element such as a micro LED, or a light-emitting element such as a quantum dot. The present invention can also be applied to a liquid crystal display or the like.

1A,1B…表示装置 2…表示パネル 3…画素回路 4…画素回路基板 5…走査線 6…信号線 7…電源線 8…有機EL素子 9…コンデンサ 10…選択用TFT素子 11…駆動用TFT素子 12…基板 13…画素電極 14…有機機能層 15…共通電極 16…層間絶縁層 17…バンク層 18…保護層 19…GND線 20…ゲート絶縁層 31…コンタクトプラグ 32…接続部 33…樹脂付き金属箔 33a…金属箔 33b…樹脂 33c…コンタクトプラグ 33d…裏面配線 33e…接続部 34…コンタクトプラグ 35…裏面配線 36…接続部 41…表示パネルユニット 42…支持基板 43…接着層 44…走査線駆動回路(ゲートドライバ) 45…第1のフレキシブルプリント配線板(FPC) 46…信号線駆動回路(データドライバ) 47…第2のフレキシブルプリント配線板(FPC) C…保持容量 P…画素 Pu…画素ユニット E…表示領域 S…表示画面 1A, 1B... Display device 2... Display panel 3... Pixel circuit 4... Pixel circuit board 5... Scanning line 6... Signal line 7... Power supply line 8... Organic EL element 9... Capacitor 10... Selection TFT element 11... Driving TFT element 12... Substrate 13... Pixel electrode 14... Organic functional layer 15... Common electrode 16... Interlayer insulating layer 17... Bank layer 18... Protective layer 19... GND line 20... Gate insulating layer 31... Contact plug 32... Connection portion 33... Metal foil with resin 33a... Metal foil 33b... Resin 33c... Contact plug 33d... Back wiring 33e... Connection portion 34... Contact plug 35... Back wiring 36... Connection portion 41... Display panel unit 42... Support substrate 43... Adhesive layer 44... Scanning line driving circuit (gate driver) 45... First flexible printed wiring board (FPC) 46: Signal line driving circuit (data driver) 47: Second flexible printed circuit board (FPC) C: Storage capacitor P: Pixel Pu: Pixel unit E: Display area S: Display screen

Claims (6)

複数の画素が面内に並んで配置された表示領域を含む表示パネルを備え、
前記表示パネルは、前記表示領域の面内において交差する一の方向に並ぶ複数の走査線と、前記表示領域の面内において交差する他の方向に並ぶ複数の信号線とを含み、前記複数の走査線と前記複数の信号線とによって区画された領域毎に、前記画素を構成する画素回路が一方の面側に設けられた画素回路基板と、
前記画素回路基板の厚み方向に配置されて、前記複数の走査線の各々と電気的に接続される複数のコンタクトプラグと、
前記画素回路基板の他方の面側に配置されて、前記複数のコンタクトプラグの各々と電気的に接続される複数の接続部と、
前記画素回路基板の他方の面側に配置されて、前記複数の接続部の各々と電気的に接続される金属箔が樹脂の表面から露出した樹脂付き金属箔とを有することを特徴とする表示装置。
A display panel including a display area in which a plurality of pixels are arranged in a plane,
the display panel includes a plurality of scanning lines arranged in one direction intersecting within the plane of the display area, and a plurality of signal lines arranged in another direction intersecting within the plane of the display area, and a pixel circuit substrate on one surface of which pixel circuits constituting the pixels are provided for each region partitioned by the plurality of scanning lines and the plurality of signal lines;
a plurality of contact plugs arranged in a thickness direction of the pixel circuit substrate and electrically connected to the plurality of scanning lines;
a plurality of connection parts arranged on the other surface side of the pixel circuit substrate and electrically connected to the plurality of contact plugs, respectively;
A display device comprising: a resin-coated metal foil arranged on the other surface side of the pixel circuit substrate, the metal foil being electrically connected to each of the plurality of connection portions and exposed from the surface of the resin .
前記樹脂付き金属箔は、前記表示領域と平面視で重なる領域内に設けられていることを特徴とする請求項1に記載の表示装置。 The display device according to claim 1, characterized in that the resin-coated metal foil is provided in an area that overlaps with the display area in a plan view. 前記画素回路は、発光素子と、前記発光素子の点灯を切り替えるTFT素子とを含み、
前記樹脂付き金属箔は、前記TFT素子のゲート電極と前記コンタクトプラグ及び前記接続部を介して電気的に接続されると共に、前記ゲート電極が前記走査線と電気的接続されていることを特徴とする請求項1又は2に記載の表示装置。
the pixel circuit includes a light-emitting element and a TFT element that switches on and off the light-emitting element;
3. The display device according to claim 1, wherein the resin-coated metal foil is electrically connected to a gate electrode of the TFT element via the contact plug and the connection portion, and the gate electrode is electrically connected to the scanning line.
前記表示パネルにより構成される複数の表示パネルユニットと、
前記複数の表示パネルユニットを面内に並べた状態で支持する支持基板とを備え、
前記複数の表示パネルユニットの隣り合うもの同士を突き合わせた状態で、前記複数の表示パネルユニットを前記支持基板の一方の面側に貼り合わせることによって、前記複数の表示パネルユニットの表示領域が1つの表示画面を構成していることを特徴とする請求項1~3の何れか一項に記載の表示装置。
a plurality of display panel units each including the display panel;
a support substrate that supports the plurality of display panel units in a state in which the display panel units are arranged in a plane;
A display device as described in any one of claims 1 to 3, characterized in that the display areas of the multiple display panel units form a single display screen by bonding the multiple display panel units to one side of the support substrate with adjacent ones of the multiple display panel units butted together.
前記樹脂付き金属箔の隣り合うもの同士が電気的に接続されていることを特徴とする請求項4に記載の表示装置。 The display device according to claim 4, characterized in that adjacent pieces of the resin-coated metal foil are electrically connected to each other. 複数の画素が面内に並んで配置された表示領域を含む表示パネルを備える表示装置の製造方法であって、
前記表示パネルを製造する際に、前記表示領域の面内において交差する一の方向に並ぶ複数の走査線と、前記表示領域の面内において交差する他の方向に並ぶ複数の信号線と、前記複数の走査線と前記複数の信号線とによって区画された領域毎に、前記画素を構成する画素回路が一方の面側に設けられた画素回路基板を作製する工程と、
前記画素回路基板の厚み方向に、前記複数の走査線の各々と電気的に接続される複数のコンタクトプラグを形成する工程と、
前記画素回路基板の他方の面側に、前記複数のコンタクトプラグの各々と電気的に接続される複数の接続部を形成する工程と、
前記画素回路基板の他方の面側に、前記複数の接続部の各々と電気的に接続される金属箔が樹脂の表面から露出した樹脂付き金属箔を配置する工程とを含むことを特徴とする表示装置の製造方法。
A method for manufacturing a display device including a display panel including a display region in which a plurality of pixels are arranged side by side in a plane, comprising the steps of:
a step of producing a pixel circuit substrate in which a plurality of scanning lines are arranged in one direction intersecting within the plane of the display region, a plurality of signal lines are arranged in another direction intersecting within the plane of the display region, and pixel circuits constituting the pixels are provided on one surface side for each region partitioned by the plurality of scanning lines and the plurality of signal lines, when producing the display panel;
forming a plurality of contact plugs electrically connected to the plurality of scanning lines in a thickness direction of the pixel circuit substrate;
forming a plurality of connection portions on the other surface side of the pixel circuit substrate, the connection portions being electrically connected to the plurality of contact plugs, respectively;
and arranging a resin-coated metal foil on the other surface side of the pixel circuit substrate, the metal foil being exposed from the surface of the resin and electrically connected to each of the plurality of connection portions.
JP2020212542A 2020-12-22 2020-12-22 Display device and manufacturing method thereof Active JP7638091B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020212542A JP7638091B2 (en) 2020-12-22 2020-12-22 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020212542A JP7638091B2 (en) 2020-12-22 2020-12-22 Display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2022098892A JP2022098892A (en) 2022-07-04
JP7638091B2 true JP7638091B2 (en) 2025-03-03

Family

ID=82261772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020212542A Active JP7638091B2 (en) 2020-12-22 2020-12-22 Display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP7638091B2 (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010079196A (en) 2008-09-29 2010-04-08 Dainippon Printing Co Ltd Tiling transistor array, transistor array, and display device
JP2013105148A (en) 2011-11-16 2013-05-30 Nippon Hoso Kyokai <Nhk> Display device
WO2013105347A1 (en) 2012-01-10 2013-07-18 ソニー株式会社 Display device and display method
JP2015072361A (en) 2013-10-03 2015-04-16 株式会社ジャパンディスプレイ Display device and manufacturing method of the same
JP2016018758A (en) 2014-07-11 2016-02-01 株式会社ジャパンディスプレイ Organic el display device and method of manufacturing organic el display device
JP2018054678A (en) 2016-09-26 2018-04-05 株式会社ジャパンディスプレイ Display device and manufacturing method thereof
US20200091273A1 (en) 2018-09-14 2020-03-19 Lg Display Co., Ltd. Tiling display device
JP2020160445A (en) 2019-03-25 2020-10-01 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device and manufacturing method for the same
US20200312886A1 (en) 2019-03-25 2020-10-01 Xiamen Tianma Micro-Electronics Co., Ltd. Display panel and fabrication method thereof, and display device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010079196A (en) 2008-09-29 2010-04-08 Dainippon Printing Co Ltd Tiling transistor array, transistor array, and display device
JP2013105148A (en) 2011-11-16 2013-05-30 Nippon Hoso Kyokai <Nhk> Display device
WO2013105347A1 (en) 2012-01-10 2013-07-18 ソニー株式会社 Display device and display method
JP2015072361A (en) 2013-10-03 2015-04-16 株式会社ジャパンディスプレイ Display device and manufacturing method of the same
JP2016018758A (en) 2014-07-11 2016-02-01 株式会社ジャパンディスプレイ Organic el display device and method of manufacturing organic el display device
JP2018054678A (en) 2016-09-26 2018-04-05 株式会社ジャパンディスプレイ Display device and manufacturing method thereof
US20200091273A1 (en) 2018-09-14 2020-03-19 Lg Display Co., Ltd. Tiling display device
JP2020160445A (en) 2019-03-25 2020-10-01 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device and manufacturing method for the same
US20200312886A1 (en) 2019-03-25 2020-10-01 Xiamen Tianma Micro-Electronics Co., Ltd. Display panel and fabrication method thereof, and display device

Also Published As

Publication number Publication date
JP2022098892A (en) 2022-07-04

Similar Documents

Publication Publication Date Title
US12230665B2 (en) Array substrate and preparation method therefor, and display panel and display device
KR102578423B1 (en) Multi-panel organic light emitting display device
CN111489658B (en) Double-sided display panel, manufacturing method thereof and double-sided display device
KR101695082B1 (en) Display device
WO2015087498A1 (en) Display device
JP2020109452A (en) Display device and manufacturing method for display device
KR20050041861A (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
CN113571560A (en) Double-sided display panel and display device
JP6546525B2 (en) Display device
JP4639662B2 (en) Electro-optical device and electronic apparatus
JP2005128310A (en) Display device and electronic device
JP7621110B2 (en) Display device
JP2007286212A (en) Organic EL display device
WO2018220683A1 (en) Display device and method for manufacturing display device
JP7650654B2 (en) Display device and manufacturing method thereof
KR20190026351A (en) Eletroluminescence display device
JP7638091B2 (en) Display device and manufacturing method thereof
JP7584292B2 (en) Multi-Display
JP7621109B2 (en) Display device
JP2022098885A (en) Display device and manufacturing method therefor
JP7565782B2 (en) Display device and manufacturing method thereof
JP7546474B2 (en) Multi-Display
JP2014106297A (en) Display panel and display device using the same
JP7614829B2 (en) Multi-Display
JP7565781B2 (en) Display device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250218

R150 Certificate of patent or registration of utility model

Ref document number: 7638091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150