JP7623917B2 - 制御装置、制御システム、および、制御方法 - Google Patents
制御装置、制御システム、および、制御方法 Download PDFInfo
- Publication number
- JP7623917B2 JP7623917B2 JP2021156111A JP2021156111A JP7623917B2 JP 7623917 B2 JP7623917 B2 JP 7623917B2 JP 2021156111 A JP2021156111 A JP 2021156111A JP 2021156111 A JP2021156111 A JP 2021156111A JP 7623917 B2 JP7623917 B2 JP 7623917B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- data
- cycle
- cache memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Memory System (AREA)
- Programmable Controllers (AREA)
Description
本発明は、制御装置、制御システム、および、制御方法に関する。
水処理、プラント、ＦＡ（Factory Automation）、鉄鋼、発電などの社会インフラ分野において、制御装置で制御を行う制御システムが各種実用化されている。
例えば、上下水処理、工場、製鉄所、発電プラント等では、主機に接続された制御装置を複数有する制御システムが処理を担っている。この制御装置は制御演算処理を実行し、主機に対する制御指令を制御データ（信号）として出力することで制御を行う。
例えば、上下水処理、工場、製鉄所、発電プラント等では、主機に接続された制御装置を複数有する制御システムが処理を担っている。この制御装置は制御演算処理を実行し、主機に対する制御指令を制御データ（信号）として出力することで制御を行う。
このような制御を行うためには、制御システムで定められている制御周期の時間内に演算処理が完了して、Ｉ／Ｏ（Input/Output）に対し入出力がなされなければならない場合がある。時間内に出力されない場合、システムが正常に可動できなくなって損失が発生すると共に、システムの状態が不安定になる可能性がある。そのため、こうした制御システムにおける制御装置には、メモリアクセスの高速化が要求されている。
そこで、特許文献１には、共通バスの帯域を有効に利用しつつ、滞留したデータ転送を速やかに行うことができるデータ転送装置が記載されている。すなわち、特許文献１の請求項１には、以下の構成を備えるデータ転送装置が開示されている。
・共通バスに転送される転送データを一時的に格納するバッファ部
・入力データを転送データとしてバッファ部にライトすると共に、入力データをバッファ部にライトした旨を示す通知信号を出力するライト制御部
・バッファ部から転送データをリードするリード制御部
・リード制御部によりバッファ部からリードされた転送データを、所定のバスプロトコルに従って共通バスに転送するインタフェース部
・通知信号に基づいて、リード制御部がバッファ部から転送データをリードするタイミングを制御することにより、共通バスの帯域を平滑化する帯域平滑部
・共通バスに転送される転送データを一時的に格納するバッファ部
・入力データを転送データとしてバッファ部にライトすると共に、入力データをバッファ部にライトした旨を示す通知信号を出力するライト制御部
・バッファ部から転送データをリードするリード制御部
・リード制御部によりバッファ部からリードされた転送データを、所定のバスプロトコルに従って共通バスに転送するインタフェース部
・通知信号に基づいて、リード制御部がバッファ部から転送データをリードするタイミングを制御することにより、共通バスの帯域を平滑化する帯域平滑部
また、特許文献２の請求項１には、以下の構成を備えることで、キャッシュメモリから高速にデータを読み出すことができる演算処理装置が開示されている。
・複数の記憶素子にそれぞれ複数のデータを記憶するキャッシュメモリ
・キャッシュメモリからデータが読み出されたタイミングが閾値より遅いときにはエラーを検出するエラー検出回路
・エラーが検出されないときにはキャッシュメモリから読み出されたデータをラッチ（保持）し、エラーが検出されたときには待機期間経過後にキャッシュメモリから読み出されたデータをラッチするラッチ回路
・ラッチ回路によりラッチされたデータの処理を行う演算処理装置コア
・複数の記憶素子にそれぞれ複数のデータを記憶するキャッシュメモリ
・キャッシュメモリからデータが読み出されたタイミングが閾値より遅いときにはエラーを検出するエラー検出回路
・エラーが検出されないときにはキャッシュメモリから読み出されたデータをラッチ（保持）し、エラーが検出されたときには待機期間経過後にキャッシュメモリから読み出されたデータをラッチするラッチ回路
・ラッチ回路によりラッチされたデータの処理を行う演算処理装置コア
近年の制御システムでは、将来の労働力不足問題などに対応するために自動化や自律化を進めることによる高効率化が検討されている。そのためには広大なフィールドに複数のセンサ等を配置して取得したデータをＡＩ（Artificial Intelligence）などを用いて分析することで、より高効率な制御指令値を演算する検討が始まっている。ＡＩなどの演算処理を汎用ＣＰＵ（Central Processing Unit）で動作する汎用ＯＳ（Operating System）の上で処理できるようにすることが望まれている。
一方、従来の制御システム内で制御処理の主体となるマイコンは、制御周期を順守した制御信号のメモリアクセスを行うように設計されている。これにより、制御周期のミリ秒単位でバルブを開閉したり、ロボットアームを動作させたりする精密な制御を実行できる。
このようなリアルタイム性を重視するマイコンは、ASIC（Application Specific Integrated Circuit）などの専用回路として設計されるため、大量に流通される汎用ＣＰＵよりも開発コストや調達コストが高くなりがちである。また、専用部品であるマイコンは、制御信号のやり取りは得意だが、大量のデータの収集、収集したデータの分析および最適出力の自動化などの汎用的な処理は苦手である。
このようなリアルタイム性を重視するマイコンは、ASIC（Application Specific Integrated Circuit）などの専用回路として設計されるため、大量に流通される汎用ＣＰＵよりも開発コストや調達コストが高くなりがちである。また、専用部品であるマイコンは、制御信号のやり取りは得意だが、大量のデータの収集、収集したデータの分析および最適出力の自動化などの汎用的な処理は苦手である。
そこで、従来型の制御システムの制御装置から、従来のマイコンを汎用ＣＰＵや汎用ＯＳに置き換えつつ、他のＩ／Ｏ処理を行うモジュールなどは互換性維持のために従来システムのものを流用するような併用型の運用を検討する。
この併用型では、汎用ＣＰＵが制御プログラムと、それ以外のプログラムとを同一環境で動作させることにより、ジッタの発生やメモリアクセス逼迫などの影響で性能が低下することもある。
この併用型では、汎用ＣＰＵが制御プログラムと、それ以外のプログラムとを同一環境で動作させることにより、ジッタの発生やメモリアクセス逼迫などの影響で性能が低下することもある。
そのため、Ｉ／Ｏ処理を行うモジュールが汎用ＣＰＵを介して従来の制御周期を順守できなくなることが懸念される。その結果、併用型の制御システムにおいて互換性を維持することができず、システムの状態が不安定になるかもしれない。
なお、特許文献１、特許文献２などの従来の技術では、汎用ＣＰＵと従来型の制御システムとの併用を想定していない。よって、従来のマイコンを汎用ＣＰＵに置き換えた場合でも、制御周期を順守したメモリアクセスを汎用ＣＰＵに実行させる仕組みが必要となる。
なお、特許文献１、特許文献２などの従来の技術では、汎用ＣＰＵと従来型の制御システムとの併用を想定していない。よって、従来のマイコンを汎用ＣＰＵに置き換えた場合でも、制御周期を順守したメモリアクセスを汎用ＣＰＵに実行させる仕組みが必要となる。
そこで、本発明は、制御周期を順守した制御信号のメモリアクセスが要求される制御システムを、低コストで実現することを主な課題とする。
上記の課題を解決するため、本発明の制御装置は以下の特徴を有する。
本発明は、汎用ＣＰＵによるデータアクセスと、Ｉ／Ｏ装置による制御周期が定められたデータアクセスとのいずれかが各期間で占有して行われるメモリと、
前記Ｉ／Ｏ装置による前記メモリへのデータアクセスに用いられるデータを一時的に格納するキャッシュメモリと、
前記汎用ＣＰＵによるデータアクセスの期間に割り込んで、前記Ｉ／Ｏ装置によるデータアクセスの対象となるデータを前記メモリから前記キャッシュメモリに読み込ませた後、前記Ｉ／Ｏ装置による前記制御周期の期間内に、データアクセスの対象となるデータを前記キャッシュメモリを介して前記Ｉ／Ｏ装置にアクセスさせる周期制御部とを有することを特徴とする。
その他の手段は、後記する。
本発明は、汎用ＣＰＵによるデータアクセスと、Ｉ／Ｏ装置による制御周期が定められたデータアクセスとのいずれかが各期間で占有して行われるメモリと、
前記Ｉ／Ｏ装置による前記メモリへのデータアクセスに用いられるデータを一時的に格納するキャッシュメモリと、
前記汎用ＣＰＵによるデータアクセスの期間に割り込んで、前記Ｉ／Ｏ装置によるデータアクセスの対象となるデータを前記メモリから前記キャッシュメモリに読み込ませた後、前記Ｉ／Ｏ装置による前記制御周期の期間内に、データアクセスの対象となるデータを前記キャッシュメモリを介して前記Ｉ／Ｏ装置にアクセスさせる周期制御部とを有することを特徴とする。
その他の手段は、後記する。
本発明によれば、制御周期を順守した制御信号のメモリアクセスが要求される制御システムを、低コストで実現できる。
以下、本発明の各実施例を説明する。
図１は、実施例１に係る制御装置１Ａの構成図である。
制御装置１Ａは、メモリ１１と、汎用ＣＰＵ１２と、リードインタフェース１３と、ライトインタフェース１４と、バスインタフェース１６と、バス１８と、Ｉ／Ｏモジュール１９と、キャッシュメモリ４０とを有する。
バスインタフェース１６は、キャッシュメモリ４０をバス１８に接続する。バス１８は、バスインタフェース１６と、Ｉ／Ｏモジュール１９とを接続する。Ｉ／Ｏモジュール１９は、Ｉ／Ｏ装置９０と入出力を行うとともに、メモリ１１へ周期的にライト処理を行い、メモリ１１から周期的にリード処理を行う。
制御装置１Ａは、メモリ１１と、汎用ＣＰＵ１２と、リードインタフェース１３と、ライトインタフェース１４と、バスインタフェース１６と、バス１８と、Ｉ／Ｏモジュール１９と、キャッシュメモリ４０とを有する。
バスインタフェース１６は、キャッシュメモリ４０をバス１８に接続する。バス１８は、バスインタフェース１６と、Ｉ／Ｏモジュール１９とを接続する。Ｉ／Ｏモジュール１９は、Ｉ／Ｏ装置９０と入出力を行うとともに、メモリ１１へ周期的にライト処理を行い、メモリ１１から周期的にリード処理を行う。
メモリ１１には、Ｉ／Ｏ装置９０が制御に用いるデータが格納される。汎用ＣＰＵ１２は、汎用ＯＳが動作し、汎用ＯＳにより汎用アプリケーションが実行される。汎用ＣＰＵ１２は、接続されるメモリ１１にアクセスすることで、データを読み書きする。
キャッシュメモリ４０には、メモリ１１内のデータが一時的に格納されている。Ｉ／Ｏモジュール１９がメモリ１１にアクセスする代わりに、キャッシュメモリ４０にアクセスすることで、データのアクセス時間を短縮できる。
キャッシュメモリ４０には、メモリ１１内のデータが一時的に格納されている。Ｉ／Ｏモジュール１９がメモリ１１にアクセスする代わりに、キャッシュメモリ４０にアクセスすることで、データのアクセス時間を短縮できる。
なお、メモリ１１のデータを、キャッシュメモリ４０のデータとして読み込むことで、キャッシュメモリ４０はリードキャッシュとして機能する。リードインタフェース１３は、リードキャッシュのデータの経路である。Ｉ／Ｏモジュール１９は、キャッシュメモリ４０のデータを自身に読み込むためのリード要求をキャッシュメモリ４０に通知することで、キャッシュメモリ４０のデータを読み込む。
また、キャッシュメモリ４０のデータを、メモリ１１のデータとして書き込みことで、キャッシュメモリ４０はライトキャッシュとして機能する。ライトインタフェース１４は、ライトキャッシュのデータの経路である。Ｉ／Ｏモジュール１９は、自身のデータをキャッシュメモリ４０に書き出すためのライト要求をキャッシュメモリ４０に通知することで、キャッシュメモリ４０にデータを書き出す。
実施例１の特徴として、制御周期を順守した制御信号のメモリアクセスをＩ／Ｏモジュール１９に実行させるために、周期制御部として、リード周期制御部２０、および、ライト周期制御部３０を備える。
リード周期制御部２０は、Ｉ／Ｏ装置９０が汎用ＣＰＵ１２に対してリード処理を行うときの制御周期を制御する。リード周期制御部２０と汎用ＣＰＵ１２とはリードインタフェース１３を介して接続され、リード周期制御部２０とキャッシュメモリ４０とが接続される。
ライト周期制御部３０は、Ｉ／Ｏ装置９０が汎用ＣＰＵ１２に対してライト処理を行うときの制御周期を制御する。ライト周期制御部３０と汎用ＣＰＵ１２とはライトインタフェース１４を介して接続され、ライト周期制御部３０とキャッシュメモリ４０とが接続される。
リード周期制御部２０は、Ｉ／Ｏ装置９０が汎用ＣＰＵ１２に対してリード処理を行うときの制御周期を制御する。リード周期制御部２０と汎用ＣＰＵ１２とはリードインタフェース１３を介して接続され、リード周期制御部２０とキャッシュメモリ４０とが接続される。
ライト周期制御部３０は、Ｉ／Ｏ装置９０が汎用ＣＰＵ１２に対してライト処理を行うときの制御周期を制御する。ライト周期制御部３０と汎用ＣＰＵ１２とはライトインタフェース１４を介して接続され、ライト周期制御部３０とキャッシュメモリ４０とが接続される。
図２は、制御装置１Ａのリード周期制御部２０Ａの構成図である。リード周期制御部２０Ａは、リード周期指定部２１と、リードリクエストタイミング生成回路２２と、ＡＮＤゲート２３とを有する。
リード周期指定部２１は、Ｉ／Ｏモジュール１９からキャッシュメモリ４０を介してリードリクエスト信号２１Ｄが入力されると、そのタイミングをトリガにリード周期指示信号２２Ｄを出力する。
リードリクエスト信号２１Ｄは、Ｉ／Ｏ装置９０がリードデータ信号２４Ｄ（制御データ）をメモリ１１から読み込む旨のリード要求である。リード周期指示信号２２Ｄは、リードデータ信号２４Ｄのリード処理を行うときの制御周期を汎用ＣＰＵ１２に指示する信号である。
リード周期指定部２１は、Ｉ／Ｏモジュール１９からキャッシュメモリ４０を介してリードリクエスト信号２１Ｄが入力されると、そのタイミングをトリガにリード周期指示信号２２Ｄを出力する。
リードリクエスト信号２１Ｄは、Ｉ／Ｏ装置９０がリードデータ信号２４Ｄ（制御データ）をメモリ１１から読み込む旨のリード要求である。リード周期指示信号２２Ｄは、リードデータ信号２４Ｄのリード処理を行うときの制御周期を汎用ＣＰＵ１２に指示する信号である。
リードリクエストタイミング生成回路２２は、リード周期指示信号２２Ｄをもとにリードリクエストタイミング信号２３Ｄを生成して汎用ＣＰＵ１２に出力する。リードリクエストタイミング信号２３Ｄは、リード周期指示信号２２Ｄの制御周期を順守するリード処理のタイミングを、汎用ＣＰＵ１２に通知する信号である。また、リードリクエストタイミング信号２３Ｄは、データアクセスの対象となるデータをメモリ１１からキャッシュメモリ４０に読み込ませる旨の制御信号である。
汎用ＣＰＵ１２は、リードリクエストタイミング信号２３Ｄを受信することで、メモリ１１からリード処理するリードデータ信号２４Ｄ（の格納アドレス）を特定し、制御周期までにキャッシュメモリ４０に格納する。
汎用ＣＰＵ１２は、リードリクエストタイミング信号２３Ｄを受信することで、メモリ１１からリード処理するリードデータ信号２４Ｄ（の格納アドレス）を特定し、制御周期までにキャッシュメモリ４０に格納する。
また、汎用ＣＰＵ１２は、リードデータ信号２４Ｄをキャッシュメモリ４０に格納したことを契機として、キャッシュメモリ４０からリードデータ信号２４Ｄを読み込み可能状態になったことを知らせるリードデータイネーブル信号２５Ｄを、リード周期制御部２０Ａに通知する。
ＡＮＤゲート２３は、リードデータイネーブル信号２５Ｄとリード周期指示信号２２Ｄとの論理積を、リードデータタイミングイネーブル信号２６Ｄとして生成する。リードデータタイミングイネーブル信号２６Ｄは、キャッシュメモリ４０からリードデータ信号２４Ｄを読み込み可能状態であり、かつ、現在がリード周期指示信号２２Ｄで示される制御周期内であることをＩ／Ｏモジュール１９に通知する信号である。
ＡＮＤゲート２３は、リードデータイネーブル信号２５Ｄとリード周期指示信号２２Ｄとの論理積を、リードデータタイミングイネーブル信号２６Ｄとして生成する。リードデータタイミングイネーブル信号２６Ｄは、キャッシュメモリ４０からリードデータ信号２４Ｄを読み込み可能状態であり、かつ、現在がリード周期指示信号２２Ｄで示される制御周期内であることをＩ／Ｏモジュール１９に通知する信号である。
これにより、Ｉ／Ｏモジュール１９は、制御周期内に通知されるリードデータタイミングイネーブル信号２６Ｄの受信を契機として、キャッシュメモリ４０からリードデータ信号２４Ｄを制御周期内に読み込める。
換言すると、Ｉ／Ｏモジュール１９は、リードデータタイミングイネーブル信号２６Ｄの受信により、キャッシュメモリ４０から所望のリードデータ信号２４Ｄを確実に（キャッシュミスせずに）、キャッシュヒットして読み込むことができる。
換言すると、Ｉ／Ｏモジュール１９は、リードデータタイミングイネーブル信号２６Ｄの受信により、キャッシュメモリ４０から所望のリードデータ信号２４Ｄを確実に（キャッシュミスせずに）、キャッシュヒットして読み込むことができる。
図３は、リード周期指定部２１の第１例を示す構成図である。
図２のリード周期指定部２１は、リード周期指定レジスタ２１Ａ１を有するリード周期指定部２１Ａとして構成される。
リード周期指定レジスタ２１Ａ１は、レジスタインタフェース２１Ｄ２から値を設定されるレジスタであり、設定された値からリード周期指示信号２２Ｄを出力する。
レジスタインタフェース２１Ｄ２は、８ｂｉｔ、１６ｂｉｔ、３２ｂｉｔ、６４ｂｉｔなどの所定のビット幅を持ち、管理者によって、リードリクエスト信号２１Ｄに関する情報（信号の種別、信号の制御周期など）が入力される。
図２のリード周期指定部２１は、リード周期指定レジスタ２１Ａ１を有するリード周期指定部２１Ａとして構成される。
リード周期指定レジスタ２１Ａ１は、レジスタインタフェース２１Ｄ２から値を設定されるレジスタであり、設定された値からリード周期指示信号２２Ｄを出力する。
レジスタインタフェース２１Ｄ２は、８ｂｉｔ、１６ｂｉｔ、３２ｂｉｔ、６４ｂｉｔなどの所定のビット幅を持ち、管理者によって、リードリクエスト信号２１Ｄに関する情報（信号の種別、信号の制御周期など）が入力される。
図４は、リード周期指定部２１の第２例を示す構成図である。
図２のリード周期指定部２１は、サイクルカウンタ２１Ｂ１と、第１バッファ２１Ｂ２と、第２バッファ２１Ｂ３と、差分計算回路２１Ｂ４と、リード周期指定レジスタ２１Ｂ５とを有するリード周期指定部２１Ｂとして構成される。
サイクルカウンタ２１Ｂ１は、リードリクエスト信号２１Ｄが有効となったタイミングをトリガに、現在のカウント値を第１バッファ２１Ｂ２に保存するとともに、回路のクロック周波数に応じてカウント数のインクリメントを開始する。
図２のリード周期指定部２１は、サイクルカウンタ２１Ｂ１と、第１バッファ２１Ｂ２と、第２バッファ２１Ｂ３と、差分計算回路２１Ｂ４と、リード周期指定レジスタ２１Ｂ５とを有するリード周期指定部２１Ｂとして構成される。
サイクルカウンタ２１Ｂ１は、リードリクエスト信号２１Ｄが有効となったタイミングをトリガに、現在のカウント値を第１バッファ２１Ｂ２に保存するとともに、回路のクロック周波数に応じてカウント数のインクリメントを開始する。
サイクルカウンタ２１Ｂ１は、再びリードリクエスト信号２１Ｄが有効となったタイミングで現在のカウント値を第２バッファ２１Ｂ３に保存する。
差分計算回路２１Ｂ４は、第１バッファ２１Ｂ２のカウント値と、第２バッファ２１Ｂ３のカウント値と差を計算して、リード周期指定レジスタ２１Ｂ５に設定する。リード周期指定レジスタ２１Ｂ５は、設定された値をリード周期指示信号２２Ｄとして出力する。
差分計算回路２１Ｂ４は、第１バッファ２１Ｂ２のカウント値と、第２バッファ２１Ｂ３のカウント値と差を計算して、リード周期指定レジスタ２１Ｂ５に設定する。リード周期指定レジスタ２１Ｂ５は、設定された値をリード周期指示信号２２Ｄとして出力する。
図５は、制御装置１Ａのライト周期制御部３０Ａの構成図である。ライト周期制御部３０Ａは、ライト周期指定部３１と、ライト応答タイミング生成回路３２と、ＡＮＤゲート３３とを有する。
ライト周期制御部３０Ａは、Ｉ／Ｏモジュール１９からキャッシュメモリ４０を介して、キャッシュメモリ４０内のデータであるライトデータ信号３１Ｄ（制御データ）、および、ライトリクエスト信号３２Ｄの入力を受け付ける。ライトリクエスト信号３２Ｄは、Ｉ／Ｏ装置９０がライトデータ信号３１Ｄをキャッシュメモリ４０（およびメモリ１１）に書き出す旨のライト要求である。
ライト周期制御部３０Ａは、Ｉ／Ｏモジュール１９からキャッシュメモリ４０を介して、キャッシュメモリ４０内のデータであるライトデータ信号３１Ｄ（制御データ）、および、ライトリクエスト信号３２Ｄの入力を受け付ける。ライトリクエスト信号３２Ｄは、Ｉ／Ｏ装置９０がライトデータ信号３１Ｄをキャッシュメモリ４０（およびメモリ１１）に書き出す旨のライト要求である。
ＡＮＤゲート３３は、ライトリクエスト信号３２Ｄとライト周期指示信号３４Ｄとの論理積を、ライトデータタイミングイネーブル信号３６Ｄとして生成する。ライト周期指示信号３４Ｄは、ライトデータ信号３１Ｄのライト処理を行うときの制御周期を汎用ＣＰＵ１２に指示する信号である。ライトデータタイミングイネーブル信号３６Ｄは、キャッシュメモリ４０からライトデータ信号３１Ｄを読み込み可能状態であり、かつ、現在がライト周期指示信号３４Ｄで示される制御周期内であることを汎用ＣＰＵ１２に通知する信号である。
ライト周期指定部３１は、ライトリクエスト信号３２Ｄ（またはライトデータタイミングイネーブル信号３６Ｄ）への応答であるライトアクノリッジ信号３３Ｄを汎用ＣＰＵ１２から受信する。ライト周期指定部３１は、ライトアクノリッジ信号３３Ｄが有効となったタイミングをトリガに、ライト周期指示信号３４Ｄを出力する。
ライト応答タイミング生成回路３２は、ライト周期指示信号３４Ｄからライトアクノリッジタイミング信号３５Ｄを生成してキャッシュメモリ４０などの外部に出力する。ライトアクノリッジタイミング信号３５Ｄは、ライト周期指示信号３４Ｄの制御周期を順守するライト処理のタイミングを、外部（汎用ＣＰＵ１２、キャッシュメモリ４０など）に通知する信号である。また、ライトアクノリッジタイミング信号３５Ｄは、データアクセスの対象となるデータをＩ／Ｏ装置９０からキャッシュメモリ４０に書き出す旨の制御信号である。
汎用ＣＰＵ１２は、ライトアクノリッジタイミング信号３５Ｄを受信することで、メモリ１１にライト処理するライトデータ信号３１Ｄ（のキャッシュメモリ４０内での格納アドレス）を特定し、制御周期までにライトアクノリッジ信号３３Ｄを応答する。
汎用ＣＰＵ１２は、ライトアクノリッジタイミング信号３５Ｄを受信することで、メモリ１１にライト処理するライトデータ信号３１Ｄ（のキャッシュメモリ４０内での格納アドレス）を特定し、制御周期までにライトアクノリッジ信号３３Ｄを応答する。
これにより、汎用ＣＰＵ１２は、制御周期内に通知されるライトデータタイミングイネーブル信号３６Ｄの受信を契機として、キャッシュメモリ４０からライトデータ信号３１Ｄを制御周期内に読み込めるとともに、ライトアクノリッジ信号３３Ｄを制御周期内に応答できる。
換言すると、汎用ＣＰＵ１２は、ライトデータタイミングイネーブル信号３６Ｄの受信により、キャッシュメモリ４０から所望のライトデータ信号３１Ｄを確実に（キャッシュミスせずに）、キャッシュヒットして読み込むことができる。
換言すると、汎用ＣＰＵ１２は、ライトデータタイミングイネーブル信号３６Ｄの受信により、キャッシュメモリ４０から所望のライトデータ信号３１Ｄを確実に（キャッシュミスせずに）、キャッシュヒットして読み込むことができる。
図６は、ライト周期指定部３１の第１例を示す構成図である。
ライト周期指定部３１Ａは、ライト周期指定レジスタ３１Ａ１を有する。ライト周期指定レジスタ３１Ａ１は所定のビット幅を持ち、例えば８ｂｉｔ、１６ｂｉｔ、３２ｂｉｔ、６４ｂｉｔなどである。
ライト周期指定レジスタ３１Ａ１は、汎用ＣＰＵ１２などから所定のビット幅に合わせたレジスタインタフェース３２Ｄ２を介して値が設定されると、その設定された値をライト周期指示信号３４Ｄとして出力する。
ライト周期指定部３１Ａは、ライト周期指定レジスタ３１Ａ１を有する。ライト周期指定レジスタ３１Ａ１は所定のビット幅を持ち、例えば８ｂｉｔ、１６ｂｉｔ、３２ｂｉｔ、６４ｂｉｔなどである。
ライト周期指定レジスタ３１Ａ１は、汎用ＣＰＵ１２などから所定のビット幅に合わせたレジスタインタフェース３２Ｄ２を介して値が設定されると、その設定された値をライト周期指示信号３４Ｄとして出力する。
図７は、ライト周期指定部３１の第２例を示す構成図である。
ライト周期指定部３１Ｂは、サイクルカウンタ３１Ｂ１と、バッファ３１Ｂ２と、バッファ３１Ｂ３と、差分計算回路３１Ｂ４と、ライト周期指定レジスタ３１Ｂ５とを有する。
サイクルカウンタ３１Ｂ１は、ライトリクエスト信号３２Ｄが有効となったタイミングをトリガに、現在のカウント値をバッファ３１Ｂ２に保存するとともに、回路のクロック周波数に応じてカウント数のインクリメントを開始する。サイクルカウンタ３１Ｂ１は、再びライトリクエスト信号３２Ｄが有効となったタイミングで現在のカウント値をバッファ３１Ｂ３に保存する。
ライト周期指定部３１Ｂは、サイクルカウンタ３１Ｂ１と、バッファ３１Ｂ２と、バッファ３１Ｂ３と、差分計算回路３１Ｂ４と、ライト周期指定レジスタ３１Ｂ５とを有する。
サイクルカウンタ３１Ｂ１は、ライトリクエスト信号３２Ｄが有効となったタイミングをトリガに、現在のカウント値をバッファ３１Ｂ２に保存するとともに、回路のクロック周波数に応じてカウント数のインクリメントを開始する。サイクルカウンタ３１Ｂ１は、再びライトリクエスト信号３２Ｄが有効となったタイミングで現在のカウント値をバッファ３１Ｂ３に保存する。
差分計算回路３１Ｂ４は、バッファ３１Ｂ２のカウント値と、バッファ３１Ｂ３のカウント値との差を計算して、その結果をライト周期指定レジスタ３１Ｂ５に設定する。
ライト周期指定レジスタ３１Ｂ５は、設定された値をライト周期指示信号３４Ｄとして出力する。
ライト周期指定レジスタ３１Ｂ５は、設定された値をライト周期指示信号３４Ｄとして出力する。
図２５は、比較例の制御装置を示す構成図である。図２５の制御装置１Ｆは、図１の制御装置１Ａと比較して、リード周期制御部２０Ａ、ライト周期制御部３０Ａ、キャッシュメモリ４０、リードインタフェース１３、ライトインタフェース１４が省略されている。よって、制御装置１Ｆは、汎用ＣＰＵ１２とバスインタフェース１６とを接続した構成となっている。
図８は、図２５の制御装置１Ｆにおけるタイミングチャート２Ａである。制御装置１Ｆは、一定の制御周期の期間内に、Ｉ／Ｏ装置９０が汎用ＣＰＵ１２に接続するメモリ１１からデータをリードする。
タイミングチャート２Ａの上段の行「メモリ」は、メモリ１１を排他的に占有している装置を示しており、ここでは汎用ＣＰＵ１２とＩ／Ｏ装置９０が該当する。
タイミングチャート２Ａの中段の行「Ｉ／Ｏ」は、Ｉ／Ｏ装置９０がリードリクエスト（図２のリードリクエスト信号２１Ｄであり「ＲＲ」と略す）を出力してリードデータ（図２のリードデータ信号２４Ｄであり、「ＲＤ」と略す）をメモリ１１経由で受信することを示す。
タイミングチャート２Ａの下段の行「制御周期」は、Ｉ／Ｏ装置９０がメモリ１１にアクセスするときの制御周期（各周期の制限時間）を示す。
タイミングチャート２Ａの上段の行「メモリ」は、メモリ１１を排他的に占有している装置を示しており、ここでは汎用ＣＰＵ１２とＩ／Ｏ装置９０が該当する。
タイミングチャート２Ａの中段の行「Ｉ／Ｏ」は、Ｉ／Ｏ装置９０がリードリクエスト（図２のリードリクエスト信号２１Ｄであり「ＲＲ」と略す）を出力してリードデータ（図２のリードデータ信号２４Ｄであり、「ＲＤ」と略す）をメモリ１１経由で受信することを示す。
タイミングチャート２Ａの下段の行「制御周期」は、Ｉ／Ｏ装置９０がメモリ１１にアクセスするときの制御周期（各周期の制限時間）を示す。
制御周期Ｃ１では、メモリアクセスに要する時間が制限時間を順守できている。つまり、汎用ＣＰＵ１２がメモリ１１を占有した後にどの装置もメモリ１１を占有しておらず、Ｉ／Ｏ装置９０からリードリクエスト（ＲＲ１）が出力された時点でＩ／Ｏ装置９０がメモリ１１を占有し、リードデータ（ＲＤ１）を受信して制御周期Ｃ１の期間内に収まっている。
制御周期Ｃ２では、メモリアクセスに要する時間が制限時間を順守できていない。ここで、汎用ＯＳを動作させている汎用ＣＰＵ１２が所定の処理時間で終了しない。よって、Ｉ／Ｏ装置９０からリードリクエスト（ＲＲ２）が出力されても、メモリ１１を占有できるのが制御周期Ｃ３に入ってからとなる。つまり、リードデータ（ＲＤ２）が制御周期Ｃ２の期間内に受信できなかった。
このような場合、制御システムによっては、制御周期内に入出力を完了するという従来の処理が行えなかったことで、システムに障害が発生したり、危険な状態に陥ったりする可能性がある。
このような場合、制御システムによっては、制御周期内に入出力を完了するという従来の処理が行えなかったことで、システムに障害が発生したり、危険な状態に陥ったりする可能性がある。
図９は、図１の制御装置１Ａの動作の一例を説明するタイミングチャート２Ｂである。制御装置１Ａは、一定の制御周期の期間内に、Ｉ／Ｏ装置９０が汎用ＣＰＵ１２に接続するメモリ１１からデータをリードする。
タイミングチャート２Ｂの上から第１段、第３段、第４段の行は、図８で説明した通りである。ここで、タイミングチャート２Ａ，２Ｂでは、Ｉ／Ｏ装置９０からのリードリクエスト（ＲＲ）が出力されるタイミングは同一である。
タイミングチャート２Ｂの第２段の行「キャッシュメモリ」は、キャッシュメモリ４０内のデータ内容を示しており、このデータ内容はリード周期制御部２０Ａとライト周期制御部３０Ａによって制御される。
タイミングチャート２Ｂの上から第１段、第３段、第４段の行は、図８で説明した通りである。ここで、タイミングチャート２Ａ，２Ｂでは、Ｉ／Ｏ装置９０からのリードリクエスト（ＲＲ）が出力されるタイミングは同一である。
タイミングチャート２Ｂの第２段の行「キャッシュメモリ」は、キャッシュメモリ４０内のデータ内容を示しており、このデータ内容はリード周期制御部２０Ａとライト周期制御部３０Ａによって制御される。
制御周期Ｃ１では、メモリアクセスに要する時間が制限時間を順守できている。つまり、汎用ＣＰＵ１２がメモリ１１を占有した後にどの装置もメモリ１１を占有していないので、リード周期制御部２０ＡがＩ／Ｏ装置９０用のリードデータ（ＲＤ１）をキャッシュメモリ４０に格納する。
Ｉ／Ｏ装置９０からリードリクエスト（ＲＲ１）が出力された時点でキャッシュメモリ４０にリードデータ（ＲＤ１）が格納されているので、Ｉ／Ｏ装置９０はリードデータ（ＲＤ１）を受信して制御周期Ｃ１の期間内に収まっている。
Ｉ／Ｏ装置９０からリードリクエスト（ＲＲ１）が出力された時点でキャッシュメモリ４０にリードデータ（ＲＤ１）が格納されているので、Ｉ／Ｏ装置９０はリードデータ（ＲＤ１）を受信して制御周期Ｃ１の期間内に収まっている。
制御周期Ｃ２でも、メモリアクセスに要する時間が制限時間を順守できている。ここで、汎用ＯＳを動作させている汎用ＣＰＵ１２が所定の処理時間で終了しない。しかし、リード周期制御部２０Ａがリード周期を判定して汎用ＣＰＵ１２のアクセスタイミングに割り込んで、Ｉ／Ｏ装置９０のリードデータ（ＲＤ２）をキャッシュメモリ４０に格納する。
つまり、リード周期制御部２０Ａは、汎用ＣＰＵ１２によるデータアクセスの期間に割り込んで、Ｉ／Ｏ装置９０によるデータアクセスの対象となるデータをメモリ１１からキャッシュメモリ４０に読み込ませた後、Ｉ／Ｏ装置９０による制御周期Ｃ１の期間内に、データアクセスの対象となるデータをキャッシュメモリ４０を介してＩ／Ｏ装置９０にアクセスさせる。
つまり、リード周期制御部２０Ａは、汎用ＣＰＵ１２によるデータアクセスの期間に割り込んで、Ｉ／Ｏ装置９０によるデータアクセスの対象となるデータをメモリ１１からキャッシュメモリ４０に読み込ませた後、Ｉ／Ｏ装置９０による制御周期Ｃ１の期間内に、データアクセスの対象となるデータをキャッシュメモリ４０を介してＩ／Ｏ装置９０にアクセスさせる。
なお、汎用ＣＰＵ１２のアクセスタイミングに割り込む処理の詳細は、例えば、図２の説明の通りである。つまり、汎用ＣＰＵ１２は、リード周期制御部２０Ａから受信したリードリクエストタイミング信号２３Ｄにより、アクセスタイミングの割り込みを認識する。そして、汎用ＣＰＵ１２は、自身のメモリアクセスよりも、Ｉ／Ｏ装置９０のメモリアクセスを優先させる。
これにより、Ｉ／Ｏ装置９０からリードリクエスト（ＲＲ２）が出力された時点でキャッシュメモリ４０にリードデータ（ＲＤ２）が格納されているので、リードデータ（ＲＤ２）を受信して制御周期Ｃ２の期間内に収まっている。
制御周期Ｃ３でも、メモリアクセスに要する時間が制限時間を順守できている。
制御周期Ｃ３でも、メモリアクセスに要する時間が制限時間を順守できている。
以上説明したように、実施例１によれば、汎用ＣＰＵ１２、汎用ＯＳの採用による拡張性の高い制御システムの実装において、従来モジュールのＩ／Ｏ処理のタイミング互換により、リアルタイム性を保証できる制御装置１Ａを提供できる。
以下、実施例２～実施例５（制御装置１Ｂ～１Ｅ）を説明するが、制御装置１Ａが備えている各部品（例えば、メモリ１１）を、制御装置１Ｂ～１Ｅでは図示していない場合でも、制御装置１Ａが備えている各部品は、制御装置１Ｂ～１Ｅでも備えられていることとしてもよい。
以下、実施例２～実施例５（制御装置１Ｂ～１Ｅ）を説明するが、制御装置１Ａが備えている各部品（例えば、メモリ１１）を、制御装置１Ｂ～１Ｅでは図示していない場合でも、制御装置１Ａが備えている各部品は、制御装置１Ｂ～１Ｅでも備えられていることとしてもよい。
図１０は、実施例２に係る制御装置１Ｂの構成図である。制御装置１Ｂは、図１の制御装置１Ａに対して２台目の第２Ｉ／Ｏ装置９２を接続するＩ／Ｏモジュール１９を、１台目の第１Ｉ／Ｏ装置９１を接続するＩ／Ｏモジュール１９とは別に追加した。
さらに、制御装置１Ａのリード周期制御部２０Ａ、ライト周期制御部３０Ａに対して、制御装置１Ｂのリード周期制御部２０Ｂ、ライト周期制御部３０Ｂは、第２Ｉ／Ｏ装置９２に対応させている。
さらに、制御装置１Ａのリード周期制御部２０Ａ、ライト周期制御部３０Ａに対して、制御装置１Ｂのリード周期制御部２０Ｂ、ライト周期制御部３０Ｂは、第２Ｉ／Ｏ装置９２に対応させている。
図１１は、リード周期制御部２０Ｂの構成図である。
リード周期制御部２０Ｂは、図２のリード周期制御部２０Ａと比較して、２台目用のリード周期指定部２１Ｂと、複数台のＩ／Ｏ装置間のアクセスを調停するリードモジュール調停回路２４とが追加されている。
リード周期制御部２０Ｂは、図２のリード周期制御部２０Ａと比較して、２台目用のリード周期指定部２１Ｂと、複数台のＩ／Ｏ装置間のアクセスを調停するリードモジュール調停回路２４とが追加されている。
リード周期指定部２１Ｂは、第２Ｉ／Ｏ装置９２からＩ／Ｏモジュール１９およびキャッシュメモリ４０を介してリードリクエスト信号２１Ｄが入力されると、そのタイミングをトリガにリード周期指示信号２２Ｄをリードモジュール調停回路２４に出力する。
リードモジュール調停回路２４は、リード周期指定部２１，２１Ｂそれぞれのリードリクエスト信号２１Ｄが有効となったタイミングをトリガに、リード周期指示信号２２Ｄを出力する。
その他のリード周期制御部２０Ｂ内の各処理部および各信号は、図２で説明した通りである。
リードモジュール調停回路２４は、リード周期指定部２１，２１Ｂそれぞれのリードリクエスト信号２１Ｄが有効となったタイミングをトリガに、リード周期指示信号２２Ｄを出力する。
その他のリード周期制御部２０Ｂ内の各処理部および各信号は、図２で説明した通りである。
図１２は、ライト周期制御部３０Ｂの構成図である。
ライト周期制御部３０Ｂは、図５のライト周期制御部３０Ａと比較して、２台目用のライト周期指定部３１Ｂと、複数台のＩ／Ｏ装置間のアクセスを調停するライトモジュール調停回路３４とが追加されている。
ライト周期指定部３１Ｂは、第２Ｉ／Ｏ装置９２からＩ／Ｏモジュール１９およびキャッシュメモリ４０を介してライトリクエスト信号３２Ｄが入力されると、そのタイミングをトリガにライト周期指示信号３４Ｄをリードモジュール調停回路２４に出力する。
ライト周期制御部３０Ｂは、図５のライト周期制御部３０Ａと比較して、２台目用のライト周期指定部３１Ｂと、複数台のＩ／Ｏ装置間のアクセスを調停するライトモジュール調停回路３４とが追加されている。
ライト周期指定部３１Ｂは、第２Ｉ／Ｏ装置９２からＩ／Ｏモジュール１９およびキャッシュメモリ４０を介してライトリクエスト信号３２Ｄが入力されると、そのタイミングをトリガにライト周期指示信号３４Ｄをリードモジュール調停回路２４に出力する。
ライトモジュール調停回路３４は、第１Ｉ／Ｏ装置９１または第２Ｉ／Ｏ装置９２からのライトリクエスト信号３２Ｄが有効であり、かつ、ライト周期指定部３１またはライト周期指定部３１Ｂからのライト周期指示信号３４Ｄが有効であるタイミングで、ライトデータタイミングイネーブル信号３６Ｄを汎用ＣＰＵ１２に出力する。
ライトモジュール調停回路３４は、ライトアクノリッジ信号３３Ｄが有効となったタイミングをトリガにライト周期指示信号３４Ｄをライト応答タイミング生成回路３２に出力する。ライト応答タイミング生成回路３２は、ライト周期指示信号３４Ｄからライトアクノリッジタイミング信号３５Ｄを生成してキャッシュメモリ４０などの外部に出力する。
その他のライト周期指定部３１Ｂ内の各処理部および各信号は、図５で説明した通りである。
ライトモジュール調停回路３４は、ライトアクノリッジ信号３３Ｄが有効となったタイミングをトリガにライト周期指示信号３４Ｄをライト応答タイミング生成回路３２に出力する。ライト応答タイミング生成回路３２は、ライト周期指示信号３４Ｄからライトアクノリッジタイミング信号３５Ｄを生成してキャッシュメモリ４０などの外部に出力する。
その他のライト周期指定部３１Ｂ内の各処理部および各信号は、図５で説明した通りである。
図２６は、比較例の制御装置を示す構成図である。
図２６の制御装置１Ｇは、図１の制御装置１Ａから、リード周期制御部２０Ａ、ライト周期制御部３０Ａ、キャッシュメモリ４０、リードインタフェース１３、ライトインタフェース１４を省略した。
一方、図１０と同様に、図２６の制御装置１Ｇは、２台目の第２Ｉ／Ｏ装置９２を接続するＩ／Ｏモジュール１９を、１台目の第１Ｉ／Ｏ装置９１を接続するＩ／Ｏモジュール１９とは別に追加した。
図２６の制御装置１Ｇは、図１の制御装置１Ａから、リード周期制御部２０Ａ、ライト周期制御部３０Ａ、キャッシュメモリ４０、リードインタフェース１３、ライトインタフェース１４を省略した。
一方、図１０と同様に、図２６の制御装置１Ｇは、２台目の第２Ｉ／Ｏ装置９２を接続するＩ／Ｏモジュール１９を、１台目の第１Ｉ／Ｏ装置９１を接続するＩ／Ｏモジュール１９とは別に追加した。
図１３は、制御装置１Ｇにおけるタイミングチャート２Ｃの一例を示す図である。
第１Ｉ／Ｏ装置９１は、一定の第１制御周期Ｃ１－Ｃ３の期間内に、汎用ＣＰＵ１２に接続するメモリ１１からデータをリードする。
第２Ｉ／Ｏ装置９２は、一定の第２制御周期Ｃ１１，Ｃ１２の期間内に、汎用ＣＰＵ１２に接続するメモリ１１に対してデータをライトする。第２制御周期Ｃ１１，Ｃ１２は、第１制御周期Ｃ１－Ｃ３よりも長い周期とする。
第１Ｉ／Ｏ装置９１は、一定の第１制御周期Ｃ１－Ｃ３の期間内に、汎用ＣＰＵ１２に接続するメモリ１１からデータをリードする。
第２Ｉ／Ｏ装置９２は、一定の第２制御周期Ｃ１１，Ｃ１２の期間内に、汎用ＣＰＵ１２に接続するメモリ１１に対してデータをライトする。第２制御周期Ｃ１１，Ｃ１２は、第１制御周期Ｃ１－Ｃ３よりも長い周期とする。
タイミングチャート２Ｃの第１段の行「メモリ」は、メモリ１１を排他的に占有している装置を示しており、ここでは汎用ＣＰＵ１２と、第１Ｉ／Ｏ装置９１と、第２Ｉ／Ｏ装置９２とが該当する。
タイミングチャート２Ｃの第２段の行「第１Ｉ／Ｏ」は、第１Ｉ／Ｏ装置９１がリードリクエスト（ＲＲ）を出力してリードデータ（ＲＤ）をメモリ１１経由で受信することを示す。
タイミングチャート２Ｃの第３段の行「第２Ｉ／Ｏ」は、第２Ｉ／Ｏ装置９２がライトデータ（図５のライトデータ信号３１Ｄであり「ＷＤ」と略す）をメモリ１１へ転送して、ライトアクノリッジ（図５のライトアクノリッジ信号３３Ｄであり「ＷＡ」と略す）を受信することを示す。
タイミングチャート２Ｃの第４段の行「第１制御周期」は、第１Ｉ／Ｏ装置９１がメモリ１１にアクセスするときの制御周期を示す。
タイミングチャート２Ｃの第５段の行「第２制御周期」は、第２Ｉ／Ｏ装置９２がメモリ１１にアクセスするときの制御周期を示す。
タイミングチャート２Ｃの第２段の行「第１Ｉ／Ｏ」は、第１Ｉ／Ｏ装置９１がリードリクエスト（ＲＲ）を出力してリードデータ（ＲＤ）をメモリ１１経由で受信することを示す。
タイミングチャート２Ｃの第３段の行「第２Ｉ／Ｏ」は、第２Ｉ／Ｏ装置９２がライトデータ（図５のライトデータ信号３１Ｄであり「ＷＤ」と略す）をメモリ１１へ転送して、ライトアクノリッジ（図５のライトアクノリッジ信号３３Ｄであり「ＷＡ」と略す）を受信することを示す。
タイミングチャート２Ｃの第４段の行「第１制御周期」は、第１Ｉ／Ｏ装置９１がメモリ１１にアクセスするときの制御周期を示す。
タイミングチャート２Ｃの第５段の行「第２制御周期」は、第２Ｉ／Ｏ装置９２がメモリ１１にアクセスするときの制御周期を示す。
ここで、最初の制御周期Ｃ１では、汎用ＣＰＵ１２がメモリ１１を占有した後にどの装置もメモリ１１を占有していない。そこで、第１Ｉ／Ｏ装置９１からリードリクエスト（ＲＲ１）が出力された時点で、第１Ｉ／Ｏ装置９１がメモリ１１を占有する。よって、第１Ｉ／Ｏ装置９１は、制御周期Ｃ１の期間内にリードデータ（ＲＤ１）を受信できる。
また、制御周期Ｃ１１では、第２Ｉ／Ｏ装置９２からライトデータ（ＷＤ１）がメモリ１１に対して出力された時点で、汎用ＣＰＵ１２がメモリ１１を占有している。
さらに、制御周期Ｃ２において第１Ｉ／Ｏ装置９１からリードリクエスト（ＲＲ２）が出力された時点でも、汎用ＣＰＵ１２がメモリ１１を占有している。
さらに、制御周期Ｃ２において第１Ｉ／Ｏ装置９１からリードリクエスト（ＲＲ２）が出力された時点でも、汎用ＣＰＵ１２がメモリ１１を占有している。
この結果、ライトデータ（ＷＤ１）に対するライトアクノリッジ（ＷＡ１）は、制御周期Ｃ１１には間に合わず、次の制御周期Ｃ１２での返信となってしまう。一方、第２Ｉ／Ｏ装置９２から次のライトデータ（ＷＤ２）は制御周期Ｃ１２の期間内に送信できる。
また、第１Ｉ／Ｏ装置９１からのリードリクエスト（ＲＲ２）に対するリードデータ（ＲＤ２）は、制御周期Ｃ２には間に合わず、次の制御周期Ｃ３での受信となってしまう。
また、第１Ｉ／Ｏ装置９１からのリードリクエスト（ＲＲ２）に対するリードデータ（ＲＤ２）は、制御周期Ｃ２には間に合わず、次の制御周期Ｃ３での受信となってしまう。
さらに、ライトデータ（ＷＤ１）に対するライトアクノリッジ（ＷＡ１）を受信しないと、Ｉ／Ｏが次の処理をできないようなケースもある。このような場合、制御システムによっては、制御周期内に入出力を完了するという従来の処理が行えなかったことで、システムに障害が発生したり、危険な状態に陥ったりする可能性がある。
図１４は、制御装置１Ｂの動作の一例を説明するタイミングチャート２Ｄである。
タイミングチャート２Ｄは、タイミングチャート２Ｃにキャッシュメモリ４０の行を追加している。キャッシュメモリ４０の行は、図９で説明した通りであるが、図１４ではリードデータ（ＲＤ）用の領域を上段とし、ライトデータ（ＷＤ）用の領域を下段とする。つまり、キャッシュメモリ４０はＩ／Ｏ装置９０ごとの格納領域を有している。
タイミングチャート２Ｃ，２Ｄでは、第１Ｉ／Ｏ装置９１からのリードリクエスト（ＲＲ）が出力されるタイミングが同一である。また、タイミングチャート２Ｃ，２Ｄでは、第２Ｉ／Ｏ装置９２からのライトデータ（ＷＤ）が出力されるタイミングが同一である。
タイミングチャート２Ｄは、タイミングチャート２Ｃにキャッシュメモリ４０の行を追加している。キャッシュメモリ４０の行は、図９で説明した通りであるが、図１４ではリードデータ（ＲＤ）用の領域を上段とし、ライトデータ（ＷＤ）用の領域を下段とする。つまり、キャッシュメモリ４０はＩ／Ｏ装置９０ごとの格納領域を有している。
タイミングチャート２Ｃ，２Ｄでは、第１Ｉ／Ｏ装置９１からのリードリクエスト（ＲＲ）が出力されるタイミングが同一である。また、タイミングチャート２Ｃ，２Ｄでは、第２Ｉ／Ｏ装置９２からのライトデータ（ＷＤ）が出力されるタイミングが同一である。
ここで、最初の制御周期Ｃ１では、汎用ＣＰＵ１２がメモリ１１を占有した後にどの装置もメモリ１１を占有していない。よって、リード周期制御部２０Ｂは、第１Ｉ／Ｏ装置９１用のリードデータ（ＲＤ１）をキャッシュメモリ４０に格納する。第１Ｉ／Ｏ装置９１からリードリクエスト（ＲＲ１）が出力された時点でキャッシュメモリ４０にリードデータ（ＲＤ１）が格納されている。よって、第１Ｉ／Ｏ装置９１は、制御周期Ｃ１の期間内にリードデータ（ＲＤ１）を受信できる。
また、制御周期Ｃ１１では、ライト周期制御部３０Ｂは、第２Ｉ／Ｏ装置９２からライトデータ（ＷＤ１）がメモリ１１に対して出力されたタイミングで、キャッシュメモリ４０にライトデータ（ＷＤ１）を格納する。よって、第２Ｉ／Ｏ装置９２は、制御周期Ｃ１１の期間内にライトアクノリッジ（ＷＡ１）を受信できる。
制御周期Ｃ１２では、ライト周期制御部３０Ｂは、汎用ＣＰＵ１２がメモリ１１を占有しなくなったタイミングで、第２Ｉ／Ｏ装置９２のライトデータ（ＷＤ１）をメモリ１１へ転送する。
制御周期Ｃ１２では、ライト周期制御部３０Ｂは、汎用ＣＰＵ１２がメモリ１１を占有しなくなったタイミングで、第２Ｉ／Ｏ装置９２のライトデータ（ＷＤ１）をメモリ１１へ転送する。
制御周期Ｃ２では、汎用ＯＳを動作させている汎用ＣＰＵ１２が所定の処理時間で終了しない。しかし、リード周期制御部２０Ｂは、リード周期を判定して汎用ＣＰＵ１２のアクセスタイミングに割り込んで、第１Ｉ／Ｏ装置９１のリードデータ（ＲＤ２）をキャッシュメモリ４０に格納する。
よって、Ｉ／Ｏからリードリクエスト（ＲＲ２）が出力された時点でキャッシュメモリ４０にリードデータ（ＲＤ２）が格納されているので、第１Ｉ／Ｏ装置９１は、制御周期Ｃ２の期間内にリードデータ（ＲＤ２）を受信できる。
制御周期Ｃ３以降についても同様に、リードアクセスとライトアクセスが、各制御周期の期間内に実行される。
よって、Ｉ／Ｏからリードリクエスト（ＲＲ２）が出力された時点でキャッシュメモリ４０にリードデータ（ＲＤ２）が格納されているので、第１Ｉ／Ｏ装置９１は、制御周期Ｃ２の期間内にリードデータ（ＲＤ２）を受信できる。
制御周期Ｃ３以降についても同様に、リードアクセスとライトアクセスが、各制御周期の期間内に実行される。
この実施例２の制御装置１Ｂによれば、従来のＩ／Ｏモジュール１９を複数接続する場合においても、従来モジュールのＩ／Ｏ処理のタイミング互換によりリアルタイム性を保証できる。よって、汎用ＣＰＵ１２、汎用ＯＳの採用による拡張性の高い制御システムを実装できる。
なお、実施例２ではＩ／Ｏ装置とＩ／Ｏモジュールとの組が２つの例で示したが、３つ以上の構成となってもよい。
なお、実施例２ではＩ／Ｏ装置とＩ／Ｏモジュールとの組が２つの例で示したが、３つ以上の構成となってもよい。
図１５は、実施例３に係る制御装置１Ｃの構成図である。
制御装置１Ｃは、図１０の制御装置１Ｂと比較して、キャッシュメモリ４０を第１キャッシュメモリ４１とし、２台目のＩ／Ｏ装置を第３Ｉ／Ｏ装置９３とし、その第３Ｉ／Ｏ装置９３と入出力を行うＩ／Ｏモジュール１９が第２キャッシュメモリ４２を有する部分が相違する。
第２キャッシュメモリ４２は、第１キャッシュメモリ４１のデータを一時的に格納する。
制御装置１Ｃは、図１０の制御装置１Ｂと比較して、キャッシュメモリ４０を第１キャッシュメモリ４１とし、２台目のＩ／Ｏ装置を第３Ｉ／Ｏ装置９３とし、その第３Ｉ／Ｏ装置９３と入出力を行うＩ／Ｏモジュール１９が第２キャッシュメモリ４２を有する部分が相違する。
第２キャッシュメモリ４２は、第１キャッシュメモリ４１のデータを一時的に格納する。
図１６は、制御装置１Ｃの動作の一例を説明するタイミングチャート２Ｅである。
制御装置１Ｃは、一定の制御周期の期間内に、第１Ｉ／Ｏ装置９１が汎用ＣＰＵ１２に対してデータをリードする。また、第１Ｉ／Ｏ装置９１よりも長い制御周期を有する第３Ｉ／Ｏ装置９３が汎用ＣＰＵ１２に対してデータをライトする。
制御装置１Ｃは、一定の制御周期の期間内に、第１Ｉ／Ｏ装置９１が汎用ＣＰＵ１２に対してデータをリードする。また、第１Ｉ／Ｏ装置９１よりも長い制御周期を有する第３Ｉ／Ｏ装置９３が汎用ＣＰＵ１２に対してデータをライトする。
タイミングチャート２Ｅの第１段の行「第１キャッシュメモリ」は、第１キャッシュメモリ４１のデータ内容である。上側がリード周期制御部２０Ｂによって制御されるリードアクセス、下側がライト周期制御部３０Ｂによって制御されるライトアクセスを示している。
タイミングチャート２Ｅの第２段の行「第１Ｉ／Ｏ」は、第１Ｉ／Ｏ装置９１がリードリクエスト（ＲＲ）を出力してリードデータ（ＲＤ）を第１キャッシュメモリ４１経由で受信することを示す。
タイミングチャート２Ｅの第２段の行「第１Ｉ／Ｏ」は、第１Ｉ／Ｏ装置９１がリードリクエスト（ＲＲ）を出力してリードデータ（ＲＤ）を第１キャッシュメモリ４１経由で受信することを示す。
タイミングチャート２Ｅの第３段の行「第２キャッシュメモリ」は、第２キャッシュメモリ４２のデータ内容であり、ライト周期制御部３０Ｂによって制御される。
タイミングチャート２Ｅの第４段の行「第３Ｉ／Ｏ」は、第３Ｉ／Ｏ装置９３がライトデータ（ＷＤ）を第２キャッシュメモリ４２へ転送してライトアクノリッジ（ＷＡ）を受信することを示す。
タイミングチャート２Ｅの第５段の行「第１制御周期」は、第１Ｉ／Ｏ装置９１が第１キャッシュメモリ４１にアクセスするときの制御周期を示す。タイミングチャート２Ｅの第６段の行「第２制御周期」は、第３Ｉ／Ｏ装置９３が第２キャッシュメモリ４２にアクセスするときの制御周期を示す。
タイミングチャート２Ｅの第４段の行「第３Ｉ／Ｏ」は、第３Ｉ／Ｏ装置９３がライトデータ（ＷＤ）を第２キャッシュメモリ４２へ転送してライトアクノリッジ（ＷＡ）を受信することを示す。
タイミングチャート２Ｅの第５段の行「第１制御周期」は、第１Ｉ／Ｏ装置９１が第１キャッシュメモリ４１にアクセスするときの制御周期を示す。タイミングチャート２Ｅの第６段の行「第２制御周期」は、第３Ｉ／Ｏ装置９３が第２キャッシュメモリ４２にアクセスするときの制御周期を示す。
ここで、最初の制御周期Ｃ１１では、第３Ｉ／Ｏ装置９３からライトデータ（ＷＤ１）が第２キャッシュメモリ４２に対して出力された時点で第２キャッシュメモリ４２にライトデータ（ＷＤ１）が格納される。よって、制御周期Ｃ１１の期間内にライトアクノリッジ（ＷＡ１）を受信できる。この時点でライトデータ（ＷＤ１）は第１キャッシュメモリ４１に格納されていない。
制御周期Ｃ１では、第１Ｉ／Ｏ装置９１から第１キャッシュメモリ４１へリードリクエスト（ＲＲ１）が出力される。リードデータ（ＲＤ１）の受信後に第１キャッシュメモリ４１にライトデータ（ＷＤ１）が格納される。その後、ライトデータ（ＷＤ１）は、汎用ＣＰＵ１２へライトされる。
制御周期Ｃ２、Ｃ１２、Ｃ３以降についても同様にリードアクセスとライトアクセスとが実行される。
制御周期Ｃ２、Ｃ１２、Ｃ３以降についても同様にリードアクセスとライトアクセスとが実行される。
この実施例３の制御装置１Ｃによれば、リード周期制御部２０Ｂおよびライト周期制御部３０Ｂは、各Ｉ／Ｏ装置９０による制御周期Ｃ１，Ｃ１１などの期間内に、データアクセスの対象となるデータをキャッシュメモリ４０または第２キャッシュメモリ４２を介してＩ／Ｏ装置９０にアクセスさせる。
これにより、従来のＩ／Ｏモジュール１９が内部に第２キャッシュメモリ４２などの記憶装置を有する場合においても、従来モジュールのＩ／Ｏ処理のタイミング互換によりリアルタイム性を保証できる。よって、汎用ＣＰＵ１２、汎用ＯＳの採用による拡張性の高い制御システムを実装できる。
なお、実施例３ではキャッシュメモリを有するＩ／Ｏモジュールが１つの例で示したが、２つ以上の構成となってもよい。さらに、実施例３ではＩ／Ｏモジュールが２つの例で示したが、３つ以上の構成となってもよい。
これにより、従来のＩ／Ｏモジュール１９が内部に第２キャッシュメモリ４２などの記憶装置を有する場合においても、従来モジュールのＩ／Ｏ処理のタイミング互換によりリアルタイム性を保証できる。よって、汎用ＣＰＵ１２、汎用ＯＳの採用による拡張性の高い制御システムを実装できる。
なお、実施例３ではキャッシュメモリを有するＩ／Ｏモジュールが１つの例で示したが、２つ以上の構成となってもよい。さらに、実施例３ではＩ／Ｏモジュールが２つの例で示したが、３つ以上の構成となってもよい。
図１７は、実施例４に係る制御装置１Ｄの構成図である。
制御装置１Ｄは、図１の制御装置１Ａと比較して、汎用ＣＰＵデータ同期部２０Ｃと、Ｉ／Ｏデータ同期部３０Ｃとを追加するとともに、キャッシュメモリ４０の内部を、複数のアクセス空間４３ａ，４３ｂ，４３ｃ，４４ａ，４４ｂ，４４ｃに分割した。
制御装置１Ｄは、図１の制御装置１Ａと比較して、汎用ＣＰＵデータ同期部２０Ｃと、Ｉ／Ｏデータ同期部３０Ｃとを追加するとともに、キャッシュメモリ４０の内部を、複数のアクセス空間４３ａ，４３ｂ，４３ｃ，４４ａ，４４ｂ，４４ｃに分割した。
アクセス空間４３ａ，４３ｂ，４３ｃは、汎用ＣＰＵ１２のデータアクセス用の第１領域であり、アクセス空間４３ａ，４３ｂ，４３ｃは、汎用ＣＰＵ１２よりも動作周波数が低いＩ／Ｏ装置９０のデータアクセス用の第２領域である。
「ＣＰＵ→Ｉ／Ｏ」と記載されたアクセス空間４３ａ，４４ａは、汎用ＣＰＵ１２からＩ／Ｏ装置９０へのリードデータを格納する領域である。「Ｉ／Ｏ→ＣＰＵ」と記載されたアクセス空間４３ａ，４４ａは、Ｉ／Ｏ装置９０から汎用ＣＰＵ１２へのライトデータを格納する領域である。
「ＣＰＵ→Ｉ／Ｏ」と記載されたアクセス空間４３ａ，４４ａは、汎用ＣＰＵ１２からＩ／Ｏ装置９０へのリードデータを格納する領域である。「Ｉ／Ｏ→ＣＰＵ」と記載されたアクセス空間４３ａ，４４ａは、Ｉ／Ｏ装置９０から汎用ＣＰＵ１２へのライトデータを格納する領域である。
汎用ＣＰＵデータ同期部２０Ｃは、リード周期指定部２１から出力されるリード周期指示信号２２Ｄのタイミングでアクセス空間４３ａ，４３ｂ，４３ｃの内容を、アクセス空間４４ａ，４４ｂ，４４ｃに転送する。
Ｉ／Ｏデータ同期部３０Ｃは、ライト周期指定部３１から出力されるライト周期指示信号３４Ｄのタイミングでアクセス空間４４ａ，４４ｂ，４４ｃの内容を、アクセス空間４３ａ，４３ｂ，４３ｃに転送する。
これらの転送処理により、第１領域と第２領域との間でデータを移動することで、Ｉ／Ｏ装置９０と汎用ＣＰＵ１２とのデータ移動が制御される。
Ｉ／Ｏデータ同期部３０Ｃは、ライト周期指定部３１から出力されるライト周期指示信号３４Ｄのタイミングでアクセス空間４４ａ，４４ｂ，４４ｃの内容を、アクセス空間４３ａ，４３ｂ，４３ｃに転送する。
これらの転送処理により、第１領域と第２領域との間でデータを移動することで、Ｉ／Ｏ装置９０と汎用ＣＰＵ１２とのデータ移動が制御される。
この実施例４の制御装置１Ｄによれば、汎用ＣＰＵ１２とＩ／Ｏモジュール１９とで、動作周波数の差を考慮することなく各装置がキャッシュメモリを介してリアルタイム性を保証したアクセスができる。
なお、汎用ＣＰＵ１２、汎用ＯＳの採用による拡張性の高い制御システムの実装において、高い動作周波数で動作する汎用ＣＰＵ１２の処理と、低い動作周波数で動作する従来のＩ／Ｏモジュール１９のＩ／Ｏ処理が存在する。
なお、汎用ＣＰＵ１２、汎用ＯＳの採用による拡張性の高い制御システムの実装において、高い動作周波数で動作する汎用ＣＰＵ１２の処理と、低い動作周波数で動作する従来のＩ／Ｏモジュール１９のＩ／Ｏ処理が存在する。
図１８は、実施例５に係る制御装置１Ｅの構成図である。
制御装置１Ｅは、図１の制御装置１Ａと比較して、モジュールアクセスタイミング調停部１７を追加するとともに、キャッシュメモリ４０の内部を、２つのアクセス空間４５に時分割した。つまり、キャッシュメモリ４０にはＩ／Ｏ装置９０ごとの格納領域が時分割で設定されている。
「ＣＰＵ→第１Ｉ／Ｏ」と記載されたアクセス空間４５は、汎用ＣＰＵ１２から第１Ｉ／Ｏ装置９１へのリードデータを格納する領域である。「第４Ｉ／Ｏ→ＣＰＵ」と記載されたアクセス空間４５は、第４Ｉ／Ｏ装置９４から汎用ＣＰＵ１２へのライトデータを格納する領域である。つまり、同じアクセス空間４５は、時分割で利用される。
制御装置１Ｅは、図１の制御装置１Ａと比較して、モジュールアクセスタイミング調停部１７を追加するとともに、キャッシュメモリ４０の内部を、２つのアクセス空間４５に時分割した。つまり、キャッシュメモリ４０にはＩ／Ｏ装置９０ごとの格納領域が時分割で設定されている。
「ＣＰＵ→第１Ｉ／Ｏ」と記載されたアクセス空間４５は、汎用ＣＰＵ１２から第１Ｉ／Ｏ装置９１へのリードデータを格納する領域である。「第４Ｉ／Ｏ→ＣＰＵ」と記載されたアクセス空間４５は、第４Ｉ／Ｏ装置９４から汎用ＣＰＵ１２へのライトデータを格納する領域である。つまり、同じアクセス空間４５は、時分割で利用される。
バスインタフェース１６と接続するモジュールアクセスタイミング調停部１７は、リードインタフェース１３およびライトインタフェース１４を介して汎用ＣＰＵ１２と接続し、さらにキャッシュメモリ４０と接続する。
モジュールアクセスタイミング調停部１７は、リード周期指定部２１からのリード周期指示信号２２Ｄを受けて、アクセス空間４５にリードデータを格納する。
モジュールアクセスタイミング調停部１７は、ライト周期指定部３１からのライト周期指示信号３４Ｄを受けて、アクセス空間４５にライトデータを格納する。
モジュールアクセスタイミング調停部１７は、リード周期指定部２１からのリード周期指示信号２２Ｄを受けて、アクセス空間４５にリードデータを格納する。
モジュールアクセスタイミング調停部１７は、ライト周期指定部３１からのライト周期指示信号３４Ｄを受けて、アクセス空間４５にライトデータを格納する。
図１９は、制御装置１Ｅの動作の一例を説明するタイミングチャート２Ｆである。
第１Ｉ／Ｏ装置９１は、一定の制御周期Ｃ１，Ｃ２，Ｃ３の期間内に、汎用ＣＰＵ１２からデータをリードする。第４Ｉ／Ｏ装置９４は、一定の制御周期Ｃ２１，Ｃ２２の期間内に、汎用ＣＰＵ１２からデータをリードする。制御周期Ｃ１，Ｃ２，Ｃ３と、制御周期Ｃ２１，Ｃ２２とは、同一の長さでタイミングが異なる。
第１Ｉ／Ｏ装置９１は、一定の制御周期Ｃ１，Ｃ２，Ｃ３の期間内に、汎用ＣＰＵ１２からデータをリードする。第４Ｉ／Ｏ装置９４は、一定の制御周期Ｃ２１，Ｃ２２の期間内に、汎用ＣＰＵ１２からデータをリードする。制御周期Ｃ１，Ｃ２，Ｃ３と、制御周期Ｃ２１，Ｃ２２とは、同一の長さでタイミングが異なる。
タイミングチャート２Ｆの第１段の行「タイミング調停」は、リード周期指定部２１およびライト周期指定部３１からの制御で、モジュールアクセスタイミング調停部１７によりアクセスタイミングを調停されている装置を示しており、ここでは第１Ｉ／Ｏ装置９１と第４Ｉ／Ｏ装置９４とが該当する。
タイミングチャート２Ｆの第２段の行「キャッシュメモリ」は、キャッシュメモリ４０のアクセス空間９５のデータ内容であり、リード周期指定部２１およびライト周期指定部３１によって制御される。
タイミングチャート２Ｆの第２段の行「キャッシュメモリ」は、キャッシュメモリ４０のアクセス空間９５のデータ内容であり、リード周期指定部２１およびライト周期指定部３１によって制御される。
タイミングチャート２Ｆの第３段の行「第１Ｉ／Ｏ」は、第１Ｉ／Ｏ装置９１がリードリクエスト（ＲＲ）を出力してリードデータ（ＲＤ）を受信することを示す。
タイミングチャート２Ｆの第４段の行「第４Ｉ／Ｏ」は、第４Ｉ／Ｏ装置９４がリードリクエスト（ＲＲ）を出力してリードデータ（ＲＤ）を受信することを示す。
タイミングチャート２Ｆの第５段の行「第１制御周期」は、第１Ｉ／Ｏ装置９１がキャッシュメモリ４０にアクセスするときの制御周期を示す。タイミングチャート２Ｆの第６段の行「第４制御周期」は、第４Ｉ／Ｏ装置９４がキャッシュメモリ４０にアクセスするときの制御周期を示す。
タイミングチャート２Ｆの第４段の行「第４Ｉ／Ｏ」は、第４Ｉ／Ｏ装置９４がリードリクエスト（ＲＲ）を出力してリードデータ（ＲＤ）を受信することを示す。
タイミングチャート２Ｆの第５段の行「第１制御周期」は、第１Ｉ／Ｏ装置９１がキャッシュメモリ４０にアクセスするときの制御周期を示す。タイミングチャート２Ｆの第６段の行「第４制御周期」は、第４Ｉ／Ｏ装置９４がキャッシュメモリ４０にアクセスするときの制御周期を示す。
ここで、最初の制御周期Ｃ１の前半では、調停された第１Ｉ／Ｏ装置９１がキャッシュメモリ空間を使用し、第１Ｉ／Ｏ装置９１用のリードデータ（ＲＤ１）をキャッシュメモリ４０に格納する。
第１Ｉ／Ｏ装置９１からリードリクエスト（ＲＲ１）が出力された時点でキャッシュメモリ４０にリードデータ（ＲＤ１）が格納されている。よって、第１Ｉ／Ｏ装置９１は、制御周期Ｃ１の期間内にリードデータ（ＲＤ１）を受信できる。
第１Ｉ／Ｏ装置９１からリードリクエスト（ＲＲ１）が出力された時点でキャッシュメモリ４０にリードデータ（ＲＤ１）が格納されている。よって、第１Ｉ／Ｏ装置９１は、制御周期Ｃ１の期間内にリードデータ（ＲＤ１）を受信できる。
また、制御周期Ｃ２１の前半では、調停された第４Ｉ／Ｏ装置９４がキャッシュメモリ空間を使用し、第４Ｉ／Ｏ装置９４用のリードデータ（ＲＤ４）をキャッシュメモリ４０に格納する。
第４Ｉ／Ｏ装置９４からリードリクエスト（ＲＲ４）が出力された時点でキャッシュメモリ４０にリードデータ（ＲＤ４）が格納されている。よって、第４Ｉ／Ｏ装置９４は、制御周期Ｃ２１の期間内にリードデータ（ＲＤ４）を受信できる。
制御周期Ｃ２、Ｃ２２、Ｃ３以降についても同様にリードアクセスが実行される。
第４Ｉ／Ｏ装置９４からリードリクエスト（ＲＲ４）が出力された時点でキャッシュメモリ４０にリードデータ（ＲＤ４）が格納されている。よって、第４Ｉ／Ｏ装置９４は、制御周期Ｃ２１の期間内にリードデータ（ＲＤ４）を受信できる。
制御周期Ｃ２、Ｃ２２、Ｃ３以降についても同様にリードアクセスが実行される。
この実施例５によれば、リード周期指定部２１およびライト周期指定部３１は、各Ｉ／Ｏ装置９０による制御周期Ｃ１、Ｃ２１の期間内に、データアクセスの対象となるデータをキャッシュメモリ４０を介してＩ／Ｏ装置９０にアクセスさせる。
これにより、汎用ＣＰＵ１２、汎用ＯＳの採用による拡張性の高い制御システムの実装において、従来モジュールのＩ／Ｏがアクセスするために用意するキャッシュメモリの容量を小さくすることができる。よって、タイミング互換によりリアルタイム性を保証しながら低コストかつ低消費電力な制御装置１Ｅを提供できる。
なお、実施例５では２つのＩ／Ｏモジュールの制御周期が同一の例で示したが、異なる制御周期であってもよい。さらに、実施例５ではＩ／Ｏモジュールが２つの例で示したが、３つ以上の構成となってもよい。
これにより、汎用ＣＰＵ１２、汎用ＯＳの採用による拡張性の高い制御システムの実装において、従来モジュールのＩ／Ｏがアクセスするために用意するキャッシュメモリの容量を小さくすることができる。よって、タイミング互換によりリアルタイム性を保証しながら低コストかつ低消費電力な制御装置１Ｅを提供できる。
なお、実施例５では２つのＩ／Ｏモジュールの制御周期が同一の例で示したが、異なる制御周期であってもよい。さらに、実施例５ではＩ／Ｏモジュールが２つの例で示したが、３つ以上の構成となってもよい。
次に、ここまで説明した各実施例に係る制御装置１Ａ～１Ｅの応用例を説明する。
図２０は、制御装置１Ａ～１Ｅの実装例を示す構成図である。制御装置２００は、バックプレーン２２０に接続する複数のスロット２２１、２２２、２２３に各種のモジュールを挿入して構成される。
汎用ＣＰＵ１２を搭載した装置であるＣＰＵモジュール２１０と、Ｉ／Ｏモジュール１９の機能を有するＩ／Ｏモジュール２１１、２１２が、バックプレーン２２０にそれぞれ実装されている。
図２０は、制御装置１Ａ～１Ｅの実装例を示す構成図である。制御装置２００は、バックプレーン２２０に接続する複数のスロット２２１、２２２、２２３に各種のモジュールを挿入して構成される。
汎用ＣＰＵ１２を搭載した装置であるＣＰＵモジュール２１０と、Ｉ／Ｏモジュール１９の機能を有するＩ／Ｏモジュール２１１、２１２が、バックプレーン２２０にそれぞれ実装されている。
ＣＰＵモジュール２１０、Ｉ／Ｏモジュール２１１、Ｉ／Ｏモジュール２１２からはそれぞれに対してインタフェースが実装されている。なお、一般的にこのような制御装置を実装する際には電源モジュールも必要となるが、図２０の例では省略して記載している。
各実施例に示すように、汎用ＣＰＵ１２を搭載するモジュールとＩ／Ｏ制御を搭載するモジュールを接続した構成とすることで、様々な形態で制御装置を構成することができる。
各実施例に示すように、汎用ＣＰＵ１２を搭載するモジュールとＩ／Ｏ制御を搭載するモジュールを接続した構成とすることで、様々な形態で制御装置を構成することができる。
さらに、バックプレーンなどに従来の制御装置と同じ接続インタフェースを採用することで、従来のモジュールをそのまま使用しながら、汎用ＣＰＵ１２などの新しいモジュールと接続して段階的な機能拡張を実現できる。
なお、各実施例におけるＣＰＵモジュール、Ｉ／Ｏモジュールなどの設置数は、前記した数に限定されるものではなく、拡張して任意の数で実装することができる。
なお、各実施例におけるＣＰＵモジュール、Ｉ／Ｏモジュールなどの設置数は、前記した数に限定されるものではなく、拡張して任意の数で実装することができる。
次に、各実施例に係る制御装置をプラントなどの各種設備の制御に適用した適用例１～適用例４を、図２１から図２４を用いて説明する。
図２１は、制御装置１Ａ～１Ｅを水プラント（水処理システム）に適用した場合の適用例１を示す構成図である。
制御装置１Ａ～１Ｅは、制御装置４１０、４１１に適用されることで、拡張性とリアルタイムな互換性が要求される水処理システムを実現できる。
Ｉ／Ｏ装置９０（第１Ｉ／Ｏ装置９１～第４Ｉ／Ｏ装置９４でもよい、以下同じ）は、ＰＩ／Ｏ装置７１０、７１１、および、シーケンサ７１２，７１３に適用される。Ｉ／Ｏモジュール１９は、Ｉ／Ｏモジュール９１０，９１１，９１２に適用される。
図２１は、制御装置１Ａ～１Ｅを水プラント（水処理システム）に適用した場合の適用例１を示す構成図である。
制御装置１Ａ～１Ｅは、制御装置４１０、４１１に適用されることで、拡張性とリアルタイムな互換性が要求される水処理システムを実現できる。
Ｉ／Ｏ装置９０（第１Ｉ／Ｏ装置９１～第４Ｉ／Ｏ装置９４でもよい、以下同じ）は、ＰＩ／Ｏ装置７１０、７１１、および、シーケンサ７１２，７１３に適用される。Ｉ／Ｏモジュール１９は、Ｉ／Ｏモジュール９１０，９１１，９１２に適用される。
水処理システムは、情報ネットワーク６１０に接続された情報端末５１０、監視装置５１２、ファイルサーバ５１３により、制御ネットワーク６１１に接続された制御装置４１０、４１１の制御を行う。
制御装置４１０は、フィールドバス６１２を介して、ＰＩ／Ｏ装置７１０とＰＩ／Ｏ装置７１１から高圧盤８１０および低圧盤８１１をそれぞれ制御する。
制御装置４１１は、シーケンサ７１２を介してポンプ８１２とブロワ８１３によって送り出す水量を調節する。また、水質計８１４で得られた水質とカメラ８１５が撮影したフィールド画像データはシーケンサ７１３で収集され、制御装置４１１で取得する。
これらの制御装置４１０、４１１は、制御ネットワーク６１１を介して接続され、データを共有する。
制御装置４１１は、シーケンサ７１２を介してポンプ８１２とブロワ８１３によって送り出す水量を調節する。また、水質計８１４で得られた水質とカメラ８１５が撮影したフィールド画像データはシーケンサ７１３で収集され、制御装置４１１で取得する。
これらの制御装置４１０、４１１は、制御ネットワーク６１１を介して接続され、データを共有する。
ここで、効率良く水処理を行うために、制御装置４１０のＣＰＵモジュール３１０および制御装置４１１のＣＰＵモジュール３１１は、汎用ＣＰＵ１２と汎用ＯＳを採用し、制御ネットワーク６１１を介して機器間のデータ共有が可能な構成としている。
一方、制御装置４１１はポンプ８１２とブロワ８１３に接続する従来のシーケンサ７１２を制御するため、従来の出力処理と互換動作を行う必要がある。また制御装置４１１は、水質計８１４とカメラ８１５を制御する従来のシーケンサ７１３を制御するため、従来の入力処理と互換動作を行う必要がある。
一方、制御装置４１１はポンプ８１２とブロワ８１３に接続する従来のシーケンサ７１２を制御するため、従来の出力処理と互換動作を行う必要がある。また制御装置４１１は、水質計８１４とカメラ８１５を制御する従来のシーケンサ７１３を制御するため、従来の入力処理と互換動作を行う必要がある。
さらに、制御装置４１０は高圧盤８１０と低圧盤８１１にフィールドバス６１２を介して接続する従来のＰＩ／Ｏ装置７１０およびＰＩ／Ｏ装置７１１を制御するため、従来の入出力処理と互換動作を行う必要がある。
よって、図２１に示す構成の水処理システムでは、高い汎用性および拡張性と従来処理の互換性を両立するために、本発明の制御装置４１０、４１１を適用した構成としている。汎用性と拡張性が必要とされる機能をＣＰＵモジュール３１０、３１１で実行し、互換性が必要とされる機能をＩ／Ｏモジュール９１０、９１１、９１２で実行する。
よって、図２１に示す構成の水処理システムでは、高い汎用性および拡張性と従来処理の互換性を両立するために、本発明の制御装置４１０、４１１を適用した構成としている。汎用性と拡張性が必要とされる機能をＣＰＵモジュール３１０、３１１で実行し、互換性が必要とされる機能をＩ／Ｏモジュール９１０、９１１、９１２で実行する。
図２２は、制御装置１Ａ～１ＥをＦＡシステムに適用した場合の適用例２を示す構成図である。
ＦＡシステムは、情報ネットワーク６２０に接続されたサーバ５２０と監視端末５２１により、制御装置４２０の制御を行う。制御装置１Ａ～１Ｅを制御装置４２０に適用することで、拡張性とリアルタイムな互換性が要求されるＦＡシステムを実現できる。
制御装置１Ａ～１Ｅは、制御装置４２０に適用されることで、拡張性とリアルタイムな互換性が要求される水処理システムを実現できる。
Ｉ／Ｏ装置９０は、ＰＬＣ（Programmable Logic Controller）７２０～７２３に適用される。Ｉ／Ｏモジュール１９は、Ｉ／Ｏモジュール９２０，９２１に適用される。
ＦＡシステムは、情報ネットワーク６２０に接続されたサーバ５２０と監視端末５２１により、制御装置４２０の制御を行う。制御装置１Ａ～１Ｅを制御装置４２０に適用することで、拡張性とリアルタイムな互換性が要求されるＦＡシステムを実現できる。
制御装置１Ａ～１Ｅは、制御装置４２０に適用されることで、拡張性とリアルタイムな互換性が要求される水処理システムを実現できる。
Ｉ／Ｏ装置９０は、ＰＬＣ（Programmable Logic Controller）７２０～７２３に適用される。Ｉ／Ｏモジュール１９は、Ｉ／Ｏモジュール９２０，９２１に適用される。
ベルトコンベア８２５に載せられた製品はカメラ８２１で撮影されて形状データがＰＬＣ７２０で処理され、ＰＬＣ７２１がピッキングロボット８２２を制御し所定の位置に配置する。ＰＬＣ７２２が制御するコンベアモータ８２３によってベルトコンベア８２５が所定の速度で回転し、ＰＬＣ７２３が制御する塗装ロボット８２４が製品の表面を塗装する。
このＦＡシステムでは、ベルトコンベア８２５の制御に必要な複数のＰＬＣを制御装置４２０で一括制御しているため、高品質な塗装を行うには、制御装置４２０で高性能かつリアルタイムな処理を行う必要がある。
そのため、図２２に示すＦＡシステムの制御装置４２０は、汎用ＣＰＵ１２を搭載するＣＰＵモジュール３２０と、Ｉ／Ｏモジュール９２０、９２１とをバックプレーンで接続した構成としている。高性能な処理をＣＰＵモジュール３２０で実行するとともに、その処理結果を、Ｉ／Ｏモジュール９２０から処理タイミングを互換しながらリアルタイムにＰＬＣ７２０、ＰＬＣ７２１に送信して分散制御を行う。同様にＩ／Ｏモジュール９２１から処理タイミングを互換しながらリアルタイムにＰＬＣ７２２、ＰＬＣ７２３に送信して分散制御を行う。
図２３は、制御装置１Ａ～１Ｅを鉄鋼システムの熱延設備に適用した場合の適用例３を示す構成図である。
熱延設備は、制御ネットワーク６００に接続された端末５００が制御装置４００、４０１、４０２の制御を行う。加熱炉８０１で熱された鋼は熱延設備８００に投入される。温度センサ７００によって得られた加熱炉８０１の温度は制御装置４００で取得される。
制御装置１Ａ～１Ｅは、制御装置４００－４０２に適用されることで、拡張性とリアルタイムな互換性が要求される水処理システムを実現できる。
Ｉ／Ｏ装置９０は、ＰＩ／Ｏ装置（Programmable Input/Output）７０１、７０２，７０４、および、温度センサ７００，７０３に適用される。Ｉ／Ｏモジュール１９は、Ｉ／Ｏモジュール９００－９０２に適用される。
熱延設備は、制御ネットワーク６００に接続された端末５００が制御装置４００、４０１、４０２の制御を行う。加熱炉８０１で熱された鋼は熱延設備８００に投入される。温度センサ７００によって得られた加熱炉８０１の温度は制御装置４００で取得される。
制御装置１Ａ～１Ｅは、制御装置４００－４０２に適用されることで、拡張性とリアルタイムな互換性が要求される水処理システムを実現できる。
Ｉ／Ｏ装置９０は、ＰＩ／Ｏ装置（Programmable Input/Output）７０１、７０２，７０４、および、温度センサ７００，７０３に適用される。Ｉ／Ｏモジュール１９は、Ｉ／Ｏモジュール９００－９０２に適用される。
制御装置４００は、ＰＩ／Ｏ装置７０１を制御し、粗圧延機８０２の回転数を調整する。制御装置４０１はＰＩ／Ｏ装置７０２を制御し、仕上圧延機８０３の回転数や張力を調整する。温度センサ７０３によって得られた冷却設備８０４の温度は、制御装置４０２で取得される。制御装置４０２はＰＩ／Ｏ装置７０４を制御し、巻取機８０５の回転数や方向を調整する。
ここで、品質のよい鋼板を精製するために、制御装置４００のＣＰＵモジュール３００、制御装置４０１のＣＰＵモジュール３０１、および制御装置４０２のＣＰＵモジュール３０２はそれぞれ汎用ＣＰＵ１２と汎用ＯＳを採用し、制御ネットワーク６００を介して熱延設備８００の状態を端末５００が取得できる構成としている。
一方、制御装置４００は、粗圧延機８０２に接続する従来のＰＩ／Ｏ装置７０１を制御するため、従来の入出力処理と互換動作を行う必要がある。また、制御装置４０１は、仕上圧延機８０３に接続する従来のＰＩ／Ｏ装置７０２を制御するため、従来の入出力処理と互換動作を行う必要がある。さらに、制御装置４０２は、巻取機８０５に接続する従来のＰＩ／Ｏ装置７０４を制御するため、従来の入出力処理と互換動作を行う必要がある。
よって、汎用性と拡張性が必要とされる機能をＣＰＵモジュール３００、３０１、３０２でそれぞれ実行し、リアルタイムな互換性が必要とされる機能をＩ／Ｏモジュール９００、９０１、９０２でそれぞれ実行する。
これにより、汎用性および拡張性とリアルタイムな互換性が要求される鉄鋼システムを実現できる。
これにより、汎用性および拡張性とリアルタイムな互換性が要求される鉄鋼システムを実現できる。
図２４は、制御装置１Ａ～１Ｅを発電制御システムに適用した場合の適用例４を示す構成図である。発電制御システムは、制御ネットワーク６３１に接続された端末５０１により全体の発電制御が行われる。
制御装置１Ａ～１Ｅは、制御装置７３０－７３２に適用されることで、拡張性とリアルタイムな互換性が要求される水処理システムを実現できる。
Ｉ／Ｏ装置９０は、電気制御盤８３０、タービン制御盤８３２、および、ボイラ制御盤８３４に適用される。Ｉ／Ｏモジュール１９は、Ｉ／Ｏモジュール９３０－９３２に適用される。
制御装置１Ａ～１Ｅは、制御装置７３０－７３２に適用されることで、拡張性とリアルタイムな互換性が要求される水処理システムを実現できる。
Ｉ／Ｏ装置９０は、電気制御盤８３０、タービン制御盤８３２、および、ボイラ制御盤８３４に適用される。Ｉ／Ｏモジュール１９は、Ｉ／Ｏモジュール９３０－９３２に適用される。
この発電制御システムでは、スイッチ８３１が押されたことによる制御データは電気制御盤８３０を介して制御装置７３０に送信され、システムが起動する。システムが起動すると、制御装置７３２が、燃焼するボイラ８３５を制御するボイラ制御盤８３４を制御し、制御装置７３１が、回転するタービン８３３の回転数を、タービン制御盤８３２を介して監視する。制御装置７３１は、これら装置の状態を、制御ネットワーク６３１を介して端末５０１に伝えることで全体の制御が行われる。
ここで、環境に配慮した効率よい発電を安全に行うために、制御装置７３０のＣＰＵモジュール３３０、制御装置７３１のＣＰＵモジュール３３１、制御装置７３２のＣＰＵモジュール３３２はそれぞれ汎用ＣＰＵ１２と汎用ＯＳを採用し、制御ネットワーク６３１を介してスイッチ８３１、タービン８３３、ボイラ８３５のデータ共有が可能な構成となっている。
一方、制御装置７３０は、スイッチ８３１に接続する従来の電気制御盤８３０を制御するため、従来の入力処理と互換動作を行う必要がある。また、制御装置７３１は、タービン８３３に接続する従来のタービン制御盤８３２を制御するため、従来の入出力処理と互換動作を行う必要がある。さらに、制御装置７３２は、ボイラ８３５に接続する従来のボイラ制御盤８３４を制御するため、従来の入出力処理と互換動作を行う必要がある。
よって、汎用性が必要とされる機能をＣＰＵモジュール３３０、３３１、３３２でそれぞれ実行し、リアルタイムな互換性が必要とされる機能をＩ／Ｏモジュール９３０、９３１、９３２でそれぞれ実行する。これにより、汎用性、リアルタイムな互換性および高い安全性が要求される発電制御システムを実現できる。
なお、各実施例の制御システムの適用例は、前記した適用例１～適用例４に限定されるものではなく、例えば、エレベーター制御システム、鉄道制御システム、自動車制御システム、建設機械制御システムなど、種々のシステムに使用することができる。
なお、各実施例の制御システムの適用例は、前記した適用例１～適用例４に限定されるものではなく、例えば、エレベーター制御システム、鉄道制御システム、自動車制御システム、建設機械制御システムなど、種々のシステムに使用することができる。
以上説明した本発明の制御装置１Ａ～１Ｅにより、汎用ＣＰＵまたは汎用ＯＳの採用による低コストの制御システムにおいて、従来モジュールのＩ／Ｏ処理のタイミング互換により制御周期を順守したリアルタイム性を保証できる。なお、ここでのリアルタイム性とは、定められた応答時間内に処理が完了することを指し、高いリアルタイム性とは応答時間が短いことを示す。
これにより、社会インフラなどを制御する制御システムにおいて、汎用性と拡張性が高く、従来モジュールのＩ／Ｏ処理のリアルタイム性を保証する制御装置を実現することが容易となり、従来の制御システムから汎用性と拡張性の高い制御システムへと段階的に拡張可能な制御システムを実現できる。
なお、本発明は前記した実施例に限定されるものではなく、さまざまな変形例が含まれる。例えば、前記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。
また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、上記の各構成、機能、処理部、処理手段などは、それらの一部または全部を、例えば集積回路で設計するなどによりハードウェアで実現してもよい。
また、前記の各構成、機能などは、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。
また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。
また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、上記の各構成、機能、処理部、処理手段などは、それらの一部または全部を、例えば集積回路で設計するなどによりハードウェアで実現してもよい。
また、前記の各構成、機能などは、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。
各機能を実現するプログラム、テーブル、ファイルなどの情報は、メモリや、ハードディスク、ＳＳＤ（Solid State Drive）などの記録装置、または、ＩＣ（Integrated Circuit）カード、ＳＤカード、ＤＶＤ（Digital Versatile Disc）などの記録媒体におくことができる。また、クラウドを活用することもできる。
また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。実際にはほとんど全ての構成が相互に接続されていると考えてもよい。
さらに、各装置を繋ぐ通信手段は、無線ＬＡＮに限定せず、有線ＬＡＮやその他の通信手段に変更してもよい。
また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。実際にはほとんど全ての構成が相互に接続されていると考えてもよい。
さらに、各装置を繋ぐ通信手段は、無線ＬＡＮに限定せず、有線ＬＡＮやその他の通信手段に変更してもよい。
１ 制御装置
１１ メモリ
１２ 汎用ＣＰＵ
１３ リードインタフェース
１４ ライトインタフェース
１６ バスインタフェース
１７ モジュールアクセスタイミング調停部
１８ バス
１９ Ｉ／Ｏモジュール
２０ リード周期制御部（周期制御部）
２０Ｃ 汎用ＣＰＵデータ同期部（データ同期部）
２１ リード周期指定部
２２ リードリクエストタイミング生成回路
２３ ＡＮＤゲート
２４ リードモジュール調停回路
３０ ライト周期制御部（周期制御部）
３０Ｃ Ｉ／Ｏデータ同期部（データ同期部）
３１ ライト周期指定部
３２ ライト応答タイミング生成回路
３３ ＡＮＤゲート
３４ ライトモジュール調停回路
４０ キャッシュメモリ
４１ 第１キャッシュメモリ
４２ 第２キャッシュメモリ
９０ Ｉ／Ｏ装置
９１ 第１Ｉ／Ｏ装置
９２ 第２Ｉ／Ｏ装置
９３ 第３Ｉ／Ｏ装置
９４ 第４Ｉ／Ｏ装置
１１ メモリ
１２ 汎用ＣＰＵ
１３ リードインタフェース
１４ ライトインタフェース
１６ バスインタフェース
１７ モジュールアクセスタイミング調停部
１８ バス
１９ Ｉ／Ｏモジュール
２０ リード周期制御部（周期制御部）
２０Ｃ 汎用ＣＰＵデータ同期部（データ同期部）
２１ リード周期指定部
２２ リードリクエストタイミング生成回路
２３ ＡＮＤゲート
２４ リードモジュール調停回路
３０ ライト周期制御部（周期制御部）
３０Ｃ Ｉ／Ｏデータ同期部（データ同期部）
３１ ライト周期指定部
３２ ライト応答タイミング生成回路
３３ ＡＮＤゲート
３４ ライトモジュール調停回路
４０ キャッシュメモリ
４１ 第１キャッシュメモリ
４２ 第２キャッシュメモリ
９０ Ｉ／Ｏ装置
９１ 第１Ｉ／Ｏ装置
９２ 第２Ｉ／Ｏ装置
９３ 第３Ｉ／Ｏ装置
９４ 第４Ｉ／Ｏ装置
Claims (11)
- 汎用ＣＰＵによるデータアクセスと、Ｉ／Ｏ装置による制御周期が定められたデータアクセスとのいずれかが各期間で占有して行われるメモリと、
前記Ｉ／Ｏ装置による前記メモリへのデータアクセスに用いられるデータを一時的に格納するキャッシュメモリと、
前記汎用ＣＰＵによるデータアクセスの期間に割り込んで、前記Ｉ／Ｏ装置によるデータアクセスの対象となるデータを前記メモリから前記キャッシュメモリに読み込ませた後、前記Ｉ／Ｏ装置による前記制御周期の期間内に、データアクセスの対象となるデータを前記キャッシュメモリを介して前記Ｉ／Ｏ装置にアクセスさせる周期制御部とを有することを特徴とする
制御装置。 - 前記Ｉ／Ｏ装置は複数台存在するとともに、前記キャッシュメモリは前記Ｉ／Ｏ装置ごとの格納領域を有しており、
前記周期制御部は、各前記Ｉ／Ｏ装置による前記制御周期の期間内に、データアクセスの対象となるデータを前記キャッシュメモリを介して前記Ｉ／Ｏ装置にアクセスさせることを特徴とする
請求項１に記載の制御装置。 - 前記制御装置は、さらに、前記キャッシュメモリのデータを一時的に格納する第２キャッシュメモリを有しており、
前記周期制御部は、各前記Ｉ／Ｏ装置による前記制御周期の期間内に、データアクセスの対象となるデータを前記キャッシュメモリまたは前記第２キャッシュメモリを介して前記Ｉ／Ｏ装置にアクセスさせることを特徴とする
請求項２に記載の制御装置。 - 前記キャッシュメモリは、前記汎用ＣＰＵのデータアクセス用の第１領域と、前記汎用ＣＰＵよりも動作周波数が低い前記Ｉ／Ｏ装置のデータアクセス用の第２領域とを個別に有しており、
前記制御周期の期間内に前記周期制御部から出力される制御信号に従い、前記第１領域と前記第２領域との間でデータを移動することで、前記Ｉ／Ｏ装置と前記汎用ＣＰＵとのデータ移動を制御するデータ同期部を有することを特徴とする
請求項１に記載の制御装置。 - 前記Ｉ／Ｏ装置は複数台存在するとともに、前記キャッシュメモリには前記Ｉ／Ｏ装置ごとの格納領域が時分割で設定されており、
前記周期制御部は、各前記Ｉ／Ｏ装置による前記制御周期の期間内に、データアクセスの対象となるデータを前記キャッシュメモリを介して前記Ｉ／Ｏ装置にアクセスさせることを特徴とする
請求項１に記載の制御装置。 - 前記周期制御部は、データアクセスの対象となるデータを前記メモリから前記キャッシュメモリに読み込ませる旨の制御信号を前記制御周期の指示信号で指示された期間内に発行することを特徴とする
請求項１に記載の制御装置。 - 前記周期制御部は、データアクセスの対象となるデータを前記キャッシュメモリから読み込み可能状態であり、かつ、現在が前記制御周期の指示信号で指示された期間内であることを前記汎用ＣＰＵに通知する旨の制御信号を発行することを特徴とする
請求項１に記載の制御装置。 - 前記周期制御部は、レジスタインタフェースから値を設定されるレジスタを参照して、前記制御周期の指示信号を生成することを特徴とする
請求項６または請求項７に記載の制御装置。 - 前記周期制御部は、前記Ｉ／Ｏ装置からのデータアクセスの要求を受信してから、次のデータアクセスの要求を受信するまでのサイクルカウンタが計測したカウント値をもとに、前記制御周期の指示信号を生成することを特徴とする
請求項６または請求項７に記載の制御装置。 - 請求項１ないし請求項５のいずれか１項に記載の制御装置と、前記Ｉ／Ｏ装置とを有することを特徴とする
制御システム。 - 制御装置は、メモリと、キャッシュメモリと、周期制御部とを有しており、
前記メモリにおいて、汎用ＣＰＵによるデータアクセスと、Ｉ／Ｏ装置による制御周期が定められたデータアクセスとのいずれかが各期間で占有して行われ、
前記キャッシュメモリには、前記Ｉ／Ｏ装置による前記メモリへのデータアクセスに用いられるデータが一時的に格納され、
前記周期制御部は、前記汎用ＣＰＵによるデータアクセスの期間に割り込んで、前記Ｉ／Ｏ装置によるデータアクセスの対象となるデータを前記メモリから前記キャッシュメモリに読み込ませた後、前記Ｉ／Ｏ装置による前記制御周期の期間内に、データアクセスの対象となるデータを前記キャッシュメモリを介して前記Ｉ／Ｏ装置にアクセスさせることを特徴とする
制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021156111A JP7623917B2 (ja) | 2021-09-24 | 2021-09-24 | 制御装置、制御システム、および、制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021156111A JP7623917B2 (ja) | 2021-09-24 | 2021-09-24 | 制御装置、制御システム、および、制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023047160A JP2023047160A (ja) | 2023-04-05 |
| JP7623917B2 true JP7623917B2 (ja) | 2025-01-29 |
Family
ID=85778590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021156111A Active JP7623917B2 (ja) | 2021-09-24 | 2021-09-24 | 制御装置、制御システム、および、制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7623917B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004326633A (ja) | 2003-04-28 | 2004-11-18 | Hitachi Ltd | 階層型メモリシステム |
| JP2008112403A (ja) | 2006-10-31 | 2008-05-15 | Nec Corp | データ転送装置、データ転送方法、及びコンピュータ装置 |
| JP2009508179A (ja) | 2006-05-24 | 2009-02-26 | 株式会社ソニー・コンピュータエンタテインメント | ソフトウェアとハードウエアで同時にキャッシュフィルする方法と装置 |
| JP2013003058A (ja) | 2011-06-20 | 2013-01-07 | Toshiba Corp | 信号処理装置 |
| JP2017004430A (ja) | 2015-06-15 | 2017-01-05 | オリンパス株式会社 | データ転送装置およびデータ転送方法 |
-
2021
- 2021-09-24 JP JP2021156111A patent/JP7623917B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004326633A (ja) | 2003-04-28 | 2004-11-18 | Hitachi Ltd | 階層型メモリシステム |
| JP2009508179A (ja) | 2006-05-24 | 2009-02-26 | 株式会社ソニー・コンピュータエンタテインメント | ソフトウェアとハードウエアで同時にキャッシュフィルする方法と装置 |
| JP2008112403A (ja) | 2006-10-31 | 2008-05-15 | Nec Corp | データ転送装置、データ転送方法、及びコンピュータ装置 |
| JP2013003058A (ja) | 2011-06-20 | 2013-01-07 | Toshiba Corp | 信号処理装置 |
| JP2017004430A (ja) | 2015-06-15 | 2017-01-05 | オリンパス株式会社 | データ転送装置およびデータ転送方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023047160A (ja) | 2023-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102269504B1 (ko) | 자동차용 제어 장치 | |
| EP3561622A1 (en) | Integrated controller for motion control and motor control | |
| US5729714A (en) | Shared memory access method and apparatus with address translation | |
| JP2007508601A (ja) | ハブベースの記憶システムにおけるダイレクトメモリアクセス用の装置および方法 | |
| US8990497B2 (en) | Efficient memory management for parallel synchronous computing systems | |
| CN115729450A (zh) | 写入请求阈值化 | |
| JP7623917B2 (ja) | 制御装置、制御システム、および、制御方法 | |
| CN104040506B (zh) | 均衡使用共享的存储器系统的多个请求器的带宽 | |
| EP2801032B1 (en) | Bimodal functionality between coherent link and memory expansion | |
| KR102586768B1 (ko) | 컴퓨팅 시스템 및 그것의 동작방법 | |
| JP6240136B2 (ja) | Ｐｌｃシステム及びその動作方法 | |
| Liu et al. | Hippogriff: Efficiently moving data in heterogeneous computing systems | |
| CN107643997A (zh) | 一种扩展模块自动寻址的方法 | |
| JP7689096B2 (ja) | 制御装置及び制御システム | |
| CN100587678C (zh) | 外部设备访问装置和系统大规模集成电路 | |
| JP2012128627A (ja) | データ転送システム | |
| JP2010026592A (ja) | メモリデバイスおよびメモリデバイス制御装置 | |
| US10353839B2 (en) | Server system | |
| CN102347897B (zh) | 用于对外围数据进行数据交换的方法和子模块 | |
| CN101937408A (zh) | 集成电路系统、数据写入方法以及数据读出方法 | |
| CN113688063B (zh) | 一种在存储器中为数据分配存储地址的方法和设备 | |
| CN105378640B (zh) | 一种处理访问请求的方法及装置 | |
| JP4750620B2 (ja) | 階層型ストレージ装置のデータリード方法及びシステム | |
| JP2018063491A (ja) | 制御装置、制御方法及びプログラム | |
| JP6885801B2 (ja) | バンク方式のデュアルポートメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240815 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20241022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250117 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7623917 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |