JP7548709B2 - 半導体装置および計測処理システム - Google Patents

Description

本発明は、半導体装置および計測処理システムに関する。

半導体装置のひとつの分野として、センサ等から出力される計測値を収集する機能を有する半導体装置の分野がある。そのような分野の半導体装置は、センサ等から受け取った計測値を、当該計測値に基づいて所定の処理を実行する回路に供給する場合もある。その際、所定の処理を適切に実行するために、ノイズ等の外乱の影響が抑制された精度の高い計測値が求められる場合もある。一方、計測値の精度を向上させるひとつの方法として、多数の計測値に対して平均化処理を行う方法がある。これは、多数のサンプル値の平均値は真値に近づくという原則を用いたものである。また多数のサンプル値の平均をとることにより、ノイズの影響を低減させる効果も期待される。

計測値に対する平均化処理について開示した文献として、例えば特許文献１が知られている。特許文献１に開示された測定システムは、複数の測定装置と管理装置とが通信可能なように接続されている。測定装置は、検出回路のセンサを介して電力量を測定する。複数の測定装置に接続されるすべてのセンサを識別するセンサＩＤを管理装置から取得すると、取得したセンサＩＤによって特定されるセンサを含む検出回路を介して測定された電力量が管理装置に送信される。また、管理装置は制御部を備え、該制御部が通信機能を介して測定装置との通信を行う。さらに特許文献１に係る測定システムでは、測定用記憶部に記憶された測定データの平均値等の統計値を統計データとして記憶する統計用記憶部について記載されている。

図６は、平均化処理機能を有する比較例に係る半導体装置１００を示している。図６に示すように半導体装置１００は、ＣＰＵ２０、メモリ２１、ＡＤＣ（アナログデジタル変換回路）１４、切替設定部１５、切替部１６－２、およびバス２２を備えている。また、半導体装置１００の外部には、切替部１６－３、１６－４、１６－５、回路Ａ１、Ａ２、・・・、Ａｎ、Ｂ１、Ｃ１、Ｃ２が接続されている。

ＣＰＵ２０はソフトウェアによって複数の計測値の平均値（以下、「平均計測値」という場合がある）を算出する機能を備えている。メモリ２１は、ＣＰＵ２０によって算出された平均計測値を記憶する機能を有する。ＣＰＵ２０、メモリ２１、ＡＤＣ１４、切替設定部１５の各々は、バス２２によって相互に通信が可能となっている。

回路Ａ１、Ａ２、・・・、Ａｎ、Ｂ１、Ｃ１、Ｃ２は、各々独立した計測対象であり、各々独自の計測値を固有の周期で出力する。計測対象の各々の出力信号はアナログ信号である。切替部１６－２から１６－５によって切り替えられたアナログ信号の計測値は、ＡＤＣ１４によってデジタル信号に変換され、バス２２を介してＣＰＵ２０に取り込まれる。

切替部１６－２、１６－３、１６－４、１６－５（以下、総称する場合は「切替部１６」）は、複数の計測対象の接続を切り替える例えばセレクタである。切替部１６の各々は切替設定部１５によって制御され、所定のタイミングで計測値が１つずつＡＤＣ１４に入力される。切替設定部１５はＣＰＵの指示に基づいて切替部１６－２、１６－３、１６－４、１６－５を切り替え、ＡＤＣ１４に入力される計測対象を制御する。なお、切替部１６－２は半導体装置１００に内蔵され、切替部１６－３から１６－５は半導体装置１００の外部に設けられているが、機能は同じである。

半導体装置１００では、ＡＤＣ１４への入力を切り替えながら複数の計測対象を計測する手順をソフトウェアを用いて記述し、所定の周期で平均計測値を出力して複数のセンサの計測を実行している。一般に、センサが出力する計測値の定常的な変動（外乱を含まない変動）がそれほど大きくない場合であって、かつ、計測対象のさらなる精度改善が望めない場合は、計測回数を増やし、より多くの母数について平均化処理することでノイズの影響を低減し、平均計測値の精度を高めることができる。

特開２０１６－０９５６８３号公報

しかしながら、比較例に係る半導体装置１００において計測値の計測回数を増やして平均計測値の精度向上を図るに際しては、２つの課題がある。

１つめの課題は、ソフトウェアによる計測処理のために、ＣＰＵ、メモリ、バス等が占有され、計測処理中はＣＰＵが他の処理を実行できないという課題である。このＣＰＵおよびメモリが搭載された半導体装置は通常マイクロコンピュータであり、通信機能等のシステムとしてみた場合に計測処理よりも優先度が高い機能を備えている場合も多い。従って、なんらかの優先順位が高い処理が発生した場合、計測処理の停止を余儀なくされる場合もある。また、計測処理を停止させないように予め処理時間を割り当てるという方法も考えられるが、このような方法では計測可能な時間が減少してしまう。その結果、期待通りの計測回数が達成できないという結果になってしまう。

２つめの課題は、ソフトウェアによる計測の場合、１回の計測に要する時間がハードウェアの動作クロック複数分の時間を要するという課題である。計測に要する時間はソフトウェア処理によって律速され、例えばＡＤＣのサンプリング周波数ごとに計測するというようなことができない。また、平均化処理もソフトウェアによって実行されるが、平均化処理中は計測（計測データの取り込み）ができない。

以上のように、ソフトウェアによる計測処理の場合一般に計測回数が制限され、多数の母集団の平均効果を出すためには不十分な計測回数しか実現できないことが多い。一方、計測回数の少なさを補うため、計測回路の性能をより高めるという手段も考えられるが、その場合はコスト高を招くという問題が発生する。

本発明は、上記の事情を踏まえ、多数の計測値を平均処理して平均計測値を算出する構成を備えた半導体装置および計測処理システムにおいて、ソフトウェア処理する場合と比較して、より正確な平均計測値をより短時間で取得することが可能な半導体装置および計測処理システムを提供することを目的とする。

上記課題を解決するため、本発明に係る半導体装置は、複数の計測対象の各々から取得した計測値を切り替えて出力する切替部から出力される前記複数の計測対象の各々の複数の観測値についての平均値である平均計測値を算出する平均処理部と、予め定められた間隔のタイミング信号であるタイマ信号を生成するタイマと、前記タイマ信号および前記複数の計測対象についての計測順序および計測回数を設定する計測シーケンスに従って前記計測対象ごとの平均計測値が算出されるように前記切替部および前記平均処理部を制御する制御部と、を含むものである。

上記課題を解決するため、本発明に係る計測処理システムは、複数の計測対象の各々から取得した計測値を切り替えて出力する切替部と、前記切替部から出力される前記複数の計測対象の各々の複数の観測値についての平均値である平均計測値を算出する平均処理部、予め定められた間隔のタイミング信号であるタイマ信号を生成するタイマ、前記タイマ信号および前記複数の計測対象についての計測順序および計測回数を設定する計測シーケンスに従って前記計測対象ごとの平均計測値が算出されるように前記切替部および前記平均処理部を制御する制御部、および前記平均処理部が算出した複数の計測対象の平均計測値を各々の計測対象に対応した外部回路に通信機能を介して供給するＣＰＵを備えたマイクロコンピュータと、を含むものである。

本発明によれば、多数の計測値を平均処理して平均計測値を算出する構成を備えた半導体装置および計測処理システムにおいて、ソフトウェア処理する場合と比較して、より正確な平均計測値をより短時間で取得することが可能な半導体装置および計測処理システムを提供することが可能となる、という効果を奏する。

第１の実施の形態に係る、（ａ）は半導体装置の構成の一例を示すブロック図、（ｂ）は平均処理部の構成の一例を示すブロック図である。 第１の実施の形態に係る半導体装置の、（ａ）平均処理ｉにおけるタイマ信号ＴＩＭ１とＴＩＭ２の関係を示すタイミングチャート、（ｂ）は計測シーケンス内における切替タイミング、計測タイミングの配置を示すタイミングチャート、（ｃ）は計測シーケンスの一例を示す概念図である。 第２の実施の形態に係る半導体装置および計測処理システムの構成の一例を示すブロック図である。 第３の実施の形態に係る半導体装置および計測処理システムの構成の一例を示すブロック図である。 第４の実施の形態に係る半導体装置および計測処理システムの構成の一例を示すブロック図である。 比較例に係る半導体装置の構成を示すブロック図である。

以下、図面を参照し、本発明の実施の形態について詳細に説明する。

[第１の実施の形態]
図１および図２を参照して、本実施の形態に係る半導体装置１０について説明する。半導体装置１０では、回路Ａ、回路Ｂの２つの計測対象の計測を実行する形態を例示している。なお、本実施の形態に係る計測対象の計測値は、回路の特性（例えば、電圧、電流等）に限られず、温度、圧力等センサ出力一般に適用することが可能である。

図１を参照して、半導体装置１０の構成について説明する。図１（ａ）に示すように、半導体装置１０は、平均処理部１１、制御部１２、タイマ１３、およびＡＤＣ１４を備えている。半導体装置１０は、外部に切替部１６－１を備えている。切替部１６－１は例えばセレクタあるいはスイッチによって構成され、計測対象を回路Ａとするか回路Ｂとするかを切り替える。

ＡＤＣ１４は、切替部１６－１から送られた回路Ａまたは回路Ｂからのアナログ計測値Ｓａをデジタル計測値Ｓｄに変換して平均処理部１１に送る。

平均処理部１１は、ＡＤＣ１４から順次入力される計測対象からの複数の計測値の平均値を算出し、平均計測値を出力部（図示省略）から出力する。なお、本発明に係る半導体装置では、ＡＤＣ１４を介することなく、デジタル計測値Ｓｄを平均処理部１１に直接入力して平均化処理を実行するように構成してもよい。この場合、例えば計測対象がデジタル計測値Ｓｄを出力する。

制御部１２は、平均処理部１１における動作タイミングを制御し、またこの動作タイミングに連動させて切替部１６－１の切替タイミングを制御する。上記比較例に係る半導体装置１００では、ソフトウェアに従ってＣＰＵ２０が逐一切替を実行していく必要があったが、半導体装置１０では、制御部１２がＡＤＣ１４の動作と連動させ、各切替に要する時間（例えば、計測対象であるアナログ回路の内部状態の収束時間等）を考慮したタイミング（図２（ｂ）＜２＞に示す切替タイミングｔｓｅｔ）に従って切替部１６－１を制御することにより切替を実行していく。

すなわち、切替部１６－１における切替タイミングは、各計測対象の切替におけるセトリングタイム等を考慮して、あるいは切替部１６－１の切替特性等を考慮して、制御部１２に組み込まれたソフトウェアによって設定される。なお、本実施の形態では制御部１２による制御を切替部１６－１の切替制御を例にとって説明しているが、切替でない外部回路の制御を行うように構成してもよい。本実施の形態に係る制御部１２は、タイマ１３からの２つのタイマ信号ＴＩＭ１、ＴＩＭ２に従い、制御信号Ｃｖによって平均処理部１１を制御し、制御信号ＣａによってＡＤＣ１４を制御し、制御信号Ｃｓによって切替部１６－１を制御する。

タイマ１３は、制御部１２が各部位を制御するための制御信号の生成に用いるタイミング信号であるタイマ信号を生成する。上記のようにタイマ信号には、タイマ信号ＴＩＭ１、ＴＩＭ２の２種類があり、タイマ信号ＴＩＭ１とＴＩＭ２とは同期し、タイマ信号ＴＩＭ２のタイミング間隔はタイマ信号ＴＩＭ１のタイミング間隔よりも狭くされている。タイマ１３は一旦起動されると、その後ソフトウェアによる制御等がなくともタイマ信号ＴＩＭ１、ＴＩＭ２を出力し続ける。なお、タイマ信号は必ずしもＴＩＭ１、ＴＩＭ２の２つに分ける必要はなく、１つのタイマ信号を用いるように構成してもよい。この場合のタイマ信号としては、タイマ信号ＴＩＭ２を用いる。

図１（ｂ）を参照して、平均処理部１１の構成について説明する。図１（ｂ）に示すように、平均処理部１１は、平均化回路３２と、複数の記憶回路３１－１、３１－２、・・・３１－ｎ（以下、総称する場合は「記憶回路３１」）を備えている。記憶回路３１は、ＡＤＣ１４から送られた計測値を一時的に記憶させる記憶回路（バッファメモリ）であり、複数の計測対象ごとにひとつの記憶回路３１が割り当てられる。本実施の形態では計測対象が２つなので、複数（図１（ｂ）ではｎ個の場合を例示）の記憶回路３１のうちの２つの記憶回路３１を用いる（あるいは２つの記憶回路３１を備えている）。記憶回路３１の具体例は、例えばメモリであるが、メモリの代わりに積分回路を用いてもよい。

平均化回路３２は、記憶回路３１から送られた計測対象ごとの計測値について平均化処理を実行し、平均計測値を算出して出力する。

次に、図２を参照して、半導体装置１０で実行される平均化処理の詳細について説明する。図２（ａ）は当該平均化処理におけるタイマ信号ＴＩＭ１、ＴＩＭ２の関係を示しており、図２（ｂ）はタイマ信号ＴＩＭ２によって制御される切替、計測のタイミング関係を示しており、図２（ｃ）は計測シーケンスの一例を示している。

本実施の形態に係る平均化処理は、図２（ａ）＜１＞に示すように、タイマ信号ＴＩＭ１のタイミング間隔で規定された連続する平均処理１、２、３、４、・・・（以下、「平均処理ｉ」という場合がある）から成り立っている。そして、平均処理部１１はタイマ信号ＴＩＭ１で規定されるタイミングごとに、すなわち図２（ａ）＜２＞に示す時刻ｔ０、ｔ１、ｔ２、ｔ３、ｔ４、・・・ごとに各計測対象の平均計測値を出力する。

図２（ａ）＜３＞は、各平均処理ｉの内部処理を示している。図２（ａ）＜３＞に示すように、各平均処理ｉは、計測期間Ｔｍおよび予備期間Ｔｗから構成されている。計測期間Ｔｍは、複数の計測対象の計測（ＡＤＣ１４からのデジタル計測データの取り込み）を実行する期間である。予備期間Ｔｗは、計測期間Ｔｍ間に設けられた何も実行しない期間である。なお、予備期間Ｔｗは必須のものではなく、例えば平均化処理を速めたいような場合は省略してもよい。

ここで、本実施の形態に係る半導体装置１０では、各平均処理ｉにおける処理は計測シーケンスに従って実行される。計測シーケンスは各計測対象に対する計測順序、計測回数を設定するためのテーブルであり、本実施の形態では制御部１２において作成される。図２（ｃ）は、計測シーケンスの一例を示している。計測シーケンスの時間的な長さは、計測期間Ｔｍとされる。図２（ｃ）では、回路Ａについて１０回、回路Ｂについて６回計測する場合を例示している。また、計測順序については、なるべく回路Ａと回路Ｂとが交互に計測されるように設定している。これは、計測タイミングにおける各計測対象の計測値の変動を極力抑えるためである。

図２（ｂ）は、タイマ信号ＴＩＭ２によって制御される切替、計測タイミングを示している。図２（ｂ）＜１＞は、図２（ｃ）に示した計測シーケンスである。本実施の形態では、計測シーケンスに含まれる各計測対象（回路Ａ、回路Ｂ）に対して、切替タイミングｔｓｅｔ、計測タイミングｔｍｅｓを設定する。切替タイミングｔｓｅｔは制御信号Ｃｓによって送られる、切替部１６－１の切替タイミングであり、計測タイミングｔｍｅｓは制御信号Ｃｖ、Ｃａによって送られる、平均処理部１１がＡＤＣ１４からの計測値を取り込むタイミングである。図２（ｂ）＜２＞に示すように、切替タイミングｔｓｅｔと計測タイミングｔｍｅｓとの間にはタイムラグ（図２（ｂ）＜２＞の例では、タイマ信号ＴＩＭ２の２パルス分のタイムラグ）が設けられている。このタイムラグは、切替部１６－１が切替タイミングｔｓｅｔを受け取った後安定化するまでの時間、計測対象の計測値が安定化するまでの時間等を勘案して設定される。本実施の形態では、切替タイミングｔｓｅｔと計測タイミングｔｍｅｓとの間のタイムラグは固定値とされているが、タイムラグの値は制御部１２において使用されるソフトウェアで任意の値に設定が可能である。

以上詳述したように、本実施の形態に係る半導体装置１０では、切替部１６、ＡＤＣ１４、平均処理部１１における各処理が予め設定した計測シーケンスに従い、予め設定したタイマ信号に基づいてハードウェアによる自立処理によって実行される。この際計測シーケンスは、制御部１２においてソフトウェアにより設定可能となっており、計測対象の計測順序、計測回数等について柔軟に設定可能とされている。また、タイマ信号はタイマ１３によって自律的に生成され、例えば制御部１２から停止信号が送出されない限り一定の処理タイミングを供給し続ける。この処理タイミングは、切替部１６、ＡＤＣ１４、平均処理部１１、制御部１２の各々の処理時間を勘案して、最短時間での処理が実行されるように設定されている。タイマ１３におけるタイマ信号のタイミング間隔等もソフトウェアで柔軟に設定が可能である。

さらに、本実施の形態に係る半導体装置１０では、平均処理ｉを実行する区間を設定し、平均計測値を出力するタイミングを規定するタイマ信号ＴＩＭ１と、計測シーケンス内の切替タイミングｔｓｅｔ、計測タイミングｔｍｅｓを規定する２つのタイマ信号を用いている。このことにより制御部１２による切替部１６－１、ＡＤＣ１４、平均処理部１１の各部における処理が簡素化されるので、制御部１２の負荷が軽減される。

［第２の実施の形態］
図３を参照して、本実施の形態に係る半導体装置および計測処理システムについて説明する。図３に示すように、本実施の形態に係る計測処理システムは、半導体装置１０Ａ、および切替部１６－３、１６－４、１６－５を含んで構成されている。また、図３に示すように、半導体装置１０Ａは、平均処理部１１、制御部１２、タイマ１３、ＡＤＣ１４、切替設定部１５、切替部１６－２、ＣＰＵ２０、およびメモリ２１を含んで構成されている。また、半導体装置１０Ａは、外部に切替部１６－３、１６－４、１６－５を備えている。半導体装置１０Ａの計測対象は、回路Ａ１、Ａ２、・・・、Ａｎ、回路Ｂ１、回路Ｃ１、Ｃ２である。

平均処理部１１、制御部１２、タイマ１３、およびＡＤＣ１４の機能は上記第１の実施の形態と同様なので詳細な説明を省略する。本実施の形態に係る半導体装置１０Ａでは、上記半導体装置１０に対して、切替設定部１５、切替部１６－２、ＣＰＵ２０、メモリ２１、およびバス２２が追加されている。

切替部１６－２は、ＡＤＣ１４入力の直近に設けられた切替部であり、半導体装置１０Ａに標準的に装備されている。このように、切替部は外部のみならず内部に設けてもよい。半導体装置１０Ａでは、計測対象が（ｎ＋３）個で、これらの計測対象を４個の切替部で制御することになるので、切替が煩雑になる。そこで本実施の形態では、各切替部の切替を制御する専用の切替設定部１５を設けている。切替設定部１５は、制御部１２の指示に基づき、ＡＤＣ１４に入力される計測対象の計測値を１つずつ切り替える。

本実施の形態に係る半導体装置１０Ａにおいても、制御部１２、平均処理部１１、ＡＤＣ１４、切替設定部１５はタイマ１３が生成するタイマ信号ＴＩＭ１、ＴＩＭ２に従って動作し、制御部１２において設定される計測シーケンスに従って平均処理ｉが実行される。

ＣＰＵ２０は、例えば平均処理部１１からバス２２経由で受け取った各平均計測値を、当該平均計測値を用いて所定の処理を実行する外部の機能部に通信機能（図示省略）を介して供給する。メモリ２１は、例えば、平均処理部１１が算出した平均計測値を記憶する。

半導体装置１０Ａでも、上記半導体装置１０同様、ＡＤＣ１４から送られてくる各計測対象の計測値に対して指定されたサンプル数の平均化処理を実行する。また、平均化処理は、計測シーケンスに基づいて各計測対象の計測回数、計測順序が個別に設定される。

例えば、図３に示す回路Ａ１、回路Ａ２（以下、「回路Ａ１」等を「Ａ１」等と表記する）の計測値を交互に計測して平均化処理する場合、計測シーケンスを例えば、＜Ａ１、Ａ２、Ａ１、Ａ２、・・・・、Ａ１、Ａ２＞として、計測対象の順序、回数を規定する。この場合の計測シーケンスにおける繰り返し周期は（Ａ１、Ａ２）である。Ａ１、Ａ２の各々の計測値はＡＤＣ１４に順次交互に取り込まれ、記憶回路３１（図１（ｂ）参照）に割り振られ、個別に平均計測値が算出される。上記計測シーケンスではＡ１、Ａ２を交互に配置する形態を例示したが、この配置に制限はなく、Ａ１、Ａ２を各々連続して配置してもよい。また、計測対象の数も２つに限られず、任意の数としてよいし、計測対象の数に応じて切替部１６も必要な数だけ設けてよい。また、（Ａ１、Ａ２）の単位で繰り返す必要もなく、Ａ１、Ａ２の各々の計測回数に応じて異なる数配置してもよい。

さらに、本実施の形態では、ある回路の計測値を他の回路の出力によって制御する場合にも適用される。例えばある回路の計測値をパラメータとして値を変えたいような場合であり、このような場合は他の回路である回路の計測値を変更する。ここでいう計測値の変更には、例えば計測対象の回路のゲインを変えるような場合も含まれる。図３に示す回路では、例えば、Ａ１は切替部１６－４の出力であるＢ１またはＣ１によって計測値が変更され、Ａ２は切替部１６－５の出力であるＣ１またはＣ２によって計測値が変更される。
このような場合にも、切替部１６－４、または切替部１６－５の設定により計測することが可能である。

ここで、以下、例えばＢ１によって値が変更されたＡ１をＡ１（Ｂ１）のように表現する。この場合、計測シーケンスは、例えば、＜Ａ１（Ｂ１）、Ａ２、Ａ１（Ｃ１）、Ａ２、Ａ１（Ｂ１）、Ａ２、Ａ１（Ｃ１）、Ａ２、・・・、Ａ１（Ｂ１）、Ａ２、Ａ１（Ｃ１）、Ａ２＞のように設定する。この場合の計測シーケンスにおける繰り返し周期は、（Ａ１（Ｂ１）、Ａ２、Ａ１（Ｃ１）、Ａ２）である。このことにより、Ａ１（Ｂ１）、Ａ２、Ａ１（Ｃ１）についてサンプル数を指定して、各々の平均計測値を取得することができる。なお、必ずしも（Ａ１（Ｂ１）、Ａ２、Ａ１（Ｃ１）、Ａ２）の周期で繰り返す必要がないことは上述のとおりである。

より具体的には、Ａ１（Ｂ１）、Ａ２、Ａ１（Ｃ１）の各々について連続して計測し、かつ各々異なるサンプル数で平均計測値を算出してもよい。例えば、Ａ１（Ｂ１）、Ａ１（Ｃ１）、Ａ２の計測条件について以下のように設定する。
Ａ１（Ｂ１）：連続計測数＝２、サンプル数＝４。
Ａ１（Ｃ１）：連続計測数＝３、サンプル数＝１０。
Ａ２：連続計測数＝１、サンプル数＝６。
この場合の計測シーケンスは、以下のようになる。
＜Ａ１（Ｂ１）、Ａ１（Ｂ１）、Ａ１（Ｃ１）、Ａ１（Ｃ１）、Ａ１（Ｃ１）、Ａ２、Ａ１（Ｂ１）、Ａ１（Ｂ１）、Ａ１（Ｃ１）、Ａ１（Ｃ１）、Ａ１（Ｃ１）、Ａ２、Ａ１（Ｃ１）、Ａ１（Ｃ１）、Ａ１（Ｃ１）、Ａ２、Ａ１（Ｃ１）、Ａ２、Ａ２、Ａ２＞
上記計測シーケンスは、制御部１２におけるソフトウェアによって設定される。

以上詳述したように、本実施の形態に係る半導体装置１０Ａによれば、外部のみならず内部にも切替部１６を設けた形態において、多数の計測値を平均処理して平均計測値を算出する構成を備えた半導体装置および計測処理システムにおいて、ソフトウェア処理する場合と比較して、より正確な平均計測値をより短時間で取得することが可能となる。また、本実施の形態に係る半導体装置１０ＡによればＣＰＵ２０とは独立したハードウェアが平均化処理を実行するため、上記比較例に係る半導体装置１００と比較して、ＣＰＵ２０におけるソフトウェア処理の負荷が軽減される。そのため、ＣＰＵ２０は他のソフトウェア処理を取り込むことも可能になる。あるいは、負荷が軽減された結果ＣＰＵ２０の動作速度を低減することも可能となるとともに、プログラム、データのためのメモリ容量の低減も可能となる。

[第３の実施の形態]
図４を参照して、本実施の形態に係る半導体装置および計測処理システムについて説明する。図４に示すように、本実施の形態に係る計測システムは、半導体装置１０Ｂ、切替部１６－３、１６－４、１６－５、１６－７を含んで構成されている。また、図４に示すように、半導体装置１０Ｂは、図３に示す半導体装置１０Ａに、ＤＡＣ（デジタルアナログ変換回路）制御部２３、ＤＡＣ２４、および切替部１６－６を付加した形態である。従って、半導体装置１０Ａと同様の構成には同じ符号を付して、詳細な説明を省略する。半導体装置１０Ｂでは、さらに外部に切替部１６－７が接続されている。なお、ＤＡＣ制御部２３、ＤＡＣ２４、および切替部１６－６、１６－７は、本発明に係る「変更設定部」の一例である。

ＤＡＣ制御部２３、ＤＡＣ２４、および切替部１６－６、１６－７はアナログ信号によって外部の回路（計測対象）の計測値を変更する機能を有する。すなわち、半導体装置１０Ｂは、外部の回路を内部の回路によって制御する構成を備えている。例えば、図４において、Ｂ１、Ｃ１は切替部１６－７を切り替えることによって、半導体装置１０Ｂからの出力によって制御することができる。

ここで、計測対象となる回路においては、計測の結果に応じて回路に供給する信号の値を変更する必要が発生する場合がある。また、回路の計測項目の種類に合わせて回路に供給する信号の値を変えたい場合もある。本実施の形態に係る半導体装置１０Ｂは、ＤＡＣ制御部２３、ＤＡＣ２４、および切替部１６－６を備えることによって、このような機能を標準的に装備することが可能となっている。

ＤＡＣ制御部２３は、制御部１２の指示に基づいてＤＡＣ２４を制御する機能を有する。ＤＡＣ制御部２３は、制御部１２の指示に基づいて、外部の回路（図４の例では、Ｂ１、Ｃ１）を制御するデジタル信号を生成する。外部の回路を制御するデジタル信号は、ＤＡＣ制御部２３が半導体装置１０Ｂの外部から取り込むように構成してもよい。

ＤＡＣ２４は、ＤＡＣ制御部２３から受け取ったデジタル信号をアナログ信号に変換する。切替部１６－６、１６－７は、ＤＡＣ２４からのアナログ信号を供給する回路（Ｂ１、Ｃ１）を切り替える。

図４に示すように、ＤＡＣ制御部２３、ＤＡＣ２４には制御部１２から制御信号が入力され、ＤＡＣ制御部２３によって制御される。ＤＡＣ制御部２３、ＤＡＣ２４、切替部１６－６、１６－７における処理も、図１に示すタイマ信号ＴＩＭ１、ＴＩＭ２から供給されるタイミング信号に基づいて実行される。また、ＤＡＣ２４から供給されるアナログ信号の順序、回数も図２（ｃ）に示す計測シーケンスに組み込まれて設定される。

［第４の実施の形態］
図５を参照して、本実施の形態に係る半導体装置および計測処理システムについて説明する。図５（ａ）に示すように、本実施の形態に係る計測システムは、半導体装置１０Ｃ、切替部１６－１を含んで構成されている。また、図５（ａ）に示すように、半導体装置１０Ｃは、図１に示す半導体装置１０に、タイマ１３から制御部１２に入力されるＡＤＣ用タイマ信号ＴＩＭＡ、制御部１２からタイマ１３に入力されるタイマ制御信号Ｔｃを追加した形態である。従って、半導体装置１０と同様の構成には同じ符号を付して、詳細な説明を省略する。

本実施の形態に係るＡＤＣ用タイマ信号ＴＩＭＡは、計測タイミングｔｍｅｓから切替タイミングｔｓｅｔまでの期間を設定する信号である。一方、タイマ制御信号Ｔｃは、タイマ信号ＴＩＭ２およびＡＤＣ用タイマ信号ＴＩＭＡを発生させるタイマの起動トリガを発生する信号である。

ここで、上記第１の実施の形態においては、切替タイミングｔｓｅｔから計測タイミングｔｍｅｓまでの期間であるタイムラグは固定値とされていた。第１の実施の形態においては、このタイムラグが、切替部１６－１が切替タイミングｔｓｅｔを受け取った後安定化するまでの時間を勘案するとともに、計測対象としての回路Ａ、回路Ｂの各々について計測対象の計測値が安定化するまでの時間等も勘案して設定されていた。しかしながら、計測処理システム等の特性に応じて、このタイムラグをより柔軟に設定することが求められる場合もある。本実施の形態は、このようなシステムに対応可能な構成となっている。

図５（ｂ）を参照して、半導体装置１０Ｃの作用についてより詳細に説明する。図５（ｂ）＜１＞は、図２（ｃ）に示す計測シーケンスと同じものであり、計測期間Ｔｍを周期としている。また切替タイミングｔｓｅｔから計測タイミングｔｍｅｓまでのタイムラグはタイマＴＩＭ２で設定され、計測タイミングｔｍｅｓから切替タイミングｔｓｅｔまでの期間はＡＤＣ用タイマ信号ＴＩＭＡで設定される。ここで、半導体装置１０Ｃでは、タイマ信号ＴＩＭ２およびＡＤＣ用タイマ信号ＴＩＭＡを発生させるタイマ（図示省略）は、当該タイマを起動させるトリガ信号が入力されると、予め定められた時間オンとなった（計時した後）後、自動的にオフになるタイマとなっている。本実施の形態では、タイマ信号ＴＩＭ２の計時時間とＡＤＣ用タイマ信号ＴＩＭＡの計時時間とは異なる時間とされているが、同じ時間であってもよい。

タイマ制御信号Ｔｃは、タイマ信号ＴＩＭ２およびＡＤＣ用タイマ信号ＴＩＭＡを発生させるタイマの起動トリガを発生する信号としての機能を有する。すなわち、図５（ｂ）＜１＞に示す最初の回路Ａの計測において、タイマ制御信号Ｔｃは、時刻ｔ１、ｔ２、ｔ３の各々において１つずつパルスを発生している。そして、時刻ｔ１におけるパルスを起動トリガとしてタイマ信号ＴＩＭ２のタイマが起動して切替タイミングｔｓｅｔを規定し、タイマ信号ＴＩＭ２のタイマは予め定められた計時時間の後にオフする。この際のタイマ信号ＴＩＭ２が制御部１２に送信される。このタイマ信号ＴＩＭ２のタイマがオフしたタイミングが計測タイミングｔｍｅｓとなり、回路Ａの計測が実行される。

一方制御部１２はこのタイマ信号ＴＩＭ２用のタイマのオフを検知し、検知したことをタイマ１３に送信する。この検知信号に基づいてタイマ１３は、ＡＤＣ用タイマ信号のタイマを起動させる起動トリガを時刻ｔ２において発出する。時刻ｔ２におけるパルスを起動トリガとしてＡＤＣ用タイマ信号ＴＩＭＡのタイマは予め定められた時間計時した後オフする。この際のＡＤＣ用タイマ信号ＴＩＭＡが制御部１２に送信される。このＡＤＣ用タイマ信号ＴＩＭＡのタイマの計時時間によって、計測タイミングｔｍｅｓから切替タイミングｔｓｅｔまでの期間が規定される。制御部１２はこのＡＤＣ用タイマ信号ＴＩＭＡのタイマのオフを検知し、検知したことをタイマ１３に送信する。この検知信号が時刻ｔ３におけるタイマ制御信号Ｔｃのパルスとなり、当該パルスを起動トリガとしてタイマ信号ＴＩＭ２が起動し、以下同様の動作によって、続く回路Ｂの計測が実行される。

ここで、本実施の形態では、回路Ｂに対する切替タイミングｔｓｅｔから計測タイミングｔｍｅｓまでの期間は回路Ａに対する切替タイミングｔｓｅｔから計測タイミングｔｍｅｓまでの期間と同じ期間とされているが、回路Ａとは異なる期間であってもよい。この際、タイマ制御信号Ｔｃに基づいてタイマ信号ＴＩＭ２を発生させるタイマの設定を変更することでタイマ信号ＴＩＭ２の計時時間を変更してもよいし、タイマ信号ＴＩＭ２の計時時間の異なるタイマ信号を発生させるタイマ（図示省略）をさらに設け、該タイマを起動させてもよい。また、回路Ｂに対する計測タイミングｔｍｅｓから切替タイミングｔｓｅｔまでの期間に関しても同様である。

さらに、本実施の形態は、第２の実施の形態のように複数の切替部を有する場合においても適用可能である。この際、切替タイミングｔｓｅｔから計測タイミングｔｍｅｓまでの期間を設定するタイマ及び計測タイミングｔｍｅｓから切替タイミングｔｓｅｔまでの期間を設定するタイマを、切替部や計測対象としての回路の数に応じてさらに設けた構成とすることも可能である。

以上のように、本実施の形態に係る半導体装置および計測処理システムによれば、切替タイミングｔｓｅｔから計測タイミングｔｍｅｓまでの期間を測定対象等に応じて、柔軟に設定できるという効果を奏する。

１０、１０Ａ、１０Ｂ、１０Ｃ、１００ 半導体装置
１１ 平均処理部
１２ 制御部
１３ タイマ
１４ ＡＤＣ
１５ 切替設定部
１６、１６－１～から１６－７ 切替部
２０ ＣＰＵ
２１ メモリ
２２ バス
２３ ＤＡＣ制御部
２４ ＤＡＣ
３１、３１－１、３１－２、・・・、３１－ｎ 記憶回路
３２ 平均化回路
Ｃｖ、Ｃａ、Ｃｓ 制御信号
Ｓａ アナログ計測値
Ｓｄ デジタル計測値
ＴＩＭ１、ＴＩＭ２ タイマ信号
Ｔｍ 計測期間
Ｔｗ 予備期間
ｔｓｅｔ 切替タイミング
ｔｍｅｓ 計測タイミング
ＴＩＭＡ ＡＤＣ用タイマ信号
Ｔｃ タイマ制御信号

Claims (8)

1. 複数の計測対象の各々から取得した計測値を切り替えて出力する切替部から出力される前記複数の計測対象の各々の複数の観測値についての平均値である平均計測値を算出する平均処理部と、
   予め定められた間隔のタイミング信号であるタイマ信号を生成するタイマと、
   前記タイマ信号および前記複数の計測対象についての計測順序および計測回数を設定する計測シーケンスに従って前記計測対象ごとの平均計測値が算出されるように前記切替部および前記平均処理部を制御する制御部と、を含み、
   前記タイマは予め定められたタイミング信号である第１のタイマ信号、および前記第１のタイマ信号に同期しタイミング間隔が前記第１のタイマ信号のタイミング間隔よりも狭いタイミング信号である第２のタイマ信号を生成し、
   前記第１のタイマ信号は、前記平均処理部が前記平均計測値を出力するタイミングを規定することを含み、
   前記第２のタイマ信号は、前記切替部の切替タイミングと、前記複数の計測対象の各々から取得した計測値を取り込むタイミングとを設定することを含み、
   前記制御部は、前記第１のタイマ信号によって前記平均計測値を出力する区間を設定し、前記第２のタイマ信号によって前記計測シーケンス内における前記切替部の切替タイミングおよび前記複数の計測対象の各々から取得した計測値を取り込むタイミングを設定し、
   前記平均処理部は、前記第１のタイマ信号で規定されるタイミングごとに前記平均計測値を出力する、
   半導体装置。
2. 前記制御部は、前記計測シーケンスを繰り返し実行するように前記切替部および前記平均処理部を制御するとともに、前記計測シーケンスごとに複数の前記平均計測値が出力されるように前記平均処理部を制御する
   請求項１に記載の半導体装置。
3. 前記切替部が取得する計測値がアナログ計測値であり、
   前記平均処理部は複数のデジタル計測値についての前記平均計測値を算出し、
   前記切替部と前記平均処理部との間にアナログデジタル変換部をさらに含み、
   前記制御部は前記タイマ信号に従って前記アナログデジタル変換部をさらに制御する
   請求項１または請求項２に記載の半導体装置。
4. 前記複数の計測対象の少なくとも１つの計測対象から出力される計測値を変更する変更設定部をさらに含む
   請求項１から請求項３のいずれか１項に記載の半導体装置。
5. 外部との通信機能を備えたＣＰＵをさらに含み、
   前記ＣＰＵは、前記平均処理部が算出した複数の計測対象の平均計測値を各々の計測対象に対応した外部回路に前記通信機能を介して供給する
   請求項１から請求項４のいずれか１項に記載の半導体装置。
6. 前記切替部の切替タイミングと前記計測値を取り込むタイミングとの間には、前記第２のタイマ信号の２パルス分のタイムラグが設けられ、
   前記タイムラグは、前記切替部が前記切替タイミングを受け取った後安定化するまでの時間と、前記複数の計測対象の各々の複数の観測値が安定化するまでの時間との何れかを勘案して設定される、請求項１に記載の半導体装置。
7. 複数の計測対象の各々から取得した計測値を切り替えて出力する切替部と、
   前記切替部から出力される前記複数の計測対象の各々の複数の観測値についての平均値である平均計測値を算出する平均処理部、予め定められた間隔のタイミング信号であるタイマ信号を生成するタイマ、前記タイマ信号および前記複数の計測対象についての計測順序および計測回数を設定する計測シーケンスに従って前記計測対象ごとの平均計測値が算出されるように前記切替部および前記平均処理部を制御する制御部、および前記平均処理部が算出した複数の計測対象の平均計測値を各々の計測対象に対応した外部回路に通信機能を介して供給するＣＰＵを備えたマイクロコンピュータと、を含み、
   前記タイマは予め定められたタイミング信号である第１のタイマ信号、および前記第１のタイマ信号に同期しタイミング間隔が前記第１のタイマ信号のタイミング間隔よりも狭いタイミング信号である第２のタイマ信号を生成し、
   前記第１のタイマ信号は、前記平均処理部が前記平均計測値を出力するタイミングを規定することを含み、
   前記第２のタイマ信号は、前記切替部の切替タイミングと、前記複数の計測対象の各々から取得した計測値を取り込むタイミングとを設定することを含み、
   前記制御部は、前記第１のタイマ信号によって前記平均計測値を出力する区間を設定し、前記第２のタイマ信号によって前記計測シーケンス内における前記切替部の切替タイミングおよび前記複数の計測対象の各々から取得した計測値を取り込むタイミングを設定し、
   前記平均処理部は、前記第１のタイマ信号で規定されるタイミングごとに前記平均計測値を出力する、
   計測処理システム。
8. 前記切替部の切替タイミングと前記計測値を取り込むタイミングとの間には、前記第２のタイマ信号の２パルス分のタイムラグが設けられ、
   前記タイムラグは、前記切替部が前記切替タイミングを受け取った後安定化するまでの時間と、前記複数の計測対象の各々の複数の観測値が安定化するまでの時間との何れかを勘案して設定される、請求項７に記載の計測処理システム。