JP7540291B2 - Power switching element driver - Google Patents
Power switching element driver Download PDFInfo
- Publication number
- JP7540291B2 JP7540291B2 JP2020176873A JP2020176873A JP7540291B2 JP 7540291 B2 JP7540291 B2 JP 7540291B2 JP 2020176873 A JP2020176873 A JP 2020176873A JP 2020176873 A JP2020176873 A JP 2020176873A JP 7540291 B2 JP7540291 B2 JP 7540291B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- power switching
- turn
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 23
- 230000008859 change Effects 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 12
- 230000000694 effects Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000001629 suppression Effects 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 230000007704 transition Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 6
- 238000007667 floating Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- -1 silicon carbide compound Chemical class 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
この発明は、電力変換装置等に好適なパワースイッチング素子の駆動装置に関する。 This invention relates to a power switching element driver suitable for power conversion devices, etc.
インバータ等の電力変換装置では、駆動装置によりパワースイッチング素子のON/OFF駆動を行い、このパワースイッチング素子により直流入力電力のスイッチングを行って交流電力を発生する。 In a power conversion device such as an inverter, a drive device drives a power switching element to turn on and off, and this power switching element switches the DC input power to generate AC power.
ここで、パワースイッチング素子がターンオフする際はパワースイッチング素子に流れる電流が急峻に変化する。このため、パワースイッチング素子のターンオフ時に過大なサージ電圧が発生し、パワースイッチング素子を破壊に至らしめる可能性がある。そこで、パワースイッチング素子を駆動する駆動装置では、アクティブゲート制御が行われる場合がある。 Here, when the power switching element is turned off, the current flowing through the power switching element changes abruptly. This can cause an excessive surge voltage to occur when the power switching element is turned off, which can lead to the destruction of the power switching element. For this reason, active gate control is sometimes used in the drive device that drives the power switching element.
例えばパワースイッチング素子としてMOSFET(Metal Oxide Semiconductor Field Effect Transistor;金属-酸化膜-半導体構造の電界効果トランジスタ)を備えた電力変換装置の場合、その駆動装置は、MOSFETをターンオフさせるゲート電圧波形を発生する過程において、MOSFETのゲートに接続された入力抵抗を変化させることにより、ゲート電圧波形の遷移速度を変化させ、ドレイン電流の変化の時間勾配を所定限度内に収める。 For example, in the case of a power conversion device equipped with a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) as a power switching element, the driver changes the input resistance connected to the gate of the MOSFET in the process of generating a gate voltage waveform that turns off the MOSFET, thereby changing the transition speed of the gate voltage waveform and keeping the time gradient of the change in the drain current within a specified limit.
このようなアクティブゲート制御を行うことにより、MOSFETに与えられるサージ電圧を低下させ、MOSFETを破壊から保護することができる。また、このようなアクティブゲート制御を行うことにより、MOSFETがターンオフするのに要する時間を短くし、アクティブゲート制御を行わない場合に比べてターンオフ損失を減らすことができる。この種のアクティブゲート制御は、例えば特許文献1に開示されている。
By performing this type of active gate control, it is possible to reduce the surge voltage applied to the MOSFET and protect the MOSFET from destruction. In addition, by performing this type of active gate control, it is possible to shorten the time required for the MOSFET to turn off and reduce turn-off losses compared to when active gate control is not performed. This type of active gate control is disclosed, for example, in
ところで、電力変換装置において発生するサージ電圧は一定ではなく、ターンオフ前にパワースイッチング素子に流れている電流値等、電力変換装置の動作状態に応じて変化する。発生する可能性のあるサージ電圧が大きい場合には、サージ電圧を十分に抑制するために、ターンオフ用のゲート電圧波形の遷移速度を遅くする必要がある。しかし、発生する可能性のあるサージ電圧が小さい場合に、ターンオフ用のゲート電圧波形の遷移速度を遅くすると、ターンオフに要する時間が不要に長くなり、ターンオフ損失を不要に増加させる問題がある。 The surge voltage generated in a power conversion device is not constant, but changes depending on the operating state of the power conversion device, such as the value of the current flowing through the power switching element before turn-off. When the surge voltage that may occur is large, it is necessary to slow down the transition speed of the gate voltage waveform for turn-off in order to sufficiently suppress the surge voltage. However, when the surge voltage that may occur is small, slowing down the transition speed of the gate voltage waveform for turn-off unnecessarily lengthens the time required for turn-off, resulting in an unnecessarily increased turn-off loss.
そこで、特許文献1は、遷移速度の異なる複数種類のターンオフ用ゲート電圧波形を発生する回路を設け、複数種類のターンオフ用ゲート電圧波形を切り換えてパワースイッチング素子に与える技術を提案している。
Therefore,
しかし、遷移速度の異なる複数種類のターンオフ用ゲート電圧波形を発生する場合は、それぞれのゲート電圧波形を発生するためにゲートに接続する抵抗等を必要とするため、部品点数が増加し、コストおよび装置体積が大きくなる問題がある。 However, when generating multiple types of turn-off gate voltage waveforms with different transition speeds, resistors and other components must be connected to the gate to generate each gate voltage waveform, which increases the number of parts and increases the cost and volume of the device.
この発明は、以上説明した事情に鑑みてなされたものであり、部品点数の増加を招くことなく、パワースイッチング素子の動作状態に応じて、サージ電圧の抑制のための適切な駆動制御を行うことができる駆動装置を提供することを目的とする。 This invention was made in consideration of the above-described circumstances, and aims to provide a drive device that can perform appropriate drive control to suppress surge voltages according to the operating state of the power switching element without increasing the number of parts.
この発明は、第1の主端子(D)および第2の主端子(Sp)と、第1の制御端子(G)および第2の制御端子(Sd)とを有し、前記第1の制御端子および前記第2の制御端子間に与えられる制御電圧により前記第1の主端子および前記第2の主端子間の電流路に流れる電流が制御されるパワースイッチング素子を駆動する駆動装置であって、前記パワースイッチング素子をターンオフさせる指令に応じて、前記パワースイッチング素子に流れる電流を制御し、前記パワースイッチング素子をターンオフさせるターンオフ用制御電圧を発生するターンオフ制御部を有し、前記ターンオフ制御部は、前記パワースイッチング素子に与えられるサージ電圧に関する指標に基づいて、前記ターンオフ用制御電圧を印加する経路として、前記パワースイッチング素子の前記第1の制御端子および前記第2の制御端子間の第1の経路と、前記パワースイッチング素子の前記第1の制御端子(G)を通過する制御電流と、前記パワースイッチング素子の前記第1の主端子(D)および前記第2の主端子(Sp)間の経路を流れる電流が共通に通過する共通区間が前記第1の経路の共通区間より長い第2の経路とのうちのいずれかを選択する制御電圧経路選択部を含むことを特徴とする駆動装置を提供する。 The present invention relates to a drive device for driving a power switching element having a first main terminal (D) and a second main terminal (Sp), and a first control terminal (G) and a second control terminal (Sd), in which a current flowing in a current path between the first main terminal and the second main terminal is controlled by a control voltage applied between the first control terminal and the second control terminal, the drive device having a turn-off control unit that controls the current flowing in the power switching element in response to a command to turn off the power switching element and generates a turn-off control voltage to turn off the power switching element, the turn-off control unit being: A drive device is provided that includes a control voltage path selection unit that selects, as a path for applying the turn-off control voltage based on an index related to a surge voltage applied to the power switching element, one of a first path between the first control terminal and the second control terminal of the power switching element, a control current passing through the first control terminal (G) of the power switching element, and a second path in which a common section through which a current passing through a path between the first main terminal (D) and the second main terminal (Sp) of the power switching element commonly passes is longer than the common section of the first path.
好ましい態様において、前記第2の経路は、前記パワースイッチング素子の前記第1の制御端子(G)および前記第2の主端子(Sp)間の経路を経て、さらに前記第1の主端子(D)および前記第2の主端子(Sp)間の経路を経た電流が通過する箇所に設けられた第3の制御端子(Sdp)に至る経路である。 In a preferred embodiment, the second path is a path that passes through a path between the first control terminal (G) and the second main terminal (Sp) of the power switching element, and then reaches a third control terminal (Sdp) that is provided at a location where a current passes through a path between the first main terminal (D) and the second main terminal (Sp).
この態様において、第1の経路の共通区間は、主にパワースイッチング素子のゲート電極直下のチャネル領域である。一方、第2の経路の共通区間は、このチャネル領域に加えて、チャネル領域を通過した電流が第2の主端子を経て第3の制御端子に至るまでの区間を含む。よって、第2の経路の共通区間は、第1の経路の共通区間よりも長い。 In this embodiment, the common section of the first path is mainly the channel region directly below the gate electrode of the power switching element. On the other hand, the common section of the second path includes, in addition to this channel region, a section in which the current passing through the channel region passes through the second main terminal and reaches the third control terminal. Therefore, the common section of the second path is longer than the common section of the first path.
好ましい態様において、前記ターンオフ制御部は、前記ターンオフ用制御電圧として、前記パワースイッチング素子に与えられるサージ電圧の抑制を目的とした第1のターンオフ用制御電圧を発生する。 In a preferred embodiment, the turn-off control unit generates a first turn-off control voltage as the turn-off control voltage, the first turn-off control voltage being intended to suppress a surge voltage applied to the power switching element.
他の好ましい態様において、前記ターンオフ制御部は、前記ターンオフ用制御電圧として、前記パワースイッチング素子に与えられるサージ電圧の抑制の効果がある第1のターンオフ用制御電圧と、前記パワースイッチング素子に与えられるサージ電圧の抑制の効果が前記第1のターンオフ用制御電圧よりも低い第2のターンオフ用制御電圧とを発生可能であり、前記サージ電圧に関する指標に基づいて、前記第1のターンオフ用制御電圧または前記第2のターンオフ用制御電圧のいずれか一方を選択して発生する。 In another preferred embodiment, the turn-off control unit is capable of generating, as the turn-off control voltage, a first turn-off control voltage that has the effect of suppressing a surge voltage applied to the power switching element, and a second turn-off control voltage that has a lower effect of suppressing a surge voltage applied to the power switching element than the first turn-off control voltage, and selects and generates either the first turn-off control voltage or the second turn-off control voltage based on an index related to the surge voltage.
他の好ましい態様において、前記ターンオフ制御部は、前記パワースイッチング素子の状態の変化に応じて、前記第1のターンオフ用制御電圧の電圧値を切り換える。 In another preferred embodiment, the turn-off control unit switches the voltage value of the first turn-off control voltage in response to a change in the state of the power switching element.
他の好ましい態様において、駆動装置は、前記パワースイッチング素子に直流中間電圧を供給する直流中間コンデンサと、前記直流中間コンデンサの直流中間電圧値を検出する第1の電圧検出手段と、を有し、前記制御電圧経路選択部は、前記直流中間電圧値が第1の閾値以上である場合に前記第2の経路を選択する。 In another preferred embodiment, the drive device has a DC intermediate capacitor that supplies a DC intermediate voltage to the power switching element, and a first voltage detection means that detects a DC intermediate voltage value of the DC intermediate capacitor, and the control voltage path selection unit selects the second path when the DC intermediate voltage value is equal to or greater than a first threshold value.
他の好ましい態様において、駆動装置は、前記パワースイッチング素子の第1の主端子および第2の主端子間の電圧値を検出する第2の電圧検出手段を有し、前記制御電圧経路選択部は、前記第2の電圧検出手段により検出された電圧値が第2の閾値以上である場合に前記第2の経路を選択する。 In another preferred embodiment, the drive device has a second voltage detection means for detecting a voltage value between the first main terminal and the second main terminal of the power switching element, and the control voltage path selection unit selects the second path when the voltage value detected by the second voltage detection means is equal to or greater than a second threshold value.
他の好ましい態様において、駆動装置は、前記パワースイッチング素子に流れる電流値を検出する電流検出手段を有し、前記制御電圧経路選択部は、前記電流検出手段により検出された電流値が第3の閾値以上である場合に前記第2の経路を選択する。 In another preferred embodiment, the drive device has a current detection means for detecting the value of a current flowing through the power switching element, and the control voltage path selection unit selects the second path when the current value detected by the current detection means is equal to or greater than a third threshold value.
他の好ましい態様において、駆動装置は、前記パワースイッチング素子に直流中間電圧を供給する直流中間コンデンサと、前記直流中間コンデンサの直流中間電圧値を検出する第1の電圧検出手段と、前記パワースイッチング素子の第1の主端子および第2の主端子間の電圧値を検出する第2の電圧検出手段と、前記パワースイッチング素子に流れる電流値を検出する電流検出手段と、有し、前記制御電圧経路選択部は、前記直流中間電圧値が第1の閾値以上であるという第1の条件、前記第2の電圧検出手段により検出された電圧値が第2の閾値以上であるという第2の条件および前記電流検出手段により検出された電流値が第3の閾値以上であるという第3の条件のうちの少なくとも1つの条件が満たされる場合に前記第2の経路を選択する。 In another preferred embodiment, the drive device includes a DC intermediate capacitor that supplies a DC intermediate voltage to the power switching element, a first voltage detection means that detects a DC intermediate voltage value of the DC intermediate capacitor, a second voltage detection means that detects a voltage value between a first main terminal and a second main terminal of the power switching element, and a current detection means that detects a current value flowing through the power switching element, and the control voltage path selection unit selects the second path when at least one of the following conditions is satisfied: a first condition that the DC intermediate voltage value is equal to or greater than a first threshold value, a second condition that the voltage value detected by the second voltage detection means is equal to or greater than a second threshold value, and a third condition that the current value detected by the current detection means is equal to or greater than a third threshold value.
他の好ましい態様において、前記パワースイッチング素子はワイドギャップ半導体素子である。 In another preferred embodiment, the power switching element is a wide-gap semiconductor element.
この発明は、以上説明した駆動装置を含むことを特徴とする電力変換装置としても実施され得る。 This invention can also be implemented as a power conversion device that includes the drive device described above.
この発明によれば、サージ電圧に関する指標に基づいて、第1の経路または第2の経路のいずれかがターンオフ用制御電圧を印加する経路として選択される。ここで、第2の経路は、パワースイッチング素子の第1の制御端子(G)を通過する制御電流と、パワースイッチング素子の第1の主端子(D)および第2の主端子(Sp)間の経路を流れる電流が共通に通過する共通区間が第1の経路の共通区間より長い。従って、第2の経路の共通区間に介在する浮遊インダクタンスは、第1の経路の共通区間に介在する浮遊インダクタンスよりも大きい。従って、ターンオフ用制御電圧を印加する経路として第2の経路が選択された場合において、ターンオフ用制御電圧がパワースイッチング素子に印加され、パワースイッチング素子の第1の主端子および第2の主端子間に流れる電流が減少すると、共通区間に介在する浮遊インダクタンスが逆起電力を発生する。この共通区間に発生する起電力は、第1の経路が選択された場合に共通区間に発生する起電力より大きく、パワースイッチング素子の第1の制御端子の電荷がパワースイッチング素子に流れる電流を減少させる方向へ移動するのを妨げる。このため、第1の経路が選択された場合に比べて、パワースイッチング素子をターンオフさせる遷移速度を低くすることができる。従って、この発明によれば、部品点数の増加を招くことなく、パワースイッチング素子の動作状態に応じて、サージ電圧の抑制のための適切な駆動制御を行うことができる。 According to this invention, either the first path or the second path is selected as a path for applying a turn-off control voltage based on an index related to a surge voltage. Here, in the second path, a common section through which the control current passing through the first control terminal (G) of the power switching element and the current flowing through the path between the first main terminal (D) and the second main terminal (Sp) of the power switching element pass in common is longer than the common section of the first path. Therefore, the floating inductance present in the common section of the second path is larger than the floating inductance present in the common section of the first path. Therefore, when the second path is selected as a path for applying a turn-off control voltage, when the turn-off control voltage is applied to the power switching element and the current flowing between the first main terminal and the second main terminal of the power switching element decreases, the floating inductance present in the common section generates a back electromotive force. The electromotive force generated in this common section is greater than the electromotive force generated in the common section when the first path is selected, and prevents the charge in the first control terminal of the power switching element from moving in a direction that reduces the current flowing through the power switching element. Therefore, the transition speed at which the power switching element is turned off can be made slower than when the first path is selected. Therefore, according to this invention, appropriate drive control can be performed to suppress surge voltages according to the operating state of the power switching element without increasing the number of parts.
以下、図面を参照し、この発明の実施形態を説明する。 The following describes an embodiment of the invention with reference to the drawings.
<実施形態>
図1はこの発明の一実施形態である駆動装置2aおよび2bを含む電力変換装置100の構成を示す回路図である。
<Embodiment>
FIG. 1 is a circuit diagram showing the configuration of a power conversion device 100 including
電力変換装置100は、高電位電源線101および低電位電源線102間に直列接続されたパワースイッチング素子3aおよび3bを有する。パワースイッチング素子3aおよび3bの共通接続点は、この電力変換装置100の出力端子103に接続されており、この出力端子103にはモータの巻線等の負荷(図示略)が接続される。高電位電源線101および低電位電源線102間には直流中間コンデンサ4が接続されている。この直流中間コンデンサ4には、図示しない直流電源から直流中間電圧が与えられる。パワースイッチング素子3aおよび3bは、直流中間コンデンサ4に蓄積された直流中間電力をスイッチングすることにより出力ノード103から交流電力を出力する。電圧検出器7は、直流中間コンデンサ4に蓄積された直流中間電圧値Vdcを検出する第1の電圧検出手段である。
The power conversion device 100 has
本実施形態において、パワースイッチング素子3aおよび3bは、パワーMOSFETである。具体的には、パワースイッチング素子3aおよび3bは、シリコンカーバイト化合物半導体(SiC)、窒化ガリウム化合物半導体(GaN)等の素材により構成されたワイドギャップ半導体素子である。パワースイッチング素子3aおよび3bは、同じ構成を有する。従って、以下では両者を区別する必要がない場合、両者をパワースイッチング素子3と総称する。
In this embodiment, the
パワースイッチング素子3は、第1の主端子であるドレイン端子Dと、第2の主端子であるパワーソース端子Spと、第1の制御端子であるゲート端子Gと、第2の制御端子であるドライバソース端子Sdとを有する。パワースイッチング素子3では、ゲート端子Gおよびドライバソース端子Sd間の電圧Vgsdによりドレイン端子Dおよびパワーソース端子Sp間の電流路(MOSFETのチャネル)に流れる電流が制御される。第2の制御端子であるドライバソース端子Sdと第2の主端子であるパワーソース端子Spとの間には電流路があり、この電流路には浮遊インダクタンスが介在している。 The power switching element 3 has a drain terminal D, which is a first main terminal, a power source terminal Sp, which is a second main terminal, a gate terminal G, which is a first control terminal, and a driver source terminal Sd, which is a second control terminal. In the power switching element 3, the current flowing in the current path (channel of the MOSFET) between the drain terminal D and the power source terminal Sp is controlled by the voltage Vgsd between the gate terminal G and the driver source terminal Sd. There is a current path between the driver source terminal Sd, which is the second control terminal, and the power source terminal Sp, which is the second main terminal, and a floating inductance is interposed in this current path.
電流検出器5aおよび5bは、パワースイッチング素子3aおよび3bにおいて、第1の主端子であるドレイン端子Dおよび第2の主端子であるパワーソース端子Sp間に流れる電流値(具体的にはソース電流値)Isを各々検出する電流検出手段である。電流検出器5aおよび5bは、各々の一端がパワースイッチング素子3aおよび3bのパワーソース端子Spに接続されている。電流検出器5aの他端は出力端子103に接続され、電流検出器5bの他端は低電位電源線102に接続されている。電圧検出器6aおよび6bは、パワースイッチング素子3aおよび3bのドレイン端子Dおよびパワーソース端子Sp間の電圧値Vdsを各々検出する第2の電圧検出手段である。
駆動装置2aおよび2bは、制御部1による制御の下、パワースイッチング素子3aおよび3bを各々駆動する装置である。駆動装置2aおよび2bは同じ構成を有する。このため、図1では、駆動装置2bのみ詳細な構成が示され、駆動装置2aについては詳細な構成の図示が省略されている。
以下、図1を参照し、駆動装置2bの詳細な構成を説明する。駆動装置2bは制御部1から送られる駆動信号と、電流検出器5bにより検出される電流値Isと、電圧検出器6bにより検出される電圧値Vdsと、電圧検出器7により検出される直流中間電圧値Vdcを基にパワースイッチング素子3bの駆動を制御するものである。
The detailed configuration of the
駆動装置2bは、駆動指令を演算する駆動制御部10と、パワースイッチング素子3bをOFF状態からON状態に遷移させるON制御を行うON駆動制御部11と、パワースイッチング素子3bをON状態からOFF状態に遷移させるOFF制御を行うOFF駆動制御部12とを備えている。
The
駆動制御部10には、制御部1から駆動信号が与えられる。パワースイッチング素子3bをOFFからONに切り換えるべきとき、駆動信号はOFFからONに転じ、パワースイッチング素子3bをONからOFFに切り換えるべきとき、駆動信号はONからOFFに転じる。駆動信号がOFFからONに転じると、駆動制御部10は、ON指令をON駆動制御部11に出力する。これによりON駆動制御部11は、パワースイッチング素子3bをOFF状態からON状態に遷移させるターンオン用制御電圧を発生し、パワースイッチング素子3bに供給する。また、駆動信号がONからOFFに転じると、駆動制御部10は、アクティブ駆動OFF指令をOFF駆動制御部12に出力する。これによりOFF駆動制御部12は、パワースイッチング素子3bをターンオフさせるターンオフ用制御電圧VGDを発生し、パワースイッチング素子3bに供給する。なお、アクティブ駆動OFF指令とターンオフ用制御電圧VGDとの関係の詳細については後述する。
A drive signal is given to the
駆動制御部10は、ゲート電圧経路選択部13を含む。このゲート電圧経路選択部13は、ターンオフ用制御電圧VGDを印加する経路として、第1の経路と第2の経路とのうちのいずれかを選択する制御電圧経路選択部である。ここで、第1の経路は、パワースイッチング素子3bのゲート端子G(第1の制御端子)およびドライバソース端子Sd(第2の制御端子)間の経路である。また、第2の経路は、パワースイッチング素子3bのゲート端子Gを通過するゲート電流(制御端子)と、ドレイン端子D(第1の主端子)およびパワーソース端子Sp(第2の主端子)間の経路を流れる電流が共通に通過する共通区間が第1の経路の共通区間より長い経路である。具体的には、第2の経路は、パワースイッチング素子3bのゲート端子G(第1の制御端子)およびパワーソース端子Sp(第2の主端子)間の経路を経て、さらにドレイン端子D(第1の主端子)およびパワーソース端子Sp(第2の主端子)間の経路を経た電流が通過する箇所に設けられた第3の制御端子Sdpに至る経路である。第1の経路の共通区間は、主にパワースイッチング素子3bのゲート電極の直下のチャネル領域である。一方、第2の経路の共通区間は、このチャネル領域を通過し、パワーソース端子Sp(第2の主端子)を経て第3の制御端子Sdpに至るまでの区間である。従って、第2の経路の共通区間に介在する浮遊インダクタンスは、第1の経路の共通区間に介在する浮遊インダクタンスよりも大きい。本実施形態において、第1の経路の共通区間に介在する浮遊インダクタンスは、第2の経路の共通区間に介在する浮遊インダクタンスに比べると、無視できる程度に小さい。以下では、第2の経路の共通区間に介在する浮遊インダクタンスを共通インダクタンスLsと呼ぶ。
The
本実施形態において、ゲート電圧経路選択部13は、ターンオフ用制御電圧VGDを印加する経路を、パワースイッチング素子3bに与えられるサージ電圧に関する指標に基づいて選択する。そして、ゲート電圧経路選択部13は、ターンオフ用制御電圧VGDを印加する経路として、第1の経路を選択する場合には第1の経路選択指令をON、第2の経路選択指令をOFFとし、第2の経路を選択する場合には第1の経路選択指令をOFF、第2の経路選択指令をONとする。サージ電圧に関する指標としては、電流検出器5bにより検出される電流値Isと、電圧検出器6bにより検出される電圧値Vdsと、電圧検出器7により検出される直流中間電圧値Vdcが好適であるが、本実施形態においてゲート電圧経路選択部13は、電圧検出器7により検出される直流中間電圧値Vdcをサージ電圧に関する指標として利用する。具体的には、ゲート電圧経路選択部13は、直流中間電圧値Vdcが第1の閾値th1未満である場合には第1の経路を、第1の閾値th1以上である場合は第2の経路を選択する。ここで、第1の閾値th1は、第1の経路を選択してもパワースイッチング素子3に印加されるサージ電圧が所定限度内に収まる直流中間電圧値Vdcの限界値である。
In this embodiment, the gate voltage
OFF駆動制御部12は、駆動制御部10からのアクティブ駆動OFF指令に応じてアクティブゲート制御を行うアクティブ駆動部30と、直流電源である逆バイアス電源31と、ゲート電圧経路選択部13からの第1の経路選択指令に応じてON/OFFする第1スイッチ20と、ゲート電圧経路選択部13からの第2の経路選択指令に応じてON/OFFする第2スイッチ21を備えている。ここで、アクティブゲート制御とは、パワースイッチング素子3bの出力電流の減少の時間勾配が所定限度内に収まるように同出力電流を減少させるターンオフ用制御電圧VGDを発生する制御である。
The OFF
OFF駆動制御部12において、第1スイッチ20は、パワースイッチング素子3bのドライバソース端子Sdと逆バイアス電源31の正極との間に接続されている。また、第2スイッチ21は、電流検出器5bの低電位電源線102側の端部と、逆バイアス電源31の正極との間に接続されている。
In the OFF
アクティブ駆動部30は、パワースイッチング素子3bのゲート端子Gと逆バイアス電源31の負極との間に接続されている。ここで、アクティブ駆動部30は、直列接続されたスイッチ40および抵抗45と、直列接続されたスイッチ41および抵抗46とを並列接続してなるものである。抵抗45および46は、スイッチ40および41を各々介して逆バイアス電源31の電圧が与えられることによりターンオフ用制御電圧VGDを発生する。このため、抵抗45および46をOFF抵抗45および46と呼ぶ。本実施形態において、OFF抵抗45はOFF抵抗46より抵抗値が大きい。
The active drive unit 30 is connected between the gate terminal G of the
アクティブ駆動部30のスイッチ40および41は、駆動制御部10が出力するアクティブ駆動OFF指令によりON/OFFされる。アクティブ駆動OFF指令は、スイッチ40に対する開放指令およびスイッチ41に対する投入指令の組と、スイッチ40に対する投入指令およびスイッチ41に対する開放指令の組とがある。
The
本実施形態において、駆動制御部10は、駆動信号がONからOFFに転ずるのに応じて、アクティブ駆動OFF指令として、スイッチ40に対する開放指令およびスイッチ41に対する投入指令を出力する。その後、駆動制御部10は、パワースイッチング素子3bの状態、具体的には、電圧値Vdsが所定値になるのに応じて、アクティブ駆動OFF指令として、スイッチ40に対する投入指令およびスイッチ41に対する開放指令を出力する。さらにその後、駆動制御部10は、パワースイッチング素子3bの状態、具体的には、電圧値Vdsが低下するのに応じて、アクティブ駆動OFF指令として、スイッチ40に対する開放指令およびスイッチ41に対する投入指令を出力する。
In this embodiment, the
このように駆動制御部10およびアクティブ駆動部30は、パワースイッチング素子3bの状態に応じて、スイッチ40および41のON/OFF切り換えを行うことにより、パワースイッチング素子3bのゲート端子Gに対する入力抵抗を切り換え、ターンオフ用制御電圧VGDの電圧値を変化させる。これによりターンオフ時に発生するサージ電圧が抑制される。本実施形態では、駆動制御部10とアクティブ駆動部30が、パワースイッチング素子3bをターンオフさせる指令(駆動信号)に応じて、パワースイッチング素子3bに流れる電流を制御し、パワースイッチング素子3bをターンオフさせる制御電圧であるターンオフ用制御電圧VGDを発生するターンオフ制御部を構成している。
In this way, the
次に、直流中間電圧値Vdcが第1の閾値th1未満である場合の駆動装置2bの動作について図2を参照して説明する。
Next, the operation of the
図2に示す例では、時刻t1において制御部1からの駆動信号がONからOFFに転じ、スイッチング素子3bをOFFにすべき旨が駆動制御部10に指令される。
In the example shown in FIG. 2, at time t1, the drive signal from the
時刻t1より前の例えば時刻t0において、電圧検出器7からの直流中間電圧値Vdcが第1の閾値th1未満である場合、ゲート電圧経路選択部13は、第1の経路選択指令をONとし、第2の経路選択指令をOFFとする。第1スイッチ20は、第1の経路選択指令(ON)が与えられることによりONとなる。また、第2スイッチ21は、第2の経路選択指令(OFF)が与えられることによりOFFとなる。
If the DC intermediate voltage value Vdc from the voltage detector 7 is less than the first threshold value th1, for example at time t0 prior to time t1, the gate voltage
これにより、パワースイッチング素子3bに対してターンオフ用制御電圧VGDを印加する経路として、第1の経路が選択され、逆バイアス電源31-アクティブ駆動部30-パワースイッチング素子3bのゲート端子G-パワースイッチング素子3bのドライバソース端子Sd-第1スイッチ20-逆バイアス電源31という閉ループが形成される。
As a result, the first path is selected as the path for applying the turn-off control voltage VGD to the
本実施形態では、ターンオフ用制御電圧VGDを発生する動作を開始する時刻t1よりも前の時刻t0においてターンオフ用制御電圧VGDを印加する経路を選択する必要がある。そのための方法には各種の方法が考えられるが、例えば短い周期で直流中間電圧値Vdcと閾値th1との比較結果に基づいてターンオフ用制御電圧VGDを印加する経路を選択し、時刻t1以降は最後に選択した経路を維持するようにしてもよい。あるいは駆動信号がONからOFFに転じたときに、直流中間電圧値Vdcと閾値th1との比較結果に基づいてターンオフ用制御電圧を印加する経路を選択し、それから非常に短い時間だけ遅れてターンオフ用制御電圧VGDを発生する動作を開始するようにしてもよい。 In this embodiment, it is necessary to select a path for applying the turn-off control voltage VGD at time t0, which is before time t1, when the operation of generating the turn-off control voltage VGD is started. Various methods can be considered for this purpose, but for example, a path for applying the turn-off control voltage VGD may be selected based on the result of comparing the DC intermediate voltage value Vdc with the threshold value th1 in a short period, and the last selected path may be maintained after time t1. Alternatively, when the drive signal changes from ON to OFF, a path for applying the turn-off control voltage may be selected based on the result of comparing the DC intermediate voltage value Vdc with the threshold value th1, and the operation of generating the turn-off control voltage VGD may be started after a very short delay.
次に時刻t1になると、制御部1から駆動制御部10に出力される駆動信号がONからOFFに転じ、パワースイッチング素子3bをOFFにすることが指令される。これにより駆動制御部10は、アクティブ駆動部30に対し、アクティブ駆動OFF指令として、スイッチ40の開放指令とスイッチ41の投入指令を出力する。また、駆動制御部10のゲート電圧経路選択部13は、第1の経路選択指令(ON)と第2の経路選択指令(OFF)を維持する。
Next, at time t1, the drive signal output from the
駆動制御部10からのアクティブ駆動OFF指令を受けたアクティブ駆動部30は、スイッチ40を開放し、スイッチ41を投入する。これにより、逆バイアス電源31の出力電圧が抵抗値の低いOFF抵抗46を通過し、ターンオフ用制御電圧VGDとしてパワースイッチング素子3bのゲート端子Gおよびドライバソース端子Sd間に印加される。この結果、パワースイッチング素子3bがターンオフ動作を開始し、パワースイッチング素子3bのドレイン端子Dおよびドライバソース端子Sd間の電圧値Vdsがある変化率(dVds/dt)_1で上昇を始める。この時にパワースイッチング素子3bのゲート端子Gおよびドライバソース端子Sd間に印加される電圧Vgsd(=VGD)は例えば-6Vとなる。この電圧Vgsdは、OFF抵抗46を介してパワースイッチング素子3bのゲート端子Gおよびドライバソース端子Sd間に印加される電圧である。
The active drive unit 30, which has received an active drive OFF command from the
時刻t2において、パワースイッチング素子3bの第1および第2の主端子間の電圧値Vdsが例えばパワースイッチング素子3bの耐圧の95%まで到達すると、駆動制御部10はサージ抑制をすべしと判断し、アクティブ駆動部30に対し、アクティブ駆動OFF指令(サージ抑制)として、スイッチ40の投入指令とスイッチ41の開放指令を出力する。
At time t2, when the voltage value Vds between the first and second main terminals of the
アクティブ駆動部30は、駆動制御部10からのアクティブ駆動OFF指令(サージ抑制)を受けると、スイッチ40を投入し、スイッチ41を開放する。これにより、パワースイッチング素子3bのゲート端子Gに対する入力抵抗が、抵抗値の低いOFF抵抗46から抵抗値の高いOFF抵抗45に切り換わる。
When the active drive unit 30 receives an active drive OFF command (surge suppression) from the
このため、パワースイッチング素子3bのゲート端子Gおよびドライバソース端子Sd間の電圧Vgsdは低くなり(例えば-3V)、ゲート電荷の放電速度が低下し、電圧値Vdsの上昇が抑制される。この場合の電圧Vgsd=-3Vは、OFF抵抗46を介してパワースイッチング素子3bのゲート端子Gおよびドライバソース端子Sd間に印加される電圧である。本実施形態では、OFF抵抗45はOFF抵抗46より抵抗値が大きいので、OFF抵抗45を介して出力される電圧Vgsd=-3Vは、OFF抵抗46を介して出力される電圧Vgsd=-6Vよりも小さくなる。
As a result, the voltage Vgsd between the gate terminal G of the
時刻t3において、パワースイッチング素子3bの第1および第2の主端子間の電圧値Vdsが低下すると、駆動制御部10はサージ抑制停止をすべきと判断し、アクティブ駆動部30へアクティブ駆動OFF指令(サージ抑制停止)として、スイッチ40の開放指令およびスイッチ41の投入指令を出力する。
At time t3, when the voltage value Vds between the first and second main terminals of the
アクティブ駆動部30は、駆動制御部10からのアクティブ駆動OFF指令(サージ抑制停止)を受けると、スイッチ40を開放し、スイッチ41を投入する。これによりパワースイッチング素子3bのゲート端子Gに対する入力抵抗が抵抗値の高いOFF抵抗45から抵抗値の低いOFF抵抗46に切り換わる。この結果、パワースイッチング素子3bのゲート端子Gおよびドライバソース端子Sd間に印加される電圧Vgsdは高くなり(-6V)、ゲート電荷の放電速度が増加し、短時間でゲート入力容量の放電が終了する。
When the active drive unit 30 receives an active drive OFF command (surge suppression stop) from the
以上のように、パワースイッチング素子3bのゲート端子Gに対する入力抵抗の抵抗値を切り換えて、ターンオフ用制御電圧VGDの電圧値を変化させ、パワースイッチング素子3bの第1および第2の主端子間の電圧値Vdsの変化率dVds/dtと、パワースイッチング素子3bに流れる電流値Isの変化率dIs/dtと、に緩急をつけることで、ターンオフ損失を低減とパワースイッチング素子3bの保護が可能となる。
As described above, by switching the resistance value of the input resistor for the gate terminal G of the
次に、直流中間電圧Vdcが第1の閾値th1以上の場合の駆動装置2bの動作について図3を参照して説明する。
Next, the operation of the
時刻t1より前の時刻(例えば時刻t0)において、ゲート電圧経路選択部13は、電圧検出器7により検出された直流中間電圧値Vdcが第1の閾値th1以上であることを判断すると第1の経路選択指令をOFFとし、第2の経路選択指令をONとする。この結果、第1スイッチ20はOFF、第2スイッチ21はONとなる。これにより、パワースイッチング素子3bにターンオフ用制御電圧VGDを伝達する経路は、第2の経路となり、逆バイアス電源31-アクティブ駆動部30-パワースイッチング素子3bのゲート端子G-パワースイッチング素子3bのパワーソース端子Sp-電流検出器5b-第3の制御端子Sdp-第2スイッチ21-逆バイアス電源31という閉ループが形成される。
At a time before time t1 (for example, time t0), when the gate voltage
時刻t1になると、制御部1からの駆動信号がONからOFFに転じ、パワースイッチング素子3bをOFFすることが駆動制御部10に指令される。
At time t1, the drive signal from the
この指令を受けた駆動制御部10は、アクティブ駆動部30にアクティブ駆動OFF指令として、スイッチ40の開放指令とスイッチ41の投入指令を出力する。また、ゲート電圧経路選択部13は、第1の経路選択指令(OFF)と第2の経路選択指令(ON)を維持する。
The
駆動制御部10からのアクティブ駆動OFF指令を受けたアクティブ駆動部30は、スイッチ40を開放するとともにスイッチ41を投入し、抵抗値の低いOFF抵抗46を介してパワースイッチング素子3bにターンオフ用制御電圧VGDを供給する。この結果、パワースイッチング素子3bの第1および第2の主端子間の電圧値Vdsがある変化率(dVds/dt)_2で上昇を始める。この場合の電圧値Vdsの変化率(dVds/dt)_2は、第1の経路が選択された場合の電圧値Vdsの変化率(dVds/dt)_1よりも緩やかになる。
When the active drive unit 30 receives an active drive OFF command from the
以下、その理由を説明する。図4は制御電圧伝達経路として第1の経路が選択された場合におけるパワースイッチング素子3bの状態を示す回路図である。また、図5は制御電圧伝達経路として第2の経路が選択された場合におけるパワースイッチング素子3bの状態を示す回路図である。これらの図において、パワースイッチング素子3bのパワーソース端子Spに接続されたインダクタンスLsは、パワースイッチング素子3bのドライバソース端子Sdおよびパワーソース端子Sp間の電流路に介在する浮遊インダクタンスと電流検出器5bに介在する浮遊インダクタンスとを合わせた共通インダクタンスLsである。
The reason for this is explained below. Figure 4 is a circuit diagram showing the state of the
ターンオフ前において直流中間電圧Vdcが第1の閾値Th1未満であり、制御電圧伝達経路として第1の経路が選択された場合、図4に示すように、アクティブ駆動部30によってパワースイッチング素子3bのゲート端子Gおよびドライバソース端子Sd間にターンオフ用制御電圧VGDが印加される。このターンオフ用制御電圧VGDは、上述したようにOFF抵抗46を介してパワースイッチング素子3bのゲート端子Gおよびドライバソース端子Sd間に印加される電圧である。
When the DC intermediate voltage Vdc is less than the first threshold value Th1 before turning off and the first path is selected as the control voltage transmission path, as shown in FIG. 4, the active drive unit 30 applies a turn-off control voltage VGD between the gate terminal G of the
これに対し、ターンオフ前において直流中間電圧値Vdcが第1の閾値Th1以上であり、制御電圧伝達経路として第2の経路が選択された場合、図5に示すように、アクティブ駆動部30の出力するターンオフ用制御電圧VGDが、パワースイッチング素子3bのゲート端子Gと、電流検出器5bの低電位電源線102側にある第3の制御端子Sdpとの間に印加される。このゲート電圧VGDが印加される区間には、共通インダクタンスLsが含まれており、この共通インダクタンスLsにはパワースイッチング素子3bに流れる電流Isが流れる。従って、ターンオフ用制御電圧VGDの印加によりパワースイッチング素子3bに流れる電流Isが減少すると、この電流Isの減少に逆らう逆起電力が共通インダクタンスLsに発生し、この逆起電力はパワースイッチング素子3bのゲートから電流を引き抜くことを妨げる極性となる。具体的には、このときパワースイッチング素子3bに流れる電流をIsとすると、パワースイッチング素子3bのゲート端子Gおよびドライバソース端子Sd間の電圧Vgsdは次式により与えられる。
Vgsd=VGD-Ls(dIs/dt) ……(1)
In contrast, when the DC intermediate voltage value Vdc is equal to or higher than the first threshold value Th1 before turn-off and the second path is selected as the control voltage transmission path, as shown in Fig. 5, the turn-off control voltage VGD output by the active drive unit 30 is applied between the gate terminal G of the
Vgsd=VGD-Ls(dIs/dt)...(1)
このように、第2の経路が選択された場合におけるターンオフ開始時のパワースイッチング素子3bのゲート端子Gおよびドライバソース端子Sd間の電圧Vgsd(図4参照)は、第1の経路が選択された場合におけるターンオフ開始時の電圧Vgsd(図3参照)をプラス側にΔV=-Ls(dIs/dt)だけシフトさせた電圧となる。このため、第2の経路が選択された状態でのパワースイッチング素子3bの第1および第2の主端子間の電圧Vdsの変化率(dVds/dt)_2は、第1の経路が選択された状態での電圧Vdsの変化率(dVds/dt)_1よりも緩やかになるのである。
In this way, when the second path is selected, the voltage Vgsd (see FIG. 4) between the gate terminal G and the driver source terminal Sd of the
その後、時刻t2において、パワースイッチング素子3bの第1および第2の主端子間の電圧値Vdsが例えばパワースイッチング素子3bの耐圧の95%に到達すると、駆動制御部10は、サージ抑制すべきと判断し、アクティブ駆動部30へアクティブ駆動OFF指令(サージ抑制)として、スイッチ40の投入指令とスイッチ41の開放指令を出力する。
After that, at time t2, when the voltage value Vds between the first and second main terminals of the
このアクティブ駆動OFF指令(サージ抑制)を受け取ることにより、アクティブ駆動部30は、スイッチ40を投入し、スイッチ41を開放する。この結果、パワースイッチング素子3bのゲート端子Gに対する入力抵抗が抵抗値の低いOFF抵抗46から抵抗値の高いOFF抵抗45に切り換わる。
By receiving this active drive OFF command (surge suppression), the active drive unit 30 closes switch 40 and opens
これによりパワースイッチング素子3bのゲート端子Gと第3の制御端子Sdpとの間に印加されるターンオフ用制御電圧VGDは低くなり、ゲート電荷の放電速度が低下し出力電圧値Vdsの上昇が抑制される。
As a result, the turn-off control voltage VGD applied between the gate terminal G of the
この場合もターンオフ用制御電圧VGDの印加される区間に共通インダクタンスLsが含まれており、この共通インダクタンスLsに発生する逆起電力ΔVがパワースイッチング素子3bのゲートから電流を引き抜くことを妨げる極性に働く。このため、サージ電圧抑制量は第1の経路が選択された場合よりも大きくなる。このときパワースイッチング素子3bのゲート端子Gおよびドライバソース端子Sd間に印加される電圧Vgsdは-3V+ΔV=-3V-Ls(dIs/dt)となる。
In this case, the common inductance Ls is also included in the section where the turn-off control voltage VGD is applied, and the back electromotive force ΔV generated in this common inductance Ls acts with a polarity that prevents current from being drawn from the gate of the
時刻t3において、パワースイッチング素子3bの第1および第2の主端子間の電圧値Vdsが低下すると、駆動制御部10はサージ抑制停止すべきと判断し、アクティブ駆動部30に対し、アクティブ駆動OFF指令(サージ抑制停止)として、スイッチ40の開放指令とスイッチ41の投入指令を出力する。
At time t3, when the voltage value Vds between the first and second main terminals of the
このアクティブ駆動OFF指令(サージ抑制停止)を受け取ることにより、アクティブ駆動部30は、スイッチ40を開放し、スイッチ41を投入する。これによりパワースイッチング素子3bのゲート端子Gに対する入力抵抗が抵抗値の高いOFF抵抗45から抵抗値の低いOFF抵抗46に切り換わる。
By receiving this active drive OFF command (surge suppression stop), the active drive unit 30 opens switch 40 and closes switch 41. This causes the input resistance to the gate terminal G of the
このため、パワースイッチング素子3bのゲート端子Gおよびドライバソース端子Sd間に印加される電圧Vgsdは高くなり、ゲート電荷の放電速度が増加し、時刻t4において短時間でのゲート入力容量の電荷の放電が終了する。
As a result, the voltage Vgsd applied between the gate terminal G of the
そして、パワースイッチング素子3bのゲート入力容量の電荷の放電が終了し、電流Isの遮断が終わると、共通インダクタンスLsの逆起電力は発生せず、パワースイッチング素子3bのゲート端子Gおよびドライバソース端子Sd間の電圧Vgsdは-6Vとなる。
Then, when the discharge of the charge in the gate input capacitance of the
以上、駆動装置2bを例にその動作を説明したが、駆動装置2aの動作も駆動装置2bと同様である。
The above describes the operation of
以上説明したように、本実施形態において、制御電圧経路選択部であるゲート電圧経路選択部13は、パワースイッチング素子3に与えられるサージ電圧に関する指標に基づいて、ターンオフ用制御電圧VGDを印加する経路として、パワースイッチング素子3のゲート端子G(第1の制御端子)およびドライバソース端子Sd(第2の出力端子)間の第1の経路と、パワースイッチング素子3bのゲート端子Gを通過するゲート電流(制御端子)と、ドレイン端子D(第1の主端子)およびパワーソース端子Sp(第2の主端子)間の経路を流れる電流が共通に通過する共通区間が第1の経路の共通区間より長い第2の経路のうちのいずれかを選択する。従って、第2の経路が選択された場合には、共通区間の共通インダクタンスLsに発生する逆起電力によって、パワースイッチング素子3の第1および第2の主端子間の電圧Vdsの変化率が緩やかになり、サージ電圧が抑制される。このように本実施形態によれば、ターンオフ用制御電圧を印加する経路として、第1の経路を選択するか第2の経路を選択するかにより、サージ電圧の抑制効果を異ならせることができる。従って、本実施形態によれば、遷移速度の異なる複数種類のターンオフ用制御電圧波形を発生する回路を設ける等、部品点数の増加を招くことなく、パワースイッチング素子3の動作状態に応じて、サージ電圧の抑制のための適切な駆動制御を行うことができる。
As described above, in this embodiment, the gate voltage
また、本実施形態によれば、ターンオフ損失の低減率を高める効果が得られる。上述した特許文献1に開示の技術では、ターンオフ前におけるパワースイッチング素子のドレインおよびソース間電圧を閾値と比較し、閾値以上であればターンオフにより発生するサージ電圧が高いと判断し、アクティブゲート制御を行う。また、ターンオフ前におけるパワースイッチング素子のドレインおよびソース間電圧が閾値以下であればターンオフにより発生するサージ電圧が低いと判断し、アクティブゲート制御を行わない。この技術では、アクティブゲート制御を行わない場合にターンオフの所要時間が長くなるため、ターンオフ損失の低減率を高める妨げとなる。
Furthermore, according to this embodiment, the effect of increasing the reduction rate of turn-off loss is obtained. In the technology disclosed in the above-mentioned
これに対し、本実施形態では、パワースイッチング素子3に与えられるサージ電圧が大きいか小さいかに拘わらず、常にアクティブゲート制御(ターンオフ用制御電圧の発生)が行われる。従って、特許文献1の技術に比べ、ターンオフ損失の低減率を高めることができる。
In contrast, in this embodiment, active gate control (generation of a turn-off control voltage) is always performed regardless of whether the surge voltage applied to the power switching element 3 is large or small. Therefore, the reduction rate of turn-off loss can be increased compared to the technology of
<他の実施形態>
以上、この発明の一実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
<Other embodiments>
Although one embodiment of the present invention has been described above, other embodiments of the present invention are also possible. For example, the following embodiments are possible.
(1)上記実施形態では、サージ電圧に関する指標の大小に拘わらず、常にターンオフ用制御電圧としてパワースイッチンング素子3に与えられるサージ電圧の抑制の効果があるターンオフ用制御電圧を駆動制御部10およびアクティブ駆動部30からなるターンオフ制御部が発生した。しかし、そのようにする代わりに、特許文献1のように、サージ電圧に関する指標に基づいて、サージ電圧の抑制を行うか否かを切り換えるようにしてもよい。具体的には、ターンオフ制御部を、パワースイッチング素子3に与えられるサージ電圧の抑制の効果がある第1のターンオフ用制御電圧と、第1のターンオフ用制御電圧よりもサージ電圧の抑制の効果が低い第2のターンオフ用制御電圧(非アクティブゲート制御において発生するターンオフ用制御電圧)とを発生可能な構成とする。そして、例えばサージ電圧に関する指標がとり得る全範囲を例えば3つの範囲に分ける。そして、指標が最も小さい範囲に属する場合には、ターンオフ時に第2のターンオフ用制御電圧を発生する。また、指標が2番目に小さい範囲または最も大きい範囲に属する場合は、ターンオフ時に第1のターンオフ用制御電圧を発生する。また、指標が2番目に小さい範囲に属する場合には、ターンオフ用制御電圧を印加する経路として第1の経路を選択する。また、指標が最も大きい範囲に属する場合には、ターンオフ用制御電圧を印加する経路として第2の経路を選択する。この態様においても、上記実施形態と同様な効果が得られる。また、この態様では、サージ抑制の程度の種類を上記実施形態よりも増やすことができる。
(1) In the above embodiment, regardless of the magnitude of the index related to the surge voltage, the turn-off control unit, which is composed of the
(2)上記実施形態では、直流中間電圧値をサージ電圧に関する指標として用いたが、これ以外の検出値をサージ電圧に関する指標として用いてもよい。例えば図6は、パワースイッチング素子3のドレイン端子Dおよびパワーソース端子Sp間の電圧値Vdsをサージ電圧に関する指標とし、制御電圧伝達経路を選択する電気回路の構成を示す回路図である。この電気回路において、コンパレータ300aは、電圧値Vdsを第2の閾値th2と比較し、Vds≧th2であれば信号“1”を、Vds<th2であれば信号“0”を出力する。NOT演算子303は、OFF指令、すなわち、駆動信号がONからOFFに転じるイベントが発生した場合に、出力信号を“1”から“0”に変化させる。フリップフロップ302は、NOT演算子303から信号“1”が与えられることによりリセットされ、コンパレータ300aから“1”が与えられることによりセットされる。フリップフロップ302の正転出力信号Qは第2の経路選択指令となる。また、この正転出力信号QをNOT演算子304により反転した信号は、第1の経路選択指令となる。
(2) In the above embodiment, the DC intermediate voltage value is used as an index related to the surge voltage, but other detection values may be used as an index related to the surge voltage. For example, FIG. 6 is a circuit diagram showing the configuration of an electric circuit that uses the voltage value Vds between the drain terminal D and the power source terminal Sp of the power switching element 3 as an index related to the surge voltage and selects a control voltage transmission path. In this electric circuit, the
図6に示す電気回路によれば、OFF指令が発生してフリップフロップ302のリセットが解除されるとき、Vds≧th2であってフリップフロップ302がセットされている場合には、第2の経路選択指令が“1”、第1の経路選択指令が“0”となる。また、OFF指令が発生してフリップフロップ302のリセットが解除されるとき、Vds<th2であってフリップフロップ302がセットされていない場合には、第2の経路選択指令が“0”、第1の経路選択指令が“1”となる。このように、図6に示す態様によれば、パワースイッチング素子3のドレイン端子Dおよびパワーソース端子Sp間の電圧値Vdsをサージ電圧に関する指標とし、制御電圧伝達経路を選択することができる。
According to the electric circuit shown in FIG. 6, when an OFF command is generated and the flip-
また、図7は、パワースイッチング素子3に流れる電流値であるソース電流値Isをサージ電圧に関する指標とし、制御電圧伝達経路を選択する電気回路の構成を示す回路図である。この図7では、図6におけるコンパレータ300aが、ソース電流値Isと第3の閾値th3とを比較するコンパレータ300bに置き換えられている。他の点は図6に示す構成と同様である。
FIG. 7 is a circuit diagram showing the configuration of an electric circuit that uses the source current value Is, which is the current value flowing through the power switching element 3, as an index related to the surge voltage and selects a control voltage transmission path. In FIG. 7, the
図7に示す電気回路によれば、OFF指令が発生してフリップフロップ302のリセットが解除されるとき、Is≧th3であってフリップフロップ302がセットされている場合には、第2の経路選択指令が“1”、第1の経路選択指令が“0”となる。また、OFF指令が発生してフリップフロップ302のリセットが解除されるとき、Is<th3であってフリップフロップ302がセットされていない場合には、第2の経路選択指令が“0”、第1の経路選択指令が“1”となる。このように、図6に示す態様によれば、パワースイッチング素子3に流れる電流値であるソース電流値Isをサージ電圧に関する指標とし、制御電圧伝達経路を選択することができる。
According to the electric circuit shown in FIG. 7, when an OFF command is generated and the flip-
(3)2種類以上の検出値をサージ電圧に関する指標として用いてもよい。すなわち、パワースイッチング素子3に直流中間電圧を供給する直流中間コンデンサと、直流中間電圧値Vdcを検出する第1の電圧検出手段と、パワースイッチング素子3のドレイン端子D(第1の主端子)およびパワーソース端子Sp(第2の主端子)間の電圧値Vdsを検出する第2の電圧検出手段と、パワースイッチング素子3に流れる電流値を検出する電流検出手段と、を設け、制御電圧経路選択部であるゲート電圧経路選択部13は、直流中間電圧値Vdcが第1の閾値th1以上であるという第1の条件、電圧値Vdsが第2の閾値th2以上であるという第2の条件および電流値Isが第3の閾値th3以上であるという第3の条件のうちの少なくとも2つの条件が満たされる場合に第2の経路を選択するのである。
(3) Two or more types of detection values may be used as an index related to the surge voltage. That is, a DC intermediate capacitor that supplies a DC intermediate voltage to the power switching element 3, a first voltage detection means that detects the DC intermediate voltage value Vdc, a second voltage detection means that detects the voltage value Vds between the drain terminal D (first main terminal) and the power source terminal Sp (second main terminal) of the power switching element 3, and a current detection means that detects the value of the current flowing through the power switching element 3 are provided, and the gate voltage
図8はこの態様の一例を示す回路図である。この図8に示す回路では、図6に示す回路に対し、ソース電流値Isと第3の閾値th3を比較するコンパレータ300bと、コンパレータ300aの出力信号とコンパレータ300bの出力信号の論理和をフリップフロップ302のセット端子Sに供給するOR演算子301が追加されている。
Figure 8 is a circuit diagram showing one example of this embodiment. In the circuit shown in Figure 8, a
図8に示す電気回路によれば、OFF指令が発生してフリップフロップ302のリセットが解除されるとき、Vds≧th2であるという条件またはIs≧th3であるという条件のうちの少なくとも1の条件が満たされ、フリップフロップ302がセットされている場合には、第2の経路選択指令が“1”、第1の経路選択指令が“0”となる。また、OFF指令が発生してフリップフロップ302のリセットが解除されるとき、Vds≧th2であるという条件およびIs≧th3であるという条件のうちのいずれの条件も満たされず、フリップフロップ302がセットされていない場合には、第2の経路選択指令が“0”、第1の経路選択指令が“1”となる。
According to the electric circuit shown in FIG. 8, when an OFF command is generated and the flip-
このように、図8に示す態様によれば、パワースイッチング素子3の第1および第2の主端子間の電圧値Vdsとパワースイッチング素子3に流れる電流値であるソース電流値Isとをサージ電圧に関する指標とし、制御電圧伝達経路を選択することができる。 In this way, according to the embodiment shown in FIG. 8, the voltage value Vds between the first and second main terminals of the power switching element 3 and the source current value Is, which is the value of the current flowing through the power switching element 3, are used as indices related to the surge voltage, and the control voltage transmission path can be selected.
(4)ターンオフ用制御電圧VGDを発生するアクティブゲート制御の態様は任意である。上記実施形態では、パワースイッチング素子3の第1および第2の主端子間の電圧値Vdsの変化に応じて、ターンオフ用制御電圧VGDの電圧値を変化させたが、予め決められた波形のターンオフ用制御電圧VGDを発生してもよい。 (4) The form of active gate control that generates the turn-off control voltage VGD is arbitrary. In the above embodiment, the voltage value of the turn-off control voltage VGD is changed in response to changes in the voltage value Vds between the first and second main terminals of the power switching element 3, but the turn-off control voltage VGD may be generated with a predetermined waveform.
(5)上記実施形態では、ドレイン端子D(第1の主端子)およびパワーソース端子Sp(第2の主端子)間の経路を経た電流が通過する位置に第3の制御端子Sdpを設けたが、パワースイッチング素子3のチャネル領域を通過した電流がパワーソース端子Sp(第2の主端子)に至るまでの区間が長く、第2の経路の共通区間に介在するインダクタンスが十分に大きくなる場合には、パワーソースSp(第2の主端子)を第3の制御端子Sdpとしてもよい。 (5) In the above embodiment, the third control terminal Sdp is provided at a position where the current passes through the path between the drain terminal D (first main terminal) and the power source terminal Sp (second main terminal). However, if the section from where the current passes through the channel region of the power switching element 3 reaches the power source terminal Sp (second main terminal) is long and the inductance in the common section of the second path is sufficiently large, the power source Sp (second main terminal) may be the third control terminal Sdp.
(6)上記実施形態では、MOSFETをパワースイッチング素子3として用いたが、IGBT(Insulated Gate Bipolar Transistor;絶縁ゲートバイポーラトランジスタ)等、MOSFET以外のパワースイッチング素子3を用いてもよい。 (6) In the above embodiment, a MOSFET is used as the power switching element 3, but a power switching element 3 other than a MOSFET, such as an IGBT (Insulated Gate Bipolar Transistor), may also be used.
1……制御部、2a,2b……駆動装置、3a,3b……パワースイッチング素子、4……直流中間コンデンサ、5a,5b……電流検出器、6a,6b,7……電圧検出器、10……駆動制御部、11……ON駆動制御部、12……OFF駆動制御部、13……ゲート電圧経路選択部、20,21……スイッチ、30……アクティブ駆動部、31……逆バイアス電源、40,41……スイッチ、45,46……OFF抵抗、100……電力変換装置、300a,300b……コンパレータ、301……OR演算子、302……フリップフロップ、303,304……NOT演算子。 1...control unit, 2a, 2b...drive device, 3a, 3b...power switching element, 4...DC intermediate capacitor, 5a, 5b...current detector, 6a, 6b, 7...voltage detector, 10...drive control unit, 11...ON drive control unit, 12...OFF drive control unit, 13...gate voltage path selection unit, 20, 21...switch, 30...active drive unit, 31...reverse bias power supply, 40, 41...switch, 45, 46...OFF resistor, 100...power conversion device, 300a, 300b...comparator, 301...OR operator, 302...flip-flop, 303, 304...NOT operator.
Claims (7)
前記パワースイッチング素子をターンオフさせる指令に応じて、前記パワースイッチング素子に流れる電流を制御し、前記パワースイッチング素子をターンオフさせるターンオフ用制御電圧を発生するターンオフ制御部を有し、
前記ターンオフ制御部は、前記パワースイッチング素子に与えられるサージ電圧に関する指標に基づいて、前記ターンオフ用制御電圧を印加する経路として、前記パワースイッチング素子の前記第1の制御端子および前記第2の制御端子間の第1の経路と、前記パワースイッチング素子の前記第1の制御端子を通過する制御電流と、前記パワースイッチング素子の前記第1の主端子および前記第2の主端子間の経路を流れる電流が共通に通過する共通区間が前記第1の経路の共通区間より長い第2の経路とのうちのいずれかを選択する制御電圧経路選択部を含み、
前記ターンオフ制御部は、前記ターンオフ用制御電圧として、前記パワースイッチング素子に与えられるサージ電圧の抑制の効果がある第1のターンオフ用制御電圧と、前記パワースイッチング素子に与えられるサージ電圧の抑制の効果が前記第1のターンオフ用制御電圧よりも低い第2のターンオフ用制御電圧とを発生可能であり、
前記サージ電圧の指標がとり得る範囲を、指標が最小な第1の範囲と、指標が2番目に小さい第2の範囲と、指標が最大である第3の範囲とに分け、
前記サージ電圧の指標が前記第1の範囲に属する場合、前記ターンオフ制御部は、前記第2のターンオフ用制御電圧を出力し、
前記サージ電圧の指標が前記第2の範囲または前記第3の範囲に属する場合、前記ターンオフ制御部は、前記第1のターンオフ用制御電圧を出力し、
前記サージ電圧の指標が前記第2の範囲に属する場合、前記制御電圧経路選択部は、前記第1の経路を選択し、
前記サージ電圧の指標が前記第3の範囲に属する場合、前記制御電圧経路選択部は、前記第2の経路を選択する、
ことを特徴とする駆動装置。 A drive device for driving a power switching element having first and second main terminals and first and second control terminals, in which a current flowing through a current path between the first and second main terminals is controlled by a control voltage applied between the first and second control terminals, comprising:
a turn-off control unit that controls a current flowing through the power switching element in response to a command to turn off the power switching element and generates a turn-off control voltage to turn off the power switching element,
the turn-off control unit includes a control voltage path selection unit that selects, as a path to which the turn-off control voltage is applied, one of a first path between the first control terminal and the second control terminal of the power switching element, a control current passing through the first control terminal of the power switching element, and a second path in which a common section through which a current passing through a path between the first main terminal and the second main terminal of the power switching element commonly passes is longer than a common section of the first path , based on an index related to a surge voltage applied to the power switching element;
the turn-off control section is capable of generating, as the turn-off control voltage, a first turn-off control voltage having an effect of suppressing a surge voltage applied to the power switching element, and a second turn-off control voltage having a lower effect of suppressing a surge voltage applied to the power switching element than the first turn-off control voltage;
A range in which the index of the surge voltage can be taken is divided into a first range in which the index is the smallest, a second range in which the index is the second smallest, and a third range in which the index is the largest,
When the index of the surge voltage falls within the first range, the turn-off control unit outputs the second turn-off control voltage;
When the index of the surge voltage falls within the second range or the third range, the turn-off control unit outputs the first turn-off control voltage;
When the index of the surge voltage falls within the second range, the control voltage path selection unit selects the first path;
When the index of the surge voltage falls within the third range, the control voltage path selection unit selects the second path.
A drive device characterized by:
前記直流中間コンデンサの直流中間電圧値を前記サージ電圧に関する指標として検出する第1の電圧検出手段と、を有し、
前記制御電圧経路選択部は、前記直流中間電圧値が第1の閾値以上である場合に前記第2の経路を選択することを特徴とする請求項1または2に記載の駆動装置。 a DC intermediate capacitor for supplying a DC intermediate voltage to the power switching element;
a first voltage detection means for detecting a DC intermediate voltage value of the DC intermediate capacitor as an index related to the surge voltage,
3. The drive device according to claim 1, wherein the control voltage path selection unit selects the second path when the DC intermediate voltage value is equal to or higher than a first threshold value.
前記制御電圧経路選択部は、前記第2の電圧検出手段により検出された電圧値が第2の閾値以上である場合に前記第2の経路を選択することを特徴とする請求項1または2に記載の駆動装置。3. The drive device according to claim 1, wherein the control voltage path selection unit selects the second path when the voltage value detected by the second voltage detection means is equal to or higher than a second threshold value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020176873A JP7540291B2 (en) | 2020-10-21 | 2020-10-21 | Power switching element driver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020176873A JP7540291B2 (en) | 2020-10-21 | 2020-10-21 | Power switching element driver |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022067980A JP2022067980A (en) | 2022-05-09 |
JP7540291B2 true JP7540291B2 (en) | 2024-08-27 |
Family
ID=81455949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020176873A Active JP7540291B2 (en) | 2020-10-21 | 2020-10-21 | Power switching element driver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7540291B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006129643A (en) | 2004-10-29 | 2006-05-18 | Toshiba Corp | Switching control unit and semiconductor integrated circuit device |
JP2012039457A (en) | 2010-08-09 | 2012-02-23 | Honda Motor Co Ltd | Device and method of driving semiconductor element |
JP2012222932A (en) | 2011-04-07 | 2012-11-12 | Mitsubishi Electric Corp | Switching device, and switching module |
JP2017175771A (en) | 2016-03-23 | 2017-09-28 | アイシン・エィ・ダブリュ株式会社 | Inverter device |
JP2018088728A (en) | 2016-11-28 | 2018-06-07 | 株式会社東芝 | Gate drive circuit |
-
2020
- 2020-10-21 JP JP2020176873A patent/JP7540291B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006129643A (en) | 2004-10-29 | 2006-05-18 | Toshiba Corp | Switching control unit and semiconductor integrated circuit device |
JP2012039457A (en) | 2010-08-09 | 2012-02-23 | Honda Motor Co Ltd | Device and method of driving semiconductor element |
JP2012222932A (en) | 2011-04-07 | 2012-11-12 | Mitsubishi Electric Corp | Switching device, and switching module |
JP2017175771A (en) | 2016-03-23 | 2017-09-28 | アイシン・エィ・ダブリュ株式会社 | Inverter device |
JP2018088728A (en) | 2016-11-28 | 2018-06-07 | 株式会社東芝 | Gate drive circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2022067980A (en) | 2022-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6949160B2 (en) | Multi-stage gate-off switching at dynamic timing | |
EP3035532B1 (en) | Gate drive circuit and method of operating same | |
JP6170119B2 (en) | System and method for driving a power switch | |
US9444448B2 (en) | High performance IGBT gate drive | |
JP5801001B2 (en) | Drive protection circuit, semiconductor module and automobile | |
US10910823B2 (en) | Semiconductor device driving device | |
JP5934925B2 (en) | Gate driver and power module including the same | |
US9490798B1 (en) | Gate drive control system for SiC and IGBT power devices | |
JP5616980B2 (en) | Driving device for semiconductor switch element | |
JP4432215B2 (en) | Semiconductor switching element gate drive circuit | |
JP7268507B2 (en) | Gate drive and power converter | |
JP2005192394A (en) | Driving device of semiconductor element and its control method | |
WO2019207977A1 (en) | Gate drive circuit and gate drive method | |
JP2000083371A (en) | Gate drive circuit in power converter | |
JP2018133892A (en) | Gate driving device and gate driving method of power semiconductor | |
EP0810731B1 (en) | Voltage-controlled transistor drive circuit | |
JP4321491B2 (en) | Voltage-driven semiconductor device driving apparatus | |
JP6102586B2 (en) | Drive circuit for switching element to be driven | |
JP6847641B2 (en) | Gate drive circuit | |
JP7540291B2 (en) | Power switching element driver | |
JP6033737B2 (en) | Inverter control device | |
JP2001274665A (en) | Drive method and drive circuit for voltage drive element | |
JPH10209832A (en) | Semiconductor switch circuit | |
JP7111273B1 (en) | gate drive | |
US20230130625A1 (en) | Drive device, drive method, and power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240729 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7540291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |