JP7528870B2 - ウェーハマーキング方法及び窒化物半導体デバイスの製造方法並びに窒化物半導体基板 - Google Patents

ウェーハマーキング方法及び窒化物半導体デバイスの製造方法並びに窒化物半導体基板 Download PDF

Info

Publication number
JP7528870B2
JP7528870B2 JP2021095592A JP2021095592A JP7528870B2 JP 7528870 B2 JP7528870 B2 JP 7528870B2 JP 2021095592 A JP2021095592 A JP 2021095592A JP 2021095592 A JP2021095592 A JP 2021095592A JP 7528870 B2 JP7528870 B2 JP 7528870B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
laser
semiconductor substrate
layer
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021095592A
Other languages
English (en)
Other versions
JP2022187552A (ja
Inventor
和徳 萩本
正三郎 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2021095592A priority Critical patent/JP7528870B2/ja
Priority to EP22820076.2A priority patent/EP4354492A4/en
Priority to PCT/JP2022/021848 priority patent/WO2022259894A1/ja
Priority to CN202280040388.0A priority patent/CN117480593A/zh
Priority to US18/567,262 priority patent/US20240274452A1/en
Priority to TW111120396A priority patent/TW202301504A/zh
Publication of JP2022187552A publication Critical patent/JP2022187552A/ja
Application granted granted Critical
Publication of JP7528870B2 publication Critical patent/JP7528870B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0614—Marking devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H10P74/232—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes comprising connection or disconnection of parts of a device in response to a measurement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8854—Grading and classifying of flaws
    • G01N2021/888—Marking defects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/207—Electrical properties, e.g. testing or measuring of resistance, deep levels or capacitance-voltage characteristics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/201—Marks applied to devices, e.g. for alignment or identification located on the periphery of wafers, e.g. orientation notches or lot numbers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/401—Marks applied to devices, e.g. for alignment or identification for identification or tracking

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Laser Beam Processing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)

Description

本発明は、ウェーハマーキング方法及び窒化物半導体デバイスの製造方法に関し、また、窒化物半導体基板に関する。
ＧａＮ等の窒化物半導体をデバイス作製用の層とした半導体基板として、単結晶シリコン基板上に窒化物半導体層をエピタキシャル成長（ヘテロエピタキシャル成長）させた窒化物半導体基板（以下、このような構造を有するヘテロエピタキシャル基板を、単に「窒化物半導体基板」とも称する。）がある。
単結晶シリコン基板上にＧａＮのエピタキシャル成長を行うと、ピラミッド状の欠陥（以降では、「ピラミッド欠陥」と称する。実態はバンプであり、通常、高さ１００～２００ｎｍ、直径２００～３００μｍである。）が発生することがある。図１にはピラミッド欠陥の光学顕微鏡写真を示した。図２には、ピラミッド欠陥の断面形状を示した。図２中のグラフは、図２中の右上の画像の破線部分をスキャンした高さプロファイルを示している。窒化物半導体基板の表面上にピラミッド欠陥が存在すると、デバイスメーカー等でのデバイス作製プロセスにおいて、フォトリソグラフィー工程でデフォーカスになり、デバイス作製後、デバイスの信頼性が保証できないため、ピラミッド欠陥部分に作製したデバイスは不良となってしまう。
また、単結晶シリコン基板上にＧａＮのエピタキシャル成長させる際に通常形成するバッファ層では、バッファ層が成長中に割れてできる内部クラック（図３参照）が存在した場合も同様にその箇所に作製したデバイスが不良となってしまう。
特開２００３－１４２５４１号公報
これらの問題の対策として、窒化物半導体基板上のピラミッド欠陥及び内部クラック等の欠陥が存在する箇所（欠陥部分）にレーザーによるマーキングを行うことが挙げられる。このようなレーザーマーキングにより、デバイス作製プロセスの工程にて、欠陥部分を有するチップ（窒化物半導体デバイス）を除去することができ、不良チップが市場に流出するのを防止することができると考えられた。
窒化物半導体基板に限らない、一般的な半導体ウェーハに対するレーザーマーキングの例として、特許文献１には、パーティクルカウンタにより検出したパーティクルの周辺にレーザーマーカによりマークを付すことが記載されている。
ところで、一般的に半導体にレーザーマークをする場合、半導体のバンドギャップよりエネルギーの大きい波長（波長は短い）のレーザーを照射する必要がある。但し、半導体のバンドギャップよりエネルギーの大きい波長のレーザーの場合、表面を溶融するだけで、エピタキシャル層自体に電気測定時に検出するリークパスを作製することができないため、電気特性評価によって欠陥を有するチップを除去することができない。
また、半導体のバンドギャップよりエネルギーの小さい波長（波長は長い）のレーザーを照射すると、半導体は透明体とみなされレーザー光が透過して、下地の基板に到達し、その基板が熱せられ溶融し、気化したガスが表層のエピタキシャル層を破裂（爆発、爆裂）させ、マーキング周辺にヒュームを飛び散らかしてしまうといった問題があった。図４にＧａＮに対するレーザー光の波長と透過率の関係を示す。また、図５にＡｌＮに対するレーザー光の波長と透過率の関係を示す。
本発明は、上記問題を解決するためになされたものであり、単結晶シリコン基板上に少なくともＧａＮ層を含む窒化物半導体層をエピタキシャル成長させた窒化物半導体基板における欠陥部分に対してレーザーマーキングする際に、ＧａＮ層表面及び単結晶シリコン基板表面に同時にマーキングすることができるレーザーマーキング方法を提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、単結晶シリコン基板上に少なくともＧａＮ層を含む窒化物半導体層をエピタキシャル成長させた窒化物半導体基板の欠陥部分にレーザーを用いてレーザーマークを施すウェーハのマーキング方法であって、前記欠陥部分にＧａＮのバンドギャップエネルギーに相当する波長である３６５ｎｍの±１０％以内の波長のレーザーを照射することで、前記ＧａＮ層の表面と前記単結晶シリコン基板表面に同時にマーキングを行うことを特徴とするウェーハマーキング方法を提供する。
このような本発明のウェーハマーキング方法では、欠陥部分にＧａＮのバンドギャップエネルギーに相当する波長である３６５ｎｍの±１０％以内の波長（すなわち、３２８．５～４０１．５ｎｍ）のレーザーを照射することで、ＧａＮ層の表面と単結晶シリコン基板表面（窒化物半導体層との界面）に同時にマーキングを行うことができる。このように、単結晶シリコン基板表面にもマーキングすることで、界面近傍にリークパスを形成することができる。このようなリークパスを形成することで電気特性評価により、欠陥部分を検出することができる。
このとき、前記マーキングを行うレーザーの波長を、３６５ｎｍの±５％以内とすることが好ましい。
このような、よりＧａＮのバンドギャップエネルギーに近い範囲の波長のレーザーを照射することにより、より確実にＧａＮ層の表面と単結晶シリコン基板表面に同時にマーキングを行うことができる。
また、本発明のウェーハマーキング方法では、前記窒化物半導体層を、前記ＧａＮ層に加えてＡｌＮ層及びＡｌＧａＮ層を含むものとすることができる。
ＡｌＮやＡｌＧａＮは、ＧａＮよりバンドギャップエネルギーが大きいのでＧａＮのバンドギャップエネルギーに相当する波長のレーザーはＡｌＮ層やＡｌＧａＮ層を透過して、単結晶シリコン表面及びその近傍を溶融させることができる。そのため、本発明は、窒化物半導体層がＧａＮ層だけでなくＡｌＮ層及びＡｌＧａＮ層を含むものにも適用することができる。
また、本発明は、窒化物半導体基板上に窒化物半導体デバイスを製造する方法であって、上記のウェーハマーキング方法によって前記窒化物半導体基板に前記レーザーマークを施す工程と、該レーザーマークが施された窒化物半導体基板上に複数の窒化物半導体デバイスを作製する工程と、前記複数の窒化物半導体デバイスが作製された窒化物半導体基板に対し、電気特性評価を行い、リークパス部を検出することで、前記欠陥部分を有する窒化物半導体デバイスを除去する工程とを含むことを特徴とする窒化物半導体デバイスの製造方法を提供する。
上記の通り本発明のウェーハマーキング方法により単結晶シリコン基板の表面近傍にリークパスを形成することができるので、本発明の窒化物半導体デバイスの製造方法では、電気特性評価によって、欠陥部分を検出することができる。
また、本発明は、単結晶シリコン基板上に少なくともＧａＮ層を含む窒化物半導体層からなるエピタキシャル層を有する窒化物半導体基板の欠陥部分にレーザーマークが施された窒化物半導体基板であって、前記レーザーマークが前記ＧａＮ層の表面と前記単結晶シリコン基板の表面の面内の同一位置に施されており、該単結晶シリコン基板のレーザーマークが施された箇所において、リークパス部が形成されているものであることを特徴とする窒化物半導体基板を提供する。
このような窒化物半導体基板であれば、レーザーマークがＧａＮ層の表面と単結晶シリコン基板表面の面内の同一位置に施されており、マーキングされた単結晶シリコン表面近傍にリークパスが形成されている。そのため、デバイス作製プロセスにおいて、電気特性評価により容易に欠陥部分を有するチップを除去することができる。
また、本発明は、窒化物半導体基板上に窒化物半導体デバイスを製造する方法であって、上記の窒化物半導体基板上に複数の窒化物半導体デバイスを作製する工程と、前記複数の窒化物半導体デバイスが作製された窒化物半導体基板に対し、電気特性評価を行い、前記リークパス部を検出することで、前記欠陥部分を有する窒化物半導体デバイスを除去する工程とを含むことを特徴とする窒化物半導体デバイスの製造方法を提供する。
このように、電気特性評価により、リークパス部を検出することで欠陥部分を有するチップを除去することで極めて迅速に不良チップを除去することができるため、窒化物半導体デバイスの生産性とコスト面で有利な窒化物半導体デバイスの製造方法となる。
本発明のウェーハマーキング方法では、欠陥部分にＧａＮのバンドギャップエネルギーに相当する波長である３６５ｎｍの±１０％以内の波長のレーザーを照射することで、ＧａＮ層の表面と単結晶シリコン基板表面（窒化物半導体層との界面）に同時にマーキングを行うことができる。このように、単結晶シリコン基板表面にもマーキングすることで、界面近傍にリークパスを形成することができる。これにより、レーザーマークがＧａＮ層の表面と単結晶シリコン基板表面の面内の同一位置に施されている窒化物半導体基板とすることができる。また、このようにマーキングされた単結晶シリコンの表面近傍にリークパスを形成することができる。このようなリークパスを形成することで、電気特性評価により、欠陥部分を検出することができる。また、これにより、窒化物半導体デバイスの作製プロセスにおいて、極めて迅速に不良チップを除去することができるため、窒化物半導体デバイスの生産性とコスト面で有利な窒化物半導体デバイスの製造方法となる。また、このような波長のレーザーを用いることにより、レーザーマーキング時の破裂等が抑制され、ヒュームの発生等が抑えられるため、表面を清浄に保つことができる。
ピラミッド欠陥の光学顕微鏡写真である。 ピラミッド欠陥の光学顕微鏡写真と、ピラミッド欠陥の断面形状の測定結果を示すグラフである。 バッファ層が成長中に割れてできる内部クラックを示す光学顕微鏡写真である。 ＧａＮに対するレーザー光の波長と透過率の関係を示すグラフである。 ＡｌＮに対するレーザー光の波長と透過率の関係を示すグラフである。 実施例において形成したレーザーマークの光学顕微鏡観察写真である。 実施例において形成したレーザーマークの断面ＴＥＭ画像である。 本発明のレーザーマークを行うことができる窒化物半導体ウェーハの一例を示す概略断面図である。 本発明のレーザーマークを行うことができる窒化物半導体ウェーハの別の一例を示す概略断面図である。 比較例１において形成したレーザーマークの光学顕微鏡観察写真である。 比較例１において形成したレーザーマークの断面ＴＥＭ画像である。 比較例２においてピラミッド欠陥周辺に形成したレーザーマークの光学顕微鏡観察写真である。 比較例２においてクラック周辺に形成したレーザーマークの光学顕微鏡観察写真である。 比較例２において形成したレーザーマークの断面ＴＥＭ画像である。 比較例３において形成したレーザーマークの光学顕微鏡観察写真である。 実施例において形成したレーザーマークの箇所における電気特性評価の結果を示すグラフである。
前述のように単結晶シリコン基板上にＧａＮのエピタキシャル成長を行うと、ピラミッド状の欠陥が発生することがあった。このようなピラミッド欠陥があると、デバイス作製プロセスにおいて、フォトリソグラフィー工程でデフォーカスになり、デバイス作製後の信頼性が保証できないため、不良となってしまう。
また、単結晶シリコン基板上にＧａＮのエピタキシャル成長させる際に通常形成するバッファ層について、バッファ層が成長中に割れてできる内部クラックが存在した場合も同様に不良となってしまう。
その対策として、ピラミッド欠陥及び内部クラック等の欠陥部分にレーザーによるマーキングを行うことで、デバイスメーカー等におけるデバイス作製工程にて、欠陥部分を有するチップを除去し、不良チップが市場に流出するのを防止することができる。
一般的に半導体にレーザーマークをする場合、半導体のバンドギャップよりエネルギーの大きい波長のレーザーでマーキングを行う。従って、一般的には、単結晶シリコン基板上にＧａＮを含む窒化物半導体をエピタキシャル成長させた基板では、ＧａＮのバンドギャップエネルギーに相当する波長は３６５ｎｍなので、例えば２６６ｎｍといったエネルギーの大きな波長のレーザーを照射してマーキングを行う。その場合、ＧａＮ表面で吸収・溶融されマーキングが行われる。しかしながら、このような場合、リークパスが形成されていないのでデバイス製造工程で欠陥部分を有するチップを除去する際、電気特性評価により除去することができない。
また、ＧａＮのバンドギャップよりエネルギーの小さい波長のレーザーを照射した場合には、窒化物半導体は透過して単結晶シリコン基板で吸収・溶融され、窒化物半導体表面はマーキングされない。
本発明者らが、欠陥部分にマーキングすると同時にデバイス工程において電気特性評価によって欠陥部分を有するチップを除去できるウェーハマーキング方法について検討を重ねたところ、欠陥部分にＧａＮのバンドギャップエネルギーに相当する波長の±１０％以内（３６５ｎｍの±１０％以内）の波長のレーザーを照射することで、ＧａＮ層の表面と単結晶シリコン基板表面に同時にマーキングを行うことができ、単結晶シリコン基板表面近傍にリークパスが形成されるため、電気特性評価によって欠陥部分を有するチップを除去できることが判り、本発明を完成させた。
以下、本発明のウェーハマーキング方法について図面を参照して説明する。なお、以下の窒化物半導体基板の構造は一例であって、これに限定されるものではない。
本発明は、単結晶シリコン基板上に少なくともＧａＮ層を含む窒化物半導体層をエピタキシャル成長させた窒化物半導体基板の欠陥部分にレーザーを用いてレーザーマークを施すウェーハのマーキング方法であって、前記欠陥部分にＧａＮのバンドギャップエネルギーに相当する波長である３６５ｎｍの±１０％以内の波長のレーザーを照射することで、前記ＧａＮ層の表面と前記単結晶シリコン基板表面に同時にマーキングを行うことを特徴とするウェーハマーキング方法である。
また、本発明のウェーハマーキング方法によって、欠陥部分にレーザーマークが施された窒化物半導体基板を作製することができる。すなわち、この窒化物半導体基板は、単結晶シリコン基板上に少なくともＧａＮ層を含む窒化物半導体層からなるエピタキシャル層を有する窒化物半導体基板の欠陥部分にレーザーマークが施された窒化物半導体基板であって、レーザーマークがＧａＮ層の表面と単結晶シリコン基板の表面の面内の同一位置に施されている。さらに、該単結晶シリコン基板のレーザーマークが施された箇所において、リークパス部が形成されているものである。
上記のように、本発明のレーザーマーキング方法の対象は、単結晶シリコン基板上に少なくともＧａＮ層を含む窒化物半導体層をエピタキシャル成長させた窒化物半導体基板である。本発明のレーザーマーキング方法の対象となる窒化物半導体基板には、窒化物半導体層として、ＧａＮ層だけでなく、ＡｌＮ層を含んでいたり、ＡｌＧａＮ層を含んでいたりしてもよい。特に、本発明は、ＧａＮ層に加えてＡｌＮ層及びＡｌＧａＮ層を含む窒化物半導体層を有する窒化物半導体基板に対しても適用することができる。
図８及び図９に本発明のレーザーマークを行うことができる窒化物半導体基板の例を示す。図８は単結晶シリコン基板上に中間層としてＡｌＧａＮ層をＡｌの組成を例えば５０％、２５％、１０％と徐々に下げる傾斜バッファ構造で形成し、その上にデバイス層としてＧａＮ層、ＡｌＧａＮ層、ＧａＮ層を順に形成する。図９は中間層がＧａＮ層とＡｌＧａＮ層またはＡｌＮ層とＡｌＧａＮ層が交互に積層させた超格子構造（ＳＬｓ）若しくは間欠超格子バッファ構造となっている。
このような単結晶シリコン基板上にＧａＮ層を含む窒化物半導体がエピタキシャル成長させた窒化物半導体基板のピラミッド欠陥或いはクラック等の欠陥を顕微鏡等により検出し、欠陥の近傍にレーザーを照射してマーキングを行う。このレーザー波長は、３６５ｎｍ±１０％以内の波長（すなわち、３２８．５～４０１．５ｎｍ）とする。また、好ましくは３６５ｎｍ±５％以内（すなわち、３４６．７５～３８３．２５ｎｍ）の波長とする。このような波長のレーザーを照射することで、後述の実施例における図６及び図７（ａ）（ｂ）に示すようにＧａＮ層の表面と単結晶シリコン基板表面に同時にマーキングを行うことができる。このように、単結晶シリコン基板の表面（窒化物半導体層との界面）にマーキングすることで界面近傍にリークパスを形成することができる。リークパスを形成することで電気特性評価により、欠陥部分を検出することができる。したがって、デバイス製造工程で不良チップを容易に除去することができるため、窒化物半導体デバイスの生産性を向上させ、コストを低減することができる。
すなわち、窒化物半導体基板上に窒化物半導体デバイスを製造する方法では、まず、本発明のウェーハマーキング方法によって、窒化物半導体基板の欠陥部分にレーザーマークを施す。次に、デバイスメーカー等におけるデバイス作製プロセスにおいて、このようにレーザーマークが施された窒化物半導体基板上に複数の窒化物半導体デバイスを作製する。このような複数の窒化物半導体デバイスが作製された窒化物半導体基板に対し、電気特性評価を行ってリークパス部を検出することで、欠陥部分を有する窒化物半導体デバイスを迅速かつ容易に発見することができ、不良となる窒化物半導体デバイスを除外することができる。
なお、３６５ｎｍの波長とは、上記のように、ＧａＮのバンドギャップエネルギーに相当する波長である。ＡｌＮやＡｌＧａＮは、ＧａＮよりバンドギャップエネルギーが大きいのでＧａＮのバンドギャップエネルギーに相当する波長のレーザーはＡｌＮ層やＡｌＧａＮ層を透過して、単結晶シリコン表面及びその近傍を溶融させることができる。そのため、本発明は、窒化物半導体層がＧａＮ層だけでなくＡｌＮ層及びＡｌＧａＮ層を含むものにも適用することができる。
以下、実施例及び比較例を挙げて本発明について詳細に説明するが、これらは本発明を限定するものではない。
（実施例）
図９に示すような単結晶シリコン基板上に全厚６．５μｍの間欠バッファ層を有する窒化物半導体をエピタキシャル成長させた窒化物半導体基板を準備した。この窒化物半導体基板において表面に存在するピラミッド欠陥を光学顕微鏡を用いて検出し、その欠陥部分に対し、フォトニックインストゥルメンツ社製レーザーマーカーでＧａＮのバンドギャップと同じエネルギーの波長（吸収端３６５ｎｍ）のレーザーをＧａＮ層表面に照射してマーキングを行った。
その結果、基板表面を光学顕微鏡で観察した様子を図６に、また、断面のＴＥＭ画像を図７（ａ）に、更に断面の詳細な画像を図７（ｂ）に示す。図７からわかるように、エピタキシャル層表面でレーザー光を吸収し、表面が溶融してピットになっており、転位はピットの最低部の下で止まっている。なお、表面にはヒュームによる飛散物はなかった。更にレーザー光はエピタキシャル層を透過し、単結晶シリコン基板とバッファ層との界面周辺を溶融し空隙が形成されている。バッファ層の下部から上部へ向けて白い空隙部２か所、右側の白い空隙部から上に転位が伸長して、ＧａＮ層で止まっている。その上、単結晶シリコン基板とバッファ層との界面周辺が溶融気化し、バッファ層の一部に亀裂が入り、リークパスが形成されていた。
このようにしてマーキングしたウェーハをデバイスプロセス工程に流し、一辺３００μｍの四角形状の窒化物半導体デバイス（チップ）を作製（電極Ａｌ／Ｔｉ）して電気特性評価（縦耐圧測定）を行った。レーザーマーキングが行われ、該当したチップの特性は、図１６の「レーザーマーク」に示すように、低電圧の所からリーク電流が生じ、電気特性評価にて、一目で不良品であることが確認できた。なお、レーザーマークのない通常の箇所は、図１６の「通常」に示すように、リーク電流は生じていない。
（比較例１）
まず、図９に示すような単結晶シリコン基板上に全厚６．５μｍの間欠バッファ層を有する窒化物半導体をエピタキシャル成長させた窒化物半導体基板を準備した。タカノ社製レーザーマーカー（２５ｍＷ）を用いてＧａＮのバンドギャップよりエネルギーの大きな２６６ｎｍの波長のレーザーでエピタキシャル層表面に螺旋状に多数レーザー照射したこと以外は実施例と同様な条件でレーザーマーキングを行った。
その結果、基板表面を光学顕微鏡で観察した様子を図１０に、また、断面のＴＥＭ画像を図１１に示す。ＧａＮに対して２６６ｎｍの波長は、透過率が極めて低い。そのため、図１１から判るように、ウェーハ表面（ＧａＮ層の表面）で吸収し表面溶融されマーキングされた。シリコン基板表面にはレーザーマークは形成されなかった。また、レーザーマークの周辺へのヒュームの飛び散りがなく綺麗にマーキングできた。また、断面のＴＥＭ画像にて表面および断面観察すると、表面にシャローなピットが形成されているだけで、エピタキシャル層内部に際立った変化は観られなかった。
また、実施例と同様に、マーキングしたウェーハをデバイスプロセス工程に流し、電気特性評価まで行った。その結果、単結晶シリコン基板のレーザーマークが施された箇所において、リークパス部は形成されておらず、電気特性評価では欠陥部分を有する窒化物半導体デバイスは検出できなかった。
（比較例２）
まず、図９に示すような単結晶シリコン基板上に全厚６．５μｍの間欠バッファ層を有する窒化物半導体をエピタキシャル成長させた窒化物半導体基板を準備した。フォトニックインストゥルメンツ社製レーザーマーカーを用いてＧａＮのバンドギャップよりエネルギーの小さい４３５ｎｍの波長のレーザーでピラミッド欠陥周辺及びクラック周辺のエピタキシャル層表面にレーザー照射したこと以外は実施例と同様な条件でレーザーマーキングを行った。
その結果、基板表面を光学顕微鏡で観察した様子を図１２（画像中央がピラミッド欠陥である。）、図１３（円周状のレーザーマークに囲まれた部分にクラックが見える。）に示す。また、断面のＴＥＭ画像を図１４に示す。これらの図から判るようにＧａＮのバンドギャップよりエネルギーの小さい４３５ｎｍ波長のレーザーでは、エピタキシャル層表面には、溶融の痕跡はなくＧａＮの吸収端より長い波長の光は、物理原則通り透過し、単結晶シリコン基板がレーザー光を吸収・溶融され、空隙ができていた。ＧａＮ層表面にはマーキングはされなかった。図１２、図１３で見えているレーザーマークは単結晶シリコン基板上のレーザーマークが透けているものである。
（比較例３）
まず、図９に示すような単結晶シリコン基板上に全厚６．５μｍの間欠バッファ層を有する窒化物半導体をエピタキシャル成長させた窒化物半導体基板を準備した。ミヤチテクノス社製レーザーマーカーを用いてＧａＮのバンドギャップよりエネルギーの小さな波長５３２ｎｍレーザーでマーキングを行ったこと以外は実施例と同様な条件でレーザーマーキングを行った。
その結果、図１５に示すようにＧａＮ層を透過し、単結晶シリコン基板の表面で吸収・溶融され蒸気圧により破裂を起こし、マーキングされた。この場合、マーキング周辺にフュームが飛散するのと、破裂時にエピタキシャル層が捲り上げられ、浮いたような状態になった。ヒュームなので、焼き付いて洗浄しても取れない。光学顕微鏡だけでマーキングの様子が観察できた。ヒュームの飛散はデバイス作製において問題となる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (6)

  1. 単結晶シリコン基板上に少なくともＧａＮ層を含む窒化物半導体層をエピタキシャル成長させた窒化物半導体基板の欠陥部分にレーザーを用いてレーザーマークを施すウェーハのマーキング方法であって、
    前記欠陥部分にＧａＮのバンドギャップエネルギーに相当する波長である３６５ｎｍの±１０％以内の波長のレーザーを照射することで、前記ＧａＮ層の表面と前記単結晶シリコン基板表面に同時にマーキングを行うことを特徴とするウェーハマーキング方法。
  2. 前記マーキングを行うレーザーの波長を、３６５ｎｍの±５％以内とすることを特徴とする請求項１に記載のウェーハマーキング方法。
  3. 前記窒化物半導体層を、前記ＧａＮ層に加えてＡｌＮ層及びＡｌＧａＮ層を含むものとすることを特徴とする請求項１又は請求項２に記載のウェーハマーキング方法。
  4. 窒化物半導体基板上に窒化物半導体デバイスを製造する方法であって、
    請求項１から請求項３のいずれか１項に記載のウェーハマーキング方法によって前記窒化物半導体基板に前記レーザーマークを施す工程と、
    該レーザーマークが施された窒化物半導体基板上に複数の窒化物半導体デバイスを作製する工程と、
    前記複数の窒化物半導体デバイスが作製された窒化物半導体基板に対し、電気特性評価を行い、リークパス部を検出することで、前記欠陥部分を有する窒化物半導体デバイスを除去する工程と
    を含むことを特徴とする窒化物半導体デバイスの製造方法。
  5. 単結晶シリコン基板上に少なくともＧａＮ層を含む窒化物半導体層からなるエピタキシャル層を有する窒化物半導体基板の欠陥部分にレーザーマークが施された窒化物半導体基板であって、
    前記レーザーマークが前記ＧａＮ層の表面と前記単結晶シリコン基板の表面の面内の同一位置に施されており、該単結晶シリコン基板のレーザーマークが施された箇所において、リークパス部が形成されているものであることを特徴とする窒化物半導体基板。
  6. 窒化物半導体基板上に窒化物半導体デバイスを製造する方法であって、
    請求項５に記載の窒化物半導体基板上に複数の窒化物半導体デバイスを作製する工程と、
    前記複数の窒化物半導体デバイスが作製された窒化物半導体基板に対し、電気特性評価を行い、前記リークパス部を検出することで、前記欠陥部分を有する窒化物半導体デバイスを除去する工程と
    を含むことを特徴とする窒化物半導体デバイスの製造方法。
JP2021095592A 2021-06-08 2021-06-08 ウェーハマーキング方法及び窒化物半導体デバイスの製造方法並びに窒化物半導体基板 Active JP7528870B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2021095592A JP7528870B2 (ja) 2021-06-08 2021-06-08 ウェーハマーキング方法及び窒化物半導体デバイスの製造方法並びに窒化物半導体基板
EP22820076.2A EP4354492A4 (en) 2021-06-08 2022-05-30 Wafer marking method, nitride semiconductor device manufacturing method, and nitride semiconductor substrate
PCT/JP2022/021848 WO2022259894A1 (ja) 2021-06-08 2022-05-30 ウェーハマーキング方法及び窒化物半導体デバイスの製造方法並びに窒化物半導体基板
CN202280040388.0A CN117480593A (zh) 2021-06-08 2022-05-30 晶圆标记方法及氮化物半导体器件的制造方法以及氮化物半导体基板
US18/567,262 US20240274452A1 (en) 2021-06-08 2022-05-30 Wafer marking method, method of producing nitride semiconductor device and nitride semiconductor substrate
TW111120396A TW202301504A (zh) 2021-06-08 2022-06-01 晶圓標記方法及氮化物半導體元件的製造方法以及氮化物半導體基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021095592A JP7528870B2 (ja) 2021-06-08 2021-06-08 ウェーハマーキング方法及び窒化物半導体デバイスの製造方法並びに窒化物半導体基板

Publications (2)

Publication Number Publication Date
JP2022187552A JP2022187552A (ja) 2022-12-20
JP7528870B2 true JP7528870B2 (ja) 2024-08-06

Family

ID=84424907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021095592A Active JP7528870B2 (ja) 2021-06-08 2021-06-08 ウェーハマーキング方法及び窒化物半導体デバイスの製造方法並びに窒化物半導体基板

Country Status (6)

Country Link
US (1) US20240274452A1 (ja)
EP (1) EP4354492A4 (ja)
JP (1) JP7528870B2 (ja)
CN (1) CN117480593A (ja)
TW (1) TW202301504A (ja)
WO (1) WO2022259894A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101305A (ja) 2003-09-25 2005-04-14 Sumitomo Heavy Ind Ltd 無機窒化物部材のマーキング方法および無機窒化物部材
JP2009021572A (ja) 2007-06-12 2009-01-29 Shin Etsu Handotai Co Ltd 欠陥検出方法及び欠陥検出システム並びに発光素子の製造方法
JP2011258683A (ja) 2010-06-08 2011-12-22 Nippon Steel Corp 欠陥識別マーカー付き基板、及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3874528B2 (ja) * 1998-03-11 2007-01-31 株式会社小松製作所 半導体ウエハのレーザマーキング方法
JP2002340990A (ja) * 2001-05-15 2002-11-27 Jeol Ltd 半導体デバイスの評価方法及び装置。
JP2003142541A (ja) 2001-10-31 2003-05-16 Shin Etsu Handotai Co Ltd パーティクルの分析方法
JP5245549B2 (ja) * 2008-06-05 2013-07-24 日立電線株式会社 窒化物半導体基板のマーキング方法
US10082470B2 (en) * 2016-09-27 2018-09-25 Kla-Tencor Corporation Defect marking for semiconductor wafer inspection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101305A (ja) 2003-09-25 2005-04-14 Sumitomo Heavy Ind Ltd 無機窒化物部材のマーキング方法および無機窒化物部材
JP2009021572A (ja) 2007-06-12 2009-01-29 Shin Etsu Handotai Co Ltd 欠陥検出方法及び欠陥検出システム並びに発光素子の製造方法
JP2011258683A (ja) 2010-06-08 2011-12-22 Nippon Steel Corp 欠陥識別マーカー付き基板、及びその製造方法

Also Published As

Publication number Publication date
JP2022187552A (ja) 2022-12-20
EP4354492A1 (en) 2024-04-17
EP4354492A4 (en) 2025-06-18
WO2022259894A1 (ja) 2022-12-15
TW202301504A (zh) 2023-01-01
CN117480593A (zh) 2024-01-30
US20240274452A1 (en) 2024-08-15

Similar Documents

Publication Publication Date Title
JP5674759B2 (ja) 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
KR101491528B1 (ko) 단결정 기판, 단결정 기판의 제조 방법, 다층막이 형성된 단결정 기판의 제조 방법 및 소자 제조 방법
JP5091233B2 (ja) 垂直型発光素子及びその製造方法
JP6674054B2 (ja) 微細パターンを有する樹脂フィルムの製造方法および有機ｅｌ表示装置の製造方法
JP2011181909A (ja) 半導体チップ製造方法
CN1965393A (zh) 化合物半导体器件晶片的制造方法
CN101772846A (zh) 半导体发光元件以及其制造方法
KR102633877B1 (ko) 검사용 웨이퍼 및 에너지 분포의 검사 방법
TWI687559B (zh) 基板製造方法
JP7528870B2 (ja) ウェーハマーキング方法及び窒化物半導体デバイスの製造方法並びに窒化物半導体基板
JP6045356B2 (ja) 半導体装置の製造方法
CN108093626A (zh) 激光加工方法及激光加工装置
Marks et al. Effect of nanosecond laser dicing on the mechanical strength and fracture mechanism of ultrathin Si dies with Cu stabilization layer
TW202108275A (zh) 雷射加工方法、及半導體裝置製造方法
TW201921601A (zh) 發光元件之製造方法
TWI424514B (zh) 檢驗圖案、圖案縫合檢驗方法及包含該檢驗圖案之半導體晶圓
KR101536767B1 (ko) 반도체 기판의 표면 상에 존재하는 결함의 선택적 커버링 방법
CN109524574A (zh) 柔性显示面板测试样品及其制作方法、缺陷分析方法
JP2013055300A (ja) 半導体素子の修復方法
CN121514702A (zh) 一种控制SiC晶圆打标识别孔处LTV的打标方法及系统
TW202414510A (zh) 接合型發光元件晶圓的製造方法及微led的移載方法
JP2024171868A (ja) 発光素子の移載方法及び発光装置の製造方法
JP2014007405A (ja) ダイオードの製造方法及びダイオード
JP2009004591A (ja) 半導体装置の製造方法
JP2013055299A (ja) レジスト除去方法、修復方法および素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240708

R150 Certificate of patent or registration of utility model

Ref document number: 7528870

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150