JP7527418B2 - オプトエレクトロニクス半導体デバイスを製造する方法およびオプトエレクトロニクス半導体デバイス - Google Patents

オプトエレクトロニクス半導体デバイスを製造する方法およびオプトエレクトロニクス半導体デバイス Download PDF

Info

Publication number
JP7527418B2
JP7527418B2 JP2023018445A JP2023018445A JP7527418B2 JP 7527418 B2 JP7527418 B2 JP 7527418B2 JP 2023018445 A JP2023018445 A JP 2023018445A JP 2023018445 A JP2023018445 A JP 2023018445A JP 7527418 B2 JP7527418 B2 JP 7527418B2
Authority
JP
Japan
Prior art keywords
light
conversion material
conversion
semiconductor device
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023018445A
Other languages
English (en)
Other versions
JP2023071690A (ja
Inventor
マルクス ピンドル
ハイリング キュイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osram Oled GmbH
Original Assignee
Osram Oled GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Oled GmbH filed Critical Osram Oled GmbH
Publication of JP2023071690A publication Critical patent/JP2023071690A/ja
Application granted granted Critical
Publication of JP7527418B2 publication Critical patent/JP7527418B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0361—Manufacture or treatment of packages of wavelength conversion means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8511—Wavelength conversion means characterised by their material, e.g. binder
    • H10H20/8512—Wavelength conversion materials
    • H10H20/8513—Wavelength conversion materials having two or more wavelength conversion materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0363—Manufacture or treatment of packages of optical field-shaping means

Landscapes

  • Led Device Packages (AREA)
  • Optical Filters (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

オプトエレクトロニクス半導体デバイスを製造する方法が示される。さらに、オプトエレクトロニクス半導体デバイスが示される。
解決されるべき課題は、予め定められた半導体チップの画素（ｐｉｘｅｌｓ）に様々な変換材料（ｃｏｎｖｅｒｔｅｒ ｍａｔｅｒｉａｌｓ）が施用される、オプトエレクトロニクス半導体デバイスを製造する方法を特定することである。解決されるべき別の課題は、放出される放射の色位置を連続的に調節することができるオプトエレクトロニクス半導体デバイスを特定することである。
これらの課題は、独立特許請求項の方法および主題によって解決される。有利な実施形態およびさらなる発展形が従属特許請求項の主題である。
少なくとも一つの実施形態によれば、オプトエレクトロニクス半導体デバイスを製造する方法は、半導体積層体が提供されるステップＡ）を含む。半導体積層体は、放射面を有する。放射面は、複数の発光区域を含む。
半導体積層体は、例えば、ＩＩＩ－Ｖ族化合物半導体材料に基づく。半導体は、例えば窒化物化合物半導体材、例えばＡｌｎＩｎ１－ｎ－ｍＧａｍＮ、またはリン化物化合物半導体材、例えばＡｌｎＩｎ１－ｎ－ｍＧａｍＰ、またはヒ化物化合物半導体材、例えばＡｌｎＩｎ１－ｎ－ｍＧａｍＡｓもしくはＡｌｎＩｎ１－ｎ－ｍＧａｍＡｓＰであり、ここでそれぞれ０≦ｎ≦１、０≦ｍ≦１およびｍ＋ｎ≦１である。半導体積層体は、ドーパントならびに追加成分を含有することがある。しかし、少量の他の物質によって部分的に置き換えられ、および／または補われることがある場合でも、分かりやすくするために、半導体積層体の結晶格子の必須成分、すなわちＡｌ、Ａｓ、Ｇａ、Ｉｎ、ＮまたはＰだけが示される。好ましくは、半導体積層体は、ＡｌＩｎＧａＮに基づく。
半導体積層体の活性層は、特に、少なくとも一つのｐｎ接合部および／または少なくとも一つの量子井戸構造を含み、正常な動作時に例えば青色または緑色または赤色スペクトル域あるいは紫外域の電磁放射を発生することができる。好ましくは、活性層は、紫外線放射および／または青色光を発生する。
半導体積層体は、ウェハ化合物として提供することができる。半導体積層体は、好ましくは、ひとつながりである。例えば、半導体積層体は、半導体チップの面内範囲全体にわたって延在するひとつながりの活性層を含む。特に、半導体積層体は、基板に施用される。ステップＡ）において、下記に定義される半導体積層体を有する単一の半導体チップも提供することができる。
半導体積層体の放射面は、特に、半導体積層体の主面である。放射面は、複数の発光区域を含む。それぞれの発光区域は、例えば完成部品においてかつ適切な動作時に、個々にかつ他の発光区域と独立に、電気的に制御することができ、個々にかつ他の発光区域と独立に電磁放射を放出することができる。例えば、それぞれの発光区域の面積は、少なくとも１μｍ２または少なくとも１０μｍ２または少なくとも１００μｍ２である。あるいは、またはさらに、それぞれの発光区域の面積は、最大１０００００μｍ２または１００００μｍ２または５００μｍ２である。発光区域は、例えば行列として配置される。意図される半導体積層体の動作時に、好ましくは発光区域によって半導体積層体から未変換の放射が放出される。
従って、発光区域は、放射面の個々の区域である。例えば、放射面、または放射面とは反対側を向く半導体積層体の面にコンタクト素子が施用され、それによって、コンタクト素子は、発光区域のサイズおよび位置を画定することができる。発光区域は、例えば、放射面へのコンタクト素子の投影であり、それによって、それぞれのコンタクト素子は、一対一に発光区域を割り当てられる。しかし、発光区域を分離するために半導体積層体中にトレンチも作製するか、または作製しておくことができる。このプロセスによって個々の発光区域の位置およびサイズも決定することができる。
少なくとも一つの実施形態によれば、本方法は、ステップＢ）を含み、ステップＢ）においては、光構造化可能な第一の感光層が放射面に施用される。第一の感光層は、好ましくは、単に結合された層として複数の発光区域の上に、特にすべての発光区域または放射面全体の上に施用される。感光層は、例えばポジ型またはネガ型感光材料から形成することができる。第一の感光層は、スピンコーティングまたはラミネート化により放射面に沿って配分することができる。しかし、接着される乾式感光材料も第一の感光層として用いることができる。
少なくとも一つの実施形態によれば、本方法は、第一の感光層が光構造化されるステップＣ）を含む。このプロセスにおいて、第一の発光区域の領域において第一の感光層に孔が形成される。
第一の感光層に孔を創出するためにフォトリソグラフィープロセスが用いられる。第一の感光層は、特定の区域において露光される。露光後に依然として溶解性の区域は、次に溶媒で放射面からすすぎ落され、従って孔を創出することができる。露光は、例えばマスクを用いるかまたはステッパープロセスによるかまたはＬＤＩ（Ｌａｓｅｒ Ｄｉｒｅｃｔ Ｉｍａｇｉｎｇ）プロセス（レーザ直接イメージングプロセス）によって実行することができる。しかし、放射を放出し、第一の感光層を所望の位置において露光するように、個々の発光区域を適切に制御することも可能である。この場合、第一の感光層の材料は、特にポジ型感光材料である。
構造化によって創出される第一の感光層の孔は、第一の発光区域の区域に位置する。例えば、第一の感光層のそれぞれの孔は、第一の発光区域に一対一に割り当てられる。この場合、それぞれの孔は、面内で、すなわち活性層に平行な方向で、第一の感光層由来の縁または壁によって囲まれ、特に完全に囲まれる。それぞれの孔の面内広がりは、それによって、好ましくは関連する第一の発光区域の面内広がりと基本的に対応する。例えば、放射面の平面図で見ると、第一の感光層のそれぞれの孔は、関連する第一の発光区域と完全に重なる。放射面の平面図において、孔の面積と、関連する第一の発光区域の面積とは、例えば最大２０％または１０％または５％異なる。
例えば、放射面上のすべての発光区域のうち少なくとも２０％または少なくとも４０％が、上にある第一の感光層に孔が形成される第一の発光区域である。しかし、第一の発光区域のサイズおよび配置は、第一の孔の形成だけによって画定することもできる。
少なくとも一つの実施形態によれば、本方法は、構造化された第一の感光層に第一の変換材料が施用されるステップＤ）を含む。第一の変換材料は、部分的にまたは完全に孔を埋める。その結果、孔の中に第一の変換素子が形成され、第一の変換素子は、関連する第一の発光区域を覆う。
第一の変換材料は、一種類以上の蛍光体を含むことができる。蛍光体は、母材中に埋め込むことができる。蛍光体は、粒子または分子の形であってよい。母材は、例えば、ポリマーまたはシリコーンまたは樹脂またはエポキシを含むか、あるいはポリマーまたはシリコーンまたは樹脂またはエポキシからなることがある。
変換材料は、例えば、ラミネートするか、またはスプレーすることができる。第一の変換材料は、施用した後に硬化させることができる。
例えば、第一の変換素子は、関連する第一の発光区域の少なくとも９０％または少なくとも９５％または少なくとも９９％を覆うかあるいは完全に覆う。
少なくとも一つの実施形態によれば、本方法は、放射面から第一の感光層が除去されるステップＥ）を含む。従って、特に、第一の感光層のうちでステップＣ）における構造化プロセス時に既に除去されなかった区域が除去される。例えば、この目的で別の溶媒を用いることができる。
少なくとも一つの実施形態によれば、本プロセスは、少なくとも第二の発光区域の領域において放射面に第二の変換材料が施用されるステップＦ）を含む。第二の発光区域は、好ましくは、第一の発光区域と異なる。例えば、第二の発光区域は、それぞれの第一の発光区域と直接隣り合わせに配置される。
例えば、すべての発光区域の少なくとも２０％または少なくとも４０％が第二の発光区域である。例えば、放射面は、第一の発光区域および第二の発光区域だけからなる。
第一の変換材料のように、第二の変換材料は、一種類以上の蛍光体を含むことができる。蛍光体は、例えば、粒子または分子の形である。蛍光体は、母材中に配分し埋め込むことができる。
母材は、第一の変換材料の場合のように選ぶことができる。第二の変換材料は、好ましくは一種類の蛍光体または数種類の蛍光体またはすべての蛍光体が第一の変換材料と異なる。
第二の変換材料は、好ましくは、第二の発光区域を完全にあるいは少なくとも９０％または少なくとも９５％または少なくとも９９％覆う。
特に、第一の変換材料は、動作時に半導体積層体によって放出される第一の波長域の放射を完全にまたは部分的に第二の波長域の放射に変換するように構成される。第二の変換材料は、好ましくは、半導体積層体によって放出される第一の波長域の放射を部分的にまたは完全に第三の波長域の放射に変換するように設計される。第一の、第二のおよび第三の波長域は、好ましくは対毎に異なる。
少なくとも一つの実施形態によれば、ステップＡ）からＦ）の後に、第一の変換素子は、第二の変換材料と直接接触する。特に、第一の変換素子は、隣り合う第二の発光区域に位置する第二の変換材料と直接接触する。好ましくは、第一の変換素子は、完成した半導体デバイスにおいても第二の変換材料と直接接触したままである。従って、第一の変換素子は、トレンチ、障壁層または中間層によって第二の変換材料から分離されていない。特に、本プロセスは、第一の変換材料に第二の変換材料を直接施用するか、またはその逆のステップを含む。
あるいは、しかし、第一の変換素子が隔壁、特に反射性の隔壁によって第二の変換材料から分離されることも可能である。
少なくとも一つの実施形態において、オプトエレクトロニクス半導体デバイスを製造するための方法は、半導体積層体が提供され、半導体積層体は、複数の発光区域を備える放射面を有するステップＡ）を含む。ステップＢ）において、光構造化可能な第一の感光層が放射面に施用される。ステップＣ）において、第一の感光層は、光構造化され、第一の発光区域の領域において第一の感光層に孔が形成される。ステップＤ）において、構造化された第一の感光層に第一の変換材料が施用され、第一の変換材料は、部分的にまたは完全に孔を埋め、それによって、関連する第一の発光区域を覆う第一の変換素子を孔の中に創出する。ステップＥ）において、第一の感光層が除去される。ステップＦ）において、少なくとも第一の発光区域と異なる第二の発光区域の領域において放射面に第二の変換材料が施用される。ステップＡ）からＦ）の後に、第一の変換素子は、第二の変換材料と直接接触する。
本発明は、特に、放出される放射の色位置が連続的に調節可能である半導体デバイスを製造するために、個々の画素または半導体積層体の発光区域を様々な変換材料で被覆することができる方法を特定するという着想に基づく。発光区域は、好ましくは、観測者によって肉眼に知覚可能でないほど小さい。従って、観測者は、異なる発光区域から来る混合された放射を見るだけであり、異なる発光区域から異なる色の放射が来ることを知覚することはできない。特定されるプロセスによれば、非常に小さな発光区域でも近隣の発光区域と独立に変換材料で被覆することができる。
少なくとも一つの実施形態によれば、ステップＢ）からＥ）は、特定された順序で次々に実行される。例えば、ステップＦ）は、ステップＢ）の前またはステップＥ）の後に実行することができる。
少なくとも一つの実施形態によれば、半導体積層体は、ステップＥ）およびＦ）の後に複数の画素形成された半導体チップに分離される。このとき、それぞれの半導体チップは、半導体積層体の一部と第一および第二の発光区域を含む放射面の一部とを含む。例えば、それぞれの半導体デバイスは、ちょうど一つのそのような半導体チップを含む。
以後、半導体チップは、個々に取り扱うことができ、電気的に接触することができる素子であると理解される。半導体チップは、特に、成長基板上に成長した半導体積層体の分離の結果として得られる。半導体チップは、好ましくは、成長した半導体積層体のちょうど一つの元々繋がっていた領域を含む。半導体チップの半導体積層体は、好ましくは、ひとつながりに形成される。半導体チップは、ひとつながりの活性層または区分化された活性層を含む。活性層の主延在方向に平行に測定した半導体チップの面内広がりは、活性層の面内広がりより例えば最大１％または最大５％大きい。半導体チップは、例えば、半導体積層体全体が成長した成長基板も含む。
画素形成された半導体チップとは、放射面が複数の個々の画素または発光区域に分割されている半導体チップである。特に、半導体チップは、これらの発光区域のそれぞれが個々にかつ他の発光区域と独立に制御することができ、このとき個々にかつ他の発光区域と独立に電磁放射を放出するような方法で構成される。例えば、半導体チップは、少なくとも１６または少なくとも１００または少なくとも２５００のそのような発光区域を含む。
少なくとも一つの実施形態によれば、第一の感光層は、光構造化可能なシリコーンを含むか、または光構造化可能なシリコーンからなる。光構造化可能なシリコーンは、当業者に公知である。光構造化可能なシリコーンは、蛍光体を含有することがある。
本発明者らは、画素形成された半導体チップのための小型変換素子の製造にとって光構造化可能なシリコーンが特に有利であることを発見した。このことの一つの理由は、光構造化可能なシリコーンが非常に低い弾性係数を有することである。このことによって、得られた第一の変換素子を損傷するリスクなしにステップＥ）において第一の感光層を除去することが可能になる。
その上、シリコーンは、非常に良好に放射面に接着する。例えば、製造方法時に半導体積層体が加熱される場合、放射面または個々の発光区域の面内広さが変化する。面内広さのこの変化は、シリコーンの低い弾性係数および放射面における高い接着力に起因して、第一の感光層へ容易に移すことができ、それによって、本方法時の第一の感光層における破損のリスクが軽減される。
少なくとも一つの実施形態によれば、第一の変換材料は、ステップＥ）以前またはステップＥ）時に面内で孔と隣り合う領域から除去される。特に、第一の変換材料は、従って第一の発光区域の領域における第一の変換素子の形でしか残らない。完成した半導体デバイスにおいて、例えば、第二の発光区域は、基本的に第一の変換材料を含まない。「基本的に含まない」とは、本明細書において、例えばステップＥ）の後に第二の発光区域の面積の最大５％または最大１％が第一の変換材料によって覆われていることを意味する。
ステップＥ）の前に、第一の感光層の上に位置する第一の変換材料は、例えば研削するか、またはリフトオフプロセスによって除去することができる。
本方法の少なくとも一つの実施形態によれば、ステップＦ）は、ステップＡ）からＥ）の後に実行される。このことは、特に、第二の変換材料は、第一の変換材料の後に放射面に施用されることを意味する。
本方法の少なくとも一つの実施形態によれば、第二の変換材料は、複数の発光区域に施用され、第一の変換素子で既に覆われている第一の発光区域も覆われる。第二の発光区域の領域において、第二の変換材料は、例えば放射面に直接施用される。
少なくとも一つの実施形態によれば、第二の変換材料は、第一の発光区域の領域において第一の変換素子に直接施用される。従って、第一の変換素子と第二の変換材料との間にさらなる材料は配置されない。
少なくとも一つの実施形態によれば、ステップＦ）において光構造化可能な第二の感光層が放射面に施用される。続いて、第二の感光層は、第二の発光区域の領域において孔が創出されるような方法で光構造化される。次に、構造化された第二の感光層に第二の変換材料が施用され、それによって、第二の変換材料は、部分的または完全に孔を埋め、第二の感光層の孔の中に第二の変換素子が創出され、第二の変換素子は、関連する第二の発光区域を覆う。
第二の感光層は、第一の感光層と同じ材料を含むか、または第一の感光層と同じ材料からなることがある。第二の感光層は、第一の感光層と同じプロセスを用いて施用することができる。第二の感光層の構造化は、第一の感光層の構造化と同じ方法で実行することができる。構造化された第一の感光層の孔および関連する第一の発光区域に関して、特にそれらの面内広がりに関して示されるすべての情報は、第二の感光層の孔およびこれらの孔の関連する第二の発光区域に類似的に適用することができる。
好ましくは、第二の感光層は、第一の発光区域の領域において第一の変換素子に直接および／または第二の発光区域の領域において放射面に直接施用される。
少なくとも一つの実施形態によれば、第二の変換素子は、第一の変換素子と直接境界を接する。特に、第一の変換素子および第二の変換素子は、放射面上で互いに隣り合い、互いに接触する小面（ｐｌａｔｅｌｅｔｓ：プレートレット）を形成する。
あるいは、しかし、第一の変換素子が隔壁、特に反射性の隔壁によって第二の変換素子から離間していることも可能である。隔壁は、好ましくは完成した半導体デバイス中に残る。
第一および／または第二の発光区域は、放射面を上から見たときそれぞれが長方形または正方形または六角形の幾何形状を有することができる。第一および／または第二の変換素子も、好ましくは、平面図において長方形または正方形または六角形である。このことは、例えば第一および／または第二の感光層の孔を長方形または正方形または六角形にすることによって達成される。好ましくは、平面図で見たそれぞれの第一の変換素子は、第二の変換素子の長方形または正方形または六角形の辺において長方形または正方形または六角形の一辺と境界を接する。
第一および第二の発光区域は、好ましくは規則的なパターンで、特に周期的におよび／または交互に配置される。例えば、第一および第二の発光区域は、行列の形に配置される。
好ましくは、第一および第二の変換素子は、このパターンに従う。
少なくとも一つの実施形態によれば、ステップＦ）は、ステップＢ）からＥ）より前に実行される。このことは、第二の変換材料は、第一の感光層および第一の変換材料が施用されるより前に放射面に施用されることを意味する。
少なくとも一つの実施形態によれば、第二の変換材料は、放射面上の単に結合された層として施用される。第二の変換材料の層は、第一の発光区域および第二の発光区域を覆う。例えば、放射面上のすべての発光区域は、第二の変換材料の層によって覆われる。好ましくは、第二の変換材料の層は、第一および第二の発光区域に直接施用される。放射面とは反対側を向く第一の変換材料の層の面は、このとき、好ましくはその面内範囲全体にわたって製造公差の範囲内で平らである。
少なくとも一つの実施形態によれば、放射面は、第三の発光区域を含む。第三の発光区域は、好ましくは第一の発光区域と第二の発光区域との両方と異なる。例えば、すべての発光区域の少なくとも２０％が第三の発光区域である。例えば、放射面は、第一、第二および第三の発光区域だけからなる。
少なくとも一つの実施形態によれば、第三の発光区域は、第一の変換材料および第二の変換材料を含まないように保たれる。このようにして、例えばＲＧＢ発光体を実現することができる。完成した半導体デバイスにおいて、第三の発光区域は、従って基本的に第一の変換材料および第二の変換材料を含まない。このことは、例えば第三の発光区域の面積の最大５％または１％が第一および第二の変換材料によって覆われることを意味する。
さらに、オプトエレクトロニクス半導体デバイスが特定される。本オプトエレクトロニクス半導体デバイスは、特に、本明細書に記載される方法によって製造されることがある。このことは、本方法に関連して開示されるすべての特徴がオプトエレクトロニクス半導体デバイスについても開示されること、およびその逆を意味する。
少なくとも一つの実施形態によれば、本オプトエレクトロニクス半導体デバイスは、画素形成された半導体チップを含み、半導体チップは、複数の発光区域または画素を備える放射面を有する。個々の画素または発光区域は、好ましくは個々にかつ独立に制御することができる。
半導体デバイスの適切な動作時に、例えば半導体チップによって放出される全放射の少なくとも５０％または少なくとも８０％は、放射面を介して半導体チップから取り出される。
少なくとも一つの実施形態によれば、第一の発光区域は、第一の変換材料でできた第一の変換素子によって覆われる。
少なくとも一つの実施形態によれば、第一の発光区域のそれぞれに第一の変換素子が一対一に割り当てられる。特に、第一の発光区域に割り当てられた第一の変換素子は、第一の発光区域の少なくとも９５％および他の発光区域の最大５％を覆う。
少なくとも一つの実施形態によれば、本オプトエレクトロニクス半導体デバイスは、第一の変換材料とは異なる第二の変換材料を含む。第二の変換材料は、第一の発光区域とは異なる第二の発光区域を覆う。
少なくとも一つの実施形態形によれば、第二の変換材料は、第一の変換素子と直接境界を接する。特に、第一の変換素子は、隣り合う第二の発光区域に位置する第二の変換材料と直接接触する。
少なくとも一つの実施形態によれば、第二の変換材料は、単に結合された層として複数の第一の発光区域および第二の発光区域の上に置かれる。例えば、第二の変換材料の層は、半導体チップのすべての発光区域または画素の大半、すなわち少なくとも５０％または少なくとも８０％を覆う。
少なくとも一つの実施形態によれば、第二の変換材料の層は、第一の発光区域の領域において半導体チップと第一の変換素子との間に配置される。第一の変換素子は、例えば第二の変換材料の層の上に直接ある。
少なくとも一つの実施形態形によれば、第二の変換材料は、さらに第一の変換素子に施用され、それによって、第一の変換素子は、半導体チップと第二の変換材料との間に配置される。この場合、第二の変換材料は、第一および第二の発光区域の上の単に結合された層として施用することもできる。あるいは、第二の変換材料が、第一の変換素子のそれぞれの上に、他の第一の変換素子の上の第二の変換材料の層とひとつながりではない層を形成することが可能である。第二の変換材料は、この場合もすべての発光区域の少なくとも５０％または少なくとも８０％に施用することができる。
少なくとも一つの実施形態によれば、第二の発光区域は、第二の変換材料でできた第二の変換素子によって覆われる。好ましくは、第二の発光区域のそれぞれに第二の変換素子が一対一に割り当てられる。このことは、第二の発光区域に割り当てられた第二の変換素子が割り当てられた放射面の第二の発光区域の少なくとも９５％および他のすべての発光区域の最大５％を覆うことを意味する。第一の変換素子が配置される第一の発光区域は、このとき好ましくは第二の変換材料によって最大５％覆われる。
放射面を上から見たとき、第一の変換素子および第二の変換素子は、例えば互いに隣にあり互いに境界を接する。第一の変換素子の厚さと第二の変換素子の厚さとは、放射面に直角に測定して異なることがある。あるいは、第一の変換素子の厚さと第二の変換素子の厚さとは、製造公差の範囲内で同じであってよい。
少なくとも一つの実施形態によれば、半導体チップは、正常な動作時に第一の波長域の放射を放出する。第一の波長域の放射は、好ましくは、青色スペクトル域、例えば４３０ｎｍ以上から４８０ｎｍ以下の間の強度極大を有する放射である。半導体チップは、このとき例えばＡｌＩｎＧａＮ系半導体チップである。
少なくとも一つの実施形態形によれば、第一の変換材料および第二の変換材料は、第一の発光区域の領域において半導体デバイスから出射する放射が温白色光であり、第二の発光区域の領域において半導体デバイスから出射する放射が冷白色光であるような方法で選択される。
例えば、第二の変換材料は、黄色蛍光体、例えばＹＡＧ：Ｃｅを含む。例えば、第一の変換材料は、希土類でドープされたアルカリ土類ケイ素窒化物および／またはアルカリ土類アルミニウムケイ素窒化物などの赤色蛍光体を含む。
この場合の冷白色光とは、特に少なくとも５３００Ｋの色温度を有する光を意味する。温白色光とは、この場合、例えば最大３３００Ｋの色温度を有する光を意味すると理解される。半導体デバイス中でいくつの第一の発光区域および第二の発光区域が制御されるかに応じて、放出される総白色光の色または色温度を連続的に調節することができる。
しかし、第一の発光区域の領域において出射する放射が冷白色光であり、第二の発光区域の領域において出射する放射が温白色光である方法で、第一の変換材料および第二の変換材料が選ばれることも可能である。上述した可能な蛍光体は、このとき、例えば上記に示したとちょうど逆に二つの変換材料に配分される。
少なくとも一つの実施形態によれば、半導体チップは、動作時に青色光を放出する。
少なくとも一つの実施形態によれば、第一の変換材料は、青色光を緑色光に変換するように選択される。従って、第一の変換材料は、緑色変換体である。特に、第一の変換材料は、このとき、第一の発光区域から出射する放射が完全に緑色光に変換されるほど厚く第一の発光区域に施用される。例えば、第一の変換材料は、ドープされた酸化バリウムストロンチウムケイ酸、例えばＢａＳｒＳｉＯ４：Ｅｕを蛍光体として含む。
少なくとも一つの実施形態によれば、第二の変換材料は、青色光を赤色光に変換するように選択される。従って、第二の変換材料は、赤色変換体である。特に、第二の変換材料の層は、第二の発光区域から出射する放射が完全に赤色光に変換されるほど厚く第二の発光区域に施用される。例えば、第二の変換材料は、希土類でドープされたアルカリ土類ケイ素窒化物および／またはアルカリ土類アルミニウムケイ素窒化物を含む。
少なくとも一つの実施形態によれば、本半導体デバイスは、ベイヤー（Ｂａｙｅｒ）行列を備える放射表面を有する。特に、半導体チップは、このとき第一の変換材料または第二の変換材料のどちらによっても５％より多くは覆われない第三の発光区域を含む。これらの発光区域の領域において未変換の青色放射が半導体デバイスから出射することができる。放射表面は、例えば変換材料を施用された放射面によって形成される。
下記で図面を参照し例示的な実施形態に基づいて、本明細書に記載されるオプトエレクトロニクス半導体デバイスならびに本明細書に記載されるオプトエレクトロニクス半導体デバイスを製造する方法をさらに詳細に説明する。個々の図において、同一参照符号は、同一要素を示す。ただし、スケール基準は、示されず、個々の要素は、理解を深めるために、誇張されたサイズで示されることがある。
オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスを製造する方法の例示的な実施形態におけるさまざまな位置を側面図で示す。 オプトエレクトロニクス半導体デバイスの例示的な実施形態を放射面の上面図で示す。 オプトエレクトロニクス半導体デバイスの例示的な実施形態を放射面の上面図で示す。 オプトエレクトロニクス半導体デバイスの例示的な実施形態を放射面の上面図で示す。
図１Ａから図１Ｆは、オプトエレクトロニクス半導体デバイスを製造する方法の第一の例示的な実施形態を示す。
図１Ａの配置においては、例えばウェハ化合物（ｗａｆｅｒ ｃｏｍｐｏｕｎｄ）中に半導体積層体１４が提供される。半導体積層体１４は、複数の発光区域１１、１２を有する放射面１０を含む。半導体積層体１４は、例えば正常な動作時に青色スペクトル域の光を発生するＡｌＩｎＧａＮ系半導体積層体である。遅くとも半導体デバイスの完成後に、発光区域１１、１２は、意図される動作において個々にかつ互いに独立に制御することができ、それによって、個々にかつ互いに独立に電磁放射を放出することができる。
放射面１０には光構造化可能な第一の感光層２が施用されている。感光層２は、例えば、光構造化可能なシリコーンからなる。光構造化可能なシリコーンは、例えばスピンコーティングプロセスを用いて放射面１０に配分された。
図１Ｂに示す配置においては、第一の感光層２が構造化されている。特に、第一の発光区域１１の区域において第一の感光層２に孔２０が形成されている。このことは、例えば、対応するマスクを用いて第一の感光層２を露光してから、残っている可溶性領域を除去することによって実行された。
図１Ｂは、第一の感光層２の孔２０が第一の発光区域１１とほぼ同じ面内寸法を有することを示す。
図１Ｃは、放射面１０に第一の変換材料３１が施用されている、本方法の配置を示す。第一の変換材料３１は、特に孔２０の区域において第一の発光区域１１に施用され、そこで個々の第一の変換素子５を形成している。さらに、第一の変換材料３１は、残っている第一の感光層２の領域にも施用されている。第一の変換材料３１は、例えばスプレープロセスによって施用された。第一の変換材料３１は、施用した後に硬化させることができる。
第一の変換材料３１は、例えば、母材、例えばシリコーン中に埋め込まれている黄色蛍光体、例えばＹＡＧ：Ｃｅの粒子を含む。
図１Ｄに示す配置において、第一の発光区域１１の外の領域、特に残っている第一の感光層２の領域から第一の変換材料３１が除去されている。このことは、例えば、第一の変換材料３１を研削除去するかまたはリフトオフプロセスによって実行された。
図１Ｅに示す配置において、放射面１０から第一の感光層２が除去されている。例えば、残っている第一の感光層２の部分は、溶媒を用いて除去された。
図１Ｅに示すように、第一の感光層２の除去後、第一の変換材料３１の個々の第一の変換素子５が残っている。それぞれの第一の変換素子５は、第一の発光区域１１に一対一に割り当てられている。
図１Ｆに示す配置において、放射面１０に、特に第一の変換素子５にも第二の感光層４が施用されている。第二の感光層４は、第一の感光層２と同じ材料でできていることがある。
図１Ｇに示す本方法の配置において、第二の感光層４は、この場合も光構造化されている。この場合、第一の発光区域１１とは異なる第二の発光区域１２の領域において孔４０が形成されている。孔４０の面内広さは、この場合も基本的に第二の発光区域１２の面内広さに対応する。第一の変換素子５の上だけに第二の感光層４が残っている。
図１Ｈに示す配置において、放射面１０に第二の変換材料３２が施用されている。第二の変換材料３２は、孔４０を埋め、第二の発光区域１２の領域において第二の変換素子６を形成する。第二の変換材料３２は、例えば、母材、例えばシリコーンに埋め込まれている赤色蛍光体、例えば希土類でドープされたアルカリ土類ケイ素窒化物および／または希土類でドープされたアルカリ土類アルミニウムケイ素窒化物の粒子を含む。第二の変換材料３２は、施用した後に硬化させることができる。
図１Ｉに示す本方法の配置において、構造化後に残っている第二の感光層４の残渣およびその上の第二の変換材料３２の部分が放射面１０から除去されている。残っているものが、放射面１０に第一の変換素子５および第二の変換素子６を有する半導体チップ１を有するオプトエレクトロニクス半導体デバイス１００である。半導体チップ１は、例えば、半導体積層体１４からの分離によって創出された。第二の変換素子６は、第二の発光区域１２に一対一に割り当てられる。半導体チップ１の広がりの主方向に平行な面内方向において、第一の変換素子５は、第二の変換素子６と直接境界を接している。
図２Ａから２Ｆは、オプトエレクトロニクス半導体デバイスを製造する方法の第二の例示的な実施形態を示す。
図２Ａの配置において、第一の例示的な実施形態の半導体積層体のように形成された半導体積層体１４に、単に結合された層の形の第二の変換材料３２が施用されている。第二の変換材料３２の層は、多数の第一の発光区域１１および第二の発光区域１２を覆っている。第二の変換材料３２の材料組成は、例えば第一の例示的な実施形態の場合のように選ばれる。
図２Ｂに示す配置において、第二の変換材料の層３２に光構造化可能な第一の感光層２が施用されている。第一の感光層２は、複数の第一の発光区域１１および第二の発光区域１２も覆っている。第一の感光層２の材料は、例えば第一の例示的な実施形態の場合のように選ばれる。
図２Ｃは、第一の感光層２が光構造化されている本方法の配置を示す。第一の発光区域１１の領域において、第一の感光層２に孔２０が形成されている。
図２Ｄに示す配置において、孔２０および第一の感光層２の残りに第一の変換材料３１が施用され、第一の変換材料３１は、この場合も第一の例示的な実施形態の場合のように選択することができる。第一の変換材料３１は、第一の発光区域１１の領域において孔２０を完全に埋め、そこで第一の変換素子５を形成している。
図２Ｅの配置において、例えば第一の変換材料３１は、第一の感光層２の領域において研削プロセスによって除去された。
図２Ｆは、第二の発光区域１２の領域において第一の感光層２の残りも除去された後の配置を示す。可能性として分離プロセス後も残っているものは、オプトエレクトロニクス半導体デバイス１００であり、その放射面１０は、単に結合された第二の変換材料３２の層によって覆われている。第一の発光区域１１の領域においては、第二の変換材料３２の層に第一の変換素子５がさらに施用されている。
半導体デバイス１００が意図されるように動作すると、半導体チップ１は、青色スペクトル域の光を放出する。この光は、放射面１０から出た後に第二の変換材料の層３２によって部分的に変換され、それによって、完全な冷白色光が第一の変換材料の層３２から出る。第一の発光区域１１の区域においては、この冷白色光は、部分的に第一の変換素子５によってさらに変換され、それによって、第一の発光区域の領域１１において暖かい白色光が半導体デバイス１００から出射する。
発光区域１１、１２は、好ましくは個々にかつ互いに独立に制御することができるので、放出される光の色温度は、制御される第一の発光区域１１および第二の発光区域１２を選択することによって連続的に調節することができる。
図３Ａから３Ｆは、半導体デバイスを製造する方法の第三の例示的な実施形態を示す。
図３Ａから３Ｅに示す配置は、図１Ａから１Ｅに示した配置に対応する。
図３Ｆに示す配置において、第一の変換素子５および露出された第二の発光区域１２に第二の変換材料３２が直接施用されている。第二の発光区域１２の領域においては、第二の変換材料３２は、放射面１０上に直接横たわる。第一の発光区域１１の領域においては、第二の変換材料３２は、第一の変換素子５を覆い、第一の変換素子５と直接接触する。
図３Ｆは、完成したオプトエレクトロニクス半導体デバイス１００の例示的な実施形態を示す。第二の発光区域１２は、第二の変換材料３２によって覆われているだけであるが、第一の発光区域１１は、第一の変換素子５、およびそれぞれの場合に第二の変換材料３２の層によって覆われている。従って、第二の発光区域１２の領域において半導体デバイス１００から出射する光は、第一の発光区域１１の領域において半導体デバイス１００から出射する光と異なる色温度を有する。
図４Ａから４Ｃは、オプトエレクトロニクス半導体デバイス１００の様々な例示的な実施形態を放射面１０の平面図で示す。
図４Ａにおいて、放射面１０全体が、放射面１０に平行な面内方向において互いに直接隣り合う第一の変換素子５と第二の変換素子６とによって覆われている。変換素子５、６は、関連する発光区域１１、１２のような正方形の基本形をそれぞれが有し、チェス盤パターンで配分され配置されている。第一の変換素子５は、例えば黄色蛍光体を含み、第二の変換素子６は、例えば赤色蛍光体を含む。第一の変換素子５の領域においては、例えば冷白色光が半導体デバイス１００から出射する一方で、第二の変換素子６の領域においては、例えば暖かい白色光が半導体デバイス１００から出射する。
図４Ｂの例示的な実施形態において、放射面１０が変換素子５、６によって完全には覆われていない。放射面１０の第三の発光区域１３は、変換素子５、６を含まないで残されている。このとき、第三の発光区域１３を介して半導体デバイス１００から未変換の青色放射が出射する。この場合、変換素子５、６は、例えば、放射面１０から出射する青色放射の完全な変換のために設定される。例えば、第一の変換素子５は、青色光を緑色光に変換する。第二の変換素子６は、青色光を例えば赤色光に変換する。全体として、露出された第三の発光区域１３、第一の変換素子５および第二の変換素子６は、ベイヤー（Ｂａｙｅｒ）行列が形成されるような方法で配分される。例えば、半導体デバイス１００は、ＲＧＢ－ＬＥＤである。
図４Ｃの例示的な実施形態において、放射面１０は、この場合も第一の発光区域１１、第二の発光区域１２および第三の発光区域１３を有し、第一および第二の発光区域１１、１２は、例えば図４Ｂの変換素子のように構成された、第一の変換素子５および第二の変換素子６によって覆われている。
図４Ｃにおいて、第一の発光区域１１、第二の発光区域１２および第三の発光区域１３は、それぞれがストライプとして配置され、それによって、ＬＣＤディスプレイにおけるようなＲＧＢストライプ画素配置が実現される。
本特許出願は、参照によって開示内容が本明細書に組み込まれる独国特許出願第１０ ２０１７ １１９ ８７２．５号の優先権を主張する。
本発明は、例示的な実施形態に基づく記載に限定されない。本発明は、すべての新規な特徴、ならびに、特に請求項中の特徴のすべての組み合わせを含む、特徴のすべての組み合わせを、たとえこれらの特徴またはこの組合せ自体が、請求項または例示的な実施形態中に明示的に記述されていない場合でも、含む。
１ 半導体チップ
２ 光構造化可能な第一の感光層
４ 光構造化可能な第二の感光層
５ 第一の変換素子
６ 第二の変換素子
１０ 放射面
１１ 第一の発光区域
１２ 第二の発光区域
１３ 第三の発光区域
１４ 半導体積層体
２０ 第一の感光層２の孔
３１ 第一の変換材料
３２ 第二の変換材料
４０ 第二の感光層４の孔
１００ オプトエレクトロニクス半導体デバイス

Claims (18)

  1. 活性層を備える画素形成された半導体チップ（１）を含むオプトエレクトロニクス半導体デバイス（１００）であって、
    前記半導体チップ（１）は、複数の発光区域（１１、１２）を備える放射面（１０）を有し、
    第一の発光区域（１１）は、第一の変換材料（３１）でできた第一の変換素子（５）によって覆われ、
    前記第一の発光区域（１１）のそれぞれに第一の変換素子（５）が一対一に割り当てられ、
    前記第一の変換材料（３１）と異なる第二の変換材料（３２）が前記第一の発光区域（１１）と異なる第二の発光区域（１２）を覆い、
    前記第二の変換材料（３２）は、前記第一の変換素子（５）と直接境界を接し、
    前記活性層は隣接して形成され、
    前記活性層の主延在方向に平行に測定した前記半導体チップ（１）の面内広がりは、前記活性層の面内広がりより最大で５％大きく、
    前記第一の変換材料（３１）および前記第二の変換材料（３２）は、蛍光体が分散された母材をそれぞれ含む、
    オプトエレクトロニクス半導体デバイス（１００）。
  2. 前記第二の変換材料（３２）は、結合された層として複数の第一の発光区域（１１）および第二の発光区域（１２）の上に置かれ、
    前記第一の発光区域（１１）の領域において、前記半導体チップ（１）と前記第一の変換素子（５）との間に前記第二の変換材料（３２）の層が配置される、請求項１に記載の半導体デバイス（１００）。
  3. 前記第二の変換材料（３２）は、前記第一の変換素子（５）が前記半導体チップ（１）と前記第二の変換材料（３２）との間に配置されるように、前記第一の変換素子（５）にさらに塗布される、請求項１に記載の半導体デバイス（１００）。
  4. 前記第二の発光区域（１２）は、前記第二の変換材料（３２）でできた第二の変換素子（６）によって覆われ、
    前記第二の発光区域（１２）のそれぞれに第二の変換素子（６）が一対一に割り当てられる、請求項１に記載の半導体デバイス（１００）。
  5. 前記半導体チップ（１）は、正常な動作時に第一の波長域の放射を放出し、
    前記第一の変換材料（３１）および前記第二の変換材料（３２）は、前記第一の発光区域（１１）の領域において前記半導体デバイス（１００）から出射する放射が暖かい白色光であり、前記半導体デバイス（１００）から第二の発光区域（１２）の領域から出射する放射が冷白色光であるように、選択される、
    請求項１から４のいずれか一項に記載の半導体デバイス（１００）。
  6. 前記半導体チップ（１）は、正常な動作時に青色光を発生し、
    前記第一の変換材料（３１）は、青色光を緑色光に変換するように選択され、
    前記第二の変換材料（３２）は、青色光を赤色光に変換するように選択される、
    請求項１から５のいずれか一項に記載の半導体デバイス（１００）。
  7. 前記半導体デバイス（１００）は、ベイヤー（Ｂａｙｅｒ）行列を有する放射面を有する、請求項１から６のいずれか一項に記載の半導体デバイス（１００）。
  8. 前記第一の変換素子（５）は、前記第二の変換材料（３２）と直接接触する、請求項１から７のいずれか一項に記載の半導体デバイス（１００）。
  9. 複数の発光区域（１１、１２）に前記第二の変換材料（３２）が塗布され、それによって既に前記第一の変換素子（５）で覆われている前記第一の発光区域（１１）も覆う、請求項１～８のいずれか一項に記載の半導体デバイス（１００）。
  10. 前記第一の発光区域（１１）の領域において、前記第一の変換素子（５）に前記第二の変換材料（３２）が直接塗布される、請求項１～９のいずれか一項に記載の半導体デバイス（１００）。
  11. 前記放射面（１０）は、第三の発光区域（１３）を含み、
    前記第三の発光区域（１３）は、前記第一の変換材料（３１）および前記第二の変換材料（３２）を含まないままとされる、
    請求項１から１０のいずれか一項に記載の半導体デバイス（１００）。
  12. Ａ）半導体積層体（１４）を提供するステップであって、前記半導体積層体（１４）は、隣接して形成された活性層と、複数の発光区域（１１、１２）を備える放射面（１０）を有するステップと、
    Ｂ）前記放射面（１０）に光を照射することによって構造を形成可能な第一の感光層（２）を塗布するステップと、
    Ｃ）前記第一の感光層（２）に光を照射することによって構造を形成するステップであって、第一の発光区域（１１）の領域において前記第一の感光層（２）に孔（２０）が形成されるステップと、
    Ｄ）前記光を照射することによって構造を形成された第一の感光層（２）に第一の変換材料（３１）を塗布するステップであって、前記第一の変換材料（３１）は、部分的にまたは完全に前記孔（２０）を埋め、それによって前記孔（２０）の中に第一の変換素子（５）を形成し、前記第一の変換素子（５）は、関連する第一の発光区域（１１）を覆うステップと、
    Ｅ）前記第一の感光層（２）を除去するステップと、
    Ｆ）少なくとも、前記第一の発光区域（１１）と異なる第二の発光区域（１２）の領域において、前記放射面（１０）に第二の変換材料（３２）を塗布するステップと、
    を含み、
    前記ステップＥ）およびＦ）の後に、前記半導体積層体（１４）は、複数の画素形成された半導体チップに分離され、それぞれの半導体チップ（１）は、前記半導体積層体（１４）の一部と前記第一および第二の発光区域（１１、１２）を含む前記放射面（１０）の一部とを含み、
    前記活性層の主延在方向に平行に測定した前記半導体チップ（１）の面内広がりは、前記活性層の面内広がりより最大で５％大きい、
    オプトエレクトロニクス半導体デバイス（１００）を製造する方法。
  13. ステップＡ）からＦ）の後に、前記第一の変換素子（５）は、前記第二の変換材料（３２）と直接接触する、請求項１２に記載の方法。
  14. ステップＥ）以前またはステップＥ）時に、面内で前記孔（２０）と隣り合う領域から前記第一の変換材料（３１）が除去される、請求項１２または１３に記載の方法。
  15. ステップＡ）からＥ）の後にステップＦ）が実行される、請求項１２から１４のいずれか一項に記載の方法。
  16. 複数の発光区域（１１、１２）に前記第二の変換材料（３２）が塗布され、それによって既に前記第一の変換素子（５）で覆われている前記第一の発光区域（１１）も覆う、請求項１５に記載の方法。
  17. 前記第一の発光区域（１１）の領域において、前記第一の変換素子（５）に前記第二の変換材料（３２）が直接塗布される、請求項１６に記載の方法。
  18. ステップＦ）において、
    最初に、前記放射面（１０）に光を照射することによって構造を形成可能な第二の感光層（４）が塗布され、
    次に、前記第二の発光区域（１２）の領域において孔（４０）が創出されるような方法で、前記第二の感光層（４）が光を照射することによって構造を形成され、
    そこで直ちに、前記光を照射することによって構造を形成された第二の感光層（４）に前記第二の変換材料（３２）が塗布され、前記第二の変換材料（３２）が部分的にまたは完全に前記孔（４０）を埋め、それによって前記孔（４０）の中に第二の変換素子（６）を形成し、前記第二の変換素子（６）が関連する第二の発光区域（１２）を覆い、
    前記第二の変換素子（６）は、前記第一の変換素子（５）と直接境界を接する、
    請求項１５に記載の方法。
JP2023018445A 2017-08-30 2023-02-09 オプトエレクトロニクス半導体デバイスを製造する方法およびオプトエレクトロニクス半導体デバイス Active JP7527418B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017119872.5A DE102017119872A1 (de) 2017-08-30 2017-08-30 Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102017119872.5 2017-08-30
JP2020511994A JP2020532138A (ja) 2017-08-30 2018-08-28 オプトエレクトロニクス半導体デバイスを製造する方法およびオプトエレクトロニクス半導体デバイス

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020511994A Division JP2020532138A (ja) 2017-08-30 2018-08-28 オプトエレクトロニクス半導体デバイスを製造する方法およびオプトエレクトロニクス半導体デバイス

Publications (2)

Publication Number Publication Date
JP2023071690A JP2023071690A (ja) 2023-05-23
JP7527418B2 true JP7527418B2 (ja) 2024-08-02

Family

ID=63405233

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020511994A Ceased JP2020532138A (ja) 2017-08-30 2018-08-28 オプトエレクトロニクス半導体デバイスを製造する方法およびオプトエレクトロニクス半導体デバイス
JP2023018445A Active JP7527418B2 (ja) 2017-08-30 2023-02-09 オプトエレクトロニクス半導体デバイスを製造する方法およびオプトエレクトロニクス半導体デバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020511994A Ceased JP2020532138A (ja) 2017-08-30 2018-08-28 オプトエレクトロニクス半導体デバイスを製造する方法およびオプトエレクトロニクス半導体デバイス

Country Status (5)

Country Link
US (1) US20200295236A1 (ja)
JP (2) JP2020532138A (ja)
KR (1) KR102421288B1 (ja)
DE (2) DE102017119872A1 (ja)
WO (1) WO2019042965A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012502488A (ja) 2008-09-10 2012-01-26 ブリッジラックス インコーポレイテッド 多層ｌｅｄ蛍光体
US20120081033A1 (en) 2010-10-01 2012-04-05 Edison Opto Corporation White light emitting diode
JP2017054092A (ja) 2015-09-11 2017-03-16 株式会社東芝 ディスプレイパネル、表示装置およびディスプレイパネルの製造方法
JP2017521828A (ja) 2014-06-26 2017-08-03 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． Ｌｅｄ照明ユニット

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7250715B2 (en) * 2004-02-23 2007-07-31 Philips Lumileds Lighting Company, Llc Wavelength converted semiconductor light emitting devices
WO2006061728A2 (en) * 2004-12-06 2006-06-15 Koninklijke Philips Electronics N.V. Single chip led as compact color variable light source
KR20080054402A (ko) * 2005-09-19 2008-06-17 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 가변 컬러 발광 장치와, 그를 포함하는 조명 시스템, 조명시스템 네트워크 및 어셈블리, 및 그를 위한 제어기 및제어 방법
DE102006024165A1 (de) * 2006-05-23 2007-11-29 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Optoelektronischer Halbleiterchip mit einem Wellenlängenkonversionsstoff sowie optoelektronisches Halbleiterbauelement mit einem solchen Halbleiterchip und Verfahren zur Herstellung des optoelektronischen Halbleiterchips
US8203260B2 (en) * 2007-04-13 2012-06-19 Intematix Corporation Color temperature tunable white light source
WO2009081325A1 (en) * 2007-12-18 2009-07-02 Koninklijke Philips Electronics N.V. Light emitting diode
CN105655351B (zh) * 2009-11-13 2019-11-01 株式会社半导体能源研究所 显示器件
US9431585B2 (en) * 2010-09-29 2016-08-30 Koninklijke Philips Electronics N.V. Wavelength converted light emitting device
JP5498417B2 (ja) * 2011-03-15 2014-05-21 株式会社東芝 半導体発光装置及びその製造方法
US20140008685A1 (en) * 2011-03-25 2014-01-09 Koninklijke Philips N.V. Patterned uv sensitive silicone-phosphor layer over leds
JP2013065726A (ja) * 2011-09-16 2013-04-11 Toshiba Corp 半導体発光装置及びその製造方法
DE102012101412A1 (de) * 2012-01-23 2013-07-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
DE102012106859B4 (de) * 2012-07-27 2019-01-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines mehrfarbigen LED-Displays
US9482410B2 (en) * 2012-12-11 2016-11-01 Samsung Electronics Co., Ltd. Light emitting module and surface lighting device having the same
DE102013109031B4 (de) * 2013-08-21 2021-11-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US20150171140A1 (en) * 2013-08-30 2015-06-18 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2015050270A (ja) * 2013-08-30 2015-03-16 株式会社東芝 半導体発光装置
CN106063378B (zh) * 2014-03-05 2018-04-03 Lg电子株式会社 使用半导体发光器件的显示器件
US9831387B2 (en) * 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
US10910350B2 (en) * 2014-05-24 2021-02-02 Hiphoton Co., Ltd. Structure of a semiconductor array
FR3043838B1 (fr) * 2015-11-17 2018-06-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une couche contenant des boites quantiques
DE102016105989A1 (de) * 2016-04-01 2017-10-05 Osram Opto Semiconductors Gmbh Lichtemittierendes Modul
DE102016115533A1 (de) * 2016-08-22 2018-02-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und Scheinwerfer mit einem optoelektronischen Halbleiterchip
DE102016220915A1 (de) * 2016-10-25 2018-04-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
CN106876536B (zh) * 2017-02-16 2019-07-26 安徽芯瑞达科技股份有限公司 一种单颗led芯片微小化多色发光处理方法
DE102017107939A1 (de) * 2017-04-12 2018-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102017113741A1 (de) * 2017-06-21 2018-12-27 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102018111595A1 (de) * 2018-05-15 2019-11-21 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012502488A (ja) 2008-09-10 2012-01-26 ブリッジラックス インコーポレイテッド 多層ｌｅｄ蛍光体
US20120081033A1 (en) 2010-10-01 2012-04-05 Edison Opto Corporation White light emitting diode
JP2017521828A (ja) 2014-06-26 2017-08-03 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． Ｌｅｄ照明ユニット
JP2017054092A (ja) 2015-09-11 2017-03-16 株式会社東芝 ディスプレイパネル、表示装置およびディスプレイパネルの製造方法

Also Published As

Publication number Publication date
JP2023071690A (ja) 2023-05-23
KR20200040299A (ko) 2020-04-17
KR102421288B1 (ko) 2022-07-18
DE102017119872A1 (de) 2019-02-28
DE112018004815A5 (de) 2020-06-04
US20200295236A1 (en) 2020-09-17
DE112018004815B4 (de) 2025-02-06
JP2020532138A (ja) 2020-11-05
WO2019042965A1 (de) 2019-03-07

Similar Documents

Publication Publication Date Title
CN101490860B (zh) 带有波长转换材料的光电子半导体芯片和带有这种半导体芯片的半导体器件以及用于制造光电子半导体芯片的方法
TWI754711B (zh) 包括光阻的光致發光墊的光電裝置的製造方法
JP7136834B2 (ja) 小型光源を有する波長変換発光デバイス
KR102422362B1 (ko) 향상된 콘트라스트와 광도를 가지는 화소들을 구비하는 광전자장치
US12349523B2 (en) Method of producing optoelectronic semiconductor components and an optoelectronic semiconductor component
TWI437733B (zh) 發光裝置製造方法及發光裝置
EP2237335B1 (en) Method for fabricating a white-light emitting light emitting diode chip
TWI230471B (en) Method to produce a luminous-diode light-source with luminescence-conversion element
JP4415572B2 (ja) 半導体発光素子およびその製造方法
US20150279902A1 (en) Method for producing a light-emitting diode display and light-emitting diode display
US11329199B2 (en) Optoelectronic semiconductor chip, method of manufacturing an optoelectronic component and optoelectronic component
JP7527418B2 (ja) オプトエレクトロニクス半導体デバイスを製造する方法およびオプトエレクトロニクス半導体デバイス
JP6177420B2 (ja) 電磁放射を放出するモジュールの製造方法、及び、電磁放射を放出するモジュール
JP6268295B2 (ja) 横方向に構造形成した蛍光体層を製造するための方法およびそのような蛍光体層を備えたオプトエレクトロニクス半導体部品
EP2930749B1 (en) Light-emitting device and method of producing the same
JP6626536B2 (ja) 材料を表面に被着する方法
DE112019006996T5 (de) Verfahren zur herstellung optoelektronischer halbleiterbauelemente und optoelektronisches halbleiterbauelement
JP2015103684A (ja) 搭載基板の製造方法および電子モジュールの製造方法
US12119433B2 (en) Method of manufacturing light emitting device and method of manufacturing light emitting module
KR20130014950A (ko) 반도체 발광소자 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240723

R150 Certificate of patent or registration of utility model

Ref document number: 7527418

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150