JP7492990B2 - プラズマ処理装置およびプラズマ処理方法 - Google Patents

プラズマ処理装置およびプラズマ処理方法 Download PDF

Info

Publication number
JP7492990B2
JP7492990B2 JP2022101845A JP2022101845A JP7492990B2 JP 7492990 B2 JP7492990 B2 JP 7492990B2 JP 2022101845 A JP2022101845 A JP 2022101845A JP 2022101845 A JP2022101845 A JP 2022101845A JP 7492990 B2 JP7492990 B2 JP 7492990B2
Authority
JP
Japan
Prior art keywords
electrode
power
cycle
frequency
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022101845A
Other languages
English (en)
Other versions
JP2024002574A (ja
Inventor
大地 鈴木
泰宏 森川
謙太 土居
敏幸 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2022101845A priority Critical patent/JP7492990B2/ja
Priority to CN202310741171.9A priority patent/CN117293007A/zh
Priority to US18/213,228 priority patent/US20230420220A1/en
Priority to KR1020230080330A priority patent/KR20240001060A/ko
Publication of JP2024002574A publication Critical patent/JP2024002574A/ja
Application granted granted Critical
Publication of JP7492990B2 publication Critical patent/JP7492990B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3322—Problems associated with coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3322—Problems associated with coating
    • H01J2237/3323—Problems associated with coating uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3346—Selectivity

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Description

本発明はプラズマ処理装置およびプラズマ処理方法に関する。
半導体装置の製造や、ＦＰＤ（ｆｌａｔ ｐａｎｅｌ ｄｉｓｐｌａｙ）の製造においては、エッチング工程やデポ工程としてプラズマを用いた処理が用いられる。この際、らせん状のアンテナ構造から形成される対向電極を備えたプラズマ処理装置を用いることが知られている（特許文献１）。
これらのプラズマ処理においては、被処理基板に対して、生成されるプラズマの空間分布が所定の状態となるように、装置構成および処理条件の設定・制御が必要である。例えば、被処理基板に対するプラズマ処理の面内分布が均一になるようなブラズマ分布（配置）状態が例示できる。
また、このような装置を用いる処理としては、エッチング工程やデポ工程のように、異なる処理を同一のチャンバでおこなう場合、あるいは、同じ処理であっても異なるガス種などの異条件となる処理を同一のチャンバでおこなう場合があった。
この場合でも、それぞれの処理において、処理内容に対応した好ましいプラズマ分布（配置）とすることが必要である。
国際公開第２０１６／１１４２３２号
しかし、特定の処理において好ましいあるいは必要なプラズマ分布状態を形成できる装置が、他の処理において好ましいあるいは必要なプラズマ分布状態を、必ずしも形成できるわけではない。特に、異なるガス種を用いる処理では、一方のガス種で必要な処理ができるプラズマ分布状態が形成可能であっても、他方のガス種で必要な処理ができるプラズマ分布状態がまったく形成できないといった不具合が生じる場合もあり、このような問題を解決できる装置は知られていない。
当然、同じ被処理基板に対して同一の装置内で異なる処理をおこなうため、それぞれの処理において、例えば面内均一性など同等の処理状態を実現可能であることが求められている。
このような要求には、プラズマの空間分布（配置）をそれぞれの処理に対応可能に変化させて制御・設定することにより、対応可能であると考えられる。
しかし、それぞれの処理に対応して充分であると見なせる程度まで、プラズマの空間分布（配置）を変化・設定可能な装置・技術は知られておらず、このような処理を可能とすることが求められている。
さらに、たとえ上記のようなプラズマ空間分布（配置）の制御が可能な場合でも、所定の電子密度に到達していないなど、プラズマ条件が不足する場合があり、必要な処理が可能であるとはいえないという問題があった。
本発明は、上記の事情に鑑みてなされたもので、以下の目的を達成しようとするものである。
１．プラズマの空間分布（配置）を異なる処理においても、それぞれ充分な程度まで変化・設定可能とすること。
２．処理に必要なプラズマの空間分布（配置）と、処理に必要な電子密度等のプラズマ条件とを両立可能とすること。
（１）本発明の一形態に係るプラズマ処理装置は、
プラズマ処理装置であって、
内部の減圧が可能で、前記内部で被処理体に対してプラズマ処理されるように構成されるチャンバと、
前記チャンバ内に配され、前記被処理体を載置する平板状の内部電極と、
前記チャンバ外に配置され、前記チャンバの上蓋を形成する誘電体板を挟んで、前記内部電極と対向するように配置された螺旋状の外部電極と、
前記外部電極に対して、所定の周波数の交流電力を印加するプラズマ生成電源と、
前記チャンバ内にプロセスガスを導入するガス導入手段と、
を備え、
前記外部電極が径方向に分割されて、径方向中央部に配置された螺旋状の第一電極と、及び、径方向外周部に配置された螺旋状の第二電極と、径方向で前記第一電極および前記第二電極の間に挟まれて配置された螺旋状の第三電極と、を備え、
前記プラズマ生成電源が、
前記第一電極および前記第二電極に対して、第一の周波数λ１の交流電力を印加する第一の高周波電源と、
前記第三電極に対して、前記第一の周波数λ１との関係が、λ１＞λ２の関係にある第二の周波数λ２の交流電力を印加する第二の高周波電源と、
前記第一電極および前記第二電極に対して所定の分配比で分配した交流電力を印加可能とする電力を分配する電力分配器と、
を備える、
ことにより上記課題を解決した。
（２）本発明のプラズマ処理装置は、上記（１）において、
前記第一電極および前記第二電極に分配して印加された前記第一の周波数λ１の交流電力によって空間分布を調節したプラズマを生成し、前記第三電極に印加された前記第二の周波数λ２の交流電力によってプラズマの電子密度を増大する、
ことができる。
（３）本発明のプラズマ処理装置は、上記（１）において、
前記電力分配器は、前記第一電極および前記第二電極により形成された磁場分布が、前記第三電極により形成された磁場分布と略一致するように所定の分配比で分配して印加可能である、
ことができる。
（４）本発明のプラズマ処理装置は、上記（１）において、
前記第一の高周波電源と前記第二の高周波電源とは、前記第一電極および前記第二電極に前記第一の周波数λ１が１３．５６ＭＨｚの交流電力を印加するとともに、前記第三電極に前記第二の周波数λ２が２ＭＨｚの交流電力を印加する、
ことができる。
（５）本発明のプラズマ処理装置は、上記（１）において、
前記外部電極は、螺旋の軸線方向に積層された部分を有する、
ことができる。
（６）本発明のプラズマ処理方法は、上記（１）において、
上記（１）から（５）のいずれか記載のプラズマ処理装置によってプラズマ処理をおこなう方法であって、
前記第一の高周波電源によって、前記第一の周波数λ１の交流電力を印加された前記第一電極および前記第二電極によってプラズマを生成するとともに、前記電力分配器によって、印加する前記第一の周波数λ１の交流電力を前記第一電極および前記第二電極に所定の分配比で分配することで、生成するプラズマの空間分布を調節し、
前記第二の高周波電源によって、前記第二の周波数λ２の交流電力を印加された前記第三電極によってプラズマの電子密度を増大する、
ことができる。
（７）本発明のプラズマ処理方法は、上記（６）において、
前記ガス導入手段によって導入される前記プロセスガスに応じて、前記電力分配器により前記第一電極および前記第二電極へ印加する交流電力の分配比を変化させて、生成するプラズマの空間分布を調節する、
ことができる。
（８）本発明のプラズマ処理方法は、上記（７）において、
前記電力分配器によって、前前記第一電極に分配する交流電力Ｗinnerと前記第二電極に分配する交流電力Ｗouterとの分配比を、
Ｗinner：Ｗouter ＝ ０．５：０．５ ～ ０．１：０．９
の範囲となるように設定する、
ことができる。
（９）本発明のプラズマ処理方法は、上記（８）において、
前記プロセスガスがＳｉＦ４／Ｏ２ガスの成膜処理である、
ことができる。
（１０）本発明のプラズマ処理方法は、上記（６）において、
前記第一の高周波電源によって、前前記第一電極に分配する交流電力Ｗinnerと前記第二電極に分配する交流電力Ｗouterとの分配比を、
Ｗinner：Ｗouter ＝ ０．７５：０．２５ ～ ０．２５：０．７５
の範囲となるように設定する、
ことができる。
（１１）本発明のプラズマ処理方法は、上記（１０）において、
前記プロセスガスがＣ４Ｆ８ガスの成膜処理であるか、
前記プロセスガスがＳＦ６／ＳｉＦ４／Ｏ２ガスのエッチング処理である、
ことができる。
（１２）本発明のプラズマ処理方法は、上記（６）において、
前記電力分配器によって、前前記第一電極に分配する交流電力Ｗinnerと前記第二電極に分配する交流電力Ｗouterとの分配比を、
Ｗinner：Ｗouter ＝ ０．５：０．５ ～ ０．１：０．９
の範囲となるように設定し、前記プロセスガスがＳｉＦ４／Ｏ２ガスの成膜処理と、
前記電力分配器によって、前前記第一電極に分配する交流電力Ｗinnerと前記第二電極に分配する交流電力Ｗouterとの分配比を、
Ｗinner：Ｗouter ＝ ０．７５：０．２５ ～ ０．２５：０．７５
の範囲となるように設定し、前記プロセスガスがＣ４Ｆ８ガスの成膜処理と、
前記電力分配器によって、前前記第一電極に分配する交流電力Ｗinnerと前記第二電極に分配する交流電力Ｗouterとの分配比を、
Ｗinner：Ｗouter ＝ ０．７５：０．２５ ～ ０．２５：０．７５
の範囲となるように設定し、前記プロセスガスがＳＦ６／ＳｉＦ４／Ｏ２ガスのエッチング処理と、
を続けて真空破壊しないでおこなう、
ことができる。
（１）本発明の一形態に係るプラズマ処理装置は、
プラズマ処理装置であって、
内部の減圧が可能で、前記内部で被処理体に対してプラズマ処理されるように構成されるチャンバと、
前記チャンバ内に配され、前記被処理体を載置する平板状の内部電極と、
前記チャンバ外に配置され、前記チャンバの上蓋を形成する誘電体板を挟んで、前記内部電極と対向するように配置された螺旋状の外部電極と、
前記外部電極に対して、所定の周波数の交流電力を印加するプラズマ生成電源と、
前記チャンバ内にプロセスガスを導入するガス導入手段と、
を備え、
前記外部電極が径方向に分割されて、径方向中央部に配置された螺旋状の第一電極と、及び、径方向外周部に配置された螺旋状の第二電極と、径方向で前記第一電極および前記第二電極の間に挟まれて配置された螺旋状の第三電極と、を備え、
前記プラズマ生成電源が、
前記第一電極および前記第二電極に対して、第一の周波数λ１の交流電力を印加する第一の高周波電源と、
前記第三電極に対して、前記第一の周波数λ１との関係が、λ１＞λ２の関係にある第二の周波数λ２の交流電力を印加する第二の高周波電源と、
前記第一電極および前記第二電極に対して所定の分配比で分配した交流電力を印加可能とする電力を分配する電力分配器と、
を備える。
上記の構成によれば、第一電極および第二電極に分配されて印加された交流電力によりプラズマを生成するとともに、その間に位置する第三電極に印加された交流電力によりプラズマの電子密度を高くして、プロセスガス分子の解離度の高いプラズマ処理をおこなうことが可能となる。
したがって、電力分配器により、第一電極および第二電極によりプラズマを発生させて所定の空間分布、つまり、チャンバの径方向において第一電極から第二電極までの位置で規定される範囲に対応して、チャンバの径方向にどの程度のプラズマを発生させるかという分布、および、外部電極と内部電極との間で、どの程度のプラズマを発生させるかという分布を制御することが可能となる。同時に、第三電極によって、電子エネルギー確率関数が所定の状態となるように制御する、つまり、空間領域制御された低電子密度プラズマを加熱することができる。これらにより、プラズマ分布と温度制御とを同時に制御したプラズマを生成して、所定のプラズマ処理をおこなうことが可能となる。
ここで、チャンバの径方向において第一電極から第二電極までの位置で規定される範囲とは、径方向において第一電極から第二電極までの位置、および、径方向において第一電極の内側となる領域、径方向において第二電極の外側となる領域を含むことができる。
さらに、外部電極と内部電極との間とは、対向する外部電極から内部電極へと向かう方向におけるチャンバ内の領域を含むことができる。
（２）本発明のプラズマ処理装置は、上記（１）において、
前記第一電極および前記第二電極に分配して印加された前記第一の周波数λ１の交流電力によって空間分布を調節したプラズマを生成し、前記第三電極に印加された前記第二の周波数λ２の交流電力によってプラズマの電子密度を増大する。
上記の構成によれば、第一電極および第二電極より形成された磁場分布を、いわゆる、ＲＦスプリッタとなる電力分配器による分配比の制御によって、プラズマを生成する空間領域制御を可能とすることができる。同時に、単体ではプラズマ生成ができない周波数の交流電力を印加した第三電極を、生成したプラズマに対する電子振動印加を可能な構成として、プラズマ中の電子密度を高めることができる。
（３）本発明のプラズマ処理装置は、上記（１）または（２）において、
前記電力分配器は、前記第一電極および前記第二電極により形成された磁場分布が、前記第三電極により形成された磁場分布と略一致するように所定の分配比で分配して印加可能である。
上記の構成によれば、第一電極および第二電極に対して印加する交流電力の分配比を電力分配器で制御することにより、第一電極と第二電極との間、つまり、チャンバの径方向に沿った位置のみならず外部電極の軸線方向に沿った位置におけるプラズマ生成の配置状態を制御することが可能となる。ここで、外部電極の軸線方向とは、螺旋状の外部電極において、螺旋形状を同心状の多重円で近似したときの中心対称軸線に沿った方向である。言い換えると、外部電極の軸線方向とは、チャンバの高さ方向中心軸線、つまり、外部電極と内部電極との対向方向の中心軸線に沿った方向を意味する。
（４）本発明のプラズマ処理装置は、上記（１）から（３）のいずれかにおいて、
前記第一の高周波電源と前記第二の高周波電源とは、前記第一電極および前記第二電極に前記第一の周波数λ１が１３．５６ＭＨｚの交流電力を印加するとともに、前記第三電極に前記第二の周波数λ２が２ＭＨｚの交流電力を印加する。
上記の構成によれば、１３．５６ＭＨｚの交流電力によってプラズマを発生させるとともにプラズマ生成領域（プラズマ発生領域）を設定し、また、２ＭＨｚの交流電力によって、電子密度を高くすることができる。
（５）本発明のプラズマ処理装置は、上記（１）から（４）のいずれかにおいて、
前記外部電極は、螺旋の軸線方向に積層された部分を有する。
上記の構成によれば、第一電極、第二電極、第三電極のいずれかにおいて、複数段に積層された構成とされることで、この複数段とされた電極によって形成される磁場強度を大きくすることができる。これにより、磁場強度の空間分布を、プラズマ処理装置によっておこなう処理内容に応じて、適宜制御することが容易にできる。なお、ここで、第一電極、第二電極、第三電極のいずれか１以上を選択して複数段とすることもできるし、第一電極、第二電極、第三電極のいずれか１以上を選択してその一部を複数段とすることもできる。
（６）本発明の他の態様に係るプラズマ処理方法は、
上記（１）から（５）のいずれか記載のプラズマ処理装置によってプラズマ処理をおこなう方法であって、
前記第一の高周波電源によって、前記第一の周波数λ１の交流電力を印加された前記第一電極および前記第二電極によってプラズマを生成するとともに、前記電力分配器によって、印加する前記第一の周波数λ１の交流電力を前記第一電極および前記第二電極に所定の分配比で分配することで、生成するプラズマの空間分布を調節し、
前記第二の高周波電源によって、前記第二の周波数λ２の交流電力を印加された前記第三電極によってプラズマの電子密度を増大する。
上記の構成によれば、電力分配器によって分配比を調整することで、所定の空間分布となるようにプラズマを発生させるとともに、同時に、プラズマの電子密度を上げることができる。したがって、供給するプロセスガス等によって異なるプラズマ配置に対応してプラズマを発生させることを同一チャンバ内で実現可能とすることができる。同時に、供給するプロセスガスや被処理体に対しておこなうプラズマ処理等によって異なる電子密度に対応したプラズマを生成することができる。これらにより、第一の高周波電源および第二の高周波電源から印加する交流電力および供給するガスを制御することだけで、異なるガス種によるプラズマ処理、あるいは、異なる条件によるプラズマ処理を、装置構成の交換等が必要ない状態で、同一の装置により同一の被処理体に対して、しかも、連続して可能とすることができる。
これにより、複数段階処理などが必要な基板処理などにおいて、好ましいプラズマ処理の分布、例えば、処理面の面内均一性を維持した状態で複数の処理をおこなうことが可能となる。
（７）本発明のプラズマ処理方法は、上記（６）において、
前記ガス導入手段によって導入される前記プロセスガスに応じて、前記電力分配器により前記第一電極および前記第二電極へ印加する交流電力の分配比を変化させて、生成するプラズマの空間分布を調節する。
上記の構成によれば、第一電極および第二電極に対して印加する交流電力の分配比を制御することにより、第一電極と第二電極との間、つまり、チャンバの径方向において第一電極から第二電極までの位置で規定される範囲である、径方向において第一電極から第二電極までの位置、および、径方向において第一電極の内側となる領域、径方向において第二電極の外側となる領域でチャンバの径方向に沿った位置におけるプラズマ生成の配置状態を制御することが可能となる。
しかも、プラズマ処理における反応性の異なる振る舞いをする複数のガスに対して、それぞれのガスに対応した空間分布を有する磁場強度を形成することが可能となる。これにより、異なるガス種により、必要な磁場強度の空間分布が異なる場合でも、それぞれのガス種に対応して、異なる空間分布を有する磁場強度を形成し、必要な処理特性の面内分布を実現することが可能となる。
（８）本発明のプラズマ処理方法は、上記（６）または（７）において、
前記電力分配器によって、前前記第一電極に分配する交流電力Ｗinnerと前記第二電極に分配する交流電力Ｗouterとの分配比を、
Ｗinner：Ｗouter ＝ ０．５：０．５ ～ ０．１：０．９
の範囲となるように設定する。
上記の構成によれば、上述した分配比の範囲に対応して、チャンバ径方向内側の磁場強度よりもチャンバ径方向外側の磁場強度を増大させて、チャンバの径方向中心部付近に生成するプラズマの密度よりも、チャンバの径方向外周縁部付近に生成するプラズマの密度を増大させる。
これにより、例えば、電力分配をおこなわないと基板外周部での処理特性が基板中心部での処理特性よりも小さいガス、たとえば、成膜処理における基板中心での膜厚よりも基板外周での膜厚が小さくなるガスを用いた場合などにおいて、膜厚を基板径方向で均一にする、などの対応をおこなうことが可能となる。
（９）本発明のプラズマ処理方法は、上記（８）において、
前記プロセスガスがＳｉＦ４／Ｏ２ガスの成膜処理である。
上記の構成によれば、シリコンを含む膜をＣＶＤ法により成膜する場合に、基板径方向における膜厚の均一性を向上することが可能となる。
あるいは、前記チャンバの径方向中心部よりも外周部で電子密度が上がらないガスである場合や、前記チャンバの径方向中心部よりも外周部で解離しにくいガスである場合でも、基板径方向における処理特性の均一性を向上することが可能となる。
（１０）本発明のプラズマ処理方法は、上記（６）または（７）において、
前記第一の高周波電源によって、前前記第一電極に分配する交流電力Ｗinnerと前記第二電極に分配する交流電力Ｗouterとの分配比を、
Ｗinner：Ｗouter ＝ ０．７５：０．２５ ～ ０．２５：０．７５
の範囲となるように設定する。
上記の構成によれば、上述した分配比の範囲に対応して、チャンバ径方向内側の磁場強度よりもチャンバ径方向外側の磁場強度を増大させる場合から、チャンバ径方向内側の磁場強度よりもチャンバ径方向外側の磁場強度を減少させる場合まで、チャンバの径方向中心部付近に生成するプラズマの密度と、チャンバの径方向外周縁部付近に生成するプラズマの密度とを、所定の分配比で均衡あるいは傾斜させることができる。
これにより、例えば、電力分配をおこなわない場合、基板外周部での処理特性と基板中心部での処理特性とがばらつくガス、たとえば、成膜処理における基板中心での膜厚と基板外周での膜厚とがばらついてしまうガスを用いた場合などにおいて、膜厚を基板径方向で均一にする、などの対応をおこなうことが可能となる。
（１１）本発明のプラズマ処理方法は、上記（１０）において、
前記プロセスガスがＣ４Ｆ８ガスの成膜処理であるか、
前記プロセスガスがＳＦ６／ＳｉＦ４／Ｏ２ガスのエッチング処理である。
上記の構成によれば、電力分配をおこなわない場合、基板外周部での処理特性と基板中心部での処理特性とがばらつくような処理に対して、処理特性を基板径方向で均一にする、などの対応をおこなうことが可能となる。たとえば、上記のように、エッチング処理におけるエッチング深さや、アッシング処理による除去量、成膜処理における膜厚などの面内分布均一性を向上することができる。
（１２）本発明のプラズマ処理方法は、上記（６）または（７）において、
前記電力分配器によって、前前記第一電極に分配する交流電力Ｗinnerと前記第二電極に分配する交流電力Ｗouterとの分配比を、
Ｗinner：Ｗouter ＝ ０．５：０．５ ～ ０．１：０．９
の範囲となるように設定し、前記プロセスガスがＳｉＦ４／Ｏ２ガスの成膜処理と、
前記電力分配器によって、前前記第一電極に分配する交流電力Ｗinnerと前記第二電極に分配する交流電力Ｗouterとの分配比を、
Ｗinner：Ｗouter ＝ ０．７５：０．２５ ～ ０．２５：０．７５
の範囲となるように設定し、前記プロセスガスがＣ４Ｆ８ガスの成膜処理と、
前記電力分配器によって、前前記第一電極に分配する交流電力Ｗinnerと前記第二電極に分配する交流電力Ｗouterとの分配比を、
Ｗinner：Ｗouter ＝ ０．７５：０．２５ ～ ０．２５：０．７５
の範囲となるように設定し、前記プロセスガスがＳＦ６／ＳｉＦ４／Ｏ２ガスのエッチング処理と、
を続けて真空破壊しないでおこなう。
上記の構成によれば、同一チャンバ内において、チャンバのシール状態を維持して多段階の処理をおこなう際に、それぞれの処理工程において処理特性の面内均一性を維持しつつ、これらの処理を連続しておこなうことができる。
被処理体をエッチングするエッチング方法であって、前記被処理体に樹脂からなるパターンを有するレジスト層を形成するレジストパターン形成工程と、レジストパターン形成された前記被処理体をエッチングするエッチング工程と、前記レジストパターンにレジスト保護膜を形成するレジスト保護膜形成工程と、を有し、複数回繰り返す前記エッチング工程に対して、所定の頻度で前記レジスト保護膜形成工程を挿入する場合などにおいて、適用することができる。
本発明によれば、プラズマの空間分布（配置）を異なる処理においても、それぞれ充分な程度まで変化・設定可能とすることができ、処理に必要なプラズマの空間分布（配置）と、処理に必要な電子密度等のプラズマ条件とを両立可能とすることのできるプラズマ処理装置およびプラズマ処理方法を提供することができるという効果を奏することが可能となる。
本発明に係るプラズマ処理装置の第１実施形態を示す模式断面図である。 本発明に係るプラズマ処理装置の第１実施形態における外部電極他を示す模式斜視図である。 本発明に係るプラズマ処理方法の第１実施形態におけるプラズマ生成を説明する模式断面図である。 本発明に係るプラズマ処理方法の第１実施形態におけるプラズマ生成を説明する模式断面図である。 本発明に係るプラズマ処理方法の第１実施形態を用いたプラズマ処理を示すフローチャートである。 本発明に係るプラズマ処理方法の第１実施形態を示す工程断面図である。 本発明に係るプラズマ処理方法の第１実施形態を示す工程断面図である。 本発明に係るプラズマ処理方法の第１実施形態を示す工程断面図である。 本発明に係るプラズマ処理方法の第１実施形態を示す工程断面図である。 本発明に係るプラズマ処理方法の実施例におけるサイクルエッチングを示す工程断面図である。 本発明に係るプラズマ処理方法の実施例におけるサイクルエッチングを示す工程断面図である。 本発明に係るプラズマ処理方法の実施例におけるサイクルエッチングを示す工程断面図である。 本発明に係るプラズマ処理方法の実施例におけるサイクルエッチングを示す工程断面図である。 本発明に係るプラズマ処理方法の実施例におけるサイクルエッチングを示す工程断面図である。 本発明に係るプラズマ処理方法の実施例におけるサイクルエッチングを示す工程断面図である。 本発明に係るプラズマ処理方法の実施例におけるサイクルエッチングを示す工程断面図である。 本発明に係るプラズマ処理方法の実施例におけるサイクルエッチングを示す工程断面図である。 本発明に係るプラズマ処理方法の実施例におけるスプリットによる膜厚変化を示すグラフである。 本発明に係るプラズマ処理方法の実施例におけるスプリットによる膜厚変化を示すグラフである。 本発明に係るプラズマ処理方法の実施例におけるスプリットによる膜厚変化を示すグラフである。 本発明に係るプラズマ処理方法の実施例におけるスプリットによる膜厚変化を示すグラフである。 本発明に係るプラズマ処理方法の実施例におけるスプリットによる膜厚変化を示すグラフである。 本発明に係るプラズマ処理方法の実施例における膜厚変化を示すグラフである。 本発明に係るプラズマ処理方法の実施例における膜厚変化を示すグラフである。 本発明に係るプラズマ処理方法の実施例におけるスプリットによるエッチング変化を示すグラフである。 本発明に係るプラズマ処理方法の実施例における周波数重畳によるエッチング深さ変化を示すグラフである。 本発明に係るプラズマ処理方法の実施例における周波数重畳の有無によるエッチング深さ変化を示すグラフである。 本発明に係るプラズマ処理方法の実施例における周波数重畳の有無によるデポ膜厚変化を示すグラフである。 プラズマ処理装置における磁場強度分布を示す図である。 プラズマ処理装置における磁場強度分布を示す図である。 本発明に係るプラズマ処理装置の実施例における磁場強度分布を示す図である。 本発明に係るプラズマ処理装置の実施例における磁場強度分布を示す図である。
以下、本発明に係るプラズマ処理装置およびプラズマ処理方法の第１実施形態を、図面に基づいて説明する。
図１は、本実施形態におけるプラズマ処理装置を示す模式断面図である。図２は、本実施形態におけるプラズマ処理装置の外部電極および電源等を示す模式斜視図である。図２においては、図１の装置で、径方向に内周側である中央部と外周部とに２つのスパイラル状電極を配置し、径方向でこれらの間にさらに３つ目のスパイラル状電極を配置し、これら３つの各電極にそれぞれ電源を接続する位置を示している。図において、符号１０は、プラズマ処理装置である。
本実施形態に係るプラズマ処理装置１０は、図１，図２に示すように、たとえば排気手段（減圧手段）ＴＭＰにより減圧可能なチャンバ１１内において被処理体（シリコン基板）Ｓに対してプラズマ処理する装置である。
プラズマ処理装置１０は、密閉可能なチャンバ１１と、平板状の内部電極（基板の支持手段）１２と、上蓋１３と、螺旋状の第一電極Ｅ１（アンテナＡＴ１）と、螺旋状の第二電極Ｅ２（アンテナＡＴ２）と、螺旋状の第三電極Ｅ３（アンテナＡＴ３）と、ガス導入口１４と、ガス導入口１５と、ガス導入手段（不図示）と、電力分配器１６と、高周波電源（プラズマ生成電源）１７と、高周波電源（プラズマ加熱電源）１８と、高周波電源（バイアス電源）１９と、を備えている。なおここで螺旋状とは１ターンのみの同心円形状のものも含む。
内部電極（支持手段）１２は、チャンバ１１内に配され、被処理体Ｓを載置する。高周波電源（第三の高周波電源）１９は、内部電極１２に対して、周波数（第三の周波数）λ３のバイアス電力を印加可能である。
螺旋状の第一電極Ｅ１（外部電極；アンテナＡＴ１）と、螺旋状の第二電極Ｅ２（外部電極；アンテナＡＴ２）と螺旋状の第三電極Ｅ３（外部電極；アンテナＡＴ３）とは、いずれもチャンバ１１の外部に配される。
螺旋状の第一電極Ｅ１と螺旋状の第二電極Ｅ２と螺旋状の第三電極Ｅ３とは、チャンバ１１の上蓋１３を形成する石英等の誘電体板を挟んで、内部電極１２と対向するように配置される。螺旋状の第一電極Ｅ１は上蓋１３に沿って中央部に配置され、螺旋状の第二電極Ｅ２は上蓋１３に沿って第二電極Ｅ２より外周部に配置される。螺旋状の第三電極Ｅ３は、チャンバ１１の径方向において、螺旋状の第一電極Ｅ１と螺旋状の第二電極Ｅ２とに挟まれた間の位置に配置される。
プラズマ処理装置１０では、ガス導入手段１００がチャンバ１１に接続されている。
プラズマ処理装置１０において、第一電極Ｅ１と第二電極Ｅ２とは同じ周波数λ１が印加される。第一電極Ｅ１と第二電極Ｅ２とは印加する周波数λ１に比べて、第三電極Ｅ３は印加する周波数λ２は低く設定される。第一電極Ｅ１と第二電極Ｅ２とは印加する周波数λ１は高い方の電極であり、第三電極Ｅ３は印加する周波数λ２が低い方の電極である。すなわち、プラズマ処理装置１０では、第一の周波数λ１と第二の周波数λ２が、λ１＞λ２の関係にある。
高周波電源（第一の高周波電源）１７は、第一電極Ｅ１と第二電極Ｅ２とに対して、周波数（第一の周波数）λ１の交流電力を印加可能である（図１）。第一電極Ｅ１は、螺旋状の内周端に配置され、第一の高周波電源１７から高周波電力を印加する第一の部位と、螺旋状の外周端に配置され、アースに接地される第二の部位とを有する（図２）。第一の部位は、チャンバ１１の径方向における中心に近接する。第二の部位は、第三電極Ｅ３に近接する。
第二電極Ｅ２は、螺旋状の内周端に配置され、第一の高周波電源１７から高周波電力を印加する第三の部位と、螺旋状の外周端に配置され、アースに接地される第四の部位とを有する（図２）。第三の部位は、第三電極Ｅ３に近接する。第四の部位は、チャンバ１１の径方向における最外周に近接する。
高周波電源（第二の高周波電源）１８は、第三電極Ｅ３に対して、周波数（第二の周波数）λ２の交流電力を印加可能である（図１）。第三電極Ｅ３は、螺旋状の内周端に配置され、第二の高周波電源１８から高周波電力を印加する第五の部位と、螺旋状の外周端に配置され、アースに接地される第六の部位とを有する（図２）。第五の部位は、第一電極Ｅ１に近接する。第六の部位は、第二電極Ｅ２に近接する。
第一の高周波電源１７は、第一電極Ｅ１および第二電極Ｅ２に対して、電力分配器１６を介して第一の周波数λ１の交流電力を印加する。電力分配器１６は、第一の高周波電源１７に接続され、第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の分配比を設定可能である。電力分配器１６は、可変コンデンサー等を備えており、供給する電力の分配比を設定可能な構成とされる。
第二の高周波電源１８は、第三電極Ｅ３に対して、第二の周波数λ２の交流電力を印加する。
プラズマ処理装置１０においては、ガス導入手段１００が上蓋１３の中央部、または、チャンバ１１の側壁部に接続される（図１）。プラズマ処理装置１０におけるガス導入手段１００は、チャンバ１１の側壁部に配されたガス導入口１４、または、上蓋１３の中央部に配されたガス導入口１５から、チャンバ１１内に所定のプロセスガスＧを導入する。ガス導入手段１００は、チャンバ１１内に導入するプロセスガスＧを、プロセスに対応して異なる種類のガスとして、切り替えて供給可能である。なお、ガス導入手段１００は、チャンバ１１内に導入するプロセスガスＧとして、単一種類のガス、または複数種類を混合したガスを所定の流量比で供給することも可能である。
ここで、ガス導入手段１００は、チャンバ１１内に導入するプロセスガスＧとして、異なるプラズマ処理に対応して、それぞれ異なるガスを供給することも可能である。ガス導入口１４とガス導入口１５との、どちらを選択するかは、供給するガスの特性、プラズマ生成における特性、プラズマの空間分布、成膜等の処理特性によって、設定することが可能である。さらに、ガス導入口１４とガス導入口１５との両方からガスを供給するとともに、その分配比や組成比等を調整するように制御することもできる。
プラズマ処理装置１０は、チャンバ１１内において、チャンバ１１の上蓋１３側、かつ、内部電極１２と対向する位置に、スパッタリング用の固体ソース２０を有する。特に、プラズマ処理装置１０では、固体ソース２０の配置される領域が外周側に配された第二電極Ｅ２と重なる位置に設けられている。
プラズマ処理装置１０では、チャンバ１１内において、固体ソース２０ａの配置される領域が、第一電極Ｅ１と第三電極Ｅ３と第二電極Ｅ２と重なる位置にあり、かつ、内部電極１２を覆うように配置されている。固体ソース２０ａはチャンバ１１の上蓋１３と別体として設けられている。
本実施形態におけるガス導入手段１００からプロセスガスをチャンバ１１内に供給する際、減圧手段ＴＭＰによってチャンバ１１内を減圧することができる。減圧手段ＴＭＰはチャンバ１１内を排気する際にも用いることができる。
プラズマ処理装置１０におけるプラズマ処理では、ガス導入手段１００により、ガス導入口１５からチャンバ１１内に所定のプロセスガスＧを導入する。
プラズマ処理装置１０においては、第一電極Ｅ１と第二電極Ｅ２とによって、チャンバ１１内の上蓋１３側に形成領域が規定された磁場が生じるとともに、チャンバ１１内での空間分布が規制された磁場が生じる。また、第三電極Ｅ３によってプラズマＰを加熱して電子密度を上昇可能な磁場が発生する。
これらの、第一電極Ｅ１および第二電極Ｅ２と、第三電極Ｅ３と、によって周波数の異なる電力により形成されるそれぞれの磁場は重畳される。
プラズマ処理装置１０においては、第一電極Ｅ１と第二電極Ｅ２とによって形成された磁場により、チャンバ１１内の上蓋１３側に形成領域が規定されるとともに、チャンバ１１内での空間分布が規制されたプラズマＰが生じる。また、第三電極Ｅ３によって形成された磁場により、プラズマＰが加熱され電子密度を上昇させる。
ここで、プラズマ処理装置１０におけるプラズマ処理では、第一の高周波電源１７によって、第一電極Ｅ１および第二電極Ｅ２に対して、第一の周波数λ１の交流電力を印加する。これにより、チャンバ１１内でプラズマＰを発生させる。
第一の高周波電源１７が高周波電力を出力すると、第一の高周波電源１７の出力した第一の周波数λ１の高周波電力は、２つのアンテナである第一電極Ｅ１および第二電極Ｅ２からなる並列回路に同時に供給される。この際、アンテナ用のマッチングボックスＭ／Ｂは、第１ マッチング回路によって、第一電極Ｅ１の出力インピーダンスと、第二電極Ｅ２を含む負荷の入力インピーダンスとを整合させる。
また、アンテナ用のマッチングボックスＭ／Ｂのマッチング回路によって、第一の高周波電源１７の出力インピーダンスと、第一電極Ｅ１および第二電極Ｅ２を含む負荷の入力インピーダンスとを整合させる。
同時に、電力分配器１６の出力用可変コンデンサーが、第一電極Ｅ１側に流れる電流量と、第二電極Ｅ２側に流れる電流量とを所定の分配比として設定する。
このとき、第一の高周波電源１７から第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の分配比を設定することで、プラズマＰの発生する領域およびその空間分布を設定可能である。
ここで、電力分配器１６が、第一電極Ｅ１および第二電極Ｅ２によって形成される磁場の空間分布は、三電極Ｅ３によって形成された磁場の空間部能と一致するように設定することもできる。あるいは、生成したプラズマＰによっておこなうプラズマ処理に求められる特性分布に応じて、電力分配器１６が、これらの周波数の異なる磁場の重畳状態を制御することが可能である。
図３は、本実施形態におけるプラズマ処理方法におけるプラズマ生成を説明する模式断面図である。
具体的には、図３に示すように、電力分配器１６が、第一の高周波電源１７から第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の分配比として、第二電極Ｅ２よりも第一電極Ｅ１に印加する第一の周波数λ１の交流電力を大きくすると、第二電極Ｅ２の下側の空間に比べて、第一電極Ｅ１の下側の空間に発生するプラズマＰの強度が強くなる。この状態を図３にＰ１で示す。つまりプラズマＰ１は、主にチャンバ１１の径方向における外周側に発生することになる。
ここで、発生するプラズマＰの強度が強くなるとは、プラズマＰの密度が増大すること、および／または、プラズマＰの発生する領域が大きくなること、を意味する。
これに対して、図３に示すように、電力分配器１６が、第一の高周波電源１７から第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の分配比として、第一電極Ｅ１よりも第二電極Ｅ２に印加する第一の周波数λ１の交流電力を大きくすると、第一電極Ｅ１の下側の空間に比べて、第二電極Ｅ２の下側の空間に発生するプラズマＰの強度が強くなる。この状態を図３にＰ２で示す。つまりプラズマＰ２は、主にチャンバ１１の径方向における中央側に発生することになる。
さらに、図３に示すように、電力分配器１６が、第一の高周波電源１７から第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の分配比として、第一電極Ｅ１と第二電極Ｅ２とに印加する第一の周波数λ１の交流電力を略均等に分配すると、第一電極Ｅ１の下側の空間と第二電極Ｅ２の下側の空間とで発生するプラズマＰがほぼ均一に分布する。この状態を図３にＰ３で示す。つまりプラズマＰ３は、チャンバ１１の径方向においてほぼ均等に発生することになる。
ここで、プラズマＰの発生領域は、電力分配器１６によって、第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の分配比にのみによって設定されるものではなく、供給するプロセスガスＧによっても、その空間分布が変化する。
これは、プロセスガスＧのガス種およびその混合比等によって、ガスの電離の容易性など、といったガス特性などが異なることに起因する。
例えば、電力分配器１６が、第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の分配比を等しくした場合でも、径方向中央部よりも外周側で電子密度が上がらない、解離しにくいなどの特性を有するガスであれば、プラズマＰ２のようにチャンバ１１の径方向における中央側に発生しやすくなる。
また、電力分配器１６が、第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の分配比を等しくした場合でも、径方向外周部よりも中央側で電子密度が上がらない、解離しにくいなどの特性を有するガスであれば、プラズマＰ３のようにチャンバ１１の径方向における外周側に発生しやすくなる。
つまり、第一電極Ｅ１と第二電極Ｅ２とで挟まれる方向において、その周辺の領域も含んで、供給するプロセスガスのガス種および供給状態によってプラズマＰの発生する領域の傾向が異なる場合でも、電力分配器１６が、いわゆるＲＦスプリッタとして、第一の高周波電源１７から第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の分配比を設定することで、プラズマＰの発生する領域のバラツキおよびプラズマ強度空間配置のバラツキを制御可能である。
さらに、プラズマ処理装置１０におけるプラズマ処理では、上述したように、電力分配器１６が、第一の高周波電源１７から第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の分配比を設定することで、プラズマＰの発生する空間分布を所定の状態にした上で、第二の高周波電源１８によって、第三電極Ｅ３に対して第二の周波数λ２の交流電力を印加する。これにより、プラズマＰの電子密度を上昇させ、単体ではプラズマ生成ができない第二の周波数λ２の交流電力を印加した第三電極Ｅ３を、生成したプラズマＰに対する電子振動印加を可能な構成として、プラズマにおける温度状態を高め、プラズマ処理における反応性等の処理特性を必要な状態に設定することができる。
図４は、本実施形態におけるプラズマ処理方法におけるプラズマ生成を説明する模式断面図である。
具体的には、図４にＰＰで示すように、第二の高周波電源１８によって、第三電極Ｅ３に第二の周波数λ２の交流電力を印加することで、発生しているプラズマＰをさらに加熱して、プラズマの電子密度を増大する。
これにより、前記チャンバの径方向中央部よりも外周側で電子密度が上がらない、解離しにくいプロセスガスといった特性を有するプロセスガスを用いた処理をおこなう場合でも、充分な処理をおこなうことが可能となる。
しかも、プラズマ分布は、電力分配器１６が、第一の高周波電源１７から第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の分配比を設定することでプラズマＰの発生する空間分布を所定の状態にしているので、電子密度のみを独立に設定することが可能となる。
さらに、本実施形態におけるプラズマ処理装置１０は、プラズマ処理方法として、基板Ｓとして、ガラス基板、石英基板、シリコン基板、ＭｏＳｉ基板やＳｉＣ基板等のシリサイド基板、樹脂等の基板を用いて、ドライエッチング工程やこれに付随したデポ（成膜）工程、アッシング工程、さらに、成膜工程に続いておこなうエッチング工程など、上記の基板Ｓに対する複数のプラズマ処理工程を連続しておこなう工程等に用いることが可能である。
具体的には、シリコン基板に対して、フッ素化合物を使用したエッチングであるドライエッチング工程、デポ工程として、ＣＨＦ３、Ｃ２Ｆ６、Ｃ２Ｆ４、またはＣ４Ｆ８などの過フッ化炭化水素ガスを用いた異方性プラズマ処理、Ｏ２ガスを供給したアッシング工程、エッチングガスとしてＳＦ６又はＮＦ３を使用し、エッチングガスにケイ素化合物としてＳｉＦ４を、反応体としてＯ２、Ｎ２、Ｎ２Ｏ、ＮＯ、ＮＯｘまたはＣＯ２を添加して、ホール等の底部を集中的にエッチングする工程、などを例示できる。
しかも、エッチング処理と、異なるガス種による複数段の成膜とを、連続的、または、断続的におこなう処理など、エッチング深さ、それぞれの成膜速度という面内均一性を維持しにくい処理を続けておこなう際に、電力分配器１６によって第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の分配比を、処理特性の面内分布を均一化するように、供給ガスに対応して変化させることで、基板処理面に沿った処理均一性を実現できる。
さらに、異なるガス種を供給する連続したあるいは断続的な複数段のプラズマ処理において、第三電極Ｅ３に印加する交流電力を変化させることで、プラズマ温度を制御して、基板処理面に沿った処理特性の均一性を実現してもよい。
例えば、第一の高周波電源１７によって、第一電極Ｅ１および第二電極Ｅ２に対して、印加する交流電力において、第一の周波数λ１を１０ＭＨｚ～１００ＭＨｚの範囲とし、特に、１３．５６ＭＨｚとすることができる。これにより、チャンバ１１内に供給するプロセスガスＧに対してプラズマの着火を可能とし、かつ、プラズマＰの発生する空間分布領域などのプラズマ状態を設定することが可能となる。これにより、第一の周波数λ１の交流電力を、プラズマ生成のための電力とする。
また、第二の高周波電源１８によって、第三電極Ｅ３に対して、印加する交流電力において、第二の周波数λ２を０．１ＭＨｚ～１０ＭＨｚの範囲とし、特に、２ＭＨｚとすることができる。これにより、プラズマのさらなる励起を可能として、電子エネルギー確率関数を増加させて電子密度を上昇させることができる。
このように、いわゆるボッシュ法に準じた方法によってシリコン基板に凹部を形成するなど、複数のプラズマ処理工程をおこなう際、さらにこの複数回の工程を１サイクルとして繰り返す場合など、特に、それぞれの工程で異なる処理ガスを用いる場合に、それぞれの処理におけるプラズマ処理の面内均一性を維持するなど、処理特性を所望の状態に設定することが可能である。
しかも、それぞれの工程において、個別にプラズマ温度を設定すること、個別にプラズマ分布を設定することで、深度到達性など、好ましい処理状態を維持することが可能となる。
以下、本発明にかかる実施例を説明する。
ここで、本発明におけるプラズマ処理装置およびプラズマ処理方法の確認試験としての具体例として、シリコンのデポ・エッチングのサイクル工程について説明する。
図５は、本実施例におけるサイクル工程としてのエッチング方法を示すフローチャートである。
この本実施例に係るエッチング方法は、シリコン基板Ｓを被処理体として、樹脂等のレジストを保護しつつエッチングをおこなうシリコンのドライエッチング方法である。なお、レジストを保護しつつエッチングをおこなうエッチング方法であれば、これに限定されない。
本実施形態に係るシリコンのドライエッチング方法は、図５に示すように、複数サイクルの工程により、シリコン基板Ｓの表面に凹部パターンＶＳおよび凹部パターンＶＬを形成する（図６～図１１参照）。
凹部パターンＶＳは、径寸法ΦＳを有する。凹部パターンＶＬは、径寸法ΦＬを有する。径寸法ΦＬは、径寸法ΦＳよりも大きく設定されてもよい。
凹部パターンＶＳと凹部パターンＶＬとの深さは等しく設定される。
凹部パターンＶＳと凹部パターンＶＬとは、例えば４～８程度、より好ましくは、８～１４程度の高アスペクト比である形状に形成される。
なお、凹部パターンＶＳと凹部パターンＶＬとは、シリコン基板Ｓを貫通していることもできる。
本実施例に係るシリコンのドライエッチング方法は、図５に示すように、前工程Ｓ０１と、レジストパターン形成工程Ｓ０２と、デポ工程Ｓ０３と、ドライエッチング工程Ｓ０４と、アッシング工程Ｓ０５と、深さ判断工程Ｓ０６ａと、レジスト保護判断工程Ｓ０６と、レジスト保護膜形成工程Ｓ０７と、後工程Ｓ０８と、を有する。
６と、レジスト保護膜形成工程Ｓ０７と、後工程Ｓ０８と、を有する。
図５に示す前工程Ｓ０１では、公知のランプヒータ等を用いた２００℃以上の熱処理として、シリコン基板Ｓの前処理をおこなう。
図６は、本実施例におけるシリコンのドライエッチング方法を示す工程断面図である。
図５に示すレジストパターン形成工程Ｓ０２では、図６に示すように、シリコン基板Ｓの表面にパターンを有するレジスト層（マスク層）Ｍを形成する。
レジスト層（マスク層）Ｍは、公知の樹脂レジストから形成することができる。ポジ型、ネガ型、露光波長などの選択、塗布方法、成膜方法等、これらの条件を適宜選択して所定の厚さに形成することができる。レジスト層（マスク層）Ｍを構成する材質は、一例として、感光性絶縁体、その他公知のものを挙げることができる。
さらに、レジストパターン形成工程Ｓ０２では、図６に示すように、レジスト層（マスク層）Ｍにシリコン基板Ｓにおける凹部パターンＶＳの形状に対応するように処理領域を設定する開口パターン（マスクパターン）ＭＳと、凹部パターンＶＬの形状に対応するように処理領域を設定する開口パターン（マスクパターン）ＭＬと、を形成する。
具体的には、レジストパターン形成工程Ｓ０２では、フォトレジストであるレジスト層（マスク層）Ｍを積層して、露光現像等の処理をおこない、さらに、ウェットエッチング処理、ドライエッチング処理等公知の処理をおこなうことで、開口パターンＭＳと開口パターンＭＬとを有するレジスト層（マスク層）Ｍを形成する。
図７は、本実施例におけるシリコンのドライエッチング方法を示す工程断面図である。
図５に示すデポ工程Ｓ０３は、ドライエッチング工程Ｓ０４において、凹部パターンＶＳと凹部パターンＶＬとの側壁をエッチングから保護することができるように、図７に示すように、シリコン基板Ｓ全面にフルオロカーボン等のポリマーからなるデポ層Ｄ１を異方性プラズマ処理により形成する。
デポ層Ｄ１は、フッ素化合物を使用したエッチングであるドライエッチング工程Ｓ０４において、垂直な側壁ＶＳｑ、ＶＬｑを達成するために、凹部パターンＶＳ，ＶＬの側壁ＶＳｑ、ＶＬｑをエッチングから保護するとともに、エッチングを凹部パターンＶＳ，ＶＬの底部ＶＳｂ，ＶＬｂに限定する。
デポ層Ｄ１は、レジスト層（マスク層）Ｍの表面および凹部パターンＶＳ，ＶＬの底部ＶＳｂ，ＶＬｂに積層する。また、図７においては、凹部パターンＶＳ，ＶＬの側壁ＶＳｑ、ＶＬｑにおいてはデポ層Ｄ１を示しているが、実際にはあまり積層されない。
デポ工程Ｓ０３は、ＣＨＦ３、Ｃ２Ｆ６、Ｃ２Ｆ４、またはＣ４Ｆ８などの過フッ化炭化水素ガスを用いて、プラズマ処理をおこなう。ここで、上述したように、図１，図２に示すプラズマ処理装置１０を用いる。
デポ工程Ｓ０３のとき、プラズマ処理装置１０においては、第一電極Ｅ１および第二電極Ｅ２に印加する高周波電力の周波数λ１が、第三電極Ｅ３に印加する高周波電力の周波数λ３に比べて大きく設定することができる。具体的には、周波数λ１が１３．６５ＭＨｚとされ、周波数λ２が２ＭＨｚとされることができる。デポ工程Ｓ０３においては、周波数λ１および周波数λ２の電力のいずれも電源１７，１８が出力可能な最大値とし、レートを向上させることができる。
また、デポ工程Ｓ０３でのプラズマ処理装置１０においては、第一電極Ｅ１および第二電極Ｅ２に印加する高周波の周波数λ１である交流電力を、後述するドライエッチング工程Ｓ０４およびアッシング工程Ｓ０５における値よりも小さく設定することができる。また、プラズマ処理装置１０においては、内部電極１２に対して、バイアス電圧を印加しないことができる。
デポ工程Ｓ０３においては、所定の雰囲気圧力として処理をおこなう。さらに、デポ工程Ｓ０３においては、Ａｒなどの希ガスを所定量添加してもよい。
また、デポ工程Ｓ０３においては、電力分配器１６によって印加される周波数λ１の交流電力が、第一電極Ｅ１と第二電極Ｅ２との間で分配される。
これにより、デポ層Ｄ１の成膜レートが径方向でばらつかないようにすることができる。ここで、電力分配器１６による第一電極Ｅ１と第二電極Ｅ２との分配比は、処理ガスの種類および成膜レートのバラツキに応じて設定される。
デポ工程Ｓ０３で形成されるデポ層Ｄ１は、径寸法の小さい開口パターンＭＳに対応する底部ＶＳｂに比べて、径寸法の大きい開口パターンＭＬに対応する底部ＶＬｂにおける膜厚が大きくなる。なお、開口パターンＭＳ，ＭＬの外方となるレジスト層（マスク層）Ｍの表面におけるデポ層Ｄ１の膜厚に比べて、開口パターンＭＬの底部ＶＬｂにおけるデポ層Ｄ１の膜厚は同等かあるいは小さくなる。
つまり、デポ層Ｄ１の膜厚は、開口パターンＭＳ，ＭＬの外方となるレジスト層（マスク層）Ｍの表面におけるデポ層Ｄ１の膜厚ＴＤ１、開口パターンＭＬの底部ＶＬｂにおけるデポ層Ｄ１の膜厚ＴＬＤ１、開口パターンＭＳの底部ＶＳｂにおけるデポ層Ｄ１の膜厚ＴＳＤ１、の順に小さくなる。
デポ工程Ｓ０３において、上記のように条件設定をおこなうことにより、開口パターンＭＳ，ＭＬに対応する底部ＶＳｂ，ＶＬｂにおけるデポ層Ｄ１のデポジションカバレージをそれぞれ最適化するように制御することが可能となる。ここで、デポジションカバレージとして望ましい条件の方向は、必要な膜厚となるデポ層Ｄ１を底部ＶＳｂ，ＶＬｂに積層する処理時間を短くすることである。つまり、デポ層Ｄ１を底部ＶＳｂ，ＶＬｂに積層する成膜速度を増大することである。
また、デポジションカバレージとしては、エッチング深さおよびアスペクト比に応じてデポジションカバレージを調整する。つまり、底部ＶＳｂ，ＶＬｂの深さ変化に対応してアスペクト比が変化した場合でも、所望の厚さのデポ層Ｄ１を所定の積層成膜速度で成膜することを可能にする。
さらに、底部ＶＳｂに積層するデポ層Ｄ１に対する均一性および確実性と、底部ＶＬｂに積層するデポ層Ｄ１に対する均一性および確実性とを、それぞれ向上する。
図８は、本実施例におけるシリコンのドライエッチング方法を示す工程断面図である。
図５に示すドライエッチング工程Ｓ０４は、図８に示すように、異方性プラズマエッチングにより、開口パターンＭＳ，ＭＬに対応する底部ＶＳｂ，ＶＬｂを掘り下げて、底部ＶＳｂ１，ＶＬｂ１を形成する。
このとき、ドライエッチング工程Ｓ０４における処理条件、プラズマの異方性、および、デポ工程Ｓ０３によって積層したデポ層Ｄ１の膜厚差等によって、ドライエッチング工程Ｓ０４において形成する開口パターンＭＳに対応する底部ＶＳｂ１および開口パターンＭＬに対応する底部ＶＬｂ１の深さを均一になるように設定する。
具体的には、開口パターンＭＳに対応する底部ＶＳｂに積層したデポ層Ｄ１の膜厚ＴＳＤ１が、開口パターンＭＬに対応する底部ＶＬｂに積層したデポ層Ｄ１の膜厚ＴＬＤ１に比べて小さく、かつ、開口パターンＭＳに対応する底部ＶＳｂに対するエッチング量が、開口パターンＭＬに対応する底部ＶＬｂに対するエッチング量に比べて小さいために、これらが相殺されて、開口パターンＭＳに対応する底部ＶＳｂ１の深さと開口パターンＭＬに対応する底部ＶＬｂ１の深さとが均一になる。
また、ドライエッチング工程Ｓ０４において処理条件、プラズマの異方性、および、デポ層Ｄ１によって、開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑに及ぼすエッチングの影響を極めて低減させる。これにより、側壁ＶＳｑ，ＶＬｑがシリコン基板Ｓの表面と垂直で、かつ、略面一となり凹凸のない側壁ＶＳｑ，ＶＬｑを深さ方向に延長して形成する。
つまり、凹部パターンＶＳ，ＶＬとして均一径寸法となるように底部ＶＳｂ１，ＶＬｂ１を形成する。
この形状を実現するように、ドライエッチング工程Ｓ０４においては、プラズマ処理に強い異方性を持たせるために、上述したように、図１，図２に示すプラズマ処理装置１０を用いる。
ドライエッチング工程Ｓ０４のとき、ドライエッチング工程Ｓ０４プラズマ処理装置１０においては、第一電極Ｅ１および第二電極Ｅ２に印加する高周波電力の周波数λ１が、第三電極Ｅ３に印加する高周波電力の周波数λ３に比べて大きく設定する。具体的には、周波数λ２が１３．６５ＭＨｚとされ、周波数λ３が２ＭＨｚとされることができる。
また、ドライエッチング工程Ｓ０４においては、電力分配器１６によって印加される周波数λ１の交流電力が、第一電極Ｅ１と第二電極Ｅ２との間で分配される。
これにより、デポ層Ｄ１に対するエッチングレートが径方向でばらつかないようにすることができる。ここで、電力分配器１６による第一電極Ｅ１と第二電極Ｅ２との分配比は、処理ガスの種類およびエッチングレートのバラツキに応じて設定される。
また、ドライエッチング工程Ｓ０４のプラズマ処理装置１０においては、周波数λ１の供給電力が、デポ工程Ｓ０３における値よも大きく、また、アッシング工程Ｓ０５における値と同じ値に設定することができる。
また、ドライエッチング工程Ｓ０４のプラズマ処理装置１０においては、第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の周波数λ１の供給電力が、第三電極Ｅ３に印加する交流電力の周波数λ２よりも大きい値に設定することができる。
また、ドライエッチング工程Ｓ０４のプラズマ処理装置１０においては、内部電極１２に対して、周波数λ３であるバイアス電圧を印加することが好ましい。周波数λ３は、第三電極Ｅ３に印加する交流電力の周波数λ２よりも低い値に設定することができる。周波数λ３は、たとえば、４００ｋＨｚとすることができる。
また、ドライエッチング工程Ｓ０４における異方性プラズマエッチングでは、ＳＦ６とＯ２の混合ガスをプラズマ分解して、Ｓｉの異方性エッチングをおこなうものである。これにより、ＳＦ６が分解して生成するＦラジカルが、Ｓｉをエッチングする（Ｆ＋Ｓｉ→ＳｉＦ４）。このエッチング反応は、等方性エッチングのため、異方性エッチングを行うために、側壁ＶＳｑ，ＶＬｑに絶縁層（保護膜）を付着させて、側壁ＶＳｑ，ＶＬｑのエッチング反応を抑制してもよい。
ドライエッチング工程Ｓ０４におけるＳＦ６／Ｏ２の混合ガス系異方性プラズマエッチングでは、開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑにおいてデポ層Ｄ１が除去されて側壁ＶＳｑ，ＶＬｑが露出する。
ここで、ドライエッチング工程Ｓ０４におけるＳＦ６／Ｏ２の混合ガス系異方性プラズマエッチングでは、絶縁層を形成して、側壁ＶＳｑ，ＶＬｑが保護されてもよい。同時に、Ｏによる側壁ＶＳｑ，ＶＬｑの酸化と、エッチング生成物であるＳｉＦ４が再分解されたＳｉとＯの反応によるＳｉＯｘのデポ膜の形成とによって側壁ＶＳｑ，ＶＬｑが保護される。
また、ドライエッチング工程Ｓ０４では、エッチング生成物であるＳｉＦ４が不足することを防止するために、ＳｉＦ４をガスとして供給することもできる。
さらに、ドライエッチング工程Ｓ０４においては、エッチングガスとしてＳＦ６またはＮＦ３を使用し、エッチングガスにケイ素化合物としてＳｉＦ４を、反応体としてＯ２、Ｎ２、Ｎ２Ｏ、ＮＯ、ＮＯｘまたはＣＯ２を添加して、底部ＶＳｂ，ＶＬｂを集中的にエッチングすることができる。
さらに、ドライエッチング工程Ｓ０４においては、冷媒経路を内部に有した静電チャックを内部電極１２に用いて処理中の基板温度を低温にすることで異方性を高めることができる。例えば、冷媒温度は１０℃以下に設定される。
図９は、本実施例におけるシリコンのドライエッチング方法を示す工程断面図である。
図５に示すアッシング工程Ｓ０５は、図９に示すように、ドライエッチング工程Ｓ０４の終了後において、残存したデポ層Ｄ１を除去する。
特に、アッシング工程Ｓ０５においては、レジスト層（マスク層）Ｍの開口パターンＭＳおよび開口パターンＭＬの内周付近に残存したデポ層Ｄ１を確実に除去するように、その条件が設定される。
アッシング工程Ｓ０５においては、ドライエッチング工程Ｓ０４の終了した後に、レジスト層（マスク層）Ｍの表面に付着しているデポ層Ｄ１と、レジスト層（マスク層）Ｍの開口パターンＭＳおよび開口パターンＭＬの内周付近に残存したデポ層Ｄ１と、開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑに残存したデポ層Ｄ１と、を除去する。また、開口パターンＭＳに対応する底部ＶＳｂ１に残存したデポ層Ｄ１と、開口パターンＭＬに対応する底部ＶＬｂ１に残存したデポ層Ｄ１とがあった場合には、これを除去する。
アッシング工程Ｓ０５において、開口パターンＭＳの内周位置に残存したデポ層Ｄ１と、開口パターンＭＬの内周位置に残存したデポ層Ｄ１と、が除去しきれずに残存していた場合、好ましくない。
すなわち、複数の繰り返しサイクルにおける後工程である、次回以降のサイクルのデポ工程Ｓ０３において、残存したデポ層Ｄ１にさらにデポ層Ｄ２が堆積してしまい、レジスト層（マスク層）Ｍにおける開口パターンＭＳおよび開口パターンＭＬの開口径（開口面積）が減少してしまう。
すると、繰り返しサイクルの１サイクル目のアッシング工程Ｓ０５に対して、その後工程である２サイクル目のドライエッチング工程Ｓ０４において、異方性を強めたエッチングをおこなっても、デポ層Ｄ１およびデポ層Ｄ２によって底部ＶＳｂ１および底部ＶＬｂ１までエッチングプラズマが到達することが阻害される。したがって、底部ＶＳｂ１および底部ＶＬｂ１におけるエッチングが好適におこなわれない可能性がある。このため、開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑが垂直ではなくなり、凹部パターンＶＳ，ＶＬの形状が先細りとなってしまう可能性を排除できなくなる。
これに対して、開口パターンＭＳの内周位置にデポ層Ｄ１が残存せず、また、開口パターンＭＬの内周位置にデポ層Ｄ１が残存しない状態にした場合には、繰り返しサイクルの後工程である次回以降のサイクルとして、次の２サイクル目となるデポ工程Ｓ０３において、残存したデポ層Ｄ１にさらにデポ層Ｄ２が堆積することがなく、レジスト層（マスク層）Ｍにおける開口パターンＭＳおよび開口パターンＭＬの開口径（開口面積）が所定の大きさを維持している状態に維持することができる。
すると、繰り返しサイクルのうち、次のサイクルである２サイクル目のドライエッチング工程Ｓ０４において、後工程として異方性を強めたエッチングをおこなうことで、デポ層Ｄ１およびデポ層Ｄ２によって底部ＶＳｂ１および底部ＶＬｂ１までエッチングプラズマが到達することが阻害されない。したがって、底部ＶＳｂ１および底部ＶＬｂ１におけるエッチングが好適におこなわれて、開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑが垂直な状態で伸長され、凹部パターンＶＳ，ＶＬの形状が先細りとなってしまうことを防止して、同径の凹部パターンＶＳ，ＶＬを高アスペクト比で形成することが可能となる。
１サイクル目のアッシング工程Ｓ０５において、上記のように、開口パターンＭＳとＭＬとの内周位置に残存したデポ層Ｄ１を確実に除去するために、使用ガスＯ２の解離度の高いプラズマ処理をおこなう必要がある。このために、１サイクル目のアッシング工程Ｓ０５においても、上述したように、図１，図２に示すプラズマ処理装置１０を用いる。
このとき、１サイクル目のアッシング工程Ｓ０５におけるプラズマ処理装置１０では、第一電極Ｅ１および第二電極Ｅ２に印加する交流電圧の周波数λ１が、第三電極Ｅ３に印加する交流電圧の周波数λ２に比べて大きく設定することができる。具体的には、周波数λ１が１３．６５ＭＨｚとされ、周波数λ２が２ＭＨｚとされることができる。
また、アッシング工程Ｓ０５においては、電力分配器１６によって印加される周波数λ１の交流電力が、第一電極Ｅ１と第二電極Ｅ２との間で分配される。
これにより、デポ層Ｄ１に対するアッシングレートが径方向でばらつかないようにすることができる。ここで、電力分配器１６による第一電極Ｅ１と第二電極Ｅ２との分配比は、処理ガスの種類およびアッシングのバラツキに応じて設定される。
また、１サイクル目のアッシング工程Ｓ０５におけるプラズマ処理装置１０では、第一電極Ｅ１および第二電極Ｅ２に印加する周波数λ１の供給電力が、デポ工程Ｓ０３における値よも大きく、また、ドライエッチング工程Ｓ０４における値と同じか高い値に設定することができる。
また、１サイクル目のアッシング工程Ｓ０５におけるプラズマ処理装置１０では、第一電極Ｅ１および第二電極Ｅ２に印加する周波数λ１の供給電力が、第三電極Ｅ３に印加する周波数λ２の供給電力と同じ値に設定することができる。
また、１サイクル目のアッシング工程Ｓ０５におけるプラズマ処理装置１０では、内部電極１２に対して、周波数λ３であるバイアス電圧を印加することが好ましい。周波数λ３は、第三電極Ｅ３に印加する高周波の周波数λ２よりも低い値に設定することができる。１サイクル目のアッシング工程Ｓ０５におけるバイアス電圧の電力は、１サイクル目のドライエッチング工程Ｓ０４におけるバイアス電圧の電力と等しいか、１サイクル目のドライエッチング工程Ｓ０４におけるバイアス電圧の電力よりも高く設定することができる。
１サイクル目のアッシング工程Ｓ０５において、Ｏ２ガスを供給してアッシングすることができる。Ｏ２ガス系異方性プラズマ処理では、開口パターンＭＳ，ＭＬの内周付近、および開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑにおいてデポ層Ｄ１が確実に除去されて側壁ＶＳｑ，ＶＬｑが露出する。同時に、１サイクル目のアッシング工程Ｓ０５において、Ｏ２ガスを供給してアッシングするため、この工程では、樹脂からなるレジスト層（マスク層）Ｍが、多少除去されて減厚されることもある。
本実施例に係るシリコンのドライエッチング方法は、図５に示すように、デポ工程Ｓ０３と、ドライエッチング工程Ｓ０４と、アッシング工程Ｓ０５と、を１サイクルとして繰り返す。これにより、凹部パターンＶＳ，ＶＬの深さを長くする。
また、１サイクル目のデポ工程Ｓ０３～アッシング工程Ｓ０５のエッチング工程が終了した際に、図５に示すように、深さ判断工程Ｓ０６ａと、レジスト保護判断工程Ｓ０６を有する。
深さ判断工程Ｓ０６ａにおいては、次のレジスト保護判断工程Ｓ０６へと進むか否かを判断する。このとき、深さ判断工程Ｓ０６ａにおける判断基準は、凹部パターンＶＳ，ＶＬの深さ、言い換えると、凹部パターンＶＳ，ＶＬのアスペクト比である。
凹部パターンＶＳ，ＶＬの深さが足りない場合、次サイクルのエッチング工程へとサイクルを重ねるために、まず、後述するレジスト保護膜形成工程Ｓ０７へと進むか否かを判断するために、レジスト保護判断工程Ｓ０６へと進む。また、凹部パターンＶＳ，ＶＬの深さが足りている場合、エッチングを終了して、後工程Ｓ０８へと進む。
レジスト保護判断工程Ｓ０６においては、次サイクルのエッチングサイクルへとサイクル数を重ねるか、後述するレジスト保護膜形成工程Ｓ０７へと進むか否かを判断する。
ここで、レジスト保護判断工程Ｓ０６における判断基準は、凹部パターンＶＳ，ＶＬの深さである。
凹部パターンＶＳ，ＶＬの深さが足りない場合、後述するレジスト保護膜形成工程Ｓ０７においてレジスト保護膜Ｍｍを形成した場合に不具合が生じるからである。具体的には、後述するレジスト保護膜形成工程Ｓ０７において、レジスト層（マスク層）Ｍの表面のみならず、開口パターンＭＳ，ＭＬの底部ＶＳｂ，ＶＬｂにレジスト保護膜Ｍｍを形成が形成されてしまう。開口パターンＭＳ，ＭＬの底部ＶＳｂ，ＶＬｂにレジスト保護膜Ｍｍが形成された場合、底部ＶＳｂ，ＶＬｂでのエッチングが進行しないなど、エッチングに好ましくない影響を与える可能性がある。
レジスト保護判断工程Ｓ０６における判断基準は、凹部パターンＶＳ，ＶＬの深さ、言い換えると、凹部パターンＶＳ，ＶＬのアスペクト比である。具体的には、凹部パターンＶＳ，ＶＬのアスペクト比が例えば１～２程度である場合には、次サイクルのエッチング工程へとサイクルを進め、凹部パターンＶＳ，ＶＬのアスペクト比が３～４程度である場合には、後述するレジスト保護膜形成工程Ｓ０７へと進める。つまり、凹部パターンＶＳ，ＶＬの開口面積と、１サイクル目のエッチング工程における底部ＶＳｂ，ＶＬｂのエッチング量と、に基づいて判断をおこなうことになる。
なお、レジスト保護判断工程Ｓ０６における判断は、前工程である１サイクル目後に、シリコン基板Ｓにおいて、凹部パターンＶＳ，ＶＬの深さを測定した結果から判断してもよいし、前工程におけるエッチング条件から類推して２サイクル目への移行を判断してもよい。エッチング条件による判断では、あらかじめ、所定の条件によるエッチング深さを設定して判断することになる。
次に、２サイクル目にサイクルを進めた場合について説明する。
図１０は、本実施例におけるシリコンのドライエッチング方法を示す工程断面図である。
図５に示す２サイクル目のデポ工程Ｓ０３は、１サイクル目の深さ判断工程Ｓ０６ａおよびレジスト保護判断工程Ｓ０６による判断後におこなわれる。２サイクル目のデポ工程Ｓ０３は、２サイクル目における後工程のドライエッチング工程Ｓ０４において、凹部パターンＶＳと凹部パターンＶＬとの側壁をエッチングから保護可能とする。２サイクル目のデポ工程Ｓ０３は、図１０に示すように、シリコン基板Ｓ全面にフルオロカーボン等のポリマーからなるデポ層Ｄ２を異方性プラズマ処理により形成する。
デポ層Ｄ２は、２サイクル目における後工程として、フッ素化合物を使用したエッチングであるドライエッチング工程Ｓ０４において、垂直な側壁ＭＳｑ、ＭＬｑを達成するために、凹部パターンＶＳ，ＶＬの側壁ＶＳｑ、ＶＬｑをエッチングから保護するとともに、エッチングを凹部パターンＶＳ，ＶＬの底部ＶＳｂ１，ＶＬｂ１に限定する。
デポ層Ｄ２は、レジスト層（マスク層）Ｍの表面および凹部パターンＶＳ，ＶＬの底部ＶＳｂ１，ＶＬｂ１に積層する。また、図１０においては、凹部パターンＶＳ，ＶＬの側壁ＶＳｑ、ＶＬｑにおいてはデポ層Ｄ２を示しているが、実際にはあまり積層されない。
２サイクル目のデポ工程Ｓ０３は、１サイクル目のデポ工程Ｓ０３と同様に、過フッ化炭化水素ガスを用いて、異方性プラズマ処理をおこなう。２サイクル目のデポ工程Ｓ０３においては、１サイクル目のデポ工程Ｓ０３と同様、上述したように、図１，図２に示すプラズマ処理装置１０を用いる。
２サイクル目のデポ工程Ｓ０３において、プラズマ処理装置１０では、印加周波数λ１および周波数λ２、雰囲気圧力などの条件を、１サイクル目のデポ工程Ｓ０３と同様に設定することができる。ここで、２サイクル目以降のデポ工程Ｓ０３における処理条件は、１サイクル目のデポ工程Ｓ０３と同じであっても、異なる設定としてもよい。
また、２サイクル目のデポ工程Ｓ０３においては、１サイクル目のデポ工程Ｓ０３と同様に、電力分配器１６によって印加される周波数λ１の交流電力が、第一電極Ｅ１と第二電極Ｅ２との間で分配される。
これにより、デポ層Ｄ２に対する成膜レートが径方向でばらつかないようにすることができる。ここで、電力分配器１６による第一電極Ｅ１と第二電極Ｅ２との分配比は、処理ガスの種類および成膜レートのバラツキに応じて設定される。また、２サイクル目のデポ工程Ｓ０３においては、１サイクル目のデポ工程Ｓ０３と同じ分配比とすることもできるし、異なる分配比とすることもできる。
なお、２サイクル目のデポ工程Ｓ０３においては、１サイクル目のデポ工程Ｓ０３と同等の設定とすることもできるが、凹部パターンＶＳ，ＶＬの底部ＶＳｂ１，ＶＬｂ１へのデポジションレートの低下に対応するため、第一電極Ｅ１および第二電極Ｅ２に印加する周波数λ１の交流電力または第三電極Ｅ３に印加する周波数λ２の交流電力、もしくはその両方を増大させてもよく、あるいは、デポジション粒子を引き込むため、内部電極１２にバイアス電圧を印加する条件とすることができる。
２サイクル目のデポ工程Ｓ０３で形成されるデポ層Ｄ２は、１サイクル目のデポ工程Ｓ０３と同様に、径寸法の小さい開口パターンＭＳに対応する底部ＶＳｂに比べて、径寸法の大きい開口パターンＭＬに対応する底部ＶＬｂにおける膜厚が大きくなる。なお、開口パターンＭＳ，ＭＬの外方となるレジスト層（マスク層）Ｍの表面におけるデポ層Ｄ２の膜厚に比べて、開口パターンＭＬの底部ＶＬｂにおけるデポ層Ｄ２の膜厚は同等かあるいは小さくなる。
つまり、デポ層Ｄ３の膜厚は、開口パターンＭＳ，ＭＬの外方となるレジスト層（マスク層）Ｍの表面におけるデポ層Ｄ２の膜厚ＴＤ２、開口パターンＭＬの底部ＶＬｂ１におけるデポ層Ｄ２の膜厚ＴＬＤ２、開口パターンＭＳの底部ＶＳｂ１におけるデポ層Ｄ２の膜厚ＴＳＤ２、の順に小さくなる。
２サイクル目のデポ工程Ｓ０３において、上記の条件設定により、開口パターンＭＳ，ＭＬに対応する底部ＶＳｂ１，ＶＬｂ１におけるデポ層Ｄ２のデポジションカバレージをそれぞれ最適化するように制御する。ここで、デポジションカバレージとして望ましい条件の方向は、必要な膜厚となるデポ層Ｄ２を底部ＶＳｂ１，ＶＬｂ１に積層する処理時間を短くすることである。つまり、デポ層Ｄ２を底部ＶＳｂ１，ＶＬｂ１に積層する成膜速度を増大することである。
２サイクル目のデポ工程Ｓ０３において、デポジションカバレージとして望ましい条件としては、エッチング深さおよびアスペクト比に対応してデポジションカバレージを調整することである。つまり、後述するように、底部ＶＳｂ，ＶＬｂからの底部ＶＳｂ１，ＶＬｂ１の深さ変化に対応してアスペクト比が変化した場合でも、所望の厚さのデポ層Ｄ２を所定の積層成膜速度で成膜可能とする。
さらに、底部ＶＳｂ１に積層するデポ層Ｄ２に対する均一性および確実性と、底部ＶＬｂ１に積層するデポ層Ｄ２に対する均一性および確実性とを、向上することである。
さらに、２サイクル目のデポ工程Ｓ０３において、１サイクル目のデポ工程Ｓ０３に対して、長い時間とすることができる。なお、３サイクル目以降のデポ工程Ｓ０３においても同様である。
図１１は、本実施例におけるシリコンのドライエッチング方法を示す工程断面図である。
図５に示す２サイクル目のドライエッチング工程Ｓ０４は、図１１に示すように、異方性プラズマエッチングにより、開口パターンＭＳ，ＭＬに対応する底部ＶＳｂ１，ＶＬｂ１を掘り下げて、底部ＶＳｂ２，ＶＬｂ２を形成する。
このとき、２サイクル目のドライエッチング工程Ｓ０４における処理条件、プラズマの異方性、および、２サイクル目のデポ工程Ｓ０３によって積層したデポ層Ｄ２の膜厚差等によって、２サイクル目のドライエッチング工程Ｓ０４において形成する開口パターンＭＳに対応する底部ＶＳｂ２および開口パターンＭＬに対応する底部ＶＬｂ２の深さを均一になるように設定する。
具体的には、開口パターンＭＳに対応する底部ＶＳｂ１に積層したデポ層Ｄ２の膜厚ＴＳＤ２が、開口パターンＭＬに対応する底部ＶＬｂ１に積層したデポ層Ｄ２の膜厚ＴＬＤ２に比べて小さく、かつ、開口パターンＭＳに対応する底部ＶＳｂ１に対するエッチング量が、開口パターンＭＬに対応する底部ＶＬｂ１に対するエッチング量に比べて小さいために、これらが相殺されて、開口パターンＭＳに対応する底部ＶＳｂ２の深さと開口パターンＭＬに対応する底部ＶＬｂ２の深さとが均一になる。
また、２サイクル目のドライエッチング工程Ｓ０４において処理条件、プラズマの異方性、および、デポ層Ｄ２によって、開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑに及ぼすエッチングの影響を極めて低減させる。これにより、側壁ＶＳｑ，ＶＬｑがシリコン基板Ｓの表面と垂直で、かつ、略面一となり凹凸のない側壁ＶＳｑ，ＶＬｑを深さ方向に延長して形成する。
つまり、凹部パターンＶＳ，ＶＬとして均一径寸法となるように底部ＶＳｂ２，ＶＬｂ２を形成する。
この形状を実現するように、２サイクル目のドライエッチング工程Ｓ０４においても、プラズマ処理に強い異方性を持たせる。２サイクル目のドライエッチング工程Ｓ０４は、後述するプラズマ処理装置１０を用いる。
このとき、２サイクル目のドライエッチング工程Ｓ０４におけるプラズマ処理装置１０では、１サイクル目のドライエッチング工程Ｓ０４と同様の条件とすることができる。
また、２サイクル目のドライエッチング工程Ｓ０４においては、１サイクル目のドライエッチング工程Ｓ０４と同様に、電力分配器１６によって印加される周波数λ１の交流電力が、第一電極Ｅ１と第二電極Ｅ２との間で分配される。
これにより、エッチングレートが径方向でばらつかないようにすることができる。ここで、電力分配器１６による第一電極Ｅ１と第二電極Ｅ２との分配比は、処理ガスの種類およびエッチングレートのバラツキに応じて設定される。また、２サイクル目のドライエッチング工程Ｓ０４においては、１サイクル目のドライエッチング工程Ｓ０４と同じ分配比とすることもできるし、異なる分配比とすることもできる。
また、２サイクル目のドライエッチング工程Ｓ０４においても、プラズマ処理装置１０では、１サイクル目のドライエッチング工程Ｓ０４と同様に、第一電極Ｅ１および第二電極Ｅ２に印加する周波数λ１の交流電力が、２サイクル目のデポ工程Ｓ０３における値よも大きく、また、２サイクル目のアッシング工程Ｓ０５における値と同じ値に設定することができる。
また、２サイクル目のドライエッチング工程Ｓ０４においても、プラズマ処理装置１０では、１サイクル目のドライエッチング工程Ｓ０４と同様に、第一電極Ｅ１および第二電極Ｅ２に印加する周波数λ１の交流電力が、第三電極Ｅ３に印加する高周波の周波数λ２の供給電力と同じ値に設定することができる。
また、２サイクル目のドライエッチング工程Ｓ０４においても、プラズマ処理装置１０では、１サイクル目のドライエッチング工程Ｓ０４と同様に、内部電極１２に対して、周波数λ３であるバイアス電圧を印加することが好ましい。周波数λ３は、第三電極Ｅ３に印加する周波数λ２よりも低い値に設定することができる。周波数λ３は、たとえば、４００ｋＨｚとすることができる。
また、２サイクル目のドライエッチング工程Ｓ０４における異方性プラズマエッチングでは、１サイクル目と同様に、ＳＦ６とＯ２の混合ガスをプラズマ分解して、Ｓｉの異方性エッチングをおこなうものである。これにより、ＳＦ６が分解して生成するＦラジカルが、Ｓｉをエッチングする（Ｆ＋Ｓｉ→ＳｉＦ４）。このエッチング反応は、等方性エッチングのため、異方性エッチングを行うために、側壁ＶＳｑ，ＶＬｑに保護膜を付着させており、側壁ＶＳｑ，ＶＬｑのエッチング反応を抑制してもよい。
２サイクル目のドライエッチング工程Ｓ０４におけるＳＦ６／Ｏ２の混合ガス系異方性プラズマエッチングでは、１サイクル目のドライエッチング工程Ｓ０４と同様に、開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑにおいてデポ層Ｄ２が除去されて側壁ＶＳｑ，ＶＬｑが露出する。
ここで、２サイクル目のドライエッチング工程Ｓ０４におけるＳＦ６／Ｏ２の混合ガス系異方性プラズマエッチングでは、１サイクル目のドライエッチング工程Ｓ０４と同様に、絶縁層を形成して、側壁ＶＳｑ，ＶＬｑが保護されてもよい。同時に、Ｏによる側壁ＶＳｑ，ＶＬｑの酸化と、エッチング生成物であるＳｉＦ４が再分解されたＳｉとＯの反応によるＳｉＯｘのデポ膜の形成とによって側壁ＶＳｑ，ＶＬｑが保護される。
また、２サイクル目のドライエッチング工程Ｓ０４では、１サイクル目のドライエッチング工程Ｓ０４と同様に、エッチング生成物であるＳｉＦ４が不足することを防止するために、ＳｉＦ４をガスとして供給することもできる。
さらに、２サイクル目のドライエッチング工程Ｓ０４においては、１サイクル目のドライエッチング工程Ｓ０４と同様に、エッチングガスとしてＳＦ６又はＮＦ３を使用し、エッチングガスにケイ素化合物としてＳｉＦ４を、反応体としてＯ２、Ｎ２、Ｎ２Ｏ、ＮＯ、ＮＯｘまたはＣＯ２を添加して、底部ＶＳｂ１，ＶＬｂ１を集中的にエッチングすることができる。
さらに、２サイクル目のドライエッチング工程Ｓ０４においては、１サイクル目のドライエッチング工程Ｓ０４に対して、長い時間とすることもできる。なお、３サイクル目以降のドライエッチング工程Ｓ０４においても同様である。
図１２は、本実施例におけるシリコンのドライエッチング方法を示す工程断面図である。
図５に示す２サイクル目のアッシング工程Ｓ０５は、図１２に示すように、２サイクル目のドライエッチング工程Ｓ０４の終了後において、残存したデポ層Ｄ２を除去する。
特に、２サイクル目のアッシング工程Ｓ０５においては、レジスト層（マスク層）Ｍの開口パターンＭＳおよび開口パターンＭＬの内周付近に残存したデポ層Ｄ２を確実に除去するように、その条件が設定される。
２サイクル目のアッシング工程Ｓ０５においては、１サイクル目のアッシング工程Ｓ０５と同様に、２サイクル目のドライエッチング工程Ｓ０４の終了した後に、レジスト層（マスク層）Ｍの表面に付着しているデポ層Ｄ２と、レジスト層（マスク層）Ｍの開口パターンＭＳおよび開口パターンＭＬの内周付近に残存したデポ層Ｄ２と、開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑに残存したデポ層Ｄ２と、を除去する。
さらに、開口パターンＭＳに対応する底部ＶＳｂ２に残存したデポ層Ｄ２と、開口パターンＭＬに対応する底部ＶＬｂ２に残存したデポ層Ｄ２と、があればこれを除去する。
ここで、最も重要なのは、開口パターンＭＳの内周位置に残存したデポ層Ｄ２と、開口パターンＭＬの内周位置に残存したデポ層Ｄ２と、を除去することである。もしも、このデポ層Ｄ２が除去しきれずに残存していた場合には、繰り返しサイクルの次のサイクルとして後工程である、次のデポ工程Ｓ０５において、残存したデポ層Ｄ２にさらにデポ層Ｄ３が堆積してしまい、レジスト層（マスク層）Ｍにおける開口パターンＭＳおよび開口パターンＭＬの開口径（開口面積）が減少してしまう。
すると、２サイクル目の次サイクルである後工程として、３サイクル目となるドライエッチング工程Ｓ０４において、異方性を強めたエッチングをおこなっても、デポ層Ｄ２およびデポ層Ｄ３によって底部ＶＳｂ１および底部ＶＬｂ１までエッチングプラズマが到達することが阻害される。したがって、底部ＶＳｂ１および底部ＶＬｂ１におけるエッチングが好適におこなわれず、開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑが垂直ではなくなり、凹部パターンＶＳ，ＶＬの形状が先細りとなってしまう可能性を排除できなくなる。
これに対して、開口パターンＭＳの内周位置にデポ層Ｄ２が残存せず、また、開口パターンＭＬの内周位置にデポ層Ｄ２が残存しない状態にした場合には、繰り返しサイクルの次のサイクルとして後工程である、次の３サイクル目となるデポ工程Ｓ０３において、残存したデポ層Ｄ２にさらにデポ層Ｄ３が堆積することがなく、レジスト層（マスク層）Ｍにおける開口パターンＭＳおよび開口パターンＭＬの開口径（開口面積）が所定の大きさを維持している状態に維持することができる。
すると、繰り返しサイクルの次のサイクルである３サイクル目のドライエッチング工程Ｓ０４において、後工程として異方性を強めたエッチングをおこなうことで、デポ層Ｄ２およびデポ層Ｄ３によって底部ＶＳｂ２および底部ＶＬｂ２までエッチングプラズマが到達することが阻害されない。したがって、底部ＶＳｂ２および底部ＶＬｂ２におけるエッチングが好適におこなわれて、開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑが垂直な状態で伸長され、凹部パターンＶＳ，ＶＬの形状が先細りとなってしまうことを防止して、同径の凹部パターンＶＳ，ＶＬを高アスペクト比で形成することが可能となる。
２サイクル目のアッシング工程Ｓ０５において、上記のように、開口パターンＭＳとＭＬとの内周位置に残存したデポ層Ｄ２を確実に除去するために、１サイクル目のアッシング工程Ｓ０５と同様に、プラズマ処理に強い異方性を持たせる必要がある。このために、２サイクル目のアッシング工程Ｓ０５においても、上述したように、図１，図２に示すプラズマ処理装置１０を用いる。
このとき、２サイクル目のアッシング工程Ｓ０５におけるプラズマ処理装置１０では、１サイクル目のアッシング工程Ｓ０５と同様に、第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の周波数λ１が、第三電極Ｅ３に印加する交流電力の周波数λ２に比べて大きく設定することができる。具体的には、周波数λ１が１３．６５ＭＨｚとされ、周波数λ２が２ＭＨｚとされることができる。
また、２サイクル目のアッシング工程Ｓ０５におけるプラズマ処理装置１０では、１サイクル目と同様に、第一電極Ｅ１および第二電極Ｅ２に印加する周波数λ１の交流電力が、１サイクル目またはそれ以降のサイクルでのデポ工程Ｓ０３における値よも大きく、また、２サイクル目のドライエッチング工程Ｓ０４における値と同じ値に設定することができる。
また、２サイクル目のアッシング工程Ｓ０５におけるプラズマ処理装置１０では、１サイクル目のアッシング工程Ｓ０５と同様に、第一電極Ｅ１および第二電極Ｅ２に印加する周波数λ１の交流電力が、第三電極Ｅ３に印加する周波数λ２の交流電力と同じ値に設定することができる。
また、２サイクル目のアッシング工程Ｓ０５におけるプラズマ処理装置１０では、１サイクル目のアッシング工程Ｓ０５と同様に、内部電極１２に対して、周波数λ３であるバイアス電圧を印加することが好ましい。周波数λ３は、側の第三電極Ｅ３に印加する周波数λ２よりも低い値に設定することができる。周波数λ３は、たとえば、４００ｋＨｚとすることができる。２サイクル目のアッシング工程Ｓ０５におけるバイアス電圧の電力は、２サイクル目のドライエッチング工程Ｓ０４におけるバイアス電圧の電力と等しいか、２サイクル目のドライエッチング工程Ｓ０４におけるバイアス電圧の電力よりも高く設定することができる。
また、２サイクル目のアッシング工程Ｓ０５においては、１サイクル目のアッシング工程Ｓ０５と同様に、電力分配器１６によって印加される周波数λ１の交流電力が、第一電極Ｅ１と第二電極Ｅ２との間で分配される。
これにより、デポ層Ｄ２に対するアッシングレートが径方向でばらつかないようにすることができる。ここで、電力分配器１６による第一電極Ｅ１と第二電極Ｅ２との分配比は、処理ガスの種類およびアッシングのバラツキに応じて設定される。また、２サイクル目のアッシング工程Ｓ０５においては、１サイクル目のアッシング工程Ｓ０５と同じ分配比とすることもできるし、異なる分配比とすることもできる。
２サイクル目のアッシング工程Ｓ０５において、Ｏ２ガスを供給してアッシングすることができる。Ｏ２ガス系異方性プラズマ処理では、開口パターンＭＳ，ＭＬの内周付近、および開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑにおいてデポ層Ｄ２が確実に除去されて側壁ＶＳｑ，ＶＬｑが露出する。同時に、２サイクル目のアッシング工程Ｓ０５において、Ｏ２ガスを供給してアッシングするため、この工程では、樹脂からなるレジスト層（マスク層）Ｍが、多少除去されて減厚されることもある。
２サイクル目のアッシング工程Ｓ０５が終了した際に、２サイクル目のレジスト保護判断工程Ｓ０６は、１サイクル目の深さ判断工程Ｓ０６ａおよびレジスト保護判断工程Ｓ０６と同様に、次サイクルのエッチングサイクルへとサイクル数を重ねるか、後述するレジスト保護膜形成工程Ｓ０７へと進むか、後工程Ｓ０８へと進むか否かを判断する。
２サイクル目の深さ判断工程Ｓ０６ａにおいては、次のレジスト保護判断工程Ｓ０６へと進むか否かを判断する。このとき、深さ判断工程Ｓ０６ａにおける判断基準は、凹部パターンＶＳ，ＶＬの深さ、言い換えると、凹部パターンＶＳ，ＶＬのアスペクト比である。
凹部パターンＶＳ，ＶＬの深さが足りない場合、次サイクルのエッチング工程へとサイクルを重ねるために、まず、後述するレジスト保護膜形成工程Ｓ０７へと進むか否かを判断するために、レジスト保護判断工程Ｓ０６へと進む。また、凹部パターンＶＳ，ＶＬの深さが足りている場合、エッチングを終了して、後工程Ｓ０８へと進む。
２サイクル目のレジスト保護判断工程Ｓ０６において、１サイクル目のレジスト保護判断工程Ｓ０６と同様に、判断基準は、凹部パターンＶＳ，ＶＬの深さ、言い換えると、凹部パターンＶＳ，ＶＬのアスペクト比である。
２サイクル目のレジスト保護判断工程Ｓ０６は、１サイクル目のレジスト保護判断工程Ｓ０６と同様に、凹部パターンＶＳ，ＶＬの深さが足りている場合、および、凹部パターンＶＳ，ＶＬのアスペクト比が上述した範囲より大きい場合に、レジスト保護膜形成工程Ｓ０７においてレジスト保護膜Ｍｍを形成するという判断をおこなう。
つまり、凹部パターンＶＳ，ＶＬの開口面積と、２サイクル目のエッチング工程における底部ＶＳｂ１，ＶＬｂ１のエッチング量に基づいて判断をおこなうことになる。
なお、レジスト保護判断工程Ｓ０６における判断は、前工程である２サイクル目後に、シリコン基板Ｓにおいて、凹部パターンＶＳ，ＶＬの深さを測定した結果から判断してもよいし、前工程におけるエッチング条件から類推して３サイクル目への移行を判断してもよい。エッチング条件による判断では、あらかじめ、所定の条件によるエッチング深さを設定して判断することになる。
さらに、２サイクル目のレジスト保護判断工程Ｓ０６において追加される判断基準としては、２サイクル目のアッシング工程Ｓ０５によるレジスト層（マスク層）Ｍの減厚量が所定の値より小さい場合に、次の３サイクル目のドライエッチング工程０４に向けてサイクルを重ねる判断をおこなう。また、２サイクル目のレジスト保護判断工程Ｓ０６における判断基準としては、２サイクル目のアッシング工程Ｓ０５によるレジスト層（マスク層）Ｍの減厚量が所定の値より大きい場合に、２サイクル目のレジスト保護膜形成工程Ｓ０７へと進む判断をおこなう。
これは、レジスト層（マスク層）Ｍの減厚量が所定の値より大きい状態で、３サイクル目のエッチング工程へと進んだ場合、レジスト層（マスク層）Ｍの膜厚が足りなくなる可能性があり、エッチング加工による形状の正確性が維持できないためである。
次に、レジスト保護膜形成工程Ｓ０７へと進んだ場合を説明する。
２サイクル目のレジスト保護膜形成工程Ｓ０７は、図５に示すように、３サイクル目にサイクルを進める前におこなう。
図１３は、本実施例におけるシリコンのドライエッチング方法を示す工程断面図である。
図５に示すレジスト保護膜形成工程Ｓ０７は、図１３に示すように、レジスト層（マスク層）Ｍの表面にレジスト保護膜Ｍｍを異方性プラズマ処理により形成する。
レジスト保護膜Ｍｍは、後工程である３サイクル目以降におけるドライエッチング工程Ｓ０４およびアッシング工程Ｓ０５において、レジスト層（マスク層）Ｍをエッチングから保護することが可能な膜である。
レジスト保護膜形成工程Ｓ０７において、デポ層Ｄ２に比べて、レジスト保護膜Ｍｍのデポジションレートは高く設定される。デポ層Ｄ２のデポジションレートに比べて、レジスト保護膜Ｍｍのデポジションレートは１．５倍程度高く設定される。
レジスト保護膜形成工程Ｓ０７におけるプラズマＣＶＤでは、ＳｉＦ４とＯ２の混合ガス、または、ＳｉＣｌ４とＯ２の混合ガス、または、ＳｉＨ４とＯ２の混合ガス、あるいは、ＴＥＯＳ（Tetraethyl orthosilicate , Tetraethoxysilane）等のＳｉｘＯｙαｚを形成可能なガスによって、プラズマＣＶＤをおこなう。これにより、ＳｉＯＦの膜構成を有するレジスト保護膜Ｍｍを形成することができる。
ここで、レジスト保護膜形成工程Ｓ０７においてＳｉＦ４とＯ２の混合ガスを用いた場合には、ドライエッチング工程Ｓ０４で供給するガスと共通のガスであるＳｉＦ４を用いることができる。この場合、ガス供給に関する構成を共通化できるため好ましい。
ＳｉＯＦ膜は、ＳｉＯ２膜に似た構成となる。したがって、ＳｉＯＦ膜は、後工程である３サイクル目以降のデポ工程Ｓ０３と、ドライエッチング工程Ｓ０４と、アッシング工程Ｓ０５と、においては減厚しない。
つまり、レジスト保護膜Ｍｍは、後工程である３サイクル目以降のデポ工程Ｓ０３と、ドライエッチング工程Ｓ０４と、アッシング工程Ｓ０５と、においてレジスト層（マスク層）Ｍの減厚を防止することができる。
レジスト保護膜Ｍｍは、異方性プラズマ処理によりレジスト層（マスク層）Ｍの表面に形成されるが、凹部パターンＶＳ，ＶＬの側壁ＶＳｑ，ＶＬｑには形成されない。また、レジスト保護膜Ｍｍは、凹部パターンＶＳ，ＶＬの底部ＶＳｂ２，ＶＬｂ２には形成されない。これは、深さ判定工程Ｓ０６ａおよびレジスト保護判断工程Ｓ０６において凹部パターンＶＳ，ＶＬのアスペクト比が所定の値以上に設定されているためである。
３サイクル目へと進む前に、はじめておこなうレジスト保護膜形成工程Ｓ０７において、プラズマ処理に強い異方性を持たせるために、上述したように、図１，図２に示すプラズマ処理装置１０を用いる。
このとき、２サイクル目でのレジスト保護膜形成工程Ｓ０７におけるプラズマ処理装置１０では、第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の周波数λ１が、第三電極Ｅ３に印加する交流電力の周波数λ２に比べて大きく設定することができる。具体的には、周波数λ１が１３．６５ＭＨｚとされ、周波数λ２が２ＭＨｚとされることができる。
２サイクル目のレジスト保護膜形成工程Ｓ０７においても、プラズマ処理装置１０では、それまでの１サイクル目または２サイクル目におけるドライエッチング工程Ｓ０４とアッシング工程Ｓ０５と同様に、第一電極Ｅ１および第二電極Ｅ２に印加する周波数λ１の交流電力が、１サイクル目または２サイクル目のデポ工程Ｓ０３における値よも大きく、また、１サイクル目または２サイクル目のドライエッチング工程Ｓ０４、アッシング工程Ｓ０５のいずれかにおける値と同じ値に設定することができる。
また、２サイクル目でのレジスト保護膜形成工程Ｓ０７においても、プラズマ処理装置１０では、第一電極Ｅ１および第二電極Ｅ２に印加する周波数λ１の交流電力が、第三電極Ｅ３に印加する周波数λ２の交流電力と同じ値に設定されることができる。
また、２サイクル目でのレジスト保護膜形成工程Ｓ０７において、１サイクル目または２サイクル目のデポ工程Ｓ０３と同様に、バイアス電圧を印加しないことができる。２サイクル目でのレジスト保護膜形成工程Ｓ０７において、雰囲気圧力は、２サイクル目のドライエッチング工程Ｓ０４、アッシング工程Ｓ０５における値と同じ値に設定することができる。
また、２サイクル目でのレジスト保護膜形成工程Ｓ０７においては、１サイクル目または２サイクル目のデポ工程Ｓ０３、ドライエッチング工程Ｓ０４、アッシング工程Ｓ０５のいずれかと同様に、電力分配器１６によって印加される周波数λ１の交流電力が、第一電極Ｅ１と第二電極Ｅ２との間で分配される。
これにより、レジスト保護膜Ｍｍに対する成膜レートが径方向でばらつかないようにすることができる。ここで、電力分配器１６による第一電極Ｅ１と第二電極Ｅ２との分配比は、処理ガスの種類および成膜レートのバラツキに応じて設定される。また、２サイクル目でのレジスト保護膜形成工程Ｓ０７においては、１サイクル目または２サイクル目のデポ工程Ｓ０３、ドライエッチング工程Ｓ０４、アッシング工程Ｓ０５のいずれかと同じ分配比とすることもできるし、異なる分配比とすることもできる。
ＳｉＯＦという構成を有するレジスト保護膜Ｍｍがレジスト層（マスク層）Ｍの表面に積層された状態として、後工程である３サイクル目以降のエッチング工程のアッシング工程Ｓ０５を重ねた場合、レジスト層（マスク層）Ｍの消耗を抑制することができる。
しかし、ＳｉＯＦという構成を有するレジスト保護膜Ｍｍは、後工程である３サイクル目以降のデポ工程Ｓ０３におけるＣＦ系、つまり、ＣＨＦ３、Ｃ２Ｆ６、Ｃ２Ｆ４、またはＣ４Ｆ８などの過フッ化炭化水素ガス、あるいは、３サイクル目以降のドライエッチング工程Ｓ０４におけるエッチングガスとしてＳＦ６又はＮＦ３を使用し、エッチングガスにケイ素化合物としてＳｉＦ４を、反応体としてＯ２、Ｎ２、Ｎ２Ｏ、ＮＯ、ＮＯｘまたはＣＯ２を添加したガス、例えば、ＳＦ６とＯ２の混合ガスによる異方性プラズマエッチングの処理により次第に消耗していく。
したがって、凹部パターンＶＳ，ＶＬが所望の深さまで、所定数のサイクルを可能なように、レジスト保護膜Ｍｍの膜厚を設定する。このとき、径方向における膜厚のバラツキが生じていないことが重要である。
さらに、所定数のサイクル数が過ぎた場合には、後述するように、消耗したレジスト保護膜Ｍｍの膜厚を回復するために、該当のサイクルにおいて、さらなるレジスト保護膜形成工程Ｓ０７により、レジスト保護膜Ｍｍをレジスト層（マスク層）Ｍの表面に再積層する。
本実施例に係るシリコンのドライエッチング方法は、図５に示すように、デポ工程Ｓ０３と、ドライエッチング工程Ｓ０４と、アッシング工程Ｓ０５と、を１サイクルとして繰り返す。これにより、凹部パターンＶＳ，ＶＬの深さをさらに長くする。さらに、所定のサイクル数ごとに、つまり、所定の頻度で、レジスト保護膜形成工程Ｓ０７により、レジスト保護膜Ｍｍをレジスト層（マスク層）Ｍの表面に積層する。
レジスト保護膜形成工程Ｓ０７に続いて、次の３サイクル目となるエッチング工程に進む。
次に、３サイクル目にサイクルを進めた場合について説明する。
図１４は、本実施例におけるシリコンのドライエッチング方法を示す工程断面図である。
図５に示す３サイクル目のデポ工程Ｓ０３は、後工程である３サイクル目のドライエッチング工程Ｓ０４において、凹部パターンＶＳと凹部パターンＶＬとの側壁をエッチングから保護することができるように、図１４に示すように、レジスト保護膜Ｍｍ表面にフルオロカーボン等のポリマーからなるデポ層Ｄ３を異方性プラズマ処理により形成する。
このとき、レジスト保護膜Ｍｍの膜厚は多少減厚するが、１サイクル分としてのデポ工程Ｓ０３において、レジスト保護膜Ｍｍはほぼ残存する。
デポ層Ｄ２は、３サイクル目における後工程として、フッ素化合物を使用したエッチングであるドライエッチング工程Ｓ０４において、垂直な側壁ＭＳｑ、ＭＬｑを達成するために、凹部パターンＶＳ，ＶＬの側壁ＶＳｑ、ＶＬｑをエッチングから保護するとともに、エッチングを凹部パターンＶＳ，ＶＬの底部ＶＳｂ２，ＶＬｂ２に限定する。
デポ層Ｄ３は、レジスト保護膜Ｍｍの表面および凹部パターンＶＳ，ＶＬの底部ＶＳｂ２，ＶＬｂ２に積層する。また、図１４においては、凹部パターンＶＳ，ＶＬの側壁ＶＳｑ、ＶＬｑにおいてはデポ層Ｄ３を示しているが、実際にはあまり積層されない。
３サイクル目のデポ工程Ｓ０３は、２サイクル目と同様に、ＣＨＦ３、Ｃ２Ｆ６、Ｃ２Ｆ４、またはＣ４Ｆ８などの過フッ化炭化水素ガスを用いて、異方性プラズマ処理をおこなう。デポ工程Ｓ０３においては、プラズマ処理に強い異方性を持たせるために、上述したように、図１，図２に示すプラズマ処理装置１０を用いる。
３サイクル目のデポ工程Ｓ０３において、プラズマ処理装置１０では、第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の周波数λ１が、第三電極Ｅ３に印加する交流電力の周波数λ２に比べて大きく設定することができる。具体的には、周波数λ１が１３．６５ＭＨｚとされ、周波数λ２が２ＭＨｚとされることができる。
このとき、１サイクル目、および／または、２サイクル目のデポ工程Ｓ０３と同等の設定とすることもできる。
３サイクル目のデポ工程Ｓ０３において、プラズマ処理装置１０では、印加周波数λ１および周波数λ２、雰囲気圧力などの条件を、１サイクル目または２サイクル目のいずれかにおけるデポ工程Ｓ０３と同様に設定することができる。ここで、３サイクル目以降のデポ工程Ｓ０３における処理条件は、１サイクル目または２サイクル目のいずれかにおけるデポ工程Ｓ０３と同じであっても、異なる設定としてもよい。
また、３サイクル目のデポ工程Ｓ０３においては、１サイクル目または２サイクル目のデポ工程Ｓ０３のいずれかと同様に、電力分配器１６によって印加される周波数λ１の交流電力が、第一電極Ｅ１と第二電極Ｅ２との間で分配される。
これにより、デポ層Ｄ２に対する成膜レートが径方向でばらつかないようにすることができる。ここで、電力分配器１６による第一電極Ｅ１と第二電極Ｅ２との分配比は、処理ガスの種類および成膜レートのバラツキに応じて設定される。また、３サイクル目のデポ工程Ｓ０３においては、１サイクル目、および／または、２サイクル目のデポ工程Ｓ０３と同じ分配比とすることもできるし、異なる分配比とすることもできる。
また、３サイクル目のデポ工程Ｓ０３において、プラズマ処理装置１０では、第一電極Ｅ１および第二電極Ｅ２に印加する周波数λ１の交流電力が、後工程である３サイクル目のドライエッチング工程Ｓ０４およびアッシング工程Ｓ０５における値よりも小さく設定することができる。また、３サイクル目のデポ工程Ｓ０３において、プラズマ処理装置１０においては、内部電極１２に対して、バイアス電圧を印加しないことができる。
３サイクル目のデポ工程Ｓ０３で形成されるデポ層Ｄ３は、２サイクル目のデポ工程Ｓ０３と同様に、径寸法の小さい開口パターンＭＳに対応する底部ＶＳｂ２に比べて、径寸法の大きい開口パターンＭＬに対応する底部ＶＬｂ２における膜厚が大きくなる。なお、開口パターンＭＳ，ＭＬの外方となるレジスト保護膜Ｍｍの表面におけるデポ層Ｄ３の膜厚に比べて、開口パターンＭＬの底部ＶＬｂ２におけるデポ層Ｄ３の膜厚は同等かあるいは小さくなる。
つまり、デポ層Ｄ３の膜厚は、開口パターンＭＳ，ＭＬの外方となるレジスト保護膜Ｍｍの表面におけるデポ層Ｄ３の膜厚ＴＤ３、開口パターンＭＬの底部ＶＬｂ２におけるデポ層Ｄ３の膜厚ＴＬＤ３、開口パターンＭＳの底部ＶＳｂ２におけるデポ層Ｄ３の膜厚ＴＳＤ３、の順に小さくなる。
３サイクル目のデポ工程Ｓ０３において、上記のように条件設定をおこなうことにより、開口パターンＭＳ，ＭＬに対応する底部ＶＳｂ２，ＶＬｂ２におけるデポ層Ｄ３のデポジションカバレージをそれぞれ最適化するように制御することが可能となる。ここで、デポジションカバレージとして望ましい条件の方向は、必要な膜厚となるデポ層Ｄ３を底部ＶＳｂ２，ＶＬｂ２に積層する処理時間を短くすることである。つまり、デポ層Ｄ３を底部ＶＳｂ２，ＶＬｂ２に積層する成膜速度を増大することである。
また、３サイクル目のデポ工程Ｓ０３において、デポジションカバレージとして望ましい条件としては、エッチング深さおよびアスペクト比に対応してデポジションカバレージを調整することである。つまり、後述するように、底部ＶＳｂ１，ＶＬｂ１からの底部ＶＳｂ２，ＶＬｂ２の深さ変化に対応してアスペクト比が変化した場合でも、所望の厚さのデポ層Ｄ３を所定の積層成膜速度で成膜する。
さらに、底部ＶＳｂ２に積層するデポ層Ｄ３に対する均一性および確実性と、底部ＶＬｂ１に積層するデポ層Ｄ３に対する均一性および確実性とを、それぞれ向上する。
さらに、３サイクル目のデポ工程Ｓ０３において、１サイクル目のデポ工程Ｓ０３、および／または、２サイクル目のデポ工程Ｓ０３に対して、同様におこなうことができる。
図１５は、本実施形態におけるシリコンのドライエッチング方法を示す工程断面図である。
図５に示す３サイクル目のドライエッチング工程Ｓ０４は、図１５に示すように、異方性プラズマエッチングにより、開口パターンＭＳ，ＭＬに対応する底部ＶＳｂ２，ＶＬｂ２を掘り下げて、底部ＶＳｂ３，ＶＬｂ３を形成する。
このとき、レジスト保護膜Ｍｍの膜厚は多少減厚するが、１サイクル分としての３サイクル目のドライエッチング工程Ｓ０４において、レジスト保護膜Ｍｍはほぼ残存する。
このとき、３サイクル目のドライエッチング工程Ｓ０４における処理条件、電力分配比、プラズマの異方性、および、３サイクル目のデポ工程Ｓ０３によって積層したデポ層Ｄ３の膜厚差等によって、このドライエッチング工程Ｓ０４において形成する開口パターンＭＳに対応する底部ＶＳｂ３および開口パターンＭＬに対応する底部ＶＬｂ３の深さを均一になるように設定する。
具体的には、開口パターンＭＳに対応する底部ＶＳｂ２に積層したデポ層Ｄ３の膜厚ＴＳＤ３が、開口パターンＭＬに対応する底部ＶＬｂ２に積層したデポ層Ｄ３の膜厚ＴＬＤ３に比べて小さく、かつ、開口パターンＭＳに対応する底部ＶＳｂ２に対するエッチング量が、開口パターンＭＬに対応する底部ＶＬｂ２に対するエッチング量に比べて小さいために、これらが相殺されて、開口パターンＭＳに対応する底部ＶＳｂ３の深さと開口パターンＭＬに対応する底部ＶＬｂ３の深さとが均一になる。
また、３サイクル目のドライエッチング工程Ｓ０４においては、その処理条件、プラズマの異方性、および、デポ層Ｄ３によって、開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑに及ぼすエッチングの影響を極めて低減させてもよい。これにより、側壁ＶＳｑ，ＶＬｑがシリコン基板Ｓの表面と垂直で、かつ、略面一となり凹凸のない側壁ＶＳｑ，ＶＬｑを深さ方向に延長して形成する。
つまり、凹部パターンＶＳ，ＶＬとして均一径寸法となるように底部ＶＳｂ３，ＶＬｂ３を形成する。
この形状を実現するように、３サイクル目のドライエッチング工程Ｓ０４においても、プラズマ処理に強い異方性を持たせるために、上述したように、図１，図２に示すプラズマ処理装置１０を用いる。
このとき、３サイクル目のドライエッチング工程Ｓ０４におけるプラズマ処理装置１０では、２サイクル目のドライエッチング工程Ｓ０４と同様に、第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の周波数λ１が、第三電極Ｅ３に印加する交流電力の周波数λ２に比べて大きく設定することができる。具体的には、周波数λ１が１３．６５ＭＨｚとされ、周波数λ２が２ＭＨｚとされることができる。
また、３サイクル目のドライエッチング工程Ｓ０４においても、プラズマ処理装置１０では、２サイクル目と同様に、第一電極Ｅ１および第二電極Ｅ２に印加する周波数λ１の交流電力が、３サイクル目のデポ工程Ｓ０３における値よも大きく、また、３サイクル目のアッシング工程Ｓ０５における値と同じ値に設定することができる。
また、３サイクル目のドライエッチング工程Ｓ０４においても、プラズマ処理装置１０では、２サイクル目と同様に、第一電極Ｅ１および第二電極Ｅ２に印加する周波数λ１の交流電力が、第三電極Ｅ３に印加する周波数λ２の交流電力と同じ値に設定されることができる。
また、３サイクル目のドライエッチング工程Ｓ０４においては、２サイクル目のドライエッチング工程Ｓ０４と同様に、電力分配器１６によって印加される周波数λ１の交流電力が、第一電極Ｅ１と第二電極Ｅ２との間で分配される。
これにより、エッチングレートが径方向でばらつかないようにすることができる。ここで、電力分配器１６による第一電極Ｅ１と第二電極Ｅ２との分配比は、処理ガスの種類およびエッチングレートのバラツキに応じて設定される。また、３サイクル目のドライエッチング工程Ｓ０４においては、１サイクル目または２サイクル目のドライエッチング工程Ｓ０４と同じ分配比とすることもできるし、異なる分配比とすることもできる。
また、３サイクル目のドライエッチング工程Ｓ０４においても、プラズマ処理装置１０では、２サイクル目のドライエッチング工程Ｓ０４と同様に、内部電極１２に対して、周波数λ３であるバイアス電圧を印加することが好ましい。周波数λ３は、第三電極Ｅ３に印加する周波数λ２よりも低い値に設定することができる。周波数λ３は、たとえば、４００ｋＨｚとすることができる。
また、３サイクル目のドライエッチング工程Ｓ０４における異方性プラズマエッチングでは、２サイクル目のドライエッチング工程Ｓ０４と同様に、ＳＦ６とＯ２の混合ガスをプラズマ分解して、Ｓｉの異方性エッチングをおこなうものである。これにより、ＳＦ６が分解して生成するＦラジカルが、Ｓｉをエッチングする（Ｆ＋Ｓｉ→ＳｉＦ４）。このエッチング反応は、等方性エッチングのため、異方性エッチングを行うために、側壁ＶＳｑ，ＶＬｑに保護膜を付着させて、側壁ＶＳｑ，ＶＬｑのエッチング反応を抑制してもよい。
３サイクル目のドライエッチング工程Ｓ０４におけるＳＦ６／Ｏ２の混合ガス系異方性プラズマエッチングでは、２サイクル目のドライエッチング工程Ｓ０４と同様に、開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑにおいてデポ層Ｄ２が除去されて側壁ＶＳｑ，ＶＬｑが露出する。
ここで、３サイクル目のドライエッチング工程Ｓ０４におけるＳＦ６／Ｏ２の混合ガス系異方性プラズマエッチングでは、２サイクル目のドライエッチング工程Ｓ０４と同様に、絶縁層を形成して、側壁ＶＳｑ，ＶＬｑが保護されてもよい。同時に、Ｏによる側壁ＶＳｑ，ＶＬｑの酸化と、エッチング生成物であるＳｉＦ４が再分解されたＳｉとＯの反応によるＳｉＯｘのデポ膜の形成とによって側壁ＶＳｑ，ＶＬｑが保護される。
また、３サイクル目のドライエッチング工程Ｓ０４では、２サイクル目のドライエッチング工程Ｓ０４と同様に、エッチング生成物であるＳｉＦ４が不足することを防止するために、ＳｉＦ４をガスとして供給することもできる。
さらに、３サイクル目のドライエッチング工程Ｓ０４においては、２サイクル目のドライエッチング工程Ｓ０４と同様に、エッチングガスとしてＳＦ６又はＮＦ３を使用し、エッチングガスにケイ素化合物としてＳｉＦ４を、反応体としてＯ２、Ｎ２、Ｎ２Ｏ、ＮＯ、ＮＯｘまたはＣＯ２を添加して、底部ＶＳｂ２，ＶＬｂ２を集中的にエッチングすることができる。
さらに、３サイクル目のドライエッチング工程Ｓ０４においては、１サイクル目のドライエッチング工程Ｓ０４、および／または、２サイクル目のドライエッチング工程Ｓ０４に対して、長い時間とすることもできる。
図１６は、本実施形態におけるシリコンのドライエッチング方法を示す工程断面図である。
図５に示す３サイクル目のアッシング工程Ｓ０５は、図１６に示すように、３サイクル目のドライエッチング工程Ｓ０４の終了後において、残存したデポ層Ｄ３を除去する。
特に、３サイクル目のアッシング工程Ｓ０５においては、開口パターンＭＳおよび開口パターンＭＬの内周付近に残存したレジスト保護膜Ｍｍ表面付近のデポ層Ｄ３を確実に除去するように、その条件が設定される。
３サイクル目のアッシング工程Ｓ０５においては、１サイクル目および／または２サイクル目と同様に、３サイクル目のドライエッチング工程Ｓ０４の終了した後に、レジスト保護膜Ｍｍの表面に付着しているデポ層Ｄ３と、開口パターンＭＳおよび開口パターンＭＬの開口内周付近に残存したデポ層Ｄ３と、開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑに残存したデポ層Ｄ３と、を除去する。
さらに、３サイクル目のアッシング工程Ｓ０５において、開口パターンＭＳに対応する底部ＶＳｂ３に残存したデポ層Ｄ３と、開口パターンＭＬに対応する底部ＶＬｂ３に残存したデポ層Ｄ３と、があればこれを除去する。
このとき、レジスト保護膜Ｍｍの膜厚は変化せず、３サイクル目のアッシング工程Ｓ０５において、レジスト保護膜Ｍｍはほぼ残存する。
ここで、最も重要なのは、開口パターンＭＳの内周位置に残存したデポ層Ｄ３と、開口パターンＭＬの内周位置に残存したデポ層Ｄ３と、を除去することである。もしも、このデポ層Ｄ３が除去しきれずに残存していた場合には、後工程である、複数回繰り返すサイクルのうち次サイクルである４サイクル目以降となるデポ工程Ｓ０３において、残存したデポ層Ｄ３にさらに次のデポ層Ｄ４が堆積してしまい、レジスト層（マスク層）Ｍおよびレジスト保護膜Ｍｍにおける開口パターンＭＳおよび開口パターンＭＬの開口径（開口面積）が減少してしまう。
すると、後工程である３サイクル目以降のサイクル、たとえば次サイクルである４サイクル目のドライエッチング工程Ｓ０４において、異方性を強めたエッチングをおこなっても、デポ層Ｄ２およびデポ層Ｄ３によって底部ＶＳｂ２および底部ＶＬｂ２までエッチングプラズマが到達することが阻害される。したがって、底部ＶＳｂ２および底部ＶＬｂ２におけるエッチングが好適におこなわれず、開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑが垂直ではなくなり、凹部パターンＶＳ，ＶＬの形状が先細りとなってしまう可能性を排除できなくなる。
これに対して、３サイクル目のアッシング工程Ｓ０５において、開口パターンＭＳの内周位置にデポ層Ｄ３が残存せず、また、開口パターンＭＬの内周位置にデポ層Ｄ３が残存しない状態にした場合には、後工程である繰り返しサイクルの次以降のサイクルにおけるデポ工程Ｓ０３において、残存したデポ層Ｄ３にさらにデポ層Ｄ４が堆積することがなく、レジスト層（マスク層）Ｍおよびレジスト保護膜Ｍｍにおける開口パターンＭＳおよび開口パターンＭＬの開口径（開口面積）が所定の大きさを維持している状態に維持することができる。
すると、繰り返しサイクルのうち、次以降のサイクルにおけるドライエッチング工程Ｓ０４において、後工程として異方性を強めたエッチングをおこなうことで、デポ層Ｄ３およびデポ層Ｄ４によって底部ＶＳｂ２および底部ＶＬｂ２までエッチングプラズマが到達することが阻害されない。したがって、底部ＶＳｂ２および底部ＶＬｂ２におけるエッチングが好適におこなわれて、開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑが垂直な状態で伸長され、凹部パターンＶＳ，ＶＬの形状が先細りとなってしまうことを防止して、同径の凹部パターンＶＳ，ＶＬを高アスペクト比で形成することが可能となる。
同時に、レジスト保護膜Ｍｍは、アッシング工程Ｓ０５においてレジスト層（マスク層）Ｍがなくならないように、充分な膜厚を維持していることが重要である。
３サイクル目のアッシング工程Ｓ０５において、上記のように、開口パターンＭＳとＭＬとの内周位置に残存したデポ層Ｄ３を確実に除去するために、１サイクル目および／または２サイクル目のアッシング工程Ｓ０５と同様に、プラズマ処理に強い異方性を持たせる必要がある。このために、３サイクル目のアッシング工程Ｓ０５においても、上述したように、図１，図２に示すプラズマ処理装置１０を用いる。
このとき、３サイクル目のアッシング工程Ｓ０５におけるプラズマ処理装置１０では、１サイクル目および／または２サイクル目のアッシング工程Ｓ０５と同様に、第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の周波数λ１が、第三電極Ｅ３に印加する交流電力の周波数λ２に比べて大きく設定することができる。具体的には、周波数λ１が１３．６５ＭＨｚとされ、周波数λ２が２ＭＨｚとされることができる。
また、３サイクル目のアッシング工程Ｓ０５におけるプラズマ処理装置１０では、１サイクル目および／または２サイクル目のアッシング工程Ｓ０５と同様に、第一電極Ｅ１および第二電極Ｅ２に印加する周波数λ１の交流電力が、３サイクル目のデポ工程Ｓ０３における値よも大きく、また、３サイクル目のドライエッチング工程Ｓ０４における値と同じ値に設定することができる。
また、３サイクル目のアッシング工程Ｓ０５におけるプラズマ処理装置１０では、１サイクル目および／または２サイクル目のアッシング工程Ｓ０５と同様に、第一電極Ｅ１および第二電極Ｅ２に印加する周波数λ１の交流電力が、第三電極Ｅ３に印加する周波数λ２の交流電力と同じ値に設定することができる。
また、３サイクル目のアッシング工程Ｓ０５におけるプラズマ処理装置１０では、１サイクル目および／または２サイクル目のアッシング工程Ｓ０５と同様に、内部電極１２に対して、周波数λ３であるバイアス電圧を印加することが好ましい。周波数λ３は、第三電極Ｅ３に印加する周波数λ２よりも低い値に設定することができる。周波数λ３は、たとえば、４００ｋＨｚとすることができる。
また、３サイクル目のアッシング工程Ｓ０５におけるプラズマ処理装置１０では、１サイクル目および／または２サイクル目のアッシング工程Ｓ０５と同様に、内部電極１２に対して、バイアス電圧を印加することが好ましい。３サイクル目のアッシング工程Ｓ０５におけるバイアス電圧の電力は、３サイクル目のドライエッチング工程Ｓ０４におけるバイアス電圧の電力と等しいか、３サイクル目のドライエッチング工程Ｓ０４におけるバイアス電圧の電力よりも高く設定することができる。
３サイクル目のアッシング工程Ｓ０５において、Ｏ２ガスを供給してアッシングすることができる。Ｏ２ガス系異方性プラズマ処理では、開口パターンＭＳ，ＭＬの内周付近、および開口パターンＭＳ，ＭＬに対応する側壁ＶＳｑ，ＶＬｑにおいてデポ層Ｄ３が確実に除去されて側壁ＶＳｑ，ＶＬｑが露出する。同時に、３サイクル目のアッシング工程Ｓ０５において、Ｏ２ガスを供給してアッシングするが、レジスト層（マスク層）Ｍにはレジスト保護膜Ｍｍが積層されていることで、レジスト層（マスク層）ＭはＯ２プラズマによって除去されない。
また、３サイクル目のアッシング工程Ｓ０５においては、１サイクル目および／または２サイクル目のアッシング工程Ｓ０５と同様に、電力分配器１６によって印加される周波数λ１の交流電力が、第一電極Ｅ１と第二電極Ｅ２との間で分配される。
これにより、デポ層Ｄ３に対するアッシングレートが径方向でばらつかないようにすることができる。ここで、電力分配器１６による第一電極Ｅ１と第二電極Ｅ２との分配比は、処理ガスの種類およびアッシングのバラツキに応じて設定される。また、３サイクル目のアッシング工程Ｓ０５においては、１サイクル目および／または２サイクル目のアッシング工程Ｓ０５と同じ分配比とすることもできるし、異なる分配比とすることもできる。
本実施例に係るシリコンのドライエッチング方法は、図５に示すように、デポ工程Ｓ０３と、ドライエッチング工程Ｓ０４と、アッシング工程Ｓ０５と、を１サイクルのエッチングサイクルとして繰り返す。これにより、凹部パターンＶＳ，ＶＬの深さをさらに長くする。
３サイクル目のデポ工程Ｓ０３～アッシング工程Ｓ０５のエッチング工程が終了した際に、図５に示すように、深さ判断工程Ｓ０６ａおよびレジスト保護判断工程Ｓ０６を有する。
３サイクル目の深さ判断工程Ｓ０６ａにおいては、次のレジスト保護判断工程Ｓ０６へと進むか否かを判断する。このとき、深さ判断工程Ｓ０６ａにおける判断基準は、凹部パターンＶＳ，ＶＬの深さ、言い換えると、凹部パターンＶＳ，ＶＬのアスペクト比である。
凹部パターンＶＳ，ＶＬの深さが足りない場合、次サイクルのエッチング工程へとサイクルを重ねるために、まず、後述するレジスト保護膜形成工程Ｓ０７へと進むか否かを判断するために、レジスト保護判断工程Ｓ０６へと進む。また、凹部パターンＶＳ，ＶＬの深さが足りている場合、エッチングサイクルを終了して、後工程Ｓ０８へと進む。
３サイクル目のレジスト保護判断工程Ｓ０６においては、次サイクルのエッチングサイクルへとサイクル数を重ねるか、後述するレジスト保護膜形成工程Ｓ０７へと進む否かを判断する。
ここで、３サイクル目のレジスト保護判断工程Ｓ０６における判断基準としては、凹部パターンＶＳ，ＶＬの深さに加えて、レジスト保護膜Ｍｍのエッチング程度、つまり、レジスト保護膜Ｍｍの減厚程度とされる。
凹部パターンＶＳ，ＶＬの深さ、あるいはアスペクト比は、３サイクル目以降のアッシング工程Ｓ０５の終了時には充分な大きさを有している。したがって、３サイクル目以降のレジスト保護判断工程Ｓ０６における基準は、レジスト保護膜Ｍｍのエッチング程度、つまり、レジスト保護膜Ｍｍの減厚程度によって判断される。
３サイクル目のレジスト保護判断工程Ｓ０６においては、３サイクル目のデポ工程Ｓ０３～アッシング工程Ｓ０５のエッチング工程が終了した時点で、次以降のサイクルにおけるデポ工程Ｓ０３とドライエッチング工程Ｓ０４とにおいて、レジスト保護膜Ｍｍが充分な膜厚を維持し、充分なレジスト層（マスク層）Ｍに対する保護能すなわちエッチング耐性を保持している場合には、次サイクルである４サイクル目のエッチング工程へと進む判断をする。
また、３サイクル目のレジスト保護判断工程Ｓ０６においては、レジスト保護膜Ｍｍが充分な膜厚を維持しておらず、充分なレジスト層（マスク層）Ｍに対する保護能すなわちエッチング耐性を有していないと予想される場合には、レジスト保護膜形成工程Ｓ０７へと進む判断をする。
なお、３サイクル目のレジスト保護判断工程Ｓ０６における判断は、前工程である３サイクル目の後で、残存しているレジスト保護膜Ｍｍの膜厚を測定した結果から判断してもよいし、前工程におけるエッチング条件から、レジスト保護膜Ｍｍが充分な膜厚を維持していることを類推して、４サイクル目への移行を判断してもよい。エッチング条件による判断では、あらかじめ、所定の条件によるレジスト保護膜Ｍｍの減厚程度を設定して判断することになる。
なお、通常、シリコン基板Ｓのエッチングで、上述するようなデポ工程Ｓ０３と、ドライエッチング工程Ｓ０４と、アッシング工程Ｓ０５と、を１サイクルとした場合には、５～２０サイクル程度、好ましくは、８～１２サイクル程度で、一回のレジスト保護膜形成工程Ｓ０７を挿入することができる。
次に、４サイクル目について説明する。
図１７は、本実施例におけるシリコンのドライエッチング方法を示す工程断面図である。
図５に示す４サイクル目のデポ工程Ｓ０３は、後工程である４サイクル目のドライエッチング工程Ｓ０４において、凹部パターンＶＳと凹部パターンＶＬとの側壁をエッチングから保護することができるように、図１７に示すように、レジスト保護膜Ｍｍの表面にフルオロカーボン等のポリマーからなるデポ層Ｄ４を異方性プラズマ処理により形成する。
このとき、レジスト保護膜Ｍｍの膜厚は多少減厚するが、１サイクル分としてのデポ工程Ｓ０３において、レジスト保護膜Ｍｍはほぼ残存する。
デポ層Ｄ４は、４サイクル目における後工程として、フッ素化合物を使用したエッチングであるドライエッチング工程Ｓ０４において、垂直な側壁ＭＳｑ、ＭＬｑを達成するために、凹部パターンＶＳ，ＶＬの側壁ＶＳｑ、ＶＬｑをエッチングから保護するとともに、エッチングを凹部パターンＶＳ，ＶＬの底部ＶＳｂ３，ＶＬｂ３に限定する。
デポ層Ｄ４は、レジスト保護膜Ｍｍの表面および凹部パターンＶＳ，ＶＬの底部ＶＳｂ３，ＶＬｂ３に積層する。また、図１７においては、凹部パターンＶＳ，ＶＬの側壁ＶＳｑ、ＶＬｑにおいてはデポ層Ｄ４を示しているが、実際にはあまり積層されない。
４サイクル目のデポ工程Ｓ０３は、３サイクル目と同様に、ＣＨＦ３、Ｃ２Ｆ６、Ｃ２Ｆ４、またはＣ４Ｆ８などの過フッ化炭化水素ガスを用いて、異方性プラズマ処理をおこなう。デポ工程Ｓ０５においては、プラズマ処理に強い異方性を持たせるために、上述したように、図１，図２に示すプラズマ処理装置１０を用いる。
４サイクル目のデポ工程Ｓ０３において、プラズマ処理装置１０では、第一電極Ｅ１および第二電極Ｅ２に印加する交流電力の周波数λ１が、第三電極Ｅ３に印加する交流電力の周波数λ２に比べて大きく設定することができる。具体的には、周波数λ１が１３．６５ＭＨｚとされ、周波数λ２が２ＭＨｚとされることができる。
このとき、１サイクル目～３サイクル目におけるいずれかのデポ工程Ｓ０３と同等の設定とすることもできる。
また、４サイクル目のデポ工程Ｓ０３において、プラズマ処理装置１０では、第一電極Ｅ１および第二電極Ｅ２に印加する周波数λ１の交流電力が、後述するドライエッチング工程Ｓ０４およびアッシング工程Ｓ０５における値よりも小さく設定することができる。また、プラズマ処理装置１０においては、内部電極１２に対して、バイアス電圧を印加しないことができる。
４サイクル目のデポ工程Ｓ０３においては、所定の雰囲気圧力として処理をおこなう。さらに、４サイクル目のデポ工程Ｓ０３においては、１サイクル目～３サイクル目におけるいずれかのデポ工程Ｓ０３と同等の設定とすることもできる。
また、４サイクル目のデポ工程Ｓ０３においては、１サイクル目～３サイクル目のデポ工程Ｓ０３のいずれかと同様に、電力分配器１６によって印加される周波数λ１の交流電力が、第一電極Ｅ１と第二電極Ｅ２との間で分配される。
これにより、デポ層Ｄ２に対する成膜レートが径方向でばらつかないようにすることができる。ここで、電力分配器１６による第一電極Ｅ１と第二電極Ｅ２との分配比は、処理ガスの種類および成膜レートのバラツキに応じて設定される。また、４サイクル目のデポ工程Ｓ０３においては、１サイクル目～３サイクル目のデポ工程Ｓ０３のいずれかと同じ分配比とすることもできるし、異なる分配比とすることもできる。
４サイクル目のデポ工程Ｓ０３で形成されるデポ層Ｄ４は、１サイクル目～３サイクル目におけるいずれかのデポ工程Ｓ０３と同様に、径寸法の小さい開口パターンＭＳに対応する底部ＶＳｂ３に比べて、径寸法の大きい開口パターンＭＬに対応する底部ＶＬｂ３における膜厚が大きくなる。なお、開口パターンＭＳ，ＭＬの外方となるレジスト保護膜Ｍｍの表面におけるデポ層Ｄ４の膜厚に比べて、開口パターンＭＬの底部ＶＬｂ３におけるデポ層Ｄ４の膜厚は同等かあるいは小さくなる。
つまり、デポ層Ｄ４の膜厚は、開口パターンＭＳ，ＭＬの外方となるレジスト保護膜Ｍｍの表面におけるデポ層Ｄ４の膜厚ＴＤ４、開口パターンＭＬの底部ＶＬｂ３におけるデポ層Ｄ４の膜厚ＴＬＤ４、開口パターンＭＳの底部ＶＳｂ３におけるデポ層Ｄ４の膜厚ＴＳＤ４、の順に小さくなる。
４サイクル目のデポ工程Ｓ０３において、上記のように条件設定をおこなうことにより、開口パターンＭＳ，ＭＬに対応する底部ＶＳｂ３，ＶＬｂ３におけるデポ層Ｄ４のデポジションカバレージをそれぞれ最適化するように制御することが可能となる。ここで、デポジションカバレージとして望ましい条件の方向は、必要な膜厚となるデポ層Ｄ４を底部ＶＳｂ３，ＶＬｂ３に積層する処理時間を短くすることである。つまり、デポ層Ｄ４を底部ＶＳｂ３，ＶＬｂ３に積層する成膜速度を増大することである。
また、４サイクル目のデポ工程Ｓ０３において、デポジションカバレージとして望ましい条件としては、エッチング深さおよびアスペクト比に対応してデポジションカバレージを調整することである。つまり、後述するように、底部ＶＳｂ２，ＶＬｂ２からの底部ＶＳｂ３，ＶＬｂ３の深さ変化に対応してアスペクト比が変化した場合でも、所望の厚さのデポ層Ｄ３を所定の積層成膜速度で成膜することを可能にできる。
さらに、底部ＶＳｂ３に積層するデポ層Ｄ４に対する均一性および確実性と、底部ＶＬｂ３に積層するデポ層Ｄ４に対する均一性および確実性とを、それぞれ向上することである。
次に、図５に示す４サイクル目のドライエッチング工程Ｓ０４として、異方性プラズマエッチングにより、開口パターンＭＳ，ＭＬに対応する底部ＶＳｂ２，ＶＬｂ２を掘り下げて、底部ＶＳｂ３，ＶＬｂ３を形成する。
このとき、レジスト保護膜Ｍｍの膜厚は多少減厚するが、１サイクル分として、４サイクル目のドライエッチング工程Ｓ０４において、レジスト保護膜Ｍｍはほぼ残存する。
また、４サイクル目のドライエッチング工程Ｓ０４においては、１サイクル目～３サイクル目におけるいずれかのドライエッチング工程Ｓ０４と同様に、電力分配器１６によって印加される周波数λ１の交流電力が、第一電極Ｅ１と第二電極Ｅ２との間で分配される。
これにより、エッチングレートが径方向でばらつかないようにすることができる。ここで、電力分配器１６による第一電極Ｅ１と第二電極Ｅ２との分配比は、処理ガスの種類およびエッチングレートのバラツキに応じて設定される。また、４サイクル目のドライエッチング工程Ｓ０４においては、１サイクル目～３サイクル目におけるいずれかのと同じ分配比とすることもできるし、異なる分配比とすることもできる。
次に、図５に示す４サイクル目のアッシング工程Ｓ０５として、残存したデポ層Ｄ４を除去する。
このとき、レジスト保護膜Ｍｍの膜厚は多少減厚するが、アッシング工程Ｓ０５において、レジスト保護膜Ｍｍは減厚しない。
また、４サイクル目のアッシング工程Ｓ０５においても、１サイクル目～３サイクル目におけるいずれかのアッシング工程Ｓ０５と同様に、電力分配器１６によって印加される周波数λ１の交流電力が、第一電極Ｅ１と第二電極Ｅ２との間で分配される。
これにより、デポ層Ｄ３に対するアッシングレートが径方向でばらつかないようにすることができる。ここで、電力分配器１６による第一電極Ｅ１と第二電極Ｅ２との分配比は、処理ガスの種類およびアッシングのバラツキに応じて設定される。また、４サイクル目のアッシング工程Ｓ０５においては、１サイクル目～３サイクル目におけるいずれかのアッシング工程Ｓ０５と同じ分配比とすることもできるし、異なる分配比とすることもできる。
さらに、４サイクル目の深さ判定工程Ｓ０６ａおよびレジスト保護判断工程Ｓ０６として、レジスト保護膜Ｍｍの厚さに応じて、所定の頻度でレジスト保護膜形成工程Ｓ０７を挿入するどうかを判断しつつ、さらに、エッチング工程のサイクルを回していく。
これにより、シリコン基板Ｓの表面に、径寸法ΦＳを有する凹部パターンＶＳと、径寸法ΦＬを有する凹部パターンＶＬを、同じ深さとして形成する。
さらに、図５に示す後工程Ｓ０８として、必要であればドライエッチング工程Ｓ０４に類する工程によって、レジスト保護膜Ｍｍを除去し、さらに、ウェットエッチング工程、あるいは、アッシング工程Ｓ０５に類する工程によって、レジスト層（マスク層）Ｍを除去することで、本実施例に係るシリコンのドライエッチング方法を終了する。
なお、本実施例に係るシリコンのドライエッチング方法では、５０サイクル程度のサイクル数を適応することができる。
＜実験例１＞
上述したように、図１，図２に示すプラズマ処理装置１０において、電力分配器１６によって第一電極Ｅ１と第二電極Ｅ２との間で分配される交流電力の分配比を変化させた際における処理特性の径方向分布の変化を調べた。また、２周波ＩＣＰによる処理特性の径方向分布の変化を調べた。なお、以下の工程から適宜選択してプラズマ処理の評価をおこなった。
・デポ工程： シリコン含有薄膜デポジションＳ０３
・エッチング工程： 炭素含有膜をマスクとしたＴＳＶ底部絶縁層エッチＳ０４
・アッシング工程： 炭素含有膜アッシングＳ０５
・デポ工程： 炭素含有薄膜デポジションＳ０７
ここで、Φ３００ｍｍシリコン基板に、ＳｉＦ４／Ｏ２を使用したスプリットによるプラズマ処理評価として成膜評価をおこなった。ここで、「ＩＮ」である第一電極Ｅ１と、「ＯＵＴ」である第二電極Ｅ２と、の間における電力分配比は、ＩＮ：ＯＵＴ＝９９９：０～０：９９９（分配比０．９：０．１～０．１～０．９に相当）で変化させた。
以下に、スプリットによる成膜における諸元を示す。
図１，図２に示すプラズマ処理装置１０において、ガス導入手段からのチャンバ１１内へのガス供給を、中央Ｇａｓであるガス導入口１５とした。また、基板の支持手段（基板ステージ）である内部電極１２の直径Ｄ［ｍｍ］は４００に固定し、第二電極（アンテナ２）の直径ｄ［ｍｍ］を４００に固定した。
デポ工程における条件
供給ガス； ＳｉＦ４／Ｏ２
供給ガス流量；ＳｉＦ４／Ｏ２＝１６０／１５０ｓｃｃｍ
第一の周波数λ１；１３．５６ＭＨｚ
第一の周波数λ１の供給電力； １８００Ｗ
第一の周波数λ１の供給電力分配比；ＩＮ：ＯＵＴ＝９９９：０～０：９９９（分配比０．９：０．１～０．１～０．９に相当）
第二の周波数λ２の供給電力；０Ｗ
成膜処理時間；１２０ｓｅｃ
内側電極温度；－１０℃
以下に、スプリットによる成膜における結果を示す。
図１８～図２２は、実施例におけるスプリットによる径方向の膜厚分布変化を示すグラフである。図において、Ｘ，Ｙは、直交する基板の径方向において、それぞれ膜厚を調べた方向を示している。なお、分配比は、図１８でＩＮ：ＯＵＴ＝９９９：０（分配比０．９：０．１）、図１９でＩＮ：ＯＵＴ＝７５０：２５３（分配比０．７５：０．２５）、図２０でＩＮ：ＯＵＴ＝５００：５０３（分配比０．５：０．５）、図２１でＩＮ：ＯＵＴ＝２５０：７５３（分配比０．２５：０．７５）、図２２でＩＮ：ＯＵＴ＝０：９９９（分配比０．１：０．９）、である。
これらの結果から、膜厚の面内分布を変動させることができていることがわかる。したがって、スプリットをおこなわない状態での膜厚分布を是正できるように制御可能なことがわかる。
＜実験例２＞
次に、ＲＦ分布（分配比）と、ガス導入との影響を検証した。
ここでは、図１，図２に示すプラズマ処理装置１０において、ガス導入手段からのチャンバ１１内へのガス供給を、ガス導入口１４とガス導入口１５とで切り替えた。また、供給するガス種を変えて、ＲＦスプリッタによる径方向における膜厚分布（成膜レートの変化）への影響を調べた。
以下に、成膜における諸元を示す。
図１，図２に示すプラズマ処理装置１０において、基板の支持手段（基板ステージ）である内部電極１２の直径Ｄ［ｍｍ］は４００に固定し、第二電極（アンテナ２）の直径ｄ［ｍｍ］を４００に固定した。
デポ工程における条件
供給ガス流量； Ｃ４Ｆ８；２００ｓｃｃｍ
供給ガス流量；ＳｉＦ４／Ｏ２＝１６０／１５０ｓｃｃｍ
第一の周波数λ１；１３．５６ＭＨｚ
第一の周波数λ１の供給電力； ２０００Ｗ
第二の周波数λ２の供給電力；０Ｗ
成膜処理時間；１２０ｓｅｃ
内側電極温度；－１０℃
以下に、スプリットによる成膜における結果を示す。
図２３は、実施例におけるＣ４Ｆ８ガスでの径方向の膜厚分布変化を示すグラフである。図２４は、実施例におけるＳｉＦ４／Ｏ２ガスでの径方向の膜厚分布変化を示すグラフである。
図２３，図２４において、中央Ｇａｓは、ガス導入口１５からのガス供給であり、外周Ｇａｓは、ガス導入口１４からのガス供給である。
また、Ｄｅｐｏ１は、ＳｉＦ４／Ｏ２ガスでの成膜結果を示し、Ｄｅｐｏ２は、Ｃ４Ｆ８ガスでの成膜結果を示している。
これらの結果から、Ｃ４Ｆ８ガスによるＤｅｐｏ２の膜厚はＧａｓを導入するガス導入口の位置によって分布が大きく変化するが、ＳｉＦ４／Ｏ２ガスによるＤｅｐｏ１の膜厚はガス導入口の位置を変えても分布に大きな変化はないことがわかる。
また、ＳｉＦ４／Ｏ２ガスによるＤｅｐｏ１の膜厚は１３．５６ＭＨｚのＲＦが分布に影響していることがわかる。つまり、ＳｉＦ４／Ｏ２ガスによるＤｅｐｏ１の膜厚は、電力分配器によるプラズマ分布の調整をしなければ他のステップにおける面内分布とあわせられないことがわかる。
＜実験例３＞
次に、ＲＦ分布（分配比）とエッチング深さとの影響を検証した。
ここでは、図１，図２に示すプラズマ処理装置１０において、ガス導入手段からのチャンバ１１内へのガス供給を、中央Ｇａｓであるガス導入口１５とした。また、供給する電力分配比を変化させて、ＲＦスプリッタによる径方向におけるエッチング深さ分布（エッチングレートの変化）への影響を調べた。
以下に、エッチングにおける諸元を示す。
図１，図２に示すプラズマ処理装置１０において、基板の支持手段（基板ステージ）である内部電極１２の直径Ｄ［ｍｍ］は４００に固定し、第二電極（アンテナ２）の直径ｄ［ｍｍ］を４００に固定した。
エッチング工程における条件
供給ガス流量；ＳｉＦ６／ＳｉＦ４／Ｏ２＝２７５／５０／４０ｓｃｃｍ
第一の周波数λ１；１３．５６ＭＨｚ
第一の周波数λ１の供給電力； １８００Ｗ
第一の周波数λ１の供給電力分配比；ＩＮ：ＯＵＴ＝９９９：０、７５０：２５０、図５００：５００、２５０：５５０、０：９９９
第二の周波数λ２の供給電力；０Ｗ
成膜処理時間；１３５ｓｅｃ
内側電極温度；－１０℃
ガス導入位置；中央（ガス導入口１５）
以下に、スプリットによるエッチングにおける結果を示す。
図２５は、実施例における径方向のエッチング深さ分布変化を示すグラフである。
これらの結果から、電力分配器によりＴＳＶエッチング深さの径方向面内分布は変化するが、その変化量は、デポ工程における膜厚変化に比べて少ないことがわかる。
＜実験例４＞
次に、周波数重畳とエッチング深さとの影響を検証した。
ここでは、図１，図２に示すプラズマ処理装置１０において、ガス導入手段からのチャンバ１１内へのガス供給を、中央Ｇａｓであるガス導入口１５とした。また、第二の周波数λ２である交流電力を供給して、重畳による径方向におけるエッチング深さ分布（エッチングレートの変化）への影響を調べた。
以下に、エッチングにおける諸元を示す。
図１，図２に示すプラズマ処理装置１０において、基板の支持手段（基板ステージ）である内部電極１２の直径Ｄ［ｍｍ］は４００に固定し、第二電極（アンテナ２）の直径ｄ［ｍｍ］を４００に固定した。
エッチング工程における条件
供給ガス流量；ＳｉＦ６／ＳｉＦ４／Ｏ２＝２７５／５０／４０ｓｃｃｍ
第一の周波数λ１；１３．５６ＭＨｚ
第一の周波数λ１の供給電力； １８００Ｗ
第一の周波数λ１の供給電力分配比；ＩＮ：ＯＵＴ＝９９９：０
第二の周波数λ２；２ＭＨｚ
第二の周波数λ２の供給電力；２００Ｗ
成膜処理時間；１３５ｓｅｃ
内側電極温度；－１０℃
ガス導入位置；中央（ガス導入口１５）
エッチング径；Φ５μｍ
以下に、周波数重畳によるエッチングにおける結果を示す。
図２６は、実施例における径方向のエッチング深さ分布変化を示すグラフである。同時に、各測定箇所における基板厚さ方向のＳＥＭ画像を配置する。なお、図において、ＳＥＭ画像の左右方向の位置は、グラフの測定点の位置に対応して配置されている。また、ＳＥＭ画像は、Ｘ方向の結果のみを示す。
これらの結果から、電力分配器の結果と比較して、２周波重畳によりエッチング深さの径方向面内が変化していることがわかる。
＜実験例５＞
次に、周波数重畳の有無とエッチング深さとの影響を検証した。
ここでは、図１，図２に示すプラズマ処理装置１０において、ガス導入手段からのチャンバ１１内へのガス供給を、中央Ｇａｓであるガス導入口１５とした。また、第二の周波数λ２である交流電力の供給を切り替えて、重畳の有無による径方向におけるエッチング深さ分布（エッチングレートの変化）への影響を調べた。
以下に、エッチングにおける諸元を示す。
図１，図２に示すプラズマ処理装置１０において、基板の支持手段（基板ステージ）である内部電極１２の直径Ｄ［ｍｍ］は４００に固定し、第二電極（アンテナ２）の直径ｄ［ｍｍ］を４００に固定した。
エッチング工程における条件
供給ガス流量；ＳｉＦ６／ＳｉＦ４／Ｏ２＝２７５／５０／４０ｓｃｃｍ
第一の周波数λ１；１３．５６ＭＨｚ
第一の周波数λ１の供給電力； １８００Ｗ
第一の周波数λ１の供給電力分配比ＲＦＳ；ＩＮ：ＯＵＴ＝９９９：０
第二の周波数λ２；２ＭＨｚ
第二の周波数λ２の供給電力；２００Ｗ、０Ｗ
成膜処理時間；１３５ｓｅｃ
内側電極温度；－１０℃
ガス導入位置；中央（ガス導入口１５）
エッチング径；Φ５μｍ
バイアス電力；１００～２００Ｗ
バイアス電力周波数λ３；４００ｋＨｚ
以下に、周波数重畳の有無によるエッチング深さ変化における結果を示す。
図２７は、実施例における周波数重畳の有無による径方向のエッチング深さ分布変化を示すグラフである。
この結果から、電力分配器の結果と比較して、２周波重畳の有無によりエッチング深さが径方向中央のエッチングレートが大きい状態から、径方向中央のエッチングレートが小さく径方向外周のエッチングレートが大きい状態へと変化することがわかる。
＜実験例６＞
次に、周波数重畳の有無と膜厚変化との影響を検証した。
ここでは、図１，図２に示すプラズマ処理装置１０において、ガス導入手段からのチャンバ１１内へのガス供給を、中央Ｇａｓであるガス導入口１５とした。また、第二の周波数λ２である交流電力の供給を切り替えて、重畳の有無による径方向における膜厚分布（デポレートの変化）への影響を調べた。
デポ工程における条件
供給ガス； ＳｉＦ４／Ｏ２
供給ガス流量；ＳｉＦ４／Ｏ２＝１６０／１５０ｓｃｃｍ
第一の周波数λ１；１３．５６ＭＨｚ
第一の周波数λ１の供給電力； １８００Ｗ
第一の周波数λ１の供給電力分配比ＲＦＳ；ＩＮ：ＯＵＴ＝９９９：０（分配比０．９：０．１に相当）
第二の周波数λ２；２ＭＨｚ
第二の周波数λ２の供給電力；２００Ｗ、０Ｗ
成膜処理時間；１２０ｓｅｃ
内側電極温度；－１０℃
以下に、周波数重畳の有無によるデポ膜厚変化における結果を示す。
図２８は、実施例における周波数重畳の有無による径方向のデポ膜厚分布変化を示すグラフである。
図２８の結果から、電力分配器の結果と比較すると、２周波重畳の有無によりデポ膜厚が径方向中央のデポレートが大きい状態は変わらないが、径方向中央のデポレートに比べて径方向外周のデポレートがより大きくなる（グラフの肩が上がる）状態へと変化することがわかる。
すなわち、図２７に示す実験例５の結果および図２８に示す実験例６の結果から、電力分配器の結果と２周波重畳の結果とを比較すると以下のことがわかる。
エッチング深さ：Ｃｅｎｔｅｒ ｆａｓｔ ⇒ Ｅｄｇｅ ｆａｓｔ ２ＭＨｚの影響大
デポ膜厚：Ｃｅｎｔｅｒ ｆａｓｔ ⇒ Ｃｅｎｔｅｒ ｆａｓｔ ２ＭＨｚの影響小
エッチング工程とでお歩デポ工程との面内分布を合わせて、基板面内の加工均一性を高めるには、電力分配器によりデポ分布およびエッチング分布を調整する必要がある。
＜実験例７＞
次に、電力分配器と周波数重畳との磁場形成状態への影響を検証した。
ここでは、図１，図２に示すプラズマ処理装置１０において、第一電極Ｅ１および第二電極Ｅ２に印加する周波数λ１の交流電力を分配できるスプリッタおよび２周波ＩＣＰを備えたプラズマ処理装置と、スプリッタを備えていないプラズマ処理装置との間で、形成される磁場の空間分布をシミュレーションした。
その結果を図２９～図３２に示す。
図２９は、スプリッタを備えていないプラズマ処理装置において形成される磁場のうち、周波数λ１の交流電力によって第一電極Ｅ１のみで形成される磁場の空間分布をシミュレーションにより示すものである。
図３０は、スプリッタを備えていないプラズマ処理装置において形成される磁場のうち、周波数λ２の交流電力によって第三電極Ｅ３のみで形成される磁場の空間分布をシミュレーションにより示すものである。
図３１は、図１，図２に示すスプリッタを備えたプラズマ処理装置において形成される磁場のうち、周波数λ１の交流電力によって第一電極Ｅ１のみで形成される磁場の空間分布をシミュレーションにより示すものである。
図３２は、図１，図２に示すスプリッタを備えたプラズマ処理装置において形成される磁場のうち、周波数λ２の交流電力によって第三電極Ｅ３のみで形成される磁場の空間分布をシミュレーションにより示すものである。
図２９～図３２において、点線で囲った部分は、プラズマ処理装置において基板へのプラズマ処理に直接寄与する空間の範囲を示している。
具体的には、二つの４ターンアンテナのうち、片方の両端に１３．５６ＭＨｚ用Ｍ／ＢのＩＮ端子、ＯＵＴ端子を接続した１３．５６ＭＨｚ用アンテナと、もう一方の両端に２ＭＨｚ用Ｍ／ＢのＩＮ端子、ＯＵＴ端子を接続した２ＭＨｚ用アンテナとを、同心状に１３．５６ＭＨｚを内側、２ＭＨｚを外側に配置した従来型アンテナと、３つの４ターンアンテナのうち、一つめのアンテナの両端に電力分配器の内側用回路、二つめのアンテナに電力分配器外側用回路を接続した１３．５６ＭＨｚ 電力分配器内側及び外側用アンテナと、三つめのアンテナの両端に２ＭＨｚ用Ｍ／Ｂを接続した２ＭＨｚ用アンテナを、同軸状に内側から１３．５６ＭＨｚ 電力分配器内側用アンテナ、 ２ＭＨｚ用アンテナ、 １３．５６ＭＨｚ 電力分配器外側用アンテナとなるように配置した２周波ＩＣＰ 電力分配器用アンテナを用い、電力分配器には電力比０．５：０．５となるような条件で、それぞれ１３．５６ＭＨｚを１ｋＷ、２ＭＨｚを１ｋＷ投入した際のアンテナから発生するそれぞれの周波数におけるアンテナと真空チャンバと、アンテナが誘電体窓で区切られた真空チャンバ内の磁場強度をシミュレーションした。
図２９～図３２の結果から、点線で囲まれた空間における磁界強度の分布を１３．５６ＭＨｚと２ＭＨｚで一致させることで、プロセスの均一性を向上させることが可能になることがわかる。
つまり、従来型アンテナでは１３．５６ＭＨｚと２ＭＨｚの磁場は一致しないが、２周波ＩＣＰ 電力分配器用アンテナでは磁場が一致することを確認することができた。
なお、アッシング工程Ｓ０７における条件を、以下に示す。
供給ガス； Ｏ２
ガス流量； Ｏ２；４５０ｓｃｃｍ，
処理雰囲気圧力； ９Ｐａ
第一の周波数λ１の供給電力； ２０００Ｗ
第一の周波数λ１；１３．５６ＭＨｚ
第二の周波数λ２の供給電力； ２０００Ｗ
第二の周波数λ２；２ＭＨｚ
バイアス電力；２００Ｗ
バイアス電力周波数λ３；４００ｋＨｚ
アッシング工程Ｓ０７においても面内均一性を実現することができた。
本発明によれば、複数のプラズマ処理工程を、同一のチャンバ内で、真空を破らずに密閉を維持した状態で連続または断続的におこなう場合に、それぞれの工程における処理特性の面内分布を一致させて、基板全面での処理特性を略均一化することが可能となることがわかる。
すなわち、デポ工程、エッチング工程、アッシング工程、保護膜形成（デポ）工程、といった複数の処理を1サイクルとして、このサイクルを多数回、たとえば３０サイクル程度繰り返した場合に、それぞれのデポ工程、エッチング工程、アッシング工程における面内分布がバラついていた場合、処理を均等におこなうことができず、結果的に、所望の形状を得ることができなくなる。たとえば、実施例として上述したサイクルエッチ処理であれば、シリコン基板に形成する凹部パターンの形状、特に深さ、あるいは、径寸法の均一性を保つことができなくなる。
これに対して、電力分配器と周波数重畳とが可能な本発明におけるプラズマ処理装置であれば、サイクルエッチ処理であれば、各工程における処理特性の面内均一性を可能として、シリコン基板に形成する凹部パターンの形状、特に深さ、あるいは、径寸法の均一性を保つことができる。
２周波ＩＣＰによれば、１３．５６ＭＨｚで生成されたプラズマボリューム内の電子密度を２ＭＨｚによって上昇させ、プラズマ中の分子の解離制御性の幅を拡大することができる。
また、２周波ＩＣＰによれば、
・１３．５６ＭＨｚ： プラズマ生成 （電子密度低温）
・２ＭＨｚ： １３．５６ＭＨｚで生成されたプラズマボリューム深層まで加熱する（低周波磁場が奥深くまで浸透するため）
・ １３Ｍに２Ｍ重畳で電子密度を制御⇒Ｇａｓ解離制御性ｍａｒｇｉｎ広くなる
という効果を確認できた。
電力分配器によれば、一つの電源から発生した電力を２つのアンテナに任意の分配比で分配し、発生するプラズマの空間内密度分布を調整することができる。
これらにより、プラズマ密度分布に対するエッチングレートおよび成膜レートは、使用するガス種によって異なるが、異なるガスを供給する別の処理工程において、使用するガスの特性による面内分布の変化に対応することができることがわかる。
本発明によれば、２周波ＩＣＰで得られる特性を維持しつつ、高周波電力分配器によって分布調整をおこなう機構を提供することができる。特に、工程毎に異なるガスを使用しても、径方向内側と外側とに同心状に配置された２つのアンテナに対して、電力分配器によって電力分配比を調整することで、処理特性の面内均一性が保たれる状態とし、さらに、２周波ＩＣＰを実施して、サイクルエッチングの面内均一性と２周波ＩＣＰのエッチング性能を両立させることができる。
１３．５６ＭＨｚの電力分配器を適用しＳｉＦ４／Ｏ２ガスを使用した成膜評価では、分配をＩＮ：ＯＵＴ＝９９９：０～０：９９９（分配比０．９：０．１～０．１～０．９に相当）で変化させることで、面内成膜分布を変動可能であることが確認できた。また、同様にＳＦ６／ＳｉＦ４／Ｏ２を使用したエッチング評価では、面内分布は変動するが変動量は小さいことが確認できた。
１３．５６ＭＨｚと２ＭＨｚとを使用した２周波重畳におけるＳｉＦ４／Ｏ２ガスを使用した成膜評価では、１３．５６ＭＨｚのみ（電力分配器使用時のＩＮ：ＯＵＴ＝９９９：０に相当）と比較してＣｅｎｔｅｒ ｆａｓｔの傾向は変わらないが、エッチング評価ではＣｅｎｔｅｒ ｆａｓｔからＥｄｇｅ ｆａｓｔに変化するような大きな影響を与えることが確認できた。
同様に、１３．５６ＭＨｚと２ＭＨｚとを使用した２周波重畳におけるＣ４Ｆ８ガスによる成膜評価では、ガスの導入口の位置（中央、外周）によって成膜分布が大きく変化するが、ＳｉＦ４／Ｏ２ガスを使用した成膜評価では、導入口の位置による差は見られない。したがって、この変化は１３．５６ＭＨｚの影響であると断定することができた。
以上より、１３．５６ＭＨｚを電力分配器で内側と外側の２つのアンテナに所望の分配比で導入すれば、ＳＦ６／ＳｉＦ４／Ｏ２のエッチング分布とＳｉＦ４／Ｏ２による成膜分布との制御によって、サイクルエッチングの面内分布を揃えることが可能であることがわかった。
ここで、従来、１３．５６ＭＨｚと２ＭＨｚの位置が従来型２周波ＩＣＰ用アンテナでは、成膜とエッチングとを交互に繰り返すサイクルエッチングにおいて、各ステップにおける分布の差を改善できず、プロセス実施後におけるエッチング形状の面内分布が制御できていなかった。
つまり、サイクルエッチングでは、デポ工程において、特性分布が１３．５６ＭＨｚのプラズマの空間分布が特に強く影響するガスを使用しており、また、エッチング工程において、２ＭＨｚと１３．５６ＭＨｚ両方のプラズマの空間分布が影響するガスを使用している。しかもこれらの工程を繰り返しておこなうことが必要である。
このように、デポ工程とエッチング工程とを交互におこなう場合、一方の分布が良くても他方が同じ分布にならなければ、加工形状の面内均一性を保つことが難しいが、従来のアンテナしか備えていないプラズマ処理装置では、アンテナ形状が固定されており形成する磁場の空間分布を変更できないため、個別の工程毎に処理特性の面内分布を改善することは難しかった。
Ｄｕａｌ ＴＳＶ Ｐｒｏｃｅｓｓ（Ｃｙｃｌｅ Ｅｔｃｈｉｎｇ）において、ＳｉＦ４／Ｏ２ガスによる成膜工程は、レジスト膜を保護するために必須である。この成膜工程の膜厚分布は、プラズマの空間分布に依存することが分かっている。従来の２周波ＩＣＰアンテナでは、プラズマ空間分布が固定されているため、プロセスの分布が制御できない。
本発明ではこの問題を解決するため、電力分配技術と２周波ＩＣＰとによって、２周波ＩＣＰの空間分布制御が可能となるプラズマ源を実現した。これにより、Ｄｅｐｏ１膜（ＳｉＦ４／Ｏ２ガス）とエッチング（ＳＦ６／ＳｉＦ４／Ｏ２ガス）との分布をあわせ込み、ウェハ面内の加工均一性を向上することができる。電力分配器による分配比の調整で膜厚分布が変化することを確認でき、この電力分配器の制御により、２ＭＨｚ＋１３．５６ＭＨｚで形成されるエッチング面内分布にあわせ込むことが可能となる。
・サイクルエッチング処理におけるレジスト保護膜形成ステップ（ＳｉＦ４／Ｏ２ガスによるデポ工程）において、電力分配比をアンテナの内側と外側で内：外＝０．５：０．５～０．１：０．９となるように設定することが好ましい。
・サイクルエッチング処理における側壁保護膜形成ステップ（Ｃ４Ｆ８ガスによるデポ工程）において、電力分配比をアンテナの内側と外側で内：外＝０．７５：０．２５～０．２５：０．７５となるように設定することが好ましい。
・サイクルエッチング処理におけるエッチングステップ（ＳＦ６／ＳｉＦ４／Ｏ２ガスによるドライエッチング工程）において、電力分配比をアンテナの内側と外側で内：外＝０．７５：０．２５～０．２５：０．７５となるように設定することが好ましい。
さらに、第一電極Ｅ１の径方向内側に、プラズマ加熱用の第二の周波数λ２が印加される電極（アンテナ）を設けることもできる。
さらに、第二電極Ｅ２の径方向外側に、プラズマ加熱用の第二の周波数λ２が印加される電極（アンテナ）を設けることもできる。
さらに、これらを組み合わせた配置とすることもできる。
あるいは、第一電極Ｅ１、第二電極Ｅ２、第三電極Ｅ３は、同軸上の高さ方向に対し１段から３段までの構造を持つことが可能である。
これらにより、プラズマの効率的な加熱を可能とすることができる。また、大面積の基板に対する処理において、プラズマの効率的な空間分布制御を可能とできる。
さらに、これらの構成を個々に取りだして任意に組み合わせた配置とすることもできる。
本発明の活用例として、半導体製造におけるＳｉ貫通孔形成工程を挙げることができる。
１０…プラズマ処理装置
１１…チャンバ
１２…内部電極（支持手段）
１３…上蓋
１５…ガス導入口
１００…ガス導入手段
Ｇ…プロセスガス
Ｓ…被処理体（基板）
ＴＭＰ…排気手段（減圧手段）
１７…第一の高周波電源（プラズマ生成電源）
１８…第二の高周波電源（プラズマ加熱電源）
１９…高周波電源（第三の高周波電源）
Ｅ１…第一電極（アンテナＡＴ１）
Ｅ２…第二電極（アンテナＡＴ２）
Ｅ３…第三電極（アンテナＡＴ３）
Ｇ…プロセスガス
Ｍ／Ｂ…マッチングボックス

Claims (12)

  1. プラズマ処理装置であって、
    内部の減圧が可能で、前記内部で被処理体に対してプラズマ処理されるように構成されるチャンバと、
    前記チャンバ内に配され、前記被処理体を載置する平板状の内部電極と、
    前記チャンバ外に配置され、前記チャンバの上蓋を形成する誘電体板を挟んで、前記内部電極と対向するように配置された螺旋状の外部電極と、
    前記外部電極に対して、所定の周波数の交流電力を印加するプラズマ生成電源と、
    前記チャンバ内にプロセスガスを導入するガス導入手段と、
    を備え、
    前記外部電極が径方向に分割されて、径方向中央側に配置された螺旋状の第一電極と、径方向外周部に配置された螺旋状の第二電極と、径方向で前記第一電極および前記第二電極の間に挟まれて配置された螺旋状の第三電極と、を備え、
    前記プラズマ生成電源が、
    前記第一電極および前記第二電極に対して、第一の周波数λ１の交流電力を印加する第一の高周波電源と、
    前記第三電極に対して、前記第一の周波数λ１との関係が、λ１＞λ２の関係にある第二の周波数λ２の交流電力を印加する第二の高周波電源と、
    前記第一電極および前記第二電極に対して所定の分配比で分配した交流電力を印加可能とする電力を分配する電力分配器と、
    を備える、
    ことを特徴とするプラズマ処理装置。
  2. 前記第一電極および前記第二電極に分配して印加された前記第一の周波数λ１の交流電力によって空間分布を調節したプラズマを生成し、前記第三電極に印加された前記第二の周波数λ２の交流電力によってプラズマの電子密度を増大する、
    ことを特徴とする請求項１記載のプラズマ処理装置。
  3. 前記電力分配器は、前記第一電極および前記第二電極により形成された磁場分布が、前記第三電極により形成された磁場分布と略一致するように所定の分配比で分配して印加可能である、
    ことを特徴とする請求項１記載のプラズマ処理装置。
  4. 前記第一の高周波電源と前記第二の高周波電源とは、前記第一電極および前記第二電極に前記第一の周波数λ１が１３．５６ＭＨｚの交流電力を印加するとともに、前記第三電極に前記第二の周波数λ２が２ＭＨｚの交流電力を印加する、
    ことを特徴とする請求項１記載のプラズマ処理装置。
  5. 前記外部電極は、螺旋の軸線方向に積層された部分を有する、
    ことを特徴とする請求項１記載のプラズマ処理装置。
  6. 請求項１から５のいずれか記載のプラズマ処理装置によってプラズマ処理をおこなう方法であって、
    前記第一の高周波電源によって、前記第一の周波数λ１の交流電力を印加された前記第一電極および前記第二電極によってプラズマを生成するとともに、前記電力分配器によって、印加する前記第一の周波数λ１の交流電力を前記第一電極および前記第二電極に所定の分配比で分配することで、生成するプラズマの空間分布を調節し、
    前記第二の高周波電源によって、前記第二の周波数λ２の交流電力を印加された前記第三電極によってプラズマの電子密度を増大する、
    ことを特徴とするプラズマ処理方法。
  7. 前記ガス導入手段によって導入される前記プロセスガスに応じて、前記電力分配器により前記第一電極および前記第二電極へ印加する交流電力の分配比を変化させて、生成するプラズマの空間分布を調節する、
    ことを特徴とする請求項６記載のプラズマ処理方法。
  8. 前記電力分配器によって、前前記第一電極に分配する交流電力Ｗinnerと前記第二電極に分配する交流電力Ｗouterとの分配比を、
    Ｗinner：Ｗouter ＝ ０．５：０．５ ～ ０．１：０．９
    の範囲となるように設定する、
    ことを特徴とする請求項７記載のプラズマ処理方法。
  9. 前記プロセスガスがＳｉＦ４／Ｏ２ガスの成膜処理である、
    ことを特徴とする請求項８記載のプラズマ処理方法。
  10. 前記第一の高周波電源によって、前前記第一電極に分配する交流電力Ｗinnerと前記第二電極に分配する交流電力Ｗouterとの分配比を、
    Ｗinner：Ｗouter ＝ ０．７５：０．２５ ～ ０．２５：０．７５
    の範囲となるように設定する、
    ことを特徴とする請求項６記載のプラズマ処理方法。
  11. 前記プロセスガスがＣ４Ｆ８ガスの成膜処理であるか、
    前記プロセスガスがＳＦ６／ＳｉＦ４／Ｏ２ガスのエッチング処理である、
    ことを特徴とする請求項１０記載のプラズマ処理方法。
  12. 前記電力分配器によって、前前記第一電極に
    分配する交流電力Ｗinnerと前記第二電極に分配する交流電力Ｗouterとの分配比を、
    Ｗinner：Ｗouter ＝ ０．５：０．５ ～ ０．１：０．９
    の範囲となるように設定し、前記プロセスガスがＳｉＦ４／Ｏ２ガスの成膜処理と、
    前記電力分配器によって、前前記第一電極に分配する交流電力Ｗinnerと前記第二電極に分配する交流電力Ｗouterとの分配比を、
    Ｗinner：Ｗouter ＝ ０．７５：０．２５ ～ ０．２５：０．７５
    の範囲となるように設定し、前記プロセスガスがＣ４Ｆ８ガスの成膜処理と、
    前記電力分配器によって、前前記第一電極に分配する交流電力Ｗinnerと前記第二電極に分配する交流電力Ｗouterとの分配比を、
    Ｗinner：Ｗouter ＝ ０．７５：０．２５ ～ ０．２５：０．７５
    の範囲となるように設定し、前記プロセスガスがＳＦ６／ＳｉＦ４／Ｏ２ガスのエッチング処理と、
    を続けて真空破壊しないでおこなう、
    ことを特徴とする請求項６記載のプラズマ処理方法。
JP2022101845A 2022-06-24 2022-06-24 プラズマ処理装置およびプラズマ処理方法 Active JP7492990B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022101845A JP7492990B2 (ja) 2022-06-24 2022-06-24 プラズマ処理装置およびプラズマ処理方法
CN202310741171.9A CN117293007A (zh) 2022-06-24 2023-06-21 等离子体处理装置及等离子体处理方法
US18/213,228 US20230420220A1 (en) 2022-06-24 2023-06-22 Plasma processing apparatus and plasma processing method
KR1020230080330A KR20240001060A (ko) 2022-06-24 2023-06-22 플라스마 처리 장치 및 플라스마 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022101845A JP7492990B2 (ja) 2022-06-24 2022-06-24 プラズマ処理装置およびプラズマ処理方法

Publications (2)

Publication Number Publication Date
JP2024002574A JP2024002574A (ja) 2024-01-11
JP7492990B2 true JP7492990B2 (ja) 2024-05-30

Family

ID=89252507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022101845A Active JP7492990B2 (ja) 2022-06-24 2022-06-24 プラズマ処理装置およびプラズマ処理方法

Country Status (4)

Country Link
US (1) US20230420220A1 (ja)
JP (1) JP7492990B2 (ja)
KR (1) KR20240001060A (ja)
CN (1) CN117293007A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018132576A1 (en) * 2017-01-12 2018-07-19 Commscope Technologies Llc Optical tapping in an indexing architecture

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111971A (ja) 2003-09-16 2004-04-08 Mitsubishi Heavy Ind Ltd 給電装置及びこれを有する半導体製造装置
US20100243162A1 (en) 2009-03-31 2010-09-30 Tokyo Electron Limited Plasma processing apparatus
JP2015099820A (ja) 2013-11-18 2015-05-28 パナソニックＩｐマネジメント株式会社 ＳｉＣ基板のエッチング方法
JP2018121051A (ja) 2017-01-20 2018-08-02 東京エレクトロン株式会社 プラズマ処理装置
JP2018142650A (ja) 2017-02-28 2018-09-13 東京エレクトロン株式会社 成膜方法及びプラズマ処理装置
JP2019004057A (ja) 2017-06-15 2019-01-10 株式会社アルバック プラズマ処理装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6013666B1 (ja) 2015-01-16 2016-10-25 株式会社アルバック プラズマ処理装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111971A (ja) 2003-09-16 2004-04-08 Mitsubishi Heavy Ind Ltd 給電装置及びこれを有する半導体製造装置
US20100243162A1 (en) 2009-03-31 2010-09-30 Tokyo Electron Limited Plasma processing apparatus
JP2010238981A (ja) 2009-03-31 2010-10-21 Tokyo Electron Ltd プラズマ処理装置
JP2015099820A (ja) 2013-11-18 2015-05-28 パナソニックＩｐマネジメント株式会社 ＳｉＣ基板のエッチング方法
JP2018121051A (ja) 2017-01-20 2018-08-02 東京エレクトロン株式会社 プラズマ処理装置
JP2018142650A (ja) 2017-02-28 2018-09-13 東京エレクトロン株式会社 成膜方法及びプラズマ処理装置
JP2019004057A (ja) 2017-06-15 2019-01-10 株式会社アルバック プラズマ処理装置

Also Published As

Publication number Publication date
CN117293007A (zh) 2023-12-26
KR20240001060A (ko) 2024-01-03
US20230420220A1 (en) 2023-12-28
JP2024002574A (ja) 2024-01-11

Similar Documents

Publication Publication Date Title
CN110660653B (zh) 薄膜沉积方法
KR102280914B1 (ko) 증강된 플라즈마 프로세싱 시스템의 플라즈마-향상된 에칭
JP5931063B2 (ja) プラズマ処理装置及びプラズマ処理方法
KR20140068055A (ko) 이중 챔버 구성의 펄스형 플라즈마 챔버
KR102096119B1 (ko) 플라즈마 에칭 방법 및 플라즈마 처리 장치
JP7492990B2 (ja) プラズマ処理装置およびプラズマ処理方法
WO2009110567A1 (ja) プラズマ処理方法
US20220301881A1 (en) Etching method and etching apparatus
US11319630B2 (en) Deposition apparatus and deposition method
JP7478059B2 (ja) シリコンのドライエッチング方法
TWI759348B (zh) 被處理體之處理方法
TW202416341A (zh) 電漿處理裝置及電漿處理方法
KR102271689B1 (ko) 플라즈마 처리 방법
JP7320554B2 (ja) エッチング方法
US12020942B2 (en) Etching method
WO2022234640A1 (ja) 基板処理方法及び基板処理装置
JP2023050155A (ja) プラズマ処理方法及びプラズマ処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240520

R150 Certificate of patent or registration of utility model

Ref document number: 7492990

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150