JP7485419B2 - Gaming Machines - Google Patents

Gaming Machines Download PDF

Info

Publication number
JP7485419B2
JP7485419B2 JP2023060618A JP2023060618A JP7485419B2 JP 7485419 B2 JP7485419 B2 JP 7485419B2 JP 2023060618 A JP2023060618 A JP 2023060618A JP 2023060618 A JP2023060618 A JP 2023060618A JP 7485419 B2 JP7485419 B2 JP 7485419B2
Authority
JP
Japan
Prior art keywords
lottery
game
state
present
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023060618A
Other languages
Japanese (ja)
Other versions
JP2023076583A (en
Inventor
直人 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Original Assignee
Universal Entertainment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Entertainment Corp filed Critical Universal Entertainment Corp
Priority to JP2023060618A priority Critical patent/JP7485419B2/en
Publication of JP2023076583A publication Critical patent/JP2023076583A/en
Application granted granted Critical
Publication of JP7485419B2 publication Critical patent/JP7485419B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Slot Machines And Peripheral Devices (AREA)

Description

本発明は、遊技機に関する。 The present invention relates to an amusement machine.

従来、複数の図柄がそれぞれの表面に設けられた複数のリールと、スタートスイッチと、ストップスイッチと、各リールに対応して設けられたステッピングモータと、制御部とを備えた、パチスロと呼ばれる遊技機が知られている。スタートスイッチは、メダルやコインなどの遊技媒体が遊技機に投入された後、スタートレバーが遊技者により操作されたこと(以下、「開始操作」ともいう)を検出し、全てのリールの回転の開始を要求する信号を出力する。ストップスイッチは、各リールに対応して設けられたストップボタンが遊技者により押されたこと(以下、「停止操作」ともいう)を検出し、該当するリールの回転の停止を要求する信号を出力する。ステッピングモータは、その駆動力を対応するリールに伝達する。また、制御部は、スタートスイッチ及びストップスイッチにより出力された信号に基づいて、ステッピングモータの動作を制御し、各リールの回転動作及び停止動作を行う。 Conventionally, a gaming machine called a pachislot is known, which is equipped with multiple reels with multiple symbols on each surface, a start switch, a stop switch, stepping motors provided corresponding to each reel, and a control unit. The start switch detects that the start lever is operated by the player after a gaming medium such as a medal or coin is inserted into the gaming machine (hereinafter also referred to as the "start operation"), and outputs a signal requesting the start of rotation of all reels. The stop switch detects that the stop button provided corresponding to each reel is pressed by the player (hereinafter also referred to as the "stop operation"), and outputs a signal requesting the stop of the rotation of the corresponding reel. The stepping motor transmits its driving force to the corresponding reel. The control unit controls the operation of the stepping motor based on the signals output by the start switch and the stop switch, and performs the rotation operation and the stop operation of each reel.

このような遊技機では、開始操作が検出されると、プログラム上で乱数を用いた抽籤処理(以下、「内部抽籤処理」という)が行われ、その抽籤の結果(以下、「内部当籤役」という)と停止操作のタイミングとに基づいてリールの回転の停止を行う。そして、全てのリールの回転が停止され、入賞の成立に係る図柄の組合せ(表示役)が表示されると、その図柄の組合せに対応する特典が遊技者に付与される。なお、遊技者に付与される特典の例としては、遊技媒体(メダル等)の払い出し、遊技媒体を消費することなく再度、内部抽籤処理を行う再遊技(以下、「リプレイ」ともいう)の作動、遊技媒体の払い出し機会が増加するボーナスゲームの作動等を挙げることができる。 In such gaming machines, when a start operation is detected, a lottery process using random numbers is performed on the program (hereinafter referred to as "internal lottery process"), and the reels are stopped based on the result of the lottery (hereinafter referred to as "internal winning combination") and the timing of the stop operation. Then, when the rotation of all reels is stopped and a combination of symbols (display combination) related to the establishment of a win is displayed, a bonus corresponding to that combination of symbols is awarded to the player. Examples of bonuses awarded to the player include the payout of gaming media (medals, etc.), the activation of a replay (hereinafter referred to as "replay") in which the internal lottery process is performed again without consuming gaming media, and the activation of a bonus game that increases the chances of paying out gaming media.

また、従来、上記構成の遊技機において、特定の小役(遊技媒体の払い出しに係る役)の成立をランプ等でナビゲートする機能、すなわち、アシストタイム(以下、「AT」という)の機能を備える遊技機が開発されている。また、従来、特定の図柄組合せが表示された場合にリプレイの当籤確率が通常時より高い遊技状態が作動する機能、すなわち、リプレイタイム(以下、「RT」という)の機能を備える遊技機も開発されている。さらに、従来、ATとRTとが同時に作動するアシストリプレイタイム(以下、「ART」という)の機能を備えたパチスロが開発されている。 In addition, gaming machines with the above configuration have been developed with a function to navigate the achievement of specific minor roles (roles related to the payout of gaming media) using lamps or the like, i.e., an assist time (hereinafter referred to as "AT") function. Gaming machines have also been developed with a function to activate a gaming state in which the probability of winning a replay is higher than usual when a specific symbol combination is displayed, i.e., a replay time (hereinafter referred to as "RT") function. Furthermore, pachislot machines have been developed with an assist replay time (hereinafter referred to as "ART") function in which the AT and RT are activated simultaneously.

上述した遊技機は、通常、内部当籤役の決定、各リールの回転及び停止、入賞の有無の判定等の遊技機の主な遊技動作を制御する回路(主制御回路)が実装された主制御基板と、映像の表示等による演出動作を制御する回路(副制御回路)が実装された副制御基板とを備える。そして、遊技動作は、主制御回路に搭載されたCPU(Central Processing Unit)により制御される。この際、CPUの制御により、主制御回路のROM(Read Only Memory)に記憶されたプログラム及び各種テーブルデータ等が主制御回路のRAM(Random Access Memory)に展開され、各種遊技動作に関する処理が実行される。 The gaming machine described above usually comprises a main control board on which a circuit (main control circuit) is mounted that controls the main gaming operations of the gaming machine, such as determining the internal winning combination, spinning and stopping each reel, and judging whether or not a prize has been won, and a sub-control board on which a circuit (sub-control circuit) is mounted that controls the presentation operations such as displaying images. The gaming operations are controlled by a CPU (Central Processing Unit) mounted on the main control circuit. Under the control of the CPU, the programs and various table data stored in the ROM (Read Only Memory) of the main control circuit are expanded into the RAM (Random Access Memory) of the main control circuit, and processing related to the various gaming operations is executed.

また、従来、上述した構成の遊技機において、ソフトウエアによるタイマー減算処理で制御される遊技機が知られている(例えば、特許文献1参照)。 Also, in the past, gaming machines with the above-mentioned configuration have been known that are controlled by software timer subtraction processing (see, for example, Patent Document 1).

特開2004-041261号公報JP 2004-041261 A

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 However, traditionally, as a restriction specific to the gaming machines mentioned above, the program capacity of the main control circuit has been limited to a small capacity by regulations. Furthermore, in recent years, the increasing complexity of gameplay has put pressure on the ROM capacity of the main control circuit, and there is a demand to reduce the capacity of the processing programs and tables managed by the main control circuit.

本発明は、上記課題を解決するためになされたものであり、本発明の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above problems, and the object of the present invention is to provide a gaming machine that can reduce the capacity of the processing programs and tables managed by the main control circuit, increase the free space in the ROM of the main control circuit, and use the increased free space in the ROM to improve playability.

上記課題を解決するために、本発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the present invention provides a gaming machine having the following configuration:

遊技動作を制御するための演算処理を行う演算処理手段(例えば、後述のメインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、後述のメインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、後述のメインRAM103)と、を備え、
前記演算処理手段は、
単位遊技の周期で処理を繰り返し実行し、遊技の進行に応じて遊技の進行に基づく処理を行う遊技処理手段(例えば、後述のメインフロー)と、
一定周期で発生する割込み信号に基づいて、割込みに基づく処理を実行する割込処理手段(例えば、後述の割込処理)と、
電源投入に伴い発生するリセット割込みに基づいて、前記遊技処理手段及び前記割込処理手段を実行させるための準備処理を行うリセット割込手段(例えば、後述の電源投入(リセット割込)時処理)と、を有し、
前記演算処理手段は、前記リセット割込手段の実行直後に前記遊技処理手段を実行可能であり、
前記リセット割込手段の実行直後に前記遊技処理手段を実行しない条件として、第1の条件(例えば、後述の図64中のS10(YES))及び第2の条件(例えば、後述の図64中のS6(NO)又はS11(NO))が設けられ、
前記第1の条件が成立した場合には、当該第1の条件が無くなれば、前記演算処理手段は、前記遊技処理手段を実行するが、前記第2の条件が成立した場合には、前記演算処理手段は、前記遊技処理手段を実行することなく、前記第2の条件に応じた特定の処理(例えば、後述の図64中のS13、S14)を実行し、
前記第2の条件の成立後に前記第1の条件が成立した場合、前記演算処理手段は、前記第1の条件に従って所定の処理(例えば、後述の図64中の設定変更確認処理(S15))を実行することで、前記第2の条件に応じた前記特定の処理を実行することなく、前記遊技処理手段を実行し、
前記所定の処理は、前記リセット割込手段及び前記遊技処理手段で実行される処理であり、前記リセット割込手段で前記所定の処理を実行する場合には、前記第2記憶手段の所定のアドレス範囲を初期化する初期化処理(例えば、後述の図68中のS56)を実行して終了するが、前記遊技処理手段で前記所定の処理を実行する場合(例えば、後述の図83中のS233)には、前記初期化処理を実行することなく終了し、
前記割込処理手段は、2バイトのソフトタイマーのタイマー値の計数処理を行うソフトタイマー更新手段(例えば、後述のタイマー更新処理)を有し、
前記ソフトタイマー更新手段は、更新命令、下限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令(例えば、後述の「DCPWLD」命令)を実行することにより、現在の前記ソフトタイマーのタイマー値と前記タイマー値の下限値とを比較するとともに、現在の前記ソフトタイマーのタイマー値が前記下限値より大きければ、前記ソフトタイマーのタイマー値を減算更新し、現在の前記ソフトタイマーのタイマー値が前記下限値以下であれば、前記ソフトタイマーのタイマー値を前記下限値に保持し、
前記第1の条件が成立せずに前記第2の条件が成立した場合には、前記ソフトタイマー更新手段が実行されることがない
ことを特徴とする遊技機。
A calculation processing means (for example, a main CPU 101 described later) for performing calculation processing for controlling game operations;
A first storage means (e.g., a main ROM 102 described later) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
a second storage means (e.g., a main RAM 103 described later) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means
A game processing means (e.g., a main flow described later) that repeatedly executes processing at a unit game cycle and performs processing based on the progress of the game according to the progress of the game;
An interrupt processing means (e.g., an interrupt processing unit described later) that executes processing based on an interrupt signal generated at a constant interval;
A reset interrupt means (for example, a power-on (reset interrupt) processing described later) that performs a preparatory process for executing the game processing means and the interrupt processing means based on a reset interrupt that occurs when the power is turned on;
The arithmetic processing means is capable of executing the game processing means immediately after execution of the reset interrupt means,
As a condition for not executing the game processing means immediately after the execution of the reset interrupt means, a first condition (e.g., S10 (YES) in FIG. 64 described later) and a second condition (e.g., S6 (NO) or S11 (NO) in FIG. 64 described later) are provided,
When the first condition is established, if the first condition is no longer present, the arithmetic processing means executes the game processing means. However, when the second condition is established, the arithmetic processing means executes a specific process (for example, S13, S14 in FIG. 64 described later) corresponding to the second condition without executing the game processing means.
When the first condition is satisfied after the second condition is satisfied, the arithmetic processing means executes a predetermined process (for example, a setting change confirmation process (S15) in FIG. 64 described later) in accordance with the first condition, thereby executing the game processing means without executing the specific process corresponding to the second condition;
The predetermined process is a process executed by the reset interrupt means and the game processing means. When the predetermined process is executed by the reset interrupt means, an initialization process (e.g., S56 in FIG. 68 described later) for initializing a predetermined address range of the second storage means is executed and the process is terminated. However, when the predetermined process is executed by the game processing means (e.g., S233 in FIG. 83 described later), the process is terminated without executing the initialization process.
The interrupt processing means has a soft timer update means (for example, a timer update process described later) for performing a counting process of a timer value of a 2-byte soft timer,
The soft-timer update means executes a predetermined update command (e.g., a "DCPWLD" command described later) that can execute an update command, a lower limit judgment command, and a decision branch command in a single command, thereby comparing the current timer value of the soft-timer with a lower limit value of the timer value, and if the current timer value of the soft-timer is greater than the lower limit value, subtracts and updates the timer value of the soft-timer, and if the current timer value of the soft-timer is equal to or less than the lower limit value, holds the timer value of the soft-timer at the lower limit value;
When the first condition is not satisfied and the second condition is satisfied, the soft timer update means is not executed.

上記構成の本発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 The gaming machine of the present invention configured as described above can reduce the capacity of the processing programs and tables managed by the main control circuit, increase the free space in the ROM of the main control circuit, and use the increased free space in the ROM to improve playability.

本発明の第1実施形態における遊技機の機能フローを説明するための図である。1 is a diagram for explaining a functional flow of a gaming machine in a first embodiment of the present invention. FIG. 本発明の第1実施形態における遊技機の外観構造を示す斜視図である。1 is a perspective view showing the external structure of a gaming machine according to a first embodiment of the present invention; 本発明の第1実施形態における遊技機の内部構造を示す図である。1 is a diagram showing the internal structure of a gaming machine according to a first embodiment of the present invention; 本発明の第1実施形態における遊技機の内部構造を示す図である。1 is a diagram showing the internal structure of a gaming machine according to a first embodiment of the present invention; 本発明の第1実施形態のサブ表示装置に表示される各種表示画面の概略構成を示す図である。3A to 3C are diagrams showing schematic configurations of various display screens displayed on the sub-display device of the first embodiment of the present invention. 本発明の第1実施形態におけるサブ表示装置の表示画面の遷移例を示す図である。5A to 5C are diagrams showing an example of transition of a display screen of a sub-display device in the first embodiment of the present invention. 本発明の第1実施形態の遊技機が備える回路の全体構成を示すブロック図である。1 is a block diagram showing the overall configuration of a circuit provided in a gaming machine according to a first embodiment of the present invention; 本発明の第1実施形態における主制御回路の内部構成を示すブロック図である。2 is a block diagram showing an internal configuration of a main control circuit in the first embodiment of the present invention. FIG. 本発明の第1実施形態におけるマイクロプロセッサの内部構成を示すブロック図である。1 is a block diagram showing an internal configuration of a microprocessor according to a first embodiment of the present invention; 本発明の第1実施形態における副制御回路の内部構成を示すブロック図である。2 is a block diagram showing an internal configuration of a sub-control circuit according to the first embodiment of the present invention; FIG. 本発明の第1実施形態におけるメインCPUが有する各種レジスタの構成図である。3 is a configuration diagram of various registers included in a main CPU in the first embodiment of the present invention. FIG. 本発明の第1実施形態における主制御回路のメモリマップを示す図である。FIG. 4 is a diagram showing a memory map of a main control circuit in the first embodiment of the present invention. 本発明の第1実施形態におけるパチスロのボーナス状態及び非ボーナス状態間における遊技状態の遷移フローを示す図である。A diagram showing the transition flow of the gaming state between the bonus state and the non-bonus state of a pachislot in the first embodiment of the present invention. 本発明の第1実施形態におけるパチスロのART遊技状態、非ART遊技状態及びボーナス状態間における遊技状態の遷移フローを示す図である。A diagram showing the transition flow of game states between an ART game state, a non-ART game state, and a bonus state of a pachislot in the first embodiment of the present invention. 本発明の第1実施形態における図柄配置テーブルの一例を示す図である。FIG. 4 is a diagram showing an example of a symbol arrangement table in the first embodiment of the present invention. 本発明の第1実施形態における内部抽籤テーブルの一例を示す図である。A figure showing an example of an internal lottery table in the first embodiment of the present invention. 本発明の第1実施形態における内部抽籤テーブルの一例を示す図である。A figure showing an example of an internal lottery table in the first embodiment of the present invention. 本発明の第1実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 11 is a diagram showing an example of a symbol combination determination table in the first embodiment of the present invention. 本発明の第1実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 11 is a diagram showing an example of a symbol combination determination table in the first embodiment of the present invention. 本発明の第1実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 11 is a diagram showing an example of a symbol combination determination table in the first embodiment of the present invention. 本発明の第1実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 11 is a diagram showing an example of a symbol combination determination table in the first embodiment of the present invention. 本発明の第1実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 11 is a diagram showing an example of a symbol combination determination table in the first embodiment of the present invention. 本発明の第1実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 11 is a diagram showing an example of a symbol combination determination table in the first embodiment of the present invention. 本発明の第1実施形態における内部当籤役と停止図柄組合せとの対応関係を示す図である。FIG. 11 is a diagram showing the correspondence between internal winning combinations and stopping symbol combinations in the first embodiment of the present invention. 本発明の第1実施形態における内部当籤役と停止図柄組合せとの対応関係を示す図である。FIG. 11 is a diagram showing the correspondence between internal winning combinations and stopping symbol combinations in the first embodiment of the present invention. 本発明の第1実施形態におけるリール停止初期設定テーブルの一例を示す図である。FIG. 11 is a diagram showing an example of a reel stop initial setting table in the first embodiment of the present invention. 本発明の第1実施形態における引込優先順位テーブルの一例を示す図である。FIG. 4 is a diagram showing an example of an attraction priority table in the first embodiment of the present invention. 本発明の第1実施形態における当り要求フラグ格納領域、入賞作動フラグ格納領域の構成(その1)を示す図である。A diagram showing the configuration (part 1) of the win request flag storage area and the win activation flag storage area in the first embodiment of the present invention. 本発明の第1実施形態における当り要求フラグ格納領域、入賞作動フラグ格納領域の構成(その2)を示す図である。A diagram showing the configuration (part 2) of the win request flag storage area and the win activation flag storage area in the first embodiment of the present invention. 本発明の第1実施形態における当り要求フラグ格納領域、入賞作動フラグ格納領域の(その3)を示す図である。A diagram showing (part 3) the win request flag storage area and the win activation flag storage area in the first embodiment of the present invention. 本発明の第1実施形態における持越役格納領域の構成を示す図である。A diagram showing the configuration of a carryover role storage area in the first embodiment of the present invention. 本発明の第1実施形態における遊技状態フラグ格納領域の構成を示す図である。1 is a diagram showing the configuration of a game status flag storage area in the first embodiment of the present invention. FIG. 本発明の第1実施形態における作動ストップボタン格納領域の構成を示す図である。11 is a diagram showing the configuration of an operation stop button storage area in the first embodiment of the present invention. FIG. 本発明の第1実施形態における押下順序格納領域の構成を示す図である。11 is a diagram showing a configuration of a press order storage area in the first embodiment of the present invention. FIG. 本発明の第1実施形態における図柄コード格納領域の構成を示す図である。1 is a diagram showing the configuration of a pattern code storage area in the first embodiment of the present invention; FIG. 本発明の第1実施形態における内部当籤役とサブフラグとの対応表(その1)を示す図である。FIG. 11 is a diagram showing a correspondence table (part 1) between internal wins and sub-flags in the first embodiment of the present invention. 本発明の第1実施形態における内部当籤役とサブフラグとの対応表(その2)を示す図である。FIG. 13 is a diagram showing a correspondence table (part 2) between internal wins and sub-flags in the first embodiment of the present invention. 本発明の第1実施形態の遊技機において、サブフラグEX「3連チリリプ」又は「リーチ目リプ」が当籤した際の報知動作を説明するための図である。FIG. 13 is a diagram for explaining the notification operation when the sub-flag EX “triple chili lip” or “reach eye lip” is drawn in the gaming machine according to the first embodiment of the present invention. 本発明の第1実施形態における一般遊技状態中の遊技の流れを説明するための図である。FIG. 13 is a diagram for explaining the flow of a game in a general gaming state in the first embodiment of the present invention. 本発明の第1実施形態における通常中高確率抽籤テーブルの一例を示す図である。A figure showing an example of a normal medium to high probability lottery table in the first embodiment of the present invention. 本発明の第1実施形態におけるCZ抽籤テーブルの一例を示す図である。A figure showing an example of a CZ lottery table in the first embodiment of the present invention. 本発明の第1実施形態におけるCZ1中モードアップ抽籤テーブルの一例を示す図である。A figure showing an example of a mode up lottery table during CZ1 in the first embodiment of the present invention. 本発明の第1実施形態におけるCZ2中ポイント抽籤テーブルの一例を示す図である。A figure showing an example of a point lottery table during CZ2 in the first embodiment of the present invention. 本発明の第1実施形態におけるCZ中ART抽籤テーブル(CZ1,CZ2用)の一例を示す図である。A figure showing an example of an ART lottery table during CZ (for CZ1, CZ2) in the first embodiment of the present invention. 本発明の第1実施形態におけるCZ中ART抽籤テーブル(CZ3用)の一例を示す図である。A figure showing an example of an ART lottery table during CZ (for CZ3) in the first embodiment of the present invention. 本発明の第1実施形態における通常ART中の遊技の流れを説明するための図である。A diagram for explaining the flow of play during normal ART in the first embodiment of the present invention. 本発明の第1実施形態におけるART中フラグ変換抽籤テーブルの一例を示す図である。A figure showing an example of a flag conversion lottery table during ART in the first embodiment of the present invention. 本発明の第1実施形態におけるARTレベル決定テーブルの一例を示す図である。A figure showing an example of an ART level determination table in the first embodiment of the present invention. 本発明の第1実施形態における通常ART中高確率抽籤テーブルの一例を示す図である。A figure showing an example of a high probability lottery table during normal ART in the first embodiment of the present invention. 本発明の第1実施形態におけるART中CT抽籤テーブルの一例を示す図である。A figure showing an example of a CT lottery table during ART in the first embodiment of the present invention. 本発明の第1実施形態における通常ART中上乗せ抽籤テーブルの一例を示す図である。A figure showing an example of an additional lottery table during normal ART in the first embodiment of the present invention. 本発明の第1実施形態におけるCT状態中の遊技の流れを説明するための図である。11 is a diagram for explaining the flow of a game during a CT state in the first embodiment of the present invention. FIG. 本発明の第1実施形態におけるCT中テーブル抽籤テーブルの一例を示す図である。A figure showing an example of a table lottery table during CT in the first embodiment of the present invention. 本発明の第1実施形態におけるCT中フラグ変換抽籤テーブルの一例を示す図である。A figure showing an example of a CT flag conversion lottery table in the first embodiment of the present invention. 本発明の第1実施形態におけるCT中上乗せ抽籤テーブルの一例を示す図である。A figure showing an example of a CT add-on lottery table in the first embodiment of the present invention. 本発明の第1実施形態におけるCT中セット数上乗せ抽籤テーブルの一例を示す図である。A figure showing an example of a lottery table for adding the number of sets during CT in the first embodiment of the present invention. 本発明の第1実施形態におけるボーナス状態中の遊技の流れを説明するための図である。A diagram for explaining the flow of play during a bonus state in the first embodiment of the present invention. 本発明の第1実施形態におけるボーナス種別抽籤テーブルの一例を示す図である。A figure showing an example of a bonus type lottery table in the first embodiment of the present invention. 本発明の第1実施形態におけるボーナス中ARTゲーム数上乗せ抽籤テーブルの一例を示す図である。A figure showing an example of a lottery table for adding ART games during a bonus in the first embodiment of the present invention. 本発明の第1実施形態におけるボーナス終了時CT抽籤テーブルの一例を示す図である。A figure showing an example of a bonus end CT lottery table in the first embodiment of the present invention. 本発明の第1実施形態における一般遊技状態中の遊技(その他)の流れを説明するための図である。FIG. 13 is a diagram for explaining the flow of a game (other) during a general gaming state in the first embodiment of the present invention. 本発明の第1実施形態における非ART中フラグ変換抽籤テーブルの一例を示す図である。A figure showing an example of a non-ART flag conversion lottery table in the first embodiment of the present invention. 本発明の第1実施形態におけるメイン側ナビデータとサブ側ナビデータとの対応関係を示す図である。4 is a diagram showing the correspondence relationship between main-side navigation data and sub-side navigation data in the first embodiment of the present invention. FIG. 本発明の第1実施形態における遊技機の主制御回路により実行される電源投入(リセット割込み)時処理の例を示すフローチャートである。5 is a flowchart showing an example of processing executed by a main control circuit of the gaming machine in the first embodiment of the present invention when power is turned on (reset interrupt). 本発明の第1実施形態における電源投入時処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。5 is a diagram showing an example of a source program for executing various processes in a flowchart of a power-on process in the first embodiment of the present invention. FIG. 本発明の第1実施形態における遊技復帰処理の例を示すフローチャートである。11 is a flowchart showing an example of a game return process in the first embodiment of the present invention. 本発明の第1実施形態における遊技復帰処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。A figure showing an example of a source program for executing various processes in a flowchart of the game return processing in the first embodiment of the present invention. 本発明の第1実施形態における設定変更確認処理の例を示すフローチャートである。10 is a flowchart illustrating an example of a setting change confirmation process in the first embodiment of the present invention. 本発明の第1実施形態における設定変更確認処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 11 is a diagram showing an example of a source program for executing various processes in a flowchart of a setting change confirmation process in the first embodiment of the present invention. 本発明の第1実施形態における設定変更コマンド生成格納処理の例を示すフローチャートである。10 is a flowchart illustrating an example of a setting change command generating and storing process in the first embodiment of the present invention. 本発明の第1実施形態における設定変更コマンド生成格納処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 11 is a diagram showing an example of a source program for executing various processes in a flowchart of a setting change command generating and storing process in the first embodiment of the present invention. 本発明の第1実施形態における通信データ格納処理の例を示すフローチャートである。10 is a flowchart illustrating an example of a communication data storage process in the first embodiment of the present invention. 本発明の第1実施形態における通信データ格納処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 11 is a diagram showing an example of a source program for executing various processes in the flowchart of the communication data storage process in the first embodiment of the present invention. 本発明の第1実施形態における通信データポインタ更新処理の例を示すフローチャートである。10 is a flowchart illustrating an example of a communication data pointer update process in the first embodiment of the present invention. 本発明の第1実施形態における通信データポインタ更新処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 11 is a diagram showing an example of a source program for executing various processes in a flowchart of a communication data pointer update process in the first embodiment of the present invention. 本発明の第1実施形態における電断時(外部)処理の例を示すフローチャートである。5 is a flowchart showing an example of a power interruption (external) process in the first embodiment of the present invention. 本発明の第1実施形態におけるチェックサム生成処理(規定外)の例を示すフローチャートである。11 is a flowchart illustrating an example of a checksum generation process (non-standard) in the first embodiment of the present invention. 本発明の第1実施形態におけるチェックサム生成処理のフローチャート中の各種処理を実行するためのソースプログラムの一例、並びに、チェックサム生成処理で実行されるスタックポインタの更新動作及びレジスタへのデータの読み出し動作の様子を示す図である。FIG. 11 is a diagram showing an example of a source program for executing various processes in the flowchart of the checksum generation process in the first embodiment of the present invention, as well as the update operation of a stack pointer and the read operation of data to a register executed in the checksum generation process. 本発明の第1実施形態におけるサムチェック処理(規定外)の例を示すフローチャートである。11 is a flowchart illustrating an example of a sum check process (non-standard) in the first embodiment of the present invention. 本発明の第1実施形態におけるサムチェック処理(規定外)の例を示すフローチャートである。11 is a flowchart illustrating an example of a sum check process (non-standard) in the first embodiment of the present invention. 本発明の第1実施形態におけるサムチェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 11 is a diagram showing an example of a source program for executing various processes in a flowchart of a sum check process in the first embodiment of the present invention. 本発明の第1実施形態における遊技機の主制御回路により実行されるメイン処理(主要動作処理)の例を示すフローチャートである。4 is a flowchart showing an example of main processing (main operation processing) executed by a main control circuit of the gaming machine in the first embodiment of the present invention. 本発明の第1実施形態におけるメダル受付・スタートチェック処理の例を示すフローチャートである。13 is a flowchart showing an example of medal acceptance/start check processing in the first embodiment of the present invention. 本発明の第1実施形態におけるメダル受付・スタートチェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。A figure showing an example of a source program for executing various processes in the flowchart of the medal acceptance/start check processing in the first embodiment of the present invention. 本発明の第1実施形態におけるメダル投入処理の例を示すフローチャートである。11 is a flowchart showing an example of a medal insertion process in the first embodiment of the present invention. 本発明の第1実施形態におけるメダル投入処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。A figure showing an example of a source program for executing various processes in the flowchart of the medal insertion process in the first embodiment of the present invention. 本発明の第1実施形態におけるメダル投入チェック処理の例を示すフローチャートである。11 is a flowchart showing an example of a medal insertion check process in the first embodiment of the present invention. 本発明の第1実施形態におけるメダル投入チェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。A figure showing an example of a source program for executing various processes in the flowchart of the medal insertion check process in the first embodiment of the present invention. 本発明の第1実施形態におけるエラー処理の例を示すフローチャートである。6 is a flowchart illustrating an example of an error process in the first embodiment of the present invention. 本発明の第1実施形態におけるエラー処理のソースプログラム上で、実際に参照されるエラーテーブルの構成の一例を示す図である。11 is a diagram showing an example of the configuration of an error table actually referenced on a source program for error processing in the first embodiment of the present invention; FIG. 本発明の第1実施形態における乱数取得処理の例を示すフローチャートである。11 is a flowchart illustrating an example of a random number acquisition process in the first embodiment of the present invention. 本発明の第1実施形態における内部抽籤処理の例を示すフローチャートである。13 is a flowchart showing an example of an internal lottery process in the first embodiment of the present invention. 本発明の第1実施形態における内部抽籤処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。A figure showing an example of a source program for executing various processes in the flowchart of the internal lottery processing in the first embodiment of the present invention. 本発明の第1実施形態における内部抽籤処理のソースプログラム上で、実際に参照される内部抽籤テーブル(一般遊技用)の構成の一例を示す図である。A figure showing an example of the configuration of an internal lottery table (for general play) actually referenced in the source program of the internal lottery processing in the first embodiment of the present invention. 本発明の第1実施形態における内部抽籤処理のソースプログラム上で、実際に参照されるRT状態別抽籤値選択テーブルの構成の一例を示す図である。A figure showing an example of the configuration of a lottery value selection table by RT state that is actually referenced in the source program of the internal lottery processing in the first embodiment of the present invention. 本発明の第1実施形態における内部抽籤処理のソースプログラム上で、実際に参照される、内部抽籤値テーブル選択テーブル、1バイト内部抽籤値テーブル、2バイト内部抽籤値テーブル、1バイト設定別内部抽籤値テーブル及び2バイト設定別内部抽籤値テーブルの構成の一例を示す図である。This figure shows an example of the configuration of the internal lottery value table selection table, 1-byte internal lottery value table, 2-byte internal lottery value table, 1-byte setting internal lottery value table, and 2-byte setting internal lottery value table, which are actually referenced on the source program of the internal lottery processing in the first embodiment of the present invention. 本発明の第1実施形態における図柄設定処理の例を示すフローチャートである。11 is a flowchart showing an example of a design setting process in the first embodiment of the present invention. 本発明の第1実施形態における特賞(ボーナス)当籤番号及び小役当籤番号と、内部当籤役との対応を示す図である。FIG. 11 is a diagram showing the correspondence between the special prize (bonus) winning number and the small prize winning number and the internal winning role in the first embodiment of the present invention. 本発明の第1実施形態における図柄設定処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram showing an example of a source program for executing various processes in a flowchart of the symbol setting process in the first embodiment of the present invention. 本発明の第1実施形態における図柄設定処理のソースプログラム上で、実際に参照される当り要求フラグテーブルの構成の一例を示す図である。A figure showing an example of the configuration of a winning request flag table actually referenced in the source program of the pattern setting process in the first embodiment of the present invention. 本発明の第1実施形態における圧縮データ格納処理の例を示すフローチャートである。10 is a flowchart illustrating an example of a compressed data storage process in the first embodiment of the present invention. 本発明の第1実施形態における第2インターフェースボード制御処理(規定外)の例を示すフローチャートである。11 is a flowchart showing an example of a second interface board control process (non-standard) in the first embodiment of the present invention. 本発明の第1実施形態における第2インターフェースボード出力処理の例を示すフローチャートである。11 is a flowchart illustrating an example of a second interface board output process in the first embodiment of the present invention. 本発明の第1実施形態における状態別制御処理の例を示すフローチャートである。5 is a flowchart showing an example of a state-based control process in the first embodiment of the present invention. 本発明の第1実施形態におけるサブフラグ変換処理の例を示すフローチャートである。11 is a flowchart illustrating an example of a sub-flag conversion process according to the first embodiment of the present invention. 本発明の第1実施形態におけるサブフラグ変換処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。10A to 10C are diagrams showing an example of a source program for executing various processes in a flowchart of a subflag conversion process in the first embodiment of the present invention. 本発明の第1実施形態におけるサブフラグ変換処理のソースプログラム上で、実際に参照されるサブフラグ変換テーブルの構成の一例を示す図である。11 is a diagram showing an example of the configuration of a subflag conversion table actually referred to on a source program of a subflag conversion process in the first embodiment of the present invention; FIG. 本発明の第1実施形態におけるナビセット処理の例を示すフローチャートである。10 is a flowchart illustrating an example of a NaviSet process in the first embodiment of the present invention. 本発明の第1実施形態におけるナビセット処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。5 is a diagram showing an example of a source program for executing various processes in a flowchart of the NaviSet process in the first embodiment of the present invention. FIG. 本発明の第1実施形態におけるナビセット処理のソースプログラム上で、実際に参照されるナビデータテーブルの構成の一例を示す図である。5 is a diagram showing an example of the configuration of a navigation data table actually referenced on a source program of a navigation set process in the first embodiment of the present invention; FIG. 本発明の第1実施形態におけるフラグ変換処理の例を示すフローチャートである。10 is a flowchart illustrating an example of a flag conversion process in the first embodiment of the present invention. 本発明の第1実施形態における通常中スタート時処理の例を示すフローチャートである。11 is a flowchart showing an example of a start-time process during normal operation in the first embodiment of the present invention. 本発明の第1実施形態におけるCZ中スタート時処理の例を示すフローチャートである。13 is a flowchart showing an example of a start-time process during a CZ in the first embodiment of the present invention. 本発明の第1実施形態におけるCZ1(CZ2)中処理の例を示すフローチャートである。13 is a flowchart showing an example of processing during CZ1 (CZ2) in the first embodiment of the present invention. 本発明の第1実施形態におけるCZ1(CZ2)中処理の例を示すフローチャートである。13 is a flowchart showing an example of processing during CZ1 (CZ2) in the first embodiment of the present invention. 本発明の第1実施形態におけるCZ3中処理の例を示すフローチャートである。13 is a flowchart showing an example of processing in CZ3 in the first embodiment of the present invention. 本発明の第1実施形態における通常ART中スタート時処理の例を示すフローチャートである。A flowchart showing an example of start-time processing during normal ART in the first embodiment of the present invention. 本発明の第1実施形態におけるCT中スタート時処理の例を示すフローチャートである。11 is a flowchart showing an example of a process at the start of CT in the first embodiment of the present invention. 本発明の第1実施形態におけるCT中CT抽籤処理の例を示すフローチャートである。13 is a flowchart showing an example of a CT lottery process during a CT in the first embodiment of the present invention. 本発明の第1実施形態におけるテーブルデータ取得処理の例を示すフローチャートである。10 is a flowchart illustrating an example of a table data acquisition process according to the first embodiment of the present invention. 本発明の第1実施形態におけるテーブルデータ取得処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。5 is a diagram showing an example of a source program for executing various processes in a flowchart of a table data acquisition process in the first embodiment of the present invention. FIG. 本発明の第1実施形態におけるテーブルデータ取得処理のソースプログラム上で、実際に参照されるCT中CT抽籤テーブルの構成の一例を示す図である。A figure showing an example of the configuration of a CT lottery table during a CT that is actually referenced in the source program of the table data acquisition process in the first embodiment of the present invention. 本発明の第1実施形態における1バイト抽籤処理の例を示すフローチャートである。13 is a flowchart showing an example of a 1 byte lottery process in the first embodiment of the present invention. 本発明の第1実施形態における1バイト抽籤処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。A figure showing an example of a source program for executing various processes in the flowchart of the 1 byte lottery processing in the first embodiment of the present invention. 本発明の第1実施形態におけるBB中スタート時処理の例を示すフローチャートである。11 is a flowchart showing an example of a process at the start of BB in the first embodiment of the present invention. 本発明の第1実施形態における引込優先順位格納処理の例を示すフローチャートである。10 is a flowchart illustrating an example of an attraction priority order storage process in the first embodiment of the present invention. 本発明の第1実施形態における引込優先順位格納処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 11 is a diagram showing an example of a source program for executing various processes in a flowchart of a draw-in priority order storage process in the first embodiment of the present invention. 本発明の第1実施形態における図柄コード取得処理の例を示すフローチャートである。11 is a flowchart showing an example of a pattern code acquisition process in the first embodiment of the present invention. 本発明の第1実施形態における図柄コード取得処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。A figure showing an example of a source program for executing various processes in a flowchart of the pattern code acquisition process in the first embodiment of the present invention. 本発明の第1実施形態における図柄コード取得処理のソースプログラム上で、実際に参照される第1回胴(左リール)図柄配置テーブル、及び、第1回胴図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。This figure shows an example of the configuration of the first drum (left reel) pattern arrangement table actually referenced in the source program of the pattern code acquisition process in the first embodiment of the present invention, and the pattern-corresponding winning operation table referenced when the first drum pattern arrangement table is set. 本発明の第1実施形態における図柄コード取得処理のソースプログラム上で、実際に参照される第2回胴(中リール)図柄配置テーブル、及び、第2回胴図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。This figure shows an example of the configuration of the second drum (middle reel) pattern arrangement table actually referenced in the source program of the pattern code acquisition process in the first embodiment of the present invention, and the pattern-corresponding winning operation table referenced when the second drum pattern arrangement table is set. 本発明の第1実施形態における図柄コード取得処理のソースプログラム上で、実際に参照される第3回胴(右リール)図柄配置テーブル、及び、第3回胴図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。This figure shows an example of the configuration of the third drum (right reel) pattern arrangement table actually referenced in the source program of the pattern code acquisition process in the first embodiment of the present invention, and the pattern-corresponding winning operation table referenced when the third drum pattern arrangement table is set. 本発明の第1実施形態における論理積演算処理の例を示すフローチャートである。10 is a flowchart illustrating an example of a logical AND operation process in the first embodiment of the present invention. 本発明の第1実施形態における引込優先順位取得処理の例を示すフローチャートである。10 is a flowchart illustrating an example of a attraction priority acquisition process in the first embodiment of the present invention. 本発明の第1実施形態における引込優先順位取得処理の例を示すフローチャートである。10 is a flowchart illustrating an example of a attraction priority acquisition process in the first embodiment of the present invention. 本発明の第1実施形態における引込優先順位取得処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 11 is a diagram showing an example of a source program for executing various processes in a flowchart of a attraction priority acquisition process in the first embodiment of the present invention. 本発明の第1実施形態における引込優先順位取得処理のソースプログラム上で、実際に参照される引込優先順位テーブルの構成の一例を示す図である。1 is a diagram showing an example of the configuration of an attraction priority table actually referred to on a source program of an attraction priority acquisition process in the first embodiment of the present invention; FIG. 本発明の第1実施形態におけるリール停止制御処理の例を示すフローチャートである。11 is a flowchart showing an example of a reel stop control process in the first embodiment of the present invention. 本発明の第1実施形態におけるリール停止制御処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。A figure showing an example of a source program for executing various processes in a flowchart of the reel stop control process in the first embodiment of the present invention. 本発明の第1実施形態におけるリール停止制御処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。A figure showing an example of a source program for executing various processes in a flowchart of the reel stop control process in the first embodiment of the present invention. 本発明の第1実施形態におけるリール停止可能信号OFF処理(規定外)の例を示すフローチャートである。11 is a flowchart showing an example of a reel stop enable signal OFF process (non-regular) in the first embodiment of the present invention. 本発明の第1実施形態におけるリール停止可能信号ON処理(規定外)の例を示すフローチャートである。13 is a flowchart showing an example of reel stop enable signal ON processing (non-regular) in the first embodiment of the present invention. 本発明の第1実施形態における規定外ポート出力処理の例を示すフローチャートである。11 is a flowchart illustrating an example of a non-standard port output process in the first embodiment of the present invention. 本発明の第1実施形態における規定外ポート出力処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。11 is a diagram showing an example of a source program for executing various processes in a flowchart of a non-standard port output process in the first embodiment of the present invention. FIG. 本発明の第1実施形態における入賞検索処理の例を示すフローチャートである。13 is a flowchart showing an example of a winning search process in the first embodiment of the present invention. 本発明の第1実施形態における入賞検索処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。A figure showing an example of a source program for executing various processes in the flowchart of the winning search process in the first embodiment of the present invention. 本発明の第1実施形態における入賞検索処理のソースプログラム上で、実際に参照される払出枚数データテーブルの構成の一例を示す図である。A figure showing an example of the configuration of a payout number data table actually referenced in the source program of the winning search processing in the first embodiment of the present invention. 本発明の第1実施形態におけるイリーガルヒットチェック処理の例を示すフローチャートである。13 is a flowchart illustrating an example of an illegal hit check process in the first embodiment of the present invention. 本発明の第1実施形態におけるイリーガルヒットチェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 11 is a diagram showing an example of a source program for executing various processes in a flowchart of the illegal hit check process in the first embodiment of the present invention. 本発明の第1実施形態における入賞チェック・メダル払出処理の例を示すフローチャートである。13 is a flowchart showing an example of a winning check/medal payout process in the first embodiment of the present invention. 本発明の第1実施形態における入賞チェック・メダル払出処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。A figure showing an example of a source program for executing various processes in the flowchart of the winning check/medal payout processing in the first embodiment of the present invention. 本発明の第1実施形態におけるメダル払出枚数チェック処理の例を示すフローチャートである。11 is a flowchart showing an example of a medal payout number check process in the first embodiment of the present invention. 本発明の第1実施形態におけるメダル払出枚数チェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。A figure showing an example of a source program for executing various processes in the flowchart of the medal payout number check process in the first embodiment of the present invention. 本発明の第1実施形態におけるBBチェック処理の例を示すフローチャートである。10 is a flowchart illustrating an example of a BB check process in the first embodiment of the present invention. 本発明の第1実施形態におけるRTチェック処理の例を示すフローチャートである。11 is a flowchart illustrating an example of an RT check process in the first embodiment of the present invention. 本発明の第1実施形態におけるRTチェック処理の例を示すフローチャートである。11 is a flowchart illustrating an example of an RT check process in the first embodiment of the present invention. 本発明の第1実施形態におけるCZ・ART終了時処理の例を示すフローチャートである。13 is a flowchart showing an example of CZ/ART end processing in the first embodiment of the present invention. 本発明の第1実施形態における遊技機の主制御回路により実行される割込処理の例を示すフローチャートである。5 is a flowchart showing an example of an interrupt process executed by a main control circuit of the gaming machine according to the first embodiment of the present invention. 本発明の第1実施形態における7セグLED駆動処理の例を示すフローチャートである。5 is a flowchart showing an example of a 7-segment LED driving process in the first embodiment of the present invention. 本発明の第1実施形態における7セグLED駆動処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。5 is a diagram showing an example of a source program for executing various processes in a flowchart of a 7-segment LED drive process in the first embodiment of the present invention. FIG. 本発明の第1実施形態における7セグ表示データ生成処理の例を示すフローチャートである。5 is a flowchart illustrating an example of a 7-segment display data generation process according to the first embodiment of the present invention. 本発明の第1実施形態における7セグ表示データ生成処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 11 is a diagram showing an example of a source program for executing various processes in a flowchart of a 7-segment display data generation process in the first embodiment of the present invention. 本発明の第1実施形態における7セグ表示データ生成処理のソースプログラム上で、実際に参照される7セグカソードテーブルの構成の一例を示す図である。11 is a diagram showing an example of the configuration of a 7-segment cathode table actually referenced on a source program of a 7-segment display data generation process in the first embodiment of the present invention; FIG. 本発明の第1実施形態におけるタイマー更新処理の例を示すフローチャートである。11 is a flowchart illustrating an example of a timer update process in the first embodiment of the present invention. 本発明の第1実施形態におけるタイマー更新処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 11 is a diagram showing an example of a source program for executing various processes in a flowchart of a timer update process in the first embodiment of the present invention. 本発明の第1実施形態における試射試験信号制御処理(規定外)の例を示すフローチャートである。1 is a flowchart showing an example of a test firing signal control process (non-standard) in the first embodiment of the present invention. 本発明の第1実施形態における回胴制動信号生成処理の例を示すフローチャートである。4 is a flowchart showing an example of a reel braking signal generation process in the first embodiment of the present invention. 本発明の第1実施形態における特賞信号制御処理の例を示すフローチャートである。11 is a flowchart showing an example of a prize signal control process in the first embodiment of the present invention. 本発明の第1実施形態における条件装置信号制御処理の例を示すフローチャートである。5 is a flowchart showing an example of a condition device signal control process in the first embodiment of the present invention. 本発明の第1実施形態における条件装置信号制御処理の例を示すフローチャートである。5 is a flowchart showing an example of a condition device signal control process in the first embodiment of the present invention. 本発明の第1実施形態における遊技機の副制御回路により実行されるサブ側ナビ制御処理の例を示すフローチャートである。5 is a flowchart showing an example of a sub-side navigation control process executed by a sub-control circuit of the gaming machine in the first embodiment of the present invention. 本発明の第1実施形態における遊技者登録処理の例を示すフローチャートである。13 is a flowchart showing an example of a player registration process in the first embodiment of the present invention. 本発明の第1実施形態における履歴管理処理の例を示すフローチャートである。5 is a flowchart illustrating an example of a history management process in the first embodiment of the present invention. 本発明の変形例1におけるCT前兆中の遊技の流れを示す図である。A diagram showing the flow of play during a CT premonition in variant example 1 of the present invention. 本発明の変形例2における内部当籤役と停止図柄組合せとの対応関係を示す図である。FIG. 13 is a diagram showing the correspondence between internal winning combinations and stopped symbol combinations in the second modified example of the present invention. 本発明の変形例3におけるメイン側ナビデータとサブ側ナビデータとの対応関係を示す図である。FIG. 13 is a diagram showing the correspondence relationship between main-side navigation data and sub-side navigation data in the third modified example of the present invention. 本発明の変形例5における押し順とロック状態との対応関係を示す図である。A diagram showing the correspondence between the pressing order and the lock state in variant example 5 of the present invention. 本発明の第2実施形態におけるパチスロのボーナス状態及び非ボーナス状態間における遊技状態の遷移フローを示す図である。A diagram showing the transition flow of the gaming state between the bonus state and the non-bonus state of a pachislot in the second embodiment of the present invention. 本発明の第2実施形態における図柄配置テーブルの一例を示す図である。FIG. 13 is a diagram showing an example of a symbol arrangement table in the second embodiment of the present invention. 本発明の第2実施形態における内部抽籤テーブルの一例を示す図である。A figure showing an example of an internal lottery table in the second embodiment of the present invention. 本発明の第2実施形態における内部抽籤テーブルの一例を示す図である。A figure showing an example of an internal lottery table in the second embodiment of the present invention. 本発明の第2実施形態における内部抽籤テーブルの一例を示す図である。A figure showing an example of an internal lottery table in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 13 is a diagram showing an example of a symbol combination determination table in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 13 is a diagram showing an example of a symbol combination determination table in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 13 is a diagram showing an example of a symbol combination determination table in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 13 is a diagram showing an example of a symbol combination determination table in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 13 is a diagram showing an example of a symbol combination determination table in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 13 is a diagram showing an example of a symbol combination determination table in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 13 is a diagram showing an example of a symbol combination determination table in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 13 is a diagram showing an example of a symbol combination determination table in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 13 is a diagram showing an example of a symbol combination determination table in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 13 is a diagram showing an example of a symbol combination determination table in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 13 is a diagram showing an example of a symbol combination determination table in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 13 is a diagram showing an example of a symbol combination determination table in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 13 is a diagram showing an example of a symbol combination determination table in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。FIG. 13 is a diagram showing an example of a symbol combination determination table in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せの内容の一例を示す図である。FIG. 13 is a diagram showing an example of the contents of a pattern combination in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せの内容の一例を示す図である。FIG. 13 is a diagram showing an example of the contents of a pattern combination in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せの内容の一例を示す図である。FIG. 13 is a diagram showing an example of the contents of a pattern combination in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せの内容の一例を示す図である。FIG. 13 is a diagram showing an example of the contents of a pattern combination in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せの内容の一例を示す図である。FIG. 13 is a diagram showing an example of the contents of a pattern combination in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せの内容の一例を示す図である。FIG. 13 is a diagram showing an example of the contents of a pattern combination in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せの内容の一例を示す図である。FIG. 13 is a diagram showing an example of the contents of a pattern combination in the second embodiment of the present invention. 本発明の第2実施形態における図柄組合せの内容の一例を示す図である。FIG. 13 is a diagram showing an example of the contents of a pattern combination in the second embodiment of the present invention. 本発明の第2実施形態における内部当籤役と停止図柄組合せとの対応関係を示す図である。FIG. 13 is a diagram showing the correspondence between internal winning combinations and stopping symbol combinations in the second embodiment of the present invention. 本発明の第2実施施形態におけるパチスロの報知を考慮した遊技状態の遷移フローを示す図である。A diagram showing the transition flow of the game state taking into account pachislot notifications in the second embodiment of the present invention. 本発明の第2実施施形態におけるパチスロの報知を考慮した遊技状態の遷移条件を示す図である。A diagram showing the transition conditions of the game state taking into account pachislot notifications in the second embodiment of the present invention. 本発明の第2実施施形態における内部当籤役と抽籤用フラグとの対応関係を示す図である。A diagram showing the correspondence between internal winning combinations and lottery flags in the second embodiment of the present invention. 本発明の第2実施施形態における通常状態中の遊技の流れを示す図である。FIG. 13 is a diagram showing the flow of a game during a normal state in the second embodiment of the present invention. 本発明の第2実施施形態におけるCZ中の遊技の流れを示す図である。A diagram showing the flow of play during a CZ in the second embodiment of the present invention. 本発明の第2実施施形態におけるCZ中の遊技の流れを示す図である。A diagram showing the flow of play during a CZ in the second embodiment of the present invention. 本発明の第2実施施形態におけるART状態中の遊技の流れを示す図である。A diagram showing the flow of play during the ART state in the second embodiment of the present invention. 本発明の第2実施施形態におけるART状態中の遊技の流れを示す図である。A diagram showing the flow of play during the ART state in the second embodiment of the present invention. 本発明の第2実施施形態におけるボーナス状態中の遊技の流れを示す図である。A diagram showing the flow of play during a bonus state in a second embodiment of the present invention. 本発明の第2実施形態におけるモード移行抽籤テーブルの一例を示す図である。A figure showing an example of a mode transition lottery table in the second embodiment of the present invention. 本発明の第2実施形態において、ソースプログラム上で実際に参照されるモード移行抽籤テーブルの構成の一例を示す図である。A figure showing an example of the configuration of a mode transition lottery table actually referenced in a source program in the second embodiment of the present invention. 本発明の第2実施形態における状態移行抽籤テーブルの一例を示す図である。A figure showing an example of a state transition lottery table in the second embodiment of the present invention. 本発明の第2実施形態における状態移行抽籤テーブルの一例を示す図である。A figure showing an example of a state transition lottery table in the second embodiment of the present invention. 本発明の第2実施形態における高確保証ゲーム数抽籤テーブルの一例を示す図である。A figure showing an example of a high guarantee game number lottery table in the second embodiment of the present invention. 本発明の第2実施形態におけるモード別CZ抽籤テーブルの一例を示す図である。A figure showing an example of a mode-specific CZ lottery table in the second embodiment of the present invention. 本発明の第2実施形態において、ソースプログラム上で実際に参照されるモード別CZ抽籤テーブルの構成の一例を示す図である。A figure showing an example of the configuration of a mode-specific CZ lottery table actually referenced in the source program in the second embodiment of the present invention. 本発明の第2実施形態におけるBB当籤時状態別CZ抽籤テーブルの一例を示す図である。A figure showing an example of a CZ lottery table by status when a BB is won in the second embodiment of the present invention. 本発明の第2実施形態における状態別CZ抽籤テーブルの一例を示す図である。A figure showing an example of a state-specific CZ lottery table in the second embodiment of the present invention. 本発明の第2実施形態におけるCZ前兆ゲーム数抽籤テーブルの一例を示す図である。A figure showing an example of a CZ premonition game number lottery table in the second embodiment of the present invention. 本発明の第2実施形態におけるBB当籤時ART抽籤テーブルの一例を示す図である。A figure showing an example of an ART lottery table when a BB is won in the second embodiment of the present invention. 本発明の第2実施形態における通常時ART抽籤テーブルの一例を示す図である。A figure showing an example of a normal time ART lottery table in the second embodiment of the present invention. 本発明の第2実施形態におけるART前兆ゲーム数抽籤テーブルの一例を示す図である。A figure showing an example of an ART premonition game number lottery table in the second embodiment of the present invention. 本発明の第2実施形態におけるCZ中ART抽籤テーブルの一例を示す図である。A figure showing an example of an ART lottery table during CZ in the second embodiment of the present invention. 本発明の第2実施形態におけるCZ中ART抽籤テーブルの一例を示す図である。A figure showing an example of an ART lottery table during CZ in the second embodiment of the present invention. 本発明の第2実施形態におけるART中ストック抽籤テーブルの一例を示す図である。A figure showing an example of a stock lottery table during ART in the second embodiment of the present invention. 本発明の第2実施形態におけるART中ストック抽籤テーブルの一例を示す図である。A figure showing an example of a stock lottery table during ART in the second embodiment of the present invention. 本発明の第2実施形態におけるART中ストック抽籤テーブルの一例を示す図である。A figure showing an example of a stock lottery table during ART in the second embodiment of the present invention. 本発明の第2実施形態におけるART中BB当籤時ストック抽籤テーブルの一例を示す図である。A figure showing an example of a stock lottery table when a BB is won during ART in the second embodiment of the present invention. 本発明の第2実施形態におけるART当籤時ストック数抽籤テーブルの一例を示す図である。A figure showing an example of a stock number lottery table when an ART wins in the second embodiment of the present invention. 本発明の第2実施形態における特殊CZ移行抽籤テーブルの一例を示す図である。A figure showing an example of a special CZ transition lottery table in the second embodiment of the present invention. 本発明の第2実施形態におけるART当籤時ランク抽籤テーブルの一例を示す図である。A figure showing an example of a rank lottery table at the time of ART winning in the second embodiment of the present invention. 本発明の第2実施形態におけるART当籤時ランク抽籤テーブルの一例を示す図である。A figure showing an example of a rank lottery table at the time of ART winning in the second embodiment of the present invention. 本発明の第2実施形態におけるART当籤時ランク抽籤テーブルの一例を示す図である。A figure showing an example of a rank lottery table at the time of ART winning in the second embodiment of the present invention. 本発明の第2実施形態におけるART当籤時ランク抽籤テーブルの一例を示す図である。A figure showing an example of a rank lottery table at the time of ART winning in the second embodiment of the present invention. 本発明の第2実施形態におけるART当籤時ランク抽籤テーブルの一例を示す図である。A figure showing an example of a rank lottery table at the time of ART winning in the second embodiment of the present invention. 本発明の第2実施形態におけるストック放出順序抽籤テーブルの一例を示す図である。A figure showing an example of a stock release order lottery table in the second embodiment of the present invention. 本発明の第2実施形態におけるランク決めART中ランク昇格抽籤テーブルの一例を示す図である。A figure showing an example of a rank promotion lottery table during the rank determination ART in the second embodiment of the present invention. 本発明の第2実施形態におけるナビ高確ゲーム数獲得抽籤テーブルの一例を示す図である。A figure showing an example of a navigation high probability game number acquisition lottery table in the second embodiment of the present invention. 本発明の第2実施形態におけるCZゲーム数獲得抽籤テーブルの一例を示す図である。A figure showing an example of a CZ game number acquisition lottery table in the second embodiment of the present invention. 本発明の第2実施形態におけるARTゲーム数獲得抽籤テーブルの一例を示す図である。A figure showing an example of an ART game number acquisition lottery table in the second embodiment of the present invention. 本発明の第2実施形態における転落モード抽籤テーブルの一例を示す図である。A figure showing an example of a fall mode lottery table in the second embodiment of the present invention. 本発明の第2実施形態における転落モード移行抽籤テーブルの一例を示す図である。A figure showing an example of a fall mode transition lottery table in the second embodiment of the present invention. 本発明の第2実施形態におけるBB当籤時転落モード移行抽籤テーブルの一例を示す図である。A figure showing an example of a lottery table for transition to a fall mode when a BB is won in the second embodiment of the present invention. 本発明の第2実施形態におけるBB中ART抽籤テーブル、BB中CZ抽籤テーブル、BB中EPストック抽籤テーブルの一例を示す図である。A figure showing an example of a BB ART lottery table, a BB CZ lottery table, and a BB EP stock lottery table in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロの通常状態中の抽籤内容を示す図である。A diagram showing the lottery contents during the normal state of a pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのCZ前兆中の抽籤内容を示す図である。A diagram showing the lottery contents during the CZ premonition of a pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのART前兆中の抽籤内容を示す図である。A diagram showing the lottery contents during the ART premonition of a pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロの初当りCZ、及び、初当りCZ終了の次遊技の抽籤内容を示す図である。A diagram showing the lottery contents for the first hit CZ of a pachislot in the second embodiment of the present invention, and the next game after the first hit CZ ends. 本発明の第2実施形態におけるパチスロのART準備中の抽籤内容を示す図である。A diagram showing the lottery contents during ART preparation of a pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのランク決めART中の抽籤内容を示す図である。A diagram showing the lottery contents during the rank determination ART of a pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロの通常ART中の抽籤内容を示す図である。A diagram showing the lottery contents during the normal ART of a pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのEP準備中の抽籤内容を示す図である。A diagram showing the lottery contents during EP preparation of a pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのEP中の抽籤内容を示す図である。A diagram showing the lottery contents during the EP of a pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのCZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZ中の抽籤内容を示す図である。This figure shows the lottery contents during the CZ (after ART), the next game after the CZ (after ART), and the special CZ of a pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロの通常フラグ間中の抽籤内容を示す図である。A diagram showing the lottery contents during the normal flag interval of a pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロの通常BB中の抽籤内容を示す図である。A diagram showing the lottery contents during a normal BB of a pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのART中フラグ間中の抽籤内容を示す図である。A diagram showing the lottery contents during the flag interval during ART of a pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのART中BB中の抽籤内容を示す図である。A diagram showing the lottery contents during BB in ART of a pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのCZの残りゲーム数とCZ中の各抽籤との関係性を示す図である。A diagram showing the relationship between the number of remaining games in the CZ of a pachislot in the second embodiment of the present invention and each lottery during the CZ. 本発明の第2実施形態におけるパチスロのCZ中のストックの有無と各抽籤との関係性を示す図である。A diagram showing the relationship between the presence or absence of stock during the CZ of a pachislot in the second embodiment of the present invention and each lottery. 本発明の第2実施形態におけるパチスロのRT4状態又はRT5状態中のART抽籤の概要を示す図である。A figure showing an overview of the ART lottery during the RT4 or RT5 state of a pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロの押し順ベル当籤時の押し順と図柄組合せとの対応関係を示す図である。A diagram showing the correspondence between the push order and pattern combinations when the push order bell is drawn in a pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロの押し順ベル当籤時の押し順とRT制御との対応関係を示す図である。A diagram showing the correspondence between the push order and RT control when the push order bell is drawn in a pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロの押し順ベル当籤時の押し順とRT制御との対応関係の別例を示す図である。A figure showing another example of the correspondence between the push order and RT control when the push order bell is drawn in a pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのナビ高確ゲーム数の管理方法を示す図である。A diagram showing a method of managing the number of high probability navigation games in pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのナビ高確の有無と各抽籤との関係性を示す図である。A diagram showing the relationship between the presence or absence of high probability of navigation in a pachislot and each lottery in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのメインRAMのメモリマップを示す図である。A figure showing a memory map of the main RAM of a pachislot in a second embodiment of the present invention. 本発明の第2実施形態において、ソースプログラム上で実際に参照される乱数値格納領域の構成を示す図である。FIG. 11 is a diagram showing the configuration of a random value storage area actually referenced on a source program in the second embodiment of the present invention. 本発明の第2実施形態において、ソースプログラム上で実際に参照される状態移行抽籤テーブル(BB終了時用)の構成を示す図である。A diagram showing the configuration of a state transition lottery table (for use at the end of BB) actually referenced in the source program in the second embodiment of the present invention. 本発明の第2実施形態における状態移行抽籤テーブル(BB終了時用)内で規定される、乱数格納領域のオフセット値と抽籤回数との複合データのビット構成を示す図である。A diagram showing the bit configuration of the composite data of the offset value of the random number storage area and the number of lotteries, specified in the state transition lottery table (for the end of BB) in the second embodiment of the present invention. 本発明の第2実施形態において、ソースプログラム上で実際に参照される乱数指定用オフセット番号とそのラベルとの対応テーブルを示す図である。FIG. 11 is a diagram showing a correspondence table between random number designation offset numbers actually referenced on a source program and their labels in the second embodiment of the present invention. 本発明の第2実施形態における状態移行抽籤テーブル(BB終了時用)内で規定される抽籤指定データのビット構成を示す図である。A diagram showing the bit configuration of lottery designation data defined in the state transition lottery table (for the end of BB) in the second embodiment of the present invention. 本発明の第2実施形態において、ソースプログラム上で実際に参照されるBB中ART抽籤テーブル(通常BB、又は、ART中BB中用)の構成を示す図である。This figure shows the configuration of the BB ART lottery table (for normal BB, or BB during ART) that is actually referenced on the source program in the second embodiment of the present invention. 本発明の第2実施形態において、ソースプログラム上で実際に参照される当否判定用係数テーブルの構成を示す図である。A diagram showing the configuration of a coefficient table for determining whether or not a result is won, which is actually referenced in a source program in the second embodiment of the present invention. 本発明の第2実施形態において、ソースプログラム上で実際に参照されるBB当籤時状態別CZ抽籤テーブル(A)~(C)の構成を示す図である。This figure shows the configuration of CZ lottery tables (A) to (C) for different states at the time of BB winning, which are actually referenced on the source program in the second embodiment of the present invention. 本発明の第2実施形態において、ソースプログラム上で実際に参照されるCZ中ART抽籤テーブル(A)~(H)の構成を示す図である。This figure shows the configuration of ART lottery tables (A) to (H) during CZ that are actually referenced on the source program in the second embodiment of the present invention. 本発明の第2実施形態における設定変更確認処理の例を示すフローチャートである。13 is a flowchart illustrating an example of a setting change confirmation process in the second embodiment of the present invention. 本発明の第2実施形態における設定変更確認処理のフローチャート中の一部の処理を実行するためのソースプログラムの一例を示す図である。FIG. 13 is a diagram showing an example of a source program for executing a part of the processing in the flowchart of the setting change confirmation processing in the second embodiment of the present invention. 本発明の第2実施形態における設定値7セグ表示処理の例を示すフローチャートである。13 is a flowchart showing an example of a setting value 7-segment display process in the second embodiment of the present invention. 本発明の第2実施形態における設定値7セグ表示処理のフローチャート中の一部の処理を実行するためのソースプログラムの一例を示す図である。FIG. 13 is a diagram showing an example of a source program for executing a part of the processing in the flowchart of the setting value 7-segment display processing in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロの主制御回路により実行されるメイン処理(主要動作処理)の例を示すフローチャートである。13 is a flowchart showing an example of main processing (main operation processing) executed by a main control circuit of a pachislot in a second embodiment of the present invention. 本発明の第2実施形態における図柄設定処理の例を示すフローチャートである。13 is a flowchart showing an example of a design setting process in the second embodiment of the present invention. 本発明の第2実施形態における図柄設定処理の例を示すフローチャートである。13 is a flowchart showing an example of a design setting process in the second embodiment of the present invention. 本発明の第2実施形態における図柄設定処理のソースプログラム上で、実際に参照されるボーナス作動中小役当籤番号変換テーブルの構成の一例を示す図である。A figure showing an example of the configuration of a bonus activation small role winning lottery number conversion table actually referenced in the source program of the pattern setting process in the second embodiment of the present invention. 本発明の第2実施形態における変換後の小役当籤番号を示す図である。A figure showing the converted small prize winning lottery number in the second embodiment of the present invention. 本発明の第2実施形態における図柄設定処理のフローチャート中の一部の処理を実行するためのソースプログラムの一例を示す図である。FIG. 13 is a diagram showing an example of a source program for executing a part of the processing in the flowchart of the symbol setting processing in the second embodiment of the present invention. 本発明の第2実施形態における遊技ロック設定処理の例を示すフローチャートである。13 is a flowchart showing an example of a game lock setting process in the second embodiment of the present invention. 本発明の第2実施形態における遊技ロック設定処理のフローチャート中の一部の処理を実行するためのソースプログラムの一例を示す図である。A figure showing an example of a source program for executing a part of the processing in the flowchart of the game lock setting processing in the second embodiment of the present invention. 本発明の第2実施形態における試射試験信号制御処理(規定外)のソースプログラム上で、実際に参照される規定外出力ポート格納領域の構成の一例を示す図である。A figure showing an example of the configuration of an irregular output port storage area actually referenced in the source program of the test firing test signal control processing (irregular) in the second embodiment of the present invention. 本発明の第2実施形態における規定外出力ポート格納領域に格納される各試験信号のビット構成と、各ビットに割り付けられる情報内容との関係を示す図である。13 is a diagram showing the relationship between the bit configuration of each test signal stored in an unspecified output port storage area and the information content assigned to each bit in the second embodiment of the present invention; FIG. 本発明の第2実施形態における試射試験信号制御処理(規定外)の例を示すフローチャートである。A flowchart showing an example of a test firing signal control process (non-standard) in the second embodiment of the present invention. 本発明の第2実施形態における回胴制動信号生成処理の例を示すフローチャートである。13 is a flowchart showing an example of a reel braking signal generation process in the second embodiment of the present invention. 本発明の第2実施形態における特賞信号制御処理の例を示すフローチャートである。13 is a flowchart showing an example of a prize signal control process in the second embodiment of the present invention. 本発明の第2実施形態における特賞信号制御処理の例を示すフローチャートである。13 is a flowchart showing an example of a prize signal control process in the second embodiment of the present invention. 本発明の第2実施形態における条件装置信号制御処理の例を示すフローチャートである。10 is a flowchart showing an example of a condition device signal control process in the second embodiment of the present invention. 本発明の第2実施形態における条件装置信号制御処理の例を示すフローチャートである。10 is a flowchart showing an example of a condition device signal control process in the second embodiment of the present invention. 本発明の第2実施形態における試験信号出力処理の例を示すフローチャートである。10 is a flowchart illustrating an example of a test signal output process in the second embodiment of the present invention. 本発明の第2実施形態における試験信号出力処理を実行するためのソースプログラムの一例を示す図である。FIG. 11 is a diagram showing an example of a source program for executing a test signal output process in the second embodiment of the present invention.

以下、本発明の各種実施形態に係る遊技機としてパチスロを例に挙げ、図面を参照しながら、その構成及び動作について説明する。なお、本実施形態では、ボーナス作動機能及びART機能を備えたパチスロについて説明する。 Below, a pachislot will be taken as an example of a gaming machine according to various embodiments of the present invention, and its configuration and operation will be described with reference to the drawings. Note that in this embodiment, a pachislot equipped with a bonus activation function and an ART function will be described.

1.第1実施形態
<機能フロー>
まず、図1を参照して、パチスロの機能フローについて説明する。本実施形態のパチスロでは、遊技を行うための遊技媒体としてメダルを用いる。なお、遊技媒体としては、メダル以外にも、例えば、コイン、遊技球、遊技用のポイントデータ又はトークン等を適用することもできる。
1. First embodiment <Function flow>
First, the function flow of the slot machine will be described with reference to Fig. 1. In the slot machine of this embodiment, medals are used as game media for playing the game. In addition to medals, other game media such as coins, game balls, game point data, or tokens can also be used.

遊技者によりパチスロにメダルが投入され、スタートレバーが操作されると、予め定められた数値範囲(例えば、0~65535)の乱数から1つの値(以下、乱数値という)が抽出される。 When a player inserts a coin into a slot machine and operates the start lever, a value (hereafter referred to as a random number value) is extracted from a predetermined range of random numbers (e.g., 0 to 65535).

内部抽籤手段は、抽出された乱数値に基づいて抽籤を行い、内部当籤役を決定する。この内部抽籤手段は、後述の主制御回路が備える各種処理手段(処理機能)の一つである。内部当籤役の決定により、後述の有効ライン(入賞判定ライン)に沿って表示を行うことを許可する図柄の組合せが決定される。なお、図柄の組合せの種別としては、メダルの払い出し、再遊技(リプレイ)の作動、ボーナスの作動等といった特典が遊技者に与えられる「入賞」に係るものと、それ以外のいわゆる「はずれ」に係るものとが設けられる。なお、以下では、メダルの払い出しに係る役を「小役」と称し、再遊技(リプレイ)の作動に係る役を「リプレイ役」と称する。また、ボーナスの作動(ボーナスゲーム)に係る役を「ボーナス役」ともいう。 The internal lottery means performs a lottery based on the extracted random number value and determines the internal winning combination. This internal lottery means is one of the various processing means (processing functions) equipped in the main control circuit described below. The determination of the internal winning combination determines the combination of symbols that is permitted to be displayed along the winning line (winning judgment line) described below. The types of combination of symbols include "winning" combinations that give the player benefits such as the payout of medals, the activation of replay, and the activation of bonuses, and other so-called "losing" combinations. In the following, the combination that pays out medals is referred to as a "minor combination," and the combination that activates replay is referred to as a "replay combination." The combination that activates the bonus (bonus game) is also referred to as a "bonus combination."

また、スタートレバーが操作されると、複数のリールの回転が行われる。その後、遊技者により所定のリールに対応するストップボタンが押されると、リール停止制御手段は、内部当籤役とストップボタンが押されたタイミングとに基づいて、該当するリールの回転を停止する制御を行う。このリール停止制御手段は、後述の主制御回路が備える各種処理手段(処理機能)の一つである。 When the start lever is operated, multiple reels are spun. After that, when the player presses the stop button corresponding to a specific reel, the reel stop control means controls the stopping of the rotation of the corresponding reel based on the internal winning combination and the timing when the stop button was pressed. This reel stop control means is one of the various processing means (processing functions) provided in the main control circuit described below.

パチスロでは、基本的に、ストップボタンが押されたときから規定時間(190msec)内に、該当するリールの回転を停止する制御が行われる。本実施形態では、この規定時間内にリールの回転に伴って移動する図柄の数を「滑り駒数」という。そして、本実施形態では、規定期間が190msecである場合には、滑り駒数の最大数(最大滑り駒数)を図柄4個分に定める。 In pachislots, basically, control is performed to stop the rotation of the corresponding reel within a specified time (190 msec) from when the stop button is pressed. In this embodiment, the number of symbols that move as the reel rotates within this specified time is called the "number of sliding pieces." In this embodiment, when the specified period is 190 msec, the maximum number of sliding pieces (maximum number of sliding pieces) is set to four symbols.

リール停止制御手段は、入賞に係る図柄の組合せ表示を許可する内部当籤役が決定されているときは、通常、190msec(図柄4駒分)の規定時間内に、その図柄の組合せが有効ラインに沿って極力表示されるようにリールの回転を停止させる。また、リール停止制御手段は、規定時間を利用して、内部当籤役によってその表示が許可されていない図柄の組合せが有効ラインに沿って表示されないようにリールの回転を停止させる。 When an internal winning combination that allows the display of a winning symbol combination has been determined, the reel stop control means stops the rotation of the reels within a specified time of usually 190 msec (4 symbols) so that the symbol combination is displayed along the winning line as much as possible. The reel stop control means also uses the specified time to stop the rotation of the reels so that symbol combinations that are not permitted to be displayed by the internal winning combination are not displayed along the winning line.

このようにして、複数のリールの回転がすべて停止されると、入賞判定手段は、有効ラインに沿って表示された図柄の組合せが、入賞に係るものであるか否かの判定を行う。この入賞判定手段もまた、後述の主制御回路が備える各種処理手段(処理機能)の一つである。そして、表示された図柄の組合せが、入賞判定手段により入賞に係るものであると判定されると、メダルの払い出し等の特典が遊技者に与えられる。パチスロでは、以上のような一連の流れが1回の遊技(単位遊技)として行われる。 In this way, when all of the reels have stopped spinning, the winning determination means determines whether or not the combination of symbols displayed along the winning line is related to a winning prize. This winning determination means is also one of the various processing means (processing functions) provided in the main control circuit, which will be described later. Then, when the winning determination means determines that the combination of symbols displayed is related to a winning prize, a bonus such as the payout of medals is given to the player. In pachislot, the above series of steps is carried out as one game (unit game).

また、パチスロでは、前述した一連の遊技動作の流れの中で、表示装置などによる映像の表示、各種ランプによる光の出力、スピーカによる音の出力、或いは、これらの組合せを利用して様々な演出が行われる。 In addition, in pachislots, various effects are produced during the series of game actions described above, such as the display of images on a display device, the output of light from various lamps, the output of sound from a speaker, or a combination of these.

具体的には、スタートレバーが操作されると、上述した内部当籤役の決定に用いられた乱数値とは別に、演出用の乱数値が抽出される。演出用の乱数値が抽出されると、演出内容決定手段は、内部当籤役に対応づけられた複数種類の演出内容の中から今回実行する演出を抽籤により決定する。この演出内容決定手段は、後述の副制御回路が備える各種処理手段(処理機能)の一つである。 Specifically, when the start lever is operated, a random number value for the performance is extracted in addition to the random number value used to determine the internal winning combination described above. When the random number value for the performance is extracted, the performance content determination means determines by lottery the performance to be executed this time from among multiple types of performance contents associated with the internal winning combination. This performance content determination means is one of the various processing means (processing functions) provided in the sub-control circuit described below.

次いで、演出内容決定手段により演出内容が決定されると、演出実行手段は、リールの回転開始時、各リールの回転停止時、入賞の有無の判定時等の各契機に連動させて対応する演出を実行する。このように、パチスロでは、例えば、内部当籤役に対応づけられた演出内容を実行することによって、決定された内部当籤役(言い換えると、狙うべき図柄の組合せ)を知る機会又は予想する機会が遊技者に提供され、遊技者の興味の向上を図ることができる。 Next, when the presentation content is determined by the presentation content determination means, the presentation execution means executes the corresponding presentation in conjunction with each trigger, such as when the reels start to spin, when each reel stops spinning, and when it is determined whether or not a prize has been won. In this way, in a pachislot, for example, by executing presentation content associated with an internal winning combination, the player is provided with an opportunity to know or predict the determined internal winning combination (in other words, the combination of symbols to aim for), thereby increasing the player's interest.

<パチスロの構造>
次に、図2~図4を参照して、本発明の第1実施形態に係るパチスロの構造について説明する。
<The structure of a pachislot>
Next, the structure of the slot machine according to the first embodiment of the present invention will be described with reference to FIGS.

[外観構造]
図2は、パチスロ1の外部構造を示す斜視図である。
[External structure]
FIG. 2 is a perspective view showing the external structure of the pachislot 1. As shown in FIG.

パチスロ1は、図2に示すように、外装体(遊技機本体)2を備える。外装体2は、リールや回路基板等を収容するキャビネット2aと、キャビネット2aの開口を開閉可能に取り付けられるフロントドア2bとを有する。 As shown in FIG. 2, the pachislot 1 has an exterior body (main body of the gaming machine) 2. The exterior body 2 has a cabinet 2a that houses reels, a circuit board, etc., and a front door 2b that is attached so that the opening of the cabinet 2a can be opened and closed.

キャビネット2aの内部には、3つのリール3L,3C,3R(変動表示手段、表示列)が横一列に並べて設けられている。以下、各リール3L,3C,3R(メインリール)を、それぞれ左リール3L、中リール3C、右リール3Rともいう。各リール3L,3C,3Rは、円筒状に形成されたリール本体と、リール本体の周面に装着された透光性のシート材を有する。そして、シート材の表面には、複数(例えば20個)の図柄が周方向(リールの回転方向)に沿って所定の間隔をあけて描かれている。 Inside the cabinet 2a, three reels 3L, 3C, 3R (variable display means, display row) are arranged in a horizontal row. Hereinafter, each of the reels 3L, 3C, 3R (main reels) will also be referred to as the left reel 3L, center reel 3C, and right reel 3R, respectively. Each of the reels 3L, 3C, 3R has a cylindrical reel body and a translucent sheet material attached to the circumferential surface of the reel body. Furthermore, multiple patterns (e.g., 20) are drawn on the surface of the sheet material at predetermined intervals along the circumferential direction (the direction of rotation of the reel).

フロントドア2bは、ドア本体9と、フロントパネル10と、腰部パネル12と、台座部13とを備える。ドア本体9は、ヒンジ(不図示)を用いてキャビネット2aに開閉可能に取り付けられる。ヒンジは、パチスロ1の前方側(遊技者側)から見て、ドア本体9の左側の側端部に設けられる。 The front door 2b comprises a door body 9, a front panel 10, a lower panel 12, and a base 13. The door body 9 is attached to the cabinet 2a using a hinge (not shown) so that it can be opened and closed. The hinge is provided at the left side end of the door body 9 when viewed from the front side (player side) of the pachislot 1.

フロントパネル10は、ドア本体9の上部に設けられている。このフロントパネル10は、開口10aを有する枠状部材で構成される。フロントパネル10の開口10aは、表示装置カバー30によって塞がれ、表示装置カバー30は、キャビネット2aの内部に配置された後述の表示装置11と対向して配置される。 The front panel 10 is provided on the top of the door body 9. The front panel 10 is composed of a frame-shaped member having an opening 10a. The opening 10a of the front panel 10 is covered by a display device cover 30, which is disposed opposite a display device 11 (described below) disposed inside the cabinet 2a.

表示装置カバー30は、黒色の半透明な合成樹脂により形成される。それゆえ、遊技者は、後述の表示装置11により表示された映像(画像)を、表示装置カバー30を介して視認することができる。また、本実施形態では、表示装置カバー30を黒色の半透明な合成樹脂で形成することにより、キャビネット2a内への外光の入り込みを抑制して、表示装置11により表示された映像(画像)を鮮明に視認できるようにしている。 The display device cover 30 is made of a black, semi-transparent synthetic resin. Therefore, the player can view the video (image) displayed by the display device 11 (described below) through the display device cover 30. In this embodiment, the display device cover 30 is made of a black, semi-transparent synthetic resin, which prevents outside light from entering the cabinet 2a, allowing the video (image) displayed by the display device 11 to be clearly viewed.

フロントパネル10には、ランプ群21が設けられている。ランプ群21は、例えば、遊技者側から見て、フロントパネル10の上部に設けられたランプ21a、21bを含む。ランプ群21を構成する各ランプは、LED(Light Emitting Diode)等で構成され(後述の図7中のLED群85参照)、演出内容に対応するパターンで、光を点灯及び消灯する。 A group of lamps 21 is provided on the front panel 10. The group of lamps 21 includes, for example, lamps 21a and 21b provided on the upper part of the front panel 10 when viewed from the player's side. Each lamp that makes up the group of lamps 21 is composed of an LED (Light Emitting Diode) or the like (see LED group 85 in FIG. 7 described below), and turns the light on and off in a pattern that corresponds to the content of the presentation.

腰部パネル12は、ドア本体9の略中央部に設けられる。腰部パネル12は、任意の画像が描かれた装飾パネルと、この装飾パネルを背面側から照明するための光を出射する光源(後述のLED群85に含まれるLED)とを有する。 The lower back panel 12 is provided in approximately the center of the door body 9. The lower back panel 12 has a decorative panel on which an arbitrary image is drawn, and a light source (an LED included in the LED group 85 described below) that emits light to illuminate the decorative panel from the rear side.

台座部13は、フロントパネル10と腰部パネル12との間に設けられる。台座部13には、図柄表示領域4と、遊技者による操作の対象となる各種装置(メダル投入口14、MAXベットボタン15a、1ベットボタン15b、スタートレバー16、3つのストップボタン17L,17C,17R、精算ボタン(不図示)等)とが設けられる。 The base 13 is provided between the front panel 10 and the lower panel 12. The base 13 is provided with a symbol display area 4 and various devices that can be operated by the player (a medal insertion slot 14, a MAX BET button 15a, a 1 BET button 15b, a start lever 16, three stop buttons 17L, 17C, 17R, a settlement button (not shown), etc.).

図柄表示領域4は、正面から見て、3つのリール3L,3C,3Rに重畳する領域で、かつ、3つのリール3L,3C,3Rより遊技者側の位置に配置されており、3つのリール3L,3C,3Rを視認可能にするサイズを有する。この図柄表示領域4は、表示窓としての機能を果たすものであり、その背後に設けられた各リール3L,3C,3Rを視認することが可能な構成になっている。以下、図柄表示領域4を、リール表示窓4という。 The symbol display area 4 is an area that overlaps the three reels 3L, 3C, and 3R when viewed from the front, and is positioned closer to the player than the three reels 3L, 3C, and 3R, and is sized to make the three reels 3L, 3C, and 3R visible. This symbol display area 4 functions as a display window, and is configured so that each of the reels 3L, 3C, and 3R located behind it can be viewed. Hereinafter, the symbol display area 4 will be referred to as the reel display window 4.

リール表示窓4は、その背後に設けられた3つのリール3L,3C,3Rの回転が停止されたとき、各リールの周面に設けられた複数の図柄のうち、連続して配置された3つの図柄がその枠内に表示されるように構成されている。すなわち、3つのリール3L,3C,3Rの回転が停止されたとき、リール表示窓4の枠内には、リール毎に上段、中段及び下段の各領域にそれぞれ1個の図柄(合計で3個)が表示される(リール表示窓4の枠内には、3行×3列の態様で図柄が表示される)。そして、本実施形態では、リール表示窓4の枠内において、左リール3Lの中段領域、中リール3Cの中段領域、及び、右リール3Rの中段領域を結ぶ擬似的なライン(センターライン)を、入賞か否かの判定を行う有効ラインとして定義する。 The reel display window 4 is configured so that when the rotation of the three reels 3L, 3C, and 3R behind it is stopped, three consecutively arranged patterns among the multiple patterns on the periphery of each reel are displayed within its frame. That is, when the rotation of the three reels 3L, 3C, and 3R is stopped, one pattern (total of three) is displayed in each of the upper, middle, and lower areas of each reel within the frame of the reel display window 4 (patterns are displayed in a 3-row x 3-column format within the frame of the reel display window 4). In this embodiment, a pseudo line (center line) connecting the middle area of the left reel 3L, the middle area of the middle reel 3C, and the middle area of the right reel 3R within the frame of the reel display window 4 is defined as a pay line for determining whether or not a win has been won.

リール表示窓4は、台座部13に設けられた枠部材31の開口により形成される。また、リール表示窓4を画成する枠部材31の下方には、略水平面の台座領域が設けられる。そして、遊技者側から見て、台座領域の右側にはメダル投入口14が設けられ、左側にはMAXベットボタン15a及び1ベットボタン15bが設けられる。 The reel display window 4 is formed by an opening in a frame member 31 provided on the base portion 13. A substantially horizontal base area is provided below the frame member 31 that defines the reel display window 4. When viewed from the player's side, the medal insertion slot 14 is provided on the right side of the base area, and a MAX BET button 15a and a 1 BET button 15b are provided on the left side.

メダル投入口14は、遊技者によって外部からパチスロ1に投下されるメダルを受け入れるために設けられる。メダル投入口14から受け入れられたメダルは、予め設定された所定枚数(例えば3枚)を上限として1回の遊技に使用され、所定枚数を超えたメダルの枚数分は、パチスロ1の内部に預けることができる(いわゆるクレジット機能(遊技媒体貯留手段))。 The medal insertion slot 14 is provided to accept medals dropped into the pachislot 1 from outside by the player. The medals accepted from the medal insertion slot 14 are used in one game up to a preset number (e.g., three medals), and any medals exceeding the preset number can be deposited inside the pachislot 1 (the so-called credit function (game medium storage means)).

MAXベットボタン15a及び1ベットボタン15bは、キャビネット2aの内部に預けられているメダルから1回の遊技に使用する枚数を決定するために設けられる。なお、MAXベットボタン15aの内部には、メダル投入が可能な時に点灯するベットボタンLED(不図示)が設けられている。また、精算ボタンは、パチスロ1の内部に預けられているメダルを外部に引き出す(排出する)ために設けられる。 The MAX BET button 15a and the 1 BET button 15b are provided to determine the number of medals to be used in one game from those stored inside the cabinet 2a. Inside the MAX BET button 15a is a bet button LED (not shown) that lights up when medals can be inserted. The settlement button is provided to withdraw (discharge) medals stored inside the pachislot 1 to the outside.

なお、遊技者がMAXベットボタン15aを押下操作すると、単位遊技のベット枚数(3枚)のメダルが投入され、有効ラインが有効化される。一方、1ベットボタン15bが1回、押下操作される度に1枚のメダルが投入される。1ベットボタン15bが3回操作されると、単位遊技のベット枚数(3枚)のメダルが投入され、有効ラインが有効化される。 When a player presses the MAX BET button 15a, the number of medals bet for the unit game (3 medals) is inserted and the active lines are activated. On the other hand, one medal is inserted each time the 1 BET button 15b is pressed once. When the 1 BET button 15b is pressed three times, the number of medals bet for the unit game (3 medals) is inserted and the active lines are activated.

なお、以下では、MAXベットボタン15aの操作、1ベットボタン15bの操作及びメダル投入口14にメダルを投入する操作(遊技を行うためにメダルを投入する操作)をいずれも「投入操作」という。 In the following, the operation of the MAX BET button 15a, the operation of the 1 BET button 15b, and the operation of inserting a medal into the medal insertion slot 14 (the operation of inserting a medal to play a game) are all referred to as "insertion operations".

スタートレバー16は、全てのリール(3L,3C,3R)の回転を開始するために設けられる。ストップボタン17L,17C,17Rは、それぞれ、左リール3L、中リール3C、右リール3Rに対応づけて設けられ、各ストップボタンは対応するリールの回転を停止するために設けられる。以下、ストップボタン17L,17C,17Rを、それぞれ左ストップボタン17L、中ストップボタン17C、右ストップボタン17Rともいう。 The start lever 16 is provided to start the rotation of all reels (3L, 3C, 3R). The stop buttons 17L, 17C, 17R are provided to correspond to the left reel 3L, the center reel 3C, and the right reel 3R, respectively, and each stop button is provided to stop the rotation of the corresponding reel. Hereinafter, the stop buttons 17L, 17C, 17R are also referred to as the left stop button 17L, the center stop button 17C, and the right stop button 17R, respectively.

また、リール表示窓4の下方の略水平面の台座領域の略中央には、情報表示器6が設けられる。なお、情報表示器6は、透明の窓カバー(不図示)によって覆われている。 In addition, an information display 6 is provided in the approximate center of the base area on a roughly horizontal surface below the reel display window 4. The information display 6 is covered by a transparent window cover (not shown).

情報表示器6には、特典として遊技者に対して払い出されるメダルの枚数(以下、「払出枚数」という)の情報を遊技者に対してデジタル表示(報知)するための2桁の7セグメントLED(以下、「7セグLED」という)や、パチスロ1の内部に預けられているメダルの枚数(以下、「クレジット枚数」という)などの情報を遊技者に対してデジタル表示(報知)するための2桁の7セグLEDが設けられる。なお、本実施形態では、メダルの払出枚数表示用の2桁の7セグLEDは、エラー発生及びエラー種別の情報を遊技者に対してデジタル表示(報知)するための2桁の7セグLEDとしても用いられる。それゆえ、エラー発生時には、メダルの払出枚数表示用の2桁の7セグLEDの表示態様は、払出枚数の表示態様からエラー種別の情報の表示態様に切り替わる。 The information display 6 is provided with a two-digit seven-segment LED (hereinafter referred to as a "seven-segment LED") for digitally displaying (informing) to the player information such as the number of medals paid out as a bonus (hereinafter referred to as the "number of medals paid out") and the number of medals deposited inside the slot machine 1 (hereinafter referred to as the "number of credits"). In this embodiment, the two-digit seven-segment LED for displaying the number of medals paid out is also used as a two-digit seven-segment LED for digitally displaying (informing) to the player information on the occurrence of an error and the type of error. Therefore, when an error occurs, the display mode of the two-digit seven-segment LED for displaying the number of medals paid out switches from the display mode of the number of medals paid out to the display mode of information on the type of error.

さらに、情報表示器6には、内部当籤役として決定された役に応じた図柄組合せを有効ラインに沿って表示するために必要な停止操作の情報を報知する指示モニタ(不図示)が設けられている。指示モニタ(指示表示器)は、例えば、2桁の7セグメントLEDにより構成される。そして、指示モニタでは、報知する停止操作の情報と一義的に対応する態様で、2桁の7セグLEDが点灯、点滅又は消灯することにより、遊技者に対して必要な停止操作の情報を報知する。 The information display 6 is further provided with an instruction monitor (not shown) that notifies the player of information on the stopping operation required to display along the pay line the symbol combination corresponding to the role determined as the internal winning role. The instruction monitor (instruction display) is composed of, for example, a two-digit seven-segment LED. The instruction monitor notifies the player of the necessary stopping operation information by turning on, blinking, or turning off the two-digit seven-segment LED in a manner that uniquely corresponds to the notified stopping operation information.

なお、ここでいう、報知する停止操作の情報と一義的に対応する態様とは、例えば、押し順「1st(第1停止操作を左リール3Lに対して行うこと)」を報知する場合には指示モニタに数値「1」を表示し、押し順「2nd(第1停止操作を中リール3Cに対して行うこと)」を報知する場合には指示モニタに数値「2」を表示し、押し順「3rd(第1停止操作を右リール3Rに対して行うこと)」を報知する場合には指示モニタに数値「3」を表示するなどの態様のことである。なお、指示モニタにおける停止操作の情報の報知態様(後述のメイン側で決定されるナビデータ)については、後述の図63を参照しながら後で詳述する。 Note that the mode that uniquely corresponds to the information on the stop operation to be notified means, for example, a mode in which the number "1" is displayed on the indication monitor when the push order "1st (the first stop operation is performed on the left reel 3L)" is notified, the number "2" is displayed on the indication monitor when the push order "2nd (the first stop operation is performed on the center reel 3C)" is notified, and the number "3" is displayed on the indication monitor when the push order "3rd (the first stop operation is performed on the right reel 3R)" is notified. Note that the notification mode of the information on the stop operation on the indication monitor (navigation data determined on the main side described below) will be described in detail later with reference to FIG. 63 described below.

情報表示器6は、後述の図7に示すように、ドア中継端子板68及び遊技動作表示基板81を介して主制御基板71に電気的に接続され、情報表示器6の表示動作は、主制御基板71内の後述の主制御回路90により制御される。また、上述した各種7セグLEDの制御方式は、ダイナミック点灯制御である。 As shown in FIG. 7, the information display 6 is electrically connected to the main control board 71 via the door relay terminal board 68 and the game operation display board 81, and the display operation of the information display 6 is controlled by a main control circuit 90, which will be described later, in the main control board 71. In addition, the control method for the various 7-segment LEDs described above is dynamic lighting control.

なお、本実施形態のパチスロ1では、主制御基板71により制御される指示モニタに加えて、副制御基板72により制御される他の手段を用いて停止操作の情報を報知する構成を設ける。具体的には、後述のプロジェクタ機構211及び表示ユニット212(図3及び後述の図7参照)により構成される後述の表示装置11により停止操作の情報を報知する。 In addition, in the pachislot 1 of this embodiment, in addition to the instruction monitor controlled by the main control board 71, a configuration is provided for notifying information about the stop operation using other means controlled by the sub-control board 72. Specifically, information about the stop operation is notified by a display device 11 (described below) composed of a projector mechanism 211 and a display unit 212 (see FIG. 3 and FIG. 7 described below).

このような構成を適用した場合、指示モニタにおける報知の態様と、副制御基板72により制御されるその他の手段における報知の態様とは、互いに異なる態様であってもよい。すなわち、指示モニタでは、報知する停止操作の情報と一義的に対応する態様で報知すればよく、必ずしも、停止操作の情報を直接的に報知する必要はない(例えば、指示モニタにおいて数値「1」が表示されたとしても、遊技者によっては報知内容を特定できない可能性もあり、直接的な報知とは言えない)。一方、後述の表示装置11等のその他の手段によるサブ側(副制御基板側)での報知では、停止操作の情報を直接的に報知してもよい。例えば、押し順「1st」を報知する場合、指示モニタでは報知する押し順と一義的に対応する数値「1」を表示するが、その他の手段(例えば、表示装置11等)では、左リール3Lに対して第1停止操作を行わせるための指示情報を直接的に報知してもよい。 When such a configuration is applied, the mode of notification on the instruction monitor and the mode of notification on other means controlled by the sub-control board 72 may be different from each other. In other words, the instruction monitor only needs to notify in a manner that uniquely corresponds to the information of the stop operation to be notified, and does not necessarily need to notify the information of the stop operation directly (for example, even if the number "1" is displayed on the instruction monitor, some players may not be able to identify the content of the notification, and it cannot be said to be a direct notification). On the other hand, in notifications on the sub side (sub-control board side) by other means such as the display device 11 described later, the information of the stop operation may be directly notified. For example, when notifying the push order "1st", the instruction monitor displays the number "1" that uniquely corresponds to the push order to be notified, but other means (for example, the display device 11, etc.) may directly notify the instruction information for performing the first stop operation on the left reel 3L.

このような構成のパチスロ1では、副制御基板72の制御だけでなく、主制御基板71の制御によっても、内部当籤役に応じた必要な停止操作の情報を報知することができる。また、このような停止操作の情報の報知の有無は、遊技状態に応じて制御されるようにしてもよい。例えば、後述の一般遊技状態(非ART遊技状態)では停止操作の情報を報知せずに、後述のART遊技状態(後述の図14参照)において停止操作の情報を報知するようにしてもよい。 In a pachislot 1 configured in this way, necessary information on the stopping operation according to the internal winning combination can be notified not only by control of the sub-control board 72 but also by control of the main control board 71. Furthermore, whether or not such information on the stopping operation is notified may be controlled according to the gaming state. For example, information on the stopping operation may not be notified in the general gaming state (non-ART gaming state) described below, but may be notified in the ART gaming state described below (see FIG. 14 described below).

また、遊技者側から見て、リール表示窓4の左方には、サブ表示装置18が設けられる。サブ表示装置18は、図2に示すように、ドア本体9の前面部のうち、台座部13の略水平面の台座領域から略垂直に立設するように設けられる。サブ表示装置18は、液晶ディスプレイや有機EL(Electro-Luminescence)ディスプレイで構成され、各種情報を表示する。 A sub-display device 18 is provided to the left of the reel display window 4 when viewed from the player's side. As shown in FIG. 2, the sub-display device 18 is provided on the front part of the door main body 9, standing approximately vertically from the pedestal area on the approximately horizontal surface of the pedestal part 13. The sub-display device 18 is composed of a liquid crystal display or an organic EL (Electro-Luminescence) display, and displays various information.

また、サブ表示装置18の表示面上には、タッチセンサ19が設けられている(後述の図7参照)。タッチセンサ19は、静電容量方式などの所定の動作原理に従い動作し、遊技者の操作を受け付けると、タッチ入力情報として当該操作に応じた信号を出力する。そして、本実施形態のパチスロ1は、タッチセンサ19を介して受け付けた遊技者の操作(タッチセンサ19から出力されるタッチ入力情報)に応じて、サブ表示装置18の表示を切り替え可能にする機能を有する。なお、サブ表示装置18は、タッチセンサ19から出力されるタッチ入力情報に基づいて後述の副制御基板72(後述の図7参照)により制御される。 A touch sensor 19 is provided on the display surface of the sub-display device 18 (see FIG. 7 described later). The touch sensor 19 operates according to a predetermined operating principle, such as a capacitance method, and when it receives an operation by the player, it outputs a signal corresponding to the operation as touch input information. The pachislot 1 of this embodiment has a function that makes it possible to switch the display of the sub-display device 18 according to the operation of the player received via the touch sensor 19 (touch input information output from the touch sensor 19). The sub-display device 18 is controlled by a sub-control board 72 (see FIG. 7 described later) based on the touch input information output from the touch sensor 19.

ドア本体9の下部には、メダル払出口24、メダル受皿25、2つのスピーカ用孔20L,20R等が設けられる。メダル払出口24は、後述のメダル払出装置51の駆動により排出されるメダルを外部に導く。メダル受皿25は、メダル払出口24から排出されたメダルを貯める。また、2つのスピーカ用孔20L,20Rからは、演出内容に対応する効果音や楽曲等の音声が出力される。 At the bottom of the door body 9, there are provided a medal payout outlet 24, a medal receiving tray 25, and two speaker holes 20L and 20R. The medal payout outlet 24 guides medals that are discharged by driving the medal payout device 51 described below to the outside. The medal receiving tray 25 stores the medals discharged from the medal payout outlet 24. In addition, the two speaker holes 20L and 20R output sound such as sound effects and music that correspond to the performance content.

[内部構造]
次に、パチスロ1の内部構造を、図3及び図4を参照しながら説明する。図3は、キャビネット2aの内部構造を示す図であり、図4は、フロントドア2bの裏面側の内部構造を示す図である。
[Internal structure]
Next, the internal structure of the slot machine 1 will be described with reference to Figures 3 and 4. Figure 3 is a diagram showing the internal structure of the cabinet 2a, and Figure 4 is a diagram showing the internal structure on the back side of the front door 2b.

キャビネット2aは、図3に示すように、上面板27aと、底面板27bと、左右の側面板27c,27dと、背面板27eとを有する。そして、キャビネット2a内の上部には、表示装置11が配設される。 As shown in FIG. 3, the cabinet 2a has a top panel 27a, a bottom panel 27b, left and right side panels 27c and 27d, and a back panel 27e. The display device 11 is disposed in the upper part of the cabinet 2a.

表示装置11は、プロジェクタ機構211と、プロジェクタ機構211から投射された映像光が投影される箱状の被投影部材212aとを有し、プロジェクションマッピングによる映像表示を行う。具体的には、表示装置11では、立体物となる被投影部材212aの位置(投影距離や角度など)や形状に基づいて映像光を生成し、その映像光が、プロジェクタ機構211により被投影部材212aの表面に投影される。このような演出機能を設けることにより、高度で且つ迫力のある演出を行うことができる。また、図3には示さないが、箱状の被投影部材212aの裏側には、表示面が湾曲した別の被投影部材が設けられ、遊技状態に応じて、どちらか一方の被投影部材が、映像光が投影されるスクリーンとして使用される。それゆえ、キャビネット2a内は、遊技状態に応じて、被投影部材を切り換える機能(不図示)も設けられる。 The display device 11 has a projector mechanism 211 and a box-shaped projection target member 212a onto which the image light projected from the projector mechanism 211 is projected, and performs image display by projection mapping. Specifically, the display device 11 generates image light based on the position (projection distance, angle, etc.) and shape of the projection target member 212a, which is a three-dimensional object, and the image light is projected onto the surface of the projection target member 212a by the projector mechanism 211. By providing such a performance function, it is possible to perform a sophisticated and powerful performance. In addition, although not shown in FIG. 3, another projection target member with a curved display surface is provided on the back side of the box-shaped projection target member 212a, and one of the projection target members is used as a screen onto which the image light is projected depending on the game state. Therefore, the cabinet 2a is also provided with a function (not shown) to switch the projection target member depending on the game state.

キャビネット2a内の下部には、メダル払出装置(以下、ホッパー装置という)51と、メダル補助収納庫52と、電源装置53とが配設される。 A medal payout device (hereafter referred to as a hopper device) 51, an auxiliary medal storage 52, and a power supply device 53 are arranged at the bottom of the cabinet 2a.

ホッパー装置51は、キャビネット2aにおける底面板27bの中央部に取り付けられる。このホッパー装置51は、多量のメダルを収容可能で、それらを1枚ずつ排出可能な構造を有する。ホッパー装置51は、貯留されたメダルが例えば50枚を超えたとき、又は、精算ボタンが押下されてメダルの精算が実行されるときに、メダルを払い出す。そして、ホッパー装置51によって払い出されたメダルは、メダル払出口24(図2参照)から排出される。 The hopper device 51 is attached to the center of the bottom panel 27b of the cabinet 2a. This hopper device 51 has a structure that can store a large number of medals and discharge them one by one. The hopper device 51 pays out medals when the number of stored medals exceeds, for example, 50, or when the settlement button is pressed and medal settlement is performed. The medals paid out by the hopper device 51 are then discharged from the medal payout outlet 24 (see Figure 2).

メダル補助収納庫52は、ホッパー装置51から溢れ出たメダルを収納する。このメダル補助収納庫52は、キャビネット2a内部を正面から見て、ホッパー装置51の右側に配置される。また、メダル補助収納庫52は、キャビネット2aの底面板27bに対して着脱可能に取り付けられている。 The auxiliary medal storage 52 stores medals that overflow from the hopper device 51. This auxiliary medal storage 52 is located to the right of the hopper device 51 when looking at the inside of the cabinet 2a from the front. The auxiliary medal storage 52 is also removably attached to the bottom panel 27b of the cabinet 2a.

電源装置53は、電源スイッチ53aと、電源基板53b(電源供給手段)とを有している(後述の図7参照)。この電源装置53は、キャビネット2a内部を正面から見て、ホッパー装置51の左側に配置されており、左側面板27cに取り付けられている。電源装置53は、サブ電源装置(不図示)から供給された交流電圧100Vの電力を各部で必要な直流電圧の電力に変換して、変換した電力を各部へ供給する。 The power supply unit 53 has a power switch 53a and a power supply board 53b (power supply means) (see FIG. 7 described later). This power supply unit 53 is located on the left side of the hopper device 51 when looking at the inside of the cabinet 2a from the front, and is attached to the left side panel 27c. The power supply unit 53 converts the 100V AC power supplied from a sub-power supply unit (not shown) into the DC voltage power required by each part, and supplies the converted power to each part.

また、キャビネット2a内の電源装置53の上方には、副制御基板72(後述の図7参照)を収容する副制御基板ケース57が配設される。副制御基板ケース57に収納された副制御基板72には、後述の副制御回路200(後述の図10参照)が搭載されている。この副制御回路200は、映像の表示等による演出の実行を制御する回路である。副制御回路200の具体的な構成については後述する。 A sub-control board case 57 that houses a sub-control board 72 (see FIG. 7 described below) is disposed above the power supply device 53 inside the cabinet 2a. The sub-control board 72 housed in the sub-control board case 57 is equipped with a sub-control circuit 200 (see FIG. 10 described below). This sub-control circuit 200 is a circuit that controls the execution of effects such as the display of images. The specific configuration of the sub-control circuit 200 will be described later.

キャビネット2a内の副制御基板ケース57の上方には、副中継基板61が配設される。この副中継基板61は、副制御基板72と後述の主制御基板71とを接続する配線が実装された中継基板である。また、副中継基板61は、副制御基板72と副制御基板72の周辺に配設された基板や各種装置部(ユニット)などとを接続する配線が実装された中継基板である。 A sub-relay board 61 is disposed above the sub-control board case 57 inside the cabinet 2a. This sub-relay board 61 is a relay board on which wiring is mounted that connects the sub-control board 72 to the main control board 71 described below. The sub-relay board 61 is also a relay board on which wiring is mounted that connects the sub-control board 72 to boards disposed around the sub-control board 72 and various device sections (units), etc.

また、図3には示さないが、キャビネット2a内には、キャビネット側中継基板44(後述の図7参照)が配設される。このキャビネット側中継基板44は、主制御基板71(後述の図7参照)と、ホッパー装置51、遊技メダル補助収納庫スイッチ77(後述の図7参照)及びメダル払出カウントスイッチ(不図示)のそれぞれとを接続する配線が実装された中継基板である。 Although not shown in FIG. 3, a cabinet side relay board 44 (see FIG. 7 described later) is disposed inside the cabinet 2a. This cabinet side relay board 44 is a relay board on which wiring is mounted that connects the main control board 71 (see FIG. 7 described later) to the hopper device 51, the game medal auxiliary storage switch 77 (see FIG. 7 described later), and the medal payout count switch (not shown).

フロントドア2bの裏面側の中央部には、図4に示すように、ミドルドア41が、配設され、リール表示窓4(図2参照)を裏側から開閉可能に取り付けられている。また、図4には示さないが、ミドルドア41のリール表示窓4側には、3つのリール3L,3C,3Rが取り付けられ、ミドルドア41のリール表示窓4側とは反対側には、主制御基板71(後述の図7参照)が収納された主制御基板ケース55が取り付けられている。なお、3つのリール3L,3C,3Rには、所定の減速比をもったギアを介してステッピングモータ(不図示)が接続されている。 As shown in FIG. 4, a middle door 41 is disposed in the center of the rear side of the front door 2b, and is attached so that the reel display window 4 (see FIG. 2) can be opened and closed from the rear side. Although not shown in FIG. 4, three reels 3L, 3C, and 3R are attached to the reel display window 4 side of the middle door 41, and a main control board case 55 containing a main control board 71 (see FIG. 7 described later) is attached to the side opposite the reel display window 4 side of the middle door 41. A stepping motor (not shown) is connected to the three reels 3L, 3C, and 3R via a gear with a predetermined reduction ratio.

主制御基板ケース55に収納された主制御基板71は、後述する主制御回路90(後述の図9参照)を有する。主制御回路90(主制御手段)は、内部当籤役の決定、各リール3L,3C,3Rの回転及び停止、入賞の有無の判定といった、パチスロ1における遊技の主な流れを制御する回路である。また、本実施形態では、例えば、ARTの決定の有無の抽籤処理、ナビ情報の指示モニタへの表示処理、各種試験信号の送信処理などの制御も主制御回路90により行われる。なお、主制御回路90の具体的な構成は後述する。 The main control board 71 housed in the main control board case 55 has a main control circuit 90 (see FIG. 9) described later. The main control circuit 90 (main control means) is a circuit that controls the main flow of play in the pachislot 1, such as determining the internal winning combination, spinning and stopping the reels 3L, 3C, and 3R, and determining whether or not a prize has been won. In this embodiment, the main control circuit 90 also controls, for example, the lottery process for determining whether or not ART has been determined, the display process of navigation information on the instruction monitor, the transmission process of various test signals, and the like. The specific configuration of the main control circuit 90 will be described later.

フロントドア2bの裏面側において、ミドルドア41の下方には、スピーカ65L,65Rが配設される。スピーカ65L,65Rは、それぞれスピーカ用孔20L,20R(図2参照)と対向する位置に配置されている。 Speakers 65L, 65R are disposed on the rear side of the front door 2b, below the middle door 41. The speakers 65L, 65R are disposed in positions facing the speaker holes 20L, 20R, respectively (see FIG. 2).

また、スピーカ65Lの上方には、セレクタ66と、ドア開閉監視スイッチ67とが配設される。セレクタ66は、メダルの材質や形状等が適正であるか否かを選別する装置であり、メダル投入口14に投入された適正なメダルをホッパー装置51へ案内する。セレクタ66内においてメダルが通過する経路上には、適正なメダルが通過したことを検出するメダルセンサ(遊技媒体検出手段:不図示)が設けられている。 A selector 66 and a door open/close monitor switch 67 are provided above the speaker 65L. The selector 66 is a device that selects whether the material, shape, etc. of a medal is appropriate, and guides appropriate medals inserted into the medal insertion port 14 to the hopper device 51. A medal sensor (game medium detection means: not shown) that detects the passage of an appropriate medal is provided on the path along which the medal passes within the selector 66.

ドア開閉監視スイッチ67は、フロントドア2bを裏面側から見て、セレクタ66の左斜め下に配置される。このドア開閉監視スイッチ67は、フロントドア2bの開閉を報知するためのセキュリティ信号をパチスロ1の外部に出力する。 The door open/close monitoring switch 67 is located diagonally below and to the left of the selector 66 when viewing the front door 2b from the back side. This door open/close monitoring switch 67 outputs a security signal to the outside of the slot machine 1 to notify the opening or closing of the front door 2b.

また、図4には示さないが、フロントドア2bを裏面において、ミドルドア41により開閉された領域であり且つリール表示窓4の下方には、ドア中継端子板68が配設される(後述の図7参照)。このドア中継端子板68は、主制御基板ケース55内の主制御基板71と、各種のボタンやスイッチ、副中継基板61、セレクタ66、遊技動作表示基板81、試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302のそれぞれとを接続する配線が実装された中継基板である。なお、各種のボタン及びスイッチとしては、例えば、MAXベットボタン15a、1ベットボタン15b、ドア開閉監視スイッチ67、後述のBETスイッチ77、スタートスイッチ79等が挙げられる。 Although not shown in FIG. 4, a door relay terminal board 68 is disposed on the back side of the front door 2b in the area opened and closed by the middle door 41 and below the reel display window 4 (see FIG. 7 described later). This door relay terminal board 68 is a relay board on which wiring is mounted to connect the main control board 71 in the main control board case 55 with each of the various buttons and switches, the sub-relay board 61, the selector 66, the game action display board 81, the first interface board 301 for the test machine, and the second interface board 302 for the test machine. Examples of the various buttons and switches include the MAX BET button 15a, the 1 BET button 15b, the door opening/closing monitor switch 67, the BET switch 77 described later, and the start switch 79.

<サブ表示装置の表示例>
ここで、図5A~図5Eを参照して、サブ表示装置18に表示される各種表示画面について説明する。なお、図5Aは、サブ表示装置18に表示されるトップ画面221を示す図であり、図5Bは、サブ表示装置18に表示されるメニュー画面222を示す図である。また、図5C~図5Eは、サブ表示装置18に表示される遊技情報画面223,224,225を示す図である。
<Display example of the sub display device>
Here, various display screens displayed on the sub-display device 18 will be described with reference to Figures 5A to 5E. Figure 5A is a diagram showing a top screen 221 displayed on the sub-display device 18, and Figure 5B is a diagram showing a menu screen 222 displayed on the sub-display device 18. Figures 5C to 5E are diagrams showing game information screens 223, 224, and 225 displayed on the sub-display device 18.

サブ表示装置18には、遊技者のタッチ操作により様々な表示画面が表示され、図5A~図5Eに示すように、トップ画面221、メニュー画面222及び遊技情報画面223,224,225を含む各種表示画面が表示される。これらの表示画面は、タッチセンサ19を介して受け付けた遊技者の操作信号に基づいて切り替えられる。 Various display screens are displayed on the sub-display device 18 in response to touch operations by the player, and as shown in Figures 5A to 5E, various display screens including a top screen 221, a menu screen 222, and game information screens 223, 224, and 225 are displayed. These display screens are switched based on the player's operation signal received via the touch sensor 19.

トップ画面221は、サブ表示装置18に表示される表示画面のうちの初期画面であり、トップ画面221では、「MENU」ボタン221aと、概要遊技履歴221bとが表示される。「MENU」ボタン221aは、図5Bに示すメニュー画面222を呼び出すための操作ボタンであり、「MENU」ボタン221aに対して遊技者による所定操作(例えばタップ)が行われると、メニュー画面222が呼び出される。また、トップ画面221では、概要遊技履歴221bとして、パチスロ1の一部の遊技履歴(概要遊技履歴)を表示する。本実施形態では、概要遊技履歴221bとして、例えば、ボーナス回数、ART回数及びゲーム数(遊技回数)が表示される。 The top screen 221 is the initial screen among the display screens displayed on the sub-display device 18, and displays a "MENU" button 221a and a summary game history 221b on the top screen 221. The "MENU" button 221a is an operation button for calling up the menu screen 222 shown in FIG. 5B, and when a player performs a predetermined operation (e.g., tapping) on the "MENU" button 221a, the menu screen 222 is called up. In addition, the top screen 221 displays a part of the game history of the pachislot 1 (summary game history) as the summary game history 221b. In this embodiment, for example, the number of bonuses, the number of ARTs, and the number of games (number of games played) are displayed as the summary game history 221b.

メニュー画面222は、サブ表示装置18で表示可能なメニューを表示する画面であり、メニュー画面222では、「戻る」ボタン222a、「登録」ボタン222b、「説明」ボタン222c、「配列配当」ボタン222d、「リーチ目」ボタン222e、「WEBサイト」ボタン222f及び「音量」ボタン222gが表示される。「戻る」ボタン222aは、トップ画面221を呼び出すための操作ボタンであり、「戻る」ボタン222aに対して遊技者による操作が行われると、トップ画面221が呼び出される。また、「登録」ボタン222b~「音量」ボタン222gは、対応するメニュー内容の表示画面を呼び出すための操作ボタンであり、各ボタンに対して遊技者による操作が行われると、対応するメニュー内容の表示画面が呼び出される。 The menu screen 222 is a screen that displays menus that can be displayed on the sub-display device 18, and displays a "Back" button 222a, a "Register" button 222b, an "Explanation" button 222c, an "Array Payout" button 222d, a "Reach Eyes" button 222e, a "WEBSITE" button 222f, and a "Volume" button 222g. The "Back" button 222a is an operation button for calling up the top screen 221, and when the player operates the "Back" button 222a, the top screen 221 is called up. The "Register" button 222b to the "Volume" button 222g are operation buttons for calling up display screens for the corresponding menu contents, and when the player operates each button, the display screen for the corresponding menu contents is called up.

例えば、メニュー画面222において「登録」ボタン222bが遊技者により操作された場合、遊技中の遊技者を登録するための登録画面(不図示)がサブ表示装置18の表示画面に呼び出される。近年のパチスロでは、機種ごとに遊技者を登録しておき、当該遊技者のこれまでの遊技履歴から、定められたミッションの達成状況などの様々な情報を管理するサービスが広く行われている。「登録」ボタン222bにより呼び出される登録画面は、このサービスの提供を受ける際に遊技者を登録するための表示画面である。 For example, when the "Register" button 222b on the menu screen 222 is operated by a player, a registration screen (not shown) for registering a player currently playing is called up on the display screen of the sub-display device 18. In recent years, a service has become common in pachislot machines where players are registered for each model and various information such as the player's playing history and the status of completion of set missions is managed. The registration screen called up by the "Register" button 222b is a display screen for registering a player when receiving this service.

また、例えば、メニュー画面222において「説明」ボタン222cが遊技者により操作された場合、パチスロ1の説明画面(不図示)がサブ表示装置18の表示画面に呼び出される。説明画面で表示される情報には、例えば、設定値ごとのボーナス当籤確率やART当籤確率などのパチスロ1の仕様に関する説明や、パチスロ1の演出に登場するキャラクタの紹介説明などが含まれる。 For example, when the "Explanation" button 222c on the menu screen 222 is operated by the player, an explanation screen (not shown) for the Pachislot 1 is called up on the display screen of the sub-display device 18. Information displayed on the explanation screen includes, for example, an explanation of the specifications of the Pachislot 1, such as the probability of winning a bonus or the probability of winning an ART for each setting value, and an introduction to the characters that appear in the performance of the Pachislot 1.

また、例えば、メニュー画面222において「配列配当」ボタン222dが遊技者により操作された場合、パチスロ1の配列配当画面(不図示)がサブ表示装置18の表示画面に呼び出される。配列配当画面には、例えば、パチスロ1において入賞と判定される図柄の組合せと、入賞と判定された際の特典との対応関係(配当表)や、各リール3L,3C,3Rに描かれた図柄列(リール配列)などが表示される。 For example, when the "arrangement payout" button 222d on the menu screen 222 is operated by the player, an arrangement payout screen (not shown) for the pachislot 1 is called up on the display screen of the sub-display device 18. The arrangement payout screen displays, for example, the correspondence (payout table) between the combination of symbols that are determined to be winning on the pachislot 1 and the bonuses that will be awarded when such a combination is determined to be winning, as well as the rows of symbols (reel arrangement) drawn on each of the reels 3L, 3C, and 3R.

また、例えば、メニュー画面222において「リーチ目」ボタン222eが遊技者により操作された場合、パチスロ1のリーチ目画面(不図示)がサブ表示装置18の表示画面に呼び出される。リーチ目画面には、パチスロ1で設定されている「リーチ目」と称される図柄組合せの情報が表示される。なお、「リーチ目」と称する図柄組合せは、該図柄組合せが有効ラインに沿って表示されることにより、特別な特典が付与される図柄組合せであり、本実施形態のパチスロ1では、後述の図28~図30の入賞作動フラグ格納領域の内容欄に示す略称「リーチ目リプ」に対応する図柄組合せが該当する。そして、本実施形態では、「リーチ目リプ」に係る図柄組合せが有効ラインに沿って表示された場合、その後、遊技者にとって有利な状態(例えば、ボーナス状態、通常ART又はCT(後述の図14参照))に移行することが確定する。 For example, when the "Reach Eyes" button 222e on the menu screen 222 is operated by the player, the reach eyes screen (not shown) of the slot machine 1 is called up on the display screen of the sub display device 18. The reach eyes screen displays information on the symbol combination called "Reach Eyes" set on the slot machine 1. The symbol combination called "Reach Eyes" is a symbol combination that is displayed along an active line and grants a special privilege. In the slot machine 1 of this embodiment, this symbol combination corresponds to the symbol combination that corresponds to the abbreviation "Reach Eyes Lip" shown in the contents column of the winning activation flag storage area in Figures 28 to 30 described later. In this embodiment, when the symbol combination related to the "Reach Eyes Lip" is displayed along an active line, it is determined that the player will then transition to a state that is advantageous to the player (for example, a bonus state, normal ART, or CT (see Figure 14 described later)).

また、例えば、メニュー画面222において「WEBサイト」ボタン222fが遊技者により操作された場合、パチスロ1のWEB紹介画面(不図示)がサブ表示装置18の表示画面に呼び出される。WEB紹介画面には、例えば、パチスロ1の機種ごとに設けられた特設WEBサイトやパチスロ1のメーカーのWEBサイトなど任意のWEBサイトのURLを示す二次元コード(例えば、QRコード(登録商標))が表示される。遊技者は、携帯電話などでWEB紹介画面に表示される二次元コードを読み込むことにより、対応するWEBサイトにアクセスすることができる。 For example, when the "WEB SITE" button 222f on the menu screen 222 is operated by the player, a WEB introduction screen (not shown) for the pachislot 1 is called up on the display screen of the sub-display device 18. The WEB introduction screen displays a two-dimensional code (e.g., a QR code (registered trademark)) indicating the URL of any website, such as a special website for each model of pachislot 1 or the website of the manufacturer of pachislot 1. The player can access the corresponding website by reading the two-dimensional code displayed on the WEB introduction screen with a mobile phone or the like.

また、例えば、メニュー画面222において「音量」ボタン222gが遊技者により操作された場合、スピーカ65L,65Rから出力する音の音量を調整することが可能な音量調整画面(不図示)がサブ表示装置18の表示画面に呼び出される。遊技者は、音量調整画面を介してパチスロ1の演出音の音量を調整することができる。 For example, when the "Volume" button 222g on the menu screen 222 is operated by the player, a volume adjustment screen (not shown) that allows the player to adjust the volume of the sound output from the speakers 65L, 65R is called up on the display screen of the sub-display device 18. The player can adjust the volume of the performance sounds of the pachislot 1 via the volume adjustment screen.

なお、サブ表示装置18は、上述した表示装置11(プロジェクタ機構211及び表示ユニット212)とは別体に設けられるため、表示装置11とは別個に制御することができる。それゆえ、本実施形態のパチスロ1では、遊技中(表示装置11による演出の実行中)であっても、サブ表示装置18の表示画面を遊技者の操作により切り替えることができる。その結果、例えば、遊技者が、表示装置11の演出において登場するキャラクタのことを知りたいと思った場合、遊技者は、「説明」ボタン222cを操作して説明画面を呼び出すことにより、キャラクタ間の関係性などの情報を遊技中に把握することができる。また、例えば、遊技者が、遊技中に、いわゆる「レア役」が当籤した場合のリール回転中にレア役を入賞させるために目安とすべき図柄を把握したいと思った場合、遊技者は、「配列配当」ボタン222dを操作して配列配当画面を呼び出すことにより、リール配列を把握することができる。 The sub-display device 18 is provided separately from the display device 11 (projector mechanism 211 and display unit 212) described above, and can be controlled separately from the display device 11. Therefore, in the slot machine 1 of this embodiment, the display screen of the sub-display device 18 can be switched by the player's operation even during play (while the display device 11 is executing the performance). As a result, for example, if the player wants to know about the characters that appear in the performance of the display device 11, the player can grasp information such as the relationship between the characters while playing the game by operating the "Explanation" button 222c to call up the explanation screen. Also, for example, if the player wants to know the pattern that should be used as a guide to win the rare role during the reel rotation when the so-called "rare role" is won during play, the player can grasp the reel arrangement by operating the "arrangement payout" button 222d to call up the arrangement payout screen.

遊技情報画面223,224,225は、パチスロ1の遊技履歴のうちのトップ画面221に表示する概要遊技履歴を含む詳細遊技履歴情報を表示する表示画面である。 The game information screens 223, 224, and 225 are display screens that display detailed game history information, including the summary game history displayed on the top screen 221, of the game history of the pachislot 1.

遊技情報画面223には、「戻る」ボタン223aと、「MENU」ボタン223bと、「前へ」ボタン223cと、「次へ」ボタン223dと、遊技履歴223eとが表示される。「戻る」ボタン223a及び「MENU」ボタン223bは、それぞれトップ画面221及びメニュー画面222をサブ表示装置18の表示画面に呼び出すための操作ボタンであり、各ボタンを遊技者が操作することにより、対応する表示画面が呼び出される。
また、「前へ」ボタン223c及び「次へ」ボタン223dは、遊技情報画面を所定の順序で切り替えるための操作ボタンであり、「前へ」ボタン223cが遊技者により操作されると、表示画面が遊技情報画面223から遊技情報画面225に切り替わり、「次へ」ボタン223dが遊技者により操作されると、表示画面が遊技情報画面223から遊技情報画面224に切り替わる。また、遊技履歴223eとしては、図5Cに示すように、ゲーム数(遊技回数)、ボーナス回数、ART回数及びCZ(チャンスゾーン)回数が表示される。
A "Back" button 223a, a "MENU" button 223b, a "Previous" button 223c, a "Next" button 223d, and a game history 223e are displayed on the game information screen 223. The "Back" button 223a and the "MENU" button 223b are operation buttons for calling up the top screen 221 and the menu screen 222, respectively, on the display screen of the sub-display device 18, and the corresponding display screen is called up by the player operating each button.
In addition, the "Previous" button 223c and the "Next" button 223d are operation buttons for switching the game information screen in a predetermined order, and when the "Previous" button 223c is operated by the player, the display screen switches from the game information screen 223 to the game information screen 225, and when the "Next" button 223d is operated by the player, the display screen switches from the game information screen 223 to the game information screen 224. In addition, as the game history 223e, as shown in Fig. 5C, the number of games (number of games), the number of bonuses, the number of ARTs, and the number of CZs (chance zones) are displayed.

遊技情報画面224には、「戻る」ボタン224aと、「MENU」ボタン224bと、「前へ」ボタン224cと、「次へ」ボタン224dと、遊技履歴214eとが表示される。「戻る」ボタン224a及び「MENU」ボタン224bは、それぞれトップ画面221及びメニュー画面222をサブ表示装置18の表示画面に呼び出すための操作ボタンであり、各ボタンを遊技者が操作することにより、対応する表示画面が呼び出される。また、「前へ」ボタン224c及び「次へ」ボタン224dは、遊技情報画面を所定の順序で切り替える操作ボタンであり、「前へ」ボタン224cが遊技者に操作されると、表示画面が遊技情報画面224から遊技情報画面223に切り替わり、「次へ」ボタン224dが遊技者により操作されると、表示画面が遊技情報画面224から遊技情報画面225に切り替わる。また、遊技履歴224eとしては、後述のCZ(チャンスゾーン)の突入回数及び成功回数が表示される。なお、後述するように、本実施形態では、CZとして、CZ1,CZ2,CZ3の3種類のCZが設けられる。それゆえ、遊技履歴224eとしては、図5Dに示すように、CZ1~CZ3のそれぞれの突入回数及び成功回数が表示される。 The game information screen 224 displays a "Back" button 224a, a "MENU" button 224b, a "Previous" button 224c, a "Next" button 224d, and a game history 214e. The "Back" button 224a and the "MENU" button 224b are operation buttons for calling up the top screen 221 and the menu screen 222, respectively, on the display screen of the sub display device 18, and the corresponding display screen is called up by the player operating each button. The "Previous" button 224c and the "Next" button 224d are operation buttons for switching the game information screen in a predetermined order, and when the "Previous" button 224c is operated by the player, the display screen switches from the game information screen 224 to the game information screen 223, and when the "Next" button 224d is operated by the player, the display screen switches from the game information screen 224 to the game information screen 225. Additionally, the game history 224e displays the number of times a CZ (chance zone) described below has been entered and the number of times it has been successful. As described below, in this embodiment, three types of CZs, CZ1, CZ2, and CZ3, are provided. Therefore, the game history 224e displays the number of times each of CZ1 to CZ3 has been entered and the number of times it has been successful, as shown in FIG. 5D.

遊技情報画面225には、「戻る」ボタン225aと、「MENU」ボタン225bと、「前へ」ボタン225cと、「次へ」ボタン225dと、遊技履歴225eとが表示される。「戻る」ボタン225a及び「MENU」ボタン225bは、それぞれトップ画面221及びメニュー画面222をサブ表示装置18の表示画面に呼び出すための操作ボタンであり、各ボタンを遊技者が操作することにより、対応する表示画面が呼び出される。また、「前へ」ボタン225c及び「次へ」ボタン225dは、所定の順序で遊技情報画面を切り替えるための操作ボタンであり、「前へ」ボタン225cが遊技者に操作されると、表示画面が遊技情報画面225から遊技情報画面224に切り替わり、「次へ」ボタン225dが遊技者により操作されると、表示画面が遊技情報画面225から遊技情報画面223に切り替わる。また、遊技履歴225eとしては、図5Eに示すように、小役の当籤回数及び当籤確率(分子が1の分数)が表示される。 The game information screen 225 displays a "Back" button 225a, a "MENU" button 225b, a "Previous" button 225c, a "Next" button 225d, and a game history 225e. The "Back" button 225a and the "MENU" button 225b are operation buttons for calling up the top screen 221 and the menu screen 222, respectively, on the display screen of the sub display device 18, and the corresponding display screen is called up by the player operating each button. The "Previous" button 225c and the "Next" button 225d are operation buttons for switching the game information screen in a predetermined order, and when the "Previous" button 225c is operated by the player, the display screen switches from the game information screen 225 to the game information screen 224, and when the "Next" button 225d is operated by the player, the display screen switches from the game information screen 225 to the game information screen 223. Additionally, as shown in FIG. 5E, the game history 225e displays the number of times a minor prize has been won and the winning probability (a fraction with a numerator of 1).

なお、サブ表示装置18に表示される表示画面の切り替え手法としては、例えば、それぞれの表示画面に表示される操作ボタンに対するタップ操作に基づいて切り替える手法を採用してもよいし、また、例えば、表示画面に対するスワイプ操作に基づいて切り替える手法を採用してもよい。 The method of switching the display screen displayed on the sub-display device 18 may be, for example, a method of switching based on a tap operation on an operation button displayed on each display screen, or, for example, a method of switching based on a swipe operation on the display screen.

<サブ表示装置の表示画面の各種切り替え機能>
次に、本実施形態のパチスロ1におけるサブ表示装置18の表示画面の各種切り替え機能について説明する。
<Various switching functions for the display screen of the sub display device>
Next, various switching functions of the display screen of the sub-display device 18 in the pachislot 1 of this embodiment will be described.

[サブ表示装置の表示画面の遷移例]
まず、図6A及び6Bを参照して、本実施形態のパチスロ1におけるサブ表示装置18の表示画面の遷移例(切り替え態様)について説明する。なお、図6Aは、遊技者登録状態がセットされていない状況におけるサブ表示装置18の表示画面の遷移例を示す図であり、図6Bは、遊技者登録状態がセットされている状況におけるサブ表示装置18の表示画面の遷移例を示す図である。
[Example of transition of display screen on sub display device]
First, referring to Figures 6A and 6B, a transition example (switching mode) of the display screen of the sub-display device 18 in the slot machine 1 of this embodiment will be described. Figure 6A is a diagram showing a transition example of the display screen of the sub-display device 18 in a situation where the player registration status is not set, and Figure 6B is a diagram showing a transition example of the display screen of the sub-display device 18 in a situation where the player registration status is set.

遊技者登録状態がセットされていない状況では、図6Aに示すように、サブ表示装置18の表示画面は、トップ画面221とメニュー画面222との間、並びに、メニュー画面222とメニュー画面222から遷移可能な各種表示画面との間でのみ遷移可能であり、これらの表示画面間の遷移は副制御基板72(後述のサブCPU201)により制御される。例えば、副制御基板72は、タッチセンサ19を介して取得したタッチ操作(例えば、所定のボタンに対するタップ操作や、表示画面上におけるスワイプ操作)に基づいて、トップ画面221及びメニュー画面222間で、表示画面を切り替える。しかしながら、遊技者登録状態がセットされていない状況では、副制御基板72は、遊技情報画面223,224,225の表示が不可能となるように制御する。すなわち、遊技者登録状態がセットされていない状況では、遊技者は、サブ表示装置18に遊技情報画面223,224,225を表示することができない。 In a situation where the player registration status is not set, as shown in FIG. 6A, the display screen of the sub-display device 18 can only transition between the top screen 221 and the menu screen 222, and between the menu screen 222 and various display screens to which the menu screen 222 can transition, and the transition between these display screens is controlled by the sub-control board 72 (sub-CPU 201 described later). For example, the sub-control board 72 switches the display screen between the top screen 221 and the menu screen 222 based on a touch operation (for example, a tap operation on a specific button or a swipe operation on the display screen) acquired via the touch sensor 19. However, in a situation where the player registration status is not set, the sub-control board 72 controls so that the game information screens 223, 224, and 225 cannot be displayed. In other words, in a situation where the player registration status is not set, the player cannot display the game information screens 223, 224, and 225 on the sub-display device 18.

一方、遊技者登録状態がセットされている状況では、図6Bに示すように、サブ表示装置18の表示画面は、トップ画面221とメニュー画面222との間、並びに、メニュー画面222とメニュー画面222から遷移可能な各種表示画面との間に加え、メニュー画面222と遊技情報画面223,224,225との間においても遷移可能となり、これらの表示画面間の遷移は副制御基板72(後述のサブCPU201)により制御される。すなわち、副制御基板72は、タッチセンサ19を介して取得したタッチ操作に基づいて、トップ画面221とメニュー画面222との間だけでなく、トップ画面221及びメニュー画面222のそれぞれと、遊技情報画面223,224,225との間においても表示画面を切り替えることができる。それゆえ、本実施形態において、遊技者登録状態がセットされている場合、遊技者は、サブ表示装置18に遊技情報画面223,224,225を表示することができる。 On the other hand, when the player registration status is set, as shown in FIG. 6B, the display screen of the sub-display device 18 can transition between the top screen 221 and the menu screen 222, and between the menu screen 222 and various display screens to which the menu screen 222 can transition, as well as between the menu screen 222 and the game information screens 223, 224, and 225, and the transition between these display screens is controlled by the sub-control board 72 (sub-CPU 201 described below). That is, the sub-control board 72 can switch the display screen not only between the top screen 221 and the menu screen 222, but also between each of the top screen 221 and the menu screen 222 and the game information screens 223, 224, and 225 based on the touch operation acquired via the touch sensor 19. Therefore, in this embodiment, when the player registration status is set, the player can display the game information screens 223, 224, and 225 on the sub-display device 18.

なお、図6Bに示すように、トップ画面221、メニュー画面222及び遊技情報画面223,224,225間における表示画面の遷移順序は任意である。それゆえ、例えば、トップ画面221から遊技情報画面223,224,225に直接遷移可能となる構成にしてもよいし、トップ画面221からメニュー画面222を介してのみ遊技情報画面223,224,225に遷移可能となる構成にしてもよい。 As shown in FIG. 6B, the order of transition of display screens between the top screen 221, the menu screen 222, and the game information screens 223, 224, and 225 may be arbitrary. Therefore, for example, the configuration may be such that a direct transition from the top screen 221 to the game information screens 223, 224, and 225 is possible, or a configuration may be such that a transition from the top screen 221 to the game information screens 223, 224, and 225 is possible only via the menu screen 222.

本実施形態のパチスロ1では、トップ画面221からメニュー画面222を介してのみ遊技情報画面223,224,225に遷移可能な構成(トップ画面221から遊技情報画面223,224,225に直接遷移できない構成)を採用している。なお、本実施形態のパチスロ1では、メニュー画面222において、遊技者が表示画面に対してスワイプ操作(メニュー選択操作ではない)を行うことにより、表示画面をメニュー画面222から遊技情報画面223,224,225に遷移させることができる。 The slot machine 1 of this embodiment is configured such that transition from the top screen 221 to the game information screens 223, 224, and 225 is possible only via the menu screen 222 (a configuration in which transition from the top screen 221 to the game information screens 223, 224, and 225 is not possible directly). Note that in the slot machine 1 of this embodiment, the player can transition from the menu screen 222 to the game information screens 223, 224, and 225 by performing a swipe operation (not a menu selection operation) on the display screen on the menu screen 222.

なお、本実施形態では、遊技情報画面223,224,225は、メニュー画面222とは完全に独立して設けられた表示画面である。すなわち、本実施形態のパチスロ1では、遊技履歴という、遊技者が遊技中に強い関心を抱く遊技の結果を示す情報を、配当配列や音量調節などの遊技の結果とは関係のない情報として独立して表示する。そして、本実施形態では、遊技者登録状態がセットされている状況において、メニュー画面222に対して遊技者がメニュー選択操作を行うことなく、遊技情報画面223,224,225を表示可能にしている。それゆえ、本実施形態では、遊技者登録状態がセットされている場合、遊技者が所望する情遊技履歴情報へのアクセスを容易に行うことができる。 In this embodiment, the game information screens 223, 224, and 225 are display screens that are provided completely independent of the menu screen 222. That is, in the pachislot 1 of this embodiment, the game history, which is information showing the game results in which the player is very interested while playing, is displayed independently as information unrelated to the game results, such as the payout arrangement and volume adjustment. In this embodiment, when the player registration status is set, the game information screens 223, 224, and 225 can be displayed without the player performing a menu selection operation on the menu screen 222. Therefore, in this embodiment, when the player registration status is set, the player can easily access the game history information he or she desires.

また、本実施形態では、メニュー画面222に対するメニュー選択操作では、表示画面を遊技情報画面223,224,225に遷移させることができず、メニュー画面222に対してスワイプ操作(メニュー表示では指定されていない操作)を行わなければ、表示画面を遊技情報画面223,224,225に遷移させることができない。それゆえ、本実施形態のパチスロ1では、表示画面を遊技情報画面223,224,225に遷移させるためのスワイプ操作を、遊技者登録状態がセットされている状況における隠しコマンドとして扱うことができる。この場合、遊技者にとってみれば、パチスロ1に対する自身の知識により、知識の少ない他の遊技者では見ることのできない、より詳細な遊技履歴情報を見ることができるため、当該他の遊技者よりも有利に遊技を行うことができ、結果、遊技者が積極的に遊技を行うことを期待することができる。 In addition, in this embodiment, the display screen cannot be changed to the game information screens 223, 224, and 225 by a menu selection operation on the menu screen 222, and the display screen cannot be changed to the game information screens 223, 224, and 225 unless a swipe operation (an operation not specified in the menu display) is performed on the menu screen 222. Therefore, in the pachislot 1 of this embodiment, the swipe operation for changing the display screen to the game information screens 223, 224, and 225 can be treated as a hidden command in a situation where the player registration status is set. In this case, from the perspective of the player, due to his/her knowledge of the pachislot 1, he/she can see more detailed game history information that other players with less knowledge cannot see, and therefore he/she can play more advantageously than the other players, and as a result, it can be expected that the player will play aggressively.

[遊技情報画面からトップ画面への表示切り替え機能]
本実施形態のパチスロ1は、サブ表示装置18の表示画面を、遊技情報画面223,224,225から、遊技者の手動により、又は、自動的に、トップ画面221に遷移させる機能を有する。具体的には、本実施形態では、遊技情報画面223,224,225において「戻る」ボタンが操作されると、表示画面が遊技情報画面223,224,225からトップ画面221に遷移する(手動遷移機能)。また、本実施形態では、遊技情報画面223,224,225が表示されている状態において所定の条件を満たした場合には、遊技者の操作とは関係なく自動的に表示画面がトップ画面221に遷移する(自動遷移機能)。
[Display switching function from game information screen to top screen]
The slot machine 1 of this embodiment has a function of transitioning the display screen of the sub-display device 18 from the game information screens 223, 224, and 225 to the top screen 221, either manually by the player or automatically. Specifically, in this embodiment, when the "back" button is operated on the game information screens 223, 224, and 225, the display screen transitions from the game information screens 223, 224, and 225 to the top screen 221 (manual transition function). Also, in this embodiment, when a predetermined condition is satisfied while the game information screens 223, 224, and 225 are displayed, the display screen automatically transitions to the top screen 221 regardless of the player's operation (automatic transition function).

より具体的には、パチスロ1では、遊技情報画面223,224,225が表示されている状態において、投入操作(MAXベットボタン15aへの操作、1ベットボタン15bへの操作及びメダル投入口14にメダルを投入する操作)が行われると、サブ表示装置18の表示画面が自動的にトップ画面221に遷移する。なお、ART遊技状態のように、リプレイ役が内部当籤役として決定される確率が高い遊技状態(高リプ状態)では、リプレイ役入賞に伴う再遊技の作動によりメダルが自動的に投入されてしまう結果、高リプ状態では、遊技情報画面223,224,225を表示する機会が制限されてしまう可能性がある。そこで、本実施形態のパチスロ1では、再遊技の作動によりメダルが自動的に投入された場合には、メダルの投入操作ではなく、開始操作を契機として、自動的に表示画面が遊技情報画面223,224,225からトップ画面221に遷移する。 More specifically, in the pachislot 1, when the game information screens 223, 224, and 225 are displayed, if an insertion operation (operation of the MAX BET button 15a, operation of the 1 BET button 15b, and operation of inserting a medal into the medal insertion slot 14) is performed, the display screen of the sub-display device 18 automatically transitions to the top screen 221. Note that in a game state (high replay state) in which the probability of a replay role being determined as an internal winning role is high, such as in an ART game state, a medal is automatically inserted by the operation of replay associated with the winning of a replay role, and as a result, in the high replay state, there is a possibility that opportunities to display the game information screens 223, 224, and 225 are limited. Therefore, in the pachislot 1 of this embodiment, when a medal is automatically inserted by the operation of replay, the display screen automatically transitions from the game information screens 223, 224, and 225 to the top screen 221, triggered by the start operation rather than the operation of inserting a medal.

すなわち、本実施形態では、再遊技が作動し、かつ、遊技情報画面223,224,225が表示されている場合には、開始操作を契機として、自動的に表示画面が遊技情報画面223,224,225からトップ画面221に遷移する。一方、再遊技の作動が行われていない場合には、投入操作を契機として、自動的に表示画面が遊技情報画面223,224,225からトップ画面221に遷移する。 In other words, in this embodiment, when replay is activated and the game information screens 223, 224, and 225 are displayed, the display screen automatically transitions from the game information screens 223, 224, and 225 to the top screen 221 in response to a start operation. On the other hand, when replay is not activated, the display screen automatically transitions from the game information screens 223, 224, and 225 to the top screen 221 in response to a coin insertion operation.

[メニュー内容表示画面からトップ画面(又はメニュー画面)への表示切り替え機能]
本実施形態のパチスロ1は、サブ表示装置18の表示画面を、メニュー画面222に対するメニュー選択操作により遷移可能な各種メニュー内容表示画面(登録画面、説明画面、配列配当画面、リーチ目画面、WEB紹介画面及び音量調整画面)から、遊技者の手動により、又は、自動的に、トップ画面221(又はメニュー画面222)に遷移させる機能を有する。具体的には、本実施形態では、メニュー内容表示画面において所定のボタン(例えば、「TOPへ戻る」ボタン)が操作されると、表示画面が当該メニュー内容表示画面からトップ画面221に遷移する(手動遷移機能)。また、本実施形態では、メニュー内容表示画面において特定のボタン(例えば、「戻る」ボタン)が操作されると、表示画面が当該メニュー内容表示画面からメニュー画面222に表示画面を遷移する(手動遷移機能)。
[Display switching function from menu content display screen to top screen (or menu screen)]
The slot machine 1 of this embodiment has a function of transitioning the display screen of the sub-display device 18 from various menu content display screens (registration screen, explanation screen, array payout screen, reach eye screen, WEB introduction screen, and volume adjustment screen) that can be transitioned by menu selection operation on the menu screen 222 to the top screen 221 (or menu screen 222) either manually by the player or automatically. Specifically, in this embodiment, when a predetermined button (e.g., the "return to TOP" button) is operated on the menu content display screen, the display screen transitions from the menu content display screen to the top screen 221 (manual transition function). Also, in this embodiment, when a specific button (e.g., the "back" button) is operated on the menu content display screen, the display screen transitions from the menu content display screen to the menu screen 222 (manual transition function).

さらに、本実施形態では、メニュー内容表示画面が表示されている状態において所定の時間が経過すると、遊技者の操作とは関係なく、自動的に表示画面がトップ画面221(又はメニュー画面222)に遷移する(自動遷移機能)。なお、この際、トップ画面221(又はメニュー画面222)に自動遷移する契機となる所定の時間は、現在表示しているメニュー内容表示画面の種類に応じて異なる。例えば、パチスロ1から出力する音量の調整を行う音量調整画面を長時間表示していると、音量が誤操作により意図しない音量に調整されてしまうおそれがあるだけでなく、誤操作により他の遊技者を不快にしてしまうおそれもある。それゆえ、音量調整画面では、他のメニュー内容表示画面よりも短い時間で、自動的にトップ画面221(又はメニュー画面222)に遷移するように設定されている。一方、登録画面は、遊技者の登録を行い易くするために、他のメニュー内容表示画面よりも長い時間で、自動的にトップ画面221(又はメニュー画面222)に遷移するように設定されている。 Furthermore, in this embodiment, when a predetermined time has elapsed while the menu content display screen is displayed, the display screen automatically transitions to the top screen 221 (or menu screen 222) regardless of the player's operation (automatic transition function). At this time, the predetermined time that triggers the automatic transition to the top screen 221 (or menu screen 222) differs depending on the type of menu content display screen currently displayed. For example, if the volume adjustment screen that adjusts the volume output from the pachislot 1 is displayed for a long time, not only may the volume be adjusted to an unintended volume due to an erroneous operation, but there is also a risk that the erroneous operation may cause discomfort to other players. Therefore, the volume adjustment screen is set to automatically transition to the top screen 221 (or menu screen 222) in a shorter time than other menu content display screens. On the other hand, the registration screen is set to automatically transition to the top screen 221 (or menu screen 222) in a longer time than other menu content display screens in order to make it easier for players to register.

すなわち、各メニュー内容表示画面には、トップ画面221(又はメニュー画面222)に自動遷移する契機となる経過時間(自動遷移時間)が、当該メニュー内容表示画面の種別に応じて適宜設定されており、音量調整画面には、他のメニュー内容表示画面よりも短い自動遷移時間が設定され、登録画面には、他のメニュー内容表示画面よりも長い自動遷移時間が設定されている。 In other words, for each menu content display screen, the elapsed time (automatic transition time) that triggers an automatic transition to the top screen 221 (or menu screen 222) is set appropriately according to the type of the menu content display screen, and a shorter automatic transition time is set for the volume adjustment screen than for the other menu content display screens, and a longer automatic transition time is set for the registration screen than for the other menu content display screens.

[メニューの操作可否の選択機能]
本実施形態のパチスロ1では、サブ表示装置18の表示画面を、メニュー画面222から、登録画面、説明画面、配列配当画面、リーチ目画面、WEB紹介画面及び音量調整画面に遷移させることにより、遊技者が、これらのメニュー内容表示画面に応じた各種操作を行うことができ、また、各種情報を確認することができる。なお、このような遊技者がメニュー選択できる機能を遊技店側の設定に応じて制限できるような機能(メニューの操作可否の選択機能)を設けてもよい。
[Menu operation availability selection function]
In the slot machine 1 of this embodiment, the display screen of the sub display device 18 can be changed from the menu screen 222 to a registration screen, an explanation screen, an array payout screen, a reach eye screen, a WEB introduction screen, and a volume adjustment screen, so that the player can perform various operations according to these menu content display screens and can also check various information. Note that a function (a function for selecting whether or not to operate the menu) may be provided that limits the menu selection functions that the player can perform according to the settings of the gaming facility.

例えば、遊技店側の設定により、表示画面をメニュー画面222から音量調節画面に遷移不可能にする(例えば、メニュー画面222に「音量」ボタン222gを表示しない)ようにしてもよい。この場合、遊技者による音量調節を不可能にすることができる。 For example, the gaming establishment may set it so that the display screen cannot be switched from the menu screen 222 to a volume adjustment screen (for example, the "Volume" button 222g is not displayed on the menu screen 222). In this case, it is possible to make it impossible for the player to adjust the volume.

<パチスロが備える制御系>
次に、パチスロ1が備える制御系について、図7を参照して説明する。図7は、パチスロ1の制御系の構成を示す回路ブロック図である。
<Control system of pachislot machines>
Next, the control system of the slot machine 1 will be described with reference to Fig. 7. Fig. 7 is a circuit block diagram showing the configuration of the control system of the slot machine 1.

パチスロ1は、ミドルドア41に設けられた主制御基板71と、フロントドア2bに設けられた副制御基板72とを有する。また、パチスロ1は、主制御基板71に接続された、リール中継端子板74、設定用鍵型スイッチ54(設定スイッチ)及びキャビネット側中継基板44を有する。さらに、パチスロ1は、キャビネット側中継基板44を介して主制御基板71に接続された外部集中端子板47、ホッパー装置51、メダル補助収納庫スイッチ75、リセットスイッチ76及び電源装置53を有する。なお、ホッパー装置51の構成については上述したので、ここでは、その説明を省略する。 The slot machine 1 has a main control board 71 provided on the middle door 41 and a sub-control board 72 provided on the front door 2b. The slot machine 1 also has a reel relay terminal board 74, a setting key switch 54 (setting switch), and a cabinet side relay board 44, all connected to the main control board 71. The slot machine 1 also has an external centralized terminal board 47, a hopper device 51, an auxiliary medal storage switch 75, a reset switch 76, and a power supply device 53, all connected to the main control board 71 via the cabinet side relay board 44. The configuration of the hopper device 51 has been described above, so a description of it will be omitted here.

リール中継端子板74は、各リール3L,3C,3Rのリール本体の内側に配設されている。リール中継端子板74は、各リール3L,3C,3Rのステッピングモータ(不図示)に電気的に接続されており、主制御基板71からステッピングモータに出力される信号を中継する。 The reel relay terminal board 74 is disposed inside the reel body of each of the reels 3L, 3C, and 3R. The reel relay terminal board 74 is electrically connected to the stepping motor (not shown) of each of the reels 3L, 3C, and 3R, and relays the signal output from the main control board 71 to the stepping motor.

設定用鍵型スイッチ54は、主制御基板ケース55に設けられる。設定用鍵型スイッチ54は、パチスロ1の設定(設定1~設定6)を変更するとき、若しくは、パチスロ1の設定を確認するときに使用される。 The setting key switch 54 is provided on the main control board case 55. The setting key switch 54 is used when changing the settings of the slot machine 1 (settings 1 to 6) or when checking the settings of the slot machine 1.

キャビネット側中継基板44は、主制御基板71と、外部集中端子板47、ホッパー装置51、メダル補助収納庫スイッチ75、リセットスイッチ76及び電源装置53のそれぞれとを接続する配線が実装された中継基板である。外部集中端子板47は、メダル投入信号、メダル払出信号及びセキュリティ信号などの信号をパチスロ1の外部へ出力するために設けられる。メダル補助収納庫スイッチ75は、メダル補助収納庫52に設けられ、メダル補助収納庫52がメダルで満杯になっているか否かを検出する。リセットスイッチ76は、例えば、パチスロ1の設定を変更する際に用いられる。 The cabinet-side relay board 44 is a relay board on which wiring is mounted that connects the main control board 71 with each of the external centralized terminal board 47, hopper device 51, auxiliary medal storage switch 75, reset switch 76, and power supply device 53. The external centralized terminal board 47 is provided to output signals such as medal insertion signals, medal payout signals, and security signals to the outside of the pachislot 1. The auxiliary medal storage switch 75 is provided in the auxiliary medal storage 52, and detects whether the auxiliary medal storage 52 is full of medals. The reset switch 76 is used, for example, when changing the settings of the pachislot 1.

電源装置53は、電源基板53bと、電源基板53bに接続された電源スイッチ53aとを有する。電源スイッチ53aは、パチスロ1に必要な電源を供給するときに押下される。電源基板53bは、キャビネット側中継基板44を介して主制御基板71に接続されるとともに、副中継基板61を介して副制御基板72にも接続される。 The power supply device 53 has a power supply board 53b and a power switch 53a connected to the power supply board 53b. The power switch 53a is pressed when supplying the necessary power to the pachislot 1. The power supply board 53b is connected to the main control board 71 via the cabinet side relay board 44, and is also connected to the sub-control board 72 via the sub-relay board 61.

また、パチスロ1は、ドア中継端子板68、並びに、該ドア中継端子板68を介して、主制御基板71に接続された、セレクタ66、ドア開閉監視スイッチ67、BETスイッチ77、精算スイッチ78、スタートスイッチ79、ストップスイッチ基板80、遊技動作表示基板81、副中継基板61、試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302を有する。なお、セレクタ66、ドア開閉監視スイッチ67及び副中継基板61については、上述したので、ここでは、それらの説明を省略する。 The pachislot 1 also has a door relay terminal board 68, and a selector 66, a door opening/closing monitoring switch 67, a BET switch 77, a settlement switch 78, a start switch 79, a stop switch board 80, a game action display board 81, a sub-relay board 61, a first interface board 301 for the test machine, and a second interface board 302 for the test machine, which are connected to a main control board 71 via the door relay terminal board 68. Note that the selector 66, the door opening/closing monitoring switch 67, and the sub-relay board 61 have been described above, so their explanation will be omitted here.

BETスイッチ77(投入操作検出手段)は、MAXベットボタン15a又は1ベットボタン15bが遊技者により押下されたことを検出する。精算スイッチ78は、精算ボタン(不図示)が遊技者により押下されたことを検出する。スタートスイッチ79(開始操作検出手段)は、スタートレバー16が遊技者により操作されたこと(開始操作)を検出する。 The BET switch 77 (insertion operation detection means) detects when the MAX BET button 15a or the 1 BET button 15b is pressed by the player. The settlement switch 78 detects when the settlement button (not shown) is pressed by the player. The start switch 79 (start operation detection means) detects when the start lever 16 is operated by the player (start operation).

ストップスイッチ基板80(停止操作検出手段)は、回転しているメインリールを停止させるための回路と、停止可能なメインリールをLEDなどにより表示するための回路とを備える。また、ストップスイッチ基板80には、ストップスイッチ(不図示)が設けられる。ストップスイッチは、各ストップボタン17L,17C,17Rが遊技者により押下されたこと(停止操作)を検出する。 The stop switch board 80 (stop operation detection means) is equipped with a circuit for stopping the spinning main reels and a circuit for indicating which main reels can be stopped by means of an LED or the like. The stop switch board 80 is also provided with a stop switch (not shown). The stop switch detects that each of the stop buttons 17L, 17C, and 17R has been pressed by the player (stop operation).

遊技動作表示基板81は、情報表示器(7セグ表示器)6及びLED82に接続される。LED82には、例えば、今回の遊技に投入されたメダルの枚数(以下、「投入枚数」という)に対応して点灯する、メダル投入枚数表示用の3つのLED(以下、「第1LED」~「第3LED」という)や、遊技動作表示基板81から入力される信号に基づいて、メダル投入が可能であることを表示するマーク、遊技開始を表示するマーク、再遊技を行うマークなどを点灯させるLEDなどが含まれる。第1LED~第3LED(表示手段)では、メダルが1枚投入されると、第1LEDが点灯し、メダルが2枚投入されると、第1及び第2LEDが点灯し、メダルが3枚(遊技開始可能枚数)投入されると、第1LED~第3LEDが点灯する。なお、情報表示器6については、上述したので、ここでは、それらの説明を省略する。 The game operation display board 81 is connected to the information display (7-segment display) 6 and the LED 82. The LED 82 includes, for example, three LEDs (hereinafter referred to as the "first LED" to the "third LED") for displaying the number of medals inserted, which light up in accordance with the number of medals inserted in the current game (hereinafter referred to as the "inserted number"), and LEDs for lighting a mark indicating that medals can be inserted, a mark indicating that a game can be started, a mark indicating that a replay can be performed, and the like, based on a signal input from the game operation display board 81. In the first to third LEDs (display means), when one medal is inserted, the first LED lights up, when two medals are inserted, the first and second LEDs light up, and when three medals (the number that can start a game) are inserted, the first to third LEDs light up. The information display 6 has been described above, so a description thereof will be omitted here.

試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302はともに、パチスロ1の検定試験(試射試験)において、遊技に関する各種信号を試験機に出力する際に用いられる中継基板である(なお、販売用のリリース製品としてのパチスロ1にはこれらの中継基板は搭載されていないので、販売用の主制御基板71の主制御回路90には、試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302に接続するために必要な各種電子部品もまた実装されていない)。例えば、遊技に係る主要な動作(例えば、内部抽籤、リール停止制御等)を制御するための試験信号は、試験機用第1インターフェースボード301を介して出力され、例えば、主制御基板71で決定された押し順ナビに係る試験信号などは、試験機用第2インターフェースボード302を介して出力される。 The first interface board 301 for the test machine and the second interface board 302 for the test machine are both relay boards used when outputting various signals related to the game to the test machine during the certification test (test firing test) of the Pachislot 1 (note that these relay boards are not installed in the Pachislot 1 as a product released for sale, and therefore the main control circuit 90 of the main control board 71 for sale does not have various electronic components required for connecting to the first interface board 301 for the test machine and the second interface board 302 for the test machine). For example, test signals for controlling the main operations related to the game (e.g., internal lottery, reel stop control, etc.) are output via the first interface board 301 for the test machine, and test signals related to the push order navigation determined by the main control board 71 are output via the second interface board 302 for the test machine.

副制御基板72は、ドア中継端子板68及び副中継基板61を介して主制御基板71に接続される。また、パチスロ1は、副中継基板61を介して副制御基板72に接続された、スピーカ群84、LED群85、24hドア開閉監視ユニット63、タッチセンサ19及び表示ユニット212を有する。なお、タッチセンサ19については、上述したので、ここでは、その説明を省略する。 The sub-control board 72 is connected to the main control board 71 via the door relay terminal board 68 and the sub-relay board 61. The slot machine 1 also has a speaker group 84, an LED group 85, a 24-hour door opening/closing monitoring unit 63, a touch sensor 19, and a display unit 212, all of which are connected to the sub-control board 72 via the sub-relay board 61. As the touch sensor 19 has been described above, its description will be omitted here.

スピーカ群84は、スピーカ65L,65Rや図示しない各種スピーカを含んで構成される。LED群85は、フロントパネル10に設けられたランプ群21や、腰部パネル12の装飾パネルを背面側から照明するための光を出射する光源などを含んで構成される。24hドア開閉監視ユニット63は、ミドルドア41の開閉の履歴情報を保存する。また、24hドア開閉監視ユニット63は、ミドルドア41が開放されたときに、表示装置11によりエラー表示を行うための信号を副制御基板72(副制御回路200)に出力する。表示ユニット212は、例えば、表示装置11を構成する被投影部材212a、及び、被投影部材212aの裏側に設けられた表示面が湾曲した別の被投影部材を含んで構成される。 The speaker group 84 includes speakers 65L and 65R and various other speakers not shown. The LED group 85 includes lamps 21 provided on the front panel 10 and light sources that emit light to illuminate the decorative panel of the lower panel 12 from the rear side. The 24-hour door opening/closing monitoring unit 63 stores history information on the opening and closing of the middle door 41. When the middle door 41 is opened, the 24-hour door opening/closing monitoring unit 63 outputs a signal to the sub-control board 72 (sub-control circuit 200) to display an error on the display device 11. The display unit 212 includes, for example, a projection target 212a constituting the display device 11 and another projection target with a curved display surface provided on the rear side of the projection target 212a.

また、パチスロ1は、副制御基板72に接続された、ロムカートリッジ基板86及び液晶中継基板87を有する。なお、ロムカートリッジ基板86及び液晶中継基板87は、副制御基板72とともに副制御基板ケース57に収納されている。 The slot machine 1 also has a ROM cartridge board 86 and a liquid crystal relay board 87 connected to the sub-control board 72. The ROM cartridge board 86 and the liquid crystal relay board 87 are stored in the sub-control board case 57 together with the sub-control board 72.

ロムカートリッジ基板86は、サブCPU201により実行される各種制御プログラムと、演出用の画像(映像)、音声(スピーカ群84)、光(LED群85)及び通信のデータを管理するための基板である。液晶中継基板87は、副制御基板72と、表示装置11を構成するプロジェクタ機構211、及び、サブ表示装置18との間の接続配線を中継する基板である。なお、プロジェクタ機構211及びサブ表示装置18については、上述したので、ここでは、それらの説明を省略する。 The ROM cartridge board 86 is a board for managing various control programs executed by the sub-CPU 201, as well as images (video), sound (speaker group 84), light (LED group 85), and communication data for the performance. The liquid crystal relay board 87 is a board for relaying the connection wiring between the sub-control board 72 and the projector mechanism 211 that constitutes the display device 11, and the sub-display device 18. Note that the projector mechanism 211 and the sub-display device 18 have been described above, so their explanation will be omitted here.

<主制御回路>
次に、図8を参照して、主制御基板71に実装される主制御回路90の構成について説明する。図8は、パチスロ1の主制御回路90の構成例を示すブロック図である。
<Main control circuit>
Next, the configuration of the main control circuit 90 mounted on the main control board 71 will be described with reference to Fig. 8. Fig. 8 is a block diagram showing an example of the configuration of the main control circuit 90 of the pachinko slot machine 1.

主制御回路90は、マイクロプロセッサ91と、クロックパルス発生回路92と、電源管理回路93と、スイッチングレギュレータ94(電源供給手段)とを備える。 The main control circuit 90 includes a microprocessor 91, a clock pulse generating circuit 92, a power management circuit 93, and a switching regulator 94 (power supply means).

マイクロプロセッサ91は、遊技機用のセキュリティ機能付きマイクロプロセッサである。なお、本実施形態のマイクロプロセッサ91では、後述するように、ソースプログラム上で規定可能な該マイクロプロセッサ91に特有の様々な命令コード(例えば、後述の「LDQ」命令等:以下、「メインCPU101専用命令コード」という)が設けられている。本実施形態では、このメインCPU101専用命令コードを用いることにより、処理の効率化やプログラム容量の削減などを実現している。マイクロプロセッサ91の内部構成については、後述の図9を参照して詳述し、マイクロプロセッサ91に設けられているメインCPU101専用命令コードについては、後述の主制御回路が実行する各種処理において詳述する。 The microprocessor 91 is a microprocessor with security functions for gaming machines. As described below, the microprocessor 91 of this embodiment is provided with various instruction codes specific to the microprocessor 91 that can be defined in the source program (for example, the "LDQ" instruction described below, hereinafter referred to as "main CPU 101 exclusive instruction codes"). In this embodiment, the main CPU 101 exclusive instruction codes are used to improve processing efficiency and reduce program capacity. The internal configuration of the microprocessor 91 will be described in detail with reference to FIG. 9 described below, and the main CPU 101 exclusive instruction codes provided in the microprocessor 91 will be described in detail in the section on various processes executed by the main control circuit described below.

クロックパルス発生回路92は、メインCPU作動用のクロックパルス信号を生成し、該生成したクロックパルス信号をマイクロプロセッサ91に出力する。マイクロプロセッサ91は、入力されたクロックパルス信号に基づいて、制御プログラムを実行する。 The clock pulse generating circuit 92 generates a clock pulse signal for operating the main CPU and outputs the generated clock pulse signal to the microprocessor 91. The microprocessor 91 executes a control program based on the input clock pulse signal.

電源管理回路93は、電源基板53b(図7参照)から供給される直流12Vの電源電圧の変動を管理する。そして、電源管理回路93は、例えば、電源が投入された際(電源電圧が0Vから起動電圧値(10V)を上回った際)には、リセット信号をマイクロプロセッサ91の「XSRST」端子に出力し、電断が発生した際(電源電圧が12Vから停電電圧値(10.5V)を下回った際)には、電断検知信号をマイクロプロセッサ91の「XINT」端子に出力する。すなわち、電源管理回路93は、電源投入時に、マイクロプロセッサ91にリセット信号(起動信号)を出力する手段(起動手段)、及び、電断発生時に、マイクロプロセッサ91に電断検知信号(停電信号)を出力する手段(停電手段)も兼ねる。 The power management circuit 93 manages fluctuations in the 12V DC power supply voltage supplied from the power supply board 53b (see FIG. 7). When the power is turned on (when the power supply voltage exceeds the startup voltage value (10V) from 0V), the power management circuit 93 outputs a reset signal to the "XSRST" terminal of the microprocessor 91, and when a power interruption occurs (when the power supply voltage falls from 12V below the power interruption voltage value (10.5V)), the power management circuit 93 outputs a power interruption detection signal to the "XINT" terminal of the microprocessor 91. In other words, the power management circuit 93 also functions as a means (startup means) for outputting a reset signal (startup signal) to the microprocessor 91 when the power is turned on, and as a means (power interruption means) for outputting a power interruption detection signal (power interruption signal) to the microprocessor 91 when a power interruption occurs.

スイッチングレギュレータ94は、DC/DC変換回路であり、マイクロプロセッサ91の直流駆動電圧(直流5Vの電源電圧)を生成し、該生成した直流駆動電圧をマイクロプロセッサ91の「VCC」端子に出力する。 The switching regulator 94 is a DC/DC conversion circuit that generates a DC drive voltage (5V DC power supply voltage) for the microprocessor 91 and outputs the generated DC drive voltage to the "VCC" terminal of the microprocessor 91.

<マイクロプロセッサ>
次に、図9を参照して、マイクロプロセッサ91の内部構成について説明する。図9は、マイクロプロセッサ91の内部構成を示すブロック図である。
<Microprocessor>
Next, the internal configuration of the microprocessor 91 will be described with reference to Fig. 9. Fig. 9 is a block diagram showing the internal configuration of the microprocessor 91.

マイクロプロセッサ91は、メインCPU101と、メインROM102(第1記憶手段)と、メインRAM103(第2記憶手段)と、外部バスインターフェース104と、クロック回路105と、リセットコントローラ106と、演算回路107と、乱数回路110(乱数発生回路)と、パラレルポート111と、割込みコントローラ112と、タイマー回路113と、第1シリアル通信回路114と、第2シリアル通信回路115と、を有する。そして、マイクロプロセッサ91を構成するこれらの各部は信号バス116を介して互いに接続されている。 The microprocessor 91 has a main CPU 101, a main ROM 102 (first storage means), a main RAM 103 (second storage means), an external bus interface 104, a clock circuit 105, a reset controller 106, an arithmetic circuit 107, a random number circuit 110 (random number generating circuit), a parallel port 111, an interrupt controller 112, a timer circuit 113, a first serial communication circuit 114, and a second serial communication circuit 115. These components constituting the microprocessor 91 are connected to each other via a signal bus 116.

メインCPU101は、クロック回路105で生成されたクロックパルスに基づいて、各種制御プログラムを実行して、遊技動作全般に係る制御を行う。ここで、メインCPU101の制御動作の一例としてリール停止制御について説明する。 The main CPU 101 executes various control programs based on the clock pulses generated by the clock circuit 105, and performs control related to the overall game operation. Here, we will explain reel stop control as an example of the control operation of the main CPU 101.

メインCPU101は、リールインデックスを検出してから各リール3L,3C,3L(メインリール)のステッピングモータに対してパルスを出力した回数をカウントする。これにより、メインCPU101は、各リールの回転角度(主に、リールが図柄何個分だけ回転したか)を管理する。なお、リールインデックスとは、リールが一回転したことを示す情報である。このリールインデックスは、例えば、発光部及び受光部を有する光センサと、各リールの所定の位置に設けられ、各メインリールの回転により発光部と受光部との間に介在される検知片とを備えたリール位置検出部(不図示)により検出される。 After detecting the reel index, the main CPU 101 counts the number of times that pulses are output to the stepping motors of each reel 3L, 3C, 3L (main reels). In this way, the main CPU 101 manages the rotation angle of each reel (mainly, how many symbols the reel has rotated). The reel index is information indicating that the reel has rotated once. This reel index is detected by a reel position detection unit (not shown), which includes, for example, an optical sensor with a light-emitting unit and a light-receiving unit, and a detection piece that is provided at a predetermined position on each reel and is interposed between the light-emitting unit and the light-receiving unit as each main reel rotates.

ここで、各リール3L,3C,3L(メインリール)の回転角度の管理について、具体的に説明する。ステッピングモータに対して出力されたパルスの数は、メインRAM103に設けられたパルスカウンタによって計数される。そして、図柄1つ分の回転に必要な所定回数のパルスの出力がパルスカウンタで計数される毎に、メインRAM103に設けられた図柄カウンタが1ずつ加算される。図柄カウンタは、各リールに応じて設けられている。図柄カウンタの値は、リール位置検出部(不図示)によってリールインデックスが検出されるとクリアされる。 Here, the management of the rotation angle of each reel 3L, 3C, 3L (main reel) will be specifically explained. The number of pulses output to the stepping motor is counted by a pulse counter provided in the main RAM 103. Then, each time the pulse counter counts the predetermined number of pulses required to rotate one symbol, the symbol counter provided in the main RAM 103 is incremented by one. A symbol counter is provided for each reel. The value of the symbol counter is cleared when the reel index is detected by the reel position detection unit (not shown).

すなわち、本実施形態では、図柄カウンタを管理することにより、リールインデックスが検出されてから図柄何個分の回転が行われたのかを管理する。したがって、各リールの各図柄の位置は、リールインデックスが検出される位置を基準として検出される。 In other words, in this embodiment, the number of rotations of symbols that have occurred since the reel index was detected is managed by managing the symbol counter. Therefore, the position of each symbol on each reel is detected based on the position where the reel index is detected.

メインROM102には、メインCPU101により実行される各種制御プログラム、各種データテーブル、副制御回路200に対して各種制御指令(コマンド)を送信するためのデータ等が記憶される。メインRAM103には、制御プログラムの実行により決定された内部当籤役等の各種データを格納する格納領域が設けられる。なお、メインROM102及びメインRAM103の内部構成(メモリーマップ)については、後述の図12を参照して詳述する。 The main ROM 102 stores various control programs executed by the main CPU 101, various data tables, data for sending various control instructions (commands) to the sub-control circuit 200, and the like. The main RAM 103 is provided with a storage area for storing various data such as internal winning combinations determined by execution of the control programs. The internal configurations (memory maps) of the main ROM 102 and main RAM 103 will be described in detail later with reference to FIG. 12.

外部バスインターフェース104は、マイクロプロセッサ91の外部に設けられた各種構成部(例えば、各リール等)が接続された外部信号バス(不図示)と、マイクロプロセッサ91とを電気的に接続するためのインターフェース回路である。クロック回路105は、例えば分周器(不図示)等を含んで構成され、クロックパルス発生回路92から入力されたCPU作動用のクロックパルス信号を、その他の構成部(例えば、タイマー回路113)で使用される周波数のクロックパルス信号に変換する。なお、クロック回路105で生成されたクロックパルス信号は、リセットコントローラ106にも出力される。 The external bus interface 104 is an interface circuit for electrically connecting the microprocessor 91 to an external signal bus (not shown) to which various components (e.g., each reel, etc.) provided outside the microprocessor 91 are connected. The clock circuit 105 is configured to include, for example, a frequency divider (not shown) and converts the clock pulse signal for CPU operation input from the clock pulse generating circuit 92 into a clock pulse signal of a frequency used by other components (e.g., the timer circuit 113). The clock pulse signal generated by the clock circuit 105 is also output to the reset controller 106.

リセットコントローラ106は、電源管理回路93から入力されたリセット信号に基づいて、IAT(Illegal Address Trap)やWDT(watchdog timer)のリセットを行う。演算回路107は、乗算回路及び除算回路を含んで構成される。例えば、ソースプログラム上において、後述する「MUL(乗算)」命令(後述の図93B参照)を実行するときには、演算回路107がこの「MUL」命令に基づく乗算処理を実行する。 The reset controller 106 resets the IAT (Illegal Address Trap) and WDT (watchdog timer) based on the reset signal input from the power management circuit 93. The arithmetic circuit 107 includes a multiplication circuit and a division circuit. For example, when a "MUL (multiplication)" instruction (see FIG. 93B) described later is executed in the source program, the arithmetic circuit 107 executes a multiplication process based on this "MUL" instruction.

乱数回路110は、予め定められた範囲の乱数(例えば、0~65535又は0~255)を発生させる。また、図示しないが、乱数回路110は、2バイトのハードラッチ乱数を得るための乱数レジスタ0と、2バイトのソフトラッチ乱数を得るための乱数レジスタ1~3と、1バイトのソフトラッチ乱数を得るための乱数レジスタ4~7とで構成されている。なお、メインCPU101は、乱数回路110で発生させた所定範囲の乱数の中から1つの値を、例えば内部抽籤用の乱数値として抽出する。パラレルポート111は、マイクロプロセッサ91と、マイクロプロセッサ91の外部に設けられた各種回路(例えば、電源管理回路93等)との間で入出力される信号のポート(メモリーマップI/O)である。また、パラレルポート111は、乱数回路110及び割込みコントローラ112にも接続される。スタートスイッチ79はパラレルポート111のPI0~PI4のいずれかの入力ポートに接続され、スタートスイッチ79がオン状態になったタイミング(オンエッジ)で、パラレルポート111から乱数回路110の乱数レジスタ0へラッチ信号が出力される。そして、乱数回路110では、ラッチ信号が入力されることにより乱数レジスタ0がラッチされ、2バイトのハードラッチ乱数が取得される。 The random number circuit 110 generates random numbers in a predetermined range (for example, 0 to 65535 or 0 to 255). Although not shown, the random number circuit 110 is composed of a random number register 0 for obtaining a 2-byte hard-latch random number, random number registers 1 to 3 for obtaining a 2-byte soft-latch random number, and random number registers 4 to 7 for obtaining a 1-byte soft-latch random number. The main CPU 101 extracts one value from the random numbers in a predetermined range generated by the random number circuit 110 as a random number value for internal lottery, for example. The parallel port 111 is a port (memory-mapped I/O) for signals input and output between the microprocessor 91 and various circuits (for example, the power supply management circuit 93, etc.) provided outside the microprocessor 91. The parallel port 111 is also connected to the random number circuit 110 and the interrupt controller 112. The start switch 79 is connected to one of the input ports PI0 to PI4 of the parallel port 111, and when the start switch 79 is turned on (on edge), a latch signal is output from the parallel port 111 to the random number register 0 of the random number circuit 110. Then, in the random number circuit 110, the latch signal is input, causing random number register 0 to be latched, and a 2-byte hard-latch random number is obtained.

割込みコントローラ112は、パラレルポート111を介して電源管理回路93から入力される電断検知信号、又は、タイマー回路113から1.1172ms周期で入力されるタイムアウト信号に基づいて、メインCPU101による割込処理の実行タイミングを制御する。電源管理回路93から電断検知信号が入力された場合、又は、タイマー回路113からタイムアウト信号が入力された場合には、割込みコントローラ112は、割込処理開始指令を示す割込要求信号をメインCPU101に出力する。メインCPU101は、タイマー回路113からのタイムアウト信号に応じて割込みコントローラ112から入力される割込要求信号に基づいて、入力ポートチェック処理、リール制御処理、通信データ送信処理、7セグLED駆動処理、タイマー更新処理等の各種割込処理(後述の図158参照)を行う。 The interrupt controller 112 controls the timing of interrupt processing by the main CPU 101 based on a power interruption detection signal input from the power management circuit 93 via the parallel port 111, or a timeout signal input from the timer circuit 113 at a cycle of 1.1172 ms. When a power interruption detection signal is input from the power management circuit 93, or when a timeout signal is input from the timer circuit 113, the interrupt controller 112 outputs an interrupt request signal indicating an interrupt processing start command to the main CPU 101. The main CPU 101 performs various interrupt processing such as input port check processing, reel control processing, communication data transmission processing, 7-segment LED drive processing, and timer update processing (see FIG. 158 described later) based on the interrupt request signal input from the interrupt controller 112 in response to the timeout signal from the timer circuit 113.

タイマー回路113(PTC)は、クロック回路105で生成されたクロックパルス信号(メインCPU作動用のクロックパルス信号を分周器(不図示)で分周された周波数のクロックパルス信号)で動作する(経過時間をカウントする)。そして、タイマー回路113は、1.1172msecの周期で割込みコントローラ112にタイムアウト信号(トリガー信号)を出力する。 The timer circuit 113 (PTC) operates (counts the elapsed time) with the clock pulse signal (a clock pulse signal with a frequency obtained by dividing the clock pulse signal for operating the main CPU by a frequency divider (not shown)) generated by the clock circuit 105. The timer circuit 113 outputs a timeout signal (trigger signal) to the interrupt controller 112 at a period of 1.1172 msec.

第1シリアル通信回路114は、主制御基板71から副制御基板72にデータ(各種制御指令(コマンド))を送信する際のシリアル送信動作を制御する回路である。第2シリアル通信回路115は、主制御基板71から試験機用第2インターフェースボード302にデータを送信する際のシリアル送信動作を制御する回路である。 The first serial communication circuit 114 is a circuit that controls the serial transmission operation when transmitting data (various control commands) from the main control board 71 to the sub-control board 72. The second serial communication circuit 115 is a circuit that controls the serial transmission operation when transmitting data from the main control board 71 to the second interface board 302 for the tester.

<副制御回路>
次に、図10を参照して、副制御基板72に実装される副制御回路200(副制御手段)の構成について説明する。図10は、パチスロ1の副制御回路200の構成例を示すブロック図である。
<Sub-control circuit>
Next, the configuration of the sub-control circuit 200 (sub-control means) mounted on the sub-control board 72 will be described with reference to Fig. 10. Fig. 10 is a block diagram showing an example of the configuration of the sub-control circuit 200 of the slot machine 1.

副制御回路200は、主制御回路90と電気的に接続されており、主制御回路90から送信されるコマンドに基づいて演出内容の決定や実行等の処理を行う。副制御回路200は、基本的に、サブCPU201、サブRAM202、レンダリングプロセッサ203、描画用RAM204、ドライバ205を含んで構成される。 The sub-control circuit 200 is electrically connected to the main control circuit 90, and performs processes such as deciding and executing the performance content based on commands sent from the main control circuit 90. The sub-control circuit 200 basically includes a sub-CPU 201, a sub-RAM 202, a rendering processor 203, a drawing RAM 204, and a driver 205.

なお、サブCPU201は、ロムカートリッジ基板86に接続される。ドライバ205は、液晶中継基板87に接続される。すなわち、ドライバ205は、液晶中継基板87を介してプロジェクタ機構211及びサブ表示装置18に接続される。 The sub-CPU 201 is connected to the ROM cartridge board 86. The driver 205 is connected to the liquid crystal relay board 87. That is, the driver 205 is connected to the projector mechanism 211 and the sub-display device 18 via the liquid crystal relay board 87.

サブCPU201は、主制御回路90から送信されたコマンドに応じて、ロムカートリッジ基板86に記憶されている制御プログラムに従い、映像、音、光の出力の制御を行う。ロムカートリッジ基板86は、基本的に、プログラム記憶領域とデータ記憶領域とによって構成される。 The sub-CPU 201 controls the output of video, sound, and light in response to commands sent from the main control circuit 90 and in accordance with the control program stored in the ROM cartridge board 86. The ROM cartridge board 86 is basically composed of a program storage area and a data storage area.

プログラム記憶領域には、サブCPU201が実行する制御プログラムが記憶される。例えば、制御プログラムには、主制御回路90との通信を制御するための主基板通信タスクや、演出用の乱数値を抽出し、演出内容(演出データ)の決定及び登録を行うための演出登録タスクを実行するための各種プログラムが含まれる。また、制御プログラムには、決定した演出内容に基づいて表示装置11による映像の表示を制御する描画制御タスク、LED群85等の光源による光の出力を制御するランプ制御タスク、スピーカ群84による音の出力を制御する音声制御タスク等を実行するための各種プログラムも含まれる。 The program memory area stores control programs executed by the sub-CPU 201. For example, the control programs include various programs for executing a main board communication task for controlling communication with the main control circuit 90, and a performance registration task for extracting random numbers for performance and determining and registering performance content (performance data). The control programs also include various programs for executing a drawing control task for controlling the display of images by the display device 11 based on the determined performance content, a lamp control task for controlling the light output by light sources such as the LED group 85, and an audio control task for controlling the sound output by the speaker group 84.

データ記憶領域には、各種データテーブルを記憶する記憶領域、各演出内容を構成する演出データを記憶する記憶領域、映像の作成に関するアニメーションデータを記憶する記憶領域が含まれる。また、データ記憶領域には、BGMや効果音に関するサウンドデータを記憶する記憶領域、光の点消灯のパターンに関するランプデータを記憶する記憶領域等も含まれる。 The data storage area includes a storage area for storing various data tables, a storage area for storing performance data constituting each performance content, and a storage area for storing animation data related to the creation of images. The data storage area also includes a storage area for storing sound data related to background music and sound effects, a storage area for storing lamp data related to light on/off patterns, etc.

サブRAM202には、決定された演出内容や演出データを登録する格納領域や、主制御回路90から送信されるサブフラグ(内部当籤役)等の各種データを格納する格納領域が設けられる。 The sub-RAM 202 is provided with a storage area for registering the determined performance contents and performance data, as well as a storage area for storing various data such as sub-flags (internal winning roles) transmitted from the main control circuit 90.

サブCPU201、レンダリングプロセッサ203、描画用RAM(フレームバッファを含む)204及びドライバ205は、演出内容により指定されたアニメーションデータに従って映像を作成し、作成した映像を表示装置11(プロジェクタ機構211)及び/又はサブ表示装置18に表示させる。なお、表示装置11(プロジェクタ機構211)及びサブ表示装置18は、副制御基板72により、それぞれ個別に制御される。 The sub-CPU 201, rendering processor 203, drawing RAM (including frame buffer) 204, and driver 205 create images according to animation data specified by the performance content, and display the created images on the display device 11 (projector mechanism 211) and/or the sub-display device 18. The display device 11 (projector mechanism 211) and the sub-display device 18 are each individually controlled by the sub-control board 72.

また、サブCPU201は、演出内容により指定されたサウンドデータに従ってBGMなどの音をスピーカ群84により出力させる。また、サブCPU201は、演出内容により指定されたランプデータに従ってLED群85の点灯及び消灯を制御する。 The sub-CPU 201 also outputs sounds such as background music from the speaker group 84 in accordance with sound data specified by the performance content. The sub-CPU 201 also controls the turning on and off of the LED group 85 in accordance with lamp data specified by the performance content.

<メインCPUが有する各種レジスタ>
次に、図11を参照しながら、メインCPU101が有する各種レジスタについて説明する。なお、図11は、メインCPU101に含まれる各種レジスタの概略構成図である。
<Various registers in the main CPU>
Next, various registers included in the main CPU 101 will be described with reference to Fig. 11. Fig. 11 is a schematic diagram of the various registers included in the main CPU 101.

メインCPU101は、メイン・レジスタとして、アキュームレータA(以下、「Aレジスタ」という)、フラグ・レジスタF(フラグレジスタ)、汎用レジスタB(以下、「Bレジスタ」という)、汎用レジスタC(以下、「Cレジスタ」という)、汎用レジスタD(以下、「Dレジスタ」という)、汎用レジスタE(以下、「Eレジスタ」という)、汎用レジスタH(以下、「Hレジスタ」という)及び汎用レジスタL(以下、「Lレジスタ」という)を有する。また、メインCPU101は、サブ・レジスタとして、アキュームレータA′、フラグ・レジスタF′、汎用レジスタB′、汎用レジスタC′、汎用レジスタD′、汎用レジスタE′、汎用レジスタH′及び汎用レジスタL′を汎用レジスタとして有する。なお、各レジスタは、1バイトのレジスタで構成される。 The main CPU 101 has the following main registers: accumulator A (hereafter referred to as the "A register"), flag register F (flag register), general-purpose register B (hereafter referred to as the "B register"), general-purpose register C (hereafter referred to as the "C register"), general-purpose register D (hereafter referred to as the "D register"), general-purpose register E (hereafter referred to as the "E register"), general-purpose register H (hereafter referred to as the "H register"), and general-purpose register L (hereafter referred to as the "L register"). The main CPU 101 also has the following sub-registers: accumulator A', flag register F', general-purpose register B', general-purpose register C', general-purpose register D', general-purpose register E', general-purpose register H', and general-purpose register L'. Each register is composed of a 1-byte register.

また、本実施形態では、BレジスタとCレジスタとをペアレジスタ(以下、「BCレジスタ」という)として用い、DレジスタとEレジスタとをペアレジスタ(以下、「DEレジスタ」という)として用いる。さらに、本実施形態では、HレジスタとLレジスタとをペアレジスタ(以下、「HLレジスタ」という)として用いる。 In this embodiment, the B register and the C register are used as a pair of registers (hereinafter referred to as the "BC register"), and the D register and the E register are used as a pair of registers (hereinafter referred to as the "DE register"). Furthermore, in this embodiment, the H register and the L register are used as a pair of registers (hereinafter referred to as the "HL register").

フラグ・レジスタF,F′の各ビットには、図11に示すように、演算処理の結果等を示す所定のフラグ情報がセットされる。例えばビット6(D6)には、演算結果の判定処理において演算結果が「0」であるか否かを示すデータ(ゼロフラグ)がセットされる。具体的には、演算結果が「0」である場合、ビット6にデータ「1」がセットされ、演算結果が「0」でない場合には、ビット6にデータ「0」がセットされる。そして、演算結果の判定処理では、メインCPU101は、ビット6のデータ「0」/「1」を参照して判定(YES/NO)を行う。 As shown in FIG. 11, predetermined flag information indicating the result of the calculation process is set in each bit of flag registers F, F'. For example, data (zero flag) indicating whether the calculation result is "0" or not in the calculation result determination process is set in bit 6 (D6). Specifically, if the calculation result is "0", data "1" is set in bit 6, and if the calculation result is not "0", data "0" is set in bit 6. Then, in the calculation result determination process, main CPU 101 makes a determination (YES/NO) by referring to the data "0"/"1" in bit 6.

また、メインCPU101は、拡張レジスタQ(以下、「Qレジスタ」という)を有する。Qレジスタは、1バイトのレジスタで構成される。なお、本実施形態では、後述の各種処理フローの中で説明するように、ソースプログラム上において、このQレジスタを用いてアドレス指定を行う各種メインCPU101専用命令コードが設けられており、この命令コードの使用により、処理の効率化やメインROM102の容量削減などを実現している。なお、Qレジスタを用いてアドレス指定を行う各種メインCPU101専用命令コードでは、Qレジスタには、アドレスの上位側のアドレスデータ(アドレス値)が格納される。なお、Qレジスタには、メインCPU101のリセット直後に、初期値として「F0H」がセットされる。また、Qレジスタを用いた「LD Q,n(8ビットデータ)」命令において、「n」に任意の1バイトのデータをセットして該命令を実行することにより、Qレジスタの値を変更することができる。 The main CPU 101 also has an extension register Q (hereinafter referred to as the "Q register"). The Q register is a 1-byte register. In this embodiment, as will be described in the various processing flows below, various main CPU 101 exclusive instruction codes that use the Q register to specify addresses are provided in the source program, and the use of these instruction codes realizes efficient processing and reduced capacity of the main ROM 102. In various main CPU 101 exclusive instruction codes that use the Q register to specify addresses, the Q register stores address data (address value) on the upper side of the address. Immediately after the main CPU 101 is reset, the Q register is set to "F0H" as its initial value. In addition, in the "LD Q, n (8-bit data)" instruction using the Q register, the value of the Q register can be changed by setting any 1-byte data to "n" and executing the instruction.

さらに、メインCPU101は、1バイトのレジスタで構成された、インタラプト・ページアドレス・レジスタI及びメモリ・リフレッシュ・レジスタR、並びに、2バイトのレジスタで構成された、インデックス・レジスタIX、インデックス・レジスタIY、スタックポインタSP及びプログラムカウンタPCを専用レジスタとして有する。 In addition, the main CPU 101 has dedicated registers: an interrupt page address register I and a memory refresh register R, which are 1-byte registers, and an index register IX, an index register IY, a stack pointer SP, and a program counter PC, which are 2-byte registers.

<メインROM及びメインRAMの内部構成(メモリマップ)>
次に、図12A~図12Cを参照しながら、主制御回路90(マイクロプロセッサ91)に含まれるメインROM102及びメインRAM103の内部構成(以下「メモリマップ」という)について説明する。なお、図12Aは、メモリ全体のメモリマップを示す図であり、図12Bは、メインROM102のメモリマップを示す図であり、図12Cは、メインRAM103のメモリマップを示す図である。
<Internal structure of main ROM and main RAM (memory map)>
Next, the internal configurations (hereinafter referred to as "memory maps") of the main ROM 102 and main RAM 103 included in the main control circuit 90 (microprocessor 91) will be described with reference to Figures 12A to 12C. Note that Figure 12A is a diagram showing the memory map of the entire memory, Figure 12B is a diagram showing the memory map of the main ROM 102, and Figure 12C is a diagram showing the memory map of the main RAM 103.

主制御回路90(マイクロプロセッサ91)が備えるメモリ全体のメモリマップでは、図12Aに示すように、アドレスの先頭(0000H)側から、メインROM102のメモリ領域、メインRAM103のメモリ領域、内蔵レジスタエリア及びXCSデコードエリアが、不使用領域を間に挟んでこの順で、それぞれ所定のアドレスに配置される。 In the memory map of the entire memory provided in the main control circuit 90 (microprocessor 91), as shown in FIG. 12A, starting from the top address (0000H), the memory area of the main ROM 102, the memory area of the main RAM 103, the built-in register area, and the XCS decode area are each located at a specified address in that order, with unused areas in between.

メインROM102のメモリマップでは、図12Bに示すように、メインROM102のアドレスの先頭(0000H)側から、プログラムエリア、データエリア、規定外エリア、商標記録エリア、プログラム管理エリア及びセキュリティ設定エリアが、この順で、それぞれ所定のアドレスに配置される。 As shown in FIG. 12B, in the memory map of main ROM 102, from the top address (0000H) of main ROM 102, the program area, data area, non-standard area, trademark recording area, program management area, and security setting area are arranged in this order at their respective designated addresses.

なお、プログラムエリアには、遊技者により実施される遊技の遊技性に関連する各種制御処理において、メインCPU101により実行される各種処理の制御プログラムが記憶される。データエリアには、遊技者により実施される遊技の遊技性に関連する各種制御処理において、メインCPU101により使用される各種データ(例えば、内部抽籤テーブル等のデータテーブル、副制御回路42に対して各種制御指令(コマンド)を送信するためのデータ等)が記憶される。すなわち、プログラムエリアとデータエリアとからなる遊技用ROM領域(遊技用記憶領域)には、遊技店で遊技者が実際に行う遊技の遊技性に関連する制御処理(遊技性に関する処理)に必要な各種プログラム及び各種データが格納される。 The program area stores control programs for various processes executed by the main CPU 101 in various control processes related to the playability of the games played by the player. The data area stores various data (e.g., data tables such as an internal lottery table, data for sending various control instructions (commands) to the sub-control circuit 42, etc.) used by the main CPU 101 in various control processes related to the playability of the games played by the player. In other words, the game ROM area (game memory area) consisting of the program area and data area stores various programs and data necessary for control processes (game-related processes) related to the playability of the games actually played by players at the game establishment.

また、規定外エリアには、遊技者により実施される遊技の遊技性に直接関与しない各種処理(遊技性に影響を与えない処理)の制御プログラム及びデータが記憶される。例えば、パチスロ1の検定試験(試射試験)で使用されるプログラム及びデータ、電断時のチェックサム生成処理や電源復帰時のサムチェック処理などで使用される制御プログラム及びデータ、並びに、不正対策プログラム及びそれに必要なデータ等が、規定外エリアに格納される。 The non-regular area also stores control programs and data for various processes that are not directly related to the playability of the game played by the player (processing that does not affect the playability). For example, the non-regular area stores programs and data used in the certification test (test firing test) of the pachislot 1, control programs and data used in the checksum generation process when the power is cut off and the checksum process when the power is restored, as well as fraud prevention programs and the data required for them.

メインRAM103のメモリマップでは、図12Cに示すように、メインRAM103のアドレスの先頭(F000H)側から、遊技用RAM領域(所定格納領域、遊技用一時記憶領域)及び規定外RAM領域(規定外一時記憶領域)が、この順で、それぞれ所定のアドレスに配置される。 In the memory map of main RAM 103, as shown in FIG. 12C, starting from the top address (F000H) of main RAM 103, the game RAM area (prescribed storage area, game temporary memory area) and non-regular RAM area (non-regular temporary memory area) are located in that order, each at a prescribed address.

遊技用RAM領域には、遊技者により実施される遊技の遊技性に関連する制御プログラムの実行により決定された例えば内部当籤役等の各種データを一時的に格納する作業領域及びスタックエリアが設けられる。そして、各種データのそれぞれは、遊技用RAM領域内の所定アドレスの作業領域に格納される。 The gaming RAM area is provided with a working area and a stack area for temporarily storing various data, such as internal winning combinations, determined by the execution of a control program related to the playability of the game played by the player. Each of the various data is then stored in the working area at a specified address within the gaming RAM area.

また、規定外RAM領域には、遊技者により実施される遊技の遊技性に直接関与しない各種処理の作業領域となる規定外作業領域と、規定外スタックとが設けられる。本実施形態では、この規定外RAM領域を使用して、例えばサムチェック処理等の遊技者により実施される遊技の遊技性に直接関与しない各種処理が実行される。 In addition, the non-regular RAM area is provided with a non-regular work area, which serves as a work area for various processes that are not directly related to the playability of the game performed by the player, and a non-regular stack. In this embodiment, this non-regular RAM area is used to execute various processes that are not directly related to the playability of the game performed by the player, such as a sum check process.

上述のように、本実施形態のパチスロ1では、メインROM102内において、遊技者により実施される遊技の遊技性に直接関与しない各種処理に使用される各種プログラム及び各種データ(テーブル)を、遊技用ROM領域とは異なるアドレスに配置された規定外ROM領域(規定外記憶領域)に格納する。また、そのような遊技者により実施される遊技の遊技性に直接関与しない各種処理は、メインRAM103内において、遊技用RAM領域とは異なるアドレスに配置された規定外RAM領域を使用して行われる。 As described above, in the pachislot 1 of this embodiment, various programs and various data (tables) used for various processes that are not directly related to the playability of the game performed by the player are stored in a non-standard ROM area (non-standard memory area) located at an address different from the game ROM area in the main ROM 102. In addition, various processes that are not directly related to the playability of the game performed by the player are performed using a non-standard RAM area located at an address different from the game RAM area in the main RAM 103.

このようなメインROM102の構成では、従来の規則上においてプログラム等の配置不可とされていたROM領域(規定外ROM領域)に、遊技者が実際に行う遊技そのものには不要なプログラム及びデータを配置することができる。それゆえ、本実施形態では、遊技用ROM領域の容量の圧迫を回避することができる。 In this configuration of the main ROM 102, it is possible to place programs and data that are not necessary for the actual game that the player plays in a ROM area (non-regular ROM area) where programs and the like were not allowed to be placed under conventional rules. Therefore, in this embodiment, it is possible to avoid putting pressure on the capacity of the game ROM area.

<遊技状態の遷移フロー>
次に、図13及び図14を参照しながら、本実施形態のパチスロ1の主制御回路90(メインCPU101)により管理される各種遊技状態及びその遷移フローについて説明する。なお、図13Aは、パチスロ1の基本的な遊技状態の遷移フロー図であり、図13Bは、その遊技状態の移行条件をまとめた表である。また、図14Aは、報知(ART)機能の作動の有無を考慮した遊技状態の遷移フロー図であり、図14Bは、その遊技状態の移行条件をまとめた表である。
<Game state transition flow>
Next, various game states and their transition flows managed by the main control circuit 90 (main CPU 101) of the slot machine 1 of this embodiment will be described with reference to Figures 13 and 14. Figure 13A is a transition flow diagram of the basic game states of the slot machine 1, and Figure 13B is a table summarizing the transition conditions of the game states. Figure 14A is a transition flow diagram of the game states taking into account the presence or absence of the operation of the notification (ART) function, and Figure 14B is a table summarizing the transition conditions of the game states.

[基本的な遊技状態の遷移フロー]
本実施形態のパチスロ1では、ボーナスゲームの種類として、ビッグボーナス(以下、「BB」と記す)が設けられる。BBは、第1種特別役物と呼ばれるレギュラーボーナス(以下、「RB」と記す)に係る役物連続作動装置であり、RBを連続して作動させる。
[Basic game state transition flow]
In the pachislot 1 of this embodiment, a big bonus (hereinafter, referred to as "BB") is provided as a type of bonus game. The BB is a consecutive operation device for a regular bonus (hereinafter, referred to as "RB") called a first type special role, and operates the RB consecutively.

それゆえ、本実施形態では、主制御回路90は、ボーナス役の当籤/作動(入賞)の有無に基づいて遊技状態を管理する。具体的には、図13Aに示すように、主制御回路90は、ボーナス役(後述の名称「F_BB1」,「F_BB2」の内部当籤役)の当籤/作動(入賞)の有無に基づいて、「ボーナス非当籤状態」、「フラグ間状態」及び「ボーナス状態」と称する3種類の遊技状態を管理する。 Therefore, in this embodiment, the main control circuit 90 manages the game state based on whether or not a bonus role has been won/activated (awarded). Specifically, as shown in FIG. 13A, the main control circuit 90 manages three types of game states, called the "bonus non-winning state," the "flag state," and the "bonus state," based on whether or not a bonus role (internal winning roles named "F_BB1" and "F_BB2" described below) has been won/activated (awarded).

なお、ボーナス非当籤状態は、ボーナスに非当籤であり、かつ、ボーナスが作動(入賞)していない状態であり、ボーナス状態は、ボーナスが作動している状態である。また、本実施形態では、ボーナス役が内部当籤役として決定されると、ボーナスが入賞するまで複数回の遊技に渡りボーナス役が内部当籤役として持ち越された状態が発生する。フラグ間状態は、ボーナス役が内部当籤役として持ち越されている状態、すなわち、ボーナス役が当籤し、かつ、ボーナスが作動していない状態である。 The bonus non-winning state is a state in which the bonus has not been won and the bonus has not been activated (awarded), and the bonus state is a state in which the bonus is activated. In this embodiment, when a bonus role is determined as an internal winning role, a state occurs in which the bonus role is carried over as an internal winning role over multiple plays until the bonus is won. The flag-between state is a state in which the bonus role is carried over as an internal winning role, that is, a state in which the bonus role has been won and the bonus has not been activated.

なお、ボーナス役の当籤の有無は、メインRAM103に設けられる後述の当り要求フラグ格納領域(後述の図28~図30参照)及び持越役格納領域(後述の図31参照)に格納されるデータに基づいて管理される。また、ボーナスの作動(入賞)の有無は、メインRAM103に設けられる後述の遊技状態フラグ格納領域(後述の図32参照)に格納されるデータに基づいて管理される。 Whether or not a bonus role has been won is managed based on data stored in a win request flag storage area (see Figures 28 to 30, described below) and a carryover role storage area (see Figure 31, described below) in the main RAM 103. Whether or not a bonus has been activated (won) is managed based on data stored in a game status flag storage area (see Figure 32, described below) in the main RAM 103.

また、本実施形態では、図13Aに示すように、ボーナスが作動していない遊技状態(ボーナス非当籤状態及びフラグ間状態)において、リプレイに係る内部当籤役の種別及びその当籤確率が互いに異なる、RT0遊技状態~RT5遊技状態の6種類の状態(以下、それぞれ「RT0状態」~「RT5状態」という)が設けられる。なお、RT0状態、RT2状態及びRT5状態は、リプレイ役が内部当籤役として決定される確率が低確率となる遊技状態であり、RT1状態はリプレイ役が内部当籤役として決定される確率が中程度の中確率となる遊技状態である。また、RT3状態及びRT4状態は、リプレイ役が内部当籤役として決定される確率が高確率となる遊技状態である。なお、本実施形態では、ボーナス非当籤状態のRT状態は、RT0状態~RT4状態のいずれかとなり、フラグ間状態のRT状態はRT5状態となる。 In addition, in this embodiment, as shown in FIG. 13A, in the game state where the bonus is not activated (bonus non-winning state and flag interval state), six types of game states from RT0 game state to RT5 game state (hereinafter, referred to as "RT0 state" to "RT5 state") are provided in which the type of internal winning role related to the replay and its winning probability are different from each other. Note that the RT0 state, RT2 state, and RT5 state are game states in which the probability that the replay role is determined as the internal winning role is low, and the RT1 state is a game state in which the probability that the replay role is determined as the internal winning role is medium. Also, the RT3 state and the RT4 state are game states in which the probability that the replay role is determined as the internal winning role is high. Note that, in this embodiment, the RT state of the bonus non-winning state is any one of the RT0 state to the RT4 state, and the RT state of the flag interval state is the RT5 state.

それゆえ、本実施形態では、主制御回路90は、ボーナスが作動していない遊技状態(ボーナス非当籤状態及びフラグ間状態)において、さらに、リプレイに係る内部当籤役の種別及びその当籤確率に基づいて、RT1状態~RT5状態の6種類の状態も管理する。 Therefore, in this embodiment, in the game state where the bonus is not activated (bonus non-winning state and flag state), the main control circuit 90 also manages six types of states, RT1 state to RT5 state, based on the type of internal winning role related to the replay and its winning probability.

なお、RT0状態~RT5状態は、メインRAM103に設けられる後述の遊技状態フラグ格納領域(後述の図32参照)に格納されるデータに基づいて管理される。具体的には、本実施形態のパチスロ1では、RT1状態フラグ~RT5状態フラグの5つのRT状態を示すフラグが設けられ、これらのフラグのオン/オフ状態をメインRAM103により管理することによりRT状態が管理される。そして、主制御回路90は、オン状態であるRT状態フラグに対応するRT状態を現在のRT状態として特定する。なお、全てのRT状態フラグがオフ状態である場合には、主制御回路90は、現在のRT状態がRT0状態であると特定する。 The RT0 state to the RT5 state are managed based on data stored in a game state flag storage area (see FIG. 32 described below) provided in the main RAM 103. Specifically, in the pachislot 1 of this embodiment, flags indicating five RT states, the RT1 state flag to the RT5 state flag, are provided, and the RT state is managed by managing the on/off states of these flags by the main RAM 103. The main control circuit 90 then identifies the RT state corresponding to the RT state flag that is in the on state as the current RT state. Note that when all RT state flags are in the off state, the main control circuit 90 identifies the current RT state as the RT0 state.

図13A及び13Bに示すように、ボーナス非当籤状態においてボーナス役(後述の名称「F_BB1」,「F_BB2」の内部当籤役)が内部当籤役として決定されると(移行条件(1)が成立すると)、主制御回路90は、遊技状態をボーナス非当籤状態からフラグ間状態に移行させる。また、フラグ間状態においてボーナス役が入賞すると(移行条件(2)が成立すると)、主制御回路90は、遊技状態をフラグ間状態からボーナス状態に移行させる。 As shown in Figures 13A and 13B, when a bonus role (internal winning roles named "F_BB1" and "F_BB2" described below) is determined as an internal winning role in a non-bonus winning state (when transition condition (1) is met), the main control circuit 90 transitions the gaming state from the non-bonus winning state to the flag-space state. Also, when a bonus role is won in the flag-space state (when transition condition (2) is met), the main control circuit 90 transitions the gaming state from the flag-space state to the bonus state.

また、ボーナス状態において規定枚数(216枚)を超えるメダルが払い出され、ボーナス状態が終了すると(移行条件(3)が成立すると)、主制御回路90は、遊技状態をボーナス状態からRT1状態(ボーナス非当籤状態)に移行させる。 In addition, when more than the specified number (216 medals) are paid out during the bonus state and the bonus state ends (when transition condition (3) is met), the main control circuit 90 transitions the game state from the bonus state to the RT1 state (non-bonus winning state).

RT1状態において、20ゲームが経過すると(移行条件(4)が成立すると)、主制御回路90は、遊技状態をRT1状態からRT0状態に移行させる。また、RT1状態において、20ゲームが経過する前に、略称「ベルこぼし目」に係る図柄組合せ(後述の図28参照)が有効ライン上に表示されると(移行条件(5)が成立すると)、主制御回路90は、遊技状態をRT1状態からRT2状態に移行させる。 When 20 games have elapsed in the RT1 state (when transition condition (4) is met), the main control circuit 90 transitions the gaming state from the RT1 state to the RT0 state. Also, when a symbol combination referred to as "bell drop" (see FIG. 28 below) is displayed on an active line before 20 games have elapsed in the RT1 state (when transition condition (5) is met), the main control circuit 90 transitions the gaming state from the RT1 state to the RT2 state.

RT0状態において、略称「ベルこぼし目」に係る図柄組合せが有効ライン上に表示されると(移行条件(5)が成立すると)、主制御回路90は、遊技状態をRT0状態からRT2状態に移行させる。RT2状態において、略称「RT3移行リプ」に係る図柄組合せ(後述の図28参照)が有効ライン上に表示されると(移行条件(6)が成立すると)、主制御回路90は、遊技状態をRT2状態からRT3状態に移行させる。 In the RT0 state, when a symbol combination referred to as "bell drop" appears on an active line (when transition condition (5) is met), the main control circuit 90 transitions the game state from the RT0 state to the RT2 state. In the RT2 state, when a symbol combination referred to as "RT3 transition lip" (see FIG. 28 below) appears on an active line (when transition condition (6) is met), the main control circuit 90 transitions the game state from the RT2 state to the RT3 state.

RT3状態において、略称「RT4移行リプ」に係る図柄組合せ(後述の図28参照)が有効ライン上に表示されると(移行条件(7)が成立すると)、主制御回路90は、遊技状態をRT3状態からRT4状態に移行させる。また、RT3状態において、略称「ベルこぼし目」又は「RT2移行リプ」に係る図柄組合せ(後述の図28参照)が有効ライン上に表示されると(移行条件(8)が成立すると)、主制御回路90は、遊技状態をRT3状態からRT2状態に遊技状態を移行させる。さらに、RT4状態において、略称「ベルこぼし目」又は「RT2移行リプ」に係る図柄組合せが有効ライン上に表示されると(移行条件(8)が成立すると)、主制御回路90は、遊技状態をRT4状態からRT2状態に遊技状態を移行させる。 In the RT3 state, when a symbol combination (see FIG. 28 described later) related to the abbreviation "RT4 transition lip" is displayed on the active line (when transition condition (7) is met), the main control circuit 90 transitions the game state from the RT3 state to the RT4 state. Also, in the RT3 state, when a symbol combination (see FIG. 28 described later) related to the abbreviation "bell spill" or "RT2 transition lip" is displayed on the active line (when transition condition (8) is met), the main control circuit 90 transitions the game state from the RT3 state to the RT2 state. Furthermore, in the RT4 state, when a symbol combination related to the abbreviation "bell spill" or "RT2 transition lip" is displayed on the active line (when transition condition (8) is met), the main control circuit 90 transitions the game state from the RT4 state to the RT2 state.

なお、略称「ベルこぼし目」に係る図柄組合せは、後述の名称「F_3択ベル_1st」、「F_3択ベル_2nd」又は「F_3択ベル_3rd」に係る内部当籤役(小役)が決定され、かつ、停止操作の順序が該小役の種別ごとに定められた押し順に対して不正解であるときに表示される図柄の組合せである(後述の図24参照)。略称「RT2移行リプ」に係る図柄組合せは、後述の名称「F_維持リプ_1st」、「F_維持リプ_2nd」又は「F_維持リプ_3rd」に係る内部当籤役(リプレイ役)が決定され、かつ、停止操作の順序が該リプレイ役の種別ごとに定められた押し順に対して不正解であるときに表示される図柄の組合せである。 The symbol combination referred to as "Bell Drop" is a symbol combination that is displayed when an internal winning role (minor role) corresponding to the names "F_3-choice Bell_1st", "F_3-choice Bell_2nd", or "F_3-choice Bell_3rd" described below is determined, and the order of the stop operation is incorrect for the push order set for each type of minor role (see FIG. 24 described below). The symbol combination referred to as "RT2 Transition Replay" is a symbol combination that is displayed when an internal winning role (replay role) corresponding to the names "F_Maintenance Replay_1st", "F_Maintenance Replay_2nd", or "F_Maintenance Replay_3rd" described below is determined, and the order of the stop operation is incorrect for the push order set for each type of replay role.

略称「RT3移行リプ」に係る図柄組合せは、後述の名称「F_RT3リプ_1st」、「F_RT3リプ_213」、「F_RT3リプ_231」又は「F_RT3リプ_3rd」に係る内部当籤役(リプレイ役)が決定され、かつ、停止操作の順序が該リプレイ役の種別ごとに定められた押し順に対して正解であるときに表示される図柄の組合せである。また、略称「RT4移行リプ」に係る図柄組合せは、後述の名称「F_RT4リプ_123」、「F_RT4リプ_132」、「F_RT4リプ_2nd」又は「F_RT4リプ_3rd」に係る内部当籤役(リプレイ役)が決定され、かつ、停止操作の順序が該リプレイ役の種別ごとに定められた押し順に対して正解であるときに表示される図柄の組合せである。 The symbol combination associated with the abbreviation "RT3 transition lip" is a symbol combination that is displayed when an internal winning role (replay role) associated with the names "F_RT3 lip_1st", "F_RT3 lip_213", "F_RT3 lip_231" or "F_RT3 lip_3rd" described below is determined, and the order of the stop operation is correct for the push order determined for each type of replay role. Also, the symbol combination associated with the abbreviation "RT4 transition lip" is a symbol combination that is displayed when an internal winning role (replay role) associated with the names "F_RT4 lip_123", "F_RT4 lip_132", "F_RT4 lip_2nd" or "F_RT4 lip_3rd" described below is determined, and the order of the stop operation is correct for the push order determined for each type of replay role.

[報知(ART)機能の作動の有無を考慮した遊技状態の遷移フロー]
本実施形態では、主制御回路90(メインCPU101)により、遊技者にとって有利な停止操作を報知する機能(ART機能)の作動の有無が決定される。それゆえ、本実施形態では、ボーナス非作動状態においてART機能の作動/非作動状態も遊技状態として管理する。
[Game state transition flow taking into account whether or not the notification (ART) function is activated]
In this embodiment, the main control circuit 90 (main CPU 101) determines whether or not to activate a function (ART function) that notifies a player of a stop operation that is advantageous to the player. Therefore, in this embodiment, the activation/inactivation state of the ART function in the bonus inactive state is also managed as a game state.

本実施形態のパチスロ1では、図14Aに示すように、主制御回路90は、非ボーナス作動状態において、報知(ART)の有無に基づいて「一般遊技状態」と「ART遊技状態」とを別個の遊技状態として管理する。すなわち、報知(ART)の有無を考慮した遊技状態の管理では、図14Aに示すように、主制御回路90は、大きな分類として、「ボーナス状態」、「一般遊技状態」及び「ART遊技状態」の3種類の遊技状態を管理する。 In the pachislot 1 of this embodiment, as shown in FIG. 14A, the main control circuit 90 manages the "general game state" and the "ART game state" as separate game states based on the presence or absence of an alert (ART) in a non-bonus operating state. In other words, in managing the game state taking into account the presence or absence of an alert (ART), as shown in FIG. 14A, the main control circuit 90 manages three types of game states as broad categories: the "bonus state," the "general game state," and the "ART game state."

なお、一般遊技状態は、基本的には、遊技者にとって有利な停止操作の情報を報知しない遊技状態(非ART)であり、遊技者にとって不利な遊技状態である。また、一般遊技状態は、RT0~RT4状態のいずれかの状態であり、かつ、ART非当籤の遊技状態である。 The general gaming state is basically a gaming state (non-ART) in which information about stopping operations that are advantageous to the player is not notified, and is a gaming state that is disadvantageous to the player. The general gaming state is also any of the RT0 to RT4 states, and is a gaming state in which ART is not won.

一方、ART遊技状態は、遊技者にとって有利な停止操作の情報を報知する遊技状態であり、遊技者にとって有利な遊技状態である。また、ART遊技状態は、基本的には、RT4状態であり、かつ、ART当籤中の遊技状態である。なお、本実施形態では、ART当籤後、RT状態がRT4状態まで移行すると、ART遊技が開始される。 On the other hand, the ART gaming state is a gaming state that notifies the player of information about a stop operation that is advantageous to the player, and is an advantageous gaming state for the player. The ART gaming state is basically an RT4 state, and is also a gaming state during an ART lottery. In this embodiment, after an ART lottery is won, ART gaming begins when the RT state transitions to the RT4 state.

また、本実施形態では、図14Aに示すように、一般遊技状態として、「通常遊技状態」及び「CZ(チャンスゾーン)」と称する2種類の状態が設けられる。 In addition, in this embodiment, as shown in FIG. 14A, two types of general gaming states are provided, called the "normal gaming state" and the "CZ (chance zone)."

通常遊技状態は、遊技者にとって最も不利な遊技状態であるが、通常遊技状態の遊技ではCZへの移行抽籤を行っている。そして、図14A及び14Bに示すように、通常遊技状態の遊技において、CZへの移行抽籤に当籤すると(移行条件(A)が成立すると)、主制御回路90は、遊技状態を、通常遊技状態からCZに移行させる。 The normal game state is the most disadvantageous game state for the player, but a lottery for transitioning to the CZ is held during gameplay in the normal game state. Then, as shown in Figures 14A and 14B, when a lottery for transitioning to the CZ is won during gameplay in the normal game state (when transition condition (A) is met), the main control circuit 90 transitions the game state from the normal game state to the CZ.

CZは、ART遊技状態への移行に対する期待度が高い遊技状態(チャンスゾーン)であり、CZ中の遊技ではARTへの移行抽籤が行われている。そして、図14A及び14Bに示すように、CZ中の遊技において、ARTへの移行抽籤に非当籤である場合には(移行条件(B)が成立すると)、主制御回路90は、遊技状態を、CZから通常遊技状態に移行させる。一方、CZ中の遊技において、ARTへの移行抽籤に当籤すると(移行条件(C)が成立すると)、主制御回路90は、遊技状態を、CZからART遊技状態に移行させる。この際、図14Aには示さないが、主制御回路90は、遊技状態を、CZから後述のART準備状態を経由してART遊技状態(後述の通常ART又はCT)に移行させる。 The CZ is a game state (chance zone) where there is a high expectation of transitioning to the ART game state, and a lottery for transitioning to the ART is held during play in the CZ. As shown in Figures 14A and 14B, if the lottery for transitioning to the ART is not won during play in the CZ (when transition condition (B) is met), the main control circuit 90 transitions the game state from the CZ to the normal game state. On the other hand, if the lottery for transitioning to the ART is won during play in the CZ (when transition condition (C) is met), the main control circuit 90 transitions the game state from the CZ to the ART game state. At this time, although not shown in Figure 14A, the main control circuit 90 transitions the game state from the CZ to the ART game state (normal ART or CT, described below) via the ART preparation state, described below.

ART遊技状態は、上述のように、ART当籤後にRT状態がRT4状態まで移行すると開始される。なお、図13Aで示したように、RT4状態は、RT0~RT2状態からRT3状態を経由して移行するので、ART当籤後であってもすぐにART遊技状態が開始されない。そこで、本実施形態のパチスロ1では、ART当籤後からRT状態がRT4状態に移行するまでの期間の遊技状態をART準備状態とする。そして、このART準備状態の遊技では、RT状態をRT4状態に移行させるために必要な停止操作の情報が報知される。 As described above, the ART gaming state begins when the RT state transitions to the RT4 state after an ART win. As shown in FIG. 13A, the RT4 state transitions from the RT0 to RT2 states via the RT3 state, so the ART gaming state does not begin immediately even after an ART win. Therefore, in the pachislot 1 of this embodiment, the gaming state from the time an ART win is reached until the RT state transitions to the RT4 state is the ART preparation state. Then, during play in this ART preparation state, information on the stopping operation required to transition the RT state to the RT4 state is announced.

また、本実施形態では、図14Aに示すように、ART遊技状態として、遊技性が互いに異なる、「通常ART」及び「CT(上乗せチャンス)」と称する2種類の状態が設けられる。 In addition, in this embodiment, as shown in FIG. 14A, two types of ART game states, called "normal ART" and "CT (add-on chance)," are provided, which have different gameplay characteristics.

通常ARTは、所定ゲーム数の期間、遊技者にとって有利な停止操作(例えば、払い出されるメダルの枚数が多い図柄組合せを表示させるための停止操作や、RT4状態を維持するために必要な停止操作)が報知される遊技状態である。また、通常ART中の遊技では、CTへの移行抽籤が行われる。 Normal ART is a game state in which, for a period of a predetermined number of games, a stop operation that is advantageous to the player (for example, a stop operation for displaying a symbol combination that will pay out a large number of medals, or a stop operation required to maintain the RT4 state) is notified. In addition, during play in normal ART, a lottery is held to transition to CT.

CTは、遊技者にとって有利な停止操作が報知されるとともに、特定期間(1セット8ゲームの期間)、通常ARTの継続期間を上乗せすることが可能となる遊技状態であり、上乗せチャンスゾーンとして機能する遊技状態である。また、CT中では、通常ARTの継続期間を消化せずに遊技が行われる。なお、CT中の遊技性については、後述の図52A~52Cを参照して後で詳述する。 CT is a gaming state in which the player is notified of a stop operation that is advantageous to the player, and in which it is possible to add to the duration of normal ART for a specific period (a period of one set of eight games), and is a gaming state that functions as an add-on chance zone. Furthermore, during CT, play is played without expiring the duration of normal ART. The gameplay during CT will be described in detail later with reference to Figures 52A to 52C.

図14A及び14Bに示すように、通常ART中の遊技において、CTへの移行抽籤に当籤すると(移行条件(D)が成立すると)、主制御回路90は、遊技状態を、通常ARTからCTに遊技状態を移行させる。また、通常ARTにおいて、当該通常ARTの継続期間が終了すると(移行条件(E)が成立すると)、主制御回路90は、遊技状態を、通常ARTから一般遊技状態(通常遊技状態又はCZ)に移行させる。なお、本実施形態では、ゲーム数により通常ARTの継続期間を管理するが、本発明はこれに限定されず、通常ARTの継続期間の管理方法は任意である。例えば、通常ARTの継続期間を、通常ART中に払い出されるメダルの枚数や差枚数により管理してもよいし、通常ART中にメダルの払い出しに影響を与える報知を行った回数(ナビ回数)により管理してもよい。 As shown in Figures 14A and 14B, when a player wins a lottery to transition to CT during normal ART (when transition condition (D) is met), the main control circuit 90 transitions the game state from normal ART to CT. Also, when the duration of normal ART ends during normal ART (when transition condition (E) is met), the main control circuit 90 transitions the game state from normal ART to a general game state (normal game state or CZ). In this embodiment, the duration of normal ART is managed by the number of games, but the present invention is not limited to this, and the method of managing the duration of normal ART is arbitrary. For example, the duration of normal ART may be managed by the number of medals paid out during normal ART or the difference in the number of medals, or may be managed by the number of notifications (number of navigations) that affect the payout of medals during normal ART.

図14A及び14Bに示すように、CT中の遊技において、CTの継続期間(1セット8ゲーム)が終了すると(移行条件(F)が成立すると)、主制御回路90は、遊技状態を、CTから通常ARTに移行させる。 As shown in Figures 14A and 14B, when the duration of the CT (one set of eight games) ends (when the transition condition (F) is met), the main control circuit 90 transitions the game state from the CT to normal ART.

また、図14Aに示すように、一般遊技状態(通常遊技状態又はCZ)又はART遊技状態(通常ART又はCT)において、ボーナス役が入賞すると(図13A及び13B中で説明した移行条件(2)が成立すると)、主制御回路90は、遊技状態を、一般遊技状態又はART遊技状態からボーナス状態に移行させる。 Also, as shown in FIG. 14A, when a bonus role is won in the general gaming state (normal gaming state or CZ) or the ART gaming state (normal ART or CT) (when the transition condition (2) described in FIG. 13A and 13B is met), the main control circuit 90 transitions the gaming state from the general gaming state or the ART gaming state to the bonus state.

ボーナス状態の遊技では、上述のように、ARTへの移行抽籤を行っており、ボーナス状態の遊技において、ARTへの移行抽籤が非当籤である場合には(移行条件(G)が成立すると)、主制御回路90は、遊技状態を、ボーナス状態から一般遊技状態(通常遊技状態又はCZ)に移行させる。ただし、ART遊技状態(通常ART又はCT)からボーナス状態に移行していた場合には、ボーナス状態の遊技においてARTの移行抽籤に非当籤であっても、主制御回路90は、遊技状態を、ボーナス状態からART遊技状態(通常ART又はCT)に移行させる。一方、ボーナス状態の遊技において、ARTへの移行抽籤に当籤すると(移行条件(H)が成立すると)、主制御回路90は、遊技状態を、ボーナス状態からART遊技状態(通常ART又はCT)に移行させる。なお、上述のように、ボーナス状態の終了時には、RT状態がRT1状態に移行するので、ボーナス状態からART遊技状態に遊技状態を移行する場合には、主制御回路90は、遊技状態を、ART準備状態を経由してART遊技状態に移行させる。 In bonus state play, as described above, a lottery for transition to ART is held, and if the lottery for transition to ART is not a winning lottery in bonus state play (when transition condition (G) is met), the main control circuit 90 transitions the game state from the bonus state to the general game state (normal game state or CZ). However, if the game has transitioned from the ART game state (normal ART or CT) to the bonus state, the main control circuit 90 transitions the game state from the bonus state to the ART game state (normal ART or CT) even if the lottery for transition to ART is not a winning lottery in bonus state play. On the other hand, if the lottery for transition to ART is won in bonus state play (when transition condition (H) is met), the main control circuit 90 transitions the game state from the bonus state to the ART game state (normal ART or CT). As mentioned above, when the bonus state ends, the RT state transitions to the RT1 state, so when transitioning from the bonus state to the ART gaming state, the main control circuit 90 transitions the gaming state to the ART gaming state via the ART preparation state.

<メインROMに記憶されているデータテーブルの構成>
次に、図15~図27を参照して、メインROM102に記憶されている各種データテーブルの構成について説明する。なお、一般遊技状態中及びART遊技状態中の遊技性(CZ、通常ART,CTの遊技性)に係る各種抽籤で用いられる各種データテーブルについては、別途、各遊技性の説明と一緒に後述する。
<Configuration of Data Tables Stored in Main ROM>
Next, the configuration of various data tables stored in the main ROM 102 will be described with reference to Figures 15 to 27. Note that various data tables used in various lotteries related to gameplay (gameplay of CZ, normal ART, and CT) during the general game mode and the ART game mode will be described separately below together with the explanation of each game mode.

[図柄配置テーブル]
まず、図15を参照して、図柄配置テーブルについて説明する。図柄配置テーブルは、左リール3L、中リール3C及び右リール3Rのそれぞれの回転方向における各図柄の位置と、各位置に配置された図柄の種類を特定するデータ(以下、図柄コード(図15中の図柄コード表を参照)という)との対応関係を規定する。
[Pattern arrangement table]
First, the symbol arrangement table will be described with reference to Fig. 15. The symbol arrangement table defines the correspondence between the position of each symbol in the rotation direction of each of the left reel 3L, the center reel 3C, and the right reel 3R and data specifying the type of symbol arranged at each position (hereinafter, referred to as symbol code (see the symbol code table in Fig. 15)).

図柄配置テーブルでは、リールインデックスが検出されたときに、リール表示窓4の枠内における各リールの中段領域に位置する図柄の位置を「0」と規定する。そして、各リールにおいて、図柄位置「0」を基準としてリールの回転方向(図15中の図柄位置「19」から図柄位置「0」に向かう方向)に進む順に、図柄カウンタの値に対応する「0」~「19」が、図柄位置として、各図柄に割り当てられる。 In the symbol arrangement table, when a reel index is detected, the position of the symbol located in the middle area of each reel within the frame of the reel display window 4 is defined as "0". Then, for each reel, "0" to "19" corresponding to the value of the symbol counter are assigned as symbol positions in the order of progression in the reel rotation direction (from symbol position "19" toward symbol position "0" in FIG. 15) based on symbol position "0".

すなわち、図柄カウンタの値(「0」~「19」)と、図柄配置テーブルとを参照することにより、リール表示窓4の枠内における各リールの上段領域、中段領域及び下段領域に表示されている図柄の種類を特定することができる。なお、本実施形態では、図柄として、「白7」、「青7」、「チリ上1」、「チリ上2」、「チリ下」、「リプレイ」、「帽子」、「サボテン1」、「サボテン2」及び「サボテン3」の10種類の図柄を用いる。 That is, by referring to the value of the symbol counter ("0" to "19") and the symbol arrangement table, it is possible to identify the type of symbol displayed in the upper, middle and lower areas of each reel within the frame of the reel display window 4. In this embodiment, ten types of symbols are used: "White 7", "Blue 7", "Up Chill 1", "Up Chill 2", "Down Chill", "Replay", "Hat", "Cactus 1", "Cactus 2" and "Cactus 3".

また、本実施形態では、図柄コード表に示すように、図柄「白7」(図柄コード1)には、データとして「00000001」が割り当てられ、図柄「青7」(図柄コード2)には、データとして「00000010」が割り当てられている。図柄「チリ上1」(図柄コード3)には、データとして「00000011」が割り当てられ、図柄「チリ上2」(図柄コード4)には、データとして「00000100」が割り当てられている。 In addition, in this embodiment, as shown in the pattern code table, the pattern "White 7" (pattern code 1) is assigned the data "00000001", and the pattern "Blue 7" (pattern code 2) is assigned the data "00000010". The pattern "Dust Up 1" (pattern code 3) is assigned the data "00000011", and the pattern "Dust Up 2" (pattern code 4) is assigned the data "00000100".

図柄「チリ下」(図柄コード5)には、データとして「00000101」が割り当てられ、図柄「リプレイ」(図柄コード6)には、データとして「00000110」が割り当てられている。図柄「帽子」(図柄コード7)には、データとして「00000111」が割り当てられ、図柄「サボテン1」(図柄コード8)には、データとして「00001000」が割り当てられている。また、図柄「サボテン2」(図柄コード9)には、データとして「00001001」が割り当てられ、図柄「サボテン3」(図柄コード10)には、データとして「00001010」が割り当てられている。 The "Dust under Chili" symbol (symbol code 5) is assigned the data "00000101", and the "Replay" symbol (symbol code 6) is assigned the data "00000110". The "Hat" symbol (symbol code 7) is assigned the data "00000111", and the "Cactus 1" symbol (symbol code 8) is assigned the data "00001000". The "Cactus 2" symbol (symbol code 9) is assigned the data "00001001", and the "Cactus 3" symbol (symbol code 10) is assigned the data "00001010".

[内部抽籤テーブル]
次に、図16及び図17を参照して、内部当籤役を決定する際に参照される内部抽籤テーブルについて説明する。なお、図16は、RT0状態~RT4状態のそれぞれにおいて参照される内部抽籤テーブルである。また、図17Aは、RT5状態において参照される内部抽籤テーブルであり、図17Bは、ボーナス状態において参照される内部抽籤テーブルである。
[Internal lottery table]
Next, the internal lottery table referred to when determining the internal winning combination will be described with reference to Figures 16 and 17. Note that Figure 16 is an internal lottery table referred to in each of the RT0 state to the RT4 state. Also, Figure 17A is an internal lottery table referred to in the RT5 state, and Figure 17B is an internal lottery table referred to in the bonus state.

内部抽籤テーブルは、遊技状態毎に設けられ、各種内部当籤役と、各内部当籤役が決定されるときの抽籤値との対応関係を規定する。なお、抽籤値は、予め設定されたボーナス役や小役等の内部当籤の期待値を調整するための設定(設定1~6)毎に規定される。この設定は、例えば、リセットスイッチ76及び設定用鍵型スイッチ54(図7参照)を用いて変更される。 The internal lottery table is provided for each game state, and specifies the correspondence between various internal winning roles and the lottery value when each internal winning role is determined. The lottery value is specified for each setting (settings 1 to 6) for adjusting the expected value of the internal winning role such as a bonus role or a small role that is preset. This setting is changed, for example, using the reset switch 76 and the setting key switch 54 (see FIG. 7).

本実施形態の内部抽籤処理では、まず、乱数回路110の乱数レジスタ0により、予め定められた数値の範囲(例えば、0~65535)から抽出される乱数値を、各内部当籤役に対応して規定された抽籤値で順次加算する。次いで、抽籤結果(抽籤値+乱数値)が65535を超えたか否か(抽籤結果がオーバーフローしたか否か)の判定を行う。そして、所定の内部当籤役において、抽籤結果が65535を超えた場合、該内部当籤役が当籤したと判定される。なお、本実施形態の内部抽籤処理では、抽出した乱数値に抽籤値を加算して抽籤を行う例を説明したが、本発明はこれに限定されず、乱数値から抽籤値を減算して、減算結果(抽籤結果)が「0」を下回ったか否か(抽籤結果がアンダーフローしたか否か)を判定して、内部抽籤の当籤/非当籤を決定してもよい。 In the internal lottery process of this embodiment, first, random number register 0 of random number circuit 110 extracts a random number value from a predetermined range of numbers (e.g., 0 to 65535) and sequentially adds the random number value defined for each internal lottery role. Next, it is determined whether the lottery result (lottery value + random number value) exceeds 65535 (whether the lottery result has overflowed). Then, when the lottery result exceeds 65535 for a specific internal lottery role, it is determined that the internal lottery role has been won. In the internal lottery process of this embodiment, an example has been described in which a lottery value is added to an extracted random number value to draw a lottery, but the present invention is not limited to this. The lottery value may be subtracted from the random number value, and the result of the subtraction (lottery result) may be determined to be below "0" (whether the lottery result has underflowed) to determine whether the internal lottery is a winning or losing lottery.

それゆえ、本実施形態の内部抽籤処理では、抽籤値として規定されている数値が大きい内部当籤役ほど、決定される確率が高い。なお、各内部当籤役の当籤確率は、「各当籤番号に規定された抽籤値/抽出される可能性のある全ての乱数値の個数(乱数分母:65536)」によって表すことができる。 Therefore, in the internal lottery process of this embodiment, the larger the numerical value specified as the lottery value of an internal winning role, the higher the probability of it being determined. The winning probability of each internal winning role can be expressed as "lottery value specified for each winning number / number of all random number values that can be drawn (random number denominator: 65536)".

RT0状態~RT4状態のそれぞれにおいて参照される内部抽籤テーブルでは、図16に示すように、基本的には、RT状態の種別に応じて、内部当籤役として決定されるリプレイ役の種別及び当籤確率が変化する。例えば、名称「F_チリリプ(No.25)」~「F_リーチ目リプD(No.31)」に係るリプレイ役は、RT0状態~RT3状態では内部当籤役として決定されることなく、RT4状態でのみ内部当籤役として決定される。なお、本実施形態のパチスロ1では、RT4状態中に、名称「F_チリリプ(No.25)」~「F_リーチ目リプD(No.31)」に係るリプレイ役が内部当籤役として決定された場合、特有の制御(後述のフラグ変換)を行う。このフラグ変換については、後で詳述する。 In the internal lottery table referenced in each of the RT0 state to the RT4 state, as shown in FIG. 16, the type of replay role determined as the internal winning role and the winning probability basically change according to the type of RT state. For example, the replay roles named "F_ChiliRip (No. 25)" to "F_ReachEyeRipD (No. 31)" are not determined as internal winning roles in the RT0 state to the RT3 state, but are determined as internal winning roles only in the RT4 state. In the pachislot 1 of this embodiment, when the replay roles named "F_ChiliRip (No. 25)" to "F_ReachEyeRipD (No. 31)" are determined as internal winning roles during the RT4 state, a special control (flag conversion described later) is performed. This flag conversion will be described in detail later.

また、図16に示すように、RT0状態~RT3状態では、名称「F_リーチ目リプA」~「F_リーチ目リプD」のそれぞれの内部当籤役は、名称「F_BB1」又は「F_BB2」に係るボーナス役と重複して決定されることはあるが(No.3~6、15~18参照)、名称「F_リーチ目リプA」~「F_リーチ目リプD」のそれぞれの内部当籤役(リプレイ役)が単独で内部当籤役として決定されることはない。それゆえ、本実施形態において、RT0状態~RT3状態中に名称「F_リーチ目リプA」~「F_リーチ目リプD」に係るリプレイ役が内部当籤役として決定された場合(遊技者からすると名称「F_リーチ目リプA」~「F_リーチ目リプD」に係るリプレイ役に応じた図柄組合せが表示された場合)、ボーナス役(名称「F_BB1」又は「F_BB2」)が同時に内部当籤役として決定されていることになる。 Also, as shown in FIG. 16, in the RT0 to RT3 states, the internal winning roles named "F_Reach eye Rip A" to "F_Reach eye Rip D" may be determined in overlap with the bonus role named "F_BB1" or "F_BB2" (see Nos. 3 to 6, 15 to 18), but the internal winning roles (replay roles) named "F_Reach eye Rip A" to "F_Reach eye Rip D" are never determined as internal winning roles on their own. Therefore, in this embodiment, when a replay role named "F_Reach Eyes RIP A" to "F_Reach Eyes RIP D" is determined as an internal winning role during RT0 to RT3 states (when a symbol combination corresponding to a replay role named "F_Reach Eyes RIP A" to "F_Reach Eyes RIP D" is displayed to the player), a bonus role (named "F_BB1" or "F_BB2") is simultaneously determined as an internal winning role.

また、フラグ間状態であるRT5状態は、上述のようにボーナス役を内部当籤役として持ち越す遊技状態である。それゆえ、図17Aに示すように、RT5状態において参照される内部抽籤テーブルでは、持ち越しているボーナス役が必ず内部当籤役として決定されるようになっている。また、図17Bに示すように、ボーナス状態において参照される内部抽籤テーブルでは、名称「F_RB役1」~「F_RB役4」のいずれかに係る内部当籤役が必ず当籤する構成になっている(「はずれ」が当籤することはない)。 The RT5 state, which is an inter-flag state, is a game state in which the bonus role is carried over as an internal winning role, as described above. Therefore, as shown in FIG. 17A, in the internal lottery table referenced in the RT5 state, the carried over bonus role is always determined as the internal winning role. Also, as shown in FIG. 17B, in the internal lottery table referenced in the bonus state, one of the internal winning roles named "F_RB role 1" to "F_RB role 4" is always selected as a winning role (a "loser" will never be selected as a winning role).

[内部当籤役と図柄組合せ(入賞役)との対応表(図柄組合せ決定テーブル)]
次に、図18~図23を参照して、内部当籤役と図柄組合せとの対応表(図柄組合せ決定テーブル)について説明する。図柄組合せ決定テーブルは、各種内部当籤役と、各内部当籤役に対応付けられた、有効ライン(センターライン)上に表示可能な図柄組合せ(コンビネーション)との対応関係を規定する。すなわち、内部当籤役が決定されると、有効ライン上に表示可能な図柄組合せの種別(入賞可能な表示役の種別)が一義的に決定される。
[Table of correspondence between internal winning combinations and symbol combinations (winning combinations) (symbol combination determination table)]
Next, a correspondence table (symbol combination determination table) between internal winning combinations and symbol combinations will be described with reference to Figures 18 to 23. The symbol combination determination table specifies the correspondence between various internal winning combinations and symbol combinations (combinations) that can be displayed on the pay line (center line) associated with each internal winning combination. That is, when an internal winning combination is determined, the type of symbol combination that can be displayed on the pay line (type of winning display combination) is uniquely determined.

各図柄組合せ決定テーブル中の図柄組合せ欄に記載の各種データは、左リール3L、中リール3C及び右リール3Rに渡って設定された有効ラインに沿って表示を許可する図柄組合せを識別するためのデータである。なお、図柄組合せ(表示役)欄に記載の各名称と、具体的な図柄組合せとの関係は、後述の図28~図30の入賞作動フラグ格納領域に示す。 The various data listed in the symbol combination column in each symbol combination determination table is data for identifying symbol combinations that are permitted to be displayed along the activated lines set across the left reel 3L, center reel 3C, and right reel 3R. The relationship between each name listed in the symbol combination (display combination) column and the specific symbol combinations is shown in the winning activation flag storage area in Figures 28 to 30, which will be described later.

また、図柄組合せ決定テーブル中に記載の「○」印は、決定された内部当籤役において、有効ライン上に表示可能な図柄組合せ(コンビネーション)、すなわち、入賞可能となる表示役を示す。例えば、内部当籤役「F_チリリプ」が決定された場合、図18及び図19に示すように、コンビネーション名称「C_維持リプA_01」~「C_維持リプG_01」、「C_チリリプA_01」~「C_チリリプD_01」に係る図柄組合せが停止表示可能となる。なお、図柄組合せ決定テーブルには、「内部当籤役」が「はずれ」となる場合が規定されていないが、これは、図18~図23に示した図柄組合せテーブルにより規定されている全ての図柄組合せの表示が許可されないことを示す。 The "○" mark in the symbol combination determination table indicates the symbol combination that can be displayed on the pay line for the determined internal winning combination, that is, the display combination that can win a prize. For example, when the internal winning combination "F_Chililip" is determined, the symbol combinations related to the combination names "C_Maintenance Lip A_01" to "C_Maintenance Lip G_01" and "C_Chililip A_01" to "C_Chililip D_01" can be stopped and displayed, as shown in Figures 18 and 19. Note that the symbol combination determination table does not specify the cases in which the "internal winning combination" is a "miss," which indicates that the display of all symbol combinations specified by the symbol combination tables shown in Figures 18 to 23 is not permitted.

本実施形態のパチスロ1では、主制御回路90(メインCPU101)は、内部当籤役及び遊技状態に応じて停止制御を異ならせ、所定の役が内部当籤役として決定された場合に、図18~図23に示す対応関係の図柄組合せ(コンビネーション)を表示可能とするように左リール3L、中リール3C及び右リール3Rの回転停止制御を行う。なお、図18~図23に示す対応表では、決定された内部当籤役に対して表示可能な全ての図柄組合せを「○」印で列挙しているが、「○」印が付された図柄組合せであっても、表示されないことがある。 In the pachislot 1 of this embodiment, the main control circuit 90 (main CPU 101) controls the stoppage differently depending on the internal winning role and the game status, and when a predetermined role is determined as the internal winning role, controls the stoppage of the left reel 3L, center reel 3C, and right reel 3R so that the corresponding symbol combinations shown in Figures 18 to 23 can be displayed. Note that in the correspondence tables shown in Figures 18 to 23, all symbol combinations that can be displayed for the determined internal winning role are listed with an "O" mark, but even symbol combinations marked with an "O" mark may not be displayed.

本実施形態では、停止表示可能な図柄組合せや現在の遊技状態に応じて停止制御(例えば、優先して引き込む図柄)を異ならせる機能を有し、優先して引き込む図柄の関係上、「○」印が付された図柄組合せであっても表示されないことがある。内部当籤役の種別と実際に表示される図柄組合せとの対応関係については、後述の図24及び図25を参照して説明する。 In this embodiment, the reel has a function to change the stop control (for example, the symbol to be preferentially drawn) depending on the symbol combination that can be stopped and the current game state, and even a symbol combination marked with a "○" may not be displayed due to the relationship between the symbol combination that is preferentially drawn. The correspondence between the type of internal winning combination and the symbol combination that is actually displayed will be explained with reference to Figures 24 and 25 described below.

[非フラグ間状態中の当籤役と停止表示される図柄組合せとの対応関係]
ここで、図24を参照して、フラグ間状態を除く遊技状態(非フラグ間状態)における内部当籤役と停止表示される図柄組合せとの対応関係について説明する。なお、図24は、非フラグ間状態において決定され得る各種内部当籤役と、各内部当籤役決定時に停止表示される図柄組合せ(略称)との対応関係(一部の役については省略)を示す図である。なお、図24中に記載の図柄組合せの名称は、後述の図28~図30の入賞作動フラグ格納領域に示す内容欄に記載の「略称」である。
[Correspondence between winning combinations during non-flag states and symbol combinations that are stopped and displayed]
Here, referring to Fig. 24, the correspondence between the internal winning combinations and the symbol combinations that are stopped and displayed in a game state (non-flag state) other than the flag state will be described. Note that Fig. 24 is a diagram showing the correspondence between various internal winning combinations that can be determined in the non-flag state and the symbol combinations (abbreviations) that are stopped and displayed when each internal winning combination is determined (some roles are omitted). Note that the names of the symbol combinations described in Fig. 24 are the "abbreviations" described in the contents column shown in the winning activation flag storage area in Figs. 28 to 30 described later.

本実施形態のパチスロ1では、遊技者の停止操作の順序(押し順)に応じて表示される図柄組合せが異なる役、いわゆる「押し順役」を設ける。なお、図24に記載の「押し順正解」に対応付けられた図柄組合せは、押し順に応じて表示される図柄組合せのうち、遊技者にとって有利な図柄組合せであり、「押し順不正解」に対応付けられた図柄組合せは、押し順に応じて表示される図柄組合せのうち、遊技者にとって不利な図柄組合せである。遊技者にとって有利な停止操作を報知する場合、正解となる押し順が報知され、その報知に従って停止操作が行われれば、「押し順正解」に対応付けられた図柄組合せが表示される。また、ART遊技状態であっても、不正解となる押し順が報知されることもあるが、その内容については、後で詳述する。 In the pachislot 1 of this embodiment, a role in which different symbol combinations are displayed depending on the order of the player's stop operations (push order), known as a "push order role," is provided. The symbol combination associated with the "correct push order" shown in FIG. 24 is a symbol combination that is advantageous to the player among the symbol combinations displayed according to the push order, and the symbol combination associated with the "incorrect push order" is a symbol combination that is disadvantageous to the player among the symbol combinations displayed according to the push order. When an advantageous stop operation for the player is notified, the correct push order is notified, and if the stop operation is performed according to the notification, the symbol combination associated with the "correct push order" is displayed. Even in the ART game state, an incorrect push order may be notified, but the details of this will be described later.

なお、本実施形態では、押し順役の一部に対しては、その名称の末尾に、正解となる押し順を示す。具体的には、内部当籤役の名称の末尾「1st」は、正解となる押し順が、第1停止操作(1番目に行われる停止操作)が左リール3Lに対するものであることを意味し、内部当籤役の名称の末尾「2nd」は、正解となる押し順が、第1停止操作が中リール3Cに対するものであることを意味し、内部当籤役の名称の末尾「3rd」は、正解となる押し順が、第1停止操作が右リール3Rに対するものであることを意味する。また、内部当籤役の名称の末尾「123」は、正解となる押し順が「左、中、右」の順であることを意味し、内部当籤役の名称の末尾「132」は、正解となる押し順が「左、右、中」の順であることを意味し、内部当籤役の名称の末尾「213」は、正解となる押し順が「中、左、右」の順であることを意味し、内部当籤役の名称の末尾「231」は、正解となる押し順が「左、右、中」の順であることを意味する。 In this embodiment, for some of the push order roles, the correct push order is indicated at the end of the name. Specifically, the suffix "1st" in the name of the internal winning role means that the correct push order is for the first stop operation (the first stop operation performed) to the left reel 3L, the suffix "2nd" in the name of the internal winning role means that the correct push order is for the first stop operation to the middle reel 3C, and the suffix "3rd" in the name of the internal winning role means that the correct push order is for the first stop operation to the right reel 3R. In addition, the suffix "123" in the name of the internal winning role means that the correct push order is "left, center, right", the suffix "132" in the name of the internal winning role means that the correct push order is "left, right, center", the suffix "213" in the name of the internal winning role means that the correct push order is "center, left, right", and the suffix "231" in the name of the internal winning role means that the correct push order is "left, right, center".

また、以下では、第1停止操作が左リール3Lに対して行われた場合の停止操作順序、具体的には、「左、中、右」及び「左、右、中」の押し順を「順押し」ともいう。さらに、以下では、第1停止操作が中リール3C又は右リール3Rに対して行われた場合の停止操作順序、具体的には、「中、左、右」、「中、右、左」、「右、中、左」、及び、「右、左、中」の押し順を、「変則押し」ともいう。 In the following, the stopping operation sequence when the first stopping operation is performed on the left reel 3L, specifically the pressing order of "left, center, right" and "left, right, center", is also referred to as "sequential pressing". Furthermore, in the following, the stopping operation sequence when the first stopping operation is performed on the center reel 3C or the right reel 3R, specifically the pressing order of "center, left, right", "center, right, left", "right, center, left", and "right, left, center", is also referred to as "irregular pressing".

本実施形態では、図24に示すように、内部当籤役「F_チリリプ」は、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「チリリプ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。なお、内部当籤役「F_チリリプ」が決定された場合、図18~図23に示すように、コンビネーション名称「C_チリリプA_01」、「C_チリリプB_01」又は「C_チリリプC_01」(略称「単チリリプ」又は「2連チリリプ」:後述の図28中の略称「チリリプ(否3連)」に対応)に係る図柄組合せは表示できるが、コンビネーション名称「C_チリリプD_01」~「C_1確チリリプD_01」(略称「3連チリリプ」:後述の図28中の略称「チリリプ(3連)」に対応)に係る図柄組合せを表示できない。すなわち、内部当籤役「F_チリリプ」は、略称「3連チリリプ」に係る図柄組合せを表示できない役である。 In this embodiment, as shown in FIG. 24, the internal winning role "F_Chililip" is a push order role in which the symbol combination displayed varies depending on the push order, and if the push order is correct, one of the symbol combinations associated with the abbreviation "Chililip" (see FIG. 28 described below) that can be displayed and shown in FIG. 18 to FIG. 23 is displayed along the active line. On the other hand, if the push order is incorrect, one of the symbol combinations associated with the abbreviation "Replay" (see FIG. 28 described below) that can be displayed and shown in FIG. 18 to FIG. 23 is displayed along the active line. In addition, when the internal winning role "F_Chililip" is determined, as shown in Figures 18 to 23, the symbol combinations related to the combination names "C_Chililip A_01", "C_Chililip B_01" or "C_Chililip C_01" (abbreviated as "single chililip" or "double chililip": corresponding to the abbreviation "Chililip (no triple)" in Figure 28 described later) can be displayed, but the symbol combinations related to the combination names "C_Chililip D_01" to "C_1 sure chililip D_01" (abbreviated as "triple chililip": corresponding to the abbreviation "Chililip (triple)" in Figure 28 described later) cannot be displayed. In other words, the internal winning role "F_Chililip" is a role that cannot display the symbol combination related to the abbreviation "triple chililip".

また、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」はともに、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「チリリプ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。なお、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された場合、図18~図23に示すように、略称「3連チリリプ」に係る図柄組合せを表示できる。すなわち、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」は、略称「3連チリリプ」に係る図柄組合せを表示できる役である。 In addition, both the internal winning roles "F_Sure Chililip" and "F_1 Sure Chililip" are push order roles in which the symbol combinations displayed vary depending on the push order, and if the push order is correct, any of the symbol combinations associated with the abbreviation "Chililip" (see FIG. 28 below) that can be displayed as shown in FIG. 18 to FIG. 23 are displayed along the valid line. On the other hand, if the push order is incorrect, any of the symbol combinations associated with the abbreviation "Replay" (see FIG. 28 below) that can be displayed as shown in FIG. 18 to FIG. 23 are displayed along the valid line. Note that when the internal winning role "F_Sure Chililip" or "F_1 Sure Chililip" is determined, the symbol combination associated with the abbreviation "3 consecutive Chililip" can be displayed as shown in FIG. 18 to FIG. 23. In other words, the internal winning combinations "F_sure Chililip" and "F_1 sure Chililip" are combinations that can display the symbol combinations associated with the abbreviation "3 consecutive Chililip."

また、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」は、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「リーチ目リプ」に係る図柄組合せ(後述の図28及び図29参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 F_Reach Eyes Rep A to F_Reach Eyes Rep D are push order roles in which different symbol combinations are displayed depending on the push order, and if the push order is correct, one of the symbol combinations associated with the abbreviation "Reach Eyes Rep" (see Figures 28 and 29 below) that can be displayed as shown in Figures 18 to 23 is displayed along the active line. On the other hand, if the push order is incorrect, one of the symbol combinations associated with the abbreviation "Replay" (see Figure 28 below) that can be displayed as shown in Figures 18 to 23 is displayed along the active line.

なお、本実施形態では、内部当籤役「F_チリリプ」、「F_確チリリプ」、「F_1確チリリプ」及び「F_リーチ目リプA」~「F_リーチ目リプD」の当籤時における正解の押し順は、左リール3Lに対して第1停止操作を行うものである。それゆえ、例えば、内部当籤役「F_リーチ目リプA」が決定されている遊技において、遊技者が左リール3Lに対して第1停止操作を行った場合には、略称「リーチ目リプ」に係る図柄組合せが停止表示される。なお、本発明はこれに限定されず、内部当籤役「F_チリリプ」、「F_確チリリプ」、「F_1確チリリプ」及び「F_リーチ目リプA」~「F_リーチ目リプD」の当籤時における正解の押し順は、任意に設定することができる。 In this embodiment, the correct push order when the internal winning combinations "F_chililip", "F_certain chililip", "F_1certain chililip", and "F_reach eye lip A" to "F_reach eye lip D" are won is to perform the first stop operation on the left reel 3L. Therefore, for example, in a game in which the internal winning combination "F_reach eye lip A" has been determined, if the player performs the first stop operation on the left reel 3L, the symbol combination related to the abbreviated name "reach eye lip" is stopped and displayed. Note that the present invention is not limited to this, and the correct push order when the internal winning combinations "F_chililip", "F_certain chililip", "F_1certain chililip", and "F_reach eye lip A" to "F_reach eye lip D" are won can be set arbitrarily.

また、内部当籤役「F_維持リプA」及び「F_維持リプB」はともに、押し順役ではなく、押し順に関わらず略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, both the internal winning roles "F_Maintain Replay A" and "F_Maintain Replay B" are not push order roles, and regardless of the push order, any of the possible symbol combinations shown in Figures 18 to 23 among the symbol combinations associated with the abbreviation "Replay" (see Figure 28 below) will be displayed along the pay line.

また、内部当籤役「F_維持リプ_1st」~「F_維持リプ_3rd」はいずれも、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「RT2移行リプ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 F_Maintenance replay_1st to F_Maintenance replay_3rd are all push order roles in which different symbol combinations are displayed depending on the push order, and if the push order is correct, one of the symbol combinations associated with the abbreviation "replay" (see FIG. 28 below) that can be displayed as shown in FIG. 18 to FIG. 23 is displayed along the active line. On the other hand, if the push order is incorrect, one of the symbol combinations associated with the abbreviation "RT2 transition replay" (see FIG. 28 below) that can be displayed as shown in FIG. 18 to FIG. 23 is displayed along the active line.

また、内部当籤役「F_RT3リプ_1st」~「F_RT3リプ_3rd」はいずれも、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「RT3移行リプ」に係る図柄組合せ(後述の図28参照)が有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 F_RT3 replay_1st to F_RT3 replay_3rd are all push order roles in which different symbol combinations are displayed depending on the push order, and if the push order is correct, the symbol combination referred to as "RT3 transition replay" (see FIG. 28 below) is displayed along the active line. On the other hand, if the push order is incorrect, one of the symbol combinations referred to as "replay" (see FIG. 28 below) that can be displayed and shown in FIG. 18 to FIG. 23 is displayed along the active line.

また、内部当籤役「F_RT4リプ_123」~「F_RT4リプ_3rd」はいずれも、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「RT4移行リプ」に係る図柄組合せ(後述の図28参照)が有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 F_RT4 replay_123 to F_RT4 replay_3rd are all push order roles in which different symbol combinations are displayed depending on the push order, and if the push order is correct, the symbol combination referred to as "RT4 transition replay" (see FIG. 28 below) is displayed along the active line. On the other hand, if the push order is incorrect, one of the symbol combinations referred to as "replay" (see FIG. 28 below) that can be displayed as shown in FIG. 18 to FIG. 23 is displayed along the active line.

また、内部当籤役「F_3択ベル_1st」~「F_3択ベル_3rd」はいずれも、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「ベル」に係る図柄組合せ(後述の図19参照)が有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「ベルこぼし目」に係る図柄組合せ(後述の図28参照)、又は、略称「1枚出目」に係る図柄組合せ(後述の図30参照)が表示される。 F_3-choice bell_1st to F_3-choice bell_3rd are all push order roles in which different symbol combinations are displayed depending on the push order, and if the push order is correct, the symbol combination associated with the abbreviation "bell" (see FIG. 19 below) is displayed along the active line. On the other hand, if the push order is incorrect, the symbol combination associated with the abbreviation "bell spill" (see FIG. 28 below) or the symbol combination associated with the abbreviation "1 coin drop" (see FIG. 30 below) is displayed.

また、内部当籤役「F_共通ベル」は、押し順役ではなく、押し順に関わらず略称「ベル」に係る図柄組合せ(後述の図29参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。また、内部当籤役「F_サボ1」及び「F_サボ2」はいずれも、押し順役ではなく、押し順に関わらず略称「サボテン」に係る図柄組合せ(後述の図30参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 The internal winning role "F_Common Bell" is not a push order role, and regardless of the push order, any of the possible symbol combinations shown in Figures 18 to 23 among the symbol combinations associated with the abbreviation "Bell" (see Figure 29 below) are displayed along the active line. The internal winning roles "F_Sabo 1" and "F_Sabo 2" are not push order roles, and regardless of the push order, any of the possible symbol combinations shown in Figures 18 to 23 among the symbol combinations associated with the abbreviation "Cactus" (see Figure 30 below) are displayed along the active line.

また、内部当籤役「弱チェリー」は、押し順役ではなく、押し順に関わらず略称「弱チェリー」に係る図柄組合せ(後述の図30参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。また、内部当籤役「F_強チリ1」及び「F_強チリ2」はいずれも、押し順役ではなく、押し順に関わらず略称「強チェリー」に係る図柄組合せ(後述の図30参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 The internal winning role "Weak Cherry" is not a push order role, and regardless of the push order, any of the possible symbol combinations shown in Figures 18 to 23 among the symbol combinations associated with the abbreviation "Weak Cherry" (see Figure 30 below) are displayed along the effective line. The internal winning roles "F_Strong Chili 1" and "F_Strong Chili 2" are not push order roles, and regardless of the push order, any of the possible symbol combinations shown in Figures 18 to 23 among the symbol combinations associated with the abbreviation "Strong Cherry" (see Figure 30 below) are displayed along the effective line.

[フラグ間状態中の当籤役と停止表示される図柄組合せとの対応関係]
次に、図25を参照して、フラグ間状態における、内部当籤役と停止表示される図柄組合せとの対応関係について説明する。なお、図25は、フラグ間状態における、内部当籤役と停止表示される図柄組合せとの対応関係(一部の役については省略)を示す図であり、特に、フラグ間状態中にボーナス役(BB役)に係る図柄組合せ(コンビネーション名称「C_BB1」又は「C_BB2」)を表示可能であるか否を示す図である。
[Correspondence between winning combinations during flag intervals and symbol combinations that are stopped and displayed]
Next, referring to Fig. 25, the correspondence between the internal winning combination and the symbol combination stopped and displayed in the flag interval state will be described. Note that Fig. 25 is a diagram showing the correspondence between the internal winning combination and the symbol combination stopped and displayed in the flag interval state (some roles are omitted), and in particular, a diagram showing whether or not the symbol combination (combination name "C_BB1" or "C_BB2") related to the bonus role (BB role) can be displayed during the flag interval state.

図25の対応表中の「BBの成立可否」欄に記載の「○」印は、BB役に係る図柄組み合わせが表示可能であることを示し、「×」印は、BB役に係る図柄組合せが表示不可能であることを示す。なお、BB役に係る図柄組合せが表示不可能である場合には、内部当籤役としてボーナス役と重複して決定されている役に係る図柄組合せが表示される。例えば、内部当籤役「F_BB1+F_チリリプ」が当籤した場合(内部当籤役「F_BB1」と、内部当籤役「F_チリリプ」とが重複当籤した場合)、図25に示すように、内部当籤役「F_BB1」に係る図柄組合せを停止表示することはできす、内部当籤役「F_チリリプ」に係る図柄組合せが停止表示される。 In the correspondence table of FIG. 25, the "○" mark in the "BB formation possibility" column indicates that the symbol combination related to the BB role can be displayed, and the "×" mark indicates that the symbol combination related to the BB role cannot be displayed. In addition, if the symbol combination related to the BB role cannot be displayed, the symbol combination related to the role determined as the internal winning role in overlap with the bonus role is displayed. For example, if the internal winning role "F_BB1 + F_Chililip" is won (if the internal winning role "F_BB1" and the internal winning role "F_Chililip" are won overlappingly), as shown in FIG. 25, the symbol combination related to the internal winning role "F_BB1" cannot be displayed as a stopped symbol, and the symbol combination related to the internal winning role "F_Chililip" is displayed as a stopped symbol.

また、フラグ間状態中において、BB役に係る図柄組合せが表示不可能であり、かつ、ボーナス役と重複して決定されている役に係る図柄組合せが表示される場合、図24で説明した押し順正解時の図柄組合せのみを表示可能にしてもよいし、押し順不正解時の図柄組合せのみを表示可能にしてもよい。 In addition, in the flag interval state, if the symbol combination related to the BB role cannot be displayed and the symbol combination related to the role that has been determined to overlap with the bonus role is displayed, it may be possible to display only the symbol combination when the pressing order is correct as described in FIG. 24, or only the symbol combination when the pressing order is incorrect.

例えば、内部当籤役「F_BB1+F_3択ベル_1st」が当籤した場合、図25に示すように、内部当籤役「F_BB1」に係る図柄組合せを停止表示することはできないので、内部当籤役「F_3択ベル_1st」に係る図柄組合せが停止表示されるが、この際、押し順正解時に表示される略称「ベル」に係る図柄組合せのみを表示可能にし、押し順不正解時に表示される略称「ベルこぼし目」又は「1枚出目」に係る図柄組合せを表示不可能にしてもよい(図24参照)。また、例えば、内部当籤役「F_BB1+F_RT3リプ_1st」が当籤した場合に、押し順不正解時に表示される略称「リプレイ」に係る図柄組合せのみを表示可能にし、押し順正解時に表示される略称「RT3移行リプ」に係る図柄組合せを表示不可能にしてもよい(図24参照)。 For example, when the internal winning role "F_BB1 + F_3-choice bell_1st" is won, as shown in FIG. 25, the symbol combination related to the internal winning role "F_BB1" cannot be displayed in a static manner, so the symbol combination related to the internal winning role "F_3-choice bell_1st" is displayed in a static manner. In this case, only the symbol combination related to the abbreviation "bell" displayed when the push order is correct may be displayed, and the symbol combination related to the abbreviation "bell spill" or "1-piece drop" displayed when the push order is incorrect may not be displayed (see FIG. 24). Also, for example, when the internal winning role "F_BB1 + F_RT3 replay_1st" is won, only the symbol combination related to the abbreviation "replay" displayed when the push order is incorrect may be displayed, and the symbol combination related to the abbreviation "RT3 transition replay" displayed when the push order is correct may not be displayed (see FIG. 24).

なお、フラグ間状態では、図25に示すように、ボーナス役(BB役)と、内部当籤役「はずれ」、「F_特殊1」、「F_特殊2」及び「F_特殊3」のいずれかとが重複して決定された場合、BB役に係る図柄組合せを停止表示することができる。 In the flag interval state, as shown in FIG. 25, if a bonus role (BB role) and any of the internal winning roles "Miss", "F_Special 1", "F_Special 2" and "F_Special 3" are determined to overlap, the symbol combination related to the BB role can be stopped and displayed.

[リール停止初期設定テーブル]
次に、図26を参照して、リール停止初期設定テーブルについて説明する。リール停止初期設定テーブルは、内部当籤役と、後述のリール停止制御処理で用いられる各種データとの対応関係を規定する。
[Reel stop initial setting table]
Next, the reel stop initial setting table will be described with reference to Fig. 26. The reel stop initial setting table defines the correspondence between the internal winning combination and various data used in the reel stop control process described later.

図26に示すリール停止初期設定テーブルは、内部当籤役(小役当籤番号)と、引込優先順位テーブル選択テーブル番号、引込優先順位テーブル番号及び停止テーブル番号との対応関係を規定する。なお、図26には、参照される遊技状態、及び、内部当籤役の名称も併せて記載する。 The reel stop initial setting table shown in FIG. 26 specifies the correspondence between the internal winning combination (minor winning combination number), the attraction priority table selection table number, the attraction priority table number, and the stop table number. Note that FIG. 26 also lists the game state and the name of the internal winning combination to be referenced.

引込優先順位テーブル選択テーブル番号、及び、引込優先順位テーブル番号は、引込優先順位テーブルの選択処理で用いられるデータである。例えば、リール停止初期設定テーブルにおいて、停止テーブル番号に対応する引込優先順位テーブル番号が規定されていれば、引込優先順位テーブル(後述の図27参照)に規定された引込優先順位テーブル番号に対応する表示役の優先順位に関するデータを取得することができる。一方、リール停止初期設定テーブルにおいて、停止テーブル番号に対応する引込優先順位テーブル番号が規定されていなければ、引込優先順位テーブル選択テーブル(不図示)を参照して、引込優先順位テーブル選択テーブル番号に対応する引込優先順位テーブル番号が決定される。 The pull-in priority table selection table number and the pull-in priority table number are data used in the selection process of the pull-in priority table. For example, if a pull-in priority table number corresponding to the stop table number is specified in the reel stop initial setting table, data on the priority of the display role corresponding to the pull-in priority table number specified in the pull-in priority table (see FIG. 27 described later) can be obtained. On the other hand, if a pull-in priority table number corresponding to the stop table number is not specified in the reel stop initial setting table, the pull-in priority table number corresponding to the pull-in priority table selection table number is determined by referring to the pull-in priority table selection table (not shown).

ここで、本実施形態のパチスロ1におけるリールの停止制御(停止図柄位置の決定手法)について簡単に説明する。本実施形態では、ストップスイッチにより停止操作が検出された後、該当するリールの回転が190msec以内に停止するようにリールの停止制御が行われる。具体的には、停止操作が検出されたときの該当りルに応じた図柄カウンタの値に、滑り駒数「0」~「4」のうちの何れかを加算し、得られた値に対応する図柄位置を、リールの回転が停止する図柄位置(以下、「停止予定位置」という)として決定する。なお、停止操作が検出されたときの該当りルに応じた図柄カウンタの値に対応する図柄位置は、リールの回転の停止が開始される図柄位置(以下、「停止開始位置」という)である。 Here, we will briefly explain the reel stop control (method of determining the stop symbol position) in the pachislot 1 of this embodiment. In this embodiment, after a stop operation is detected by the stop switch, the reel stop control is performed so that the rotation of the corresponding reel stops within 190 msec. Specifically, one of the sliding numbers "0" to "4" is added to the value of the symbol counter corresponding to the corresponding reel when the stop operation is detected, and the symbol position corresponding to the obtained value is determined as the symbol position where the rotation of the reel will stop (hereinafter referred to as the "expected stop position"). Note that the symbol position corresponding to the value of the symbol counter corresponding to the corresponding reel when the stop operation is detected is the symbol position where the rotation of the reel will start to stop (hereinafter referred to as the "start stop position").

すなわち、滑り駒数は、ストップスイッチにより停止操作が検出されてから該当するリールの回転が停止するまでのリールの回転量である。言い換えれば、ストップスイッチにより停止操作が検出されてから該当するリールの回転が停止するまでの期間において、リール表示窓4の該当するリールの中段領域を通過する図柄の数である。これは、ストップスイッチにより停止操作が検出されてから更新された図柄カウンタの値により把握される。 In other words, the number of sliding pieces is the amount of rotation of the reel from when the stop operation is detected by the stop switch until the rotation of the corresponding reel stops. In other words, it is the number of symbols that pass through the middle area of the corresponding reel in the reel display window 4 during the period from when the stop operation is detected by the stop switch until the rotation of the corresponding reel stops. This is determined by the value of the symbol counter that is updated after the stop operation is detected by the stop switch.

図示しない停止テーブルを参照すると、各リールの停止開始位置に応じて滑り駒数が取得される。なお、本実施形態では、停止テーブルに基づいて滑り駒数が取得されるが、これは仮のものであり、取得した滑り駒数が直ちにリールの停止予定位置が決定されるものではない。本実施形態では、停止テーブルに基づいて取得された滑り駒数(以下、「滑り駒数決定データ」という)より適切な滑り駒数が存在する場合には、後述する引込優先順位テーブル(後述の図27参照)を参照して滑り駒数を変更する。そして、滑り駒数決定データは、停止開始位置から最大滑り駒数である4個先の図柄位置までの各図柄について、優先順位の比較を行う際の検索順序を決定するために参照される。 By referring to a stop table (not shown), the number of sliding pieces is obtained according to the stop start position of each reel. In this embodiment, the number of sliding pieces is obtained based on the stop table, but this is provisional, and the obtained number of sliding pieces does not immediately determine the planned stop position of the reel. In this embodiment, if there is a more appropriate number of sliding pieces than the number of sliding pieces obtained based on the stop table (hereinafter referred to as "number of sliding pieces determination data"), the number of sliding pieces is changed by referring to the pull-in priority table (see FIG. 27 described later). The number of sliding pieces determination data is then referenced to determine the search order when comparing the priorities of each pattern from the stop start position to the pattern position four positions ahead, which is the maximum number of sliding pieces.

[引込優先順位テーブル]
次に、図27を参照して、引込優先順位テーブルについて説明する。引込優先順位テーブルは、引込優先順位テーブル番号「00」~「05」のそれぞれにおける、後述の入賞作動フラグ格納領域(後述の図28~図30参照)の種別毎の引込データ(入賞作動フラグデータ)と、予め定められたその優先順位との対応関係を規定する。
[Intake Priority Table]
Next, the attraction priority table will be described with reference to Fig. 27. The attraction priority table specifies the correspondence between attraction data (winning activation flag data) for each type of winning activation flag storage area (see Figs. 28 to 30) described later and the predetermined priority for each of the attraction priority table numbers "00" to "05".

引込優先順位テーブルは、停止テーブル(不図示)に基づいて得られた滑り駒数の他に、より適切な滑り駒数が存在するか否かを検索するために使用される。優先順位は、入賞に係る図柄組合せ(入賞作動フラグ)の種別間で優先的に停止表示される(引き込まれる)順位を規定するデータである。また、図27では、説明の便宜上、引込データ(入賞作動フラグデータ)の欄には、入賞作動フラグのコンビネーション名称を記載するが、実際の引込優先順位テーブルでは、各引込データは、後述の入賞作動フラグ格納領域(後述の図28~図30参照)に示すように、1バイトのデータで表され、該1バイトデータ中の各ビットに対して固有の図柄組合せ(入賞作動フラグ)が割り当てられる。 The pull-in priority table is used to search for a more appropriate number of sliding pieces other than the number obtained based on the stop table (not shown). Priority is data that specifies the order in which winning symbol combinations (winning activation flags) are preferentially stopped and displayed (pulled in). Also, in FIG. 27, for ease of explanation, the pull-in data (winning activation flag data) column lists the combination names of the winning activation flags, but in an actual pull-in priority table, each pull-in data is represented by one byte of data, as shown in the winning activation flag storage area (see FIG. 28 to FIG. 30), which will be described later, and a unique symbol combination (winning activation flag) is assigned to each bit in the one byte of data.

本実施形態のリール停止制御では、まず、停止テーブル(不図示)に基づいて滑り駒数が取得される。しかしながら、優先順位に基づいて、この滑り駒数の他に、より適切な滑り駒数が存在する場合には、その適切な滑り駒数に変更する。すなわち、本実施形態では、停止テーブルにより取得された滑り駒数に関係なく、内部当籤役によって停止表示を許可する図柄組合せの優先順位に基づいて、より適切な滑り駒数を決定する。 In the reel stop control of this embodiment, first, the number of sliding pieces is obtained based on a stop table (not shown). However, if a more appropriate number of sliding pieces exists based on priority, the number of sliding pieces is changed to the more appropriate number. In other words, in this embodiment, regardless of the number of sliding pieces obtained from the stop table, the more appropriate number of sliding pieces is determined based on the priority of the pattern combinations that are allowed to be stopped and displayed by the internal winning combination.

本実施形態では、優先順位が上位である図柄組合せの停止表示(引き込み)が、優先順位が下位である図柄組合せの停止表示よりも優先的に行われる。 In this embodiment, the stop display (pulling in) of a symbol combination with a higher priority is given priority over the stop display of a symbol combination with a lower priority.

また、本実施形態では、図27に示すように、引込優先順位テーブル番号に応じて図柄組合せ(入賞作動フラグ)の優先順位が異なるだけでなく、優先順位の区分数も異なる。具体的には、引込優先順位テーブル番号が「00」である場合には、優先順位の区分数を5とし、引込優先順位テーブル番号が「01」又は「04」である場合には、優先順位の区分数を4とする。また、引込優先順位テーブル番号が「02」又は「03」である場合には、優先順位の区分数を2とし、引込優先順位テーブル番号が「05」である場合には、優先順位の区分数を3とする。 In addition, in this embodiment, as shown in FIG. 27, not only does the priority of the symbol combination (winning activation flag) differ depending on the pull-in priority table number, but the number of priority categories also differs. Specifically, when the pull-in priority table number is "00", the number of priority categories is 5, and when the pull-in priority table number is "01" or "04", the number of priority categories is 4. Also, when the pull-in priority table number is "02" or "03", the number of priority categories is 2, and when the pull-in priority table number is "05", the number of priority categories is 3.

ここでは、引込優先順位テーブル番号が「00」である場合の優先順位について説明し、それ以外の引込優先順位テーブル番号における優先順位の説明は省略する。引込優先順位テーブル番号が「00」である場合の優先順位「1」(最上位の優先順位)には、コンビネーション名称「C_9枚A_01」、「C_1確チリリプC_01」、「C_1確チリリプD_01」及び「C_RT3リプ_01」に対応する引込データが規定される。 Here, the priority order when the pull-in priority table number is "00" is explained, and explanations of the priority order for other pull-in priority table numbers are omitted. When the pull-in priority table number is "00", the priority order "1" (the highest priority order) specifies the pull-in data corresponding to the combination names "C_9cardsA_01", "C_1guaranteedchililipC_01", "C_1guaranteedchililipD_01" and "C_RT3lip_01".

引込優先順位テーブル番号が「00」である場合の優先順位「2」には、コンビネーション名称「C_強2枚C_01」~「C_強2枚C_09」、「C_弱2枚B_01」~「C_弱2枚B_03」、「C_3枚E_01」、「C_3枚E_02」、「C_9枚F_01」~「C_9枚F_03」、「C_1確チリリプB_01」、「C_チリリプD_01」及び「C_チリリプC_01」に対応する引込データが規定される。 When the pull-in priority table number is "00", the priority "2" specifies the pull-in data corresponding to the combination names "C_Strong 2 C_01" to "C_Strong 2 C_09", "C_Weak 2 B_01" to "C_Weak 2 B_03", "C_3 E_01", "C_3 E_02", "C_9 F_01" to "C_9 F_03", "C_1 sure Chili-Lip B_01", "C_Chili-Lip D_01" and "C_Chili-Lip C_01".

引込優先順位テーブル番号が「00」である場合の優先順位「3」には、コンビネーション名称「C_1確チリリプA_01」、「C_チリリプA_01」、「C_チリリプB_01」及び「C_維持リプE_01」~「C_維持リプE_04」に対応する引込データが規定される。 When the pull-in priority table number is "00", the priority level "3" is set to the pull-in data corresponding to the combination names "C_1 sure chili-lip A_01", "C_chili-lip A_01", "C_chili-lip B_01", and "C_maintained-lip E_01" to "C_maintained-lip E_04".

引込優先順位テーブル番号が「00」である場合の優先順位「4」には、コンビネーション名称「C_SP1_01」、「C_SP2_01」、「C_リーチ目リプP_01」、「C_リーチ目リプP_02」、「C_リーチ目リプO_01」、「C_リーチ目リプO_02」、「C_リーチ目リプN_01」、「C_リーチ目リプN_02」、「C_リーチ目リプM_01」、「C_リーチ目リプM_02」、「C_リーチ目リプL_01」~「C_リーチ目リプL_03」、「C_リーチ目リプK_01」~「C_リーチ目リプK_03」、「C_リーチ目リプJ_01」、「C_リーチ目リプI_01」~「C_リーチ目リプI_09」、「C_リーチ目リプH_01」~「C_リーチ目リプH_03」、「C_リーチ目リプG_01」、「C_リーチ目リプF_01」、「C_リーチ目リプF_02」、「C_リーチ目リプE_01」、「C_リーチ目リプD_01」、「C_リーチ目リプD_02」、「C_リーチ目リプC_01」~「C_リーチ目リプC_03」、「C_リーチ目リプB_01」、「C_リーチ目リプB_02」、「C_リーチ目リプA_01」、「C_維持リプF_01」、「C_維持リプF_02」、「C_維持リプD_01」~「C_維持リプD_04」、「C_維持リプC_01」~「C_維持リプC_03」、「C_維持リプB_01」、「C_維持リプB_02」及び「C_維持リプA_01」に対応する引込データが規定される。 When the attraction priority table number is "00", the priority level "4" includes the combination names "C_SP1_01", "C_SP2_01", "C_Reach eye reply P_01", "C_Reach eye reply P_02", "C_Reach eye reply O_01", "C_Reach eye reply O_02", "C_Reach eye reply N_01", "C_Reach eye reply N_02", "C_Reach eye reply M_01", "C_Reach eye reply M_02", "C_Reach eye reply L_01" to "C_Reach eye reply L_03", "C_Reach eye reply K_01" to "C_Reach eye reply K_03", "C_Reach eye reply J_01", "C_Reach eye reply I_01" to "C_Reach eye reply I_09", "C_Reach eye reply H_01" to "C_Reach eye reply H ...1" to "C_Reach eye reply H_02", "C_Reach eye reply N_01", "C_Reach eye reply N_02", "C_Reach eye reply N_02", "C_Reach eye reply N_01", "C_Reach eye reply N_02", "C_ The attraction data corresponding to "C_reach eye reply H_03", "C_reach eye reply G_01", "C_reach eye reply F_01", "C_reach eye reply F_02", "C_reach eye reply E_01", "C_reach eye reply D_01", "C_reach eye reply D_02", "C_reach eye reply C_01" to "C_reach eye reply C_03", "C_reach eye reply B_01", "C_reach eye reply B_02", "C_reach eye reply A_01", "C_maintenance reply F_01", "C_maintenance reply F_02", "C_maintenance reply D_01" to "C_maintenance reply D_04", "C_maintenance reply C_01" to "C_maintenance reply C_03", "C_maintenance reply B_01", "C_maintenance reply B_02" and "C_maintenance reply A_01" are specified.

また、引込優先順位テーブル番号が「00」である場合の優先順位「5」(最下位の優先順位)には、コンビネーション名称「C_BB1」及び「C_BB2」に対応する引込データが規定される。 In addition, when the pull-in priority table number is "00", the pull-in data corresponding to the combination names "C_BB1" and "C_BB2" is specified as the priority level "5" (the lowest priority level).

<メインRAMに設けられている格納領域の構成>
次に、図28~図35を参照して、メインRAM103に設けられる各種格納領域の構成について説明する。
<Configuration of storage area provided in main RAM>
Next, the configuration of various storage areas provided in the main RAM 103 will be described with reference to FIGS.

[当り要求フラグ格納領域及び入賞作動フラグ格納領域]
まず、図28~図30を参照して、当り要求フラグ格納領域(内部当籤役格納領域)及び入賞作動フラグ格納領域(表示役格納領域)の構成について説明する。なお、本実施形態では、当り要求フラグ格納領域(フラグデータ格納領域、当籤フラグデータ格納領域)と、入賞作動フラグ格納領域(入賞フラグデータ格納領域)とは、互いに同じ構成を有する。
[Hit request flag storage area and winning activation flag storage area]
First, the configuration of the winning request flag storage area (internal winning combination storage area) and the winning activation flag storage area (display combination storage area) will be described with reference to Figures 28 to 30. In this embodiment, the winning request flag storage area (flag data storage area, winning flag data storage area) and the winning activation flag storage area (winning flag data storage area) have the same configuration.

本実施形態では、当り要求フラグ格納領域は、それぞれ1バイトのデータにより表される当り要求格納領域0~11で構成され、入賞作動フラグ格納領域は、それぞれ1バイトのデータにより表される入賞作動格納領域0~11で構成される。なお、当り要求フラグ格納領域及び入賞作動フラグ格納領域の各格納領域に格納されるデータは、図28~図30中の「データ」欄の1バイトデータのみであるが、図28~図30では、説明の便宜上、各格納領域のビットに対応付けられた、各リールの図柄組合せ(図中では、左リール3Lの図柄、中リール3Cの図柄及び右リール3Rの図柄の順で記載)、その名称(コンビネーション名称)及び略称、並びに、メダルの払出枚数も併せて記載する。 In this embodiment, the winning request flag storage area is composed of winning request storage areas 0 to 11, each of which is represented by 1 byte of data, and the winning activation flag storage area is composed of winning activation storage areas 0 to 11, each of which is represented by 1 byte of data. Note that the data stored in each storage area of the winning request flag storage area and the winning activation flag storage area is only the 1 byte of data in the "Data" column in Figures 28 to 30, but for ease of explanation, Figures 28 to 30 also list the symbol combinations of each reel (in the figures, the symbols of the left reel 3L, the symbols of the center reel 3C, and the symbols of the right reel 3R are listed in this order), their names (combination names), abbreviations, and the number of medals paid out, which are associated with the bits of each storage area.

当り要求フラグ格納領域0~11のそれぞれにおいて、所定のビットに「1」が格納されているとき、その所定のビットに対応する内部当籤役が内部当籤したことを示す。また、入賞作動格納領域0~11のそれぞれにおいて、所定のビットに「1」が格納されているとき、その所定のビットに対応する表示役(入賞作動フラグ)が入賞したことを示す。
すなわち、所定のビットに「1」が格納されているとき、その所定のビットに対応する内部当籤役の各種図柄組合せが有効ライン上に表示されたことを示す。
When a "1" is stored in a predetermined bit in each of the winning request flag storage areas 0 to 11, it indicates that the internal winning combination corresponding to the predetermined bit has been internally won. Also, when a "1" is stored in a predetermined bit in each of the winning operation storage areas 0 to 11, it indicates that the display combination (winning operation flag) corresponding to the predetermined bit has been won.
That is, when a "1" is stored in a specific bit, it indicates that various symbol combinations of the internal winning combinations corresponding to the specific bit are displayed on the pay line.

また、当り要求フラグ格納領域及び入賞作動フラグ格納領域では、図28~図30に示すように、各格納領域内の一つのビット(フラグ)に対して、複数の図柄組合せ(コンビネーション)が割り当てられているものもある。すなわち、そのようなフラグに対しては、停止表示可能な図柄組合せ(入賞可能なコンビネーション)が複数存在することを意味する。 Also, as shown in Figures 28 to 30, in the win request flag storage area and the win activation flag storage area, multiple symbol combinations are assigned to one bit (flag) in each storage area. This means that there are multiple symbol combinations that can be stopped and displayed (combinations that can win a prize) for such a flag.

例えば、当り要求格納領域5及び入賞作動格納領域5のビット5には、図柄組合せ「サボテン2」-「白7」-「帽子」(コンビネーション名称「C_維持リプC_01」)、図柄組合せ「サボテン2」-「チリ上1」-「帽子」(コンビネーション名称「C_維持リプC_02」)、及び、図柄組合せ「サボテン2」-「サボテン2」-「帽子」(コンビネーション名称「C_維持リプC_03」)の3つの図柄組合せが割り当てられている。それゆえ、当り要求格納領域5のビット5に「1」が格納されている場合には、この3つの図柄組合せが有効ライン上に停止表示可能であることを示す。また、入賞作動格納領域5のビット5に「1」が格納されている場合には、この3つの図柄組合せのいずれかが有効ライン上に表示されたことを示す。 For example, three symbol combinations are assigned to bit 5 of the winning request storage area 5 and the winning operation storage area 5: the symbol combination "Cactus 2" - "White 7" - "Hat" (combination name "C_maintenance C_01"), the symbol combination "Cactus 2" - "Chilli 1" - "Hat" (combination name "C_maintenance C_02"), and the symbol combination "Cactus 2" - "Cactus 2" - "Hat" (combination name "C_maintenance C_03"). Therefore, when "1" is stored in bit 5 of the winning request storage area 5, it indicates that these three symbol combinations can be stopped and displayed on the active line. Also, when "1" is stored in bit 5 of the winning operation storage area 5, it indicates that any one of these three symbol combinations has been displayed on the active line.

[持越役格納領域]
次に、図31を参照して、持越役格納領域の構成について説明する。本実施形態では、持越役格納領域は、1バイトのデータ格納領域で構成される。
[Carryover role storage area]
Next, the configuration of the carryover combination storage area will be described with reference to Fig. 31. In this embodiment, the carryover combination storage area is configured as a 1-byte data storage area.

内部抽籤の結果、内部当籤役「F_BB1」又は「F_BB2」が決定されたときには、その内部当籤役(BB役)は、持越役として持越役格納領域に格納される。持越役格納領域に格納された持越役は、対応する図柄組合せが有効ライン上に表示されるまでクリアされずに保持される。また、持越役格納領域に持越役が格納されている間、内部抽籤によって決定された内部当籤役に加えて、持越役が当り要求格納領域に格納される。 When the internal winning role "F_BB1" or "F_BB2" is determined as a result of the internal lottery, the internal winning role (BB role) is stored in the carryover role storage area as a carryover role. The carryover role stored in the carryover role storage area is retained without being cleared until the corresponding symbol combination is displayed on the winning line. Also, while the carryover role is stored in the carryover role storage area, in addition to the internal winning role determined by the internal lottery, the carryover role is stored in the win request storage area.

[遊技状態フラグ格納領域]
次に、図32を参照して、遊技状態フラグ格納領域の構成について説明する。遊技状態フラグ格納領域は、1バイトのデータ格納領域で構成される。本実施形態では、図32に示すように、遊技状態フラグ格納領域の各ビットに対して固有のボーナスの種別又はRTの種別が割り当てられる。
[Game Status Flag Storage Area]
Next, the configuration of the game status flag storage area will be described with reference to Fig. 32. The game status flag storage area is configured as a 1-byte data storage area. In this embodiment, as shown in Fig. 32, a unique bonus type or RT type is assigned to each bit of the game status flag storage area.

遊技状態フラグ格納領域において、所定のビットに「1」が格納されているとき、その所定のビットに該当するボーナスゲーム又はRTの作動が行われていることを示す。例えば、遊技状態フラグ格納領域のビット0に「1」が格納されているときには、ビッグボーナス「BB」の作動が行われており、遊技状態がBB遊技状態であることを示す。また、例えば、遊技状態フラグ格納領域のビット3に「1」が格納されているときは、遊技状態がRT3状態であることを示す。 When a "1" is stored in a specific bit in the game status flag storage area, it indicates that the bonus game or RT corresponding to that specific bit is in operation. For example, when a "1" is stored in bit 0 of the game status flag storage area, it indicates that the big bonus "BB" is in operation and the game status is the BB game status. Also, for example, when a "1" is stored in bit 3 of the game status flag storage area, it indicates that the game status is the RT3 status.

[作動ストップボタン格納領域]
次に、図33を参照して、作動ストップボタン格納領域の構成について説明する。作動ストップボタン格納領域は、1バイトのデータ格納領域で構成され、1バイトからなる作動ストップボタンフラグを格納する。作動ストップボタンフラグにおいて、各ビットには、ストップボタンの操作状態が割り当てられる。
[Operation stop button storage area]
Next, the configuration of the operation stop button storage area will be described with reference to Fig. 33. The operation stop button storage area is configured as a 1-byte data storage area and stores an operation stop button flag consisting of 1 byte. In the operation stop button flag, each bit is assigned with the operation state of the stop button.

例えば、左ストップボタン17Lが今回押されたストップボタン、つまり、作動ストップボタンである場合には、作動ストップボタン格納領域のビット0に「1」が格納される。また、例えば、左ストップボタン17Lが未だに押されていないストップボタン、つまり、有効ストップボタンである場合には、ビット4に「1」が格納される。メインCPU101は、作動ストップボタン格納領域に格納されているデータに基づいて、今回押されたストップボタンと未だに押されていないストップボタンとを識別する。 For example, if the left stop button 17L is the stop button that has been pressed this time, i.e., the activated stop button, then a "1" is stored in bit 0 of the activated stop button storage area. Also, for example, if the left stop button 17L is a stop button that has not yet been pressed, i.e., a valid stop button, then a "1" is stored in bit 4. The main CPU 101 distinguishes between the stop button that has been pressed this time and a stop button that has not yet been pressed, based on the data stored in the activated stop button storage area.

[押下順序格納領域]
次に、図34を参照して、押下順序格納領域の構成について説明する。押下順序格納領域は、1バイトのデータ格納領域で構成され、1バイトからなる押下順序フラグを格納する。
[Press order storage area]
Next, the configuration of the pressing order storage area will be described with reference to Fig. 34. The pressing order storage area is configured as a 1-byte data storage area, and stores a pressing order flag consisting of 1 byte.

押下順序フラグにおいて、各ビットには、ストップボタンの押下順序の種別が割り当てられる。例えば、ストップボタンの押下順序が「左、中、右」である場合には、押下順序格納領域のビット0に「1」が格納される。 In the pressing order flag, each bit is assigned a type of pressing order of the stop buttons. For example, if the pressing order of the stop buttons is "left, middle, right", "1" is stored in bit 0 of the pressing order storage area.

[図柄コード格納領域]
次に、図35を参照して、図柄コード格納領域の構成について説明する。本実施形態では、図柄コード格納領域は、それぞれ1バイトのデータにより表される図柄コード格納領域0~11で構成される。なお、図柄コード格納領域は、当り要求フラグ格納領域及び入賞作動フラグ格納領域(図28~図30参照)と同様の構成となる。
[Pattern code storage area]
Next, the configuration of the symbol code storage area will be described with reference to Fig. 35. In this embodiment, the symbol code storage area is composed of symbol code storage areas 0 to 11, each of which is represented by 1 byte of data. The symbol code storage area has the same configuration as the winning request flag storage area and the winning activation flag storage area (see Figs. 28 to 30).

図柄コード格納領域では、有効ライン上に停止可能な図柄組合せ(コンビネーション)に対応するビットに「1」が格納される。なお、全てのリールが停止後、図柄コード格納領域0~11には、表示役(入賞作動フラグ)に対応する図柄コードが格納される。 In the symbol code storage area, a "1" is stored in the bit corresponding to the symbol combination that can be stopped on an active line. After all the reels have stopped, the symbol code storage areas 0 to 11 store the symbol code corresponding to the displayed role (win activation flag).

[内部当籤役と各種サブフラグとの関係]
一般遊技状態やART遊技状態において、主制御回路90による各種抽籤では各種データテーブルを参照するが、この際に用いるパラメータとして、本実施形態では、内部当籤役だけでなく、内部当籤役に対応する別の名称の各種パラメータ(以下、「サブフラグ(第1のサブフラグ)」、「サブフラグEX(第2のサブフラグ)」及び「サブフラグD」という)も用いる。それゆえ、本実施形態では、主制御回路90により、内部当籤役を各種サブフラグに変換する処理を行う(後述の図104中のサブフラグ変換処理、フラグ変換処理、サブフラグ圧縮処理参照)。なお、本実施形態では、内部当籤役に関する情報(通信パラメータ)として、サブフラグがスタートコマンドにセットされ、主制御回路90から副制御回路200に送信される。
[Relationship between internal winning combinations and various sub-flags]
In the general game state and the ART game state, the main control circuit 90 refers to various data tables in various lotteries, and in this embodiment, the parameters used at this time are not only the internal winning role, but also various parameters with different names corresponding to the internal winning role (hereinafter referred to as "subflag (first subflag)", "subflag EX (second subflag)" and "subflag D"). Therefore, in this embodiment, the main control circuit 90 performs a process of converting the internal winning role to various subflags (see the subflag conversion process, flag conversion process, and subflag compression process in FIG. 104 described later). In this embodiment, the subflag is set in the start command as information (communication parameters) related to the internal winning role, and is transmitted from the main control circuit 90 to the sub control circuit 200.

ここで、図36及び図37を参照して、内部当籤役と各種サブフラグとの対応関係について説明する。図36は、内部当籤役(小役当籤番号)と各種サブフラグとの対応関係を示す図であり、図37は、内部当籤役(特賞当籤番号)とサブフラグとの対応関係を示す図である。 Here, the correspondence between the internal winning combinations and the various sub-flags will be explained with reference to Figures 36 and 37. Figure 36 is a diagram showing the correspondence between the internal winning combinations (small winning combination numbers) and the various sub-flags, and Figure 37 is a diagram showing the correspondence between the internal winning combinations (special prize winning numbers) and the sub-flags.

本実施形態のフラグ変換処理では、まず、同じ種別に属する複数の内部当籤役を一つのサブフラグにまとめる。本実施形態では、このフラグ変換処理により、図36に示すように、小役及びリプレイ役に関する32種類の内部当籤役(小役当籤番号)が、18種類のサブフラグ(「01」~「18」:フラグデータ)に変換される。例えば、内部当籤役「F_維持リプ_1st(10:小役当籤番号)」~「F_維持リプ_3rd(12)」は、サブフラグ「押し順リプ1(09:フラグデータ)」にまとめられる。なお、内部当籤役「はずれ」に対しては、サブフラグ「ハズレ(00)」が割り当てられる。 In the flag conversion process of this embodiment, first, multiple internal winning roles belonging to the same type are combined into one sub-flag. In this embodiment, as shown in FIG. 36, 32 types of internal winning roles (small winning role number) related to small roles and replay roles are converted into 18 types of sub-flags ("01" to "18": flag data) by this flag conversion process. For example, the internal winning roles "F_maintenance replay_1st (10: small winning role number)" to "F_maintenance replay_3rd (12)" are combined into the sub-flag "push order replay 1 (09: flag data)". Note that the sub-flag "miss (00)" is assigned to the internal winning role "miss".

また、本実施形態のフラグ変換処理では、図36に示すように、サブフラグ「ハズレ(00)」を含む19種類のサブフラグ(「00」~「18」)が、9種類のサブフラグEX(「00」~「08」:フラグデータ)に変換される。それゆえ、この変換処理では、サブフラグデータをさらに圧縮することができる。なお、この際、本実施形態では、抽籤(フラグ変換抽籤)によりサブフラグをサブフラグEXに変換する。具体的には、次のように変換される。 In addition, in the flag conversion process of this embodiment, as shown in FIG. 36, 19 types of sub-flags ("00" to "18"), including the sub-flag "miss (00)", are converted into 9 types of sub-flags EX ("00" to "08": flag data). Therefore, this conversion process can further compress the sub-flag data. At this time, in this embodiment, the sub-flags are converted into sub-flags EX by lottery (flag conversion lottery). Specifically, the conversion is performed as follows:

サブフラグ「ハズレ(00)」は、フラグ変換抽籤の結果に関係なく、サブフラグEX「ハズレ(00)」に変換され、サブフラグ「2連チリリプ(01)」は、フラグ変換抽籤の結果に関係なく、サブフラグEX「リプレイ(01)」に変換される。 The sub-flag "Miss (00)" will be converted to the sub-flag EX "Miss (00)" regardless of the result of the flag conversion lottery, and the sub-flag "Double Chili Replay (01)" will be converted to the sub-flag EX "Replay (01)" regardless of the result of the flag conversion lottery.

サブフラグ「3連チリリプA(02)」及びサブフラグ「3連チリリプB(03)」は、フラグ変換抽籤に当籤した場合(後述の「変換有り」の場合)、サブフラグEX「確定役(06)」又は「3連チリリプ(07)」に変換され、フラグ変換抽籤に非当籤であった場合(後述の「変換無し」の場合)には、サブフラグEX「リプレイ(01)」に変換される。 If the sub-flag "3 consecutive Chili-Replay A (02)" or the sub-flag "3 consecutive Chili-Replay B (03)" wins the flag conversion lottery (in the "with conversion" case described below), it is converted to the sub-flag EX "guaranteed role (06)" or "3 consecutive Chili-Replay (07)". If the flag conversion lottery is not won (in the "no conversion" case described below), it is converted to the sub-flag EX "replay (01)".

サブフラグ「リーチ目リプ1(04)」~「リーチ目リプ4(07)」は、フラグ変換抽籤に当籤した場合、サブフラグEX「確定役(06)」又は「リーチ目リプ(08)」に変換され、フラグ変換抽籤に非当籤であった場合には、サブフラグEX「リプレイ(01)」に変換される。 If the sub-flags "Reach Eye Replay 1 (04)" to "Reach Eye Replay 4 (07)" are drawn in the flag conversion lottery, they are converted to the sub-flag EX "Definite Role (06)" or "Reach Eye Replay (08)". If the sub-flag is not drawn in the flag conversion lottery, they are converted to the sub-flag EX "Replay (01)".

サブフラグ「リプレイ(08)」及び「押し順リプ1(09)」~「押し順リプ3(11)」は、フラグ変換抽籤の結果に関係なく、サブフラグEX「リプレイ(01)」に変換され、サブフラグ「押し順ベル(12)」及び「共通ベル(13)」は、フラグ変換抽籤の結果に関係なく、サブフラグEX「ベル(02)」に変換される。 The sub-flags "Replay (08)" and "Push Order Replay 1 (09)" through "Push Order Replay 3 (11)" are converted to the sub-flag EX "Replay (01)" regardless of the result of the flag conversion lottery, and the sub-flags "Push Order Bell (12)" and "Common Bell (13)" are converted to the sub-flag EX "Bell (02)" regardless of the result of the flag conversion lottery.

サブフラグ「サボテン(14)」、「弱チェリー(15)」及び「強チェリー(16)」は、フラグ変換抽籤の結果に関係なく、それぞれサブフラグEX「サボテン(03)」、「弱チェリー(04)」及び「強チェリー(05)」に変換される。また、サブフラグ「リーチ目1(17)」及び「リーチ目2(18)」は、フラグ変換抽籤の結果に関係なく、サブフラグEX「ハズレ(00)」に変換される。 The sub-flags "Cactus (14)", "Weak Cherry (15)" and "Strong Cherry (16)" are converted to sub-flags EX "Cactus (03)", "Weak Cherry (04)" and "Strong Cherry (05)", respectively, regardless of the result of the flag conversion lottery. Additionally, the sub-flags "Reach 1 (17)" and "Reach 2 (18)" are converted to sub-flag EX "Miss (00)", regardless of the result of the flag conversion lottery.

上述のように、本実施形態では、実質、サブフラグ「3連チリリプA(02)」、「3連チリリプB(03)」及び「リーチ目リプ1(04)」~「リーチ目リプ4(07)」のみがフラグ変換抽籤の対象となる。なお、上述したフラグ変換抽籤に用いられる抽籤テーブルについては、後で詳述する。 As described above, in this embodiment, only the sub-flags "3-line Chili-Rip A (02)", "3-line Chili-Rip B (03)", and "Reach Eye Rip 1 (04)" to "Reach Eye Rip 4 (07)" are subject to the flag conversion lottery. The lottery table used in the above-mentioned flag conversion lottery will be described in detail later.

さらに、本実施形態のフラグ変換処理では、図36に示すように、9種類のサブフラグEX(「00」~「08」)が7種類のサブフラグD(「00」~「06」)に変換される。それゆえ、この変換処理では、より一層、サブフラグデータを圧縮することができる。なお、この変換処理では抽籤を行わず、次のようにして、サブフラグEXとサブフラグDとを対応付けて変換を行う。 Furthermore, in the flag conversion process of this embodiment, as shown in FIG. 36, nine types of sub-flags EX ("00" to "08") are converted into seven types of sub-flags D ("00" to "06"). This conversion process therefore allows the sub-flag data to be compressed even further. Note that this conversion process does not involve a lottery, but rather involves conversion by associating sub-flags EX and sub-flags D as follows.

サブフラグEX「ハズレ(00)」、「リプレイ(01)」及び「ベル(02)」は、サブフラグD「ハズレ(00)」に変換される。サブフラグEX「サボテン(03)」は、サブフラグD「サボテン(01)」に変換され、サブフラグEX「弱チェリー(04)」は、サブフラグD「弱チェリー(02)」に変換され、サブフラグEX「強チェリー(05)」は、サブフラグD「強チェリー(03)」に変換される。 Subflags EX "Miss (00)", "Replay (01)" and "Bell (02)" are converted to subflag D "Miss (00)". Subflag EX "Cactus (03)" is converted to subflag D "Cactus (01)", subflag EX "Weak Cherry (04)" is converted to subflag D "Weak Cherry (02)", and subflag EX "Strong Cherry (05)" is converted to subflag D "Strong Cherry (03)".

また、サブフラグEX「確定役(06)」は、サブフラグD「確定役(04)」に変換され、サブフラグEX「3連チリリプ(07)」は、サブフラグD「3連チリリプ(05)」に変換され、サブフラグEX「リーチ目リプ(08)」は、サブフラグD「リーチ目リプ(06)」に変換される。 In addition, subflag EX "Determined Role (06)" is converted to subflag D "Determined Role (04)," subflag EX "3 consecutive Chili-Rip (07)" is converted to subflag D "3 consecutive Chili-Rip (05)," and subflag EX "Reach Eye Rip (08)" is converted to subflag D "Reach Eye Rip (06)."

また、本実施形態のフラグ変換処理では、図37に示すように、内部当籤役「F_BB1(01:特賞当籤番号)」及び「F_BB2(02)」はいずれも、サブフラグ「BB」に変換される。 In addition, in the flag conversion process of this embodiment, as shown in FIG. 37, the internal winning roles "F_BB1 (01: special prize winning number)" and "F_BB2 (02)" are both converted to the sub-flag "BB."

[サブフラグEX変換時の遊技性]
ここで、上述した内部当籤役をサブフラグ及びサブフラグEXに変換する処理の過程、及び、サブフラグEX変換時の遊技性の一例を、図38A及び38Bを参照して説明する。図38Aは、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された場合のフラグ変換過程を示す図であり、図38Bは、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定された場合のフラグ変換過程を示す図である。
[Gameplay when subflag EX conversion occurs]
Here, the process of converting the above-mentioned internal winning combination into a sub-flag and a sub-flag EX, and an example of the gameplay at the time of the sub-flag EX conversion will be described with reference to Figures 38A and 38B. Figure 38A is a diagram showing the flag conversion process when the internal winning combination "F_sure Chili Lip" or "F_1 sure Chili Lip" is determined, and Figure 38B is a diagram showing the flag conversion process when any of the internal winning combinations "F_reach eye lip A" to "F_reach eye lip D" is determined.

なお、本実施形態のパチスロ1では、RT4遊技状態中に内部当籤役「F_確チリリプ」、「F_1確チリリプ」及び「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが単独で内部当籤役として決定されると、フラグ変換抽籤を行う。そして、本実施形態では、このフラグ変換抽籤に当籤した場合、特別な特典(例えば、ARTゲーム数の上乗せやCT当籤)が付与される。 In the pachislot 1 of this embodiment, if any of the internal winning roles "F_Sure Chili Lip", "F_1 Sure Chili Lip", and "F_Reach Eye Lip A" to "F_Reach Eye Lip D" is determined as an internal winning role alone during the RT4 gaming state, a flag conversion lottery is held. In this embodiment, if this flag conversion lottery is won, a special benefit (for example, an additional number of ART games or a CT win) is awarded.

例えば、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された場合、図38Aに示すように、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」は、それぞれサブフラグ「3連チリリプA(02)」及び「3連チリリプB(03)」に変換される。 For example, when the internal winning role "F_Certain Chililip" or "F_1Certain Chililip" is determined, as shown in FIG. 38A, the internal winning roles "F_Certain Chililip" and "F_1Certain Chililip" are converted to the sub-flags "3 consecutive Chililip A (02)" and "3 consecutive Chililip B (03)", respectively.

次いで、サブフラグ「3連チリリプA(02)」及び「3連チリリプB(03)」は、フラグ変換抽籤に当籤すると、サブフラグEX「3連チリリプ(07)」又は「確定役(06)」に変換される。一方、フラグ変換抽籤に非当籤であった場合には、サブフラグ「3連チリリプA(02)」及び「3連チリリプB(03)」はともに、サブフラグEX「リプレイ(01)」に変換される。 Next, if the sub-flags "3 consecutive chili replays A (02)" and "3 consecutive chili replays B (03)" win the flag conversion lottery, they are converted to the sub-flag EX "3 consecutive chili replays (07)" or "guaranteed role (06)". On the other hand, if the flag conversion lottery is not won, both the sub-flags "3 consecutive chili replays A (02)" and "3 consecutive chili replays B (03)" are converted to the sub-flag EX "replay (01)".

なお、図24で説明したように、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤した場合、押し順正解時には略称「3連チリリプ」に係る図柄組合せが表示され、押し順不正解時には略称「リプレイ」に係る図柄組合せが表示される。それゆえ、本実施形態では、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定され、かつ、フラグ変換抽籤に当籤した場合、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」はいずれも、サブフラグEX「3連チリリプ(07)」又は「確定役(06)」の役として扱われる。 As explained in FIG. 24, if the internal winning role "F_Sure Chililip" or "F_1 Sure Chililip" is won, if the push order is correct, a symbol combination associated with the abbreviation "3 consecutive Chililip" is displayed, and if the push order is incorrect, a symbol combination associated with the abbreviation "replay" is displayed. Therefore, in this embodiment, if the internal winning role "F_Sure Chililip" or "F_1 Sure Chililip" is determined and the flag conversion lottery is won, both the internal winning roles "F_Sure Chililip" and "F_1 Sure Chililip" are treated as roles of the subflag EX "3 consecutive Chililip (07)" or "Confirmed role (06)".

そして、このフラグ変換過程によって内部当籤役「F_確チリリプ」又は「F_1確チリリプ」がサブフラグEX「3連チリリプ(07)」又は「確定役(06)」に変換されると、略称「3連チリリプ」に係る図柄組合せを表示するための情報が報知される(例えば、遊技者に対して順押しでチリ図柄を狙わせる旨の情報が報知される)。一方、このフラグ変換過程において、フラグ変換抽籤が非当籤となり、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」がサブフラグEX「リプレイ(01)」に変換されると、略称「リプレイ」に係る図柄組合せを表示するための情報が報知される(例えば、順押し以外の押し順(変則押し)が報知される)。 When the internal winning role "F_Certain Chililip" or "F_1Certain Chililip" is converted to the subflag EX "3-in-1 Chililip (07)" or "Confirmed role (06)" by this flag conversion process, information for displaying the symbol combination related to the abbreviation "3-in-1 Chililip" is announced (for example, information is announced to the player to aim for the Chili symbol by pressing the buttons in order). On the other hand, when the flag conversion lottery becomes a non-winning lottery and the internal winning role "F_Certain Chililip" or "F_1Certain Chililip" is converted to the subflag EX "Replay (01)", information for displaying the symbol combination related to the abbreviation "Replay" is announced (for example, a pressing order other than the normal pressing order (irregular pressing) is announced).

また、例えば、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定された場合、図38Bに示すように、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」は、それぞれサブフラグ「リーチ目リプ1(04)」~「リーチ目リプ4(07)」に変換される。 For example, if any of the internal winning roles "F_reach eye lip A" to "F_reach eye lip D" is determined, as shown in FIG. 38B, the internal winning roles "F_reach eye lip A" to "F_reach eye lip D" are converted to sub-flags "reach eye lip 1 (04)" to "reach eye lip 4 (07)" respectively.

次いで、サブフラグ「リーチ目リプ1(04)」~「リーチ目リプ4(07)」は、フラグ変換抽籤に当籤すると、サブフラグEX「リーチ目リプ(08)」又は「確定役(06)」に変換される。一方、フラグ変換抽籤に非当籤であった場合には、サブフラグ「リーチ目リプ1(04)」~「リーチ目リプ4(07)」は、サブフラグEX「リプレイ(01)」に変換される。 Next, if the sub-flags "Reach Eye Replay 1 (04)" to "Reach Eye Replay 4 (07)" win the flag conversion lottery, they are converted to the sub-flag EX "Reach Eye Replay (08)" or "Definite Role (06)". On the other hand, if the flag conversion lottery is not won, the sub-flags "Reach Eye Replay 1 (04)" to "Reach Eye Replay 4 (07)" are converted to the sub-flag EX "Replay (01)".

なお、図24で説明したように、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが当籤した場合、押し順正解時には略称「リーチ目リプ」に係る図柄組合せが表示され、押し順不正解時には略称「リプレイ」に係る図柄組合せが表示される。それゆえ、本実施形態では、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定され、かつ、フラグ変換抽籤に当籤した場合、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」はいずれも、サブフラグEX「リーチ目リプ(08)」又は「確定役(06)」の役として扱われる。 As explained in FIG. 24, if any of the internal winning roles "F_reach-eye-rep A" to "F_reach-eye-rep D" is won, if the push order is correct, a symbol combination associated with the abbreviation "replay" is displayed, and if the push order is incorrect, a symbol combination associated with the abbreviation "replay" is displayed. Therefore, in this embodiment, if any of the internal winning roles "F_reach-eye-rep A" to "F_reach-eye-rep D" is determined and the flag conversion lottery is won, all of the internal winning roles "F_reach-eye-rep A" to "F_reach-eye-rep D" are treated as roles with the subflag EX "reach-eye-rep (08)" or "fixed role (06)".

そして、このフラグ変換過程によって内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」が例えばサブフラグEX「リーチ目リプ(08)」又は「確定役(06)」に変換されると、略称「リーチ目リプ」に係る図柄組合せを表示するための情報が報知される(例えば、遊技者に対して順押しで図柄「白7」を狙わせる旨の情報が報知される)。一方、このフラグ変換過程において、フラグ変換抽籤が非当籤となり、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」がサブフラグEX「リプレイ(01)」に変換されると、略称「リプレイ」に係る図柄組合せを表示するための情報が報知される(例えば、順押し以外の押し順(変則押し)が報知される)。 When the internal winning roles "F_Reach Eyes Rip A" to "F_Reach Eyes Rip D" are converted to, for example, the subflag EX "Reach Eyes Rip (08)" or "Determined Role (06)" by this flag conversion process, information for displaying the symbol combination related to the abbreviation "Reach Eyes Rip" is announced (for example, information is announced to the player that they should aim for the symbol "White 7" by pressing the buttons in order). On the other hand, when the flag conversion lottery becomes a non-winning lottery and the internal winning roles "F_Reach Eyes Rip A" to "F_Reach Eyes Rip D" are converted to the subflag EX "Replay (01)", information for displaying the symbol combination related to the abbreviation "Replay" is announced (for example, a pressing order other than the normal pressing order (irregular pressing) is announced).

また、本実施形態では、図38A又は38Bに示すフラグ変換過程において、フラグ変換抽籤に当籤して報知に従い遊技者が停止操作を行うと、略称「3連チリリプ」又は「リーチ目リプ」に係る図柄組合せが有効ライン上に停止表示され、特別な特典が付与される。この付与処理は、実質的には処理上において、パチスロ1がフラグ変換抽籤に当籤したことに応じて特別な特典を遊技者に付与することになるが、遊技者に対しては、略称「3連チリリプ」に係る図柄組合せが表示されたことにより、特別な特典が付与されたと感じさせることができる。 In addition, in this embodiment, in the flag conversion process shown in Figure 38A or 38B, when the player wins the flag conversion lottery and performs a stop operation in response to the notification, a symbol combination referred to as "3-line Chili Lip" or "Reach Eye Lip" is displayed stopped on the pay line, and a special bonus is awarded. In effect, this awarding process awards a special bonus to the player in response to the pachislot 1 winning the flag conversion lottery, but the player can feel that a special bonus has been awarded because the symbol combination referred to as "3-line Chili Lip" is displayed.

パチスロの遊技性を高めるためには、特典が付与される図柄組合せの出現頻度が一定であるよりも、状態に応じて異なる方が好ましい場合がある。停止制御(表示される図柄組合せ)は、内部当籤役の種類によって異なるため、特典が付与される図柄組合せの出現頻度を状態に応じて異ならせる手法としては、内部当籤役の当籤確率を異ならせる手法も考えられる(パチスロ1では、内部当籤役の当籤確率は、ボーナスの作動の有無やRT状態に応じて異ならせることができるため、例えば、ART遊技状態に対応するRT状態として、RT4状態だけでなく、RT6状態やRT7状態などの他のRT状態を設けるという手法も考えられる)。しかしながら、内部当籤役の当籤確率を異ならせる契機(RT状態の移行契機)は限定されているため、遊技性(興趣)の向上という観点では、この手法は柔軟性に欠けている。 In order to improve the playability of a pachislot, it may be preferable for the frequency of appearance of the symbol combination that gives a bonus to vary depending on the state, rather than being constant. Since the stop control (symbol combinations displayed) differs depending on the type of internal winning combination, one possible method of varying the frequency of appearance of the symbol combination that gives a bonus depending on the state is to vary the winning probability of the internal winning combination (since the winning probability of the internal winning combination can be varied depending on whether or not a bonus is activated and the RT state in pachislot 1, for example, a method of providing other RT states such as RT6 state and RT7 state, in addition to the RT4 state, as the RT state corresponding to the ART game state is also possible). However, since the opportunities for varying the winning probability of the internal winning combination (opportunities for transitioning to the RT state) are limited, this method lacks flexibility in terms of improving playability (interest).

それに対して、本実施形態のパチスロ1では、内部当籤役の当籤確率を変えることなく、内部当籤役を決定するための内部抽籤に加え、フラグ変換抽籤及びその抽籤結果に基づく報知を行うことにより、特典が付与される図柄組合せの出現頻度を状態に応じて柔軟に異ならせることができる。すなわち、フラグ変換抽籤に当籤し易い状態では、特典が付与される図柄組合せの出現頻度を上げることができ、逆に、フラグ変換抽籤に当籤し難い状態では、特典が付与される図柄組合せの出現頻度を下げることができる。 In contrast, in the pachislot 1 of this embodiment, in addition to the internal lottery for determining the internal winning role, a flag conversion lottery and a notification based on the lottery result are performed, without changing the winning probability of the internal winning role, so that the frequency of occurrence of the symbol combination that grants the bonus can be flexibly varied depending on the state. In other words, in a state where it is easy to win the flag conversion lottery, the frequency of occurrence of the symbol combination that grants the bonus can be increased, and conversely, in a state where it is difficult to win the flag conversion lottery, the frequency of occurrence of the symbol combination that grants the bonus can be decreased.

<一般遊技状態中の遊技性>
次に、図39A~39Cを参照して、一般遊技状態中の遊技の流れについて説明する。本実施形態のパチスロ1では、一般遊技状態中において、遊技状態が通常遊技状態からCZに移行し、その後、遊技状態がCZからART遊技状態に移行することにより、一般遊技状態(非ART遊技状態)からART遊技状態への移行が行われる(図14A及び14B参照)。
<Gameability during normal gameplay>
Next, the flow of the game during the normal game state will be described with reference to Figures 39A to 39C. In the slot machine 1 of this embodiment, during the normal game state, the game state transitions from the normal game state to the CZ, and then the game state transitions from the CZ to the ART game state, thereby transitioning from the normal game state (non-ART game state) to the ART game state (see Figures 14A and 14B).

図39Aは、一般遊技状態中において、遊技状態が通常遊技状態からCZに移行する際の遊技の流れを示す図である。通常遊技状態は、図39Aに示すように、CZの抽籤状態として低確率状態と高確率状態とを有する。この低確率状態及び高確率状態は、通常遊技状態中に行われるCZ抽籤に当籤する期待度が互いに異なる状態であり、低確率状態はCZ抽籤に当籤し難い状態であり、高確率状態はCZ抽籤に当籤し易い状態である。そして、通常遊技状態中の遊技において行われるCZ抽籤に当籤した場合には、遊技状態が通常遊技状態からCZに移行する。 Figure 39A is a diagram showing the flow of play when the game state transitions from the normal game state to CZ during the general game state. As shown in Figure 39A, the normal game state has a low probability state and a high probability state as the lottery state of CZ. The low probability state and the high probability state have different expectations of winning the CZ lottery held during the normal game state, with the low probability state being a state in which it is difficult to win the CZ lottery and the high probability state being a state in which it is easy to win the CZ lottery. If a player wins the CZ lottery held during play in the normal game state, the game state transitions from the normal game state to CZ.

なお、本実施形態のパチスロ1では、CZ(チャンスゾーン)として、「CZ1」、「CZ2」及び「CZ3」の複数のチャンスゾーンを設ける。CZ1~CZ3は、CZ中の遊技で行われるART抽籤に当籤する期待度が互いに異なるチャンスゾーンであり、CZ3は、ART抽籤に必ず当籤するチャンスゾーンであり、CZ1及びCZ2は、所定の確率でART抽籤に当籤するチャンスゾーンである。通常遊技状態中の遊技で行われるCZ抽籤では、CZの当籤/非当籤だけでなく、当籤時に移行するCZの種別(CZ1~CZ3のいずれか)も決定される(後述の図41参照)。 In the pachislot 1 of this embodiment, multiple chance zones, "CZ1", "CZ2" and "CZ3", are provided as CZs (chance zones). CZ1 to CZ3 are chance zones with different expectations of winning the ART lottery held during play in the CZ, CZ3 is a chance zone where the player is guaranteed to win the ART lottery, and CZ1 and CZ2 are chance zones where the player has a predetermined probability of winning the ART lottery. In the CZ lottery held during play in the normal play state, not only is it determined whether the CZ is a win or not, but also the type of CZ (one of CZ1 to CZ3) to which the player will move when the lottery is won (see FIG. 41 described below).

図39Bは、遊技状態が一般遊技状態のCZ1及びCZ2からART遊技状態に移行する際の遊技の流れを示す図である。CZ1及びCZ2はともに、前半部と後半部とから構成される。前半部は、CZ中の遊技で行われるART抽籤に当籤する期待度のランクを昇格させる期間であり、後半部は、ランクに基づくART抽籤の抽籤結果を所定の演出(本実施形態では、キャラクタによるバトル演出)により報知する期間である。 Figure 39B is a diagram showing the flow of play when the game state transitions from the general game state CZ1 and CZ2 to the ART game state. Both CZ1 and CZ2 consist of a first half and a second half. The first half is a period in which the rank of expectation of winning the ART lottery held during play during the CZ is promoted, and the second half is a period in which the lottery result of the ART lottery based on the rank is announced through a predetermined presentation (in this embodiment, a battle presentation by characters).

CZ1中では、ランクとして6段階のモード(モード1~6)が用意され、モードが上がるほど、ART抽籤に当籤する期待度が高くなる。CZ1の前半部では、第1の所定ゲーム数(例えば、最大で12ゲーム)の期間、継続して遊技が行われ、内部当籤役に基づいてモードの昇格抽籤が行われる。そして、CZ1の後半部の1ゲーム目では、前半部で昇格させたモード(前半部終了時点のモード)に基づいてART抽籤が行われる。 During CZ1, six ranked modes (modes 1 to 6) are prepared, and the higher the mode, the higher the expectation of winning the ART lottery. In the first half of CZ1, play continues for a first predetermined number of games (for example, up to 12 games), and a lottery is held to promote the mode based on the internal winning combination. Then, in the first game of the second half of CZ1, an ART lottery is held based on the mode promoted in the first half (the mode at the end of the first half).

また、CZ2中では、ランクとして10段階のポイントが用意され、ポイントが上がるほど、ART抽籤に当籤する期待度が高くなる。CZ2の前半部では、第2の所定ゲーム数(例えば、最大で15ゲーム)の期間、継続して遊技が行われ、内部当籤役に基づいてポイントの昇格抽籤が行われる。そして、CZ2の後半部の1ゲーム目では、前半部で昇格させたポイント(前半部終了時点のポイント)に基づいてART抽籤が行われる。 In addition, during CZ2, 10 levels of points are prepared as ranks, and the higher the points, the higher the expectation of winning the ART lottery. In the first half of CZ2, play continues for a period of a second predetermined number of games (for example, up to 15 games), and a lottery is held to promote points based on the internal winning combination. Then, in the first game of the second half of CZ2, an ART lottery is held based on the points promoted in the first half (points at the end of the first half).

CZ1の後半部では、味方キャラクタと敵キャラクタAとが対戦するバトル演出が行われ、CZ2の後半部では、味方キャラクタと敵キャラクタBとが対戦するバトル演出が行われる。このバトル演出は、第3の所定ゲーム数(例えば、最大で4ゲーム)の期間の遊技に渡って行われる。また、バトル演出の勝敗は、ART抽籤の結果に基づいて管理(決定)され、ART抽籤に当籤している場合には、バトル演出で味方キャラクタが勝利し、非当籤である場合には、バトル演出で敵キャラクタが勝利する。 In the second half of CZ1, a battle performance is performed in which the ally character fights against enemy character A, and in the second half of CZ2, a battle performance is performed in which the ally character fights against enemy character B. This battle performance is performed over a period of play for a third predetermined number of games (for example, up to four games). In addition, the outcome of the battle performance is managed (determined) based on the results of the ART lottery, and if the ART lottery is won, the ally character wins the battle performance, and if the lottery is not won, the enemy character wins the battle performance.

また、CZ1及びCZ2の各後半部(バトル演出中)では、毎ゲーム、内部当籤役に基づいてART抽籤が行われる。そして、このART抽籤に当籤すると、バトル演出の結果が書き換えられる。例えば、バトル演出中にいわゆる「レア」役が内部当籤役として決定されると、ART抽籤が行われ、その結果に基づいてバトル演出の結果が書き換えられる。 In addition, in the latter half of CZ1 and CZ2 (during the battle performance), an ART lottery is held for each game based on the internal winning combination. If this ART lottery is won, the result of the battle performance is rewritten. For example, if a so-called "rare" combination is determined as the internal winning combination during the battle performance, an ART lottery is held, and the result of the battle performance is rewritten based on the result.

CZ1及びCZ2において、ARTに非当籤の場合には、後半部のバトル演出で敗北し、基本的には、その後、遊技状態が通常遊技状態に移行する。一方、CZ1及びCZ2において、ARTに当籤している場合には、後半部のバトル演出で勝利し、その後、遊技状態がCZからART準備状態を経由して通常ARTに移行する。なお、本実施形態では、CZ1及びCZ2の前半部の遊技において、フリーズが発生する場合があり、その場合には、遊技状態がCZからART準備状態を経由して、通常ARTではなくCT(上乗せチャンスゾーン)に移行する。 If you do not win ART in CZ1 and CZ2, you will lose the battle performance in the latter half, and the game state will basically transition to the normal game state after that. On the other hand, if you win ART in CZ1 and CZ2, you will win the battle performance in the latter half, and the game state will then transition from CZ to the ART preparation state and then to the normal ART. Note that in this embodiment, a freeze may occur during play in the first half of CZ1 and CZ2, in which case the game state will transition from CZ to the ART preparation state and then to CT (add-on chance zone) instead of the normal ART.

図39Cは、遊技状態が一般遊技状態のCZ3からART遊技状態に移行する際の遊技の流れを示す図である。CZ3は、第4の所定ゲーム数(例えば、最大で17ゲーム)の期間、継続して遊技が行われる。そして、CZ3では、毎ゲーム、内部当籤役に基づいてART抽籤が行われる。 Figure 39C is a diagram showing the flow of play when the game state transitions from the general game state CZ3 to the ART game state. In CZ3, play continues for a period of a fourth predetermined number of games (for example, a maximum of 17 games). Then, in CZ3, an ART lottery is held for each game based on the internal winning combination.

CZ3は、ART抽籤に当籤した時点で終了し、その次のゲーム以降、遊技状態がCZ3からART準備状態を経由してCT(上乗せチャンスゾーン)に移行する。また、CZ3では、フリーズが発生する場合があり、その場合にも、次ゲーム以降、遊技状態がCZ3からART準備状態を経由してCT(上乗せチャンスゾーン)に移行する。一方、CZ3において、ART抽籤に当籤せずにCZ3の遊技期間(第4の所定ゲーム数)が経過した場合、遊技状態がCZ3からART準備状態を経由して通常ARTに移行する。すなわち、本実施形態では、CZ3は、ART遊技状態への移行が確定しているチャンスゾーンである。 CZ3 ends when the ART lottery is won, and from the next game onwards, the game state transitions from CZ3 to CT (add-on chance zone) via ART preparation state. Also, a freeze may occur in CZ3, and in that case, from the next game onwards, the game state transitions from CZ3 to CT (add-on chance zone) via ART preparation state. On the other hand, in CZ3, if the CZ3 play period (fourth specified number of games) has elapsed without a win in the ART lottery, the game state transitions from CZ3 to normal ART via ART preparation state. That is, in this embodiment, CZ3 is a chance zone where the transition to the ART game state is confirmed.

<一般遊技状態中に用いる各種データテーブル>
続いて、図40~図45を参照して、一般遊技状態中に行われる遊技性に関する抽籤処理で用いられる各種データテーブルについて説明する。なお、以下に説明する各種データテーブルは、メインROM102に格納される。
<Various data tables used during normal gaming mode>
Next, various data tables used in the lottery process related to gameplay performed during the general game state will be described with reference to Figures 40 to 45. The various data tables described below are stored in the main ROM 102.

また、以下に示す各種データテーブルでは、抽籤値の情報を概念的に示す。データテーブル中の「0」は、当籤確率「0%」に相当する抽籤値が規定されていることを意味し、「極々低」は、当籤確率「0%~1%未満」に相当する抽籤値が規定されていることを意味し、「極低」は、当籤確率「1%~10%未満」に相当する抽籤値が規定されていることを意味する。また、データテーブル中の「低」は、当籤確率「10%~30%未満」に相当する抽籤値が規定されていることを意味し、「中」は、当籤確率「30%~60%未満」に相当する抽籤値が規定されていることを意味し、「高」は、当籤確率「60%~80%未満」に相当する抽籤値が規定されていることを意味する。さらに、データテーブル中の「極高」は、当籤確率「80%~99%未満」に相当する抽籤値が規定されていることを意味し、「極々高」は、当籤確率「99%~100%未満」に相当する抽籤値が規定されていることを意味し、「確定」は、当籤確率「100%」に相当する抽籤値が規定されていることを意味する。 The various data tables shown below conceptually show the lottery value information. "0" in the data tables means that a lottery value equivalent to a winning probability of "0%" is specified, "extremely low" means that a lottery value equivalent to a winning probability of "0% to less than 1%" is specified, and "extremely low" means that a lottery value equivalent to a winning probability of "1% to less than 10%" is specified. Also, "low" in the data tables means that a lottery value equivalent to a winning probability of "10% to less than 30%" is specified, "medium" means that a lottery value equivalent to a winning probability of "30% to less than 60%" is specified, and "high" means that a lottery value equivalent to a winning probability of "60% to less than 80%" is specified. Furthermore, in the data table, "Very High" means that a lottery value equivalent to a winning probability of "80% to less than 99%" is specified, "Very High" means that a lottery value equivalent to a winning probability of "99% to less than 100%" is specified, and "Definite" means that a lottery value equivalent to a winning probability of "100%" is specified.

そして、以下に示す各種データテーブルでは、乱数回路110の乱数レジスタ1により、予め定められた数値の範囲(0~65535)から抽出される抽籤用乱数値を、規定された抽籤値で順次減算し、減算の結果が負となったか否か(いわゆる「桁かり」が生じたか否か)の判定を行うことによって内部的な抽籤が行われる。なお、本実施形態では、一般遊技状態中に行われる遊技性に関する抽籤処理において抽籤用乱数値から抽籤値を減算して当籤/非当籤を判定する例を説明したが、本発明はこれに限定されず、抽出した抽籤用乱数値に抽籤値を加算し、加算結果が65536を超えたか否か(いわゆる「桁あふれ」が生じたか否か)を判定して、当籤/非当籤を決定してもよい。 In the various data tables shown below, the random number register 1 of the random number circuit 110 sequentially subtracts the specified lottery value from the lottery random number extracted from a predetermined range of numbers (0 to 65535) and determines whether the result of the subtraction is negative (whether so-called "overflow" has occurred), thereby performing an internal lottery. Note that in this embodiment, an example has been described in which the lottery value is subtracted from the lottery random number in the lottery process related to playability performed during the general game state to determine whether the lottery has been won or not, but the present invention is not limited to this, and the lottery value may be added to the extracted lottery random number, and whether the result of the addition exceeds 65536 (whether so-called "overflow" has occurred) may be determined to determine whether the lottery has been won or not.

[通常中高確率抽籤テーブル]
まず、図40A及び40Bを参照して、CZの抽籤状態(低確率及び高確率)の移行抽籤で用いられる通常中高確率抽籤テーブルについて説明する。なお、本実施形態のパチスロ1では、毎ゲーム、内部当籤役に基づいてCZの抽籤状態の移行抽籤が行われるだけでなく、例えばボーナス終了時やCZ,ART終了時などの場合にもCZの抽籤状態の移行抽籤が行われる。図40Aは、通常遊技状態中に毎ゲーム参照される通常中高確率抽籤テーブルの構成図であり、図40Bは、例えば設定変更時、ボーナス終了時又はCZ,ART終了時等に参照される通常中高確率抽籤テーブルの構成図である。なお、図40Aに示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[Normal medium to high probability lottery table]
First, referring to Figures 40A and 40B, the normal medium-high probability lottery table used in the transition lottery of the CZ lottery state (low probability and high probability) will be described. In the pachislot 1 of this embodiment, not only is the transition lottery of the CZ lottery state performed based on the internal winning combination every game, but also the transition lottery of the CZ lottery state is performed, for example, when the bonus ends, the CZ, the ART ends, etc. Figure 40A is a configuration diagram of the normal medium-high probability lottery table referred to every game during the normal game state, and Figure 40B is a configuration diagram of the normal medium-high probability lottery table referred to, for example, when the setting is changed, when the bonus ends, or when the CZ, the ART ends, etc. In addition, the name of the internal winning combination shown in Figure 40A corresponds to the name of the sub-flag described above.

図40Aに示す通常中高確率抽籤テーブルは、現在のCZの抽籤状態と内部当籤役との各組合せと、移行後のCZの抽籤状態の抽籤結果(低確率/高確率)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The normal medium-high probability lottery table shown in Figure 40A specifies the correspondence between each combination of the current CZ lottery state and internal winning role, the lottery results (low probability/high probability) of the CZ lottery state after the transition, and the lottery value information associated with each lottery result.

図40Aに示す通常中高確率抽籤テーブルから明らかなように、現在のCZの抽籤状態が低確率である場合には、内部当籤役がサブフラグ「弱チェリー」に対応する役であるときに、CZの抽籤状態が高確率に移行し易くなる。一方、現在のCZの抽籤状態が高確率である場合には、内部当籤役がサブフラグ「共通ベル」、「サボテン」、「弱チェリー」及び「強チェリー」のいずれかに対応する役であるときに、CZの抽籤状態が高確率に維持される。 As is clear from the normal medium to high probability lottery table shown in Figure 40A, when the current CZ lottery state is low probability, the CZ lottery state is more likely to transition to high probability when the internal winning role is a role corresponding to the sub-flag "Weak Cherry". On the other hand, when the current CZ lottery state is high probability, the CZ lottery state is maintained at high probability when the internal winning role is a role corresponding to any of the sub-flags "Common Bell", "Cactus", "Weak Cherry" and "Strong Cherry".

図40Bに示す通常中高確率抽籤テーブルは、該テーブルを参照する際の各状況と、移行後のCZの抽籤状態の抽籤結果(低確率/高確率)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。図40Bに示す通常中高確率抽籤テーブルから明らかなように、ボーナス終了時にはCZの抽籤状態が必ず高確率に移行する。 The normal medium/high probability lottery table shown in Figure 40B specifies the correspondence between each situation when referring to the table, the lottery results (low probability/high probability) of the CZ lottery state after the transition, and the lottery value information associated with each lottery result. As is clear from the normal medium/high probability lottery table shown in Figure 40B, the CZ lottery state always transitions to high probability when the bonus ends.

[CZ抽籤テーブル]
次に、図41A及び41Bを参照して、CZ抽籤で用いられるCZ抽籤テーブルについて説明する。図41Aは、通常遊技状態中に内部当籤役に基づいてCZ抽籤を行う際に用いられるCZ抽籤テーブルの構成図であり、図41Bは、例えばCZ失敗時やART終了時などにおいて、CZの引き戻しを行うか否かのCZ抽籤を行う際に用いられるCZ抽籤テーブルの構成図である。なお、図41Aに示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[CZ lottery table]
Next, referring to Figures 41A and 41B, the CZ lottery table used in the CZ lottery will be described. Figure 41A is a diagram of the CZ lottery table used when performing a CZ lottery based on an internal winning combination during normal gameplay, and Figure 41B is a diagram of the CZ lottery table used when performing a CZ lottery on whether or not to pull back the CZ when, for example, the CZ fails or the ART ends. The name of the internal winning combination shown in Figure 41A corresponds to the name of the sub-flag described above.

図41Aに示すCZ抽籤テーブルは、現在のCZの抽籤状態と内部当籤役との各組合せと、CZ1、CZ2,CZ3の当籤/非当籤(抽籤結果)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。図41Aに示すCZ抽籤テーブルから明らかなように、現在のCZの抽籤状態が高確率中である場合には、現在のCZの抽籤状態が低確率中である場合よりも、CZ抽籤に当籤する確率が高くなる。 The CZ lottery table shown in FIG. 41A specifies the correspondence between each combination of the current CZ lottery state and internal winning role, the winning/non-winning lottery results (lottery results) of CZ1, CZ2, and CZ3, and the lottery value information associated with each lottery result. As is clear from the CZ lottery table shown in FIG. 41A, when the current CZ lottery state is in the high probability range, the probability of winning the CZ lottery is higher than when the current CZ lottery state is in the low probability range.

図41Bに示すCZ抽籤テーブルは、CZ失敗時やART終了時における、CZ1、CZ2,CZ3の当籤/非当籤(抽籤結果)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。CZ失敗時(CZ1、CZ2中のART抽籤に非当籤時)やART遊技状態の終了時には、このCZ抽籤テーブルを用いてCZの引き戻し抽籤が行われる。 The CZ lottery table shown in FIG. 41B specifies the correspondence between winning/losing (lottery results) of CZ1, CZ2, and CZ3 when the CZ fails or when the ART ends, and the lottery value information associated with each lottery result. When the CZ fails (when the ART lottery during CZ1 and CZ2 is not won) or when the ART game state ends, a CZ pullback lottery is conducted using this CZ lottery table.

[CZ1中モードアップ抽籤テーブル]
次に、図42を参照して、CZ1の前半部において行われるCZ1のモードアップ抽籤で用いられるCZ1中モードアップ抽籤テーブルについて説明する。図42は、CZ1中モードアップ抽籤テーブルの構成図である。なお、図42に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[CZ1 Mode Up Lottery Table]
Next, referring to Fig. 42, the CZ1 mode up lottery table used in the CZ1 mode up lottery performed in the first half of CZ1 will be described. Fig. 42 is a configuration diagram of the CZ1 mode up lottery table. The names of the internal winning combinations shown in Fig. 42 correspond to the names of the sub-flags described above.

CZ1中モードアップ抽籤テーブルは、現在のモードと内部当籤役との各組合せと、モードアップ抽籤の結果(当籤/非当籤)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。後述の図44Aに示すように、CZ1では、モードが上がる(モードの値が高くなる)ほどART抽籤に当籤する確率が上がり、モードがモード6まで上がると、ART抽籤に必ず当籤する。 The mode up lottery table during CZ1 specifies the correspondence between each combination of the current mode and internal winning role, the result of the mode up lottery (win/no win), and the lottery value information associated with each lottery result. As shown in FIG. 44A described below, in CZ1, the higher the mode (the higher the mode value), the higher the probability of winning the ART lottery, and when the mode goes up to mode 6, you are guaranteed to win the ART lottery.

なお、図42中の抽籤結果「モード1UP」とは、CZ1のモードが1段階上がることを意味し、抽籤結果「モード2UP」とは、CZ1のモードが2段階上がることを意味する。それゆえ、例えば、現在のモードがモード2である状況において、抽籤結果「モード2UP」に当籤すると、CZ1のモードはモード2からモード4に上がる。また、例えば、抽籤結果「モード6UP_フリーズ発生」に当籤すると、フリーズが発生し、ART抽籤の当籤及びCTの付与が決定される。 In addition, the lottery result "Mode 1 UP" in FIG. 42 means that the mode of CZ1 will increase by one level, and the lottery result "Mode 2 UP" means that the mode of CZ1 will increase by two levels. Therefore, for example, when the current mode is mode 2, if the lottery result "Mode 2 UP" is won, the mode of CZ1 will increase from mode 2 to mode 4. Also, for example, if the lottery result "Mode 6 UP_Freeze occurs" is won, a freeze will occur, and it will be determined that the ART lottery will be won and CT will be awarded.

[CZ2中ポイント抽籤テーブル]
次に、図43を参照して、CZ2の前半部において行われるCZ2のポイントアップ抽籤で用いられるCZ2中ポイント抽籤テーブルについて説明する。図43は、CZ2中ポイント抽籤テーブルの構成図である。なお、図43に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[CZ2 Points Lottery Table]
Next, a CZ2 point lottery table used in the CZ2 point-up lottery held in the first half of CZ2 will be described with reference to Fig. 43. Fig. 43 is a configuration diagram of the CZ2 point lottery table. The names of the internal winning combinations shown in Fig. 43 correspond to the names of the sub-flags described above.

CZ2中ポイント抽籤テーブルは、現在のポイントと内部当籤役との各組合せと、ポイントアップ抽籤の結果(当籤/非当籤)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。後述の図44Bに示すように、CZ2では、ポイントが上がるほどART抽籤に当籤する確率が上がり、ポイントが「ポイント10」まで上がると、ART抽籤に必ず当籤する。なお、図43中の抽籤結果「ポイント2UP」とは、現在のCZ2のポイントに「2」が加算されることを意味し、例えば、現在のポイントが「2」である状況において、抽籤結果「ポイント2UP」に当籤すると、CZ2のポイントは「2」から「4」に上がる。また、例えば、抽籤結果の「ポイント10UP_フリーズ発生」に当籤すると、フリーズが発生し、ART抽籤の当籤及びCTの付与が決定される。 The CZ2 point lottery table specifies the correspondence between each combination of the current points and the internal winning combination, the result of the point-up lottery (win/no win), and the lottery value information associated with each lottery result. As shown in FIG. 44B described later, in CZ2, the higher the points, the higher the probability of winning the ART lottery, and when the points reach "point 10", the ART lottery is guaranteed to be won. Note that the lottery result "Point 2UP" in FIG. 43 means that "2" is added to the current CZ2 points. For example, when the current points are "2", if the lottery result "Point 2UP" is won, the CZ2 points will increase from "2" to "4". Also, for example, if the lottery result "Points 10 UP_Freeze Occurs" is won, a freeze will occur, and it will be decided that the ART lottery will be won and CT will be awarded.

[CZ中ART抽籤テーブル]
次に、図44A~44C及び図45を参照して、CZ中に実行されるART抽籤で用いられるCZ中ART抽籤テーブルについて説明する。なお、図44Aは、CZ1の後半部の1ゲーム目で用いられるCZ中ART抽籤テーブル(CZ1用)の構成図であり、図44Bは、CZ2の後半部の1ゲーム目で用いられるCZ中ART抽籤テーブル(CZ2用)の構成図であり、図44Cは、CZ1,CZ2の後半部で用いられるCZ中ART抽籤テーブル(CZ1,CZ2共通 後半バトル中用)の構成図である。また、図45は、CZ3中に実行されるART抽籤で用いられるCZ中ART抽籤テーブル(CZ3用)の構成図である。なお、図44C及び図45に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[CZ ART lottery table]
Next, referring to Figures 44A to 44C and Figure 45, the ART lottery table during CZ used in the ART lottery executed during CZ will be described. Note that Figure 44A is a configuration diagram of the ART lottery table during CZ (for CZ1) used in the first game of the second half of CZ1, Figure 44B is a configuration diagram of the ART lottery table during CZ (for CZ2) used in the first game of the second half of CZ2, and Figure 44C is a configuration diagram of the ART lottery table during CZ (common to CZ1 and CZ2 for the second half battle) used in the second half of CZ1 and CZ2. Also, Figure 45 is a configuration diagram of the ART lottery table during CZ (for CZ3) used in the ART lottery executed during CZ3. Note that the names of the internal winning combinations shown in Figures 44C and 45 correspond to the names of the sub-flags described above.

図44Aに示すCZ中ART抽籤テーブル(CZ1用)は、現在のモードと、ART抽籤の結果(当籤の有無)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。また、図44Bに示すCZ中ART抽籤テーブル(CZ2用)は、現在のポイントと、ART抽籤の結果(当籤の有無)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The ART lottery table during CZ (for CZ1) shown in Figure 44A specifies the correspondence between the current mode, the ART lottery result (whether or not there is a winning lottery), and the lottery value information associated with each lottery result. Also, the ART lottery table during CZ (for CZ2) shown in Figure 44B specifies the correspondence between the current points, the ART lottery result (whether or not there is a winning lottery), and the lottery value information associated with each lottery result.

CZ中ART抽籤テーブル(CZ1用)及びCZ中ART抽籤テーブル(CZ2用)から明らかなように、CZ1及びCZ2では前半部のランク(モード又はポイント)が上がるほど、ART抽籤に当籤し易くなる。 As is clear from the CZ ART lottery table (for CZ1) and the CZ ART lottery table (for CZ2), in CZ1 and CZ2, the higher the rank (mode or points) in the first half, the easier it is to win the ART lottery.

図44Cに示すCZ中ART抽籤テーブル(CZ1,CZ2共通 後半バトル中用)は、内部当籤役と、ART抽籤の結果(当籤の有無)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。CZ中ART抽籤テーブル(CZ1,CZ2共通 後半バトル中用)から明らかなように、CZ1及びCZ2の後半部において、レア役(サブフラグ「弱チェリー」、「サボテン」又は「強チェリー」に対応する役)が内部当籤役として決定されると、所定の確率でART抽籤に当籤する。 The ART lottery table during CZ (common to CZ1 and CZ2, for use during the latter half of the battle) shown in Figure 44C specifies the correspondence between the internal winning role, the ART lottery result (whether or not there is a winning role), and the lottery value information associated with each lottery result. As is clear from the ART lottery table during CZ (common to CZ1 and CZ2, for use during the latter half of the battle), when a rare role (a role corresponding to the sub-flag "Weak Cherry", "Cactus", or "Strong Cherry") is determined as the internal winning role in the latter half of CZ1 and CZ2, there is a predetermined probability that the ART lottery will be won.

図45に示すCZ中ART抽籤テーブル(CZ3用)は、CZ3の消化ゲーム数と内部当籤役との各組合せと、ART抽籤の結果(当籤の有無)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。CZ中ART抽籤テーブル(CZ3用)から明らかなように、本実施形態では、CZ3中においてART抽籤に当籤すると必ずCTにも当籤する。 The ART lottery table during CZ (for CZ3) shown in Figure 45 specifies the correspondence between each combination of the number of games played in CZ3 and the internal winning combination, the result of the ART lottery (whether or not there is a winning lottery), and the lottery value information associated with each lottery result. As is clear from the ART lottery table during CZ (for CZ3), in this embodiment, if you win the ART lottery during CZ3, you will always win the CT as well.

<通常ART中の遊技性>
次に、図46A及び46Bを参照して、遊技ART中の遊技の流れについて説明する。本実施形態のパチスロ1では、上述のように、ART遊技状態として、通常ARTとCTとが設けられ(図14A及び14B参照)、CT中を上乗せチャンスゾーンとしている。それゆえ、本実施形態では、遊技者は、通常ART中の遊技において、CTへの移行を目指して遊技を行うことになる。
<Gameplay during normal ART>
Next, referring to Figures 46A and 46B, the flow of the game during the game ART will be described. As described above, in the pachislot 1 of this embodiment, normal ART and CT are provided as the ART game state (see Figures 14A and 14B), and the CT is the added chance zone. Therefore, in this embodiment, the player plays during the normal ART game with the aim of transitioning to the CT.

[通常ARTからCTへの移行態様]
図46Aは、通常ARTからCTへの遊技状態の移行態様を示す図である。本実施形態のパチスロ1では、図46Aに示すように、通常ART中に行われるCT抽籤に当籤した場合、遊技状態が通常ARTからCTに移行する。なお、本実施形態のパチスロ1は、図46Aに示すように、通常ART中に行われる様々な抽籤に影響を与えるパラメータとして、ARTレベル及びCT抽籤状態が設けられる。
[Transition from normal ART to CT]
FIG. 46A is a diagram showing the transition of the game state from normal ART to CT. In the pachislot 1 of this embodiment, as shown in FIG. 46A, when a CT lottery performed during normal ART is won, the game state transitions from normal ART to CT. In addition, in the pachislot 1 of this embodiment, as shown in FIG. 46A, the ART level and the CT lottery state are provided as parameters that affect various lotteries performed during normal ART.

ARTレベルとしては、レベル1~レベル4の4段階のレベルが設けられ、このARTレベルは、主に通常ART中の継続(消化)ゲーム数に基づいて制御(決定)される。そして、ARTレベルは、CT抽籤状態の決定や後述する通常ART中のフラグ変換抽籤などに対して影響を与える。 There are four ART levels, from level 1 to level 4, and these ART levels are controlled (determined) mainly based on the number of games continued (consumed) during normal ART. The ART level also affects the determination of the CT lottery state and the flag conversion lottery during normal ART, which will be described later.

CT抽籤状態としては、低確率、通常、高確率及び超高確率の4段階の状態が設けられ、CT抽籤状態は、主に、ARTレベルや通常ART中の内部当籤役などに基づいて制御(決定)される。そして、CT抽籤状態は、通常ART中に行うCT抽籤や後述する通常ART中のフラグ変換抽籤などに対して影響を与える。 There are four stages of CT lottery states: low probability, normal, high probability, and ultra-high probability. The CT lottery state is mainly controlled (determined) based on the ART level and the internal lottery role during normal ART. The CT lottery state also affects the CT lottery performed during normal ART and the flag conversion lottery during normal ART, which will be described later.

[通常ART中のフラグ変換]
上述のように、本実施形態のパチスロ1では、RT4状態中、すなわち、ART遊技状態中に、内部当籤役「F_確チリリプ」、「F_1確チリリプ」及び「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが単独で内部当籤役として決定されると、フラグ変換抽籤を行い、その抽籤結果に応じて特別な特典(例えば、ARTゲーム数の上乗せやCT当籤)を付与する。図46Bは、通常ART中に行われるフラグ変換抽籤の手法の概要を示す図である。
[Flag conversion during normal ART]
As described above, in the slot machine 1 of this embodiment, during the RT4 state, that is, during the ART game state, when any of the internal winning roles "F_sure Chililip", "F_1 sure Chililip" and "F_reach eye lip A" to "F_reach eye lip D" is determined as an internal winning role alone, a flag conversion lottery is performed, and a special benefit (for example, an additional ART game number or a CT winning lottery) is granted according to the lottery result. FIG. 46B is a diagram showing an outline of the method of the flag conversion lottery performed during normal ART.

本実施形態では、図46Bに示すように、通常ART中において、ARTレベル及びCT抽籤状態を参照して、フラグ変換抽籤が行われる。その結果、フラグ変換抽籤に当籤した場合には、特別な特典を付与するとともに、略称「3連チリリプ」に係る図柄組合せや略称「リーチ目リプ」に係る図柄組合せなどを有効ライン上に停止表示させるためのナビ(例えば、順押しで所定の図柄を狙わせる旨の情報の報知)が行われる。一方、フラグ変換抽籤に非当籤であった場合には、略称「リプレイ」に係る図柄組合せを有効ライン上に停止表示させるためのナビ(例えば、順押し以外の押し順の報知)が行われる。 In this embodiment, as shown in FIG. 46B, during normal ART, a flag conversion lottery is performed by referring to the ART level and the CT lottery state. As a result, if the flag conversion lottery is won, a special bonus is awarded, and navigation is performed to stop and display a symbol combination related to the abbreviation "3-line Chili-Lip" or a symbol combination related to the abbreviation "Reach Eyes Lip" on an active line (for example, a notification of information to aim for a specific symbol by pressing in order). On the other hand, if the flag conversion lottery is not won, navigation is performed to stop and display a symbol combination related to the abbreviation "Replay" on an active line (for example, a notification of a pressing order other than pressing in order).

そして、遊技者がこの報知(ナビ)に従い停止操作を行うと、報知内容に応じた図柄組合せが有効ライン上に停止表示される。具体的には、フラグ変換抽籤に当籤した場合には略称「3連チリリプ」に係る図柄組合せや略称「リーチ目リプ」に係る図柄組合せなどが有効ライン上に停止表示され、フラグ変換抽籤に非当籤であった場合には略称「リプレイ」に係る図柄組合せが有効ライン上に停止表示される。 When the player performs a stop operation in accordance with this notification (navigation), a symbol combination according to the notification is displayed as stopped on the active line. Specifically, if the player wins the flag conversion lottery, a symbol combination related to the abbreviation "3-line Chili-Lip" or a symbol combination related to the abbreviation "Reach Eyes Lip" is displayed as stopped on the active line, and if the player does not win the flag conversion lottery, a symbol combination related to the abbreviation "Replay" is displayed as stopped on the active line.

<通常ART中に用いる各種データテーブル>
次に、図47~図51を参照して、通常ART中の抽籤処理で用いられる各種データテーブルについて説明する。なお、以下に説明する各種データテーブルは、メインROM102に格納される。
<Various data tables used during normal ART>
Next, various data tables used in the lottery process during normal ART will be described with reference to Figures 47 to 51. The various data tables described below are stored in the main ROM 102.

[ART中フラグ変換抽籤テーブル]
図47A及び47Bは、通常ART中に行われるフラグ変換抽籤で用いられるART中フラグ変換抽籤テーブルの構成図である。
[ART Flag Conversion Lottery Table]
Figures 47A and 47B are diagrams of the ART flag conversion lottery table used in the flag conversion lottery normally conducted during ART.

本実施形態に係るパチスロ1では、通常ART中のフラグ変換抽籤を2段階で行う。具体的には、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤した場合、まず、1段階目のフラグ変換抽籤が行われ、この1段階目のフラグ変換抽籤に当籤すると、その後、2段階目のフラグ変換抽籤が行われる。そして、この2段階目のフラグ変換抽籤に当籤すると、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」がサブフラグEX「3連チリリプ」に変換される。一方、1段階目のフラグ変換抽籤又は2段階目のフラグ変換抽籤が非当籤であった場合には、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」はサブフラグEX「リプレイ」に変換される(通常のリプレイ役として扱う)。なお、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが当籤した場合には、2段階目のフラグ変換抽籤のみが行われる。 In the pachislot 1 according to this embodiment, the flag conversion lottery during normal ART is performed in two stages. Specifically, if the internal winning role "F_Sure Chililip" or "F_1 Sure Chililip" is won, the first stage flag conversion lottery is performed first, and if the first stage flag conversion lottery is won, the second stage flag conversion lottery is performed afterwards. If the second stage flag conversion lottery is won, the internal winning role "F_Sure Chililip" or "F_1 Sure Chililip" is converted to the sub-flag EX "3 consecutive Chililip". On the other hand, if the first stage flag conversion lottery or the second stage flag conversion lottery is not won, the internal winning role "F_Sure Chililip" or "F_1 Sure Chililip" is converted to the sub-flag EX "Replay" (treated as a normal replay role). If any of the internal winning combinations "F_Reach Eyes Lip A" to "F_Reach Eyes Lip D" is drawn, only the second stage of the flag conversion lottery will be held.

図47Aは、1段階目のフラグ変換抽籤で用いられるART中フラグ変換抽籤テーブルの構成図であり、図47Bは、2段階目のフラグ変換抽籤で用いられるART中フラグ変換抽籤テーブルの構成図である。 Figure 47A is a diagram of the ART flag conversion lottery table used in the first stage of flag conversion lottery, and Figure 47B is a diagram of the ART flag conversion lottery table used in the second stage of flag conversion lottery.

図47Aに示すART中フラグ変換抽籤テーブルは、内部当籤役(「F_確チリリプ」又は「F_1確チリリプ」)と、1段階目のフラグ変換抽籤の抽籤結果(変換無し/変換有り(仮))と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The ART flag conversion lottery table shown in FIG. 47A specifies the correspondence between the internal winning role ("F_Certain Chililip" or "F_1Certain Chililip"), the lottery result of the first stage flag conversion lottery (no conversion/conversion (tentative)), and the lottery value information associated with each lottery result.

図47Bに示すART中フラグ変換抽籤テーブルは、内部当籤役とARTレベルとCT抽籤状態との各組合せと、2段階目のフラグ変換抽籤の抽籤結果(変換無し/変換有り)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。なお、通常ARTにおいて1回、CTに当籤するまでの遊技では、図47B中の項目「ARTレベル」の「初回(一度CTに当籤するまで)」欄のテーブルが参照される。 The ART flag conversion lottery table shown in FIG. 47B specifies the correspondence between each combination of internal winning role, ART level, and CT lottery state, the lottery result of the second stage flag conversion lottery (no conversion/conversion), and the lottery value information associated with each lottery result. Note that in normal ART, when playing until a CT is won once, the table in the "First time (until a CT is won once)" column of the "ART level" item in FIG. 47B is referenced.

本実施形態において、図47A及び47Bに示すように、ART中フラグ変換抽籤テーブルのそれぞれを用いた段階目及び2段階目のフラグ変換抽籤では、確率分母が「256」となる乱数値(0~255)を用いて抽籤が行われる。それゆえ、本実施形態では、上述した2段階のフラグ変換抽籤は、確率分母が「65536」となる乱数値を用いて一回抽籤を行う場合と実質同一の抽籤であるとみなすことができる。 In this embodiment, as shown in Figures 47A and 47B, in the first and second stage flag conversion lotteries using the ART flag conversion lottery tables, respectively, the lottery is drawn using a random number value (0 to 255) whose probability denominator is "256". Therefore, in this embodiment, the above-mentioned two-stage flag conversion lottery can be considered to be substantially the same lottery as a single lottery drawn using a random number value whose probability denominator is "65536".

近年のパチスロでは、従来、副制御基板72側(以下、「サブ側」という)で行っていた出玉に関する抽籤(ART抽籤など)を主制御基板71側(以下、「メイン側」という)で行うことが求められている。しかしながら、メイン側の記憶手段(メインROM102)の容量が小容量に制限されているため、処理容量の増加を抑えつつ遊技性を損なうことのない抽籤を可能にする仕組みが求められている。 In recent years, there has been a demand for the main control board 71 (hereinafter referred to as the "main side") to carry out lotteries (such as ART lotteries) regarding balls that were previously carried out on the sub-control board 72 (hereinafter referred to as the "sub side"). However, because the capacity of the main side's storage means (main ROM 102) is limited to a small capacity, there is a demand for a mechanism that enables lotteries that do not impair playability while suppressing increases in processing capacity.

この点に関して、本実施形態のパチスロ1では、確率分母が「256」となる抽籤を2段階で行うことにより、確率分母が「65536」となる抽籤を行うことができるので、抽籤処理に係るメイン側の容量の増加を抑えることができる。また、2段階目の抽籤では、ARTレベルやCT抽籤状態などを参照するので、内部当籤役だけでなく現在の状態に応じたフラグ変換抽籤を行うことができ、その結果、多様な遊技性を持ったフラグ変換抽籤を行うことができる。 In this regard, in the pachislot 1 of this embodiment, by conducting a lottery with a probability denominator of "256" in two stages, it is possible to conduct a lottery with a probability denominator of "65536", thereby suppressing an increase in the capacity of the main side related to lottery processing. Also, since the second stage lottery refers to the ART level and CT lottery status, it is possible to conduct a flag conversion lottery according to the current status and not just the internal winning role, and as a result, it is possible to conduct a flag conversion lottery with diverse playability.

[ARTレベル決定テーブル]
図48A及び48Bは、ARTレベルを決定する際に用いられるARTレベル決定テーブルの構成図である。なお、ARTレベルの決定処理は、ART遊技状態への移行が決まったART当籤時、及び、通常ART中に行われる。図48Aは、ART当籤時に用いられるARTレベル決定テーブルの構成図であり、図48Bは、通常ART中に用いられるARTレベル決定テーブルの構成図である。
[ART Level Determination Table]
48A and 48B are diagrams showing the configuration of an ART level determination table used when determining an ART level. The ART level determination process is performed when an ART lottery is drawn and a transition to an ART game state is determined, and during normal ART. FIG. 48A is a diagram showing the configuration of an ART level determination table used when an ART lottery is drawn, and FIG. 48B is a diagram showing the configuration of an ART level determination table used during normal ART.

図48Aに示すARTレベル決定テーブルは、ARTレベル1~4(抽籤結果)と、各ARTレベルに対応付けられた抽籤値の情報との対応関係を規定する。なお、本実施形態では、ART当籤時にフリーズが発生している場合には、ARTレベルとしてARTレベル2が決定される。 The ART level determination table shown in FIG. 48A specifies the correspondence between ART levels 1 to 4 (lottery results) and the lottery value information associated with each ART level. In this embodiment, if a freeze occurs when an ART is won, ART level 2 is determined as the ART level.

図48Bに示すARTレベル決定テーブルは、現在のARTレベルと通常ARTの経過(消化)ゲーム数との各組合せと、移行先の各種ARTレベルと、移行先の各ARTレベルに対応付けられた抽籤値の情報との対応関係を規定する。また、図48Bに示すARTレベル決定テーブルは、現在のARTレベルとCT突入時の通常ARTの経過ゲーム数との各組合せと、移行先の各種ARTレベルと、移行先の各ARTレベルに対応付けられた抽籤値の情報との対応関係を規定する。すなわち、通常ART中では、通常ARTの経過(消化)ゲーム数が所定ゲーム数に到達したタイミングでARTレベルが移行可能となるだけでなく、通常ART中においてCTに突入したタイミングにおいてもARTレベルが移行可能となる。 The ART level determination table shown in FIG. 48B specifies the correspondence between each combination of the current ART level and the number of games played in normal ART, the various ART levels to which the player will transition, and the lottery value information associated with each ART level to which the player will transition. The ART level determination table shown in FIG. 48B also specifies the correspondence between each combination of the current ART level and the number of games played in normal ART when the player enters the CT, the various ART levels to which the player will transition, and the lottery value information associated with each ART level to which the player will transition. In other words, during normal ART, the ART level can be shifted not only when the number of games played in normal ART reaches a predetermined number of games, but also when the player enters the CT during normal ART.

[通常ART中高確率抽籤テーブル]
図49は、通常ART中においてCT抽籤状態を決定する際に用いられる通常ART中高確率抽籤テーブルの構成図である。
[Normal ART High Probability Lottery Table]
Figure 49 is a diagram of a high probability lottery table during normal ART used to determine the CT lottery state during normal ART.

通常ART中高確率抽籤テーブルは、現在のCT抽籤状態と内部当籤役との各組合せと、移行先の各種CT抽籤状態と、各CT抽籤状態に対応付けられた抽籤値の情報との対応関係を規定する。なお、図49に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。 The normal ART high probability lottery table specifies the correspondence between each combination of the current CT lottery state and the internal winning combination, the various CT lottery states to which the player will transition, and the lottery value information associated with each CT lottery state. Note that the names of the internal winning combinations shown in FIG. 49 correspond to the names of the sub-flags described above.

通常ART中高確率抽籤テーブルから明らかなように、サブフラグ「3連チリリプ(3連チリリプA及び3連チリリプB)」やサブフラグ「リーチ目リプ(リーチ目リプ1~4)」に対応する内部当籤役が当籤している場合、CT抽籤状態が「低確率」に移行(転落)し易くなる。ただし、後述の図50に示すように、サブフラグ「3連チリリプ」や「リーチ目リプ」に対応する内部当籤役が当籤している場合には、CT抽籤状態が転落しても、CT抽籤に必ず当籤する構成になっている。 As is clear from the high probability lottery table during normal ART, if the internal winning combination corresponding to the sub-flag "3 consecutive Chililip (3 consecutive Chililip A and 3 consecutive Chililip B)" or the sub-flag "Reach Eyes Lip (Reach Eyes Lip 1 to 4)" is won, the CT lottery state is likely to transition (fall) to "low probability". However, as shown in FIG. 50 described below, if the internal winning combination corresponding to the sub-flag "3 consecutive Chililip" or "Reach Eyes Lip" is won, the CT lottery state is always won even if the CT lottery state falls.

[ART中CT抽籤テーブル]
図50は、通常ART中に行われるCT抽籤で用いられるART中CT抽籤テーブルの構成図である。
[ART CT lottery table]
Figure 50 is a diagram of the configuration of the ART CT lottery table used in the CT lottery that is normally conducted during ART.

ART中CT抽籤テーブルは、現在のCT抽籤状態と内部当籤役との各組合せと、CT抽籤の各種抽籤結果(非当籤/通常CT/高確率CT)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。なお、図50に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。 The CT lottery table during ART specifies the correspondence between each combination of the current CT lottery state and the internal winning combination, the various lottery results of the CT lottery (non-winning/normal CT/high probability CT), and the lottery value information associated with each lottery result. Note that the names of the internal winning combinations shown in FIG. 50 correspond to the names of the sub-flags described above.

本実施形態において、内部当籤役として、サブフラグ「サボテン」、「弱チェリー」、「強チェリー」、「3連チリリプ(3連チリリプA及び3連チリリプB)」、「リーチ目リプ(リーチ目リプ1~4)」又は「BB」に対応する役が決定されている場合、ART中CT抽籤テーブルを用いたCT抽籤処理では、確率分母が「256」となる範囲の乱数値を用いたCT抽籤が行われる。また、内部当籤役としてこれらの役以外の内部当籤役(例えば、サブフラグ「リプレイ」、「共通ベル」、「押し順ベル」などに対応する役)が決定されている場合には、ART中CT抽籤テーブルを用いたCT抽籤処理において、確率分母が「65536」となる範囲の乱数値を用いたCT抽籤が行われる。 In this embodiment, if the internal winning combination is determined to be a combination corresponding to the sub-flags "Cactus", "Weak Cherry", "Strong Cherry", "3-line Chili-Rip (3-line Chili-Rip A and 3-line Chili-Rip B)", "Reach Eye Rip (Reach Eye Rip 1-4)" or "BB", the CT lottery process using the CT lottery table during ART will perform a CT lottery using a random number value in the range where the probability denominator is "256". Also, if the internal winning combination is determined to be a combination other than these combinations (for example, a combination corresponding to the sub-flags "Replay", "Common Bell", "Push Order Bell", etc.), the CT lottery process using the CT lottery table during ART will perform a CT lottery using a random number value in the range where the probability denominator is "65536".

なお、本実施形態のパチスロ1では、CTとして「通常CT」及び「高確率CT」と称する2種類のCTを設ける。通常CTと高確率CTとでは、CT(上乗せチャンスゾーン)中に上乗せされるARTゲーム数の期待度が互いに異なり、高確率CTは、通常CTに比べて多くのARTゲーム数が上乗せされ易いCTである(後述の図55参照)。 In addition, in the pachislot 1 of this embodiment, two types of CTs are provided, called "normal CT" and "high probability CT". The normal CT and high probability CT have different expectations for the number of ART games added during the CT (add-on chance zone), and the high probability CT is a CT in which a larger number of ART games is more likely to be added than the normal CT (see Figure 55 described below).

[通常ART中上乗せ抽籤テーブル]
図51は、通常ART中に行われるARTゲーム数の上乗せ抽籤で用いられる通常ART中上乗せ抽籤テーブルの構成図である。なお、図51に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[Normal ART Extra Lottery Table]
51 is a configuration diagram of a normal ART additional lottery table used in the additional lottery of the number of ART games performed during the normal ART. The names of the internal winning combinations shown in FIG. 51 correspond to the names of the sub-flags described above.

通常ART中上乗せ抽籤テーブルは、内部当籤役と、上乗せ抽籤の各種抽籤結果(非当籤/上乗せ10G~300G)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The normal ART add-on lottery table specifies the correspondence between the internal winning role, various lottery results of the add-on lottery (non-winning/add-on 10G-300G), and the lottery value information associated with each lottery result.

<CT中の遊技性>
次に、図52A~52Cを参照して、CT中の遊技の流れについて説明する。なお、図52A及び52Bは、主に、サブフラグEX「3連チリリプ」当籤時におけるCT中の遊技フローの概要を示す図であり、図52Cは、CT中に行われるフラグ変換処理の概要を示す図である。
<Gameplay during CT>
Next, the flow of the game during the CT will be described with reference to Figures 52A to 52C. Figures 52A and 52B are mainly diagrams showing an overview of the game flow during the CT when the sub-flag EX "3 consecutive chili-lip" is won, and Figure 52C is a diagram showing an overview of the flag conversion process performed during the CT.

[CT中の遊技内容]
本実施形態のパチスロ1において、CTでは、1セット8回(8ゲーム)の遊技が行われる。CT期間中には、毎ゲーム、内部当籤役に基づいて、ARTゲーム数の上乗せ抽籤が行われる。そして、その上乗せ抽籤に当籤した場合には、CT遊技の単位遊技数(ゲーム数)の減算は行われず、一方、上乗せ抽籤が非当籤であった場合には、CT遊技の単位遊技数(ゲーム数)の減算が行われる。それゆえ、CT期間中において、ARTゲーム数が上乗せされた遊技では、CTが終了することはなく、同一のセット内でARTゲーム数が上乗せされない遊技が8回実施されると、CTが終了する。
[Game content during CT]
In the pachislot 1 of this embodiment, one set of 8 games (8 games) is played in the CT. During the CT period, a lottery for adding the number of ART games is performed for each game based on the internal winning combination. If the lottery for adding is won, the number of unit games (number of games) of the CT game is not subtracted, whereas if the lottery for adding is not won, the number of unit games (number of games) of the CT game is subtracted. Therefore, during the CT period, the CT does not end in a game in which the number of ART games is added, and the CT ends when 8 games in which the number of ART games is not added are played in the same set.

また、本実施形態では、図52A及び52Bに示すように、CT期間中にサブフラグEX「3連チリリプ」が当籤した場合、すなわち、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤し、かつ、フラグ変換抽籤に当籤した場合、1セット8回のCT遊技が再セット(ストック)される。そして、この再セット(ストック)されたCT遊技のセットは、当該CT遊技のセットが終了した後に開始される。 In addition, in this embodiment, as shown in Figures 52A and 52B, if the sub-flag EX "3 consecutive Chililip" is won during the CT period, that is, if the internal winning role "F_Certain Chililip" or "F_1 Certain Chililip" is won and the flag conversion lottery is won, one set of eight CT games is reset (stocked). Then, this reset (stocked) set of CT games will start after the set of CT games has ended.

例えば、同一セット内でARTゲーム数の上乗せ抽籤に非当籤である単位遊技が7回行われた後、ARTゲーム数が上乗せされないCT遊技が1回行われるとCTが終了するが、このゲームにおいてサブフラグEX「3連チリリプ」が当籤していると、CT遊技の再セットが行われる。その結果、CT遊技が再セットされた後、ARTゲーム数の上乗せ抽籤に非当籤である単位遊技が8回行われるまでCTが終了しないことになる。それゆえ、CTの遊技期間は、サブフラグEX「3連チリリプ」が当籤するほど長くなる。 For example, after seven unit games that do not win the lottery to add the number of ART games are played in the same set, the CT ends when one CT game is played in which the number of ART games is not added. However, if the sub-flag EX "3 consecutive Chili-Rip" is won in this game, the CT game is reset. As a result, after the CT game is reset, the CT does not end until eight unit games that do not win the lottery to add the number of ART games are played. Therefore, the more sub-flag EX "3 consecutive Chili-Rip" is won, the longer the CT play period becomes.

[CT中のフラグ変換]
次に、図52Cを参照して、CT中に行われるフラグ変換抽籤の手法について説明する。上述のように、本実施形態では、CT期間中にサブフラグEX「3連チリリプ」が当籤すると(内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤し、かつ、フラグ変換抽籤に当籤すると)、CTが再セット(ストック)される。また、後述の図54のCT中フラグ変換抽籤テーブルに示すように、CT中に内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤すると、フラグ変換抽籤に必ず当籤する(サブフラグEX「3連チリリプ」に必ず変換される)。すなわち、本実施形態では、CT中において、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤すると、CTが必ず再セットされる。
[Flag conversion during CT]
Next, referring to FIG. 52C, the method of the flag conversion lottery performed during the CT will be described. As described above, in this embodiment, when the sub-flag EX "3 consecutive Chililip" is drawn during the CT period (when the internal winning role "F_certain Chililip" or "F_1 certain Chililip" is drawn and the flag conversion lottery is drawn), the CT is reset (stocked). Also, as shown in the CT flag conversion lottery table in FIG. 54 described later, when the internal winning role "F_certain Chililip" or "F_1 certain Chililip" is drawn during the CT, the flag conversion lottery is always drawn (always converted to the sub-flag EX "3 consecutive Chililip"). That is, in this embodiment, when the internal winning role "F_certain Chililip" or "F_1 certain Chililip" is drawn during the CT, the CT is always reset.

また、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが当籤した場合におけるフラグ変換抽籤では、3種類のフラグ変換テーブル(テーブル0~2)に基づいて、フラグ変換抽籤の当籤確率が制御される。具体的には、図52Cに示すように、テーブル0はサブフラグEX「リーチ目リプ」に変換される確率が最も低いフラグ変換テーブルであり、テーブル1はサブフラグEX「リーチ目リプ」に変換される確率が次に低いフラグ変換テーブルであり、テーブル2はサブフラグEX「リーチ目リプ」に変換される確率が最も高いフラグ変換テーブルである。なお、CT中にサブフラグEX「リーチ目リプ」に当籤すると、後述の図56のCT中セット数上乗せ抽籤テーブルに示すように、CTが新たに付与される。 In addition, in the flag conversion lottery when any of the internal winning roles "F_reach eye lip A" to "F_reach eye lip D" is won, the winning probability of the flag conversion lottery is controlled based on three types of flag conversion tables (tables 0 to 2). Specifically, as shown in FIG. 52C, table 0 is the flag conversion table with the lowest probability of conversion to subflag EX "reach eye lip", table 1 is the flag conversion table with the next lowest probability of conversion to subflag EX "reach eye lip", and table 2 is the flag conversion table with the highest probability of conversion to subflag EX "reach eye lip". Note that if the subflag EX "reach eye lip" is won during the CT, a new CT is awarded, as shown in the CT set number addition lottery table in FIG. 56 described later.

また、本実施形態において、通常CTでは、図52Cに示すように、ARTレベルに基づいてフラグ変換テーブルが決定される。一方、高確率CTでは、ARTレベルに関係なく、フラグ変換テーブルとして、テーブル0が必ず決定される。 In addition, in this embodiment, in normal CT, as shown in FIG. 52C, the flag conversion table is determined based on the ART level. On the other hand, in high-probability CT, table 0 is always determined as the flag conversion table, regardless of the ART level.

<CT中に用いる各種データテーブル>
次に、図53~図56を参照して、CT中に行われる抽籤処理で用いられる各種データテーブルについて説明する。なお、以下に説明する各種データテーブルは、メインROM102に格納される。
<Various data tables used during CT>
Next, various data tables used in the lottery process performed during the CT will be described with reference to Figures 53 to 56. The various data tables described below are stored in the main ROM 102.

[CT中テーブル抽籤テーブル]
図53は、3段階のフラグ変換テーブル(テーブル0~2)の中からフラグ変換抽籤に用いるテーブルを決定する際に用いられるCT中テーブル抽籤テーブルの構成図である。
[Table lottery during CT]
FIG. 53 is a diagram showing the configuration of a CT table lottery table used when determining the table to be used for the flag conversion lottery from among the three stages of flag conversion tables (tables 0 to 2).

CT中テーブル抽籤テーブルは、ARTレベルやこれから実行するCTの種別などの各状態と、フラグ変換テーブル(テーブル0~2)の種別と、各種別に対応付けられた抽籤値の情報との対応関係を規定する。なお、CT中テーブル抽籤テーブルは、CT抽籤に当籤してCTに移行することが決定された時、又は、CTの開始時に参照される。 The CT table lottery table specifies the correspondence between each state, such as the ART level and the type of CT to be executed, the types of flag conversion tables (tables 0-2), and the lottery value information associated with each type. The CT table lottery table is referenced when the CT lottery is won and it is decided to move to the CT, or when the CT starts.

[CT中フラグ変換抽籤テーブル]
図54は、CT中に行われるフラグ変換抽籤で用いられるCT中フラグ変換抽籤テーブルの構成図である。
[CT Flag Conversion Lottery Table]
FIG. 54 is a diagram showing the configuration of a CT flag conversion lottery table used in the flag conversion lottery conducted during the CT.

CT中フラグ変換抽籤テーブルは、内部当籤役(「F_確チリリプ」、「F_1確チリリプ」及び「F_リーチ目リプA」~「F_リーチ目リプD」のいずれか)と、各フラグ変換テーブル(テーブル0~2)におけるフラグ変換抽籤の抽籤結果(変換無し/変換有り)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。CT中フラグ変換抽籤テーブルから明らかなように、CT中に内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤すると、フラグ変換抽籤に必ず当籤する(サブフラグEX「3連チリリプ」に必ず変換される)。 The CT flag conversion lottery table specifies the correspondence between the internal winning role (any of "F_Sure Chili Lip", "F_1 Sure Chili Lip" and "F_Reach Eye Lip A" to "F_Reach Eye Lip D"), the lottery result (no conversion/conversion) of the flag conversion lottery in each flag conversion table (tables 0 to 2), and the lottery value information associated with each lottery result. As is clear from the CT flag conversion lottery table, if the internal winning role "F_Sure Chili Lip" or "F_1 Sure Chili Lip" is won during the CT, the flag conversion lottery will always be won (it will always be converted to the sub-flag EX "3 consecutive Chili Lip").

[CT中上乗せ抽籤テーブル]
図55は、CT中に行われるARTゲーム数の上乗せ抽籤で用いられるCT中上乗せ抽籤テーブルの構成図である。
[CT Extra Lottery Table]
Figure 55 is a diagram of a CT additional lottery table used in the additional lottery for the number of ART games conducted during the CT.

CT中上乗せ抽籤テーブルは、現在のCT状態と内部当籤役との各組合せと、上乗せ抽籤の各種抽籤結果(非当籤/上乗せ10ゲーム/…/上乗せ300ゲーム)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。なお、図55に示す内部当籤役の名称は、上述したサブフラグの名称に対応し、図55に示す内部当籤役(サブフラグ)以外の役が内部当籤した場合には、CT中の上乗せ抽籤に当籤することはない。 The CT add-on lottery table specifies the correspondence between each combination of the current CT state and the internal winning role, various lottery results of the add-on lottery (non-winning/10 added games/.../300 added games), and the lottery value information associated with each lottery result. Note that the names of the internal winning roles shown in FIG. 55 correspond to the names of the sub-flags described above, and if a role other than the internal winning role (sub-flag) shown in FIG. 55 is internally won, the add-on lottery during CT will not be won.

また、本実施形態の通常CT中における上乗せ抽籤では、サブフラグ「3連チリリプ」(内部当籤役「F_確チリリプ」又は「F_1確チリリプ」)の当籤回数に応じて上乗せゲーム数の付与形態が変化する。 In addition, in the case of the additional lottery during the normal CT in this embodiment, the way in which the number of additional games is awarded changes depending on the number of times the sub-flag "3 consecutive Chililip" (internal winning role "F_ sure Chililip" or "F_1 sure Chililip") is won.

具体的には、同一のCTセット中におけるサブフラグ「3連チリリプ」の当籤回数が1~8回である場合には、図55中に示す抽籤結果「上乗せ_10G」及び「上乗せ_20G」で付与される上乗せゲーム数はそれぞれ10ゲーム及び20ゲームとなる。それゆえ、この場合には、ARTの上乗せゲーム数として10ゲームが決定され易くなる。また、同一のCTセット中におけるサブフラグ「3連チリリプ」の当籤回数が9~16回である場合には、図55中に示す抽籤結果「上乗せ_10G」及び「上乗せ_20G」で付与される上乗せゲーム数はともに20ゲームとなる。すなわち、図55中のサブフラグ「3連チリリプ」の抽籤値「極高」に対応する上乗せゲーム数(抽籤結果)が20ゲームに昇格する。それゆえ、この場合には、ARTの上乗せゲーム数として20ゲームが決定され易くなる。 Specifically, if the number of times the sub-flag "3 consecutive Chili-Lip" is won in the same CT set is 1 to 8, the number of added games awarded in the lottery results "Additional_10G" and "Additional_20G" shown in FIG. 55 will be 10 and 20, respectively. Therefore, in this case, it is easy to determine the number of added games in ART to be 10 games. Also, if the number of times the sub-flag "3 consecutive Chili-Lip" is won in the same CT set is 9 to 16, the number of added games awarded in the lottery results "Additional_10G" and "Additional_20G" shown in FIG. 55 will be 20 games. In other words, the number of added games (lottery result) corresponding to the lottery value "Extremely High" of the sub-flag "3 consecutive Chili-Lip" in FIG. 55 is promoted to 20 games. Therefore, in this case, it is easy to determine the number of added games in ART to be 20 games.

また、同一のCTセット中におけるサブフラグ「3連チリリプ」の当籤回数が17~24回である場合には、図55中に示す抽籤結果「上乗せ_10G」及び「上乗せ_20G」で付与される上乗せゲーム数はともに30ゲームとなる。すなわち、図55中のサブフラグ「3連チリリプ」の抽籤値「極高」及び「極低」に対応する上乗せゲーム数(抽籤結果)が30ゲームに昇格する。それゆえ、この場合には、ARTの上乗せゲーム数として「30ゲーム」が決定され易くなる。さらに、同一のCTセット中におけるサブフラグ「3連チリリプ」の当籤回数が25回以上である場合には、図55中に示す抽籤結果「上乗せ_10G」及び「上乗せ_20G」で付与される上乗せゲーム数はともに50ゲームとなる。すなわち、図55中のサブフラグ「3連チリリプ」の抽籤値「極高」及び「極低」に対応する上乗せゲーム数(抽籤結果)が50ゲームに昇格する。それゆえ、この場合には、ARTの上乗せゲーム数として「50ゲーム」が決定され易くなる。 In addition, if the number of times the sub-flag "3 consecutive Chili Lip" is drawn in the same CT set is between 17 and 24, the number of additional games awarded in the lottery results "ADD_10G" and "ADD_20G" shown in FIG. 55 will both be 30 games. In other words, the number of additional games (lottery results) corresponding to the lottery values "Very High" and "Very Low" of the sub-flag "3 consecutive Chili Lip" in FIG. 55 will be promoted to 30 games. Therefore, in this case, it becomes easier to determine "30 games" as the number of additional games for ART. Furthermore, if the number of times the sub-flag "3 consecutive Chili Lip" is drawn in the same CT set is 25 or more, the number of additional games awarded in the lottery results "ADD_10G" and "ADD_20G" shown in FIG. 55 will both be 50 games. In other words, the number of added games (lottery result) corresponding to the lottery values "very high" and "very low" of the sub-flag "3 consecutive chili-lips" in FIG. 55 is raised to 50 games. Therefore, in this case, it becomes easier to determine "50 games" as the number of added games for ART.

上述のように、本実施形態のパチスロ1では、CT中のサブフラグ「3連チリリプ」の当籤回数に応じて1回の上乗せ抽籤により上乗せできるARTゲーム数を増やすことが可能になる。また、上述のように、本実施形態では、ARTゲーム数の上乗せが行われている限り、CTは終了することなく、さらに、サブフラグEX「3連チリリプ」に当籤するとCTの再セット(ストック)が行われる。それゆえ、本実施形態では、遊技者に対して、CTが継続するほど、1ゲーム当りの上乗せ量の増加に対する期待を抱かせることができ、CT中の興趣を向上させることができる。また、1ゲーム当りの上乗せ量を増やす契機となるサブフラグ「3連チリリプ」の当籤回数は、CT1セット分の基本遊技回数(8回)よりも多い回数(9回以上)であるため、遊技者に対して過大な利益を与えてしまうことを防止でき、遊技者及び遊技店間において、利益のバランスをとることができる。 As described above, in the pachislot 1 of this embodiment, it is possible to increase the number of ART games that can be added by one additional lottery depending on the number of times the sub-flag "3 consecutive chili-lip" is drawn during the CT. Also, as described above, in this embodiment, as long as the number of ART games is being added, the CT does not end, and if the sub-flag EX "3 consecutive chili-lip" is drawn, the CT is reset (stocked). Therefore, in this embodiment, the longer the CT continues, the more the player can expect an increase in the amount of added per game, and the more interesting it is during the CT. Also, since the number of times the sub-flag "3 consecutive chili-lip", which is the trigger for increasing the amount of added per game, is more (9 times or more) than the basic number of games (8 times) for one set of CT, excessive profits can be prevented from being given to the player, and profits can be balanced between the player and the game facility.

なお、本実施形態では、上述したサブフラグ「3連チリリプ」(内部当籤役「F_確チリリプ」又は「F_1確チリリプ」)の当籤回数は、同一のCTセット中において計数された回数とするが、本発明はこれに限定されない。例えば、CT中に行われるセット数上乗せ抽籤に当籤した場合に付与される新たなCTも「同一のCTセット中」に含めるようにしてもよい。 In this embodiment, the number of times the above-mentioned sub-flag "3 consecutive Chililip" (internal winning role "F_ sure Chililip" or "F_1 sure Chililip") has been won is the number of times counted within the same CT set, but the present invention is not limited to this. For example, new CTs awarded when a set number addition lottery held during a CT is won may also be included in "within the same CT set".

[CT中セット数上乗せ抽籤テーブル]
図56は、CT中に行われるCTセットの上乗せ抽籤で用いられるCT中セット数上乗せ抽籤テーブルの構成図である。
[CT Set Number Addition Lottery Table]
Figure 56 is a diagram of a CT set number addition lottery table used in the CT set addition lottery conducted during a CT.

CT中セット数上乗せ抽籤テーブルは、現在のCT状態と内部当籤役(サブフラグ「リーチ目リプ(リーチ目リプ1~4)」)との各組合せと、上乗せ抽籤の各種抽籤結果(非当籤/通常CT当籤/高確率CT当籤)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The CT Set Number Add-on Lottery Table specifies the correspondence between each combination of the current CT state and the internal winning role (sub-flag "Reach Eye Rep (Reach Eye Rep 1-4)"), the various lottery results of the add-on lottery (non-winning/normal CT winning/high probability CT winning), and the lottery value information associated with each lottery result.

CT中セット数上乗せ抽籤テーブルから明らかなように、CT中に内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかに当籤すると、CTセットの上乗せ抽籤に必ず当籤する(CTのセットが必ずストックされる)。なお、ストックされたCTのセットは、現在作動中のCTのセットが終了した後に開始される。 As is clear from the CT Set Number Add-on Lottery Table, if you win any of the internal winning roles "F_Reach Eye Lip A" to "F_Reach Eye Lip D" during a CT, you will always win the CT set add-on lottery (CT sets are always stocked). The stocked CT set will start after the currently active CT set has ended.

<ボーナス状態中の遊技性>
次に、図57A~57Cを参照して、ボーナス状態中の遊技の流れについて説明する。図57Aは、一般遊技状態(ART非当籤)中に遊技状態がボーナス状態に移行した場合における遊技の流れを示す図であり、図57Bは、通常ART中に遊技状態がボーナス状態に移行した場合における遊技の流れを示す図であり、図57Cは、CT中に遊技状態がボーナス状態に移行した場合における遊技の流れを示す図である。
<Gameability during bonus state>
Next, the flow of the game during the bonus state will be described with reference to Figures 57A to 57C. Figure 57A is a diagram showing the flow of the game when the game state shifts to the bonus state during the normal game state (ART non-winning lottery), Figure 57B is a diagram showing the flow of the game when the game state shifts to the bonus state during the normal ART, and Figure 57C is a diagram showing the flow of the game when the game state shifts to the bonus state during the CT.

なお、本実施形態のパチスロ1では、図57A~57Cに示すように、遊技性の面において、ボーナスの種別として通常BBと特殊BBとを設け、ボーナス状態への移行時にこのボーナスの種別が決定される。この際、特殊BBが決定された場合には、ボーナス状態の終了後、遊技状態はART準備状態を経由してCTに移行する。一方、通常BBが決定された場合には、移行先の遊技状態は、ボーナス状態に移行する前の状態に応じて異なる。 In the pachislot 1 of this embodiment, as shown in Figures 57A to 57C, in terms of gameplay, normal BB and special BB are provided as bonus types, and the type of bonus is determined when transitioning to the bonus state. At this time, if special BB is determined, after the bonus state ends, the game state transitions to CT via the ART preparation state. On the other hand, if normal BB is determined, the game state to transition to differs depending on the state before transitioning to the bonus state.

遊技状態が一般遊技状態から通常BBに移行した場合、図57Aに示すように、通常BB中の遊技では、内部当籤役に基づいてART抽籤が行われる。そして、このART抽籤に当籤すると、ボーナス状態の終了後、遊技状態がART準備状態を経由して通常ARTに移行する。なお、この場合、ART抽籤に当籤した後のボーナス状態中の遊技では、ARTゲーム数の上乗せ抽籤が行われる。 When the game state transitions from the general game state to normal BB, as shown in FIG. 57A, an ART lottery is held during gameplay in normal BB based on the internal winning combination. If this ART lottery is won, the game state transitions to normal ART after the bonus state ends via the ART preparation state. In this case, during gameplay in the bonus state after the ART lottery is won, an additional lottery is held to add to the number of ART games.

遊技状態が通常ARTから通常BBに移行した場合、図57Bに示すように、通常BBの終了時にCT抽籤が行われる。このCT抽籤の当籤確率は50%であり、当籤するとボーナス状態の終了後に、遊技状態はART準備状態を経由してCTに移行する。一方、CT抽籤に非当籤である場合には、ボーナス状態の終了後に、遊技状態はART準備状態を経由して通常ARTに移行する。なお、通常ARTから移行したボーナス状態中の遊技では、ARTゲーム数の上乗せ抽籤も行われる。 When the game state transitions from normal ART to normal BB, as shown in FIG. 57B, a CT lottery is held at the end of normal BB. The winning probability of this CT lottery is 50%, and if it is won, the game state transitions to CT via the ART preparation state after the bonus state ends. On the other hand, if the CT lottery is not won, the game state transitions to normal ART via the ART preparation state after the bonus state ends. Note that during play during the bonus state transitioned from normal ART, an additional lottery for the number of ART games is also held.

遊技状態がCTから通常BB又は特殊BBに移行した場合、図57Cに示すように、ボーナス状態の終了後に、遊技状態はART準備状態を経由してCTに移行する。なお、CTから移行したボーナス状態中の遊技では、ARTゲーム数の上乗せ抽籤も行われる。 When the game state transitions from CT to normal BB or special BB, as shown in FIG. 57C, after the bonus state ends, the game state transitions to CT via the ART preparation state. Note that during play in the bonus state transitioned from CT, a lottery is also held to add to the number of ART games.

<ボーナス状態中の遊技で用いる各種データテーブル>
続いて、図58~図60を参照して、ボーナス状態中の遊技で行われる抽籤処理で用いられる各種データテーブルについて説明する。なお、以下に説明する各種データテーブルは、メインROM102に格納される。
<Various data tables used in games during bonus state>
Next, various data tables used in the lottery process performed in the game during the bonus state will be described with reference to Figures 58 to 60. The various data tables described below are stored in the main ROM 102.

[ボーナス種別抽籤テーブル]
図58は、ボーナス種別(通常BB、特殊BB)を決定する際に用いられるボーナス種別抽籤テーブルの構成図である。
[Bonus type lottery table]
FIG. 58 is a diagram showing the configuration of a bonus type lottery table used when determining the bonus type (normal BB, special BB).

ボーナス種別抽籤テーブルは、ボーナス状態に移行する前の各遊技状態(CT及びそれ以外)と、各種抽籤結果(ボーナス種別:通常BB/特殊BB)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。なお、ボーナス種別抽籤テーブルを参照したボーナス種別の決定処理は、ボーナス状態の開始時に行われる。 The bonus type lottery table specifies the correspondence between each game state (CT and others) before transitioning to the bonus state, various lottery results (bonus type: normal BB/special BB), and lottery value information associated with each lottery result. Note that the process of determining the bonus type by referring to the bonus type lottery table is performed at the start of the bonus state.

[ボーナス中ARTゲーム数上乗せ抽籤テーブル]
図59は、ボーナス状態中の遊技で行われるART抽籤及びARTゲーム数の上乗せ抽籤で用いられるボーナス中ARTゲーム数上乗せ抽籤テーブルの構成図である。
[Bonus ART Game Number Addition Lottery Table]
Figure 59 is a diagram of the bonus ART game number addition lottery table used in the ART lottery and ART game number addition lottery conducted during play in the bonus state.

ボーナス中ARTゲーム数上乗せ抽籤テーブルは、現在のボーナス種別と内部当籤役との各組合せと、上乗せ抽籤の各種抽籤結果(非当籤/5ゲーム/…/300ゲーム)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The bonus ART game number addition lottery table specifies the correspondence between each combination of the current bonus type and internal winning role, various lottery results of the addition lottery (non-winning/5 games/.../300 games), and lottery value information associated with each lottery result.

本実施形態では、ART非当籤の状態(一般遊技状態から移行した通常BBにおいて、ART抽籤に当籤するまでの状態)では、ボーナス中ARTゲーム数上乗せ抽籤テーブルは、ART抽籤に用いられる。具体的には、ART非当籤の状態において、ボーナス中ARTゲーム数上乗せ抽籤テーブルを用いた抽籤により1ゲーム以上(図59に示す例では50ゲーム以上)の上乗せゲーム数が決定されると、ART抽籤に当籤するとともに、対応するゲーム数がARTゲーム数として付与される。一方、ART当籤後の状態では、ボーナス中ARTゲーム数上乗せ抽籤テーブルは、ARTゲーム数の上乗せ抽籤のみに用いられる。 In this embodiment, in the state of ART non-winning (the state in the normal BB transitioned from the general game state until the ART lottery is won), the bonus ART game number addition lottery table is used for the ART lottery. Specifically, in the state of ART non-winning, when the number of added games is determined to be one or more games (50 games or more in the example shown in FIG. 59) by lottery using the bonus ART game number addition lottery table, the ART lottery is won and the corresponding number of games is granted as the number of ART games. On the other hand, in the state after the ART win, the bonus ART game number addition lottery table is used only for the lottery for adding the number of ART games.

[ボーナス終了時CT抽籤テーブル]
図60は、ボーナス状態の終了時に行われるCT抽籤で用いられるボーナス終了時CT抽籤テーブルの構成図である。
[CT lottery table at the end of the bonus]
FIG. 60 is a diagram showing the configuration of a bonus end CT lottery table used in the CT lottery conducted at the end of the bonus state.

ボーナス終了時CT抽籤テーブルは、ボーナス種別(通常BB、特殊BB)とボーナス状態に移行する前の遊技状態(通常CT中、高確率CT中)との各組合せと、CT抽籤の各種抽籤結果(非当籤/通常CT当籤/高確率CT当籤)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。ボーナス終了時CT抽籤テーブルから明らかなように、例えば、通常ART中に通常BBが行われると、ボーナス状態の終了時に50%の確率でCTに当籤する。 The bonus end CT lottery table specifies the correspondence between each combination of bonus type (normal BB, special BB) and game state before transitioning to the bonus state (normal CT, high probability CT), various lottery results of the CT lottery (non-winning/normal CT winning/high probability CT winning), and lottery value information associated with each lottery result. As is clear from the bonus end CT lottery table, for example, if a normal BB is performed during a normal ART, there is a 50% chance of winning a CT at the end of the bonus state.

<一般遊技状態中の例外的な遊技性>
次に、図61を参照して、一般遊技状態中の例外的な遊技の流れについて説明する。
<Exceptional gameplay during normal gameplay>
Next, with reference to FIG. 61, an exceptional game flow during the normal game state will be described.

本実施形態のパチスロ1における基本的な遊技状態の流れでは、一般遊技状態中に遊技状態が通常遊技状態からCZに移行し、CZにおいてART抽籤に当籤することにより遊技状態がART遊技状態に移行する。そして、本実施形態では、RT4状態において報知を行うことによりART遊技状態を実現している。また、本実施形態では、図61に示すように、停止表示される図柄組合せに応じてRT状態の移行制御を行う。 In the basic game state flow of the pachislot 1 of this embodiment, the game state transitions from the normal game state to the CZ during the general game state, and the game state transitions to the ART game state by winning the ART lottery in the CZ. In this embodiment, the ART game state is realized by issuing a notification in the RT4 state. Also, in this embodiment, as shown in FIG. 61, the transition of the RT state is controlled according to the symbol combination that is stopped and displayed.

なお、RT状態を移行させるための図柄組合せは、遊技者の停止操作の順序(押し順)に応じて停止表示されるもの(図24参照)であるので、報知が行われない場合であっても偶然、RT状態がRT4状態に移行することもある。また、RT4状態では、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定される可能性があるので、一般遊技状態(非ART)中であっても、特別な特典が付与されるリーチ目(略称「リーチ目リプ」に係る図柄組合せ)を表示することができる。 The symbol combinations for transitioning to the RT state are displayed according to the order of the player's stop operations (push order) (see Figure 24), so even if no notification is given, the RT state may transition to the RT4 state by chance. Also, in the RT4 state, there is a possibility that one of the internal winning roles "F_reach eye lip A" to "F_reach eye lip D" will be determined, so even during the general game state (non-ART), it is possible to display a reach eye (a symbol combination related to the "reach eye lip" for short) that will grant a special privilege.

そこで、本実施形態のパチスロ1では、図61に示すように、一般遊技状態(非ART)中に偶然、RT状態がRT4状態に移行し、略称「リーチ目リプ」に係る図柄組合せが表示可能な状態になると、CZを経由することなく、遊技状態をART遊技状態(通常ART)に移行可能にする。 In this embodiment of the pachislot 1, as shown in FIG. 61, if the RT state happens to transition to the RT4 state during the general gaming state (non-ART) and a symbol combination related to the abbreviation "reach eye lip" becomes displayable, the gaming state can transition to the ART gaming state (normal ART) without going through the CZ.

より具体的には、一般遊技状態で、かつ、RT4状態中に内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定されると、フラグ変換抽籤を行い、このフラグ変換抽籤に当籤すると、略称「リーチ目リプ」に係る図柄組合せを表示するための報知(ナビ)が行われるとともに、ARTの権利が付与される。一方、一般遊技状態で、かつ、RT4状態中に内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定された場合において、フラグ変換抽籤に非当籤となると、略称「リプレイ」に係る図柄組合せを表示するための報知が行われ、略称「リーチ目リプ」に係る図柄組合せが表示されないような制御が行われる。 More specifically, when the internal winning role "F_reach-eye-rep A" to "F_reach-eye-rep D" is determined during the general game mode and RT4 mode, a flag conversion lottery is performed, and if the flag conversion lottery is won, a notification (navigation) is given to display the symbol combination related to the abbreviation "reach-eye-rep", and the right to ART is granted. On the other hand, when the internal winning role "F_reach-eye-rep A" to "F_reach-eye-rep D" is determined during the general game mode and RT4 mode, if the flag conversion lottery is not won, a notification is given to display the symbol combination related to the abbreviation "replay", and control is performed so that the symbol combination related to the abbreviation "reach-eye-rep" is not displayed.

<一般遊技状態中の例外的な遊技制御で用いる各種データテーブル>
次に、図62を参照して、上述した一般遊技状態中の例外的な遊技制御で行われる抽籤処理で用いるデータテーブルについて説明する。なお、以下に説明するデータテーブルは、メインROM102に格納される。
<Various data tables used for exceptional game control during normal game state>
Next, a data table used in the lottery process performed in the exceptional game control in the general game state described above will be described with reference to Fig. 62. The data table described below is stored in the main ROM 102.

[非ART中フラグ変換抽籤テーブル]
図62は、一般遊技状態で、かつ、RT4状態中の遊技で行われるフラグ変換抽籤で用いられる非ART中フラグ変換抽籤テーブルの構成図である。
[Non-ART Flag Conversion Lottery Table]
Figure 62 is a diagram of a non-ART flag conversion lottery table used in flag conversion lottery conducted in general gaming state and during RT4 state play.

非ART中フラグ変換抽籤テーブルは、内部当籤役(「F_リーチ目リプA」~「F_リーチ目リプD」)と、フラグ変換抽籤の抽籤結果(変換無し/変換あり)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The non-ART flag conversion lottery table specifies the correspondence between the internal winning combinations ("F_reach eye lip A" to "F_reach eye lip D"), the lottery results of the flag conversion lottery (no conversion/conversion), and the lottery value information associated with each lottery result.

<メイン側の制御による報知機能>
従来のパチスロでは、ART中にサブ(副制御基板72)側の制御により、リールの停止操作の情報(押し順など)の報知(ナビ)を行っていた。しかしながら、この報知の有無が遊技者の利益(いわゆる、出玉)に影響を与えるため、近年では、遊技者の利益を管理するメイン(主制御基板71)側で報知を行うことが求められている。そこで、本実施形態のパチスロ1では、上述のように、メイン側で制御される情報表示器6に停止操作の情報を報知するための指示モニタ(不図示)を設け、メイン側の制御により、リールの停止操作の情報を報知する機能が設けられている。
<Alert function controlled by the main unit>
In conventional slot machines, the sub (sub control board 72) controls the reel stop operation information (push order, etc.) during ART. However, since the presence or absence of this notification affects the player's profit (so-called ball payout), in recent years, it has been required that the main (main control board 71) side, which manages the player's profit, performs the notification. Therefore, in the slot machine 1 of this embodiment, as described above, an instruction monitor (not shown) for notifying the information of the stop operation is provided on the information display 6 controlled by the main side, and a function for notifying the information of the reel stop operation is provided by the control of the main side.

ここで、図63A~63Dに、本実施形態のパチスロ1において、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す。なお、図63Aは、ART準備状態における、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す図であり、図63Bは、ART(通常ART又はCT)中における、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す図である。また、図63Cは、RT5状態中(BB1フラグ間)における、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す図であり、図63Dは、RT5状態中(BB2フラグ間)における、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す図である。 Here, Figs. 63A to 63D show the correspondence between the notifications (navigation) made on the main side and the notifications (navigation) made on the sub side in the pachislot 1 of this embodiment. Note that Fig. 63A shows the correspondence between the notifications (navigation) made on the main side and the notifications (navigation) made on the sub side in the ART preparation state, and Fig. 63B shows the correspondence between the notifications (navigation) made on the main side and the notifications (navigation) made on the sub side during ART (normal ART or CT). Also, Fig. 63C shows the correspondence between the notifications (navigation) made on the main side and the notifications (navigation) made on the sub side during the RT5 state (between BB1 flags), and Fig. 63D shows the correspondence between the notifications (navigation) made on the main side and the notifications (navigation) made on the sub side during the RT5 state (between BB2 flags).

本実施形態では、図63A~63Dに示すように、メイン(主制御基板71)側では、指示モニタに「1」~「11」の数値を表示することにより、リールの停止操作の情報を報知する。なお、指示モニタに表示されるこの「1」~「11」の数値は、それぞれが報知する停止操作の内容に一義的に対応している。 In this embodiment, as shown in Figures 63A to 63D, the main (main control board 71) side notifies information about the reel stop operation by displaying numbers from "1" to "11" on the instruction monitor. Note that each of the numbers from "1" to "11" displayed on the instruction monitor uniquely corresponds to the content of the stop operation that it notifies.

具体的には、数値「1」~「3」はそれぞれ、第1停止操作を行うリールの種別を示しており、数値「1」は第1停止操作を左リール3Lに対して行うことを意味し、数値「2」は第1停止操作を中リール3Cに対して行うことを意味し、数値「3」は第1停止操作を右リール3Rに対して行うことを意味する。 Specifically, the numbers "1" to "3" each indicate the type of reel on which the first stopping operation is performed, with the number "1" meaning that the first stopping operation is performed on the left reel 3L, the number "2" meaning that the first stopping operation is performed on the center reel 3C, and the number "3" meaning that the first stopping operation is performed on the right reel 3R.

また、数値「4」~「9」はそれぞれ、報知する押し順を示しており、数値「4」は押し順が「左、中、右」の順であることを意味し、数値「5」は押し順が「左、右、中」の順であることを意味し、数値「6」は押し順が「中、左、右」の順であることを意味し、数値「7」は押し順が「中、右、左」の順であることを意味し、数値「8」は押し順が「右、左、中」の順であることを意味し、数値「9」は押し順が「右、中、左」の順であることを意味する。 The numbers "4" through "9" each indicate the press order to be notified, with the number "4" meaning that the press order is "left, middle, right", the number "5" meaning that the press order is "left, right, middle", the number "6" meaning that the press order is "middle, left, right", the number "7" meaning that the press order is "middle, right, left", the number "8" meaning that the press order is "right, left, middle", and the number "9" meaning that the press order is "right, middle, left".

また、数値「10」及び「11」はそれぞれ、ボーナス役を報知するものであり、数値「10」は、コンビネーション名称「C_BB1」に係る図柄組合せ(図柄「白7」-図柄「白7」-図柄「白7」)を意味し、数値「11」は、コンビネーション名称「C_BB2」に係る図柄組合せ(図柄「青7」-図柄「青7」-図柄「青7」)を意味する。 The numbers "10" and "11" each indicate a bonus role, with the number "10" meaning the symbol combination associated with the combination name "C_BB1" (symbol "white 7" - symbol "white 7" - symbol "white 7"), and the number "11" meaning the symbol combination associated with the combination name "C_BB2" (symbol "blue 7" - symbol "blue 7" - symbol "blue 7").

なお、メイン側(指示モニタ)で報知する数値「1」~「11」は、報知する停止操作の内容に一義的に対応しているものの、全ての遊技者が、その数値に基づいて、明確に報知内容を把握できるとは限らない。例えば、メイン側で指示モニタに数値「6」を表示しただけでは、遊技者によっては報知内容を把握できない可能性もある。 Note that although the numbers "1" to "11" displayed on the main side (indication monitor) uniquely correspond to the contents of the stop operation being notified, not all players will be able to clearly understand the contents of the notification based on the numbers. For example, if the number "6" is simply displayed on the main side's instruction monitor, some players may not be able to understand the contents of the notification.

そこで、本実施形態のパチスロ1では、メイン側の報知と併せてサブ側でもストップボタンの停止操作に係る情報を報知する。具体的には、サブ側で制御される表示装置11(プロジェクタ機構211及び表示ユニット212)を用いて、サブ側の制御により停止操作に係る情報の報知を行う。 In the pachislot 1 of this embodiment, information related to the stop operation of the stop button is notified on the sub side in addition to the notification on the main side. Specifically, the display device 11 (projector mechanism 211 and display unit 212) controlled on the sub side is used to notify information related to the stop operation under the control of the sub side.

例えば、第1停止操作を左リール3Lに対して行う押し順を報知する場合、メイン側で指示モニタに数値「1」を表示するとともに、サブ側では、表示装置11の表示画面内の左リール3Lの上方に数値「1」と表示し、左リール3Lが第1停止操作の対象であることを報知する。また、押し順「中、左、右」を報知する場合、メイン側で指示モニタに数値「6」を表示するとともに、サブ側では、表示装置11の表示画面内の中リール3Cの上方に数値「1」を表示し、左リール3Lの上方に数値「2」を表示し、右リール3Rの上方に数値「3」を表示し、この表示により押し順が「中、左、右」の順であることを報知する。また、内部当籤役「F_BB1」が決定されている場合、メイン側で指示モニタに数値「10」を表示するとともに、サブ側では、表示装置11の表示画面に「白7」-「白7」-「白7」の図柄組合せに関する情報を表示し、遊技者に対して狙うべき図柄を報知する。 For example, when announcing the push order for the first stop operation on the left reel 3L, the main side displays the number "1" on the instruction monitor, and the sub side displays the number "1" above the left reel 3L on the display screen of the display device 11, to notify that the left reel 3L is the target of the first stop operation. When announcing the push order "middle, left, right", the main side displays the number "6" on the instruction monitor, and the sub side displays the number "1" above the middle reel 3C, the number "2" above the left reel 3L, and the number "3" above the right reel 3R on the display screen of the display device 11, to notify that the push order is "middle, left, right". Furthermore, if the internal winning combination "F_BB1" has been determined, the main side will display the number "10" on the display monitor, and the sub side will display information on the symbol combination "white 7"-"white 7"-"white 7" on the display screen of the display device 11, informing the player of the symbol they should aim for.

なお、メイン側で報知を行うタイミングは、少なくとも報知を行う一遊技の期間であれば任意のタイミングに設定することができる。例えば、遊技者の開始操作を検知した(受け付けた)タイミングでメイン側の報知を行ってもよいし、リールの回転開始時にメイン側の報知を行ってもよいし、第1停止操作~第3停止操作のいずれかを検知したタイミングでメイン側の報知を行ってもよい。一方、サブ側で報知を行うタイミングは、少なくとも第1停止操作よりも前のタイミングであることが好ましい。それゆえ、本実施形態のパチスロ1では、開始操作を検知したタイミング、又は、リールの回転開始時のタイミングで、メイン側及びサブ側の双方において報知(ナビ)を行う。これにより、遊技者が停止操作を行う前に、メイン側の指示モニタ及びサブ側の表示装置11の双方において停止操作の情報が報知される。 The timing of the notification on the main side can be set to any timing as long as it is at least during one game period during which the notification is made. For example, the main side may notify when the player's start operation is detected (accepted), when the reel starts to spin, or when any of the first to third stop operations is detected. On the other hand, it is preferable that the notification on the sub side is made at least before the first stop operation. Therefore, in the pachislot 1 of this embodiment, notifications (navigation) are made on both the main side and the sub side when the start operation is detected or when the reel starts to spin. As a result, before the player performs the stop operation, information on the stop operation is notified on both the instruction monitor on the main side and the display device 11 on the sub side.

ART準備状態では、図63Aに示すように、メイン側の制御により、「ベルナビ」、「維持リプナビ」、「RT3移行リプナビ」及び「RT4移行リプナビ」と称する報知(ナビ)が行われる。「ベルナビ」では、内部当籤役「F_3択ベル_1st」~「F_3択ベル_3rd」が決定された際に、略称「ベル」に係る図柄組合せ(図29参照)を有効ライン上に停止表示させるための押し順が報知される。「維持リプナビ」では、内部当籤役「F_維持リプ_1st」~「F_維持リプ_3rd」が決定された際に、略称「リプレイ」に係る図柄組合せ(図28参照)を有効ライン上に停止表示させるための押し順が報知される。「RT3移行リプナビ」では、内部当籤役「F_RT3移行リプ_1st」~「F_RT3移行リプ_3rd」が決定された際に、略称「RT3移行リプ」に係る図柄組合せ(図28参照)を有効ライン上に停止表示させるための押し順が報知される。
また、「RT4移行リプナビ」では、内部当籤役「F_RT4移行リプ_123」~「F_RT4移行リプ_3rd」が決定された際に、略称「RT4移行リプ」に係る図柄組合せ(図28参照)を有効ライン上に停止表示させるための押し順が報知される。
In the ART preparation state, as shown in FIG. 63A, notifications (navigations) called "bell navigation", "maintenance replay navigation", "RT3 transition replay navigation" and "RT4 transition replay navigation" are performed under the control of the main side. In the "bell navigation", when the internal winning roles "F_3-choice bell_1st" to "F_3-choice bell_3rd" are determined, the push order for displaying the symbol combination associated with the abbreviation "bell" (see FIG. 29) on the active line is notified. In the "maintenance replay navigation", when the internal winning roles "F_maintenance replay_1st" to "F_maintenance replay_3rd" are determined, the push order for displaying the symbol combination associated with the abbreviation "replay" (see FIG. 28) on the active line is notified. In the "RT3 Transition Lip Navi", when the internal winning roles "F_RT3 Transition Lip_1st" to "F_RT3 Transition Lip_3rd" are determined, the push order for displaying the symbol combination (see Figure 28) related to the abbreviation "RT3 Transition Lip" on the activated line is announced.
In addition, in the "RT4 Transition Lip Navi", when the internal winning roles "F_RT4 Transition Lip_123" to "F_RT4 Transition Lip_3rd" are determined, the push order for displaying the symbol combination (see FIG. 28) related to the abbreviation "RT4 Transition Lip" on the activated line is announced.

また、ART遊技状態(通常ART又はCT)中では、図63Bに示すように、メイン側の制御により、「ベルナビ」、「維持リプナビ」、「RT3移行リプナビ」及び「RT4移行リプナビ」と称する報知(ナビ)が行われる。なお、ART遊技状態(RT4状態)中の遊技は、フラグ変換抽籤が行われ、この抽籤結果に基づいて略称「3連チリリプ」、「リーチ目リプ」又は「リプレイ」に係る図柄組合せを表示させるための押し順が報知されるが、この報知は、サブ側のみで行われ、メイン側では行われない。 In addition, during the ART gaming state (normal ART or CT), notifications (navigations) called "bell navigation," "maintenance replay navigation," "RT3 transition replay navigation," and "RT4 transition replay navigation" are performed under the control of the main side, as shown in FIG. 63B. Note that during play in the ART gaming state (RT4 state), a flag conversion lottery is performed, and based on the result of this lottery, the push order for displaying the symbol combinations related to the abbreviations "3-line chili replay," "reach eye replay," or "replay" is announced, but this notification is only performed on the sub side, not the main side.

上述のように、略称「3連チリリプ」又は「リーチ目リプ」に係る図柄組合せは、特別な特典の付与に関係しているため、報知の有無が遊技者の利益(出玉)に影響を与えるように見えるが、実際には、本実施形態のパチスロ1では、特別な特典は、フラグ変換抽籤の抽籤結果に基づいて付与されるものであるので、表示される図柄組合せは付与する特典に対して影響を与えない。それゆえ、例えば、フラグ変換抽籤に当籤している状態において、仮に、略称「リプレイ」に係る図柄組合せが停止表示されてしまっても、特別な特典が付与される。一方、フラグ変換抽籤に当籤していない状態において、仮に、略称「3連チリリプ」又は「リーチ目リプ」に係る図柄組合せを停止表示できたとしても、特別な特典は付与されない。本実施形態のパチスロ1では、このように表示される図柄組合せが遊技者の利益(出玉)に影響を与えない場合、メイン側の指示モニタでの報知を行わずに、サブ側で制御される表示装置11でのみ報知を行う。 As described above, the symbol combinations associated with the abbreviations "3-line Chili-Rip" or "Reach Eyes Rip" are related to the awarding of special benefits, so the presence or absence of a notification appears to affect the player's profits (balls won); however, in reality, in the pachislot 1 of this embodiment, the special benefits are awarded based on the results of the flag conversion lottery, so the symbol combination displayed does not affect the award. Therefore, for example, even if a symbol combination associated with the abbreviation "Replay" is stopped and displayed when the flag conversion lottery has been won, a special benefit will be awarded. On the other hand, even if a symbol combination associated with the abbreviations "3-line Chili-Rip" or "Reach Eyes Rip" is stopped and displayed when the flag conversion lottery has not been won, no special benefit will be awarded. In the pachislot 1 of this embodiment, if the symbol combination displayed in this way does not affect the player's profit (balls paid out), the notification is not given on the instruction monitor on the main side, but only on the display device 11 controlled on the sub side.

また、RT5状態(フラグ間状態)中では、図63C及び63Dに示すように、内部当籤役として持ち越されているボーナス役に係る図柄組合せを遊技者に狙わせる旨の情報が報知される。例えば、内部当籤役「F_BB1」が持ち越されている場合には、図63Cに示すように、メイン側の制御により、「白7ナビ」と称する報知(ナビ)が行われ、内部当籤役「F_BB2」が持ち越されている場合には、図63Dに示すように、メイン側の制御により、「青7ナビ」と称する報知(ナビ)が行われる。 In addition, in the RT5 state (flag interval state), as shown in Figs. 63C and 63D, information is announced to prompt the player to aim for the symbol combination related to the bonus role carried over as the internal winning role. For example, if the internal winning role "F_BB1" is carried over, as shown in Fig. 63C, an announcement (navigation) called "white 7 navigation" is made under the control of the main side, and if the internal winning role "F_BB2" is carried over, as shown in Fig. 63D, an announcement (navigation) called "blue 7 navigation" is made under the control of the main side.

「白7ナビ」では、内部当籤役「F_BB1」に対応する図柄組合せ、すなわち、コンビネーション名称「C_BB1」に係る図柄組合せ(「白7」-「白7」-「白7」:図28参照)を有効ライン上に停止表示させるための停止操作の情報が報知される。また、「青7ナビ」では、内部当籤役「F_BB2」に対応する図柄組合せ、すなわち、コンビネーション名称「C_BB2」に係る図柄組合せ(「青7」-「青7」-「青7」:図28参照)を有効ライン上に停止表示させるための停止操作の情報が報知される。 The "White 7 Navigator" notifies information on the stopping operation for stopping the symbol combination corresponding to the internal winning role "F_BB1", i.e., the symbol combination associated with the combination name "C_BB1" ("White 7"-"White 7"-"White 7": see FIG. 28) on the active line. The "Blue 7 Navigator" notifies information on the stopping operation for stopping the symbol combination corresponding to the internal winning role "F_BB2", i.e., the symbol combination associated with the combination name "C_BB2" ("Blue 7"-"Blue 7"-"Blue 7": see FIG. 28) on the active line.

フラグ間状態において、ボーナス役と、内部当籤役「はずれ」、「F_特殊1」、「F_特殊2」及び「F_特殊3」のいずれかとが決定されている場合、図24で説明したように、ボーナス役(BB役)に係る図柄組合せを有効ライン上に停止表示することができる。しかしながら、内部当籤役「はずれ」、「F_特殊1」、「F_特殊2」及び「F_特殊3」以外の内部当籤役とボーナス役とが当籤している場合には、ボーナス役に係る図柄組合せを有効ライン上に停止表示することができない。それゆえ、本実施形態では、図63C及び63Dに示すように、持ち越されているボーナス役と、内部当籤役「はずれ」、「F_特殊役1」、「F_特殊役2」及び「F_特殊役3」のいずれかとが当籤としている場合に限り、メイン側の制御による「白7ナビ」又は「青7ナビ」と称する報知が行われる。それゆえ、本実施形態では、メイン側の制御による「白7ナビ」又は「青7ナビ」と称する報知(ナビ)を、ボーナス役を入賞させることのできる適切なタイミングで行うことができる。 In the flag state, when the bonus role and the internal winning role "miss", "F_special 1", "F_special 2" and "F_special 3" are determined, as described in FIG. 24, the symbol combination related to the bonus role (BB role) can be stopped and displayed on the effective line. However, when the internal winning role other than the internal winning role "miss", "F_special 1", "F_special 2" and "F_special 3" and the bonus role are won, the symbol combination related to the bonus role cannot be stopped and displayed on the effective line. Therefore, in this embodiment, as shown in FIG. 63C and 63D, only when the carried-over bonus role and the internal winning role "miss", "F_special role 1", "F_special role 2" and "F_special role 3" are won, a notification called "white 7 navi" or "blue 7 navi" is performed by the control of the main side. Therefore, in this embodiment, notifications (navigations) called "white 7 navigation" or "blue 7 navigation" controlled by the main side can be given at appropriate timing to ensure the winning of a bonus role.

なお、本実施形態のパチスロ1には、例えば、ボーナス確定画面を表示することや、ボーナス確定ランプを点灯させることなどにより、ボーナス告知を行う機能も設けられている。そこで、メイン側では、ボーナス役が内部当籤役として決定されていることを告知(ボーナス告知)した後にのみ、「白7ナビ」又は「青7ナビ」と称するナビを行うようにしてもよい。 The slot machine 1 of this embodiment is also provided with a function for announcing a bonus, for example by displaying a bonus confirmation screen or turning on a bonus confirmation lamp. Therefore, the main side may provide a navigation called "white 7 navigation" or "blue 7 navigation" only after announcing that a bonus role has been determined as an internal winning role (bonus announcement).

ボーナス告知としては、例えば、複数回の遊技期間に渡って行われる演出(いわゆる連続演出)を行い、この連続演出の結果に応じてボーナス確定画面を表示するような演出が一般的に行われている。このような連続演出の最中にメイン側で「白7ナビ」などを行うと、連続演出の結果が途中で分かってしまうので、興趣を損ねてしまう可能性がある。そこで、本実施形態では、主制御基板71は、ボーナス告知が行われた後に、メイン側の制御による「白7ナビ」又は「青7ナビ」と称する報知(ナビ)が行われる。 A common way to announce a bonus is to perform a performance that spans multiple play periods (a so-called continuous performance), and display a bonus confirmation screen depending on the result of this continuous performance. If the main side performs a "white 7 navigation" during such a continuous performance, the result of the continuous performance will become clear halfway through, which may ruin the fun. Therefore, in this embodiment, after the bonus announcement is made, the main control board 71 performs a notification (navigation) called "white 7 navigation" or "blue 7 navigation" under the control of the main side.

なお、ボーナス告知が行われたタイミングをメイン側で把握可能にする手法は任意である。その一手法として、ボーナス役が内部当籤役として決定されると、主制御基板71がボーナス告知終了までに要するゲーム数を決定し、このゲーム数の遊技を消化した後に、「白7ナビ」又は「青7ナビ」と称する報知(ナビ)を行う手法が考えられる。より具体的には、主制御基板71は、ボーナス告知終了までに要するゲーム数を決定すると、このゲーム数を副制御基板72に通知する。副制御基板72は、このゲーム数に従い演出の制御を行い、該ゲーム数の遊技が消化されたタイミングでボーナス確定画面を表示することにより、メイン側においてボーナス告知が行われたタイミングを把握することができる。すなわち、主制御基板71は、ボーナス役が持ち越されていない状態でボーナス役を内部当籤役として決定してからの単位遊技の回数を計数し、その計数結果が所定回数に達した後、ボーナス役と、内部当籤役「はずれ」、「F_特殊役1」、「F_特殊役2」及び「F_特殊役3」のいずれかとが内部当籤役として決定された場合に、「白7ナビ」又は「青7ナビ」を行う。 The method of allowing the main side to know the timing of the bonus announcement is arbitrary. One method is that when a bonus role is determined as an internal winning role, the main control board 71 determines the number of games required until the bonus announcement ends, and after this number of games have been played, an announcement (navigation) called "white 7 navigation" or "blue 7 navigation" is made. More specifically, when the main control board 71 determines the number of games required until the bonus announcement ends, it notifies the sub-control board 72 of this number of games. The sub-control board 72 controls the presentation according to this number of games, and displays a bonus confirmation screen when this number of games has been played, allowing the main side to know the timing of the bonus announcement. In other words, the main control board 71 counts the number of unit games played since the bonus role was determined as the internal winning role when the bonus role has not been carried over, and after the counting result reaches a predetermined number of times, if the bonus role and any of the internal winning roles "Miss", "F_Special Role 1", "F_Special Role 2" and "F_Special Role 3" are determined as the internal winning role, a "White 7 Navigation" or "Blue 7 Navigation" is performed.

また、他の手法としては、ボーナス告知をサブ側ではなくメイン側において制御する手法が考えられる。より具体的には、主制御基板71は、ボーナス役が持ち越されていない状態でボーナス役を内部当籤役として決定すると、表示装置11で実行する演出(少なくとも演出に要するゲーム数)を決定し、副制御基板72に通知する。副制御基板72が通知された演出を実行し、ボーナス確定画面を表示することにより、メイン側においてボーナス告知が行われたタイミングを把握することができる。 Another possible method is to control the bonus announcement on the main side rather than the sub side. More specifically, when the main control board 71 determines that a bonus role is an internal winning role when the bonus role is not carried over, it determines the presentation to be executed on the display device 11 (at least the number of games required for the presentation) and notifies the sub-control board 72. The sub-control board 72 executes the notified presentation and displays a bonus confirmation screen, making it possible to know the timing at which the bonus announcement was made on the main side.

なお上述した2つの手法以外の他の手法によりボーナス告知が行われたタイミングをメイン側で把握可能にする構成にしてもよい。この場合、主制御基板71は、副制御基板72などからの信号を受け付けることができないため、主制御基板71が受け付け可能な信号に基づいてボーナス告知が行われたタイミングを把握する必要がある。例えば、停止操作に伴う信号は、主制御基板71が受け付け可能であるため、ボーナス役が内部当籤役として決定されている状態で、所定の停止操作(例えば、順押し以外)が行われた場合に、ボーナス告知を行う手法も考えられる。具体的には、副制御基板72は、主制御基板71から内部当籤役に関する情報と停止操作に関する情報とを取得し、これらの情報の組合せが所定の組合せである場合にボーナス告知を行う。このようなボーナス告知の手法を採用することにより、ボーナス告知の契機を主制御基板71でも把握することができるため、メイン側においてボーナス告知が行われたタイミングを把握することができる。 The main side may be configured to know the timing of the bonus announcement by a method other than the above two methods. In this case, since the main control board 71 cannot accept signals from the sub-control board 72, etc., it is necessary to know the timing of the bonus announcement based on a signal that the main control board 71 can accept. For example, since the main control board 71 can accept a signal associated with a stop operation, a method of making a bonus announcement when a predetermined stop operation (e.g., other than sequential push) is performed when a bonus role is determined as an internal winning role can be considered. Specifically, the sub-control board 72 obtains information about the internal winning role and information about the stop operation from the main control board 71, and makes a bonus announcement when the combination of this information is a predetermined combination. By adopting such a bonus announcement method, the main control board 71 can also know the trigger for the bonus announcement, so the main side can know the timing of the bonus announcement.

<主制御回路の動作説明>
次に、図64~図170を参照して、主制御回路90のメインCPU101が、プログラムを用いて実行する各種処理の内容について説明する。
<Operation of the main control circuit>
Next, with reference to Figures 64 to 170, the contents of various processes executed by the main CPU 101 of the main control circuit 90 using programs will be described.

[電源投入(リセット割込)時処理]
まず、メインCPU101の制御により行われるパチスロ1の電源投入(リセット割込)時処理を、図64及び図65を参照して説明する。図64は、電源投入(リセット割込)時処理の手順を示すフローチャートであり、図65A~65Cは、それぞれ、該フローチャート中のS2、S7及びS8、並びに、S13の処理を実行するためのソースプログラムの一例を示す図である。なお、図64に示す電源投入(リセット割込)時処理は、電源管理回路93が、マイクロプロセッサ91に電源電圧の供給が開始されたことを検知した際に、リセット信号をマイクロプロセッサ91の「XSRST」端子に出力し、それにより、マイクロプロセッサ91の割込みコントローラ112からメインCPU101に出力される割込要求信号に基づいて、実行される。
[Power-on (reset interrupt) processing]
First, the power-on (reset interrupt) processing of the slot machine 1 performed under the control of the main CPU 101 will be described with reference to Figures 64 and 65. Figure 64 is a flowchart showing the procedure of the power-on (reset interrupt) processing, and Figures 65A to 65C are diagrams showing an example of a source program for executing the processing of S2, S7, S8, and S13 in the flowchart, respectively. The power-on (reset interrupt) processing shown in Figure 64 is executed based on an interrupt request signal output from the interrupt controller 112 of the microprocessor 91 to the main CPU 101 by outputting a reset signal to the "XSRST" terminal of the microprocessor 91 when the power management circuit 93 detects that the supply of power voltage to the microprocessor 91 has started.

まず、メインCPU101は、電源監視ポート(電源監視手段)がオン状態であるか否かを判別する(S1)。 First, the main CPU 101 determines whether the power supply monitoring port (power supply monitoring means) is on (S1).

S1において、メインCPU101が、電源監視ポートがオン状態であると判別したとき(S1がYES判定の場合)、メインCPU101は、S1の処理を繰り返す。なお、ここでいう、電源監視ポートがオン状態とは、メインCPU101に供給されている電源電圧(DC+5V)が安定していない状態のことである。 When the main CPU 101 determines in S1 that the power supply monitoring port is on (YES in S1), the main CPU 101 repeats the process of S1. Note that the power supply monitoring port being on here means that the power supply voltage (DC +5V) being supplied to the main CPU 101 is not stable.

一方、S1において、メインCPU101が、電源監視ポートがオン状態でないと判別したとき(S1がNO判定の場合)、メインCPU101は、タイマー回路113(PTC)の初期化処理を行う(S2)。この処理では、メインCPU101は、タイマー回路113の初期設定を行う。具体的には、メインCPU101は、タイマー用プリスケーラレジスタ(不図示)に分周比をセットし、タイマー用制御レジスタ(不図示)に割り込み可等の設定を行い、タイマー用カウンタ(不図示)の初期カウント値を設定する。 On the other hand, when the main CPU 101 determines in S1 that the power supply monitoring port is not on (if S1 is judged as NO), the main CPU 101 performs initialization processing of the timer circuit 113 (PTC) (S2). In this processing, the main CPU 101 performs initial settings of the timer circuit 113. Specifically, the main CPU 101 sets the division ratio in a timer prescaler register (not shown), sets the timer control register (not shown) to enable interrupts, etc., and sets the initial count value of a timer counter (not shown).

次いで、メインCPU101は、主制御回路90及び副制御回路200間用の第1シリアル通信回路114(SCU1)の初期化処理、及び、第2インターフェースボード用の第2シリアル通信回路115(SCU2)の初期化処理を行う(S3)。次いで、メインCPU101は、乱数回路110(RDG)の初期化処理を行う(S4)。次いで、メインCPU101は、メインRAM103の書き込みテストを行う(S5)。 Then, the main CPU 101 initializes the first serial communication circuit 114 (SCU1) between the main control circuit 90 and the sub-control circuit 200, and the second serial communication circuit 115 (SCU2) for the second interface board (S3). Next, the main CPU 101 initializes the random number circuit 110 (RDG) (S4). Next, the main CPU 101 performs a write test on the main RAM 103 (S5).

次いで、メインCPU101は、書き込みテストの結果、メインRAM103への書き込みが正常に行われたか否かを判別する(S6)。 Next, the main CPU 101 determines whether the write test results indicate that the write to the main RAM 103 was successful (S6).

S6において、メインCPU101が、メインRAM103への書き込みが正常に行われなかったと判別したとき(S6がNO判定の場合)、メインCPU101は、後述のS13の処理を行う。一方、S6において、メインCPU101が、メインRAM103への書き込みが正常に行われたと判別したとき(S6がYES判定の場合)、メインCPU101は、タイマー回路113のタイマー用制御レジスタ(不図示)の状態を取得する(S7)。 When the main CPU 101 determines in S6 that writing to the main RAM 103 was not performed normally (if S6 is a NO judgement), the main CPU 101 performs the process of S13 described below. On the other hand, when the main CPU 101 determines in S6 that writing to the main RAM 103 was performed normally (if S6 is a YES judgement), the main CPU 101 acquires the state of the timer control register (not shown) of the timer circuit 113 (S7).

次いで、メインCPU101は、取得したタイマー用制御レジスタの状態に基づいて、現在の状態が割込処理の発生タイミングであるか否かを判別する(S8)。具体的には、メインCPU101は、取得したタイマー用制御レジスタの状態に基づいて、タイマーカウント開始後から1.1172ms経過したか否かを判別する。 Next, the main CPU 101 determines whether the current state is the timing for an interrupt process to occur based on the state of the acquired timer control register (S8). Specifically, the main CPU 101 determines whether 1.1172 ms have elapsed since the timer count started based on the state of the acquired timer control register.

なお、本実施形態では、S2のタイマー回路113の初期化処理によりタイマー時間1.1172msがセットされると、CPU内蔵タイマーのカウント処理が開始される。その後、タイマー用制御レジスタ(不図示)の情報を読み込むことによりタイマー回路113のステータスを取得することができる。そして、本実施形態では、タイマー用制御レジスタに、現在の状態が割込処理の発生タイミングであるか否か(タイマー割込状態であるか否か)を判別(参照)可能なビット(判別ビット)が設けられる。 In this embodiment, when the timer time of 1.1172 ms is set by the initialization process of the timer circuit 113 in S2, the count process of the timer built into the CPU is started. After that, the status of the timer circuit 113 can be obtained by reading information from a timer control register (not shown). In this embodiment, the timer control register is provided with a bit (discrimination bit) that can determine (reference) whether the current state is the timing for interrupt processing to occur (whether the timer is in an interrupt state).

それゆえ、上記S7の処理では、メインCPU101は、タイマー用制御レジスタ(不図示)の情報を読み込み、上記S8の処理では、メインCPU101は、タイマー用制御レジスタ内の判別ビットのオン/オフ状態(「1」/「0」)を参照することにより、現在の状態が割込処理の発生タイミングであるか否かを判別する。なお、タイマー回路113によるカウント開始から1.1172ms経過したとき(タイマー回路113のカウント値が0であれば)、該判別ビットはオン状態となる。 Therefore, in the process of S7 above, the main CPU 101 reads the information in the timer control register (not shown), and in the process of S8 above, the main CPU 101 refers to the on/off state ("1"/"0") of the discrimination bit in the timer control register to determine whether the current state is the timing for interrupt processing to occur. Note that when 1.1172 ms has elapsed since the timer circuit 113 started counting (if the count value of the timer circuit 113 is 0), the discrimination bit is in the on state.

S8において、メインCPU101が、現在の状態が割込処理の発生タイミングでないと判別したとき(S8がNO判定の場合)、メインCPU101は、処理をS7の処理に戻し、S7以降の処理を繰り返す。 When the main CPU 101 determines in S8 that the current state is not the timing for an interrupt process to occur (if S8 returns NO), the main CPU 101 returns the process to S7 and repeats the processes from S7 onwards.

一方、S8において、メインCPU101が、現在の状態が割込処理の発生タイミングであると判別したとき(S8がYES判定の場合)、メインCPU101は、サムチェック処理(規定外)を行う(S9)。この処理では、メインCPU101は、メインRAM103のサムチェック処理を行うが、この処理の作業は、メインRAM103内の規定外作業領域(図12C参照)で行われる。また、このサムチェック処理で用いられるプログラムはメインROM102内の規定外エリアに格納されている(図12B参照)。なお、サムチェック処理の詳細については、後述の図79及び図80を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S8 that the current state is the timing for interrupt processing to occur (YES in S8), the main CPU 101 performs a sum check process (non-standard) (S9). In this process, the main CPU 101 performs a sum check process on the main RAM 103, and the work for this process is performed in a non-standard work area in the main RAM 103 (see FIG. 12C). In addition, the program used in this sum check process is stored in a non-standard area in the main ROM 102 (see FIG. 12B). Details of the sum check process will be explained later with reference to FIGS. 79 and 80.

また、S8において、メインCPU101が、現在の状態が割込処理の発生タイミングであると判別したとき(S8がYES判定の場合)には、メインCPU101は、S9の処理の前に、後述の割込処理(後述の図158参照)を実行する。そして、この割込処理により、主制御回路90(主制御基板71)から副制御回路200(副制御基板72)には、無操作コマンドが送信される。 In addition, in S8, when the main CPU 101 determines that the current state is the timing for interrupt processing to occur (if S8 is judged as YES), the main CPU 101 executes the interrupt processing described below (see FIG. 158 described below) before processing S9. Then, this interrupt processing causes the main control circuit 90 (main control board 71) to send a no-operation command to the sub-control circuit 200 (sub-control board 72).

S9の処理後、メインCPU101は、設定用鍵型スイッチ54がオン状態であるか否かを判別する(S10)。 After processing S9, the main CPU 101 determines whether the setting key switch 54 is in the ON state (S10).

S10において、メインCPU101が、設定用鍵型スイッチ54がオン状態であると判別したとき(S10がYES判定の場合)、メインCPU101は、後述のS15の処理を行う。一方、S10において、メインCPU101が、設定用鍵型スイッチ54がオン状態でないと判別したとき(S10がNO判定の場合)、メインCPU101は、S9のサムチェック処理の結果に基づいて、サムチェック判定結果が正常であったか否かを判別する(S11)。 When the main CPU 101 determines in S10 that the setting key switch 54 is on (YES in S10), the main CPU 101 performs the process of S15 described below. On the other hand, when the main CPU 101 determines in S10 that the setting key switch 54 is not on (NO in S10), the main CPU 101 determines whether the sum check result was normal or not based on the result of the sum check process in S9 (S11).

S11において、メインCPU101が、サムチェック判定結果が正常でないと判別したとき(S11がNO判定の場合)、メインCPU101は、後述のS13の処理を行う。一方、S11において、メインCPU101が、サムチェック判定結果が正常であると判別したとき(S11がYES判定の場合)、メインCPU101は、遊技復帰処理を行う(S12)。この処理では、メインCPU101は、遊技の状態を電断検知前の状態に戻す処理を行う。なお、遊技復帰処理の詳細については、後述の図66を参照しながら後で説明する。 When the main CPU 101 determines in S11 that the sum check judgment result is not normal (if S11 is a NO judgment), the main CPU 101 performs the process of S13 described below. On the other hand, when the main CPU 101 determines in S11 that the sum check judgment result is normal (if S11 is a YES judgment), the main CPU 101 performs a game return process (S12). In this process, the main CPU 101 performs a process to return the game state to the state before the power interruption was detected. Details of the game return process will be described later with reference to FIG. 66 described below.

S6又はS11がNO判定の場合、メインCPU101は、情報表示器6(7セグLED表示器)に、エラー発生を意味する文字列「rr」を表示する(S13)。その後、メインCPU101は、WDTのクリア処理を繰り返す(S14)。 If S6 or S11 returns NO, the main CPU 101 displays the character string "rr" on the information display 6 (7-segment LED display) to indicate that an error has occurred (S13). After that, the main CPU 101 repeats the WDT clear process (S14).

ここで再度、S10の処理に戻って、S10がYES判定の場合、メインCPU101は、設定変更確認処理を行う(S15)。この処理では、メインCPU101は、主に、設定変更開始時における設定変更コマンドの生成格納処理を行う。なお、設定変更確認処理の詳細については、後述の図68を参照しながら後で説明する。 Now, returning to the process of S10 again, if the judgment of S10 is YES, the main CPU 101 performs a setting change confirmation process (S15). In this process, the main CPU 101 mainly performs a process of generating and storing a setting change command at the start of the setting change. Details of the setting change confirmation process will be described later with reference to FIG. 68.

次いで、メインCPU101は、RAM初期化処理を行う(S16)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「RAM異常時又は設定変更開始時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。そして、S16の処理後、メインCPU101は、後述のメイン処理(後述の図82参照)を開始する。 Next, the main CPU 101 performs RAM initialization processing (S16). In this processing, the main CPU 101 sets the address "When RAM abnormality or setting change starts" in the game RAM area of the main RAM 103 shown in FIG. 12C as the starting address for starting initialization, and erases (clears) the information from the starting address to the final address of the game RAM area. Then, after processing S16, the main CPU 101 starts the main processing described below (see FIG. 82 described below).

本実施形態では、上述のようにして電源投入(リセット割込)時処理が行われる。そして、上述した電源投入(リセット割込)時処理中のS2の処理は、メインCPU101が、図65Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the power-on (reset interrupt) processing is performed as described above. The processing of S2 during the power-on (reset interrupt) processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 65A.

図65Aのソースプログラムでは、CPUクロックとして10MHz(供給クロックは20MHz)が設定され、プリスケーラレジスタ設定値として228が設定され、初期カウント値として49が設定される。この結果、割り込み処理のタイマー時間(実行周期)として、1.1172ms(=1/(10MHz/288)×49)が算出される。 In the source program in Fig. 65A, the CPU clock is set to 10 MHz (the supplied clock is 20 MHz), the prescaler register setting value is set to 228, and the initial count value is set to 49. As a result, the timer time (execution period) for the interrupt process is calculated to be 1.1172 ms (= 1/(10 MHz/288) x 49).

また、上述した電源投入(リセット割込)時処理中のS7及びS8の処理は、メインCPU101が、図65Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、S7のタイマー用制御レジスタの状態の取得処理は、図65B中の「LD」命令により実行され、S8の判定処理は、図65B中の「JBIT」命令により実行される。そして、タイマー回路113によるカウント開始から1.1172ms経過するまで、図65B中の「LD」命令及び図65B中の「JBIT」命令が繰り返し行われ、タイマー回路113によるカウント開始から1.1172ms経過すると、タイマー回路113から割込みコントローラ112を介してメインCPU101に割込要求信号が出力される。メインCPU101は、この割込要求信号の入力を契機として、電源復帰後の最初の1.1172ms周期の割込処理を開始する。 The above-mentioned processing of S7 and S8 during the power-on (reset interrupt) processing is performed by the main CPU 101 sequentially executing each source code defined in the source program in FIG. 65B. Specifically, the acquisition processing of the timer control register status in S7 is executed by the "LD" instruction in FIG. 65B, and the judgment processing in S8 is executed by the "JBIT" instruction in FIG. 65B. Then, the "LD" instruction in FIG. 65B and the "JBIT" instruction in FIG. 65B are repeatedly executed until 1.1172 ms have elapsed since the timer circuit 113 started counting, and when 1.1172 ms have elapsed since the timer circuit 113 started counting, an interrupt request signal is output from the timer circuit 113 to the main CPU 101 via the interrupt controller 112. The main CPU 101 starts interrupt processing for the first 1.1172 ms period after the power is restored, triggered by the input of this interrupt request signal.

なお、この電源復帰直後(電源投入時の初期化後)の最初の1.1172ms周期の割込処理では、遊技動作に関するコマンドはセットされていないので、主制御回路90から副制御回路200には無操作コマンドが送信される。このように電源復帰直後に割込処理を許可することにより、電源復帰後、最短時間で無操作コマンドが送信され、主制御回路90及び副制御回路200間の通信接続を確立することができ、主制御回路90及び副制御回路200間の通信動作を安定化させることができる。 In addition, in the first 1.1172 ms interrupt process immediately after power is restored (after initialization when power is turned on), no commands related to game operation are set, so a no-operation command is sent from the main control circuit 90 to the sub-control circuit 200. By allowing interrupt process immediately after power is restored in this way, the no-operation command is sent in the shortest possible time after power is restored, and a communication connection between the main control circuit 90 and the sub-control circuit 200 can be established, stabilizing communication operation between the main control circuit 90 and the sub-control circuit 200.

また、この通信動作で送信される無操作コマンドを構成する通信パラメータ1~5には、電源復帰時に、それぞれLレジスタ、Hレジスタ、Eレジスタ、Dレジスタ及びCレジスタに格納されているデータがセットされる。それゆえ、本実施形態では、電源復帰後の最初の割込処理で送信される無操作コマンドの通信パラメータ1~5にそれぞれセットされるデータを、電源復帰毎に異ならせる(不定にする)ことができる。すなわち、電源復帰直後(電源投入時の初期化後)の割込処理で送信される無操作コマンドのサム値(BCC)を、電源復帰毎に異ならせることができる。この場合、ゴト等の不正行為を抑制することができる。 Furthermore, when power is restored, the communication parameters 1 to 5 constituting the no-operation command sent in this communication operation are set with the data stored in the L register, H register, E register, D register, and C register, respectively. Therefore, in this embodiment, the data set in the communication parameters 1 to 5 of the no-operation command sent in the first interrupt process after power is restored can be made different (undefined) each time power is restored. In other words, the sum value (BCC) of the no-operation command sent in the interrupt process immediately after power is restored (after initialization when power is turned on) can be made different each time power is restored. In this case, fraudulent activities such as cheating can be suppressed.

また、上述した電源投入(リセット割込)時処理中のS13の処理(割込み禁止処理)は、メインCPU101が、図65Cのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。そして、エラーコード「rr」を、情報表示器6内の2桁の7セグLEDに表示する際の制御では、図65Cに示すように、まず、ソースコード「LD HL,cPA_SEGCOM」が実行されることにより、7セグLEDへの出力のための2バイトのアドレスが指定され、次いで、ソースコード「LDW (HL),100H*cZCHRAR+cBX_PAYSEG」が実行され、2桁の7セグLEDへの7セグコモン出力データの出力動作と7セグカソード出力データの出力動作とが同時に行われる。 The process of S13 (interrupt inhibition process) during the power-on (reset interrupt) process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 65C. In the control for displaying the error code "rr" on the two-digit seven-segment LED in the information display 6, as shown in FIG. 65C, first, the source code "LD HL, cPA_SEGCOM" is executed to specify a two-byte address for output to the seven-segment LED, and then the source code "LDW (HL), 100H*cZCHRAR+cBX_PAYSEG" is executed to simultaneously output the seven-segment common output data and the seven-segment cathode output data to the two-digit seven-segment LED.

すなわち、本実施形態のパチスロ1では、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力データと、7セグカソード出力データとが同時に出力される。この場合、ソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができ、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。それゆえ、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In other words, in the pachislot 1 of this embodiment, when controlling the dynamic lighting of the two-digit 7-segment LED, the 7-segment common output data and the 7-segment cathode output data are output simultaneously. In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LED in the source program can be reduced, and the capacity of the source program (usage capacity of the main ROM 102) can be reduced. Therefore, in this embodiment, free capacity can be secured (increased) in the main ROM 102, and the increased free capacity can be utilized to improve playability.

なお、ここでいう、「7セグコモン出力データ」は、7セグLEDをダイナミック制御する際に、7セグLEDのコモン(共通)端子に出力されるLED駆動データであり、「7セグカソード出力データ」は、7セグLEDをダイナミック点灯制御する際に、7セグLEDの各カソード端子に出力されるLED駆動データである。 Note that the "7-segment common output data" here refers to the LED drive data output to the common terminal of the 7-segment LED when dynamically controlling the 7-segment LED, and the "7-segment cathode output data" refers to the LED drive data output to each cathode terminal of the 7-segment LED when dynamically controlling the lighting of the 7-segment LED.

また、7セグLEDの各カソード端子及びコモン端子は、ドア中継端子板68及び遊技動作表示基板81を介して主制御基板71に配置されたマイクロプロセッサ91の外部バスインターフェース104に接続され、これにより、7セグLEDがメインCPU101により制御されている。ラベル「cPA_SEGCOM」は、7セグコモン出力データ及び7セグカソード出力データを7セグLEDに出力するための外部インターフェース104のアドレスを定義(指定)している。なお、メインCPU101がパラレルポート111のPOP(図9参照)を使用して外部に信号を出力し、PIPを使用して外部から信号の入力を行う入出力方式は、ポート(I/O)マップドI/O(主に、「OUT」、「IN」等の命令を使用する方式)と呼ばれ、メインCPU101が外部バスインターフェース104を使用して外部と信号の入出力を行う入出力方式は、メモリマップドI/O(「LD」、「LDW」等の命令を使用して、あたかもRAMへのデータの読み書きを行うように、ポートの入出力を行う方式)と呼ばれている。 The cathode and common terminals of the 7-segment LEDs are connected to the external bus interface 104 of the microprocessor 91 arranged on the main control board 71 via the door relay terminal board 68 and the game operation display board 81, and the 7-segment LEDs are controlled by the main CPU 101. The label "cPA_SEGCOM" defines (specifies) the address of the external interface 104 for outputting the 7-segment common output data and the 7-segment cathode output data to the 7-segment LEDs. The input/output method in which the main CPU 101 uses the POP (see FIG. 9) of the parallel port 111 to output signals to the outside and uses the PIP to input signals from the outside is called port (I/O) mapped I/O (a method that mainly uses commands such as "OUT" and "IN"), and the input/output method in which the main CPU 101 uses the external bus interface 104 to input and output signals from the outside is called memory mapped I/O (a method that uses commands such as "LD" and "LDW" to input and output ports as if reading and writing data to RAM).

[遊技復帰処理]
次に、図66及び図67を参照して、電源投入(リセット割込)時処理(図64参照)中のS12で行う遊技復帰処理について説明する。なお、図66は、遊技復帰処理の手順を示すフローチャートであり、図67は、該フローチャート中のS25~S32の処理を実行するためのソースプログラムの一例を示す図である。
[Game return process]
Next, the game return process performed in S12 during the power-on (reset interrupt) process (see FIG. 64) will be described with reference to FIG. 66 and FIG. 67. Note that FIG. 66 is a flow chart showing the procedure of the game return process, and FIG. 67 is a diagram showing an example of a source program for executing the processes of S25 to S32 in the flow chart.

まず、メインCPU101は、スタックポインタ(SP)に、電断時のスタックポインタをセットする(S21)。次いで、メインCPU101は、入力ポートの1割込処理前のオンエッジデータ、及び、現在セットされているオンエッジデータをクリア(オフ)する(S22)。次いで、メインCPU101は、出力ポートのバックアップデータを出力ポートにセットする(S23)。次いで、メインCPU101は、入力ポートのデータを読み込み、該データを、入力ポートの現在及び1割込処理前のデータ格納領域に保存する(S24)。 First, the main CPU 101 sets the stack pointer at the time of power failure to the stack pointer (SP) (S21). Next, the main CPU 101 clears (turns off) the on-edge data of the input port before one interrupt processing and the currently set on-edge data (S22). Next, the main CPU 101 sets the backup data of the output port to the output port (S23). Next, the main CPU 101 reads the data of the input port and saves the data in the data storage area of the input port for the current data and the data before one interrupt processing (S24).

次いで、メインCPU101は、回胴制御データ格納領域のアドレスをセットする(S25)。次いで、メインCPU101は、チェックするリール数(本実施形態では「3」)をセットする(S26)。 Next, the main CPU 101 sets the address of the reel control data storage area (S25). Next, the main CPU 101 sets the number of reels to be checked (in this embodiment, "3") (S26).

次いで、メインCPU101は、セットされた回胴制御データ格納領域のアドレスに基づいて、所定のリールのリール制御管理情報(電断発生時の表示列の変動制御に関するデータ)を取得する(S27)。なお、リール制御管理情報(表示列の変動制御管理情報)は、各リールの制御状態(回転状況)に関する情報であり、電断時には、バックアップされて保存される。 Next, the main CPU 101 acquires reel control management information (data related to the control of the display row fluctuations when a power outage occurs) for the specified reel based on the address of the reel control data storage area that has been set (S27). Note that the reel control management information (information related to the control of the display row fluctuations) is information related to the control state (spinning status) of each reel, and is backed up and saved in the event of a power outage.

次いで、メインCPU101は、リール制御管理情報がリールの加速中、定速待ち又は定速中の回転状況に対応する情報であるか否かを判別する(S28)。 Next, the main CPU 101 determines whether the reel control management information corresponds to the rotation status of the reel during acceleration, waiting at a constant speed, or at a constant speed (S28).

S28において、メインCPU101が、S28の条件を満たさないと判別したとき(S28がNO判定の場合)、メインCPU101は、後述のS31の処理を行う。一方、S28において、メインCPU101が、S28の条件を満たすと判別したとき(S28がYES判定の場合)、メインCPU101は、回胴制御データ(リール制御管理情報)をクリアする(S29)。この処理により、遊技復帰後、リールの回転制御が加速処理から開始される。次いで、メインCPU101は、リールの作動タイミング値(回胴制御データの実行開始タイミング「1」)をセットする(S30)。なお、リールの作動タイミングに「1」がセットされると、リール制御処理(後述の図158中のS903参照)内で、励磁変更タイミングとなるため、メインCPU101は、リールの回転制御を加速処理から開始する。 In S28, when the main CPU 101 determines that the condition of S28 is not satisfied (if S28 is a NO judgment), the main CPU 101 performs the process of S31 described below. On the other hand, in S28, when the main CPU 101 determines that the condition of S28 is satisfied (if S28 is a YES judgment), the main CPU 101 clears the reel control data (reel control management information) (S29). With this process, after the game is resumed, the reel rotation control starts from the acceleration process. Next, the main CPU 101 sets the reel operation timing value (the execution start timing of the reel control data "1") (S30). Note that when "1" is set to the reel operation timing, it becomes the excitation change timing in the reel control process (see S903 in FIG. 158 described later), so the main CPU 101 starts the reel rotation control from the acceleration process.

S30の処理後又はS28がNO判定の場合、メインCPU101は、リール数の値を1減算する(S31)。次いで、メインCPU101は、減算後のリール数の値が「0」であるか否かを判別する(S32)。 After processing S30 or if S28 returns NO, the main CPU 101 subtracts 1 from the number of reels (S31). Next, the main CPU 101 determines whether the number of reels after subtraction is "0" (S32).

S32において、メインCPU101が、減算後のリール数の値が「0」でないと判別したとき(S32がNO判定の場合)、メインCPU101は、チェック対象のリールを変えて、処理をS27の処理に戻し、S27以降の処理を繰り返す。 In S32, when the main CPU 101 determines that the value of the number of reels after subtraction is not "0" (if S32 returns a NO judgment), the main CPU 101 changes the reel to be checked, returns the process to S27, and repeats the processes from S27 onwards.

一方、S32において、メインCPU101が、減算後のリール数の値が「0」であると判別したとき(S32がYES判定の場合)、メインCPU101は、RAM初期化処理を行う(S33)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「電源復帰時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 On the other hand, when the main CPU 101 determines in S32 that the value of the number of reels after subtraction is "0" (if S32 returns YES), the main CPU 101 performs RAM initialization processing (S33). In this processing, the main CPU 101 sets the "When power is restored" address in the game RAM area of the main RAM 103 shown in FIG. 12C as the top address for starting initialization, and erases (clears) the information from the top address to the final address of the game RAM area.

次いで、メインCPU101は、電断検知時に退避させた全てのレジスタのデータを全てのレジスタに復帰させる(S34)。そして、S34の処理後、メインCPU101は、遊技復帰処理を終了し、処理を電断検知時の処理に戻す。 Next, the main CPU 101 restores to all registers the data that was saved when the power outage was detected (S34). After processing S34, the main CPU 101 ends the game return processing and returns the processing to the processing at the time of the power outage detection.

本実施形態では、上述のようにして遊技復帰処理が行われる。本実施形態の遊技復帰処理では、上述のように、電断発生時の各ポートの入出力状態を電源復帰時に担保するとともに、電断時にリール回転中の場合には、電源復帰時にリール制御管理情報を取得してリールの再回転開始に必要な処理も行う(S25~S32の処理参照)。それゆえ、本実施形態では、回胴回転中の電断から復帰したときであっても、安定して、リールの再回転制御を行うことができ、遊技者に不快感を与えることが無くなる。 In this embodiment, the game recovery process is performed as described above. As described above, in the game recovery process of this embodiment, the input/output state of each port at the time of the power outage is guaranteed when the power is restored, and if the reels are rotating when the power is restored, reel control management information is obtained when the power is restored and the process required to restart the reels is performed (see the processes of S25 to S32). Therefore, in this embodiment, even when power is restored after a power outage while the reels are rotating, the reels can be stably controlled to restart, eliminating any discomfort to the player.

また、上述した遊技復帰処理中のS25~S32の処理は、メインCPU101が、図67のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。なお、上述のように、本実施形態のパチスロ1で用いられている遊技機用セキュリティ機能付きのマイクロプロセッサ91では、メインCPU101専用の各種命令コードが設けられている。例えば、図67中の「LDQ」命令(所定の読み出し命令)は、メインCPU101専用命令コードの一つである。 The processes of S25 to S32 during the game return process described above are performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 67. As described above, the microprocessor 91 with gaming machine security function used in the pachislot 1 of this embodiment is provided with various instruction codes dedicated to the main CPU 101. For example, the "LDQ" instruction (predetermined read instruction) in FIG. 67 is one of the instruction codes dedicated to the main CPU 101.

ソースプログラム上において、例えば、ソースコード「LDQ HL,k」が実行されると、Qレジスタの内容(格納データ)と、1バイトの整数k(直値)とで指定されたアドレスが、HLレジスタにロードされる。この際、Qレジスタの内容が指定先アドレスの上位側のアドレス値となり、整数k(直値)が指定先アドレスの下位側のアドレス値となる。それゆえ、図67中のソースコード「LDQ HL,.LOW.wR1_CTRL」が実行されると、Qレジスタの内容(回胴制御データ格納領域のアドレスの上位側のアドレス値)と、整数値「.LOW.wR1_CTRL」(回胴制御データ格納領域のアドレスの下位側のアドレス値)とで指定されるアドレス(回胴制御データ格納領域のアドレス)が、HLレジスタにロードされる。なお、「.LOW.」は、実際の命令ではなく、擬似命令と呼ばれるものである。この疑似命令の機能では、「.LOW.」に続いて規定される格納領域のアドレスの下位側アドレスのみが有効にされる。また、疑似命令は、実際のROMに格納される命令ではなく、ソースファイルをROMに格納するための形式に変換する際に、変換プログラム(アセンブラ)が参照するための命令である。 For example, when the source code "LDQ HL, k" is executed in the source program, the address specified by the contents of the Q register (stored data) and the 1-byte integer k (immediate value) is loaded into the HL register. At this time, the contents of the Q register become the upper address value of the specified address, and the integer k (immediate value) becomes the lower address value of the specified address. Therefore, when the source code "LDQ HL,.LOW.wR1_CTRL" in FIG. 67 is executed, the address (address of the reel control data storage area) specified by the contents of the Q register (the upper address value of the address of the reel control data storage area) and the integer value ".LOW.wR1_CTRL" (the lower address value of the address of the reel control data storage area) is loaded into the HL register. Note that ".LOW." is not an actual command, but is called a pseudo command. In the function of this pseudo command, only the lower address of the address of the storage area specified following ".LOW." is enabled. Also, pseudo instructions are not instructions that are actually stored in ROM, but are instructions that the conversion program (assembler) references when converting source files into a format for storage in ROM.

上述のように、本実施形態では、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードを使用することにより、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。この場合、ソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in this embodiment, by using an instruction code dedicated to the main CPU 101 that specifies an address using the Q register (extended register), the main ROM 102, main RAM 103, and memory-mapped I/O can be accessed directly. In this case, the instruction code related to address setting can be omitted from the source program, and the capacity of the source program (the capacity used by the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free capacity can be secured (increased) in the main ROM 102, and the increased free capacity can be utilized to improve playability.

[設定変更確認処理]
次に、図68及び図69を参照して、電源投入(リセット割込)時処理(図64参照)中のS15で行う設定変更確認処理について説明する。なお、図68は、設定変更確認処理の手順を示すフローチャートであり、図69Aは、該フローチャート中のS44~S47の処理を実行するためのソースプログラムの一例を示す図であり、図69Bは、該フローチャート中のS57の処理を実行するためのソースプログラムの一例を示す図である。
[Settings change confirmation process]
Next, the setting change confirmation process performed in S15 during the power-on (reset interrupt) process (see Fig. 64) will be described with reference to Fig. 68 and Fig. 69. Fig. 68 is a flow chart showing the procedure of the setting change confirmation process, Fig. 69A is a diagram showing an example of a source program for executing the processes of S44 to S47 in the flow chart, and Fig. 69B is a diagram showing an example of a source program for executing the process of S57 in the flow chart.

まず、メインCPU101は、メインRAM103内の規定外RAM領域の初期化処理を行う(S41)。次いで、メインCPU101は、1割り込み待ち処理を行う(S42)。この処理では、メインCPU101は、割込処理による無操作コマンドの副制御回路200への送信処理が終了するまで待機する。 First, the main CPU 101 performs initialization processing of the non-standard RAM area in the main RAM 103 (S41). Next, the main CPU 101 performs processing to wait for one interrupt (S42). In this processing, the main CPU 101 waits until the processing to transmit the no-operation command to the sub-control circuit 200 by the interrupt processing is completed.

次いで、メインCPU101は、RAM初期化処理を行う(S43)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「RAM異常時又は設定変更開始時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 Next, the main CPU 101 performs a RAM initialization process (S43). In this process, the main CPU 101 sets the address of "RAM abnormality or setting change start time" in the game RAM area of the main RAM 103 shown in FIG. 12C as the starting address for starting initialization, and erases (clears) the information from the starting address to the final address of the game RAM area.

次いで、メインCPU101は、設定用鍵型スイッチ54がオン状態であるか否かを判別する(S44)。なお、設定用鍵型スイッチ54に差し込まれる設定キー(不図示)は、パチスロ1の設定(設定1~6)を操作するための操作キーであり、設定キーがオンされていると、設定用鍵型スイッチ54がオン状態となる。 Next, the main CPU 101 determines whether the setting key switch 54 is in the ON state (S44). The setting key (not shown) inserted into the setting key switch 54 is an operation key for operating the settings (settings 1 to 6) of the slot machine 1, and when the setting key is ON, the setting key switch 54 is in the ON state.

S44において、メインCPU101が、設定用鍵型スイッチ54がオン状態でないと判別したとき(S44がNO判定の場合)、メインCPU101は、設定変更確認処理を終了し、処理を電源投入(リセット割込)時処理(図64参照)のS16の処理に移す。一方、S44において、メインCPU101が、設定用鍵型スイッチ54がオン状態であると判別したとき(S44がYES判定の場合)、メインCPU101は、メダル受付禁止の処理を行う(S45)。この処理により、セレクタ66(図7参照)のソレノイドの駆動が行われず、投入されたメダルがメダル払出口24(図2参照)から排出される。 When the main CPU 101 determines in S44 that the setting key switch 54 is not on (if S44 returns a NO judgment), the main CPU 101 ends the setting change confirmation process and moves to S16 of the power-on (reset interrupt) processing (see FIG. 64). On the other hand, when the main CPU 101 determines in S44 that the setting key switch 54 is on (if S44 returns a YES judgment), the main CPU 101 performs a medal acceptance prohibition process (S45). This process does not drive the solenoid of the selector 66 (see FIG. 7), and the inserted medal is discharged from the medal payout outlet 24 (see FIG. 2).

次いで、メインCPU101は、Lレジスタに設定変更開始又は設定確認開始の情報(005H:第1の値)をセットし、設定変更コマンド(設定変更/設定確認開始)の生成格納処理を行う(S46)。この処理では、メインCPU101は、設定変更処理又は設定確認処理の開始時に主制御回路90から副制御回路200に送信される設定変更コマンドデータ(第1のコマンドデータ)を生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域に保存する。なお、設定変更コマンド生成格納処理の詳細については、後述の図70を参照しながら後で説明する。また、通信データ格納領域に保存された設定変更コマンド(設定変更/設定確認開始)は、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。 Next, the main CPU 101 sets information (005H: first value) for starting the setting change or setting check in the L register, and performs a process for generating and storing a setting change command (starting the setting change/setting check) (S46). In this process, the main CPU 101 generates setting change command data (first command data) to be transmitted from the main control circuit 90 to the sub-control circuit 200 at the start of the setting change process or setting check process, and stores the command data in a communication data storage area provided in the main RAM 103. Details of the setting change command generation and storage process will be described later with reference to FIG. 70. The setting change command (starting the setting change/setting check) stored in the communication data storage area is transmitted from the main control circuit 90 to the sub-control circuit 200 by a communication data transmission process in the interrupt process described later in FIG. 158.

次いで、メインCPU101は、エラーカウントリレーをオン状態にセットする(S47)。次いで、メインCPU101は、設定変更及び設定確認のいずれが行われたかを判別する(S48)。 Next, the main CPU 101 sets the error count relay to the on state (S47). Next, the main CPU 101 determines whether a setting change or setting confirmation has been performed (S48).

S48において、メインCPU101が、設定変更が行われていない(設定確認が行われた)と判別したとき(S48がNO判定の場合)、メインCPU101は、後述のS55の処理を行う。 When the main CPU 101 determines in S48 that no setting change has been made (setting confirmation has been made) (if S48 returns NO), the main CPU 101 performs the process of S55 described below.

一方、S48において、メインCPU101が、設定変更が行われた(設定確認が行われていない)と判別したとき(S48がYES判定の場合)、メインCPU101は、設定値の更新処理を行う(S49)。次いで、メインCPU101は、設定値の7セグ表示設定処理を行う(S50)。この処理により、更新後の設定値が情報表示器6内の7セグLEDで表示可能になる。 On the other hand, when the main CPU 101 determines in S48 that a setting change has been made (setting confirmation has not been made) (if S48 returns YES), the main CPU 101 performs a setting value update process (S49). Next, the main CPU 101 performs a 7-segment display setting process for the setting value (S50). This process makes it possible for the updated setting value to be displayed on the 7-segment LED in the information display 6.

次いで、メインCPU101は、リセットスイッチ76がオン状態であるか否かを判別する(S51)。 Next, the main CPU 101 determines whether the reset switch 76 is on or not (S51).

S51において、メインCPU101が、リセットスイッチ76がオン状態であると判別したとき(S51がYES判定の場合)、メインCPU101は、処理をS49の処理に戻し、S49以降の処理を繰り返す。一方、S51において、メインCPU101が、リセットスイッチ76がオン状態でないと判別したとき(S51がNO判定の場合)、メインCPU101は、スタートスイッチ79がオン状態であるか否かを判別する(S52)。 When the main CPU 101 determines in S51 that the reset switch 76 is on (if S51 is a YES judgement), the main CPU 101 returns the process to S49 and repeats the processes from S49 onwards. On the other hand, when the main CPU 101 determines in S51 that the reset switch 76 is not on (if S51 is a NO judgement), the main CPU 101 determines whether the start switch 79 is on or not (S52).

S52において、メインCPU101が、スタートスイッチ79がオン状態でないと判別したとき(S52がNO判定の場合)、メインCPU101は、処理をS51の処理に戻し、S51以降の処理を繰り返す。一方、S52において、メインCPU101が、スタートスイッチ79がオン状態であると判別したとき(S52がYES判定の場合)、メインCPU101は、メインRAM103に設けられた設定値格納領域(不図示)に設定値を格納する(S53)。 When the main CPU 101 determines in S52 that the start switch 79 is not on (if S52 is a NO judgement), the main CPU 101 returns the process to S51 and repeats the processes from S51 onwards. On the other hand, when the main CPU 101 determines in S52 that the start switch 79 is on (if S52 is a YES judgement), the main CPU 101 stores the setting value in a setting value storage area (not shown) provided in the main RAM 103 (S53).

次いで、メインCPU101は、設定用鍵型スイッチ54がオフ状態であるか否かを判別する(S54)。 Next, the main CPU 101 determines whether the setting key switch 54 is in the OFF state (S54).

S54において、メインCPU101が、設定用鍵型スイッチ54がオフ状態でないと判別したとき(S54がNO判定の場合)、メインCPU101は、S54の処理を繰り返す。一方、S54において、メインCPU101が、設定用鍵型スイッチ54がオフ状態であると判別したとき(S54がYES判定の場合)、メインCPU101は、後述のS55の処理を行う。 When the main CPU 101 determines in S54 that the setting key switch 54 is not in the OFF state (if S54 is a NO judgment), the main CPU 101 repeats the process of S54. On the other hand, when the main CPU 101 determines in S54 that the setting key switch 54 is in the OFF state (if S54 is a YES judgment), the main CPU 101 performs the process of S55 described below.

S48がNO判定の場合又はS54がYES判定の場合、メインCPU101は、設定変更及び設定確認のいずれが行われたか否かを判別する(S55)。 If S48 is judged as NO or S54 is judged as YES, the main CPU 101 determines whether a setting change or a setting confirmation has been performed (S55).

S55において、メインCPU101が、設定変更が行われていない(設定確認が行われた)と判別したとき(S55がNO判定の場合)、メインCPU101は、後述のS57の処理を行う。一方、S55において、メインCPU101が、設定変更が行われた(設定確認が行われていない)と判別したとき(S55がYES判定の場合)、メインCPU101は、RAM初期化処理を行う(S56)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の図示しない「設定変更終了時」のアドレス(設定値格納領域の次のアドレス)を、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 When the main CPU 101 determines in S55 that no setting change has been made (setting confirmation has been made) (if S55 is a NO judgement), the main CPU 101 performs the process of S57 described below. On the other hand, when the main CPU 101 determines in S55 that a setting change has been made (setting confirmation has not been made) (if S55 is a YES judgement), the main CPU 101 performs RAM initialization processing (S56). In this processing, the main CPU 101 sets the address (next address in the setting value storage area) of "setting change end" (not shown) in the game RAM area of the main RAM 103 shown in FIG. 12C as the top address for starting initialization, and erases (clears) the information from the top address to the final address of the game RAM area.

S56の処理後又はS55がNO判定の場合、メインCPU101は、Lレジスタに設定変更終了又は設定確認終了の情報(004H:第2の値)をセットし、設定変更コマンド(設定変更/設定確認終了)の生成格納処理を行う(S57)。この処理では、メインCPU101は、設定変更処理又は設定確認処理の終了時に主制御回路90から副制御回路200に送信される設定変更コマンドデータ(第2のコマンドデータ)を生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域に保存する。なお、設定変更コマンド生成格納処理の詳細については、後述の図70を参照しながら後で説明する。また、通信データ格納領域に保存された設定変更コマンド(設定変更/設定確認終了)は、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。そして、S57の処理後、メインCPU101は、設定変更確認処理を終了し、処理を電源投入(リセット割込)時処理(図64参照)のS16の処理に移す。 After the process of S56 or if S55 is judged as NO, the main CPU 101 sets the information of the end of the setting change or the end of the setting check (004H: second value) in the L register and performs the process of generating and storing the setting change command (end of the setting change/setting check) (S57). In this process, the main CPU 101 generates the setting change command data (second command data) to be transmitted from the main control circuit 90 to the sub-control circuit 200 at the end of the setting change process or the setting check process, and stores the command data in the communication data storage area provided in the main RAM 103. Details of the setting change command generation and storage process will be described later with reference to FIG. 70 described later. The setting change command (end of the setting change/setting check) stored in the communication data storage area is transmitted from the main control circuit 90 to the sub-control circuit 200 by the communication data transmission process in the interrupt process described in FIG. 158 described later. After processing S57, the main CPU 101 ends the setting change confirmation process and moves to processing S16 of the power-on (reset interrupt) processing (see FIG. 64).

本実施形態では、上述のようにして、設定変更確認処理が行われる。上述した設定変更確認処理中のS44~S47の処理は、メインCPU101が、図69Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、例えば、S44の設定キーの状態判定処理は、図69A中のソースコード「BITQ 7,(.LOW.(wIBUF+4))」により実行され、S47のエラーカウントリレーをオン状態にセットする処理は、図69A中のソースコード「SETQ 1,(.LOW.wECRREQ)」により実行される。 In this embodiment, the setting change confirmation process is performed as described above. The processes of S44 to S47 in the setting change confirmation process described above are performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 69A. For example, the setting key status determination process of S44 is performed by the source code "BITQ 7, (.LOW.(wIBUF+4))" in FIG. 69A, and the process of setting the error count relay to the ON state of S47 is performed by the source code "SETQ 1, (.LOW.wECRREQ)" in FIG. 69A.

「BITQ」命令及び「SETQ」命令はともに、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである。 The "BITQ" and "SETQ" instructions are both instruction codes exclusive to the main CPU 101 that use the Q register (extended register) to specify an address.

ソースプログラム上において、例えば、ソースコード「BITQ b,(k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)と、1バイトの整数値k(直値:下位側アドレス値)とで指定されるアドレスのメモリのビットbがチェックされ、該ビットbに「1」が格納されていれば、フラグ・レジスタFのゼロフラグ(ビット6:図11参照)に「0」がセットされ、該ビットbに「0」が格納されていれば、フラグ・レジスタFのゼロフラグ(所定のビット領域)に「1」がセットされる。それゆえ、図69A中のソースコード「BITQ 7,(.LOW.(wIBUF+4)」が実行されると、Qレジスタの格納データと、整数値「.LOW.(wIBUF+4)」とで指定されるアドレスのメモリのビット7がチェックされ、該ビット7に「1」が格納されていれば、フラグ・レジスタFのゼロフラグに「0」がセットされ、該ビット7に「0」が格納されていれば、フラグ・レジスタFのゼロフラグに「1」がセットされる。 In a source program, for example, when the source code "BITQ b, (k)" is executed, bit b of the memory at the address specified by the data stored in the Q register (upper address value) and the 1-byte integer value k (immediate value: lower address value) is checked, and if "1" is stored in bit b, then "0" is set to the zero flag (bit 6: see Figure 11) of flag register F, and if "0" is stored in bit b, then "1" is set to the zero flag (specified bit area) of flag register F. Therefore, when the source code "BITQ 7, (.LOW.(wIBUF+4)" in FIG. 69A is executed, the data stored in the Q register and bit 7 of the memory at the address specified by the integer value ".LOW.(wIBUF+4)" are checked, and if "1" is stored in bit 7, the zero flag of flag register F is set to "0", and if "0" is stored in bit 7, the zero flag of flag register F is set to "1".

また、ソースプログラム上において、例えば、ソースコード「SETQ b,(k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)と、1バイトの整数値k(直値:下位側アドレス値)とで指定されるアドレスのメモリのビットbに「1」がセットされる。それゆえ、図69A中のソースコード「SETQ 1,(.LOW.wECRREQ)」が実行されると、Qレジスタの格納データと、整数値「.LOW.wECRREQ」とで指定されるアドレスのメモリのビット1に「1」がセットされる。 In addition, for example, when the source code "SETQ b, (k)" is executed in the source program, a "1" is set to bit b of the memory at the address specified by the data stored in the Q register (upper address value) and the 1-byte integer value k (immediate value: lower address value). Therefore, when the source code "SETQ 1, (.LOW.wECRREQ)" in FIG. 69A is executed, a "1" is set to bit 1 of the memory at the address specified by the data stored in the Q register and the integer value ".LOW.wECRREQ".

すなわち、本実施形態の設定変更確認処理では、上述のようなQレジスタ(拡張レジスタ)を用いた各種メインCPU101専用命令コードが使用されており、これらのメインCPU101専用命令コードの使用により、直値で、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。この場合、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102の空き容量を増やすことが可能となるとともに、処理の高速化も図ることができる。 In other words, in the setting change confirmation process of this embodiment, various main CPU 101 exclusive instruction codes using the Q register (extended register) as described above are used, and by using these main CPU 101 exclusive instruction codes, the main ROM 102, main RAM 103, and memory-mapped I/O can be accessed directly. In this case, the instruction codes related to address setting can be omitted, and the source program capacity (usage capacity of main ROM 102) can be reduced accordingly. As a result, in this embodiment, it is possible to increase the free capacity of main ROM 102 and also speed up processing.

また、上述した設定変更確認処理中のS46の設定変更/設定確認開始時に行う設定変更コマンド(初期化コマンド)の生成格納処理は、メインCPU101が図69A中の「CALLF」命令を実行することにより行われ、上述したS57の設定変更/設定確認終了時に行う設定変更コマンド(初期化コマンド)の生成格納処理は、メインCPU101が図69B中の「CALLF」命令を実行することにより行われる。なお、「CALLF」命令もまた、メインCPU101専用命令コードである。 The process of generating and storing a setting change command (initialization command) performed at the start of the setting change/setting confirmation in S46 during the setting change confirmation process described above is performed by the main CPU 101 executing the "CALLF" command in FIG. 69A, and the process of generating and storing a setting change command (initialization command) performed at the end of the setting change/setting confirmation in S57 described above is performed by the main CPU 101 executing the "CALLF" command in FIG. 69B. The "CALLF" command is also an instruction code exclusive to the main CPU 101.

ソースプログラム上において、例えば、ソースコード「CALLF mn」が実行されると、現在のPCレジスタ(プログラム・カウンタPC:図11参照)の値(格納データ)がスタックポインタ(SP)で指定されているメモリに保存され、スタックポインタが-2更新され、「mn」がPCレジスタに格納されて、「mn」で指定されているアドレスに処理がジャンプする。ただし、「CALLF」命令は、2バイト命令であり、ジャンプできるアドレス範囲は、0000H~11FFHの範囲となる。それゆえ、例えば、図69A中のソースコード「CALLF SB_PCINIT_00」が実行されると、現在のPCレジスタの値がスタックポインタ(SP)で指定されているメモリに保存され、スタックポインタが-2更新され、「SB_PCINIT_00」のアドレスがPCレジスタに格納されて、「SB_PCINIT_00」で指定されているアドレスに処理がジャンプする。 For example, when the source code "CALLF mn" is executed in a source program, the current value (stored data) of the PC register (program counter PC: see FIG. 11) is saved to the memory specified by the stack pointer (SP), the stack pointer is updated by -2, "mn" is stored in the PC register, and processing jumps to the address specified by "mn". However, the "CALLF" instruction is a 2-byte instruction, and the address range that can be jumped to is 0000H to 11FFH. Therefore, for example, when the source code "CALLF SB_PCINIT_00" in FIG. 69A is executed, the current value of the PC register is saved to the memory specified by the stack pointer (SP), the stack pointer is updated by -2, the address of "SB_PCINIT_00" is stored in the PC register, and processing jumps to the address specified by "SB_PCINIT_00".

なお、本実施形態では、「CALLF」命令と同種の命令コードとして、「CALL」命令と呼ばれる命令コードも用意されている。そして、ソースプログラム上において、例えば、ソースコード「CALL mn」が実行されると、「CALLF」命令と同様に、現在のPCレジスタ(プログラム・カウンタPC:図11参照)の値(格納データ)がスタックポインタ(SP)で指定されているメモリに保存され、スタックポインタが-2更新され、「mn」がPCレジスタに格納されて、「mn」で指定されているアドレスに処理がジャンプする。ただし、「CALL」命令は、3バイト命令であり、ジャンプできるアドレス範囲が、「CALLF」命令のそれと異なり、ジャンプできるアドレス範囲は、0000H~FFFFHの範囲である。なお、「CALLF」命令は、「CALL」命令に比べてバイト数の少ない命令コードであるので、ソースプログラムの容量(メインROM102の使用容量)を低減することができるとともに、処理の効率化も図ることができる。 In this embodiment, an instruction code called the "CALL" instruction is also provided as an instruction code of the same type as the "CALLF" instruction. When the source code "CALL mn" is executed in the source program, the current value (stored data) of the PC register (program counter PC: see FIG. 11) is saved in the memory specified by the stack pointer (SP), the stack pointer is updated by -2, "mn" is stored in the PC register, and the process jumps to the address specified by "mn". However, the "CALL" instruction is a 3-byte instruction, and the address range that can be jumped to is different from that of the "CALLF" instruction, that is, the address range that can be jumped to is the range from 0000H to FFFFH. Since the "CALLF" instruction is an instruction code with fewer bytes than the "CALL" instruction, the capacity of the source program (the capacity used in the main ROM 102) can be reduced and the process can be made more efficient.

また、本実施形態の設定変更確認処理では、図69A及び69Bに示すように、S46の「CALLF」命令で指定するジャンプ先のアドレス「SB_PCINIT_00」は、S57の「CALLF」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、設定変更時(遊技機起動時)、設定確認開始時(通常動作中)及び設定確認終了時に副制御回路200に送信する設定変更コマンド(初期化コマンド)の生成格納処理を実行するためのソースプログラムが、互いに同じであり、S46及びS57の両処理において用いられる、設定変更コマンド生成格納処理のソースプログラムが共有化(モジュール化)されている。 In addition, in the setting change confirmation process of this embodiment, as shown in Figures 69A and 69B, the jump destination address "SB_PCINIT_00" specified by the "CALLF" command in S46 is the same as the jump destination address specified by the "CALLF" command in S57. In other words, in this embodiment, the source programs for executing the process of generating and storing the setting change command (initialization command) to be sent to the sub-control circuit 200 when the setting is changed (when the gaming machine is started), when the setting confirmation begins (during normal operation), and when the setting confirmation ends are the same, and the source programs for the setting change command generating and storing process used in both the processes of S46 and S57 are shared (modularized).

この場合、S46及びS57の両処理において、それぞれ別個に設定変更コマンド生成格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In this case, there is no need to provide separate source programs for the setting change command generation and storage processes in both S46 and S57, and the capacity of the source programs (usage capacity of main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in main ROM 102, and the increased free space can be utilized to improve playability.

[設定変更コマンド生成格納処理]
次に、図70及び図71を参照して、設定変更確認処理(図68参照)中のS46及びS57で行う設定変更コマンド生成格納処理について説明する。なお、図70は、設定変更コマンド生成格納処理の手順を示すフローチャートであり、図71は、設定変更コマンド生成格納処理を実行するためのソースプログラムの一例を示す図である。
[Settings change command generation and storage process]
Next, the setting change command generating and storing process performed in S46 and S57 in the setting change confirmation process (see Fig. 68) will be described with reference to Fig. 70 and Fig. 71. Fig. 70 is a flow chart showing the procedure of the setting change command generating and storing process, and Fig. 71 is a diagram showing an example of a source program for executing the setting change command generating and storing process.

まず、メインCPU101は、設定値(1~6)の情報をEレジスタにセットする(S61)。次いで、メインCPU101は、RT状態の情報をCレジスタにセットする(S62)。次いで、メインCPU101は、設定変更コマンドのコマンド種別情報(02H)をAレジスタにセットする(S63)。 First, the main CPU 101 sets the setting value (1-6) information in the E register (S61). Next, the main CPU 101 sets the RT state information in the C register (S62). Next, the main CPU 101 sets the command type information (02H) of the setting change command in the A register (S63).

次いで、メインCPU101は、通信データ格納処理を行う(S64)。この処理では、メインCPU101は、S61~S63で各レジスタにセットされた情報と、S46又はS57(図68参照)でDレジスタにセットされた情報(設定ステータスである設定変更開始/設定変更終了/設定確認開始/設定確認終了)とを用いて、設定変更コマンドデータを生成し、該生成されたコマンドデータを通信データ格納領域に保存する。なお、通信データ格納処理の詳細については、後述の図72を参照しながら後で説明する。 Then, the main CPU 101 performs a communication data storage process (S64). In this process, the main CPU 101 generates setting change command data using the information set in each register in S61-S63 and the information set in the D register in S46 or S57 (see FIG. 68) (setting status: setting change start/setting change end/setting check start/setting check end), and saves the generated command data in the communication data storage area. Details of the communication data storage process will be described later with reference to FIG. 72.

S64の処理後、メインCPU101は、設定変更コマンド生成格納処理を終了する。なお、設定変更確認処理(図68参照)中のS46で行う設定変更コマンド生成格納処理を終了する際には、メインCPU101は、S64の処理後、処理を設定変更確認処理(図68参照)のS47の処理に移す。また、設定変更確認処理(図68参照)中のS57で行う設定変更コマンド生成格納処理を終了する際には、メインCPU101は、S64の処理後、設定変更コマンド生成格納処理を終了するとともに、設定変更確認処理(図68参照)も終了する。 After processing S64, the main CPU 101 ends the setting change command generation and storage process. When ending the setting change command generation and storage process performed in S46 during the setting change confirmation process (see FIG. 68), the main CPU 101 transfers the process to S47 of the setting change confirmation process (see FIG. 68) after processing S64. When ending the setting change command generation and storage process performed in S57 during the setting change confirmation process (see FIG. 68), the main CPU 101 ends the setting change command generation and storage process after processing S64, and also ends the setting change confirmation process (see FIG. 68).

本実施形態では、上述のようにして設定変更コマンド生成格納処理が行われる。なお、上述した設定変更コマンド生成格納処理は、メインCPU101が、図71のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the setting change command generation and storage process is performed as described above. The setting change command generation and storage process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program in FIG. 71.

上述のように、設定変更コマンド生成格納処理では、設定変更コマンド生成格納処理が実行される直前に設定ステータスが通信パラメータ4としてDレジスタに格納され、設定変更コマンド生成格納処理の実行中に設定値が通信パラメータ3としてEレジスタに格納され、RT情報が通信パラメータ5としてCレジスタに格納される。すなわち、設定変更コマンド(初期化コマンド)を構成する通信パラメータ1~5のうち、通信パラメータ3~5は副制御回路200側で使用(解析)される通信パラメータ(使用パラメータ)であり、これらの通信パラメータには新たな情報がセットされる。一方、設定変更コマンド(初期化コマンド)を構成するその他の通信パラメータ1及び2は、副制御回路200側で使用(解析)されない通信パラメータ(未使用パラメータ)であり、通信パラメータ1及び2に対しては、現時点でLレジスタ及びHレジスタにそれぞれ格納されている値がセットされる。それゆえ、設定変更コマンド(初期化コマンド)送信時における通信パラメータ1及び2の値は不定値となる。この場合、設定変更コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。 As described above, in the setting change command generation and storage process, the setting status is stored in the D register as communication parameter 4 immediately before the setting change command generation and storage process is executed, the setting value is stored in the E register as communication parameter 3 during the setting change command generation and storage process, and the RT information is stored in the C register as communication parameter 5. That is, of the communication parameters 1 to 5 that constitute the setting change command (initialization command), communication parameters 3 to 5 are communication parameters (used parameters) that are used (analyzed) on the sub-control circuit 200 side, and new information is set to these communication parameters. On the other hand, the other communication parameters 1 and 2 that constitute the setting change command (initialization command) are communication parameters (unused parameters) that are not used (analyzed) on the sub-control circuit 200 side, and the values currently stored in the L register and H register, respectively, are set to the communication parameters 1 and 2. Therefore, the values of the communication parameters 1 and 2 at the time of transmitting the setting change command (initialization command) are indefinite values. In this case, the sum value (BCC) of the setting change command can be made indefinite for each transmission, which can suppress fraudulent acts such as cheating.

[通信データ格納処理]
次に、図72及び図73を参照して、例えば、設定変更コマンド生成格納処理(図70参照)中のS64で行う通信データ格納処理について説明する。なお、通信データ格納処理は、設定変更コマンド生成時だけでなく、他のコマンド生成時にも実行される。図72は、通信データ格納処理の手順を示すフローチャートであり、図73は、通信データ格納処理中のS71~S76の処理を実行するためのソースプログラムの一例を示す図である。
[Communication data storage process]
Next, with reference to Figures 72 and 73, the communication data storage process performed in S64 during the setting change command generation and storage process (see Figure 70) will be described. The communication data storage process is executed not only when the setting change command is generated, but also when other commands are generated. Figure 72 is a flow chart showing the procedure of the communication data storage process, and Figure 73 is a diagram showing an example of a source program for executing the processes of S71 to S76 during the communication data storage process.

まず、メインCPU101は、Aレジスタにセットされているデータを通信コマンド種別のデータとして、メインRAM103内の通信データ一時格納領域(不図示)に格納する(S71)。次いで、メインCPU101は、Hレジスタ及びLレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ1及び2として、メインRAM103内の通信データ一時格納領域(所定の格納領域)に格納する(S72)。 First, the main CPU 101 stores the data set in the A register as communication command type data in a communication data temporary storage area (not shown) in the main RAM 103 (S71). Next, the main CPU 101 stores the data set in the H register and L register as communication command parameters 1 and 2, respectively, in a communication data temporary storage area (predetermined storage area) in the main RAM 103 (S72).

次いで、メインCPU101は、Dレジスタ及びEレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ3及び4として、メインRAM103内の通信データ一時格納領域に格納する(S73)。次いで、メインCPU101は、Bレジスタ及びCレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ5及びRT状態のデータとして、メインRAM103内の通信データ一時格納領域に格納する(S74)。 Next, the main CPU 101 stores the data set in the D register and the E register in the temporary communication data storage area in the main RAM 103 as parameters 3 and 4 of the communication command, respectively (S73). Next, the main CPU 101 stores the data set in the B register and the C register in the temporary communication data storage area in the main RAM 103 as parameter 5 of the communication command and data of the RT state, respectively (S74).

次いで、メインCPU101は、Aレジスタ~Lレジスタにセットされているデータ値から通信コマンドのBCCデータ(サム値)を生成する(S75)。次いで、メインCPU101は、生成したBCCデータをメインRAM103内の通信データ一時格納領域に格納する(S76)。 Next, the main CPU 101 generates BCC data (sum value) for the communication command from the data values set in the A register through the L register (S75). Next, the main CPU 101 stores the generated BCC data in a temporary communication data storage area in the main RAM 103 (S76).

S76の処理後、メインCPU101は、メインRAM103内の通信データ格納領域に空きがあるか否かを判別する(S77)。なお、本実施形態では、通信データ格納領域に最大9個のコマンドデータが格納可能である(後述の図75B参照)。 After processing S76, the main CPU 101 determines whether there is free space in the communication data storage area in the main RAM 103 (S77). Note that in this embodiment, a maximum of nine pieces of command data can be stored in the communication data storage area (see FIG. 75B described below).

S77において、メインCPU101が、通信データ格納領域に空きがないと判別したとき(S77がNO判定の場合)、メインCPU101は、通信データ格納処理を終了するとともに、例えば、設定変更コマンド生成格納処理(図70参照)も終了する。 In S77, when the main CPU 101 determines that there is no free space in the communication data storage area (if S77 returns NO), the main CPU 101 ends the communication data storage process and also ends, for example, the setting change command generation and storage process (see FIG. 70).

一方、S77において、メインCPU101が、通信データ格納領域に空きがあると判別したとき(S77がYES判定の場合)、メインCPU101は、上述したS71~S76の処理により通信データ一時格納領域に格納された通信データを通信コマンドデータとして、通信データ格納領域に格納する(S78)。 On the other hand, in S77, when the main CPU 101 determines that there is free space in the communication data storage area (if S77 returns a YES judgment), the main CPU 101 stores the communication data stored in the communication data temporary storage area by the above-mentioned processing of S71 to S76 in the communication data storage area as communication command data (S78).

次いで、メインCPU101は、通信データポインタ更新処理を行う(S79)。この処理では、メインCPU101は、主に、通信データ格納領域内における通信データの格納アドレスを示す通信データポインタの更新処理を行う。なお、通信データポインタ更新処理の詳細については、後述の図74を参照しながら後で説明する。 Next, the main CPU 101 performs a communication data pointer update process (S79). In this process, the main CPU 101 mainly performs an update process of the communication data pointer, which indicates the storage address of the communication data in the communication data storage area. Details of the communication data pointer update process will be described later with reference to FIG. 74.

そして、S79の処理後、メインCPU101は、通信データ格納処理を終了するとともに、例えば、設定変更コマンド生成格納処理(図70参照)も終了する。 Then, after processing S79, the main CPU 101 ends the communication data storage process and also ends, for example, the setting change command generation and storage process (see FIG. 70).

本実施形態では、上述のようにして通信データ格納処理が行われる。なお、上述した通信データ格納処理中のS71~S76の処理は、メインCPU101が、図73のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。そして、この一連の処理において、コマンドデータに含まれる、通信コマンドの種別データ、各種通信パラメータ、遊技状態フラグデータ及びBCCデータの格納処理は、図73に示すように、ソースプログラム上では、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである、「LDQ」命令を用いて実行される。 In this embodiment, the communication data storage process is performed as described above. Note that the processes of S71 to S76 during the communication data storage process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 73. In this series of processes, the storage process of the communication command type data, various communication parameters, game status flag data, and BCC data contained in the command data is executed in the source program using the "LDQ" instruction, which is an instruction code exclusive to the main CPU 101 that specifies an address using the Q register (extension register), as shown in FIG. 73.

具体的には、ソースコード「LDQ (.LOW.(wPDT_TMP+0)),A」の実行により、Aレジスタに格納された通信コマンドの種別データが、Qレジスタの格納データ(上位側アドレス値)と1バイトの整数値「.LOW.(wPDT_TMP+0)」(下位側アドレス値)とで指定されたアドレスの通信データ一時格納領域に格納される。また、ソースコード「LDQ (.LOW.(wPDT_TMP+1)),HL」の実行により、Lレジスタに格納された通信パラメータ1が、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+1)」とで指定されたアドレスの通信データ一時格納領域に格納され、Hレジスタに格納された通信パラメータ2が、その次のアドレスの通信データ一時格納領域に格納される。また、ソースコード「LDQ (.LOW.(wPDT_TMP+3)),DE」の実行により、Eレジスタに格納された通信パラメータ3が、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+3)」とで指定されたアドレスの通信データ一時格納領域に格納され、Dレジスタに格納された通信パラメータ4が、その次のアドレスの通信データ一時格納領域に格納される。そして、ソースコード「LDQ (.LOW.(wPDT_TMP+5)),BC」の実行により、Cレジスタに格納された通信パラメータ5が、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+5)」とで指定されたアドレスの通信データ一時格納領域に格納され、Bレジスタに格納された遊技状態フラグデータが、その次のアドレスの通信データ一時格納領域に格納される。 Specifically, by executing the source code "LDQ (.LOW.(wPDT_TMP+0)), A", the communication command type data stored in the A register is stored in the communication data temporary storage area at the address specified by the data stored in the Q register (upper address value) and the 1-byte integer value ".LOW.(wPDT_TMP+0)" (lower address value). Also, by executing the source code "LDQ (.LOW.(wPDT_TMP+1)), HL", communication parameter 1 stored in the L register is stored in the communication data temporary storage area at the address specified by the data stored in the Q register and the 1-byte integer value ".LOW.(wPDT_TMP+1)", and communication parameter 2 stored in the H register is stored in the communication data temporary storage area at the next address. Also, by executing the source code "LDQ (.LOW.(wPDT_TMP+3)), DE", the communication parameter 3 stored in the E register is stored in the communication data temporary storage area of the address specified by the data stored in the Q register and the 1-byte integer value ".LOW.(wPDT_TMP+3)", and the communication parameter 4 stored in the D register is stored in the communication data temporary storage area of the next address. Then, by executing the source code "LDQ (.LOW.(wPDT_TMP+5)), BC", the communication parameter 5 stored in the C register is stored in the communication data temporary storage area of the address specified by the data stored in the Q register and the 1-byte integer value ".LOW.(wPDT_TMP+5)", and the game status flag data stored in the B register is stored in the communication data temporary storage area of the next address.

さらに、通信データ格納処理でセットされたコマンドデータのサム値となるBCCデータは、一連のソースコード「ADD(加算命令コード) A,H」~「ADD A,B」の実行により算出され、Aレジスタに格納される。そして、ソースコード「LDQ (.LOW.(wPDT_TMP+7)),A」の実行により、Aレジスタに格納されたBCCデータが、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+7)」とで指定されたアドレスの通信データ一時格納領域に格納される。 Furthermore, the BCC data, which is the sum value of the command data set in the communication data storage process, is calculated by executing a series of source codes "ADD (addition instruction code) A,H" to "ADD A,B" and stored in the A register. Then, by executing the source code "LDQ (.LOW.(wPDT_TMP+7)),A", the BCC data stored in the A register is stored in the communication data temporary storage area at the address specified by the data stored in the Q register and the 1-byte integer value ".LOW.(wPDT_TMP+7)."

上述のように、本実施形態では、1パケット(8バイト)の通信データ(コマンドデータ)を作成する際に、各種パラメータをレジスタから転送して通信データ一時格納領域(通信バッファ)に格納する。このようなコマンドデータの作成手法では、コマンド生成時に各レジスタに格納されているデータがそのままコマンドデータの各種パラメータとして通信データ一時格納領域に格納される。それゆえ、未使用パラメータを含むコマンドデータを作成した時には、作成時毎に、未使用パラメータの値が不定値となる。この場合、同じ種別のコマンドデータあり、かつ、使用パラメータの値が同一であっても、コマンド作成毎に、コマンドデータのサム値(BCCデータ)が可変可能となる。また、本実施形態では、誤り符号の一つであるサム値の計算をADD(加算命令コード)により算出したが、加算命令コードに換えて、SUB(減算命令コード)、XOR(排他的論理和命令コード)により誤り符号を算出しても同様の効果が得られる。さらに、メインCPU101専用命令である、MUL(乗算命令コード)又はDIV(除算命令コード)を使用して誤り符号を算出しても同様の効果が得られる。 As described above, in this embodiment, when one packet (8 bytes) of communication data (command data) is created, various parameters are transferred from the register and stored in the communication data temporary storage area (communication buffer). In this method of creating command data, the data stored in each register when the command is generated is stored as it is in the communication data temporary storage area as various parameters of the command data. Therefore, when command data including unused parameters is created, the value of the unused parameter becomes indefinite each time it is created. In this case, even if there is command data of the same type and the values of the parameters used are the same, the sum value (BCC data) of the command data can be changed each time a command is created. In addition, in this embodiment, the calculation of the sum value, which is one of the error codes, is performed using ADD (addition instruction code), but the same effect can be obtained by calculating the error code using SUB (subtraction instruction code) or XOR (exclusive OR instruction code) instead of the addition instruction code. Furthermore, the same effect can be obtained by calculating the error code using MUL (multiplication instruction code) or DIV (division instruction code), which are instructions exclusive to the main CPU 101.

それゆえ、本実施形態では、未使用パラメータを不定値とすることにより、通信データの解析を困難にしてゴト等の不正行為を抑止することができるとともに、不必要なゴト対策処理を加える必要がないため、ゴト対策処理の追加による、主制御回路90のプログラム容量の圧迫を抑制することができる。 Therefore, in this embodiment, by making unused parameters undefined values, it is possible to make analysis of communication data difficult and to prevent fraudulent activities such as cheating, and since there is no need to add unnecessary anti-cheating processing, it is possible to suppress the burden on the program capacity of the main control circuit 90 due to the addition of anti-cheating processing.

[通信データポインタ更新処理]
次に、図74及び図75を参照して、通信データ格納処理(図72参照)中のS79で行う通信データポインタ更新処理について説明する。なお、図74は、通信データポインタ更新処理の手順を示すフローチャートであり、図75Aは、通信データポインタ更新処理を実行するためのソースプログラムの一例を示す図であり、図75Bは、通信データポインタ更新処理のソースプログラム上で実際にセットされる通信データ格納領域の構成を示す図である。
[Communication Data Pointer Update Processing]
Next, the communication data pointer update process performed in S79 in the communication data storage process (see Fig. 72) will be described with reference to Fig. 74 and Fig. 75. Fig. 74 is a flow chart showing the procedure of the communication data pointer update process, Fig. 75A is a diagram showing an example of a source program for executing the communication data pointer update process, and Fig. 75B is a diagram showing the configuration of the communication data storage area actually set on the source program of the communication data pointer update process.

まず、メインCPU101は、現在、セットされている通信データポインタの値を取得する(S81)。 First, the main CPU 101 obtains the value of the currently set communication data pointer (S81).

次いで、メインCPU101は、通信データポインタの値を1パケット分(8バイト)加算更新する(S82)。なお、この処理において、更新後の通信データポインタの値が、通信データ格納領域(図75B参照)の上限サイズ以上となる場合には、メインCPU101は、更新後の通信データポインタの値を「0」にセットし、これにより、通信データ格納領域に格納されているコマンドデータを全て無効にする(破棄した状態と同様の状態にする)。 Next, the main CPU 101 updates the value of the communication data pointer by adding one packet (8 bytes) (S82). Note that in this process, if the updated value of the communication data pointer is equal to or greater than the upper limit size of the communication data storage area (see FIG. 75B), the main CPU 101 sets the updated value of the communication data pointer to "0", thereby invalidating all command data stored in the communication data storage area (bringing it into a state similar to that of being discarded).

本実施形態では、1回の送信動作で送信されるデータ量(1パケット)は8バイトである。すなわち、本実施形態では、一つの送信動作で一つのコマンドデータを送信することができる。また、本実施形態では、通信データ格納領域に最大9個のコマンドデータを格納可能であるので(図75B参照)、通信データ格納領域の上限サイズは、72バイト(=8バイト×9)となる。それゆえ、本実施形態では、通信データポインタの範囲を「0」~「71」とし、S82の処理において、更新後(通信データポインタを+8更新した場合)の通信データポインタの値が「71(上限値)」を超えるような値となる場合には、更新後の通信データポインタの値を「0」にセットして(通信データの格納先のアドレスを先頭アドレスに戻して)、通信データ格納領域に格納されているコマンドデータを全て無効にする(破棄した状態と同様の状態にする)。なお、通信データポインタの値を「0」にセットすると、次にコマンドデータを通信データ格納領域に格納する場合には、通信データ格納領域の先頭アドレスから格納されるので、その前に格納されていたコマンドデータは新たなコマンドデータで上書きされることになる。それゆえ、本実施形態では、通信データポインタの値が「71(上限値)」を超えた場合に、通信データ格納領域を初期化(クリア)する必要はない。 In this embodiment, the amount of data (one packet) transmitted in one transmission operation is 8 bytes. That is, in this embodiment, one command data can be transmitted in one transmission operation. In addition, in this embodiment, a maximum of nine pieces of command data can be stored in the communication data storage area (see FIG. 75B), so the upper limit size of the communication data storage area is 72 bytes (=8 bytes x 9). Therefore, in this embodiment, the range of the communication data pointer is set to "0" to "71", and in the process of S82, if the value of the communication data pointer after updating (when the communication data pointer is updated by +8) exceeds "71 (upper limit value)", the value of the communication data pointer after updating is set to "0" (the address of the storage destination of the communication data is returned to the top address), and all command data stored in the communication data storage area is invalidated (set to the same state as when it is discarded). Note that if the value of the communication data pointer is set to "0", when command data is next stored in the communication data storage area, it is stored from the top address of the communication data storage area, so the command data stored before that will be overwritten with the new command data. Therefore, in this embodiment, if the value of the communication data pointer exceeds "71 (upper limit)," there is no need to initialize (clear) the communication data storage area.

そして、S82の処理後、メインCPU101は、通信データポインタ更新処理を終了するとともに、通信データ格納処理(図72参照)も終了する。 Then, after processing S82, the main CPU 101 ends the communication data pointer update process and also ends the communication data storage process (see FIG. 72).

本実施形態では、上述のようにして通信データポインタ更新処理が行われる。そして、上述した通信データポインタ更新処理は、メインCPU101が、図75Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S82の通信データポインタの更新処理は、図75A中の「ADD」命令及び「ICPLD」命令(所定の更新命令)により実行されるが、この「ICPLD」命令もまた、メインCPU101専用命令コードである。 In this embodiment, the communication data pointer update process is performed as described above. The communication data pointer update process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program in FIG. 75A. Among these, the communication data pointer update process in S82 is executed by the "ADD" instruction and the "ICPLD" instruction (predetermined update instruction) in FIG. 75A, and this "ICPLD" instruction is also an instruction code exclusive to the main CPU 101.

ソースプログラム上において、例えば、ソースコード「ICPLD A,n」が実行されると、Aレジスタの内容(格納データ)と整数nとが比較され、Aレジスタの内容が整数n未満である場合には、Aレジスタの内容に「1」が加算され、Aレジスタの内容が整数n以上である場合には、Aレジスタに「0」がセットされる。 For example, when the source code "ICPLD A,n" is executed in a source program, the contents of the A register (stored data) are compared with the integer n, and if the contents of the A register are less than the integer n, "1" is added to the contents of the A register, and if the contents of the A register are equal to or greater than the integer n, "0" is set to the A register.

それゆえ、S82の通信データポインタの更新処理を実行する場合、図75Aのソースプログラム上では、まず、ソースコード「ADD A,7」が実行され、Aレジスタの内容(更新前の通信データポインタの値)に「7」が加算され、該加算結果がAレジスタに格納される。次いで、ソースコード「ICPLD A,71」が実行され、Aレジスタの内容(7加算後の通信データポインタの値)と整数「71」とを比較し、Aレジスタの内容が整数「71」未満である場合には、Aレジスタの内容に「1」を加算し、Aレジスタの内容が整数「71」以上である場合には、Aレジスタに「0」をセットする。すなわち、S82の処理において、通信データポインタの値を+7更新したときに、更新後の通信データポインタの値が上限値「71」を超えるような場合には、通信データポインタをゼロクリアする処理(通信データの格納アドレスを通信データ格納領域の先頭アドレスに戻す処理)が行われる。一方、更新後の通信データポインタの値が上限値「71」を超えない場合には、「ICPLD」命令でさらに通信データポインタに「1」を加算することにより、トータルで通信データポインタの値を+8更新する。 Therefore, when the communication data pointer update process of S82 is executed, in the source program of FIG. 75A, the source code "ADD A, 7" is executed, "7" is added to the contents of the A register (the value of the communication data pointer before the update), and the result of the addition is stored in the A register. Next, the source code "ICPLD A, 71" is executed, and the contents of the A register (the value of the communication data pointer after adding 7) is compared with the integer "71". If the contents of the A register are less than the integer "71", "1" is added to the contents of the A register, and if the contents of the A register are equal to or greater than the integer "71", "0" is set to the A register. That is, in the process of S82, when the communication data pointer value is updated by +7, if the value of the communication data pointer after the update exceeds the upper limit value "71", the communication data pointer is cleared to zero (the storage address of the communication data is returned to the top address of the communication data storage area). On the other hand, if the updated value of the communication data pointer does not exceed the upper limit value "71", the "ICPLD" command adds another "1" to the communication data pointer, updating the total value of the communication data pointer by +8.

上述のように、本実施形態では、通信データポインタ更新処理において、一つの「ICPLD」命令コード(送信バッファの上限判定命令と、判断分岐命令とが一体になっている命令コード)により、通信データポインタの更新(1加算)処理、更新後の通信データポインタの判定チェック処理及び通信データポインタのクリア処理をまとめて実行することができる。この場合、各処理を別個に実行するための命令コードを設ける必要がなくなる。例えば、更新後の通信データポインタの値がその上限値「71」を超えるか否かの判断分岐命令コードを省略することができる。 As described above, in this embodiment, in the communication data pointer update process, the communication data pointer update (add 1) process, the communication data pointer judgment check process after the update, and the communication data pointer clear process can be executed all at once by a single "ICPLD" instruction code (an instruction code that combines a transmission buffer upper limit judgment instruction and a judgment branch instruction) in the communication data pointer update process. In this case, there is no need to provide instruction codes for executing each process separately. For example, the judgment branch instruction code for whether the updated communication data pointer value exceeds its upper limit value "71" can be omitted.

それゆえ、通信データポインタ更新処理等において、メインCPU101専用の「ICPLD」命令コードを用いることにより、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Therefore, by using the "ICPLD" instruction code dedicated to the main CPU 101 in communication data pointer update processing, etc., the source program capacity (used capacity of the main ROM 102) can be reduced. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to improve playability.

[電断時(外部)処理]
次に、メインCPU101の制御により行われるパチスロ1の電断時(外部)処理を、図76を参照して説明する。図76は、電断時(外部)処理の手順を示すフローチャートである。なお、図76に示す電断時(外部)処理は、電源管理回路93が、マイクロプロセッサ91に供給される電源電圧の低下(電断)を検知した際に、電断検知信号をマイクロプロセッサ91の「XINT」端子に出力し、これにより、マイクロプロセッサ91の割込みコントローラ112からメインCPU101に出力される割込要求信号に基づいて、実行される。
[Power outage (external) processing]
Next, the power interruption (external) processing of the slot machine 1 performed under the control of the main CPU 101 will be described with reference to Fig. 76. Fig. 76 is a flow chart showing the procedure of the power interruption (external) processing. The power interruption (external) processing shown in Fig. 76 is executed based on an interrupt request signal output from the interrupt controller 112 of the microprocessor 91 to the main CPU 101 when the power management circuit 93 detects a drop (power interruption) in the power supply voltage supplied to the microprocessor 91 and outputs a power interruption detection signal to the "XINT" terminal of the microprocessor 91.

まず、メインCPU101は、全てのレジスタにセットされているデータを退避させる(S91)。次いで、メインCPU101は、電断検知ポートにセットされているデータを読み込む(S92)。 First, the main CPU 101 saves the data set in all registers (S91). Next, the main CPU 101 reads the data set in the power interruption detection port (S92).

次いで、メインCPU101は、電断検知ポートがオン状態であるか否かを判別する(S93)。 Next, the main CPU 101 determines whether the power interruption detection port is on (S93).

S93において、メインCPU101が、電断検知ポートがオン状態でないと判別したとき(S93がNO判定の場合)、メインCPU101は、割込処理許可をセットする(S94)。そして、S94の処理後、メインCPU101は、電断時(外部)処理を終了する。なお、S93がNO判定である場合に行われるこれらの処理は、電源管理回路93が瞬間的に電断を検知した場合等に発生する瞬停対策の処理に対応する。 When the main CPU 101 determines in S93 that the power interruption detection port is not on (if S93 is a NO judgment), the main CPU 101 sets interrupt processing permission (S94). Then, after processing S94, the main CPU 101 ends the power interruption (external) processing. Note that these processes performed when S93 is a NO judgment correspond to the processing for dealing with momentary power interruption that occurs when the power management circuit 93 detects a momentary power interruption, etc.

一方、S93において、メインCPU101が、電断検知ポートがオン状態であると判別したとき(S93がYES判定の場合)、メインCPU101は、メダル投入不可を設定し、ホッパー装置51の停止を設定する(S95)。 On the other hand, in S93, when the main CPU 101 determines that the power interruption detection port is in the ON state (if S93 returns a YES judgment), the main CPU 101 sets the game so that medals cannot be inserted and sets the hopper device 51 to a stopped state (S95).

次いで、メインCPU101は、現在セットされているスタックポインタ(SP)の値をメインRAM103内の遊技用RAM領域のスタックエリアに保存する(S96)。 Next, the main CPU 101 stores the currently set value of the stack pointer (SP) in the stack area of the game RAM area in the main RAM 103 (S96).

次いで、メインCPU101は、メインRAM103のチェックサム生成処理を行う(S97)。なお、この処理は、メインRAM103内の規定外作業領域(図12C参照)で行われる。また、このチェックサム生成処理で用いられるプログラムはメインROM102内の規定外エリアに格納されている(図12B参照)。なお、チェックサム生成処理の詳細については、後述の図77を参照しながら後で説明する。 Next, the main CPU 101 performs a checksum generation process for the main RAM 103 (S97). This process is performed in a non-standard work area in the main RAM 103 (see FIG. 12C). The program used in this checksum generation process is stored in a non-standard area in the main ROM 102 (see FIG. 12B). Details of the checksum generation process will be described later with reference to FIG. 77.

次いで、メインCPU101は、メインRAM103へのアクセス禁止を設定する(S98)。そして、S98の処理後、電源が停止するまで(電源電圧が、メインCPU101が動作できない電圧に達するまで)無限ループ処理が行われる。 Next, the main CPU 101 sets a prohibition on access to the main RAM 103 (S98). After processing of S98, an infinite loop process is performed until the power is turned off (until the power supply voltage reaches a voltage at which the main CPU 101 cannot operate).

[チェックサム生成処理(規定外)]
次に、図77及び図78を参照して、電断時(外部)処理(図76参照)中のS97で行うチェックサム生成処理について説明する。なお、図77は、チェックサム生成処理の手順を示すフローチャートであり、図78Aは、チェックサム生成処理を実行するためのソースプログラムの一例を示す図であり、図78Bは、チェックサム生成処理で実行されるスタックポインタの更新動作及びメインRAM103からレジスタへのデータの読み出し動作の様子を示す図である。
[Checksum generation process (non-standard)]
Next, the checksum generation process performed in S97 during the power failure (external) process (see FIG. 76) will be described with reference to FIG. 77 and FIG. 78. Note that FIG. 77 is a flow chart showing the procedure of the checksum generation process, FIG. 78A is a diagram showing an example of a source program for executing the checksum generation process, and FIG. 78B is a diagram showing the update operation of the stack pointer and the read operation of data from the main RAM 103 to the register executed in the checksum generation process.

まず、メインCPU101は、現在のスタックポインタ(SP)の値(遊技用RAM領域のスタックエリアの使用中アドレス)をメインRAM103の規定外RAM領域の規定外スタックエリアに保存する(S101)。次いで、メインCPU101は、スタックポインタに規定外スタックエリアのアドレスをセットする(S102)。次いで、メインCPU101は、RAMアドレス(規定外スタックエリアのアドレス)の上位側のアドレス値(F0H)をQレジスタにセットする(S103)。次いで、メインCPU101は、電断発生フラグを設定する(S104)。 First, the main CPU 101 saves the current stack pointer (SP) value (the currently used address of the stack area in the game RAM region) in the non-standard stack area in the non-standard RAM region of the main RAM 103 (S101). Next, the main CPU 101 sets the address of the non-standard stack area in the stack pointer (S102). Next, the main CPU 101 sets the upper address value (F0H) of the RAM address (address of the non-standard stack area) in the Q register (S103). Next, the main CPU 101 sets the power failure occurrence flag (S104).

次いで、メインCPU101は、スタックポインタに、遊技用RAM領域内のサム値の計算開始アドレスをセットし、サム算出カウンタに、サム値の算出対象格納領域のバイト数を「2」で除算した値をセットする(S105)。なお、サム算出カウンタは、サム値算出の終了契機を判定するためのカウンタであり、メインRAM103に設けられる。そして、S105で設定されたサム算出カウンタが「0」になれば、メインRAM103の遊技用RAM領域のサム値算出処理を終了する。 Next, the main CPU 101 sets the stack pointer to the start address of the sum value calculation in the game RAM area, and sets the sum calculation counter to a value obtained by dividing the number of bytes of the storage area to be calculated by "2" (S105). The sum calculation counter is a counter for determining the timing to end the sum value calculation, and is provided in the main RAM 103. Then, when the sum calculation counter set in S105 becomes "0", the sum value calculation process of the game RAM area of the main RAM 103 ends.

次いで、メインCPU101は、HLレジスタを0クリア(値「0」をセット)する(S106)。この処理により、サム値の初期値「0」がセットされる。 Next, the main CPU 101 clears the HL register (sets the value "0") (S106). This process sets the initial value of the sum value to "0".

次いで、メインCPU101は、「POP命令」(特定の命令)と呼ばれる命令コード(図78A中に記載のソースコード「POP DE」)を実行し、スタックポインタ(SP)にセットされたメインRAM103の格納領域のアドレスから2バイト分の領域のデータ(保存値)をDEレジスタに読み出す(S107)。 Next, the main CPU 101 executes an instruction code called a "POP instruction" (specific instruction) (the source code "POP DE" shown in FIG. 78A) and reads two bytes of data (saved value) from the address of the storage area of the main RAM 103 set in the stack pointer (SP) into the DE register (S107).

なお、「POP」命令が実行されると、スタックポインタで指定されたアドレスの1バイト領域に保存されているデータ(メモリ内容)が、ペアレジスタの下位側のレジスタにロードされ、スタックポインタで指定されたアドレスを1更新したアドレスの1バイト領域に保存されているデータ(メモリ内容)が、ペアレジスタの上位側のレジスタにロードされる。また、「POP」命令が実行されると、スタックポインタ(SP)にセットされたアドレスに対して2バイト分のアドレス更新処理(アドレスを「2」加算する処理)が行われる。 When the "POP" command is executed, the data (memory contents) stored in the 1-byte area of the address specified by the stack pointer is loaded into the lower register of the pair of registers, and the data (memory contents) stored in the 1-byte area of the address specified by the stack pointer updated by 1 is loaded into the upper register of the pair of registers. Also, when the "POP" command is executed, a 2-byte address update process (a process of adding "2" to the address) is performed on the address set in the stack pointer (SP).

それゆえ、S107の処理では、スタックポインタで指定されたアドレスに保存されているデータ(メモリ内容)がEレジスタにロードされ、スタックポインタで指定されたアドレスに「1」を加算したアドレスに保存されているデータ(メモリ内容)がDレジスタにロードされる。 Therefore, in the processing of S107, the data (memory contents) stored at the address specified by the stack pointer is loaded into the E register, and the data (memory contents) stored at the address obtained by adding "1" to the address specified by the stack pointer is loaded into the D register.

図78Bには、「POP」命令実行時における、DEレジスタへのデータの読み込み動作、及び、スタックポインタにセットされるアドレスの更新動作の様子を示す。サム値の算出開始時に、スタックポインタ(SP)にセットされているアドレスが「F010h」である場合には、アドレス「F010h」に保存されているデータ(メモリ内容)がEレジスタにロードされ、アドレス「F011h」に保存されているデータ(メモリ内容)がDレジスタにロードされる。また、この際、スタックポインタ(SP)にセットされているアドレスに2加算する更新処理が行われ、スタックポインタ(SP)にセットされているアドレスが「F010h」から「F012h」に変更される。次いで、再度、「POP」命令が実行されると、アドレス「F012h」に保存されているデータ(メモリ内容)がEレジスタにロードされ、アドレス「F013h」に保存されているデータ(メモリ内容)がDレジスタにロードされる。また、この際、スタックポインタ(SP)にセットされているアドレスの更新処理が行われ、スタックポインタ(SP)にセットされているアドレスが「F012h」から「F014h」に変更される。その後、「POP」命令が実行される度に上述した、DEレジスタへのデータの読み込み動作及びスタックポンタにセットされるアドレスの更新動作が繰り返される。 Figure 78B shows how data is read into the DE register and how the address set in the stack pointer is updated when the "POP" command is executed. When the sum calculation starts, if the address set in the stack pointer (SP) is "F010h", the data (memory contents) stored at address "F010h" is loaded into the E register, and the data (memory contents) stored at address "F011h" is loaded into the D register. At this time, an update process is performed to add 2 to the address set in the stack pointer (SP), and the address set in the stack pointer (SP) is changed from "F010h" to "F012h". Next, when the "POP" command is executed again, the data (memory contents) stored at address "F012h" is loaded into the E register, and the data (memory contents) stored at address "F013h" is loaded into the D register. At this time, the address set in the stack pointer (SP) is updated, and the address set in the stack pointer (SP) is changed from "F012h" to "F014h." After that, every time the "POP" command is executed, the above-mentioned data reading operation into the DE register and the operation of updating the address set in the stack pointer are repeated.

S107の処理後、メインCPU101は、サム値の算出処理を行う(S108)。具体的には、メインCPU101は、HLレジスタに格納されている値にDEレジスタに格納されている値を加算し、該加算された値をサム値としてHLレジスタに格納する。 After processing S107, the main CPU 101 performs a sum value calculation process (S108). Specifically, the main CPU 101 adds the value stored in the DE register to the value stored in the HL register, and stores the resulting value in the HL register as the sum value.

次いで、メインCPU101は、サム算出カウンタの値を1減算する(S109)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S110)。 Next, the main CPU 101 decrements the value of the sum calculation counter by 1 (S109). Next, the main CPU 101 determines whether the updated sum calculation counter value is "0" (S110).

S110において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S110がNO判定の場合)、メインCPU101は、処理をS107の処理に戻し、S107以降の処理を繰り返す。すなわち、メインRAM103の遊技用RAM領域のサム値算出処理が終了するまで、S107~S110の処理が繰り返される。 When the main CPU 101 determines in S110 that the sum calculation counter value is not "0" (if S110 returns a NO judgment), the main CPU 101 returns the process to S107 and repeats the processes from S107 onwards. In other words, the processes from S107 to S110 are repeated until the sum value calculation process in the game RAM area of the main RAM 103 is completed.

一方、S110において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S110がYES判定の場合)、メインCPU101は、DEレジスタに、メインRAM103内の規定外RAM領域のサム値の計算開始アドレスをセットし、サム算出カウンタに、規定外用サムカウント値をセットする(S111)。なお、規定外用サムカウント値は、規定外用格納領域のバイト数となる。それゆえ、S111で設定されたサム算出カウンタが「0」になれば、メインRAM103の規定外RAM領域のサム値算出処理、すなわち、メインRAM103全体のサム値算出処理が終了する。 On the other hand, when the main CPU 101 determines in S110 that the value of the sum calculation counter is "0" (YES in S110), the main CPU 101 sets the DE register to the start address of the calculation of the sum value of the non-standard RAM area in the main RAM 103, and sets the non-standard thumb count value to the sum calculation counter (S111). The non-standard thumb count value is the number of bytes in the non-standard storage area. Therefore, when the sum calculation counter set in S111 becomes "0", the process of calculating the sum value of the non-standard RAM area of the main RAM 103, i.e., the process of calculating the sum value of the entire main RAM 103, is completed.

次いで、メインCPU101は、DEレジスタにセットされた規定外RAM領域のアドレスから1バイト分の領域のデータ(保存値)をAレジスタに読み出す(S112)。 Next, the main CPU 101 reads one byte of data (saved value) from the address of the non-standard RAM area set in the DE register into the A register (S112).

次いで、メインCPU101は、サム値の算出処理を行う(S113)。具体的には、メインCPU101は、HLレジスタに格納されている値にAレジスタに格納されている値を加算し、該加算された値をサム値としてHLレジスタに格納する。 Next, the main CPU 101 performs a sum value calculation process (S113). Specifically, the main CPU 101 adds the value stored in the A register to the value stored in the HL register, and stores the resulting value in the HL register as the sum value.

次いで、メインCPU101は、DEレジスタに格納されているアドレスを1加算し、サム算出カウンタの値を1減算する(S114)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S115)。 Next, the main CPU 101 adds 1 to the address stored in the DE register and subtracts 1 from the value of the sum calculation counter (S114). Next, the main CPU 101 determines whether the updated value of the sum calculation counter is "0" (S115).

S115において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S115がNO判定の場合)、メインCPU101は、処理をS112の処理に戻し、S112以降の処理を繰り返す。すなわち、メインRAM103の規定外RAM領域のサム値を遊技用RAM領域のサム値に加算する処理が終了するまで、S112~S115の処理が繰り返される。 When the main CPU 101 determines in S115 that the sum calculation counter value is not "0" (if S115 returns a NO judgment), the main CPU 101 returns the process to S112 and repeats the processes from S112 onwards. In other words, the processes from S112 to S115 are repeated until the process of adding the sum value of the non-regular RAM area of the main RAM 103 to the sum value of the game RAM area is completed.

一方、S115において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S115がYES判定の場合)、メインCPU101は、HLレジスタに格納されている値を電断発生時のサム値として、メインRAM103内のサム値格納領域(不図示)に保存する(S116)。次いで、メインCPU101は、S101で規定外スタックエリアに保存されたスタックポインタ(SP)の値をスタックポインタにセットする(S117)。そして、S117の処理後、メインCPU101は、チェックサム生成処理を終了し、処理を電断時(外部)処理(図76参照)のS98の処理に移す。 On the other hand, when the main CPU 101 determines in S115 that the value of the sum calculation counter is "0" (YES in S115), the main CPU 101 saves the value stored in the HL register as the sum value at the time of power failure in a sum value storage area (not shown) in the main RAM 103 (S116). Next, the main CPU 101 sets the stack pointer (SP) value saved in the non-standard stack area in S101 to the stack pointer (S117). Then, after processing S117, the main CPU 101 ends the checksum generation process and moves to processing S98 of the power failure (external) processing (see FIG. 76).

本実施形態では、上述のようにしてチェックサム生成処理が行われる。そして、上述したチェックサム生成処理は、メインCPU101が、図78Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。上述のように、本実施形態では、電断発生時のメインRAM103のチェックサムは、加算式で算出される。この際、遊技用RAM領域のサム値算出では、2バイト単位で加算処理(図78A中のソースコード「ADD HL,DE」参照)が行われ、規定外RAM領域では、1バイト単位で加算処理(図78A中のソースコード「ADDWB HL,A」参照)が行われる。 In this embodiment, the checksum generation process is performed as described above. The above-mentioned checksum generation process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 78A. As described above, in this embodiment, the checksum of the main RAM 103 when a power outage occurs is calculated using an additive formula. In this case, when calculating the sum value of the game RAM area, an addition process is performed in units of 2 bytes (see source code "ADD HL, DE" in FIG. 78A), and in the non-standard RAM area, an addition process is performed in units of 1 byte (see source code "ADDWB HL, A" in FIG. 78A).

[サムチェック処理(規定外)]
次に、図79~図81を参照して、電源投入時処理(図64参照)中のS9で行うサムチェック処理について説明する。なお、図79及び図80は、サムチェック処理の手順を示すフローチャートであり、図81は、サムチェック処理中のS122~S132の処理を実行するためのソースプログラムの一例を示す図である。
[Sum check processing (non-standard)]
Next, the sum check processing performed in S9 during the power-on processing (see Fig. 64) will be described with reference to Fig. 79 to Fig. 81. Fig. 79 and Fig. 80 are flow charts showing the procedure of the sum check processing, and Fig. 81 is a diagram showing an example of a source program for executing the processing of S122 to S132 during the sum check processing.

まず、メインCPU101は、現在のスタックポインタ(SP)の値を規定外スタックエリアに保存する(S121)。次いで、メインCPU101は、スタックポインタにサム値格納領域のアドレスをセットし、サム算出カウンタに、サム値の算出対象格納領域のバイト数を「2」で除算した値をセットする(S122)。なお、ここでセットされるサム算出カウンタは、サム値算出(サム値の減算処理)の終了契機を判定するためのカウンタであり、メインRAM103に設けられる。次いで、メインCPU101は、サム値格納領域からサム値(チェックサム)を取得する(S123)。この処理により、電断発生時に生成されたチェックサム(減算前の初期値)がHLレジスタに格納される。 First, the main CPU 101 saves the current value of the stack pointer (SP) in the non-standard stack area (S121). Next, the main CPU 101 sets the address of the sum value storage area to the stack pointer, and sets the sum calculation counter to a value obtained by dividing the number of bytes of the storage area to be used for calculating the sum value by "2" (S122). The sum calculation counter set here is a counter for determining the end of the sum value calculation (sum value subtraction process), and is provided in the main RAM 103. Next, the main CPU 101 obtains the sum value (checksum) from the sum value storage area (S123). Through this process, the checksum (initial value before subtraction) generated when the power failure occurred is stored in the HL register.

次いで、メインCPU101は、「POP」命令を実行し、スタックポインタ(SP)にセットされたメインRAM103の格納領域のアドレスから2バイト分の領域のデータ(保存値)をDEレジスタに読み出す(S124)。なお、この際、「POP」命令の実行により、スタックポインタで指定されたアドレスの1バイト領域に保存されているデータ(メモリ内容)が、Eレジスタにロードされ、スタックポインタで指定されたアドレスを1更新したアドレスの1バイト領域に保存されているデータ(メモリ内容)が、Dレジスタにロードされる(図78B参照)。また、「POP」命令が実行されると、スタックポインタ(SP)にセットされたアドレスに対して2バイト分のアドレス更新処理(アドレスを2加算する処理)が行われる。 Next, the main CPU 101 executes the "POP" command, and reads out 2 bytes of data (stored value) from the address of the storage area of the main RAM 103 set in the stack pointer (SP) into the DE register (S124). At this time, the execution of the "POP" command loads the data (memory contents) stored in the 1-byte area of the address specified by the stack pointer into the E register, and the data (memory contents) stored in the 1-byte area of the address specified by the stack pointer updated by 1 is loaded into the D register (see FIG. 78B). Also, when the "POP" command is executed, a 2-byte address update process (processing to add 2 to the address) is performed on the address set in the stack pointer (SP).

次いで、メインCPU101は、サム値の算出(減算)処理を行う(S125)。具体的には、メインCPU101は、HLレジスタに格納されている値(サム値の初期値又は前回の減算処理後のサム値)からDEレジスタに格納されている値を減算し、該減算された値をサム値としてHLレジスタに格納する。 Next, the main CPU 101 performs a sum value calculation (subtraction) process (S125). Specifically, the main CPU 101 subtracts the value stored in the DE register from the value stored in the HL register (the initial sum value or the sum value after the previous subtraction process), and stores the subtracted value in the HL register as the sum value.

次いで、メインCPU101は、サム算出カウンタの値を1減算する(S126)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S127)。 Next, the main CPU 101 decrements the value of the sum calculation counter by 1 (S126). Next, the main CPU 101 determines whether the updated sum calculation counter value is "0" (S127).

S127において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S127がNO判定の場合)、メインCPU101は、処理をS124の処理に戻し、S124以降の処理を繰り返す。すなわち、メインRAM103の遊技用RAM領域の全域に渡ってサム値の減算処理が終了するまで、S124~S127の処理が繰り返される。 When the main CPU 101 determines in S127 that the sum calculation counter value is not "0" (if S127 returns a NO judgment), the main CPU 101 returns the process to S124 and repeats the processes from S124 onwards. In other words, the processes from S124 to S127 are repeated until the sum value subtraction process is completed across the entire game RAM area of the main RAM 103.

一方、S127において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S127がYES判定の場合)、メインCPU101は、DEレジスタに、メインRAM103内の規定外RAM領域のサム値の計算開始アドレスをセットし、サム算出カウンタに、規定外用サムカウント値をセットする(S128)。なお、規定外用サムカウント値は、規定外RAM領域のバイト数となる。 On the other hand, when the main CPU 101 determines in S127 that the value of the sum calculation counter is "0" (if S127 returns a YES answer), the main CPU 101 sets the DE register to the start address of the calculation of the sum value of the non-standard RAM area in the main RAM 103, and sets the non-standard thumb count value to the sum calculation counter (S128). The non-standard thumb count value is the number of bytes in the non-standard RAM area.

次いで、メインCPU101は、DEレジスタにセットされた規定外RAM領域のアドレスから1バイト分の領域のデータ(保存値)をAレジスタに読み出す(S129)。 Next, the main CPU 101 reads one byte of data (saved value) from the address of the non-standard RAM area set in the DE register into the A register (S129).

次いで、メインCPU101は、サム値の算出(減算)処理を行う(S130)。具体的には、メインCPU101は、HLレジスタに格納されている値からAレジスタに格納されている値を減算し、該減算された値をサム値としてHLレジスタに格納する。 Next, the main CPU 101 performs a sum value calculation (subtraction) process (S130). Specifically, the main CPU 101 subtracts the value stored in the A register from the value stored in the HL register, and stores the subtracted value in the HL register as the sum value.

次いで、メインCPU101は、DEレジスタに格納されているアドレスを1加算し、サム算出カウンタの値を1減算する(S131)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S132)。 Next, the main CPU 101 adds 1 to the address stored in the DE register and subtracts 1 from the value of the sum calculation counter (S131). Next, the main CPU 101 determines whether the updated value of the sum calculation counter is "0" (S132).

S132において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S132がNO判定の場合)、メインCPU101は、処理をS129の処理に戻し、S129以降の処理を繰り返す。すなわち、メインRAM103の規定外RAM領域の全域に渡ってサム値の減算処理が終了するまで、S129~S132の処理が繰り返される。 When the main CPU 101 determines in S132 that the value of the sum calculation counter is not "0" (if S132 returns a NO judgment), the main CPU 101 returns the process to S129 and repeats the processes from S129 onwards. In other words, the processes from S129 to S132 are repeated until the sum value subtraction process is completed across the entire non-standard RAM area of the main RAM 103.

一方、S132において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S132がYES判定の場合)、メインCPU101は、サムチェック処理の判定結果に「サム異常」をセットする(S133)。次いで、メインCPU101は、算出されたサム値が「0」であるか否かを判別する(S134)。 On the other hand, when the main CPU 101 determines in S132 that the value of the sum calculation counter is "0" (YES in S132), the main CPU 101 sets the result of the sum check process to "sum abnormal" (S133). Next, the main CPU 101 determines whether the calculated sum value is "0" (S134).

なお、この処理では、メインCPU101は、フラグ・レジスタFのゼロフラグ(ビット6)の状態(1/0)を参照して、サム値が「0」であるか否かを判別する。本実施形態では、S128でセットされたサム算出カウンタの値が「0」になった時点、すなわち、メインRAM103の全域に渡ってサム値の減算処理が終了した時点において、サム値が「0」である場合には、フラグ・レジスタFのゼロフラグには「1」がセットされ、サム値が「0」でない場合には、フラグ・レジスタFのゼロフラグには「0」がセットされている。それゆえ、S134の処理の時点において、フラグ・レジスタFのゼロフラグに「1(オン状態)」がセットされていれば、メインCPU101はサム値が「0」であると判定する。 In this process, the main CPU 101 refers to the state (1/0) of the zero flag (bit 6) of flag register F to determine whether the sum value is "0". In this embodiment, when the value of the sum calculation counter set in S128 becomes "0", that is, when the subtraction process of the sum value is completed across the entire main RAM 103, if the sum value is "0", the zero flag of flag register F is set to "1", and if the sum value is not "0", the zero flag of flag register F is set to "0". Therefore, if the zero flag of flag register F is set to "1 (on state)" at the time of the process of S134, the main CPU 101 determines that the sum value is "0".

S134において、メインCPU101が、算出されたサム値が「0」でないと判別したとき(S134がNO判定の場合)、メインCPU101は、後述のS139の処理を行う。一方、S134において、メインCPU101が、算出されたサム値が「0」であると判別したとき(S134がYES判定の場合)、メインCPU101は、判定結果に「電断異常」をセットする(S135)。 When the main CPU 101 determines in S134 that the calculated sum value is not "0" (if S134 is a NO judgment), the main CPU 101 performs the process of S139 described below. On the other hand, when the main CPU 101 determines in S134 that the calculated sum value is "0" (if S134 is a YES judgment), the main CPU 101 sets the judgment result to "power interruption abnormality" (S135).

次いで、メインCPU101は、電断発生フラグを取得する(S136)。次いで、メインCPU101は、電断発生フラグが電断なしの状態(オフ状態)であるか否かを判別する(S137)。 Next, the main CPU 101 acquires the power interruption occurrence flag (S136). Next, the main CPU 101 determines whether the power interruption occurrence flag is in a state where there is no power interruption (OFF state) (S137).

S137において、メインCPU101が、電断発生フラグが電断なしの状態であると判別したとき(S137がYES判定の場合)、メインCPU101は、後述のS139の処理を行う。一方、S137において、メインCPU101が、電断発生フラグが電断なしの状態でないと判別したとき(S137がNO判定の場合)、メインCPU101は、判定結果に「正常」をセットする(S138)。 When the main CPU 101 determines in S137 that the power interruption occurrence flag is in a non-power interruption state (if S137 is a YES judgment), the main CPU 101 performs the process of S139 described below. On the other hand, when the main CPU 101 determines in S137 that the power interruption occurrence flag is not in a non-power interruption state (if S137 is a NO judgment), the main CPU 101 sets the judgment result to "normal" (S138).

S138の処理後、S134がNO判定の場合、又は、S137がYES判定の場合、メインCPU101は、サムチェック判定結果に判定結果を保存し、電断発生フラグをクリア(オフ)する(S139)。次いで、メインCPU101は、S121で規定外スタックエリアに保存されたスタックポインタ(SP)の値をスタックポインタにセットする(S140)。そして、S140の処理後、メインCPU101は、サムチェック処理を終了し、処理を電源投入時処理(図64参照)のS10の処理に移す。 After processing S138, if S134 is a NO judgment, or S137 is a YES judgment, the main CPU 101 stores the judgment result in the sum check judgment result and clears (turns off) the power failure occurrence flag (S139). Next, the main CPU 101 sets the value of the stack pointer (SP) stored in the non-standard stack area in S121 to the stack pointer (S140). Then, after processing S140, the main CPU 101 ends the sum check processing and moves the processing to S10 of the power-on processing (see FIG. 64).

本実施形態では、上述のようにしてサムチェック処理が行われる。そして、上述したサムチェック処理中のS122~S132の処理は、メインCPU101が、図81のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the sum check process is performed as described above. The processes of S122 to S132 during the sum check process described above are performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 81.

上述のように、本実施形態における、メインRAM103のサムチョックの判定処理では、まず、電断発生時に生成されたチェックサムの値を、電源復帰時のメインRAM103に格納されたデータで順次減算する。この際、遊技用RAM領域では、2バイト単位で減算処理(図81中のソースコード「SUB HL,DE」参照)が行われ、規定外RAM領域では、1バイト単位で減算処理(図81中のソースコード「SUBWB HL,A」参照)が行われる。次いで、最終的な減算結果が「0」であるか否か(ゼロフラグがオン状態であるか否か)に基づいて、異常の発生の有無を判定する。そして、減算結果が「0」である場合(ゼロフラグがオン状態である場合)には、正常と判定され、減算結果が「0」でない場合(ゼロフラグがオフ状態である場合)には、異常と判定される。 As described above, in the present embodiment, the checksum check of the main RAM 103 is judged as follows: first, the checksum value generated when the power failure occurred is subtracted sequentially from the data stored in the main RAM 103 when the power was restored. In this case, the subtraction process is performed in units of 2 bytes in the game RAM area (see source code "SUB HL, DE" in FIG. 81), and in units of 1 byte in the non-standard RAM area (see source code "SUBWB HL, A" in FIG. 81). Next, whether or not an abnormality has occurred is judged based on whether or not the final subtraction result is "0" (whether or not the zero flag is on). If the subtraction result is "0" (if the zero flag is on), it is judged as normal, and if the subtraction result is not "0" (if the zero flag is off), it is judged as abnormal.

すなわち、本実施形態では、電断発生時のチェックサムの生成処理は加算方式で行われ、電源復帰時のチェックサムの判定処理は減算方式で行われる。そして、チェックサムの最終的な減算結果に基づいて、正常/異常の判定が行われる。このようなチェックサムの生成処理及び判定処理を行った場合、電源復帰時に再度チェックサムを生成して、該チェックサムを電断発生時のチェックサムと照合する処理が不要となる。この場合、ソースプログラム上において、照合命令コードを省略することができ、ソースプログラムの容量を低減することができる。この結果、本実施形態では、メインROM102において、照合命令コードの省略分に対応する空き容量を確保することができ、増えた空き容量を活用して、遊技性を高めることが可能になる。なお、上述の電断発生時のチェックサムの生成処理、及び、電源復帰時のチェックサムの判定処理で実行される「POP」命令は、スタックポインタ(SP)操作専用命令であり、ソースコード「POP DE」以外にもソースコード「POP HL」、「POP AF」等が存在する。 That is, in this embodiment, the checksum generation process when power interruption occurs is performed by addition, and the checksum judgment process when power is restored is performed by subtraction. Then, normal/abnormal judgment is performed based on the final subtraction result of the checksum. When such a checksum generation process and judgment process are performed, it is not necessary to generate a checksum again when power is restored and to compare the checksum with the checksum when power interruption occurred. In this case, the comparison instruction code can be omitted in the source program, and the capacity of the source program can be reduced. As a result, in this embodiment, free space corresponding to the omitted comparison instruction code can be secured in the main ROM 102, and the increased free space can be utilized to improve playability. Note that the "POP" instruction executed in the above-mentioned checksum generation process when power interruption occurs and the checksum judgment process when power is restored is a dedicated instruction for stack pointer (SP) operation, and in addition to the source code "POP DE", there are also source codes "POP HL", "POP AF", etc.

[メインCPUの制御によるパチスロのメイン処理]
次に、図82を参照して、メインCPU101の制御により実行されるパチスロ1のメイン処理(主要動作処理)について説明する。なお、図82は、メイン処理の手順を示すフローチャート(以下、メインフローという)である。
[Main processing of pachislots controlled by the main CPU]
Next, the main processing (main operation processing) of the slot machine 1 executed under the control of the main CPU 101 will be described with reference to Fig. 82. Fig. 82 is a flow chart showing the procedure of the main processing (hereinafter, referred to as the main flow).

まず、メインCPU101は、RAM初期化処理を行う(S201)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「一遊技終了時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。なお、この範囲の格納領域は、例えば、内部当籤役格納領域や表示役格納領域などの1回の単位遊技(ゲーム)ごとにデータの消去が必要な格納領域である。 First, the main CPU 101 performs a RAM initialization process (S201). In this process, the main CPU 101 sets the "end of one game" address in the game RAM area of the main RAM 103 shown in FIG. 12C as the starting address for initialization, and erases (clears) information from the starting address to the final address of the game RAM area. Note that the storage area in this range is, for example, a storage area from which data needs to be erased for each unit game, such as an internal lottery role storage area or a display role storage area.

次いで、メインCPU101は、メダル受付・スタートチェック処理を行う(S202)。この処理では、メインCPU101は、メダルセンサ(不図示)やスタートスイッチ79などの入力チェック処理等を行う。なお、メダル受付・スタートチェック処理の詳細については、後述の図83を参照しながら後で説明する。 Next, the main CPU 101 performs a medal acceptance/start check process (S202). In this process, the main CPU 101 performs input check processes such as a medal sensor (not shown) and a start switch 79. Details of the medal acceptance/start check process will be described later with reference to FIG. 83.

次いで、メインCPU101は、乱数取得処理を行う(S203)。この処理では、メインCPU101は、内部当籤役抽籤用の乱数値(0~65535:ハードラッチ乱数となる乱数回路110の乱数レジスタ0の値)やART関連の各種抽籤で用いられる演出用乱数値(0~65535:ソフトラッチ乱数となる乱数回路110の乱数レジスタ1~3の各値、0~255:ソフトラッチ乱数となる乱数回路110の乱数レジスタ4~7の各値)などを抽出し、該抽出した各種乱数値をメインRAM103に設けられた乱数値格納領域(不図示)に格納する。なお、乱数取得処理の詳細については、後述の図91を参照しながら後で説明する。 Next, the main CPU 101 performs a random number acquisition process (S203). In this process, the main CPU 101 extracts random numbers for the internal lottery draw (0 to 65535: the value of random number register 0 of the random number circuit 110 which becomes a hard latch random number) and random numbers for effects used in various ART-related draws (0 to 65535: the values of random number registers 1 to 3 of the random number circuit 110 which become soft latch random numbers, and 0 to 255: the values of random number registers 4 to 7 of the random number circuit 110 which become soft latch random numbers), and stores the extracted random numbers in a random number storage area (not shown) provided in the main RAM 103. Details of the random number acquisition process will be described later with reference to FIG. 91.

次いで、メインCPU101は、内部抽籤処理を行う(S204)。この処理では、メインCPU101は、S203で抽出した乱数値(ハードラッチ乱数)に基づいた抽籤により内部当籤役の決定処理を行う。なお、内部抽籤処理の詳細については、後述の図92を参照しながら後で説明する。 Next, the main CPU 101 performs an internal lottery process (S204). In this process, the main CPU 101 performs a process of determining an internal lottery role by lottery based on the random number value (hard latch random number) extracted in S203. Details of the internal lottery process will be described later with reference to FIG. 92.

次いで、メインCPU101は、図柄設定処理を行う(S205)。この処理では、メインCPU101は、例えば、当り要求フラグステータス(フラグステータス情報)から内部当籤役を生成する処理、当り要求フラグデータの展開処理、当り要求フラグデータを当り要求フラグ格納領域を格納する処理等を行う。なお、図柄設定処理の詳細については、後述の図97を参照しながら後で説明する。 Next, the main CPU 101 performs a pattern setting process (S205). In this process, the main CPU 101 performs, for example, a process of generating an internal winning combination from the winning request flag status (flag status information), a process of expanding the winning request flag data, a process of storing the winning request flag data in the winning request flag storage area, and the like. Details of the pattern setting process will be described later with reference to FIG. 97.

次いで、メインCPU101は、スタートコマンド生成格納処理を行う(S206)。この処理では、メインCPU101は、副制御回路200に送信するスタートコマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図75B参照)に保存する。通信データ格納領域に保存されたスタートコマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、スタートコマンドは、内部当籤役等を特定するパラメータ(サブフラグ等)を含んで構成される。 Next, the main CPU 101 performs a start command generation and storage process (S206). In this process, the main CPU 101 generates data for the start command to be sent to the sub-control circuit 200, and stores the command data in a communication data storage area (see FIG. 75B) provided in the main RAM 103. The start command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub-control circuit 200 by a communication data transmission process within the interrupt process described later in FIG. 158. The start command includes parameters (sub-flags, etc.) that specify internal winning combinations, etc.

次いで、メインCPU101は、第2インターフェースボード制御処理を行う(S207)。なお、第2インターフェースボード制御処理は、メインRAM103の規定外用作業領域で実行される。第2インターフェースボード制御処理の詳細については、後述の図102を参照しながら後で説明する。 Next, the main CPU 101 performs a second interface board control process (S207). The second interface board control process is executed in a non-standard work area of the main RAM 103. Details of the second interface board control process will be described later with reference to FIG. 102.

次いで、メインCPU101は、状態別制御処理を行う(S208)。この処理では、メインCPU101は、主に、遊技状態に応じた遊技開始時処理(スタート処理)を行う。なお、状態別制御処理の詳細については、後述の図104を参照しながら後で説明する。 Next, the main CPU 101 performs state-specific control processing (S208). In this processing, the main CPU 101 mainly performs game start processing (start processing) according to the game state. Details of the state-specific control processing will be described later with reference to FIG. 104.

次いで、メインCPU101は、リール停止初期設定処理を行う(S209)。この処理では、メインCPU101は、リール停止初期設定テーブル(図26参照)を参照し、内部当籤役及び遊技状態に基づいて、引込優先順位テーブル選択テーブル番号、引込優先順位テーブル番号、停止テーブル番号を取得する処理や、ストップボタン未作動カウンタに「3」を格納する処理などを行う。 Next, the main CPU 101 performs a reel stop initial setting process (S209). In this process, the main CPU 101 refers to the reel stop initial setting table (see FIG. 26) and performs processes such as obtaining the attraction priority table selection table number, attraction priority table number, and stop table number based on the internal winning combination and game status, and storing "3" in the stop button non-operation counter.

次いで、メインCPU101は、リール回転開始処理を行う(S210)。この処理では、メインCPU101は、全リールの回転開始を要求する。そして、全リールの回転開始が要求されると、一定の周期(1.1172msec)で実行される後述の割込処理(後述の図158参照)により、3つのステッピングモータ(不不図示)の駆動が制御され、左リール3L、中リール3C及び右リール3Rの回転が開始される。次いで、各リールは、その回転速度が定速度に達するまで加速制御され、その後、該定速度が維持されるように制御される。 Next, the main CPU 101 performs reel rotation start processing (S210). In this processing, the main CPU 101 requests that all reels start to rotate. Then, when the request is made for all reels to start to rotate, the drive of three stepping motors (not shown) is controlled by an interrupt processing (see FIG. 158 described below) executed at a fixed cycle (1.1172 msec), which will be described later, and rotation of the left reel 3L, center reel 3C, and right reel 3R begins. Next, each reel is accelerated until its rotation speed reaches a constant speed, and is then controlled so that the constant speed is maintained.

次いで、メインCPU101は、リール回転開始コマンド生成格納処理を行う(S211)。この処理では、メインCPU101は、副制御回路200に送信するリール回転開始コマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図75B参照)に保存する。通信データ格納領域に保存されたリール回転開始コマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、リール回転開始コマンドは、リールの回転開始動作開始されたことを示すパラメータを含んで構成される。 Next, the main CPU 101 performs a reel spin start command generation and storage process (S211). In this process, the main CPU 101 generates data for the reel spin start command to be sent to the sub-control circuit 200, and stores the command data in a communication data storage area (see FIG. 75B) provided in the main RAM 103. The reel spin start command stored in the communication data storage area is sent from the main control circuit 90 to the sub-control circuit 200 by a communication data transmission process within the interrupt process described later in FIG. 158. The reel spin start command includes a parameter indicating that the reel spin start operation has begun.

次いで、メインCPU101は、引込優先順位格納処理を行う(S212)。この処理では、メインCPU101は、引込優先順位データを取得して、引込優先順位データ格納領域に格納する。なお、引込優先順位格納処理の詳細については、後述の図126を参照しながら後で説明する。 Next, the main CPU 101 performs a pull-in priority order storage process (S212). In this process, the main CPU 101 acquires the pull-in priority order data and stores it in the pull-in priority order data storage area. Details of the pull-in priority order storage process will be described later with reference to FIG. 126.

次いで、メインCPU101は、リール停止制御処理を行う(S213)。この処理では、メインCPU101は、左ストップボタン17L、中ストップボタン17C及び右ストップボタン17Rがそれぞれ押されたタイミングと内部当籤役とに基づいて該当するリールの回転の停止制御を行う。なお、リール停止制御処理の詳細については、後述の図138を参照しながら後で説明する。 Next, the main CPU 101 performs a reel stop control process (S213). In this process, the main CPU 101 controls the stop of the rotation of the corresponding reel based on the timing at which the left stop button 17L, the center stop button 17C, and the right stop button 17R are pressed and the internal winning combination. Details of the reel stop control process will be described later with reference to FIG. 138.

次いで、メインCPU101は、入賞検索処理を行う(S214)。この処理では、メインCPU101は、図柄コード格納領域(図35参照)のデータを入賞作動フラグ格納領域(図28~図30参照)に格納する。また、この処理では、メインCPU101は、有効ラインに表示役が表示されたか否かを判定し、その判定結果に基づいて、メダルの払出枚数をセットする。なお、入賞検索処理の詳細については、後述の図145を参照しながら後で説明する。 Then, the main CPU 101 performs a winning search process (S214). In this process, the main CPU 101 stores the data in the symbol code storage area (see FIG. 35) in the winning activation flag storage area (see FIG. 28 to FIG. 30). In this process, the main CPU 101 also determines whether or not a display combination has been displayed on an active line, and sets the number of medals to be paid out based on the result of this determination. Details of the winning search process will be explained later with reference to FIG. 145.

次いで、メインCPU101は、イリーガルヒットチェック処理を行う(S215)。この処理では、メインCPU101は、当り要求フラグ(内部当籤役)と入賞作動フラグ(表示役)とを合成し、その合成結果に基づいてイリーガルヒットエラーの有無を判定する。なお、イリーガルヒットチェック処理の詳細については、後述の図148を参照しながら後で説明する。 Next, the main CPU 101 performs an illegal hit check process (S215). In this process, the main CPU 101 combines the winning request flag (internal winning combination) with the winning activation flag (display combination), and determines whether or not an illegal hit error has occurred based on the combination result. Details of the illegal hit check process will be described later with reference to FIG. 148.

次いで、メインCPU101は、入賞チェック・メダル払出処理を行う(S216)。この処理では、メインCPU101は、入賞作動コマンドの生成処理を行う。また、この処理では、メインCPU101は、S214において決定された表示役の払出枚数に基づいて、ホッパー装置51の駆動やクレジット枚数の更新を行い、メダルの払い出し処理を行う。なお、入賞チェック・メダル払出処理の詳細については、後述の図150を参照しながら後で説明する。 Then, the main CPU 101 performs a winning check and medal payout process (S216). In this process, the main CPU 101 performs a winning activation command generation process. In this process, the main CPU 101 also performs a medal payout process by driving the hopper device 51 and updating the number of credits based on the payout number of the displayed combination determined in S214. Details of the winning check and medal payout process will be described later with reference to FIG. 150.

次いで、メインCPU101は、BBチェック処理を行う(S217)。この処理では、メインCPU101は、ボーナス状態の作動及び終了を制御する。なお、BBチェック処理の詳細については、後述の図154を参照しながら後で説明する。 Next, the main CPU 101 performs a BB check process (S217). In this process, the main CPU 101 controls the activation and termination of the bonus state. Details of the BB check process will be described later with reference to FIG. 154.

次いで、メインCPU101は、RTチェック処理を行う(S218)。この処理では、メインCPU101は、有効ライン上に停止表示された図柄組合せに基づいてRT状態の移行制御を行う。なお、RTチェック処理の詳細については、後述の図155及び図156を参照しながら後で説明する。 Next, the main CPU 101 performs an RT check process (S218). In this process, the main CPU 101 controls the transition of the RT state based on the symbol combination stopped and displayed on the pay line. Details of the RT check process will be described later with reference to Figures 155 and 156.

次いで、メインCPU101は、CZ・ART終了時処理を行う(S219)。この処理では、メインCPU101は、主に、CZの引き戻し抽籤処理を行う。なお、CZ・ART終了時処理の詳細については、後述の図157を参照しながら後で説明する。そして、S219の処理後(一遊技終了後)、メインCPU101は、処理をS201の処理に戻す。 Next, the main CPU 101 performs CZ/ART end processing (S219). In this processing, the main CPU 101 mainly performs CZ pullback lottery processing. Details of the CZ/ART end processing will be explained later with reference to FIG. 157. Then, after processing S219 (after one game ends), the main CPU 101 returns the processing to S201.

[メダル受付・スタートチェック処理]
次に、図83及び図84を参照して、メインフロー(図82参照)中のS202で行うメダル受付・スタートチェック処理について説明する。なお、図83は、メダル受付・スタートチェック処理の手順を示すフローチャートであり、図84は、メダル受付・スタートチェック処理中のS231~S233の処理を実行するためのソースプログラムの一例を示す図である。
[Medal reception/start check processing]
Next, the medal acceptance/start check process performed in S202 in the main flow (see FIG. 82) will be described with reference to Figures 83 and 84. Note that Figure 83 is a flow chart showing the procedure of the medal acceptance/start check process, and Figure 84 is a diagram showing an example of a source program for executing the processes of S231 to S233 during the medal acceptance/start check process.

まず、メインCPU101は、自動投入メダルカウンタの値が「0」であるか否か(自動投入要求はあるか否か)を判別する(S221)。なお、この処理において、自動投入メダルカウンタが「1」以上であるときは、メインCPU101は、自動投入要求があると判別する。また、自動投入メダルカウンタは、前回の単位遊技において再遊技(リプレイ)に係る表示役が成立したか否かを識別するためのデータである。再遊技に係る表示役が成立したときには、前回の単位遊技において投入された枚数分のメダルが自動投入メダルカウンタに自動的に投入される。 First, the main CPU 101 determines whether the value of the automatic insertion medal counter is "0" (whether there is an automatic insertion request) (S221). In this process, if the automatic insertion medal counter is "1" or greater, the main CPU 101 determines that there is an automatic insertion request. The automatic insertion medal counter is data for identifying whether a display role related to a replay has been achieved in the previous unit game. When a display role related to a replay has been achieved, the number of medals inserted in the previous unit game is automatically inserted into the automatic insertion medal counter.

S221において、メインCPU101が、自動投入メダルカウンタの値が「0」であると判別したとき(S221がYES判定の場合)、メインCPU101は、後述のS225の処理を行う。 When the main CPU 101 determines in S221 that the value of the automatic insertion medal counter is "0" (if S221 returns a YES judgment), the main CPU 101 performs the process of S225 described below.

一方、S221において、メインCPU101が、自動投入メダルカウンタの値が「0」でないと判別したとき(S221がNO判定の場合)、メインCPU101は、メダル投入処理を行う(S222)。この処理では、メインCPU101は、メダル投入コマンドの生成格納処理やメダル投入枚数のLED点灯制御処理などを行う。なお、メダル投入処理の詳細については、後述の図85を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S221 that the value of the automatic insertion medal counter is not "0" (if S221 is a NO judgment), the main CPU 101 performs medal insertion processing (S222). In this processing, the main CPU 101 performs processing such as generating and storing a medal insertion command and controlling the illumination of the LED indicating the number of inserted medals. Details of the medal insertion processing will be described later with reference to FIG. 85.

次いで、メインCPU101は、自動投入メダルカウンタの値を1減算する(S223)。次いで、減算後の自動投入メダルカウンタの値が「0」であるか否かを判別する(S224)。 Next, the main CPU 101 subtracts 1 from the value of the automatic insertion medal counter (S223). Then, it determines whether the value of the automatic insertion medal counter after the subtraction is "0" (S224).

S224において、メインCPU101が、自動投入メダルカウンタの値が「0」でないと判別したとき(S224がNO判定の場合)、メインCPU101は、処理をS222の処理に戻し、S222以降の処理を繰り返す。 When the main CPU 101 determines in S224 that the value of the automatic insertion medal counter is not "0" (if S224 returns a NO judgment), the main CPU 101 returns the process to S222 and repeats the processes from S222 onwards.

一方、S224において、メインCPU101が、自動投入メダルカウンタの値が「0」であると判別したとき(S224がYES判定の場合)、又は、S221がYES判定の場合、メインCPU101は、メダル補助収納庫スイッチチェック処理を行う(S225)。この処理では、メインCPU101は、メダル補助収納庫スイッチ75のオン/オフ状態に基づいて、メダル補助収納庫52がメダルで満杯になっているか否かを検出する。 On the other hand, when the main CPU 101 determines in S224 that the value of the automatic insertion medal counter is "0" (if S224 returns a YES judgment), or if S221 returns a YES judgment, the main CPU 101 performs an auxiliary medal storage switch check process (S225). In this process, the main CPU 101 detects whether the auxiliary medal storage 52 is full of medals based on the on/off state of the auxiliary medal storage switch 75.

次いで、メインCPU101は、メダル投入状態チェック処理を行う(S226)。次いで、メインCPU101は、メダル投入状態チェック処理の結果に基づいて、メダル投入可能な状態であるか否かを判別する(S227)。 Next, the main CPU 101 performs a medal insertion status check process (S226). Next, the main CPU 101 determines whether or not it is possible to insert a medal based on the result of the medal insertion status check process (S227).

S227において、メインCPU101が、メダル投入可能な状態でないと判別したとき(S227がNO判定の場合)、メインCPU101は、後述のS231の処理を行う。 When the main CPU 101 determines in S227 that it is not possible to insert a medal (if S227 returns NO), the main CPU 101 performs the process of S231, which will be described later.

一方、S227において、メインCPU101が、メダル投入可能な状態であると判別したとき(S227がYES判定の場合)、メインCPU101は、メダル投入チェック処理を行う(S228)。この処理では、メインCPU101は、例えば、メダルセンサ入力状態に基づいて、メダルが正常に通過したか否かの判定処理や、規定数を超えてメダル投入が行われた場合に該メダルをクレジットする処理などを行う。なお、メダル投入チェック処理の詳細については、後述の図87を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S227 that medals can be inserted (YES in S227), the main CPU 101 performs medal insertion check processing (S228). In this processing, the main CPU 101 performs, for example, processing to determine whether medals have passed through normally based on the medal sensor input state, and processing to credit medals when medals are inserted in excess of a prescribed number. Details of the medal insertion check processing will be explained later with reference to FIG. 87.

次いで、メインCPU101は、メダル投入チェック処理の結果に基づいて、メダル投入又はクレジット可能な状態であるか否かを判別する(S229)。 Next, the main CPU 101 determines whether or not a medal can be inserted or credited based on the result of the medal insertion check process (S229).

S229において、メインCPU101が、メダル投入又はクレジット可能な状態であると判別したとき(S229がYES判定の場合)、メインCPU101は、後述のS231の処理を行う。一方、S229において、メインCPU101が、メダル投入又はクレジット可能な状態でないと判別したとき(S229がNO判定の場合)、メインCPU101は、メダル受付禁止の処理を行う(S230)。この処理により、セレクタ66(図4参照)のソレノイドの駆動が行われず、投入されたメダルがメダル払出口24から排出される。 When the main CPU 101 determines in S229 that a medal can be inserted or a credit can be given (if S229 is a YES judgement), the main CPU 101 performs the process of S231 described below. On the other hand, when the main CPU 101 determines in S229 that a medal cannot be inserted or a credit can not be given (if S229 is a NO judgement), the main CPU 101 performs a process to prohibit medal acceptance (S230). This process does not drive the solenoid of the selector 66 (see FIG. 4), and the inserted medal is discharged from the medal payout outlet 24.

S230の処理後、S227がNO判定の場合、又は、S229がYES判定の場合、メインCPU101は、現在のメダルの投入枚数が遊技可能開始枚数であるか否かを判別する(S231)。なお、本実施形態では、遊技開始可能枚数は3枚である(図28~図30参照)。 After processing S230, if S227 is a NO judgement, or if S229 is a YES judgement, the main CPU 101 determines whether the current number of inserted medals is the number of medals that can be used to start playing (S231). In this embodiment, the number of medals that can be used to start playing is three (see Figures 28 to 30).

S231において、メインCPU101が、現在のメダルの投入枚数が遊技可能開始枚数であると判別したとき(S231がYES判定の場合)、メインCPU101は、後述のS234の処理を行う。一方、S231において、メインCPU101が、現在のメダルの投入枚数が遊技可能開始枚数でないと判別したとき(S231がNO判定の場合)、メインCPU101は、メダル投入があるか否かを判別する(S232)。 When the main CPU 101 determines in S231 that the current number of medals inserted is the playable start number (if S231 returns a YES judgment), the main CPU 101 performs the process of S234 described below. On the other hand, when the main CPU 101 determines in S231 that the current number of medals inserted is not the playable start number (if S231 returns a NO judgment), the main CPU 101 determines whether medals have been inserted (S232).

S232において、メインCPU101が、メダル投入があると判別したとき(S232がYES判定の場合)、メインCPU101は、処理をS226に戻し、S226以降の処理を繰り返す。一方、S232において、メインCPU101が、メダル投入がないと判別したとき(S232がNO判定の場合)、メインCPU101は、図68で説明した設定変更確認処理を行う(S233)。この処理では、メインCPU101は、設定確認開始時の設定変更コマンドの生成格納処理などを行う。 When the main CPU 101 determines in S232 that a medal has been inserted (if S232 is a YES judgement), the main CPU 101 returns the process to S226 and repeats the processes from S226 onwards. On the other hand, when the main CPU 101 determines in S232 that a medal has not been inserted (if S232 is a NO judgement), the main CPU 101 performs the setting change confirmation process described in FIG. 68 (S233). In this process, the main CPU 101 performs processes such as generating and storing a setting change command at the start of setting confirmation.

S233の処理後又はS231がYES判定の場合、メインCPU101は、スタートスイッチ79がオン状態であるか否かを判別する(S234)。 After processing S233 or if S231 is judged as YES, the main CPU 101 determines whether the start switch 79 is on or not (S234).

S234において、メインCPU101が、スタートスイッチ79がオン状態でないと判別したとき(S234がNO判定の場合)、メインCPU101は、処理をS226に戻し、S226以降の処理を繰り返す。 When the main CPU 101 determines in S234 that the start switch 79 is not on (if S234 is a NO judgment), the main CPU 101 returns the process to S226 and repeats the process from S226 onwards.

一方、S234において、メインCPU101が、スタートスイッチ79がオン状態であると判別したとき(S234がYES判定の場合)、メインCPU101は、メダル受付禁止の処理を行う(S235)。この処理により、セレクタ66(図4参照)のソレノイドの駆動が行われず、投入されたメダルがメダル払出口24から排出される。そして、S235の処理後、メインCPU101は、メダル受付・スタートチェック処理を終了し、処理をメインフロー(図82参照)のS203に移す。 On the other hand, when the main CPU 101 determines in S234 that the start switch 79 is on (YES in S234), the main CPU 101 performs a process to prohibit medal acceptance (S235). This process prevents the solenoid of the selector 66 (see FIG. 4) from being driven, and causes the inserted medal to be discharged from the medal payout outlet 24. After processing S235, the main CPU 101 ends the medal acceptance/start check process, and moves the process to S203 in the main flow (see FIG. 82).

本実施形態では、上述のようにしてメダル受付・スタートチェック処理が行われる。そして、上述したメダル受付・スタートチェック処理中のS231~S233の処理は、メインCPU101が、図84のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S233の処理では、メインCPU101専用命令コードである「CALLF」命令により、処理を設定変更確認処理の実行プログラムのアドレス「SB_WVSC_00」にジャンプさせ、図68及び図69で説明した設定変更確認処理を行う。 In this embodiment, the medal acceptance/start check process is performed as described above. The processes of S231 to S233 during the medal acceptance/start check process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 84. Among these, in the process of S233, the "CALLF" command, which is an instruction code exclusive to the main CPU 101, is used to jump the process to the address "SB_WVSC_00" of the execution program of the setting change confirmation process, and the setting change confirmation process described in FIG. 68 and FIG. 69 is performed.

そして、上述したメダル受付・スタートチェック処理中のS233の処理、すなわち、設定変更確認処理は、遊技状態に関係なく実行される。それゆえ、本実施形態では、遊技状態に関係なく、すなわち、遊技状態がボーナス状態(特賞作動状態)であっても、設定値及びホールメニュー(各種履歴データ(エラー、電断履歴等))を確認することができ、ゴト等の不正行為を抑制することができる。 The process of S233 during the medal acceptance/start check process described above, i.e., the setting change confirmation process, is executed regardless of the game state. Therefore, in this embodiment, regardless of the game state, i.e., even if the game state is a bonus state (special prize activation state), the setting values and hall menu (various history data (errors, power outage history, etc.)) can be confirmed, and fraudulent behavior such as cheating can be suppressed.

[メダル投入処理]
次に、図85及び図86を参照して、メダル受付・スタートチェック処理(図83参照)中のS222で行うメダル投入処理について説明する。なお、図85は、メダル投入処理の手順を示すフローチャートであり、図86は、メダル投入処理を実行するためのソースプログラムの一例を示す図である。
[Medal insertion process]
Next, the medal insertion process performed in S222 during the medal acceptance/start check process (see FIG. 83) will be described with reference to Figures 85 and 86. Note that Figure 85 is a flow chart showing the procedure of the medal insertion process, and Figure 86 is a diagram showing an example of a source program for executing the medal insertion process.

まず、メインCPU101は、メダルカウンタの値に「1」を加算する(S241)。なお、メダルカウンタは、メダルの投入枚数をカウント(計数)するためのカウンタであり、メインRAM103に設けられる。 First, the main CPU 101 adds "1" to the value of the medal counter (S241). The medal counter is a counter for counting (calculating) the number of medals inserted, and is provided in the main RAM 103.

次いで、メインCPU101は、メダル投入コマンド生成格納処理を行う(S242)。この処理では、メインCPU101は、副制御回路200に送信するメダル投入コマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図75B参照)に保存する。通信データ格納領域に保存されたメダル投入コマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。すなわち、メダル投入コマンドは、メダルが1枚投入される度に、主制御回路90から副制御回路200に送信される。なお、メダル投入コマンドは、投入枚数等を特定するためのパラメータを含んで構成される。 Next, the main CPU 101 performs a medal insertion command generation and storage process (S242). In this process, the main CPU 101 generates medal insertion command data to be sent to the sub-control circuit 200, and stores the command data in a communication data storage area (see FIG. 75B) provided in the main RAM 103. The medal insertion command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub-control circuit 200 by a communication data transmission process within the interrupt process described later in FIG. 158. In other words, the medal insertion command is transmitted from the main control circuit 90 to the sub-control circuit 200 each time a medal is inserted. The medal insertion command includes parameters for specifying the number of medals to be inserted, etc.

次いで、メインCPU101は、LED82(図7参照)に含まれるメダル投入枚数表示用の第1~第3LEDを消灯させる(S243)。次いで、メインCPU101は、メダル投入枚数(メダルカウンタの値)に基づいて、該メダル投入枚数に対応するLED点灯データ(点灯制御データ)を算出する(S244)。この処理において、例えば、メダル投入枚数が1枚である場合には、メダル投入枚数表示用の第1LEDのみを点灯させるLED点灯データが算出され、また、例えば、メダル投入枚数が3枚である場合には、メダル投入枚数表示用の第1~第3LEDの全てを点灯させるLED点灯データが算出される。なお、このLED点灯データの算出手法については、後で詳述する。 Next, the main CPU 101 turns off the first to third LEDs for indicating the number of inserted medals included in the LED 82 (see FIG. 7) (S243). Next, the main CPU 101 calculates LED lighting data (lighting control data) corresponding to the number of inserted medals based on the number of inserted medals (the value of the medal counter) (S244). In this process, for example, if the number of inserted medals is one, LED lighting data is calculated to light only the first LED for indicating the number of inserted medals, and if the number of inserted medals is three, LED lighting data is calculated to light all of the first to third LEDs for indicating the number of inserted medals. The method for calculating this LED lighting data will be described in detail later.

次いで、メインCPU101は、算出されたLED点灯データを用いて、対応するメダル投入枚数表示用のLEDを点灯させる(S245)。そして、S245の処理後、メインCPU101は、メダル投入処理を終了し、処理をメダル受付・スタートチェック処理(図83参照)のS223に移す。 Next, the main CPU 101 uses the calculated LED illumination data to illuminate the corresponding LED for displaying the number of inserted medals (S245). After processing S245, the main CPU 101 ends the medal insertion process and transfers the process to S223 of the medal acceptance/start check process (see FIG. 83).

本実施形態では、上述のようにしてメダル投入処理が行われる。なお、上述したメダル投入処理は、メインCPU101が、図86のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でS244の処理では、メダル投入枚数表示用のLED点灯データがテーブルを参照したループ処理でなく、演算処理により生成される。この演算処理は、メインCPU101が図86に示すソースプログラム中のソースコード「LD A,L」~「OR L」を順次実行することにより行われる。 In this embodiment, the medal insertion process is performed as described above. The medal insertion process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 86. Among them, in the process of S244, the LED lighting data for displaying the number of inserted medals is generated by calculation processing, not by loop processing that references a table. This calculation processing is performed by the main CPU 101 sequentially executing the source codes "LD A, L" to "OR L" in the source program shown in FIG. 86.

この演算処理では、まず、ソースコード「LD A,L」の実行により、Lレジスタに格納されたメダル投入枚数のデータがAレジスタに格納される。例えば、メダル投入枚数が3枚である場合には、「00000011B」(10進数で「3」)がAレジスタに格納される。なお、本実施形態において、1バイトデータを「********B」と記すが、最後の文字「B」は、文字「B」の前に示された「0」又は「1」がビットデータであることを意味する。 In this calculation process, first, the source code "LD A, L" is executed, and the data on the number of medals inserted stored in the L register is stored in the A register. For example, if the number of medals inserted is three, "00000011B" ("3" in decimal) is stored in the A register. In this embodiment, one byte of data is written as "****B", and the last character "B" means that the "0" or "1" before the character "B" is bit data.

次いで、ソースコード「ADD A,A」の実行により、Aレジスタに格納されたデータにAレジスタに格納されたデータが加算され、該加算結果がAレジスタに格納される。例えば、この「ADD」命令の実行前の時点でAレジスタに格納されているデータが「00000011B」である場合(メダル投入枚数が3枚である場合)、この「ADD」命令により、加算結果となる「00000110B」がAレジスタに格納される。 Next, by executing the source code "ADD A, A", the data stored in the A register is added to the data stored in the A register, and the result of the addition is stored in the A register. For example, if the data stored in the A register before the "ADD" command is executed is "00000011B" (if three medals have been inserted), then the "ADD" command will cause the addition result, "00000110B", to be stored in the A register.

次いで、ソースコード「DEC A」の実行により、Aレジスタに格納されているデータが1減算され、該減算結果がAレジスタに格納される。例えば、この「DEC」命令の実行前の時点でAレジスタに格納されているデータが「00000110B」である場合、この「DEC」命令により、減算結果となる「00000101B」がAレジスタに格納される。 Next, by executing the source code "DEC A", the data stored in the A register is subtracted by 1, and the result of the subtraction is stored in the A register. For example, if the data stored in the A register before the execution of this "DEC" instruction is "00000110B", the result of the subtraction, "00000101B", will be stored in the A register by this "DEC" instruction.

次いで、ソースコード「OR L」の実行により、Lレジスタに格納されているデータ(メダル投入枚数)とAレジスタに格納されているデータとの論理和演算が行われ、該演算結果がAレジスタに格納される。例えば、この「OR」命令の実行前の時点でAレジスタに格納されているデータが「00000101B」であり、Lレジスタに格納されているデータが「00000011B」である場合(メダル投入枚数が3枚である場合)、この「OR」命令により、両データの論理和演算の結果となる「00000111B」がAレジスタに格納される。そして、「OR」命令の実行によりAレジスタに格納されたデータが、メダル投入枚数表示用のLED点灯データ(メダル投入LEDの点灯状態を示すデータ)となる。 Next, by executing the source code "OR L", a logical OR operation is performed on the data stored in the L register (the number of medals inserted) and the data stored in the A register, and the result of this operation is stored in the A register. For example, if the data stored in the A register before executing this "OR" command is "00000101B" and the data stored in the L register is "00000011B" (the number of medals inserted is 3), then this "OR" command will cause the result of the logical OR operation of both data, "00000111B", to be stored in the A register. The data stored in the A register by executing the "OR" command becomes the LED lighting data for displaying the number of medals inserted (data indicating the lighting state of the medal insertion LED).

例えば、メダル投入枚数が3枚である場合には、上述のように、S244のメダル投入枚数表示用のLED点灯データの算出処理により、最終的な算出結果「00000111B」がメダル投入枚数表示用のLED点灯データとなる。そして、本実施形態では、最終的に算出されたLED点灯データのビット0の「1/0」が1枚目のメダル投入枚数表示用のLED(第1LED)への出力ポートの「オン/オフ」状態に対応し、ビット1の「1/0」が2枚目のメダル投入枚数表示用のLED(第2LED)への出力ポートの「オン/オフ」状態に対応し、ビット2の「1/0」が3枚目のメダル投入枚数表示用のLED(第3LED)への出力ポートの「オン/オフ」状態に対応する。それゆえ、メダル投入枚数が3枚である場合には、上述のように、LED点灯データとして「00000111B」が生成されるので、メダル投入枚数表示用の第1~第3LEDの全ての出力ポートがオン状態にセットされ、メダル投入枚数表示用の第1~第3LEDが全て点灯状態となる。 For example, if the number of medals inserted is three, as described above, the calculation process of the LED lighting data for displaying the number of medals inserted in S244 results in the final calculation result "00000111B" becoming the LED lighting data for displaying the number of medals inserted. In this embodiment, the "1/0" of bit 0 of the finally calculated LED lighting data corresponds to the "on/off" state of the output port to the LED (first LED) for displaying the first number of medals inserted, the "1/0" of bit 1 corresponds to the "on/off" state of the output port to the LED (second LED) for displaying the second number of medals inserted, and the "1/0" of bit 2 corresponds to the "on/off" state of the output port to the LED (third LED) for displaying the third number of medals inserted. Therefore, when three medals are inserted, as described above, the LED lighting data is generated as "00000111B", so all output ports of the first through third LEDs for displaying the number of medals inserted are set to the on state, and the first through third LEDs for displaying the number of medals inserted are all turned on.

上述のようにしてメダル投入枚数表示用のLED点灯データを演算処理により生成した場合、メダル投入枚数表示用のLED点灯データを生成する際に参照するテーブルデータが不要となるのでメインROM102のテーブル領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。すなわち、本実施形態の上述したメダル投入処理では、メダル投入LED表示の処理を効率化することができるとともに、メインROM102の空き容量を確保し(増やし)、該増えた空き領域を活用して、遊技性を高めることが可能になる。 When the LED lighting data for displaying the number of inserted medals is generated by calculation processing as described above, there is no need for table data to be referenced when generating the LED lighting data for displaying the number of inserted medals, so the free space in the table area of the main ROM 102 can be increased and the increase in program capacity can be minimized. In other words, the above-described medal insertion processing of this embodiment can make the medal insertion LED display processing more efficient, and also secure (increase) the free space in the main ROM 102, making it possible to utilize the increased free space to improve playability.

[メダル投入チェック処理]
次に、図87及び図88を参照して、メダル受付・スタートチェック処理(図83参照)中のS228で行うメダル投入チェック処理について説明する。なお、図87は、メダル投入チェック処理の手順を示すフローチャートであり、図88は、メダル投入チェック処理中のS255~S258の処理を実行するためのソースプログラムの一例を示す図である。
[Medal insertion check process]
Next, the medal insertion check process performed in S228 during the medal acceptance/start check process (see FIG. 83) will be described with reference to Figures 87 and 88. Note that Figure 87 is a flow chart showing the procedure of the medal insertion check process, and Figure 88 is a diagram showing an example of a source program for executing the processes of S255 to S258 during the medal insertion check process.

まず、メインCPU101は、再遊技中であるか否かを判別する(S251)。 First, the main CPU 101 determines whether or not a replay is in progress (S251).

S251において、メインCPU101が、再遊技中であると判別したとき(S251がYES判定の場合)、メインCPU101は、メダル投入チェック処理を終了し、処理をメダル受付・スタートチェック処理(図83参照)のS229に移す。 When the main CPU 101 determines in S251 that a replay is in progress (if S251 returns a YES judgment), the main CPU 101 ends the medal insertion check process and transfers the process to S229 of the medal acceptance/start check process (see FIG. 83).

一方、S251において、メインCPU101が、再遊技中でないと判別したとき(S251がNO判定の場合)、メインCPU101は、メダル受付許可を行う(S252)。この処理では、セレクタ66(図4参照)のソレノイドの駆動が行われ、メダル投入口14から投入されたメダルが受け入れられる。受け入れられたメダルは計数されてからホッパー装置51へ案内される。 On the other hand, when the main CPU 101 determines in S251 that a replay is not in progress (if S251 returns NO), the main CPU 101 permits medal acceptance (S252). In this process, the solenoid of the selector 66 (see FIG. 4) is driven, and medals inserted through the medal insertion slot 14 are accepted. The accepted medals are counted and then guided to the hopper device 51.

次いで、メインCPU101は、ベットボタンチェック処理を行う(S253)。この処理では、メインCPU101は、BETスイッチ77のオン/オフ状態に基づいて、ベットボタン(MAXベットボタン15a又は1ベットボタン15b)の操作が行われたか否かを判別する。次いで、メインCPU101は、S253のベットボタンチェック処理の結果に基づいて、ベット動作が完了したか否かを判別する(S254)。 Then, the main CPU 101 performs a bet button check process (S253). In this process, the main CPU 101 determines whether or not a bet button (the MAX bet button 15a or the 1 bet button 15b) has been operated based on the on/off state of the BET switch 77. Next, the main CPU 101 determines whether or not the bet operation has been completed based on the result of the bet button check process of S253 (S254).

S254において、メインCPU101が、ベット動作が完了したと判別したとき(S254がYES判定の場合)、メインCPU101は、メダル投入チェック処理を終了し、処理をメダル受付・スタートチェック処理(図83参照)のS229に移す。 When the main CPU 101 determines in S254 that the betting operation has been completed (if S254 returns a YES judgment), the main CPU 101 ends the medal insertion check process and transfers the process to S229 of the medal acceptance/start check process (see FIG. 83).

一方、S254において、メインCPU101が、ベット動作が完了していないと判別したとき(S254がNO判定の場合)、メインCPU101は、現処理時のメダルセンサ入力状態(遊技媒体の受付状態)と、前回処理時のメダルセンサ入力状態とを取得する(S255)。なお、メダルセンサ入力状態は、メダル投入口14に受け入れられたメダルのセレクタ66内の通過状況を示す情報であり、セレクタ66に入口及び出口に設けられた各メダルセンサ(不図示)の検知結果により生成される。 On the other hand, when the main CPU 101 determines in S254 that the betting operation has not been completed (if S254 returns NO), the main CPU 101 acquires the medal sensor input state (acceptance state of game media) during the current process and the medal sensor input state during the previous process (S255). Note that the medal sensor input state is information indicating the passage status of medals received in the medal insertion slot 14 through the selector 66, and is generated based on the detection results of each medal sensor (not shown) provided at the entrance and exit of the selector 66.

本実施形態では、メダルセンサ入力状態は、1バイト(8ビット)のデータで表され、セレクタ66の出口にメダルの通過方向に並んで設けられた上流側の第1メダルセンサ(不図示)の検知結果がビット0の情報(「0」又は「1」)に対応し、下流側の第2メダルセンサ(不図示)の検知結果がビット1の情報(「0」又は「1」)に対応する。第1メダルセンサによりメダルの通過が検知された場合には、ビット0に「1」がセットされ、第2メダルセンサによりメダルの通過が検知された場合には、ビット1に「1」がセットされる。それゆえ、メダルセンサ入力状態「00000000B」は、メダル通過前又は通過後(通過時)の状態を示し、メダルセンサ入力状態「00000001B」は、メダル通過開始時の状態を示し、メダルセンサ入力状態「00000011B」は、メダル通過中の状態を示し、メダルセンサ入力状態「00000010B」は、メダル通過完了直前の状態を示す。 In this embodiment, the medal sensor input state is represented by 1 byte (8 bits) of data, and the detection result of the first medal sensor (not shown) on the upstream side, which is arranged in line with the medal passing direction at the outlet of the selector 66, corresponds to the information of bit 0 ("0" or "1"), and the detection result of the second medal sensor (not shown) on the downstream side corresponds to the information of bit 1 ("0" or "1"). When the first medal sensor detects the passage of a medal, "1" is set to bit 0, and when the second medal sensor detects the passage of a medal, "1" is set to bit 1. Therefore, the medal sensor input state "00000000B" indicates the state before or after the medal passes (at the time of passing), the medal sensor input state "00000001B" indicates the state at the start of the medal passing, the medal sensor input state "00000011B" indicates the state during the medal passing, and the medal sensor input state "00000010B" indicates the state immediately before the medal passes.

次いで、メインCPU101は、現処理時のメダルセンサ入力状態が前回処理時のメダルセンサ入力状態から変化したか否かを判別する(S256)。 Next, the main CPU 101 determines whether the medal sensor input state during the current process has changed from the medal sensor input state during the previous process (S256).

S256において、メインCPU101が、現処理時のメダルセンサ入力状態が前回処理時のメダルセンサ入力状態から変化していないと判別したとき(S256がNO判定の場合)、メインCPU101は、後述のS261の処理を行う。 When the main CPU 101 determines in S256 that the medal sensor input state during the current process has not changed from the medal sensor input state during the previous process (if S256 returns NO), the main CPU 101 performs the process of S261, which will be described later.

一方、S256において、メインCPU101が、現処理時のメダルセンサ入力状態が前回処理時のメダルセンサ入力状態から変化したと判別したとき(S256がYES判定の場合)、メインCPU101は、前回処理時のメダルセンサ入力状態に基づいて、演算処理により、現処理時で得られるメダルセンサ入力状態の正常値(正常変化値)を生成する(S257)。 On the other hand, in S256, when the main CPU 101 determines that the medal sensor input state during the current process has changed from the medal sensor input state during the previous process (if S256 returns a YES judgment), the main CPU 101 performs calculations based on the medal sensor input state during the previous process to generate a normal value (normal change value) of the medal sensor input state obtained during the current process (S257).

なお、この処理において、前回処理時のメダルセンサ入力状態が「00000000B」である場合(第1及び第2メダルセンサがともにメダル未検知である場合)には、メダルセンサ入力状態の正常変化値として「00000001B」(第1メダルセンサがメダル検知であり、第2メダルセンサがメダル未検知である場合)が生成され、前回処理時のメダルセンサ入力状態が「00000001B」である場合には、メダルセンサ入力状態の正常変化値として「00000011B」(第1及び第2メダルセンサがともにメダル検知である場合)が生成される。また、この処理において、前回処理時のメダルセンサ入力状態が「00000011B」である場合には、メダルセンサ入力状態の正常変化値として「00000010B」(第1メダルセンサがメダル未検知であり、第2メダルセンサがメダル検知である場合)が生成され、前回処理時のメダルセンサ入力状態が「00000010B」である場合には、メダルセンサ入力状態の正常変化値として「00000000B」(第1及び第2メダルセンサがともにメダル未検知である場合)が生成される。なお、メダルセンサ入力状態の正常変化値の生成(算出)手法については後で詳述する。 In this processing, if the medal sensor input state at the time of the previous processing was "00000000B" (when both the first and second medal sensors have not detected a medal), "00000001B" (when the first medal sensor has detected a medal and the second medal sensor has not detected a medal) is generated as the normal change value of the medal sensor input state, and if the medal sensor input state at the time of the previous processing was "00000001B", "00000011B" (when both the first and second medal sensors have detected a medal) is generated as the normal change value of the medal sensor input state. Furthermore, in this process, if the medal sensor input state during the previous process was "00000011B", then "00000010B" is generated as the normal change value of the medal sensor input state (when the first medal sensor has not detected a medal and the second medal sensor has detected a medal), and if the medal sensor input state during the previous process was "00000010B", then "00000000B" is generated as the normal change value of the medal sensor input state (when neither the first nor second medal sensor has detected a medal). The method of generating (calculating) the normal change value of the medal sensor input state will be described in detail later.

次いで、メインCPU101は、現処理時のメダルセンサ入力状態がS257で生成された正常変化値と同じであるか否かを判別する(S258)。なお、この判定処理では、メダル逆行エラーの発生の有無が判定され、S258の判定条件が満たされない場合には、メインCPU101は、メダル逆行エラーが発生したと判定する。 Next, the main CPU 101 determines whether the medal sensor input state during the current process is the same as the normal change value generated in S257 (S258). In this determination process, it is determined whether a medal reverse error has occurred, and if the determination condition of S258 is not satisfied, the main CPU 101 determines that a medal reverse error has occurred.

S258において、メインCPU101が、現処理時のメダルセンサ入力状態がS257で生成された正常変化値と同じでないと判別したとき(S258がNO判定の場合)、メインCPU101は、後述のS262の処理を行う。 When the main CPU 101 determines in S258 that the medal sensor input state during the current process is not the same as the normal change value generated in S257 (if S258 returns NO), the main CPU 101 performs the process of S262 described below.

一方、S258において、メインCPU101が、現処理時のメダルセンサ入力状態がS257で生成された正常変化値と同じであると判別したとき(S258がYES判定の場合)、メインCPU101は、現処理時のメダルセンサ入力状態がメダル通過時の状態(「00000000B」)であるか否かを判別する(S259)。S259において、メインCPU101が、現処理時のメダルセンサ入力状態がメダル通過時の状態であると判別したとき(S259がYES判定の場合)、メインCPU101は、後述のS263の処理を行う。 On the other hand, when the main CPU 101 determines in S258 that the medal sensor input state during the current process is the same as the normal change value generated in S257 (if S258 returns a YES judgment), the main CPU 101 determines whether the medal sensor input state during the current process is the state when a medal passes ("00000000B") (S259). When the main CPU 101 determines in S259 that the medal sensor input state during the current process is the state when a medal passes (if S259 returns a YES judgment), the main CPU 101 performs the process of S263 described below.

S259において、メインCPU101が、現処理時のメダルセンサ入力状態がメダル通過時の状態でないと判別したとき(S259がNO判定の場合)、メインCPU101は、メダル通過チェックタイマーをセットする(S260)。この処理でメダル通過チェックタイマーにセットされる時間は、メダルがセレクタ66を通過したか否かを判別可能な時間であれば、任意の時間に設定することができる。また、この処理でセットされるタイマー値は、例えば、現処理時のメダルセンサ入力状態に応じて変化させてもよい。 When the main CPU 101 determines in S259 that the medal sensor input state during the current process is not the state when a medal has passed (if S259 is a NO judgment), the main CPU 101 sets a medal passing check timer (S260). The time set in the medal passing check timer in this process can be set to any time as long as it is a time that allows for determining whether or not a medal has passed through the selector 66. Furthermore, the timer value set in this process may be changed depending on, for example, the medal sensor input state during the current process.

S260の処理後又はS256がNO判定の場合、メインCPU101は、現処理時のメダルセンサ入力状態がメダル通過中の状態(「00000011B」)であり、かつ、メダル通過チェックタイマーが停止しているか否かを判別する(S261)。この判定処理では、メダル通過エラー(投入メダル通過時間エラー)の発生の有無が判定され、S261の判定条件が満たされた場合、メインCPU101は、メダル通過エラーが発生したと判定する。 After processing S260 or if S256 returns NO, the main CPU 101 determines whether the medal sensor input state during the current process is a medal passing state ("00000011B") and whether the medal passing check timer is stopped (S261). In this determination process, it is determined whether a medal passing error (inserted medal passing time error) has occurred, and if the determination condition of S261 is satisfied, the main CPU 101 determines that a medal passing error has occurred.

S261において、メインCPU101が、S261の判定条件が満たされないと判別したとき(S261がNO判定の場合)、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。 When the main CPU 101 determines in S261 that the judgment condition of S261 is not satisfied (if S261 is judged as NO), the main CPU 101 returns the process to S253 and repeats the processes from S253 onwards.

一方、S261において、メインCPU101が、S261の判定条件が満たされると判別したとき(S261がYES判定の場合)、又は、S258がNO判定の場合、すなわち、メダル通過エラー又はメダル逆行エラーが発生したと判定された場合、メインCPU101は、エラー処理を行う(S262)。この処理では、メインCPU101は、例えば、エラーコマンド生成格納処理等のエラー発生時の各種処理を行う。なお、エラー処理の詳細については、後述の図89を参照しながら後で説明する。そして、S262の処理後、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。 On the other hand, when the main CPU 101 determines in S261 that the judgment condition of S261 is satisfied (if S261 is a YES judgment), or if S258 is a NO judgment, that is, if it is determined that a medal passing error or a medal reverse error has occurred, the main CPU 101 performs error processing (S262). In this processing, the main CPU 101 performs various processes when an error occurs, such as an error command generation and storage process. Details of the error processing will be described later with reference to FIG. 89 below. Then, after processing of S262, the main CPU 101 returns the processing to processing of S253, and repeats the processing from S253 onwards.

ここで再度、S259の処理に戻って、S259がYES判定の場合、メインCPU101は、規定数(本実施形態では3枚)のメダルが投入済みの状態であるか否かを判別する(S263)。 Now, the process returns to S259. If S259 returns YES, the main CPU 101 determines whether a specified number of medals (3 medals in this embodiment) have been inserted (S263).

S263において、メインCPU101が、規定数のメダルが投入済みの状態でないと判別したとき(S263がNO判定の場合)、メインCPU101は、図85で説明したメダル投入処理を行う(S264)。そして、S264の処理後、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。 When the main CPU 101 determines in S263 that the specified number of medals have not been inserted (if S263 is a NO judgment), the main CPU 101 performs the medal insertion process described in FIG. 85 (S264). Then, after processing S264, the main CPU 101 returns the process to S253, and repeats the processes from S253 onwards.

一方、S263において、メインCPU101が、規定数のメダルが投入済みの状態であると判別したとき(S263がYES判定の場合)、メインCPU101は、クレジットカウンタの値に「1」を加算する(S265)。次いで、メインCPU101は、メダル投入コマンド生成格納処理を行う(S266)。この処理では、メインCPU101は、副制御回路200に送信するメダル投入コマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図75B参照)に保存する。通信データ格納領域に保存されたメダル投入コマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。 On the other hand, when the main CPU 101 determines in S263 that the specified number of medals have been inserted (YES in S263), the main CPU 101 adds "1" to the value of the credit counter (S265). Next, the main CPU 101 performs a medal insertion command generation and storage process (S266). In this process, the main CPU 101 generates data for the medal insertion command to be sent to the sub-control circuit 200, and stores the command data in a communication data storage area (see FIG. 75B) provided in the main RAM 103. The medal insertion command stored in the communication data storage area is sent from the main control circuit 90 to the sub-control circuit 200 by a communication data transmission process within the interrupt process described later in FIG. 158.

次いで、メインCPU101は、クレジットカウンタの値に基づいて、メダルのクレジット枚数が上限値(本実施形態では50枚)であるか否かを判別する(S267)。 Next, the main CPU 101 determines whether the number of medal credits is at the upper limit (50 in this embodiment) based on the value of the credit counter (S267).

S267において、メインCPU101が、メダルのクレジット枚数が上限値でないと判別したとき(S267がNO判定の場合)、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。一方、S267において、メインCPU101が、メダルのクレジット枚数が上限値であると判別したとき(S267がYES判定の場合)、メインCPU101は、メダル投入チェック処理を終了し、処理をメダル受付・スタートチェック処理(図83参照)のS229に移す。 When the main CPU 101 determines in S267 that the number of medal credits is not the upper limit (if S267 is a NO judgement), the main CPU 101 returns the process to S253 and repeats the processes from S253 onwards. On the other hand, when the main CPU 101 determines in S267 that the number of medal credits is the upper limit (if S267 is a YES judgement), the main CPU 101 ends the medal insertion check process and moves the process to S229 of the medal acceptance/start check process (see FIG. 83).

本実施形態では、上述のようにしてメダル投入チェック処理が行われる。そして、上述したメダル投入チェック処理中のS255~S258の処理は、メインCPU101が、図88のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S257のメダルセンサ入力状態の正常変化値の生成処理は、テーブルを参照して取得する処理ではなく、演算処理により行われる。具体的には、正常変化値の生成処理は、メインCPU101が図88に示すソースプログラム中のソースコード「RLA」及び「AND cBX_MDINSW」をこの順で実行することにより行われる。 In this embodiment, the medal insertion check process is performed as described above. The processes of S255 to S258 during the medal insertion check process described above are performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 88. Among these, the process of generating a normal change value of the medal sensor input state in S257 is performed by calculation, not by referring to a table. Specifically, the process of generating a normal change value is performed by the main CPU 101 by executing the source codes "RLA" and "AND cBX_MDINSW" in the source program shown in FIG. 88 in this order.

「RLA」命令は、Aレジスタに格納された1バイトのデータを、左(ビット0からビット7に向かう方向)に1回(1ビット分)シフトさせる命令コードである。図88に示す例では、「RLA」命令より前に実行されるソースコード「LD A,B」によりAレジスタに格納された前回のメダルセンサ入力状態を示す1バイトのデータが、「RLA」命令により、左に1回シフトされる。この際、ビット0に新たに格納されるビットデータは、「RLA」命令より前に実行されるソースコード「CP cBX_MDISW2」の実行結果に基づいて決定される。 The "RLA" command is a command code that shifts one byte of data stored in the A register to the left once (by one bit) (from bit 0 to bit 7). In the example shown in FIG. 88, one byte of data indicating the previous medal sensor input state that was stored in the A register by the source code "LD A, B" executed before the "RLA" command is shifted once to the left by the "RLA" command. At this time, the bit data newly stored in bit 0 is determined based on the execution result of the source code "CP cBX_MDISW2" executed before the "RLA" command.

「CP」命令は比較動作を実行する命令コードである。また、「cBX_MDISW2」は、1バイトのデータであり、本実施形態では「00000010B」である。ソースコード「CP cBX_MDISW2」が実行されると、Aレジスタに格納された前回のメダルセンサ入力状態を示す1バイトのデータが、「cBX_MDISW2(00000010B)」と比較される。 The "CP" command is a command code that executes a comparison operation. Also, "cBX_MDISW2" is one byte of data, which in this embodiment is "00000010B". When the source code "CP cBX_MDISW2" is executed, the one byte of data that indicates the previous medal sensor input state stored in the A register is compared with "cBX_MDISW2 (00000010B)".

そして、ソースコード「CP cBX_MDISW2」を実行した結果、前回のメダルセンサ入力状態を示す1バイトのデータが「cBX_MDISW2(00000010B)」未満であるという結果が得られた場合にはフラグ・レジスタFのキャリーフラグ(図11参照)に「1」がセットされ、「RLA」命令の実行時に、Aレジスタのビット0にフラグ・レジスタFのキャリーフラグの「1」が格納される。一方、ソースコード「CP
cBX_MDISW2」を実行した結果、前回のメダルセンサ入力状態を示す1バイトのデータが「cBX_MDISW2(00000010B)」以上であるという結果が得られた場合にはフラグ・レジスタFのキャリーフラグ(図11参照)に「0」がセットされ、「RLA」命令の実行時により、Aレジスタのビット0にフラグ・レジスタFのキャリーフラグの「0」が格納される。
Then, when the result of executing the source code "CP cBX_MDISW2" is that the 1-byte data indicating the previous medal sensor input state is less than "cBX_MDISW2 (00000010B)", the carry flag (see FIG. 11) of the flag register F is set to "1", and when the "RLA" command is executed, the carry flag of the flag register F is stored as "1" in bit 0 of the A register.
If, as a result of executing "cBX_MDISW2", the 1-byte data indicating the previous medal sensor input status is equal to or greater than "cBX_MDISW2 (00000010B)", then the carry flag of flag register F (see Figure 11) is set to "0", and when the "RLA" instruction is executed, the carry flag of flag register F is stored as "0" in bit 0 of the A register.

それゆえ、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000000B(メダル通過前又は通過後(通過時)の状態)」(<「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000001B」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000001B(メダル通過開始時の状態)」(<「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000011B」が生成される。一方、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000011B(メダル通過中の状態)」(>「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000110B」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000010B(メダル通過完了直前の状態)」(=「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000100B」が生成される。 Therefore, for example, if the 1-byte data indicating the previous medal sensor input state is "00000000B (state before or after (at the time of) medal passage)" (< "cBX_MDISW2"), execution of the "RLA" command will generate "00000001B", and if the 1-byte data indicating the previous medal sensor input state is "00000001B (state at the start of medal passage)" (< "cBX_MDISW2"), execution of the "RLA" command will generate "00000011B". On the other hand, for example, if the 1-byte data indicating the previous medal sensor input state is "00000011B (medal passing state)" (> "cBX_MDISW2"), executing the "RLA" command will generate "00000110B", and if the 1-byte data indicating the previous medal sensor input state is "00000010B (state just before medal passing is complete)" (= "cBX_MDISW2"), executing the "RLA" command will generate "00000100B".

次いで、ソースコード「AND cBX_MDINSW」が実行されると、「RLA」命令の実行により生成された1バイトデータ(Aレジスタの格納データ)が、1バイトのデータ「cBX_MDINSW」と論理積され、メダルセンサ入力状態の正常変化値が算出される。なお、1バイトのデータ「cBX_MDISW」は、本実施形態では「00000011B」である。それゆえ、ソースコード「AND cBX_MDINSW」が実行されれば、Aレジスタの格納データ中のビット0及びビット1のデータだけがマスクされ、その他のビットデータが「0」になる。 Next, when the source code "AND cBX_MDINSW" is executed, the 1-byte data (data stored in the A register) generated by executing the "RLA" command is ANDed with the 1-byte data "cBX_MDINSW", and the normal change value of the medal sensor input state is calculated. Note that the 1-byte data "cBX_MDISW" is "00000011B" in this embodiment. Therefore, when the source code "AND cBX_MDINSW" is executed, only the data of bits 0 and 1 in the data stored in the A register is masked, and the other bit data becomes "0".

その結果、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000000B(メダル通過前の状態)」であれば、メダルセンサ入力状態の正常変化値として「00000001B(メダル通過開始時の状態)」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000001B(メダル通過開始時の状態)」であれば、メダルセンサ入力状態の正常変化値として「00000011B(メダル通過中の状態)」が生成される。一方、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000011B(メダル通過中の状態)」であれば、メダルセンサ入力状態の正常変化値として「00000010B(メダル通過完了直前の状態)」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000010B」(メダル通過完了直前の状態)であれば、メダルセンサ入力状態の正常変化値として「00000000B(メダル通過後(通過時)の状態)」が生成される。 As a result, for example, if the 1-byte data indicating the previous medal sensor input state is "00000000B (state before the medal passes)", "00000001B (state at the start of the medal passing)" is generated as the normal change value of the medal sensor input state, and if the 1-byte data indicating the previous medal sensor input state is "00000001B (state at the start of the medal passing)", "00000011B (state during the medal passing)" is generated as the normal change value of the medal sensor input state. On the other hand, for example, if the 1-byte data indicating the previous medal sensor input state is "00000011B (state during the medal passing)", "00000010B (state immediately before the medal passing is completed)" is generated as the normal change value of the medal sensor input state, and if the 1-byte data indicating the previous medal sensor input state is "00000010B" (state immediately before the medal passing is completed), "00000000B (state after (at the time of) the medal passing)" is generated as the normal change value of the medal sensor input state.

上述のようにして、メダルセンサ入力状態の変化態様の検知処理をテーブル参照処理から演算処理に変更することにより、メインROM102のテーブル格納領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。それゆえ、上述した手法を採用することにより、メダル投入センサ状態の検知処理を効率化することができるとともに、メインROM102において増えた空き容量を活用して、遊技性を高めることが可能となる。 As described above, by changing the detection process of the change in the medal sensor input state from table reference processing to calculation processing, it is possible to increase the free space in the table storage area of the main ROM 102 and minimize the increase in program capacity. Therefore, by adopting the above-mentioned method, it is possible to make the detection process of the medal insertion sensor state more efficient and to utilize the increased free space in the main ROM 102 to improve playability.

[エラー処理]
次に、図89及び図90を参照して、例えば、メダル投入チェック処理(図87参照)中のS262で行うエラー処理について説明する。図89は、エラー処理の手順を示すフローチャートであり、図90は、エラー処理のソースプログラム上で、実際に参照されるエラーテーブルの構成の一例を示す図である。
[Error Handling]
Next, with reference to Figures 89 and 90, an explanation will be given of the error processing carried out, for example, in S262 during the medal insertion check processing (see Figure 87). Figure 89 is a flow chart showing the procedure of the error processing, and Figure 90 is a diagram showing an example of the configuration of an error table actually referred to in the source program of the error processing.

なお、図90に示すエラーテーブルでは、エラー要因の種別を示すポートのオン/オフ状態を表す1バイトデータ(図90中の例えばアドレス「dERR_HE」に格納されている1バイトデータ等)毎に、エラー表示データ(図90中の例えばアドレス「dERR_HE+1」及び「dERR_HE+2」に格納されている1バイトデータ等)が規定される。このエラー表示データは、情報表示器6に含まれる2桁の7セグLED(払出枚数表示用及びエラー表示用兼用)に出力される。 In the error table shown in FIG. 90, error display data (such as the 1-byte data stored at addresses "dERR_HE+1" and "dERR_HE+2" in FIG. 90) is specified for each 1-byte data indicating the on/off state of the port that indicates the type of error cause (such as the 1-byte data stored at address "dERR_HE" in FIG. 90). This error display data is output to a 2-digit 7-segment LED (used for both displaying the number of dispensed coins and displaying errors) included in the information display 6.

まず、メインCPU101は、メダルソレノイドのオフ処理を行う(S271)。具体的には、メインCPU101は、セレクタ66(図7参照)のソレノイドの駆動を停止する。次いで、メインCPU101は、メダルの払出枚数表示データの退避処理を行う(S272)。 First, the main CPU 101 performs a process to turn off the medal solenoid (S271). Specifically, the main CPU 101 stops driving the solenoid of the selector 66 (see FIG. 7). Next, the main CPU 101 performs a process to save the medal payout number display data (S272).

次いで、メインCPU101は、エラーテーブルのセット処理を行う(S273)。この処理により、図90に示すエラーテーブルの先頭アドレスがソースプログラム上にセットされる。 Next, the main CPU 101 performs an error table setting process (S273). This process sets the top address of the error table shown in FIG. 90 in the source program.

次いで、メインCPU101は、エラー要因を取得する(S274)。なお、この処理で取得されるエラー要因は、現在処理中のエラー処理を読み出した処理に応じて変化する。なお、本実施形態で対象とするエラー要因としては、図90に示すように、「ホッパーエンプティエラー」、「ホッパージャムエラー」、「投入メダル通過カウントエラー」、「投入メダル通過チェックエラー」、「投入メダル通過チェックエラー」、「投入メダル通過時間エラー」、「投入メダル逆行エラー」、「投入メダル補助収納庫満杯エラー」、「イリーガルヒットエラー」が規定される。例えば、メダル投入チェック処理中のS258の処理後にエラー処理が読み出された場合には、この処理において、エラー要因として図90中の「投入メダル逆行エラー(Cr)」が取得される。また、例えば、メダル投入チェック処理中のS261の処理後にエラー処理が読み出された場合には、この処理において、エラー要因として図90中の「投入メダル通過時間エラー(CE)」が取得される。 Next, the main CPU 101 acquires the error cause (S274). The error cause acquired in this process changes depending on the process that reads the currently processed error process. As shown in FIG. 90, the error causes targeted in this embodiment are "hopper empty error", "hopper jam error", "inserted medal passing count error", "inserted medal passing check error", "inserted medal passing check error", "inserted medal passing time error", "inserted medal reverse error", "inserted medal auxiliary storage full error", and "illegal hit error". For example, if an error process is read after the process of S258 during the medal insertion check process, the "inserted medal reverse error (Cr)" in FIG. 90 is acquired as the error cause in this process. Also, for example, if an error process is read after the process of S261 during the medal insertion check process, the "inserted medal passing time error (CE)" in FIG. 90 is acquired as the error cause in this process.

次いで、メインCPU101は、エラーテーブルとエラー要因とから、エラー表示データを取得する(S275)。例えば、エラー要因が「投入メダル逆行エラー(Cr)」である場合、この処理において、2桁の7セグLEDのうち、上位桁の7セグLEDに出力するエラー表示データとして、図90に示すエラーテーブル中のアドレス「dERR_CR+1」に格納されている1バイトデータ「01001110B」が取得され、下位桁の7セグLEDに出力するエラー表示データとして、アドレス「dERR_CR+2」に格納されている1バイトデータ「00001001B」が取得される。この場合、2桁の7セグLEDには、「Cr」の2文字がエラー情報として表示される。 Next, the main CPU 101 obtains error display data from the error table and the error cause (S275). For example, if the error cause is a "reverse insertion medal error (Cr)", in this process, the 1-byte data "01001110B" stored at address "dERR_CR+1" in the error table shown in FIG. 90 is obtained as the error display data to be output to the upper digit 7-segment LED of the two-digit 7-segment LEDs, and the 1-byte data "00001001B" stored at address "dERR_CR+2" is obtained as the error display data to be output to the lower digit 7-segment LED. In this case, the two characters "Cr" are displayed as error information on the two-digit 7-segment LEDs.

次いで、メインCPU101は、エラーコマンド(発生)生成格納処理を行う(S276)。この処理では、メインCPU101は、副制御回路200に送信する、エラー発生時のエラーコマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図75B参照)に保存する。通信データ格納領域に保存されたエラー発生時のエラーコマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、エラー発生時のエラーコマンドには、エラー発生を示すパラメータを含んで構成される。 Next, the main CPU 101 performs an error command (occurrence) generation and storage process (S276). In this process, the main CPU 101 generates data for an error command to be sent to the sub-control circuit 200 when an error occurs, and stores the command data in a communication data storage area (see FIG. 75B) provided in the main RAM 103. The error command when an error occurs that is stored in the communication data storage area is sent from the main control circuit 90 to the sub-control circuit 200 by a communication data transmission process within the interrupt process described later in FIG. 158. The error command when an error occurs includes a parameter indicating the occurrence of an error.

次いで、メインCPU101は、1割込時間(1.1172ms)の待機処理を行う(S277)。次いで、メインCPU101は、エラーが解除されたか否かを判別する(S278)。 Next, the main CPU 101 performs a standby process for one interrupt time (1.1172 ms) (S277). Next, the main CPU 101 determines whether the error has been cleared (S278).

S278において、メインCPU101が、エラーが解除されていないと判別したとき(S278がNO判定の場合)、メインCPU101は、処理をS277の処理に戻し、S277以降の処理を繰り返す。 When the main CPU 101 determines in S278 that the error has not been resolved (if S278 returns NO), the main CPU 101 returns the process to S277 and repeats the processes from S277 onwards.

一方、S278において、メインCPU101が、エラーが解除されたと判別したとき(S278がYES判定の場合)、メインCPU101は、エラー要因のクリア処理を行う(S279)。なお、この処理は、メインRAM103の規定外作業領域で行われる。次いで、メインCPU101は、S272で退避させたメダルの払出枚数表示データの復帰処理を行う(S280)。 On the other hand, when the main CPU 101 determines in S278 that the error has been cleared (YES in S278), the main CPU 101 performs processing to clear the cause of the error (S279). This processing is performed in the non-standard work area of the main RAM 103. Next, the main CPU 101 performs processing to restore the medal payout number display data that was evacuated in S272 (S280).

次いで、メインCPU101は、エラーコマンド(解除)生成格納処理を行う(S281)。この処理では、メインCPU101は、副制御回路200に送信する、エラー解除時のエラーコマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図75B参照)に保存する。通信データ格納領域に保存されたエラー解除時のエラーコマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、エラー解除時のエラーコマンドには、エラー解除を示すパラメータを含んで構成される。そして、S281の処理後、メインCPU101は、エラー処理を終了し、処理を例えばメダル投入チェック処理(図87参照)中のS253に移す。なお、エラー解除では、発生したエラー要因が解除され、リセットスイッチ76が押下されることにより、エラー状態が解除される。 Next, the main CPU 101 performs an error command (cancellation) generation and storage process (S281). In this process, the main CPU 101 generates data of an error command when an error is cleared to be sent to the sub-control circuit 200, and stores the command data in a communication data storage area (see FIG. 75B) provided in the main RAM 103. The error command when an error is cleared stored in the communication data storage area is sent from the main control circuit 90 to the sub-control circuit 200 by a communication data transmission process in the interrupt process described later in FIG. 158. The error command when an error is cleared includes a parameter indicating the error clear. After processing S281, the main CPU 101 ends the error process and moves the process to, for example, S253 in the medal insertion check process (see FIG. 87). In the error clear process, the error cause that occurred is cleared, and the error state is cleared by pressing the reset switch 76.

[乱数取得処理]
次に、図91を参照して、メインフロー(図82参照)中のS203で行う乱数取得処理について説明する。なお、図91は、乱数取得処理の手順を示すフローチャートである。
[Random number acquisition process]
Next, the random number acquisition process performed in S203 of the main flow (see FIG. 82) will be described with reference to Fig. 91. Note that Fig. 91 is a flowchart showing the procedure of the random number acquisition process.

まず、メインCPU101は、乱数回路の乱数レジスタ0のハードラッチ乱数(0~65535)を取得し、取得した乱数値を内部当籤役抽籤用の乱数値として、メインRAM103内の乱数値格納領域(不図示)に保存する(S291)。 First, the main CPU 101 obtains the hard-latch random number (0 to 65535) from the random number register 0 of the random number circuit, and stores the obtained random number value in a random number storage area (not shown) in the main RAM 103 as a random number value for the internal lottery draw (S291).

次いで、メインCPU101は、乱数回路の乱数レジスタ1~7のソフトラッチ乱数(0~65535:ART関連の抽籤処理で用いられる演出用乱数値、0~255:1バイト抽籤処理で乱数値)を生成するためのソフトラッチ乱数取得レジスタのセット処理を行う(S292)。次いで、メインCPU101は、ソフトラッチ乱数の取得個数(例えば、7)をセットする(S293)。 Next, the main CPU 101 performs a process of setting the soft latch random number acquisition register to generate soft latch random numbers (0 to 65535: random number values for performance used in ART-related lottery processing, 0 to 255: random number values in 1-byte lottery processing) for random number registers 1 to 7 of the random number circuit (S292). Next, the main CPU 101 sets the number of soft latch random numbers to be acquired (e.g., 7) (S293).

次いで、メインCPU101は、取得個数分のソフトラッチ乱数を一括で取得し、取得個数分のソフトラッチ乱数を乱数値格納領域に保存する(S294)。なお、この際、乱数回路110の乱数レジスタ1から取得されるソフトラッチ乱数(演出用乱数値、2バイト乱数値)は、乱数値格納領域内において、乱数回路の乱数レジスタ0から取得されるハードラッチ乱数(内部当籤役抽籤用の乱数値)が格納された領域とは異なる領域に保存される。そして、S294の処理後、メインCPU101は、乱数取得処理を終了し、処理をメインフロー(図82参照)のS204に移す。なお、本実施形態では、4つの2バイト乱数と、4つの1バイト乱数を格納するために、メインRAM103に12バイトの格納領域が乱数格納領域として割り当てられている。 Next, the main CPU 101 acquires the soft latch random numbers in the number of acquisitions at once and stores the soft latch random numbers in the random number storage area (S294). At this time, the soft latch random numbers (random numbers for performance, 2-byte random numbers) acquired from the random number register 1 of the random number circuit 110 are stored in an area in the random number storage area different from the area in which the hard latch random numbers (random numbers for internal lottery lottery) acquired from the random number register 0 of the random number circuit are stored. After processing S294, the main CPU 101 ends the random number acquisition process and moves the process to S204 of the main flow (see FIG. 82). In this embodiment, a 12-byte storage area is allocated in the main RAM 103 as a random number storage area to store four 2-byte random numbers and four 1-byte random numbers.

[内部抽籤処理]
次に、図92~図96を参照して、メインフロー(図82参照)中のS204で行う内部抽籤処理について説明する。なお、図92は、内部抽籤処理の手順を示すフローチャートであり、図93Aは、内部抽籤処理中のS302~S305の処理を実行するためのソースプログラムの一例を示す図であり、図93Bは、内部抽籤処理中のS308~S309の処理を実行するためのソースプログラムの一例を示す図である。
[Internal lottery processing]
Next, the internal lottery processing performed in S204 in the main flow (see Fig. 82) will be described with reference to Fig. 92 to Fig. 96. Fig. 92 is a flow chart showing the procedure of the internal lottery processing, Fig. 93A is a diagram showing an example of a source program for executing the processing of S302 to S305 during the internal lottery processing, and Fig. 93B is a diagram showing an example of a source program for executing the processing of S308 to S309 during the internal lottery processing.

また、図94は、内部抽籤処理のソースプログラム上で、実際に参照される内部抽籤テーブル(一般遊技中用)の構成の一例を示す図であり、図95は、内部抽籤処理のソースプログラム上で、実際に参照されるRT状態別抽籤値選択テーブルの構成の一例を示す図である。さらに、図96は、内部抽籤処理のソースプログラム上で、実際に参照される、内部抽籤値テーブル選択テーブル、1バイト内部抽籤値テーブル、2バイト内部抽籤値テーブル、1バイト設定別内部抽籤値テーブル及び2バイト設定別内部抽籤値テーブルの構成の一例を示す図である。なお、本実施形態では、RB(BB)中用の内部抽籤テーブルも設けられているが、ここでは、内部抽籤処理のソースプログラム上で参照されるRB中用の内部抽籤テーブルの構成の図示は省略する。 Also, FIG. 94 is a diagram showing an example of the configuration of an internal lottery table (for use during general play) that is actually referenced on the source program of the internal lottery processing, and FIG. 95 is a diagram showing an example of the configuration of a lottery value selection table by RT state that is actually referenced on the source program of the internal lottery processing. Furthermore, FIG. 96 is a diagram showing an example of the configuration of an internal lottery value table selection table, a 1-byte internal lottery value table, a 2-byte internal lottery value table, an internal lottery value table by 1-byte setting, and an internal lottery value table by 2-byte setting that are actually referenced on the source program of the internal lottery processing. Note that in this embodiment, an internal lottery table for use during RB (BB) is also provided, but here, an illustration of the configuration of the internal lottery table for use during RB that is referenced on the source program of the internal lottery processing is omitted.

まず、メインCPU101は、設定値・メダル投入枚数チェック処理を行う(S301)。この処理では、メインCPU101は、現遊技の設定値(1~6のいずれか)及びメダル投入枚数(本実施形態では3枚)のチェック処理を行う。 First, the main CPU 101 performs a process of checking the setting value and the number of inserted medals (S301). In this process, the main CPU 101 checks the setting value of the current game (any of 1 to 6) and the number of inserted medals (3 medals in this embodiment).

次いで、メインCPU101は、一般遊技中用の内部抽籤テーブル及び抽籤回数(本実施形態では53回)をセットする(S302)。この処理では、図94に示す内部抽籤テーブル(一般遊技中用)中の「特賞当籤番号+小役当籤番号」の値(当り要求フラグステータス)がCレジスタにセットされ、「抽籤値選択テーブルor抽籤係数テーブル」の値(判定データ:アドレスに関するデータ)がAレジスタにセットされる。なお、当り要求フラグステータスは、図94に示すように、特賞当籤番号(「00H(はずれ)」、「01H(BB1)」、「02H(BB2)」:10進数で0、1、2)に「25H(16進数:10進数では37(後述の特賞番号))」が乗算された値に、小役当籤番号(「00H」~「24H」:10進数で0~36)を加算した値である。 Next, the main CPU 101 sets the internal lottery table and the number of lotteries (53 in this embodiment) for use during regular play (S302). In this process, the value of the "special prize winning number + minor prize winning number" (win request flag status) in the internal lottery table (for use during regular play) shown in FIG. 94 is set in the C register, and the value of the "lottery value selection table or lottery coefficient table" (determination data: data related to addresses) is set in the A register. As shown in FIG. 94, the win request flag status is the value obtained by multiplying the special prize winning number ("00H (lose)", "01H (BB1)", "02H (BB2)": 0, 1, 2 in decimal) by "25H (hexadecimal: 37 in decimal (special prize number described below))" and adding it to the minor prize winning number ("00H" to "24H": 0 to 36 in decimal).

次いで、メインCPU101は、RB作動中であるか否かを判別する(S303)。S303において、メインCPU101が、RB作動中でないと判別したとき(S303がNO判定の場合)、メインCPU101は、後述のS305の処理を行う。 Next, the main CPU 101 determines whether or not the RB is in operation (S303). When the main CPU 101 determines in S303 that the RB is not in operation (if S303 returns NO), the main CPU 101 performs the process of S305, which will be described later.

一方、S303において、メインCPU101が、RB作動中であると判別したとき(S303がYES判定の場合)、メインCPU101は、RB中用の内部抽籤テーブル及び抽籤回数(本実施形態では5回)をセットする(S304)。この処理では、S302でセットされた一般遊技中用の内部抽籤テーブル及び抽籤回数をRB中用の内部抽籤テーブル及び抽籤回数で上書きする。 On the other hand, when the main CPU 101 determines in S303 that the RB is in operation (if S303 is judged as YES), the main CPU 101 sets the internal lottery table and the number of lotteries to be performed during the RB (5 times in this embodiment) (S304). In this process, the internal lottery table and the number of lotteries to be performed during general play that were set in S302 are overwritten with the internal lottery table and the number of lotteries to be performed during the RB.

S304の処理後又はS303がNO判定の場合、メインCPU101は、セットされている内部抽籤テーブルから抽籤対象役の判定データ(アドレスに関するデータ)を取得し、抽籤テーブルアドレスを更新する(S305)。 After processing S304 or if S303 is judged as NO, the main CPU 101 obtains the judgment data (address-related data) of the role to be selected from the set internal lottery table, and updates the lottery table address (S305).

次いで、メインCPU101は、判定データがRT状態別データであるか否かを判別する(S306)。この処理では、メインCPU101は、現在取得されている抽籤対象役がRT状態に応じて抽籤値が変化する内部当籤役であるか否かを判別する。具体的には、メインCPU101は、現在取得されている抽籤対象役の判定データに規定されているアドレスが、図95に示すRT状態別抽籤値選択テーブル内のアドレスであるか否かを判別する。 Next, the main CPU 101 determines whether the judgment data is data by RT state (S306). In this process, the main CPU 101 determines whether the currently acquired lottery target role is an internal lottery role whose lottery value changes depending on the RT state. Specifically, the main CPU 101 determines whether the address specified in the judgment data of the currently acquired lottery target role is an address in the lottery value selection table by RT state shown in FIG. 95.

例えば、図94の内部抽籤テーブルにおいて内部当籤役「F_チリリプ」に対応付けられている判定データ「(dRPPTR01-dRTRB_SEL)*2+001H」では、図95に示すRT状態別抽籤値選択テーブル内の内部当籤役「F_チリリプ」のアドレス「dRPPTR01」が規定されているので、内部当籤役「F_チリリプ」に対応付けられている判定データは、RT状態別データに対応する。それゆえ、現在取得されている抽籤対象役が内部当籤役「F_チリリプ」である場合には、S306の処理において、メインCPU101は、判定データがRT状態別データであると判定する。 For example, in the determination data "(dRPPTR01-dRTRB_SEL)*2+001H" associated with the internal winning role "F_Chililip" in the internal lottery table of FIG. 94, the address "dRPPTR01" of the internal winning role "F_Chililip" in the RT state lottery value selection table shown in FIG. 95 is specified, so the determination data associated with the internal winning role "F_Chililip" corresponds to data by RT state. Therefore, if the currently acquired lottery target role is the internal winning role "F_Chililip", in the processing of S306, the main CPU 101 determines that the determination data is data by RT state.

S306において、メインCPU101が、判定データがRT状態別データでないと判別したとき(S306がNO判定の場合)、メインCPU101は、後述のS308の処理を行う。一方、S306において、メインCPU101が、判定データがRT状態別データであると判別したとき(S306がYES判定の場合)、メインCPU101は、判定データに基づいて、図95に示すRT状態抽籤値選択テーブルから選択データを取得し、該取得した選択データを判定データにセットする(S307)。 In S306, when the main CPU 101 determines that the judgment data is not RT state data (if S306 is a NO judgment), the main CPU 101 performs the processing of S308 described below. On the other hand, in S306, when the main CPU 101 determines that the judgment data is RT state data (if S306 is a YES judgment), the main CPU 101 acquires selection data from the RT state lottery value selection table shown in FIG. 95 based on the judgment data, and sets the acquired selection data to the judgment data (S307).

S307の処理後又はS306がNO判定の場合、メインCPU101は、抽籤対象役の判定データが設定別データであるか否かを判別する(S308)。この処理では、メインCPU101は、現在取得されている抽籤対象役が、設定値に応じて抽籤値が変化する内部当籤役であるか否かを判別する。具体的には、メインCPU101は、現在取得されている抽籤対象役の判定データに規定されているアドレスが、図96に示す1バイト設定別内部抽籤値テーブル又は2バイト設定別内部抽籤値テーブル内のアドレスであるか否かを判別する。 After processing S307 or if S306 is judged as NO, the main CPU 101 determines whether the judgment data of the lottery target role is setting-specific data (S308). In this process, the main CPU 101 determines whether the currently acquired lottery target role is an internal lottery role whose lottery value changes according to the setting value. Specifically, the main CPU 101 determines whether the address specified in the judgment data of the currently acquired lottery target role is an address in the 1-byte setting-specific internal lottery value table or the 2-byte setting-specific internal lottery value table shown in FIG. 96.

例えば、図94の内部抽籤テーブルにおいて内部当籤役「F_強チリ1」に対応付けられている判定データ「((dNMLB00F289-dPRB_DB_WV)/06H)*2+080H」では、図96に示す1バイト設定別内部抽籤値テーブル内の内部当籤役「F_強チリ1」のアドレス「dNMLB00F289」が規定されているので、内部当籤役「F_強チリ1」に対応付けられている判定データは、設定別データに対応する。それゆえ、現在取得されている抽籤対象役が内部当籤役「F_強チリ1」である場合には、S308の処理において、メインCPU101は、判定データが設定別データであると判定する。 For example, in the internal lottery table of FIG. 94, the determination data "((dNMLB00F289-dPRB_DB_WV)/06H)*2+080H" associated with the internal winning role "F_Strong Chile 1" specifies the address "dNMLB00F289" of the internal winning role "F_Strong Chile 1" in the 1-byte setting-specific internal lottery value table shown in FIG. 96, so the determination data associated with the internal winning role "F_Strong Chile 1" corresponds to the setting-specific data. Therefore, if the currently acquired lottery target role is the internal winning role "F_Strong Chile 1", in the processing of S308, the main CPU 101 determines that the determination data is setting-specific data.

S308において、メインCPU101が、判定データが設定別データでないと判別したとき(S308がNO判定の場合)、メインCPU101は、後述のS310の処理を行う。一方、S308において、メインCPU101が、判定データが設定別データであると判別したとき(S308がYES判定の場合)、メインCPU101は、判定データに設定値データ(0~5にいずれか)を加算し、該加算した値を判定データにセットする(S309)。なお、この処理で判定データに加算される設定値データは、設定値に対応付けられたデータであるが、設定値そのものの値ではなく、設定値データ「0」~「5」は、それぞれ「設定1」~「設定6」に対応するデータである。 When the main CPU 101 determines in S308 that the judgment data is not setting-specific data (if S308 is a NO judgment), the main CPU 101 performs the process of S310 described below. On the other hand, when the main CPU 101 determines in S308 that the judgment data is setting-specific data (if S308 is a YES judgment), the main CPU 101 adds the setting value data (any of 0 to 5) to the judgment data and sets the added value to the judgment data (S309). Note that the setting value data added to the judgment data in this process is data associated with the setting value, but is not the value of the setting value itself, and the setting value data "0" to "5" are data corresponding to "Setting 1" to "Setting 6", respectively.

S309の処理後又はS308がNO判定の場合、メインCPU101は、セットされている判定データ(アドレスデータ)に基づいて、抽籤対象役の抽籤値が格納された領域のアドレスを算出し、該アドレスに格納された抽籤値を取得する(S310)。 After processing S309 or if S308 is judged as NO, the main CPU 101 calculates the address of the area in which the lottery value of the role to be selected is stored based on the set judgment data (address data), and obtains the lottery value stored at that address (S310).

S310の処理において、例えば、抽籤対象役が、その抽籤値がRT状態及び設定値の両方に依存しない内部当籤役「F_サボ2」である場合には、図96に示す1バイト内部抽籤値テーブルからアドレス「dNM_B00F26」に格納された抽籤値「128」が取得される。また、例えば、抽籤対象役が、その抽籤値がRT状態により変化する内部当籤役「F_RT3リプ_1st」であり、RT状態がRT2状態である場合には、図96に示す2バイト内部抽籤値テーブルからアドレス「dRT2B00F13456」に格納された抽籤値「1800」が取得される。 In the processing of S310, for example, if the target role is the internal winning role "F_Sabo2" whose lottery value is independent of both the RT state and the set value, the lottery value "128" stored at address "dNM_B00F26" is obtained from the 1-byte internal lottery value table shown in FIG. 96. Also, for example, if the target role is the internal winning role "F_RT3Rip_1st" whose lottery value changes depending on the RT state and the RT state is the RT2 state, the lottery value "1800" stored at address "dRT2B00F13456" is obtained from the 2-byte internal lottery value table shown in FIG. 96.

また、S310の処理において、例えば、抽籤対象役が、その抽籤値が設定値により変化する内部当籤役「F_強チリ1」である場合には、図96に示す1バイト設定別内部抽籤値テーブルに規定されている6種類の抽籤値「150(設定1),150(設定2),150(設定3),150(設定4),160(設定5),170(設定6)」の中から設定値に対応する抽籤値が取得される。この際、設定値に対応する抽籤値の取得は、判定データに設定値データを加算(S309の処理)して求められたアドレスを指定することにより取得される。それゆえ、例えば、抽籤対象役が「F_強チリ1」であり、設定値が「6」(設定値データが「5」)である場合には、アドレス「dNMLB00F289+5」に格納された抽籤値「170」が取得される。 In addition, in the process of S310, for example, if the lottery target role is the internal lottery role "F_Strong Chili 1" whose lottery value changes depending on the setting value, the lottery value corresponding to the setting value is obtained from the six types of lottery values "150 (setting 1), 150 (setting 2), 150 (setting 3), 150 (setting 4), 160 (setting 5), 170 (setting 6)" specified in the 1-byte setting internal lottery value table shown in FIG. 96. At this time, the lottery value corresponding to the setting value is obtained by adding the setting value data to the judgment data (processing of S309) and specifying the address obtained. Therefore, for example, if the lottery target role is "F_Strong Chili 1" and the setting value is "6" (setting value data is "5"), the lottery value "170" stored in the address "dNMLB00F289+5" is obtained.

なお、本実施形態では、例えば内部当籤役「F_維持リプA」のように、その抽籤値がRT状態及び設定値の両方に依存する役の場合には、内部抽籤値テーブル及び設定別内部抽籤値テーブルの両方を参照して、抽籤値が取得される。 In this embodiment, for example, in the case of an internal winning role "F_Maintenance Lip A" whose lottery value depends on both the RT state and the setting value, the lottery value is obtained by referring to both the internal lottery value table and the setting-specific internal lottery value table.

次いで、メインCPU101は、乱数格納領域に格納された内部当籤役抽籤用の乱数値(0~65535のいずれか)を取得する(S311)。 Next, the main CPU 101 obtains the random number value (any value between 0 and 65535) for the internal lottery lottery stored in the random number storage area (S311).

次いで、メインCPU101は、抽籤実行処理を行う(S312)。この処理では、メインCPU101は、S310で取得された抽籤値に、S311で取得された乱数値を加算し、その加算結果を抽籤結果(抽籤対象役の当籤/非当籤)とする。なお、この抽籤実行処理において、抽籤値と乱数値との和が65535を超えた場合(オーバーフローした場合)、抽籤対象役が当籤した(抽籤対象役が内部当籤役として決定された)と判定される。 Next, the main CPU 101 performs a lottery execution process (S312). In this process, the main CPU 101 adds the random number value obtained in S311 to the lottery value obtained in S310, and sets the sum as the lottery result (won/non-won the lottery target role). Note that if the sum of the lottery value and the random number value exceeds 65535 (overflows) in this lottery execution process, it is determined that the lottery target role has been won (the lottery target role has been determined as the internal winning role).

次いで、メインCPU101は、乱数値に抽籤値を加算した値(抽籤実行後の乱数値)を新たな乱数値として、乱数格納領域に保存する(S313)。次いで、メインCPU101は、抽籤実行処理で当籤したか否か(オーバーフローが発生したか否か)を判別する(S314)。 Next, the main CPU 101 adds the lottery value to the random number value and stores the result (the random number value after the lottery is executed) as a new random number value in the random number storage area (S313). Next, the main CPU 101 determines whether or not a winning lottery has been drawn in the lottery execution process (whether or not an overflow has occurred) (S314).

S314において、メインCPU101が、抽籤実行処理で当籤したと判別したとき(S314がYES判定の場合)、メインCPU101は、内部抽籤テーブルを参照して当籤した内部当籤役に対応する当り要求フラグステータス(「特賞当籤番号+小役当籤番号」の値)を取得する(S315)。例えば、一般遊技中において、抽籤対象役が「F_確チリリプ」であるときの抽籤実行処理で当籤した場合、S315の処理では、当り要求フラグステータス「(00H*25H)+02H」(特賞当籤番号=0、小役当籤番号=2)が取得される。そして、S315の処理後、メインCPU101は、内部抽籤処理を終了し、処理をメインフロー(図82参照)のS205に移す。 In S314, when the main CPU 101 determines that a winning combination has been obtained in the lottery execution process (if S314 is judged as YES), the main CPU 101 refers to the internal lottery table to obtain the winning request flag status (the value of "special prize winning number + small prize winning number") corresponding to the winning internal winning combination (S315). For example, during general play, if a winning combination is obtained in the lottery execution process when the lottery target combination is "F_certain chililip", the winning request flag status "(00H*25H)+02H" (special prize winning number = 0, small prize winning number = 2) is obtained in the processing of S315. Then, after the processing of S315, the main CPU 101 ends the internal lottery processing and moves the processing to S205 of the main flow (see FIG. 82).

一方、S314において、メインCPU101が、抽籤実行処理で当籤していないと判別したとき(S314がNO判定の場合)、メインCPU101は、内部抽籤テーブルにおいて抽籤対象役を次の役に更新し、抽籤回数を1減算する(S316)。次いで、メインCPU101は、減算後の抽籤回数が「0」であるか否かを判別する(S317)。 On the other hand, when the main CPU 101 determines in S314 that a winning combination has not been drawn in the lottery execution process (if S314 returns NO), the main CPU 101 updates the combination to be selected in the internal lottery table to the next combination and subtracts 1 from the number of times the lottery has been drawn (S316). Next, the main CPU 101 determines whether the number of times the lottery has been drawn after the subtraction is "0" (S317).

S317において、メインCPU101が、減算後の抽籤回数が「0」でないと判別したとき(S317がNO判定の場合)、メインCPU101は、処理をS305の処理に戻し、S305以降の処理を繰り返す。 In S317, when the main CPU 101 determines that the number of lotteries after the subtraction is not "0" (if S317 returns a NO judgment), the main CPU 101 returns the process to S305 and repeats the processes from S305 onwards.

一方、S317において、メインCPU101が、減算後の抽籤回数が「0」であると判別したとき(S317がYES判定の場合)、すなわち、内部当籤役が「はずれ」である場合、メインCPU101は、ハズレステータスをセットする(S318)。なお、「ハズレステータス」は、特賞当籤番号及び小役当籤番号のいずれもが「0」となる当り要求フラグステータスに対応する。そして、S318の処理後、メインCPU101は、内部抽籤処理を終了し、処理をメインフロー(図82参照)のS205に移す。 On the other hand, in S317, when the main CPU 101 determines that the number of lotteries after subtraction is "0" (if S317 is judged as YES), that is, when the internal winning combination is a "lose", the main CPU 101 sets a loss status (S318). Note that the "lose status" corresponds to a winning request flag status in which both the special prize winning number and the small prize winning number are "0". Then, after processing S318, the main CPU 101 ends the internal lottery processing and moves the processing to S205 of the main flow (see FIG. 82).

本実施形態では、上述のようにして内部抽籤処理が行われる。なお、上述した内部抽籤処理中のS302~S305の処理は、メインCPU101が、図93Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S305の判定データの取得処理は、図93A中のソースコード「LDIN AC,(HL)」により実行される。 In this embodiment, the internal lottery process is carried out as described above. Note that the processes of S302 to S305 during the internal lottery process described above are carried out by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 93A. Among these, the process of acquiring judgment data in S305 is executed by the source code "LDIN AC, (HL)" in FIG. 93A.

ソースプログラム上において、例えば、ソースコード「LDIN ss,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに「1」を加算したアドレスで指定されるメモリの内容(データ)が、ss(BC、DE、AC、AE又はBD)ペアレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。それゆえ、図93A中のソースコード「LDIN AC,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに1加算したアドレスで指定されるメモリの内容(データ)が、ACレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。なお、S305の判定データの取得処理では、上述のように、この「LDIN」命令(所定の読み出し命令)により、Aレジスタに、判定データ(「抽籤値選択テーブルor抽籤係数テーブル」の値)が格納され、Cレジスタに当り要求フラグステータス(「特賞当籤番号+小役当籤番号」の値)が格納される。 For example, when the source code "LDIN ss, (HL)" is executed in a source program, the contents (data) of the memory specified by the address set in the HL register (pair register) and the address obtained by adding "1" to that address are loaded into the ss (BC, DE, AC, AE or BD) pair register, and the address set in the HL register is updated by +2 (2 added). Therefore, when the source code "LDIN AC, (HL)" in FIG. 93A is executed, the contents (data) of the memory specified by the address set in the HL register (pair register) and the address obtained by adding "1" to that address are loaded into the AC register, and the address set in the HL register is updated by +2 (2 added). In the process of acquiring the judgment data in S305, as described above, the "LDIN" command (predetermined read command) stores the judgment data (the value of the "lottery value selection table or lottery coefficient table") in the A register, and stores the winning request flag status (the value of the "special prize winning number + minor prize winning number") in the C register.

上述のように、内部抽籤処理中のS305の判定データの取得処理では、一つの命令コード(「LDIN」命令)により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、ソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the process of acquiring judgment data at S305 during the internal lottery process, both the data loading process and the address update process can be performed with a single instruction code (the "LDIN" instruction). In this case, the instruction code related to address setting can be omitted from the source program, and the capacity of the source program (the capacity used by main ROM 102) can be reduced accordingly. As a result, in this embodiment, free capacity can be secured (increased) in main ROM 102, and the increased free capacity can be utilized to improve playability.

また、上述した内部抽籤処理中のS308及びS309の処理は、メインCPU101が、図93Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S309の設定値データ(0~5のいずれか)の加算処理は、メインCPU101が図93B中のソースコード「MUL A,6」及び「ADDQ A,(.LOW.wWAVENUM)」をこの順で実行することにより行われる。なお、「MUL」命令及び「ADDQ」命令はともに、メインCPU101専用命令コードであり、「ADDQ」命令は、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである。 The processes of S308 and S309 during the internal lottery process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 93B. Among these, the addition process of the set value data (any one of 0 to 5) in S309 is performed by the main CPU 101 executing the source codes "MUL A, 6" and "ADDQ A, (.LOW.wWAVENUM)" in FIG. 93B in that order. Note that the "MUL" instruction and the "ADDQ" instruction are both instruction codes exclusive to the main CPU 101, and the "ADDQ" instruction is an instruction code exclusive to the main CPU 101 that specifies an address using the Q register (extended register).

ソースプログラム上において、例えば、ソースコード「MUL A,n」が実行されると、Aレジスタの格納データと、1バイトの整数nとを乗算し、その乗算結果をAレジスタに格納する。それゆえ、図93B中のソースコード「MUL A,6」では、Aレジスタの内容(格納データ)に、1バイトの整数6が乗算され、その乗算結果がAレジスタに格納される。なお、この乗算処理は、マイクロプロセッサ91に含まれる演算回路107(図9参照)により実行される。すなわち、本実施形態のパチスロ1では、ソースプログラム上における乗算処理及び除算処理を実行するための演算専用回路(演算回路107)が設けられているので、乗算処理及び除算処理の効率化を図ることができる。 For example, when the source code "MUL A,n" is executed in the source program, the data stored in the A register is multiplied by the 1-byte integer n, and the multiplication result is stored in the A register. Therefore, in the source code "MUL A,6" in FIG. 93B, the contents of the A register (stored data) are multiplied by the 1-byte integer 6, and the multiplication result is stored in the A register. This multiplication process is executed by the arithmetic circuit 107 (see FIG. 9) included in the microprocessor 91. In other words, in the pachislot 1 of this embodiment, a dedicated arithmetic circuit (arithmetic circuit 107) is provided for executing the multiplication process and division process in the source program, so that the efficiency of the multiplication process and division process can be improved.

また、ソースプログラム上において、例えば、ソースコード「ADDQ r,(k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)及び1バイトの整数k(直値:下位側アドレス値)で指定されたアドレスのメモリの内容(格納データ)に、rレジスタ(A、B、C、D、E、H又はLレジスタ)の格納データが加算され、該加算結果がrレジスタに格納される。それゆえ、図93B中のソースコード「ADDQ A,(.LOW.wWAVENUM)」が実行されると、Qレジスタの格納データ及び1バイトの整数値「.LOW.wWAVENUM」で指定されたアドレスのメモリの内容(設定値データ)にAレジスタの内容(格納データ)が加算され、該加算結果がAレジスタに格納される。 In addition, for example, when the source code "ADDQ r, (k)" is executed in a source program, the data stored in the r register (A, B, C, D, E, H, or L register) is added to the memory contents (stored data) at the address specified by the data stored in the Q register (upper address value) and the 1-byte integer k (immediate value: lower address value), and the result of the addition is stored in the r register. Therefore, when the source code "ADDQ A, (.LOW.wWAVENUM)" in FIG. 93B is executed, the content of the A register (stored data) is added to the data stored in the Q register and the memory contents (set value data) at the address specified by the 1-byte integer value ".LOW.wWAVENUM", and the result of the addition is stored in the A register.

すなわち、図93Bに示す例では、S309の設定値の加算処理において、抽籤テーブル選択用相対値に係数「6」を乗算して、その乗算値に設定値データを加算することにより、抽籤対象役の抽籤値が格納された抽籤テーブルのアドレスを算出している。 In the example shown in FIG. 93B, in the setting value addition process of S309, the lottery table selection relative value is multiplied by the coefficient "6" and the multiplied value is added to the setting value data to calculate the address of the lottery table in which the lottery value of the role to be selected is stored.

上述のように、本実施形態では、内部抽籤処理において、Qレジスタ(拡張レジスタ)を用いたメインCPU101専用命令コード(「ADDQ」命令)が用いられており、この命令コードを用いれば、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。それゆえ、内部抽籤処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in this embodiment, the internal lottery process uses a main CPU 101-specific instruction code (the "ADDQ" instruction) that uses the Q register (extension register), and this instruction code can be used to directly access the main ROM 102, main RAM 103, and memory-mapped I/O. This means that instructions related to address setting can be omitted from the source program for the internal lottery process, and the capacity of the source program (the capacity used by the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to improve playability.

[図柄設定処理]
次に、図97~図100を参照して、メインフロー(図82参照)中のS205で行う図柄設定処理について説明する。
[Design setting process]
Next, the symbol setting process performed in S205 in the main flow (see FIG. 82) will be described with reference to FIGS. 97 to 100.

図97は、図柄設定処理の手順を示すフローチャートである。図98は、特賞(ボーナス)当籤番号及び小役当籤番号と、内部当籤役との対応表である。なお、図98では、「はずれ(00)」に対応する特賞当籤番号及び小役当籤番号の図示は省略している。また、図99は、図柄設定処理中のS324~S330の処理を実行するためのソースプログラムの一例を示す図であり、図100は、図柄設定処理のソースプログラム上で、実際に参照される当り要求フラグテーブル(フラグデータテーブル、当籤フラグテーブルデータ)の構成の一例を示す図である。 Figure 97 is a flowchart showing the procedure for the symbol setting process. Figure 98 is a correspondence table between the special prize (bonus) winning number and the small prize winning number, and the internal winning role. Note that in Figure 98, the special prize winning number and the small prize winning number corresponding to "losing (00)" are omitted. Figure 99 is a diagram showing an example of a source program for executing the processes of S324 to S330 during the symbol setting process, and Figure 100 is a diagram showing an example of the configuration of the winning request flag table (flag data table, winning flag table data) actually referenced in the source program of the symbol setting process.

まず、メインCPU101は、内部抽籤処理で取得された当り要求フラグステータスに基づいて、特賞当籤番号及び小役当籤番号を抽出し、該抽出された特賞当籤番号及び小役当籤番号をメインRAM103内の当籤番号格納領域(不図示)に保存する(S321)。 First, the main CPU 101 extracts the special prize winning number and the small prize winning number based on the winning request flag status obtained in the internal lottery process, and stores the extracted special prize winning number and small prize winning number in a winning number storage area (not shown) in the main RAM 103 (S321).

本実施形態では、図98に示すように、特賞(ボーナス)当籤番号「1」及び「2」には、それぞれ、内部当籤役「F_BB1」及び「F_BB2」が対応付けられている。また、小役当籤番号「1」~「36」には、それぞれ、内部当籤役「F_チリリプ」~「F_RB役4」が対応付けられている。そして、図94で説明したように、当り要求フラグステータスの値は、特賞当籤番号に特賞番号(本実施形態では「37(16進数では25H)」)を乗算した値に、小役当籤番号を加算した値である。それゆえ、S321の処理において、当り要求フラグステータスの値から特賞当籤番号及び小役当籤番号を抽出するため、本実施形態では、メインCPU101は、当り要求フラグステータスの値を特賞番号(「37」)で除算する。その結果、除算処理により生成された、商の値が特賞当籤番号(10進数で0~2のいずれか)となり、余りの値が小役当籤番号(10進数で0~36のいずれか)となる。 In this embodiment, as shown in FIG. 98, the special prize (bonus) winning numbers "1" and "2" are associated with the internal winning roles "F_BB1" and "F_BB2", respectively. In addition, the small winning numbers "1" to "36" are associated with the internal winning roles "F_Chirilip" to "F_RB4", respectively. And, as explained in FIG. 94, the value of the winning request flag status is the value obtained by multiplying the special prize winning number by the special prize number (in this embodiment, "37 (25H in hexadecimal)") and adding the small winning number to the value. Therefore, in the process of S321, in order to extract the special prize winning number and the small winning number from the value of the winning request flag status, in this embodiment, the main CPU 101 divides the value of the winning request flag status by the special prize number ("37"). As a result, the quotient generated by the division process becomes the special prize lottery number (a decimal number between 0 and 2), and the remainder becomes the small prize lottery number (a decimal number between 0 and 36).

次いで、メインCPU101は、抽出された小役当籤番号に基づいて、小役が当籤したか否かを判別する(S322)。この処理において、小役当籤番号が1~36のいずれかである場合には、メインCPU101は、小役が当籤したと判定し、小役当籤番号が0である場合には、メインCPU101は、小役が当籤しなかったと判定する。 Next, the main CPU 101 determines whether or not a small prize has been won based on the extracted small prize winning number (S322). In this process, if the small prize winning number is any of 1 to 36, the main CPU 101 determines that a small prize has been won, and if the small prize winning number is 0, the main CPU 101 determines that a small prize has not been won.

S322において、メインCPU101が、小役が当籤していないと判別したとき(S322がNO判定の場合)、メインCPU101は、後述のS331の処理を行う。一方、S322において、メインCPU101が、小役が当籤したと判別したとき(S322がYES判定の場合)、メインCPU101は、小役当籤番号を減算結果の初期値としてセットする(S323)。 When the main CPU 101 determines in S322 that a small prize has not been won (if S322 is a NO judgment), the main CPU 101 performs the process of S331 described below. On the other hand, when the main CPU 101 determines in S322 that a small prize has been won (if S322 is a YES judgment), the main CPU 101 sets the small prize winning number as the initial value of the subtraction result (S323).

次いで、メインCPU101は、当り要求フラグテーブル(図100参照)をセットする(S324)。次いで、メインCPU101は、減算結果を1減算し、該減算結果を更新する(S325)。次いで、メインCPU101は、減算結果が「0」未満であるか否かを判別する(S326)。 Next, the main CPU 101 sets the hit request flag table (see FIG. 100) (S324). Next, the main CPU 101 subtracts 1 from the subtraction result and updates the subtraction result (S325). Next, the main CPU 101 determines whether the subtraction result is less than "0" (S326).

S326において、メインCPU101が、減算結果が「0」未満でないと判別したとき(S326がNO判定の場合)、メインCPU101は、ビット数算出処理を行う(S327)。なお、S327のビット数算出処理では、当り要求フラグテーブルに規定されている、小役当籤番号に対応する当り要求フラグデータの格納領域のブロック数を取得する。 When the main CPU 101 determines in S326 that the subtraction result is not less than "0" (if S326 is judged as NO), the main CPU 101 performs a bit number calculation process (S327). Note that in the bit number calculation process in S327, the number of blocks of the storage area for the win request flag data corresponding to the small prize winning number, which is specified in the win request flag table, is obtained.

なお、本実施形態では、当り要求フラグ格納領域(内部当籤役格納領域)において、当り要求格納領域0~7のブロックと、当り要求格納領域8~11のブロックとが設けられている。それゆえ、S327のビット数算出処理で取得される当り要求フラグデータの格納領域のブロック数の最大値は「2」となる。例えば、内部当籤役が「F_確チリリプ」である場合には、当り要求フラグテーブル(図100参照)に示すように、当り要求格納領域0~7のブロックに含まれる格納領域7と、当り要求格納領域8~11のブロックに含まれる格納領域9にそれぞれ当り要求フラグデータが規定されているので、S327のビット数算出処理で取得される当り要求フラグデータの格納領域のブロック数は「2」となる。 In this embodiment, the winning request flag storage area (internal winning combination storage area) has winning request storage area 0-7 blocks and winning request storage area 8-11 blocks. Therefore, the maximum number of blocks in the winning request flag data storage area obtained by the bit number calculation process of S327 is "2". For example, when the internal winning combination is "F_Kachiririp", as shown in the winning request flag table (see FIG. 100), winning request flag data is specified in storage area 7 included in the winning request storage area 0-7 blocks and storage area 9 included in the winning request storage area 8-11 blocks, so the number of blocks in the winning request flag data storage area obtained by the bit number calculation process of S327 is "2".

次いで、メインCPU101は、ビット数算出処理を行う(S328)。なお、S328のビット数算出処理では、当り要求フラグテーブル(図100参照)において規定されるブロック単位の当り要求フラグデータのバイト数を算出する。例えば、内部当籤役が「F_確チリリプ」である場合には、当り要求フラグテーブル(図100参照)に示すように格納領域7及び格納領域9ではともに1バイトの当り要求フラグデータが格納されるので、S328のビット数算出処理で取得されるブロック単位の当り要求フラグデータのバイト数は1バイトとなる。なお、図100に記載のテーブルにおいて、格納領域7に格納される当り要求フラグデータには「10000000B |01000000B」と記載されているが、これは、格納領域7に格納される当り要求フラグデータが「10000000B」又は(「|」は論理和の記号)「01000000B」であることを意味する。 Next, the main CPU 101 performs a bit number calculation process (S328). In the bit number calculation process of S328, the number of bytes of the hit request flag data per block defined in the hit request flag table (see FIG. 100) is calculated. For example, when the internal winning combination is "F_sure chililip", as shown in the hit request flag table (see FIG. 100), one byte of hit request flag data is stored in both storage area 7 and storage area 9, so the number of bytes of the hit request flag data per block obtained in the bit number calculation process of S328 is one byte. In the table shown in FIG. 100, the hit request flag data stored in storage area 7 is written as "10000000B |01000000B", which means that the hit request flag data stored in storage area 7 is "10000000B" or ("|" is a logical OR symbol) "01000000B".

なお、上述したS325~S328の処理は、小役当籤番号の回数だけ繰り返される。例えば、内部当籤役が「F_確チリリプ」(小役当籤番号が「2」)である場合には、上述したS325~S328の処理は、2回繰り返される。また、S325~S328の処理が複数回繰り返される場合には、S327及びS328のビット数算出処理でそれぞれ取得されるブロック数及びブロック単位の当り要求フラグデータのバイト数は、別の格納領域に保存される。また、上述したS325~S328の処理により得られたブロック数及びブロック単位の当り要求フラグデータのバイト数は、当り要求フラグデータの格納先を指定する情報(オンビット情報)となる。 The above-mentioned processes of S325 to S328 are repeated the number of times corresponding to the small prize winning number. For example, if the internal winning role is "F_sure Chililip" (small prize winning number is "2"), the above-mentioned processes of S325 to S328 are repeated twice. Furthermore, if the processes of S325 to S328 are repeated multiple times, the number of blocks and the number of bytes of the hit request flag data per block obtained by the bit number calculation processes of S327 and S328, respectively, are saved in a separate storage area. Furthermore, the number of blocks and the number of bytes of the hit request flag data per block obtained by the above-mentioned processes of S325 to S328 become information (on-bit information) that specifies the storage destination of the hit request flag data.

ここで再度、S326の処理に戻って、S326において、メインCPU101が、減算結果が「0」未満であると判別したとき(S326がYES判定の場合)、メインCPU101は、当り要求フラグ格納領域(内部当籤役格納領域)のセット処理を行う(S329)。この際、メインCPU101は、上述したS325~S328の処理により得られたブロック数及びブロック単位の当り要求フラグデータのバイト数(オンビット情報)に基づいて、チェック(更新)対象となる当り要求フラグ格納領域のみをセットする。具体的には、チェック(更新)対象となる当り要求フラグ格納領域のアドレスをDEレジスタに格納する(図99参照)。 Now, returning to the processing of S326 again, when the main CPU 101 determines in S326 that the subtraction result is less than "0" (if S326 is judged as YES), the main CPU 101 performs a process of setting the winning request flag storage area (internal winning combination storage area) (S329). At this time, the main CPU 101 sets only the winning request flag storage area to be checked (updated) based on the number of blocks and the number of bytes (on-bit information) of the winning request flag data per block obtained by the processing of S325 to S328 described above. Specifically, the address of the winning request flag storage area to be checked (updated) is stored in the DE register (see FIG. 99).

次いで、メインCPU101は、圧縮データ格納処理を行う(S330)。この処理では、メインCPU101は、主に、当り要求フラグデータをチェック(更新)対象となる当り要求フラグ格納領域内の所定の格納領域に転送(展開)する処理を行う。圧縮データ格納処理の詳細については、後述の図101を参照しながら後で説明する。 Next, the main CPU 101 performs a compressed data storage process (S330). In this process, the main CPU 101 mainly performs a process of transferring (expanding) the hit request flag data to a predetermined storage area within the hit request flag storage area that is to be checked (updated). Details of the compressed data storage process will be described later with reference to FIG. 101.

S330の処理後又はS322がNO判定の場合、メインCPU101は、持越役格納領域(図31参照)を参照して、持越役があるか否かを判別する(S331)。S331において、メインCPU101が、持越役があると判別したとき(S331がYES判定の場合)、メインCPU101は、後述のS334の処理を行う。 After processing S330 or if S322 is a NO judgement, the main CPU 101 refers to the carryover role storage area (see FIG. 31) to determine whether or not there is a carryover role (S331). When the main CPU 101 determines in S331 that there is a carryover role (if S331 is a YES judgement), the main CPU 101 performs the process of S334 described below.

一方、S331において、メインCPU101が、持越役がないと判別したとき(S331がNO判定の場合)、メインCPU101は、S321の処理で抽出された特賞当籤番号に基づいて、ボーナス役(BB1又はBB2)が当籤したか否かを判別する(S332)。 On the other hand, in S331, when the main CPU 101 determines that there is no carryover role (if S331 returns NO), the main CPU 101 determines whether or not a bonus role (BB1 or BB2) has been won based on the special prize winning number extracted in the processing of S321 (S332).

S332において、メインCPU101が、ボーナス役が当籤していないと判別したとき(S332がNO判定の場合)、メインCPU101は、図柄判定処理を終了し、処理をメインフロー(図82参照)のS206に移す。 When the main CPU 101 determines in S332 that a bonus role has not been won (if S332 returns a NO judgment), the main CPU 101 ends the pattern determination process and transfers the process to S206 of the main flow (see FIG. 82).

一方、S332において、メインCPU101が、ボーナス役が当籤したと判別したとき(S332がYES判定の場合)、メインCPU101は、当籤した特賞当籤番号を持越役格納領域に格納する(S333)。 On the other hand, in S332, when the main CPU 101 determines that a bonus role has been won (if S332 returns a YES judgment), the main CPU 101 stores the special prize winning number that has been won in the carryover role storage area (S333).

S333の処理後又はS331がNO判定の場合、メインCPU101は、特賞当籤番号を当籤番号格納領域(不図示)にセットし、当り要求フラグ格納領域に当り要求フラグデータをセットし、RT状態をRT5状態にセットし、RT遊技数(RT1状態の消化ゲーム数)をクリア(「0」)する(S334)。そして、S334の処理後、メインCPU101は、図柄設定処理を終了し、処理をメインフロー(図82参照)のS206に移す。 After processing S333 or if S331 is judged as NO, the main CPU 101 sets the special prize lottery number in the lottery lottery number storage area (not shown), sets the win request flag data in the win request flag storage area, sets the RT state to the RT5 state, and clears the RT play count (the number of games played in the RT1 state) to "0" (S334). Then, after processing S334, the main CPU 101 ends the pattern setting process and moves the process to S206 of the main flow (see FIG. 82).

本実施形態では、上述のようにして図柄設定処理が行われる。上述した図柄設定処理中のS324~S330の処理(入賞に係るデータの圧縮・展開処理)は、メインCPU101が、図99のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S330の圧縮データ格納処理は、メインCPU101が図99中のソースコード「CALLF SB_BTEP_00」を実行することにより行われる。 In this embodiment, the symbol setting process is performed as described above. The processes of S324 to S330 during the symbol setting process described above (compression and expansion processes of data related to winning) are performed by the main CPU 101 by sequentially executing each source code defined in the source program in FIG. 99. Among these, the compressed data storage process of S330 is performed by the main CPU 101 by executing the source code "CALLF SB_BTEP_00" in FIG. 99.

「CALLF」命令は、上述のようにメインCPU101専用の2バイト命令コードであり、図99中のソースコード「CALLF SB_BTEP_00」が実行されると、「SB_BTEP_00」で指定されているアドレスに、処理をジャンプさせ、圧縮データ格納処理が開始される。なお、S330の圧縮データ格納処理では、上述のように、当り要求フラグテーブルに格納された当り要求フラグデータ(圧縮データ)が、対応する当り要求フラグ格納領域に展開(コピー)される。 As mentioned above, the "CALLF" instruction is a 2-byte instruction code exclusive to the main CPU 101, and when the source code "CALLF SB_BTEP_00" in FIG. 99 is executed, processing jumps to the address specified by "SB_BTEP_00" and compressed data storage processing begins. Note that in the compressed data storage processing of S330, as mentioned above, the hit request flag data (compressed data) stored in the hit request flag table is expanded (copied) into the corresponding hit request flag storage area.

また、上述した図柄設定処理中のS329の当り要求フラグ格納領域のアドレスのセット処理は、メインCPU101が図99中のソースコード「LDQ DE,.LOW.wWAVEBIT」を実行することにより行われる。すなわち、図柄設定処理中のS329の処理は、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用の「LDQ」命令により行われる。この場合、図柄設定処理のソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、図柄設定処理のソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In addition, the address setting process of the winning request flag storage area in S329 during the above-mentioned symbol setting process is performed by the main CPU 101 executing the source code "LDQ DE,.LOW.wWAVEBIT" in FIG. 99. That is, the process of S329 during the symbol setting process is performed by the "LDQ" command dedicated to the main CPU 101, which specifies an address using the Q register (extension register). In this case, the instruction code related to address setting can be omitted from the source program of the symbol setting process, and the capacity of the source program of the symbol setting process (the capacity used by the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to improve playability.

さらに、本実施形態では、上述した図柄設定処理中のS324~S330で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中で上述したメインCPU101専用命令コードを用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインRAM103の容量を有効活用することができる。 Furthermore, in this embodiment, the data relating to the winning is compressed and expanded in the process steps described in S324 to S330 during the above-mentioned pattern setting process, and by using the above-mentioned main CPU 101 exclusive instruction code in this process, it is possible to improve the efficiency of the data compression and expansion process relating to the winning, and to effectively utilize the limited capacity of the main RAM 103.

[圧縮データ格納処理]
次に、図101を参照して、例えば、図柄判定処理(図97参照)中のS330で行う圧縮データ処理について説明する。図101は、圧縮データ格納処理の手順を示すフローチャートである。
[Compressed data storage process]
Next, the compressed data processing performed in S330 in the design determination processing (see FIG. 97), for example, will be described with reference to Fig. 101. Fig. 101 is a flow chart showing the procedure of the compressed data storage processing.

なお、図101に示す圧縮データ格納処理は、図柄判定処理(図97参照)中のS330だけでなく、後述の図柄コード取得処理(後述の図128参照)中のS649においても実行される。図柄判定処理(図97参照)中のS330で実行される圧縮データ格納処理では、処理対象となるフラグデータは当り要求フラグデータ(当籤役に係るフラグデータ)となるが、後述の図柄コード取得処理(後述の図128参照)中のS649で実行される圧縮データ格納処理では、処理対象となるフラグデータは入賞作動フラグデータ(入賞役に係るフラグデータ)である。そして、処理対象となるフラグデータの種別が異なること以外は、両者の処理は同じ処理になる。 The compressed data storage process shown in FIG. 101 is executed not only in S330 during the pattern determination process (see FIG. 97), but also in S649 during the pattern code acquisition process (see FIG. 128) described below. In the compressed data storage process executed in S330 during the pattern determination process (see FIG. 97), the flag data to be processed is win request flag data (flag data related to a winning combination), but in the compressed data storage process executed in S649 during the pattern code acquisition process (see FIG. 128) described below, the flag data to be processed is win activation flag data (flag data related to a winning combination). And, apart from the type of flag data to be processed being different, the two processes are the same.

それゆえ、図101のフローチャートでは、処理対象とするフラグデータを「処理対象フラグデータ」と記し、処理対象となるフラグテーブルを「処理対象フラグテーブル」と記す。また、この記載に合わせて、以下の圧縮データ格納処理の説明においても、当り要求フラグデータ又は入賞作動フラグデータを「処理対象フラグデータ」と称し、当り要求フラグテーブル(図100参照)又は後述の図柄対応入賞作動テーブル(例えば、後述の図130A等参照)を「処理対象フラグテーブル」と称す。 Therefore, in the flowchart of FIG. 101, the flag data to be processed is referred to as the "flag data to be processed," and the flag table to be processed is referred to as the "flag table to be processed." In line with this description, in the following explanation of the compressed data storage process, the win request flag data or winning activation flag data is referred to as the "flag data to be processed," and the win request flag table (see FIG. 100) or the symbol-corresponding winning activation table described below (see, for example, FIG. 130A, etc. described below) is referred to as the "flag table to be processed."

まず、メインCPU101は、格納先チェックビットをセットする(S341)。この処理では、格納先チェックビットはAレジスタ以外のレジスタに格納される。 First, the main CPU 101 sets the storage destination check bit (S341). In this process, the storage destination check bit is stored in a register other than the A register.

格納先チェックビットは、処理対象フラグデータの格納先(転送先)となるブロックを指定するための1バイトのデータである。本実施形態では、当り要求フラグ格納領域及び入賞作動フラグ格納領域はともに、2つのブロック(格納領域0~7のブロック及び格納領域8~11のブロック)で構成される。そして、例えば、内部当籤役「F_確チリリプ」が決定された場合には、図100の当り要求フラグテーブルに示すように格納領域7及び格納領域9のそれぞれに当り要求フラグデータが格納されるので(格納先のブロック数が「2」になるので)、S341の処理では、格納先チェックビットとして、「00000011B」がセットされる。なお、この1バイトのデータのビット0の値(1/0)が格納領域0~7のブロック内の格納先の有無に対応し、ビット1の値(1/0)が格納領域8~11のブロック内の格納先の有無に対応する。 The storage destination check bit is 1 byte of data for specifying the block to which the flag data to be processed will be stored (transferred). In this embodiment, the winning request flag storage area and the winning activation flag storage area are both composed of two blocks (storage area 0-7 blocks and storage area 8-11 blocks). For example, when the internal winning role "F_Kakuchiririp" is determined, the winning request flag data is stored in each of storage area 7 and storage area 9 as shown in the winning request flag table in FIG. 100 (the number of storage destination blocks is "2"), so in the processing of S341, "00000011B" is set as the storage destination check bit. Note that the value of bit 0 (1/0) of this 1 byte of data corresponds to the presence or absence of a storage destination in the blocks of storage areas 0-7, and the value of bit 1 (1/0) corresponds to the presence or absence of a storage destination in the blocks of storage areas 8-11.

次いで、メインCPU101は、バイト単位の転送カウンタの値を「8」にセットする(S342)。本実施形態では、各ブロックのバイト数が「8」であるので、転送カウンタの初期値には「8」がセットされる。 Next, the main CPU 101 sets the value of the byte-unit transfer counter to "8" (S342). In this embodiment, the number of bytes in each block is "8", so the transfer counter is set to the initial value "8".

次いで、格納先チェックビットから転送指示ビットの値を抽出する(S343)。なお、転送指示ビットは、格納先チェックビット内のビット0のデータに対応し、S343の処理では、1バイトのレジスタに格納されている格納先チェックビットを1回(1ビット分)右シフトすることにより、転送指示ビットが抽出される。具体的には、格納先チェックビットが格納された1バイトのレジスタ(Aレジスタ以外のレジスタ)を1回右シフトすると、ビット7~ビット1に格納されているデータがそれぞれビット6~ビット0に移動するとともに、シフト前のビット0のデータが出力される。そして、このシフト処理により出力されたデータが転送指示ビットの値となる。 Then, the value of the transfer instruction bit is extracted from the storage destination check bit (S343). The transfer instruction bit corresponds to the data of bit 0 in the storage destination check bit, and in the process of S343, the transfer instruction bit is extracted by shifting the storage destination check bit stored in the 1-byte register to the right once (by 1 bit). Specifically, when the 1-byte register (a register other than the A register) in which the storage destination check bit is stored is shifted to the right once, the data stored in bits 7 to 1 are moved to bits 6 to 0, respectively, and the data of bit 0 before the shift is output. The data output by this shift process becomes the value of the transfer instruction bit.

次いで、メインCPU101は、抽出された転送指示ビットの値に基づいて、転送指示があるか否かを判別する(S344)。この処理では、メインCPU101は、抽出された転送指示ビットの値が「1」である場合に転送指示があると判定する。例えば、格納先チェックビットとして、「00000011B」がセットされた場合、1回目(格納領域の1ブロック目に対応)及び2回目(格納領域の2ブロック目に対応)のS344の判定処理では、転送指示ありの判定となるが、3回目以降のS344の判定処理では、転送指示なしの判定となる。 Next, the main CPU 101 determines whether or not a transfer instruction has been issued based on the value of the extracted transfer instruction bit (S344). In this process, the main CPU 101 determines that a transfer instruction has been issued if the value of the extracted transfer instruction bit is "1". For example, if "00000011B" is set as the storage destination check bit, the first (corresponding to the first block of the storage area) and second (corresponding to the second block of the storage area) determinations of S344 will determine that a transfer instruction has been issued, but the third and subsequent determinations of S344 will determine that no transfer instruction has been issued.

S344において、メインCPU101が、転送指示がないと判別したとき(S344がNO判定の場合)、メインCPU101は、後述のS354の処理を行う。 When the main CPU 101 determines in S344 that there is no transfer instruction (if S344 returns NO), the main CPU 101 performs the processing of S354 described below.

一方、S344において、メインCPU101が、転送指示があると判別したとき(S344がYES判定の場合)、メインCPU101は、処理対象フラグテーブルからバイト単位格納先指定情報を取得する(S345)。この処理では、バイト単位格納先指定情報として、処理対象フラグテーブル内の処理対象役(当籤役又は入賞役)のフラグデータが格納された領域の先頭アドレスに格納されている、転送先を示す1バイトのデータが取得される。例えば、内部当籤役が「F_確チリリプ」である場合には、図100に示す当り要求フラグテーブル内の「F_確チリリプ」のフラグデータが格納された領域の先頭アドレスに格納されている、格納領域7を転送先として指定する1バイトデータ「10000000B」がバイト単位格納先指定情報として取得される。 On the other hand, when the main CPU 101 determines in S344 that a transfer instruction has been issued (YES in S344), the main CPU 101 acquires byte-by-byte storage destination designation information from the target flag table (S345). In this process, one byte of data indicating the transfer destination stored in the top address of the area in the target flag table where the flag data of the target role (winning role or prize-winning role) is stored is acquired as the byte-by-byte storage destination designation information. For example, if the internal winning role is "F_sure Chili Lip", one byte of data "10000000B" that designates storage area 7 as the transfer destination is acquired as the byte-by-byte storage destination designation information. This data is stored in the top address of the area in the winning request flag table where the flag data of "F_sure Chili Lip" is stored as shown in FIG. 100.

次いで、メインCPU101は、処理対象フラグテーブル内で参照するアドレスの更新処理(アドレスを1加算する処理)を行う(S346)。また、この処理では、メインCPU101は、処理対象フラグデータの格納(転送)先となるブロックの先頭格納領域を指定するアドレスを初期アドレスとしてセットする。例えば、1ブロック目の処理では、S346の処理において、初期アドレスとして格納領域0のアドレスがセットされ、2ブロック目の処理では、S346の処理において、初期アドレスとして格納領域8のアドレスがセットされる。 Then, the main CPU 101 performs an update process (adds 1 to the address) of the address referenced in the processing target flag table (S346). In this process, the main CPU 101 also sets, as the initial address, an address that specifies the first storage area of the block to which the processing target flag data is to be stored (transferred). For example, in the processing of the first block, the address of storage area 0 is set as the initial address in the processing of S346, and in the processing of the second block, the address of storage area 8 is set as the initial address in the processing of S346.

次いで、メインCPU101は、バイト単位格納先指定情報から転送指示ビットの値を抽出する(S347)。なお、ここでいう転送指示ビットは、バイト単位格納先指定情報のビット0に対応し、S347の処理では、1バイトのレジスタに格納されているバイト単位格納先指定情報を1回右シフトすることにより、転送指示ビットの値を抽出する(ビット0のデータを出力する)。 Next, the main CPU 101 extracts the value of the transfer instruction bit from the byte-unit storage destination designation information (S347). Note that the transfer instruction bit here corresponds to bit 0 of the byte-unit storage destination designation information, and in the process of S347, the value of the transfer instruction bit is extracted by shifting the byte-unit storage destination designation information stored in the 1-byte register once to the right (outputting the data of bit 0).

次いで、メインCPU101は、S347の処理で抽出された転送指示ビットの値に基づいて、転送指示があるか否かを判別する(S348)。この処理では、メインCPU101は、抽出された転送指示ビットの値が「1」である場合、転送指示があると判定する。例えば、バイト単位格納先指定情報として、「00000010B」がセットされた場合、2回目(1ブロック目の格納領域1又は2ブロック目の格納領域9)のS347の処理でビット1のデータ「1」が転送指示ビットの値として出力され転送指示ありの判定となるが、1回目及び3~8回目のS347の処理では、転送指示なしの判定となる。 Then, the main CPU 101 determines whether or not a transfer instruction has been issued based on the value of the transfer instruction bit extracted in the process of S347 (S348). In this process, the main CPU 101 determines that a transfer instruction has been issued if the value of the extracted transfer instruction bit is "1". For example, if "00000010B" is set as the byte-unit storage destination designation information, the second time (storage area 1 of the first block or storage area 9 of the second block) the data of bit 1, "1", is output as the value of the transfer instruction bit in the process of S347 (storage area 1 of the first block or storage area 9 of the second block), and it is determined that a transfer instruction has been issued, but the first and third to eighth times the process of S347 has been issued, it is determined that no transfer instruction has been issued.

S348において、メインCPU101が、転送指示がないと判別したとき(S348がNO判定の場合)、メインCPU101は、後述のS351の処理を行う。 When the main CPU 101 determines in S348 that there is no transfer instruction (if S348 returns NO), the main CPU 101 performs the process of S351, which will be described later.

一方、S348において、メインCPU101が、転送指示があると判別したとき(S348がYES判定の場合)、メインCPU101は、現在セットされている処理対象フラグテーブル内のアドレスに格納されている処理対象フラグデータ(当り要求フラグデータ又は入賞作動フラグデータ)を、指定された格納領域に転送(コピー)する(S349)。 On the other hand, in S348, when the main CPU 101 determines that a transfer instruction has been issued (if S348 returns a YES judgment), the main CPU 101 transfers (copies) the processing target flag data (win request flag data or win activation flag data) stored at the currently set address in the processing target flag table to the specified storage area (S349).

例えば、内部当籤役が「F_確チリリプ」であり、現在の処理が1ブロック目の格納領域(格納領域0~7)に対して行われている場合には、バイト単位格納先指定情報が「10000000B」(格納領域7を格納先として指定するデータ)となるので、8回目のS347の処理で転送指示があると判定され、その後のS349の処理で、当り要求フラグデータ「10000000B」、「01000000B」、「00100000B」及び「00010000B」のいずれかが、当り要求フラグ格納領域の格納領域7に転送(コピー)される。 For example, if the internal winning role is "F_sure Chililip" and the current processing is being performed on the first block of storage area (storage areas 0 to 7), the byte-unit storage destination designation information will be "10000000B" (data that designates storage area 7 as the storage destination), so it will be determined that there is a transfer instruction in the eighth processing of S347, and in the subsequent processing of S349, any of the winning request flag data "10000000B", "01000000B", "00100000B" and "00010000B" will be transferred (copied) to storage area 7 of the winning request flag storage area.

次いで、メインCPU101は、処理対象フラグテーブル内で参照するアドレスの更新処理(アドレスを1加算する処理)を行う(S350)。 Next, the main CPU 101 performs an update process of the address referenced in the processing target flag table (a process of adding 1 to the address) (S350).

S350の処理後又はS348がNO判定の場合、メインCPU101は、処理対象フラグデータの格納先となる格納領域を指定するアドレスの更新処理(アドレスを1加算する処理)を行う(S351)。次いで、メインCPU101は、転送カウンタの値を1減算する(S352)。 After processing S350 or if S348 is judged as NO, the main CPU 101 performs an address update process (a process of adding 1 to the address) that specifies the storage area in which the flag data to be processed is to be stored (S351). Next, the main CPU 101 subtracts 1 from the value of the transfer counter (S352).

次いで、メインCPU101は、転送カウンタの値が「0」であるか否かを判別する(S353)。S353において、メインCPU101が、転送カウンタの値が「0」でないと判別したとき(S353がNO判定の場合)、メインCPU101は、処理をS347の処理に戻し、S347以降の処理を繰り返す。 Then, the main CPU 101 determines whether the value of the transfer counter is "0" (S353). When the main CPU 101 determines in S353 that the value of the transfer counter is not "0" (if S353 returns NO), the main CPU 101 returns the process to S347 and repeats the processes from S347 onwards.

一方、S353において、メインCPU101が、転送カウンタの値が「0」であると判別したとき(S353がYES判定の場合)、メインCPU101は、現在の格納先チェックビットに転送指示対象が残っているか否かを判別する(S354)。この処理では、メインCPU101は、現処理時点において、格納先チェックビット内に「1」が格納されているビットが残っているか否かを判別する。そして、メインCPU101は、格納先チェックビット内に「1」が格納されているビットが残っている場合、すなわち、処理対象となるブロックが存在する場合には、現在の格納先チェックビットに転送指示対象が残っていると判定する。 On the other hand, when the main CPU 101 determines in S353 that the value of the transfer counter is "0" (YES in S353), the main CPU 101 determines whether or not a transfer instruction target remains in the current storage destination check bits (S354). In this process, the main CPU 101 determines whether or not a bit with a "1" stored therein remains in the storage destination check bits at the current processing time. Then, if a bit with a "1" stored therein remains in the storage destination check bits, i.e., if a block to be processed exists, the main CPU 101 determines that a transfer instruction target remains in the current storage destination check bits.

S354において、メインCPU101が、現在の格納先チェックビットに転送指示対象が残っていると判別したとき(S354がYES判定の場合)、メインCPU101は、処理をS342の処理に戻し、S342以降の処理を繰り返す。一方、S354において、メインCPU101が、現在の格納先チェックビットに転送指示対象が残っていないと判別したとき(S354がNO判定の場合)、メインCPU101は、圧縮データ格納処理を終了し、処理を例えば図柄判定処理(図97参照)中のS331に移す。 In S354, when the main CPU 101 determines that there is a transfer instruction target remaining in the current storage destination check bit (if S354 is a YES judgment), the main CPU 101 returns the process to S342 and repeats the process from S342 onwards. On the other hand, in S354, when the main CPU 101 determines that there is no transfer instruction target remaining in the current storage destination check bit (if S354 is a NO judgment), the main CPU 101 ends the compressed data storage process and moves the process to S331 during, for example, the pattern determination process (see FIG. 97).

[第2インターフェースボード制御処理(規定外)]
次に、図102を参照して、メインフロー(図82参照)中のS207で行う第2インターフェースボード制御処理について説明する。図102は、第2インターフェースボード制御処理の手順を示すフローチャートである。なお、この処理は、メインRAM103内の規定外作業領域(図12C参照)で行われる。また、この第2インターフェースボード制御処理で用いられるプログラムはメインROM102内の規定外エリアに格納されている(図12B参照)。
[Second interface board control process (non-standard)]
Next, the second interface board control process performed in S207 in the main flow (see FIG. 82) will be described with reference to FIG. 102. FIG. 102 is a flow chart showing the procedure of the second interface board control process. This process is performed in the non-standard work area in the main RAM 103 (see FIG. 12C). The program used in this second interface board control process is stored in the non-standard area in the main ROM 102 (see FIG. 12B).

まず、メインCPU101は、スタックポインタ(SP)にセットされているメインRAM103内のスタックエリアのアドレスデータを退避させる(S361)。次いで、メインCPU101は、メインRAM103内の規定外スタックエリアのアドレスデータをスタックポインタ(SP)にセットする(S362)。 First, the main CPU 101 saves the address data of the stack area in the main RAM 103 that is set in the stack pointer (SP) (S361). Next, the main CPU 101 sets the address data of the non-standard stack area in the main RAM 103 in the stack pointer (SP) (S362).

次いで、メインCPU101は、ナビデータを取得する(S363)。次いで、メインCPU101は、ナビ変換テーブルをメインRAM103内の規定外作業領域にセットする(S364)。 Next, the main CPU 101 acquires the navigation data (S363). Next, the main CPU 101 sets the navigation conversion table in the non-standard work area in the main RAM 103 (S364).

次いで、メインCPU101は、ナビ変換テーブルを参照して第2インターフェース用押し順番号を取得する(S365)。次いで、メインCPU101は、取得した第2インターフェース用押し順番号を、規定外作業領域に設けられた規定外押し順番号格納領域(不図示)に格納する(S366)。次いで、メインCPU101は、規定外作業領域に設けられた押下位置テーブル選択カウンタの値に「0」をセットする(S367)。 Next, the main CPU 101 refers to the navigation conversion table to obtain the push sequence number for the second interface (S365). Next, the main CPU 101 stores the obtained push sequence number for the second interface in a non-regular push sequence number storage area (not shown) provided in the non-regular work area (S366). Next, the main CPU 101 sets the value of the push position table selection counter provided in the non-regular work area to "0" (S367).

次いで、メインCPU101は、取得したナビデータが押し順ナビ(押し順小役用のナビデータ)であるか否かを判別する(S368)。S368において、メインCPU101が、取得したナビデータが押し順ナビであると判別したとき(S368がYES判定の場合)、メインCPU101は、後述のS372の処理を行う。 Next, the main CPU 101 determines whether the acquired navigation data is push order navigation (navigation data for push order minor wins) (S368). When the main CPU 101 determines in S368 that the acquired navigation data is push order navigation (YES in S368), the main CPU 101 performs the processing of S372 described below.

一方、S368において、メインCPU101が、取得したナビデータが押し順ナビでないと判別したとき(S368がNO判定の場合)、メインCPU101は、取得したナビデータがBB1停止操作用のナビデータ(10)であるか否かを判別する(S369)。 On the other hand, when the main CPU 101 determines in S368 that the acquired navigation data is not push order navigation (if S368 judges NO), the main CPU 101 determines whether the acquired navigation data is navigation data (10) for the BB1 stop operation (S369).

S369において、メインCPU101が、取得したナビデータがBB1停止操作用のナビデータであると判別したとき(S369がYES判定の場合)、メインCPU101は、後述のS371の処理を行う。一方、S369において、メインCPU101が、取得したナビデータがBB1停止操作用のナビデータでないと判別したとき(S369がNO判定の場合)、メインCPU101は、押下位置テーブル選択カウンタの値に「1」を加算する(S370)。S370において、押下位置テーブル選択カウンタの値に「1」を加算する処理は、押下位置テーブル(不図示)からBB2の押下位置を取得するために行われる処理である。 When the main CPU 101 determines in S369 that the acquired navigation data is navigation data for the BB1 stop operation (if S369 is a YES judgment), the main CPU 101 performs the process of S371 described below. On the other hand, when the main CPU 101 determines in S369 that the acquired navigation data is not navigation data for the BB1 stop operation (if S369 is a NO judgment), the main CPU 101 adds "1" to the value of the pressed position table selection counter (S370). The process of adding "1" to the value of the pressed position table selection counter in S370 is a process performed to obtain the pressed position of BB2 from the pressed position table (not shown).

S370の処理後又はS369がYES判定の場合、メインCPU101は、押下位置テーブル選択カウンタの値に「1」を加算する(S371)。S371において、押下位置テーブル選択カウンタの値に「1」を加算する処理は、押下位置テーブル(不図示)からBB1又はBB2の押下位置を取得するために行われる処理である。 After processing S370 or if S369 is judged as YES, the main CPU 101 adds "1" to the value of the pressed position table selection counter (S371). The process of adding "1" to the value of the pressed position table selection counter in S371 is performed to obtain the pressed position of BB1 or BB2 from the pressed position table (not shown).

S371の処理後又はS368がYES判定の場合、メインCPU101は、押下位置テーブル選択カウンタの値に基づいて、押下位置テーブル(不図示)を選択する(S372)。次いで、メインCPU101は、選択した押下位置テーブルを参照して、3リール分(左リール3L、中リール3C及び右リール3R)の押下位置データを取得する(S373)。次いで、メインCPU101は、取得した押下位置データを規定外作業領域に設けられた規定外押下位置格納領域(不図示)に格納する(S374)。S367~S371の処理により、ナビデータが押し順ナビであれば、押下位置テーブル選択カウンタの値は「0」となり、ナビデータがBB1停止操作用のナビデータであれば、押下位置テーブル選択カウンタの値は「1」となり、ナビデータがBB2停止操作用のナビデータであれば、押下位置テーブル選択カウンタの値は「2」となる。すなわち、ナビデータに基づいて、押下位置データが取得される。 After the processing of S371 or if S368 is judged as YES, the main CPU 101 selects a pressed position table (not shown) based on the value of the pressed position table selection counter (S372). Next, the main CPU 101 refers to the selected pressed position table and acquires pressed position data for three reels (left reel 3L, center reel 3C, and right reel 3R) (S373). Next, the main CPU 101 stores the acquired pressed position data in an unregulated pressed position storage area (not shown) provided in the unregulated work area (S374). Through the processing of S367 to S371, if the navigation data is a push order navigation, the value of the pressed position table selection counter becomes "0", if the navigation data is navigation data for BB1 stop operation, the value of the pressed position table selection counter becomes "1", and if the navigation data is navigation data for BB2 stop operation, the value of the pressed position table selection counter becomes "2". That is, the pressed position data is acquired based on the navigation data.

次いで、メインCPU101は、第2インターフェースボード出力処理を行う(S375)。なお、第2インターフェースボード出力処理の詳細については、後述の図103を参照しながら後で説明する。 Next, the main CPU 101 performs a second interface board output process (S375). Details of the second interface board output process will be described later with reference to FIG. 103.

次いで、メインCPU101は、全レジスタの復帰処理を行う(S376)。次いで、メインCPU101は、S361で退避させたスタックエリアのアドレスデータをスタックポインタ(SP)にセットする(S377)。そして、S377の処理後、メインCPU101は、第2インターフェースボード制御処理を終了し、処理をメインフロー(図82参照)のS208に移す。 Then, the main CPU 101 performs a process to restore all registers (S376). Next, the main CPU 101 sets the address data of the stack area saved in S361 to the stack pointer (SP) (S377). Then, after processing S377, the main CPU 101 ends the second interface board control process and moves the process to S208 of the main flow (see FIG. 82).

[第2インターフェースボード出力処理]
次に、図103を参照して、第2インターフェースボード制御処理(図102参照)中のS375で行う第2インターフェースボード出力処理について説明する。図103は、第2インターフェースボード出力処理の手順を示すフローチャートである。なお、この第2インターフェースボード出力処理は、メインRAM103の規定外作業領域で行われる。
[Second Interface Board Output Processing]
Next, the second interface board output process performed in S375 of the second interface board control process (see FIG. 102) will be described with reference to Fig. 103. Fig. 103 is a flow chart showing the procedure of the second interface board output process. Note that this second interface board output process is performed in the non-standard work area of the main RAM 103.

まず、メインCPU101は、第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して送信動作が行われているか否かを判別する(S381)。S381において、メインCPU101が、第2インターフェース用シリアル回線を介して送信動作が行われていると判別したとき(S381がYES判定の場合)、メインCPU101は、第2インターフェースボード出力処理を終了し、処理を第2インターフェースボード制御処理(図102参照)のS376に移す。 First, the main CPU 101 determines whether or not a transmission operation is being performed via the second interface serial line (second serial communication circuit 115: SCU2) (S381). When the main CPU 101 determines in S381 that a transmission operation is being performed via the second interface serial line (if S381 returns YES), the main CPU 101 ends the second interface board output process and transfers the process to S376 of the second interface board control process (see FIG. 102).

一方、S381において、メインCPU101が、第2インターフェース用シリアル回線を介して送信動作が行われていないと判別したとき(S381がNO判定の場合)、メインCPU101は、規定外作業領域に設けられたループカウンタの値に「3」(リールの個数)をセットし、シリアル通信用サム値に初期値「1」をセットする(S382)。次いで、メインCPU101は、第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して、送信開始データを送信する(S383)。 On the other hand, when the main CPU 101 determines in S381 that no transmission operation is taking place via the second interface serial line (if S381 returns NO), the main CPU 101 sets the value of the loop counter provided in the non-regular work area to "3" (the number of reels) and sets the sum value for serial communication to the initial value "1" (S382). Next, the main CPU 101 transmits the transmission start data via the second interface serial line (second serial communication circuit 115: SCU2) (S383).

次いで、メインCPU101は、所定のリール(回胴)の規定外押下位置格納領域を参照し、所定のリールの押下位置データを取得する(S384)。次いで、メインCPU101は、参照する規定外押下位置格納領域を次の対象リール(回胴)のそれに更新する(S385)。 Next, the main CPU 101 refers to the non-regular pressed position storage area of the specified reel (drum) and obtains the pressed position data of the specified reel (S384). Next, the main CPU 101 updates the non-regular pressed position storage area that it refers to with that of the next target reel (drum) (S385).

次いで、メインCPU101は、パルス変換データ(不図示)及び取得した押下位置データに基づいて、押下位置データ(図柄位置)に対応するパルス数データを取得する(S386)。なお、押下位置データ(図柄位置)とパルス数データとの対応関係の詳細については省略するが、例えば、取得した押下位置データ(図柄位置)が「3」(左リール3Lでは図柄「白7」)である場合には、パルス数データとして「38」が取得され、押下位置データ(図柄位置)が「10」(左リール3Lでは図柄「リプレイ」)である場合には、パルス数データとして「155」が取得される。また、例えば、取得した押下位置データ(図柄位置)が「12」(左リール3Lでは図柄「青7」)である場合には、パルス数データとして「189」が取得され、押下位置データ(図柄位置)が「15」(左リール3Lでは図柄「リプレイ」)である場合には、パルス数データとして「239」が取得される。 Next, the main CPU 101 acquires pulse number data corresponding to the pressed position data (symbol position) based on the pulse conversion data (not shown) and the acquired pressed position data (S386). Details of the correspondence between the pressed position data (symbol position) and the pulse number data will be omitted, but for example, if the acquired pressed position data (symbol position) is "3" (symbol "white 7" on the left reel 3L), the pulse number data is "38", and if the pressed position data (symbol position) is "10" (symbol "replay" on the left reel 3L), the pulse number data is "155". Also, for example, if the acquired pressed position data (symbol position) is "12" (symbol "blue 7" on the left reel 3L), the pulse number data is "189", and if the pressed position data (symbol position) is "15" (symbol "replay" on the left reel 3L), the pulse number data is "239".

次いで、メインCPU101は、取得したパルス数データを、第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して送信する(S387)。次いで、メインCPU101は、シリアル通信用サム値にパルス数データを加算する(S388)。次いで、メインCPU101は、ループカウンタの値を1減算する(S389)。 Next, the main CPU 101 transmits the acquired pulse count data via the second interface serial line (second serial communication circuit 115: SCU2) (S387). Next, the main CPU 101 adds the pulse count data to the serial communication sum value (S388). Next, the main CPU 101 subtracts 1 from the loop counter value (S389).

次いで、メインCPU101は、ループカウンタの値が「0」であるか否かを判別する(S390)。S390において、メインCPU101が、ループカウンタの値が「0」でないと判別したとき(S390がNO判定の場合)、メインCPU101は、対象リールを次のリールに変更するとともに、処理をS384に戻し、S384以降の処理を繰り返す。 Then, the main CPU 101 determines whether the value of the loop counter is "0" or not (S390). When the main CPU 101 determines in S390 that the value of the loop counter is not "0" (if S390 returns NO), the main CPU 101 changes the target reel to the next reel and returns the process to S384, where the process from S384 onwards is repeated.

一方、S390において、メインCPU101が、ループカウンタの値が「0」であると判別したとき(S390がYES判定の場合)、メインCPU101は、シリアル通信用サム値を、第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して送信する(S391)。そして、S391の処理後、メインCPU101は、第2インターフェースボード出力処理を終了し、処理を第2インターフェースボード制御処理(図102参照)のS376に移す。 On the other hand, when the main CPU 101 determines in S390 that the loop counter value is "0" (YES in S390), the main CPU 101 transmits the serial communication sum value via the second interface serial line (second serial communication circuit 115: SCU2) (S391). After processing S391, the main CPU 101 ends the second interface board output processing and transfers the processing to S376 of the second interface board control processing (see FIG. 102).

[状態別制御処理]
次に、図104を参照して、メインフロー(図82参照)中のS208で行う状態別制御処理について説明する。図104は、状態別制御処理の手順を示すフローチャートである。
[Control process by state]
Next, the state-by-state control process performed in S208 of the main flow (see FIG. 82) will be described with reference to Fig. 104. Fig. 104 is a flow chart showing the procedure of the state-by-state control process.

まず、メインCPU101は、サブフラグ変換処理を行う(S401)。この処理では、メインCPU101は、内部当籤役をサブフラグ(図36及び図37参照)に変換する処理を行う。なお、サブフラグ変換処理の詳細については、後述の図105を参照しながら後で説明する。 First, the main CPU 101 performs a sub-flag conversion process (S401). In this process, the main CPU 101 performs a process of converting an internal winning combination into a sub-flag (see Figures 36 and 37). Details of the sub-flag conversion process will be described later with reference to Figure 105.

次いで、メインCPU101は、ナビセット処理を行う(S402)。この処理では、メインCPU101は、RT状態、遊技状態及び小役当籤番号に基づいてナビデータを取得する。なお、ナビセット処理の詳細については、後述の図108を参照しながら後で説明する。 Next, the main CPU 101 performs a navigation set process (S402). In this process, the main CPU 101 acquires navigation data based on the RT state, game state, and small winning lottery number. Details of the navigation set process will be described later with reference to FIG. 108.

次いで、メインCPU101は、現在のRT状態がRT4状態であるか否かを判別する(S403)。S403において、メインCPU101が、現在のRT状態がRT4状態でないと判別したとき(S403がNO判定の場合)、メインCPU101は、後述のS406の処理を行う。 Next, the main CPU 101 determines whether the current RT state is the RT4 state (S403). When the main CPU 101 determines in S403 that the current RT state is not the RT4 state (if S403 returns NO), the main CPU 101 performs the process of S406, which will be described later.

一方、S403において、メインCPU101が、現在のRT状態がRT4状態であると判別したとき(S403がYES判定の場合)、メインCPU101は、フラグ変換処理を行う(S404)。この処理では、メインCPU101は、サブフラグをサブフラグEX(図36参照)に変換するためのフラグ変換抽籤処理(サブフラグデータの圧縮処理)を行う。このフラグ変換処理により、19種類(ハズレも含む)のサブフラグが、9種類(ハズレも含む)のサブフラグEXに変換(圧縮)される。なお、フラグ変換処理の詳細については、後述の図111を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S403 that the current RT state is the RT4 state (YES in S403), the main CPU 101 performs flag conversion processing (S404). In this processing, the main CPU 101 performs a flag conversion lottery processing (compression processing of sub-flag data) to convert the sub-flags to sub-flags EX (see FIG. 36). Through this flag conversion processing, 19 types of sub-flags (including misses) are converted (compressed) into 9 types of sub-flags EX (including misses). Details of the flag conversion processing will be explained later with reference to FIG. 111 described below.

次いで、メインCPU101は、サブフラグ圧縮処理を行う(S405)。この処理では、メインCPU101は、サブフラグEXをサブフラグD(図36参照)に変換し、サブフラグデータのさらなる圧縮処理を行う。このサブフラグ圧縮処理により、9種類(ハズレも含む)のサブフラグEXが、7種類(ハズレも含む)のサブフラグDに変換(圧縮)される。 Next, the main CPU 101 performs a sub-flag compression process (S405). In this process, the main CPU 101 converts the sub-flags EX to sub-flags D (see FIG. 36) and performs a further compression process of the sub-flag data. Through this sub-flag compression process, the nine types of sub-flags EX (including misses) are converted (compressed) into seven types of sub-flags D (including misses).

S405の処理後又はS403がNO判定の場合、メインCPU101は、現在の遊技状態が通常遊技状態であるか否かを判別する(S406)。 After processing S405 or if S403 returns NO, the main CPU 101 determines whether the current game state is a normal game state (S406).

S406において、メインCPU101が、現在の遊技状態が通常遊技状態であると判別したとき(S406がYES判定の場合)、メインCPU101は、通常中スタート時処理を行う(S407)。なお、通常中スタート時処理の詳細については、後述の図112を参照しながら後で説明する。そして、S407の処理後、メインCPU101は、状態別制御処理を終了し、処理をメインフロー(図82参照)のS209に移す。 When the main CPU 101 determines in S406 that the current gaming state is a normal gaming state (YES in S406), the main CPU 101 performs normal start processing (S407). Details of the normal start processing will be described later with reference to FIG. 112. After processing S407, the main CPU 101 ends the state-specific control processing and moves the processing to S209 of the main flow (see FIG. 82).

一方、S406において、メインCPU101が、現在の遊技状態が通常遊技状態でないと判別したとき(S406がNO判定の場合)、メインCPU101は、現在の遊技状態がCZであるか否かを判別する(S408)。 On the other hand, when the main CPU 101 determines in S406 that the current gaming state is not the normal gaming state (if S406 returns NO), the main CPU 101 determines whether the current gaming state is CZ or not (S408).

S408において、メインCPU101が、現在の遊技状態がCZであると判別したとき(S408がYES判定の場合)、メインCPU101は、CZ中スタート時処理を行う(S409)。なお、CZ中スタート時処理の詳細については、後述の図113を参照しながら後で説明する。そして、S409の処理後、メインCPU101は、状態別制御処理を終了し、処理をメインフロー(図82参照)のS209に移す。 When the main CPU 101 determines in S408 that the current game state is CZ (if S408 is judged as YES), the main CPU 101 performs start-up processing during CZ (S409). Details of the start-up processing during CZ will be explained later with reference to FIG. 113. After processing S409, the main CPU 101 ends the state-specific control processing and moves the processing to S209 of the main flow (see FIG. 82).

一方、S408において、メインCPU101が、現在の遊技状態がCZでないと判別したとき(S408がNO判定の場合)、メインCPU101は、現在の遊技状態が通常ARTであるか否かを判別する(S410)。 On the other hand, when the main CPU 101 determines in S408 that the current game state is not CZ (if S408 returns a NO verdict), the main CPU 101 determines whether the current game state is normal ART (S410).

S410において、メインCPU101が、現在の遊技状態が通常ARTであると判別したとき(S410がYES判定の場合)、メインCPU101は、通常ART中スタート時処理を行う(S411)。なお、通常ART中スタート時処理の詳細については、後述の図117を参照しながら後で説明する。そして、S411の処理後、メインCPU101は、状態別制御処理を終了し、処理をメインフロー(図82参照)のS209に移す。 When the main CPU 101 determines in S410 that the current game state is normal ART (if S410 is judged as YES), the main CPU 101 performs start-up processing during normal ART (S411). Details of the start-up processing during normal ART will be explained later with reference to FIG. 117, which will be described later. After processing S411, the main CPU 101 ends the state-specific control processing and moves the processing to S209 of the main flow (see FIG. 82).

一方、S410において、メインCPU101が、現在の遊技状態が通常ARTでないと判別したとき(S410がNO判定の場合)、メインCPU101は、現在の遊技状態がCTであるか否かを判別する(S412)。 On the other hand, when the main CPU 101 determines in S410 that the current gaming state is not normal ART (if S410 returns a NO verdict), the main CPU 101 determines whether the current gaming state is CT (S412).

S412において、メインCPU101が、現在の遊技状態がCTであると判別したとき(S412がYES判定の場合)、メインCPU101は、CT中スタート時処理を行う(S413)。なお、CT中スタート時処理の詳細については、後述の図118を参照しながら後で説明する。そして、S413の処理後、メインCPU101は、状態別制御処理を終了し、処理をメインフロー(図82参照)のS209に移す。 When the main CPU 101 determines in S412 that the current game state is CT (if S412 returns a YES judgment), the main CPU 101 performs start-time processing during CT (S413). Details of the start-time processing during CT will be described later with reference to FIG. 118. After processing S413, the main CPU 101 ends the state-specific control processing and moves the process to S209 of the main flow (see FIG. 82).

一方、S412において、メインCPU101が、現在の遊技状態がCTでないと判別したとき(S412がNO判定の場合)、メインCPU101は、現在の遊技状態がボーナス状態であるか否かを判別する(S414)。 On the other hand, when the main CPU 101 determines in S412 that the current gaming state is not CT (if S412 returns NO), the main CPU 101 determines whether the current gaming state is a bonus state (S414).

S414において、メインCPU101が、現在の遊技状態がボーナス状態であると判別したとき(S414がYES判定の場合)、メインCPU101は、BB中スタート時処理を行う(S415)。なお、BB中スタート時処理の詳細については、後述の図125を参照しながら後で説明する。そして、S415の処理後、メインCPU101は、状態別制御処理を終了し、処理をメインフロー(図82参照)のS209に移す。 When the main CPU 101 determines in S414 that the current game state is a bonus state (if S414 returns a YES judgment), the main CPU 101 performs BB start processing (S415). Details of the BB start processing will be described later with reference to FIG. 125. After processing S415, the main CPU 101 ends the state-specific control processing and moves the process to S209 of the main flow (see FIG. 82).

一方、S414において、メインCPU101が、現在の遊技状態がボーナス状態でないと判別したとき(S414がNO判定の場合)、メインCPU101は、その他処理を行う(S416)。この処理では、メインCPU101は、上記各種判定処理で対象となった遊技状態以外の遊技状態に応じた処理を行う。例えば、現在の遊技状態がART準備状態である場合には、ART準備状態に対応した処理を行う。そして、S416の処理後、メインCPU101は、状態別制御処理を終了し、処理をメインフロー(図82参照)のS209に移す。 On the other hand, when the main CPU 101 determines in S414 that the current gaming state is not a bonus state (if S414 is judged as NO), the main CPU 101 performs other processing (S416). In this processing, the main CPU 101 performs processing according to a gaming state other than the gaming state targeted in the various judgment processes described above. For example, if the current gaming state is an ART preparation state, it performs processing corresponding to the ART preparation state. Then, after processing S416, the main CPU 101 ends the state-specific control processing, and moves the processing to S209 of the main flow (see FIG. 82).

[サブフラグ変換処理]
次に、図105~図107を参照して、状態別制御処理(図104参照)中のS401で行うサブフラグ変換処理について説明する。図105は、サブフラグ変更処理の手順を示すフローチャートである。また、図106は、サブフラグ変更処理を実行するためのソースプログラムの一例を示す図であり、図107は、サブフラグ変換処理のソースプログラム上で、実際に参照されるサブフラグ変換テーブル(変換テーブル)の構成の一例を示す図である。
[Subflag conversion process]
Next, the subflag conversion process performed in S401 of the state-specific control process (see Fig. 104) will be described with reference to Fig. 105 to Fig. 107. Fig. 105 is a flow chart showing the procedure of the subflag change process. Fig. 106 is a diagram showing an example of a source program for executing the subflag change process, and Fig. 107 is a diagram showing an example of the configuration of a subflag conversion table (conversion table) actually referenced in the source program of the subflag conversion process.

まず、メインCPU101は、小役当籤番号(0~36)を取得する(S421)。次いで、メインCPU101は、現在、ボーナス作動中であるか否かを判別する(S422)。 First, the main CPU 101 obtains the small prize winning number (0 to 36) (S421). Next, the main CPU 101 determines whether or not a bonus is currently in operation (S422).

S422において、メインCPU101が、現在、ボーナス作動中であると判別したとき(S422がYES判定の場合)、メインCPU101は、小役当籤番号をボーナス作動中のサブフラグに変換して保存する(S423)。この小役当籤番号をボーナス作動中のサブフラグに変換する処理は、メインCPU101が図106中のソースコード「SUB(減算命令) cNHT_RBST-c7HT1_FLA」を実行することにより行われる。そして、本実施形態では、この「SUB」命令の実行により、一律、小役当籤番号をサブフラグ「サボテン(14)」に変換する。そして、S423の処理後、メインCPU101は、サブフラグ変換処理を終了し、処理を状態別制御処理(図104参照)のS402に移す。 When the main CPU 101 determines in S422 that a bonus is currently in operation (YES in S422), the main CPU 101 converts the small prize winning number to a sub-flag indicating that a bonus is in operation and stores it (S423). The process of converting the small prize winning number to a sub-flag indicating that a bonus is in operation is performed by the main CPU 101 executing the source code "SUB (subtraction command) cNHT_RBST-c7HT1_FLA" in FIG. 106. In this embodiment, the execution of this "SUB" command uniformly converts the small prize winning number to the sub-flag "cactus (14)". After processing S423, the main CPU 101 ends the sub-flag conversion process and moves the process to S402 of the state-specific control process (see FIG. 104).

一方、S422において、メインCPU101が、現在、ボーナス作動中でないと判別したとき(S422がNO判定の場合)、メインCPU101は、図107に示すサブフラグ変換テーブルをセットする(S424)。この処理では、判定対象とするサブフラグの初期値を「ハズレ(00)」にセットするとともの参照対象とする図107に示すサブフラグ変換テーブル内のブロックの初期アドレスとして、サブフラグ「ハズレ(00)」が格納されているアドレス(「dSBCVTB+1」)をセットする。 On the other hand, when the main CPU 101 determines in S422 that a bonus is not currently in operation (if S422 returns NO), the main CPU 101 sets the sub-flag conversion table shown in FIG. 107 (S424). In this process, the initial value of the sub-flag to be determined is set to "Miss (00)" and the address ("dSBCVTB+1") in which the sub-flag "Miss (00)" is stored is set as the initial address of the block in the sub-flag conversion table shown in FIG. 107 to be referenced.

次いで、メインCPU101は、現在、参照対象となっているサブフラグ変換テーブル内のブロックに規定されている小役当籤番号のデータが、現ゲームで取得された小役当籤番号に対応するデータであるか否かを判別する(S425)。 Next, the main CPU 101 determines whether the data of the small prize winning number specified in the block in the sub-flag conversion table currently being referenced corresponds to the small prize winning number obtained in the current game (S425).

S425において、メインCPU101が、参照対象となっているサブフラグ変換テーブル内のブロックに規定されている小役当籤番号のデータが、現ゲームで取得された小役当籤番号に対応するデータでないと判別したとき(S425がNO判定の場合)、メインCPU101は、参照対象とするサブフラグ変換テーブル内のブロックを次のアドレスのブロックに更新する(S426)。次いで、メインCPU101は、サブフラグの値に「1」を加算する(S427)。そして、S427の処理後、メインCPU101は、処理をS425の処理に戻し、S425以降の処理を繰り返す。 When the main CPU 101 determines in S425 that the data of the small prize winning number specified in the block in the sub-flag conversion table being referenced does not correspond to the small prize winning number obtained in the current game (if S425 is judged as NO), the main CPU 101 updates the block in the sub-flag conversion table being referenced to the block at the next address (S426). Next, the main CPU 101 adds "1" to the value of the sub-flag (S427). Then, after processing S427, the main CPU 101 returns the process to S425 and repeats the processes from S425 onwards.

一方、S425において、メインCPU101が、参照対象となっているサブフラグ変換テーブル内のブロックに規定されている小役当籤番号のデータが、現ゲームで取得された小役当籤番号に対応するデータであると判別したとき(S425がYES判定の場合)、メインCPU101は、図107に示すサブフラグ変換テーブルを参照して、小役当籤番号に対応付けられたサブフラグ変換制御データ(小役当籤番号のアドレスの次のアドレスに格納された1バイトデータ)を取得し、該サブフラグ変換制御データをメインRAM103に設けられたサブフラグ変換制御データ格納領域(不図示)に格納する(S428)。この処理において、例えば、現ゲームで取得された小役当籤番号が「03」(内部当籤役「F_3連チリリプ」)である場合には、図107に示すサブフラグ変換テーブルを参照して、サブフラグ変換制御データ「00000011B」が取得される。そして、S428の処理後、メインCPU101は、サブフラグ変換処理を終了し、処理を状態別制御処理(図104参照)のS402に移す。 On the other hand, in S425, when the main CPU 101 determines that the data of the small prize winning number specified in the block in the sub-flag conversion table being referred to corresponds to the small prize winning number obtained in the current game (if S425 is judged as YES), the main CPU 101 refers to the sub-flag conversion table shown in FIG. 107 to obtain the sub-flag conversion control data (1 byte data stored in the address next to the address of the small prize winning number) corresponding to the small prize winning number, and stores the sub-flag conversion control data in a sub-flag conversion control data storage area (not shown) provided in the main RAM 103 (S428). In this process, for example, if the small prize winning number obtained in the current game is "03" (internal winning role "F_3 consecutive chililip"), the sub-flag conversion control data "00000011B" is obtained by referring to the sub-flag conversion table shown in FIG. 107. Then, after processing S428, the main CPU 101 ends the sub-flag conversion process and transfers processing to S402 of the state-specific control process (see FIG. 104).

本実施形態では、上述のようにしてサブフラグ変換処理が行われる。なお、上述したサブフラグ変換処理は、メインCPU101が、図106のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。また、サブフラグ変換処理のソースプログラム上で実際に参照される、図107に示すサブフラグ変換テーブルでは、各サブフラグに対してサブフラグ変換制御データ(制御ステータス)が対応付けられている。この際、同種のサブフラグに対しては、同じサブフラグ変換制御データ(制御ステータス)が対応付けられている。 In this embodiment, the subflag conversion process is performed as described above. The subflag conversion process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 106. In addition, in the subflag conversion table shown in FIG. 107, which is actually referenced in the source program of the subflag conversion process, subflag conversion control data (control status) is associated with each subflag. At this time, the same subflag conversion control data (control status) is associated with subflags of the same type.

例えば、サブフラグ「3連チリリプA」及び「3連チリリプB」に対しては、サブフラグ変換制御データ(制御ステータス)「00000011B」が共通して割り付けられている。また、例えば、サブフラグ「リーチ目リプ1」~「リーチ目リプ4」に対しては、サブフラグ変換制御データ(制御ステータス)「00000001B」が共通して割り付けられている。そして、上述した内部当籤役(サブフラグ)をサブフラグEXに変換する際のフラグ変換抽籤処理では、サブフラグ変換制御データ格納領域に格納されたサブフラグ変換制御データ(制御ステータス)に基づいて、抽籤が行われる。 For example, the sub-flag "3 consecutive chili-lip A" and "3 consecutive chili-lip B" are commonly assigned the sub-flag conversion control data (control status) "00000011B". Also, for example, the sub-flag "reach eye lip 1" to "reach eye lip 4" are commonly assigned the sub-flag conversion control data (control status) "00000001B". In the flag conversion lottery process when converting the above-mentioned internal winning role (sub-flag) to a sub-flag EX, a lottery is held based on the sub-flag conversion control data (control status) stored in the sub-flag conversion control data storage area.

メイン側で管理するフラグ(内部当籤役)をサブ側で管理可能なフラグに変換するためのサブフラグ変換テーブルにおいて、同種の内部当籤役(サブフラグ)に対して共通のサブフラグ変換制御データを設けることにより、該変換テーブルの汎用性が高くなり、機種変更に伴う変換プログラムの変更も軽微な変更で対応可能となるので、開発コストの増大を抑制することができる。 In the sub-flag conversion table for converting flags (internal winning combinations) managed on the main side into flags that can be managed on the sub side, common sub-flag conversion control data is provided for the same type of internal winning combination (sub-flag), which increases the versatility of the conversion table and makes it possible to change the conversion program with minor changes when changing models, thereby suppressing increases in development costs.

[ナビセット処理]
次に、図108~図110を参照して、状態別制御処理(図104参照)中のS402で行うナビセット処理について説明する。図108は、ナビセット処理の手順を示すフローチャートである。また、図109は、ナビセット処理中の後述のS434~S436の処理を実行するためのソースプログラムの一例を示す図であり、図110は、ナビセット処理のソースプログラム上で、実際に参照されるナビデータテーブルの構成の一例を示す図である。
[NaviSet Processing]
Next, the NaviSet processing performed in S402 during the state-specific control processing (see Fig. 104) will be described with reference to Fig. 108 to Fig. 110. Fig. 108 is a flow chart showing the procedure of the NaviSet processing. Fig. 109 is a diagram showing an example of a source program for executing the processing of S434 to S436, described below, during the NaviSet processing, and Fig. 110 is a diagram showing an example of the configuration of a NaviData table actually referenced in the source program of the NaviSet processing.

まず、メインCPU101は、サブフラグ変換制御データ格納領域(不図示)にナビセットフラグがセットされているか否かを判別する(S431)。具体的には、メインCPU101は、サブフラグ変換制御データ格納領域を参照し、セットされているサブフラグ変換制御データが、押し順ナビを発生させる小役当籤番号(10~23)に対応するデータであるか否かを判別する。S431において、メインCPU101が、サブフラグ変換制御データ格納領域にナビセットフラグがセットされていないと判別したとき(S431がNO判定の場合)、メインCPU101は、ナビセット処理を終了し、処理を状態別制御処理(図104参照)のS403に移す。 First, the main CPU 101 determines whether or not a Navi Set flag is set in a sub-flag conversion control data storage area (not shown) (S431). Specifically, the main CPU 101 refers to the sub-flag conversion control data storage area and determines whether or not the set sub-flag conversion control data corresponds to a minor prize winning number (10-23) that generates a push order navigation. In S431, when the main CPU 101 determines that a Navi Set flag is not set in the sub-flag conversion control data storage area (if S431 is a NO judgment), the main CPU 101 ends the Navi Set process and moves the process to S403 of the state-specific control process (see FIG. 104).

一方、S431において、メインCPU101が、サブフラグ変換制御データ格納領域にナビセットフラグがセットされていると判別したとき(S431がYES判定の場合)、メインCPU101は、RT状態がRT0又はRT1状態であるか否かを判別する(S432)。S432において、メインCPU101が、RT状態がRT0又はRT1状態でないと判別したとき(S432がNO判定の場合)、メインCPU101は、ナビセット処理を終了し、処理を状態別制御処理(図104参照)のS403に移す。 On the other hand, in S431, when the main CPU 101 determines that the Navi Set flag is set in the sub-flag conversion control data storage area (if S431 is a YES judgment), the main CPU 101 determines whether the RT state is RT0 or RT1 (S432). In S432, when the main CPU 101 determines that the RT state is not RT0 or RT1 (if S432 is a NO judgment), the main CPU 101 ends the Navi Set process and moves the process to S403 of the state-specific control process (see FIG. 104).

一方、S432において、メインCPU101が、RT状態がRT0又はRT1状態であると判別したとき(S432がYES判定の場合)、メインCPU101は、遊技状態が一般遊技状態であるか否かを判別する(S433)。S433において、メインCPU101が、遊技状態が一般遊技状態であると判別したとき(S433がYES判定の場合)、メインCPU101は、ナビセット処理を終了し、処理を状態別制御処理(図104参照)のS403に移す。 On the other hand, when the main CPU 101 determines in S432 that the RT state is RT0 or RT1 (if S432 is a YES judgment), the main CPU 101 determines whether the game state is a general game state or not (S433). When the main CPU 101 determines in S433 that the game state is a general game state (if S433 is a YES judgment), the main CPU 101 ends the navigation set process and moves the process to S403 of the state-specific control process (see FIG. 104).

一方、S433において、メインCPU101が、遊技状態が一般遊技状態でないと判別したとき(S433がNO判定の場合)、メインCPU101は、小役当籤番号を取得する(S434)。次いで、メインCPU101は、図110に示すナビデータテーブルを参照し、小役当籤番号に基づいて、ナビデータ(1~9のいずれか)を取得する(S435)。 On the other hand, when the main CPU 101 determines in S433 that the gaming state is not the general gaming state (if S433 is judged as NO), the main CPU 101 acquires the small prize winning lottery number (S434). Next, the main CPU 101 refers to the navigation data table shown in FIG. 110, and acquires navigation data (any of 1 to 9) based on the small prize winning lottery number (S435).

次いで、メインCPU101は、取得したナビデータ(複数の表示列の変動表示の停止操作に関する情報)をメインRAM103内の図示しないナビデータ格納領域(停止操作指示情報格納領域)に格納する(S436)。そして、S436の処理後、メインCPU101は、ナビセット処理を終了し、処理を状態別制御処理(図104参照)のS403に移す。 Next, the main CPU 101 stores the acquired navigation data (information regarding the operation to stop the variable display of multiple display columns) in a navigation data storage area (stop operation instruction information storage area) not shown in the figure in the main RAM 103 (S436). Then, after processing S436, the main CPU 101 ends the navigation set processing and moves the processing to S403 of the state-specific control processing (see FIG. 104).

本実施形態では、上述のようにしてナビセット処理が行われる。なお、上述したナビセット処理中のS434~S436の処理は、メインCPU101が、図109のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。この一連の処理では、図109に示すように、ソースプログラム上において、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用の「LDQ」命令が用いられる。 In this embodiment, the NaviSet process is performed as described above. Note that the processes of S434 to S436 during the NaviSet process described above are performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 109. In this series of processes, as shown in FIG. 109, the "LDQ" instruction, which is exclusive to the main CPU 101 and which specifies an address using the Q register (extended register), is used in the source program.

ソースプログラム上において、例えば、ソースコード「LDQ A,(k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)と、1バイトの整数k(直値:下位側アドレス値)とで指定されたアドレスのメモリの内容(格納データ)がAレジスタにロードされる。それゆえ、例えば、図109中のソースコード「LDQ A,(wHITFRT)」が実行されると、Qレジスタの格納データと、整数値「wHITFRT」とで指定されるアドレスのメモリの内容がAレジスタにロードされる。 For example, when the source code "LDQ A, (k)" is executed in a source program, the memory contents (stored data) at the address specified by the data stored in the Q register (upper address value) and the 1-byte integer k (immediate value: lower address value) are loaded into the A register. Therefore, for example, when the source code "LDQ A, (wHITFRT)" in FIG. 109 is executed, the memory contents at the address specified by the data stored in the Q register and the integer value "wHITFRT" are loaded into the A register.

また、ソースプログラム上において、例えば、ソースコード「LDQ (k),A」が実行されると、Aレジスタの格納データが、Qレジスタの格納データ(上位側アドレス値)と、1バイトの整数k(直値:下位側アドレス値)とで指定されたアドレスのメモリにロードされる。それゆえ、例えば、図109中のソースコード「LDQ (wNAVIPTN),A」の実行により、Aレジスタに格納されたデータ(ナビデータ)が、Qレジスタの格納データ(上位側アドレス値)と1バイトの整数値「wNAVIPTN」(下位側アドレス値)とで指定されたアドレスのナビデータ格納領域に格納される。 In addition, when the source code "LDQ (k), A" is executed in the source program, the data stored in the A register is loaded into memory at the address specified by the data stored in the Q register (upper address value) and the 1-byte integer k (immediate value: lower address value). Therefore, for example, by executing the source code "LDQ (wNAVIPTN), A" in FIG. 109, the data (navigation data) stored in the A register is stored in the navigation data storage area at the address specified by the data stored in the Q register (upper address value) and the 1-byte integer value "wNAVIPTN" (lower address value).

上述のように、本実施形態では、ナビセット処理において、Qレジスタ(拡張レジスタ)を用いたメインCPU101専用命令コードが用いられ、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。この場合、ナビセット処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in this embodiment, in the NaviSet process, a main CPU 101-specific instruction code using the Q register (extension register) is used, and the main ROM 102, main RAM 103, and memory-mapped I/O can be accessed by direct value. In this case, the instructions related to address setting can be omitted from the source program of the NaviSet process, and the capacity of the source program (usage of main ROM 102) can be reduced accordingly. As a result, in this embodiment, free capacity can be secured (increased) in the main ROM 102, and the increased free capacity can be utilized to improve playability.

[フラグ変換処理]
次に、図111を参照して、状態別制御処理(図104参照)中のS404で行うフラグ変換処理について説明する。なお、図111は、フラグ変換処理の手順を示すフローチャートである。
[Flag conversion process]
Next, the flag conversion process performed in S404 of the state-specific control process (see FIG. 104) will be described with reference to Fig. 111. Fig. 111 is a flow chart showing the procedure of the flag conversion process.

まず、メインCPU101は、CT開始時であるか否かを判別する(S441)。 First, the main CPU 101 determines whether or not it is time for the CT to start (S441).

S441において、メインCPU101が、CT開始時でないと判別したとき(S441がNO判定の場合)、メインCPU101は、後述のS443の処理を行う。一方、S441において、メインCPU101が、CT開始時であると判別したとき(S441がYES判定の場合)、メインCPU101は、CT中のフラグ変換抽籤に用いるフラグ変換抽籤テーブルのテーブル番号を抽籤で決定し、セットする(S442)。 When the main CPU 101 determines in S441 that it is not the start of the CT (if S441 is a NO judgment), the main CPU 101 performs the process of S443 described below. On the other hand, when the main CPU 101 determines in S441 that it is the start of the CT (if S441 is a YES judgment), the main CPU 101 determines by lottery the table number of the flag conversion lottery table to be used for the flag conversion lottery during the CT and sets it (S442).

S442の処理後又はS441がNO判定の場合、メインCPU101は、現在の状態に応じたフラグ変換抽籤テーブルをセットする(S443)。例えば、現在の状態が非ART中のRT4状態である場合には、非ART中フラグ変換抽籤テーブル(図62参照)がセットされ、現在の状態が通常ART中のRT4状態である場合には、ART中フラグ変換抽籤テーブル(図47A及び47B参照)がセットされ、現在の状態がCT中のRT4状態である場合には、CT中フラグ変換抽籤テーブル(図54参照)がセットされる。 After processing S442 or if S441 is judged as NO, the main CPU 101 sets a flag conversion lottery table according to the current state (S443). For example, if the current state is a RT4 state during non-ART, the non-ART flag conversion lottery table (see FIG. 62) is set, if the current state is a RT4 state during normal ART, the ART flag conversion lottery table (see FIG. 47A and 47B) is set, and if the current state is a RT4 state during CT, the CT flag conversion lottery table (see FIG. 54) is set.

次いで、メインCPU101は、セットされたフラグ変換抽籤テーブルを参照し、内部当籤役に基づいてフラグ変換抽籤処理を行う(S444)。なお、実際、この処理では、メインCPU101は、内部当籤役に対応するサブフラグに基づいて、図107に示すサブフラグ変換テーブルから取得されるサブフラグ変換制御データを用いてフラグ変換抽籤処理を行う。 Next, the main CPU 101 refers to the set flag conversion lottery table and performs flag conversion lottery processing based on the internal winning combination (S444). Note that in this processing, the main CPU 101 actually performs flag conversion lottery processing using sub-flag conversion control data obtained from the sub-flag conversion table shown in FIG. 107 based on the sub-flag corresponding to the internal winning combination.

次いで、メインCPU101は、S444のフラグ変換抽籤に当籤したか否かを判別する(S445)。 Next, the main CPU 101 determines whether or not the flag conversion lottery of S444 has been won (S445).

S445において、メインCPU101が、フラグ変換抽籤に当籤したと判別したとき(S445がYES判定の場合)、メインCPU101は、サブフラグ変換処理を行う(S446)。この処理において、例えば、内部当籤役が「F_1確チリリプ」である場合、すなわち、サブフラグが「3連チリリプB(03)」である場合、フラグ変換抽籤処理に当籤すると、S446のサブフラグ変換処理により、サブフラグ「3連チリリプB(03)」が、サブフラグEX「確定役(06)」又はサブフラグEX「3連チリリプ(07)」に変換される(図36参照)。 In S445, when the main CPU 101 determines that the flag conversion lottery has been won (YES in S445), the main CPU 101 performs a sub-flag conversion process (S446). In this process, for example, if the internal winning combination is "F_1 sure Chililip", that is, if the sub-flag is "3 consecutive Chililip B (03)", when the flag conversion lottery process is won, the sub-flag "3 consecutive Chililip B (03)" is converted to the sub-flag EX "sure combination (06)" or the sub-flag EX "3 consecutive Chililip (07)" by the sub-flag conversion process in S446 (see FIG. 36).

S446の処理後、メインCPU101は、現在の遊技状態が非ART状態であるか否かを判別する(S447)。S447において、メインCPU101が、現在の遊技状態が非ART状態でないと判別したとき(S447がNO判定の場合)、メインCPU101は、フラグ変換処理を終了し、処理を状態別制御処理(図104参照)のS405に移す。 After processing S446, the main CPU 101 determines whether the current gaming state is a non-ART state (S447). When the main CPU 101 determines in S447 that the current gaming state is not a non-ART state (if S447 is judged as NO), the main CPU 101 ends the flag conversion process and moves the process to S405 of the state-specific control process (see FIG. 104).

一方、S447において、メインCPU101が、現在の遊技状態が非ART状態であると判別したとき(S447がYES判定の場合)、メインCPU101は、ARTセット数に「1」を加算する(S448)。次いで、メインCPU101は、次遊技の遊技状態にART準備状態をセットする(S449)。そして、S449の処理後、メインCPU101は、フラグ変換処理を終了し、処理を状態別制御処理(図104参照)のS405に移す。 On the other hand, when the main CPU 101 determines in S447 that the current game state is a non-ART state (if S447 is judged as YES), the main CPU 101 adds "1" to the number of ART sets (S448). Next, the main CPU 101 sets the game state of the next game to the ART preparation state (S449). Then, after processing S449, the main CPU 101 ends the flag conversion process and moves the process to S405 of the state-specific control process (see FIG. 104).

ここで再度、S445の処理に戻って、S445において、メインCPU101が、フラグ変換抽籤に当籤しなかったと判別したとき(S445がNO判定の場合)、メインCPU101は、サブフラグ維持処理を行う(S450)。この処理において、例えば、内部当籤役が「F_1確チリリプ」である場合、すなわち、サブフラグが「3連チリリプB(03)」である場合、フラグ変換抽籤に非当籤であると、S450のサブフラグ維持処理により、サブフラグ「3連チリリプB(03)」が、サブフラグEX「リプレイ(01)」に変換(維持)される。そして、S450の処理後、メインCPU101は、フラグ変換処理を終了し、処理を状態別制御処理(図104参照)のS405に移す。 Now, returning to the processing of S445 again, when the main CPU 101 determines in S445 that the flag conversion lottery has not been won (if S445 is a NO judgment), the main CPU 101 performs a sub-flag maintenance process (S450). In this process, for example, if the internal winning combination is "F_1 sure chili replay", that is, if the sub-flag is "3 consecutive chili replays B (03)", and the flag conversion lottery has not been won, the sub-flag "3 consecutive chili replays B (03)" is converted (maintained) to the sub-flag EX "replay (01)" by the sub-flag maintenance process of S450. Then, after processing of S450, the main CPU 101 ends the flag conversion process and moves the process to S405 of the state-specific control process (see FIG. 104).

[通常中スタート時処理]
次に、図112を参照して、状態別制御処理(図104参照)中のS407で行う通常中スタート時処理について説明する。なお、図112は、通常中スタート時処理の手順を示すフローチャートである。
[Normal start processing]
Next, the normal start-time process performed in S407 of the state-specific control process (see FIG. 104) will be described with reference to Fig. 112. Fig. 112 is a flow chart showing the procedure of the normal start-time process.

まず、メインCPU101は、CZ抽籤テーブル(図41A参照)を参照し、現在のCZの抽籤状態及び内部当籤役(サブフラグ)に基づいてCZ抽籤処理を行う(S461)。次いで、メインCPU101は、S461のCZ抽籤に当籤したか否かを判別する(S462)。 First, the main CPU 101 refers to the CZ lottery table (see FIG. 41A) and performs CZ lottery processing based on the current CZ lottery status and the internal winning combination (sub-flag) (S461). Next, the main CPU 101 determines whether or not the CZ lottery of S461 has been won (S462).

S462において、メインCPU101が、CZ抽籤に当籤しなかったと判別したとき(S462がNO判定の場合)、メインCPU101は、後述のS465の処理を行う。 When the main CPU 101 determines in S462 that the player did not win the CZ lottery (if S462 returns NO), the main CPU 101 performs the processing of S465 described below.

一方、S462において、メインCPU101が、CZ抽籤に当籤したと判別したとき(S462がYES判定の場合)、メインCPU101は、次遊技の遊技状態に当籤した種別のCZをセットする(S463)。次いで、メインCPU101は、当籤した種別のCZゲーム数をCZゲーム数カウンタにセットする(S464)。なお、CZゲーム数カウンタは、CZの継続期間を計数するカウンタであり、メインRAM103に設けられる。S464の処理において、例えば、CZ1が当籤している場合には、CZゲーム数カウンタ(前半部)に第1の所定ゲーム数(例えば、「12」)がセットされ、CZ2が当籤している場合には、CZゲーム数カウンタ(前半部)に第2の所定ゲーム数(例えば、「15」)がセットされ、CZ3が当籤している場合には、CZゲーム数カウンタに第4の所定ゲーム数(例えば、「17」)がセットされる。 On the other hand, when the main CPU 101 determines in S462 that the CZ lottery has been won (if S462 is judged as YES), the main CPU 101 sets the type of CZ that has been won to the game state of the next game (S463). Next, the main CPU 101 sets the number of CZ games of the type that has been won to the CZ game number counter (S464). The CZ game number counter is a counter that counts the duration of the CZ, and is provided in the main RAM 103. In the processing of S464, for example, if CZ1 is won, the CZ game number counter (first half) is set to a first predetermined number of games (e.g., "12"), if CZ2 is won, the CZ game number counter (first half) is set to a second predetermined number of games (e.g., "15"), and if CZ3 is won, the CZ game number counter is set to a fourth predetermined number of games (e.g., "17").

S464の処理後又はS462がNO判定の場合、メインCPU101は、通常中高確率抽籤テーブル(図40A参照)を参照し、内部当籤役(サブフラグ)に基づいてCZの抽籤状態の移行抽籤を行う(S465)。次いで、メインCPU101は、移行抽籤の結果に基づいて、CZの抽籤状態を更新する(S466)。そして、S466の処理後、メインCPU101は、通常中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 After processing S464 or if S462 is judged as NO, the main CPU 101 refers to the normal high probability lottery table (see FIG. 40A) and performs a lottery for transition of the lottery state of CZ based on the internal winning combination (sub-flag) (S465). Next, the main CPU 101 updates the lottery state of CZ based on the result of the transition lottery (S466). Then, after processing S466, the main CPU 101 ends the normal start-time processing and also ends the state-specific control processing (see FIG. 104).

[CZ中スタート時処理]
次に、図113を参照して、状態別制御処理(図104参照)中のS409で行うCZ中スタート時処理について説明する。なお、図113は、CZ中スタート時処理の手順を示すフローチャートである。
[Start processing during CZ]
Next, the start-time processing during the CZ performed in S409 of the state-specific control processing (see FIG. 104) will be described with reference to FIG. 113. Note that FIG. 113 is a flowchart showing the procedure of the start-time processing during the CZ.

まず、メインCPU101は、現在の遊技状態がCZ1であるか否かを判別する(S471)。 First, the main CPU 101 determines whether the current game state is CZ1 or not (S471).

S471において、メインCPU101が、現在の遊技状態がCZ1であると判別したとき(S471がYES判定の場合)、メインCPU101は、CZ1(CZ2)中処理を行う(S472)。なお、CZ1(CZ2)中処理の詳細については、後述の図114及び図115を参照しながら後で説明する。そして、S472の処理後、メインCPU101は、CZ中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 When the main CPU 101 determines in S471 that the current game state is CZ1 (if S471 returns a YES judgment), the main CPU 101 performs processing during CZ1 (CZ2) (S472). Details of the processing during CZ1 (CZ2) will be explained later with reference to Figures 114 and 115. After processing S472, the main CPU 101 ends the processing at the start of the CZ, and also ends the state-specific control processing (see Figure 104).

一方、S471において、メインCPU101が、現在の遊技状態がCZ1でないと判別したとき(S471がNO判定の場合)、メインCPU101は、現在の遊技状態がCZ2であるか否かを判別する(S473)。 On the other hand, when the main CPU 101 determines in S471 that the current game state is not CZ1 (if S471 returns a NO verdict), the main CPU 101 determines whether the current game state is CZ2 (S473).

S473において、メインCPU101が、現在の遊技状態がCZ2であると判別したとき(S473がYES判定の場合)、メインCPU101は、CZ1(CZ2)中処理を行う(S474)。CZ1(CZ2)中処理の詳細については、後述の図114及び図115を参照しながら後で説明する。そして、S474の処理後、メインCPU101は、CZ中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。なお、本実施形態では、CZ1中処理とCZ2中処理との間ではART抽籤に当籤する期待度を示すランク(モード又はポイント)が異なるだけであり、基本的な処理内容は同じである。そこで、本実施形態では、CZ1中処理及びCZ2中処理をCZ1(CZ2)中処理として一つの処理で説明する。 When the main CPU 101 determines in S473 that the current game state is CZ2 (if S473 is judged as YES), the main CPU 101 performs CZ1 (CZ2) processing (S474). Details of the CZ1 (CZ2) processing will be described later with reference to Figs. 114 and 115. After processing S474, the main CPU 101 ends the CZ start processing and also ends the state-specific control processing (see Fig. 104). Note that in this embodiment, only the rank (mode or points) indicating the expectation of winning the ART lottery differs between the CZ1 processing and the CZ2 processing, and the basic processing content is the same. Therefore, in this embodiment, the CZ1 processing and the CZ2 processing are described as one process called CZ1 (CZ2) processing.

一方、S473において、メインCPU101が、現在の遊技状態がCZ2でないと判別したとき(S473がNO判定の場合)、メインCPU101は、CZ3中処理を行う(S475)。なお、CZ3中処理の詳細については、後述の図116を参照しながら後で説明する。そして、S475の処理後、メインCPU101は、CZ中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 On the other hand, when the main CPU 101 determines in S473 that the current game state is not CZ2 (if S473 returns a NO judgment), the main CPU 101 performs processing during CZ3 (S475). Details of the processing during CZ3 will be explained later with reference to FIG. 116, which will be described later. Then, after processing S475, the main CPU 101 ends the processing at the start of the CZ, and also ends the state-specific control processing (see FIG. 104).

[CZ1(CZ2)中処理]
次に、図114及び図115を参照して、CZ中スタート時処理(図113参照)中のS472又はS474で行うCZ1(CZ2)中処理について説明する。なお、図114及び図115は、CZ1(CZ2)中処理の手順を示すフローチャートである。
[CZ1 (CZ2) Medium Treatment]
Next, the process during CZ1 (CZ2) performed in S472 or S474 during the start process during CZ (see FIG. 113) will be described with reference to FIG. 114 and FIG. 115. FIG. 114 and FIG. 115 are flow charts showing the procedure of the process during CZ1 (CZ2).

まず、メインCPU101は、現遊技がCZ1(又はCZ2)の前半部の遊技であるか否かを判別する(S481)。S481において、メインCPU101が、現遊技がCZ1(又はCZ2)の前半部の遊技でないと判別したとき(S481がNO判定の場合)、メインCPU101は、後述のS490の処理を行う。 First, the main CPU 101 determines whether the current game is a game in the first half of CZ1 (or CZ2) (S481). When the main CPU 101 determines in S481 that the current game is not a game in the first half of CZ1 (or CZ2) (if S481 returns NO), the main CPU 101 performs the process of S490, which will be described later.

一方、S481において、メインCPU101が、現遊技がCZ1の前半部の遊技であると判別したとき(S481がYES判定の場合)、メインCPU101は、CZ1中モードアップ抽籤テーブル(図42参照)を参照し、内部当籤役(サブフラグ)に基づいてモードアップ抽籤処理を行う(S482)。また、S481において、メインCPU101が、現遊技がCZ2の前半部の遊技であると判別したとき(S481がYES判定の場合)、メインCPU101は、CZ2中ポイント抽籤テーブル(図43参照)を参照し、内部当籤役(サブフラグ)に基づいてポイントアップ抽籤を行う(S482)。 On the other hand, in S481, when the main CPU 101 determines that the current game is the first half of CZ1 (if S481 is judged as YES), the main CPU 101 refers to the CZ1 mode-up lottery table (see FIG. 42) and performs mode-up lottery processing based on the internal winning combination (sub-flag) (S482). Also, in S481, when the main CPU 101 determines that the current game is the first half of CZ2 (if S481 is judged as YES), the main CPU 101 refers to the CZ2 point lottery table (see FIG. 43) and performs point-up lottery processing based on the internal winning combination (sub-flag) (S482).

次いで、メインCPU101は、S482の抽籤結果に基づいて、ランク(モード又はポイント)を更新する(S483)。次いで、メインCPU101は、S482の抽籤においてフリーズに当籤したか否かを判別する(S484)。 Next, the main CPU 101 updates the rank (mode or points) based on the result of the lottery in S482 (S483). Next, the main CPU 101 determines whether or not a freeze was selected in the lottery in S482 (S484).

S484において、メインCPU101が、フリーズに当籤したと判別したとき(S484がYES判定の場合)、メインCPU101は、遊技の進行を一時的に停止するフリーズ処理を行うとともに、ARTセット数及びCTセット数に「1」を加算する(S485)。また、この処理では、メインCPU101は、ARTレベル決定テーブル(図48A参照)を参照してARTレベルを決定し、セットする。なお、フリーズ発生時には、ARTレベルとして「ARTレベル2」が決定される。 When the main CPU 101 determines in S484 that a freeze has been won (if S484 is judged as YES), the main CPU 101 performs a freeze process to temporarily stop the progress of the game, and adds "1" to the number of ART sets and the number of CT sets (S485). In this process, the main CPU 101 also refers to the ART level determination table (see FIG. 48A) to determine and set the ART level. When a freeze occurs, "ART level 2" is determined as the ART level.

次いで、メインCPU101は、次遊技の遊技状態にART準備状態をセットする(S486)。そして、S486の処理後、メインCPU101は、CZ1(CZ2)中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 Next, the main CPU 101 sets the game state for the next game to the ART preparation state (S486). After processing S486, the main CPU 101 ends the processing during CZ1 (CZ2) and also ends the processing at the start of the CZ (see FIG. 113).

ここで再度、S484の処理に戻って、S484において、メインCPU101が、フリーズに当籤しなかったと判別したとき(S484がNO判定の場合)、メインCPU101は、CZゲーム数カウンタ(前半部)の値を1減算する(S487)。次いで、メインCPU101は、CZゲーム数カウンタ(前半部)の値が「0」であるか否かを判別する(S488)。 Now, returning to the processing of S484 again, when the main CPU 101 determines in S484 that the freeze was not won (if S484 is judged as NO), the main CPU 101 subtracts 1 from the value of the CZ game number counter (first half) (S487). Next, the main CPU 101 determines whether the value of the CZ game number counter (first half) is "0" or not (S488).

S488において、メインCPU101が、CZゲーム数カウンタ(前半部)の値が「0」でないと判別したとき(S488がNO判定の場合)、メインCPU101は、CZ1(CZ2)中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 In S488, when the main CPU 101 determines that the value of the CZ game number counter (first half) is not "0" (if S488 returns a NO judgment), the main CPU 101 ends the processing during CZ1 (CZ2) and also ends the processing at the start of the CZ (see FIG. 113).

一方、S488において、メインCPU101が、CZゲーム数カウンタ(前半部)の値が「0」であると判別したとき(S488がYES判定の場合)、メインCPU101は、次遊技の遊技状態にCZ1又はCZ2の後半部をセットする(S489)。そして、S489の処理後、メインCPU101は、CZ1(CZ2)中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 On the other hand, in S488, when the main CPU 101 determines that the value of the CZ game number counter (first half) is "0" (if S488 returns a YES judgment), the main CPU 101 sets the second half of CZ1 or CZ2 as the game state for the next game (S489). Then, after processing S489, the main CPU 101 ends the processing during CZ1 (CZ2) and also ends the processing at the start of the CZ (see FIG. 113).

ここで再度、S481の処理に戻って、S481がNO判定の場合、メインCPU101は、現ゲームがCZ1又はCZ2の後半部の1ゲーム目であるか否かを判別する(S490)。S490において、メインCPU101が、現ゲームがCZ1又はCZ2の後半部の1ゲーム目でないと判別したとき(S490がNO判定の場合)、メインCPU101は、後述のS495の処理を行う。 Now, returning to the processing of S481 again, if S481 is judged as NO, the main CPU 101 determines whether the current game is the first game of the latter half of CZ1 or CZ2 (S490). If the main CPU 101 determines in S490 that the current game is not the first game of the latter half of CZ1 or CZ2 (if S490 is judged as NO), the main CPU 101 performs the processing of S495 described below.

一方、S490において、メインCPU101が、現ゲームがCZ1又はCZ2の後半部の1ゲーム目であると判別したとき(S490がYES判定の場合)、メインCPU101は、CZ中ART抽籤テーブル(図44A及び44B参照)を参照し、前半部のランク(モード又はポイント)に基づいてART抽籤処理を行う(S491)。 On the other hand, in S490, when the main CPU 101 determines that the current game is the first game in the second half of CZ1 or CZ2 (if S490 is judged as YES), the main CPU 101 refers to the ART lottery table during CZ (see Figures 44A and 44B) and performs ART lottery processing based on the rank (mode or points) of the first half (S491).

次いで、メインCPU101は、ART抽籤に当籤したか否かを判別する(S492)。S492において、メインCPU101が、ART抽籤に当籤しなかったと判別したとき(S492がNO判定の場合)、メインCPU101は、後述のS494の処理を行う。 Next, the main CPU 101 determines whether or not the ART lottery has been won (S492). When the main CPU 101 determines in S492 that the ART lottery has not been won (if S492 returns NO), the main CPU 101 performs the process of S494, which will be described later.

一方、S492において、メインCPU101が、ART抽籤に当籤したと判別したとき(S492がYES判定の場合)、メインCPU101は、ARTセット数に「1」を加算し、ARTレベル決定テーブル(図48A参照)を参照してARTレベルの抽籤を行い、その抽籤結果をセットする(S493)。 On the other hand, in S492, when the main CPU 101 determines that the ART lottery has been won (if S492 is judged as YES), the main CPU 101 adds "1" to the number of ART sets, refers to the ART level determination table (see FIG. 48A) to determine the ART level, and sets the lottery result (S493).

S493の処理後又はS492がNO判定の場合、メインCPU101は、CZゲーム数カウンタ(後半部)に所定値をセットする(S494)。なお、S494の処理において、例えば、ART抽籤に当籤している場合には、CZゲーム数カウンタ(後半部)に「4」がセットされ、ART抽籤に非当籤である場合には、CZゲーム数カウンタ(後半部)に「3」がセットされる。 After processing S493 or if S492 is judged as NO, the main CPU 101 sets a predetermined value to the CZ game number counter (second half) (S494). Note that in the processing of S494, for example, if the ART lottery is won, the CZ game number counter (second half) is set to "4", and if the ART lottery is not won, the CZ game number counter (second half) is set to "3".

S494の処理後又はS490がNO判定の場合、メインCPU101は、CZ中ART抽籤テーブル(図44C参照)を参照して、内部当籤役(サブフラグ)に基づいてART抽籤処理を行う(S495)。 After processing S494 or if S490 is judged as NO, the main CPU 101 refers to the ART lottery table during CZ (see FIG. 44C) and performs ART lottery processing based on the internal winning role (sub-flag) (S495).

次いで、メインCPU101は、ART抽籤に当籤したか否かを判別する(S496)。S496において、メインCPU101が、ART抽籤に当籤しなかったと判別したとき(S496がNO判定の場合)、メインCPU101は、後述のS498の処理を行う。 Next, the main CPU 101 determines whether or not the ART lottery has been won (S496). When the main CPU 101 determines in S496 that the ART lottery has not been won (if S496 returns NO), the main CPU 101 performs the process of S498, which will be described later.

一方、S496において、メインCPU101が、ART抽籤に当籤したと判別したとき(S496がYES判定の場合)、メインCPU101は、ARTセット数に「1」を加算し、ARTレベル決定テーブル(図48A参照)を参照してARTレベルの抽籤を行い、その抽籤結果をセットする(S497)。 On the other hand, in S496, when the main CPU 101 determines that the ART lottery has been won (if S496 is judged as YES), the main CPU 101 adds "1" to the number of ART sets, refers to the ART level determination table (see FIG. 48A) to determine the ART level, and sets the lottery result (S497).

S497の処理後又はS496がNO判定の場合、メインCPU101は、CZゲーム数カウンタ(後半部)の値を1減算する(S498)。次いで、メインCPU101は、CZゲーム数カウンタ(後半部)の値が「0」であるか否かを判別する(S499)。 After processing S497 or if S496 is judged as NO, the main CPU 101 subtracts 1 from the value of the CZ game number counter (second half) (S498). Next, the main CPU 101 determines whether the value of the CZ game number counter (second half) is "0" (S499).

S499において、メインCPU101が、CZゲーム数カウンタ(後半部)の値が「0」でないと判別したとき(S499がNO判定の場合)、メインCPU101は、CZ1(CZ2)中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 In S499, when the main CPU 101 determines that the value of the CZ game number counter (second half) is not "0" (if S499 returns a NO judgment), the main CPU 101 ends the processing during CZ1 (CZ2) and also ends the processing at the start of the CZ (see FIG. 113).

一方、S499において、メインCPU101が、CZゲーム数カウンタ(後半部)の値が「0」であると判別したとき(S499がYES判定の場合)、メインCPU101は、ARTセット数が「1」以上であるか否かを判別する(S500)。 On the other hand, in S499, when the main CPU 101 determines that the value of the CZ game number counter (second half) is "0" (if S499 is judged as YES), the main CPU 101 determines whether the number of ART sets is "1" or greater (S500).

S500において、メインCPU101が、ARTセット数が「1」以上であると判別したとき(S500がYES判定の場合)、メインCPU101は、次遊技の遊技状態にART準備状態をセットする(S501)。そして、S501の処理後、メインCPU101は、CZ1(CZ2)中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 When the main CPU 101 determines in S500 that the number of ART sets is "1" or more (if S500 is judged as YES), the main CPU 101 sets the game state for the next game to the ART preparation state (S501). Then, after processing S501, the main CPU 101 ends the processing during CZ1 (CZ2) and also ends the processing at the start of the CZ (see FIG. 113).

一方、S500において、メインCPU101が、ARTセット数が「1」以上でないと判別したとき(S500がNO判定の場合)、メインCPU101は、次遊技の遊技状態にCZ失敗時の状態をセットする(S502)。そして、S502の処理後、メインCPU101は、CZ1(CZ2)中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 On the other hand, in S500, when the main CPU 101 determines that the ART set number is not "1" or more (if S500 is judged as NO), the main CPU 101 sets the game state of the next game to the state at the time of CZ failure (S502). Then, after processing S502, the main CPU 101 ends the processing during CZ1 (CZ2) and also ends the processing at the start of CZ (see FIG. 113).

[CZ3中処理]
次に、図116を参照して、CZ中スタート時処理(図113参照)中のS475で行うCZ3中処理について説明する。なお、図116は、CZ3中処理の手順を示すフローチャートである。
[CZ3 intermediate treatment]
Next, the CZ3 processing performed in S475 of the CZ start processing (see FIG. 113) will be described with reference to FIG. 116. Note that FIG. 116 is a flowchart showing the procedure of the CZ3 processing.

まず、メインCPU101は、CZ中ART抽籤テーブル(図45参照)を参照し、内部当籤役(サブフラグ)に基づいてART抽籤処理を行う(S511)。 First, the main CPU 101 refers to the ART lottery table during the CZ (see FIG. 45) and performs ART lottery processing based on the internal winning role (sub-flag) (S511).

次いで、メインCPU101は、ART抽籤に当籤したか否かを判別する(S512)。S512において、メインCPU101が、ART抽籤に当籤しなかったと判別したとき(S512がNO判定の場合)、メインCPU101は、後述のS518の処理を行う。 Next, the main CPU 101 determines whether or not the ART lottery has been won (S512). When the main CPU 101 determines in S512 that the ART lottery has not been won (if S512 returns NO), the main CPU 101 performs the process of S518, which will be described later.

一方、S512において、メインCPU101が、ART抽籤に当籤したと判別したとき(S512がYES判定の場合)、メインCPU101は、ARTセット数に「1」を加算し、CTセット数に「1」を加算する(S513)。次いで、メインCPU101は、S512のART抽籤においてフリーズに当籤したか否かを判別する(S514)。 On the other hand, when the main CPU 101 determines in S512 that the ART lottery has been won (YES in S512), the main CPU 101 adds "1" to the number of ART sets and adds "1" to the number of CT sets (S513). Next, the main CPU 101 determines whether or not the freeze has been won in the ART lottery of S512 (S514).

S514において、メインCPU101が、フリーズに当籤しなかったと判別したとき(S514がNO判定の場合)、メインCPU101は、後述のS516の処理を行う。一方、S514において、メインCPU101が、フリーズに当籤したと判別したとき(S514がYES判定の場合)、メインCPU101は、遊技の進行を一時的に停止するフリーズ処理を行う(S515)。 When the main CPU 101 determines in S514 that the freeze has not been selected (if S514 is a NO judgment), the main CPU 101 performs the process of S516 described below. On the other hand, when the main CPU 101 determines in S514 that the freeze has been selected (if S514 is a YES judgment), the main CPU 101 performs a freeze process that temporarily stops the progress of the game (S515).

S515の処理後又はS514がNO判定の場合、メインCPU101は、ARTレベル決定テーブル(図48A参照)を参照してARTレベルの抽籤処理を行い、その抽籤結果(ARTレベル)をセットする(S516)。次いで、メインCPU101は、次遊技の遊技状態にART準備状態をセットする(S517)。そして、S517の処理後、メインCPU101は、CZ3中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 After processing S515 or if S514 is judged as NO, the main CPU 101 refers to the ART level determination table (see FIG. 48A) to perform lottery processing of the ART level, and sets the lottery result (ART level) (S516). Next, the main CPU 101 sets the game state of the next game to the ART preparation state (S517). Then, after processing S517, the main CPU 101 ends the processing during CZ3, and also ends the processing at the start of CZ (see FIG. 113).

ここで再度、S512の処理に戻って、S512がNO判定の場合、メインCPU101は、CZゲーム数カウンタの値を1減算する(S518)。次いで、メインCPU101は、CZゲーム数カウンタの値が「0」であるか否かを判別する(S519)。 Now, returning to the processing of S512 again, if S512 is judged as NO, the main CPU 101 subtracts 1 from the value of the CZ game number counter (S518). Next, the main CPU 101 determines whether the value of the CZ game number counter is "0" (S519).

S519において、メインCPU101が、CZゲーム数カウンタの値が「0」でないと判別したとき(S519がNO判定の場合)、メインCPU101は、CZ3中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 In S519, when the main CPU 101 determines that the value of the CZ game number counter is not "0" (if S519 returns a NO judgment), the main CPU 101 ends the processing during CZ3 and also ends the processing at the start of the CZ (see FIG. 113).

一方、S519において、メインCPU101が、CZゲーム数カウンタの値が「0」であると判別したとき(S519がYES判定の場合)、メインCPU101は、ARTセット数に「1」を加算し、ARTレベル決定テーブル(図48A参照)を参照してARTレベルの抽籤を行い、その抽籤結果をセットする(S520)。次いで、メインCPU101は、次遊技の遊技状態にART準備状態をセットする(S521)。そして、S521の処理後、メインCPU101は、CZ3中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 On the other hand, in S519, when the main CPU 101 determines that the value of the CZ game number counter is "0" (if S519 is judged as YES), the main CPU 101 adds "1" to the number of ART sets, refers to the ART level determination table (see FIG. 48A) to determine the ART level, and sets the result of the lottery (S520). Next, the main CPU 101 sets the game state for the next game to the ART preparation state (S521). Then, after processing S521, the main CPU 101 ends the processing during CZ3, and also ends the processing at the start of CZ (see FIG. 113).

[通常ART中スタート時処理]
次に、図117を参照して、状態別制御処理(図104参照)中のS411で行う通常ART中スタート時処理について説明する。なお、図117は、通常ART中スタート時処理の手順を示すフローチャートである。
[Start-time processing during normal ART]
Next, the start-time processing during normal ART performed in S411 in the state-specific control processing (see FIG. 104) will be described with reference to FIG. 117. Note that FIG. 117 is a flowchart showing the procedure of the start-time processing during normal ART.

まず、メインCPU101は、ART継続ゲーム数カウンタの値に「1」を加算する(S531)。なお、ART継続ゲーム数カウンタは、通常ARTが継続したゲーム数(消化ゲーム数)を計数するカウンタである。また、本実施形態では、ART継続ゲーム数カウンタの他に、通常ARTが継続可能なゲーム数を計数するART終了ゲーム数カウンタも設ける。そして、本実施形態のパチスロ1では、ART継続ゲーム数カウンタの値とART終了ゲーム数カウンタの値とを比較し、ART継続ゲーム数カウンタの値がART終了ゲーム数カウンタの値に到達すると、ART遊技状態が終了する。 First, the main CPU 101 adds "1" to the value of the ART continuation game number counter (S531). The ART continuation game number counter is a counter that counts the number of games in which normal ART has continued (number of games played). In this embodiment, in addition to the ART continuation game number counter, an ART end game number counter is also provided that counts the number of games in which normal ART can be continued. In the pachislot 1 of this embodiment, the value of the ART continuation game number counter is compared with the value of the ART end game number counter, and when the value of the ART continuation game number counter reaches the value of the ART end game number counter, the ART game state ends.

次いで、メインCPU101は、ART中CT抽籤テーブル(図50参照)を参照し、現在のCT抽籤状態及び内部当籤役(サブフラグ)に基づいてCT抽籤処理を行う(S532)。次いで、メインCPU101は、CT抽籤に当籤したか否かを判別する(S533)。S533において、メインCPU101が、CT抽籤に当籤しなかったと判別したとき(S533がNO判定の場合)、メインCPU101は、後述のS536の処理を行う。 Next, the main CPU 101 refers to the ART CT lottery table (see FIG. 50) and performs CT lottery processing based on the current CT lottery status and the internal winning combination (sub-flag) (S532). Next, the main CPU 101 determines whether or not the CT lottery has been won (S533). When the main CPU 101 determines in S533 that the CT lottery has not been won (if S533 returns NO), the main CPU 101 performs the processing of S536 described below.

一方、S533において、メインCPU101が、CT抽籤に当籤したと判別したとき(S533がYES判定の場合)、メインCPU101は、CTセット数に「1」を加算し、CTゲーム数カウンタの値に「8」をセットする(S534)。次いで、メインCPU101は、次遊技の遊技状態に当籤した種別のCTをセットする(S535)。 On the other hand, when the main CPU 101 determines in S533 that the CT lottery has been won (YES in S533), the main CPU 101 adds "1" to the CT set number and sets the value of the CT game number counter to "8" (S534). Next, the main CPU 101 sets the type of CT that has been won to the game state of the next game (S535).

S535の処理後又はS533がNO判定の場合、メインCPU101は、ARTレベル決定テーブル(図48B参照)を参照し、ART継続ゲーム数カウンタの値に基づいてARTレベルを抽籤し、その抽籤結果をセットする(S536)。次いで、メインCPU101は、通常ART中高確率抽籤テーブル(図49参照)を参照し、現在のCT抽籤状態及び内部当籤役(サブフラグ)に基づいて、移行先のCT抽籤状態を抽籤し、その抽籤結果をセットする(S537)。 After processing S535 or if S533 is judged as NO, the main CPU 101 refers to the ART level determination table (see FIG. 48B), randomly determines the ART level based on the value of the ART continuation game number counter, and sets the lottery result (S536). Next, the main CPU 101 refers to the normal ART high probability lottery table (see FIG. 49), randomly determines the destination CT lottery state based on the current CT lottery state and the internal lottery role (sub-flag), and sets the lottery result (S537).

次いで、メインCPU101は、通常ART中上乗せ抽籤テーブル(図51参照)を参照し、内部当籤役(サブフラグ)に基づいてARTゲーム数の上乗せ抽籤処理を行う(S538)。次いで、メインCPU101は、上乗せ抽籤に当籤したか否かを判別する(S539)。 Next, the main CPU 101 refers to the normal ART add-on lottery table (see FIG. 51) and performs a lottery process for adding on the number of ART games based on the internal winning combination (sub-flag) (S538). Next, the main CPU 101 determines whether or not the add-on lottery has been won (S539).

S539において、メインCPU101が、上乗せ抽籤に当籤しなかったと判別したとき(S539がNO判定の場合)、メインCPU101は、後述のS541の処理を行う。一方、S539において、メインCPU101が、上乗せ抽籤に当籤したと判別したとき(S539がYES判定の場合)、メインCPU101は、当籤結果をART終了ゲーム数カウンタに加算する(S540)。 When the main CPU 101 determines in S539 that the player has not won the additional lottery (if S539 is a NO judgment), the main CPU 101 performs the process of S541 described below. On the other hand, when the main CPU 101 determines in S539 that the player has won the additional lottery (if S539 is a YES judgment), the main CPU 101 adds the winning result to the ART end game number counter (S540).

S540の処理後又はS539がNO判定の場合、メインCPU101は、ART継続ゲーム数カウンタの値が、ART終了ゲーム数カウンタの値に達したか否かを判定する(S541)。S541において、メインCPU101が、ART継続ゲーム数カウンタの値が、ART終了ゲーム数カウンタの値に達していないと判別したとき(S541がNO判定の場合)、メインCPU101は、通常ART中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 After processing S540 or if S539 is a NO judgment, the main CPU 101 judges whether or not the value of the ART continuation game number counter has reached the value of the ART end game number counter (S541). In S541, when the main CPU 101 determines that the value of the ART continuation game number counter has not reached the value of the ART end game number counter (if S541 is a NO judgment), the main CPU 101 ends the start-time processing during normal ART and also ends the state-specific control processing (see FIG. 104).

一方、S541において、メインCPU101が、ART継続ゲーム数カウンタの値が、ART終了ゲーム数カウンタの値に達したと判別したとき(S541がYES判定の場合)、メインCPU101は、ARTセット数を1減算する(S542)。次いで、メインCPU101は、ART終了時の状態をセットする(S543)。そして、S543の処理後、メインCPU101は、通常ART中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 On the other hand, in S541, when the main CPU 101 determines that the value of the ART continuation game number counter has reached the value of the ART end game number counter (if S541 is judged as YES), the main CPU 101 subtracts 1 from the ART set number (S542). Next, the main CPU 101 sets the state at the end of the ART (S543). Then, after processing S543, the main CPU 101 ends the start-time processing during normal ART, and also ends the state-specific control processing (see FIG. 104).

[CT中スタート時処理]
次に、図118を参照して、状態別制御処理(図104参照)中のS413で行うCT中スタート時処理について説明する。なお、図118は、CT中スタート時処理の手順を示すフローチャートである。
[Start processing during CT]
Next, the CT start process performed in S413 of the state-specific control process (see FIG. 104) will be described with reference to Fig. 118. Fig. 118 is a flow chart showing the procedure of the CT start process.

まず、メインCPU101は、CT中上乗せ抽籤テーブル(図55参照)を参照し、内部当籤役(サブフラグ)に基づいてARTゲーム数の上乗せ抽籤を行う(S551)。次いで、メインCPU101は、上乗せ抽籤に当籤したか否かを判別する(S552)。 First, the main CPU 101 refers to the CT add-on lottery table (see FIG. 55) and performs a lottery for adding on the number of ART games based on the internal winning combination (sub-flag) (S551). Next, the main CPU 101 determines whether or not the add-on lottery has been won (S552).

S552において、メインCPU101が、上乗せ抽籤に当籤しなかったと判別したとき(S552がNO判定の場合)、メインCPU101は、後述のS556の処理を行う。一方、S552において、メインCPU101が、上乗せ抽籤に当籤したと判別したとき(S552がYES判定の場合)、メインCPU101は、当籤結果をART終了ゲーム数カウンタに加算する(S553)。なお、上述したように、本実施形態のパチスロ1では、同一のCT中にサブフラグ「3連チリリプ(3連チリリプA又は3連チリリプB)」に当籤した回数が増えるほど、1回の抽籤当りの上乗せ量が増える。 When the main CPU 101 determines in S552 that the player has not won the additional lottery (if S552 is a NO judgment), the main CPU 101 performs the process of S556 described below. On the other hand, when the main CPU 101 determines in S552 that the player has won the additional lottery (if S552 is a YES judgment), the main CPU 101 adds the winning result to the ART end game number counter (S553). As described above, in the pachislot 1 of this embodiment, the more times the player wins the sub-flag "3 consecutive Chililip (3 consecutive Chililip A or 3 consecutive Chililip B)" during the same CT, the more the amount of additional money added per lottery increases.

S553の処理後、メインCPU101は、内部当籤役がサブフラグEX「3連チリリプ」(又は「確定役」)に対応する役であるか否か、すなわち、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」であり、かつ、図111中のS444のフラグ変換抽籤処理に当籤したか否かを判別する(S554)。 After processing S553, the main CPU 101 determines whether the internal winning role is a role corresponding to the sub-flag EX "3 consecutive Chililip" (or "Definite role"), i.e., whether the internal winning role is "F_Definite Chililip" or "F_1 Definite Chililip" and whether the flag conversion lottery process of S444 in FIG. 111 has been won (S554).

S554において、メインCPU101が、内部当籤役がサブフラグEX「3連チリリプ」に対応する役でないと判別したとき(S554がNO判定の場合)、メインCPU101は、CT中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 When the main CPU 101 determines in S554 that the internal winning combination is not a combination corresponding to the sub-flag EX "3 consecutive Chili-Rip" (if S554 is a NO judgment), the main CPU 101 ends the start-time processing during the CT and also ends the state-specific control processing (see FIG. 104).

一方、S554において、メインCPU101が、内部当籤役がサブフラグEX「3連チリリプ」に対応する役であると判別したとき(S554がYES判定の場合)、メインCPU101は、CTゲーム数カウンタの値に「1」を加算する(S555)。そして、S555の処理後、メインCPU101は、CT中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 On the other hand, in S554, when the main CPU 101 determines that the internal winning combination is a combination corresponding to the sub-flag EX "3 consecutive Chili-Rip" (if S554 is judged as YES), the main CPU 101 adds "1" to the value of the CT game number counter (S555). Then, after processing S555, the main CPU 101 ends the start-time processing during the CT, and also ends the state-specific control processing (see FIG. 104).

ここで再度、S552の処理に戻って、S552がNO判定の場合、メインCPU101は、CT中CT抽籤処理を行う(S556)。この処理では、メインCPU101は、主に、CTセット数の上乗せ抽籤を行う。なお、CT中CT抽籤処理の詳細については、後述の図119を参照しながら後で説明する。 Now, the process returns to S552. If S552 returns NO, the main CPU 101 performs a CT lottery process during CT (S556). In this process, the main CPU 101 mainly performs a lottery to add to the number of CT sets. Details of the CT lottery process during CT will be explained later with reference to FIG. 119.

次いで、メインCPU101は、CTゲーム数カウンタの値を1減算する(S557)。次いで、メインCPU101は、CTゲーム数カウンタの値が「0」であるか否かを判別する(S558)。 Next, the main CPU 101 decrements the value of the CT game number counter by 1 (S557). Next, the main CPU 101 determines whether the value of the CT game number counter is "0" (S558).

S558において、メインCPU101が、CTゲーム数カウンタの値が「0」でないと判別したとき(S558がNO判定の場合)、メインCPU101は、CT中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。一方、S558において、メインCPU101が、CTゲーム数カウンタの値が「0」であると判別したとき(S558がYES判定の場合)、メインCPU101は、CTセット数が「1」以上であるか否かを判別する(S559)。 When the main CPU 101 determines in S558 that the value of the CT game number counter is not "0" (if S558 is a NO judgment), the main CPU 101 ends the CT start-time processing and also ends the state-specific control processing (see FIG. 104). On the other hand, when the main CPU 101 determines in S558 that the value of the CT game number counter is "0" (if S558 is a YES judgment), the main CPU 101 determines whether the CT set number is "1" or greater (S559).

S559において、メインCPU101が、CTセット数が「1」以上であると判別したとき(S559がYES判定の場合)、メインCPU101は、CTセット数を1減算する(S560)。次いで、メインCPU101は、CTゲーム数カウンタの値に「8」をセットする(S561)。そして、S561の処理後、メインCPU101は、CT中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 When the main CPU 101 determines in S559 that the CT set number is "1" or more (if S559 returns a YES judgment), the main CPU 101 subtracts 1 from the CT set number (S560). Next, the main CPU 101 sets the value of the CT game number counter to "8" (S561). Then, after processing S561, the main CPU 101 ends the CT start-time processing and also ends the state-specific control processing (see FIG. 104).

一方、S559において、メインCPU101が、CTセット数が「1」以上でないと判別したとき(S559がNO判定の場合)、メインCPU101は、次遊技の遊技状態に通常ARTをセットする(S562)。そして、S562の処理後、メインCPU101は、CT中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 On the other hand, when the main CPU 101 determines in S559 that the CT set number is not "1" or more (if S559 is judged as NO), the main CPU 101 sets the game state of the next game to normal ART (S562). After processing S562, the main CPU 101 ends the start-time processing during CT, and also ends the state-specific control processing (see FIG. 104).

[CT中CT抽籤処理]
次に、図119を参照して、CT中スタート時処理(図118参照)中のS556で行うCT中CT抽籤処理について説明する。なお、図119は、CT中CT抽籤処理の手順を示すフローチャートである。
[CT lottery processing during CT]
Next, the CT lottery processing during the CT performed in S556 in the process at the start of the CT (see FIG. 118) will be described with reference to Fig. 119. Fig. 119 is a flow chart showing the procedure of the CT lottery processing during the CT.

まず、メインCPU101は、CT中CT抽籤テーブルをセットする(S571)。なお、ここで、セットされるCT中CT抽籤テーブルは、上記図56で説明したCT中セット数上乗せ抽籤テーブルであるが、ソースプログラム上で実際にセットされるCT中CT抽籤テーブル(CT中セット数上乗せ抽籤テーブル)の構成については、後述の図122を参照しながら後で説明する。 First, the main CPU 101 sets the CT lottery table during CT (S571). Note that the CT lottery table during CT that is set here is the CT set number addition lottery table explained in FIG. 56 above, but the configuration of the CT lottery table during CT (CT set number addition lottery table) that is actually set in the source program will be explained later with reference to FIG. 122 below.

次いで、メインCPU101は、テーブルデータ取得処理を行う(S572)。この処理では、メインCPU101は、CT中CT抽籤処理で参照する抽籤テーブルのアドレスを取得する。なお、テーブルデータ取得処理の詳細については、後述の図120を参照しながら後で説明する。 Next, the main CPU 101 performs a table data acquisition process (S572). In this process, the main CPU 101 acquires the address of the lottery table to be referenced in the CT lottery process during the CT. Details of the table data acquisition process will be described later with reference to FIG. 120.

次いで、メインCPU101は、1バイト抽籤処理を行う(S573)。この処理では、メインCPU101は、CTセットの上乗せ抽籤を行う。なお、1バイト抽籤処理の詳細については、後述の図123を参照しながら後で説明する。 Then, the main CPU 101 performs a 1 byte lottery process (S573). In this process, the main CPU 101 performs a lottery for adding a CT set. Details of the 1 byte lottery process will be described later with reference to FIG. 123.

次いで、メインCPU101は、1バイト抽籤処理に当籤したか否かを判別する(S574)。S574において、メインCPU101が、1バイト抽籤処理に当籤しなかったと判別したとき(S574がNO判定の場合)、メインCPU101は、CT中CT抽籤処理を終了し、処理をCT中スタート時処理(図118参照)のS557に移す。 Then, the main CPU 101 determines whether or not the 1 byte lottery process has been won (S574). When the main CPU 101 determines in S574 that the 1 byte lottery process has not been won (if S574 returns NO), the main CPU 101 ends the CT lottery process during the CT and moves the process to S557 of the CT start process (see FIG. 118).

一方、S574において、メインCPU101が、1バイト抽籤処理に当籤したと判別したとき(S574がYES判定の場合)、メインCPU101は、CTセット数に「1」を加算する(S575)。そして、S575の処理後、メインCPU101は、CT中CT抽籤処理を終了し、処理をCT中スタート時処理(図118参照)のS557に移す。 On the other hand, when the main CPU 101 determines in S574 that the 1 byte lottery process has been won (YES in S574), the main CPU 101 adds "1" to the CT set number (S575). Then, after processing S575, the main CPU 101 ends the CT lottery process during the CT, and moves the process to S557 of the CT start processing (see FIG. 118).

[テーブルデータ取得処理]
次に、図120~図122を参照して、CT中CT抽籤処理(図119参照)中のS572で行うテーブルデータ取得処理について説明する。図120は、テーブルデータ取得処理の手順を示すフローチャートである。また、図121は、テーブルデータ取得処理を実行するためのソースプログラムの一例を示す図であり、図122は、CT中CT抽籤処理及びテーブルデータ取得処理のソースプログラム上で、実際に参照されるCT中CT抽籤テーブル(図56で説明したCT中セット数上乗せ抽籤テーブルに対応)の構成の一例を示す図である。なお、図122に示すCT中CT抽籤テーブルに格納されている具体的な各種抽籤値は一例である。
[Table data acquisition process]
Next, referring to Figs. 120 to 122, the table data acquisition process performed in S572 during the CT lottery process (see Fig. 119) will be described. Fig. 120 is a flow chart showing the procedure of the table data acquisition process. Fig. 121 is a diagram showing an example of a source program for executing the table data acquisition process, and Fig. 122 is a diagram showing an example of the configuration of a CT lottery table during CT (corresponding to the CT set number addition lottery table explained in Fig. 56) actually referred to on the source program of the CT lottery process during CT and the table data acquisition process. Note that the specific lottery values stored in the CT lottery table during CT shown in Fig. 122 are just examples.

なお、本実施形態において、CT中CT抽籤処理で参照する抽籤値を取得する際、2段階のアドレス算出処理(1段階目及び2段階目のテーブルデータ取得処理)を経て、抽籤値が格納されているアドレスを算出する。まず、1段階目のテーブルデータ取得処理(後述のS582及びS583の処理)では、内部当籤役(実際にはサブフラグD)に対応付けられた「選択値(1バイト)」が取得される。なお、選択値には、内部当籤役の種別毎に設けられ、内部当籤役が抽籤対象であるか否かが判別可能であり且つ内部当籤役に対応付けられた抽籤テーブルの配置先を指定可能な値(相対値)が規定される。また、本実施形態では、CT中CT抽籤処理の抽籤結果が非当籤となる内部当籤役(実際にはサブフラグD)に対して予め選択値「0」を規定し、それらの内部当籤役を1段階目のテーブルデータ取得処理の時点で「ハズレ」として扱う。そして、2段階目のテーブルデータ取得処理(後述のS585~S587の処理)では、「0」以外の選択値が規定された内部当籤役の抽籤値が格納されたアドレスが算出される(抽籤テーブルの基準アドレス(2バイト)から相対値(選択値)を加算したアドレスが算出される)。 In this embodiment, when obtaining the lottery value referred to in the CT lottery process during CT, the address where the lottery value is stored is calculated through two-stage address calculation process (first and second stage table data acquisition process). First, in the first stage table data acquisition process (processing of S582 and S583 described later), a "selection value (1 byte)" associated with the internal lottery role (actually sub-flag D) is obtained. In addition, the selection value is set for each type of internal lottery role, and a value (relative value) that can determine whether the internal lottery role is a lottery target or not and can specify the placement destination of the lottery table associated with the internal lottery role is specified. In this embodiment, the selection value "0" is specified in advance for the internal lottery role (actually sub-flag D) whose lottery result in the CT lottery process during CT is a non-win, and these internal lottery roles are treated as "losing" at the time of the first stage table data acquisition process. Then, in the second stage table data acquisition process (processing S585 to S587 described below), the address where the lottery value of the internal winning role for which a selected value other than "0" is specified is stored is calculated (the address is calculated by adding the relative value (selected value) to the reference address (2 bytes) of the lottery table).

まず、メインCPU101は、CT中CT抽籤選択テーブル(不図示)を参照して、CT中CT抽籤テーブルのアドレスを算出するための1段階目及び2段階目の加算選択データのアドレス、並びに、CT抽籤の抽籤回数(本実施形態では、2回)を取得する(S581)。次いで、メインCPU101は、1段階目の加算選択データのアドレスをCT中CT抽籤テーブルのアドレスに加算して、1段階目の選択アドレスを算出する(S582)。 First, the main CPU 101 refers to a CT lottery selection table during a CT (not shown) to obtain the addresses of the first and second stage addition selection data for calculating the address of the CT lottery table during a CT, as well as the number of CT lottery draws (2 in this embodiment) (S581). Next, the main CPU 101 adds the address of the first stage addition selection data to the address of the CT lottery table during a CT to calculate the selection address of the first stage (S582).

次いで、メインCPU101は、算出した1段階目の選択アドレスに格納されている選択値を取得する(S583)。次いで、メインCPU101は、選択値が「0」であるか否かを判別する(S584)。 Next, the main CPU 101 obtains the selection value stored in the calculated selection address of the first stage (S583). Next, the main CPU 101 determines whether the selection value is "0" (S584).

S584において、メインCPU101が、選択値が「0」であると判別したとき(S584がYES判定の場合)、メインCPU101は、テーブルデータ取得処理を終了し、処理をCT中CT抽籤処理(図119参照)のS573に移す。 When the main CPU 101 determines in S584 that the selected value is "0" (if S584 returns a YES judgment), the main CPU 101 ends the table data acquisition process and transfers the process to S573 of the CT lottery process during CT (see FIG. 119).

一方、S584において、メインCPU101が、選択値が「0」でないと判別したとき(S584がNO判定の場合)、メインCPU101は、選択アドレスに選択値を加算して、2段階目の選択アドレスを算出する(S585)。次いで、メインCPU101は、2段階目の選択アドレスに2段階目の加算選択データのアドレスを加算して、選択アドレスを算出する(S586)。 On the other hand, when the main CPU 101 determines in S584 that the selection value is not "0" (if S584 returns NO), the main CPU 101 adds the selection value to the selection address to calculate the second stage selection address (S585). Next, the main CPU 101 adds the address of the second stage added selection data to the second stage selection address to calculate the selection address (S586).

次いで、メインCPU101は、S586で算出した選択アドレスに格納されている選択値を取得し、該選択値を選択アドレスに加算して、CT中CT抽籤テーブル内において参照するアドレスを算出する(S587)。そして、S587の処理後、メインCPU101は、テーブルデータ取得処理を終了し、処理をCT中CT抽籤処理(図119参照)のS573に移す。 Next, the main CPU 101 obtains the selection value stored in the selection address calculated in S586, and adds the selection value to the selection address to calculate an address to be referenced in the CT lottery table during a CT (S587). After processing S587, the main CPU 101 ends the table data acquisition process and transfers the process to S573 of the CT lottery process during a CT (see FIG. 119).

本実施形態では、上述のようにしてテーブルデータ取得処理が行われる。そして、上述したテーブルデータ取得処理は、メインCPU101が、図121のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the table data acquisition process is performed as described above. The table data acquisition process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program in FIG. 121.

その中で、1段階目のテーブルデータ取得処理(S581~S584の処理)では、図122に示すCT中CT当籤抽籤テーブル中のアドレス「dCTCTSTTB」~「dCTCTS_RER-1」までの領域に格納されたテーブル(当籤役別テーブル選択相対テーブル)が参照される。また、当籤役別テーブル選択相対テーブル(抽籤テーブル選択テーブル)内において、CT当籤がハズレとなる各役(サブフラグD「ハズレ」、「サボテン」、「弱チェリー」、「強チェリー」、「確定役」、「3連チリリプ」)の選択テーブルのアドレスには、上述した選択値(相対値)として「0」が格納される。そして、1段階目のテーブルデータ取得処理(アドレス算出処理)では、選択値が「0」である場合には、抽籤結果を「ハズレ」にする(上記S584の判定処理参照)。 Among them, in the first stage table data acquisition process (processing of S581 to S584), the table (table selection relative table by winning role) stored in the area from address "dCTCTSTTB" to "dCTCTS_RER-1" in the CT during CT lottery table shown in FIG. 122 is referenced. In addition, in the table selection relative table by winning role (lottery table selection table), "0" is stored as the above-mentioned selection value (relative value) in the address of the selection table for each role that results in a CT winning lottery loss (subflag D "Loss", "Cactus", "Weak Cherry", "Strong Cherry", "Determined Role", "3 consecutive Chili-Rip") in the CT winning lottery. Then, in the first stage table data acquisition process (address calculation process), if the selection value is "0", the lottery result is set to "Loss" (see the judgment process of S584 above).

上記構成のCT中CT当籤抽籤テーブルでは、1段階目のテーブルデータ取得処理で参照する当籤役別テーブル選択相対テーブルにおいて、役の種別だけで「ハズレ」を設定することができるので、抽籤テーブルに「ハズレ」役の抽籤値を規定する必要がなくなる。それゆえ、本実施形態では、CT中CT当籤抽籤テーブルにおいて、「ハズレ」役の抽籤値データ(「0」)を格納する必要が無くなり、メインROM102のテーブル領域の容量を節約することができる。 In the CT during CT winning lottery table configured as above, in the winning role-specific table selection relative table referenced in the first stage table data acquisition process, a "lose" can be set by the type of role alone, so there is no need to specify the lottery value of the "lose" role in the lottery table. Therefore, in this embodiment, there is no need to store the lottery value data ("0") of the "lose" role in the CT during CT winning lottery table, which saves the capacity of the table area of the main ROM 102.

また、2段階目(サブフラグD「リーチ目リプ」取得時)のテーブルデータ取得処理(S585~S587の処理)中のS587の処理では、算出された抽籤テーブルアドレスに基づいて、図122に示すCT中CT当籤抽籤テーブル(図56のCT中セット数上乗せ抽籤テーブルに対応)内から、通常CT状態時に用いる抽籤テーブル(先頭アドレス「dNMCTCTS_RER」)又は高確率CT状態の抽籤テーブル(先頭アドレス「dSPCTCTS_RER」)の一方が選択される。 In addition, in the processing of S587 during the table data acquisition processing (processing of S585 to S587) in the second stage (when sub-flag D "Reach eye lip" is acquired), based on the calculated lottery table address, one of the lottery tables used during the normal CT state (starting address "dNMCTCTS_RER") or the lottery table for the high probability CT state (starting address "dSPCTCTS_RER") is selected from the lottery table for CT-during-CT winning during CT shown in FIG. 122 (corresponding to the lottery table for adding the number of sets during CT in FIG. 56).

高確率CT状態時に用いる抽籤テーブルでは、図122に示すように、先頭アドレス「dSPCTCTS_RER」の次のアドレス領域に1バイトデータからなる「判定ビット」(判定データ)が格納される。判定ビットには、抽籤対象の抽籤値が格納されたアドレスの範囲を示すデータが格納される。図122に示す例のように、高確率CT状態の抽籤テーブルの「判定ビット」の格納領域の次のアドレスにのみ抽籤対象(高確CT)の抽籤値が格納されている場合には、判定ビットの格納領域には、ビット0にのみ「1」が格納された1バイトデータ「00000001B」が判定ビットとして格納される。一方、通常CT状態時に用いる抽籤テーブルのように、判定ビットの格納領域の次のアドレス及び次々アドレスに抽籤対象(高確CT及び通常CT)の抽籤値が格納されている場合には、図122に示すように、判定ビットの格納領域には、ビット0及び1にのみ「1」が格納された1バイトデータ「00000011B」が判定ビットとして格納される。このような判定ビットを設けた場合、抽籤テーブルにおいて、判定ビットにおいてビットデータが「0」となるアドレスの領域に抽籤対象外の抽籤値データを格納する必要が無くなる。 In the lottery table used in the high probability CT state, as shown in FIG. 122, a "judgment bit" (judgment data) consisting of one byte of data is stored in the address area next to the starting address "dSPCTCTS_RER". The judgment bit stores data indicating the range of addresses in which the lottery value of the lottery object is stored. As in the example shown in FIG. 122, when the lottery value of the lottery object (high probability CT) is stored only in the address next to the storage area of the "judgment bit" in the lottery table in the high probability CT state, one byte of data "00000001B", with "1" stored only in bit 0, is stored as the judgment bit in the storage area of the judgment bit. On the other hand, when the lottery values for the lottery targets (high probability CT and normal CT) are stored in the next address and the address after that in the storage area of the judgment bit, as in the lottery table used in the normal CT state, the judgment bit storage area stores 1 byte data "00000011B" with "1" stored only in bits 0 and 1 as the judgment bit, as shown in FIG. 122. When such a judgment bit is provided, it becomes unnecessary to store lottery value data that is not the object of the lottery in the address area in the lottery table where the bit data in the judgment bit is "0".

さらに、高確率CT状態時に用いる抽籤テーブルでは、図122に示すように、「判定ビット」の次のアドレス「dSPCTCTS_RER+2」に高確率CT当籤の抽籤値が格納され、高確率CT当籤の抽籤値としてアドレス「cABS_HIT」に規定されたデータが格納される。本実施形態では、このアドレス「cABS_HIT」に規定されているデータは、当籤確定(100%当籤)を示すデータ(以下、「確定データ」という)である。また、本実施形態では、CT中CT当籤抽籤テーブルにおいてハズレ用の抽籤値データ(「0」)を設ける必要がないので、図122に示すように、アドレス「cABS_HIT」に規定されている確定データに「0」を規定することができる。すなわち、上記構成のCT中CT当籤抽籤テーブルでは、抽籤値「0」を確定データとして使用することができる。 Furthermore, in the lottery table used in the high probability CT state, as shown in FIG. 122, the lottery value of the high probability CT winning lottery is stored in the address "dSPCTCTS_RER+2" next to the "determination bit", and the data specified in the address "cABS_HIT" is stored as the lottery value of the high probability CT winning lottery. In this embodiment, the data specified in this address "cABS_HIT" is data indicating a winning lottery (100% winning lottery) (hereinafter referred to as "confirmed data"). In addition, in this embodiment, since there is no need to provide lottery value data ("0") for a losing lottery in the CT winning lottery table during CT, as shown in FIG. 122, the confirmed data specified in the address "cABS_HIT" can be set to "0". In other words, in the CT winning lottery table during CT configured as above, the lottery value "0" can be used as confirmed data.

なお、図56のCT中セット数上乗せ抽籤テーブルに説明したように、本実施形態では、高確率CT状態時のCT中セット数上乗せ抽籤では、必ず、「高確率CT当籤」が決定される。それゆえ、本実施形態では、ソースプログラム上では、図122に示すCT中CT当籤抽籤テーブルにおいて、高確率CT当籤の抽籤値として確定データを格納することができる。 As explained in the CT set number addition lottery table in FIG. 56, in this embodiment, in the CT set number addition lottery during a high probability CT state, a "high probability CT win" is always determined. Therefore, in this embodiment, in the source program, in the CT win lottery table during CT shown in FIG. 122, confirmed data can be stored as the lottery value for a high probability CT win.

上述した2段階目(サブフラグD「リーチ目リプ」取得時)の抽籤テーブルのように、判定ビットを構成する各ビットデータの値により、CT抽籤の抽籤対象役及び抽籤対象外の役(サブフラグD)を判別することにより、抽籤対象外の役の抽籤値データ(ハズレデータ)をテーブルに格納する必要が無くなる。また、抽籤対象役の当籤確率が100%である確定データとしては、抽籤値「0」を用いることができる。これらのことから、本実施形態では、CT中CT当籤抽籤テーブル(CT中セット数上乗せ抽籤テーブル)の容量を圧縮することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。また、本実施形態では、この技術をCT中CT当籤処理で使用する例を説明したが、本発明はこれに限定されず、ART抽籤(図115参照)、ARTゲーム数上乗せ抽籤(図117参照)、後述のCT抽籤(後述の図154参照)及び後述のCZの引き戻し抽籤(後述の図157参照)等で使用してもよい。 As in the lottery table of the second stage described above (when subflag D "Reach Eye Lip" is obtained), by determining the lottery target role of the CT lottery and the role not subject to the lottery (subflag D) by the value of each bit data constituting the judgment bit, it becomes unnecessary to store the lottery value data (loss data) of the role not subject to the lottery in the table. In addition, the lottery value "0" can be used as the determined data that the winning probability of the lottery target role is 100%. For these reasons, in this embodiment, the capacity of the CT winning lottery table during the CT (the lottery table for adding the number of sets during the CT) can be compressed, and free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to improve playability. Also, in this embodiment, an example has been described in which this technology is used in the CT-during-CT lottery process, but the present invention is not limited to this, and it may also be used in ART lottery (see FIG. 115), ART game number addition lottery (see FIG. 117), CT lottery (see FIG. 154 described below), and CZ pullback lottery (see FIG. 157 described below), etc.

[1バイト抽籤処理]
次に、図123及び図124を参照して、CT中CT抽籤処理(図119参照)中のS573で行う1バイト抽籤処理について説明する。図123は、1バイト抽籤処理の手順を示すフローチャートである。また、図124は、1バイト抽籤処理を実行するためのソースプログラムの一例を示す図である。
[1-byte lottery processing]
Next, referring to Fig. 123 and Fig. 124, the 1 byte lottery process performed in S573 during the CT lottery process (see Fig. 119) during CT will be described. Fig. 123 is a flow chart showing the procedure of the 1 byte lottery process. Fig. 124 is a diagram showing an example of a source program for executing the 1 byte lottery process.

まず、メインCPU101は、メインRAM103内の乱数格納領域(不図示)に格納されているCT中CT抽籤用の1バイト乱数値(0~255:乱数回路110の乱数レジスタ4のソフトラッチ乱数)をセットする(S591)。次いで、メインCPU101は、テーブルデータ取得処理中のS587で算出したアドレスに基づいて、CT中CT抽籤テーブルから抽籤判定データ(図122の2段階目に規定されている抽籤テーブル中の判定ビット)を取得する(S592)。また、この処理では、メインCPU101は、抽籤回数の初期値として、判定ビットのビット数「8」をセットする。 First, the main CPU 101 sets a 1-byte random number value (0 to 255: soft-latch random number of random number register 4 of random number circuit 110) for the CT lottery during CT stored in a random number storage area (not shown) in the main RAM 103 (S591). Next, the main CPU 101 acquires lottery judgment data (judgment bit in the lottery table defined in the second stage of FIG. 122) from the CT lottery table during CT based on the address calculated in S587 during the table data acquisition process (S592). Also, in this process, the main CPU 101 sets the number of judgment bits to "8" as the initial value for the number of lotteries.

次いで、メインCPU101は、抽籤判定データが抽籤対象であるか否かを判別する(S593)。この判定処理では、メインCPU101は、現在の抽籤回数に対応付けられた判定ビット内のビットデータを参照し、該ビットデータが「1」であれば、抽籤対象であると判定する。なお、本実施形態では、判定ビット内のビット0~ビット7が、抽籤回数「8」~「1」にそれぞれ対応付けられている。 Next, the main CPU 101 determines whether the lottery judgment data is a lottery object (S593). In this judgment process, the main CPU 101 refers to the bit data in the judgment bits associated with the current lottery count, and if the bit data is "1", it determines that the lottery object is a lottery object. In this embodiment, bits 0 to 7 in the judgment bits are associated with the lottery counts "8" to "1", respectively.

S593において、メインCPU101が、抽籤判定データが抽籤対象でないと判別したとき(S593がNO判定の場合)、メインCPU101は、後述のS599の処理を行う。一方、S593において、メインCPU101が、抽籤判定データが抽籤対象であると判別したとき(S593がYES判定の場合)、メインCPU101は、CT中CT抽籤テーブルから抽籤値を取得する(S594)。 In S593, when the main CPU 101 determines that the lottery determination data is not a lottery target (if S593 is a NO judgment), the main CPU 101 performs the processing of S599 described below. On the other hand, in S593, when the main CPU 101 determines that the lottery determination data is a lottery target (if S593 is a YES judgment), the main CPU 101 obtains a lottery value from the CT lottery table during CT (S594).

次いで、メインCPU101は、抽籤値が「0」(当籤確定データ)であるか否かを判別する(S595)。 Next, the main CPU 101 determines whether the lottery value is "0" (winning lottery data) (S595).

S595において、メインCPU101が、抽籤値が「0」であると判別したとき(S595がYES判定の場合)、メインCPU101は、1バイト抽籤処理を終了し、処理をCT中CT抽籤処理(図119参照)のS574に移す。一方、S595において、メインCPU101が、抽籤値が「0」でないと判別したとき(S595がNO判定の場合)、メインCPU101は、CT抽籤(CTセット数の上乗せ抽籤)処理を行う(S596)。具体的には、メインCPU101は、乱数値(1バイト乱数値)から抽籤値を減算し、その減算結果を乱数値とする。 In S595, when the main CPU 101 determines that the lottery value is "0" (if S595 is a YES judgment), the main CPU 101 ends the 1-byte lottery process and moves the process to S574 of the CT lottery process during CT (see FIG. 119). On the other hand, in S595, when the main CPU 101 determines that the lottery value is not "0" (if S595 is a NO judgment), the main CPU 101 performs the CT lottery process (lottery for adding the number of CT sets) (S596). Specifically, the main CPU 101 subtracts the lottery value from the random number value (1-byte random number value) and sets the result of the subtraction as the random number value.

次いで、メインCPU101は、S596のCT抽籤に当籤したか否かを判別する(S597)。なお、S596のCT抽籤では、メインCPU101は、S596の減算結果が「0」以下となった場合(いわゆる「桁かり」が生じた場合)に、当籤したと判定する。 Next, the main CPU 101 determines whether or not the CT lottery of S596 has been won (S597). Note that in the CT lottery of S596, the main CPU 101 determines that the lottery has been won if the subtraction result of S596 is "0" or less (if a so-called "carrying over" occurs).

S597において、メインCPU101が、CT抽籤に当籤したと判別したとき(S597がYES判定の場合)、メインCPU101は、1バイト抽籤処理を終了し、処理をCT中CT抽籤処理(図119参照)のS574に移す。一方、S597において、メインCPU101が、CT抽籤に当籤しなかったと判別したとき(S597がNO判定の場合)、メインCPU101は、CT中CT抽籤テーブル内において参照する抽籤値の格納アドレス(抽籤アドレス)を次の抽籤アドレスに更新する(S598)。 When the main CPU 101 determines in S597 that the CT lottery has been won (if S597 is a YES judgment), the main CPU 101 ends the 1-byte lottery process and moves the process to S574 of the CT lottery process during CT (see FIG. 119). On the other hand, when the main CPU 101 determines in S597 that the CT lottery has not been won (if S597 is a NO judgment), the main CPU 101 updates the storage address of the lottery value (lottery address) referenced in the CT lottery table during CT to the next lottery address (S598).

S598の処理後又はS593がNO判定の場合、メインCPU101は、抽籤回数を1減算する(S599)。次いで、メインCPU101は、抽籤回数が「0」であるか否かを判別する(S600)。 After processing S598 or if S593 is judged as NO, the main CPU 101 subtracts 1 from the number of lotteries (S599). Next, the main CPU 101 determines whether the number of lotteries is "0" (S600).

S600において、メインCPU101が、抽籤回数が「0」でないと判別したとき(S600がNO判定の場合)、メインCPU101は、処理をS593に戻し、S593以降の処理を繰り返す。一方、S600において、メインCPU101が、抽籤回数が「0」であると判別したとき(S600がYES判定の場合)、メインCPU101は、1バイト抽籤処理を終了し、処理をCT中CT抽籤処理(図119参照)のS574に移す。 When the main CPU 101 determines in S600 that the number of lotteries is not "0" (if S600 is a NO judgment), the main CPU 101 returns the process to S593 and repeats the processes from S593 onwards. On the other hand, when the main CPU 101 determines in S600 that the number of lotteries is "0" (if S600 is a YES judgment), the main CPU 101 ends the 1-byte lottery process and transfers the process to S574 of the CT lottery process during CT (see FIG. 119).

本実施形態では、上述のようにして1バイト抽籤処理が行われる。なお、上述した1バイト抽籤処理は、メインCPU101が、図124のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the 1 byte lottery process is performed as described above. The 1 byte lottery process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 124.

1バイト抽籤処理中のS591の乱数取得処理では、図124に示すように、ソースプログラム上において、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである「LDQ」命令が用いられる。それゆえ、本実施形態では、1バイト抽籤処理においても、Qレジスタ(拡張レジスタ)を用いた命令コードが用いることにより、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができるので、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In the random number acquisition process of S591 during the 1-byte lottery process, as shown in FIG. 124, the "LDQ" command, which is an instruction code exclusive to the main CPU 101 that uses the Q register (extended register) to specify an address in the source program, is used. Therefore, in this embodiment, the instruction code using the Q register (extended register) is used in the 1-byte lottery process as well, and the main ROM 102, main RAM 103, and memory map I/O can be accessed by direct values, so that the instruction code related to address setting can be omitted, and the capacity of the source program (the capacity used by the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to improve playability.

[BB中スタート時処理]
次に、図125を参照して、状態別制御処理(図104参照)中のS415で行うBB中スタート時処理について説明する。なお、図125は、BB中スタート時処理の手順を示すフローチャートである。
[Start processing during BB]
Next, the BB start time process performed in S415 of the state-specific control process (see FIG. 104) will be described with reference to Fig. 125. Fig. 125 is a flow chart showing the procedure of the BB start time process.

まず、メインCPU101は、ボーナス中ARTゲーム数上乗せ抽籤テーブル(図59参照)を参照し、内部当籤役に基づいてARTゲーム数の上乗せ抽籤処理を行う(S611)。次いで、メインCPU101は、上乗せ抽籤に当籤したか否かを判別する(S612)。 First, the main CPU 101 refers to the bonus ART game number addition lottery table (see FIG. 59) and performs a lottery process for adding the number of ART games based on the internal winning combination (S611). Next, the main CPU 101 determines whether or not the addition lottery has been won (S612).

S612において、メインCPU101が、上乗せ抽籤に当籤しなかったと判別したとき(S612がNO判定の場合)、メインCPU101は、BB中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。一方、S612において、メインCPU101が、上乗せ抽籤に当籤したと判別したとき(S612がYES判定の場合)、メインCPU101は、当籤結果(上乗せゲーム数)をART終了ゲーム数カウンタに加算する(S613)。 When the main CPU 101 determines in S612 that the player has not won the additional lottery (if S612 is a NO judgment), the main CPU 101 ends the start-time processing during BB and also ends the state-specific control processing (see FIG. 104). On the other hand, when the main CPU 101 determines in S612 that the player has won the additional lottery (if S612 is a YES judgment), the main CPU 101 adds the winning result (number of additional games) to the ART end game number counter (S613).

次いで、メインCPU101は、ARTセット数が「0」であるか否かを判別する(S614)。S614において、メインCPU101が、ARTセット数が「0」でないと判別したとき(S614がNO判定の場合)、メインCPU101は、BB中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 Next, the main CPU 101 determines whether the ART set number is "0" or not (S614). In S614, when the main CPU 101 determines that the ART set number is not "0" (if S614 is judged as NO), the main CPU 101 ends the start-time processing during BB and also ends the state-specific control processing (see FIG. 104).

一方、S614において、メインCPU101が、ARTセット数が「0」であると判別したとき(S614がYES判定の場合)、メインCPU101は、ARTセット数に「1」を加算する(S615)。そして、S615の処理後、メインCPU101は、BB中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 On the other hand, when the main CPU 101 determines in S614 that the ART set number is "0" (if S614 is judged as YES), the main CPU 101 adds "1" to the ART set number (S615). Then, after processing S615, the main CPU 101 ends the start-time processing during BB, and also ends the state-specific control processing (see FIG. 104).

[引込優先順位格納処理]
次に、図126及び図127を参照して、メインフロー(図82参照)中のS212で行う引込優先順位格納処理について説明する。図126は、引込優先順位格納処理の手順を示すフローチャートである。また、図127は、引込優先順位格納処理中の後述のS625及びS626の処理を実行するためのソースプログラムの一例を示す図である。
[Pickup priority storage process]
Next, the attraction priority order storage process performed in S212 of the main flow (see FIG. 82) will be described with reference to Fig. 126 and Fig. 127. Fig. 126 is a flow chart showing the procedure of the attraction priority order storage process. Fig. 127 is a diagram showing an example of a source program for executing the processes of S625 and S626 described later during the attraction priority order storage process.

まず、メインCPU101は、検索リール数に「3」をセットする(S621)。次いで、メインCPU101は、引込優先順位テーブル選択処理を行う(S622)。この処理では、内部当籤役及び作動ストップボタンに基づいて、引込優先順位テーブル(図27参照)が選択される。 First, the main CPU 101 sets the number of reels to be searched to "3" (S621). Next, the main CPU 101 performs a draw priority table selection process (S622). In this process, a draw priority table (see FIG. 27) is selected based on the internal winning combination and the operation stop button.

次いで、メインCPU101は、引込優先順位格納領域選択処理を行う(S623)。この処理では、検索対象のリールの引込優先順位データ格納領域が選択される。次いで、メインCPU101は、図柄チェック数(回数)として「20」をセットする(S624)。 Next, the main CPU 101 performs a pull-in priority storage area selection process (S623). In this process, the pull-in priority data storage area of the reel being searched is selected. Next, the main CPU 101 sets the number of pattern checks (number of times) to "20" (S624).

次いで、メインCPU101は、図柄コード取得処理を行う(S625)。この処理では、図柄チェック数に対応した入賞作動フラグ格納領域及び図柄コード格納領域を参照して、図柄コードを取得する。なお、図柄コード取得処理の詳細については、後述の図128を参照しながら後で説明する。 Next, the main CPU 101 performs a pattern code acquisition process (S625). In this process, the pattern code is acquired by referencing the winning activation flag storage area and the pattern code storage area corresponding to the number of pattern checks. Details of the pattern code acquisition process will be described later with reference to FIG. 128.

次いで、メインCPU101は、論理積演算処理を行う(S626)。この処理では、メインCPU101は、入賞作動フラグデータの生成処理を行う。論理積演算処理の詳細については、後述の図133を参照しながら後で説明する。 Next, the main CPU 101 performs a logical AND operation process (S626). In this process, the main CPU 101 performs a process for generating winning activation flag data. Details of the logical AND operation process will be described later with reference to FIG. 133.

次いで、メインCPU101は、引込優先順位取得処理を行う(S627)。この処理では、メインCPU101は、入賞作動フラグ(入賞役)格納領域(図28~図30参照)内においてビットが「1」にセットされており、かつ、当り要求フラグ格納領域でビットが「1」にされている役について、引込優先順位テーブル(図27参照)を参照して、引込優先順位データを取得する。なお、引込優先順位取得処理の詳細については、後述の図134及び図135を参照しながら後で説明する。 Next, the main CPU 101 performs a pull-in priority acquisition process (S627). In this process, the main CPU 101 refers to the pull-in priority table (see FIG. 27) to acquire pull-in priority data for roles for which the bit is set to "1" in the win activation flag (win role) storage area (see FIG. 28 to FIG. 30) and the bit is set to "1" in the win request flag storage area. Details of the pull-in priority acquisition process will be described later with reference to FIG. 134 and FIG. 135.

次いで、メインCPU101は、取得した引込優先順位データをメインRAM103内の引込優先順位データ格納領域(不図示)に格納する(S628)。この際、引込優先順位データは、各優先順位の値と、格納領域のビットとが対応するように引込優先順位データ格納領域に格納される。 Next, the main CPU 101 stores the acquired pull-in priority data in a pull-in priority data storage area (not shown) in the main RAM 103 (S628). At this time, the pull-in priority data is stored in the pull-in priority data storage area so that each priority value corresponds to a bit in the storage area.

なお、引込優先順位データ格納領域には、メインリールの種類毎に優先順位データの格納領域が設けられる。各引込優先順位データ格納領域には、対応するメインリールの各図柄位置「0」~「19」に応じて決定された引込優先順位データが格納される。本実施形態では、この引込優先順位データ格納領域を参照することにより、停止テーブルに基づいて決定された滑り駒数の他に、より適切な滑り駒数が存在するか否かを検索する。 The pull-in priority data storage area includes a storage area for priority data for each type of main reel. Each pull-in priority data storage area stores pull-in priority data determined according to the symbol positions "0" to "19" of the corresponding main reel. In this embodiment, by referencing this pull-in priority data storage area, a search is made to see if there is a more appropriate number of sliding pieces other than the number of sliding pieces determined based on the stop table.

引込優先順位データ格納領域に格納される優先順位引込データの内容は、引込優先順位データを決定する際に参照された引込優先順位テーブル内の引込優先順位テーブル番号の種類によって異なる。また、引込優先順位データは、その値が大きいほど優先順位が高いことを表す。引込優先順位データを参照することにより、メインリールの周面に配された各図柄間における優先順位の相対的な評価が可能となる。すなわち、引込優先順位データとして最も大きい値が決定されている図柄が最も優先順位の高い図柄となる。したがって、引込優先順位データは、メインリールの周面に配された各図柄間の順位を示すものともいえる。なお、引込優先順位データの値が等しい図柄が複数存在する場合には、優先順序テーブルが規定する優先順序に従って1つの図柄が決定される。 The contents of the priority pull-in data stored in the pull-in priority data storage area differ depending on the type of pull-in priority table number in the pull-in priority table referenced when determining the pull-in priority data. The larger the pull-in priority data value, the higher the priority. By referencing the pull-in priority data, it is possible to evaluate the relative priority between the symbols arranged on the periphery of the main reel. In other words, the symbol with the largest pull-in priority data value will be the symbol with the highest priority. Therefore, the pull-in priority data can be said to indicate the order between the symbols arranged on the periphery of the main reel. Note that when there are multiple symbols with the same pull-in priority data value, one symbol is determined according to the priority order defined by the priority order table.

次いで、メインCPU101は、引込優先順位格納領域の更新処理を行う(S629)。この処理では、メインCPU101は、次のチェック図柄の引込優先順位データ格納領域をセットする。次いで、メインCPU101は、図柄チェック数を1減算する(S630)。次いで、メインCPU101は、図柄チェック数が「0」であるか否かを判別する(S631)。 Next, the main CPU 101 performs an update process of the pull-in priority storage area (S629). In this process, the main CPU 101 sets the pull-in priority data storage area for the next check pattern. Next, the main CPU 101 subtracts 1 from the pattern check number (S630). Next, the main CPU 101 determines whether the pattern check number is "0" (S631).

S631において、メインCPU101が、図柄チェック数が「0」でないと判別したとき(S631がNO判定の場合)、メインCPU101は、処理をS625の処理に戻し、S625以降の処理を繰り返す。一方、S631において、メインCPU101が、図柄チェック数が「0」であると判別したとき(S631がYES判定の場合)、メインCPU101は、検索対象リールの変更処理を行う(S632)。 When the main CPU 101 determines in S631 that the number of pattern checks is not "0" (if S631 is a NO judgment), the main CPU 101 returns the process to S625 and repeats the processes from S625 onwards. On the other hand, when the main CPU 101 determines in S631 that the number of pattern checks is "0" (if S631 is a YES judgment), the main CPU 101 performs a process to change the reel to be searched (S632).

次いで、メインCPU101は、検索リール数を1減算する(S633)。次いで、メインCPU101は、検索リール数が「0」であるか否か、すなわち、全てのメインリールに対して上述した一連の処理が行われたか否かを判別する(S634)。 Next, the main CPU 101 subtracts 1 from the number of searched reels (S633). Next, the main CPU 101 determines whether the number of searched reels is "0", i.e., whether the above-described series of processes has been performed on all main reels (S634).

S634において、メインCPU101が、検索リール数が「0」でないと判別したとき(S634がNO判定の場合)、メインCPU101は、処理をS622の処理に戻し、S622以降の処理を繰り返す。一方、S634において、メインCPU101が、検索リール数が「0」であると判別したとき(S634がYES判定の場合)、メインCPU101は、引込優先順位格納処理を終了し、処理をメインフロー(図82参照)のS213に移す。 When the main CPU 101 determines in S634 that the number of searched reels is not "0" (if S634 is a NO judgment), the main CPU 101 returns the process to S622 and repeats the processes from S622 onwards. On the other hand, when the main CPU 101 determines in S634 that the number of searched reels is "0" (if S634 is a YES judgment), the main CPU 101 ends the attraction priority order storage process and moves the process to S213 of the main flow (see FIG. 82).

本実施形態では、上述のようにして引込優先順位格納処理が行われる。上述した引込優先順位格納処理中のS625及びS626の処理は、メインCPU101が、図127のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the retraction priority storage process is performed as described above. The processes of S625 and S626 during the retraction priority storage process described above are performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 127.

その中で、S626の論理積演算処理は、メインCPU101が図127中のソースコード「CALLF SB_DAND_00」を実行することにより行われる。「CALLF」命令は、上述のようにメインCPU101専用の2バイト命令コードであり、図127中のソースコード「CALLF SB_DAND_00」が実行されると、「SB_DAND_00」で指定されているアドレスに、処理をジャンプさせ、論理積演算処理が開始される。 Among these, the logical product calculation process of S626 is performed by the main CPU 101 executing the source code "CALLF SB_DAND_00" in Fig. 127. As described above, the "CALF" instruction is a 2-byte instruction code exclusively for the main CPU 101, and when the source code "CALLF SB_DAND_00" in Fig. 127 is executed, the process jumps to the address specified by "SB_DAND_00" and the logical product calculation process begins.

[図柄コード取得処理]
次に、図128~図132を参照して、引込優先順位格納処理(図126参照)中のS625で行う図柄コード取得処理について説明する。図128は、図柄コード取得処理の手順を示すフローチャートであり、図129は、図柄コード取得処理を実行するためのソースプログラムの一例を示す図である。図130Aは、図柄コード取得処理のソースプログラム上で、実際に参照される第1リール(左リール)図柄配置テーブルの構成の一例を示す図であり、図130Bは、第1リール図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。図131Aは、図柄コード取得処理のソースプログラム上で、実際に参照される第2リール(中リール)図柄配置テーブルの構成の一例を示す図であり、図131Bは、第2リール図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。また、図132Aは、図柄コード取得処理のソースプログラム上で、実際に参照される第3リール(右リール)図柄配置テーブルの構成の一例を示す図であり、図132Bは、第3リール図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。
[Pattern code acquisition process]
Next, the symbol code acquisition process performed in S625 during the attraction priority order storage process (see FIG. 126) will be described with reference to FIG. 128 to FIG. 132. FIG. 128 is a flow chart showing the procedure of the symbol code acquisition process, and FIG. 129 is a diagram showing an example of a source program for executing the symbol code acquisition process. FIG. 130A is a diagram showing an example of the configuration of the first reel (left reel) symbol arrangement table actually referred to on the source program of the symbol code acquisition process, and FIG. 130B is a diagram showing an example of the configuration of the symbol-corresponding winning operation table referred to when the first reel symbol arrangement table is set. FIG. 131A is a diagram showing an example of the configuration of the second reel (middle reel) symbol arrangement table actually referred to on the source program of the symbol code acquisition process, and FIG. 131B is a diagram showing an example of the configuration of the symbol-corresponding winning operation table referred to when the second reel symbol arrangement table is set. In addition, Figure 132A is a diagram showing an example of the configuration of a third reel (right reel) pattern arrangement table that is actually referenced in the source program of the pattern code acquisition process, and Figure 132B is a diagram showing an example of the configuration of a pattern-corresponding winning operation table that is referenced when the third reel pattern arrangement table is set.

まず、メインCPU101は、入賞作動フラグ格納領域のクリア処理を行う(S641)。この処理では、メインCPU101は、入賞作動フラグ格納領域(図28~図30参照)内の全ての格納領域に「0」をセットする。次いで、メインCPU101は、第1リール図柄配置テーブル(図130A参照)をセットする(S642)。 First, the main CPU 101 performs a process of clearing the winning activation flag storage area (S641). In this process, the main CPU 101 sets "0" to all storage areas in the winning activation flag storage area (see Figures 28 to 30). Next, the main CPU 101 sets the first reel symbol arrangement table (see Figure 130A) (S642).

次いで、メインCPU101は、第1リール(左リール3L)の停止時であるか否かを判別する(S643)。 Next, the main CPU 101 determines whether the first reel (left reel 3L) has stopped (S643).

S643において、メインCPU101が、第1リール(左リール3L)の停止時であると判別したとき(S643がYES判定の場合)、メインCPU101は、後述のS647の処理を行う。一方、S643において、メインCPU101が、第1リール(左リール3L)の停止時でないと判別したとき(S643がNO判定の場合)、メインCPU101は、第2リール図柄配置テーブル(図131A参照)をセットする(S644)。この処理では、S642の処理でセットされた第1リール図柄配置テーブルが、第2リール図柄配置テーブルで上書きされる。 In S643, when the main CPU 101 determines that the first reel (left reel 3L) is stopped (if S643 is judged as YES), the main CPU 101 performs the process of S647 described below. On the other hand, in S643, when the main CPU 101 determines that the first reel (left reel 3L) is not stopped (if S643 is judged as NO), the main CPU 101 sets the second reel symbol arrangement table (see FIG. 131A) (S644). In this process, the first reel symbol arrangement table set in the process of S642 is overwritten with the second reel symbol arrangement table.

次いで、メインCPU101は、第2リール(中リール3C)の停止時であるか否かを判別する(S645)。 Next, the main CPU 101 determines whether the second reel (center reel 3C) has stopped (S645).

S645において、メインCPU101が、第2リール(中リール3C)の停止時であると判別したとき(S645がYES判定の場合)、メインCPU101は、後述のS647の処理を行う。一方、S645において、メインCPU101が、第2リール(中リール3C)の停止時でないと判別したとき(S645がNO判定の場合)、メインCPU101は、第3リール図柄配置テーブル(図132A参照)をセットする(S646)。この処理では、S644の処理でセットされた第2リール図柄配置テーブルが、第3リール図柄配置テーブルで上書きされる。 In S645, when the main CPU 101 determines that the second reel (middle reel 3C) is stopped (if S645 is judged as YES), the main CPU 101 performs the process of S647 described below. On the other hand, in S645, when the main CPU 101 determines that the second reel (middle reel 3C) is not stopped (if S645 is judged as NO), the main CPU 101 sets the third reel symbol arrangement table (see FIG. 132A) (S646). In this process, the second reel symbol arrangement table set in the process of S644 is overwritten with the third reel symbol arrangement table.

S646の処理後、又は、S643或いはS645がYES判定の場合、メインCPU101は、停止制御対象のリールに対する停止操作実行時の図柄チェック処理を行い、図柄チェック処理により取得された図柄に対応する図柄対応入賞作動テーブルを取得する(S647)。例えば、第1リール(左リール3L)停止時であり、停止操作時に有効ライン上に位置する図柄が「白7」である場合、メインCPU101は、図130B中のアドレス「dR1_SVN1」~アドレス「dR1_SVN2-1」の範囲のブロックに規定された図柄対応入賞作動テーブルの先頭アドレスを取得する。 After processing S646, or if S643 or S645 is judged as YES, the main CPU 101 performs a symbol check process when the stop operation is executed on the reel that is the target of the stop control, and obtains the symbol-corresponding winning operation table corresponding to the symbol obtained by the symbol check process (S647). For example, when the first reel (left reel 3L) is stopped and the symbol located on the pay line at the time of the stop operation is "white 7", the main CPU 101 obtains the top address of the symbol-corresponding winning operation table specified in the block ranging from address "dR1_SVN1" to address "dR1_SVN2-1" in FIG. 130B.

次いで、メインCPU101は、入賞作動フラグ格納領域をセットする(S648)。
次いで、メインCPU101は、図101で説明した圧縮データ格納処理を行う(S649)。この処理では、メインCPU101は、主に、図柄対応入賞作動テーブルに格納された入賞可能な入賞作動フラグデータを、入賞作動フラグ格納領域内の対応する格納領域に転送(展開)する処理を行う。
Next, the main CPU 101 sets the winning activation flag storage area (S648).
Next, the main CPU 101 performs the compressed data storage process described in Fig. 101 (S649). In this process, the main CPU 101 mainly performs a process of transferring (expanding) the winning activation flag data that can be won, which is stored in the symbol-corresponding winning activation table, to the corresponding storage area in the winning activation flag storage area.

例えば、第1リール(左リール3L)停止時であり、停止操作時に有効ライン上に位置する図柄が「白7」である場合には、入賞可能な図柄組合せ(コンビネーション)は、図28~図30に示すように、第2格納領域に規定されるコンビネーション名称「C_2nd_A_01」、「C_2nd_A_01」及び「C_SP1_01」、第3格納領域に規定されるコンビネーション名称「C_9枚C_01」~「C_9枚C_03」、「C_9枚C_07」~「C_9枚C_09」及び「C_9枚E_01」、第4格納領域に規定されるコンビネーション名称「C_RB役A_01」、「C_RB役A_02」、「C_RB役B_01」~「C_RB役B_04」、「C_RB役C_01」及び「C_RB役C_02」、第6格納領域に規定されるコンビネーション名称「C_リーチ目リプC_01」~「C_リーチ目リプC_03」、「C_リーチ目リプD_01」、「C_リーチ目リプD_02」及び「C_リーチ目リプE_01」、並びに、第10格納領域に規定されるコンビネーション名称「C_BB1」である。 For example, when the first reel (left reel 3L) is stopped and the symbol on the pay line at the time of the stop operation is "white 7", the winning symbol combinations (combinations) are as shown in Figures 28 to 30, the combination names specified in the second storage area are "C_2nd_A_01", "C_2nd_A_01" and "C_SP1_01", the combination names specified in the third storage area are "C_9 cards C_01" to "C_9 cards C_03", "C_9 cards C_07" to "C_9 cards C_09" and "C_9 cards E_01", and the third storage area is "C_9 cards C_02", "C_9 cards C_03", "C_9 cards C_07" to "C_9 cards C_09" and "C_9 cards E_01". The combination names defined in the fourth storage area are "C_RB role A_01", "C_RB role A_02", "C_RB role B_01" to "C_RB role B_04", "C_RB role C_01" and "C_RB role C_02", the combination names defined in the sixth storage area are "C_reach eye lip C_01" to "C_reach eye lip C_03", "C_reach eye lip D_01", "C_reach eye lip D_02" and "C_reach eye lip E_01", and the combination name defined in the tenth storage area is "C_BB1".

この場合、図柄対応入賞作動テーブルに格納された入賞可能な入賞作動フラグデータの第1ブロック(第0~第7格納領域)の格納先は、図130Bに示すテーブル内のアドレス「dR1_SVN1+1」に格納されている1バイトの指定データ「01011100B」により指定される(図130B中のコメント「格納領域 +2, +3, +4, +6」欄参照)。また、図柄対応入賞作動テーブルに格納された入賞可能な入賞作動フラグデータの第2ブロック(第8~第11格納領域)の格納先は、図130Bに示すテーブル内のアドレス「dR1_SVN1+6」に格納されている1バイトの指定データ「10000000B」により指定される(図130B中のコメント「格納領域 +10」欄参照)。 In this case, the storage destination of the first block (storage areas 0 to 7) of the win activation flag data that can win a prize stored in the symbol-based win activation table is specified by the 1-byte designation data "01011100B" stored at address "dR1_SVN1+1" in the table shown in FIG. 130B (see the comment "storage area +2, +3, +4, +6" column in FIG. 130B). Also, the storage destination of the second block (storage areas 8 to 11) of the win activation flag data that can win a prize stored in the symbol-based win activation table is specified by the 1-byte designation data "10000000B" stored at address "dR1_SVN1+6" in the table shown in FIG. 130B (see the comment "storage area +10" column in FIG. 130B).

なお、本実施形態では、第1ブロックの指定データのビット0~ビット7が、格納先として、それぞれ第1ブロックの第0~第7格納領域を指定するビットであり、第2ブロックの指定データのビット0~ビット3が、格納先として、それぞれ第2ブロックの第8~第11格納領域を指定するビットである。そして、各ブロックの1バイトの指定データでは、入賞作動フラグデータの格納先となる入賞作動フラグ格納領域内の格納領域に対応するビットに「1」が格納される。 In this embodiment, bits 0 to 7 of the designation data for the first block are bits that designate the 0th to 7th storage areas of the first block as the storage destination, and bits 0 to 3 of the designation data for the second block are bits that designate the 8th to 11th storage areas of the second block as the storage destination. In the 1-byte designation data for each block, a "1" is stored in the bit that corresponds to the storage area in the winning activation flag storage area that is the storage destination for the winning activation flag data.

それゆえ、例えば、第1リール(左リール3L)停止時であり、停止操作時に有効ライン上に位置する図柄が「白7」である場合、S649の処理において、図130Bに示すテーブル内のアドレス「dR1_SVN1+2」に格納されている入賞作動フラグデータ「00010000B」又は「00000100B」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第2格納領域に転送され、アドレス「dR1_SVN1+3」に格納されている入賞作動フラグデータ「00100000B」又は「00000100B」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第3格納領域に転送される。また、この場合、S649の処理において、図130Bに示すテーブル内のアドレス「dR1_SVN1+4」に格納されている入賞作動フラグデータ「10000000B」、「01000000B」又は「00100000B」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第4格納領域に転送され、アドレス「dR1_SVN1+5」に格納されている入賞作動フラグデータ「00100000B」、「00010000B」又は「00001000B」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第6格納領域に転送される。さらに、この場合、S649の処理において、図130Bに示すテーブル内のアドレス「dR1_SVN1+8」に格納されている入賞作動フラグデータ「10000000B」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第10格納領域に転送される。 Therefore, for example, when the first reel (left reel 3L) has stopped and the symbol located on the winning line at the time of the stopping operation is "white 7", in the processing of S649, the winning activation flag data "00010000B" or "00000100B" stored at address "dR1_SVN1+2" in the table shown in FIG. 130B is transferred from the pattern-corresponding winning activation table to the second storage area within the winning activation flag storage area, and the winning activation flag data "00100000B" or "00000100B" stored at address "dR1_SVN1+3" is transferred from the pattern-corresponding winning activation table to the third storage area within the winning activation flag storage area. Also, in this case, in the processing of S649, the winning activation flag data "10000000B", "01000000B" or "00100000B" stored at address "dR1_SVN1+4" in the table shown in FIG. 130B is transferred from the pattern-corresponding winning activation table to the fourth storage area in the winning activation flag storage area, and the winning activation flag data "00100000B", "00010000B" or "00001000B" stored at address "dR1_SVN1+5" is transferred from the pattern-corresponding winning activation table to the sixth storage area in the winning activation flag storage area. Furthermore, in this case, in the processing of S649, the winning activation flag data "10000000B" stored at address "dR1_SVN1+8" in the table shown in FIG. 130B is transferred from the symbol-corresponding winning activation table to the 10th storage area in the winning activation flag storage area.

S649の処理後、メインCPU101は、圧縮データ格納処理により更新された入賞作動フラグ格納領域をセットし、図柄コード格納領域をセットし、入賞作動フラグ格納領域のデータ長(本実施形態では12バイト)をセットする(S650)。そして、S650の処理後、メインCPU101は、図柄コード取得処理を終了し、処理を引込優先順位格納処理(図126参照)のS626に移す。 After processing S649, the main CPU 101 sets the winning activation flag storage area updated by the compressed data storage process, sets the symbol code storage area, and sets the data length of the winning activation flag storage area (12 bytes in this embodiment) (S650). Then, after processing S650, the main CPU 101 ends the symbol code acquisition process and moves the process to S626 of the attraction priority storage process (see FIG. 126).

本実施形態では、上述のようにして図柄コード取得処理が行われる。なお、上述した図柄コード取得処理は、メインCPU101が、図129のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S649の圧縮データ格納処理は、メインCPU101が図129中のソースコード「CALLF SB_BTEP_00」を実行することにより行われる。 In this embodiment, the pattern code acquisition process is performed as described above. The above-mentioned pattern code acquisition process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 129. Among them, the compressed data storage process of S649 is performed by the main CPU 101 executing the source code "CALLF SB_BTEP_00" in FIG. 129.

「CALLF」命令は、上述のようにメインCPU101専用の2バイト命令コードであり、図129中のソースコード「CALLF SB_BTEP_00」が実行されると、「SB_BTEP_00」で指定されているアドレスに、処理をジャンプさせ、圧縮データ格納処理が開始される。そして、この圧縮データ格納処理では、上述のように、各リールの図柄対応入賞作動フラグテーブルに格納された入賞作動フラグデータ(圧縮データ)が、入賞作動フラグ格納領域に展開(コピー)される。 As mentioned above, the "CALLF" command is a 2-byte command code exclusive to the main CPU 101, and when the source code "CALLF SB_BTEP_00" in FIG. 129 is executed, processing jumps to the address specified by "SB_BTEP_00" and the compressed data storage process begins. Then, in this compressed data storage process, as mentioned above, the winning activation flag data (compressed data) stored in the winning activation flag table corresponding to the symbol of each reel is expanded (copied) into the winning activation flag storage area.

なお、本実施形態では、上述した図柄コード取得処理中のS647~S649で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中で上述したメインCPU101専用命令コードを用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインRAM103の容量を有効活用することができる。 In this embodiment, the data related to the winning is compressed and expanded according to the process steps described in S647 to S649 during the pattern code acquisition process, and the main CPU 101-specific instruction code is used in the process, making it possible to improve the efficiency of the data compression and expansion process and to effectively utilize the limited capacity of the main RAM 103.

また、本実施形態では、図柄コード取得処理中のS649の圧縮データ格納処理において、「CALLF」命令で指定するジャンプ先のアドレス「SB_BTEP_00」は、図97で説明した図柄設定処理中のS330の圧縮データ格納処理において、「CALLF」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、図柄コード取得処理で行う圧縮データ格納処理を実行するためのソースプログラムが、図柄設定処理で行う圧縮データ格納処理を実行するためのソースプログラムと同じであり、S649及びS330の両処理において、圧縮データ格納処理のソースプログラムが共有化(モジュール化)されている。この場合、S649及びS330の両処理において、それぞれ別個に圧縮データ格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In addition, in this embodiment, in the compressed data storage process of S649 during the pattern code acquisition process, the jump destination address "SB_BTEP_00" specified by the "CALLF" command is the same as the jump destination address specified by the "CALLF" command in the compressed data storage process of S330 during the pattern setting process described in FIG. 97. That is, in this embodiment, the source program for executing the compressed data storage process performed in the pattern code acquisition process is the same as the source program for executing the compressed data storage process performed in the pattern setting process, and the source program for the compressed data storage process is shared (modularized) in both S649 and S330 processes. In this case, there is no need to provide separate source programs for the compressed data storage process in both S649 and S330 processes, so the capacity of the source program (usage capacity of main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to improve gameplay.

[論理積演算処理]
次に、図133を参照して、例えば、引込優先順位格納処理(図126参照)中のS626で行う論理積演算処理について説明する。図133は、論理積演算処理の手順を示すフローチャートである。なお、図133に示す論理積演算処理は、引込優先順位格納処理(図126参照)中のS626だけでなく、後述の引込優先順位取得処理(後述の図134及び図135参照)中のS687においても実行される。
[Logical AND operation processing]
Next, referring to Fig. 133, for example, the logical product calculation process performed in S626 in the attraction priority order storage process (see Fig. 126) will be described. Fig. 133 is a flow chart showing the procedure of the logical product calculation process. The logical product calculation process shown in Fig. 133 is executed not only in S626 in the attraction priority order storage process (see Fig. 126), but also in S687 in the attraction priority order acquisition process (see Figs. 134 and 135) described later.

引込優先順位格納処理(図126参照)中のS626で実行される論理積演算処理において、論理積演算される2つのデータは、上述した図柄コード取得処理中のS650でセットされた入賞作動フラグ格納領域のデータ、及び、図柄コード格納領域のデータである。そして、前者のデータが後述の「論理積先データ」に対応し、後者のデータが後述の「論理積元データ」に対応する。また、この場合、上述した図柄コード取得処理中のS650でセットされたデータ長(12バイト)のバイト数「12」が後述の「論理積回数」に対応する。 In the logical product calculation process executed in S626 during the attraction priority storage process (see FIG. 126), the two data to be logically producted are the data in the winning activation flag storage area set in S650 during the pattern code acquisition process described above, and the data in the pattern code storage area. The former data corresponds to the "logical product destination data" described below, and the latter data corresponds to the "logical product source data" described below. In this case, the number of bytes "12" of the data length (12 bytes) set in S650 during the pattern code acquisition process described above corresponds to the "logical product count" described below.

一方、後述の引込優先順位取得処理(後述の図134及び図135参照)中のS687で実行される論理積演算処理において、論理積演算される2つのデータは、当り(引込)要求フラグ格納領域のデータ、及び、入賞作動フラグ格納領域のデータである。そして、前者のデータが後述の「論理積先データ」に対応し、後者のデータが後述の「論理積元データ」に対応する。また、この場合、後述の図136B中に記載のRT作動組み合わせ表示フラグのデータ長(1バイト)のバイト数「1」が後述の「論理積回数」に対応する。 Meanwhile, in the logical product calculation process executed in S687 during the pull-in priority acquisition process (see Figures 134 and 135 below), the two pieces of data that are subjected to the logical product calculation are the data in the win (pull-in) request flag storage area and the data in the win activation flag storage area. The former data corresponds to the "logical product destination data" described below, and the latter data corresponds to the "logical product source data" described below. In this case, the number of bytes "1" in the data length (1 byte) of the RT activation combination display flag described in Figure 136B below corresponds to the "logical product count" described below.

まず、メインCPU101は、論理積元データ(例えば、図柄コード格納領域のデータ)を取得する(S661)。次いで、メインCPU101は、論理積元データと論理積先データ(例えば、入賞作動フラグ格納領域のデータ)との論理積演算を行い、その演算結果を論理積先データとして保存する(S662)。 First, the main CPU 101 acquires logical product source data (e.g., data in a symbol code storage area) (S661). Next, the main CPU 101 performs a logical product operation between the logical product source data and logical product destination data (e.g., data in a win activation flag storage area) and saves the operation result as logical product destination data (S662).

次いで、メインCPU101は、取得する論理積元データのアドレスを1加算する(S663)。次いで、メインCPU101は、参照する論理積先データのアドレスを1加算する(S664)。 Next, the main CPU 101 increments the address of the logical product source data to be acquired by 1 (S663). Next, the main CPU 101 increments the address of the logical product destination data to be referenced by 1 (S664).

次いで、メインCPU101は、論理積回数を1減算する(S665)。次いで、メインCPU101は、論理積回数が「0」であるか否かを判別する(S666)。 Next, the main CPU 101 subtracts 1 from the number of logical products (S665). Next, the main CPU 101 determines whether the number of logical products is "0" (S666).

S666において、メインCPU101が、論理積回数が「0」でないと判別したとき(S666がNO判定の場合)、メインCPU101は、処理をS661の処理に戻し、S661以降の処理を繰り返す。一方、S666において、メインCPU101が、論理積回数が「0」であると判別したとき(S666がYES判定の場合)、メインCPU101は、論理積演算処理を終了し、処理を例えば引込優先順位格納処理(図126参照)のS627に移す。 When the main CPU 101 determines in S666 that the number of logical products is not "0" (if S666 is a NO judgment), the main CPU 101 returns the process to S661 and repeats the processes from S661 onwards. On the other hand, when the main CPU 101 determines in S666 that the number of logical products is "0" (if S666 is a YES judgment), the main CPU 101 ends the logical product calculation process and moves the process to, for example, S627 of the attraction priority order storage process (see FIG. 126).

[引込優先順位取得処理]
次に、図134~図137を参照して、引込優先順位格納処理(図126参照)中のS627で行う引込優先順位取得処理について説明する。なお、図134及び図135は、引込優先順位取得処理の手順を示すフローチャートである。図136Aは、引込優先順位取得処理中の後述のS680~S683の処理を実行するためのソースプログラムの一例を示す図であり、図136Bは、引込優先順位取得処理中の後述のS686の処理を実行するためのソースプログラムの一例を示す図であり、図136Cは、引込優先順位取得処理中の後述のS687の処理を実行するためのソースプログラムの一例を示す図である。また、図137は、引込優先順位取得処理のソースプログラム上で、実際に参照される引込優先順位テーブルの構成の一例を示す図である。
[Priority acquisition process]
Next, referring to Fig. 134 to Fig. 137, the drawing priority order acquisition process performed in S627 during the drawing priority order storage process (see Fig. 126) will be described. Fig. 134 and Fig. 135 are flow charts showing the procedure of the drawing priority order acquisition process. Fig. 136A is a diagram showing an example of a source program for executing the processes of S680 to S683 described later during the drawing priority order acquisition process, Fig. 136B is a diagram showing an example of a source program for executing the process of S686 described later during the drawing priority order acquisition process, and Fig. 136C is a diagram showing an example of a source program for executing the process of S687 described later during the drawing priority order acquisition process. Fig. 137 is a diagram showing an example of the configuration of a drawing priority order table actually referred to on the source program of the drawing priority order acquisition process.

まず、メインCPU101は、右リール3R(特定の表示列)のチェック時であるか否かを判別する(S671)。 First, the main CPU 101 determines whether it is time to check the right reel 3R (specific display column) (S671).

S671において、メインCPU101が、右リール3Rのチェック時でないと判別したとき(S671がNO判定の場合)、メインCPU101は、後述のS674の処理を行う。一方、S671において、メインCPU101が、右リール3Rのチェック時であると判別したとき(S671がYES判定の場合)、メインCPU101は、内部当籤役に係る図柄組合せ(入賞役)に「ANY役」(所定の図柄の組合せ)が含まれるか否かを判別する(S672)。なお、ここでいう「ANY役」とは、少なくとも右リール3Rの停止図柄に関係なく入賞が確定する役(少なくとも右リール3Rの停止図柄が任意の図柄である入賞役)のことをいう。 In S671, when the main CPU 101 determines that it is not time to check the right reel 3R (if S671 is a NO judgment), the main CPU 101 performs the process of S674 described below. On the other hand, in S671, when the main CPU 101 determines that it is time to check the right reel 3R (if S671 is a YES judgment), the main CPU 101 determines whether or not the pattern combination (winning role) related to the internal winning role includes an "ANY role" (a combination of predetermined patterns) (S672). Note that the "ANY role" here refers to a role that determines a winning role regardless of at least the stopped pattern on the right reel 3R (a winning role in which at least the stopped pattern on the right reel 3R is any pattern).

S672において、メインCPU101が、内部当籤役に係る図柄組合せに「ANY役」が含まれないと判別したとき(S672がNO判定の場合)、メインCPU101は、後述のS674の処理を行う。一方、S672において、メインCPU101が、内部当籤役に係る図柄組合せに「ANY役」が含まれると判別したとき(S672がYES判定の場合)、メインCPU101は、入賞作動フラグ格納領域内の「ANY役」に対応する格納領域をマスクする(S673)。具体的には、メインCPU101は、入賞作動フラグ格納領域内の「ANY役」に対応するビットに「1」をセットする。 In S672, when the main CPU 101 determines that the symbol combination related to the internal winning role does not include the "ANY role" (if S672 is a NO judgment), the main CPU 101 performs the process of S674 described below. On the other hand, in S672, when the main CPU 101 determines that the symbol combination related to the internal winning role includes the "ANY role" (if S672 is a YES judgment), the main CPU 101 masks the storage area corresponding to the "ANY role" in the winning activation flag storage area (S673). Specifically, the main CPU 101 sets the bit corresponding to the "ANY role" in the winning activation flag storage area to "1".

S673の処理後、又は、S671或いはS672がNO判定の場合、メインCPU101は、入賞作動フラグ格納領域(図28~図30参照)のアドレスとして、その最後尾の格納領域のアドレスに「1」を加算したアドレスをセットし、停止禁止データをセットし、入賞作動フラグデータ長(入賞作動フラグ格納領域のデータ長:本実施形態では、12バイト)をセットする(S674)。次いで、メインCPU101は、ストックボタン作動カウンタの値、及び、ストップボタン作動状態を取得する(S675)。なお、ストップボタン作動カウンタは、停止操作が検出されているストップボタンの数を管理するためのカウンタである。また、ストップボタン作動状態は、作動ストップボタン格納領域(図33参照)を参照することにより取得される。 After processing S673, or if S671 or S672 is judged as NO, the main CPU 101 sets the address of the winning activation flag storage area (see Figures 28 to 30) to the address of the last storage area plus "1", sets the stop prohibition data, and sets the winning activation flag data length (data length of the winning activation flag storage area: 12 bytes in this embodiment) (S674). Next, the main CPU 101 obtains the value of the stock button activation counter and the stop button activation status (S675). The stop button activation counter is a counter for managing the number of stop buttons for which a stop operation has been detected. The stop button activation status is obtained by referring to the activated stop button storage area (see Figure 33).

次いで、メインCPU101は、セットされている入賞作動フラグ格納領域のアドレスを1減算(-1更新)する(S676)。次いで、メインCPU101は、セットされている入賞作動フラグ格納領域とそれに対応する当り要求フラグ格納領域(図28~図30参照)とから当り要求フラグデータを生成し、該生成された当り要求フラグデータに基づいて禁止入賞作動位置を生成する(S677)。 Next, the main CPU 101 subtracts 1 from the address of the set winning activation flag storage area (-1 update) (S676). Next, the main CPU 101 generates winning request flag data from the set winning activation flag storage area and the corresponding winning request flag storage area (see Figures 28 to 30), and generates a prohibited winning activation position based on the generated winning request flag data (S677).

次いで、メインCPU101は、停止操作位置が禁止入賞作動位置であるか否かを判別する(S678)。 Next, the main CPU 101 determines whether the stop operation position is a prohibited winning operation position (S678).

S678において、メインCPU101が、停止操作位置が禁止入賞作動位置でないと判別したとき(S678がNO判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S678において、メインCPU101が、停止操作位置が禁止入賞作動位置であると判別したとき(S678がYES判定の場合)、メインCPU101は、ストップボタン作動カウンタの値が第3停止の値であるか否かを判別する(S679)。 When the main CPU 101 determines in S678 that the stop operation position is not a prohibited winning activation position (if S678 is a NO judgment), the main CPU 101 performs the processing of S684 described below. On the other hand, when the main CPU 101 determines in S678 that the stop operation position is a prohibited winning activation position (if S678 is a YES judgment), the main CPU 101 determines whether the value of the stop button activation counter is the third stop value (S679).

S679において、メインCPU101が、ストップボタン作動カウンタの値が第3停止の値であると判別したとき(S679がYES判定の場合)、メインCPU101は、後述のS705の処理を行う。一方、S679において、メインCPU101が、ストップボタン作動カウンタの値が第3停止の値でないと判別したとき(S679がNO判定の場合)、メインCPU101は、ストップボタン作動カウンタの値が第2停止の値であるか否かを判別する(S680)。 When the main CPU 101 determines in S679 that the value of the stop button operation counter is the value of the third stop (if S679 is a YES judgment), the main CPU 101 performs the processing of S705 described below. On the other hand, when the main CPU 101 determines in S679 that the value of the stop button operation counter is not the value of the third stop (if S679 is a NO judgment), the main CPU 101 determines whether the value of the stop button operation counter is the value of the second stop (S680).

S680において、メインCPU101が、ストップボタン作動カウンタの値が第2停止の値でないと判別したとき(S680がNO判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S680において、メインCPU101が、ストップボタン作動カウンタの値が第2停止の値であると判別したとき(S680がYES判定の場合)、メインCPU101は、右リール3Rの停止後であるか否かを判別する(S681)。 When the main CPU 101 determines in S680 that the value of the stop button operation counter is not the value for the second stop (if S680 returns a NO judgment), the main CPU 101 performs the process of S684 described below. On the other hand, when the main CPU 101 determines in S680 that the value of the stop button operation counter is the value for the second stop (if S680 returns a YES judgment), the main CPU 101 determines whether or not the right reel 3R has already stopped (S681).

S681において、メインCPU101が、右リール3Rの停止後であると判別したとき(S681がYES判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S681において、メインCPU101が、右リール3Rの停止後でないと判別したとき(S681がNO判定の場合)、メインCPU101は、当り要求フラグが「ANY役」の干渉を受ける可能性があるフラグでないか否か(内部当籤役に係る図柄組合せ(入賞役)に「ANY役」が含まれないか否か)を判別する(S682)。 In S681, when the main CPU 101 determines that the right reel 3R has stopped (if S681 is judged as YES), the main CPU 101 performs the process of S684 described below. On the other hand, in S681, when the main CPU 101 determines that the right reel 3R has not stopped (if S681 is judged as NO), the main CPU 101 determines whether the winning request flag is a flag that may be interfered with by the "ANY role" (whether the symbol combination (winning role) related to the internal winning role does not include the "ANY role" (S682).

S682において、メインCPU101が、当り要求フラグが「ANY役」の干渉を受ける可能性があるフラグでないと判別したとき(S682がYES判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S682において、メインCPU101が、当り要求フラグが「ANY役」の干渉を受ける可能性があるフラグであると判別したとき(S682がNO判定の場合)、メインCPU101は、現チェックが「ANY役」を含む当り要求フラグのチェック時であるか否かを判別する(S683)。 When the main CPU 101 determines in S682 that the hit request flag is not a flag that may be interfered with by the "ANY role" (if S682 is a YES judgment), the main CPU 101 performs the processing of S684 described below. On the other hand, when the main CPU 101 determines in S682 that the hit request flag is a flag that may be interfered with by the "ANY role" (if S682 is a NO judgment), the main CPU 101 determines whether the current check is a check of a hit request flag that includes the "ANY role" (S683).

S683において、メインCPU101が、現チェックが「ANY役」を含む当り要求フラグのチェック時であると判別したとき(S683がYES判定の場合)、メインCPU101は、後述のS705の処理を行う。 When the main CPU 101 determines in S683 that the current check is for a winning request flag that includes the "ANY role" (if S683 returns YES), the main CPU 101 performs the process of S705, which will be described later.

一方、S683において、メインCPU101が、現チェックが「ANY役」を含む当り要求フラグのチェック時でないと判別したとき(S683がNO判定の場合)、S678或いはS680がNO判定の場合、又は、S681或いはS682がYES判定の場合、メインCPU101は、入賞作動フラグデータ長を1減算する(S684)。次いで、メインCPU101は、入賞作動フラグデータ長が「0」であるか否かを判別する(S685)。 On the other hand, in S683, when the main CPU 101 determines that the current check is not the time to check the winning request flag including the "ANY role" (if S683 is a NO judgement), if S678 or S680 is a NO judgement, or if S681 or S682 is a YES judgement, the main CPU 101 subtracts 1 from the winning activation flag data length (S684). Next, the main CPU 101 determines whether the winning activation flag data length is "0" or not (S685).

S685において、メインCPU101が、入賞作動フラグデータ長が「0」でないと判別したとき(S685がNO判定の場合)、メインCPU101は、処理をS676の処理に戻し、S676以降の処理を繰り返す。 When the main CPU 101 determines in S685 that the winning activation flag data length is not "0" (if S685 returns a NO judgment), the main CPU 101 returns the process to S676 and repeats the processes from S676 onwards.

一方、S685において、メインCPU101が、入賞作動フラグデータ長が「0」であると判別したとき(S685がYES判定の場合)、メインCPU101は、停止制御用引込要求フラグ設定処理を行う(S686)。この処理は、メインCPU101により、図136Bのソースプログラムで規定されている各処理が順次実行されることにより行われる。それゆえ、この処理の中では、図133で説明した論理積演算処理が行われる。なお、S686の処理内で実行される論理積演算処理では、上述のように、当り(引込)要求フラグ格納領域のデータが「論理積先データ」にセットされ、入賞作動フラグ格納領域のデータが「論理積元データ」にセットされ、「論理積回数」には、RT作動組み合わせ表示フラグのデータ長(1バイト)のバイト数「1」がセットされる。RT作動組み合わせ表示フラグは、入賞作動フラグ格納領域において、RT移行に係る図柄組合せが規定された格納領域のことであり、本実施形態では、図28~図30に示すように格納領域11のみとなる。 On the other hand, when the main CPU 101 determines in S685 that the winning activation flag data length is "0" (if S685 is judged as YES), the main CPU 101 performs the stop control pull-in request flag setting process (S686). This process is performed by the main CPU 101 sequentially executing each process defined in the source program of FIG. 136B. Therefore, in this process, the logical product calculation process described in FIG. 133 is performed. In the logical product calculation process executed in the process of S686, as described above, the data of the winning (pull-in) request flag storage area is set to "logical product destination data", the data of the winning activation flag storage area is set to "logical product source data", and the number of bytes of the data length (1 byte) of the RT activation combination display flag, "1", is set to "logical product count". The RT activation combination display flag is a storage area in the winning activation flag storage area in which a pattern combination related to RT transition is specified, and in this embodiment, it is only storage area 11 as shown in FIG. 28 to FIG. 30.

次いで、メインCPU101は、引込優先順位テーブルアドレス格納領域を参照して、引込優先順位テーブルを取得する(S687)。この処理は、メインCPU101により、図136Cのソースプログラムで規定されている各処理が順次実行されることにより行われる。それゆえ、この処理では、現在セットされているアドレスに、引込優先順位データの初期値「1(001H)」が設定されるとともに、図137に示す、先頭アドレスが「dPLVLTB00」~「dPLVLTB05」のいずれかとなるブロックに格納された引込優先順位テーブルが取得される。なお、図137に示す、先頭アドレスが「dPLVLTB00」~「dPLVLTB05」となるブロックに格納された引込優先順位テーブルは、それぞれ、図27に記載の引込優先順位テーブル番号「00」~「05」の引込優先順位テーブルに対応する。 Next, the main CPU 101 refers to the pull-in priority table address storage area to obtain the pull-in priority table (S687). This process is performed by the main CPU 101 sequentially executing each process defined in the source program of FIG. 136C. Therefore, in this process, the initial value of the pull-in priority data "1 (001H)" is set to the currently set address, and the pull-in priority table stored in the block whose top address is one of "dPLVLTB00" to "dPLVLTB05" shown in FIG. 137 is obtained. Note that the pull-in priority tables stored in the blocks whose top addresses are "dPLVLTB00" to "dPLVLTB05" shown in FIG. 137 correspond to the pull-in priority table numbers "00" to "05" shown in FIG. 27, respectively.

次いで、メインCPU101は、現在セットされているアドレスに格納されている引込優先順位テーブルのデータが、エンドコード(000H)であるか否かを判別する(S688)。 Next, the main CPU 101 determines whether the data in the attraction priority table stored at the currently set address is an end code (000H) (S688).

S688において、メインCPU101が、現在セットされているアドレスに格納されている引込優先順位テーブルのデータが、エンドコードであると判別したとき(S688がYES判定の場合)、メインCPU101は、後述のS705の処理を行う。一方、S688において、メインCPU101が、現在セットされているアドレスに格納されている引込優先順位テーブルのデータが、エンドコードでないと判別したとき(S688がNO判定の場合)、メインCPU101は、入賞作動フラグ格納領域をセットする(S689)。 When the main CPU 101 determines in S688 that the data in the attraction priority table stored in the currently set address is an end code (if S688 is a YES judgement), the main CPU 101 performs the processing of S705 described below. On the other hand, when the main CPU 101 determines in S688 that the data in the attraction priority table stored in the currently set address is not an end code (if S688 is a NO judgement), the main CPU 101 sets the winning activation flag storage area (S689).

次いで、メインCPU101は、現在セットされているアドレスに基づいて、引込優先順位テーブルから引込優先順位データを取得する(S690)。次いで、メインCPU101は、引込優先順位テーブルのブロックカウンタをセットする(S691)。本実施形態では、この処理において、メインCPU101は、引込優先順位テーブルのブロックカウンタの値に「2」をセットする。 Next, the main CPU 101 obtains the pull-in priority data from the pull-in priority table based on the currently set address (S690). Next, the main CPU 101 sets the block counter of the pull-in priority table (S691). In this embodiment, in this process, the main CPU 101 sets the value of the block counter of the pull-in priority table to "2".

次いで、メインCPU101は、引込優先順位テーブルのチェック回数をセットし、参照する引込優先順位テーブルのアドレスを1加算(+1更新)する(S692)。本実施形態では、この処理において、メインCPU101は、引込優先順位テーブルのチェック回数に「8」(図137に示す引込優先順位テーブルに規定されているチェックデータのビット数)をセットする。 Next, the main CPU 101 sets the number of checks of the attraction priority table and adds 1 to the address of the attraction priority table to be referenced (updates by +1) (S692). In this embodiment, in this process, the main CPU 101 sets the number of checks of the attraction priority table to "8" (the number of bits of the check data defined in the attraction priority table shown in FIG. 137).

次いで、メインCPU101は、更新された引込優先順位テーブルのアドレスに基づいて、チェックデータ(図137参照)を取得し、チェックデータからチェックビットを抽出する(S693)。なお、本実施形態では、ここで抽出するチェックビットは、チェックデータのビット0に対応する。例えば、S690の処理において、先頭アドレスが「dPLVLTB00」であるブロックに規定された引込優先順位テーブルから引込優先順位データ「03EH」が取得された場合、S693の処理では、チェックデータとして「10001000B」が取得され、チェックビットの値として「0」が抽出される。 Next, the main CPU 101 acquires check data (see FIG. 137) based on the address of the updated pull-in priority table, and extracts a check bit from the check data (S693). In this embodiment, the check bit extracted here corresponds to bit 0 of the check data. For example, if pull-in priority data "03EH" is acquired from the pull-in priority table defined in the block whose top address is "dPLVLTB00" in the process of S690, "10001000B" is acquired as the check data, and "0" is extracted as the check bit value in the process of S693.

次いで、メインCPU101は、抽出されたチェックビットの値が「1」であるか否かを判別する(S694)。 Next, the main CPU 101 determines whether the value of the extracted check bit is "1" (S694).

S694において、メインCPU101が、抽出されたチェックビットの値が「1」でないと判別したとき(S694がNO判定の場合)、メインCPU101は、後述のS699の処理を行う。一方、S694において、メインCPU101が、抽出されたチェックビットの値が「1」であると判別したとき(S694がYES判定の場合)、メインCPU101は、参照する引込優先順位テーブルのアドレスを1加算(+1更新)し、更新後のアドレスに基づいて、引込優先順位テーブルから判定データ(図137中の「フラグ判定データ」)を取得する(S695)。 In S694, when the main CPU 101 determines that the value of the extracted check bit is not "1" (if S694 is a NO judgment), the main CPU 101 performs the process of S699 described below. On the other hand, in S694, when the main CPU 101 determines that the value of the extracted check bit is "1" (if S694 is a YES judgment), the main CPU 101 adds 1 to the address of the attraction priority table it references (updates it by +1), and obtains judgment data ("flag judgment data" in FIG. 137) from the attraction priority table based on the updated address (S695).

次いで、メインCPU101は、S695で取得した判定データに基づいて、現在取得されている入賞作動フラグデータが判定対象であるか否かを判別する(S696)。この処理では、メインCPU101は、現在取得されている入賞作動フラグデータと、判定データとを比較し、前者が後者に対応するものである否かを判定し、前者が後者に対応するものである場合には、現在取得されている入賞作動フラグデータが判定対象であると判定する。 Next, the main CPU 101 determines whether or not the currently acquired winning activation flag data is the subject of judgment based on the judgment data acquired in S695 (S696). In this process, the main CPU 101 compares the currently acquired winning activation flag data with the judgment data to determine whether the former corresponds to the latter, and if the former corresponds to the latter, determines that the currently acquired winning activation flag data is the subject of judgment.

S696において、メインCPU101が、入賞作動フラグデータが判定対象でないと判別したとき(S696がNO判定の場合)、メインCPU101は、後述のS699の処理を行う。一方、S696において、メインCPU101が、入賞作動フラグデータが判定対象であると判別したとき(S696がYES判定の場合)、メインCPU101は、引込優先順位データの更新処理を行う(S697)。この処理では、メインCPU101は、S697で取得した判定データに対応付けられた引込優先順位データで、現在セットされている引込優先順位データを更新(上書き)する。 When the main CPU 101 determines in S696 that the winning activation flag data is not the subject of judgment (if S696 is a NO judgment), the main CPU 101 performs the process of S699 described below. On the other hand, when the main CPU 101 determines in S696 that the winning activation flag data is the subject of judgment (if S696 is a YES judgment), the main CPU 101 performs an update process of the pull-in priority data (S697). In this process, the main CPU 101 updates (overwrites) the currently set pull-in priority data with the pull-in priority data associated with the judgment data obtained in S697.

次いで、メインCPU101は、チェックデータの更新処理を行う(S698)。この処理では、メインCPU101は、チェックデータを1ビットだけ右方向(ビット7からビット0に向かう方向)にシフトする。なお、この処理において、シフト後のチェックデータのビット7には、「0」がセットされる。 Next, the main CPU 101 performs a check data update process (S698). In this process, the main CPU 101 shifts the check data one bit to the right (from bit 7 toward bit 0). In this process, bit 7 of the shifted check data is set to "0".

S698の処理後、又は、S694或いはS696がNO判定の場合、メインCPU101は、チェックデータにチェック対象のビット(「1」がセットされているビット)があるか否かを判別する(S699)。 After processing S698, or if S694 or S696 returns NO, the main CPU 101 determines whether the check data contains a bit to be checked (a bit set to "1") (S699).

S699において、メインCPU101が、チェックデータにチェック対象のビットがないと判別したとき(S699がNO判定の場合)、メインCPU101は、後述のS702の処理を行う。一方、S699において、メインCPU101が、チェックデータにチェック対象のビットがあると判別したとき(S699がYES判定の場合)、メインCPU101は、チェックする入賞作動フラグ格納領域のアドレスを1加算(+1更新)し、チェック回数を1減算する(S700)。 When the main CPU 101 determines in S699 that there is no bit to be checked in the check data (if S699 is a NO judgement), the main CPU 101 performs the processing of S702 described below. On the other hand, when the main CPU 101 determines in S699 that there is a bit to be checked in the check data (if S699 is a YES judgement), the main CPU 101 adds 1 to the address of the winning activation flag storage area to be checked (updates by +1) and subtracts 1 from the number of checks (S700).

次いで、メインCPU101は、チェック回数が「0」であるか否かを判別する(S701)。S701において、メインCPU101が、チェック回数が「0」でないと判別したとき(S701がNO判定の場合)、メインCPU101は、処理をS698の処理に戻し、S698以降の処理を繰り返す。 Next, the main CPU 101 determines whether the number of checks is "0" (S701). When the main CPU 101 determines in S701 that the number of checks is not "0" (if S701 returns NO), the main CPU 101 returns the process to S698 and repeats the processes from S698 onwards.

一方、S701において、メインCPU101が、チェック回数が「0」であると判別したとき(S701がYES判定の場合)、メインCPU101は、現在参照している入賞作動フラグ格納領域のアドレスにチェック回数の初期値「8」を加算して入賞作動フラグ格納領域のアドレスを更新し、ブロックカウンタの値を1減算する(S702)。次いで、メインCPU101は、ブロックカウンタの値が「0」であるか否かを判別する(S703)。 On the other hand, when the main CPU 101 determines in S701 that the number of checks is "0" (if S701 returns a YES judgment), the main CPU 101 adds the initial value of the number of checks, "8", to the address of the currently referenced winning activation flag storage area to update the address of the winning activation flag storage area, and subtracts 1 from the value of the block counter (S702). Next, the main CPU 101 determines whether the value of the block counter is "0" (S703).

S703において、メインCPU101が、ブロックカウンタの値が「0」でないと判別したとき(S703がNO判定の場合)、メインCPU101は、処理をS692の処理に戻し、S692以降の処理を繰り返す。 When the main CPU 101 determines in S703 that the value of the block counter is not "0" (if S703 returns a NO judgment), the main CPU 101 returns the process to S692 and repeats the processes from S692 onwards.

一方、S703において、メインCPU101が、ブロックカウンタの値が「0」であると判別したとき(S703がYES判定の場合)、メインCPU101は、参照する引込優先順位テーブルのアドレスを1加算(+1更新)する(S704)。例えば、現在参照している引込優先順位テーブルが、先頭アドレスが「dPLVLTB00」であるブロックに規定された引込優先順位テーブルである場合、この処理により、参照する引込優先順位テーブルが、先頭アドレスが「dPLVLTB01」であるブロックに規定された引込優先順位テーブルに変更される。そして、S704の処理後、メインCPU101は、処理をS688の処理に戻し、S688以降の処理を繰り返す。 On the other hand, when the main CPU 101 determines in S703 that the value of the block counter is "0" (YES in S703), the main CPU 101 adds 1 to the address of the pull-in priority table being referenced (updates by +1) (S704). For example, if the currently referenced pull-in priority table is the pull-in priority table defined in the block whose top address is "dPLVLTB00", this process changes the referenced pull-in priority table to the pull-in priority table defined in the block whose top address is "dPLVLTB01". Then, after processing S704, the main CPU 101 returns the process to S688 and repeats the processes from S688 onwards.

ここで再度、S679、S683又はS688の処理に戻って、S679、S683又はS688がYES判定の場合、メインCPU101は、この時点でセットされている引込順位データを、最終的な引込優先順位データとしてセットする(S705)。なお、S679又はS683がYES判定の場合、メインCPU101は、最終的な引込優先順位データとして「0(00H)」をセットする。この場合、引込優先順位データ「0(00H)」にはエンドコードが割り付けられているので、引込データ無し(停止禁止)がセットされる。そして、S705の処理後、メインCPU101は、引込優先順位取得処理を終了し、処理を引込優先順位格納処理(図126参照)のS628に移す。 Now, the process returns to S679, S683 or S688. If S679, S683 or S688 returns a YES judgment, the main CPU 101 sets the pull-in ranking data set at this point as the final pull-in priority order data (S705). If S679 or S683 returns a YES judgment, the main CPU 101 sets "0 (00H)" as the final pull-in priority order data. In this case, since the pull-in priority order data "0 (00H)" is assigned an end code, no pull-in data (stop prohibited) is set. Then, after the process of S705, the main CPU 101 ends the pull-in priority order acquisition process and moves the process to S628 of the pull-in priority order storage process (see FIG. 126).

本実施形態では、上述のようにして引込優先順位取得処理が行われる。なお、上述した引込優先順位取得処理中のS680~S683の「ANY役」の引込優先対応処理は、メインCPU101が、図136Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、例えば、S683の判定処理は、ソースプログラム上において、「JCP」命令(所定の判定命令)により実行される。なお、「JCP」命令は、比較命令相当の動作を実行する命令であり、メインCPU101専用命令コードである。 In this embodiment, the attraction priority acquisition process is performed as described above. Note that the attraction priority response process for the "ANY role" in S680 to S683 during the attraction priority acquisition process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 136A. Among these, for example, the judgment process of S683 is executed by the "JCP" command (a specified judgment command) in the source program. Note that the "JCP" command is a command that executes an operation equivalent to a comparison command, and is a command code exclusive to the main CPU 101.

ソースプログラム上において、例えば、ソースコード「JCP cc,A,n,e」が実行されると、Aレジスタの内容(格納データ)と、整数nとを比較し、その比較結果が、ccの条件となれば、処理をeで指定されるアドレスにジャンプさせる。なお、「JCP」命令の「ccの条件」には、フラグ・レジスタF内のキャリーフラグの状態及びゼロフラグの状態の一方が指定される(図11参照)。例えば、ccに「C」が指定されていれば、ccの条件はキャリーフラグが「1」(オン状態)であることを意味し、ccに「NC」が指定されていれば、ccの条件はキャリーフラグが「0」(オフ状態)であることを意味する。また、例えば、ccに「Z」が指定されていれば、ccの条件はゼロフラグが「1」(オン状態)であることを意味し、ccに「NZ」が指定されていれば、ccの条件はゼロフラグが「0」(オフ状態)であることを意味する。 For example, when the source code "JCP cc, A, n, e" is executed in a source program, the contents of the A register (stored data) are compared with the integer n, and if the comparison result satisfies the cc condition, the process jumps to the address specified by e. The "cc condition" of the "JCP" instruction specifies either the state of the carry flag or the state of the zero flag in the flag register F (see FIG. 11). For example, if "C" is specified for cc, the cc condition means that the carry flag is "1" (on), and if "NC" is specified for cc, the cc condition means that the carry flag is "0" (off). For example, if "Z" is specified for cc, the cc condition means that the zero flag is "1" (on), and if "NZ" is specified for cc, the cc condition means that the zero flag is "0" (off).

「ANY役」の引込優先対応処理のソースプログラム上において、図136Aに示すように、「JCP」命令を用いた場合、アドレス設定に係る命令を省略することができる(アドレス設定に係る命令を別途設ける必要がなくなる)ので、「ANY役」の引込優先対応処理の処理効率を高めることができるとともに、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。 As shown in FIG. 136A, when the "JCP" command is used in the source program for the "ANY role" pull-in priority response processing, the command related to address setting can be omitted (there is no need to provide a separate command related to address setting), so the processing efficiency of the "ANY role" pull-in priority response processing can be improved and the capacity of the source program (usage capacity of main ROM 102) can be reduced.

また、上述した引込優先順位取得処理中のS686の停止制御用引込要求フラグ設定処理は、メインCPU101が、図136Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。S686の停止制御用引込要求フラグ設定処理では、図136Bに示すように、メインCPU101専用命令コードである、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令、及び、「CALLF」命令が利用される。 The stop control retraction request flag setting process of S686 during the retraction priority acquisition process described above is performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 136B. The stop control retraction request flag setting process of S686 uses the "LDQ" instruction, which specifies an address using the Q register (extended register), and the "CALLF" instruction, which are instruction codes exclusive to the main CPU 101, as shown in FIG. 136B.

それゆえ、S686の停止制御用引込要求フラグ設定処理において、Qレジスタ(拡張レジスタ)を用いた「LDQ」命令を用いることにより、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。この場合、ソースプログラム上において、アドレス設定に係る命令を省略することができ、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。また、「CALLF」命令は、上述のように、2バイトの命令コードである。それゆえ、停止制御用引込要求フラグ設定処理において、これらのメインCPU101専用命令コードを使用することにより、処理の効率化を図ることができ、限られたメインRAM103の容量を有効活用することができる。 Therefore, by using the "LDQ" instruction using the Q register (extended register) in the stop control retraction request flag setting process of S686, the main ROM 102, main RAM 103, and memory-mapped I/O can be accessed by direct value. In this case, the instructions related to address setting can be omitted in the source program, and the capacity of the source program (the capacity used by main ROM 102) can be reduced. Also, as mentioned above, the "CALLF" instruction is a 2-byte instruction code. Therefore, by using these instruction codes dedicated to the main CPU 101 in the stop control retraction request flag setting process, the processing can be made more efficient and the limited capacity of the main RAM 103 can be effectively utilized.

さらに、本実施形態では、優先引込順位取得処理中のS686の停止制御用引込要求フラグ設定処理において、「CALLF」命令で指定するジャンプ先の論理積演算処理のアドレス「SB_DAND_00」は、上記図126で説明した引込優先順位格納処理中のS626の論理積演算処理において「CALLF」命令で指定するジャンプ先のアドレスと同じである(図127参照)。すなわち、本実施形態では、優先引込順位取得処理中のS686の停止制御用引込要求フラグ設定処理で行う論理積演算処理を実行するためのソースプログラムが、引込優先順位格納処理中のS626で行う論理積演算処理を実行するためのソースプログラムと同じであり、S686及びS626の両処理において、論理積演算処理のソースプログラムが共有化(モジュール化)されている。この場合、S686及びS626の両処理において、それぞれ別個に論理積演算処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Furthermore, in this embodiment, in the stop control pull-in request flag setting process of S686 during the priority pull-in order acquisition process, the address "SB_DAND_00" of the logical product operation process of the jump destination specified by the "CALLF" command is the same as the jump destination address specified by the "CALLF" command in the logical product operation process of S626 during the pull-in priority order storage process described in FIG. 126 above (see FIG. 127). That is, in this embodiment, the source program for executing the logical product operation process performed in the stop control pull-in request flag setting process of S686 during the priority pull-in order acquisition process is the same as the source program for executing the logical product operation process performed in S626 during the pull-in priority order storage process, and the source program for the logical product operation process is shared (modularized) in both processes of S686 and S626. In this case, there is no need to provide separate source programs for the logical product calculation process in both S686 and S626, and the capacity of the source programs (usage capacity of main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in main ROM 102, and the increased free space can be utilized to improve gameplay.

また、上述した引込優先順位取得処理中のS687の引込優先順位テーブル(図137参照)の取得処理は、メインCPU101が、図136Cのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。そして、S687の引込優先順位テーブルの取得処理では、図136Cに示すように、メインCPU101専用命令コードである、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令が利用される。 The process of acquiring the retraction priority table in S687 (see FIG. 137) during the retraction priority acquisition process described above is performed by the main CPU 101 by sequentially executing each source code defined in the source program in FIG. 136C. The process of acquiring the retraction priority table in S687 uses the "LDQ" command, which is an instruction code exclusive to the main CPU 101 and which specifies an address using the Q register (extended register), as shown in FIG. 136C.

それゆえ、S687の引込優先順位テーブルの取得処理においても、「LDQ」命令の使用により、ソースプログラム上において、アドレス設定に係る命令を省略することができる。その結果、引込優先順位テーブルの取得処理の効率化を図ることができるとともに、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。 Therefore, even in the process of obtaining the pull-in priority table in S687, the use of the "LDQ" command makes it possible to omit commands related to address setting in the source program. As a result, the process of obtaining the pull-in priority table can be made more efficient, and the capacity of the source program (the capacity used by main ROM 102) can be reduced.

上述のように、本実施形態の優先引込順位取得処理中の上記各種処理では、上述したメインCPU101専用の各種命令コードが適宜用いられ、対応する処理の効率化及びソースプログラムの容量の削減を実現している。その結果、本実施形態では、主制御回路90のプログラム処理速度の効率化と容量の削減とを図ることができ、削減した容量に対応する空き領域を活用して、遊技性を高めることが可能となる。 As described above, in the various processes during the priority draw order acquisition process of this embodiment, the various instruction codes dedicated to the main CPU 101 described above are used as appropriate, realizing the efficiency of the corresponding processes and the reduction of the source program capacity. As a result, in this embodiment, it is possible to improve the efficiency of the program processing speed of the main control circuit 90 and reduce the capacity, and it is possible to improve playability by utilizing the free space corresponding to the reduced capacity.

[リール停止制御処理]
次に、図138~図140を参照して、メインフロー(図82参照)中のS213で行うリール停止制御処理について説明する。なお、図138は、リール停止制御処理の手順を示すフローチャートである。図139は、リール停止制御処理中の後述のS711~S716の処理を実行するためのソースプログラムの一例を示す図であり、図140は、リール停止制御処理中の後述のS726の処理を実行するためのソースプログラムの一例を示す図である。
[Reel stop control process]
Next, the reel stop control process performed in S213 in the main flow (see FIG. 82) will be described with reference to FIG. 138 to FIG. 140. FIG. 138 is a flow chart showing the procedure of the reel stop control process. FIG. 139 is a diagram showing an example of a source program for executing the processes of S711 to S716 described below in the reel stop control process, and FIG. 140 is a diagram showing an example of a source program for executing the process of S726 described below in the reel stop control process.

まず、メインCPU101は、リール停止可能信号OFF処理を行う(S711)。この処理では、メインCPU101は、主に、リール停止可能信号OFFデータのポート出力処理を行う。また、この処理は、メインRAM103の規定外作業領域を使用して行われる。なお、リール停止可能信号OFF処理の詳細については、後述の図141を参照しながら後で説明する。 First, the main CPU 101 performs reel stop possible signal OFF processing (S711). In this processing, the main CPU 101 mainly performs port output processing of reel stop possible signal OFF data. This processing is also performed using the non-regular work area of the main RAM 103. Details of the reel stop possible signal OFF processing will be explained later with reference to FIG. 141 described below.

次いで、メインCPU101は、全リールの回転速度が所定の一定速度に到達したか否か(「定速」になったか否か)を判別する(S712)。S712において、メインCPU101が、全リールの回転速度が「定速」になっていないと判別したとき(S712がNO判定の場合)、メインCPU101は、S712の処理を繰り返す。 Next, the main CPU 101 determines whether the rotation speed of all reels has reached a predetermined constant speed (whether it has become a "constant speed" or not) (S712). If the main CPU 101 determines in S712 that the rotation speed of all reels has not become a "constant speed" (if S712 returns NO), the main CPU 101 repeats the process of S712.

一方、S712において、メインCPU101が、全リールの回転速度が「定速」になったと判別したとき(S712がYES判定の場合)、メインCPU101は、リール停止可能信号ON処理を行う(S713)。この処理では、メインCPU101は、主に、リール停止可能信号ONデータのポート出力処理を行う。また、この処理は、メインRAM103の規定外作業領域を使用して行われる。なお、リール停止可能信号ON処理の詳細については、後述の図142を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S712 that the rotation speed of all reels has become "constant speed" (if S712 returns YES), the main CPU 101 performs reel stop possible signal ON processing (S713). In this processing, the main CPU 101 mainly performs port output processing of reel stop possible signal ON data. This processing is also performed using the non-regular work area of the main RAM 103. Details of the reel stop possible signal ON processing will be explained later with reference to FIG. 142.

次いで、メインCPU101は、有効なストップボタンが押されたか否かを判別する(S714)。 Next, the main CPU 101 determines whether a valid stop button has been pressed (S714).

S714において、メインCPU101が、有効なストップボタンが押されていないと判別したとき(S714がNO判定の場合)、メインCPU101は、処理をS713の処理に戻し、S713以降の処理を繰り返す。一方、S714において、メインCPU101が、有効なストップボタンが押されたと判別したとき(S714がYES判定の場合)、メインCPU101は、作動ストップボタン格納領域(図33参照)を更新し、ストップボタン未作動カウンタの値を1減算する(S715)。 When the main CPU 101 determines in S714 that a valid stop button has not been pressed (if S714 returns a NO judgment), the main CPU 101 returns the process to S713 and repeats the processes from S713 onwards. On the other hand, when the main CPU 101 determines in S714 that a valid stop button has been pressed (if S714 returns a YES judgment), the main CPU 101 updates the activated stop button storage area (see FIG. 33) and decrements the value of the stop button non-activated counter by 1 (S715).

次いで、メインCPU101は、作動ストップボタンから検索対象リールを決定する(S716)。また、この処理では、検索対象リールのリール制御管理情報が格納される回胴制御データ格納領域のアドレス(先頭アドレス)セット処理も行われる(図139中のソースコード「LDQ IX,wR1_CTRL-(wR2_CTRL-wR1_CTRL)」参照)。 Next, the main CPU 101 determines the reel to be searched from the operation stop button (S716). This process also involves setting the address (first address) of the reel control data storage area in which the reel control management information for the reel to be searched is stored (see source code "LDQ IX, wR1_CTRL-(wR2_CTRL-wR1_CTRL)" in FIG. 139).

次いで、メインCPU101は、リール停止可能信号OFF処理を行う(S717)。この処理は、上記S711と同様に、メインRAM103の規定外作業領域を使用して行われる。なお、リール停止可能信号OFF処理の詳細については、後述の図141を参照しながら後で説明する。次いで、メインCPU101は、図柄カウンタの値に基づいて停止開始位置をメインRAM103に格納する(S718)。 Next, the main CPU 101 performs reel stop enable signal OFF processing (S717). This processing is performed using the non-regular work area of the main RAM 103, similar to S711 above. Details of the reel stop enable signal OFF processing will be explained later with reference to FIG. 141 below. Next, the main CPU 101 stores the stop start position in the main RAM 103 based on the value of the symbol counter (S718).

次いで、メインCPU101は、リール停止選択処理を行う(S719)。詳細な説明は省略するが、この処理では、メインCPU101は、滑り駒数の選択処理を行う。 Next, the main CPU 101 performs a reel stop selection process (S719). Although a detailed explanation is omitted, in this process, the main CPU 101 performs a process for selecting the number of sliding pieces.

次いで、メインCPU101は、停止開始位置と、S719で決定された滑り駒数とに基づいて停止予定位置を決定し、該決定した停止予定位置をメインRAM103に格納する(S720)。この処理では、メインCPU101は、停止開始位置に滑り駒数を加算し、その加算結果を停止予定位置とする。 Next, the main CPU 101 determines the planned stop position based on the stop start position and the number of sliding pieces determined in S719, and stores the determined planned stop position in the main RAM 103 (S720). In this process, the main CPU 101 adds the number of sliding pieces to the stop start position, and sets the result of the addition as the planned stop position.

次いで、メインCPU101は、図柄コード格納処理を実行する(S721)。この処理では、停止予定位置に対応する図柄コードが図柄コード格納領域に格納される。次いで、メインCPU101は、制御対象のリールが最終停止(第3停止)のリールであるか否かを判別する(S722)。この処理では、メインCPU101は、ストップボタン未作動カウンタの値に基づいて、制御対象のリールが最終停止(第3停止)のリールであるか否かを判別し、ストップボタン未作動カウンタの値が「0」であるときには、制御対象のリールが最終停止のリールであると判定する。 Next, the main CPU 101 executes a pattern code storage process (S721). In this process, a pattern code corresponding to the planned stop position is stored in the pattern code storage area. Next, the main CPU 101 determines whether the reel to be controlled is the final stop (third stop) reel (S722). In this process, the main CPU 101 determines whether the reel to be controlled is the final stop (third stop) reel based on the value of the stop button non-operation counter, and when the value of the stop button non-operation counter is "0", it determines that the reel to be controlled is the final stop reel.

S722において、メインCPU101が、制御対象のリールが最終停止のリールでないと判別したとき(S722がNO判定の場合)、メインCPU101は、制御変更処理を行う(S723)。この処理では、特定の停止位置にあった場合に、リールの停止に用いる停止情報群が更新される。次いで、メインCPU101は、図126で説明した引込優先順位格納処理を行う(S724)。 When the main CPU 101 determines in S722 that the reel to be controlled is not the final reel to stop (if S722 returns NO), the main CPU 101 performs a control change process (S723). In this process, the stop information group used to stop the reel when it is at a specific stop position is updated. Next, the main CPU 101 performs the pull-in priority order storage process described in FIG. 126 (S724).

次いで、メインCPU101は、停止間隔残時間待機処理を行う(S725)。この処理では、メインCPU101は、予め設定された所定のリール停止間隔時間が経過するまで、待機処理を行う。そして、S725の処理後、メインCPU101は、処理をS711の処理に戻し、S711以降の処理を繰り返す。 Then, the main CPU 101 performs a remaining stop interval time standby process (S725). In this process, the main CPU 101 performs the standby process until a predetermined reel stop interval time that has been set in advance has elapsed. After processing S725, the main CPU 101 returns the process to S711, and repeats the processes from S711 onward.

ここで再度、S722の処理に戻って、S722において、メインCPU101が、制御対象のリールが最終停止のリールであると判別したとき(S722がYES判定の場合)、メインCPU101は、全リールの励磁が停止状態であるか否かを判別する(S726)。S726において、メインCPU101が、全リールの励磁が停止状態でないと判別したとき(S726がNO判定の場合)、メインCPU101は、S726の処理を繰り返す。 Now, returning to the processing of S722 again, when the main CPU 101 determines in S722 that the reel to be controlled is the last reel to stop (if S722 is a YES judgment), the main CPU 101 determines whether the excitation of all reels is in a stopped state (S726). When the main CPU 101 determines in S726 that the excitation of all reels is not in a stopped state (if S726 is a NO judgment), the main CPU 101 repeats the processing of S726.

一方、S726において、メインCPU101が、全リールの励磁が停止状態であると判別したとき(S726がYES判定の場合)、メインCPU101は、第3停止操作されたストップボタンがオン状態のままである(ストップボタンが放されていない)か否かを判別する(S727)。S727において、メインCPU101が、第3停止操作されたストップボタンがオン状態のままであると判別したとき(S727がYES判定の場合)、メインCPU101は、S727の処理を繰り返す。一方、S727において、メインCPU101が、第3停止操作されたストップボタンがオン状態のままでないと判別したとき(S727がNO判定の場合)、メインCPU101は、リール停止制御処理を終了し、処理をメインフロー(図82参照)のS214に移す。 On the other hand, when the main CPU 101 determines in S726 that all reels are stopped (if S726 is a YES judgement), the main CPU 101 determines whether the stop button operated for the third stop remains on (the stop button has not been released) (S727). When the main CPU 101 determines in S727 that the stop button operated for the third stop remains on (if S727 is a YES judgement), the main CPU 101 repeats the process of S727. On the other hand, when the main CPU 101 determines in S727 that the stop button operated for the third stop does not remain on (if S727 is a NO judgement), the main CPU 101 ends the reel stop control process and moves the process to S214 of the main flow (see FIG. 82).

本実施形態では、上述のようにしてリール停止制御処理が行われる。なお、上述したリール停止制御処理中のS711~S716の処理は、メインCPU101が、図139のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。図139に示すように、本実施形態のリール停止制御処理のソースプログラムでは、メインCPU101専用命令コードである、例えば、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令や、「CALLF」命令が用いられる。 In this embodiment, the reel stop control process is performed as described above. Note that the processes of S711 to S716 in the above-mentioned reel stop control process are performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 139. As shown in FIG. 139, the source program of the reel stop control process in this embodiment uses instruction codes exclusive to the main CPU 101, such as the "LDQ" instruction that specifies an address using the Q register (extension register) and the "CALLF" instruction.

それゆえ、リール停止制御処理において、このようなメインCPU101専用命令コードを用いることにより、リール制御処理のソースプログラムの容量を削減することができるともに、リール停止制御処理の処理効率を向上させることができる。すなわち、本実施形態では、主制御回路90におけるプログラム処理速度の効率化と容量の削減とを行うことが可能となり、削減した容量に応じて増加したメインROM102の空き領域を活用して、遊技性を高めることが可能となる。 Therefore, by using such main CPU 101 exclusive instruction codes in the reel stop control process, the source program size of the reel control process can be reduced and the processing efficiency of the reel stop control process can be improved. In other words, in this embodiment, it is possible to improve the efficiency of the program processing speed and reduce the size in the main control circuit 90, and it is possible to improve playability by utilizing the free space in the main ROM 102 that increases according to the reduced size.

また、上述したリール停止制御処理中のS726の判定処理は、メインCPU101が、図140のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。この処理は、図140に示すように、ソースプログラム上では、「LDQ」命令、「ORQ」命令(所定の論理和演算命令)を用いて実行される。 The determination process of S726 during the reel stop control process described above is performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 140. As shown in FIG. 140, this process is executed in the source program using the "LDQ" instruction and the "ORQ" instruction (a specified logical sum operation instruction).

なお、「ORQ」命令は、論理和演算を行う命令コードであり、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである。そして、ソースプログラム上において、例えば、ソースコード「ORQ (k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)及び1バイトの整数k(直値:下位側アドレス値)で指定されたアドレスのメモリの内容(格納データ)と、Aレジスタの内容(格納データ)との論理和演算が行われ、その演算結果がAレジスタに記憶される。 The "ORQ" instruction is an instruction code that performs a logical sum operation, and is an instruction code exclusive to the main CPU 101 that specifies an address using the Q register (extended register). When the source code "ORQ (k)" is executed in a source program, for example, a logical sum operation is performed between the memory contents (stored data) at the address specified by the data stored in the Q register (upper address value) and the 1-byte integer k (immediate value: lower address value) and the contents of the A register (stored data), and the result of this operation is stored in the A register.

それゆえ、リール停止制御処理中のS726の判定処理において、まず、図140中のソースコード「LDQ A,(.LOW.wR1_TIM)」が実行されると、Qレジスタの格納データと、整数値「.LOW.wR1_TIM」とで指定されるアドレスのメモリの内容(第1リールの励磁タイマー値)がAレジスタにロードされる。なお、本実施形態では、メインRAM103内における第1リールの励磁タイマー値が格納された領域のアドレスは、「F032h」である。そして、上述したS726の判定処理では、LDQ命令実行時に予めQレジスタに、アドレス「wR1_TIM(F032h)」の上位側アドレス値「F0h」がセットされ、kの値(直値)には、下位側アドレス値(「.LOW.wR2_TIM」=32h)が代入される。 Therefore, in the judgment process of S726 during the reel stop control process, first, when the source code "LDQ A, (.LOW.wR1_TIM)" in FIG. 140 is executed, the data stored in the Q register and the contents of the memory at the address specified by the integer value ".LOW.wR1_TIM" (the excitation timer value of the first reel) are loaded into the A register. In this embodiment, the address of the area in the main RAM 103 where the excitation timer value of the first reel is stored is "F032h". Then, in the judgment process of S726 described above, the upper address value "F0h" of the address "wR1_TIM (F032h)" is set in advance to the Q register when the LDQ command is executed, and the lower address value (".LOW.wR2_TIM" = 32h) is substituted for the value of k (immediate value).

次いで、図140中のソースコード「ORQ (.LOW.wR2_TIM)」が実行されると、Qレジスタの格納データ(F0h)と、第2リールの励磁タイマー値が格納された領域のアドレス「wR2_TIM(F03Dh)」の下位側アドレス値(3Dh)で指定されたアドレスのメモリの内容(第2リールの励磁タイマー値)と、Aレジスタの内容(第1リールの励磁タイマー値)との論理和演算が行われ、その演算結果(第1リールの励磁タイマー値と第2リールの励磁タイマー値との合成結果)がAレジスタに記憶される。次いで、図140中のソースコード「ORQ (.LOW.wR3_TIM)」が実行されると、Qレジスタの格納データ(F0h)と、第3リールの励磁タイマー値が格納された領域のアドレス「wR3_TIM(F048h)」の下位側アドレス値(48h)で指定されたアドレスのメモリの内容(第3リールの励磁タイマー値)と、Aレジスタの内容(第1リールの励磁タイマー値と第2リールの励磁タイマー値との合成結果)との論理和演算が行われ、その演算結果(第1~第3リールの励磁タイマー値の合成結果)がAレジスタに記憶される。 Next, when the source code "ORQ (.LOW.wR2_TIM)" in FIG. 140 is executed, a logical OR operation is performed on the data stored in the Q register (F0h), the memory contents of the address specified by the lower address value (3Dh) of the address of the area where the excitation timer value of the second reel is stored (excitation timer value of the second reel), and the contents of the A register (excitation timer value of the first reel), and the result of this operation (the combined result of the excitation timer value of the first reel and the excitation timer value of the second reel) is stored in the A register. Next, when the source code "ORQ (.LOW.wR3_TIM)" in FIG. 140 is executed, a logical OR operation is performed on the data stored in the Q register (F0h), the memory contents of the address specified by the lower address value (48h) of the address of the area where the excitation timer value of the third reel is stored (excitation timer value of the third reel), and the contents of the A register (the combined excitation timer value of the first reel and the combined excitation timer value of the second reel), and the result of this operation (the combined excitation timer value of the first through third reels) is stored in the A register.

上述のように、本実施形態では、リール(回胴)の停止状態のチェック処理において、Qレジスタ(拡張レジスタ)を用いた各種メインCPU101専用命令コードが用いられる。それゆえ、これらのメインCPU101専用命令コードを用いることにより、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができ、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in this embodiment, various main CPU 101 exclusive instruction codes using the Q register (extension register) are used in the process of checking the stopped state of the reels (spinning drum). Therefore, by using these main CPU 101 exclusive instruction codes, the main ROM 102, main RAM 103, and memory-mapped I/O can be accessed directly, and instructions related to address setting can be omitted from the source program, thereby reducing the capacity of the source program (the capacity used by main ROM 102). As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to improve playability.

上述のように、本実施形態のリール停止制御処理中の上記各種処理では、上述したメインCPU101専用の各種命令コードが適宜用いられ、対応する処理の効率化及びソースプログラムの容量の削減を実現している。その結果、本実施形態では、主制御回路90のプログラム処理速度の効率化と容量の削減とを図ることができ、削減した容量に対応する空き領域を活用して、遊技性を高めることが可能となる。 As described above, in the various processes during the reel stop control process of this embodiment, the various instruction codes dedicated to the main CPU 101 described above are used as appropriate, realizing the efficiency of the corresponding processes and reducing the capacity of the source program. As a result, in this embodiment, it is possible to improve the efficiency of the program processing speed of the main control circuit 90 and reduce the capacity, and it is possible to improve playability by utilizing the free space corresponding to the reduced capacity.

[リール停止可能信号OFF処理]
次に、図141を参照して、リール停止制御処理(図138参照)中のS711又はS717で行うリール停止可能信号OFF処理について説明する。なお、図141は、リール停止可能信号OFF処理の手順を示すフローチャートである。
[Reel stop possible signal OFF processing]
Next, the reel stop enable signal OFF process performed in S711 or S717 in the reel stop control process (see FIG. 138) will be described with reference to Fig. 141. Fig. 141 is a flowchart showing the procedure of the reel stop enable signal OFF process.

まず、メインCPU101は、スタックポインタ(SP)にセットされているメインRAM103のスタックエリア(図12C参照)のアドレスを退避させる(S731)。次いで、メインCPU101は、スタックポインタ(SP)に規定外スタックエリアのアドレスをセットする(S732)。 First, the main CPU 101 saves the address of the stack area of the main RAM 103 (see FIG. 12C) that is set in the stack pointer (SP) (S731). Next, the main CPU 101 sets the address of the non-regular stack area in the stack pointer (SP) (S732).

次いで、メインCPU101は、全てのレジスタにセットされているデータを退避させる(S733)。次いで、メインCPU101は、リール停止可能信号OFFデータのセット処理を行う(S734)。 Next, the main CPU 101 saves the data set in all registers (S733). Next, the main CPU 101 performs a process of setting the reel stop enable signal OFF data (S734).

次いで、メインCPU101は、規定外ポート出力処理を行う(S735)。この処理では、メインCPU101は、リール停止可能信号OFFデータに基づいて、後述のOFF出力データ(出力オフモードデータ)の生成及び出力処理を行う。なお、この処理は、メインRAM103の規定外作業領域を使用して行われる。規定外ポート出力処理の詳細については、後述の図143を参照しながら後で説明する。 Next, the main CPU 101 performs non-regular port output processing (S735). In this processing, the main CPU 101 performs generation and output processing of OFF output data (output off mode data) described below based on the reel stop enable signal OFF data. Note that this processing is performed using the non-regular work area of the main RAM 103. Details of the non-regular port output processing will be described later with reference to FIG. 143 described below.

次いで、メインCPU101は、S733で退避させた全レジスタのデータを復帰させる(S736)。次いで、メインCPU101は、S731で退避させたスタックエリアのアドレスをスタックポインタ(SP)にセットする(S737)。 Next, the main CPU 101 restores the data in all registers that was saved in S733 (S736). Next, the main CPU 101 sets the address of the stack area that was saved in S731 to the stack pointer (SP) (S737).

そして、S737の処理後、メインCPU101は、リール停止可能信号OFF処理を終了する。この際、実行したリール停止可能信号OFF処理がリール停止制御処理(図138参照)中のS711の処理である場合には、メインCPU101は、処理をリール停止制御処理中のS712の処理に移す。一方、実行したリール停止可能信号OFF処理がリール停止制御処理(図138参照)中のS717の処理である場合には、メインCPU101は、処理をリール停止制御処理中のS718の処理に移す。 Then, after processing S737, the main CPU 101 ends the reel stop enable signal OFF processing. At this time, if the executed reel stop enable signal OFF processing is the processing of S711 in the reel stop control processing (see FIG. 138), the main CPU 101 transfers the processing to the processing of S712 in the reel stop control processing. On the other hand, if the executed reel stop enable signal OFF processing is the processing of S717 in the reel stop control processing (see FIG. 138), the main CPU 101 transfers the processing to the processing of S718 in the reel stop control processing.

[リール停止可能信号ON処理]
次に、図142を参照して、リール停止制御処理(図138参照)中のS713で行うリール停止可能信号ON処理について説明する。なお、図142は、リール停止可能信号ON処理の手順を示すフローチャートである。
[Reel stop possible signal ON processing]
Next, the reel stop enable signal ON process performed in S713 of the reel stop control process (see FIG. 138) will be described with reference to Fig. 142. Note that Fig. 142 is a flow chart showing the procedure of the reel stop enable signal ON process.

まず、メインCPU101は、スタックポインタ(SP)にセットされているメインRAM103のスタックエリア(図12C参照)のアドレスを退避させる(S741)。次いで、メインCPU101は、スタックポインタ(SP)に規定外スタックエリアのアドレスをセットする(S742)。 First, the main CPU 101 saves the address of the stack area of the main RAM 103 (see FIG. 12C) that is set in the stack pointer (SP) (S741). Next, the main CPU 101 sets the address of the non-regular stack area in the stack pointer (SP) (S742).

次いで、メインCPU101は、全てのレジスタにセットされているデータを退避させる(S743)。次いで、メインCPU101は、作動ストップボタン格納領域(図33参照)を参照し、ストップボタン状態を取得する(S744)。次いで、メインCPU101は、リール停止可能信号ONデータのセット処理を行う(S745)。 Next, the main CPU 101 saves the data set in all registers (S743). Next, the main CPU 101 refers to the activated stop button storage area (see FIG. 33) and acquires the stop button status (S744). Next, the main CPU 101 performs a process of setting the reel stop enable signal ON data (S745).

次いで、メインCPU101は、規定外ポート出力処理を行う(S746)。この処理では、メインCPU101は、リール停止可能信号ONデータに基づいて、後述のON出力データ(出力オンモードデータ)の生成及び出力処理を行う。なお、この処理は、メインRAM103の規定外作業領域を使用して行われる。規定外ポート出力処理の詳細については、後述の図143を参照しながら後で説明する。 Then, the main CPU 101 performs non-standard port output processing (S746). In this processing, the main CPU 101 performs generation and output processing of ON output data (output on mode data) described below based on the reel stop enable signal ON data. Note that this processing is performed using the non-standard work area of the main RAM 103. Details of the non-standard port output processing will be described later with reference to FIG. 143 described below.

次いで、メインCPU101は、S743で退避させた全レジスタのデータを復帰させる(S747)。次いで、メインCPU101は、S741で退避させたスタックエリアのアドレスをスタックポインタ(SP)にセットする(S748)。そして、S748の処理後、メインCPU101は、リール停止可能信号ON処理を終了し、処理をリール停止制御処理(図138参照)中のS714の処理に移す。 Next, the main CPU 101 restores the data in all registers that was evacuated in S743 (S747). Next, the main CPU 101 sets the address of the stack area that was evacuated in S741 to the stack pointer (SP) (S748). Then, after processing S748, the main CPU 101 ends the reel stop enable signal ON processing, and transfers processing to processing S714 in the reel stop control processing (see FIG. 138).

[規定外ポート出力処理]
次に、図143及び図144を参照して、リール停止可能信号OFF処理(図141参照)中のS735及びリール停止可能信号ON処理(図142参照)中のS746で行う規定外ポート出力処理について説明する。なお、図143は、規定外ポート出力処理の手順を示すフローチャートである。また、図144は、規定外ポート出力処理を実行するためのソースプログラムの一例を示す図である。
[Non-standard port output processing]
Next, referring to Fig. 143 and Fig. 144, the non-standard port output process performed in S735 during the reel stop possible signal OFF process (see Fig. 141) and in S746 during the reel stop possible signal ON process (see Fig. 142) will be described. Fig. 143 is a flow chart showing the procedure of the non-standard port output process. Fig. 144 is a diagram showing an example of a source program for executing the non-standard port output process.

まず、メインCPU101は、ポート出力設定がON出力モードであるか否かを判別する(S751)。この処理において、メインCPU101は、リール停止可能信号ONデータがセットされている場合には、ポート出力設定がON出力モードであると判定し、リール停止可能信号OFFデータがセットされている場合には、ポート出力設定がON出力モードでないと判定する。 First, the main CPU 101 determines whether the port output setting is the ON output mode (S751). In this process, if the reel stop enable signal ON data is set, the main CPU 101 determines that the port output setting is the ON output mode, and if the reel stop enable signal OFF data is set, the main CPU 101 determines that the port output setting is not the ON output mode.

S751において、メインCPU101が、ポート出力設定がON出力モードであると判別したとき(S751がYES判定の場合)、メインCPU101は、後述のS753の処理を行う。一方、S751において、メインCPU101が、ポート出力設定がON出力モードでないと判別したとき(S751がNO判定の場合)、メインCPU101は、OFF出力データ(出力オフモードデータ)の生成処理を行う(S752)。この処理では、現在、出力オン状態となっているポート(ビット)のうち、オフ状態にしたいポート(ビット)をオフ状態にするとともに、現在、出力オフ状態となっているポート(ビット)をオフ状態に維持するためのOFF出力データが生成される。 In S751, when the main CPU 101 determines that the port output setting is the ON output mode (if S751 is judged as YES), the main CPU 101 performs the process of S753 described below. On the other hand, in S751, when the main CPU 101 determines that the port output setting is not the ON output mode (if S751 is judged as NO), the main CPU 101 performs a process of generating OFF output data (output off mode data) (S752). In this process, of the ports (bits) currently in the output on state, the ports (bits) that are to be turned off are turned off, and OFF output data is generated to maintain the ports (bits) currently in the output off state in the off state.

S752の処理後又はS751がNO判定の場合、メインCPU101は、ON出力データ(出力オンモードデータ)の生成処理を行う(S753)。この処理では、現在、出力オフ状態となっているポート(ビット)のうち、オン状態にしたいポート(ビット)をオン状態にするとともに、現在、出力オン状態となっているポート(ビット)をオン状態に維持するためのON出力データが生成される。次いで、メインCPU101は、生成された出力データを指定ポートから出力する(S754)。 After processing S752 or if S751 is judged as NO, the main CPU 101 performs processing to generate ON output data (output on mode data) (S753). In this processing, of the ports (bits) currently in the output off state, the ports (bits) that are to be turned on are turned on, and ON output data is generated to maintain the ports (bits) currently in the output on state in the on state. Next, the main CPU 101 outputs the generated output data from the specified port (S754).

そして、S754の処理後、メインCPU101は、規定外ポート出力処理を終了する。この際、実行した規定外ポート出力処理がリール停止可能信号OFF処理(図141参照)中のS735の処理である場合には、メインCPU101は、処理をリール停止可能信号OFF処理中のS736の処理に移す。一方、実行した規定外ポート出力処理がリール停止可能信号ON処理(図142参照)中のS746の処理である場合には、メインCPU101は、処理をリール停止可能信号ON処理中のS747の処理に移す。 Then, after processing S754, the main CPU 101 ends the non-regular port output processing. At this time, if the non-regular port output processing that was executed is the processing of S735 during the reel stop possible signal OFF processing (see FIG. 141), the main CPU 101 transfers the processing to the processing of S736 during the reel stop possible signal OFF processing. On the other hand, if the non-regular port output processing that was executed is the processing of S746 during the reel stop possible signal ON processing (see FIG. 142), the main CPU 101 transfers the processing to the processing of S747 during the reel stop possible signal ON processing.

本実施形態では、上述のようにして規定外ポート出力処理が行われる。そして、上述した規定外ポート出力処理は、メインCPU101が、図144のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the non-standard port output process is performed as described above. The non-standard port output process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 144.

その中で、上述した規定外ポート出力処理中のS752のOFF出力データの生成処理は、図144中のソースコード「XOR (HL)」及び「AND (HL)」をこの順で実行することに行われる。また、上述した規定外ポート出力処理中のS753のON出力データの生成処理は、図144中のソースコード「OR (HL)」を実行することに行われる。 Among these, the process of generating the OFF output data in S752 during the above-mentioned non-standard port output process is performed by executing the source code "XOR (HL)" and "AND (HL)" in FIG. 144 in that order. Also, the process of generating the ON output data in S753 during the above-mentioned non-standard port output process is performed by executing the source code "OR (HL)" in FIG. 144.

ソースプログラム上において、このような各出力データの生成処理を行うことにより、S752のOFF出力データの生成処理後に、S753のON出力データの生成処理が行われてもS752で生成されたOFF出力データは変化しない。 By performing this process of generating each output data in the source program, the OFF output data generated in S752 does not change even if the ON output data generation process in S753 is performed after the OFF output data generation process in S752.

例えば、ポート出力設定がOFF出力モードであり、今回の処理でオフ状態にしたい規定外ポートを示す出力データが「00010111」(「1」がオフ状態にしたいビット)であり、現在、規定外ポートに出力されている出力データ(バックアップデータ)が「01010011」(「1」が現在、オン状態のビット)である場合、バックアップデータのビット0、ビット1及びビット5のデータを「1」から「0」にするためのOFF出力データが生成される。この場合、まず、図144中のソースコード「XOR (HL)」が実行されると、出力データ「00010111」と、バックアップデータ「01010011」との排他的論理和演算が行われ、演算結果として「01000100」が得られる。次いで、図144中のソースコード「AND (HL)」が実行されると、演算結果「01000100」とバックアップデータ「01010011」との論理積演算が行われ、演算結果「01000000」がOFF出力データとして生成される。 For example, if the port output setting is OFF output mode, the output data indicating the non-standard port to be turned OFF in the current process is "00010111" (where "1" is the bit to be turned OFF), and the output data (backup data) currently being output to the non-standard port is "01010011" (where "1" is the bit currently ON), then OFF output data is generated to change the data in bits 0, 1, and 5 of the backup data from "1" to "0". In this case, when the source code "XOR (HL)" in FIG. 144 is first executed, an exclusive OR operation is performed between the output data "00010111" and the backup data "01010011", and the operation result is "01000100". Next, when the source code "AND (HL)" in FIG. 144 is executed, a logical AND operation is performed between the operation result "01000100" and the backup data "01010011", and the operation result "01000000" is generated as the OFF output data.

その後、S753のON出力データの生成処理が(図144中のソースコード「OR (HL)」)が実行されると、演算結果「01000000」(OFF出力データ)と、今回の処理でオン状態にしたい規定外ポートを示す出力データ「00000000」(ポート出力設定がOFF出力モードであるので、出力データの各ビットには「0」がセットされる)との論理和演算が行われ、演算結果として「01000000」が得られ、OFF出力データは変化しない。定性的には、ポート出力設定がOFF出力モードである場合、S753のON出力データの生成処理では、OFF出力データにおいて出力オン状態となっているポート(ビット)をオン状態に維持するための出力データが生成されるので、S752のOFF出力データの生成処理後に、S753のON出力データの生成処理が行われてもS752で生成されたOFF出力データは変化しない。 After that, when the ON output data generation process of S753 (source code "OR (HL)" in FIG. 144) is executed, a logical OR operation is performed between the operation result "01000000" (OFF output data) and the output data "00000000" indicating the non-standard port to be turned on in this process (since the port output setting is OFF output mode, each bit of the output data is set to "0"), and the operation result is "01000000", and the OFF output data does not change. Qualitatively, when the port output setting is OFF output mode, the ON output data generation process of S753 generates output data for maintaining the port (bit) in the OFF output data in the ON output data in the ON state, so even if the ON output data generation process of S753 is performed after the OFF output data generation process of S752, the OFF output data generated in S752 does not change.

[入賞検索処理]
次に、図145~図147を参照して、メインフロー(図82参照)中のS214で行う入賞検索処理について説明する。なお、図145は、入賞検索処理の手順を示すフローチャートである。図146は、入賞検索処理を実行するためのソースプログラムの一例を示す図である。また、図147は、入賞検索処理のソースプログラム上で、実際に参照される払出枚数データテーブルの構成の一例を示す図である。
[Winner search process]
Next, the winning search process performed in S214 in the main flow (see FIG. 82) will be described with reference to FIG. 145 to FIG. 147. FIG. 145 is a flow chart showing the procedure of the winning search process. FIG. 146 is a diagram showing an example of a source program for executing the winning search process. FIG. 147 is a diagram showing an example of the configuration of the payout number data table actually referenced in the source program of the winning search process.

まず、メインCPU101は、図柄コード格納領域(図35参照)に格納された各格納領域のデータを、入賞作動フラグ格納領域(図28~図30参照)の対応する格納領域に転送して保存する(S761)。そして、この処理終了時点では、DEレジスタに入賞作動フラグ格納領域の最後尾のアドレスがセットされる。 First, the main CPU 101 transfers and saves the data of each storage area stored in the symbol code storage area (see FIG. 35) to the corresponding storage area in the win activation flag storage area (see FIG. 28 to FIG. 30) (S761). Then, at the end of this process, the address of the end of the win activation flag storage area is set in the DE register.

次いで、メインCPU101は、払出枚数データテーブルのアドレス(図147に示す払出枚数データテーブルの先頭アドレス「dPAYNUMTB」)をHLレジスタにセットする(S762)。次いで、メインCPU101は、払出枚数テーブル数(本実施形態では「5」)を入賞検索カウンタの初期値とし、該初期値をBレジスタにセットする(S763)。 Next, the main CPU 101 sets the address of the payout number data table (the top address of the payout number data table shown in FIG. 147, "dPAYNUMTB") in the HL register (S762). Next, the main CPU 101 sets the payout number table number ("5" in this embodiment) as the initial value of the winning search counter, and sets this initial value in the B register (S763).

次いで、メインCPU101は、HLレジスタにセットされたアドレスに基づいて、メダルの払出枚数(本実施形態では、1枚、2枚、3枚及び9枚のいずれか)のデータをCレジスタにセットし、判定対象データをAレジスタにセットし、HLレジスタにセットされているアドレスに「2」を加算(+2更新)する(S764)。なお、図147に示す払出枚数データテーブルにおいて、メダルの払出枚数のデータは、「払出枚数(1,2,3又は9)*2+0」であり、判定対象データは、払出枚数のデータの次のアドレスに格納されている1バイトのデータ(例えば「11111000B」等)である。また、以下では、Cレジスタにセットされたメダルの払出枚数のデータ「払出枚数(1,2,3又は9)*2+0」内のデータ「0」を「判定ビット」という。この判定ビットは入賞検索の判定対象ブロックであるか否かを示す情報である。 Next, the main CPU 101 sets the data of the number of medals to be paid out (1, 2, 3, or 9 in this embodiment) in the C register based on the address set in the HL register, sets the data to be judged in the A register, and adds "2" to the address set in the HL register (updates by +2) (S764). In addition, in the payout number data table shown in FIG. 147, the data of the number of medals to be paid out is "number of medals paid out (1, 2, 3, or 9) * 2 + 0", and the data to be judged is 1 byte of data (for example, "11111000B") stored in the address next to the data of the number of medals to be paid out. In the following, the data "0" in the data of the number of medals to be paid out set in the C register, "number of medals paid out (1, 2, 3, or 9) * 2 + 0", is referred to as the "judgment bit". This judgment bit is information indicating whether or not the block is the judgment target block for the winning search.

次いで、メインCPU101は、Cレジスタにセットされたメダルの払出枚数のデータから判定ビットの値を抽出する(S765)。次いで、メインCPU101は、抽出した判定ビットの値に基づいて、判定対象ブロックであるか否かを判別する(S766)。この処理において、メインCPU101は、抽出した判定ビットの値が「1」である場合に、判定対象ブロックであると判定する。なお、本実施形態では、図147に示すように、メダルの払出枚数に関係なく、判定ビットの値は、常に「0」であるので、S766の処理は必ずNO判定となる。 Next, the main CPU 101 extracts the value of the determination bit from the data on the number of medals paid out set in the C register (S765). Next, the main CPU 101 determines whether or not the block is the one to be determined based on the value of the extracted determination bit (S766). In this process, the main CPU 101 determines that the block is the one to be determined if the value of the extracted determination bit is "1". Note that in this embodiment, as shown in FIG. 147, the value of the determination bit is always "0" regardless of the number of medals paid out, so the process of S766 always results in a NO determination.

S766において、メインCPU101が、判定対象ブロックでないと判別したとき(S766がNO判定の場合)、メインCPU101は、後述のS768の処理を行う。一方、S766において、メインCPU101が、判定対象ブロックであると判別したとき(S766がYES判定の場合)、メインCPU101は、DEレジスタにセットされている入賞作動フラグ格納領域のアドレスを1減算(-1更新)する(S767)。 When the main CPU 101 determines in S766 that the block is not the one to be judged (if S766 is a NO judgement), the main CPU 101 performs the process of S768 described below. On the other hand, when the main CPU 101 determines in S766 that the block is the one to be judged (if S766 is a YES judgement), the main CPU 101 subtracts 1 from the address of the winning activation flag storage area set in the DE register (updates by -1) (S767).

S767の処理後又はS766がNO判定の場合、メインCPU101は、DEレジスタにセットされた入賞作動フラグ格納領域のアドレスで指定される格納領域のデータを判定データとして抽出する(S768)。 After processing S767 or if S766 is judged as NO, the main CPU 101 extracts the data from the storage area specified by the address of the winning activation flag storage area set in the DE register as judgment data (S768).

次いで、メインCPU101は、S764でAレジスタにセットされた判定対象データと、S768で抽出した判定データとに基づいて、判定の結果が入賞であるか否かを判別する(S769)。この処理において、メインCPU101は、S764でAレジスタにセットされた判定対象データが、S768で抽出した判定データと同じであれば、判定の結果が入賞であると判定する。 Next, the main CPU 101 determines whether the result of the judgment is a win or not based on the judgment target data set in the A register in S764 and the judgment data extracted in S768 (S769). In this process, if the judgment target data set in the A register in S764 is the same as the judgment data extracted in S768, the main CPU 101 determines that the result of the judgment is a win.

S769において、メインCPU101が、判定の結果が入賞でないと判別したとき(S769がNO判定の場合)、メインCPU101は、後述のS776の処理を行う。一方、S769において、メインCPU101が、判定の結果が入賞であると判別したとき(S769がYES判定の場合)、メインCPU101は、現遊技が3枚遊技(メダルのベット枚数が3枚である遊技)であるか否かを判別する(S770)。 When the main CPU 101 determines in S769 that the result of the judgment is not a winning combination (if S769 is a NO judgment), the main CPU 101 performs the process of S776 described below. On the other hand, when the main CPU 101 determines in S769 that the result of the judgment is a winning combination (if S769 is a YES judgment), the main CPU 101 determines whether the current game is a three-coin game (a game in which the number of medals bet is three) (S770).

S770において、メインCPU101が、現遊技が3枚遊技であると判別したとき(S770がYES判定の場合)、メインCPU101は、後述のS772の処理を行う。一方、S770において、メインCPU101が、現遊技が3枚遊技でないと判別したとき(S770がNO判定の場合)、メインCPU101は、2枚遊技(メダルのベット枚数が2枚である遊技)の払出枚数(2枚)をCレジスタにセットする(S771)。 When the main CPU 101 determines in S770 that the current game is a 3-coin game (if S770 is a YES judgment), the main CPU 101 performs the process of S772 described below. On the other hand, when the main CPU 101 determines in S770 that the current game is not a 3-coin game (if S770 is a NO judgment), the main CPU 101 sets the payout number (2 medals) for a 2-coin game (a game in which the number of medals bet is 2 medals) in the C register (S771).

S771の処理後又はS770がYES判定の場合、メインCPU101は、払出枚数の更新処理を行う(S772)。具体的には、メインCPU101は、現在の入賞枚数カウンタの値に、Cレジスタにセットされたメダルの払出枚数を加算し、加算後の値を払出枚数にセットする。 After processing S771 or if S770 is judged as YES, the main CPU 101 performs a process of updating the number of medals to be paid out (S772). Specifically, the main CPU 101 adds the number of medals to be paid out set in the C register to the current value of the winning medal counter, and sets the value after the addition as the number of medals to be paid out.

次いで、メインCPU101は、払出枚数の値が最大払出枚数「10」未満であるか否かを判別する(S773)。 Next, the main CPU 101 determines whether the value of the payout number is less than the maximum payout number of "10" (S773).

S773において、メインCPU101が、払出枚数の値が最大払出枚数「10」未満であると判別したとき(S773がYES判定の場合)、メインCPU101は、後述のS775の処理を行う。一方、S773において、メインCPU101が、払出枚数の値が最大払出枚数「10」未満でないと判別したとき(S773がNO判定の場合)、メインCPU101は、払出枚数に最大払出枚数「10」をセットする(S774)。 When the main CPU 101 determines in S773 that the value of the payout number is less than the maximum payout number of "10" (if S773 returns a YES judgment), the main CPU 101 performs the processing of S775 described below. On the other hand, when the main CPU 101 determines in S773 that the value of the payout number is not less than the maximum payout number of "10" (if S773 returns a NO judgment), the main CPU 101 sets the payout number to the maximum payout number of "10" (S774).

S774の処理後又はS773がYES判定の場合、メインCPU101は、払出枚数を入賞枚数カウンタに保存する(S775)。 After processing S774 or if S773 is judged as YES, the main CPU 101 stores the number of coins paid out in the winning coin counter (S775).

S775の処理後又はS769がNO判定の場合、メインCPU101は、他の入賞があるか否かを判別する(S776)。S776において、メインCPU101が、他の入賞があると判別したとき(S776がYES判定の場合)、メインCPU101は、処理をS769の処理に戻し、S769以降の処理を繰り返す。 After processing S775 or if S769 is judged as NO, the main CPU 101 determines whether or not there is another winning prize (S776). When the main CPU 101 determines in S776 that there is another winning prize (if S776 is judged as YES), the main CPU 101 returns the process to S769 and repeats the processes from S769 onwards.

一方、S776において、メインCPU101が、他の入賞がないと判別したとき(S776がNO判定の場合)、メインCPU101は、入賞検索カウンタの値を1減算(-1更新)する(S777)。なお、本実施形態のように、有効ラインが1本である場合には、複数の小役が重複して入賞することがないので、S776の判定処理は必ずNO判定となる。 On the other hand, when the main CPU 101 determines in S776 that there are no other winning combinations (if S776 returns a NO result), the main CPU 101 subtracts 1 from the winning combination search counter (updates it by -1) (S777). Note that in the case of a single active line, as in this embodiment, multiple minor combinations cannot win at the same time, so the determination process in S776 always returns a NO result.

次いで、メインCPU101は、入賞検索カウンタの値が「0」であるか否かを判別する(S778)。 Next, the main CPU 101 determines whether the value of the winning search counter is "0" (S778).

S778において、メインCPU101が、入賞検索カウンタの値が「0」でないと判別したとき(S778がNO判定の場合)、メインCPU101は、処理をS764の処理に戻し、S764以降の処理を繰り返す。一方、S778において、メインCPU101が、入賞検索カウンタの値が「0」であると判別したとき(S778がYES判定の場合)、メインCPU101は、入賞検索処理を終了し、処理をメインフロー(図82参照)中のS215の処理に移す。 When the main CPU 101 determines in S778 that the value of the winning search counter is not "0" (if S778 is a NO judgment), the main CPU 101 returns the process to S764 and repeats the processes from S764 onwards. On the other hand, when the main CPU 101 determines in S778 that the value of the winning search counter is "0" (if S778 is a YES judgment), the main CPU 101 ends the winning search process and moves the process to S215 in the main flow (see FIG. 82).

本実施形態では、上述のようにして入賞検索処理が行われる。そして、上述した入賞検索処理は、メインCPU101が、図146のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S764の払出枚数及び判定対象データのセット処理は、メインCPU101がソースコード「LDIN AC,(HL)」を実行することにより行われる。 In this embodiment, the winning search process is performed as described above. The winning search process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 146. Among these, the process of setting the payout number and the judgment target data in S764 is performed by the main CPU 101 executing the source code "LDIN AC, (HL)".

ソースプログラム上において、例えば、ソースコード「LDIN ss,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに1加算したアドレスで指定されるメモリの内容(データ)がss(BC、DE、AC、AE又はBD)ペアレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。それゆえ、図146中のソースコード「LDIN AC,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに1加算したアドレスで指定されるメモリの内容(払出枚数及び判定対象データ)が、ACレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。なお、S764の処理では、この「LDIN」命令により、Aレジスタに払出枚数のデータが格納され、Cレジスタに判定対象データが格納され、HLレジスタにセットされているアドレスが+2更新される。 For example, when the source code "LDIN ss, (HL)" is executed in the source program, the contents (data) of the memory specified by the address set in the HL register (pair register) and the address obtained by adding 1 to that address are loaded into the ss (BC, DE, AC, AE, or BD) pair register, and the address set in the HL register is updated by +2 (2 added). Therefore, when the source code "LDIN AC, (HL)" in FIG. 146 is executed, the contents (number of coins to be dispensed and data to be judged) of the memory specified by the address set in the HL register (pair register) and the address obtained by adding 1 to that address are loaded into the AC register, and the address set in the HL register is updated by +2 (2 added). In the process of S764, this "LDIN" command stores the data of the number of coins to be dispensed in the A register, stores the data to be judged in the C register, and updates the address set in the HL register by +2.

上述のように、本実施形態の入賞検索処理では、一つの「LDIN」命令により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the winning search process of this embodiment, both the data loading process and the address update process can be performed with a single "LDIN" command. In this case, the command related to address setting can be omitted from the source program, and the capacity of the source program (the capacity used by main ROM 102) can be reduced accordingly. As a result, in this embodiment, free capacity can be secured (increased) in main ROM 102, and the increased free capacity can be utilized to improve playability.

また、上述した入賞検索処理中のS770の判定処理で参照するメダルカウンタの値の取得処理、S772の処理で参照する入賞枚数カウンタの値の取得処理、及び、S775の処理で行う入賞枚数カウンタの保存(更新)処理はいずれも、図146に示すように、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令(メインCPU101専用命令コード)により実行される。それゆえ、本実施形態の入賞検索処理では、「LDQ」命令を用いることにより、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができるので、ソースプログラム上において、アドレス設定に係る命令を省略することができ(アドレス設定に係る命令を別途設ける必要がなくなる)、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In addition, the process of acquiring the medal counter value referred to in the judgment process of S770 during the above-mentioned winning search process, the process of acquiring the winning number counter value referred to in the process of S772, and the process of saving (updating) the winning number counter performed in the process of S775 are all executed by the "LDQ" instruction (main CPU 101 exclusive instruction code) that specifies an address using the Q register (extension register) as shown in FIG. 146. Therefore, in the winning search process of this embodiment, by using the "LDQ" instruction, the main ROM 102, main RAM 103, and memory map I/O can be accessed by direct value, so that the instruction related to address setting can be omitted in the source program (there is no need to provide a separate instruction related to address setting), and the capacity of the source program (the capacity used by the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to improve playability.

また、上述した入賞検索処理中のS769の判定処理は、図146に示すように、ソースプログラム上において、「JSLAA」命令(所定の判定命令)により実行される。なお、「JSLAA」命令は、左シフト(SLA)命令相当の動作を実行する命令である。 The determination process of S769 during the winning search process described above is executed by the "JSLAA" command (a specific determination command) in the source program, as shown in FIG. 146. The "JSLAA" command is an command that executes an operation equivalent to a left shift (SLA) command.

ソースプログラム上において、例えば、ソースコード「JSLAA cc,e」が実行されると、ccの条件が成立すれば、処理をeで指定されるアドレスにジャンプさせる。なお、「JSLAA」命令で規定される「ccの条件」には、フラグ・レジスタF内のキャリーフラグの状態が指定される。例えば、ccに「C」が指定されていれば、ccの条件はキャリーフラグが「1」(オン状態)であることを意味し、ccに「NC」が指定されていれば、ccの条件はキャリーフラグが「0」(オフ状態)であることを意味する。それゆえ、図146中のソースコード「JSLAA NC,MN_CKLN_06」では、キャリーフラグが「0」(オフ状態)であれば、「MN_CKLN_06」で指定されるアドレスに処理がジャンプする。 For example, when the source code "JSLAA cc, e" is executed in a source program, if the condition of cc is met, processing jumps to the address specified by e. The "condition of cc" specified in the "JSLAA" instruction specifies the state of the carry flag in flag register F. For example, if "C" is specified in cc, the condition of cc means that the carry flag is "1" (on), and if "NC" is specified in cc, the condition of cc means that the carry flag is "0" (off). Therefore, in the source code "JSLAA NC, MN_CKLN_06" in FIG. 146, if the carry flag is "0" (off), processing jumps to the address specified by "MN_CKLN_06".

また、上述した入賞検索処理中のS770及びS773の判定処理は、図146に示すように、ソースプログラム上において、「JCP」命令により実行される。なお、「JCP」命令は、上述のように、比較命令相当の動作を実行する命令であり、メインCPU101専用命令コードである。 The judgment processes of S770 and S773 during the winning search process described above are executed by the "JCP" instruction in the source program, as shown in FIG. 146. Note that the "JCP" instruction is an instruction that executes an operation equivalent to a comparison instruction, as described above, and is an instruction code exclusive to the main CPU 101.

それゆえ、入賞検索処理のソースプログラム上において、上述した「JSLAA」命令及び「JCP」命令を用いた場合、アドレス設定に係る命令を省略することができ(アドレス設定に係る命令を別途設ける必要がなくなる)、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Therefore, when the above-mentioned "JSLAA" and "JCP" commands are used in the source program of the winning search process, the commands related to address setting can be omitted (there is no need to provide separate commands related to address setting), and the capacity of the source program (the capacity used by main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in main ROM 102, and the increased free space can be utilized to improve playability.

[イリーガルヒットチェック処理]
次に、図148及び図149を参照して、メインフロー(図82参照)中のS215で行うイリーガルヒットチェック処理について説明する。なお、図148は、イリーガルヒットチェック処理の手順を示すフローチャートである。また、図149は、イリーガルヒットチェック処理を実行するためのソースプログラムの一例を示す図である。なお、イリーガルヒットとは、内部抽籤処理(図92参照)で抽籤され、図柄設定処理(図97参照)で当籤番号格納領域に格納されたBB当籤番号及び小役当籤番号(内部当籤役)に基づいて、左リール3L、中リール3C及び右リール3Rが、成立しえない図柄の組合せで有効ライン上に停止(図柄組合せ不成立)したことを示す用語である。
[Illegal hit check processing]
Next, referring to FIG. 148 and FIG. 149, the illegal hit check process performed in S215 in the main flow (see FIG. 82) will be described. FIG. 148 is a flow chart showing the procedure of the illegal hit check process. FIG. 149 is a diagram showing an example of a source program for executing the illegal hit check process. The illegal hit is a term indicating that the left reel 3L, the center reel 3C and the right reel 3R have stopped on a pay line with a combination of symbols that cannot be established (a combination of symbols not established) based on the BB winning number and the small winning number (internal winning combination) that are drawn in the internal lottery process (see FIG. 92) and stored in the winning number storage area in the symbol setting process (see FIG. 97).

まず、メインCPU101は、入賞作動フラグ格納領域(図28~図30参照)のアドレスをセットする(S781)。次いで、メインCPU101は、入賞作動フラグ格納領域のサイズ(バイト数、本実施形態では「12」)を、チェックカウンタの値にセットする(S782)。 First, the main CPU 101 sets the address of the winning activation flag storage area (see Figures 28 to 30) (S781). Next, the main CPU 101 sets the size of the winning activation flag storage area (number of bytes, "12" in this embodiment) to the value of the check counter (S782).

次いで、メインCPU101は、現在セットされている入賞作動フラグ格納領域のアドレスに基づいて、該アドレスに対応する当り要求フラグ格納領域(内部当籤役格納領域)内の格納領域に格納された内部当籤役のデータ(当り要求フラグデータ)を取得する(S783)。次いで、メインCPU101は、現在セットされている入賞作動フラグ格納領域のアドレスに格納された入賞役のデータ(入賞作動フラグデータ)と、内部当籤役のデータ(当り要求フラグデータ)とを合成する(S784)。 Next, the main CPU 101 acquires the data of the internal winning combination (winning request flag data) stored in the storage area in the winning request flag storage area (internal winning combination storage area) corresponding to the currently set address of the winning activation flag storage area based on the address (S783). Next, the main CPU 101 combines the data of the winning combination (winning activation flag data) stored in the currently set address of the winning activation flag storage area with the data of the internal winning combination (winning request flag data) (S784).

なお、この合成処理では、まず、メインCPU101は、入賞役のデータ(入賞作動フラグデータ)と内部当籤役のデータ(当り要求フラグデータ)との排他的論理和を求める(図149に示すソースプログラム中のソースコード「XOR (HL)」)。次いで、メインCPU101は、求められた排他的論理和の算出結果と入賞役のデータ(入賞作動フラグデータ)との論理積を求め(図149に示すソースプログラム中のソースコード「AND (HL)」)、論理積の算出結果を合成結果とする。なお、イリーガルヒットエラーが発生していない場合、この合成結果の値は「0」となる。 In this synthesis process, first, the main CPU 101 calculates the exclusive OR of the winning combination data (winning activation flag data) and the internal winning combination data (winning request flag data) (source code "XOR (HL)" in the source program shown in FIG. 149). Next, the main CPU 101 calculates the logical product of the calculated exclusive OR and the winning combination data (winning activation flag data) (source code "AND (HL)" in the source program shown in FIG. 149), and the calculated logical product is used as the synthesis result. If an illegal hit error has not occurred, the value of this synthesis result will be "0".

次いで、メインCPU101は、S784の合成処理の結果に基づいて、イリーガルヒットエラーが発生しているか否かを判別する(S785)。 Next, the main CPU 101 determines whether or not an illegal hit error has occurred based on the results of the synthesis process of S784 (S785).

S785において、メインCPU101が、イリーガルヒットエラーが発生していないと判別したとき(S785がNO判定の場合)、メインCPU101は、参照する入賞作動フラグ格納領域のアドレスを+1更新する(S786)。次いで、メインCPU101は、チェックカウンタの値を1減算する(S787)。次いで、メインCPU101は、チェックカウンタの値が「0」であるか否かを判別する(S788)。 When the main CPU 101 determines in S785 that an illegal hit error has not occurred (if S785 is a NO verdict), the main CPU 101 increments the address of the winning activation flag storage area it references by +1 (S786). Next, the main CPU 101 decrements the value of the check counter by 1 (S787). Next, the main CPU 101 determines whether the value of the check counter is "0" (S788).

S788において、メインCPU101が、チェックカウンタの値が「0」でないと判別したとき(S788がNO判定の場合)、メインCPU101は、処理をS783の処理に戻し、S783以降の処理を繰り返す。一方、S788において、メインCPU101が、チェックカウンタの値が「0」であると判別したとき(S788がYES判定の場合)、メインCPU101は、イリーガルヒットチェック処理を終了し、処理をメインフロー(図82参照)中のS216の処理に移す。 When the main CPU 101 determines in S788 that the check counter value is not "0" (if S788 is a NO judgment), the main CPU 101 returns the process to S783 and repeats the processes from S783 onwards. On the other hand, when the main CPU 101 determines in S788 that the check counter value is "0" (if S788 is a YES judgment), the main CPU 101 ends the illegal hit check process and moves the process to S216 in the main flow (see FIG. 82).

ここで再度、S785の処理に戻って、S785において、メインCPU101が、イリーガルヒットエラーが発生していると判別したとき(S785がYES判定の場合)、メインCPU101は、図89で説明したエラー処理を行う(S789)。この処理により、情報表示器6に含まれる2桁の7セグLED(払出枚数表示用及びエラー表示用兼用)に、イリーガルヒットエラーの発生を示す2文字「EE」をエラー情報として表示するためのエラー表示データが出力される。なお、イリーガルヒットエラーの発生状態(エラー状態)は、リセットスイッチ76(図7参照)を押下することにより解除される。 Returning to the process of S785 again, when the main CPU 101 determines in S785 that an illegal hit error has occurred (YES in S785), the main CPU 101 performs the error processing described in FIG. 89 (S789). This process outputs error display data to the two-digit seven-segment LED (used for displaying the number of coins dispensed and for displaying errors) included in the information display 6 to display the two letters "EE" indicating the occurrence of an illegal hit error as error information. The occurrence of an illegal hit error (error state) can be released by pressing the reset switch 76 (see FIG. 7).

次いで、メインCPU101は、入賞枚数カウンタの値及び当り要求フラグ格納領域のデータをクリアする(S790)。そして、S790の処理後、メインCPU101は、イリーガルヒットチェック処理を終了し、処理をメインフロー(図82参照)中のS216の処理に移す。 Next, the main CPU 101 clears the value of the winning coin counter and the data in the win request flag storage area (S790). After processing S790, the main CPU 101 ends the illegal hit check process and moves the process to S216 in the main flow (see FIG. 82).

本実施形態では、上述のようにしてイリーガルヒットチェック処理が行われる。そして、上述したイリーガルヒットチェック処理は、メインCPU101が、図149のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the illegal hit check process is performed as described above. The illegal hit check process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 149.

なお、本実施形態では、図28~図30に示すように、入賞作動フラグ格納領域(表示役格納領域)の構成が当り要求フラグ格納領域(内部当籤役格納領域)のそれと同じであるので、入賞作動フラグ格納領域の役と内部当籤役との合成処理時にメインRAM103に配置される当り要求フラグ格納領域と入賞作動フラグ格納領域とを同一構成にすることができる。それゆえ、本実施形態のイリーガルヒットチェック処理におけるS784の演算結果(入賞役のデータと内部当籤役のデータとを合成結果)は、上述のように、ソースプログラム上において、入賞役のデータと内部当籤役のデータとを単純に論理積(「AND」命令で実行する)することにより求められる。その結果、本実施形態では、イリーガルヒットチェック処理を効率化及び簡略化することができ、主制御プログラムの空き容量を確保する(増やす)ことができ、増えた空き容量を使用して遊技性を高めることが可能になる。 In this embodiment, as shown in Figures 28 to 30, the configuration of the winning activation flag storage area (display combination storage area) is the same as that of the winning request flag storage area (internal winning combination storage area), so the winning request flag storage area and the winning activation flag storage area arranged in the main RAM 103 during the synthesis process of the combination of the combination of the winning combination in the winning activation flag storage area and the internal winning combination can be made to have the same configuration. Therefore, the calculation result of S784 in the illegal hit check process of this embodiment (the synthesis result of the winning combination data and the internal winning combination data) is obtained by simply performing a logical AND (executing with an "AND" command) of the winning combination data and the internal winning combination data in the source program, as described above. As a result, in this embodiment, the illegal hit check process can be made more efficient and simplified, the free space in the main control program can be secured (increased), and the increased free space can be used to improve playability.

[入賞チェック・メダル払出処理]
次に、図150及び図151を参照して、メインフロー(図82参照)中のS216で行う入賞チェック・メダル払出処理について説明する。なお、図150は、入賞チェック・メダル払出処理の手順を示すフローチャートである。また、図151は、入賞チェック・メダル払出処理中の後述のS804~S808の処理を実行するためのソースプログラムの一例を示す図である。
[Winning check and medal payout processing]
Next, the winning check and medal payout process performed in S216 of the main flow (see FIG. 82) will be described with reference to FIG. 150 and FIG. 151. FIG. 150 is a flow chart showing the procedure of the winning check and medal payout process. FIG. 151 is a diagram showing an example of a source program for executing the processes of S804 to S808 described later during the winning check and medal payout process.

まず、メインCPU101は、入賞作動コマンド生成処理を行う(S801)。この処理では、メインCPU101は、副制御回路200に送信する入賞作動コマンドに含まれる、種別データ及び各種通信パラメータを生成する。なお、入賞作動コマンドは、入賞作動フラグ(表示役)等を特定するパラメータを含んで構成される。 First, the main CPU 101 performs a winning activation command generation process (S801). In this process, the main CPU 101 generates type data and various communication parameters to be included in the winning activation command to be sent to the sub-control circuit 200. The winning activation command includes parameters that specify the winning activation flag (display role), etc.

次いで、メインCPU101は、図72で説明した通信データ格納処理を行う(S802)。この処理により、入賞作動コマンドデータがメインRAM103に設けられた通信データ格納領域(図75B参照)に保存される。なお、入賞作動コマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。 Next, the main CPU 101 performs the communication data storage process described in FIG. 72 (S802). This process causes the winning activation command data to be stored in a communication data storage area (see FIG. 75B) provided in the main RAM 103. The winning activation command is transmitted from the main control circuit 90 to the sub-control circuit 200 by a communication data transmission process within the interrupt process described in FIG. 158 below.

次いで、メインCPU101は、入賞枚数カウンタの値が「0」であるか否かを判別する(S803)。S803において、メインCPU101が、入賞枚数カウンタの値が「0」であると判別したとき(S803がYES判定の場合)、メインCPU101は、入賞チェック・メダル払出処理を終了し、処理をメインフロー(図82参照)中のS217の処理に移す。 Next, the main CPU 101 determines whether the value of the winning number counter is "0" (S803). When the main CPU 101 determines in S803 that the value of the winning number counter is "0" (if S803 returns a YES judgment), the main CPU 101 ends the winning check and medal payout process, and proceeds to S217 in the main flow (see FIG. 82).

一方、S803において、メインCPU101が、入賞枚数カウンタの値が「0」でないと判別したとき(S803がNO判定の場合)、メインCPU101は、メダルのクレジット枚数(貯留枚数)がその上限枚数(本実施形態では50枚)以上であるか否かを判別する(S804)。 On the other hand, when the main CPU 101 determines in S803 that the value of the winning number counter is not "0" (if S803 returns a NO verdict), the main CPU 101 determines whether the number of medal credits (reserved number) is equal to or greater than the upper limit (50 in this embodiment) (S804).

S804において、メインCPU101が、メダルのクレジット枚数がその上限枚数以上でないと判別したとき(S804がNO判定の場合)、メインCPU101は、クレジットカウンタの値に「1」を加算(+1更新)する(S805)。加算されたクレジットカウンタの値は、情報表示器6に含まれる貯留枚数表示用の2桁の7セグLED(不図示)により表示される。次いで、メインCPU101は、メダル払出枚数チェック処理を行う(S806)。なお、メダル払出枚数チェック処理の詳細については、後述の図152を参照しながら後で説明する。 When the main CPU 101 determines in S804 that the medal credit number is not equal to or greater than the upper limit (if S804 returns NO), the main CPU 101 adds "1" to the credit counter value (updates the credit counter by +1) (S805). The incremented credit counter value is displayed by a two-digit seven-segment LED (not shown) included in the information display 6 for displaying the number of medals stored. Next, the main CPU 101 performs a medal payout number check process (S806). Details of the medal payout number check process will be described later with reference to FIG. 152.

次いで、メインCPU101は、メダルの払い出しが終了したか否かを判別する(S807)。S807において、メインCPU101が、メダルの払い出しが終了したと判別したとき(S807がYES判定の場合)、メインCPU101は、入賞チェック・メダル払出処理を終了し、処理をメインフロー(図82参照)中のS217の処理に移す。 Then, the main CPU 101 determines whether or not the payout of medals has been completed (S807). In S807, when the main CPU 101 determines that the payout of medals has been completed (if S807 returns a YES judgment), the main CPU 101 ends the winning check and medal payout process, and moves the process to S217 in the main flow (see FIG. 82).

一方、S807において、メインCPU101が、メダルの払い出しが終了していないと判別したとき(S807がNO判定の場合)、メインCPU101は、払出間隔待機処理を行う(S808)。この処理では、メインCPU101は、予め設定されたメダル払出間隔時間(本実施形態では60.33msec:後述の図158で説明する割込処理(1.1172msec周期)の54周期分)が経過するまでウェイトする。そして、S808の処理後、メインCPU101は、処理をS803の処理に戻し、S803以降の処理を繰り返す。 On the other hand, when the main CPU 101 determines in S807 that the payout of medals has not been completed (if S807 returns NO), the main CPU 101 performs a payout interval waiting process (S808). In this process, the main CPU 101 waits until a preset medal payout interval time (60.33 msec in this embodiment: 54 cycles of the interrupt process (1.1172 msec cycle) described in FIG. 158 below) has elapsed. Then, after processing S808, the main CPU 101 returns the process to S803 and repeats the processes from S803 onwards.

ここで再度、S804の処理に戻って、S804において、メインCPU101が、メダルのクレジット枚数がその上限枚数(50枚)以上であると判別したとき(S804がYES判定の場合)、メインCPU101は、メダルの払出処理を行う(S809)。この処理により、メダルが1枚、払い出される。そして、S809の処理後、メインCPU101は、入賞チェック・メダル払出処理を終了し、処理をメインフロー(図82参照)中のS217の処理に移す。 Now, returning to the processing of S804 again, when the main CPU 101 determines in S804 that the number of medal credits is equal to or greater than the upper limit (50 medals) (if S804 returns a YES judgment), the main CPU 101 performs medal payout processing (S809). As a result of this processing, one medal is paid out. Then, after processing of S809, the main CPU 101 ends the winning check/medal payout processing, and moves the processing to processing of S217 in the main flow (see FIG. 82).

本実施形態では、上述のようにして入賞チェック・メダル払出処理が行われる。なお、上述した入賞チェック・メダル払出処理中のS804~S808の処理は、メインCPU101が、図151のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the winning check and medal payout process is performed as described above. Note that the processes of S804 to S808 during the winning check and medal payout process described above are performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 151.

なお、本実施形態では、クレジットカウンタの更新(+1)後、払出動作を継続する場合、メインCPU101は、S808の処理で60.33ms間のウェイト(払出間隔待ち)処理を行うが、この処理は、ソースプログラム上では、メインCPU101がソースコード「LD BC,cTM_PAYC」及び「RST SB_W1BC_00」をこの順で実行することにより実現されている。このように、入賞チェック・メダル払出処理において、クレジットカウンタの更新(+1)後、払出動作を継続するときに60.33ms間のウェイト(払出間隔待ち)を行った場合、無駄な待ち時間を減らすことができ、遊技者の精神的負担を軽減することができる。 In this embodiment, if the payout operation is to be continued after the credit counter is updated (+1), the main CPU 101 performs a wait process (waiting for a payout interval) of 60.33 ms in the process of S808, and in the source program, this process is realized by the main CPU 101 executing the source code "LD BC, cTM_PAYC" and "RST SB_W1BC_00" in that order. In this way, if a wait of 60.33 ms (waiting for a payout interval) is performed when continuing the payout operation after the credit counter is updated (+1) in the winning check/medal payout process, it is possible to reduce unnecessary waiting time and reduce the mental burden on the player.

[メダル払出枚数チェック処理]
次に、図152及び図153を参照して、入賞チェック・メダル払出処理(図150参照)中のS806で行うメダル払出枚数チェック処理について説明する。なお、図152は、メダル払出枚数チェック処理の手順を示すフローチャートである。また、図153Aは、メダル払出枚数チェック処理中の後述のS811~S814の処理を実行するためのソースプログラムの一例を示す図であり、図153Bは、メダル払出枚数チェック処理中の後述のS816及びS817の処理を実行するためのソースプログラムの一例を示す図である。
[Checking the number of medals paid out]
Next, referring to Fig. 152 and Fig. 153, the medal payout number check process performed in S806 during the winning check/medal payout process (see Fig. 150) will be described. Fig. 152 is a flow chart showing the procedure for the medal payout number check process. Fig. 153A is a diagram showing an example of a source program for executing the processes of S811 to S814 described later during the medal payout number check process, and Fig. 153B is a diagram showing an example of a source program for executing the processes of S816 and S817 described later during the medal payout number check process.

まず、メインCPU101は、メダルOUTカウンタの値に「1」を加算(+1更新)する(S811)。なお、メダルOUTカウンタは、メダルの払出回数を計数するためのカウンタである。次いで、メインCPU101は、払出枚数カウンタの値に「1」を加算(+1更新)する(S812)。なお、払出枚数カウンタは、メダルの払出枚数を計数するためのカウンタである。 First, the main CPU 101 adds "1" to the value of the medal OUT counter (updates by +1) (S811). The medal OUT counter is a counter for counting the number of medals paid out. Next, the main CPU 101 adds "1" to the value of the payout number counter (updates by +1) (S812). The payout number counter is a counter for counting the number of medals paid out.

次いで、メインCPU101は、払出枚数7SEG表示処理を行う(S813)。この処理では、メインCPU101は、払出枚数カウンタの値を、情報表示器6に含まれる払出枚数表示用の2桁の7セグLED(不図示)により表示させる制御処理を行う。 Next, the main CPU 101 performs a payout number 7-segment display process (S813). In this process, the main CPU 101 performs a control process to display the value of the payout number counter on a two-digit 7-segment LED (not shown) for displaying the payout number included in the information display 6.

次いで、メインCPU101は、役連終了枚数カウンタの更新処理を行う(S814)。なお、役連終了枚数カウンタは、入賞役に対応するメダルの払出枚数の残り枚数を計数するためのカウンタである。この処理では、メインCPU101は、役連終了枚数カウンタの値とその下限値「0」とを比較し、役連終了枚数カウンタの値が下限値「0」より大きい場合には、役連終了枚数カウンタの値を1減算(-1更新)し、役連終了枚数カウンタの値が下限値「0」以下である場合には、役連終了枚数カウンタの値を「0」に保持する。 Next, the main CPU 101 performs an update process of the end of consecutive combinations counter (S814). The end of consecutive combinations counter is a counter for counting the remaining number of medals to be paid out corresponding to the winning combination. In this process, the main CPU 101 compares the value of the end of consecutive combinations counter with its lower limit value "0", and if the value of the end of consecutive combinations counter is greater than the lower limit value "0", it subtracts 1 from the value of the end of consecutive combinations counter (updates it by -1), and if the value of the end of consecutive combinations counter is equal to or less than the lower limit value "0", it keeps the value of the end of consecutive combinations counter at "0".

次いで、メインCPU101は、入賞枚数カウンタの値を1減算(-1更新)する(S815)。 Next, the main CPU 101 subtracts 1 from the value of the winning coin counter (updates it by -1) (S815).

次いで、メインCPU101は、クレジット情報コマンド生成処理を行う(S816)。この処理では、メインCPU101は、副制御回路200に送信するクレジット情報コマンドに含まれる、種別データ及び各種通信パラメータを生成する。なお、クレジット情報コマンドは、メダルのクレジット枚数を特定するパラメータを含んで構成される。 Next, the main CPU 101 performs a credit information command generation process (S816). In this process, the main CPU 101 generates type data and various communication parameters to be included in the credit information command to be sent to the sub-control circuit 200. The credit information command includes a parameter that specifies the number of medal credits.

次いで、メインCPU101は、図72で説明した通信データ格納処理を行う(S817)。この処理により、クレジット情報コマンドデータがメインRAM103に設けられた通信データ格納領域(図75B参照)に保存される。なお、クレジット情報コマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。そして、S817の処理後、メインCPU101は、メダル払出枚数チェック処理を終了し、処理を入賞チェック・メダル払出処理(図150参照)中のS807の処理に移す。 Then, the main CPU 101 performs the communication data storage process described in FIG. 72 (S817). This process causes the credit information command data to be stored in the communication data storage area (see FIG. 75B) provided in the main RAM 103. The credit information command is transmitted from the main control circuit 90 to the sub-control circuit 200 by the communication data transmission process within the interrupt process described in FIG. 158 below. After processing S817, the main CPU 101 ends the medal payout number check process, and moves the process to S807 in the winning check/medal payout process (see FIG. 150).

本実施形態では、上述のようにしてメダル払出枚数チェック処理が行われる。なお、上述したメダル払出枚数チェック処理中のS811~S814の処理は、メインCPU101が、図153Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S814の役連終了枚数カウンタの更新処理は、図153A中の「DCPLD」命令(所定の更新命令)により実行される。なお、「DCPLD」命令は、メインCPU101専用命令コードである。 In this embodiment, the medal payout number check process is performed as described above. Note that the processes of S811 to S814 during the medal payout number check process described above are performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 153A. Among these, the update process of the hand end number counter in S814 is executed by the "DCPLD" command (predetermined update command) in FIG. 153A. Note that the "DCPLD" command is an instruction code exclusively for the main CPU 101.

ソースプログラム上において、例えば、ソースコード「DCPLD (HL),n」が実行されると、HLレジスタで指定されたアドレスのメモリの内容(格納データ)と整数nとが比較され、メモリの内容が整数nより大きい場合には、メモリの内容が1減算され、メモリの内容が整数n以下である場合には、HLレジスタで指定されたアドレスのメモリに整数nが格納される。それゆえ、図153A中のソースコード「DCPLD (HL),0」が実行されると、HLレジスタで指定されたアドレスのメモリの内容(役連終了枚数カウンタの値)と整数0(下限値)とが比較され、メモリの内容(役連終了枚数カウンタの値)が整数0より大きい場合には、メモリの内容が1減算され、メモリの内容が整数0以下である場合には、メモリの内容(役連終了枚数カウンタの値)に「0」がセットされる。すなわち、現時点の役連終了枚数カウンタの値が「0」より大きい場合には、役連終了枚数カウンタの更新処理が行われ、現時点の役連終了枚数カウンタの値が「0」以下であれば、役連終了枚数カウンタの値を「0」に保持する処理が行われる。 For example, when the source code "DCPLD (HL), n" is executed in the source program, the contents of the memory (stored data) at the address specified by the HL register are compared with the integer n, and if the contents of the memory are greater than the integer n, the contents of the memory are decremented by 1, and if the contents of the memory are equal to or less than the integer n, the integer n is stored in the memory at the address specified by the HL register. Therefore, when the source code "DCPLD (HL), 0" in FIG. 153A is executed, the contents of the memory at the address specified by the HL register (the value of the hand-link end number counter) are compared with the integer 0 (lower limit value), and if the contents of the memory (the value of the hand-link end number counter) are greater than the integer 0, the contents of the memory are decremented by 1, and if the contents of the memory are equal to or less than the integer 0, the contents of the memory (the value of the hand-link end number counter) are set to "0". That is, if the current value of the end of hand sequence counter is greater than "0", the end of hand sequence counter is updated, and if the current value of the end of hand sequence counter is less than or equal to "0", the value of the end of hand sequence counter is maintained at "0".

上述のように、メダル払出枚数チェック処理中のS814の処理では、一つの「DCPLD」命令(枚数管理カウンタの下限判定命令と、判断分岐命令が一体になっている命令)により、役連終了枚数カウンタの更新(減算)処理及び連終了枚数カウンタの値を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。例えば、連終了枚数カウンタの値が「0」であるか否かを判別するための判断分岐命令コードを省略することができる。それゆえ、本実施形態のメダル払出枚数チェック処理では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the process of S814 during the medal payout number check process, a single "DCPLD" command (an command that combines a lower limit determination command for the number management counter and a decision branch command) can execute both the update (subtraction) process for the hand-end number counter and the process of keeping the value of the hand-end number counter at "0". In this case, there is no need to provide a command code for executing both processes separately. For example, the decision branch command code for determining whether the value of the hand-end number counter is "0" or not can be omitted. Therefore, in the medal payout number check process of this embodiment, the capacity of the source program (the capacity used by the main ROM 102) can be reduced, and free space can be secured (increased) in the main ROM 102, making it possible to utilize the increased free space to improve playability.

また、上述したメダル払出枚数チェック処理中のS816及びS817の処理は、メインCPU101が、図153Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 The processes of S816 and S817 during the medal payout count check process described above are performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 153B.

その中で、S816の処理では、図153Bに示すように、クレジット情報コマンドの通信パラメータ1にはLレジスタを介して払出枚数カウンタの値がセットされ、通信パラメータ5にはCレジスタを介してクレジットカウンタの値がセットされる。しかしながら、クレジット情報コマンドを構成するその他の通信パラメータ2~4には、現時点においてHレジスタ、Eレジスタ及びDレジスタにそれぞれ格納されている値(不定値)がセットされる。それゆえ、クレジット情報コマンド送信時における通信パラメータ2~4の値は不定値となる。その結果、本実施形態では、クレジット情報コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。 In the process of S816, as shown in FIG. 153B, communication parameter 1 of the credit information command is set to the value of the payout counter via the L register, and communication parameter 5 is set to the value of the credit counter via the C register. However, the other communication parameters 2 to 4 that make up the credit information command are set to the values (indefinite values) currently stored in the H register, E register, and D register, respectively. Therefore, the values of communication parameters 2 to 4 when the credit information command is sent are indefinite. As a result, in this embodiment, the sum value (BCC) of the credit information command can be set to an indefinite value each time it is sent, which can prevent fraudulent activities such as cheating.

[BBチェック処理]
次に、図154を参照して、メインフロー(図82参照)中のS217で行うBBチェック処理について説明する。なお、図154は、BBチェック処理の手順を示すフローチャートである。
[BB Check Processing]
Next, the BB check process performed in S217 of the main flow (see FIG. 82) will be described with reference to Fig. 154. Note that Fig. 154 is a flowchart showing the procedure of the BB check process.

まず、メインCPU101は、現在の遊技状態がボーナス状態であるか否かを判別する(S821)。S821において、メインCPU101が、現在の遊技状態がボーナス状態でないと判別したとき(S821がNO判定の場合)、メインCPU101は、後述のS832の処理を行う。 First, the main CPU 101 determines whether the current game state is a bonus state or not (S821). When the main CPU 101 determines in S821 that the current game state is not a bonus state (if S821 returns NO), the main CPU 101 performs the process of S832, which will be described later.

一方、S821において、メインCPU101が、現在の遊技状態がボーナス状態であると判別したとき(S821がYES判定の場合)、メインCPU101は、ボーナス状態中に払い出し可能なメダルの枚数を計数するためのBB中払出枚数カウンタの値から、入賞チェック・メダル払出処理において払い出されたメダルの払出枚数を減算する(S822)。 On the other hand, in S821, when the main CPU 101 determines that the current game state is a bonus state (if S821 returns a YES judgment), the main CPU 101 subtracts the number of medals paid out in the winning check/medal payout process from the value of the BB payout counter, which is used to count the number of medals that can be paid out during the bonus state (S822).

次いで、メインCPU101は、BB中払出枚数カウンタの値が「0」未満であるか否かを判別する(S823)。S823において、メインCPU101が、BB中払出枚数カウンタの値が「0」未満でないと判別したとき(S823がNO判定の場合)、メインCPU101は、BBチェック処理を終了し、処理をメインフロー(図82参照)中のS218の処理に移す。 Next, the main CPU 101 determines whether the value of the payout number counter during BB is less than "0" (S823). In S823, when the main CPU 101 determines that the value of the payout number counter during BB is not less than "0" (if S823 returns NO), the main CPU 101 ends the BB check process and moves the process to S218 in the main flow (see FIG. 82).

一方、S823において、メインCPU101が、BB中払出枚数カウンタの値が「0」未満であると判別したとき(S823がYES判定の場合)、メインCPU101は、ボーナス終了時処理を行う(S824)。この処理では、メインCPU101は、ボーナス状態中の各種情報をクリアするとともに、RT1状態フラグをオン状態にセットする。 On the other hand, when the main CPU 101 determines in S823 that the value of the BB payout counter is less than "0" (if S823 returns a YES judgment), the main CPU 101 performs bonus end processing (S824). In this processing, the main CPU 101 clears various information during the bonus state and sets the RT1 state flag to the ON state.

次いで、メインCPU101は、ボーナス終了時CT抽籤テーブル(図60参照)を参照して、ボーナス終了時のCT抽籤を行う(S825)。次いで、メインCPU101は、ボーナス終了時のCT抽籤に当籤したか否かを判別する(S826)。 Next, the main CPU 101 refers to the bonus end CT lottery table (see FIG. 60) and performs a lottery for the CT at the end of the bonus (S825). Next, the main CPU 101 determines whether or not the lottery for the CT at the end of the bonus has been won (S826).

S826において、メインCPU101が、CT抽籤に当籤しなかったと判別したとき(S826がNO判定の場合)、メインCPU101は、後述のS828の処理を行う。一方、S826において、メインCPU101が、CT抽籤に当籤したと判別したとき(S826がYES判定の場合)、メインCPU101は、CTセット数に「1」を加算する(S827)。なお、ARTセット数が「0」であるときにCT抽籤に当籤した場合には、S827の処理において、CTセット数に「1」を加算するとともに、ARTセット数にも「1」を加算する。 When the main CPU 101 determines in S826 that the CT lottery has not been won (if S826 is a NO judgment), the main CPU 101 performs the process of S828 described below. On the other hand, when the main CPU 101 determines in S826 that the CT lottery has been won (if S826 is a YES judgment), the main CPU 101 adds "1" to the CT set number (S827). Note that if the CT lottery has been won when the ART set number is "0", in the process of S827, "1" is added to the CT set number and "1" is also added to the ART set number.

S827の処理後又はS826がNO判定の場合、メインCPU101は、ARTセット数又はCTセット数が「1」以上であるか否かを判別する(S828)。 After processing S827 or if S826 is judged as NO, the main CPU 101 determines whether the ART set number or CT set number is "1" or greater (S828).

S828おいて、メインCPU101が、ARTセット数又はCTセット数が「1」以上であると判別したとき(S828がYES判定の場合)、メインCPU101は、次遊技の遊技状態にART準備状態をセットする(S829)。そして、S829の処理後、メインCPU101は、BBチェック処理を終了し、処理をメインフロー(図82参照)中のS218の処理に移す。 When the main CPU 101 determines in S828 that the number of ART sets or the number of CT sets is "1" or more (if S828 is judged as YES), the main CPU 101 sets the game state for the next game to the ART preparation state (S829). Then, after processing S829, the main CPU 101 ends the BB check process and moves the process to the process of S218 in the main flow (see FIG. 82).

一方、S828において、メインCPU101が、ARTセット数又はCTセット数が「1」以上でないと判別したとき(S828がNO判定の場合)、メインCPU101は、次遊技の遊技状態に通常遊技状態をセットする(S830)。次いで、メインCPU101は、通常中高確率抽籤テーブル(図40B参照)を参照して、CZの抽籤状態を抽籤し、抽籤結果をセットする(S831)。そして、S831の処理後、メインCPU101は、BBチェック処理を終了し、処理をメインフロー(図82参照)中のS218の処理に移す。 On the other hand, when the main CPU 101 determines in S828 that the number of ART sets or the number of CT sets is not "1" or more (if S828 is judged as NO), the main CPU 101 sets the game state of the next game to the normal game state (S830). Next, the main CPU 101 refers to the normal medium high probability lottery table (see FIG. 40B), determines the lottery state of the CZ, and sets the lottery result (S831). Then, after processing S831, the main CPU 101 ends the BB check processing, and moves the processing to the processing of S218 in the main flow (see FIG. 82).

ここで再度、S821の処理に戻って、S821がNO判定の場合、メインCPU101は、BB役に係る図柄組合せ(コンビネーション「C_BB1」又は「C_BB2」の図柄組合せ)が表示されたか否かを判定する(S832)。S832において、メインCPU101が、BB役に係る図柄組合せが表示されなかったと判別したとき(S832がNO判定の場合)、メインCPU101は、BBチェック処理を終了し、処理をメインフロー(図82参照)中のS218の処理に移す。 Now, returning to the process of S821 again, if S821 is judged as NO, the main CPU 101 judges whether or not a symbol combination related to the BB role (symbol combination of "C_BB1" or "C_BB2") has been displayed (S832). In S832, when the main CPU 101 determines that a symbol combination related to the BB role has not been displayed (if S832 is judged as NO), the main CPU 101 ends the BB check process and moves the process to the process of S218 in the main flow (see FIG. 82).

一方、S832において、メインCPU101が、BB役に係る図柄組合せが表示されたと判別したとき(S832がYES判定の場合)、メインCPU101は、ボーナス種別抽籤テーブル(図58参照)を参照して、ボーナス種別を抽籤し、抽籤結果をセットする(S833)。次いで、メインCPU101は、BB中払出枚数カウンタの値に所定値(ボーナス終了契機となる払出枚数:本実施形態では、「216」)をセットする(S834)。 On the other hand, when the main CPU 101 determines in S832 that a symbol combination related to the BB role has been displayed (if S832 returns YES), the main CPU 101 refers to the bonus type lottery table (see FIG. 58) to determine the bonus type and sets the lottery result (S833). Next, the main CPU 101 sets the value of the BB payout number counter to a predetermined value (the payout number that triggers the end of the bonus: in this embodiment, "216") (S834).

次いで、メインCPU101は、ボーナス開始時処理を行う(S835)。この処理では、メインCPU101は、例えば、次遊技の遊技状態にボーナス状態をセットするなどのボーナスの作動開始に必要な各種処理を行う。そして、S835の処理後、メインCPU101は、BBチェック処理を終了し、処理をメインフロー(図82参照)中のS218の処理に移す。 Then, the main CPU 101 performs a bonus start process (S835). In this process, the main CPU 101 performs various processes required to start the operation of the bonus, such as setting the bonus state to the game state of the next game. After processing S835, the main CPU 101 ends the BB check process and moves the process to S218 in the main flow (see FIG. 82).

[RTチェック処理]
次に、図155及び図156を参照して、メインフロー(図82参照)中のS218で行うRTチェック処理について説明する。なお、図155及び図156は、RTチェック処理の手順を示すフローチャートである。
[RT Check Processing]
Next, the RT check process performed in S218 of the main flow (see FIG. 82) will be described with reference to Fig. 155 and Fig. 156. Fig. 155 and Fig. 156 are flowcharts showing the procedure of the RT check process.

まず、メインCPU101は、RT状態がRT5状態であるか否かを判別する(S841)。S841において、メインCPU101が、RT状態がRT5状態であると判別したとき(S841がYES判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 First, the main CPU 101 determines whether the RT state is the RT5 state (S841). In S841, when the main CPU 101 determines that the RT state is the RT5 state (if S841 returns a YES judgment), the main CPU 101 ends the RT check process and transfers the process to S219 in the main flow (see FIG. 82).

一方、S841において、メインCPU101が、RT状態がRT5状態でないと判別したとき(S841がNO判定の場合)、メインCPU101は、RT状態がRT0状態であるか否かを判別する(S842)。S842において、メインCPU101が、RT状態がRT0状態でないと判別したとき(S842がNO判定の場合)、メインCPU101は、後述のS845の処理を行う。 On the other hand, when the main CPU 101 determines in S841 that the RT state is not the RT5 state (if S841 is a NO judgment), the main CPU 101 determines whether the RT state is the RT0 state (S842). When the main CPU 101 determines in S842 that the RT state is not the RT0 state (if S842 is a NO judgment), the main CPU 101 performs the processing of S845 described below.

一方、S842において、メインCPU101が、RT状態がRT0状態であると判別したとき(S842がYES判定の場合)、メインCPU101は、略称「ベルこぼし目」の図柄組合せ(図28参照)が表示されたか否かを判別する(S843)。S843において、メインCPU101が、略称「ベルこぼし目」の図柄組合せが表示されなかったと判別したとき(S843がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 On the other hand, in S842, when the main CPU 101 determines that the RT state is the RT0 state (if S842 is judged as YES), the main CPU 101 determines whether or not the symbol combination abbreviated as "bell drop" (see FIG. 28) has been displayed (S843). In S843, when the main CPU 101 determines that the symbol combination abbreviated as "bell drop" has not been displayed (if S843 is judged as NO), the main CPU 101 ends the RT check process and transfers the process to the process of S219 in the main flow (see FIG. 82).

一方、S843において、メインCPU101が、略称「ベルこぼし目」の図柄組合せが表示されたと判別したとき(S843がYES判定の場合)、メインCPU101は、RT2状態フラグをオン状態にセットする(S844)。この処理により、RT状態がRT0状態からRT2状態に移行する。そして、S844の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S843 that a symbol combination abbreviated as "bell drop" has been displayed (if S843 returns a YES judgment), the main CPU 101 sets the RT2 state flag to the ON state (S844). This process transitions the RT state from the RT0 state to the RT2 state. Then, after processing S844, the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 82).

ここで再度、S842の処理に戻って、S842がNO判定の場合、メインCPU101は、RT状態がRT1状態であるか否かを判別する(S845)。S845において、メインCPU101が、RT状態がRT1状態でないと判別したとき(S845がNO判定の場合)、メインCPU101は、後述のS850の処理を行う。 Now, the process returns to S842 again. If S842 returns NO, the main CPU 101 determines whether the RT state is the RT1 state (S845). If the main CPU 101 determines in S845 that the RT state is not the RT1 state (if S845 returns NO), the main CPU 101 performs the process of S850, which will be described later.

一方、S845において、メインCPU101が、RT状態がRT1状態であると判別したとき(S845がYES判定の場合)、メインCPU101は、略称「ベルこぼし目」の図柄組合せが表示されたか否かを判別する(S846)。 On the other hand, in S845, when the main CPU 101 determines that the RT state is the RT1 state (if S845 returns a YES judgment), the main CPU 101 determines whether or not a symbol combination called "bell drop" has been displayed (S846).

S846において、メインCPU101が、略称「ベルこぼし目」の図柄組合せが表示されたと判別したとき(S846がYES判定の場合)、メインCPU101は、RT1状態フラグをオフ状態にセットするとともに、RT2状態フラグをオン状態にセットする(S847)。この処理により、RT状態がRT1状態からRT2状態に移行する。そして、S847の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 When the main CPU 101 determines in S846 that a symbol combination called "Bell Spill" has been displayed (if S846 returns a YES judgment), the main CPU 101 sets the RT1 state flag to the OFF state and sets the RT2 state flag to the ON state (S847). This process transitions the RT state from the RT1 state to the RT2 state. Then, after processing S847, the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 82).

一方、S846において、メインCPU101が、略称「ベルこぼし目」の図柄組合せが表示されなかったと判別したとき(S846がNO判定の場合)、メインCPU101は、RT1状態の遊技が20ゲーム経過したか否かを判別する(S848)。 On the other hand, when the main CPU 101 determines in S846 that the symbol combination abbreviated as "bell drop" has not been displayed (if S846 returns NO), the main CPU 101 determines whether 20 games have elapsed in the RT1 state (S848).

S848において、メインCPU101が、RT1状態の遊技が20ゲーム経過していないと判別したとき(S848がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。一方、S848において、メインCPU101が、RT1状態の遊技が20ゲーム経過したと判別したとき(S848がYES判定の場合)、メインCPU101は、RT1状態フラグをオフ状態にセットする(S849)。この処理により、RT状態がRT1状態からRT0状態に移行する。そして、S849の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 In S848, when the main CPU 101 determines that 20 games have not elapsed in the RT1 state (if S848 is judged as NO), the main CPU 101 ends the RT check process and transfers processing to S219 in the main flow (see FIG. 82). On the other hand, in S848, when the main CPU 101 determines that 20 games have elapsed in the RT1 state (if S848 is judged as YES), the main CPU 101 sets the RT1 state flag to the OFF state (S849). This process transitions the RT state from the RT1 state to the RT0 state. Then, after processing S849, the main CPU 101 ends the RT check process and transfers processing to S219 in the main flow (see FIG. 82).

ここで再度、S845の処理に戻って、S845がNO判定の場合、メインCPU101は、RT状態がRT2状態であるか否かを判別する(S850)。S850において、メインCPU101が、RT状態がRT2状態でないと判別したとき(S850がNO判定の場合)、メインCPU101は、後述のS853の処理を行う。 Now, the process returns to S845 again. If S845 returns NO, the main CPU 101 determines whether the RT state is the RT2 state (S850). If the main CPU 101 determines in S850 that the RT state is not the RT2 state (if S850 returns NO), the main CPU 101 performs the process of S853, which will be described later.

一方、S850において、メインCPU101が、RT状態がRT2状態であると判別したとき(S850がYES判定の場合)、メインCPU101は、略称「RT3移行リプ」の図柄組合せ(図28参照)が表示されたか否かを判別する(S851)。S851において、メインCPU101が、略称「RT3移行リプ」の図柄組合せが表示されなかったと判別したとき(S851がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S850 that the RT state is the RT2 state (if S850 is judged as YES), the main CPU 101 determines whether or not the symbol combination abbreviated as "RT3 transition lip" (see FIG. 28) has been displayed (S851). When the main CPU 101 determines in S851 that the symbol combination abbreviated as "RT3 transition lip" has not been displayed (if S851 is judged as NO), the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 82).

一方、S851において、メインCPU101が、略称「RT3移行リプ」の図柄組合せが表示されたと判別したとき(S851がYES判定の場合)、メインCPU101は、RT2状態フラグをオフ状態にセットするとともに、RT3状態フラグをオン状態にセットする(S852)。この処理により、RT状態がRT2状態からRT3状態に移行する。そして、S852の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S851 that a symbol combination abbreviated as "RT3 transition lip" has been displayed (if S851 returns a YES judgment), the main CPU 101 sets the RT2 state flag to the OFF state and sets the RT3 state flag to the ON state (S852). This process transitions the RT state from the RT2 state to the RT3 state. Then, after processing S852, the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 82).

ここで再度、S850の処理に戻って、S850がNO判定の場合、メインCPU101は、RT状態がRT3状態であるか否かを判別する(S853)。S853において、メインCPU101が、RT状態がRT3状態でないと判別したとき(S853がNO判定の場合)、メインCPU101は、後述のS862の処理を行う。 Now, the process returns to S850 again. If S850 returns NO, the main CPU 101 determines whether the RT state is the RT3 state (S853). If the main CPU 101 determines in S853 that the RT state is not the RT3 state (if S853 returns NO), the main CPU 101 performs the process of S862, which will be described later.

一方、S853において、メインCPU101が、RT状態がRT3状態であると判別したとき(S853がYES判定の場合)、メインCPU101は、略称「ベルこぼし目」又は「RT2移行リプ」の図柄組合せが表示されたか否かを判別する(S854)。 On the other hand, in S853, when the main CPU 101 determines that the RT state is the RT3 state (if S853 is judged as YES), the main CPU 101 determines whether or not a symbol combination abbreviated as "bell drop" or "RT2 transition lip" has been displayed (S854).

S854において、メインCPU101が、略称「ベルこぼし目」又は「RT2移行リプ」の図柄組合せが表示されたと判別したとき(S854がYES判定の場合)、メインCPU101は、RT3状態フラグをオフ状態にセットするとともに、RT2状態フラグをオン状態にセットする(S855)。この処理により、RT状態がRT3状態からRT2状態に移行する。そして、S855の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 When the main CPU 101 determines in S854 that a symbol combination abbreviated as "bell drop" or "RT2 transition lip" has been displayed (if S854 returns a YES judgment), the main CPU 101 sets the RT3 state flag to the OFF state and sets the RT2 state flag to the ON state (S855). This process transitions the RT state from the RT3 state to the RT2 state. Then, after processing S855, the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 82).

一方、S854において、メインCPU101が、略称「ベルこぼし目」又は「RT2移行リプ」の図柄組合せが表示されていないと判別したとき(S854がNO判定の場合)、メインCPU101は、略称「RT4移行リプ」の図柄組合せ(図28参照)が表示されたか否かを判別する(S856)。 On the other hand, when the main CPU 101 determines in S854 that the symbol combination abbreviated as "bell drop" or "RT2 transition lip" is not displayed (if S854 is judged as NO), the main CPU 101 determines whether or not the symbol combination abbreviated as "RT4 transition lip" (see FIG. 28) is displayed (S856).

S856において、メインCPU101が、略称「RT4移行リプ」の図柄組合せが表示されていないと判別したとき(S856がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。一方、S856において、メインCPU101が、略称「RT4移行リプ」の図柄組合せが表示されたと判別したとき(S856がYES判定の場合)、メインCPU101は、RT3状態フラグをオフ状態にセットするとともに、RT4状態フラグをオン状態にセットする(S857)。この処理により、RT状態がRT3状態からRT4状態に移行する。 In S856, when the main CPU 101 determines that the symbol combination abbreviated as "RT4 transition lip" is not displayed (if S856 is a NO judgment), the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 82). On the other hand, in S856, when the main CPU 101 determines that the symbol combination abbreviated as "RT4 transition lip" is displayed (if S856 is a YES judgment), the main CPU 101 sets the RT3 state flag to the OFF state and sets the RT4 state flag to the ON state (S857). This process causes the RT state to transition from the RT3 state to the RT4 state.

S857の処理後、メインCPU101は、遊技状態がART準備状態であるか否かを判別する(S858)。S858において、メインCPU101が、遊技状態がART準備状態でないと判別したとき(S858がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 After processing S857, the main CPU 101 determines whether the game state is in an ART preparation state (S858). When the main CPU 101 determines in S858 that the game state is not in an ART preparation state (if S858 is judged as NO), the main CPU 101 ends the RT check process and transfers the process to S219 in the main flow (see FIG. 82).

一方、S858において、メインCPU101が、遊技状態がART準備状態であると判別したとき(S858がYES判定の場合)、メインCPU101は、CTセット数が「1」以上であるか否かを判別する(S859)。 On the other hand, when the main CPU 101 determines in S858 that the game state is in the ART preparation state (if S858 returns a YES judgment), the main CPU 101 determines whether the CT set number is "1" or more (S859).

S859において、メインCPU101が、CTセット数が「1」以上であると判別したとき(S859がYES判定の場合)、メインCPU101は、次遊技の遊技状態にCTをセットし、CTゲーム数カウンタに「8」をセットする(S860)。そして、S860の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 When the main CPU 101 determines in S859 that the CT set number is "1" or more (if S859 is judged as YES), the main CPU 101 sets the CT to the game state of the next game and sets the CT game number counter to "8" (S860). Then, after processing S860, the main CPU 101 ends the RT check processing and moves the processing to processing of S219 in the main flow (see FIG. 82).

一方、S859において、メインCPU101が、CTセット数が「1」以上でないと判別したとき(S859がNO判定の場合)、メインCPU101は、次遊技の遊技状態に通常ARTをセットし、ART終了ゲーム数カウンタに所定値をセットする(S861)。そして、S861の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 On the other hand, in S859, when the main CPU 101 determines that the CT set number is not "1" or more (if S859 is judged as NO), the main CPU 101 sets the game state of the next game to normal ART and sets a predetermined value to the ART end game number counter (S861). Then, after processing S861, the main CPU 101 ends the RT check process and moves the process to processing S219 in the main flow (see FIG. 82).

ここで再度、S853の処理に戻って、S853がNO判定の場合、メインCPU101は、略称「ベルこぼし目」又は「RT2移行リプ」の図柄組合せが表示されたか否かを判別する(S862)。S862において、メインCPU101が、略称「ベルこぼし目」又は「RT2移行リプ」の図柄組合せが表示されていないと判別したとき(S862がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 Now, returning to the processing of S853 again, if S853 is judged as NO, the main CPU 101 determines whether or not the symbol combination abbreviated as "bell spill" or "RT2 transition lip" is displayed (S862). In S862, when the main CPU 101 determines that the symbol combination abbreviated as "bell spill" or "RT2 transition lip" is not displayed (if S862 is judged as NO), the main CPU 101 ends the RT check processing and moves the processing to the processing of S219 in the main flow (see FIG. 82).

一方、S862において、メインCPU101が、略称「ベルこぼし目」又は「RT2移行リプ」の図柄組合せが表示されたと判別したとき(S862がYES判定の場合)、メインCPU101は、RT4状態フラグをオフ状態にセットするとともに、RT2状態フラグをオン状態にセットする(S863)。この処理により、RT状態がRT4状態からRT2状態に移行する。そして、S863の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S862 that a symbol combination abbreviated as "bell spill" or "RT2 transition lip" has been displayed (if S862 returns YES), the main CPU 101 sets the RT4 state flag to the OFF state and sets the RT2 state flag to the ON state (S863). This process transitions the RT state from the RT4 state to the RT2 state. Then, after processing S863, the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 82).

[CZ・ART終了時処理]
次に、図157を参照して、メインフロー(図82参照)中のS219で行うCZ・ART終了時処理について説明する。なお、図157は、CZ・ART終了時処理の手順を示すフローチャートである。
[CZ/ART end processing]
Next, the CZ/ART end processing performed in S219 in the main flow (see FIG. 82) will be described with reference to FIG. 157. Note that FIG. 157 is a flowchart showing the procedure of the CZ/ART end processing.

まず、メインCPU101は、現在の遊技状態がCZ失敗時及びART終了時のいずれかであるか否かを判別する(S871)。S871において、メインCPU101が、現在の遊技状態がCZ失敗時及びART終了時のいずれかでないと判別したとき(S871がNO判定の場合)、メインCPU101は、CZ・ART終了時処理を終了し、処理をメインフロー(図82参照)中のS201の処理に移す。 First, the main CPU 101 determines whether the current game state is either a CZ failure or the end of the ART (S871). In S871, when the main CPU 101 determines that the current game state is neither a CZ failure nor the end of the ART (if S871 is judged as NO), the main CPU 101 ends the CZ/ART end processing and moves the processing to S201 in the main flow (see FIG. 82).

一方、S871において、メインCPU101が、現在の遊技状態がCZ失敗時及びART終了時のいずれかであると判別したとき(S871がYES判定の場合)、メインCPU101は、CZ抽籤テーブル(図41B参照)を参照して、CZの引き戻し抽籤を行う(S872)。次いで、メインCPU101は、CZの引き戻し抽籤に当籤したか否かを判別す(S873)。 On the other hand, in S871, when the main CPU 101 determines that the current game state is either a CZ failure or the end of the ART (if S871 is judged as YES), the main CPU 101 refers to the CZ lottery table (see FIG. 41B) and conducts a CZ pull-back lottery (S872). Next, the main CPU 101 determines whether or not the CZ pull-back lottery has been won (S873).

S873において、メインCPU101が、CZの引き戻し抽籤に当籤したと判別したとき(S873がYES判定の場合)、メインCPU101は、次遊技の遊技状態に当籤した種別のCZをセットする(S874)。次いで、メインCPU101は、当籤した種別のCZに応じた値をCZゲーム数カウンタにセットする(S875)。そして、S875の処理後、メインCPU101は、CZ・ART終了時処理を終了し、処理をメインフロー(図82参照)中のS201の処理に移す。 When the main CPU 101 determines in S873 that it has won the CZ pullback lottery (if S873 is judged as YES), the main CPU 101 sets the type of CZ that was won to the game state of the next game (S874). Next, the main CPU 101 sets a value corresponding to the type of CZ that was won to the CZ game number counter (S875). Then, after processing S875, the main CPU 101 ends the CZ/ART end processing and moves the processing to processing S201 in the main flow (see FIG. 82).

一方、S873において、メインCPU101が、CZの引き戻し抽籤に当籤しなかったと判別したとき(S873がNO判定の場合)、メインCPU101は、次遊技の遊技状態に通常遊技状態をセットする(S876)。次いで、メインCPU101は、通常中高確率抽籤テーブル(図40B参照)を参照して、CZの抽籤状態を抽籤し、抽籤結果をセットする(S877)。そして、S877の処理後、メインCPU101は、CZ・ART終了時処理を終了し、処理をメインフロー(図82参照)中のS201の処理に移す。 On the other hand, when the main CPU 101 determines in S873 that the CZ pullback lottery was not won (if S873 is a NO judgment), the main CPU 101 sets the game state for the next game to the normal game state (S876). Next, the main CPU 101 refers to the normal medium-high probability lottery table (see FIG. 40B), draws the lottery state for the CZ, and sets the lottery result (S877). Then, after processing S877, the main CPU 101 ends the CZ ART end processing, and moves the processing to processing S201 in the main flow (see FIG. 82).

[メインCPUの制御による割込処理(1.1172msec)]
次に、図158を参照して、1.1172msec周期で、メインCPU101が行う割込処理について説明する。なお、図158は、割込処理の手順を示すフローチャートである。1.1172msec周期で繰り返し実行される割込処理は、タイマー回路113(PTC)の初期化処理(図64中のS2参照)で設定されたタイマー回路113のタイムアウト信号の出力タイミングに基づいて発生する割込みコントローラ112からの割込要求信号がメインCPU101に入力された際に実行される処理である。
[Interrupt processing controlled by the main CPU (1.1172 msec)]
Next, the interrupt processing performed by the main CPU 101 at a cycle of 1.1172 msec will be described with reference to Fig. 158. Fig. 158 is a flow chart showing the procedure of the interrupt processing. The interrupt processing repeatedly performed at a cycle of 1.1172 msec is processing executed when an interrupt request signal from the interrupt controller 112, which is generated based on the output timing of the time-out signal of the timer circuit 113 set in the initialization processing of the timer circuit 113 (PTC) (see S2 in Fig. 64), is input to the main CPU 101.

まず、メインCPU101は、レジスタの退避処理を行う(S901)。次いで、メインCPU101は、入力ポートチェック処理を行う(S902)。この処理では、ストップスイッチ等の各種スイッチから入力される信号がチェックされる。 First, the main CPU 101 performs a register save process (S901). Next, the main CPU 101 performs an input port check process (S902). In this process, signals input from various switches such as the stop switch are checked.

次いで、メインCPU101は、リール制御処理を行う(S903)。この処理では、メインCPU101は、全リールの回転開始が要求されたときに、左リール3L、中リール3C及び右リール3Rの回転を開始し、その後、各リールが一定速度で回転するように、3つのステッピングモータを駆動制御する。また、滑り駒数が決定されたときは、メインCPU101は、該当するリールの図柄カウンタを滑り駒数分だけ更新する。そして、メインCPU101は、更新された図柄カウンタが停止予定位置に対応する値に一致する(停止予定位置の図柄が表示窓の有効ライン上の領域に到達する)のを待って、該当するリールの回転の減速及び停止が行われるように、対応するステッピングモータを駆動制御する。 Next, the main CPU 101 performs reel control processing (S903). In this processing, when a request is made to start rotating all reels, the main CPU 101 starts the rotation of the left reel 3L, center reel 3C, and right reel 3R, and then drives and controls three stepping motors so that each reel rotates at a constant speed. Also, when the number of sliding pieces is determined, the main CPU 101 updates the symbol counter of the corresponding reel by the number of sliding pieces. Then, the main CPU 101 waits until the updated symbol counter matches the value corresponding to the planned stop position (the symbol at the planned stop position reaches the area on the pay line in the display window), and then drives and controls the corresponding stepping motor so that the rotation of the corresponding reel is decelerated and stopped.

次いで、メインCPU101は、通信データ送信処理を行う(S904)。この処理では、主に、通信データ格納領域に格納された各種コマンドを主制御回路90の第1シリアル通信回路114(図9参照)を介して副制御回路200に送信する。メインCPU101は、副制御回路200にコマンドを送信した後、通信データポインタを1パケット分減算更新し(不図示)、通信データ格納領域の送信済みのコマンドデータをクリアする。なお、通信データ格納領域に複数のコマンドデータが格納されている場合には、格納された古い順で、コマンドデータを副制御回路200に送信する。また、通信データ格納領域にコマンドデータが格納されていない場合、すなわち、通信データポインタの値が「0」である場合には、無操作コマンドを生成して副制御回路200に送信する。次いで、メインCPU101は、投入メダル通過チェック処理を行う(S905)。この処理では、メインCPU101は、メダルセンサ(不図示)の検出結果(メダルセンサ入力状態)に基づいて、投入メダルがセレクタ66を通過したか否かのチェック処理を行う。次いで、メインCPU101は、WDTのリスタート処理を行う(S906)。 Next, the main CPU 101 performs a communication data transmission process (S904). In this process, the main CPU 101 mainly transmits various commands stored in the communication data storage area to the sub-control circuit 200 via the first serial communication circuit 114 (see FIG. 9) of the main control circuit 90. After transmitting a command to the sub-control circuit 200, the main CPU 101 subtracts one packet from the communication data pointer (not shown) and clears the transmitted command data in the communication data storage area. If multiple command data are stored in the communication data storage area, the command data are transmitted to the sub-control circuit 200 in the order of oldest data. If no command data is stored in the communication data storage area, that is, if the value of the communication data pointer is "0", a no-operation command is generated and transmitted to the sub-control circuit 200. Next, the main CPU 101 performs an inserted medal passage check process (S905). In this process, the main CPU 101 performs a check process to determine whether the inserted medal has passed through the selector 66 based on the detection result (medal sensor input state) of the medal sensor (not shown). Next, the main CPU 101 performs WDT restart processing (S906).

次いで、メインCPU101は、7セグLED駆動処理を行う(S907)。この処理では、メインCPU101は、情報表示器6に含まれる各種7セグLEDを駆動制御して、例えば、メダルの払出枚数やクレジット枚数、ストップボタンの押し順データなどを表示する。なお、7セグLED駆動処理の詳細については、後述の図159を参照しながら後で説明する。 Next, the main CPU 101 performs a 7-segment LED drive process (S907). In this process, the main CPU 101 drives and controls various 7-segment LEDs included in the information display 6 to display, for example, the number of medals paid out, the number of credits, and data on the order in which the stop buttons are pressed. Details of the 7-segment LED drive process will be described later with reference to FIG. 159.

次いで、メインCPU101は、タイマー更新処理を行う(S908)。この処理では、メインCPU101は、セットされた各種タイマーのカウント(減算)処理を行う。なお、タイマー更新処理の詳細については、後述の図164を参照しながら後で説明する。 Next, the main CPU 101 performs a timer update process (S908). In this process, the main CPU 101 performs a count (subtraction) process for the various timers that have been set. Details of the timer update process will be described later with reference to FIG. 164.

次いで、メインCPU101は、エラー検知処理を行う(S909)。次いで、メインCPU101は、ドア開閉チェック処理を行う(S910)。ドア開閉チェック処理では、メインCPU101は、ドア開閉監視スイッチ67のオン(ドア閉)/オフ(ドア開)状態をチェックすることにより、フロントドア2b(図2参照)の開閉状態をチェックする。 Next, the main CPU 101 performs an error detection process (S909). Next, the main CPU 101 performs a door open/close check process (S910). In the door open/close check process, the main CPU 101 checks the open/close state of the front door 2b (see FIG. 2) by checking the on (door closed)/off (door open) state of the door open/close monitoring switch 67.

次いで、メインCPU101は、試射試験信号制御処理を行う(S911)。この処理では、第2インターフェースボート等を介して試験機に各種試験信号の出力する際の制御処理が行われる。また、この処理は、メインRAM103の規定外作業領域(図12C参照)を用いて実行される。なお、本実施形態では、この処理は、試射試験時以外のとき(パチスロ1が遊技店に設置された後)にも行われるが、この時には、主制御基板71が第2インターフェースボート等を介して試験機に接続されていないので、各種試験信号は生成されても出力はされない。試射試験信号制御処理の詳細については、後述の図166を参照しながら後で説明する。 Next, the main CPU 101 performs a test firing signal control process (S911). In this process, control processing is performed when various test signals are output to the test machine via the second interface board, etc. This process is also performed using the non-standard work area of the main RAM 103 (see FIG. 12C). In this embodiment, this process is also performed at times other than the test firing test (after the pachislot 1 is installed in the gaming facility), but since the main control board 71 is not connected to the test machine via the second interface board, etc., various test signals are generated but not output. Details of the test firing signal control process will be explained later with reference to FIG. 166, which will be described later.

次いで、メインCPU101は、レジスタの復帰処理を行う(S912)。そして、S912の処理後、メインCPU101は、割込処理を終了する。 Then, the main CPU 101 performs a register restoration process (S912). After processing S912, the main CPU 101 ends the interrupt process.

[7セグLED駆動処理]
次に、図159及び図160を参照して、割込処理(図158参照)中のS907で行う7セグLED駆動処理について説明する。なお、図159は、7セグLED駆動処理の手順を示すフローチャートである。また、図160Aは、7セグLED駆動処理中の後述のS923~S925の処理を実行するためのソースプログラムの一例を示す図であり、図160Bは、7セグLED駆動処理中の後述のS931~S936の処理を実行するためのソースプログラムの一例を示す図である。
[7-segment LED drive processing]
Next, the 7-segment LED drive processing performed in S907 during the interrupt processing (see FIG. 158) will be described with reference to FIG. 159 and FIG. 160. FIG. 159 is a flow chart showing the procedure of the 7-segment LED drive processing. FIG. 160A is a diagram showing an example of a source program for executing the processes of S923 to S925, which will be described later, during the 7-segment LED drive processing, and FIG. 160B is a diagram showing an example of a source program for executing the processes of S931 to S936, which will be described later, during the 7-segment LED drive processing.

まず、メインCPU101は、割込カウンタの値に「1」を加算(+1更新)する(S921)。次いで、メインCPU101は、割込カウンタの値が奇数であるか否かを判別する(S922)。 First, the main CPU 101 adds "1" to the value of the interrupt counter (updates it by +1) (S921). Next, the main CPU 101 determines whether the value of the interrupt counter is an odd number (S922).

S922において、メインCPU101が、割込カウンタの値が奇数でないと判別したとき(S922がNO判定の場合)、メインCPU101は、7セグLED駆動処理を終了し、処理を割込処理(図158参照)中のS908の処理に移す。すなわち、本実施形態では、2回の割込周期毎に、7セグLED駆動処理が行われる。なお、本実施形態では、7セグLED駆動処理を割込みカウンタの値が偶数の場合に実行する例を説明したが、本発明はこれに限定されず、割込みカウンタの値が奇数の場合に7セグLED駆動処理を実行してもよいし、また、任意の整数で割込みカウンタの値を除算したときの商又は余りを用いて、7セグLED駆動処理の実行タイミングを決定してもよい。 When the main CPU 101 determines in S922 that the value of the interrupt counter is not an odd number (if S922 is a NO judgment), the main CPU 101 ends the 7-segment LED drive process and moves the process to S908 in the interrupt process (see FIG. 158). That is, in this embodiment, the 7-segment LED drive process is performed every two interrupt cycles. Note that in this embodiment, an example has been described in which the 7-segment LED drive process is performed when the value of the interrupt counter is an even number, but the present invention is not limited to this. The 7-segment LED drive process may be performed when the value of the interrupt counter is an odd number, or the execution timing of the 7-segment LED drive process may be determined using the quotient or remainder when the value of the interrupt counter is divided by an arbitrary integer.

一方、S922において、メインCPU101が、割込カウンタの値が奇数であると判別したとき(S922がYES判定の場合)、メインCPU101は、ナビデータ格納領域からナビデータを取得する(S923)。次いで、メインCPU101は、7セグLEDの各カソードに出力される押し順表示データを格納するための押し順表示データ格納領域のアドレスをセットする(S924)。 On the other hand, when the main CPU 101 determines in S922 that the value of the interrupt counter is odd (YES in S922), the main CPU 101 acquires navigation data from the navigation data storage area (S923). Next, the main CPU 101 sets the address of the push order display data storage area for storing the push order display data output to each cathode of the 7-segment LED (S924).

次いで、メインCPU101は、7セグ表示データ生成処理を行う(S925)。この処理では、メインCPU101は、ナビデータに基づいて、押し順表示データ(7セグ表示データ)を作成し、生成された押し順表示データを押し順表示データ格納領域に格納する。なお、7セグ表示データ生成処理の詳細については、後述の図161を参照しながら後で説明する。 Next, the main CPU 101 performs a 7-segment display data generation process (S925). In this process, the main CPU 101 creates push order display data (7-segment display data) based on the navigation data, and stores the generated push order display data in the push order display data storage area. Details of the 7-segment display data generation process will be described later with reference to FIG. 161.

次いで、メインCPU101は、クレジットカウンタの値を取得する(S926)。次いで、メインCPU101は、7セグLEDの各カソードに出力されるクレジット表示データを格納するためのクレジット表示データ格納領域のアドレスをセットする(S927)。 Next, the main CPU 101 acquires the value of the credit counter (S926). Next, the main CPU 101 sets the address of a credit display data storage area for storing the credit display data to be output to each cathode of the 7-segment LED (S927).

次いで、メインCPU101は、7セグ表示データ生成処理を行う(S928)。この処理では、メインCPU101は、クレジットカウンタの値に基づいて、クレジット表示データ(7セグ表示データ)を生成し、生成されたクレジット表示データをクレジット表示データ格納領域に格納する。なお、7セグ表示データ生成処理の詳細については、後述の図161を参照しながら後で説明する。 Next, the main CPU 101 performs a 7-segment display data generation process (S928). In this process, the main CPU 101 generates credit display data (7-segment display data) based on the value of the credit counter, and stores the generated credit display data in the credit display data storage area. Details of the 7-segment display data generation process will be described later with reference to FIG. 161.

次いで、メインCPU101は、後述の7セグコモンカウンタの値を格納するための7セグコモンカウンタ格納領域のアドレスをセットする(S929)。次いで、メインCPU101は、7セグコモンカウンタの値に「1」を加算(+1更新)する(S930)。なお、この処理において、更新後の7セグコモンカウンタの値が「8」となった場合には、メインCPU101は、7セグコモンカウンタの値に「0」をセットする。本実施形態では、7セグLEDをダイナミック制御するため、8回周期で7セグコモンカウンタの値が更新される。 Next, the main CPU 101 sets the address of a 7-segment common counter storage area for storing the value of the 7-segment common counter described below (S929). Next, the main CPU 101 adds "1" to the value of the 7-segment common counter (updates by +1) (S930). Note that in this process, if the updated value of the 7-segment common counter becomes "8", the main CPU 101 sets the value of the 7-segment common counter to "0". In this embodiment, the value of the 7-segment common counter is updated every 8 cycles to dynamically control the 7-segment LED.

次いで、メインCPU101は、7セグコモンカウンタの値に基づいて、コモン選択データを作成し、対象のカソードデータ格納領域(押し順表示データ格納領域又はクレジット表示データ格納領域内の対象格納領域)のアドレスをセットする(S931)。次いで、メインCPU101は、7セグLEDのカソードにクリアデータを出力する(S932)。この処理は、7セグLEDを一旦消灯して、残像の影響を無くすために行われる。 Next, the main CPU 101 creates common selection data based on the value of the 7-segment common counter, and sets the address of the target cathode data storage area (target storage area within the push order display data storage area or credit display data storage area) (S931). Next, the main CPU 101 outputs clear data to the cathode of the 7-segment LED (S932). This process is performed to temporarily turn off the 7-segment LED and eliminate the effects of afterimages.

次いで、メインCPU101は、対象のカソードデータ格納領域から7セグカソード出力データを取得してセットする(S933)。次いで、メインCPU101は、7セグコモンバックアップデータとコモン選択データとから、7セグコモン出力データを生成する(S934)。 Next, the main CPU 101 obtains and sets 7-segment cathode output data from the target cathode data storage area (S933). Next, the main CPU 101 generates 7-segment common output data from the 7-segment common backup data and the common selection data (S934).

次いで、メインCPU101は、7セグコモンバックアップデータ及び7セグカソードバックアップデータにそれぞれ7セグコモン出力データ及び7セグカソード出力データを保存する(S935)。次いで、メインCPU101は、7セグカソード出力データ及び7セグコモン出力データを出力する(S936)。そして、S936の処理後、メインCPU101は、7セグLED駆動処理を終了し、処理を割込処理(図158参照)中のS908の処理に移す。 Next, the main CPU 101 saves the 7-segment common output data and the 7-segment cathode output data in the 7-segment common backup data and the 7-segment cathode backup data, respectively (S935). Next, the main CPU 101 outputs the 7-segment cathode output data and the 7-segment common output data (S936). Then, after processing S936, the main CPU 101 ends the 7-segment LED drive processing, and moves the processing to processing S908 in the interrupt processing (see FIG. 158).

本実施形態では、上述のようにして7セグLED駆動処理が行われる。なお、上述した7セグLED駆動処理中のS923~S925の処理は、メインCPU101が、図160Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。また、上述した7セグLED駆動処理中のS931~S936の処理は、メインCPU101が、図160Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the 7-segment LED drive processing is performed as described above. Note that the processes of S923 to S925 during the above-mentioned 7-segment LED drive processing are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 160A. Also, the processes of S931 to S936 during the above-mentioned 7-segment LED drive processing are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 160B.

その中で、S936の各7セグ出力データの出力処理は、図160Bに示すように、一つのソースコード「LD (cPA_SEGCOM),BC」により実行される。それゆえ、本実施形態の7セグLED駆動処理では、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力(選択)データと、7セグカソード出力データとが同時に出力される。すなわち、指示モニタで押し順ナビを実施する際の7セグLEDをダイナミック点灯制御、及び、2桁の7セグLEDでクレジット情報を表示する際の7セグLEDをダイナミック点灯制御では、7セグコモン出力(選択)データと、7セグカソード出力データとが同時に出力される。 Among them, the output process of each 7-segment output data in S936 is executed by one source code "LD (cPA_SEGCOM), BC" as shown in FIG. 160B. Therefore, in the 7-segment LED drive process of this embodiment, when controlling the dynamic lighting of the 2-digit 7-segment LED, the 7-segment common output (selection) data and the 7-segment cathode output data are output simultaneously. That is, in the dynamic lighting control of the 7-segment LED when performing push order navigation on the instruction monitor, and in the dynamic lighting control of the 7-segment LED when displaying credit information on the 2-digit 7-segment LED, the 7-segment common output (selection) data and the 7-segment cathode output data are output simultaneously.

この場合、ソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。また、本実施形態では、7セグLED駆動処理を行う7セグ駆動回路(不図示)をカソードコモン回路で構成し、カソードで制御する例を説明したが、本発明はこれに限定されず、7セグ駆動回路をアノードコモン回路で構成し、アノードで7セグLEDの制御を行ってもよい。 In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LEDs in the source program can be reduced. Therefore, in this embodiment, the capacity of the source program (the capacity used by the main ROM 102) can be reduced, and free space can be secured (increased) in the main ROM 102, making it possible to improve playability by utilizing the increased free space. Also, in this embodiment, an example has been described in which the 7-segment drive circuit (not shown) that performs the 7-segment LED drive process is configured as a cathode common circuit and controlled by the cathode, but the present invention is not limited to this, and the 7-segment drive circuit may be configured as an anode common circuit and the 7-segment LED may be controlled by the anode.

また、上述した7セグLED駆動処理中のS923のナビデータの取得処理及びS924の押し表示データ格納領域のアドレスセット処理はいずれも、図160Aに示すように、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令(メインCPU101専用命令コード)により実行される。それゆえ、本実施形態の7セグLED駆動処理では、「LDQ」命令を用いることにより、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができるので、ソースプログラム上において、アドレス設定に係る命令を省略することができ(アドレス設定に係る命令を別途設ける必要がなくなる)、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In addition, the navigation data acquisition process in S923 and the address setting process in the push display data storage area in S924 during the above-mentioned 7-segment LED drive process are both executed by the "LDQ" command (main CPU 101 exclusive command code) that uses the Q register (extension register) to specify an address, as shown in FIG. 160A. Therefore, in the 7-segment LED drive process of this embodiment, the "LDQ" command is used to access the main ROM 102, main RAM 103, and memory map I/O by direct value, so that the command related to address setting can be omitted in the source program (no need to provide a separate command related to address setting), and the capacity of the source program (usage capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to improve playability.

[7セグ表示データ生成処理]
次に、図161~図163を参照して、7セグLED駆動処理(図159参照)中のS925及びS928で行う7セグ表示データ生成処理について説明する。なお、図161は、7セグ表示データ生成処理の手順を示すフローチャートである。図162は、7セグ表示データ生成処理を実行するためのソースプログラムの一例を示す図である。また、図163は、7セグ表示データ生成処理のソースプログラム上で、実際に参照される7セグカソードテーブルの構成の一例を示す図である。
[7-segment display data generation process]
Next, the 7-segment display data generation process performed in S925 and S928 in the 7-segment LED drive process (see FIG. 159) will be described with reference to FIG. 161 to FIG. 163. FIG. 161 is a flowchart showing the procedure of the 7-segment display data generation process. FIG. 162 is a diagram showing an example of a source program for executing the 7-segment display data generation process. FIG. 163 is a diagram showing an example of the configuration of a 7-segment cathode table actually referenced in the source program of the 7-segment display data generation process.

なお、7セグLED駆動処理(図159参照)中のS925で行われる7セグ表示データ生成処理で生成される後述の「表示データ」は押し順表示データに対応し、7セグLED駆動処理(図159参照)中のS928で行われる7セグ表示データ生成処理で生成される後述の「表示データ」はクレジット表示データに対応する。 The "display data" described below generated in the 7-segment display data generation process performed in S925 during the 7-segment LED drive process (see FIG. 159) corresponds to the push order display data, and the "display data" described below generated in the 7-segment display data generation process performed in S928 during the 7-segment LED drive process (see FIG. 159) corresponds to the credit display data.

まず、メインCPU101は、カソードデータ格納領域にセットされた表示データを「10」で除算し、その除算結果の商の値を、2桁の7セグLEDの上位桁の表示データとして取得し、除算結果の余の値を下位桁の表示データとして取得する(S941)。次いで、メインCPU101は、取得した上位桁の表示データに基づいて、上位桁表示を行うか否かを判別する(S942)。 First, the main CPU 101 divides the display data set in the cathode data storage area by "10", acquires the quotient of the division result as the display data for the upper digit of the two-digit 7-segment LED, and acquires the remainder of the division result as the display data for the lower digit (S941). Next, the main CPU 101 determines whether or not to display the upper digits based on the acquired display data for the upper digits (S942).

S942において、メインCPU101が、上位桁表示を行うと判別したとき(S942がYES判定の場合)、メインCPU101は、後述のS944の処理を行う。一方、S942において、メインCPU101が、上位桁表示を行わないと判別したとき(S942がNO判定の場合)、メインCPU101は、上位桁の表示無しをセットする(S943)。 When the main CPU 101 determines in S942 that the upper digits are to be displayed (if S942 is a YES judgment), the main CPU 101 performs the processing of S944 described below. On the other hand, when the main CPU 101 determines in S942 that the upper digits are not to be displayed (if S942 is a NO judgment), the main CPU 101 sets the upper digits to not be displayed (S943).

S943の処理後又はS942がYES判定の場合、メインCPU101は、7セグカソードテーブル(図163参照)を参照して、上位桁の表示データを取得する(S944)。次いで、メインCPU101は、上位桁の表示データ格納領域(不図示)に取得した上位桁の表示データを保存する(S945)。 After processing S943 or if S942 is judged as YES, the main CPU 101 refers to the 7-segment cathode table (see FIG. 163) to acquire the display data of the upper digits (S944). Next, the main CPU 101 stores the acquired display data of the upper digits in the display data storage area (not shown) for the upper digits (S945).

次いで、メインCPU101は、7セグカソードテーブル(図163参照)を参照して、下位桁の表示データを取得する(S946)。次いで、メインCPU101は、下位桁の表示データ格納領域(不図示)に取得した下位桁の表示データを保存する(S947)。 Next, the main CPU 101 refers to the 7-segment cathode table (see FIG. 163) to acquire the display data for the lower digits (S946). Next, the main CPU 101 stores the acquired display data for the lower digits in a display data storage area for the lower digits (not shown) (S947).

そして、S947の処理後、メインCPU101は、7セグ表示データ生成処理を終了する。この際、実行した7セグ表示データ生成処理が7セグLED駆動処理(図158参照)中のS925の処理である場合には、メインCPU101は、処理を7セグLED駆動処理中のS926の処理に移す。一方、実行した7セグ表示データ生成処理が7セグLED駆動処理(図158参照)中のS928の処理である場合には、メインCPU101は、処理を7セグLED駆動処理中のS929の処理に移す。 Then, after processing S947, the main CPU 101 ends the 7-segment display data generation process. At this time, if the executed 7-segment display data generation process is the process of S925 in the 7-segment LED drive process (see FIG. 158), the main CPU 101 transfers the process to the process of S926 in the 7-segment LED drive process. On the other hand, if the executed 7-segment display data generation process is the process of S928 in the 7-segment LED drive process (see FIG. 158), the main CPU 101 transfers the process to the process of S929 in the 7-segment LED drive process.

本実施形態では、上述のようにして7セグ表示データ生成処理が行われる。なお、上述した7セグ表示データ生成処理は、メインCPU101が、図162のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the 7-segment display data generation process is performed as described above. Note that the 7-segment display data generation process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 162.

[タイマー更新処理]
次に、図164及び図165を参照して、割込処理(図158参照)中のS908で行うタイマー更新処理について説明する。なお、図164は、タイマー更新処理の手順を示すフローチャートである。また、図165は、タイマー更新処理中の後述のS951~S954の処理を実行するためのソースプログラムの一例を示す図である。
[Timer update process]
Next, the timer update process performed in S908 during the interrupt process (see FIG. 158) will be described with reference to FIG. 164 and FIG. 165. FIG. 164 is a flow chart showing the procedure of the timer update process. FIG. 165 is a diagram showing an example of a source program for executing the processes of S951 to S954 described below during the timer update process.

まず、メインCPU101は、HLレジスタに2バイトタイマー格納領域(不図示)の更新開始アドレスをセットし、Bレジスタに2バイトタイマー数をセットする(S951)。 First, the main CPU 101 sets the update start address of the 2-byte timer storage area (not shown) in the HL register, and sets the number of 2-byte timers in the B register (S951).

次いで、メインCPU101は、2バイトタイマー値とその下限値「0」とを比較し、2バイトタイマー値が下限値「0」より大きい場合には、2バイトタイマー値を1減算(-1更新)し、2バイトタイマー値が下限値「0」以下である場合には、2バイトタイマー値を「0」に保持する(S952)。さらに、S952の処理では、メインCPU101は、HLレジスタにセットされている2バイトタイマー格納領域の更新開始アドレスを2減算(-2更新)する。 Next, the main CPU 101 compares the 2-byte timer value with its lower limit value "0", and if the 2-byte timer value is greater than the lower limit value "0", it subtracts 1 from the 2-byte timer value (updates by -1), and if the 2-byte timer value is equal to or less than the lower limit value "0", it keeps the 2-byte timer value at "0" (S952). Furthermore, in the processing of S952, the main CPU 101 subtracts 2 from the update start address of the 2-byte timer storage area set in the HL register (updates by -2).

次いで、メインCPU101は、Bレジスタにセットされた2バイトタイマー数を1減算(-1更新)する(S953)。次いで、メインCPU101は、Bレジスタにセットされた2バイトタイマー数が「0」であるか否かを判別する(S954)。 Next, the main CPU 101 subtracts 1 from the 2-byte timer number set in the B register (updates it by -1) (S953). Next, the main CPU 101 determines whether the 2-byte timer number set in the B register is "0" (S954).

S954において、メインCPU101が、Bレジスタにセットされた2バイトタイマー数が「0」でないと判別したとき(S954がNO判定の場合)、メインCPU101は、処理をS952の処理に戻し、S952以降の処理を繰り返す。 In S954, when the main CPU 101 determines that the 2-byte timer count set in the B register is not "0" (if S954 returns a NO judgment), the main CPU 101 returns the process to S952 and repeats the processes from S952 onwards.

一方、S954において、メインCPU101が、Bレジスタにセットされた2バイトタイマー数が「0」であると判別したとき(S954がYES判定の場合)、メインCPU101は、HLレジスタに1バイトタイマー格納領域の更新開始アドレスをセットし、Bレジスタに1バイトタイマー数をセットする(S955)。 On the other hand, in S954, when the main CPU 101 determines that the number of 2-byte timers set in the B register is "0" (if S954 is judged as YES), the main CPU 101 sets the update start address of the 1-byte timer storage area in the HL register and sets the number of 1-byte timers in the B register (S955).

次いで、メインCPU101は、1バイトタイマー値とその下限値「0」とを比較し、1バイトタイマー値が下限値「0」より大きい場合には、1バイトタイマー値を1減算(-1更新)し、1バイトタイマー値が下限値「0」以下である場合には、1バイトタイマー値を「0」に保持する(S956)。さらに、S956の処理では、メインCPU101は、HLレジスタにセットされている1バイトタイマー格納領域の更新開始アドレスを1減算(-1更新)する。 Next, the main CPU 101 compares the 1-byte timer value with its lower limit value "0", and if the 1-byte timer value is greater than the lower limit value "0", it subtracts 1 from the 1-byte timer value (updates by -1), and if the 1-byte timer value is equal to or less than the lower limit value "0", it keeps the 1-byte timer value at "0" (S956). Furthermore, in the processing of S956, the main CPU 101 subtracts 1 from the update start address of the 1-byte timer storage area set in the HL register (updates by -1).

次いで、メインCPU101は、Bレジスタにセットされた1バイトタイマー数を1減算(-1更新)する(S957)。次いで、メインCPU101は、Bレジスタにセットされた1バイトタイマー数が「0」であるか否かを判別する(S958)。 Next, the main CPU 101 subtracts 1 from the 1-byte timer number set in the B register (updates it by -1) (S957). Next, the main CPU 101 determines whether the 1-byte timer number set in the B register is "0" (S958).

S958において、メインCPU101が、Bレジスタにセットされた1バイトタイマー数が「0」でないと判別したとき(S958がNO判定の場合)、メインCPU101は、処理をS956の処理に戻し、S956以降の処理を繰り返す。 In S958, when the main CPU 101 determines that the 1-byte timer count set in the B register is not "0" (if S958 returns a NO judgment), the main CPU 101 returns the process to S956 and repeats the processes from S956 onwards.

一方、S958において、メインCPU101が、Bレジスタにセットされた1バイトタイマー数が「0」であると判別したとき(S958がYES判定の場合)、メインCPU101は、電磁カウンタ制御処理を行う(S959)。この処理では、メダルのIN/OUTを示す信号を外部集中端子板47に出力する際の出力制御処理が行われる。そして、S959の処理後、メインCPU101は、タイマー更新処理を終了し、処理を割込処理(図158参照)中のS909の処理に移す。 On the other hand, in S958, when the main CPU 101 determines that the 1-byte timer count set in the B register is "0" (if S958 is judged as YES), the main CPU 101 performs electromagnetic counter control processing (S959). In this processing, output control processing is performed when a signal indicating medal IN/OUT is output to the external centralized terminal board 47. Then, after processing S959, the main CPU 101 ends the timer update processing and moves the processing to processing S909 during interrupt processing (see FIG. 158).

本実施形態では、上述のようにしてタイマー更新処理が行われる。なお、上述したタイマー更新処理中のS951~S954の処理(2バイトタイマーの更新処理)は、メインCPU101が、図165のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the timer update process is performed as described above. Note that the processes of S951 to S954 during the timer update process described above (update process of the 2-byte timer) are performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 165.

その中で、S952の処理(2バイトタイマーの更新処理)は、図165中の「DCPWLD」命令(所定の更新命令)により実行される。なお、「DCPWLD」命令は、メインCPU101専用命令コードである。 Among these, the process of S952 (update process of the 2-byte timer) is executed by the "DCPWLD" command (predetermined update command) in FIG. 165. The "DCPWLD" command is an instruction code exclusively for the main CPU 101.

ソースプログラム上において、例えば、ソースコード「DCPWLD (HL),n」が実行されると、HLレジスタで指定されたアドレスから2バイト分のメモリの内容(格納データ)と整数nとが比較され、2バイト分のメモリの内容が整数nより大きい場合には、2バイト分のメモリの内容が1減算され、2バイト分のメモリの内容が整数n以下である場合には、HLレジスタで指定されたアドレスから2バイト分のメモリに整数nが格納される。 For example, when the source code "DCPWLD (HL), n" is executed in a source program, the contents of 2 bytes of memory (stored data) from the address specified by the HL register are compared with the integer n, and if the contents of the 2 bytes of memory are greater than the integer n, 1 is subtracted from the contents of the 2 bytes of memory, and if the contents of the 2 bytes of memory are equal to or less than the integer n, the integer n is stored in the 2 bytes of memory from the address specified by the HL register.

それゆえ、図165中のソースコード「DCPWLD (HL),0」では、HLレジスタで指定されたアドレスから2バイト分のメモリの内容(2バイトタイマー値)と整数「0」(下限値)とが比較され、2バイト分のメモリの内容が整数「0」より大きい場合には、2バイト分のメモリの内容が1減算され、2バイト分のメモリの内容が整数「0」以下である場合には、2バイト分のメモリの内容に「0」がセットされる。すなわち、現時点の2バイトタイマー値が「0」より大きい場合には、2バイトタイマーの更新処理が行われ、現時点の2バイトタイマー値が「0」以下であれば、2バイトタイマー値が「0」に保持される。 Therefore, in the source code "DCPWLD (HL), 0" in FIG. 165, the contents of 2 bytes of memory from the address specified by the HL register (2-byte timer value) are compared with the integer "0" (lower limit value), and if the contents of the 2 bytes of memory are greater than the integer "0", 1 is subtracted from the contents of the 2 bytes of memory, and if the contents of the 2 bytes of memory are equal to or less than the integer "0", "0" is set to the contents of the 2 bytes of memory. In other words, if the current 2-byte timer value is greater than "0", the 2-byte timer is updated, and if the current 2-byte timer value is equal to or less than "0", the 2-byte timer value is maintained at "0".

上述のように、本実施形態のタイマー更新処理では、メインCPU101専用命令コードである「DCPWLD」命令により、タイマー値の更新(減算)処理及びタイマー値を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。また、タイマー値が「0」であるか否かを判別するための判断分岐命令コードも省略することができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。なお、本実施形態では、2バイトタイマーの更新処理においてのみ「DCPWLD」命令を使用する例を説明したが、本発明はこれに限定されず、1バイトタイマーの更新処理においても「DCPWLD」命令を使用してもよい。 As described above, in the timer update process of this embodiment, both the timer value update (subtraction) process and the process of keeping the timer value at "0" can be executed by the "DCPWLD" command, which is an instruction code exclusive to the main CPU 101. In this case, it is not necessary to provide an instruction code for executing both processes separately. In addition, the decision branch instruction code for determining whether the timer value is "0" or not can also be omitted. Therefore, in this embodiment, the capacity of the source program (the capacity used by the main ROM 102) can be reduced, and free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to improve playability. Note that in this embodiment, an example in which the "DCPWLD" command is used only in the update process of the 2-byte timer has been described, but the present invention is not limited to this, and the "DCPWLD" command may also be used in the update process of the 1-byte timer.

[試射試験信号制御処理(規定外)]
次に、図166を参照して、割込処理(図158参照)中のS911で行う試射試験信号制御処理について説明する。なお、図166は、試射試験信号制御処理の手順を示すフローチャートである。
[Test firing signal control processing (non-regulation)]
Next, the test-fire signal control process performed in S911 during the interrupt process (see FIG. 158) will be described with reference to FIG. 166. FIG. 166 is a flowchart showing the procedure of the test-fire signal control process.

まず、メインCPU101は、メインRAM103のスタックエリアのアドレスを退避させる(S961)。次いで、メインCPU101は、スタックポインタ(SP)に規定外スタックエリアのアドレスをセットする(S962)。次いで、メインCPU101は、全レジスタのデータを退避させる(S963)。 First, the main CPU 101 saves the address of the stack area in the main RAM 103 (S961). Next, the main CPU 101 sets the address of the non-regular stack area in the stack pointer (SP) (S962). Next, the main CPU 101 saves the data in all registers (S963).

次いで、メインCPU101は、回胴制動信号生成処理を行う(S964)。この処理では、メインCPU101は、第2インターフェースボート等を介して試験機に出力される、各リールの回転制御信号(駆動信号)の生成及び出力処理を行う。なお、回胴制動信号生成処理の詳細については、後述の図167を参照しながら後で説明する。 Next, the main CPU 101 performs a reel braking signal generation process (S964). In this process, the main CPU 101 performs generation and output process of rotation control signals (drive signals) for each reel, which are output to the test machine via the second interface board or the like. Details of the reel braking signal generation process will be described later with reference to FIG. 167.

次いで、メインCPU101は、特賞信号制御処理を行う(S965)。この処理では、メインCPU101は、試験機に出力される、ボーナス(特賞)のON/OFF信号(試験信号)の出力処理を行う。なお、特賞信号制御処理の詳細については、後述の図168を参照しながら後で説明する。 Next, the main CPU 101 performs special prize signal control processing (S965). In this processing, the main CPU 101 performs output processing of a bonus (special prize) ON/OFF signal (test signal) that is output to the test machine. Details of the special prize signal control processing will be explained later with reference to FIG. 168.

次いで、メインCPU101は、条件装置信号制御処理を行う(S966)。この処理では、メインCPU101は、条件装置信号制御フラグの状態に対応する制御信号の出力処理を行う。なお、条件装置信号制御処理の詳細については、後述の図169及び図170を参照しながら後で説明する。 Next, the main CPU 101 performs a condition device signal control process (S966). In this process, the main CPU 101 performs a process of outputting a control signal corresponding to the state of the condition device signal control flag. Details of the condition device signal control process will be described later with reference to Figures 169 and 170.

次いで、メインCPU101は、S963の処理で退避させた全レジスタのデータの復帰処理を行う(S967)。次いで、メインCPU101は、S961の処理で退避させたスタックエリアのアドレスをスタックポインタ(SP)にセットする(S968)。そして、S968の処理後、メインCPU101は、試射試験信号制御処理を終了し、処理を割込処理(図158参照)中のS912の処理に移す。 Next, the main CPU 101 performs a process of restoring the data of all registers that were evacuated in the process of S963 (S967). Next, the main CPU 101 sets the address of the stack area that was evacuated in the process of S961 to the stack pointer (SP) (S968). Then, after the process of S968, the main CPU 101 ends the test firing signal control process, and transfers the process to the process of S912 in the interrupt process (see FIG. 158).

[回胴制動信号生成処理]
次に、図167を参照して、試射試験信号制御処理(図166参照)中のS964で行う回胴制動信号生成処理について説明する。なお、図167は、回胴制動信号生成処理の手順を示すフローチャートである。
[Reel Brake Signal Generation Processing]
Next, the reel braking signal generation process performed in S964 in the test firing signal control process (see FIG. 166) will be described with reference to FIG. 167. Note that FIG. 167 is a flowchart showing the procedure of the reel braking signal generation process.

まず、メインCPU101は、規定外作業領域に回胴制御データ格納領域(不図示)をセットする(S971)。次いで、メインCPU101は、リール数に「3」をセットし、回胴制動信号及びその生成状態(1バイトデータ)をクリアする(S972)。 First, the main CPU 101 sets the reel control data storage area (not shown) in the non-regular work area (S971). Next, the main CPU 101 sets the number of reels to "3" and clears the reel braking signal and its generation status (1 byte data) (S972).

次いで、メインCPU101は、回胴制御データが「停止中未満」のデータであるか否かを判別する(S973)。なお、ここでいう「停止中未満」の回胴制御データとは、リールを停止するための回胴制御データ以外の回胴制御データ、すなわち、リールを回転駆動するための回胴制御データ(加速準備、加速中、定速待ち、定速中及び停止開始位置待ちのいずれかの状態)のことである。 Next, the main CPU 101 determines whether the reel control data is "less than stopped" data (S973). Note that "less than stopped" reel control data here refers to reel control data other than reel control data for stopping the reels, that is, reel control data for rotating the reels (any of the following states: preparing for acceleration, accelerating, waiting at a constant speed, at a constant speed, or waiting for the stop start position).

S973において、メインCPU101が、回胴制御データが「停止中未満」のデータであると判別したとき(S973がYES判定の場合)、メインCPU101は、後述のS975の処理を行う。一方、S973において、メインCPU101が、回胴制御データが「停止中未満」のデータでないと判別したとき(S973がNO判定の場合)、メインCPU101は、回胴制御データが「静定ホールド制御終了」のデータであるか否かを判別する(S974)。なお、ここでいう「静定ホールド制御終了」の回胴制御データとは、リールの全相全停止状態を示す回胴制御データのことである。 In S973, when the main CPU 101 determines that the reel control data is "less than stopped" data (if S973 is a YES judgment), the main CPU 101 performs the processing of S975 described below. On the other hand, in S973, when the main CPU 101 determines that the reel control data is not "less than stopped" data (if S973 is a NO judgment), the main CPU 101 determines whether the reel control data is "static hold control end" data (S974). Note that the reel control data of "static hold control end" here refers to the reel control data that indicates that all phases of the reel are fully stopped.

S974において、メインCPU101が、回胴制御データが「静定ホールド制御終了」のデータであると判別したとき(S974がYES判定の場合)、メインCPU101は、後述のS976の処理を行う。一方、S974において、メインCPU101が、回胴制御データが「静定ホールド制御終了」のデータでないと判別したとき(S974がNO判定の場合)、又は、S973がYES判定の場合、メインCPU101は、回胴制動信号の生成状態(1バイトデータ)のビット3をオン状態(「1」)にする(S975)。 In S974, when the main CPU 101 determines that the reel control data is "static hold control end" data (if S974 is a YES judgment), the main CPU 101 performs the processing of S976 described below. On the other hand, in S974, when the main CPU 101 determines that the reel control data is not "static hold control end" data (if S974 is a NO judgment), or if S973 is a YES judgment, the main CPU 101 sets bit 3 of the reel brake signal generation status (1 byte data) to the ON state ("1") (S975).

S975の処理後又はS974がNO判定の場合、メインCPU101は、生成状態の各ビットのデータを1ビット分、右(ビット7からビット0に向かう方向)にシフトする(S976)。次いで、メインCPU101は、回胴制御データ格納領域のアドレスを次の制御対象のリールのアドレスに更新する(S977)。 After processing S975 or if S974 is judged as NO, the main CPU 101 shifts the data of each bit of the generation state by one bit to the right (from bit 7 toward bit 0) (S976). Next, the main CPU 101 updates the address of the reel control data storage area to the address of the next reel to be controlled (S977).

次いで、メインCPU101は、リール数を1減算する(S978)。次いで、メインCPU101は、リール数が「0」であるか否かを判別する(S979)。 Next, the main CPU 101 subtracts 1 from the number of reels (S978). Next, the main CPU 101 determines whether the number of reels is "0" (S979).

S979において、メインCPU101が、リール数が「0」でないと判別したとき(S979がNO判定の場合)、メインCPU101は、処理をS973の処理に戻し、S973以降の処理を繰り返す。 When the main CPU 101 determines in S979 that the number of reels is not "0" (if S979 returns a NO judgment), the main CPU 101 returns the process to S973 and repeats the processes from S973 onwards.

一方、S979において、メインCPU101が、リール数が「0」であると判別したとき(S979がYES判定の場合)、メインCPU101は、生成状態のデータを、回胴制動信号出力ポートを介して試験機用第1インターフェースボード301(図7参照)へ出力する(S980)。そして、S980の処理後、メインCPU101は、回胴制動信号生成処理を終了し、処理を試射試験信号制御処理(図166参照)中のS965の処理に移す。 On the other hand, in S979, when the main CPU 101 determines that the number of reels is "0" (if S979 is judged as YES), the main CPU 101 outputs the generation status data to the first interface board 301 for the test machine (see FIG. 7) via the reel braking signal output port (S980). Then, after processing S980, the main CPU 101 ends the reel braking signal generation processing, and transfers the processing to the processing of S965 in the test firing test signal control processing (see FIG. 166).

[特賞信号制御処理]
次に、図168を参照して、試射試験信号制御処理(図166参照)中のS965で行う特賞信号制御処理について説明する。なお、図168は、特賞信号制御処理の手順を示すフローチャートである。
[Special prize signal control processing]
Next, the special prize signal control process performed in S965 of the test firing signal control process (see Fig. 166) will be described with reference to Fig. 168. Fig. 168 is a flow chart showing the procedure of the special prize signal control process.

まず、メインCPU101は、遊技状態フラグ格納領域(図32参照)を参照して、遊技状態フラグを取得する(S991)。次いで、メインCPU101は、遊技状態がRB遊技状態であるか否かを判別する(S992)。 First, the main CPU 101 refers to the game state flag storage area (see FIG. 32) and acquires the game state flag (S991). Next, the main CPU 101 determines whether the game state is the RB game state (S992).

S992において、メインCPU101が、遊技状態がRB遊技状態であると判別したとき(S992がYES判定の場合)、メインCPU101は、試験信号用のRB中信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S993)。一方、S992において、メインCPU101が、遊技状態がRB遊技状態でないと判別したとき(S992がNO判定の場合)、メインCPU101は、試験信号用のRB中信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S994)。 In S992, when the main CPU 101 determines that the game state is the RB game state (if S992 is judged as YES), the main CPU 101 outputs an ON signal from the RB signal port for the test signal to the first interface board 301 for the test machine (see FIG. 7) (S993). On the other hand, in S992, when the main CPU 101 determines that the game state is not the RB game state (if S992 is judged as NO), the main CPU 101 outputs an OFF signal from the RB signal port for the test signal to the first interface board 301 for the test machine (see FIG. 7) (S994).

S993又はS994の処理後、メインCPU101は、遊技状態フラグ格納領域(図32参照)を参照して、遊技状態がBB遊技状態であるか否かを判別する(S995)。 After processing S993 or S994, the main CPU 101 refers to the game state flag storage area (see FIG. 32) to determine whether the game state is the BB game state (S995).

S995において、メインCPU101が、遊技状態がBB遊技状態であると判別したとき(S995がYES判定の場合)、メインCPU101は、試験信号用のBB中信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S996)。一方、S995において、メインCPU101が、遊技状態がBB遊技状態でないと判別したとき(S995がNO判定の場合)、メインCPU101は、試験信号用のBB中信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S997)。 In S995, when the main CPU 101 determines that the game state is the BB game state (if S995 is judged as YES), the main CPU 101 outputs an ON signal from the BB signal port for the test signal to the first interface board 301 for the test machine (see FIG. 7) (S996). On the other hand, in S995, when the main CPU 101 determines that the game state is not the BB game state (if S995 is judged as NO), the main CPU 101 outputs an OFF signal from the BB signal port for the test signal to the first interface board 301 for the test machine (see FIG. 7) (S997).

そして、S996又はS997の処理後、メインCPU101は、特賞信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS966の処理に移す。 Then, after processing S996 or S997, the main CPU 101 ends the special prize signal control processing, and transfers processing to processing of S966 in the test firing signal control processing (see FIG. 166).

[条件装置信号制御処理]
次に、図169及び図170を参照して、試射試験信号制御処理(図166参照)中のS966で行う条件装置信号制御処理について説明する。なお、図169及び図170は、条件装置信号制御処理の手順を示すフローチャートである。
[Condition device signal control processing]
Next, the condition device signal control process performed in S966 in the test firing test signal control process (see FIG. 166) will be described with reference to FIG. 169 and FIG. 170. FIG. 169 and FIG. 170 are flow charts showing the procedure of the condition device signal control process.

まず、メインCPU101は、条件装置信号制御フラグが初期状態であるか否かを判別する(S1001)。S1001において、メインCPU101が、条件装置信号制御フラグが初期状態であると判別したとき(S1001がYES判定の場合)、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 First, the main CPU 101 determines whether the condition device signal control flag is in the initial state (S1001). In S1001, when the main CPU 101 determines that the condition device signal control flag is in the initial state (if S1001 returns a YES judgment), the main CPU 101 ends the condition device signal control process and transfers the process to S967 in the test firing signal control process (see FIG. 166).

一方、S1001において、メインCPU101が、条件装置信号制御フラグが初期状態でないと判別したとき(S1001がNO判定の場合)、メインCPU101は、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものであるか否かを判別する(S1002)。 On the other hand, in S1001, when the main CPU 101 determines that the condition device signal control flag is not in the initial state (if S1001 is judged as NO), the main CPU 101 determines whether the condition device signal control flag indicates that the replay state identification signal is in the ON state (S1002).

S1002において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものであると判別したとき(S1002がYES判定の場合)、メインCPU101は、条件装置信号制御状態に役物条件装置信号のオン状態をセットする(S1003)。次いで、メインCPU101は、条件装置1~6信号ポートからRT状態の情報を試験機用第1インターフェースボード301(図7参照)へ出力する(S1004)。そして、S1004の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 When the main CPU 101 determines in S1002 that the condition device signal control flag indicates the on state of the replay state identification signal (if S1002 is judged as YES), the main CPU 101 sets the on state of the gadget condition device signal to the condition device signal control state (S1003). Next, the main CPU 101 outputs RT state information from the condition device 1 to 6 signal ports to the first interface board 301 for test machine (see FIG. 7) (S1004). Then, after processing S1004, the main CPU 101 ends the condition device signal control processing and moves the processing to the processing of S967 in the test firing test signal control processing (see FIG. 166).

一方、S1002において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものでないと判別したとき(S1002がNO判定の場合)、メインCPU101は、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものであるか否かを判別する(S1005)。 On the other hand, in S1002, when the main CPU 101 determines that the condition device signal control flag does not indicate that the replay state identification signal is in the ON state (if S1002 is judged as NO), the main CPU 101 determines whether or not the condition device signal control flag indicates that the replay state identification signal is in the OFF state (S1005).

S1005において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものであると判別したとき(S1005がYES判定の場合)、メインCPU101は、条件装置1~8信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1006)。そして、S1006の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 When the main CPU 101 determines in S1005 that the condition device signal control flag indicates that the replay state identification signal is in the OFF state (if S1005 is judged as YES), the main CPU 101 outputs an OFF signal from the condition device 1-8 signal ports to the first interface board 301 for test machine (see FIG. 7) (S1006). Then, after processing S1006, the main CPU 101 ends the condition device signal control processing and moves the processing to processing S967 in the test firing test signal control processing (see FIG. 166).

一方、S1005において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものでないと判別したとき(S1005がNO判定の場合)、メインCPU101は、条件装置信号制御状態が役物条件装置信号のオン状態であるか否かを判別する(S1007)。 On the other hand, in S1005, when the main CPU 101 determines that the condition device signal control flag does not indicate the OFF state of the replay state identification signal (if S1005 is a NO judgment), the main CPU 101 determines whether the condition device signal control state is the ON state of the role condition device signal (S1007).

S1007において、メインCPU101が、条件装置信号制御状態が役物条件装置信号のオン状態であると判別したとき(S1007がYES判定の場合)、メインCPU101は、条件装置1~8信号ポートから特賞当籤番号の情報を試験機用第1インターフェースボード301(図7参照)へ出力し、この際、条件装置8信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1008)。次いで、メインCPU101は、条件装置信号出力待ちタイマーに所定の待ち時間(本実施形態では、24.58ms)をセットする(S1009)。次いで、メインCPU101は、条件装置信号制御状態に条件装置信号出力待ちの状態をセットする(S1010)。そして、S1010の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 In S1007, when the main CPU 101 determines that the condition device signal control state is the ON state of the reel condition device signal (if S1007 is judged as YES), the main CPU 101 outputs the special prize lottery number information from the condition device 1 to 8 signal ports to the first interface board 301 for the test machine (see FIG. 7), and at this time outputs an ON signal from the condition device 8 signal port to the first interface board 301 for the test machine (see FIG. 7) (S1008). Next, the main CPU 101 sets a predetermined waiting time (24.58 ms in this embodiment) to the condition device signal output waiting timer (S1009). Next, the main CPU 101 sets the condition device signal control state to the condition device signal output waiting state (S1010). Then, after processing S1010, the main CPU 101 ends the condition device signal control process and moves the process to the process of S967 in the test firing test signal control process (see FIG. 166).

一方、S1007において、メインCPU101が、条件装置信号制御状態が役物条件装置信号のオン状態でないと判別したとき(S1007がNO判定の場合)、メインCPU101は、条件装置信号制御状態が条件装置信号出力待ちの状態であるか否かを判別する(S1011)。 On the other hand, when the main CPU 101 determines in S1007 that the condition device signal control state is not the on state of the reel condition device signal (if S1007 is a NO judgment), the main CPU 101 determines whether the condition device signal control state is in a state of waiting for the condition device signal output (S1011).

S1011において、メインCPU101が、条件装置信号制御状態が条件装置信号出力待ちの状態であると判別したとき(S1011がYES判定の場合)、メインCPU101は、条件装置信号出力待ちタイマーの値が「0」であるか否かを判別する(S1012)。 When the main CPU 101 determines in S1011 that the condition device signal control state is in a state of waiting for the condition device signal output (if S1011 is judged as YES), the main CPU 101 determines whether the value of the condition device signal output waiting timer is "0" (S1012).

S1012において、メインCPU101が、条件装置信号出力待ちタイマーの値が「0」でないと判別したとき(S1012がNO判定の場合)、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。一方、S1012において、メインCPU101が、条件装置信号出力待ちタイマーの値が「0」であると判別したとき(S1012がYES判定の場合)、メインCPU101は、条件装置信号制御状態に小役条件装置信号のオン状態又は条件装置信号のオフ状態をセットする(S1013)。そして、S1013の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 When the main CPU 101 determines in S1012 that the value of the condition device signal output waiting timer is not "0" (if S1012 is a NO judgment), the main CPU 101 ends the condition device signal control process and transfers the process to S967 in the test firing signal control process (see FIG. 166). On the other hand, when the main CPU 101 determines in S1012 that the value of the condition device signal output waiting timer is "0" (if S1012 is a YES judgment), the main CPU 101 sets the condition device signal control state to the ON state of the minor role condition device signal or the OFF state of the condition device signal (S1013). Then, after processing S1013, the main CPU 101 ends the condition device signal control process and transfers the process to S967 in the test firing signal control process (see FIG. 166).

ここで再度、S1011の処理に戻って、S1011において、メインCPU101が、条件装置信号制御状態が条件装置信号出力待ちの状態でないと判別したとき(S1011がNO判定の場合)、メインCPU101は、条件装置信号制御状態が小役条件装置信号のオン状態であるか否かを判別する(S1014)。 Now, returning to the processing of S1011 again, when the main CPU 101 determines in S1011 that the condition device signal control state is not in a state of waiting for the condition device signal output (if S1011 is judged as NO), the main CPU 101 determines whether the condition device signal control state is in the ON state of the small role condition device signal (S1014).

S1014において、メインCPU101が、条件装置信号制御状態が小役条件装置信号のオン状態であると判別したとき(S1014がYES判定の場合)、メインCPU101は、条件装置1~8信号ポートから小役当籤番号の情報を試験機用第1インターフェースボード301(図7参照)へ出力し、この際、条件装置7信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1015)。次いで、条件装置信号出力待ちタイマーに所定の待ち時間(本実施形態では、24.58ms)をセットする(S1016)。次いで、メインCPU101は、条件装置信号制御状態に条件装置信号出力待ちの状態をセットする(S1017)。そして、S1017の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 In S1014, when the main CPU 101 determines that the condition device signal control state is the ON state of the small prize condition device signal (if S1014 is judged as YES), the main CPU 101 outputs the information of the small prize winning lottery number from the condition device 1 to 8 signal ports to the first interface board 301 for the test machine (see FIG. 7), and at this time outputs an ON signal from the condition device 7 signal port to the first interface board 301 for the test machine (see FIG. 7) (S1015). Next, a predetermined waiting time (24.58 ms in this embodiment) is set in the condition device signal output waiting timer (S1016). Next, the main CPU 101 sets the condition device signal control state to the state of waiting for the condition device signal output (S1017). Then, after processing S1017, the main CPU 101 ends the condition device signal control processing and moves the processing to the processing of S967 in the test firing test signal control processing (see FIG. 166).

一方、S1014において、メインCPU101が、条件装置信号制御状態が小役条件装置信号のオン状態でないと判別したとき(S1014がNO判定の場合)、メインCPU101は、条件装置1~8信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1018)。そして、S1018の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 On the other hand, when the main CPU 101 determines in S1014 that the condition device signal control state is not the ON state of the minor role condition device signal (if S1014 is a NO judgment), the main CPU 101 outputs an OFF signal from the condition device 1-8 signal ports to the first interface board 301 for test machine (see FIG. 7) (S1018). Then, after processing S1018, the main CPU 101 ends the condition device signal control processing and moves the processing to S967 in the test firing test signal control processing (see FIG. 166).

<副制御回路の動作説明>
次に、図171~図173を参照して、副制御回路200のサブCPU201が、プログラムを用いて実行する各種処理の内容について説明する。
<Operation of the sub-control circuit>
Next, with reference to Figures 171 to 173, the contents of various processes executed by the sub-CPU 201 of the sub-control circuit 200 using programs will be described.

[サブ側ナビ制御処理]
最初に、図171を参照して、サブ側ナビ制御処理について説明する。なお、図171は、サブ側ナビ制御処理の手順を示すフローチャートである。
[Sub-side navigation control process]
First, the sub-side navigation control processing will be described with reference to Fig. 171. Fig. 171 is a flowchart showing the procedure of the sub-side navigation control processing.

まず、サブCPU201は、ナビデータを取得したか否かを判定する(S1101)。サブCPU201は、主制御基板71から受信したスタートコマンドデータの中から主制御基板71で決定されたナビデータを取得する。それゆえ、S1101の処理では、サブCPU201は、受信したスタートコマンドデータの中にナビデータが含まれていたか否かを判定する。 First, the sub-CPU 201 determines whether or not navigation data has been acquired (S1101). The sub-CPU 201 acquires the navigation data determined by the main control board 71 from the start command data received from the main control board 71. Therefore, in the processing of S1101, the sub-CPU 201 determines whether or not navigation data was included in the received start command data.

S1101において、サブCPU201が、ナビデータを取得したと判別したとき(S1101がYES判定の場合)、サブCPU201は、ナビデータに応じたサブ側ナビデータをセットする(S1102)。例えば、サブCPU201がナビデータ「4」を取得した場合、図63に示すように、サブ側ナビデータとして押し順「左、中、右」を報知するためのナビデータが、この処理でセットされる。この結果、メイン側及びサブ側の双方において停止操作の内容を報知することができる。そして、S1102の処理後、サブCPU201は、サブ側ナビ制御処理を終了する。 When the sub CPU 201 determines in S1101 that it has acquired navigation data (YES in S1101), it sets sub-side navigation data corresponding to the navigation data (S1102). For example, if the sub CPU 201 acquires navigation data "4", then as shown in FIG. 63, navigation data for notifying the push order "left, middle, right" is set in this process as the sub-side navigation data. As a result, it is possible to notify the contents of the stop operation on both the main side and the sub side. Then, after processing S1102, the sub CPU 201 ends the sub-side navigation control process.

一方、S1101において、サブCPU201が、ナビデータを取得していないと判別したとき(S1101がNO判定の場合)、サブCPU201は、ナビ(停止操作の報知)の必要があるか否かを判定する(S1103)。本実施形態では、サブCPU201は、例えば、主制御基板71においてフラグ変換抽籤が行われた場合や、主制御基板71において所定の役が内部当籤役として決定された場合に、ナビの必要があると判定する。なお、フラグ変換抽籤の結果や、内部当籤役の種別は、スタートコマンドデータに含まれている。それゆえ、S1103の処理では、サブCPU201は、スタートコマンドデータに含まれるこれらの各種情報に基づいて、ナビの必要があるか否かを判定する。 On the other hand, when the sub-CPU 201 determines in S1101 that it has not acquired navigation data (when S1101 is judged as NO), the sub-CPU 201 judges whether or not navigation (notification of a stop operation) is necessary (S1103). In this embodiment, the sub-CPU 201 judges that navigation is necessary when, for example, a flag conversion lottery is performed on the main control board 71 or a predetermined role is determined as an internal winning role on the main control board 71. The result of the flag conversion lottery and the type of the internal winning role are included in the start command data. Therefore, in the process of S1103, the sub-CPU 201 judges whether or not navigation is necessary based on the various information contained in the start command data.

S1103において、サブCPU201が、ナビの必要がないと判別したとき(S1103がNO判定の場合)、サブCPU201は、サブ側ナビ制御処理を終了する。 When the sub-CPU 201 determines in S1103 that navigation is not necessary (if S1103 returns NO), the sub-CPU 201 ends the sub-side navigation control process.

一方、S1103において、サブCPU201が、ナビの必要があると判別したとき(S1103がYES判定の場合)、サブCPU201は、各種抽籤結果に応じたサブ側ナビデータをセットする(S1104)。例えば、内部当籤役「F_確チリリプ」が決定され、かつ、フラグ変換抽籤に当籤している場合、サブCPU201は、この処理において、略称「3連チリリプ」に係る図柄組合せを表示するためのナビデータ(例えば、順押しでチリ図柄を狙わせるナビデータ)をセットする。また、例えば、内部当籤役「F_確チリリプ」が決定され、かつ、フラグ変換抽籤に非当籤であった場合、サブCPU201は、この処理において、略称「リプレイ」に係る図柄組合せを表示するためのナビデータ(例えば、順押し以外の押し順を示すナビデータ)をセットする。これらの処理により、メイン側で停止操作の内容を報知しない場合であっても、サブ側単独で停止操作の内容を報知することができる。そして、S1104の処理後、サブCPU201は、サブ側ナビ制御処理を終了する。 On the other hand, when the sub-CPU 201 determines in S1103 that navigation is necessary (if S1103 is judged as YES), the sub-CPU 201 sets sub-side navigation data according to the results of various lotteries (S1104). For example, if the internal winning role "F_Certain Chili-Lip" is determined and the flag conversion lottery is won, the sub-CPU 201 sets navigation data for displaying a symbol combination related to the abbreviation "3 consecutive Chili-Lip" in this process (for example, navigation data for aiming at the Chili symbol by pressing in order). Also, for example, if the internal winning role "F_Certain Chili-Lip" is determined and the flag conversion lottery is not won, the sub-CPU 201 sets navigation data for displaying a symbol combination related to the abbreviation "Replay" in this process (for example, navigation data showing a pressing order other than pressing in order). Through these processes, even if the main side does not notify the contents of the stop operation, the sub side can notify the contents of the stop operation alone. After processing S1104, the sub CPU 201 ends the sub side navigation control process.

[遊技者登録処理]
次に、図172を参照して、遊技者登録処理について説明する。なお、図172は、遊技者登録処理の手順を示すフローチャートである。
[Player Registration Processing]
Next, the player registration process will be described with reference to Fig. 172. Fig. 172 is a flow chart showing the steps of the player registration process.

まず、サブCPU201は、登録操作を受け付けたか否かを判別する(S1111)。例えば、サブ表示装置18のメニュー画面222(図5B参照)において登録ボタン222bの操作を受け付け、その場合に表示される登録画面(不図示)において所定の操作を受け付けると、サブCPU201は、登録操作を受け付けたと判定する。 First, the sub-CPU 201 determines whether or not a registration operation has been accepted (S1111). For example, when the operation of the registration button 222b is accepted on the menu screen 222 (see FIG. 5B) of the sub-display device 18 and a predetermined operation is accepted on the registration screen (not shown) that is displayed in that case, the sub-CPU 201 determines that the registration operation has been accepted.

S1111において、サブCPU201が、登録操作を受け付けたと判別したとき(S1111がYES判定の場合)、サブCPU201は、遊技者登録状態をセットする(S1112)。なお、遊技者登録状態がセットされている状況では、サブCPU201は、サブ表示装置18に遊技情報画面223,224,225(図5C~5E参照)が表示可能となるようにサブ表示装置18の表示画面を制御する。そして、S1112の処理後、サブCPU201は、遊技者登録処理を終了する。 When the sub-CPU 201 determines in S1111 that it has accepted a registration operation (YES in S1111), the sub-CPU 201 sets the player registration status (S1112). When the player registration status is set, the sub-CPU 201 controls the display screen of the sub-display device 18 so that game information screens 223, 224, and 225 (see Figures 5C to 5E) can be displayed on the sub-display device 18. After processing S1112, the sub-CPU 201 ends the player registration process.

一方、S1111において、サブCPU201が、登録操作を受け付けていないと判別したとき(S1111がNO判定の場合)、サブCPU201は、登録削除操作を受け付けたか否かを判別する(S1113)。例えば、サブ表示装置18の登録画面において特定の操作を受け付けると、サブCPU201は、登録削除操作を受け付けたと判定する。 On the other hand, when the sub-CPU 201 determines in S1111 that a registration operation has not been received (if S1111 is a NO determination), the sub-CPU 201 determines whether or not a registration deletion operation has been received (S1113). For example, when a specific operation is received on the registration screen of the sub-display device 18, the sub-CPU 201 determines that a registration deletion operation has been received.

S1113において、サブCPU201が、登録削除操作を受け付けていないと判別したとき(S1113がNO判定の場合)、サブCPU201は、遊技者登録処理を終了する。 When the sub-CPU 201 determines in S1113 that a registration deletion operation has not been accepted (if S1113 returns NO), the sub-CPU 201 ends the player registration process.

一方、S1113において、サブCPU201が、登録削除操作を受け付けたと判別したとき(S1113がYES判定の場合)、サブCPU201は、遊技者登録状態をクリアする(S1114)。なお、遊技者登録状態がクリアされている状況では、サブCPU201は、サブ表示装置18に遊技情報画面223,224,225(図5C~5E参照)が表示不可能となるようにサブ表示装置18の表示画面を制御する。そして、S1114の処理後、サブCPU201は、遊技者登録処理を終了する。 On the other hand, when the sub-CPU 201 determines in S1113 that a registration deletion operation has been accepted (if S1113 returns a YES judgment), the sub-CPU 201 clears the player registration status (S1114). Note that when the player registration status has been cleared, the sub-CPU 201 controls the display screen of the sub-display device 18 so that the game information screens 223, 224, and 225 (see Figures 5C to 5E) cannot be displayed on the sub-display device 18. Then, after processing S1114, the sub-CPU 201 ends the player registration process.

[履歴管理処理]
次に、図173を参照して、履歴管理処理について説明する。なお、図173は、履歴管理処理の手順を示すフローチャートである。
[History management process]
Next, the history management process will be described with reference to Fig. 173. Fig. 173 is a flowchart showing the procedure of the history management process.

まず、サブCPU201は、主制御基板71から受信した各種コマンドデータから遊技結果を取得する(S1121)。例えば、サブCPU201は、この処理において、スタートコマンドデータから内部当籤役として決定された役の種類を把握することができる。また、例えば、サブCPU201は、この処理において、入賞作動コマンドデータから表示された図柄組合せ(すなわち、内部当籤役として決定された役の入賞の有無)を把握することができる。さらに、例えば、サブCPU201は、この処理において、スタートコマンドデータなどから現在の遊技状態や遊技状態の移行状況を把握することができる。 First, the sub-CPU 201 obtains game results from various command data received from the main control board 71 (S1121). For example, in this process, the sub-CPU 201 can determine the type of role determined as the internal winning role from the start command data. Also, for example, in this process, the sub-CPU 201 can determine the displayed symbol combination (i.e., whether or not the role determined as the internal winning role has won) from the winning activation command data. Furthermore, for example, in this process, the sub-CPU 201 can determine the current game state and the transition status of the game state from the start command data, etc.

次いで、サブCPU201は、取得した遊技結果に基づいて、遊技履歴の更新処理を行う(S1122)。この処理により、サブCPU201は、各種コマンドデータから取得した遊技結果に基づいて、例えば、ボーナス回数、ART回数、ゲーム数(遊技回数)、CZ回数、CZ成功回数、それぞれの役の当籤回数及び当籤確率などの様々な遊技履歴を管理することができる。そして、S1122の処理後、サブCPU201は、履歴管理処理を終了する。 Then, the sub-CPU 201 performs a game history update process based on the acquired game results (S1122). This process enables the sub-CPU 201 to manage various game history such as the number of bonuses, the number of ARTs, the number of games (number of games played), the number of CZs, the number of CZ successes, the number of winnings for each role, and the probability of winning, based on the game results acquired from various command data. Then, after processing S1122, the sub-CPU 201 ends the history management process.

<各種効果>
本実施形態のパチスロ1では、その遊技性において、次のような各種効果が得られる。
<Various effects>
In the pachislot 1 of this embodiment, the following various effects can be obtained in terms of gameplay.

[CT中の継続期間の管理]
本実施形態のパチスロ1では、通常ARTの継続期間を延長可能な上乗せチャンスゾーンとしてCTを設け、このCT中の内部当籤役(サブフラグ)に基づいてARTゲーム数の上乗せを行う。なお、CTでは、1セット8回の遊技が行われるが、CT中にARTゲーム数の上乗せを行うことができた場合には遊技回数の減算を行わずに、上乗せできない場合に限り遊技回数を減算する。それゆえ、遊技者にとってみれば、CTがいつまで続くか分からず、また、上乗せが行われている限りCTが終了することがないため、CT中の遊技の興趣を高めることができる。
[Management of duration during CT]
In the pachislot 1 of this embodiment, a CT is provided as an additional chance zone that can extend the duration of the normal ART, and the number of ART games is added based on the internal winning combination (sub-flag) during this CT. In the CT, 8 games are played in one set, but if the number of ART games can be added during the CT, the number of games is not subtracted, and the number of games is subtracted only when the number of games cannot be added. Therefore, from the player's perspective, it is not known how long the CT will last, and the CT will not end as long as the addition is being performed, so that the interest of the game during the CT can be increased.

また、本実施形態において、CT中にサブフラグEX「3連チリリプ」に当籤(サブフラグ変換抽籤に当籤)して上乗せが行われた場合には、1セット8回のCT遊技も再セット(ストック)される。この場合、例えば、CTの遊技期間が終了直前になっても、サブフラグEX「3連チリリプ」当籤時には、上乗せが行われ、CTが初めから再開されることになるので、CT中の遊技に対して強い関心を抱くことになり、退屈することなく遊技を継続できるとともに、CT中の遊技の興趣を高めることができる。 In addition, in this embodiment, if the sub-flag EX "3 consecutive chilli-lip" is won (the sub-flag conversion lottery is won) during the CT and an add-on is performed, one set of 8 CT games is also reset (stocked). In this case, for example, even if the CT play period is about to end, when the sub-flag EX "3 consecutive chilli-lip" is won, an add-on is performed and the CT is restarted from the beginning, so that the player will have a strong interest in the play during the CT, be able to continue playing without getting bored, and the fun of playing during the CT can be increased.

また、サブフラグEX「3連チリリプ」当籤時の上乗せは、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が内部当籤役として決定され、かつ、フラグ変換抽籤に当籤した場合に限り行われる。それゆえ、遊技者に対して過大な利益を与えてしまうことを防止することができ、遊技者と遊技店との間の利益のバランスをとることができる。なお、本実施形態では、CT中に、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された際にはフラグ変換抽籤に必ず当籤する例(図54参照)を説明したが、本発明はこれに限定されず、フラグ変換抽籤の当籤確率は、遊技者及び遊技店間の利益のバランスに応じて適宜設定することができる。 Additionally, the bonus when the sub-flag EX "3 consecutive Chililip" is won is only applied when the internal winning role "F_Certain Chililip" or "F_1Certain Chililip" is determined as the internal winning role and the flag conversion lottery is won. This prevents excessive profits from being given to the player, and balances the profits between the player and the gaming establishment. In this embodiment, an example is described in which the flag conversion lottery is always won when the internal winning role "F_Certain Chililip" or "F_1Certain Chililip" is determined during the CT (see FIG. 54), but the present invention is not limited to this, and the winning probability of the flag conversion lottery can be set appropriately according to the balance of profits between the player and the gaming establishment.

[CT中の「3連チリリプ」当籤時の上乗せゲーム数]
本実施形態のパチスロ1では、CT中にサブフラグ「3連チリリプ」に当籤し、該サブフラグ「3連チリリプ」に基づく上乗せが行われた回数が所定回数を超えると、1回の上乗せ抽籤あたりに当籤するARTの上乗せゲーム数が増加する(図55参照)。また、上述のように、ARTゲーム数の上乗せが行われている限り、CTは終了することなく、また、サブフラグEX「3連チリリプ」に当籤するとCTの再セットが行われる。それゆえ、遊技者からすると、CTが継続するほど1回(1ゲーム)当りの上乗せ量が増えることについての期待を持つことができ、CT中の興趣が向上する。さらに、1回(1ゲーム)当りの上乗せ量を増やす契機となる回数は、CTの1セット分の基本遊技回数(8回)よりも多い回数(9回以上)であるため、遊技者に対して過大な利益を与えてしまうことを防止でき、遊技者及び遊技店間の利益のバランスをとる(良好に保つ)ことができる。
[Number of games added when "3 consecutive Chililip" is won during CT]
In the pachislot 1 of this embodiment, when the sub-flag "3-line Chili-Rip" is drawn during the CT and the number of times that the sub-flag "3-line Chili-Rip" is added exceeds a predetermined number of times, the number of ART added games that are drawn per one addition lottery increases (see FIG. 55). Also, as described above, as long as the number of ART games is added, the CT does not end, and when the sub-flag EX "3-line Chili-Rip" is drawn, the CT is reset. Therefore, from the perspective of the player, the more the CT continues, the more the amount of added per time (one game) increases, and the interest during the CT increases. Furthermore, the number of times that triggers the increase in the amount of added per time (one game) is more (9 times or more) than the number of basic games (8 times) for one set of CT, so that excessive profits can be prevented from being given to the player, and the profits between the player and the game store can be balanced (maintained well).

[メイン側で行うボーナス報知]
本実施形態のパチスロ1では、情報表示器6の指示モニタ(不図示)に、ボーナス役(BB役)に係る図柄組合せを表示させるための停止操作の情報に一義的に対応付けた数値「10」(又は「11」)を表示することにより、メイン側でボーナス報知を行う(図63参照)。しかしながら、通常、パチスロでは、有効ライン上に引き込む(停止表示する)図柄の優先順位が定められており、ボーナス役とその他の役とが重複して内部当籤役として決定されている場合、優先順位により、ボーナス役に係る図柄組合せを引き込めることもあれば、引き込めないこともある。
[Bonus notification on the main side]
In the slot machine 1 of this embodiment, the main side notifies the bonus by displaying the number "10" (or "11"), which is uniquely associated with the information of the stop operation for displaying the symbol combination related to the bonus role (BB role), on the instruction monitor (not shown) of the information display device 6 (see FIG. 63). However, in a slot machine, the priority order of the symbols to be drawn (stopped and displayed) on the pay line is usually set, and when a bonus role and another role are overlapped and determined as the internal winning role, the symbol combination related to the bonus role may or may not be drawn depending on the priority order.

例えば、本実施形態のパチスロ1において、ボーナス役と、内部当籤役「はずれ」、「F_特殊役1」、「F_特殊役2」及び「F_特殊役3」のいずれかとが重複して決定されている場合には、ボーナス役に係る図柄組合せを引き込むことができるが、ボーナス役と、内部当籤役「はずれ」、「F_特殊役1」、「F_特殊役2」及び「F_特殊役3」以外の役とが重複して決定されている場合には、ボーナス役に係る図柄組合せを引き込むことができない。それゆえ、本実施形態において、ボーナス役と、内部当籤役「はずれ」、「F_特殊役1」、「F_特殊役2」及び「F_特殊役3」のいずれかとが重複して決定されている場合に限り、指示モニタに数値「10」(又は「11」)を表示する。この場合、メイン側のナビ(ボーナス報知)を、ボーナス役を入賞させることのできる適切なタイミングで行うことができる。 For example, in the pachislot 1 of this embodiment, if the bonus role and any of the internal winning roles "miss", "F_special role 1", "F_special role 2" and "F_special role 3" are determined to overlap, the symbol combination related to the bonus role can be drawn, but if the bonus role and any role other than the internal winning role "miss", "F_special role 1", "F_special role 2" and "F_special role 3" are determined to overlap, the symbol combination related to the bonus role cannot be drawn. Therefore, in this embodiment, only when the bonus role and any of the internal winning roles "miss", "F_special role 1", "F_special role 2" and "F_special role 3" are determined to overlap, the number "10" (or "11") is displayed on the indication monitor. In this case, the main side navigation (bonus notification) can be performed at an appropriate timing to win the bonus role.

また、本実施形態のパチスロ1において、ボーナス役と、内部当籤役「はずれ」、「F_特殊役1」、「F_特殊役2」及び「F_特殊役3」のいずれかとが重複して決定されたとしても、ボーナス役が最初に当籤してから所定回数の遊技が経過するまでは、指示モニタに数値「10」(又は「11」)を表示せず(ナビをせず)、所定回数の遊技が経過したことを条件に、指示モニタに数値「10」(又は「11」)を表示する。 In addition, in the pachislot 1 of this embodiment, even if the bonus role and any of the internal winning roles "Miss", "F_Special Role 1", "F_Special Role 2" and "F_Special Role 3" are determined to overlap, the number "10" (or "11") will not be displayed (no navigation will be performed) on the instruction monitor until a predetermined number of plays have elapsed since the bonus role was first won, and the number "10" (or "11") will be displayed on the instruction monitor on the condition that the predetermined number of plays have elapsed.

なお、例えば、ボーナス役に当籤したことを契機として複数回の遊技にわたり行われる演出(いわゆる連続演出)が行われた場合、この連続演出の最中に、指示モニタに数値「10」(又は「11」)を表示すると、連続演出の意味が薄れてしまい、興趣を損ねてしまう可能性がある。それゆえ、本実施形態のパチスロ1では、所定回数の遊技が経過するまでは、指示モニタによる表示を行わず、所定回数の遊技が経過した後に、指示モニタによる表示を行う。その結果、演出効果を損ねることなく、メイン側でのボーナス報知を行うことができる。 For example, if a bonus winning combination triggers an effect that continues over multiple plays (so-called continuous effect), displaying the number "10" (or "11") on the indication monitor during this continuous effect may diminish the meaning of the continuous effect and ruin the interest. Therefore, in the pachislot 1 of this embodiment, the indication monitor does not display anything until a predetermined number of plays have elapsed, and the indication monitor displays anything after the predetermined number of plays have elapsed. As a result, a bonus can be notified on the main side without compromising the effect of the effect.

[メイン側及びサブ側の両方で行う報知とサブ側単独で行う報知]
本実施形態のパチスロ1では、停止操作の態様(押し順)に応じて表示される図柄組合せが異なる役を複数種類設けるとともに(図24参照)、これら複数種類の役には、表示される図柄組合せによって異なる特典が付与される役と、表示される図柄組合せが異なったとしても同一の特典が付与される役とが含まれる。
[Alerts performed by both the main side and the sub side and alerts performed by the sub side alone]
In the pachislot 1 of this embodiment, multiple types of roles are provided in which different symbol combinations are displayed depending on the manner of the stop operation (push order) (see Figure 24), and these multiple types of roles include roles in which different benefits are awarded depending on the symbol combination displayed, and roles in which the same benefit is awarded even if the symbol combination displayed is different.

例えば、略称「ベル」に係る図柄組合せが表示された場合と略称「ベルこぼし目」に係る図柄組合せが表示された場合とでは払い出されるメダルの枚数が異なり、これらの役は、表示される図柄組合せによって異なる特典が付与される役である。また、略称「リプレイ」に係る図柄組合せが表示された場合と略称「RT2移行リプ」に係る図柄組合せが表示された場合とでは再遊技の作動に加えてRT状態の移行が行われるか否かが異なるため、内部当籤役「F_3択ベル_1st」や「F_維持リプ_1st」もまた、表示される図柄組合せによって異なる特典が付与される役である。 For example, the number of medals paid out when a symbol combination associated with the abbreviation "Bell" is displayed differs from the number of medals paid out when a symbol combination associated with the abbreviation "Bell Spill" is displayed, and these roles are roles that grant different benefits depending on the symbol combination displayed. Also, when a symbol combination associated with the abbreviation "Replay" is displayed, and when a symbol combination associated with the abbreviation "RT2 Transition Replay" is displayed, there is a difference in whether or not a transition to the RT state occurs in addition to the activation of a replay, so the internal winning roles "F_3-choice Bell_1st" and "F_Maintain Replay_1st" are also roles that grant different benefits depending on the symbol combination displayed.

一方、略称「3連チリリプ」に係る図柄組合せが表示された場合と略称「リプレイ」に係る図柄組合せが表示された場合とでは、両者ともに再遊技の作動が行われるだけである。それゆえ、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」は、表示される図柄組合せが異なったとしても同一の特典が付与される役である。なお、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」は、上述のように、フラグ変換抽籤の結果に応じて付与する特典が異なる役であるが、表示される図柄組合せが付与する特典に影響を与える役ではない。 On the other hand, when the symbol combination associated with the abbreviation "3 consecutive Chililip" is displayed, and when the symbol combination associated with the abbreviation "Replay" is displayed, in both cases, the replay operation is simply performed. Therefore, the internal winning role "F_Sure Chililip" or "F_1 Sure Chililip" is a role that grants the same bonus even if the symbol combination displayed is different. Note that, as mentioned above, the internal winning role "F_Sure Chililip" or "F_1 Sure Chililip" is a role that grants different bonuses depending on the result of the flag conversion lottery, but the symbol combination displayed does not affect the bonus granted.

本実施形態のパチスロ1では、表示される図柄組合せによって異なる特典が付与される役に対して、メイン側及びサブ側の両方で報知を行うが、表示される図柄組合せが異なったとしても同一の特典が付与される役に対しては、メイン側の指示モニタでは報知を行わずに、サブ側の表示装置11のみで報知を行う。このような報知機能を設けることにより、特典に影響する報知は、特典を管理するメイン側の指示モニタで適切に行いつつ、特典に影響しない報知は、サブ側の表示装置11で多様性のあるナビで行うことができる。 In the pachislot 1 of this embodiment, notifications are given on both the main side and the sub side for roles that award different bonuses depending on the displayed symbol combination, but notifications are not given on the main side's instruction monitor for roles that award the same bonus even if the displayed symbol combination is different, and notifications are given only on the sub side's display device 11. By providing such notification functions, notifications that affect the bonuses can be appropriately given on the main side's instruction monitor that manages the bonuses, while notifications that do not affect the bonuses can be given by a versatile navigation on the sub side's display device 11.

[遊技履歴の表示機能]
本実施形態のパチスロ1では、表示装置11(プロジェクタ機構211及び表示ユニット212)とは別にサブ表示装置18を設け、このサブ表示装置18により遊技者に役立つ様々な情報を表示する。例えば、図5A~5Eに示すように、概要遊技履歴を表すトップ画面221、パチスロ1に対する様々な操作が可能なメニュー画面222、詳細遊技履歴を表す遊技情報画面223,224,225をサブ表示装置18に表示することができる。
[Game history display function]
In the slot machine 1 of this embodiment, a sub-display device 18 is provided in addition to the display device 11 (projector mechanism 211 and display unit 212), and various information useful to the player is displayed by this sub-display device 18. For example, as shown in Figures 5A to 5E, a top screen 221 showing an outline of the game history, a menu screen 222 allowing various operations on the slot machine 1, and game information screens 223, 224, and 225 showing detailed game history can be displayed on the sub-display device 18.

また、本実施形態のパチスロ1は、サブ表示装置18を介して、遊技を行う遊技者を登録可能にする機能、及び、登録された遊技者に対して固有のサービスを提供する機能を備える。例えば、本実施形態では、遊技者の登録を受け付けていない場合には、詳細遊技履歴を表す遊技情報画面223,224,225をサブ表示装置18に表示不可能にするが、遊技者の登録を受け付けている場合には、詳細遊技履歴を表す遊技情報画面223,224,225をサブ表示装置18に表示可能にする。より詳細な遊技履歴を確認できるようにすることは、遊技者の利便性の向上につながるので、本実施形態では、遊技者の登録を受け付けている場合に、利便性を向上させることができる。 The pachislot 1 of this embodiment also has a function that allows players who play to be registered via the sub-display device 18, and a function that provides unique services to registered players. For example, in this embodiment, when player registration has not been accepted, the game information screens 223, 224, and 225 showing detailed game history cannot be displayed on the sub-display device 18, but when player registration has been accepted, the game information screens 223, 224, and 225 showing detailed game history can be displayed on the sub-display device 18. Being able to check more detailed game history leads to improved convenience for players, so in this embodiment, convenience can be improved when player registration has been accepted.

また、本実施形態のパチスロ1では、サブ表示装置18は、演出を行う表示装置11とは別体に設けられる。サブ表示装置18は、液晶中継基板87を介して副制御基板72(サブCPU201)により制御される。また、表示装置11を構成する表示ユニット212は、役物中継基板(不図示せ)を介して副制御基板72(サブCPU201)により制御される。それゆえ、本実施形態では、サブ表示装置18を、表示装置11とは別個に制御することができる。具体的には、遊技中(すなわち、表示装置11による演出の実行中)であっても、サブ表示装置18の表示画面を切り替えることができる。それゆえ、遊技中であっても、表示装置11により実行されている演出を邪魔することなく、サブ表示装置18の表示を切り替えることにより、遊技者は様々な情報を取得することができる。 In addition, in the pachislot 1 of this embodiment, the sub-display device 18 is provided separately from the display device 11 that performs the effects. The sub-display device 18 is controlled by the sub-control board 72 (sub-CPU 201) via the liquid crystal relay board 87. The display unit 212 that constitutes the display device 11 is controlled by the sub-control board 72 (sub-CPU 201) via a role relay board (not shown). Therefore, in this embodiment, the sub-display device 18 can be controlled separately from the display device 11. Specifically, the display screen of the sub-display device 18 can be switched even during play (i.e., while the display device 11 is performing effects). Therefore, even during play, the player can obtain various information by switching the display of the sub-display device 18 without disturbing the effects being performed by the display device 11.

また、本実施形態のパチスロ1の表示装置11では、プロジェクタ機構211からの照射光の照射により映像を出現させる複数のスクリーン機構(表示ユニット212)を切り替えることにより、平面状の映像表示を用いた演出、奥行き感(立体感)のある映像表示を用いた演出、及び、湾曲した映像表示を用いた演出を実行する場合、演出効果を著しく高めることができる。しかしながら、このような情報の表示形態は、演出中に遊技履歴などの演出とは関係ない情報を表示することには適さない。それゆえ、本実施形態のパチスロ1では、表示装置11とは別個に設けられたサブ表示装置18に演出とは関係ない情報を表示することができるので、演出効果を損なうことなく、かつ、遊技履歴などの各種情報を適切に表示することができる。 In addition, in the display device 11 of the slot machine 1 of this embodiment, by switching between multiple screen mechanisms (display units 212) that make images appear by irradiating light from the projector mechanism 211, the presentation effect can be significantly improved when performing presentations using flat image displays, presentations using image displays with a sense of depth (three-dimensionality), and presentations using curved image displays. However, such information display formats are not suitable for displaying information unrelated to the presentation, such as game history, during a presentation. Therefore, in the slot machine 1 of this embodiment, information unrelated to the presentation can be displayed on the sub-display device 18 provided separately from the display device 11, so that various information such as game history can be appropriately displayed without impairing the presentation effect.

ところで、一般的なパチスロでは、遊技者側から見て、台座部13の右側にメダル投入口14が設けられ、台座部13の左側にベットボタン15a,15bやスタートレバー16が設けられる。それゆえ、通常、遊技を進行させる際、遊技者は台座部13の右側又は左側(側方)の操作部を操作することになる。 In general, when viewed from the player's side, in a typical pachislot machine, the medal slot 14 is provided on the right side of the base 13, and the bet buttons 15a, 15b and the start lever 16 are provided on the left side of the base 13. Therefore, when playing a game, the player usually operates the operation parts on the right or left side (side) of the base 13.

それに対して、本実施形態のパチスロ1では、台座部13から略垂直に立設する面の側方(左側)にサブ表示装置18を設け、このサブ表示装置18の画面上にサブ表示装置18の表示画面を切り替えるためのタッチセンサ19が設けられる。それゆえ、本実施形態では、遊技中に遊技者の手が位置する場所にサブ表示装置18やその表示を制御する入力装置(タッチセンサ19)が設けられることになるので、遊技者の操作性を向上させることができる。特に、本実施形態のように、タッチセンサ19付きのサブ表示装置18を、台座部13の水平面から立設する面に設けた場合には、遊技者は、台座部13に自身の手を置きながら、サブ表示装置18を操作することができる。この場合、遊技者の操作性が向上するだけでなく、操作に伴う遊技者の疲労も軽減することができ、この結果、稼働率の向上も期待することができる。 In contrast, in the pachislot 1 of this embodiment, the sub-display device 18 is provided on the side (left side) of the surface that stands upright from the base 13 almost vertically, and a touch sensor 19 for switching the display screen of the sub-display device 18 is provided on the screen of the sub-display device 18. Therefore, in this embodiment, the input device (touch sensor 19) that controls the sub-display device 18 and its display is provided in the place where the player's hands are positioned during play, so that the operability of the player can be improved. In particular, when the sub-display device 18 with the touch sensor 19 is provided on a surface that stands upright from the horizontal surface of the base 13 as in this embodiment, the player can operate the sub-display device 18 while placing his or her hand on the base 13. In this case, not only is the operability of the player improved, but the player's fatigue associated with the operation can also be reduced, and as a result, an improvement in the operating rate can be expected.

[規定外ROM領域及び規定外RAM領域]
本実施形態のパチスロ1では、図12Bに示すように、遊技者により実施される遊技の遊技性に直接関与しない各種処理(遊技性に影響を与えない各種処理)に使用される各種プログラム及び各種データ(テーブル)を、メインROM102内において、遊技用ROM領域とは異なるアドレスに配置された規定外ROM領域に格納する。
[Non-standard ROM area and non-standard RAM area]
In the pachislot 1 of this embodiment, as shown in FIG. 12B, various programs and various data (tables) used for various processes that are not directly related to the playability of the game performed by the player (various processes that do not affect the playability) are stored in a non-standard ROM area located at an address different from the game ROM area within the main ROM 102.

このようなメインROM102の構成では、従来の規則上では、プログラム等の配置不可とされていたROM領域(規定外ROM領域)に、遊技者が実際に行う遊技そのものに不要なプログラム及びデータを配置することができる。それゆえ、本実施形態では、主制御基板71のメインROM102内において、遊技用ROM領域の容量の圧迫を回避することができるとともに、メインROM102内におけるプログラム及びテーブルの拡張性を高めることができる。 In such a configuration of the main ROM 102, it is possible to place programs and data that are not necessary for the actual game that the player plays in a ROM area (non-regular ROM area) where programs and the like were not allowed to be placed under conventional rules. Therefore, in this embodiment, it is possible to avoid pressure on the capacity of the game ROM area in the main ROM 102 of the main control board 71, and to increase the expandability of programs and tables in the main ROM 102.

[電源投入(リセット割込)時処理により得られる効果]
本実施形態のパチスロ1の電源投入(リセット割込)時処理では、図64に示すように、電源復帰直後(サムチェック前)に最初の1.1172ms周期の割込処理を行い(S7及びS8)、主制御回路90から副制御回路200に無操作コマンドが送信される。このように電源復帰直後に割込処理を許可することにより、電源復帰後、最短時間で無操作コマンドが送信され、主制御回路90及び副制御回路200間の通信接続を確立することができ、主制御回路90及び副制御回路200間の通信動作を安定化させることができる。
[Effects obtained by power-on (reset interrupt) processing]
In the power-on (reset interrupt) process of the slot machine 1 of this embodiment, as shown in Fig. 64, the first 1.1172 ms period interrupt process is performed (S7 and S8) immediately after the power is restored (before the sum check), and a no-operation command is sent from the main control circuit 90 to the sub-control circuit 200. By allowing the interrupt process immediately after the power is restored in this way, the no-operation command is sent in the shortest time after the power is restored, and a communication connection between the main control circuit 90 and the sub-control circuit 200 can be established, and the communication operation between the main control circuit 90 and the sub-control circuit 200 can be stabilized.

また、電源復帰直後に送信される無操作コマンドを構成する通信パラメータ1~5には、電源復帰時に、それぞれLレジスタ、Hレジスタ、Eレジスタ、Dレジスタ及びCレジスタに格納されているデータがセットされる。それゆえ、本実施形態では、電源復帰直後の割込処理で送信される無操作コマンドのサム値(BCC)を、電源復帰毎に異ならせることができ、ゴト等の不正行為を抑制することができる。 In addition, the communication parameters 1 to 5 constituting the no-operation command sent immediately after power is restored are set with the data stored in the L register, H register, E register, D register, and C register, respectively, when power is restored. Therefore, in this embodiment, the sum value (BCC) of the no-operation command sent in the interrupt process immediately after power is restored can be made different each time power is restored, making it possible to prevent fraudulent activities such as cheating.

さらに、電源投入(リセット割込)時処理中のS13の処理において行われる、エラーコード「rr」を情報表示器6内の2桁の7セグLEDに表示する際の制御は、一つの「LDW」命令(所定の読み出し命令)により実行され、2桁の7セグLEDへの7セグコモン出力(選択)データの出力動作と7セグカソード出力データの出力動作とが同時に行われる(図65C参照)。すなわち、本実施形態のパチスロ1では、電源投入(リセット割込)時処理において、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力(選択)データと、7セグカソード出力データとが同時に出力される。 Furthermore, the control of displaying the error code "rr" on the two-digit 7-segment LED in the information display 6 during the processing of S13 at power-on (reset interrupt) is executed by a single "LDW" command (predetermined read command), and the output operation of the 7-segment common output (selection) data and the output operation of the 7-segment cathode output data to the two-digit 7-segment LED are performed simultaneously (see FIG. 65C). In other words, in the pachislot 1 of this embodiment, when controlling the dynamic lighting of the two-digit 7-segment LED during the processing at power-on (reset interrupt), the 7-segment common output (selection) data and the 7-segment cathode output data are output simultaneously.

この場合、ソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LEDs in the source program can be reduced. Therefore, in this embodiment, the capacity of the source program (the capacity used in main ROM 102) can be reduced, and free space can be secured (increased) in main ROM 102, and the increased free space can be utilized to improve playability.

[遊技復帰処理で得られる効果]
本実施形態のパチスロ1の遊技復帰処理では、図66に示すように、電断発生時の各ポートの入出力状態を電源復帰時に担保するとともに、電断時に回胴回転中の場合には、電源復帰時にリール制御管理情報を取得してリールの再回転開始に必要な処理も行う(S25~S32参照)。それゆえ、本実施形態では、リール回転中の電断から復帰したときであっても、安定して、リールの再回転制御を行うことが可能となり、遊技者に不快感を与えることが無くなる。
[Effects obtained by game return processing]
In the game recovery process of the slot machine 1 of this embodiment, as shown in Fig. 66, the input/output state of each port at the time of power failure is guaranteed when the power is restored, and if the reel is rotating when the power is lost, reel control management information is acquired when the power is restored and the process required to restart the reel rotation is performed (see S25 to S32). Therefore, in this embodiment, even when the power is restored from a power failure while the reel is rotating, it is possible to stably control the reel rotation again, and the player will not feel uncomfortable.

また、本実施形態のパチスロ1は、上述のように、遊技機用のセキュリティ機能付きマイクロプロセッサ91を備える。そして、このマイクロプロセッサ91には、ソースプログラム上において規定可能な該マイクロプロセッサ91に特有の命令コード(メインCPU101専用命令コード)が各種設けられており、このメインCPU101専用命令コードを各種処理において用いることにより、処理の効率化やプログラム容量の削減などを可能にしている。 As described above, the pachislot 1 of this embodiment is equipped with a microprocessor 91 with security functions for gaming machines. This microprocessor 91 is provided with various instruction codes (main CPU 101 exclusive instruction codes) that are specific to the microprocessor 91 and can be defined in the source program, and the use of these main CPU 101 exclusive instruction codes in various processes makes it possible to improve the efficiency of processing and reduce program capacity.

例えば、遊技復帰処理では、図67に示すように、ソースプログラム上において、メインCPU101専用命令コードの一つである「LDQ」命令が用いられる。「LDQ」命令は、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う命令コードであり、上述のように、直値でメインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。この場合、アドレス設定に係る命令コードを省略することができ、その分、遊技復帰処理のソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 For example, in the game return process, as shown in FIG. 67, the "LDQ" instruction, which is one of the instruction codes dedicated to the main CPU 101, is used in the source program. The "LDQ" instruction is an instruction code that specifies an address using the Q register (extension register), and as described above, it is possible to directly access the main ROM 102, main RAM 103, and memory-mapped I/O. In this case, the instruction code related to address setting can be omitted, and the capacity of the source program for the game return process (the capacity used by the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to improve playability.

[設定変更確認処理で得られる効果]
本実施形態のパチスロ1の設定変更確認処理では、図69Aに示すように、ソースプログラム上において、メインCPU101専用命令コードである、「BITQ」命令及び「SETQ」命令(所定の命令)が用いられる。「BITQ」命令及び「SETQ」命令はいずれも、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う命令コードであり、これらの命令コードを使用した場合、上述のように、直値でメインRAM103やメモリーマップI/Oにアクセスすることができる。この場合、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102の空き容量を増やすことが可能となるとともに、処理の高速化も図ることができる。
[Effects of the setting change confirmation process]
In the setting change confirmation process of the slot machine 1 of this embodiment, as shown in FIG. 69A, the "BITQ" instruction and the "SETQ" instruction (predetermined instruction), which are instruction codes exclusive to the main CPU 101, are used in the source program. Both the "BITQ" instruction and the "SETQ" instruction are instruction codes that use the Q register (extension register) to specify an address, and when these instruction codes are used, the main RAM 103 and the memory map I/O can be accessed directly as described above. In this case, the instruction code related to address setting can be omitted, and the capacity of the source program (the capacity used by the main ROM 102) can be reduced accordingly. As a result, in this embodiment, it is possible to increase the free capacity of the main ROM 102 and also to speed up processing.

また、設定変更確認処理中のS46の設定変更/設定確認開始時及びS57の設定変更/設定確認終了時で行う設定変更コマンド(初期化コマンド)の生成格納処理は、図69A及び69Bに示すように、ソースプログラム上において、メインCPU101専用命令コードである「CALLF」命令により実行される。そして、S46の「CALLF」命令で指定するジャンプ先のアドレスは、S57の「CALLF」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、設定変更時(遊技機起動時)、設定確認開始時(通常動作中)及び設定確認終了時に副制御回路200に送信する設定変更コマンド(初期化コマンド)の生成格納処理を実行するためのソースプログラムが、互いに同じであり、S46及びS57の両処理において、そのソースプログラムが共有化(モジュール化)されている。 The process of generating and storing the setting change command (initialization command) performed at the start of the setting change/setting check in S46 and at the end of the setting change/setting check in S57 during the setting change check process is executed by the "CALLF" command, which is an instruction code exclusive to the main CPU 101, in the source program as shown in Figs. 69A and 69B. The jump destination address specified by the "CALLF" command in S46 is the same as the jump destination address specified by the "CALLF" command in S57. In other words, in this embodiment, the source programs for executing the process of generating and storing the setting change command (initialization command) sent to the sub-control circuit 200 at the time of the setting change (when the gaming machine is started), at the start of the setting check (during normal operation), and at the end of the setting check are the same, and the source program is shared (modularized) in both the processes of S46 and S57.

この場合、S46及びS57の両処理において、それぞれ別個に設定変更コマンドの生成格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, there is no need to provide separate source programs for generating and storing setting change commands in both S46 and S57, and the capacity of the source programs (usage of main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in main ROM 102, and the increased free space can be utilized to improve gameplay.

[設定変更コマンド生成格納処理で得られる効果]
本実施形態のパチスロ1の設定変更コマンド生成格納処理では、図70に示すように、設定値が通信パラメータ3としてEレジスタに格納され、RT情報が通信パラメータ5としてCレジスタに格納される。すなわち、設定変更コマンド(初期化コマンド)を構成する通信パラメータ1~5のうち、通信パラメータ3及び5は副制御回路200側で使用(解析)される通信パラメータ(使用パラメータ)であり、これらの通信パラメータには新たな情報がセットされる。一方、設定変更コマンド(初期化コマンド)を構成するその他の通信パラメータ1,2及び4は、副制御回路200側で使用(解析)されない通信パラメータ(未使用パラメータ)であり、通信パラメータ1,2及び4に対しては、現時点でLレジスタ、Hレジスタ及びDレジスタにそれぞれ格納されている値がセットされる。それゆえ、設定変更コマンド(初期化コマンド)送信時における通信パラメータ1,2及び4の値は不定値となる。この場合、設定変更コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。
[Effects obtained by generating and storing setting change commands]
In the setting change command generation and storage process of the slot machine 1 of this embodiment, as shown in FIG. 70, the setting value is stored in the E register as the communication parameter 3, and the RT information is stored in the C register as the communication parameter 5. That is, among the communication parameters 1 to 5 constituting the setting change command (initialization command), the communication parameters 3 and 5 are communication parameters (used parameters) used (analyzed) on the sub-control circuit 200 side, and new information is set to these communication parameters. On the other hand, the other communication parameters 1, 2, and 4 constituting the setting change command (initialization command) are communication parameters (unused parameters) not used (analyzed) on the sub-control circuit 200 side, and the values currently stored in the L register, H register, and D register are set for the communication parameters 1, 2, and 4. Therefore, the values of the communication parameters 1, 2, and 4 at the time of transmitting the setting change command (initialization command) are indefinite values. In this case, the sum value (BCC) of the setting change command can be made indefinite for each transmission, and fraudulent acts such as cheating can be suppressed.

[通信データ格納処理で得られる効果]
本実施形態のパチスロ1の通信データ格納処理では、図72に示すように、Aレジスタに格納されたデータが通信コマンドの種別データとしてセットされ、Lレジスタ、Hレジスタ、Eレジスタ、Dレジスタ及びCレジスタに格納されたデータがそれぞれ通信コマンドの通信パラメータ1~5としてセットされ、Bレジスタに格納されたデータが通信コマンドの遊技状態フラグデータとしてセットされる。すなわち、本実施形態では、1パケット(8バイト)の通信データ(コマンドデータ)を作成する際に、各種パラメータをレジスタから転送して通信データ一時格納領域(通信バッファ)に格納する。
[Effects obtained from communication data storage processing]
In the communication data storage process of the slot machine 1 of this embodiment, as shown in Fig. 72, the data stored in the A register is set as the type data of the communication command, the data stored in the L register, the H register, the E register, the D register, and the C register are set as the communication parameters 1 to 5 of the communication command, and the data stored in the B register is set as the game status flag data of the communication command. That is, in this embodiment, when creating one packet (8 bytes) of communication data (command data), various parameters are transferred from the register and stored in the communication data temporary storage area (communication buffer).

この場合、未使用パラメータを含むコマンドデータを作成した時には、作成時毎に、未使用パラメータの値が不定値となる。すなわち、未使用パラメータを含むコマンドデータでは、同じ種別のコマンドデータあり、かつ、使用パラメータの値が同一であっても、コマンド作成毎に、コマンドデータのサム値(BCCデータ)が可変可能となる。それゆえ、本実施形態では、未使用パラメータを不定値とすることにより、通信データの解析を困難にしてゴト等の不正行為を抑止することができるとともに、不必要なゴト対策処理を加える必要がないため、ゴト対策処理の追加による、主制御回路90のプログラム容量の圧迫を抑制することができる。 In this case, when command data containing unused parameters is created, the value of the unused parameters becomes an indefinite value each time it is created. In other words, in command data containing unused parameters, even if there is command data of the same type and the values of the parameters used are the same, the sum value (BCC data) of the command data can be changed each time a command is created. Therefore, in this embodiment, by making unused parameters an indefinite value, it is possible to make analysis of communication data difficult and deter fraudulent acts such as cheating, and since there is no need to add unnecessary cheating countermeasure processing, it is possible to suppress the burden on the program capacity of the main control circuit 90 due to the addition of cheating countermeasure processing.

[通信データポインタ更新処理で得られる効果]
本実施形態のパチスロ1の通信データポインタ更新処理では、図75Aに示すように、ソースプログラム上において、メインCPU101専用命令コードである、「ICPLD」命令が用いられる。
[Effects obtained by communication data pointer update processing]
In the communication data pointer update process of the pachislot 1 of this embodiment, as shown in FIG. 75A, the "ICPLD" instruction, which is an instruction code exclusive to the main CPU 101, is used in the source program.

通信データポインタ更新処理において、「ICPLD」命令は、送信バッファの上限判定命令と、判断分岐命令とが一体になっている命令コードであるので、各命令処理を別個に実行するための命令コードを設ける必要がなくなる。それゆえ、「ICPLD」命令を用いることにより、通信データポインタ更新処理のソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In the communication data pointer update process, the "ICPLD" command is an instruction code that combines a transmission buffer upper limit judgment instruction and a decision branch instruction, so there is no need to provide instruction codes for separately executing each instruction process. Therefore, by using the "ICPLD" command, the size of the source program for the communication data pointer update process (the amount of space used in main ROM 102) can be reduced. As a result, in this embodiment, free space can be secured (increased) in main ROM 102, and the increased free space can be utilized to improve playability.

[チェックサム生成処理及びサムチェック処理で得られる効果]
本実施形態のパチスロ1において、電断時に行われるチェックサム生成処理(規定外)では、図77に示すように、メインRAM103のデータを順次加算することにより、チェックサムが算出される。一方、電源投入時(電源復帰時)に行われるサムチェック処理(規定外)では、図79に示すように、電断発生時に生成されたチェックサムの値を、電源復帰時のメインRAM103に格納されたデータで順次減算し、最終的な減算結果が「0」であるか否かに基づいて、異常の発生の有無を判定する。すなわち、本実施形態では、電断発生時のチェックサムの生成処理は加算方式で行われ、電源復帰時のチェックサムの判定処理は減算方式で行われる。
[Effects obtained by checksum generation processing and sum check processing]
In the pachislot 1 of this embodiment, in the checksum generation process (non-standard) performed when the power is interrupted, the checksum is calculated by sequentially adding the data in the main RAM 103, as shown in Fig. 77. On the other hand, in the checksum process (non-standard) performed when the power is turned on (when the power is restored), as shown in Fig. 79, the value of the checksum generated when the power interruption occurs is sequentially subtracted by the data stored in the main RAM 103 when the power is restored, and the presence or absence of an abnormality is determined based on whether the final subtraction result is "0". That is, in this embodiment, the generation process of the checksum when the power interruption occurs is performed by the addition method, and the determination process of the checksum when the power is restored is performed by the subtraction method.

このようなチェックサムの生成処理及び判定処理を採用した場合、電源復帰時に再度チェックサムを生成して、該チェックサムを電断発生時のチェックサムと照合する処理が不要となる。この場合、ソースプログラム上において、照合命令コードを省略することができ、ソースプログラムの容量を低減することができる。この結果、本実施形態では、メインROM102において、照合命令コードの省略分に対応する空き容量を確保する(増やす)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 When such checksum generation and determination processes are adopted, there is no need to generate a checksum again when power is restored and compare that checksum with the checksum at the time of the power interruption. In this case, the comparison instruction code can be omitted from the source program, and the size of the source program can be reduced. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102 corresponding to the omitted comparison instruction code, and the increased free space can be utilized to improve playability.

[メダル受付・スタートチェック処理で得られる効果]
本実施形態のパチスロ1のメダル受付・スタートチェック処理では、図83に示すように、設定変更確認処理(S233の処理)が行われるが、この処理は、遊技状態に関係なく実行される。それゆえ、本実施形態では、遊技状態がボーナス状態(特賞作動状態)であっても、設定値及びホールメニュー(各種履歴データ(エラー、電断履歴等))を確認することができ、ゴト等の不正行為を抑制することができる。
[Effects of medal reception and start check processing]
In the medal acceptance/start check process of the slot machine 1 of this embodiment, as shown in Fig. 83, a setting change confirmation process (S233 process) is performed, but this process is executed regardless of the game state. Therefore, in this embodiment, even if the game state is a bonus state (special prize operation state), the setting value and the hall menu (various history data (errors, power outage history, etc.)) can be confirmed, and fraudulent acts such as cheating can be suppressed.

[メダル投入処理で得られる効果]
本実施形態のパチスロ1のメダル投入処理では、図85に示すように、S244の処理において、メダル投入枚数表示用のLED点灯データが、テーブルを参照したループ処理でなく、演算処理により生成される。具体的には、図86に示すソースプログラム中の一連のソースコード「LD A,L」~「OR L」が順次実行されるにより、メダル投入枚数表示用のLED点灯データが生成される。
[Effects of coin insertion processing]
In the medal insertion process of the slot machine 1 of this embodiment, as shown in Fig. 85, in the process of S244, the LED lighting data for displaying the number of inserted medals is generated by calculation processing, not by loop processing referring to a table. Specifically, the series of source codes "LD A, L" to "OR L" in the source program shown in Fig. 86 are executed in sequence to generate the LED lighting data for displaying the number of inserted medals.

メダル投入枚数表示用のLED点灯データを演算処理により生成した場合、メインROM102のテーブル領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。すなわち、本実施形態のメダル投入処理では、メダル投入LED表示の処理を効率化することができるとともに、メインROM102の空き容量を確保し(増やし)、増えた空き領域を活用して、遊技性を高めることができる。 When the LED lighting data for displaying the number of inserted medals is generated by calculation, it is possible to increase the free space in the table area of the main ROM 102 and minimize the increase in program capacity. In other words, the medal insertion process of this embodiment can make the medal insertion LED display process more efficient, secure (increase) the free space in the main ROM 102, and utilize the increased free space to improve playability.

[メダル投入チェック処理で得られる効果]
本実施形態のパチスロ1のメダル投入チェック処理(図87参照)において、S257のメダルセンサ入力状態の正常変化値の生成処理は、テーブルを参照して取得する処理ではなく、演算処理により行われる。具体的には、図88に示すソースプログラム中のソースコード「RLA」及び「AND cBX_MDINSW」が順次実行されることにより、メダルセンサ入力状態正常変化値が算出される。
[Effects of coin insertion check processing]
In the medal insertion check process (see FIG. 87) of the slot machine 1 of this embodiment, the generation process of the normal change value of the medal sensor input state in S257 is performed by calculation, not by referring to a table. Specifically, the source codes "RLA" and "AND cBX_MDINSW" in the source program shown in FIG. 88 are executed in sequence to calculate the medal sensor input state normal change value.

メダルセンサ入力状態の変化態様の検知処理をテーブル参照処理から演算処理に変更することにより、メインROM102のテーブル格納領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。それゆえ、上述した処理手法を採用することにより、メダル投入センサ状態の変化態様の検知処理を効率化することができるとともに、メインROM102において増えた空き容量を活用して、遊技性を高めることができる。 By changing the process for detecting changes in the medal sensor input state from table reference processing to calculation processing, it is possible to increase the free space in the table storage area of the main ROM 102 and minimize the increase in program capacity. Therefore, by adopting the above-mentioned processing method, it is possible to make the process for detecting changes in the medal insertion sensor state more efficient, and to utilize the increased free space in the main ROM 102 to improve playability.

[内部抽籤処理で得られる効果]
本実施形態のパチスロ1の内部抽籤処理(図92参照)において、S305の判定データの取得処理は、図93A中のソースコード「LDIN AC,(HL)」により実行される。この「LDIN」命令の実行により、S305の処理では、Aレジスタに、判定データ(「抽籤値選択テーブルor抽籤計数テーブル」の値)が格納され、Cレジスタに当り要求フラグステータス(「特賞当籤番号+小役当籤番号」の値)が格納される。また、「LDIN」命令の実行により、HLレジスタにセットされているアドレスが+2更新(2加算)される。
[Effects obtained by internal lottery processing]
In the internal lottery process of the slot machine 1 of this embodiment (see FIG. 92), the process of acquiring the judgment data in S305 is executed by the source code "LDIN AC, (HL)" in FIG. 93A. By executing this "LDIN" command, in the process of S305, the judgment data (the value of the "lottery value selection table or lottery counting table") is stored in the A register, and the winning request flag status (the value of the "special prize winning number + minor prize winning number") is stored in the C register. In addition, by executing the "LDIN" command, the address set in the HL register is updated by +2 (added by 2).

すなわち、内部抽籤処理中のS305の判定データの取得処理では、一つの命令コード(「LDIN」命令)により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、ソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In other words, in the process of acquiring judgment data at S305 during the internal lottery process, both the data loading process and the address update process can be performed with a single instruction code (the "LDIN" instruction). In this case, the instruction code related to address setting can be omitted from the source program, and the capacity of the source program (the capacity used by main ROM 102) can be reduced accordingly. As a result, in this embodiment, free capacity can be secured (increased) in main ROM 102, and the increased free capacity can be utilized to improve playability.

また、内部抽籤処理のS309の設定値データ(0~5のいずれか)の加算処理は、メインCPU101が図93B中のソースコード「MUL A,6」及びを「ADDQ A,(.LOW.wWAVENUM)」をこの順で実行することにより行われる。 The addition process of the set value data (any of 0 to 5) in S309 of the internal lottery process is performed by the main CPU 101 executing the source codes "MUL A, 6" and "ADDQ A, (.LOW.wWAVENUM)" in FIG. 93B in that order.

「MUL」命令は、メインCPU101専用の乗算処理の命令コードであり、この命令の実行は、マイクロプロセッサ91に含まれる演算回路107(図9参照)により実行される。すなわち、本実施形態のパチスロ1では、ソースプログラム上における乗算処理及び除算処理を実行するための演算専用回路(演算回路107)が設けられているので、乗算処理及び除算処理の効率化を図ることができる。 The "MUL" command is a multiplication instruction code exclusive to the main CPU 101, and this command is executed by the arithmetic circuit 107 (see FIG. 9) included in the microprocessor 91. In other words, in the pachislot 1 of this embodiment, a dedicated arithmetic circuit (arithmetic circuit 107) is provided for executing multiplication and division processes in the source program, so that the efficiency of multiplication and division processes can be improved.

また、「ADDQ」命令(所定の加算命令)は、メインCPU101専用命令コードであり、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う命令コードである。そして、この「ADDQ」命令を用いれば、直値により、メインROM102、メインRAM103やメモリマップI/Oにアクセスすることができる。それゆえ、「ADDQ」命令の使用により、内部抽籤処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 The "ADDQ" instruction (predetermined addition instruction) is an instruction code exclusive to the main CPU 101, and is an instruction code that specifies an address using the Q register (extension register). This "ADDQ" instruction can be used to access the main ROM 102, main RAM 103, and memory-mapped I/O by direct value. Therefore, by using the "ADDQ" instruction, it is possible to omit instructions related to address setting in the source program of the internal lottery process, and the capacity of the source program (the capacity used by the main ROM 102) can be reduced accordingly. As a result, in this embodiment, it is possible to secure (increase) free capacity in the main ROM 102, and the increased free capacity can be used to improve playability.

[図柄設定処理で得られる効果]
本実施形態のパチスロ1の図柄設定処理(図97参照)において、S330の圧縮データ格納処理は、メインCPU101が図99中のソースコード「CALLF SB_BTEP_00」を実行することにより行われる。「CALLF」命令は、上述のようにメインCPU101専用の2バイト命令コードであり、図99中のソースコード「CALLF SB_BTEP_00」が実行されると、「SB_BTEP_00」で指定されているアドレスに、処理をジャンプさせ、圧縮データ格納処理が開始される。
[Effects obtained by design setting process]
In the symbol setting process (see FIG. 97) of the slot machine 1 of this embodiment, the compressed data storage process of S330 is performed by the main CPU 101 executing the source code "CALLF SB_BTEP_00" in FIG. 99. The "CALF" command is a 2-byte command code exclusively for the main CPU 101 as described above, and when the source code "CALLF SB_BTEP_00" in FIG. 99 is executed, the process jumps to the address specified by "SB_BTEP_00" and the compressed data storage process is started.

また、図柄設定処理中のS329の当り要求フラグ格納領域のアドレスのセット処理は、メインCPU101が図99中のソースコード「LDQ DE,.LOW.wWAVEBIT」を実行することにより行われる。すなわち、S329の処理は、Qレジスタ(拡張レジスタ)を用いたメインCPU101専用の「LDQ」命令により行われる。この場合、図柄設定処理のソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、図柄設定処理のソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In addition, the process of setting the address of the winning request flag storage area in S329 during the symbol setting process is performed by the main CPU 101 executing the source code "LDQ DE,.LOW.wWAVEBIT" in FIG. 99. That is, the process of S329 is performed by the "LDQ" command dedicated to the main CPU 101 using the Q register (extension register). In this case, the instruction code related to address setting can be omitted from the source program of the symbol setting process, and the capacity of the source program of the symbol setting process (the capacity used by the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free capacity can be secured (increased) in the main ROM 102, and the increased free capacity can be utilized to improve playability.

また、本実施形態では、上述した図柄設定処理中のS324~S330で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中で上述したメインCPU101専用命令コードを用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインRAM103の容量を有効活用することができる。 In addition, in this embodiment, the data related to the winning is compressed and expanded according to the processing procedure described in S324 to S330 during the above-mentioned pattern setting process, and by using the above-mentioned main CPU 101 exclusive instruction code in this process, it is possible to improve the efficiency of the data compression and expansion process related to the winning, and to effectively utilize the limited capacity of the main RAM 103.

[サブフラグ変換処理で得られる効果]
本実施形態のパチスロ1において、サブフラグ変換処理のソースプログラム上で実際に参照される、図107に示すサブフラグ変換テーブルでは、各サブフラグに対してサブフラグ変換制御データ(制御ステータス)が対応付けられている。この際、同種のサブフラグに対しては、同じサブフラグ変換制御データ(制御ステータス)が対応付けられている。
[Effects obtained by subflag conversion processing]
In the slot machine 1 of this embodiment, in the subflag conversion table shown in Fig. 107, which is actually referenced in the source program of the subflag conversion process, subflag conversion control data (control status) is associated with each subflag. At this time, the same subflag conversion control data (control status) is associated with the same kind of subflag.

例えば、サブフラグ「3連チリリプA」及び「3連チリリプB」に対しては、サブフラグ変換制御データ(制御ステータス)「00000011B」が共通して割り付けられている。そして、内部当籤役(サブフラグ)をサブフラグEXに変換する際のフラグ変換抽籤処理では、サブフラグに対応付けられたサブフラグ変換制御データ(制御ステータス)に基づいて、抽籤が行われる。 For example, the sub-flag "3-line Chili-Rip A" and "3-line Chili-Rip B" are commonly assigned the sub-flag conversion control data (control status) "00000011B". In the flag conversion lottery process when converting an internal winning role (sub-flag) to a sub-flag EX, a lottery is held based on the sub-flag conversion control data (control status) associated with the sub-flag.

このように、メイン側で管理するサブフラグ変換テーブルにおいて、同種の内部当籤役(サブフラグ)に対して共通のサブフラグ変換制御データを設けることにより、該変換テーブルの汎用性が高くなり、機種変更に伴う変換プログラムの変更も軽微な変更で対応可能となるので、開発コストの増大を抑制することができる。 In this way, by providing common sub-flag conversion control data for the same type of internal winning role (sub-flag) in the sub-flag conversion table managed by the main side, the versatility of the conversion table is increased, and changes to the conversion program when changing models can be accommodated with only minor changes, thereby suppressing increases in development costs.

[ナビセット処理で得られる効果]
本実施形態のパチスロ1のナビセット処理では、図109に示すように、ソースプログラム上において、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令(メインCPU101専用命令コード)が用いられる。
[Effects obtained by NaviSet processing]
In the Naviset processing of the pachislot 1 of this embodiment, as shown in FIG. 109, the "LDQ" instruction (main CPU 101 exclusive instruction code) that specifies an address using the Q register (extension register) is used in the source program.

それゆえ、本実施形態のナビセット処理では、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Therefore, in the NaviSet process of this embodiment, commands related to address setting can be omitted from the source program, and the capacity of the source program (usage capacity of main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in main ROM 102, and the increased free space can be utilized to improve playability.

[テーブルデータ取得処理で得られる効果]
本実施形態のパチスロ1のテーブルデータ取得処理(図120参照)において、S581~S584の1段階目のテーブルデータ取得処理では、CT中CT当籤抽籤テーブル(図122参照)中の当籤役別テーブル選択相対テーブルが参照される。そして、この1段階目のテーブルデータ取得処理で参照する当籤役別テーブル選択相対テーブルでは、内部当籤役(サブフラグD)の種別毎に設けられた選択値によりCT抽籤の「ハズレ」が設定されているので、抽籤テーブルに「ハズレ」役の抽籤値を規定する必要がなくなる。それゆえ、本実施形態では、CT中CT当籤抽籤テーブルにおいて、「ハズレ」役の抽籤値データを格納する必要が無くなり、メインROM102のテーブル領域の容量を節約することができる。
[Effects of table data retrieval processing]
In the table data acquisition process (see FIG. 120) of the slot machine 1 of this embodiment, in the first stage table data acquisition process of S581 to S584, the winning role-specific table selection relative table in the CT during CT winning lottery table (see FIG. 122) is referenced. In the winning role-specific table selection relative table referenced in this first stage table data acquisition process, the "loss" of the CT lottery is set by the selection value provided for each type of internal winning role (subflag D), so there is no need to specify the lottery value of the "loss" role in the lottery table. Therefore, in this embodiment, there is no need to store the lottery value data of the "loss" role in the CT during CT winning lottery table, and the capacity of the table area of the main ROM 102 can be saved.

また、CT中CT当籤抽籤テーブル内の2段階目(サブフラグD「リーチ目リプ」取得時)の抽籤テーブルでは、判定ビットを構成する各ビットの値により抽籤対象役又は抽籤対象外の役を判別することができ、抽籤対象外の役に対して抽籤値データ(ハズレデータ)をテーブルに格納する必要が無くなる。さらに、CT中CT当籤抽籤テーブル内では、抽籤対象役の当籤確率が100%である確定データとしては、抽籤値「0」を用いることができる。これらのことから、本実施形態では、CT中CT当籤抽籤テーブル(CT中セット数上乗せ抽籤テーブル)の容量を圧縮することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In addition, in the lottery table of the second stage (when sub-flag D "Reach Eye Rep" is acquired) in the CT winning lottery table during CT, the value of each bit constituting the judgment bit can be used to distinguish between the lottery target role and the non-lottery target role, and there is no need to store lottery value data (loss data) for the non-lottery target role in the table. Furthermore, in the CT winning lottery table during CT, the lottery value "0" can be used as the determined data that indicates the winning probability of the lottery target role is 100%. For these reasons, in this embodiment, the capacity of the CT winning lottery table during CT (CT set number addition lottery table) can be compressed, and free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to improve playability.

[図柄コード取得処理で得られる効果]
本実施形態のパチスロ1の図柄コード取得処理(図128参照)では、S647~S649で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中のメインCPU101専用命令コード(「CALLF」命令等)を用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインRAM103の容量を有効活用することができる。
[Effects obtained by the pattern code acquisition process]
In the pattern code acquisition process (see FIG. 128) of the pachislot 1 of this embodiment, the compression and expansion process of data related to winning is performed in the processing procedure explained in S647 to S649, and by using instruction codes exclusive to the main CPU 101 (such as the "CALLF" instruction) in that process, it is possible to make the compression and expansion process of data related to winning more efficient and to make effective use of the limited capacity of the main RAM 103.

また、本実施形態では、図柄コード取得処理中のS649の圧縮データ格納処理において、「CALLF」命令で指定するジャンプ先のアドレスは、図柄設定処理(図97参照)中のS330の圧縮データ格納処理において、「CALLF」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、図柄コード取得処理及び図柄設定処理の両処理において、圧縮データ格納処理を実行するためのソースプログラムが共有化(モジュール化)されている。この場合、各処理において、それぞれ別個に圧縮データ格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In addition, in this embodiment, the jump destination address specified by the "CALLF" command in the compressed data storage process of S649 during the symbol code acquisition process is the same as the jump destination address specified by the "CALLF" command in the compressed data storage process of S330 during the symbol setting process (see FIG. 97). That is, in this embodiment, the source program for executing the compressed data storage process is shared (modularized) in both the symbol code acquisition process and the symbol setting process. In this case, it is not necessary to provide a separate source program for the compressed data storage process for each process, so the capacity of the source program (the capacity used by the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to improve playability.

[引込優先順位取得処理で得られる効果]
本実施形態のパチスロ1の引込優先順位取得処理(図134及び図135参照)において、「ANY役」の引込優先対応処理中のS683の判定処理は、ソースプログラム上において、メインCPU101専用命令コードである「JCP」命令(比較命令)により実行される(図136A参照)。
[Effects of the lead-in priority acquisition process]
In the pull-in priority acquisition process of the pachislot 1 of this embodiment (see Figures 134 and 135), the judgment process of S683 during the pull-in priority response process of the "ANY role" is executed in the source program by a "JCP" instruction (comparison instruction), which is an instruction code exclusive to the main CPU 101 (see Figure 136A).

「ANY役」の引込優先対応処理のソースプログラム上において、「JCP」命令を用いた場合、上述のように、アドレス設定に係る命令を省略することができので、「ANY役」の引込優先対応処理の処理効率を高めることができるとともに、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。 When the "JCP" command is used in the source program for the "ANY role" pull-in priority response processing, as described above, the command related to address setting can be omitted, which increases the processing efficiency of the "ANY role" pull-in priority response processing and reduces the capacity of the source program (the capacity used by main ROM 102).

また、引込優先順位取得処理中のS686の停止制御用引込要求フラグ設定処理では、ソースプログラム上において、図136Bに示すように、メインCPU101専用命令コードである、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令、及び、「CALLF」命令が利用される。 In addition, in the process of setting the retraction request flag for stop control in S686 during the retraction priority acquisition process, the source program uses the "LDQ" instruction, which specifies an address using the Q register (extended register), and the "CALLF" instruction, which are instruction codes exclusive to the main CPU 101, as shown in FIG. 136B.

それゆえ、S686の停止制御用引込要求フラグ設定処理では、「LDQ」命令を用いることにより、ソースプログラム上において、アドレス設定に係る命令を省略することができ、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。また、「CALLF」命令は、上述のように、2バイトの命令コードである。それゆえ、停止制御用引込要求フラグ設定処理において、これらのメインCPU101専用命令コードを使用することにより、処理の効率化を図ることができ、限られたメインRAM103の容量を有効活用することができる。 Therefore, in the stop control retraction request flag setting process of S686, by using the "LDQ" instruction, it is possible to omit instructions related to address setting in the source program, and the capacity of the source program (the capacity used in main ROM 102) can be reduced. Also, as described above, the "CALLF" instruction is a 2-byte instruction code. Therefore, by using these instruction codes dedicated to the main CPU 101 in the stop control retraction request flag setting process, it is possible to improve the efficiency of processing and make effective use of the limited capacity of main RAM 103.

さらに、本実施形態では、優先引込順位取得処理中のS686の停止制御用引込要求フラグ設定処理において、「CALLF」命令で指定するジャンプ先の論理積演算処理のアドレスは、引込優先順位格納処理(図126参照)中のS626の論理積演算処理において「CALLF」命令で指定するジャンプ先のアドレスと同じである(図127参照)。すなわち、本実施形態では、優先引込順位取得処理及び引込優先順位格納処理の両処理において、論理積演算処理を実行するためのソースプログラムが共有化(モジュール化)されている。 Furthermore, in this embodiment, the address of the logical product operation of the jump destination specified by the "CALLF" command in the stop control pull-in request flag setting process of S686 during the priority pull-in order acquisition process is the same as the address of the jump destination specified by the "CALLF" command in the logical product operation of S626 during the pull-in priority storage process (see FIG. 126) (see FIG. 127). That is, in this embodiment, the source program for executing the logical product operation is shared (modularized) in both the priority pull-in order acquisition process and the pull-in priority storage process.

この場合、優先引込順位取得処理及び引込優先順位格納処理の両処理において、それぞれ別個に論理積演算処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, there is no need to provide separate source programs for the logical product calculation process for both the priority pull-in ranking acquisition process and the pull-in priority order storage process, so the source program capacity (usage capacity of main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in main ROM 102, and the increased free space can be utilized to improve playability.

また、引込優先順位取得処理中のS687の引込優先順位テーブル(図137参照)の取得処理では、図136Cに示すように、「LDQ」命令(メインCPU101専用命令コード)が利用される。それゆえ、S687の引込優先順位テーブルの取得処理においても、ソースプログラム上において、アドレス設定に係る命令を省略することができる。その結果、引込優先順位テーブルの取得処理の効率化を図ることができるとともに、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。 In addition, in the process of acquiring the pull-in priority table in S687 (see FIG. 137) during the pull-in priority acquisition process, the "LDQ" command (main CPU 101 exclusive command code) is used as shown in FIG. 136C. Therefore, in the process of acquiring the pull-in priority table in S687, the command related to address setting can be omitted from the source program. As a result, the process of acquiring the pull-in priority table can be made more efficient, and the capacity of the source program (the capacity used by main ROM 102) can be reduced.

[リール停止制御処理で得られる効果]
本実施形態のパチスロ1のリール停止制御処理(図138参照)において、S711~S715の処理では、図139に示すように、ソースプログラム上において、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令、及び、「CALLF」命令が利用される。
[Effects obtained by the reel stop control process]
In the reel stop control process (see FIG. 138) of the pachislot 1 of this embodiment, in the processes of S711 to S715, as shown in FIG. 139, the "LDQ" instruction, which specifies an address using the Q register (extended register), and the "CALLF" instruction are used in the source program.

それゆえ、本実施形態では、これらのメインCPU101専用命令コードを用いることにより、リール制御処理のソースプログラムの容量を削減することができるともに、リール停止制御処理の処理効率を向上させることができる。すなわち、本実施形態では、主制御回路90におけるプログラム処理速度の効率化と容量の削減を行うことが可能となり、削減した容量に応じて増加したメインROM102の空き領域を活用して、遊技性を高めることができる。 Therefore, in this embodiment, by using these main CPU 101 exclusive instruction codes, it is possible to reduce the size of the source program for the reel control process and improve the processing efficiency of the reel stop control process. In other words, in this embodiment, it is possible to improve the efficiency of the program processing speed and reduce the size in the main control circuit 90, and the free space in the main ROM 102 that increases according to the reduced size can be utilized to improve playability.

また、リール停止制御処理中のS726の判定処理(リール(回胴)の停止状態のチェック処理)では、図140に示すように、ソースプログラム上において、「LDQ」命令及び「ORQ」命令(Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コード)が用いられる。 In addition, in the judgment process of S726 during the reel stop control process (checking the stopped state of the reels (cylinders)), as shown in FIG. 140, the "LDQ" instruction and the "ORQ" instruction (main CPU 101 exclusive instruction code that specifies an address using the Q register (extension register)) are used in the source program.

それゆえ、本実施形態では、リール停止制御処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Therefore, in this embodiment, the commands related to address setting can be omitted from the source program of the reel stop control process, and the capacity of the source program (the capacity used in main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in main ROM 102, and the increased free space can be utilized to improve playability.

[入賞検索処理で得られる効果]
本実施形態のパチスロ1の入賞検索処理(図145参照)において、S764の払出枚数及び判定対象データのセット処理では、図146に示すように、ソースプログラム上において、「LDIN」命令が用いられる。
[Effects obtained by the prize search process]
In the winning search process (see FIG. 145) of the pachislot 1 of this embodiment, in the process of setting the payout number and the judgment target data in S764, the "LDIN" command is used in the source program, as shown in FIG. 146.

それゆえ、本実施形態の入賞検索処理では、一つの「LDIN」命令により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、入賞検索処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。
この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。
Therefore, in the prize search process of this embodiment, both data loading and address updating can be performed with one "LDIN" command. In this case, the command related to address setting can be omitted from the source program of the prize search process, and the capacity of the source program (the capacity of the main ROM 102) can be reduced accordingly.
As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance gameplay.

また、入賞検索処理中のS770の判定処理で参照するメダルカウンタの値の取得処理、S772の処理で参照する入賞枚数カウンタの値の取得処理、及び、S775の処理で行う入賞枚数カウンタの保存(更新)処理では、いずれも、図146に示すように、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令が用いられる。それゆえ、本実施形態の入賞検索処理では、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In addition, the process of acquiring the medal counter value referenced in the determination process of S770 during the winning search process, the process of acquiring the winning number counter value referenced in the process of S772, and the process of saving (updating) the winning number counter performed in the process of S775 all use the "LDQ" instruction, which specifies an address using the Q register (extension register), as shown in FIG. 146. Therefore, in the winning search process of this embodiment, instructions related to address setting can be omitted from the source program, and the capacity of the source program (the capacity used by the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to improve playability.

さらに、入賞検索処理中のS769の判定処理では、図146に示すように、ソースプログラム上において、「JSLAA」命令が用いられ、S770及びS773の判定処理では、「JCP」命令が用いられる。入賞検索処理のソースプログラム上において、「JSLAA」命令及び「JCP」命令を用いた場合、上述のように、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Furthermore, in the determination process of S769 during the winning search process, as shown in FIG. 146, the "JSLAA" instruction is used in the source program, and in the determination processes of S770 and S773, the "JCP" instruction is used. When the "JSLAA" instruction and the "JCP" instruction are used in the source program for the winning search process, as described above, the instructions related to address setting can be omitted, and the capacity of the source program (usage capacity of main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in main ROM 102, and the increased free space can be utilized to improve playability.

[イリーガルヒットチェック処理で得られる効果]
本実施形態では、図28~図30に示すように、入賞作動フラグ格納領域(表示役格納領域)の構成が当り要求フラグ格納領域(内部当籤役格納領域)のそれと同じである。それゆえ、本実施形態のイリーガルヒットチェック処理におけるS784の演算処理では、ソースプログラム(図149参照)上において、入賞役のデータと内部当籤役のデータとを単純に論理積(「AND」命令で実行する)するだけで、入賞役のデータと内部当籤役のデータとの合成結果を得ることができる。
[Effects of illegal hit checking processing]
In this embodiment, as shown in Figures 28 to 30, the configuration of the winning activation flag storage area (display combination storage area) is the same as that of the winning request flag storage area (internal winning combination storage area). Therefore, in the calculation process of S784 in the illegal hit check process of this embodiment, the combination result of the winning combination data and the internal winning combination data can be obtained by simply logically multiplying the winning combination data and the internal winning combination data in the source program (see Figure 149) (executed with an "AND" command).

それゆえ、本実施形態では、イリーガルヒットチェック処理を効率化及び簡略化することができ、その結果、主制御プログラムの空き容量を確保することができ、該空き容量を使用して遊技性を高めることができる。 Therefore, in this embodiment, the illegal hit check process can be made more efficient and simplified, and as a result, free space in the main control program can be secured, and this free space can be used to improve playability.

[入賞チェック・メダル払出処理で得られる効果]
本実施形態のパチスロ1の入賞チェック・メダル払出処理(図150参照)では、クレジットカウンタの更新(+1)後、払出動作を継続する場合、S808の処理において、60.33ms間のウェイト(払出間隔待ち)処理が行われる。この場合、無駄な待ち時間を減らすことができ、遊技者の精神的負担を軽減することができる。
[Effects of winning check and medal payout processing]
In the winning check and medal payout process (see FIG. 150) of the slot machine 1 of this embodiment, if the payout operation is continued after the credit counter is updated (+1), a wait (payout interval wait) process of 60.33 ms is performed in the process of S808. In this case, it is possible to reduce unnecessary waiting time and reduce the mental burden on the player.

[メダル払出枚数チェック処理で得られる効果]
本実施形態のパチスロ1のメダル払出枚数チェック処理(図152参照)中のS814の役連終了枚数カウンタの更新処理では、図153Aに示すように、ソースプログラム上において、メインCPU101専用命令コードである「DCPLD」命令が用いられる。
[Effects of checking the number of medals paid out]
In the update process of the end-of-game-winning-number counter at S814 during the medal payout check process (see Figure 152) of the pachislot 1 of this embodiment, as shown in Figure 153A, the "DCPLD" command, which is an instruction code exclusive to the main CPU 101, is used in the source program.

S814の処理において、「DCPLD」命令は、枚数管理カウンタの下限判定命令と、判断分岐命令とが一体になった命令コードでなるので、役連終了枚数カウンタの更新(減算)処理及び連終了枚数カウンタの値を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。
それゆえ、本実施形態のメダル払出枚数チェック処理では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。
In the process of S814, the "DCPLD" command is an instruction code that combines a lower limit judgment command for the number management counter and a judgment branch command, so it can execute both the update (subtraction) process for the number of consecutive wins end counter and the process of keeping the value of the number of consecutive wins end counter at "0". In this case, there is no need to provide an instruction code for executing both processes separately.
Therefore, in the medal payout number check process of this embodiment, the capacity of the source program (the capacity used by main ROM 102) can be reduced, and free space can be secured (increased) in main ROM 102, and the increased free space can be utilized to improve playability.

また、メダル払出枚数チェック処理中のS816の処理では、図153Bに示すように、クレジット情報コマンドの通信パラメータ1には払出枚数カウンタの値がセットされ、通信パラメータ5にはクレジットカウンタの値がセットされる。しかしながら、クレジット情報コマンドを構成するその他の通信パラメータ2~4(未使用パラメータ)には、現時点においてHレジスタ、Eレジスタ及びDレジスタにそれぞれ格納されている値がセットされる。それゆえ、クレジット情報コマンド送信時における通信パラメータ2~4の値は不定値となる。その結果、本実施形態では、クレジット情報コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。 In addition, in the processing of S816 during the medal payout number check processing, as shown in FIG. 153B, communication parameter 1 of the credit information command is set to the value of the payout number counter, and communication parameter 5 is set to the value of the credit counter. However, the other communication parameters 2 to 4 (unused parameters) that make up the credit information command are set to the values currently stored in the H register, E register, and D register, respectively. Therefore, the values of communication parameters 2 to 4 when the credit information command is sent are indefinite. As a result, in this embodiment, the sum value (BCC) of the credit information command can be set to an indefinite value each time it is sent, making it possible to prevent fraudulent activities such as cheating.

[7セグLED駆動処理で得られる効果]
本実施形態のパチスロ1の7セグLED駆動処理(図159参照)中のS936で行われる7セグコモン出力(選択)データ及び7セグカソード出力データの出力処理は、図160Bに示すように、一つのソースコード「LD (cPA_SEGCOM),BC」により実行される。すなわち、本実施形態では、7セグLED駆動処理において、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力データと、7セグカソード出力データとが同時に出力される。この出力制御は、情報表示器6内の指示モニタに押し順表示データを表示する際にも行われる。
[Effects obtained by 7-segment LED drive processing]
The output process of the 7-segment common output (selection) data and the 7-segment cathode output data performed in S936 in the 7-segment LED drive process (see FIG. 159) of the pachislot 1 of this embodiment is executed by one source code "LD (cPA_SEGCOM), BC" as shown in FIG. 160B. That is, in this embodiment, in the 7-segment LED drive process, when the dynamic lighting control of the 2-digit 7-segment LED is performed, the 7-segment common output data and the 7-segment cathode output data are output simultaneously. This output control is also performed when the push order display data is displayed on the instruction monitor in the information display device 6.

この場合、7セグLED駆動処理のソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LEDs can be reduced in the source program for the 7-segment LED drive process. Therefore, in this embodiment, the capacity of the source program (the capacity used by main ROM 102) can be reduced, and free space can be secured (increased) in main ROM 102, and the increased free space can be utilized to improve playability.

[タイマー更新処理で得られる効果]
本実施形態のパチスロ1のタイマー更新処理(図164参照)中のS952の処理(2バイトタイマーの更新処理)では、図165に示すように、ソースプログラム上において、メインCPU101専用命令コードである「DCPWLD」命令が用いられる。
[Effects of timer update processing]
In the processing of S952 (update processing of a 2-byte timer) during the timer update processing (see Figure 164) of the pachislot 1 of this embodiment, as shown in Figure 165, the "DCPWLD" instruction, which is an instruction code exclusive to the main CPU 101, is used in the source program.

タイマー更新処理において、「DCPWLD」命令を実行した場合、上述のように、タイマー値(2バイトタイマー値)の更新(減算)処理及びタイマー値を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 When the "DCPWLD" command is executed in the timer update process, as described above, it is possible to execute both the process of updating (subtracting) the timer value (2-byte timer value) and the process of holding the timer value at "0". In this case, there is no need to provide instruction codes for executing both processes separately. Therefore, in this embodiment, it is possible to reduce the capacity of the source program (the capacity used by main ROM 102), and it is possible to secure (increase) free capacity in main ROM 102, and it is possible to utilize the increased free capacity to improve playability.

<第1実施形態における各種変形例>
以上、本発明の第1実施形態に係る遊技機の構成及び動作について、その作用効果も含めて説明した。しかしながら、本発明は、上述した第1実施形態に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限り、その他の種々の実施形態及び変形例が含まれる。
<Various Modifications of the First Embodiment>
The configuration and operation of the gaming machine according to the first embodiment of the present invention have been described above, including their effects. However, the present invention is not limited to the first embodiment described above, and includes various other embodiments and modifications without departing from the gist of the present invention as set forth in the claims.

[変形例1:通常ART中のCT前兆遊技と報知抽籤]
上記第1実施形態のパチスロ1では、理解を容易にするために、遊技者にとって有利な状態(例えば、CT)に当籤した場合に、遊技状態を次遊技(次ゲーム)から有利な状態に移行させる例を説明したが、本発明はこれに限定されない。例えば、遊技者に対して有利な状態の遊技制御を行う場合に、いわゆる「前兆遊技」などと呼ばれている、所定回数の遊技を行った後に当該有利な状態の遊技制御を行ってもよい。
[Variation 1: CT Premonition Game and Notification Lottery during Normal ART]
In the above-mentioned first embodiment of the slot machine 1, in order to facilitate understanding, an example was described in which the game state is shifted to an advantageous state from the next game (next game) when the player wins a state advantageous to the player (for example, CT), but the present invention is not limited to this. For example, when performing game control in a state advantageous to the player, the game control in the advantageous state may be performed after a predetermined number of games, which is called a so-called "premonition game".

ここでは、図174A及び174Bを参照して、その一例として、遊技状態が、通常ARTから所定回数の前兆遊技を介してCTに移行する例を説明する。なお、図174Aは、変形例1におけるCT抽籤当籤時の遊技フローを示す図であり、図174Bは、前兆遊技中に行われるフラグ変換抽籤で用いられるフラグ変換抽籤テーブルの構成図である。 Here, referring to Figures 174A and 174B, an example will be described in which the game state transitions from normal ART to CT via a predetermined number of premonition games. Note that Figure 174A is a diagram showing the game flow when the CT lottery is won in variant 1, and Figure 174B is a diagram showing the configuration of the flag conversion lottery table used in the flag conversion lottery performed during the premonition game.

この例の通常ART中の遊技では、まず、図174Aに示すように、上記第1実施形態と同様に、ART中CT抽籤テーブル(図50参照)を用い、内部当籤役(サブフラグ)に基づいてCT抽籤を行う。このCT抽籤に当籤すると、遊技状態が、CT(上乗せチャンスゾーン)という遊技者にとって有利な状態に移行することが決定されるので、CTに当籤するまでの期間において、CT抽籤のための各種抽籤は、メイン側(主制御基板71)で行われる。例えば、主制御基板71(メインCPU101)は、内部当籤役を決めるための内部抽籤を行うとともに、内部当籤役として内部当籤役「F_確チリリプ」、「F_1確チリリプ」及び「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定された場合には、ART中フラグ変換抽籤テーブル(図47A及び47B参照)を用いてフラグ変換抽籤を行う。 In this example, in normal ART play, as shown in FIG. 174A, the ART CT lottery table (see FIG. 50) is used to draw a CT based on the internal winning combination (sub-flag) in the same way as in the first embodiment. If the CT lottery is drawn, it is determined that the game state will transition to a state advantageous to the player called CT (add-on chance zone), so various lotteries for the CT lottery are drawn on the main side (main control board 71) during the period until the CT is drawn. For example, the main control board 71 (main CPU 101) performs an internal lottery to determine the internal winning role, and if any of the internal winning roles "F_Sure Chili Lip", "F_1 Sure Chili Lip", and "F_Reach Eye Lip A" to "F_Reach Eye Lip D" is determined as the internal winning role, a flag conversion lottery is performed using the ART flag conversion lottery table (see Figures 47A and 47B).

次いで、通常ART中の遊技においてCT抽籤に当籤すると、この例では、CT移行前に所定期間の前兆遊技(CT前兆遊技)が行われる。なお、この例では、CT前兆遊技において、例えば、フラグ変換抽籤により決定されたサブフラグEX(「3連チリリプ」、「リーチ目リプ」、「リプレイ」等)に基づくCT抽籤などの遊技者にとって特典を付与するような抽籤を行わないこととする。しかしながら、この例では、CT前兆遊技において、例えば、図174Bに示すフラグ変換抽籤テーブルを用いたフラグ変換抽籤をサブ側(副制御基板72側)で行い、このサブ側で行ったフラグ変換抽籤の結果に基づいて、サブ側で行う報知内容が制御(決定)される。例えば、サブ側で行ったフラグ変換抽籤に当籤した場合には、略称「リーチ目リプ」に係る図柄組合せを表示するための情報を表示装置11(プロジェクタ機構211及び表示ユニット212)で報知し、フラグ変換抽籤に非当籤であった場合には、略称「リプレイ」に係る図柄組合せを表示するための情報を表示装置11で報知する。 Next, when a CT lottery is won during normal ART play, in this example, a premonition game (CT premonition game) is played for a predetermined period before the CT transition. Note that in this example, in the CT premonition game, a lottery that gives a player a special benefit, such as a CT lottery based on a sub-flag EX (such as "3 consecutive chili-rep", "reach eye rep", "replay", etc.) determined by a flag conversion lottery, is not played. However, in this example, in the CT premonition game, for example, a flag conversion lottery using the flag conversion lottery table shown in FIG. 174B is played on the sub side (sub-control board 72 side), and the notification content to be played on the sub side is controlled (determined) based on the result of the flag conversion lottery played on the sub side. For example, if the flag conversion lottery performed on the sub side is a winning combination, the display device 11 (projector mechanism 211 and display unit 212) will notify the user of information for displaying a symbol combination referred to as "reach eye replay," and if the flag conversion lottery is a losing combination, the display device 11 will notify the user of information for displaying a symbol combination referred to as "replay."

上述のように近年のパチスロでは、遊技者の利益(出玉)に影響を与える抽籤をメイン側で行うことが求められているが、この例のパチスロ1では、フラグ変換抽籤の抽籤結果が遊技者の利益に何ら影響を与えない期間(CT前兆遊技の期間)を設け、この期間に限り、サブ側でフラグ変換抽籤を行う。それゆえ、この例では、例えば、CT前兆中という特典の付与が決まっている状況において、例えば、略称「リーチ目リプ」に係る図柄組合せ等の特別な図柄組合せを表示する機会を増やすことができるとともに、図柄組合せの見せ方のバリエーションも増加させることができる。その結果、この例の構成によれば、遊技性をより向上させることが可能になる。 As mentioned above, recent pachinko slots require the main side to perform lotteries that affect the player's profits (balls won), but the pachinko slot 1 in this example provides a period (CT premonition game period) during which the result of the flag conversion lottery has no effect on the player's profits, and the flag conversion lottery is performed on the sub side only during this period. Therefore, in this example, for example, in a situation where the award of a special privilege during a CT premonition is determined, it is possible to increase the opportunities to display special pattern combinations such as pattern combinations related to the abbreviation "reach eye lip", and also to increase the variety of ways in which the pattern combinations are displayed. As a result, the configuration of this example makes it possible to further improve playability.

なお、図174Bに示す抽籤テーブルは、サブ側で行うフラグ変換抽籤に用いられるCT前兆中のフラグ変換抽籤テーブルであり、ロムカートリッジ基板86に記憶されている。CT前兆中のフラグ変換抽籤テーブルは、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」と、サブ側で行うフラグ変換抽籤の抽籤結果(非当籤/当籤)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The lottery table shown in FIG. 174B is a flag conversion lottery table during CT premonitions used for the flag conversion lottery performed on the sub side, and is stored in the ROM cartridge board 86. The flag conversion lottery table during CT premonitions specifies the correspondence between the internal winning roles "F_reach eye lip A" to "F_reach eye lip D", the lottery results (non-winning/winning) of the flag conversion lottery performed on the sub side, and the lottery value information associated with each lottery result.

図174Bに示すフラグ変換抽籤テーブルから明らかなように、この例では、CT前兆遊技において、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」が非常に高い確率でサブフラグEX「リーチ目リプ」に変換される(フラグ変換抽籤に当籤する)。すなわち、CT前兆遊技において、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定されると、高い確率で略称「リーチ目リプ」の図柄組合せが停止表示されることになり、遊技者に対して、現在の遊技がCT前兆遊技中であることを示唆することができる。この際、上述のように、CT前兆遊技においてサブ側で行うフラグ変換抽籤に当籤した場合、略称「リーチ目リプ」に係る図柄組合せを表示するための報知は行われるものの、特典を付与することはない。 As is clear from the flag conversion lottery table shown in FIG. 174B, in this example, in the CT premonition game, the internal winning roles "F_reach eye lip A" to "F_reach eye lip D" are converted to the sub-flag EX "reach eye lip" with a very high probability (the flag conversion lottery is won). In other words, when any of the internal winning roles "F_reach eye lip A" to "F_reach eye lip D" is determined in the CT premonition game, the symbol combination abbreviated as "reach eye lip" is stopped and displayed with a high probability, suggesting to the player that the current game is a CT premonition game. In this case, as described above, if the flag conversion lottery performed on the sub side in the CT premonition game is won, a notification is made to display the symbol combination related to the abbreviated name "reach eye lip", but no special benefit is given.

なお、この例において、CT前兆遊技中のフラグ変換抽籤をメイン側で行ってもよい。しかしながら、図174A及び174Bで説明した例のように、遊技者の利益に何ら影響を与えない期間における抽籤をサブ側で行うことにより、メイン側のデータ容量や処理負荷を軽減することができる。 In this example, the flag conversion lottery during the CT premonition game may be performed on the main side. However, as in the example described in Figures 174A and 174B, by performing the lottery on the sub side during a period that does not affect the player's profits, the data capacity and processing load on the main side can be reduced.

[変形例2:3連チリリプ表示用の押し順の別例]
上記第1実施形態のパチスロ1では、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された場合、ストップボタンの押し順が正解であると、略称「3連チリリプ」に係る図柄組合せが表示され、押し順が不正解であると、略称「リプレイ」に係る図柄組合せが表示される例を説明した(図24参照)。また、上記第1実施形態では、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」に対応付けられた正解の押し順が「順押し」である例を説明した。しかしながら、本発明はこれに限定されない。
[Variation 2: Another example of the push order for displaying 3 consecutive chililips]
In the above-described first embodiment of the slot machine 1, when the internal winning combination "F_certain Chililip" or "F_1certain Chililip" is determined, if the pressing order of the stop buttons is correct, a symbol combination associated with the abbreviation "3 consecutive Chililip" is displayed, and if the pressing order is incorrect, a symbol combination associated with the abbreviation "replay" is displayed (see FIG. 24). Also, in the above-described first embodiment, an example was described in which the correct pressing order associated with the internal winning combination "F_certain Chililip" and "F_1certain Chililip" is "sequential pressing". However, the present invention is not limited to this.

例えば、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された場合における、押し順が不正解である場合に表示される図柄組合せの種類を増やすとともに、内部当籤役「F_確チリリプ」が決定された際の正解の押し順を、内部当籤役「F_1確チリリプ」が決定された場合のそれと異ならせてもよい。その一例(変形例2)を、図175A及び175Bを参照して説明する。なお、図175Aは、変形例2における、内部当籤役と停止表示される図柄組合せ(停止図柄(略称))との対応関係を示す図であり、図175Bは、変形例2における、通常ART中のフラグ変換抽籤の結果とサブ側で行われるナビ種別との対応関係を示す図である。 For example, when the internal winning role "F_Sure Chililip" or "F_1 Sure Chililip" is determined, the number of symbol combinations displayed when the pressing order is incorrect may be increased, and the correct pressing order when the internal winning role "F_Sure Chililip" is determined may be different from that when the internal winning role "F_1 Sure Chililip" is determined. An example (variation 2) will be described with reference to Figures 175A and 175B. Note that Figure 175A is a diagram showing the correspondence between the internal winning role and the symbol combinations that are stopped and displayed (stopping symbols (abbreviation)) in variation 2, and Figure 175B is a diagram showing the correspondence between the result of the flag conversion lottery during normal ART and the navigation type performed on the sub side in variation 2.

この例では、図175Aに示すように、内部当籤役「F_確チリリプ」が決定された場合における、正解の押し順は「順押し(左リール3Lを第1停止)」とし、不正解の押し順は「中リール3Cを第1停止(以下「中押し」という)又は右リール3Rを第1停止(以下、「逆押し」という)」、すなわち、「変則押し」とする。そして、この例では、内部当籤役「F_確チリリプ」が決定された場合に、順押しされると、略称「3連チリリプ」に係る図柄組合せが表示され、中押しされると、略称「リプレイ」に係る図柄組合せが表示され、逆押しされると、略称「2連チリリプ」に係る図柄組合せが表示される。 In this example, as shown in FIG. 175A, when the internal winning role "F_certain Chililip" is determined, the correct press order is "forward press (left reel 3L stops first)," and the incorrect press order is "middle reel 3C stops first (hereafter referred to as "middle press") or right reel 3R stops first (hereafter referred to as "reverse press")," i.e., "irregular press." And in this example, when the internal winning role "F_certain Chililip" is determined, pressing forward displays a symbol combination associated with the abbreviation "3-line Chililip," pressing middle displays a symbol combination associated with the abbreviation "replay," and pressing reverse displays a symbol combination associated with the abbreviation "2-line Chililip."

また、この例では、内部当籤役「F_1確チリリプ」が決定された場合における、正解の押し順は逆押しとし、不正解の押し順は順押し及び中押しとする。そして、この例では、内部当籤役「F_1確チリリプ」が決定された場合に、逆押しされると、略称「3連チリリプ」に係る図柄組合せが表示され、中押しされると、略称「リプレイ」に係る図柄組合せが表示され、順押しされると、略称「2連チリリプ」に係る図柄組合せが表示される。 In addition, in this example, when the internal winning role "F_1 sure Chililip" is determined, the correct pressing order is reverse pressing, and the incorrect pressing order is forward pressing and center pressing. And in this example, when the internal winning role "F_1 sure Chililip" is determined, pressing reverse displays a symbol combination associated with the abbreviation "3 consecutive Chililip", pressing center displays a symbol combination associated with the abbreviation "Replay", and pressing forward displays a symbol combination associated with the abbreviation "2 consecutive Chililip".

この例のパチスロ1では、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」のいずれかが決定された場合、順押しすると、内部当籤役の種類に応じて、略称「3連チリリプ」又は「2連チリリプ」に係る図柄組合せが表示される。また、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」のいずれかが決定された場合に、逆押しすると、内部当籤役の種類に応じて、略称「3連チリリプ」又は「2連チリリプ」に係る図柄組合せが表示される。さらに、この例では、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」のいずれかが決定された場合に、中押しすると、内部当籤役の種類に関係なく、略称「リプレイ」に係る図柄組合せが表示される。 In this example of the slot machine 1, if either the internal winning role "F_Sure Chililip" or "F_1 Sure Chililip" is determined, pressing forward will display a symbol combination associated with the abbreviation "3-line Chililip" or "2-line Chililip" depending on the type of internal winning role. Also, if either the internal winning role "F_Sure Chililip" or "F_1 Sure Chililip" is determined, pressing backward will display a symbol combination associated with the abbreviation "3-line Chililip" or "2-line Chililip" depending on the type of internal winning role. Furthermore, in this example, if either the internal winning role "F_Sure Chililip" or "F_1 Sure Chililip" is determined, pressing center will display a symbol combination associated with the abbreviation "Replay" regardless of the type of internal winning role.

内部当籤役と停止表示される図柄組合せ(停止図柄(略称))との対応関係を図175Aに示す関係に設定すると、例えば、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された場合に、遊技者にチリ図柄を狙わせるための様々なナビ(報知)を実施することが可能になる。 If the correspondence between the internal winning combination and the symbol combination that stops (stopping symbol (abbreviation)) is set to the relationship shown in FIG. 175A, for example, when the internal winning combination "F_sure Chili Lip" or "F_1 sure Chili Lip" is determined, it becomes possible to implement various navigation (notification) to encourage the player to aim for the Chili symbol.

例えば、「順押しでチリ図柄を狙わせるナビ」と「逆押しでチリ図柄を狙わせるナビ」との双方を行うことができる。なお、内部当籤役「F_確チリリプ」が決定されている場合には、「順押しでチリ図柄を狙わせるナビ」は略称「3連チリリプ」に係る図柄組合せを表示させるためのナビとなり、「逆押しでチリ図柄を狙わせるナビ」は略称「3連チリリプ」に係る図柄組合せを表示させないためのナビ(略称「2連チリリプ」に係る図柄組合せが表示されるナビ)となる。一方、内部当籤役「F_1確チリリプ」が決定されている場合には、「順押しでチリ図柄を狙わせるナビ」は略称「3連チリリプ」に係る図柄組合せを表示させないためのナビ(略称「2連チリリプ」に係る図柄組合せが表示されるナビ)となり、「逆押しでチリ図柄を狙わせるナビ」は略称「3連チリリプ」に係る図柄組合せを表示させるためのナビとなる。 For example, it is possible to perform both "navigation to aim for the Chili symbol by pressing forward" and "navigation to aim for the Chili symbol by pressing backwards." Note that if the internal winning role "F_sure Chili Lip" has been determined, "navigation to aim for the Chili symbol by pressing forward" becomes navigation to display the symbol combination related to the abbreviation "3-line Chili Lip," and "navigation to aim for the Chili symbol by pressing backwards" becomes navigation to not display the symbol combination related to the abbreviation "3-line Chili Lip" (navigation that displays the symbol combination related to the abbreviation "2-line Chili Lip"). On the other hand, if the internal winning role "F_1 sure chili lip" has been determined, the "navigation to aim for the chili symbol by pressing forward" will be a navigation not to display the symbol combination related to the abbreviation "3 consecutive chili lip" (navigation that displays the symbol combination related to the abbreviation "2 consecutive chili lip"), and the "navigation to aim for the chili symbol by pressing backward" will be a navigation to display the symbol combination related to the abbreviation "3 consecutive chili lip".

この例において、上述したナビを行うか否かの決定は、メイン側で行うフラグ変換抽籤により管理され、このメイン側のフラグ変換抽籤の結果に基づいて、サブ側の制御によりナビが実行される。この際、通常ART中にメイン側で行われるフラグ変換抽籤の抽籤結果と、サブ側で制御されるナビ種別との対応関係は、図175Bに示す対応関係となる。 In this example, the decision as to whether or not to perform the above-mentioned navigation is managed by a flag conversion lottery performed on the main side, and navigation is executed under the control of the sub side based on the result of this flag conversion lottery performed on the main side. At this time, the correspondence between the lottery result of the flag conversion lottery performed on the main side during normal ART and the navigation type controlled on the sub side is the correspondence shown in Figure 175B.

この例においても、通常ART中の遊技において内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定されると、主制御基板71(メインCPU101)は、2段階のフラグ変換抽籤を行う(図47参照)。一方、サブ側では、この2段階のフラグ変換抽籤の結果を、スタートコマンドデータから取得し、2段階のフラグ変換抽籤の結果に基づいて、表示装置11で行うナビを決定する。 In this example, when the internal winning role "F_sure Chililip" or "F_1 sure Chililip" is determined during normal ART play, the main control board 71 (main CPU 101) performs a two-stage flag conversion lottery (see Figure 47). Meanwhile, on the sub side, the result of this two-stage flag conversion lottery is obtained from the start command data, and the navigation to be performed on the display device 11 is determined based on the result of the two-stage flag conversion lottery.

そこで、この例において、1段階目のフラグ変換抽籤の時点で抽籤結果が非当籤であった場合には、副制御基板72(サブCPU201)は、図175Bに示すように、「リプレイナビ」と称するナビを行う。なお、「リプレイナビ」では、遊技者に対して中押しするように指示する情報が報知される。この例では、図174Aに示すように、内部当籤役が「F_確チリリプ」及び「F_1確チリリプ」のいずれであっても、中押し時には略称「リプレイ」に係る図柄組合せが表示されることになる。 In this example, if the lottery result at the time of the first stage flag conversion lottery is a non-winning lottery, the sub-control board 72 (sub-CPU 201) performs a navigation called "replay navigation" as shown in FIG. 175B. Note that "replay navigation" notifies the player of information instructing him to press the center button. In this example, as shown in FIG. 174A, regardless of whether the internal winning role is "F_sure Chili Lip" or "F_1 sure Chili Lip", when the center button is pressed, a symbol combination related to the abbreviation "replay" will be displayed.

また、この例において、1段階目のフラグ変換抽籤に当籤し、かつ、2段階目のフラグ変換抽籤の抽籤結果が非当籤である場合には、副制御基板72(サブCPU201)は、図175Bに示すように、「チリリプ煽りナビ」と称するナビを行う。なお、「チリリプ煽りナビ」では、内部当籤役「F_確チリリプ」が決定されている場合、遊技者に対して逆押しでチリ図柄を狙わせるような指示情報が報知される。一方、「チリリプ煽りナビ」では、内部当籤役「F_1確チリリプ」が決定されている場合、遊技者に対して順押しでチリ図柄を狙わせるような指示情報が報知される。そして、このような「チリリプ煽りナビ」では、図174Aに示すように、内部当籤が「F_確チリリプ」である場合には、逆押し時に略称「2連チリリプ」に係る図柄組合せが表示され、内部当籤役が「F_1確チリリプ」である場合には、順押し時に略称「2連チリリプ」に係る図柄組合せが表示されることになる。 Also, in this example, if the first stage flag conversion lottery is a winning lottery and the second stage flag conversion lottery is a non-winning lottery, the sub-control board 72 (sub-CPU 201) performs a navigation called "chililip provocation navigation" as shown in FIG. 175B. In addition, in the "chililip provocation navigation", if the internal winning role "F_certain chililip" is determined, instruction information is notified to the player to aim for the chili symbol by pressing backwards. On the other hand, in the "chililip provocation navigation", if the internal winning role "F_1certain chililip" is determined, instruction information is notified to the player to aim for the chili symbol by pressing forwards. In this type of "chililip teasing navigation," as shown in FIG. 174A, if the internal winning combination is "F_sure chililip," a symbol combination with the abbreviation "2 consecutive chililip" is displayed when pressing backwards, and if the internal winning combination is "F_1 sure chililip," a symbol combination with the abbreviation "2 consecutive chililip" is displayed when pressing forwards.

また、この例において、1段階目及び2段階目のフラグ変換抽籤の両方に当籤した場合には、副制御基板72(サブCPU201)は、図175Bに示すように、「チリリプ揃いナビ」と称するナビを行う。なお、「チリリプ揃いナビ」では、内部当籤役「F_確チリリプ」が決定されている場合、遊技者に対して順押しでチリ図柄を狙わせるような指示情報が報知される。一方、「チリリプ揃いナビ」では、内部当籤役「F_1確チリリプ」が決定されている場合、遊技者に対して逆押しでチリ図柄を狙わせるような指示情報が報知される。そして、このような「チリリプ揃いナビ」では、図174Aに示すように、内部当籤が「F_確チリリプ」である場合には、順押し時に略称「3連チリリプ」に係る図柄組合せが表示され、内部当籤役が「F_1確チリリプ」である場合には、逆押し時に略称「3連チリリプ」に係る図柄組合せが表示されることになる。 Also, in this example, if both the first and second stage flag conversion lotteries are won, the sub-control board 72 (sub-CPU 201) performs a navigation called "Chililip alignment navigation" as shown in FIG. 175B. In addition, in the "Chililip alignment navigation", if the internal winning role "F_sure Chililip" is determined, instruction information is notified to the player to aim for the Chili symbol by pressing forward. On the other hand, in the "Chililip alignment navigation", if the internal winning role "F_1 sure Chililip" is determined, instruction information is notified to the player to aim for the Chili symbol by pressing backwards. In this type of "Chililip Matching Navigation," as shown in FIG. 174A, if the internal winning combination is "F_Sure Chililip," a symbol combination with the abbreviation "3-in-a-row Chililip" will be displayed when pressing forward, and if the internal winning combination is "F_1-in-a-row Chililip," a symbol combination with the abbreviation "3-in-a-row Chililip" will be displayed when pressing backward.

この例における、上述したフラグ変換抽籤の抽籤結果に基づく報知は、利益に影響を与えるものではない(フラグ変換抽籤自体は利益に影響を与えるものの、結果として表示される図柄組合せは利益に影響を与えない)ので、この例の上記報知動作は、メイン側(指示モニタ)では行わず、サブ側(表示装置11)でのみ行う。また、この例では、上述のように、「チリリプ揃いナビ」だけでなく、「チリリプ煽りナビ」も併せて行うことで、利益に影響しないナビを多様な態様でサブ側により制御することができる。その結果、遊技の興趣を向上させることができる。 In this example, the notification based on the result of the flag conversion lottery described above does not affect profits (although the flag conversion lottery itself does affect profits, the resulting symbol combination displayed does not affect profits), so the notification operation in this example is not performed on the main side (instruction monitor) but only on the sub side (display device 11). Also, in this example, as described above, by performing not only the "Chililip alignment navigation" but also the "Chililip provocation navigation," navigation that does not affect profits can be controlled by the sub side in a variety of ways. As a result, interest in the game can be increased.

[変形例3:フラグ間中及び非フラグ間中のベルナビ態様の別例]
上記第1実施形態のパチスロ1では、上述のように、リールの停止操作の情報と一義的に対応する数値を、指示モニタ(不図示)に表示することにより、メイン側での報知を行う。この際、図63A~63Dで説明したナビデータの対応関係が参照される。そして、上記第1実施形態では、BBフラグ間状態(RT5状態)中に「白7ナビ」や「青7ナビ」を行うが、「ベルナビ」などを行わない例を説明したが、本発明はこれに限定されない。BBフラグ間状態(RT5)中に、「白7ナビ」や「青7ナビ」以外に「ベルナビ」などを行う構成にしてもよい。
[Modification 3: Another example of the bell navi mode between flags and between non-flags]
In the pachislot 1 of the first embodiment, as described above, a numerical value that uniquely corresponds to the information of the reel stop operation is displayed on the indication monitor (not shown) to notify the main side. At this time, the correspondence of the navigation data described in Figures 63A to 63D is referenced. And, in the first embodiment, an example was described in which "white 7 navigation" and "blue 7 navigation" are performed during the BB flag interval state (RT5 state), but "bell navigation" and the like are not performed, but the present invention is not limited to this. During the BB flag interval state (RT5), a configuration may be used in which "bell navigation" and the like are performed in addition to "white 7 navigation" and "blue 7 navigation".

この場合、指示モニタに表示する数値は、BBフラグ間状態中と非BBフラグ間状態中とで互いに異ならせることとしてもよい。ここで、図176A及び176Bに、変形例3における、BBフラグ間状態中にメイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す。なお、図176Aは、RT5状態中(BB1フラグ間)における、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す図であり、図176Bは、RT5状態中(BB2フラグ間)における、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す図である。 In this case, the numerical values displayed on the instruction monitor may be different between the BB flag state and the non-BB flag state. Here, Figs. 176A and 176B show the correspondence between notifications (navigation) made on the main side and notifications (navigation) made on the sub side during the BB flag state in variant example 3. Note that Fig. 176A shows the correspondence between notifications (navigation) made on the main side and notifications (navigation) made on the sub side during the RT5 state (between BB1 flags), and Fig. 176B shows the correspondence between notifications (navigation) made on the main side and notifications (navigation) made on the sub side during the RT5 state (between BB2 flags).

また、この例において、非BBフラグ間状態中にメイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係は、上記第1実施形態と同様である(図63A及び63B参照)。それゆえ、非BBフラグ間状態において「ベルナビ」が行われる場合、指示モニタには「1」~「3」の数値(押し順役第2指示情報)が表示される。 In addition, in this example, the correspondence between the notifications (navigation) performed on the main side and the notifications (navigation) performed on the sub side during the non-BB flag interval is the same as in the first embodiment described above (see Figures 63A and 63B). Therefore, when "Bell Navi" is performed during the non-BB flag interval, a number between "1" and "3" (second push order instruction information) is displayed on the instruction monitor.

この例では、図176A及び176Bに示すように、BBフラグ間状態において「ベルナビ」が行われる場合、指示モニタに「12」~「14」の数値(押し順役第1指示情報)が表示される。なお、本発明はこれに限定されず、BBフラグ間状態において「ベルナビ」が行われる場合に、指示モニタに表示される数値は適宜変更することができる。なお、この例において、表示装置11を用いて行うサブ側のナビは、BBフラグ間状態及び非BBフラグ間状態の両方において共通のものが設けられていてもよい。 In this example, as shown in Figures 176A and 176B, when "Bell Navi" is performed in the BB flag interval state, a numerical value between "12" and "14" (first push order role instruction information) is displayed on the indication monitor. Note that the present invention is not limited to this, and when "Bell Navi" is performed in the BB flag interval state, the numerical value displayed on the indication monitor can be changed as appropriate. Note that in this example, the sub-side navigation performed using the display device 11 may be common to both the BB flag interval state and the non-BB flag interval state.

[変形例4:特典付与の別例]
上記第1実施形態のパチスロ1では、メイン側で行われるフラグ変換抽籤の結果に基づいて報知内容が制御されるので、報知に従い停止操作を行った場合には表示される図柄組合せが異なる。すなわち、上記第1実施形態では、メイン側で行われるフラグ変換抽籤の結果に基づいて特典を付与するか否かが決定される例を説明したが、本発明はこれに限定されない。例えば、メイン側(主制御基板71)において、実際に表示された図柄組合せに基づいて特典を付与する構成にしてもよい。
[Modification 4: Another example of providing benefits]
In the pachislot 1 of the first embodiment, the notification content is controlled based on the result of the flag conversion lottery performed on the main side, so that when the stop operation is performed according to the notification, the displayed symbol combination is different. That is, in the first embodiment, an example is described in which it is determined whether or not to grant a bonus based on the result of the flag conversion lottery performed on the main side, but the present invention is not limited to this. For example, the main side (main control board 71) may be configured to grant a bonus based on the symbol combination actually displayed.

この場合、主制御基板71(メインCPU101)は、フラグ変換抽籤の結果に応じて行われる報知に従って所定の図柄組合せが表示された場合には、特典を付与し、報知に従わなかった場合には、所定の図柄組合せが表示されても特典を付与しない構成にしてもよい。上記第1実施形態のパチスロ1では、押し順に応じて表示される図柄組合せが異なるが、遊技者が報知を無視して停止操作を行ってしまった場合にも、略称「3連チリリプ」に係る図柄組合せ等の特別な図柄組合せが表示されてしまう可能性がある。それゆえ、この例では、報知を無視して特別な図柄組合せが表示されたとしても、特典を付与することなく、報知に従って特別な図柄組合せが表示された場合に限り、特典を付与するようにしてもよい。 In this case, the main control board 71 (main CPU 101) may be configured to award a bonus if a predetermined symbol combination is displayed according to a notification made according to the result of the flag conversion lottery, and not award a bonus if the notification is not followed, even if the predetermined symbol combination is displayed. In the pachislot 1 of the first embodiment described above, the symbol combination displayed varies depending on the push order, but even if the player ignores the notification and performs a stop operation, there is a possibility that a special symbol combination such as the symbol combination related to the abbreviation "3-line Chili-Lip" will be displayed. Therefore, in this example, even if a special symbol combination is displayed despite ignoring the notification, a bonus may not be awarded, and a bonus may be awarded only if a special symbol combination is displayed in accordance with the notification.

[変形例5:利益(特典)に影響を与えない報知制御の別例]
上記変形例1(図174A及び174B参照)のパチスロ1では、利益に影響を与える報知を行うか否かは、メイン側での報知抽籤(フラグ変換抽籤)により決定され、利益に影響を与えない報知を行うか否かは、サブ側での報知抽籤で決定される例を説明した。そして、この利益に影響を与えない報知の一例として、前兆遊技中に略称「リーチ目リプ」に係る図柄組合せを表示するための報知を行う例を説明したが、利益に影響を与えない報知は、この例に限定されるものではない。
[Modification 5: Another example of notification control that does not affect benefits (privileges)]
In the above-described modified example 1 (see Figs. 174A and 174B), whether or not to perform a notification that affects profits is determined by a notification lottery (flag conversion lottery) on the main side, and whether or not to perform a notification that does not affect profits is determined by a notification lottery on the sub side. As an example of this notification that does not affect profits, an example of performing a notification to display a symbol combination related to the abbreviation "reach eye lip" during a premonition game has been described, but notifications that do not affect profits are not limited to this example.

近年のパチスロでは、停止操作の順序に応じて遊技ロックを行い易い(難い)状態に遷移させることがある。例えば、「左、中、右」の押し順である場合に遊技ロックを行い易い状態に遷移し、「右、中、左」の押し順である場合に遊技ロックを行い難い状態に遷移することがある。このようなパチスロでは、押し順を報知することで、遊技ロックを行い易い(難い)状態に遷移させることができる。しかしながら、遊技ロックを行うか否かが利益に対して影響を与える場合には、この報知をメイン側で制御する必要がある。なお、遊技ロックを行うか否かが利益に対して影響を与えない場合には、この報知をサブ側で制御してもよい。 In recent years, pachislot machines may transition to a state where it is easy (difficult) to perform a game lock depending on the order of the stop operations. For example, if the push order is "left, center, right", the machine may transition to a state where it is easy to perform a game lock, and if the push order is "right, center, left", the machine may transition to a state where it is difficult to perform a game lock. In such pachislot machines, the push order is notified, so that the machine can transition to a state where it is easy (difficult) to perform a game lock. However, if whether or not to perform a game lock affects profits, this notification must be controlled on the main side. Note that if whether or not to perform a game lock does not affect profits, this notification may be controlled on the sub side.

また、遊技ロックを行うか否かが利益に対して影響を与える場合としては、例えば、遊技ロックが行われることで、ART抽籤に当籤するといった場合が考えられる。一方、遊技ロックを行うか否かが利益に対して影響を与えない場合は、遊技ロックを演出として行う場合である。例えば、利益(特典)を付与することが決まっている前兆遊技中に遊技ロックを頻繁に行うようにすることにより、この後の遊技において利益が付与されることを演出で示すことが可能になる。 In addition, whether or not to perform a game lock can affect profits, for example, when performing a game lock can result in winning an ART lottery. On the other hand, whether or not to perform a game lock does not affect profits, in which case the game lock is performed as a dramatic effect. For example, by frequently performing a game lock during premonition play, in which it is determined that a profit (benefit) will be awarded, it is possible to use a dramatic effect to indicate that a profit will be awarded in the subsequent game.

ここで、図177A及び117Bを参照して、変形例5における、押し順とロック状態とを対応付ける構成例を説明する。なお、図177Aは、押し順とロック状態との対応関係を示す図であり、図177Bは、遊技ロックによる利益への影響の有無と、報知態様との関係を示す図である。 Here, referring to Figs. 177A and 117B, an example of a configuration for associating the push order with the lock state in variant 5 will be described. Note that Fig. 177A is a diagram showing the correspondence between the push order and the lock state, and Fig. 177B is a diagram showing the relationship between the effect of the game lock on profits and the notification mode.

図177Aに示す例では、内部当籤役「F_維持リプA」が決定された時に「左、中、右」の押し順で停止操作が行われると、ロック状態が「0」(ロックし難い状態)から「1」(ロックし易い状態)に遷移し、「左、右、中」、「中、左、右」又は「中、右、左」の押し順で停止操作が行われると、現在のロック状態が維持され、「右、左、中」又は「右、中、左」の押し順で停止操作が行われると、ロック状態が「1」から「0」に遷移する。また、内部当籤役「F_維持リプB」が決定された時には、「中、左、右」の押し順で停止操作が行われると、ロック状態が「0」(ロックし難い状態)から「1」(ロックし易い状態)に遷移し、それ以外の押し順で停止操作が行われると、現在のロック状態が維持される。 In the example shown in FIG. 177A, when the internal winning role "F_maintenance lip A" is determined, if the stop operation is performed in the push order of "left, center, right", the lock state transitions from "0" (state that is difficult to lock) to "1" (state that is easy to lock), and if the stop operation is performed in the push order of "left, right, center", "center, left, right" or "center, right, left", the current lock state is maintained, and if the stop operation is performed in the push order of "right, left, center" or "right, center, left", the lock state transitions from "1" to "0". Also, when the internal winning role "F_maintenance lip B" is determined, if the stop operation is performed in the push order of "center, left, right", the lock state transitions from "0" (state that is difficult to lock) to "1" (state that is easy to lock), and if the stop operation is performed in any other push order, the current lock state is maintained.

なお、図117Aに示す例では、説明を単純にするために、ロック状態を「0(ロックし難い状態)」及び「1(ロックし易い状態)」の2段階にする例を説明するが、本発明はこれに限定されない。例えば、3段階以上のロック状態を設けてもよい。また、この場合には、ロック状態が1段階ずつ遷移するのではなく、多段階を1回で遷移する構成にしてもよい。 In the example shown in FIG. 117A, in order to simplify the explanation, an example is described in which the lock state is set to two stages, "0 (hard to lock)" and "1 (easy to lock)." However, the present invention is not limited to this. For example, three or more stages of the lock state may be provided. In this case, the lock state may be configured to transition through multiple stages at once, rather than transitioning one stage at a time.

そして、この例では、図117Bに示すように、遊技ロックが利益に影響を与える場合には、報知を行うか否かの報知抽籤をメイン(主制御基板71)側で行うとともに、その抽籤結果に基づいてメイン側及びサブ側の両方で所定の押し順を報知する。一方、遊技ロックが利益に影響を与えない場合には、報知を行うか否かの報知抽籤をサブ(副制御基板72)側で行うとともに、その抽籤結果に基づいてサブ側で所定の押し順を報知する。 In this example, as shown in FIG. 117B, if the game lock affects profits, a notification lottery is held on the main (main control board 71) side to determine whether or not to issue a notification, and a predetermined push order is notified on both the main and sub sides based on the lottery results. On the other hand, if the game lock does not affect profits, a notification lottery is held on the sub (sub control board 72) side to determine whether or not to issue a notification, and a predetermined push order is notified on the sub side based on the lottery results.

なお、パチスロとしては、遊技の全期間にわたり遊技ロックが利益に影響を与えるパチスロもあれば、遊技の全期間にわたり遊技ロックが利益に影響を与えないパチスロもある。また、パチスロとしては、遊技の所定期間では遊技ロックが利益に影響を与えるが、遊技の特定期間では遊技ロックが利益に影響を与えないパチスロもある。それゆえ、遊技ロックが利益に影響を与える期間では、報知を行うか否かの報知抽籤をメイン側で行い、その抽籤結果に基づいてメイン側及びサブ側の両方で所定の押し順を報知し、一方、遊技ロックが利益に影響を与えない期間では、報知を行うか否かの報知抽籤をサブ側で行い、その抽籤結果に基づいてサブ側で所定の押し順を報知するようにしてもよい。 Note that there are pachislot machines in which the game lock affects profits throughout the entire play period, and there are pachislot machines in which the game lock does not affect profits throughout the entire play period. There are also pachislot machines in which the game lock affects profits during a specified play period, but does not affect profits during a specific play period. Therefore, during the period in which the game lock affects profits, a notification lottery to determine whether or not to make a notification is held on the main side, and a specified push order is notified on both the main side and the sub side based on the lottery result, while during the period in which the game lock does not affect profits, a notification lottery to determine whether or not to make a notification is held on the sub side, and a specified push order is notified on the sub side based on the lottery result.

なお、遊技ロックの制御は、通常、メイン側(主制御基板71)で行われるので、図117Aに示す押し順に応じてロック状態を遷移する機能は、主制御基板71に設けられる。すなわち、主制御基板71は、検出した停止操作の順序に基づいてロック状態を設定するロック状態設定手段、ロック状態設定手段が設定したロック状態に応じた確率で遊技ロックを行うか否かを抽籤により決定する遊技ロック判定手段、及び、遊技ロック判定手段が遊技ロックを行うと判定すると、遊技の進行を一時的に停止するロック実行手段、としても機能する。また、主制御基板71及び/又は副制御基板72は、遊技ロックし易い(し難い)ロック状態をロック状態設定手段が設定する際に、押し順を報知するか否かの報知抽籤を行う報知抽籤手段、及び、報知抽籤手段の抽籤結果に基づいて所定の押し順を報知する報知手段としても機能する。 Incidentally, the control of the game lock is usually performed on the main side (main control board 71), so the function of transitioning the lock state according to the push order shown in FIG. 117A is provided on the main control board 71. That is, the main control board 71 also functions as a lock state setting means for setting the lock state based on the detected sequence of stop operations, a game lock determination means for determining by lottery whether or not to perform a game lock with a probability according to the lock state set by the lock state setting means, and a lock execution means for temporarily stopping the progress of the game when the game lock determination means determines that a game lock should be performed. In addition, the main control board 71 and/or the sub-control board 72 also function as a notification lottery means for performing a notification lottery for whether or not to notify the push order when the lock state setting means sets a lock state that is easy (difficult) to lock the game, and a notification means for notifying a predetermined push order based on the lottery result of the notification lottery means.

[変形例6:通常ARTやCTの終了条件の別例]
通常ARTやCTの終了条件は、上記第1実施形態で説明した例に限定されず、任意の終了条件を採用することができる。例えば、通常ART中やCT中に付与されたメダルの枚数、通常ART中やCT中の単位遊技の消化回数、通常ART中やCT中に行われた遊技者にとって有利な情報の報知の回数、所定ゲーム数(例えば50ゲーム)を1セットとする場合のセット数、1セット終了時の継続率等の終了条件を採用することができる。
[Modification 6: Another example of termination conditions for normal ART and CT]
The end conditions of the normal ART or CT are not limited to the examples described in the first embodiment above, and any end conditions can be adopted. For example, the number of medals awarded during the normal ART or CT, the number of times a unit game is played during the normal ART or CT, the number of times information advantageous to the player is announced during the normal ART or CT, the number of sets when a set is a predetermined number of games (for example, 50 games), the continuation rate at the end of one set, and other end conditions can be adopted.

また、通常ART中やCT中に付与されたメダルの枚数の計数手法としては、例えば、単位遊技において払い出されたメダルの枚数を計数する手法を採用してもよいし、単位遊技において払い出されたメダルの枚数から当該単位遊技に用いられたメダルのベット(掛け)枚数を減算した差枚数(純増枚数)を計数する手法を採用してもよい。また、通常ART中やCT中に付与されたメダルの枚数の計数手法としては、実際に増加したメダルに基づき算出する手法(実値による算出)を採用してもよいし、実際に増加したか否かに関わらず、報知に従った場合に増加する予定のメダルの枚数に基づき算出する手法(理想値による算出)を採用してもよい。 The number of medals awarded during normal ART or CT may be counted by, for example, counting the number of medals paid out in a unit game, or by calculating the difference (net increase) obtained by subtracting the number of medals bet (bets) used in a unit game from the number of medals paid out in the unit game. The number of medals awarded during normal ART or CT may be calculated by a calculation based on the actual increase in medals (calculation based on actual values), or by a calculation based on the number of medals that would increase if the notification was followed, regardless of whether an actual increase has occurred (calculation based on ideal values).

また、内部当籤役の種別によって、付与されたメダルの枚数を増加しない構成、すなわち、付与されたメダルの枚数の終了条件となるメダルの枚数又は差枚数にはカウントしない構成を採用してもよい。例えば、内部当籤役として決定される確率が低い一部の役(レア役)や、停止操作のタイミングに応じて図柄組合せの表示/非表示が切り替わる役などが内部当籤役として決定されたとしても、付与されたメダルの枚数の増減(カウント)を行わないようにしてもよい。 In addition, a configuration may be adopted in which the number of medals awarded is not increased depending on the type of internal winning role, i.e., the number of medals awarded is not counted in the number of medals or difference that is the ending condition for the number of medals awarded. For example, even if some roles (rare roles) that have a low probability of being determined as an internal winning role, or roles in which the display/non-display of a pattern combination is switched depending on the timing of the stop operation, are determined as internal winning roles, the number of medals awarded may not be increased or decreased (counted).

[変形例7]
また、上記第1実施形態及び各種変形例では、遊技機としてパチスロを例に挙げて説明したが、本発明はこれに限定されない。上記第1実施形態及び各種変形例で採用したリール制御に係る特徴や設定変更及び確認に係る特徴などのパチスロ1に特有の特徴以外の特徴は、「パチンコ」と呼ばれる遊技機にも適用可能であり、同様の効果が得られる。例えば、チェックサムの生成及び判定処理、メインCPU101専用命令コードを使用した各種処理(Qレジスタを用いたアドレスの指定処理、ソフトタイマーの更新処理、7セグLED駆動処理、通信データの生成格納処理等)、規定外ROM領域及び規定外RAM領域を使用した各種処理などの特徴は、「パチンコ」にも適用可能である。
[Modification 7]
In addition, in the above first embodiment and various modified examples, a pachinko slot machine is used as an example of a gaming machine, but the present invention is not limited to this. Features other than the features specific to the pachinko slot machine 1, such as the features related to reel control and the features related to setting change and confirmation adopted in the above first embodiment and various modified examples, can be applied to a gaming machine called a "pachinko" machine, and similar effects can be obtained. For example, features such as the generation and determination process of a checksum, various processes using an instruction code dedicated to the main CPU 101 (address designation process using a Q register, soft timer update process, 7-segment LED drive process, communication data generation and storage process, etc.), and various processes using a non-standard ROM area and a non-standard RAM area can also be applied to a "pachinko".

<主制御基板及び副制御基板が有する各種機能>
以上、本発明に係るパチスロ1の第1実施形態及び各種変形例について説明した。ここで、本発明の第1実施形態及び上記各種変形例に係るパチスロ1の主制御基板71(主制御回路90,メインCPU101)及び副制御基板72(副制御回路200,サブCPU201)が有する各種機能をまとめて説明する。
<Various functions of the main control board and the sub control board>
The first embodiment and various modified examples of the slot machine 1 according to the present invention have been described above. Here, various functions of the main control board 71 (main control circuit 90, main CPU 101) and the sub-control board 72 (sub-control circuit 200, sub-CPU 201) of the slot machine 1 according to the first embodiment of the present invention and the various modified examples will be collectively described.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板72は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. 1. Therefore, the main control board 72 functions as a start operation detection means, a pattern variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、通常ART中に内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定されると、フラグ変換抽籤を行い、このフラグ変換抽籤の結果やその他の内部当籤役に基づくCT抽籤に当籤すると、通常ARTの継続期間を延長するCTを開始する。それゆえ、主制御基板71は、変換抽籤手段及び上乗せ遊技開始手段としても機能する。 In addition, when the internal winning role "F_sure Chililip" or "F_1 sure Chililip" is determined during normal ART, the main control board 71 performs a flag conversion lottery, and when a CT lottery based on the result of this flag conversion lottery or another internal winning role is won, a CT that extends the duration of normal ART is started. Therefore, the main control board 71 also functions as a conversion lottery means and an additional game start means.

また、主制御基板71は、CT中に内部当籤役に応じて通常ARTの継続期間を示すARTゲーム数を上乗せ(延長)する。具体的には、主制御基板71は、サブフラグ「サボテン」、「弱チェリー」又は「強チェリー」に対応する内部当籤役が決定された場合に、通常ARTのARTゲーム数を所定量上乗せし、サブフラグ「3連チリリプ(3連チリリプA又は3連チリリプB)」に対応する内部当籤役が決定された場合に、通常ARTのARTゲーム数を特定量上乗せする。さらに、主制御基板71は、サブフラグ「3連チリリプ」に基づくARTゲーム数の上乗せが行われた回数が、CTの1セットの基本ゲーム数である8回を超える9回以上になると、上乗せ1回あたりの上乗せ量を増加する。それゆえ、主制御基板71は、上乗せ制御手段としても機能する。 In addition, the main control board 71 adds (extends) the number of ART games indicating the duration of normal ART according to the internal winning role during the CT. Specifically, when the internal winning role corresponding to the sub-flag "cactus", "weak cherry" or "strong cherry" is determined, the main control board 71 adds a predetermined amount to the number of ART games of normal ART, and when the internal winning role corresponding to the sub-flag "3 consecutive chililip (3 consecutive chililip A or 3 consecutive chililip B)" is determined, the main control board 71 adds a specific amount to the number of ART games of normal ART. Furthermore, when the number of times that the number of ART games based on the sub-flag "3 consecutive chililip" is added reaches 9 times or more, which is more than 8 times, which is the basic number of games in one set of the CT, the main control board 71 increases the amount of addition per addition. Therefore, the main control board 71 also functions as an addition control means.

また、主制御基板71は、CT中にARTゲーム数が上乗せされない遊技の回数を、CTゲーム数カウンタを用いて計数し、CTゲーム数カウンタが「8」を計数すると、CTを終了する。このとき、サブフラグEX「3連チリリプ」が当籤(すなわち、フラグ変換抽籤に当籤)すると、主制御基板71は、1セット8回(8ゲーム)のCT遊技を再セットする(CTゲーム数カウンタの値を初期値に戻す)。それゆえ、主制御基板71は、計数手段及び上乗せ遊技終了手段としても機能する。 The main control board 71 also counts the number of games during the CT where the ART game number is not added using a CT game number counter, and ends the CT when the CT game number counter counts "8". At this time, if the sub-flag EX "3 consecutive Chili-Lip" is won (i.e., the flag conversion lottery is won), the main control board 71 resets one set of 8 CT games (8 games) (returning the value of the CT game number counter to its initial value). Therefore, the main control board 71 also functions as a counting means and an added game ending means.

また、主制御基板71は、ボーナス役(内部当籤役「F_BB1」,「F_BB2」)が内部当籤役として決定されると、遊技状態をBBフラグ間状態(RT5状態)に移行させるとともに、BBフラグ間状態ではボーナスが作動するまで(ボーナス役が入賞するまで)ボーナス役を内部当籤役として持ち越す。それゆえ、主制御基板71は、ボーナス持越手段としても機能する。また、主制御基板71は、BBフラグ間状態においてボーナス役が入賞すると、ボーナスを作動させ、遊技状態をボーナス状態に移行させる。それゆえ、主制御基板71は、ボーナス開始手段及び有利遊技手段としても機能する。 In addition, when the bonus role (internal winning roles "F_BB1", "F_BB2") is determined as the internal winning role, the main control board 71 transitions the gaming state to the BB flag interval state (RT5 state), and in the BB flag interval state, carries over the bonus role as the internal winning role until the bonus is activated (until the bonus role is won). Therefore, the main control board 71 also functions as a bonus carry-over means. In addition, when the bonus role is won in the BB flag interval state, the main control board 71 activates the bonus and transitions the gaming state to the bonus state. Therefore, the main control board 71 also functions as a bonus start means and advantageous gaming means.

また、主制御基板71は、図25に示すように、BBフラグ間状態において、ボーナス役と所定の内部当籤定役(「はずれ」、「F_特殊1」~「F_特殊3」)とが重複して決定されている場合には、ボーナス役に係る図柄組合せ(「C_BB1」,「C_BB2」)を表示可能となるように停止制御を行い、ボーナス役と所定の内部当籤役以外の内部当籤役とが重複して決定されている場合には、ボーナス役に係る図柄組合せを表示不可能となるように停止制御を行う。そして、BBフラグ間状態中にボーナス役に係る図柄組合せが表示可能な場合には、主制御基板71は、情報表示器6の指示モニタ(不図示)を制御して、ボーナス役を入賞させるための停止操作の態様を一義的に示す数値「10」又は「11」を表示してボーナス指示情報を報知する。一方、BBフラグ間状態中にボーナス役に係る図柄組合せが表示不可能な場合には、主制御基板71は、指示モニタに数値「10」及び「11」を表示(報知)しない。それゆえ、主制御基板71及び情報表示器6の指示モニタは、指示情報報知手段として機能する。 Also, as shown in FIG. 25, in the BB flag interval state, when a bonus role and a predetermined internal winning role ("miss", "F_special 1" to "F_special 3") are determined to overlap, the main control board 71 performs stop control so that the symbol combination related to the bonus role ("C_BB1", "C_BB2") can be displayed, and when a bonus role and an internal winning role other than the predetermined internal winning role are determined to overlap, the main control board 71 performs stop control so that the symbol combination related to the bonus role cannot be displayed. Then, when a symbol combination related to the bonus role can be displayed during the BB flag interval state, the main control board 71 controls the instruction monitor (not shown) of the information display 6 to display the number "10" or "11" that uniquely indicates the mode of the stop operation for winning the bonus role, and notifies the bonus instruction information. On the other hand, when a symbol combination related to the bonus role cannot be displayed during the BB flag interval state, the main control board 71 does not display (notify) the numbers "10" and "11" on the instruction monitor. Therefore, the main control board 71 and the instruction monitor of the information display 6 function as an instruction information notification means.

また、この際、主制御基板71は、ボーナス告知をした後に限り指示モニタを介して数値「10」又は「11」を報知する。具体的には、主制御基板71は、ボーナス役を持ち越していない状態でボーナス役を内部当籤役として決定すると、その後の遊技の回数を計数して、当該計数結果が所定回数になった後にボーナス役と所定の内部当籤役(「はずれ」、「F_特殊1」~「F_特殊3」)とが重複して決定されると、指示モニタを介して数値「10」又は「11」を報知する。それゆえ、主制御基板71は、ボーナス役を内部当籤役として決定してからの単位遊技の回数を計数する計数手段としても機能する。 In addition, at this time, the main control board 71 notifies the number "10" or "11" via the instruction monitor only after the bonus announcement. Specifically, when the main control board 71 determines the bonus role as the internal winning role without carrying over the bonus role, it counts the number of subsequent games, and when the counting result reaches a predetermined number and the bonus role and a predetermined internal winning role ("miss", "F_special 1" to "F_special 3") are determined to overlap, the main control board 71 notifies the number "10" or "11" via the instruction monitor. Therefore, the main control board 71 also functions as a counting means for counting the number of unit games after the bonus role is determined as the internal winning role.

副制御基板72は、主制御基板71から受信した各種コマンドデータに基づいて遊技履歴を管理するとともに、遊技者からの登録操作を受け付けると、遊技を行う遊技者の登録を受け付ける。それゆえ、副制御基板72は、履歴管理手段及び登録受付手段として機能する。 The sub-control board 72 manages game history based on various command data received from the main control board 71, and when it receives a registration operation from a player, it accepts the registration of the player who is playing the game. Therefore, the sub-control board 72 functions as a history management means and a registration acceptance means.

また、本発明に係るパチスロ1は、遊技の進行に応じた演出を行う表示装置11と、表示装置11とは別個に設けられ、トップ画面221や遊技情報画面223,224,225などを含む複数の表示画面を表示するサブ表示装置18と、サブ表示装置18の表示部上に設けられたタッチセンサ19とを有し、副制御基板72は、表示装置11及びサブ表示装置18の動作を制御する。具体的には、副制御基板72は、遊技者の登録を受け付けている場合には、サブ表示装置18に遊技情報画面223,224,225を表示可能となるようにサブ表示装置18を制御し、遊技者の登録を受け付けていない場合には、サブ表示装置18に遊技情報画面223,224,225を表示不可能とするよう制御する。
それゆえ、副制御基板72は、制御手段としても機能する。
The slot machine 1 according to the present invention has a display device 11 that performs effects according to the progress of the game, a sub-display device 18 that is provided separately from the display device 11 and displays a plurality of display screens including a top screen 221 and game information screens 223, 224, 225, and the like, and a touch sensor 19 provided on the display unit of the sub-display device 18, and a sub-control board 72 controls the operation of the display device 11 and the sub-display device 18. Specifically, when the registration of a player has been accepted, the sub-control board 72 controls the sub-display device 18 so that the game information screens 223, 224, 225 can be displayed on the sub-display device 18, and when the registration of a player has not been accepted, the sub-control board 72 controls the sub-display device 18 so that the game information screens 223, 224, 225 cannot be displayed on the sub-display device 18.
Therefore, the sub-control board 72 also functions as a control means.

また、主制御基板71は、遊技の結果に応じて様々な特典を付与するため、特典付与手段としても機能する。具体的には、主制御基板71は、有効ラインに沿って表示された図柄組合せに応じて特典を付与する。 The main control board 71 also functions as a bonus awarding means to award various bonuses depending on the game results. Specifically, the main control board 71 awards bonuses depending on the symbol combinations displayed along the pay lines.

例えば、内部当籤役「F_3択ベル_1st」が決定された遊技において、略称「ベル」に係る図柄組合せが有効ライン上に表示されると、主制御基板71は、9枚のメダルを付与し、略称「ベルこぼし目」に係る図柄組合せが有効ライン上に表示されると、主制御基板71は、0枚のメダルを付与する。また、例えば、内部当籤役「F_確チリリプ」が決定された遊技において、略称「3連チリリプ」又は略称「リプレイ」に係る図柄組合せが有効ライン上に表示されると、主制御基板71は、再遊技の作動という同一の特典を付与する。また、主制御基板71は、有効ラインに沿って表示された図柄組合せではなく、フラグ変換抽籤の結果に基づいても特典を付与する。例えば、主制御基板71は、内部当籤役「F_確チリリプ」が決定されるとフラグ変換抽籤を行い、フラグ変換抽籤に当籤すると、CT抽籤に当籤するなどの特典を付与する。 For example, in a game in which the internal winning role "F_3-choice bell_1st" has been determined, when a symbol combination referred to as "bell" is displayed on the winning line, the main control board 71 awards 9 medals, and when a symbol combination referred to as "bell spill" is displayed on the winning line, the main control board 71 awards 0 medals. Also, for example, in a game in which the internal winning role "F_certain chili lip" has been determined, when a symbol combination referred to as "3-line chili lip" or "replay" is displayed on the winning line, the main control board 71 awards the same bonus, which is the activation of a replay. The main control board 71 also awards bonuses based on the results of a flag conversion lottery, rather than on the symbol combination displayed along the winning line. For example, when the internal winning role "F_sure Chililip" is determined, the main control board 71 conducts a flag conversion lottery, and if the flag conversion lottery is won, a special privilege such as winning the CT lottery is granted.

また、副制御基板72は、表示装置11を介して停止操作の態様に応じた演出を実行する。それゆえ、副制御基板72及び表示装置11は、演出実行手段としても機能する。この際、有効ラインに沿って表示された図柄組合せによって付与する特典が異なる場合には、主制御基板71は、指示モニタを介して遊技者にとって有利な停止操作の態様を一義的に示す情報を報知し、有効ラインに沿って表示された図柄組合せによって付与する特典が同一である場合には、遊技者にとって有利な停止操作の態様を報知しない。これに対して、副制御基板72は、表示された図柄組合せによって付与する特典が同一/異なるかに関係なく、停止操作の順序を示す演出を実行する。 The sub-control board 72 also executes an effect according to the mode of the stop operation via the display device 11. Therefore, the sub-control board 72 and the display device 11 also function as an effect execution means. At this time, if the bonus granted differs depending on the symbol combination displayed along the winning line, the main control board 71 notifies the player via the instruction monitor of information that uniquely indicates the mode of the stop operation that is advantageous to the player, and does not notify the player of the mode of the stop operation that is advantageous to the player if the bonus granted depending on the symbol combination displayed along the winning line is the same. In response to this, the sub-control board 72 executes an effect that indicates the order of the stop operations, regardless of whether the bonus granted depending on the displayed symbol combination is the same/different.

また、主制御基板71は、CTを開始するか否かのCT抽籤を行い、CT抽籤に当籤した場合には、当籤してから例えば所定回数の前兆遊技が行われた後にCTを開始する。それゆえ、主制御基板71は、有利状態抽籤手段及び有利状態開始手段としても機能する。さらに、この際、CT前兆遊技中に内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定されると、副制御基板72は、サブ側でのフラグ変換抽籤を行う。それゆえ、副制御基板72は、報知抽籤手段としても機能する。 The main control board 71 also performs a CT lottery to determine whether or not to start a CT, and if the CT lottery is won, the CT starts after, for example, a predetermined number of premonition plays have been played since the winning lottery. Therefore, the main control board 71 also functions as an advantageous state lottery means and an advantageous state starting means. Furthermore, at this time, when the internal winning role "F_sure Chililip" or "F_1 sure Chililip" is determined during the CT premonition play, the sub-control board 72 performs a flag conversion lottery on the sub side. Therefore, the sub-control board 72 also functions as a notification lottery means.

また、本発明に係るパチスロ1では、フラグ変換抽籤の結果に基づいて、主制御基板71は特典を付与するとともに、主制御基板71及び副制御基板72は、指示モニタ及び表示装置11を介して押し順を報知する。それゆえ、主制御基板71は、特典付与手段としても機能する。また、主制御基板71、副制御基板72、指示モニタ及び表示装置11は、報知手段としても機能する。 In addition, in the pachislot 1 according to the present invention, the main control board 71 awards a bonus based on the result of the flag conversion lottery, and the main control board 71 and the sub-control board 72 notify the push order via the instruction monitor and display device 11. Therefore, the main control board 71 also functions as a bonus awarding means. In addition, the main control board 71, the sub-control board 72, the instruction monitor and the display device 11 also function as a notification means.

さらに、本発明に係るパチスロ1では、主制御基板71(主制御回路90、メインCPU101)は、遊技動作全般に渡って、各種制御処理を行う。それゆえ、主制御基板71は演算制御手段としても機能する。また、本発明に係るパチスロ1では、主制御基板71(主制御回路90、メインCPU101)は、以下に示す各種処理の実行手段としても機能する。 Furthermore, in the pachislot 1 according to the present invention, the main control board 71 (main control circuit 90, main CPU 101) performs various control processes throughout the entire gaming operation. Therefore, the main control board 71 also functions as a calculation control means. Furthermore, in the pachislot 1 according to the present invention, the main control board 71 (main control circuit 90, main CPU 101) also functions as a means for executing the various processes described below.

主制御基板71(主制御回路90、メインCPU101)は、電断発生時のチェックサム生成処理(図77参照)及び電源復帰時のサムチェック処理(図79及び図80参照)を行う。それゆえ、主制御基板71はサム値算出手段、サム値減算手段及びサム値判定手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs checksum generation processing when a power outage occurs (see FIG. 77) and checksum processing when power is restored (see FIG. 79 and FIG. 80). Therefore, the main control board 71 also functions as a sum value calculation means, a sum value subtraction means, and a sum value determination means.

主制御基板71(主制御回路90、メインCPU101)は、入賞検索処理(図145参照)を行う。それゆえ、主制御基板71は、特典付与判定手段及び入賞役決定手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the winning search process (see FIG. 145). Therefore, the main control board 71 also functions as a bonus award determination means and a winning combination determination means.

主制御基板71(主制御回路90、メインCPU101)は、通信データ送信処理(図158の割込処理中のS904)を行う。それゆえ、主制御基板71は、データ送信手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs communication data transmission processing (S904 during interrupt processing in FIG. 158). Therefore, the main control board 71 also functions as a data transmission means.

主制御基板71(主制御回路90、メインCPU101)は、設定変更確認処理(図68参照)を行う。それゆえ、主制御基板71は設定変更確認手段、開始時コマンド生成手段及び終了時コマンド生成手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the setting change confirmation process (see FIG. 68). Therefore, the main control board 71 also functions as a setting change confirmation means, a start command generation means, and an end command generation means.

主制御基板71(主制御回路90、メインCPU101)は、通信データ格納処理(図72参照)及び通信データポインタ更新処理(図74参照)を行う。それゆえ、主制御基板71は、通信データ生成手段及び通信データ生成格納手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs communication data storage processing (see FIG. 72) and communication data pointer update processing (see FIG. 74). Therefore, the main control board 71 also functions as a communication data generation means and a communication data generation and storage means.

主制御基板71(主制御回路90、メインCPU101)は、7セグLED駆動処理(図159参照)を行う。それゆえ、主制御基板71は、7セグLED駆動手段、LED駆動制御手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs 7-segment LED drive processing (see FIG. 159). Therefore, the main control board 71 also functions as a 7-segment LED drive means and an LED drive control means.

主制御基板71(主制御回路90、メインCPU101)は、遊技復帰処理(図68参照)を行う。それゆえ、主制御基板71は、遊技復帰手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the game return process (see FIG. 68). Therefore, the main control board 71 also functions as a game return means.

主制御基板71(主制御回路90、メインCPU101)は、メダル受付・スタートチェック処理(図83参照)を行う。それゆえ、主制御基板71は、遊技開始判定手段及び設定確認手段(S233)としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs medal acceptance and start check processing (see FIG. 83). Therefore, the main control board 71 also functions as a game start determination means and setting confirmation means (S233).

主制御基板71(主制御回路90、メインCPU101)は、メダル投入チェック処理(図87参照)を行う。それゆえ、主制御基板71は、遊技媒体受付状態判別手段(S255~S258)としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs a medal insertion check process (see FIG. 87). Therefore, the main control board 71 also functions as a gaming medium reception status determination means (S255 to S258).

主制御基板71(主制御回路90、メインCPU101)は、1.1172msec周期で割込処理(図158参照)を繰り返し実行する。それゆえ、主制御基板71は、割込処理実行手段、定周期処理手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) repeatedly executes interrupt processing (see FIG. 158) at a cycle of 1.1172 msec. Therefore, the main control board 71 also functions as an interrupt processing execution means and a fixed cycle processing means.

主制御基板71(主制御回路90、メインCPU101)は、電源投入時処理(図64参照)を行う。それゆえ、主制御基板71は、電源復帰処理実行手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the power-on process (see FIG. 64). Therefore, the main control board 71 also functions as a power recovery process execution means.

主制御基板71(主制御回路90、メインCPU101)は、内部抽籤処理(図92参照)を行う。それゆえ、主制御基板71は、内部抽籤手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the internal lottery process (see FIG. 92). Therefore, the main control board 71 also functions as an internal lottery means.

主制御基板71(主制御回路90、メインCPU101)は、図柄設定処理(図97参照)を行う。それゆえ、主制御基板71は、内部当籤役生成手段(S321)、フラグテーブル展開手段,当籤フラグテーブル展開手段(S324)、フラグ格納領域指定手段,当籤フラグ格納領域指定手段(S329)及びフラグデータ格納手段,当籤フラグデータ格納手段(S330)としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the pattern setting process (see FIG. 97). Therefore, the main control board 71 also functions as an internal winning combination generating means (S321), a flag table expanding means, a winning flag table expanding means (S324), a flag storage area designating means, a winning flag storage area designating means (S329), a flag data storing means, and a winning flag data storing means (S330).

主制御基板71(主制御回路90、メインCPU101)は、図柄コード取得処理(図28参照)を行う。それゆえ、主制御基板71は、入賞フラグ格納領域指定手段(S648)及び図柄コード格納領域設定手段(S650)としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the pattern code acquisition process (see FIG. 28). Therefore, the main control board 71 also functions as a winning flag storage area designation means (S648) and a pattern code storage area setting means (S650).

主制御基板71(主制御回路90、メインCPU101)は、リール停止制御処理(図139参照)を行う。それゆえ、主制御基板71は、停止操作検出結果取得手段(S714)及び停止制御データ格納領域設定手段(図139中のソースコード「LDQ IX,wR1_CTRL-(wR2_CTRL-wR1_CTRL)」)としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs reel stop control processing (see FIG. 139). Therefore, the main control board 71 also functions as a stop operation detection result acquisition means (S714) and a stop control data storage area setting means (source code "LDQ IX, wR1_CTRL-(wR2_CTRL-wR1_CTRL)" in FIG. 139).

主制御基板71(主制御回路90、メインCPU101)は、引込優先順位取得処理(図134及び図135参照)を行う。それゆえ、主制御基板71は、優先停止図柄決定手段、任意役対応処理手段(S680~S683)、当籤フラグ格納領域指定手段(S686)、入賞フラグ格納領域指定手段(S686)、論理積演算手段(S686)及び優先順位データテーブル取得手段(S687)としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the pull-in priority order acquisition process (see Figures 134 and 135). Therefore, the main control board 71 also functions as a priority stop symbol determination means, an optional role response processing means (S680-S683), a winning flag storage area designation means (S686), a winning flag storage area designation means (S686), a logical product calculation means (S686), and a priority order data table acquisition means (S687).

主制御基板71(主制御回路90、メインCPU101)は、イリーガルヒットチェック処理(図148参照)を行う。それゆえ、主制御基板71は、エラー検出手段、エラー処理手段、入賞フラグ格納領域指定手段(S781)、論理積演算手段(S784)及びエラー判定手段(S785)としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs illegal hit check processing (see FIG. 148). Therefore, the main control board 71 also functions as error detection means, error processing means, winning flag storage area designation means (S781), logical product calculation means (S784), and error determination means (S785).

主制御基板71(主制御回路90、メインCPU101)は、入賞チェック・メダル払出処理(図150参照)を行う。それゆえ、主制御基板71は、遊技媒体払出手段、遊技媒体加算手段(S805)、払出終了判定手段(S807)及びウェイト発生手段(S808)としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the winning check and medal payout process (see FIG. 150). Therefore, the main control board 71 also functions as a game media payout means, a game media addition means (S805), a payout end determination means (S807), and a wait generation means (S808).

主制御基板71(主制御回路90、メインCPU101)は、CT中CT抽籤処理(図119参照)を行う。それゆえ、主制御基板71は、特典付与決定手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the CT lottery process during the CT (see FIG. 119). Therefore, the main control board 71 also functions as a bonus award determination means.

主制御基板71(主制御回路90、メインCPU101)は、サブフラグ変換処理(図105参照)を行う。それゆえ、主制御基板71は、第1サブフラグ変換手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the sub-flag conversion process (see FIG. 105). Therefore, the main control board 71 also functions as the first sub-flag conversion means.

また、主制御基板71(主制御回路90、メインCPU101)は、フラグ変換処理(図111参照)を行う。それゆえ、主制御基板71は、第2サブフラグ変換手段としても機能する。 In addition, the main control board 71 (main control circuit 90, main CPU 101) performs flag conversion processing (see FIG. 111). Therefore, the main control board 71 also functions as a second sub-flag conversion means.

2.第2実施形態
次に、本発明の第2実施形態に係るパチスロ1について説明する。なお、以下に示す第2実施形態のパチスロ1では、上記第1実施形態や上記各種変形例で説明したパチスロ1と遊技性が異なる。しかしながら、第2実施形態における例えばデータの圧縮・展開などデータの処理制御や各種処理内容などについては、基本的には、上記第1実施形態や上記各種変形例で説明した技術を同様に適用することができる。それゆえ、以下の第2実施形態の説明では、上記第1実施形態と同様の構成及び処理動作については、その説明を省略し、上記第1実施形態と異なる構成(遊技性等)、動作、処理制御等についてのみ説明する。また、以下の説明において、上記第1実施形態と同様の構成には同じ符号を付して説明する。
2. Second embodiment Next, a slot machine 1 according to a second embodiment of the present invention will be described. The slot machine 1 according to the second embodiment described below has a different gameplay from the slot machine 1 according to the first embodiment and the various modified examples. However, the technology described in the first embodiment and the various modified examples can be basically applied to the data processing control and various processing contents, such as data compression and expansion, in the second embodiment. Therefore, in the following description of the second embodiment, the description of the configuration and processing operation similar to the first embodiment will be omitted, and only the configuration (gameplay, etc.), operation, processing control, etc. different from the first embodiment will be described. In the following description, the same reference numerals will be used to denote the same configuration as the first embodiment.

第2実施形態のパチスロ1では、リール表示窓4の枠内に表示される3行×3列の図柄を結ぶ擬似的なラインのうち、クロスダウンラインを有効ラインとして用い、その他のラインを疑似ラインとして用いる。すなわち、パチスロ1は、リール表示窓4において各リールの一つの図柄を表示する3行×3列の単位図柄表示領域のうちの、左のリール3Lの上段の単位図柄表示領域、中のリール3Cの中段の単位図柄表示領域、及び右のリール3Rの下段の単位図柄表示領域を夫々結ぶことにより形成されるクロスダウンラインを有効ラインとして用い、それ以外の単位図柄表示領域を結ぶことにより形成されるラインを疑似ラインとして用いる。なお、疑似ラインとしては、例えば、各リールの上段の単位図柄表示領域を結ぶトップライン、各リールの中段の単位図柄表示領域を結ぶセンターライン、各リールの下段の単位図柄表示領域を結ぶボトムライン、及びリール3Lの下段、リール3Cの中段及びリール3Rの上段の単位図柄表示領域を結ぶクロスアップラインがある。 In the second embodiment of the slot machine 1, among the pseudo lines connecting the 3 rows x 3 columns of symbols displayed within the frame of the reel display window 4, the cross-down line is used as the effective line, and the other lines are used as pseudo lines. That is, the slot machine 1 uses the cross-down line formed by connecting the upper unit symbol display area of the left reel 3L, the middle unit symbol display area of the middle reel 3C, and the lower unit symbol display area of the right reel 3R, among the 3 rows x 3 columns of unit symbol display areas that display one symbol of each reel in the reel display window 4, as the effective line, and uses the lines formed by connecting the other unit symbol display areas as pseudo lines. Examples of pseudo lines include a top line connecting the unit symbol display areas on the top of each reel, a center line connecting the unit symbol display areas on the middle of each reel, a bottom line connecting the unit symbol display areas on the bottom of each reel, and a cross-up line connecting the unit symbol display areas on the bottom of reel 3L, the middle of reel 3C, and the top of reel 3R.

<遊技状態の遷移フロー>
初めに、図178を参照しながら、第2実施形態のパチスロ1の主制御回路90(メインCPU101)により管理される各種遊技状態及びその遷移フローについて説明する。
<Game state transition flow>
First, with reference to FIG. 178, we will explain the various game states and their transition flows managed by the main control circuit 90 (main CPU 101) of the pachislot 1 of the second embodiment.

[基本的な遊技状態の遷移フロー]
本実施形態のパチスロ1では、ボーナスゲームの種類として、ビッグボーナス(以下、「BB」と記す)が設けられる。BBは、第1種特別役物と呼ばれるレギュラーボーナス(以下、「RB」と記す)に係る役物連続作動装置であり、RBを連続して作動させる。
[Basic game state transition flow]
In the pachislot 1 of this embodiment, a big bonus (hereinafter, referred to as "BB") is provided as a type of bonus game. The BB is a consecutive operation device for a regular bonus (hereinafter, referred to as "RB") called a first type special role, and operates the RB consecutively.

それゆえ、本実施形態では、主制御回路90は、ボーナス役の当籤/作動(入賞)の有無に基づいて遊技状態を管理する。具体的には、図178に示すように、主制御回路90は、ボーナス役(後述の名称「F_クラウンBB」「F_赤BB」「F_青BB」の内部当籤役)の当籤/作動(入賞)の有無に基づいて、「ボーナス非当籤状態」、「フラグ間状態」及び「ボーナス状態」と称する3種類の遊技状態を管理する。 Therefore, in this embodiment, the main control circuit 90 manages the game state based on whether or not a bonus role has been won/activated (awarded). Specifically, as shown in FIG. 178, the main control circuit 90 manages three game states called the "bonus non-winning state", the "flag state", and the "bonus state" based on whether or not a bonus role (internal winning roles named "F_crown BB", "F_red BB", and "F_blue BB" to be described later) has been won/activated (awarded).

なお、ボーナス非当籤状態は、ボーナスに非当籤であり、かつ、ボーナスが作動(入賞)していない状態であり、ボーナス状態は、ボーナスが作動している状態である。また、本実施形態では、ボーナス役が内部当籤役として決定されると、ボーナスが入賞するまで複数回の遊技に渡りボーナス役が内部当籤役として持ち越された状態が発生する。フラグ間状態は、ボーナス役が内部当籤役として持ち越されている状態、すなわち、ボーナス役が当籤し、かつ、ボーナスが作動していない状態である。 The bonus non-winning state is a state in which the bonus has not been won and the bonus has not been activated (awarded), and the bonus state is a state in which the bonus is activated. In this embodiment, when a bonus role is determined as an internal winning role, a state occurs in which the bonus role is carried over as an internal winning role over multiple plays until the bonus is won. The flag-between state is a state in which the bonus role is carried over as an internal winning role, that is, a state in which the bonus role has been won and the bonus has not been activated.

また、本実施形態では、リプレイに係る内部当籤役の種別及びその当籤確率が互いに異なる、RT0遊技状態~RT7遊技状態の8種類の状態(以下、それぞれ「RT0状態」~「RT7状態」という)が設けられる。本実施形態では、ボーナス非当籤状態のRT状態は、RT0状態~RT5状態のいずれかとなり、フラグ間状態のRT状態は、RT6状態又はRT7状態となる。 In addition, in this embodiment, eight types of states from RT0 gaming state to RT7 gaming state (hereinafter referred to as "RT0 state" to "RT7 state") are provided, in which the types of internal winning roles related to replays and their winning probabilities are different from one another. In this embodiment, the RT state of a bonus non-winning state is any of the RT0 state to the RT5 state, and the RT state of an inter-flag state is the RT6 state or the RT7 state.

なお、RT0状態及びRT1状態は、リプレイに係る内部当籤役の当籤確率が低いRT状態であり、また、RT2状態、RT3状態、RT6状態及びRT7状態は、リプレイに係る内部当籤役の当籤確率が(RT0状態及びRT1状態よりは高い)中程度のRT状態であり、RT4状態及びRT5状態は、リプレイに係る内部当籤役の当籤確率が高いRT状態である。以下では、RT4状態及びRT5状態を「高RT状態」と呼ぶことがあり、また、RT0状態~RT3状態を「低RT状態」と呼ぶことがある。なお、後述するようにRT3状態は、特別なRT状態であるため、「低RT状態」と呼ぶ場合、RT0状態~RT2状態を示し、RT3状態を含まないこととしてもよい。 The RT0 state and the RT1 state are RT states in which the probability of winning the internal lottery role related to the replay is low, the RT2 state, the RT3 state, the RT6 state, and the RT7 state are RT states in which the probability of winning the internal lottery role related to the replay is medium (higher than the RT0 state and the RT1 state), and the RT4 state and the RT5 state are RT states in which the probability of winning the internal lottery role related to the replay is high. Hereinafter, the RT4 state and the RT5 state may be referred to as "high RT states", and the RT0 state to the RT3 state may be referred to as "low RT states". As will be described later, the RT3 state is a special RT state, so when it is referred to as a "low RT state", it may refer to the RT0 state to the RT2 state, and not include the RT3 state.

また、RT0状態~RT7状態は、リプレイに係る内部当籤役の当籤確率だけでなく、自身から他のRT状態に移行することになる移行契機に応じて、無限RT状態又は有限RT状態に区別される。無限RT状態は、他のRT状態への移行契機として遊技回数を用いることのないRT状態であり、本実施形態では、RT0状態、RT2状態、RT4状態~RT7状態が該当する。有限RT状態は、他のRT状態への移行契機として遊技回数を用いるRT状態であり、本実施形態では、RT1状態及びRT2状態が該当する。 The RT0 state to the RT7 state are also classified as an infinite RT state or a finite RT state according to not only the winning probability of the internal winning role related to the replay, but also the transition trigger for transitioning from the state to another RT state. The infinite RT state is an RT state that does not use the number of plays as a transition trigger to another RT state, and in this embodiment, this corresponds to the RT0 state, the RT2 state, and the RT4 state to the RT7 state. The finite RT state is an RT state that uses the number of plays as a transition trigger to another RT state, and in this embodiment, this corresponds to the RT1 state and the RT2 state.

図178に示すように、RT1状態又はRT3状態において、規定回数の遊技が行われると(移行条件(1)が成立すると)、主制御回路90は、遊技状態をRT1状態又はRT3状態からRT0状態に移行させる。なお、RT1状態の規定回数は、10回であり、また、RT3状態の規定回数は、20回である。 As shown in FIG. 178, when a specified number of plays have been played in the RT1 or RT3 state (when transition condition (1) is met), the main control circuit 90 transitions the gaming state from the RT1 or RT3 state to the RT0 state. The specified number of plays in the RT1 state is 10, and the specified number of plays in the RT3 state is 20.

また、RT2状態、RT4状態又はRT5状態において、略称「RT0移行図柄」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示されると(移行条件(2)が成立すると)、主制御回路90は、遊技状態をRT2状態、RT4状態又はRT5状態からRT0状態に移行させる。 In addition, when a symbol combination referred to as an "RT0 transition symbol" (see Figures 197 to 204 below) is displayed on an active line in the RT2, RT4, or RT5 state (when transition condition (2) is met), the main control circuit 90 transitions the game state from the RT2, RT4, or RT5 state to the RT0 state.

また、RT0状態、RT2状態又はRT4状態において、略称「RT1移行図柄」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示されると(移行条件(3)が成立すると)、主制御回路90は、遊技状態をRT0状態、RT2状態又はRT4状態からRT1状態に移行させる。 In addition, when a symbol combination referred to as an "RT1 transition symbol" (see Figures 197 to 204 below) is displayed on an active line in the RT0, RT2, or RT4 state (when transition condition (3) is met), the main control circuit 90 transitions the game state from the RT0, RT2, or RT4 state to the RT1 state.

また、RT0状態、RT4状態又はRT5状態において、略称「RT2移行図柄」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示されると(移行条件(4)が成立すると)、主制御回路90は、遊技状態をRT0状態、RT4状態又はRT5状態からRT2状態に移行させる。 In addition, when a symbol combination referred to as an "RT2 transition symbol" (see Figures 197 to 204 below) is displayed on an active line in the RT0, RT4, or RT5 state (when transition condition (4) is met), the main control circuit 90 transitions the game state from the RT0, RT4, or RT5 state to the RT2 state.

また、RT2状態において、略称「RT3移行図柄」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示されると(移行条件(5)が成立すると)、主制御回路90は、遊技状態をRT2状態からRT3状態に移行させる。 In addition, in the RT2 state, when a symbol combination referred to as an "RT3 transition symbol" (see Figures 197 to 204 below) is displayed on an active line (when transition condition (5) is met), the main control circuit 90 transitions the game state from the RT2 state to the RT3 state.

また、RT2状態又はRT5状態において、略称「RT4移行図柄」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示されると(移行条件(6)が成立すると)、主制御回路90は、遊技状態をRT2状態又はRT5状態からRT4状態に移行させる。 In addition, when a symbol combination referred to as an "RT4 transition symbol" (see Figures 197 to 204 below) is displayed on an active line in the RT2 or RT5 state (when transition condition (6) is met), the main control circuit 90 transitions the game state from the RT2 or RT5 state to the RT4 state.

また、RT4状態において、略称「RT5移行図柄」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示されると(移行条件(7)が成立すると)、主制御回路90は、遊技状態をRT4状態からRT5状態に移行させる。 In addition, when a symbol combination referred to as an "RT5 transition symbol" (see Figures 197 to 204 below) appears on an active line in the RT4 state (when transition condition (7) is met), the main control circuit 90 transitions the game state from the RT4 state to the RT5 state.

ここで、パチスロ1では、他のRT状態への移行条件として、有効ライン上に表示される図柄組合せを用いる場合、無限RT状態中は、当該図柄組合せが有効ライン上に表示されると、対応するRT状態に移行させなければならない。略称「RT0移行図柄」~「RT5移行図柄」は、無限RT状態中に有効ライン上に表示されると、対応するRT状態に移行することになる図柄組合せである。 Here, in Pachislot 1, when a symbol combination displayed on an active line is used as a condition for transitioning to another RT state, when that symbol combination is displayed on an active line during the infinite RT state, a transition to the corresponding RT state must occur. The symbol combinations referred to as "RT0 transition symbol" through "RT5 transition symbol" are symbol combinations that, when displayed on an active line during the infinite RT state, will transition to the corresponding RT state.

一方、有限RT状態では、略称「RT0移行図柄」~「RT5移行図柄」が有効ライン上に表示されても、対応するRT状態に移行させない制御が可能である。そのため、本実施形態のパチスロ1では、有限RT状態であるRT1状態又はRT3状態では、略称「RT0移行図柄」~「RT5移行図柄」が有効ライン上に表示されてもRT状態を移行させることなく、規定回数の遊技が行われることを契機にRT状態を移行させることで、図178に示す遊技状態の遷移フローを実現している。 On the other hand, in the finite RT state, even if the abbreviations "RT0 transition symbol" to "RT5 transition symbol" are displayed on an active line, it is possible to control so that the transition to the corresponding RT state does not occur. Therefore, in the pachislot 1 of this embodiment, in the finite RT state of the RT1 state or RT3 state, even if the abbreviations "RT0 transition symbol" to "RT5 transition symbol" are displayed on an active line, the RT state is not transitioned, but the RT state is transitioned when a specified number of plays are played, thereby realizing the transition flow of the game state shown in FIG. 178.

一方で、無限RT状態では、対応する図柄組合せが有効ライン上に表示されると他のRT状態に移行しなければならないため、遊技性の観点から移行させたくないRT状態が存在する場合には、対応するRT状態中に、当該移行させたくないRT状態への移行契機となっている図柄組合せが有効ライン上に表示されないように制御することで、図178に示す遊技状態の遷移フローを実現している。例えば、本実施形態では、RT4状態及びRT5状態(より詳細には、更にRT0状態も含む)では、RT3状態に移行することになる略称「RT3移行図柄」が有効ライン上に表示されないように制御することで、RT3状態への移行がRT2状態からしか行われないようにしている。 On the other hand, in the infinite RT state, if the corresponding symbol combination is displayed on the active line, a transition to another RT state must be made. Therefore, if there is an RT state to which a transition is not desired from the viewpoint of gameplay, the symbol combination that is the trigger for a transition to the RT state to which a transition is not desired is controlled not to be displayed on the active line during the corresponding RT state, thereby realizing the transition flow of the game state shown in FIG. 178. For example, in this embodiment, in the RT4 state and the RT5 state (more specifically, further including the RT0 state), the abbreviated "RT3 transition symbol" that will transition to the RT3 state is controlled not to be displayed on the active line, so that a transition to the RT3 state can only be made from the RT2 state.

また、ボーナス非当籤状態においてボーナス役が内部当籤役として決定されると、主制御回路90は、遊技状態をボーナス非当籤状態からフラグ間状態に移行させる。具体的には、ボーナス役として名称「F_クラウンBB」又は「F_青BB」に係る内部当籤役が決定されると(移行条件(8)が成立すると)、主制御回路90は、遊技状態をボーナス非当籤状態からフラグ間状態のRT6状態に移行させる。また、ボーナス役として名称「F_赤BB」に係る内部当籤役が決定されると(移行条件(9)が成立すると)、主制御回路90は、遊技状態をボーナス非当籤状態からフラグ間状態のRT7状態に移行させる。 In addition, when a bonus role is determined as an internal winning role in a bonus non-winning state, the main control circuit 90 transitions the gaming state from the bonus non-winning state to the flag-space state. Specifically, when an internal winning role with the name "F_Crown BB" or "F_Blue BB" is determined as the bonus role (when transition condition (8) is met), the main control circuit 90 transitions the gaming state from the bonus non-winning state to the flag-space state, RT6. In addition, when an internal winning role with the name "F_Red BB" is determined as the bonus role (when transition condition (9) is met), the main control circuit 90 transitions the gaming state from the bonus non-winning state to the flag-space state, RT7.

また、フラグ間状態においてボーナス役が入賞すると、主制御回路90は、遊技状態をフラグ間状態からボーナス状態に移行させる。本実施形態のパチスロ1では、ボーナス状態としてCBBとNBBとを有しており、名称「F_クラウンBB」が入賞する(略称「クラウンBB」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示される)と(移行条件(10)が成立すると)、主制御回路90は、遊技状態をフラグ間状態からCBBに移行させる。また、名称「F_赤BB」又は「F_青BB」が入賞する(略称「BB」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示される)と(移行条件(11)が成立すると)、主制御回路90は、遊技状態をフラグ間状態からNBBに移行させる。 When a bonus combination is won in the flag-space state, the main control circuit 90 transitions the game state from the flag-space state to the bonus state. In the slot machine 1 of this embodiment, the bonus states are CBB and NBB, and when the name "F_Crown BB" is won (the symbol combination (see Figs. 197 to 204 described later) related to the abbreviation "Crown BB" is displayed on the winning line) (when transition condition (10) is met), the main control circuit 90 transitions the game state from the flag-space state to CBB. When the name "F_Red BB" or "F_Blue BB" is won (the symbol combination (see Figs. 197 to 204 described later) related to the abbreviation "BB" is displayed on the winning line) (when transition condition (11) is met), the main control circuit 90 transitions the game state from the flag-space state to NBB.

また、ボーナス状態において規定枚数を超えるメダルが払い出され、ボーナス状態が終了すると(移行条件(12)が成立すると)、主制御回路90は、遊技状態をボーナス状態からボーナス非当籤状態のRT0状態に移行させる。ここで、本実施形態では、ボーナス状態の終了契機となる規定枚数は、CBBにおいては「396枚」であり、NBBにおいては「232枚」である。 In addition, when more than the specified number of medals are paid out in the bonus state and the bonus state ends (when transition condition (12) is met), the main control circuit 90 transitions the game state from the bonus state to the RT0 state in which no bonus has been won. Here, in this embodiment, the specified number that triggers the end of the bonus state is "396 medals" in CBB and "232 medals" in NBB.

<メインROMに記憶されているデータテーブルの構成>
次に、メインROM102に記憶されている各種データテーブルの構成について説明する。
<Configuration of Data Tables Stored in Main ROM>
Next, the configurations of various data tables stored in the main ROM 102 will be described.

[図柄配置テーブル]
まず、図179を参照して、図柄配置テーブルについて説明する。図柄配置テーブルは、左リール3L、中リール3C及び右リール3Rのそれぞれの回転方向における各図柄の位置と、各位置に配置された図柄の種類を特定するデータ(以下、図柄コード(図179中の図柄コード表を参照)という)との対応関係を規定する。
[Pattern arrangement table]
First, the symbol arrangement table will be described with reference to Fig. 179. The symbol arrangement table defines the correspondence between the position of each symbol in the rotation direction of each of the left reel 3L, the center reel 3C, and the right reel 3R, and data specifying the type of symbol arranged at each position (hereinafter, referred to as symbol code (see symbol code table in Fig. 179)).

なお、第2実施形態のパチスロ1では、図柄コード表に示すように、各リールには、図柄「赤7」「青7」「BAR」「リプレイ」「ベル1」「ベル2」「ベル3」「スイカ1」「スイカ2」及び「チェリー」の10種類の図柄が表示されている。 In the pachislot 1 of the second embodiment, as shown in the symbol code table, ten types of symbols are displayed on each reel: "Red 7", "Blue 7", "BAR", "Replay", "Bell 1", "Bell 2", "Bell 3", "Watermelon 1", "Watermelon 2", and "Cherry".

[内部抽籤テーブル]
次に、図180~図182を参照して、内部当籤役を決定する際に参照される内部抽籤テーブルについて説明する。内部抽籤テーブルは、遊技状態毎に設けられ、各種内部当籤役と、各内部当籤役が決定されるときの抽籤値との対応関係を規定する。なお、ボーナス非当籤状態のRT0状態中は、RT0用の内部抽籤テーブルが参照され、ボーナス非当籤状態のRT1状態中は、RT1用の内部抽籤テーブルが参照され、ボーナス非当籤状態のRT2状態中は、RT2用の内部抽籤テーブルが参照され、ボーナス非当籤状態のRT3状態中は、RT3用の内部抽籤テーブルが参照され、ボーナス非当籤状態のRT4状態中は、RT4用の内部抽籤テーブルが参照され、ボーナス非当籤状態のRT5状態中は、RT5用の内部抽籤テーブルが参照される。
[Internal lottery table]
Next, referring to FIG. 180 to FIG. 182, the internal lottery table referred to when determining the internal winning combination will be described. The internal lottery table is provided for each game state, and specifies the correspondence between various internal winning combinations and the lottery value when each internal winning combination is determined. In addition, during the RT0 state of the bonus non-winning state, the internal lottery table for RT0 is referred to, during the RT1 state of the bonus non-winning state, the internal lottery table for RT1 is referred to, during the RT2 state of the bonus non-winning state, the internal lottery table for RT2 is referred to, during the RT3 state of the bonus non-winning state, the internal lottery table for RT3 is referred to, during the RT4 state of the bonus non-winning state, the internal lottery table for RT4 is referred to, and during the RT5 state of the bonus non-winning state, the internal lottery table for RT5 is referred to.

また、内部当籤役「F_クラウンBB」を持ち越しているフラグ間状態のRT6状態中は、クラウンBBフラグ間用(RT6)の内部抽籤テーブルが参照され、内部当籤役「F_赤BB」を持ち越しているフラグ間状態のRT7状態中は、赤BBフラグ間用(RT7)の内部抽籤テーブルが参照され、内部当籤役「F_青BB」を持ち越しているフラグ間状態のRT6状態中は、青BBフラグ間用(RT6)の内部抽籤テーブルが参照される。
また、CBBのボーナス状態中は、CBB用の内部抽籤テーブルが参照され、NBBのボーナス状態中は、NBB用の内部抽籤テーブルが参照される。
In addition, during the RT6 state of the flag interval state where the internal winning role "F_Crown BB" is carried over, the internal lottery table for Crown BB flag interval (RT6) is referenced, during the RT7 state of the flag interval state where the internal winning role "F_Red BB" is carried over, the internal lottery table for Red BB flag interval (RT7) is referenced, and during the RT6 state of the flag interval state where the internal winning role "F_Blue BB" is carried over, the internal lottery table for Blue BB flag interval (RT6) is referenced.
In addition, during the CBB bonus state, the internal lottery table for CBB is referenced, and during the NBB bonus state, the internal lottery table for NBB is referenced.

[内部当籤役と図柄組合せとの対応表(図柄組合せ決定テーブル)]
次に、図183~図196を参照して、内部当籤役と図柄組合せとの対応表(図柄組合せ決定テーブル)について説明する。図柄組合せ決定テーブルは、各種内部当籤役と、各内部当籤役に対応付けられた、有効ライン上に表示可能な図柄組合せ(コンビネーション)との対応関係を規定する。すなわち、内部当籤役が決定されると、有効ライン上に表示可能な図柄組合せの種別(入賞可能な表示役の種別)が一義的に決定される。
[Table of correspondence between internal winning combinations and symbol combinations (symbol combination determination table)]
Next, a correspondence table (symbol combination determination table) between internal winning combinations and symbol combinations will be described with reference to Figs. 183 to 196. The symbol combination determination table specifies the correspondence between various internal winning combinations and symbol combinations (combinations) that can be displayed on the pay lines and are associated with each internal winning combination. That is, when an internal winning combination is determined, the type of symbol combination that can be displayed on the pay lines (type of winning display combination) is uniquely determined.

各図柄組合せ決定テーブル中の図柄組合せ欄に記載の各種データは、左リール3L、中リール3C及び右リール3Rに渡って設定された有効ラインに沿って表示を許可する図柄組合せを識別するためのデータである。なお、図柄組合せ(表示役)欄に記載の各名称と、具体的な図柄組合せとの関係は、後述の図197~図204において説明する。 The various data listed in the symbol combination column in each symbol combination determination table is data for identifying symbol combinations that are permitted to be displayed along the activated lines set across the left reel 3L, center reel 3C, and right reel 3R. The relationship between each name listed in the symbol combination (display role) column and specific symbol combinations will be explained in Figures 197 to 204 below.

また、図柄組合せ決定テーブル中に記載の「○」印は、決定された内部当籤役において、有効ライン上に表示可能な図柄組合せ(コンビネーション)、すなわち、入賞可能となる表示役を示す。なお、図柄組合せ決定テーブルには、「内部当籤役」が「はずれ」となる場合が規定されていないが、これは、図183~図196に示した図柄組合せテーブルにより規定されている全ての図柄組合せの表示が許可されないことを示す。 The "○" marks in the symbol combination determination table indicate symbol combinations that can be displayed on the pay line for the determined internal winning combination, in other words, winning combinations. Note that the symbol combination determination table does not specify the cases in which the "internal winning combination" will be a "lose", which means that the display of all symbol combinations specified by the symbol combination tables shown in Figures 183 to 196 is not permitted.

本実施形態のパチスロ1では、主制御回路90(メインCPU101)は、内部当籤役及び遊技状態に応じて停止制御を異ならせ、所定の役が内部当籤役として決定された場合に、図183~図196に示す対応関係の図柄組合せ(コンビネーション)を表示可能とするように左リール3L、中リール3C及び右リール3Rの回転停止制御を行う。なお、図183~図196に示す対応表では、決定された内部当籤役に対して表示可能な全ての図柄組合せを「○」印で列挙しているが、優先して引き込む図柄の関係上、「○」印が付された図柄組合せであっても表示されないことがある。 In the pachislot 1 of this embodiment, the main control circuit 90 (main CPU 101) controls the stoppage differently depending on the internal winning combination and the game status, and when a predetermined combination is determined as the internal winning combination, controls the stoppage of the left reel 3L, center reel 3C, and right reel 3R so that the corresponding symbol combinations shown in Figures 183 to 196 can be displayed. Note that in the correspondence table shown in Figures 183 to 196, all symbol combinations that can be displayed for the determined internal winning combination are listed with a "○" mark, but due to the relationship of the symbols that are drawn with priority, even symbol combinations marked with a "○" mark may not be displayed.

[図柄組合せの内容]
次に、図197~図204を参照して、図柄組合せの具体的な内容について説明する。図197~図204において、コンビネーション欄は、各リール3L、3C、3Rが停止した場合に、有効ラインに沿って表示される各リール3L、3C、3Rの図柄を示し、名称欄は、コンビネーション欄が示す図柄の組合せの名称を意味する。また、払出欄は、対応する図柄の組合せ(コンビネーション)が表示された際に払い出されるメダルの枚数を規定する。また、略称欄は、それぞれの図柄の組合せの役割や、それぞれの図柄の組合せの特徴からつけられた略称を示す。
[Contents of design combination]
Next, the specific contents of the symbol combination will be described with reference to Fig. 197 to Fig. 204. In Fig. 197 to Fig. 204, the combination column shows the symbols of each reel 3L, 3C, 3R displayed along the pay line when each reel 3L, 3C, 3R stops, and the name column means the name of the symbol combination shown in the combination column. The payout column specifies the number of medals paid out when the corresponding symbol combination is displayed. The abbreviation column shows the role of each symbol combination and the abbreviation given based on the characteristics of each symbol combination.

コンビネーション名「R_3rd移行_01」~「R_1st移行_18」は、略称「RT2移行図柄」に係る図柄組合せであり、有効ラインに沿って表示されると、0枚のメダルが払い出される。また、上述したように、略称「RT2移行図柄」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT2状態に移行する(図178参照)。 The combination names "R_3rd Transition_01" to "R_1st Transition_18" are symbol combinations referred to as "RT2 Transition Symbols" and, when they are displayed along an active line, 0 medals are paid out. Also, as mentioned above, when symbol combinations referred to as "RT2 Transition Symbols" are displayed along an active line during the infinite RT state, the game state transitions to the RT2 state (see Figure 178).

また、コンビネーション名「T_停止制御A」~「T_停止制御L_02」は、略称「制御用出目」であり、有効ラインに沿って表示されると、0枚のメダルが払い出される。 The combination names "T_StopControlA" to "T_StopControlL_02" are abbreviated as "control results", and when they are displayed along an active line, 0 medals will be paid out.

また、コンビネーション名「C_7RBR_01」「C_7RBR_02」は、第一種特別役物の連続作動装置(BB)に係る図柄組合せであり、略称を「クラウンBB」とする。略称「クラウンBB」の図柄組合せが有効ラインに沿って表示されると、遊技状態がボーナス状態(CBB)に移行する(図178参照)。 The combination names "C_7RBR_01" and "C_7RBR_02" are symbol combinations related to the continuous operation device (BB) of the first type special device, and are abbreviated as "Crown BB." When the symbol combination with the abbreviation "Crown BB" is displayed along the pay line, the game state transitions to the bonus state (CBB) (see Figure 178).

また、コンビネーション名「C_7RRR」~「C_7BBB_02」は、第一種特別役物の連続作動装置(BB)に係る図柄組合せであり、略称を「BB」とする。略称「BB」の図柄組合せが有効ラインに沿って表示されると、遊技状態がボーナス状態(NBB)に移行する(図178参照)。 The combination names "C_7RRR" to "C_7BBB_02" are symbol combinations related to the continuous operation device (BB) of the first type special device, and are abbreviated as "BB." When the symbol combination with the abbreviation "BB" is displayed along the pay line, the game state transitions to the bonus state (NBB) (see Figure 178).

また、コンビネーション名「C_CDリプ」~「C_CUリプ_09」は、略称「斜めリプレイ」に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。なお、略称「斜めリプレイ」に係る図柄組合せは、3行×3列の図柄を結ぶ擬似的なラインのうちの斜めのライン(クロスダウンライン又はクロスアップライン)に図柄「リプレイ」が表示される図柄組合せである。 The combination names "C_CD Replay" to "C_CU Replay_09" are symbol combinations with the abbreviation "Diagonal Replay", and when they are displayed along an active line, a replay is activated. The symbol combinations with the abbreviation "Diagonal Replay" are symbol combinations in which the symbol "Replay" is displayed on a diagonal line (cross-down line or cross-up line) among the pseudo lines connecting the symbols in 3 rows and 3 columns.

また、コンビネーション名「C_RT4リプ_01」~「C_RT4リプ_03」は、略称「小山リプレイ」(別名を略称「RT4移行図柄」という)に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「小山リプレイ(=RT4移行図柄)」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT4状態に移行する(図178参照)。なお、略称「小山リプレイ」に係る図柄組合せは、左のリール3Lの下段の単位図柄表示領域、中のリール3Cの中段の単位図柄表示領域、及び右のリール3Rの下段の単位図柄表示領域に図柄「リプレイ」が表示される図柄組合せである。 The combination names "C_RT4 replay_01" to "C_RT4 replay_03" are symbol combinations with the abbreviation "Koyama Replay" (also called "RT4 transition symbol"), and when they are displayed along an active line, a replay is activated. As described above, when the symbol combination with the abbreviation "Koyama Replay (=RT4 transition symbol)" is displayed along an active line during the infinite RT state, the game state transitions to the RT4 state (see FIG. 178). The symbol combination with the abbreviation "Koyama Replay" is a symbol combination in which the symbol "Replay" is displayed in the unit symbol display area in the lower row of the left reel 3L, the unit symbol display area in the middle row of the middle reel 3C, and the unit symbol display area in the lower row of the right reel 3R.

また、コンビネーション名「C_RT3リプA_01」~「C_RT3リプD_04」は、略称「弱チェリプ」(別名を略称「RT3移行図柄」という)に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「弱チェリプ(=RT3移行図柄)」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT3状態に移行する(図178参照)。なお、略称「弱チェリプ」に係る図柄組合せは、停止操作のタイミングが適切である場合に、左のリール3Lの上段又は下段の単位図柄表示領域に図柄「チェリー」が表示される図柄組合せである。 The combination names "C_RT3 lip A_01" to "C_RT3 lip D_04" are symbol combinations with the abbreviation "Weak Cherry Lip" (also called "RT3 transition symbol"), and when they are displayed along an active line, a replay is activated. As mentioned above, when a symbol combination with the abbreviation "Weak Cherry Lip (=RT3 transition symbol)" is displayed along an active line during an infinite RT state, the game state transitions to an RT3 state (see FIG. 178). The symbol combination with the abbreviation "Weak Cherry Lip" is a symbol combination in which the symbol "Cherry" is displayed in the unit symbol display area in the upper or lower row of the left reel 3L when the timing of the stop operation is appropriate.

また、コンビネーション名「C_BBリプ_01」~「C_BBリプ_18」は、略称「BB中リプレイ」に係る図柄組合せである。略称「BB中リプレイ」の図柄組合せが有効ラインに沿って表示されると、再遊技の作動が行われる。 The combination names "C_BB replay_01" to "C_BB replay_18" are symbol combinations with the abbreviation "BB replay." When the symbol combination with the abbreviation "BB replay" is displayed along the pay line, a replay is activated.

また、コンビネーション名「C_BTリプ_01」~「C_TPリプ_03」は、略称「平行リプレイ」(別名を略称「RT1移行図柄」という)に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「平行リプレイ(=RT1移行図柄)」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT1状態に移行する(図178参照)。なお、略称「平行リプレイ」に係る図柄組合せは、3行×3列の図柄を結ぶ擬似的なラインのうちの平行なライン(ボトムライン、センターライン又はトップライン)に図柄「リプレイ」が表示される図柄組合せである。 The combination names "C_BT replay_01" to "C_TP replay_03" are symbol combinations with the abbreviation "Parallel Replay" (also called the abbreviation "RT1 transition symbol"), and when they are displayed along an active line, a replay is activated. As mentioned above, when a symbol combination with the abbreviation "Parallel Replay (= RT1 transition symbol)" is displayed along an active line during an infinite RT state, the game state transitions to the RT1 state (see Figure 178). The symbol combination with the abbreviation "Parallel Replay" is a symbol combination in which the symbol "Replay" is displayed on a parallel line (bottom line, center line, or top line) among the pseudo lines connecting the symbols in 3 rows x 3 columns.

また、コンビネーション名「C_RT5_01」~「C_RT5リプ_09」は、略称「強チャンスリプ」(別名を略称「RT5移行図柄」という)に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「強チャンスリプ(=RT5移行図柄)」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT5状態に移行する(図178参照)。なお、略称「強チャンスリプ」に係る図柄組合せは、左のリール3Lの中段の単位図柄表示領域、中のリール3Cの中段の単位図柄表示領域、及び右のリール3Rの上段の単位図柄表示領域に図柄「リプレイ」が表示される図柄組合せである。 The combination names "C_RT5_01" to "C_RT5 replay_09" are symbol combinations with the abbreviation "Strong Chance Replay" (also called "RT5 transition symbol"), and when they are displayed along an active line, a replay is activated. As mentioned above, when a symbol combination with the abbreviation "Strong Chance Replay (=RT5 transition symbol)" is displayed along an active line during an infinite RT state, the game state transitions to an RT5 state (see FIG. 178). The symbol combination with the abbreviation "Strong Chance Replay" is a symbol combination in which the symbol "Replay" is displayed in the unit symbol display area in the middle of the left reel 3L, the unit symbol display area in the middle of the middle reel 3C, and the unit symbol display area in the upper part of the right reel 3R.

また、コンビネーション名「C_CD7リプA_01」~「C_CU7リプC_04」は、略称「7揃いリプ」(別名を略称「RT5移行図柄」という)に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「7揃いリプ(=RT5移行図柄)」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT5状態に移行する(図178参照)。なお、略称「7揃いリプ」に係る図柄組合せは、停止操作のタイミングが適切である場合に、3行×3列の図柄を結ぶ擬似的なラインのうちの何れかに図柄「赤7」又は図柄「青7」が表示される図柄組合せである。 The combination names "C_CD7RipA_01" to "C_CU7RipC_04" are symbol combinations with the abbreviation "7-match Rip" (also called the abbreviation "RT5 transition symbol"), and when they are displayed along an active line, a replay is activated. As mentioned above, when a symbol combination with the abbreviation "7-match Rip (=RT5 transition symbol)" is displayed along an active line during an infinite RT state, the game state transitions to an RT5 state (see FIG. 178). The symbol combination with the abbreviation "7-match Rip" is a symbol combination in which the symbol "red 7" or the symbol "blue 7" is displayed on one of the pseudo lines connecting the symbols in 3 rows and 3 columns when the timing of the stop operation is appropriate.

また、コンビネーション名「C_CUBARリプA」~「C_BTBARリプC_02」は、略称「BAR揃いリプ」(別名を略称「RT5移行図柄」という)に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「BAR揃いリプ(=RT5移行図柄)」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT5状態に移行する(図178参照)。なお、略称「BAR揃いリプ」に係る図柄組合せは、停止操作のタイミングが適切である場合に、3行×3列の図柄を結ぶ擬似的なラインのうちの何れかに図柄「BAR」が表示される図柄組合せである。 The combination names "C_CUBAR lip A" to "C_BTBAR lip C_02" are symbol combinations with the abbreviation "BAR alignment lip" (also called the abbreviation "RT5 transition symbol"), and when they are displayed along an active line, a replay is activated. As described above, when a symbol combination with the abbreviation "BAR alignment lip (= RT5 transition symbol)" is displayed along an active line during the infinite RT state, the game state transitions to the RT5 state (see Figure 178). The symbol combination with the abbreviation "BAR alignment lip" is a symbol combination in which the symbol "BAR" is displayed on one of the pseudo lines connecting the symbols in 3 rows x 3 columns when the timing of the stop operation is appropriate.

また、コンビネーション名「C_フェイクA_01」~「C_フェイクG_04」は、略称「フェイクリプ」に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、コンビネーション名「C_特殊リプA_01」~「C_特殊リプD_02」は、略称「リーチ目リプ」に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。 The combination names "C_Fake A_01" to "C_Fake G_04" are symbol combinations that are abbreviated as "Fake Lip", and when they are displayed along an active line, a replay will be activated.The combination names "C_Special Lip A_01" to "C_Special Lip D_02" are symbol combinations that are abbreviated as "Reach Eye Lip", and when they are displayed along an active line, a replay will be activated.

また、コンビネーション名「C_CDベルAAA_01」~「C_BTベル_09」は、略称「ベル」に係る図柄組合せであり、有効ラインに沿って表示されると、8枚のメダルが払い出される。なお、略称「ベル」に係る図柄組合せのうち、「C_CDベルAAA_01」~「C_CDベルBBB」に係る図柄組合せは、3行×3列の図柄を結ぶ擬似的なラインのうちのクロスダウン(CD)ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「CDベル」と呼ぶことがある。同様に、略称「ベル」に係る図柄組合せのうち、「C_TPベル_01」~「C_TPベル_18」に係る図柄組合せは、トップ(TP)ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「TPベル」と呼ぶことがあり、「C_CTベル_01」~「C_CTベル_06」に係る図柄組合せは、センター(CT)ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「CTベル」と呼ぶことがあり、「C_CUベル_01」~「C_CUベル_18」に係る図柄組合せは、クロスアップ(CU)ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「CUベル」と呼ぶことがあり、「C_BTベル_01」~「C_BTベル_09」に係る図柄組合せは、ボトム(BT)ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「BTベル」と呼ぶことがある。 The combination names "C_CD Bell AAA_01" to "C_BT Bell_09" are symbol combinations related to the abbreviation "Bell", and when they are displayed along an active line, 8 medals are paid out. Among the symbol combinations related to the abbreviation "Bell", the symbol combinations "C_CD Bell AAA_01" to "C_CD Bell BBB" are symbol combinations in which the "Bell" symbol is displayed on the cross-down (CD) line of the pseudo-lines connecting the symbols in 3 rows and 3 columns, and may be referred to as "CD Bell" below. Similarly, among the symbol combinations associated with the abbreviation "bell," the symbol combinations associated with "C_TP bell_01" to "C_TP bell_18" are symbol combinations in which the symbol "bell" is displayed on the top (TP) line, and may be referred to as "TP bells" below; the symbol combinations associated with "C_CT bell_01" to "C_CT bell_06" are symbol combinations in which the symbol "bell" is displayed on the center (CT) line, and may be referred to as "CT bells" below; the symbol combinations associated with "C_CU bell_01" to "C_CU bell_18" are symbol combinations in which the symbol "bell" is displayed on the cross-up (CU) line, and may be referred to as "CU bells" below; and the symbol combinations associated with "C_BT bell_01" to "C_BT bell_09" are symbol combinations in which the symbol "bell" is displayed on the bottom (BT) line, and may be referred to as "BT bells" below.

また、コンビネーション名「C_左1枚役A_01」~「C_右1枚役B_06」は、略称「1枚出目」に係る図柄組合せであり、有効ラインに沿って表示されると、1枚のメダルが払い出される。 The combination names "C_Left 1 Coin A_01" to "C_Right 1 Coin B_06" are symbol combinations that are abbreviated as "1 Coin Out," and when they are displayed along an active line, one medal is paid out.

また、コンビネーション名「C_左移行役_01」~「C_右移行役_06」は、略称「RT0移行図柄」に係る図柄組合せであり、有効ラインに沿って表示されると、1枚のメダルが払い出されるとともに、遊技状態がRT0状態に移行する(図178参照)。 The combination names "C_Left Transition_01" to "C_Right Transition_06" are symbol combinations that are referred to as "RT0 Transition Symbols" for short. When they are displayed along an active line, one medal is paid out and the game state transitions to the RT0 state (see Figure 178).

また、コンビネーション名「C_スイカA_01」~「C_スイカF_02」は、略称「スイカ」に係る図柄組合せであり、有効ラインに沿って表示されると、3枚のメダルが払い出される。また、コンビネーション名「C_チェリーA_01」~「C_チェリーE_02」は、略称「チェリー」に係る図柄組合せであり、有効ラインに沿って表示されると、3枚のメダルが払い出される。 The combination names "C_Watermelon A_01" to "C_Watermelon F_02" are symbol combinations associated with the abbreviation "Watermelon", and when they are displayed along a winning line, three medals are paid out. The combination names "C_Cherry A_01" to "C_Cherry E_02" are symbol combinations associated with the abbreviation "Cherry", and when they are displayed along a winning line, three medals are paid out.

また、コンビネーション名「C_SP役A_01」~「C_SP役G」は、略称「確定出目」に係る図柄組合せであり、有効ラインに沿って表示されると、1枚のメダルが払い出される。また、コンビネーション名「C_Vベル_01」~「C_Vベル_18」は、略称「CBB中ベル」に係る図柄組合せであり、有効ラインに沿って表示されると、12枚のメダルが払い出される。 The combination names "C_SP A_01" to "C_SP G" are symbol combinations that are abbreviated as "Determined Results", and when they are displayed along a winning line, one medal is paid out. The combination names "C_V Bell_01" to "C_V Bell_18" are symbol combinations that are abbreviated as "CBB Medium Bell", and when they are displayed along a winning line, twelve medals are paid out.

[当籤役と停止表示される図柄組合せとの対応関係]
続いて、図205を参照して、内部当籤役と停止表示される図柄組合せとの対応関係について説明する。なお、図205は、決定され得る各種内部当籤役と、各内部当籤役決定時に停止表示される図柄組合せ(略称)との対応関係を示す図である。
[Correspondence between winning combinations and stop-displayed symbol combinations]
Next, the correspondence between the internal winning combination and the symbol combination that is stopped and displayed will be described with reference to Fig. 205. Fig. 205 is a diagram showing the correspondence between various internal winning combinations that can be determined and the symbol combinations (abbreviations) that are stopped and displayed when each internal winning combination is determined.

本実施形態のパチスロ1では、遊技者の停止操作の順序(押し順)に応じて表示される図柄組合せが異なる役、いわゆる「押し順役」を設ける。本実施形態のパチスロ1では、「F_6択維持リプ123」~「F_6択維持リプ321」、「F_6択突入リプ123」~「F_6択突入リプ321」、「F_6択転落リプ123」~「F6択転落リプ321」、「F_3択昇格リプ1xx」~「F_3択昇格リプ3xx」、及び「F_123ベルA」~「F_321ベルB」が押し順役である。なお、以下では、「F_6択維持リプ123」~「F_6択維持リプ321」を「6択維持リプ」と呼ぶことがあり、「F_6択突入リプ123」~「F_6択突入リプ321」を「6択突入リプ」と呼ぶことがあり、「F_6択転落リプ123」~「F6択転落リプ321」を「6択転落リプ」と呼ぶことがあり、「F_3択昇格リプ1xx」~「F_3択昇格リプ3xx」を「3択昇格リプ」と呼ぶことがあり、「F_123ベルA」~「F_321ベルB」を「押し順ベル」と呼ぶことがある。 In the pachislot 1 of this embodiment, a role in which different symbol combinations are displayed depending on the order of the player's stopping operations (push order), known as a "push order role," is provided. In the pachislot 1 of this embodiment, the push order roles are "F_6-choice maintenance lip 123" to "F_6-choice maintenance lip 321," "F_6-choice entry lip 123" to "F_6-choice entry lip 321," "F_6-choice fall lip 123" to "F6-choice fall lip 321," "F_3-choice promotion lip 1xx" to "F_3-choice promotion lip 3xx," and "F_123 bell A" to "F_321 bell B." In the following, "F_6-choice maintenance reply 123" to "F_6-choice maintenance reply 321" may be referred to as "6-choice maintenance replies", "F_6-choice entry reply 123" to "F_6-choice entry reply 321" may be referred to as "6-choice entry replies", "F_6-choice fall reply 123" to "F6-choice fall reply 321" may be referred to as "6-choice fall replies", "F_3-choice promotion reply 1xx" to "F_3-choice promotion reply 3xx" may be referred to as "3-choice promotion replies", and "F_123 bell A" to "F_321 bell B" may be referred to as "push order bells".

上述した通り、押し順役には、その名称の一部に、正解となる押し順を示す。例えば、名称の一部に「1xx」とある内部当籤役は、正解となる押し順が、第1停止操作が左リール3Lに対するものであることを意味し、名称の一部に「2xx」とある内部当籤役は、正解となる押し順が、第1停止操作が中リール3Cに対するものであることを意味し、名称の一部に「3xx」とある内部当籤役は、正解となる押し順が、第1停止操作が右リール3Rに対するものであることを意味する。また、内部当籤役の名称の一部に「123」とある内部当籤役は、正解となる押し順が「左、中、右」の順であることを意味し、内部当籤役の名称の一部に「132」とある内部当籤役は、正解となる押し順が「左、右、中」の順であることを意味し、内部当籤役の名称の一部に「213」とある内部当籤役は、正解となる押し順が「中、左、右」の順であることを意味し、内部当籤役の名称の一部に「231」とある内部当籤役は、正解となる押し順が「左、右、中」の順であることを意味し、内部当籤役の名称の一部に「312」とある内部当籤役は、正解となる押し順が「右、左、中」の順であることを意味し、内部当籤役の名称の一部に「321」とある内部当籤役は、正解となる押し順が「右、中、左」の順であることを意味する。 As described above, the push order role has the correct push order indicated as part of its name. For example, an internal winning role with "1xx" as part of its name means that the correct push order is for the first stop operation on the left reel 3L, an internal winning role with "2xx" as part of its name means that the correct push order is for the first stop operation on the middle reel 3C, and an internal winning role with "3xx" as part of its name means that the correct push order is for the first stop operation on the right reel 3R. In addition, an internal winning role with "123" as part of its name means that the correct push order is "left, center, right", an internal winning role with "132" as part of its name means that the correct push order is "left, right, center", and an internal winning role with "213" as part of its name means that the correct push order is "center, left, right". An internal winning role with "231" as part of its name means that the correct pressing order is "left, right, center", an internal winning role with "312" as part of its name means that the correct pressing order is "right, left, center", and an internal winning role with "321" as part of its name means that the correct pressing order is "right, center, left".

図205(A)は、表示される図柄組合せが押し順に関係のない役(非押し順役)における内部当籤役と停止表示される図柄組合せとの対応関係である。パチスロ1では、非押し順役が内部当籤役として決定されると、図205(A)において対応付けられた図柄組合せの略称のうち、図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。なお、非押し順役のうち内部当籤役「F_クラウンBB」「F_赤BB」及び「F_青BB」は、所謂取りこぼしが生じる当籤役であり、停止操作のタイミングが正確である場合(所謂、目押しが正確である場合)に、図205(A)に示す図柄組合せの略称のうちの、図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 Figure 205 (A) shows the correspondence between the internal winning combination and the symbol combination that is stopped and displayed in a role where the displayed symbol combination is not related to the push order (non-push order role). In Pachislot 1, when a non-push order role is determined as an internal winning role, one of the displayable symbol combinations shown in Figures 183 to 196 among the abbreviations of the symbol combinations that are associated in Figure 205 (A) is displayed along the effective line. Note that the internal winning roles "F_crown BB", "F_red BB" and "F_blue BB" among the non-push order roles are winning roles that cause so-called misses, and when the timing of the stop operation is accurate (so-called accurate eye-pushing), one of the displayable symbol combinations shown in Figures 183 to 196 among the abbreviations of the symbol combinations shown in Figure 205 (A) is displayed along the effective line.

図205(B)は、表示される図柄組合せが押し順に関係のある役(押し順役)における内部当籤役と停止表示される図柄組合せとの対応関係である。なお、図205(B)では、「押し順ベル」の対応関係は省略しているが、「押し順ベル」が内部当籤役として決定された場合の表示される図柄組合せについては、後に後述する。 Figure 205(B) shows the correspondence between the internal winning combination and the symbol combination that is stopped and displayed when the displayed symbol combination is related to the push order (push order role). Note that the correspondence of the "push order bell" is omitted in Figure 205(B), but the symbol combination that is displayed when the "push order bell" is determined as the internal winning role will be described later.

図205(B)に示すように、内部当籤役「6択維持リプ」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、コンビネーション名「C_CUリプ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、コンビネーション名「C_BTリプ」又は「C_CTリプ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 As shown in FIG. 205(B), the internal winning role "6-choice maintenance lip" displays different symbol combinations depending on the pressing order, and if the pressing order is correct, one of the possible symbol combinations shown in FIG. 183 to FIG. 196 among the symbol combinations related to the combination name "C_CU lip" is displayed along the effective line. On the other hand, if the pressing order is incorrect, one of the possible symbol combinations shown in FIG. 183 to FIG. 196 among the symbol combinations related to the combination name "C_BT lip" or "C_CT lip" is displayed along the effective line.

なお、コンビネーション名「C_CUリプ」とは、略称「斜めリプレイ」のうちのコンビネーション名「C_CDリプ」以外の「C_CUリプ_01」~「C_CUリプ_09」をいう(図197~図204参照)。また、コンビネーション名「C_BTリプ」とは、略称「平行リプレイ(RT1移行図柄)」のうちのコンビネーション名「C_BTリプ_01」~「C_BTリプ_09」をいい、また、コンビネーション名「C_CTリプ」とは、略称「平行リプレイ(RT1移行図柄)」のうちのコンビネーション名「C_CTリプ_01」~「C_BTリプ_06」をいう。 The combination name "C_CU replay" refers to the combination names "C_CU replay_01" to "C_CU replay_09" other than the combination name "C_CD replay" in the abbreviation "Diagonal replay" (see Figures 197 to 204). The combination name "C_BT replay" refers to the combination names "C_BT replay_01" to "C_BT replay_09" in the abbreviation "Parallel replay (RT1 transition symbol)", and the combination name "C_CT replay" refers to the combination names "C_CT replay_01" to "C_BT replay_06" in the abbreviation "Parallel replay (RT1 transition symbol)".

内部当籤役「6択維持リプ」において押し順が正解の場合に有効ラインに沿って表示されるコンビネーション名「C_CUリプ」に係る図柄組合せは、RT状態の移行契機とはならない図柄組合せであるため、「6択維持リプ」が内部当籤役として決定され、かつ、押し順が正解の場合には、RT状態が移行することなく維持される。反対に、押し順が正解でない場合に有効ラインに沿って表示されるコンビネーション名「C_BTリプ」又は「C_CTリプ」に係る図柄組合せは、RT1移行図柄であるため、無限RT中に「6択維持リプ」が内部当籤役として決定され、かつ、押し順が不正解の場合には、RT状態がRT1状態に移行することになる。 When the push order is correct for the internal winning role "6-choice maintenance lip," the symbol combination associated with the combination name "C_CU lip" that is displayed along the active line is a symbol combination that does not trigger a transition to the RT state, so if the push order is correct and "6-choice maintenance lip" is determined as the internal winning role, the RT state is maintained without transitioning. Conversely, when the push order is incorrect, the symbol combination associated with the combination names "C_BT lip" or "C_CT lip" that are displayed along the active line are RT1 transition symbols, so during the infinite RT, "6-choice maintenance lip" is determined as the internal winning role and if the push order is incorrect, the RT state will transition to the RT1 state.

また、内部当籤役「6択突入リプ」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、略称「小山リプレイ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、コンビネーション名「C_BTリプ」又は「C_CTリプ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning role "6-choice entry replay" displays different symbol combinations depending on the pressing order, and if the pressing order is correct, one of the possible symbol combinations shown in Figures 183 to 196 among the symbol combinations related to the abbreviation "Koyama Replay" is displayed along the effective line. On the other hand, if the pressing order is incorrect, one of the possible symbol combinations shown in Figures 183 to 196 among the symbol combinations related to the combination names "C_BT replay" or "C_CT replay" is displayed along the effective line.

内部当籤役「6択突入リプ」において押し順が正解の場合に有効ラインに沿って表示される略称「小山リプレイ」に係る図柄組合せは、RT4移行図柄であり、また、押し順が正解でない場合に有効ラインに沿って表示されるコンビネーション名「C_BTリプ」又は「C_CTリプ」に係る図柄組合せは、RT1移行図柄である。そのため、無限RT中に「6択突入リプ」が内部当籤役として決定され、かつ、押し順が正解の場合には、RT状態がRT4状態に移行することになり、反対に、押し順が不正解の場合には、RT状態がRT1状態に移行することになる。 When the push order is correct for the internal winning role "6-choice entry replay", the symbol combination with the abbreviation "Koyama replay" that is displayed along the active line is an RT4 transition symbol, and when the push order is incorrect, the symbol combination with the combination names "C_BT replay" or "C_CT replay" that is displayed along the active line is an RT1 transition symbol. Therefore, when the "6-choice entry replay" is determined as the internal winning role during infinite RT and the push order is correct, the RT state will transition to the RT4 state, and conversely, when the push order is incorrect, the RT state will transition to the RT1 state.

また、内部当籤役「6択転落リプ」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、略称「C_CUリプ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、コンビネーション名「小山リプレイ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning role "6-choice fall replay" displays different symbol combinations depending on the pressing order, and if the pressing order is correct, one of the possible symbol combinations shown in Figures 183 to 196 among the symbol combinations related to the abbreviation "C_CU replay" is displayed along the valid line. On the other hand, if the pressing order is incorrect, one of the possible symbol combinations shown in Figures 183 to 196 among the symbol combinations related to the combination name "Koyama replay" is displayed along the valid line.

内部当籤役「6択転落リプ」において押し順が正解の場合に有効ラインに沿って表示されるコンビネーション名「C_CUリプ」に係る図柄組合せは、RT状態の移行契機とはならない図柄組合せであり、押し順が正解でない場合に有効ラインに沿って表示されるコンビネーション名「小山リプレイ」に係る図柄組合せは、RT4移行図柄である。そのため、無限RT中に「6択転落リプ」が内部当籤役として決定され、かつ、押し順が正解の場合には、RT状態が移行することなく維持されることになり、反対に、押し順が不正解の場合には、RT状態がRT4状態に移行することになる。 When the internal winning role "6-choice fall replay" is pressed correctly, the symbol combination associated with the combination name "C_CU replay" that is displayed along the active line is a symbol combination that does not trigger a transition to the RT state, and when the pressing order is incorrect, the symbol combination associated with the combination name "Koyama replay" that is displayed along the active line is a symbol that transitions to RT4. Therefore, when "6-choice fall replay" is determined as the internal winning role during infinite RT, and the pressing order is correct, the RT state will be maintained without transition, and conversely, when the pressing order is incorrect, the RT state will transition to RT4.

また、内部当籤役「3択昇格リプ」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、略称「強チャンスリプ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、コンビネーション名「C_CUリプ」又は「C_BTリプ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning role "3-choice promotion lip" displays different symbol combinations depending on the pressing order, and if the pressing order is correct, one of the possible symbol combinations shown in Fig. 183 to Fig. 196 among the symbol combinations related to the abbreviation "Strong Chance Lip" is displayed along the effective line. On the other hand, if the pressing order is incorrect, one of the possible symbol combinations shown in Fig. 183 to Fig. 196 among the symbol combinations related to the combination names "C_CU Lip" or "C_BT Lip" is displayed along the effective line.

内部当籤役「3択昇格リプ」において押し順が正解の場合に有効ラインに沿って表示される略称「強チャンスリプ」に係る図柄組合せは、RT5移行図柄であるため、無限RT中に「3択昇格リプ」が内部当籤役として決定され、かつ、押し順が正解の場合には、RT状態がRT5状態に移行する。一方、押し順が正解でない場合に有効ラインに沿って表示される図柄組合せのうち、コンビネーション名「C_CUリプ」に係る図柄組合せは、RT状態の移行契機とはならない図柄組合せであり、また、コンビネーション名「C_BTリプ」又は「C_CTリプ」に係る図柄組合せは、RT1移行図柄である。そのため、無限RT中に「3択昇格リプ」が内部当籤役として決定され、かつ、押し順が不正解の場合には、RT状態が維持されることもあり、また、RT状態がRT1状態に移行することもある。 The symbol combination for the internal winning role "3-choice promotion lip" that is displayed along the valid line when the pressing order is correct is an RT5 transition symbol, so if "3-choice promotion lip" is determined as the internal winning role during infinite RT and the pressing order is correct, the RT state transitions to RT5. On the other hand, among the symbol combinations that are displayed along the valid line when the pressing order is incorrect, the symbol combination with the combination name "C_CU lip" is a symbol combination that does not trigger a transition to the RT state, and the symbol combination with the combination name "C_BT lip" or "C_CT lip" is an RT1 transition symbol. Therefore, if "3-choice promotion lip" is determined as the internal winning role during infinite RT and the pressing order is incorrect, the RT state may be maintained, or the RT state may transition to RT1.

[報知(ART)機能の作動の有無を考慮した遊技状態の遷移フロー]
続いて、図206及び図207を参照して、報知(ART)機能の作動の有無を考慮した遊技状態の遷移フローについて説明する。本実施形態では、主制御回路90(メインCPU101)により、遊技者にとって有利な停止操作を報知する機能(ART機能)の作動の有無が決定される。それゆえ、本実施形態では、ボーナス非作動状態においてART機能の作動/非作動状態も遊技状態として管理する。
[Game state transition flow taking into account whether or not the notification (ART) function is activated]
Next, referring to Fig. 206 and Fig. 207, a transition flow of the game state considering whether or not the notification (ART) function is activated will be described. In this embodiment, the main control circuit 90 (main CPU 101) determines whether or not the function (ART function) that notifies the player of a stop operation advantageous to the player is activated. Therefore, in this embodiment, the activation/non-activation state of the ART function in the bonus non-activation state is also managed as a game state.

本実施形態のパチスロ1では、主制御回路90は、非ボーナス作動状態において、報知(ART)の有無に基づいて「通常状態」「CZ(チャンスゾーン)」及び「ART状態」を別個の遊技状態として管理する(より詳細には、図206に示すように、それぞれの遊技状態への前兆期間や準備期間も別個の遊技状態として管理する)。 In the pachislot 1 of this embodiment, in the non-bonus operating state, the main control circuit 90 manages the "normal state," "CZ (chance zone)," and "ART state" as separate game states based on the presence or absence of an alert (ART) (more specifically, as shown in FIG. 206, the precursory period and preparation period for each game state are also managed as separate game states).

通常状態は、遊技者にとって有利な停止操作の情報を報知しない遊技状態(非ナビ区間)であり、遊技者にとって不利な遊技状態である。通常状態は、RT0~RT5状態のいずれかの状態である。 The normal state is a game state (non-navigation section) in which information about stopping operations that are advantageous to the player is not notified, and is a game state that is disadvantageous to the player. The normal state is any of the RT0 to RT5 states.

CZ(チャンスゾーン)は、通常状態に比べてART抽籤に当籤する確率が高い遊技状態であり、通常状態に比べると遊技者にとって有利な遊技状態である。本実施形態のパチスロ1において、CZは、「初当りCZ」と「継続CZ」とからなり、また、継続CZは、更に「CZ(ART後)」と「特殊CZ」とからなる。 The CZ (Chance Zone) is a gaming state in which the probability of winning the ART lottery is higher than in the normal state, and is a gaming state that is more advantageous for the player than in the normal state. In the pachislot 1 of this embodiment, the CZ consists of a "first win CZ" and a "continuation CZ", and the continuation CZ further consists of a "CZ (after ART)" and a "special CZ".

CZは、1セット10ゲームの遊技期間であるが、CZからART状態に移行すると、残りの遊技期間が最低5ゲーム延長される。後述するようにパチスロ1では、CZ中にART抽籤に当籤すると、CZを一時中断してART状態に移行する。そして、その後ART状態が終了すると、中断していたCZを再開する。また、この再開したCZにおいてART抽籤に当籤すると、CZを一時中断してART状態に移行し、ART状態の終了後に中断していたCZを再開する。 The CZ is a play period of 10 games per set, but when transitioning from CZ to ART state, the remaining play period is extended by a minimum of 5 games. As described below, in Pachislot 1, if an ART lottery is won during the CZ, the CZ is temporarily suspended and the state transitions to the ART state. Then, when the ART state ends, the suspended CZ is resumed. Furthermore, if an ART lottery is won during this resumed CZ, the CZ is temporarily suspended and the state transitions to the ART state, and the suspended CZ is resumed after the ART state ends.

このときCZからART状態に移行するたびに、CZの残り遊技期間が延長されるため、パチスロ1では、CZ中のART抽籤に当籤する限り、CZとART状態とがループする。初当りCZは、このようなCZとART状態とのループにおける最初のCZであり、継続CZは、CZとART状態とのループ中に用いられるCZである。すなわち、CZとART状態とのループは、初当りCZから始まり、初当りCZ中にART抽籤に当籤すると、ART状態に移行し、このART状態が終了すると、その後、継続CZとART状態とがループすることになる。 At this time, each time the game transitions from the CZ to the ART state, the remaining play period of the CZ is extended, so in Pachislot 1, as long as the ART lottery during the CZ is won, the CZ and ART state will loop. The first hit CZ is the first CZ in such a loop between the CZ and the ART state, and the continued CZ is the CZ used during the loop between the CZ and the ART state. In other words, the loop between the CZ and the ART state begins with the first hit CZ, and if the ART lottery is won during the first hit CZ, the game transitions to the ART state, and when this ART state ends, the game will then loop between the continued CZ and the ART state.

初当りCZは、通常状態から(CZ前兆を介して)移行するCZであり、遊技者にとって有利な停止操作の情報を報知しない遊技状態(非ナビ区間)である。初当りCZは、RT0~RT5状態のいずれかの状態である。 The first hit CZ is a CZ that transitions from the normal state (via a CZ precursor) and is a game state (non-navigation section) in which information about stopping operations that are advantageous to the player is not notified. The first hit CZ is in any of the RT0 to RT5 states.

継続CZは、ART状態から(前兆を介さずに)移行するCZであり、遊技者にとって有利な停止操作の情報を報知する遊技状態(ナビ区間)である。継続CZは、基本的には、RT4状態又はRT5状態のいずれかの状態である。継続CZのうち、CZ(ART後)と特殊CZとは、ART抽籤に当籤する確率がそれぞれ異なる状態であり、後述するように、特殊CZの方がCZ(ART後)よりもART抽籤に当籤する確率が高い。 The continuation CZ is a CZ that transitions from the ART state (without any premonitions) and is a game state (navigation section) that notifies the player of information about stopping operations that are advantageous to the player. The continuation CZ is basically either an RT4 state or an RT5 state. Among the continuation CZs, the CZ (after ART) and the special CZ are states with different probabilities of winning the ART lottery, and as described below, the special CZ has a higher probability of winning the ART lottery than the CZ (after ART).

また、ART状態は、遊技者にとって有利な停止操作の情報を報知する遊技状態(ナビ区間)であり、遊技者にとって有利な遊技状態である。また、ART状態は、基本的には、RT4状態又はRT5状態のいずれかの状態である。なお、本実施形態では、ARTに当籤している状態で前兆遊技が終了し、RT状態がRT4状態又はRT4状態まで移行すると、ART状態が開始される。 The ART state is a game state (navigation section) that notifies the player of information about stop operations that are advantageous to the player, and is an advantageous game state for the player. The ART state is basically either the RT4 state or the RT5 state. In this embodiment, the ART state starts when the premonition game ends while the ART has been won and the RT state transitions to the RT4 state or the RT4 state.

図206に示すように、ART状態は、「通常ART」と「EP(エピソード)」と「ランク決めART」とからなる。通常ARTは、1セットを30ゲームとするART状態であり、1セット終了後は必ずCZ(継続CZ)に再突入する。EPは、所謂上乗せ特化ゾーンであり、ART状態の継続期間の延長が通常ARTよりも高確率で行われる状態である。なお、本実施形態のパチスロ1では、基本的には、セット数によりART状態の継続期間を管理しているため、EP中は、高確率でART状態の権利が付与されることになる(なお、ART状態の権利は、メインRAM103に記憶されており、ART状態の権利が付与されると、付与された数の権利がメインRAM103に記憶され、また、遊技状態がCZや通常状態からART状態に移行すると、メインRAM103に記憶されているART状態の権利が1つ消去される)。 As shown in FIG. 206, the ART state consists of "normal ART", "EP (episode)" and "ranking ART". Normal ART is an ART state in which one set is 30 games, and after one set is completed, the player always re-enters CZ (continuous CZ). EP is a so-called top-up special zone, and is a state in which the duration of the ART state is extended with a higher probability than normal ART. In the pachislot 1 of this embodiment, the duration of the ART state is basically managed by the number of sets, so that during EP, the right to the ART state is granted with a high probability (the right to the ART state is stored in the main RAM 103, and when the right to the ART state is granted, the granted number of rights is stored in the main RAM 103, and when the game state transitions from the CZ or normal state to the ART state, one right to the ART state stored in the main RAM 103 is erased).

ランク決めARTは、CZからART状態に移行した後の最初の1ゲームで完結する遊技状態であり、その後に行われる通常ART中のランクを決定する。なお、詳細は後述するが、通常ART中のランクは、通常ART中における各種上乗せ(例えば、ART状態のセット数の上乗せやCZのゲーム数の上乗せ)に影響を与える情報であり、高ランクであるほど各種上乗せが優遇されている。 The rank-determining ART is a game state that is completed in the first game after transitioning from CZ to ART state, and determines the rank during the normal ART that is played afterwards. Details will be described later, but the rank during normal ART is information that affects various add-ons during normal ART (for example, the add-on of the number of sets in ART state and the add-on of the number of games in CZ), and the higher the rank, the more favorable the various add-ons are.

図206及び図207に示すように、通常状態において後述するCZ抽籤に当籤し、かつ、1ゲーム以上のCZ前兆ゲーム数が決定されると(移行条件(A1)が成立すると)、主制御回路90は、遊技状態を通常状態からCZ前兆に移行させる。CZ前兆は、CZに移行する前に行われる前兆期間であり、CZ前兆においてCZ前兆ゲーム数が消化されると(移行条件(A2)が成立すると)、主制御回路90は、遊技状態をCZ前兆から初当りCZに移行させる。 As shown in Figures 206 and 207, when in the normal state a CZ lottery, described below, is won and the number of CZ premonition games is determined to be one or more (when transition condition (A1) is met), the main control circuit 90 transitions the gaming state from the normal state to the CZ premonition. The CZ premonition is a premonition period that takes place before transitioning to the CZ, and when the number of CZ premonition games is consumed during the CZ premonition (when transition condition (A2) is met), the main control circuit 90 transitions the gaming state from the CZ premonition to the first hit CZ.

また、初当りCZにおいて後述するART抽籤に当籤すると、当籤した遊技におけるRT状態が低RT状態(RT0~RT3状態)である場合には(移行条件(B1)が成立すると)、主制御回路90は、遊技状態を初当りCZからART準備中に移行させる。ART準備中は、ART抽籤に当籤した後に遊技状態をART状態に移行させるための準備期間であり、RT状態を高RT状態(RT4又はRT5状態)に移行させるために必要な停止操作の情報が報知される。この報知の結果、RT状態が高RT状態まで移行すると(移行条件(B2)が成立すると)、主制御回路90は、遊技状態をART準備中からランク決めARTに移行させる。 In addition, if the player wins the ART lottery described below in the first win CZ, and the RT state in the game in which the lottery was won is a low RT state (RT0 to RT3 state) (when the transition condition (B1) is met), the main control circuit 90 transitions the game state from the first win CZ to ART preparation. ART preparation is a preparation period for transitioning the game state to the ART state after the ART lottery is won, and information on the stopping operation required to transition the RT state to a high RT state (RT4 or RT5 state) is notified. As a result of this notification, when the RT state transitions to the high RT state (when the transition condition (B2) is met), the main control circuit 90 transitions the game state from ART preparation to the rank determination ART.

一方、初当りCZにおいて、ART抽籤に当籤した遊技におけるRT状態が高RT状態である場合には(移行条件(B3)が成立すると)、主制御回路90は、遊技状態を初当りCZからランク決めARTに移行させる。また、初当りCZがART抽籤に当籤することなく終了すると(移行条件(B4)が成立すると)、主制御回路90は、遊技状態を初当りCZから通常状態に移行させる。 On the other hand, in the first win CZ, if the RT state in the game in which the ART lottery is won is a high RT state (if the transition condition (B3) is met), the main control circuit 90 transitions the game state from the first win CZ to the rank determination ART. Also, if the first win CZ ends without winning the ART lottery (if the transition condition (B4) is met), the main control circuit 90 transitions the game state from the first win CZ to the normal state.

また、通常状態中もART抽籤を行っており、通常状態においてART抽籤に当籤し、かつ、1ゲーム以上のART前兆ゲーム数が決定されると(移行条件(C1)が成立すると)、主制御回路90は、遊技状態を通常状態からART前兆に移行させる。ART前兆は、ART状態に移行する前に行われる前兆期間である。ART前兆においてART前兆ゲーム数が消化されると、ART前兆ゲーム数が消化された遊技におけるRT状態が低RT状態である場合には(移行条件(C2)が成立すると)、主制御回路90は、遊技状態をART前兆からART準備中に移行させ、ART前兆ゲーム数が消化された遊技におけるRT状態が高RT状態である場合には(移行条件(C3)が成立すると)、主制御回路90は、遊技状態をART前兆からランク決めARTに移行させる。 In addition, the ART lottery is also performed during the normal state, and when the ART lottery is won in the normal state and the number of ART premonition games of one or more games is determined (when the transition condition (C1) is met), the main control circuit 90 transitions the game state from the normal state to the ART premonition. The ART premonition is a premonition period that takes place before transitioning to the ART state. When the number of ART premonition games is consumed during the ART premonition, if the RT state in the game in which the number of ART premonition games is consumed is a low RT state (when the transition condition (C2) is met), the main control circuit 90 transitions the game state from the ART premonition to ART preparation, and if the RT state in the game in which the number of ART premonition games is consumed is a high RT state (when the transition condition (C3) is met), the main control circuit 90 transitions the game state from the ART premonition to the rank determination ART.

なお、図206及び図207に示すように、本実施形態のパチスロ1では、CZ前兆及びART前兆は、通常状態からCZ又はART状態に移行する際に経由することがある一方で、CZからART状態、又はART状態からCZに移行する場合には経由することがない。 As shown in Figures 206 and 207, in the pachislot 1 of this embodiment, CZ precursors and ART precursors may occur when transitioning from the normal state to the CZ or ART state, but they are not passed through when transitioning from the CZ to the ART state, or from the ART state to the CZ.

続いて、ランク決めARTは、1ゲームで完結し、1ゲームが行われるとランク決めART中に決定した通常ART中のランクに基づいて他の遊技状態に移行する。具体的には、ランク決めART中に決定したランクが3以下である場合には(移行条件(D)が成立すると)、主制御回路90は、遊技状態をランク決めARTから通常ARTに移行させる。 Next, the rank determination ART is completed in one game, and once one game has been played, the game state transitions to another state based on the rank determined in the normal ART during the rank determination ART. Specifically, if the rank determined in the rank determination ART is 3 or less (if the transition condition (D) is met), the main control circuit 90 transitions the game state from the rank determination ART to the normal ART.

また、ランク決めART中に決定したランクが4であり、かつ、ランク決めART終了時のRT状態がRT4状態である場合には(移行条件(E1)が成立すると)、主制御回路90は、遊技状態をランク決めARTからEP準備中に移行させる。EP準備中は、ランク決めARTからEPに移行させる際にRT状態をRT5状態に移行させるための準備期間(なお、EPは、RT5状態中に行われる遊技状態である)であり、EP準備中にRT状態がRT5状態まで移行すると(移行条件(E2)が成立すると)、主制御回路90は、遊技状態をEP準備中からEPに移行させる。一方、ランク決めART中に決定したランクが4であり、かつ、ランク決めART終了時のRT状態がRT5状態である場合には(移行条件(E3)が成立すると)、主制御回路90は、遊技状態をランク決めARTからEPに移行させる。 Also, if the rank determined during the rank determination ART is 4 and the RT state at the end of the rank determination ART is RT4 (when the transition condition (E1) is met), the main control circuit 90 transitions the game state from the rank determination ART to EP preparation. EP preparation is a preparation period for transitioning the RT state to RT5 when transitioning from the rank determination ART to EP (note that EP is a game state performed during the RT5 state), and when the RT state transitions to the RT5 state during EP preparation (when the transition condition (E2) is met), the main control circuit 90 transitions the game state from EP preparation to EP. On the other hand, if the rank determined during the rank determination ART is 4 and the RT state at the end of the rank determination ART is RT5 (when the transition condition (E3) is met), the main control circuit 90 transitions the game state from the rank determination ART to EP.

また、通常ARTにおいて、ナビ高確中に「3択昇格リプ」が内部当籤役として決定され、かつ、当該遊技においてRT5状態に移行すると(移行条件(F)が成立すると)、主制御回路90は、遊技状態を通常ARTからEPに移行させる。なお、「3択昇格リプ」が内部当籤役として決定された遊技では、押し順正解時に略称「強チャンスリプ(RT5移行図柄)」に係る図柄組合せが有効ラインに沿って表示され、RT状態がRT5状態に移行する一方で、押し順不正解時には、RT状態がRT5状態に移行しない。後述するように、通常ART中は、ナビ高確中は、「3択昇格リプ」が内部当籤役として決定された場合に正解の押し順を報知する一方で、非ナビ高確中は、「3択昇格リプ」が内部当籤役として決定された場合には不正解の押し順(コンビネーション名「C_CUリプ」に係る図柄組合せが表示される押し順)を報知する。そのため、ART状態中の押し順の報知に従う限り、非ナビ高確中にRT状態がRT5状態に移行することがなく、また、非ナビ高確中に押し順の報知に従わずにRT5状態に移行してしまった場合には、ナビ高確中ではないため移行条件(F)が成立することないため、非ナビ高確中に遊技状態がEPに移行することがない。 In addition, in normal ART, when a "3-choice promotion lip" is determined as the internal winning role during high probability of navigation and the game transitions to the RT5 state (when transition condition (F) is met), the main control circuit 90 transitions the game state from normal ART to EP. In a game in which a "3-choice promotion lip" is determined as the internal winning role, when the push order is correct, a symbol combination referred to as a "strong chance lip (RT5 transition symbol)" is displayed along the active line and the RT state transitions to the RT5 state, whereas when the push order is incorrect, the RT state does not transition to the RT5 state. As described later, during normal ART, when the navigation is highly probable, the correct push order is announced if the "3-choice promotion lip" is determined as the internal winning role, while during non-navigation high probability, the incorrect push order (the push order that displays the symbol combination related to the combination name "C_CU lip") is announced if the "3-choice promotion lip" is determined as the internal winning role. Therefore, as long as the push order announcement during the ART state is followed, the RT state will not transition to the RT5 state during non-navigation high probability, and if the push order announcement is not followed during non-navigation high probability and the transition condition (F) is not met because the navigation is not highly probable, the game state will not transition to EP during non-navigation high probability.

また、EPにおいて、保証なし時の「6択転落リプ」が内部当籤役として決定され、かつ、当該遊技においてRT4状態に移行すると(移行条件(G)が成立すると)、主制御回路90は、遊技状態をEPから通常ARTに移行させる。なお、「6択転落リプ」が内部当籤役として決定された遊技では、押し順不正解時に略称「小山リプレイ(RT4移行図柄)」に係る図柄組合せが有効ラインに沿って表示され、RT状態がRT4状態に移行する一方で、押し順正解時には、RT状態がRT4状態に移行しない。後述するように、EP中は、RT4状態への転落回避の保証がある場合には、「6択転落リプ」の当籤時に正解の押し順を報知する一方で、保証がない場合には、「6択転落リプ」の当籤時に正解及び不正解の何れの押し順も報知しない(すなわち、押し順自体を報知しない)。そのため、保証なし時のEP中は、「6択転落リプ」の当籤時に自力で正解の押し順を当てることでEPを継続することができ、反対に押し順が不正解になってしまうと、EPから通常ARTに遊技状態が移行してしまう。 In addition, in the EP, when the "6-choice fall replay" without a guarantee is determined as the internal winning role and the game transitions to the RT4 state (when the transition condition (G) is met), the main control circuit 90 transitions the game state from EP to the normal ART. In a game in which the "6-choice fall replay" is determined as the internal winning role, when the push order is incorrect, a symbol combination related to the abbreviation "Koyama replay (RT4 transition symbol)" is displayed along the active line and the RT state transitions to the RT4 state, whereas when the push order is correct, the RT state does not transition to the RT4 state. As described later, during the EP, when there is a guarantee of avoiding a fall to the RT4 state, the correct push order is announced when the "6-choice fall replay" is won, whereas when there is no guarantee, neither the correct nor incorrect push order is announced when the "6-choice fall replay" is won (i.e., the push order itself is not announced). Therefore, during non-guaranteed EP, if you hit the correct button sequence when the "6-choice fall reply" is drawn, you can continue the EP. Conversely, if you hit the wrong button sequence, the game state will transition from EP to regular ART.

また、通常ARTのゲーム数が消化され、1セットの通常ARTが終了すると(移行条件(H)が成立すると)、主制御回路90は、遊技状態を通常ARTから継続CZに移行させる。 In addition, when the number of games in normal ART is consumed and one set of normal ART ends (when the transition condition (H) is met), the main control circuit 90 transitions the game state from normal ART to continuous CZ.

また、継続CZにおいて移行条件(I)が成立すると、主制御回路90は、遊技状態を継続CZから通常ARTに移行させる。ここで、継続CZ中はART抽籤を行っており、このART抽籤に当籤した場合に移行条件(I)が成立することになる。また、後述するように、本実施形態のパチスロ1では、ART状態のセット数を上乗せ(ストック)することがあり、継続CZの終了時にセット数のストックが残っている場合には、ストックの放出を行い、遊技状態が継続CZから通常ARTに移行する。そのため、継続CZから通常ARTに移行することになる移行条件(I)は、継続CZ中のART抽籤に当籤すること、又は、ART状態のセット数のストックが放出されること、の何れかが満たされた場合に成立する。 When the transition condition (I) is satisfied in the continuation CZ, the main control circuit 90 transitions the gaming state from the continuation CZ to the normal ART. Here, an ART lottery is held during the continuation CZ, and transition condition (I) is established when the ART lottery is won. As will be described later, in the pachislot 1 of this embodiment, the number of sets in the ART state may be added (stocked), and if the number of sets remaining in the stock at the end of the continuation CZ is released, and the gaming state transitions from the continuation CZ to the normal ART. Therefore, transition condition (I) for transitioning from the continuation CZ to the normal ART is established when either the ART lottery during the continuation CZ is won, or the number of sets in the ART state is released.

一方で、移行条件(I)が成立することなく継続CZのゲーム数が消化してしまった場合には(移行条件(J)が成立すると)、主制御回路90は、遊技状態を継続CZから通常状態に移行させる。なお、本実施形態のパチスロ1では、継続CZ(初当りCZも同様)から通常状態に移行する際に特殊な遊技性を有しており、この点の詳細は、図210で後述する。 On the other hand, if the number of games in the continuation CZ has been exhausted without the transition condition (I) being met (if the transition condition (J) is met), the main control circuit 90 transitions the game state from the continuation CZ to the normal state. Note that the pachislot 1 of this embodiment has special gameplay characteristics when transitioning from the continuation CZ (as well as the first hit CZ) to the normal state, and the details of this point will be described later in FIG. 210.

また、特定状態中にボーナスに係る役(「F_クラウンBB」「F_赤BB」又は「F_青BB」)が内部当籤役として決定されると(移行条件(K1)が成立すると)、主制御回路90は、遊技状態を特定状態から通常フラグ間に移行させる。なお、特定状態とは、通常状態、CZ前兆状態又はART前兆状態の何れかである。また、通常フラグ間において、ボーナスに係る役が入賞しボーナスが作動すると(移行条件(K2)が成立すると)、主制御回路90は、遊技状態を通常フラグ間から通常BBに移行させる。そして、通常BBにおいて規定枚数のメダルが払い出されボーナスの作動が終了すると(移行条件(K3)が成立すると)、主制御回路90は、遊技状態を通常BBから特定状態に移行させる。なお、通常BBから移行する特定状態は、移行条件(K1)が満たされたときに滞在していた遊技状態である。 When a bonus-related role ("F_Crown BB", "F_Red BB" or "F_Blue BB") is determined as the internal winning role during the specific state (when the transition condition (K1) is met), the main control circuit 90 transitions the game state from the specific state to the normal flag interval. The specific state is either the normal state, the CZ precursor state or the ART precursor state. When a bonus-related role is won and the bonus is activated during the normal flag interval (when the transition condition (K2) is met), the main control circuit 90 transitions the game state from the normal flag interval to the normal BB. Then, when a specified number of medals are paid out in the normal BB and the bonus operation ends (when the transition condition (K3) is met), the main control circuit 90 transitions the game state from the normal BB to the specific state. The specific state to which the game transitions from the normal BB is the game state in which the game was active when the transition condition (K1) was met.

また、通常フラグ間において後述するART抽籤に当籤すると(移行条件(L)が成立すると)、主制御回路90は、遊技状態を通常フラグ間からART中フラグ間に移行させる。同様に、通常BBにおいて後述するART抽籤に当籤すると(移行条件(M)が成立すると)、主制御回路90は、遊技状態を通常BBからART中BBに移行させる。 In addition, if an ART lottery described below is won between normal flags (if the transition condition (L) is met), the main control circuit 90 transitions the gaming state from between normal flags to between ART flags. Similarly, if an ART lottery described below is won in normal BB (if the transition condition (M) is met), the main control circuit 90 transitions the gaming state from normal BB to ART BB.

また、所定状態中にボーナスに係る役が内部当籤役として決定されると(移行条件(N1)が成立すると)、主制御回路90は、遊技状態を所定状態からART中フラグ間に移行させる。なお、所定状態とは、CZ(初当りCZ及び継続CZ)、ART準備中、ランク決めART、通常ART、EP前兆及びEPの何れかである。また、ART中フラグ間において、ボーナスに係る役が入賞しボーナスが作動すると(移行条件(N2)が成立すると)、主制御回路90は、遊技状態をART中フラグ間からART中BBに移行させる。そして、ART中BBにおいて規定枚数のメダルが払い出されボーナスの作動が終了すると(移行条件(N3)が成立すると)、主制御回路90は、遊技状態をART中BBからART準備中に移行させる。 In addition, when a bonus-related role is determined as an internal winning role during a predetermined state (when the transition condition (N1) is met), the main control circuit 90 transitions the game state from the predetermined state to the ART flag interval. The predetermined state is any of CZ (initial win CZ and continuous CZ), ART preparation, rank determination ART, normal ART, EP precursor, and EP. In addition, when a bonus-related role is won during the ART flag interval and the bonus is activated (when the transition condition (N2) is met), the main control circuit 90 transitions the game state from the ART flag interval to the ART BB interval. Then, when a specified number of medals are paid out in the ART BB interval and the bonus activation ends (when the transition condition (N3) is met), the main control circuit 90 transitions the game state from the ART BB interval to the ART preparation interval.

なお、図206に示すように、複数の遊技状態のうちの、通常状態、CZ前兆、ART前兆及び初当りCZは、遊技者に対して停止操作の情報を報知しない遊技状態(非ナビ区間)であり、また、ART準備中、ランク決めART、通常ART、EP前兆及び継続CZは、遊技者に対して停止操作の情報を報知する遊技状態(ナビ区間)である。また、EP中は、基本的にはナビ区間であるが、保証がない場合の「6択転落リプ」の当籤時に限り、非ナビ区間として扱われる。 As shown in FIG. 206, of the multiple game states, the normal state, CZ precursor, ART precursor, and first hit CZ are game states (non-navigation sections) in which the player is not notified of information on the stopping operation, and ART preparation, rank deciding ART, normal ART, EP precursor, and continuous CZ are game states (navigation sections) in which the player is notified of information on the stopping operation. Also, during EP, it is basically a navigation section, but it is treated as a non-navigation section only when the "6-choice fall lip" is won when there is no guarantee.

ここで、図205(B)を参照して、ナビ区間では、「6択維持リプ」又は「6択突入リプ」が内部当籤役として決定されると、遊技者に対して正解の押し順が報知される。一方、ナビ区間であっても「3択昇格リプ」が内部当籤役として決定された場合は、ナビ高確中であるか非ナビ高確中であるかに応じて報知する停止操作の情報が異なる。具体的には、ナビ区間中のナビ高確中は、「3択昇格リプ」が内部当籤役として決定されると、正解の押し順を報知し略称「強チャンスリプ」に係る図柄組合せの表示を促し、ナビ区間中の非ナビ高確中は、「3択昇格リプ」が内部当籤役として決定されると、不正解の押し順のうちのコンビネーション名「C_CUリプ」に係る図柄組合せが表示される押し順を報知する。 Now, referring to FIG. 205(B), in the navigation section, when a "six-choice maintenance lip" or a "six-choice entry lip" is determined as the internal winning role, the player is notified of the correct push order. On the other hand, even in the navigation section, when a "three-choice promotion lip" is determined as the internal winning role, the information on the stop operation notified differs depending on whether the navigation is in a high probability state or not. Specifically, during a high probability state in the navigation section, when a "three-choice promotion lip" is determined as the internal winning role, the correct push order is notified and a symbol combination related to the abbreviated name "strong chance lip" is displayed, and during a non-high probability state in the navigation section, when a "three-choice promotion lip" is determined as the internal winning role, the push order that displays the symbol combination related to the combination name "C_CU lip" among the incorrect push orders is notified.

また、「6択転落リプ」当籤時に報知する押し順は、EP中の転落回避の保証の有無に応じて異なり、保証あり時(ナビ区間)では、正解の押し順を報知しコンビネーション名「C_CUリプ」に係る図柄組合せの表示を促し、保証なし時(非ナビ区間)では、何らの押し順も報知しない。なお、EP中の転落回避の保証の有無は、後述する転落モードに基づき管理される。 In addition, the button press sequence notified when the "6-choice fall lip" is won varies depending on whether or not there is a guarantee of avoiding a fall during the EP. When there is a guarantee (navigation section), the correct button press sequence is notified and the display of the symbol combination related to the combination name "C_CU lip" is prompted, and when there is no guarantee (non-navigation section), no button press sequence is not notified. Note that whether or not there is a guarantee of avoiding a fall during the EP is managed based on the fall mode, which will be described later.

[内部当籤役と抽籤用フラグとの対応関係]
続いて、本実施形態のパチスロ1における遊技の流れの詳細について説明する。ここで、パチスロ1では、内部当籤役などに基づき各種の抽籤を行うが、以下では、内部当籤役を抽籤用フラグに変換した上で各種の抽籤を行う。図208は、内部当籤役と抽籤用フラグとの対応関係を示す図である。なお、本実施形態のパチスロ1では、各種抽籤をリール回転開始時(スタート時)又はリール停止時に行うことがある。図208(A)は、スタート時に行う各種抽籤に用いる抽籤用フラグと内部当籤役との対応関係を示し、図208(B)は、スタート時又はリール停止時に行う各種抽籤に用いる抽籤用フラグと内部当籤役との対応関係を示す。
[Correspondence between internal winning roles and lottery flags]
Next, the details of the flow of the game in the slot machine 1 of this embodiment will be described. In the slot machine 1, various lotteries are performed based on the internal lottery roles, etc., but in the following, the internal lottery roles are converted into lottery flags and then various lotteries are performed. FIG. 208 is a diagram showing the correspondence between the internal lottery roles and the lottery flags. In the slot machine 1 of this embodiment, various lotteries may be performed when the reels start to rotate (at the start) or when the reels stop. FIG. 208(A) shows the correspondence between the lottery flags used for various lotteries performed at the start and the internal lottery roles, and FIG. 208(B) shows the correspondence between the lottery flags used for various lotteries performed at the start or when the reels stop and the internal lottery roles.

図208(A)に示すように、スタート時に行う各種抽籤に用いる抽籤用フラグは、内部当籤役から決定される。例えば、内部当籤役「押し順ベル」及び「F_共通ベル」は、抽籤用フラグ「ベル」に対応する。また、「BB(CBB又はNBB)中のはずれ」は、抽籤用フラグ「ベルはずれA」に対応し、内部当籤役「F_BB中弱チェリプ」は、抽籤用フラグ「ベルはずれB」に対応する。 As shown in FIG. 208(A), the lottery flags used for the various lotteries held at the start are determined from the internal winning roles. For example, the internal winning roles "Push Order Bell" and "F_Common Bell" correspond to the lottery flag "Bell". Also, "Miss during BB (CBB or NBB)" corresponds to the lottery flag "Bell Miss A", and the internal winning role "Weak Cherry in F_BB" corresponds to the lottery flag "Bell Miss B".

続いて、図208(B)に示すように、リール停止時に行う各種抽籤に用いる抽籤用フラグは、リール停止時に有効ラインに沿って表示された図柄組合せから決定される。上述したように、本実施形態のパチスロ1では、押し順に応じて表示される図柄組合せが異なる押し順役を設けており、このような押し順役では、遊技者が実際に停止操作を行うまで、パチスロ1側において表示される図柄組合せを把握することができない。そこで、パチスロ1では、押し順役の一部については、表示された図柄組合せ(言い換えると、押し順の正解の有無)に応じて抽籤用フラグを異ならせている。 Next, as shown in FIG. 208(B), the lottery flags used for the various lotteries performed when the reels stop are determined from the symbol combinations displayed along the pay line when the reels stop. As described above, the pachislot 1 of this embodiment has a push order role in which the symbol combinations displayed differ depending on the push order, and with such a push order role, the player cannot know the symbol combination displayed on the pachislot 1 until he or she actually performs the stop operation. Therefore, in the pachislot 1, for some push order roles, the lottery flags are made different depending on the displayed symbol combination (in other words, whether or not the push order is correct).

なお、ART状態などのナビ区間中は、遊技者に対して停止操作の情報(押し順)が報知されるため、押し順役の当籤時に表示されるべき図柄組合せを、パチスロ1側において予め把握することができる。そこで、図208(B)に示すように、パチスロ1では、押し順役の一部と対応する抽籤用フラグとを、ナビ区間と非ナビ区間とで異ならせている。なお、パチスロ1では、表示される(表示されるべき)図柄組合せをパチスロ1側で予め把握できない非ナビ区間中は、各種抽籤をリール停止時に行い、パチスロ1側で予め把握できるナビ区間中は、各種抽籤をスタート時に行う。 During navigation intervals such as the ART state, the player is notified of information about the stopping operation (push order), so the Pachislot 1 can know in advance the symbol combination that should be displayed when the push order role is won. Therefore, as shown in FIG. 208(B), in the Pachislot 1, some of the push order roles and the corresponding lottery flags are made different in the navigation interval and the non-navigation interval. During non-navigation intervals where the Pachislot 1 cannot know in advance the symbol combination that will be displayed (or should be displayed), the Pachislot 1 holds various lotteries when the reels stop, and during navigation intervals where the Pachislot 1 can know in advance, the various lotteries are held at the start.

図208(B)に示すように、内部当籤役「6択突入リプ」は、非ナビ区間では、押し順正解時に抽籤用フラグ「弱チャンスリプ」が対応し、また、押し順不正解時に抽籤用フラグ「通常リプ」が対応する。また、内部当籤役「6択突入リプ」は、ナビ区間では、抽籤用フラグ「弱チャンスリプ」が対応する。なお、後述するように、各種抽籤では、抽籤用フラグ「通常リプ」よりも抽籤用フラグ「弱チャンスリプ」の方が抽籤結果が優遇されている。 As shown in FIG. 208(B), in the non-navigation section, the internal winning role "6-choice entry lip" corresponds to the lottery flag "weak chance lip" when the button is pressed correctly, and corresponds to the lottery flag "normal lip" when the button is pressed incorrectly. Also, in the navigation section, the internal winning role "6-choice entry lip" corresponds to the lottery flag "weak chance lip." Note that, as described below, in various lotteries, the lottery flag "weak chance lip" is favored in terms of lottery results over the lottery flag "normal lip."

ここで、内部当籤役「6択突入リプ」は、押し順正解時にRT2状態からRT4状態に移行する契機となる当籤役であるが、各種抽籤に用いる抽籤用フラグは、押し順正解時(RT4状態に移行)には「弱チャンスリプ」、押し順不正解時(RT2状態のまま維持)には「通常リプ」が対応するため、対応する抽籤用フラグもRT状態も押し順正解時の方が優遇されている。 The internal winning role "6-choice entry lip" is a winning role that triggers a transition from RT2 to RT4 when the button press sequence is correct, but the lottery flags used for various lotteries correspond to a "weak chance lip" when the button press sequence is correct (transition to RT4 state), and a "normal lip" when the button press sequence is incorrect (remains in RT2 state), so the corresponding lottery flags and RT state are favored when the button press sequence is correct.

また、内部当籤役「6択転落リプ」は、非ナビ区間では、押し順正解時に抽籤用フラグ「通常リプ」が対応し、また、押し順不正解時に抽籤用フラグ「弱チャンスリプ」が対応する。また、内部当籤役「6択転落リプ」は、ナビ区間では、抽籤用フラグ「弱チャンスリプ」が対応する。 In addition, in the non-navigation section, the internal winning role "6-choice fall lip" corresponds to the lottery flag "normal lip" when the button is pressed correctly, and corresponds to the lottery flag "weak chance lip" when the button is pressed incorrectly.In addition, in the navigation section, the internal winning role "6-choice fall lip" corresponds to the lottery flag "weak chance lip".

ここで、内部当籤役「6択転落リプ」は、押し順不正解時にRT5状態からRT4状態に移行(転落)する契機となる当籤役であるが、各種抽籤に用いる抽籤用フラグは、押し順正解時(RT5状態のまま維持)には「通常リプ」、押し順不正解時(RT4状態に転落)には「弱チャンスリプ」が対応するため、対応する抽籤用フラグとしては、押し順不正解時の方が押し順正解時よりも優遇されている。一方で、RT状態がRT5状態からRT4状態に転落してしまうため、RT状態の観点からは、押し順正解時の方が押し順不正解時よりも優遇されている。 Here, the internal winning role "6-choice fall lip" is a winning role that triggers a transition (fall) from RT5 state to RT4 state when the button is pressed incorrectly, but the lottery flags used for various lotteries correspond to a "normal lip" when the button is pressed correctly (remains in RT5 state) and a "weak chance lip" when the button is pressed incorrectly (falls to RT4 state), so the corresponding lottery flags are favored when the button is pressed incorrectly over when the button is pressed correctly. On the other hand, because the RT state falls from RT5 state to RT4 state, from the perspective of the RT state, a correct button press is favored over an incorrect button press.

続いて、内部当籤役「3択昇格リプ」は、非ナビ区間では、押し順正解時に抽籤用フラグ「強チャンスリプ」が対応し、また、押し順不正解時に抽籤用フラグ「通常リプ」が対応する。また、内部当籤役「3択昇格リプ」は、ナビ区間中は、ナビ高確又は非ナビ高確に応じて対応する抽籤用フラグが異なり、ナビ区間中のナビ高確時は、抽籤用フラグ「強チャンスリプ」が対応し、また、ナビ区間中の非ナビ高確時は、抽籤用フラグ「通常リプ」が対応する。なお、後述するように、各種抽籤では、抽籤用フラグ「通常リプ」よりも抽籤用フラグ「強チャンスリプ」の方が抽籤結果が優遇されている。 Next, in the non-navigation section, the internal winning role "3-choice promotion lip" corresponds to the lottery flag "strong chance lip" when the button is pressed correctly, and corresponds to the lottery flag "normal lip" when the button is pressed incorrectly. Also, during the navigation section, the internal winning role "3-choice promotion lip" corresponds to different lottery flags depending on whether the navigation is highly likely or not, and when the navigation is highly likely during the navigation section, it corresponds to the lottery flag "strong chance lip", and when the navigation is not highly likely during the navigation section, it corresponds to the lottery flag "normal lip". As will be described later, in various lotteries, the lottery flag "strong chance lip" is favored over the lottery flag "normal lip".

ここで、内部当籤役「3択昇格リプ」は、押し順正解時にRT4状態からRT5状態に移行(昇格)する契機となる当籤役であるが、各種抽籤に用いる抽籤用フラグは、押し順正解時(RT5状態に昇格)には「強チャンスリプ」、押し順不正解時(RT4状態のまま維持)には「通常リプ」が対応するため、対応する抽籤用フラグもRT状態も押し順正解時の方が優遇されている。 The internal winning role, "3-choice promotion lip," is a winning role that triggers a transition (promotion) from RT4 state to RT5 state when the button press sequence is correct, but the lottery flags used for various lotteries correspond to a "strong chance lip" when the button press sequence is correct (promotion to RT5 state), and a "normal lip" when the button press sequence is incorrect (remaining in RT4 state), so the corresponding lottery flags and RT state are favored when the button press sequence is correct.

<各遊技状態中の遊技性>
続いて、図209~図214を参照して、パチスロ1における代表的な遊技状態中の遊技の流れについて説明する。
<Gameplay in each game state>
Next, with reference to Figures 209 to 214, the flow of play during a typical game state in Pachislot 1 will be explained.

[通常状態中の遊技性]
初めに、図209を参照して、通常状態中の遊技の流れについて説明する。本実施形態のパチスロ1では、通常状態中はART状態を目指して遊技を行うことになる。通常状態からART状態への移行は、通常状態からCZを経由してART状態に移行するパターン(図209(A)参照)と、通常状態から直接ART状態に移行するパターン(図209(B)参照)との2パターンがある。
[Gameability during normal operation]
First, referring to FIG. 209, the flow of the game during the normal state will be described. In the pachislot 1 of this embodiment, the game is played with the aim of reaching the ART state during the normal state. There are two patterns for the transition from the normal state to the ART state: a pattern of transition from the normal state to the ART state via the CZ (see FIG. 209(A)), and a pattern of transition from the normal state directly to the ART state (see FIG. 209(B)).

図209(A)を参照して、通常状態からCZを経由してART状態に移行するパターンでは、主制御回路90は、通常状態中にCZ抽籤を行い、CZ抽籤に当籤すると遊技状態を通常状態から(CZ前兆を介して)CZに移行させ、CZ抽籤に当籤しないと遊技状態を通常状態のまま維持する。パチスロ1では、主制御回路90は通常状態中に、抽籤用フラグ「ベル」に基づくCZ抽籤(図209(A-1)参照)、及びベル以外の抽籤用フラグに基づくCZ抽籤(図209(A-2)参照)を行う。 Referring to FIG. 209(A), in a pattern of transitioning from the normal state to the ART state via CZ, the main control circuit 90 performs a CZ lottery during the normal state, and if the CZ lottery is won, transitions the gaming state from the normal state to CZ (via a CZ precursor), and if the CZ lottery is not won, maintains the gaming state in the normal state. In Pachislot 1, during the normal state, the main control circuit 90 performs a CZ lottery based on the lottery flag "Bell" (see FIG. 209(A-1)), and a CZ lottery based on a lottery flag other than Bell (see FIG. 209(A-2)).

図209(A-1)に示すように、パチスロ1では、通常状態中のモードとして、モード1、モード2、モード3及びモード4の4段階のモードを有しており、主制御回路90は、抽籤用フラグが「ベル」である場合に、現在のモードに基づいてCZ抽籤を行う。なお、4段階のモードのうち、抽籤用フラグ「ベル」に基づくCZ抽籤に当籤する確率は、モード1が最も低く、モード2が次に低く、モード3が次に低く、モード4が最も高い。 As shown in FIG. 209 (A-1), Pachislot 1 has four modes in the normal state: mode 1, mode 2, mode 3, and mode 4. When the lottery flag is "Bell", the main control circuit 90 performs a CZ lottery based on the current mode. Of the four modes, the probability of winning a CZ lottery based on the lottery flag "Bell" is lowest in mode 1, next lowest in mode 2, next lowest in mode 3, and highest in mode 4.

また、図209(A-2)に示すように、パチスロ1では、通常状態中の抽籤状態として低確、高確及び超高確の3段階の抽籤状態を有しており、主制御回路90は、抽籤用フラグがベル以外である場合に、抽籤用フラグ及び現在の抽籤状態に基づいてCZ抽籤を行う。なお、3段階の抽籤状態のうち、ベル以外の抽籤用フラグに基づくCZ抽籤に当籤する確率は、低確が最も低く、高確が次に低く、超高確が最も高い。 Also, as shown in FIG. 209 (A-2), Pachislot 1 has three lottery states during the normal state: low probability, high probability, and very high probability, and when the lottery flag is other than bell, the main control circuit 90 performs a CZ lottery based on the lottery flag and the current lottery state. Of the three lottery states, the probability of winning a CZ lottery based on a lottery flag other than bell is lowest for low probability, next lowest for high probability, and highest for very high probability.

主制御回路90は、通常状態中にモード及び抽籤状態を様々な契機で移行させつつ、抽籤用フラグとモード又は抽籤状態とに基づきCZ抽籤を行う。その結果、通常状態中にCZ抽籤に当籤すると遊技状態を通常状態から(CZ前兆を介して)CZに移行させ、CZ抽籤に当籤しないと遊技状態を通常状態のまま維持する。 The main control circuit 90 performs a CZ lottery based on the lottery flag and the mode or lottery state while transitioning between modes and lottery states at various times during the normal state. As a result, if the CZ lottery is won during the normal state, the game state transitions from the normal state to CZ (via a CZ precursor), and if the CZ lottery is not won, the game state remains in the normal state.

また、通常状態から直接ART状態に移行するパターンも、図209(B-1)(B-2)に示すように、2つのパターンが設けられている。直接ART状態に移行する一つ目のパターンは、図209(B-1)に示すように、主制御回路90は、通常状態中に抽籤用フラグと抽籤状態等とに基づきART抽籤を行い、その結果、ART抽籤に当籤すると、遊技状態を通常状態から(ART前兆及びART準備中を介して)ART状態に移行させ、ART抽籤に当籤しないと遊技状態を通常状態のまま維持する。 There are also two patterns for transitioning directly from the normal state to the ART state, as shown in Figures 209 (B-1) and (B-2). In the first pattern for transitioning directly to the ART state, as shown in Figure 209 (B-1), the main control circuit 90 performs an ART lottery during the normal state based on the lottery flag and the lottery state, etc., and as a result, if the ART lottery is won, the game state transitions from the normal state to the ART state (via the ART precursor and ART preparation), and if the ART lottery is not won, the game state remains in the normal state.

一方、直接ART状態に移行する二つ目のパターンでは、主制御回路90は、ART抽籤を行うことなく、RT状態がRT3状態に移行するとART状態のストックを付与して、その後、遊技状態を通常状態から(ART前兆及びART準備中を介して)ART状態に移行させる。 On the other hand, in the second pattern of directly transitioning to the ART state, the main control circuit 90 does not conduct an ART lottery, but instead awards ART state stocks when the RT state transitions to the RT3 state, and then transitions the game state from the normal state to the ART state (via the ART precursor and ART preparation).

ここで、上述のようにRT3状態へは、無限RT状態中にRT3移行図柄である略称「チェリプ」に係る図柄組合せが表示されると、移行する。図205を参照すると、略称「チェリプ」に係る図柄組合せは、内部当籤役として「F_弱チェリプ」が遊技において表示され、その他の役が内部当籤役として決定された場合には表示されない。また、図180を参照すると、無限RT状態では、「F_弱チェリプ」はRT2状態中に低い確率(32/65536)で内部当籤役として決定され、その他の無限RT状態(RT0状態、RT4状態及びRT5状態)中は、内部当籤役として決定されることがないため、RT3状態へは、RT2状態からのみ移行することがあり、その他のRT状態から移行することがない(図178参照)。 As described above, the state transitions to the RT3 state when a symbol combination related to the RT3 transition symbol, abbreviated as "Cherry-P", is displayed during the infinite RT state. Referring to FIG. 205, the symbol combination related to the abbreviated name "Cherry-P" is displayed in the game as an internal winning role, and is not displayed when any other role is determined as the internal winning role. Also, referring to FIG. 180, in the infinite RT state, "F_Weak Cherry-P" is determined as the internal winning role with a low probability (32/65536) during the RT2 state, and is not determined as the internal winning role during other infinite RT states (RT0 state, RT4 state, and RT5 state), so the state transitions to the RT3 state only from the RT2 state, and does not transition from other RT states (see FIG. 178).

そのため、直接ART状態に移行する二つ目のパターンでは、主制御回路90は、RT状態がRT2状態からRT3状態に移行すると、遊技状態を通常状態からART状態に移行させることになる。なお、有限RT状態であるRT1状態中は、「F_弱チェリプ」が中程度の確率(874/65536)で内部当籤役として決定されるが(図180参照)、RT1状態中に略称「弱チェリプ」に係る図柄組合せが表示されても、RT1状態は有限RT状態であるため、RT3状態に移行することはない。 Therefore, in the second pattern of directly transitioning to the ART state, when the RT state transitions from the RT2 state to the RT3 state, the main control circuit 90 transitions the gaming state from the normal state to the ART state. Note that during the RT1 state, which is a finite RT state, "F_Weak Cherry" is determined as the internal winning role with a medium probability (874/65536) (see Figure 180), but even if a symbol combination related to the abbreviation "Weak Cherry" is displayed during the RT1 state, the RT1 state is a finite RT state, so there is no transition to the RT3 state.

また、RT3状態中は、「F_弱チェリプ」が高確率(18752/65536)で内部当籤役として決定される(図180参照)。そのため、RT3状態に移行できた場合には略称「弱チェリプ」に係る図柄組合せが頻繁に表示されることになる。遊技者にとってみれば、略称「弱チェリプ」に係る図柄組合せが頻繁に表示されることで、RT3状態中であること、すなわち、ART状態のストックが付与されていることについて期待感を抱くことになる。このように本実施形態のパチスロ1では、特定の図柄組合せが頻繁に表示されると、ART状態のストックという特典が付与されている期待感を抱くことができる。 Also, during the RT3 state, "F_Weak Cherry" is determined as the internal winning role with a high probability (18752/65536) (see FIG. 180). Therefore, if the transition to the RT3 state is successful, the symbol combination referred to as "Weak Cherry" will be displayed frequently. From the player's perspective, the frequent display of symbol combinations referred to as "Weak Cherry" creates a sense of expectation that the RT3 state is in progress, that is, that the stock of the ART state has been granted. In this way, with the pachislot 1 of this embodiment, when a specific symbol combination is frequently displayed, the player can create a sense of expectation that the privilege of the stock of the ART state has been granted.

なお、RT3状態に移行したことに伴いART状態に移行する場合の、ART前兆の開始タイミングは任意である。すなわち、RT3状態に移行した時点で遊技状態を通常状態からART前兆に移行することとしてもよく、また、RT3状態中に任意のゲーム数が経過した時点で遊技状態を通常状態からART前兆に移行することとしてもよく、また、RT3状態からRT0状態に移行した時点で遊技状態を通常状態からART前兆に移行することとしてもよい。 When transitioning to the ART state following a transition to the RT3 state, the timing of the start of the ART precursor is arbitrary. That is, the gaming state may be transitioned from the normal state to the ART precursor when transitioning to the RT3 state, or the gaming state may be transitioned from the normal state to the ART precursor when a desired number of games have elapsed during the RT3 state, or the gaming state may be transitioned from the normal state to the ART precursor when transitioning from the RT3 state to the RT0 state.

[CZ中の遊技性]
続いて、図210及び図211を参照して、CZ中の遊技の流れについて説明する。
[Playability during CZ]
Next, referring to Figures 210 and 211, the flow of play during the CZ will be explained.

図210(A)に示すように、本実施形態のパチスロ1では、CZ中にART抽籤を行っており、このART抽籤に当籤すると、CZを一時中断してART状態に移行する。そして、その後ART状態が終了すると、中断していたCZを再開し、再びART抽籤を行う。このようにパチスロ1では、CZ中は、CZゲーム数が残っている限りCZとART状態とがループする。 As shown in FIG. 210(A), in the pachislot 1 of this embodiment, an ART lottery is held during the CZ, and if this ART lottery is won, the CZ is temporarily suspended and the system transitions to the ART state. Then, when the ART state ends, the suspended CZ is resumed and the ART lottery is held again. In this way, in the pachislot 1, during the CZ, the CZ and ART state are looped as long as there are CZ games remaining.

また、CZの最終ゲームにおいてART抽籤に非当籤の場合には、CZは終了することになるが、ART状態のセット数のストック状況によっては、CZの最終ゲーム終了時にストックが残っていることがある。パチスロ1では、CZの最終ゲームにおいてART抽籤に非当籤の場合であっても、ART状態のセット数のストックが有るときは、ストックを1つ放出し、ART状態に遊技状態を移行する。このとき、CZからART状態への移行に伴い、CZの残りゲーム数が最低5ゲーム延長される結果、その後、CZとART状態とがループすることになり、また、ART状態のセット数のストックが残っている限り、CZの最終ゲーム終了時にストックの放出が行われる結果、CZとART状態とがループすることになる。 Also, if the ART lottery is not a winning choice in the final game of the CZ, the CZ will end, but depending on the stock status of the number of sets in the ART state, there may be stocks remaining at the end of the final game of the CZ. In Pachislot 1, even if the ART lottery is not a winning choice in the final game of the CZ, if there is a stock of the number of sets in the ART state, one stock is released and the game state transitions to the ART state. At this time, with the transition from CZ to the ART state, the number of remaining games in the CZ is extended by at least five games, and thereafter the CZ and ART states will loop, and as long as there is a stock of the number of sets in the ART state remaining, the stock will be released at the end of the final game of the CZ, resulting in a loop between the CZ and the ART state.

一方で、CZの最終ゲームにおいてART抽籤に非当籤であり、かつ、ART状態のセット数のストックがない場合には、CZが終了し、遊技状態が通常状態に移行する。このとき、本実施形態のパチスロ1では、CZ終了後の通常状態の1ゲーム目に限り、2ゲーム目以降よりも高い確率で当籤するART抽籤(泣きの1回)を行う。このCZ終了後の1ゲーム目に行うART抽籤に当籤すると、ART状態に遊技状態を移行し、非当籤すると、通常状態のまま遊技状態を維持する。また、このCZ終了後の1ゲーム目に行うART抽籤に当籤することによりART状態に移行した場合にも、CZの残りゲーム数が最低5ゲーム延長され、結果、その後、CZとART状態とがループすることになり、また、その後のCZの最終ゲームのストック放出や、泣きの1回のART抽籤が行われる結果、CZとART状態とがループすることになる。 On the other hand, if the ART lottery is not a winning lottery in the final game of the CZ and there are no sets in the ART state stock, the CZ ends and the game state transitions to the normal state. At this time, in the pachislot 1 of this embodiment, an ART lottery (one last chance) is held only in the first game in the normal state after the CZ ends, with a higher probability of winning than in the second game and onwards. If the ART lottery held in the first game after the CZ ends is a winning lottery, the game state transitions to the ART state, and if it is not a winning lottery, the game state remains in the normal state. Also, if you transition to the ART state by winning the ART lottery in the first game after the end of this CZ, the number of remaining games in the CZ will be extended by a minimum of 5 games, resulting in a loop between the CZ and the ART state, and also the release of stocks in the final game of the CZ and one last ART lottery, resulting in a loop between the CZ and the ART state.

ここで、上述したように、本実施形態では、通常状態から移行したCZを初当りCZと呼び、CZとART状態とのループ中にART状態から戻った後のCZを継続CZと呼ぶ。続いて、初当りCZの概要と継続CZの概要とについて説明する。 As mentioned above, in this embodiment, the CZ transitioned to from the normal state is called the first hit CZ, and the CZ after returning from the ART state during the loop between the CZ and the ART state is called the continued CZ. Next, we will explain the overview of the first hit CZ and the continued CZ.

図210(B)に示すように、初当りCZ中は、CZの残りゲーム数に応じてART状態への移行契機が異なり、初当りCZは、CZの残りゲーム数が1以上の場合の抽籤フェーズAと、CZの残りゲーム数が0である場合の抽籤フェーズBと、から構成される。また、図210(C)に示すように、継続CZは、ART抽籤によるART状態への移行とストックの放出によるART状態への移行という移行契機を有しており、継続CZは、継続CZ中に行う抽籤フェーズAと、CZの残りゲーム数が0である場合の放出フェーズDと、から構成される。 As shown in FIG. 210(B), during the initial CZ, the trigger for transitioning to the ART state varies depending on the number of games remaining in the CZ, and the initial CZ is composed of lottery phase A when the number of games remaining in the CZ is 1 or more, and lottery phase B when the number of games remaining in the CZ is 0. Also, as shown in FIG. 210(C), the continued CZ has transition triggers of transitioning to the ART state by ART lottery and transitioning to the ART state by the release of stocks, and the continued CZ is composed of lottery phase A during the continued CZ, and release phase D when the number of games remaining in the CZ is 0.

なお、CZ終了後の1ゲーム目には泣きの1回のART抽籤が行われるが、この泣きの1回のART抽籤を便宜上、抽籤フェーズCと呼ぶ(抽籤フェーズCは、通常状態中のART抽籤であり、CZを構成するものではない)。 In addition, a one-time ART lottery is held in the first game after the end of the CZ, and for convenience, this one-time ART lottery is called lottery phase C (lottery phase C is an ART lottery during normal operation, and does not constitute a CZ).

続いて、図211(D)を参照して、これら各フェーズの概要について説明する。抽籤フェーズA,B,Cは、それぞれ抽籤用フラグなどに基づいてART抽籤を行うフェーズであり、このART抽籤に当籤した場合には、遊技状態がART状態に移行するとともに、CZの残りゲーム数を最低5ゲーム延長(加算)する。一方で、このART抽籤に非当籤の場合には、CZゲーム数が残っている限りCZが継続し、CZゲーム数が残っていない場合には通常状態に移行する。なお、本実施形態のパチスロ1では、抽籤フェーズC(CZ終了後の泣きの1回)においてART抽籤に当籤した場合にも、CZの残りゲーム数を最低5ゲーム延長(加算)する。その結果、抽籤フェーズCでART抽籤に当籤した場合には、その後、CZとART状態とのループが継続することになる。 Next, referring to FIG. 211(D), the outline of each of these phases will be described. In lottery phases A, B, and C, an ART lottery is performed based on a lottery flag or the like, and if the ART lottery is won, the game state transitions to the ART state and the number of remaining games of the CZ is extended (added) by at least 5 games. On the other hand, if the ART lottery is not won, the CZ continues as long as there are remaining CZ games, and if there are no remaining CZ games, the state transitions to the normal state. In the pachislot 1 of this embodiment, even if the ART lottery is won in lottery phase C (the last one after the end of the CZ), the number of remaining games of the CZ is extended (added) by at least 5 games. As a result, if the ART lottery is won in lottery phase C, the loop between the CZ and the ART state will continue.

また、放出フェーズDは、継続CZの最終ゲームにおいてART抽籤に非当籤であり、かつ、ART状態のセット数のストックがある場合に、保有するストックを1つ放出するフェーズである。放出フェーズDでは、ART状態のセット数のストックが残っている場合には、ART状態に遊技状態を移行するとともに、CZの残りゲーム数を最低5ゲーム延長(加算)する。一方で、放出フェーズDにおいて、ART状態のセット数のストックが残っていない場合には(CZの残りゲーム数が0であるため)、次遊技に、泣きの1回の抽籤フェーズCに基づくART抽籤が行われる。 In addition, the release phase D is a phase in which, if the ART lottery in the final game of the continued CZ is not a winning lottery and there is a stock of the number of sets in the ART state, one of the held stocks is released. In the release phase D, if there is a stock of the number of sets in the ART state remaining, the game state is transitioned to the ART state and the number of remaining games in the CZ is extended (added) by at least 5 games. On the other hand, if there is no stock of the number of sets in the ART state remaining in the release phase D (because the number of remaining games in the CZ is 0), an ART lottery based on one lottery phase C will be held for the next play.

なお、本実施形態のパチスロ1では、抽籤フェーズA,B,Cにおいて一度の当籤でART状態のセット数を複数ストックすることがある。この場合、一つ目のストックのみがART抽籤の当籤に応じて放出され、残りのストックは、放出フェーズDで放出されることになる。 In addition, in the pachislot 1 of this embodiment, multiple sets of the ART state may be stocked in one winning lottery in lottery phases A, B, and C. In this case, only the first stock is released in response to the winning ART lottery, and the remaining stocks are released in release phase D.

続いて、図211(E)を参照して、継続CZの種別の決定方法について説明する。上述したようにパチスロ1では、継続CZとして、CZ(ART後)と特殊CZとを有する。主制御回路90は、CZからART状態に移行した際に(より詳細には、ランク決めART中に(後述の図255参照))、当該ART状態から戻った後の継続CZの種別を抽籤する。その結果、特殊CZに非当籤すると、ART状態から戻った後の継続CZがCZ(ART後)となり、特殊CZに当籤すると、ART状態から戻った後の継続CZが特殊CZとなる。 Next, referring to FIG. 211 (E), a method for determining the type of continuation CZ will be described. As described above, in the pachislot 1, the continuation CZ has a CZ (after ART) and a special CZ. When transitioning from the CZ to the ART state (more specifically, during the rank determination ART (see FIG. 255 described below)), the main control circuit 90 draws the type of continuation CZ after returning from the ART state. As a result, if the special CZ is not won, the continuation CZ after returning from the ART state will be a CZ (after ART), and if the special CZ is won, the continuation CZ after returning from the ART state will be a special CZ.

ここで、CZは、CZゲーム数分継続することになるが、特殊CZに当籤し、継続CZが特殊CZになった場合、主制御回路90は、それまでの残りCZゲーム数を特殊CZの残りCZゲーム数としてセットする。特殊CZ中は、CZ(ART後)よりも高い確率でART抽籤に当籤するため、パチスロ1では、継続CZの種別の抽籤において特殊CZに当籤すると、残りCZゲーム数の価値が上がることになる。 Here, the CZ will continue for the number of CZ games, but if a special CZ is won and the continuation CZ becomes a special CZ, the main control circuit 90 sets the number of remaining CZ games up to that point as the number of remaining CZ games for the special CZ. During a special CZ, there is a higher probability of winning an ART lottery than a CZ (after ART), so in Pachislot 1, if a special CZ is won in a lottery for a continuation CZ type, the value of the number of remaining CZ games will increase.

なお、特殊CZに当籤した場合の「それまでの残りCZゲーム数を特殊CZの残りCZゲーム数としてセットする」とは、それまでの残りCZゲーム数を特殊CZの残りCZゲーム数としてセットした場合に、それまでの残りCZゲーム数をクリア(0にする)することであってもよく、それまでの残りCZゲーム数を維持しつつ、当該CZゲーム数を特殊CZの残りCZゲーム数としてセットすることであってもよい。前者の場合には、それまでの残りCZゲーム数をクリアされるため、特殊CZ当籤時のCZ全体の残りゲーム数は、特殊CZのCZゲーム数だけになり、後者の場合には、それまでの残りCZゲーム数も維持されるため、特殊CZ当籤時のCZ全体の残りゲーム数は、通常(CZ(ART後))のCZゲーム数と、特殊CZのCZゲーム数との和になる。 When the special CZ is won, "setting the number of remaining CZ games up to that point as the number of remaining CZ games for the special CZ" may mean clearing (setting to 0) the number of remaining CZ games up to that point when the number of remaining CZ games up to that point is set as the number of remaining CZ games for the special CZ, or it may mean maintaining the number of remaining CZ games up to that point and setting that number of CZ games as the number of remaining CZ games for the special CZ. In the former case, the number of remaining CZ games up to that point is cleared, so the number of remaining games for the entire CZ when the special CZ is won is only the number of CZ games for the special CZ, and in the latter case, the number of remaining CZ games up to that point is also maintained, so the number of remaining games for the entire CZ when the special CZ is won is the sum of the number of normal (CZ (after ART)) CZ games and the number of CZ games for the special CZ.

続いて、図211(F)は、特殊CZ中の流れを示す図である。上述したように、継続CZは、抽籤フェーズAと放出フェーズDとから構成される。CZとART状態とのループ中に一度、特殊CZに移行すると、図211(F)に示すように、その後の特殊CZにおいて抽籤フェーズAのART抽籤に伴いART状態に移行している限りは、継続CZが特殊CZのまま維持される。なお、特殊CZ中に抽籤フェーズAのART抽籤に伴いART状態に移行している場合、CZゲーム数の上乗せ(最低5ゲーム)は、特殊CZの残りゲーム数に対して行われる。 Next, FIG. 211(F) is a diagram showing the flow during the special CZ. As mentioned above, the continuation CZ is composed of lottery phase A and release phase D. Once a transition to the special CZ occurs during the loop of CZ and ART state, as shown in FIG. 211(F), the continuation CZ remains the special CZ as long as the transition to the ART state occurs in the subsequent special CZ as a result of the ART lottery in lottery phase A. Note that if a transition to the ART state occurs during the special CZ as a result of the ART lottery in lottery phase A, the number of CZ games is added (minimum 5 games) to the number of remaining games in the special CZ.

一方で、特殊CZにおいて放出フェーズDのストック放出に伴いART状態に移行した場合には、特殊CZが終了し、継続CZがCZ(ART後)に書き換わる。このように特殊CZ中に放出フェーズDのストック放出に伴いART状態に移行した場合、CZゲーム数の上乗せ(最低5ゲーム)は、通常(CZ(ART後))の残りCZゲーム数に対して行われる。 On the other hand, if the special CZ transitions to the ART state due to the stock release of release phase D, the special CZ ends and the continuous CZ is rewritten as CZ (after ART). In this way, if the special CZ transitions to the ART state due to the stock release of release phase D, the number of CZ games is added (minimum 5 games) to the remaining number of CZ games normally (CZ (after ART)).

[ART中の遊技性]
続いて、図212及び図213を参照して、ART状態中の遊技の流れについて説明する。
[Gameplay during ART]
Next, with reference to Figures 212 and 213, the flow of play during the ART state will be explained.

図212(A)に示すように、ART状態は、ランク決めARTと通常ARTとEPとから構成される。ランク決めARTは、1ゲームで完結する遊技状態であり、通常ARTは、30ゲームを1セットとする遊技状態であり、EPは、所謂上乗せ特化ゾーンであり、RT4状態に転落するまで継続する遊技状態である。ART状態中は、ARTゲーム数が残っている間、通常ARTからEPへの移行を目指して遊技を行うことになる。一方で、ARTゲーム数を消化してしまうと、遊技状態は、ART状態(通常ART)から継続CZに移行することになる。 As shown in FIG. 212(A), the ART state is composed of a rank-determining ART, a normal ART, and an EP. The rank-determining ART is a game state that is completed in one game, the normal ART is a game state in which one set consists of 30 games, and the EP is a so-called add-on specialized zone, which is a game state that continues until it falls into the RT4 state. During the ART state, while there are remaining ART games, the game is played with the aim of transitioning from normal ART to EP. On the other hand, once the ART games have been played, the game state will transition from the ART state (normal ART) to a continuous CZ.

通常ART中は、ART中の抽籤状態として「低確」「高確」「超高確」が設けられており、これらART中の抽籤状態に応じてEPへの移行し易さが制御される。図212(B)に示すように、ART中の抽籤状態は、ランク決めARTにおいて決めるランクに応じて一義的に定まる。ここで、図212(B)を参照して、ART中の抽籤状態、すなわち、ARTのランクの決定方法について説明する。 During normal ART, the lottery states during ART are set as "low probability," "high probability," and "ultra high probability," and the ease of transition to EP is controlled according to these lottery states during ART. As shown in FIG. 212(B), the lottery state during ART is uniquely determined according to the rank determined in the rank determination ART. Here, with reference to FIG. 212(B), the lottery state during ART, i.e., the method of determining the rank of ART, will be explained.

図212(B)に示すように、主制御回路90は、ART抽籤の当籤時にARTのランクを仮決めする。ART当籤時のランクの仮決めは、ART抽籤に当籤した際の抽籤用フラグ(内部当籤役)に基づいて行われ、例えば、内部当籤役として決定される確率の低い抽籤用フラグ(所謂、強レア役)に基づいてART抽籤に当籤した場合には、高いランクが決定され易くなっている。 As shown in FIG. 212(B), the main control circuit 90 provisionally determines the ART rank when the ART lottery is won. The provisional determination of the rank when the ART lottery is won is based on the lottery flag (internal winning role) when the ART lottery is won. For example, if the ART lottery is won based on a lottery flag (so-called strong rare role) that has a low probability of being determined as an internal winning role, a high rank is more likely to be determined.

上述のように、本実施形態のパチスロ1では、一度の当籤でART状態のセット数を複数ストックすることがある。主制御回路90は、一度の当籤でART状態のセット数を複数のストックした場合、それぞれのストックに対してランクを決定する。なお、後述するように、主制御回路90は、一つ目のストックについては、ART当籤時の抽籤用フラグに基づいてランクを決定し、二つ目以降のストックについては、抽籤用フラグを用いることなくランクを決定するが、これに限られるものではなく、二つ目以降のストックについても、ART当籤時の抽籤用フラグに基づいてランクを決定することとしてもよい。 As described above, in the pachislot 1 of this embodiment, multiple sets of ART state may be stocked in one winning draw. When multiple sets of ART state are stocked in one winning draw, the main control circuit 90 determines a rank for each stock. As will be described later, for the first stock, the main control circuit 90 determines the rank based on the lottery flag at the time of the ART winning draw, and for the second and subsequent stocks, the main control circuit 90 determines the rank without using the lottery flag, but this is not limited to this, and the rank for the second and subsequent stocks may also be determined based on the lottery flag at the time of the ART winning draw.

ART当籤時にそれぞれのストックに対してランクを決定(仮決め)すると、主制御回路90は、当該ストックの放出時に移行するランク決めARTにおいて、当籤時に仮決めしたランクの昇格抽籤を行い、ARTのランクを確定する。このランクの昇格抽籤は、1ゲームで完結するランク決めART中の抽籤用フラグに基づいて行われ、例えば、内部当籤役として決定される確率の低い抽籤用フラグ(所謂、強レア役)に基づいてART抽籤に当籤した場合には、ランクの昇格が行われ易くなっている。 When a rank is determined (provisionally determined) for each stock when an ART lottery is drawn, the main control circuit 90 performs a lottery to promote the rank provisionally determined when the lottery was drawn in the rank determination ART to which the player transitions when the stock is released, and determines the rank of the ART. This lottery to promote the rank is based on a lottery flag in the rank determination ART, which is completed in one game. For example, if the ART lottery is drawn based on a lottery flag (so-called a strong rare role) that has a low probability of being determined as an internal winning role, it is easier for the rank to be promoted.

ランク決めART中の昇格抽籤は、「ランク維持」「ランク+1」「ランク+2」「ランク+3」の何れかが決定され、主制御回路90は、ART当籤時に仮決めしていたランクを昇格抽籤の抽籤結果に応じて更新する。なお、本実施形態では、ランクの最大は「ランク4」であるため、昇格抽籤の結果が「ランク4」以上である場合は「ランク4」とする。 The promotion lottery during the rank determination ART determines either "Maintain Rank", "Rank +1", "Rank +2", or "Rank +3", and the main control circuit 90 updates the rank provisionally determined at the time of the ART draw according to the result of the promotion lottery. Note that in this embodiment, the maximum rank is "Rank 4", so if the result of the promotion lottery is "Rank 4" or higher, it will be set to "Rank 4".

このように本実施形態のパチスロ1では、ART当籤時にARTのランクを仮決めしておき、ART状態の開始1ゲーム目(ランク決めART)に、仮決めしたランクからART中のランク(ART中の抽籤状態)を確定させる。言い換えると、本実施形態のパチスロ1では、ART当籤時は、ART中のランクとして幅を持たせたランクを決めておき、その後、ART状態の開始1ゲーム目に幅を持ったランクから具体的なランクを決定する。なお、ランク決めART中の昇格抽籤では、最低でも「ランク維持」が決定されるため、ART当籤時に仮決めされるランクは、本実施形態では、上方向のみの幅を持つことになる。もちろん、昇格抽籤においてランクを下げる抽籤結果(例えば、「ランク-1」など)を採用すれば、ART当籤時に仮決めされるランクに、下方向の幅も持たせることができる。 In this way, in the pachislot 1 of this embodiment, the ART rank is provisionally determined when the ART is drawn, and the rank during ART (lottery state during ART) is determined from the provisionally determined rank in the first game at the start of the ART state (rank determination ART). In other words, in the pachislot 1 of this embodiment, a rank with a range is determined as the rank during ART when the ART is drawn, and then a specific rank is determined from the rank with the range in the first game at the start of the ART state. Note that in the promotion lottery during the rank determination ART, at least "maintain rank" is determined, so in this embodiment, the rank provisionally determined when the ART is drawn has a range only in the upward direction. Of course, if a lottery result that lowers the rank is adopted in the promotion lottery (for example, "rank -1"), the rank provisionally determined when the ART is drawn can also have a downward range.

ランク決めART中の昇格抽籤の結果、ART中のランクが確定すると、確定したランクからART中の抽籤状態が一義的に定まる。具体的には、確定したランクが「ランク1」である場合はART中の抽籤状態が「低確」となり、確定したランクが「ランク2」である場合はART中の抽籤状態が「高確」となり、確定したランクが「ランク3」である場合はART中の抽籤状態が「超高確」となり、確定したランクが「ランク4」である場合はART中の抽籤状態が「超高確」、かつ、EPのストックが1つ付与される。なお、確定したランクが「ランク4」である場合には、ランク決めARTの後にEPに移行することになる(図206の移行条件(E1)(E2)又は(E3)参照)。 When the rank during the ART is determined as a result of the promotion lottery during the rank determination ART, the lottery state during the ART is uniquely determined from the determined rank. Specifically, if the determined rank is "Rank 1", the lottery state during the ART will be "low probability", if the determined rank is "Rank 2", the lottery state during the ART will be "high probability", if the determined rank is "Rank 3", the lottery state during the ART will be "very high probability", and if the determined rank is "Rank 4", the lottery state during the ART will be "very high probability" and one EP stock will be granted. Note that if the determined rank is "Rank 4", there will be a transition to EP after the rank determination ART (see transition conditions (E1) (E2) or (E3) in Figure 206).

なお、本実施形態のパチスロ1では、ARTのランクや抽籤状態を示唆し、遊技者に対して、その後の遊技(1セットの通常ART)に興味を抱かせることとしている。この点、図212(C)を参照して、ARTのランクや抽籤状態を示唆する演出の概要について説明する。 In addition, in the pachislot 1 of this embodiment, the ART rank and lottery status are suggested to make the player interested in the subsequent game (one set of normal ART). In this regard, an overview of the presentation suggesting the ART rank and lottery status will be explained with reference to FIG. 212 (C).

パチスロ1では、副制御回路200は、ART状態への移行時に武器ランクに応じた武器を表示することで、ART当籤時の幅を持ったランクを示唆する。具体的には、本実施形態では、武器ランクに応じた武器として、武器ランクが高い順に「武器S」「武器A」「武器B」「武器C」「武器D」に応じた映像データを有しており、ART当籤時のランクから武器ランクを決定し、当該武器ランクに応じた画像を表示する。なお、ART当籤時のランクと武器ランクとの対応関係の詳細は省略するが、副制御回路200は、ART当籤時のランクに応じた確率で、武器ランクを抽籤し、当籤した武器ランクに応じた映像を表示することで、ART当籤時ランクをART状態への移行時に示唆する。 In the slot machine 1, the sub-control circuit 200 suggests a range of ranks when the ART is won by displaying a weapon according to the weapon rank when transitioning to the ART state. Specifically, in this embodiment, the weapons according to the weapon rank have video data corresponding to "Weapon S", "Weapon A", "Weapon B", "Weapon C", and "Weapon D" in descending order of weapon rank, and the weapon rank is determined from the rank when the ART is won, and an image corresponding to the weapon rank is displayed. Although details of the correspondence between the rank when the ART is won and the weapon rank are omitted, the sub-control circuit 200 suggests the rank when the ART is won at the time of transition to the ART state by drawing a weapon rank with a probability according to the rank when the ART is won, and displaying an image corresponding to the weapon rank that was drawn.

例えば、副制御回路200は、ART当籤時に「ランク1」が仮決定されている場合には、武器ランクの低い「武器C」又は「武器D」を高い確率で抽籤し、また、ART当籤時に「ランク4」が仮決定されている場合には、反対に武器ランクの高い「武器S」を高い確率で抽籤する。 For example, if "Rank 1" is provisionally determined at the time of the ART draw, the sub-control circuit 200 will draw a low weapon rank "Weapon C" or "Weapon D" with a high probability, and conversely, if "Rank 4" is provisionally determined at the time of the ART draw, the sub-control circuit 200 will draw a high weapon rank "Weapon S" with a high probability.

また、図212(C)に示すように、示唆するランクが不明な武器ランク「武器?」及び「武器?」に応じた映像データを設け、ART当籤時のランクを「武器?」で表示する(すなわち、ART当籤時のランクを示唆しない)こととしてもよい。 Also, as shown in FIG. 212(C), video data corresponding to the weapon rank "Weapon?" and "Weapon?", whose suggested rank is unknown, may be provided, and the rank at the time of winning the ART may be displayed as "Weapon?" (i.e., the rank at the time of winning the ART may not be suggested).

この点、本実施形態のパチスロ1では、副制御回路200は、ART抽籤に当籤することを契機にART状態に移行(抽籤フェーズA,B,CからART状態に移行)する場合、「武器S」~「武器D」に応じた画像を表示することで、ART当籤時のランクを示唆し、ストックの放出を契機にART状態に移行(放出フェーズDからART状態に移行)する場合は、「武器?」に応じた画像を表示することで、ART当籤時のランクを示唆しない。なお、放出フェーズDで放出されるART状態のストックは、CZ中に一度の当籤で複数ストックがなされた場合の2つ目以降のストックやART状態中のストック抽籤において当籤した分のストック等である。 In this regard, in the pachislot 1 of this embodiment, when the sub-control circuit 200 transitions to the ART state upon winning the ART lottery (transitioning from lottery phases A, B, and C to the ART state), it displays an image corresponding to "Weapon S" through "Weapon D" to suggest the rank at the time of the ART win, and when the sub-control circuit 200 transitions to the ART state upon the release of a stock (transitioning from release phase D to the ART state), it displays an image corresponding to "Weapon?", not suggesting the rank at the time of the ART win. Note that the ART state stocks released in release phase D include the second or subsequent stocks when multiple stocks are made in one win during the CZ, or the stocks won in a stock lottery during the ART state.

また、副制御回路200は、ART中の抽籤状態を通常ART中の演出ステージに基づいて示唆する。具体的には、副制御回路200は、抽籤状態が「低確(ランク1)」である場合には、通常ART中の演出ステージとしてステージ1(昼間ステージ)を採用し、抽籤状態が「高確(ランク2)」である場合には、通常ART中の演出ステージとしてステージ2(夕方ステージ)を採用し、抽籤状態が「超高確(ランク3,4)」である場合には、通常ART中の演出ステージとしてステージ3(夜間ステージ)を採用する。 The sub-control circuit 200 also suggests the lottery state during ART based on the presentation stage during normal ART. Specifically, when the lottery state is "low probability (rank 1)," the sub-control circuit 200 adopts stage 1 (daytime stage) as the presentation stage during normal ART, when the lottery state is "high probability (rank 2)," the sub-control circuit 200 adopts stage 2 (evening stage) as the presentation stage during normal ART, and when the lottery state is "ultra-high probability (ranks 3, 4)," the sub-control circuit 200 adopts stage 3 (nighttime stage) as the presentation stage during normal ART.

続いて、図212(D)を参照して、通常ARTからEPへの移行方法について説明する。上述したように、通常ART中は、「3択昇格リプ」が内部当籤役として決定された場合に、正解の押し順(略称「強チャンスリプ(RT5移行図柄)」に係る図柄組合せが表示される押し順)を報知するナビ高確中と、不正解の押し順(コンビネーション名「C_CUリプ」に係る図柄組合せが表示される押し順)を報知する非ナビ高確中があり、通常ARTのナビ高確中に「3択昇格リプ」が内部当籤役として決定され、かつ、報知される押し順に従い略称「強チャンスリプ」に係る図柄組合せが表示されると、通常ARTからEPに遊技状態が移行する(図206の移行条件(F)参照)。 Next, referring to FIG. 212(D), the method of transition from normal ART to EP will be described. As described above, during normal ART, when "3-choice promotion lip" is determined as the internal winning role, there is a navigation high probability period during which the correct push order (the push order that displays the symbol combination related to the abbreviation "Strong Chance Lip (RT5 transition symbol)") is notified, and a non-navigation high probability period during which an incorrect push order (the push order that displays the symbol combination related to the combination name "C_CU lip") is notified. During the navigation high probability period of normal ART, when "3-choice promotion lip" is determined as the internal winning role and the symbol combination related to the abbreviation "Strong Chance Lip" is displayed according to the notified push order, the game state transitions from normal ART to EP (see transition condition (F) in FIG. 206).

ここで、ナビ高確中と非ナビ高確中とは、ナビ高確ゲーム数に基づき制御される。具体的には、主制御回路90は、通常ART中にART中の抽籤状態及び抽籤用フラグに応じてナビ高確ゲーム数の付与抽籤(獲得抽籤)を行っており(後述の図243参照)、この抽籤でナビ高確ゲーム数が付与されると、付与されたゲーム数の間、ナビ高確中になる。なお、ナビ高確ゲーム数は、ナビ高確中の遊技毎に1減算され、ナビ高確ゲーム数が0になると、非ナビ高確中になる。 Here, navigation high probability and non-navigation high probability are controlled based on the number of navigation high probability games. Specifically, during normal ART, the main control circuit 90 performs a lottery to award (acquire) the number of navigation high probability games according to the lottery state and lottery flag during ART (see Figure 243 described below), and when the navigation high probability game number is awarded in this lottery, the navigation high probability state will continue for the awarded number of games. Note that the navigation high probability game number is decremented by one for each game played during navigation high probability, and when the navigation high probability game number becomes 0, the state becomes non-navigation high probability.

ここで、通常ARTの期間もナビ高確中の期間もともにゲーム数により管理されるため、通常ARTの終了時にナビ高確ゲーム数が残っている場合がある。例えば、通常ARTの残りゲーム数が3ゲームのときに、ナビ高確ゲーム数として5ゲームが付与されると、通常ARTの終了後にナビ高確ゲーム数が2ゲーム残っている。パチスロ1では、このような場合に、ナビ高確ゲーム数を、通常ARTから継続CZに持ち越すことがある。すなわち、継続CZ中もナビ高確中になることがある。このようなナビ高確中の持ち越しや、ナビ高確ゲーム数の管理方法の詳細は、後述する。 Here, since both the normal ART period and the period during which there is a high probability of navigation are managed by the number of games, there may be cases where there are still some high probability of navigation games remaining at the end of the normal ART. For example, if there are three games remaining in the normal ART and five games are awarded as the number of high probability of navigation games, there will be two high probability of navigation games remaining after the end of the normal ART. In such cases, in Pachislot 1, the number of high probability of navigation games may be carried over from the normal ART to the continued CZ. In other words, there may be cases where there is a high probability of navigation even during the continued CZ. Details of this carryover during high probability of navigation and the method of managing the number of high probability of navigation games will be described later.

続いて、図213(E)を参照して、EP中の遊技の流れについて説明する。図213(E)に示すように、EP中は、抽籤用フラグが「7揃い」又は「BAR揃い」である場合に、ART状態のセット数が付与(ストック)され、また、抽籤用フラグが「フェイク7」である場合は、ART状態のセット数が付与されない(なお、他の抽籤フラグの場合、ART抽籤を行い、その結果に基づきART状態のセット数を付与する(後述の図233参照))。ここで、EPは、RT5状態であり、RT5状態では、他のRT状態に比べて高い確率で抽籤用フラグが「7揃い」又は「BAR揃い」となるため(言い換えると「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定される確率が高いため(図180参照))、EP中は、ART状態のセット数がストックされ易い状態である。 Next, referring to FIG. 213(E), the flow of the game during the EP will be described. As shown in FIG. 213(E), during the EP, if the lottery flag is "7-line" or "BAR-line", the number of sets in the ART state is given (stocked), and if the lottery flag is "fake 7", the number of sets in the ART state is not given (note that for other lottery flags, an ART lottery is performed, and the number of sets in the ART state is given based on the result (see FIG. 233 described later)). Here, the EP is in the RT5 state, and since the lottery flag is "7-line" or "BAR-line" with a higher probability than other RT states in the RT5 state (in other words, since the probability that "F_7 lip A", "F_7 lip B", and "F_BAR lip" are determined as the internal lottery role is high (see FIG. 180)), during the EP, the number of sets in the ART state is likely to be stocked.

また、EP中は、転落モードによりEPから通常ARTへの転落が管理され、転落モード「保証なし」時は、「6択転落リプ」の当籤時に自力で正解の押し順を当てなければ、(RT状態がRT4状態に転落してしまう結果)EPから通常ARTに遊技状態が移行してしまう。一方で、転落モード「ショート」又は「ロング」時は、「6択転落リプ」の当籤時に正解の押し順が報知されるため、通常ARTに転落することなくEPが継続する。 During EP, the fall from EP to normal ART is managed by the fall mode, and when the fall mode is "no guarantee", if the player does not press the correct button sequence when the "6-choice fall lip" is drawn, the game state will transition from EP to normal ART (as a result of the RT state falling into RT4 state). On the other hand, when the fall mode is "short" or "long", the correct button sequence is announced when the "6-choice fall lip" is drawn, so the EP continues without falling into normal ART.

後述するように、転落モード「ショート」又は「ロング」は、抽籤用フラグが「7揃い」「BAR揃い」又は「フェイク7」である場合に、転落モード「保証なし」に移行することがあり、その他の抽籤用フラグである場合には、転落モード「保証なし」に移行することはない(後述の図247参照)。ただし、EP中に抽籤用フラグが一度「7揃い」又は「BAR揃い」となるまでは、転落モード「保証なし」に移行することはない(すなわち、EPに移行すると、抽籤用フラグ「7揃い」又は「BAR揃い」に基づくART状態のストックの付与が少なくとも一度は行われる)。また、後述するように、転落モードは、所謂レア役や転落モード「保証なし」時の自力の押し順正解時に昇格することもある(後述の図247参照)。 As described later, the fall mode "short" or "long" may transition to the fall mode "no guarantee" when the lottery flag is "7-line", "BAR-line" or "fake 7", but will not transition to the fall mode "no guarantee" when the lottery flag is other than the above (see FIG. 247 described later). However, the fall mode will not transition to the fall mode "no guarantee" until the lottery flag becomes "7-line" or "BAR-line" once during EP (i.e., when transitioning to EP, the stock of the ART state based on the lottery flag "7-line" or "BAR-line" is granted at least once). Also, as described later, the fall mode may be promoted by a so-called rare role or when the push order is correct on your own during the fall mode "no guarantee" (see FIG. 247 described later).

[BB中の遊技性]
続いて、図214を参照して、BB中の遊技の流れについて説明する。図214に示すように、BB中において主制御回路90は、抽籤用フラグが「7揃い」又は「BAR揃い」である場合に、各種ストックを付与し、また、抽籤用フラグが「ベルはずれA」又は「ベルはずれB」である場合に各種抽籤を行い、当籤すると各種ストックを付与し、非当籤するとストックを付与しない。なお、抽籤用フラグ「7揃い」又は「BAR揃い」に基づく各種ストックの付与は、CBB中に行い、また、抽籤用フラグ「ベルはずれA」又は「ベルはずれB」に基づく各種抽籤は、NBB中に行う。また、主制御回路90は、BB中に規定枚数のメダルが払い出されると、BBを終了する。
[Gameplay during BB]
Next, the flow of the game during BB will be described with reference to FIG. 214. As shown in FIG. 214, during BB, the main control circuit 90 provides various stocks when the lottery flag is "7 set" or "BAR set", and performs various lotteries when the lottery flag is "Bell Miss A" or "Bell Miss B", and provides various stocks when the lottery flag is a winning lottery, and does not provide stocks when the lottery flag is a losing lottery. The provision of various stocks based on the lottery flag "7 set" or "BAR set" is performed during CBB, and the various lotteries based on the lottery flag "Bell Miss A" or "Bell Miss B" are performed during NBB. Furthermore, the main control circuit 90 ends BB when a specified number of medals are paid out during BB.

ここで、抽籤用フラグ「ベルはずれA」又は「ベルはずれB」に基づく各種抽籤の種別、及び、抽籤用フラグ「7揃い」又は「BAR揃い」に基づき付与するストックの種別は、状態に応じて異なる。具体的には、主制御回路90は、通常BB(図206参照)中は、抽籤用フラグ「ベルはずれA」又は「ベルはずれB」に基づきCZ抽籤及びART抽籤を行い、また、抽籤用フラグ「7揃い」又は「BAR揃い」に基づきART状態のセット数を付与(ストック)する。また、主制御回路90は、ART中BB(図206参照)中は、抽籤用フラグ「ベルはずれA」又は「ベルはずれB」に基づきART抽籤及びEPの付与抽籤を行い、また、抽籤用フラグ「7揃い」又は「BAR揃い」に基づきART状態のセット数及びEPを付与(ストック)する(後述の図249参照)。なお、ART中BBにおいて、EPが付与された場合には、BB終了後にART準備中(及び必要に応じてランク決めART)を経由して、EP準備中に移行する。 Here, the types of lotteries based on the lottery flags "Bell Miss A" or "Bell Miss B", and the types of stocks awarded based on the lottery flags "7s" or "BARs" vary depending on the state. Specifically, during normal BB (see FIG. 206), the main control circuit 90 conducts CZ lotteries and ART lotteries based on the lottery flags "Bell Miss A" or "Bell Miss B", and awards (stocks) the number of sets in the ART state based on the lottery flags "7s" or "BARs". In addition, during BB during ART (see FIG. 206), the main control circuit 90 performs an ART lottery and an EP lottery based on the lottery flag "Bell Miss A" or "Bell Miss B", and also grants (stocks) the number of sets in the ART state and EP based on the lottery flag "7s" or "BARs" (see FIG. 249 described below). Note that if EP is granted during BB during ART, after the end of BB, the state transitions to EP preparation via ART preparation (and rank determination ART if necessary).

<各種データテーブル>
続いて、図215~図249を参照して、メインROM102に記憶される各種のデータテーブルについて説明する。なお、主制御回路90は、0~255の範囲の乱数値(すなわち、確率分母256)を用いて以下に示すデータテーブルを用いた抽籤を行う。
<Various data tables>
Next, various data tables stored in the main ROM 102 will be described with reference to Figures 215 to 249. The main control circuit 90 performs lottery drawing using the following data tables, using random numbers in the range of 0 to 255 (i.e., probability denominator 256).

[モード移行抽籤テーブル]
図215は、通常状態中のモードを決定するために用いるモード移行抽籤テーブルである。上述したように通常状態中は、抽籤用フラグが「ベル」である場合に現在のモードに基づきCZ抽籤を行う(図209(A-1)参照)。モード移行抽籤テーブルは、CZ抽籤に用いる通常状態中のモードを決定するためのテーブルであり、図215(A)は、NBBの終了時にモードを決定するためのモード移行抽籤テーブルであり、図215(B)は、CBBの終了時にモードを決定するためのモード移行抽籤テーブルであり、図215(C)は、ART状態に移行することなく終了した初当りCZの終了(初当りCZから通常状態に移行)時にモードを決定するためのモード移行抽籤テーブルであり、図215(D)は、継続CZの終了(継続CZから通常状態に移行)時にモードを決定するためのモード移行抽籤テーブルであり、図215(E)は、設定変更時にモードを決定するためのモード移行抽籤テーブルである。
[Mode transition lottery table]
215 is a mode transition lottery table used to determine the mode during the normal state. As described above, during the normal state, if the lottery flag is "Bell", a CZ lottery is performed based on the current mode (see FIG. 209 (A-1)). The mode transition lottery table is a table for determining the mode during the normal state used for CZ lottery, and Figure 215 (A) is a mode transition lottery table for determining the mode at the end of an NBB, Figure 215 (B) is a mode transition lottery table for determining the mode at the end of a CBB, Figure 215 (C) is a mode transition lottery table for determining the mode at the end of an initial CZ that ended without transitioning to an ART state (transition from an initial CZ to a normal state), Figure 215 (D) is a mode transition lottery table for determining the mode at the end of a continuing CZ (transition from a continuing CZ to a normal state), and Figure 215 (E) is a mode transition lottery table for determining the mode when the settings are changed.

モード移行抽籤テーブルは、移行先のモード(抽籤結果)を決定するための抽籤値の情報を規定する。主制御回路90は、モード移行抽籤テーブルを参照して、移行先のモードを決定する。なお、NBB、CBB又は初当りCZの終了時は、移行前のモード(モード1~4)に応じて移行先のモードを決定し(図215(A)~(C)参照)、継続CZの終了時又は設定変更時は、移行前のモードに関係なく移行先のモードを決定する(図215(D),(E)参照)。 The mode transition lottery table specifies the lottery value information for determining the destination mode (lottery result). The main control circuit 90 determines the destination mode by referring to the mode transition lottery table. At the end of the NBB, CBB or initial CZ, the destination mode is determined according to the mode before the transition (modes 1 to 4) (see Figures 215 (A) to (C)), and at the end of the continuation CZ or when the setting is changed, the destination mode is determined regardless of the mode before the transition (see Figures 215 (D) and (E)).

また、モード移行抽籤テーブルで規定される抽籤値は、図215(A)~(E)に示すように、設定値の偶奇情報に応じて異なる。本実施形態のパチスロ1では、設定値(遊技者にとっての有利度合)として、「1」、「2」、「5」及び「6」の4段階の設定値が設けられている。なお、内部的には、設定値「1」、「2」、「5」及び「6」はそれぞれ、値「0」、「1」、「2」及び「3」(以下、「設定値の内部値」という)で管理される。ただし、設定値の内部値(「0」~「3」)は、本発明に係る設定値に関する情報の一具体例を示すものである。 The lottery values stipulated in the mode transition lottery table differ according to the even/odd information of the setting value, as shown in Figures 215 (A) to (E). In the pachislot 1 of this embodiment, four setting values (degree of advantage for the player) are provided: "1", "2", "5", and "6". Internally, the setting values "1", "2", "5", and "6" are managed as values "0", "1", "2", and "3", respectively (hereinafter referred to as "internal values of the setting value"). However, the internal values of the setting value ("0" to "3") show one specific example of information related to the setting value according to the present invention.

本実施形態のモード移行抽籤テーブルでは、設定値が偶数設定(「2」又は「6」)である場合におけるモードの昇格確率(移行前のモードより移行先のモードが高くなる確率)は、設定値が奇数設定(「1」又は「5」)である場合のそれにより高くなる。なお、設定値の偶奇情報は、後述するように、予め、設定変更時において設定値の内部値(「0」~「3」)に対して所定の演算を施すことにより算出され、メインRAM103内の所定領域(後述の設定値偶奇格納領域)に格納されている(後述の図282及び図283参照)。 In the mode transition lottery table of this embodiment, the probability of mode promotion (probability that the transition mode will be higher than the previous mode) when the setting value is set to an even number ("2" or "6") is higher than when the setting value is set to an odd number ("1" or "5"). Note that, as described below, the even/odd information of the setting value is calculated in advance when the setting is changed by performing a predetermined calculation on the internal value of the setting value ("0" to "3"), and is stored in a predetermined area in the main RAM 103 (the setting value even/odd storage area described below) (see Figures 282 and 283 described below).

ここで、図216に、ソースプログラム上において実際に参照される、図215(D)の継続CZ終了時用のモード移行抽籤テーブル及び図215(E)の設定変更時用のモード移行抽籤テーブルの一構成例を示す。なお、図216に示すモード移行抽籤テーブルでは、図215(D)に示す継続CZ終了時用のモード移行抽籤テーブルと図215(E)に示す設定変更時用のモード移行抽籤テーブルとが一つのテーブルで構成される。 FIG. 216 shows an example of the configuration of the mode transition lottery table for the end of a continued CZ in FIG. 215(D) and the mode transition lottery table for when settings are changed in FIG. 215(E), which are actually referenced in the source program. Note that in the mode transition lottery table shown in FIG. 216, the mode transition lottery table for the end of a continued CZ in FIG. 215(D) and the mode transition lottery table for when settings are changed in FIG. 215(E) are configured in a single table.

ソースプログラム上において実際に参照される、図216のモード移行抽籤テーブル内では、データ「.LOW.wDDMPAR_X」が遊技状況(継続CZ終了時又は設定変更時)に関するパラメータであり、データ「.LOW.wEVN_ODD」が設定値の偶奇情報である。そして、このモード移行抽籤テーブルを用いた抽籤処理では、データ「.LOW.wDDMPAR_X」(遊技状況)及びデータ「.LOW.wEVN_ODD」(設定値の偶奇情報)を含む各種抽籤選択情報(モード移行抽籤テーブルの先頭アドレスから8バイト先のアドレスまでの領域に格納されている各種データ)に基づいて、所定の抽籤値群が選択される。 In the mode transition lottery table of FIG. 216, which is actually referenced in the source program, the data ".LOW.wDDMPAR_X" is a parameter related to the game status (when the continuous CZ ends or when the setting is changed), and the data ".LOW.wEVN_ODD" is the even/odd information of the set value. In the lottery process using this mode transition lottery table, a predetermined lottery value group is selected based on various lottery selection information (various data stored in the area from the first address of the mode transition lottery table to the address 8 bytes away) including the data ".LOW.wDDMPAR_X" (game status) and data ".LOW.wEVN_ODD" (even/odd information of the set value).

例えば、遊技状況が設定変更時であり且つ設定値が奇数設定(「1」又は「5」)である場合には、データ「(80H)+dVCMD1_16-$」(遊技状況が設定変更時であり且つ設定値が奇数設定である場合に使用される抽籤値群の格納領域の先頭アドレス)を参照し、ラベル「dVCMD_16」が付された先頭アドレスから2バイト先のアドレスまでの領域(3バイトの領域)に格納されている抽籤値群(この例では、抽籤値「16」及び「64」)が選択される。なお、本実施形態では、遊技状況が設定変更時であり且つ設定値が奇数設定である場合のモード移行抽籤において、モード2及びモード3に非当籤となると、自動的にモード1が当籤することになる(図215(E)参照)ので、このときには、モード1の当否を抽籤により決定する必要がない。それゆえ、ラベル「dVCMD_16」が付された先頭アドレスから始まる抽籤値群の格納領域には、モード1に対する抽籤値が格納されない。 For example, when the game status is at the time of setting change and the setting value is an odd number setting ("1" or "5"), the data "(80H) + dVCMD1_16 - $" (the first address of the storage area for the lottery value group used when the game status is at the time of setting change and the setting value is an odd number setting) is referenced, and the lottery value group (in this example, the lottery values "16" and "64") stored in the area from the first address labeled "dVCMD_16" to the address two bytes ahead (a 3-byte area) is selected. Note that in this embodiment, in the mode transition lottery when the game status is at the time of setting change and the setting value is an odd number setting, if mode 2 and mode 3 are not won, mode 1 will automatically be won (see Figure 215 (E)), so in this case, there is no need to determine whether mode 1 will be won by lottery. Therefore, the lottery value for mode 1 is not stored in the storage area for the lottery value group starting from the first address labeled "dVCMD_16".

[状態移行抽籤テーブル]
図217及び図218は、通常状態中の抽籤状態を決定するために用いる状態移行抽籤テーブルである。通常状態中は、抽籤用フラグが「ベル」以外である場合に現在の抽籤状態及び抽籤用フラグに基づきCZ抽籤を行う(図209(A-2)参照)。状態移行抽籤テーブルは、CZ抽籤に用いる通常状態中の抽籤状態を決定するためのテーブルであり、図217(A)は、現在の抽籤状態が「低確」である場合に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図217(B)は、現在の抽籤状態が「高確」であり、かつ、後述する高確保証ゲーム数が10未満である場合に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図217(C)は、現在の抽籤状態が「高確」であり、かつ、後述する高確保証ゲーム数が10以上である場合に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図218(D)は、現在の抽籤状態が「超高確」である場合に移行先の抽籤状態を決定するための状態移行抽籤テーブルである。また、図218(E)は、BB終了時に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図218(F)は、設定変更時に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図218(G)は、CZ終了時に移行先の抽籤状態を決定するための状態移行抽籤テーブルである。
[State transition lottery table]
217 and 218 are state transition lottery tables used to determine the lottery state during the normal state. During the normal state, if the lottery flag is other than "Bell", a CZ lottery is performed based on the current lottery state and the lottery flag (see FIG. 209 (A-2)). The state transition lottery table is a table for determining the lottery state during the normal state used for CZ lottery, and Figure 217 (A) is a state transition lottery table for determining the lottery state to transition to when the current lottery state is ``low probability'', Figure 217 (B) is a state transition lottery table for determining the lottery state to transition to when the current lottery state is ``high probability'' and the number of high assurance games described later is less than 10, Figure 217 (C) is a state transition lottery table for determining the lottery state to transition to when the current lottery state is ``high probability'' and the number of high assurance games described later is 10 or more, and Figure 218 (D) is a state transition lottery table for determining the lottery state to transition to when the current lottery state is ``ultra high probability''. In addition, Figure 218 (E) is a state transition lottery table for determining the lottery state to transition to when BB ends, Figure 218 (F) is a state transition lottery table for determining the lottery state to transition to when the settings are changed, and Figure 218 (G) is a state transition lottery table for determining the lottery state to transition to when CZ ends.

状態移行抽籤テーブルは、移行先の抽籤状態(抽籤結果)を決定するための抽籤値の情報を規定する。主制御回路90は、状態移行抽籤テーブルを参照して、移行先の抽籤状態を決定する。なお、移行先の抽籤状態として「高確A」又は「高確B」が決定された場合、後述する高確保証ゲーム数抽籤テーブル(後述の図219)を参照して、高確保証ゲーム数が付与される。この高確保証ゲーム数が「1」以上である場合、図217(B)に示す状態移行抽籤テーブルにおいて、移行先の抽籤状態として「低確」が決定されても、抽籤状態は移行せずに「高確」のまま維持される。一方で、移行先の抽籤状態として「高確保証なし」が決定された場合には、移行先の抽籤状態は「高確」になるものの、高確保証ゲーム数は付与されない。 The state transition lottery table specifies the lottery value information for determining the destination lottery state (lottery result). The main control circuit 90 refers to the state transition lottery table to determine the destination lottery state. If "High Probability A" or "High Probability B" is determined as the destination lottery state, the high security certificate game number is assigned by referring to the high security certificate game number lottery table (FIG. 219 described later). If this high security certificate game number is "1" or more, even if "low probability" is determined as the destination lottery state in the state transition lottery table shown in FIG. 217 (B), the lottery state does not transition and remains "high probability". On the other hand, if "no high security certificate" is determined as the destination lottery state, the destination lottery state becomes "high probability", but the high security certificate game number is not assigned.

また、高確保証ゲーム数が残っている状態で移行先の抽籤状態として「超高確」が決定された場合、高確保証ゲーム数は、クリア(0にする)こととしてもよく、また、保持することとしてもよい。なお、図218(D)に示す「超高確」時用の状態移行抽籤テーブルによると、移行先の抽籤状態として「低確」が決定されることがあるが、高確保証ゲーム数を保持する場合には、移行前の「超高確」から移行先の抽籤状態として「低確」が決定されても、「低確」に移行させることなく「超高確」のまま維持することとしてもよく、また、「低確」の代わりに「高確」に移行させることとしてもよい。 In addition, if the lottery state to transition to is determined to be "ultra-high probability" while there is still a remaining number of high-security games, the number of high-security games may be cleared (set to 0), or may be retained. According to the state transition lottery table for "ultra-high probability" shown in FIG. 218 (D), the lottery state to transition to may be determined to be "low probability." However, if the number of high-security games is retained, even if the lottery state to transition to is determined to be "low probability" from the "ultra-high probability" before the transition, it may be maintained as "ultra-high probability" without transitioning to "low probability," or it may be transitioned to "high probability" instead of "low probability."

図217(A)~図218(D)を参照すると、通常状態中に毎ゲーム参照される状態移行抽籤テーブルでは、移行前の抽籤状態と抽籤用フラグとに基づいて移行先の抽籤状態が決定され、また、他の遊技状態から通常状態に移行した時などに参照される状態移行抽籤テーブル(図218(E)~(G))では、抽籤用フラグを用いることなく移行先の抽籤状態が決定される。 Referring to Figures 217(A) to 218(D), in the state transition lottery table which is referenced for each game during the normal state, the lottery state to which the player will transition is determined based on the lottery state before the transition and the lottery flag, while in the state transition lottery table (Figures 218(E) to (G)) which is referenced when transitioning from another game state to the normal state, the lottery state to which the player will transition is determined without using the lottery flag.

[高確保証ゲーム数抽籤テーブル]
図219は、移行先の抽籤状態として「高確A」又は「高確B」が決定された場合に、高確保証ゲーム数を決定するために用いる高確保証ゲーム数抽籤テーブルである。高確保証ゲーム数抽籤テーブルは、移行先の抽籤状態として決定された高確の種別毎に、付与する高確保証ゲーム数の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、移行先の抽籤状態として「高確A」又は「高確B」を決定すると、高確保証ゲーム数抽籤テーブルを参照して、高確保証ゲーム数を決定し、付与する。
[High Security Proof Game Number Lottery Table]
FIG. 219 is a high security certificate game number lottery table used to determine the number of high security certificate games when "high security A" or "high security B" is determined as the destination lottery state. The high security certificate game number lottery table specifies lottery value information for the lottery result of the high security certificate game number to be granted for each type of high security determined as the destination lottery state. When the main control circuit 90 determines "high security A" or "high security B" as the destination lottery state, it refers to the high security certificate game number lottery table to determine and grant the number of high security certificate games.

[モード別CZ抽籤テーブル]
図220は、通常状態中にモードに基づき行うCZ抽籤に用いるモード別CZ抽籤テーブルである。モード別CZ抽籤テーブルは、現在のモード毎に、CZ抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、通常状態において抽籤用フラグが「ベル」である場合、モード別CZ抽籤テーブルを参照して、現在のモードに基づきCZ抽籤を行い、このCZ抽籤に当籤した場合には、遊技状態を(CZ前兆を介して)CZに移行させる。なお、同遊技において行う通常状態中のART抽籤に当籤している場合には、CZ抽籤は行わない。
[Mode-specific CZ lottery table]
FIG. 220 is a mode-specific CZ lottery table used for the CZ lottery performed based on the mode during the normal state. The mode-specific CZ lottery table specifies the lottery value information for the lottery result of the CZ lottery for each current mode. When the lottery flag is "bell" in the normal state, the main control circuit 90 refers to the mode-specific CZ lottery table and performs a CZ lottery based on the current mode, and if the CZ lottery is won, the game state is shifted to CZ (through a CZ precursor). Note that if the ART lottery performed in the normal state during the game is won, the CZ lottery is not performed.

また、モード別CZ抽籤テーブルで規定される抽籤値は、図220に示すように、設定値の高低情報に応じて異なる。本実施形態のモード別CZ抽籤テーブルでは、設定値が高設定(「5」又は「6」)である場合におけるCZ抽籤の当籤確率は、設定値が低設定(「1」又は「2」)である場合のそれにより若干高くなる。具体的には、設定値が高設定(「5」又は「6」)である場合におけるモード2時のCZ抽籤の当籤確率が、設定値が低設定(「1」又は「2」)である場合のそれにより若干高くなる。その他のモード時では、CZ抽籤の当籤確率は、設定値の高低に応じて変化しない。なお、設定値の高低情報は、後述するように、予め、設定変更時において設定値の内部値(「0」~「3」)に対して所定の演算を施すことにより算出され、メインRAM103内の特定領域(後述の設定値高低格納領域)に格納されている(後述の図282及び図283参照)。 In addition, the lottery values stipulated in the mode-specific CZ lottery table differ depending on the high/low setting value information, as shown in FIG. 220. In the mode-specific CZ lottery table of this embodiment, the winning probability of the CZ lottery when the setting value is high ("5" or "6") is slightly higher than when the setting value is low ("1" or "2"). Specifically, the winning probability of the CZ lottery in mode 2 when the setting value is high ("5" or "6") is slightly higher than when the setting value is low ("1" or "2"). In other modes, the winning probability of the CZ lottery does not change depending on the high/low setting value. As described below, the high/low setting value information is calculated in advance by performing a predetermined calculation on the internal setting value ("0" to "3") when changing the setting, and is stored in a specific area (high/low setting value storage area described below) in main RAM 103 (see Figures 282 and 283 described below).

ここで、図221に、ソースプログラム上において実際に参照されるモード別CZ抽籤テーブルの一構成例を示す。 Here, Figure 221 shows an example of the configuration of a mode-specific CZ lottery table that is actually referenced in the source program.

ソースプログラム上において実際に参照される図221のモード別CZ抽籤テーブル内では、データ「.LOW.wLOW_HIH」が設定値の高低情報であり、データ「.LOW.wVC_MODE」が現在のモード情報である。そして、このモード別CZ抽籤テーブルを用いた抽籤処理では、データ「.LOW.wLOW_HIH」(高低情報)及びデータ「.LOW.wVC_MODE」(現在のモード情報)を含む各種抽籤選択情報(モード別CZ抽籤テーブルの先頭アドレスから4バイト先のアドレスまでの領域に格納されている各種データ)に基づいて、所定の抽籤値群が選択される。 In the mode-specific CZ lottery table of Figure 221, which is actually referenced in the source program, the data ".LOW.wLOW_HIH" is the high/low setting value information, and the data ".LOW.wVC_MODE" is the current mode information. In the lottery process using this mode-specific CZ lottery table, a predetermined lottery value group is selected based on various lottery selection information (various data stored in the area from the top address of the mode-specific CZ lottery table to the address four bytes away), including the data ".LOW.wLOW_HIH" (high/low information) and the data ".LOW.wVC_MODE" (current mode information).

例えば、設定値が高設定(「5」又は「6」)であり且つ現在のモードがモード3である場合には、まず、データ「(80H)+dNRMVC_H-$」(設定値が高設定である場合に使用される抽籤値群の格納領域の先頭アドレス)を参照し、ラベル「dNRMVC_H」で示される先頭アドレスから3バイト先のアドレスまでの領域(4バイトの領域)に格納されている抽籤値群が選択される。次いで、その選択された抽籤値群の中からモード3に対応するデータ「cPRB_6」が選択される。なお、データ「cPRB_6」は、抽籤値「6」が格納されている領域のアドレスに対応付けられたラベルデータであり、このデータが選択されると、抽籤値「6」が取得される。 For example, if the setting value is a high setting ("5" or "6") and the current mode is mode 3, first, the data "(80H) + dNRMVC_H - $" (the start address of the storage area for the lottery value group used when the setting value is set to high) is referenced, and the lottery value group stored in the area from the start address indicated by the label "dNRMVC_H" to the address three bytes away (a 4-byte area) is selected. Next, from the selected lottery value group, data "cPRB_6" corresponding to mode 3 is selected. Note that the data "cPRB_6" is label data associated with the address of the area where the lottery value "6" is stored, and when this data is selected, the lottery value "6" is obtained.

[BB当籤時状態別CZ抽籤テーブル及び状態別CZ抽籤テーブル]
続いて、図222及び図223は、通常状態中に抽籤状態に基づき行うCZ抽籤に用いる状態別CZ抽籤テーブルであり、図222は、通常状態中のBB当籤時にBBと重複して当籤した当籤役に応じた抽籤用フラグを参照してCZ抽籤を行うためのBB当籤時状態別CZ抽籤テーブルであり、図223は、通常状態中のBB非当籤時に抽籤用フラグを参照してCZ抽籤を行うための状態別CZ抽籤テーブルである。
[BB winning status CZ lottery table and status CZ lottery table]
Next, Figures 222 and 223 are state-specific CZ lottery tables used for CZ lottery based on the lottery state during the normal state, where Figure 222 is a state-specific CZ lottery table when a BB is won, for conducting a CZ lottery by referring to a lottery flag corresponding to a winning role that overlaps with a BB when a BB is won during the normal state, and Figure 223 is a state-specific CZ lottery table for conducting a CZ lottery by referring to a lottery flag when a BB is not won during the normal state.

図222のBB当籤時状態別CZ抽籤テーブルは、現在の抽籤確率毎(低確、高確、超高確)に設けられ、抽籤用フラグ毎にCZ抽籤の抽籤結果についての抽籤値の情報を規定する。また、図223の状態別CZ抽籤テーブルは、現在の抽籤確率と設定値の高低情報との組み合わせ毎に設けられ、抽籤用フラグ毎にCZ抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、通常状態中に、現在の抽籤確率(抽籤状態)及び抽籤用フラグ及び設定値に基づいてCZ抽籤を行い、このCZ抽籤に当籤した場合には、遊技状態を(CZ前兆を介して)CZに移行させる。なお、同遊技において行う通常状態中のART抽籤に当籤している場合には、CZ抽籤は行わない。 The state-specific CZ lottery table at the time of BB winning in FIG. 222 is provided for each current lottery probability (low probability, high probability, very high probability), and specifies the lottery value information for the lottery result of the CZ lottery for each lottery flag. Also, the state-specific CZ lottery table in FIG. 223 is provided for each combination of the current lottery probability and the high/low setting value information, and specifies the lottery value information for the lottery result of the CZ lottery for each lottery flag. During the normal state, the main control circuit 90 performs a CZ lottery based on the current lottery probability (lottery state), the lottery flag, and the setting value, and if this CZ lottery is won, it transitions the game state to CZ (via a CZ precursor). Note that if the ART lottery during the normal state in the game is won, the CZ lottery is not performed.

なお、図223の状態別CZ抽籤テーブルを用いたCZ抽籤において、設定値が高設定(「5」又は「6」)であり且つ抽籤用フラグが「強スイカ」、「強レア(強チェリー、強チャンスリプ又は強ベル)」である場合におけるCZ抽籤の当籤確率は、設定値が低設定(「1」又は「2」)であり且つ抽籤用フラグが「強スイカ」、「強レア」である場合のそれより高くなる。 In addition, in a CZ lottery using the state-specific CZ lottery table in Figure 223, the probability of winning the CZ lottery when the setting value is a high setting ("5" or "6") and the lottery flag is "strong watermelon" or "strong rare (strong cherry, strong chance lip, or strong bell)" is higher than when the setting value is a low setting ("1" or "2") and the lottery flag is "strong watermelon" or "strong rare."

[CZ前兆ゲーム数抽籤テーブル]
続いて、図224は、通常状態中のCZ抽籤に当籤した際に、通常状態からCZに移行するまでの期間(CZ前兆ゲーム数)を抽籤するために用いるCZ前兆ゲーム数抽籤テーブルである。CZ前兆ゲーム数抽籤テーブルは、CZ抽籤に当籤した際のBB当籤の有無に応じてCZ前兆ゲーム数の範囲(抽籤結果)についての抽籤値の情報を規定する。主制御回路90は、通常状態中にCZ抽籤に当籤すると、CZ前兆ゲーム数の抽籤を行い、当籤したCZ前兆ゲーム数をセットし、遊技状態をCZ前兆に移行する。
[CZ Premonition Game Number Lottery Table]
Next, Fig. 224 is a CZ premonition game number lottery table used to lottery the period (CZ premonition game number) from the normal state to the transition to CZ when the CZ lottery is won during the normal state. The CZ premonition game number lottery table specifies lottery value information for the range of the CZ premonition game number (lottery result) depending on whether or not the BB is won when the CZ lottery is won. When the main control circuit 90 wins the CZ lottery during the normal state, it draws the CZ premonition game number, sets the won CZ premonition game number, and transitions the game state to the CZ premonition.

なお、CZ前兆ゲーム数抽籤テーブルでは、CZ前兆ゲーム数の抽籤結果として一定の範囲を持たせているが、主制御回路90は、当籤した範囲の中から均等にCZ前兆ゲーム数を決定する。また、BB当籤時にCZ抽籤に当籤していた場合には、主制御回路90は、BBの終了後に当籤したCZ前兆ゲーム数をセットする。すなわち、通常状態中にCZ抽籤に当籤し、かつ、CZ前兆ゲーム数として「1」以上が決定された場合、BB非当籤時のCZ当籤時は、その後、通常状態からCZ前兆に遊技状態を移行し、また、BB当籤時のCZ当籤時は、その後、BBが終了した後にCZ前兆に遊技状態を移行する。 In the CZ premonition game number lottery table, the lottery result for the number of CZ premonition games has a certain range, but the main control circuit 90 determines the number of CZ premonition games evenly from the winning range. Also, if the CZ lottery is won when the BB is won, the main control circuit 90 sets the number of CZ premonition games that was won after the BB ends. In other words, if the CZ lottery is won during the normal state and the number of CZ premonition games is determined to be "1" or more, if the CZ is won when the BB is not won, the game state will then transition from the normal state to the CZ premonition, and if the CZ is won when the BB is won, the game state will then transition to the CZ premonition after the BB ends.

[BB当籤時ART抽籤テーブル及び通常時ART抽籤テーブル]
続いて、図225及び図226は、通常状態中に抽籤用フラグ等に基づき行うART抽籤に用いるART抽籤テーブルであり、図225は、通常状態中のBB当籤時にBBと重複して当籤した当籤役に応じた抽籤用フラグを参照してART抽籤を行うためのBB当籤時ART抽籤テーブルであり、図226は、通常状態中のBB非当籤時に抽籤用フラグを参照してART抽籤を行うための通常時ART抽籤テーブルである。
[BB winning ART lottery table and normal time ART lottery table]
Next, Figures 225 and 226 are ART lottery tables used for ART lottery conducted based on lottery flags etc. during the normal state, Figure 225 is an ART lottery table when a BB is won for conducting an ART lottery by referring to a lottery flag corresponding to a winning role that overlaps with BB when a BB is won during the normal state, and Figure 226 is a normal time ART lottery table for conducting an ART lottery by referring to a lottery flag when a BB is not won during the normal state.

なお、BB当籤時は、NBB当籤、かつ、抽籤状態が「通常」又は「高確」である場合に、図225(A)に示すBB当籤時ART抽籤テーブルが参照され、また、CBB当籤、かつ、抽籤状態が「通常」又は「高確」である場合に、図225(B)に示すBB当籤時ART抽籤テーブルが参照され、また、抽籤状態が「超高確率」又は遊技状態が「CZ前兆」「ART前兆中」の何れかである場合に、BB(CBB又はNBB)の種別に関わらず、図225(C)に示すBB当籤時ART抽籤テーブルが参照される。 When a BB is won, if an NBB is won and the lottery state is "normal" or "high probability", the ART lottery table when a BB is won shown in FIG. 225(A) is referenced, and if a CBB is won and the lottery state is "normal" or "high probability", the ART lottery table when a BB is won shown in FIG. 225(B) is referenced, and if the lottery state is "ultra-high probability" or the game state is either "CZ premonition" or "ART premonition", regardless of the type of BB (CBB or NBB), the ART lottery table when a BB is won shown in FIG. 225(C) is referenced.

また、BB非当籤時において、抽籤状態が「低確」又は「高確」であり且つ設定値が低設定(「1」又は「2」)である場合には、図226(A)に示す通常時ART抽籤テーブルが参照され、また、抽籤状態が「超高確率」又は遊技状態が「CZ前兆」及び「ART前兆中」のいずれかであり且つ設定値が低設定である場合には、図226(B)に示す通常時ART抽籤テーブルが参照され、また、通常フラグ間中であり且つ設定値が低設定である場合には、図226(C)に示す通常時ART抽籤テーブルが参照される。さらに、BB非当籤時において、抽籤状態が「低確」又は「高確」であり且つ設定値が高設定(「5」又は「6」)である場合には、図226(D)に示す通常時ART抽籤テーブルが参照され、また、抽籤状態が「超高確率」又は遊技状態が「CZ前兆」及び「ART前兆中」のいずれかであり且つ設定値が高設定である場合には、図226(E)に示す通常時ART抽籤テーブルが参照され、また、通常フラグ間中であり且つ設定値が高設定である場合には、図226(F)に示す通常時ART抽籤テーブルが参照される。 Also, when a BB is not won, if the lottery state is "low probability" or "high probability" and the setting value is a low setting ("1" or "2"), the normal time ART lottery table shown in Figure 226 (A) is referenced, and if the lottery state is "ultra high probability" or the game state is either "CZ premonition" or "ART premonition in progress" and the setting value is a low setting, the normal time ART lottery table shown in Figure 226 (B) is referenced, and if the normal flag is in progress and the setting value is a low setting, the normal time ART lottery table shown in Figure 226 (C) is referenced. Furthermore, when a BB is not won, if the lottery state is "low probability" or "high probability" and the setting value is set to a high value ("5" or "6"), the normal time ART lottery table shown in FIG. 226 (D) is referenced, and if the lottery state is "ultra-high probability" or the game state is either "CZ premonition" or "ART premonition in progress" and the setting value is set to a high value, the normal time ART lottery table shown in FIG. 226 (E) is referenced, and if the normal flag is in progress and the setting value is set to a high value, the normal time ART lottery table shown in FIG. 226 (F) is referenced.

BB当籤時ART抽籤テーブルは、現在の抽籤状態や遊技状態に応じて設けられ、抽籤用フラグ毎にART抽籤の抽籤結果についての抽籤値の情報を規定する。また、通常時ART抽籤テーブルは、現在の抽籤状態や遊技状態と設定値の高低情報との組み合わせ毎に設けられ、抽籤用フラグ毎にART抽籤の抽籤結果についての抽籤値の情報を規定する。なお、主制御回路90は、通常状態中に抽籤用フラグ等に基づいてART抽籤を行い、このART抽籤に当籤した場合には、遊技状態を(ART前兆を介して)ART状態に移行させる。また、本実施形態の通常時ART抽籤テーブルを用いたART抽籤では、設定値が高設定であり且つ抽籤用フラグが「強スイカ」、「強レア(強チェリー、強チャンスリプ又は強ベル)」である場合におけるART抽籤の当籤確率は、設定値が低設定であり且つ抽籤用フラグが「強スイカ」、「強レア」である場合のそれより高くなる。 The ART lottery table when a BB lottery is won is provided according to the current lottery state and game state, and specifies the lottery value information for the lottery result of the ART lottery for each lottery flag. In addition, the ART lottery table during normal play is provided for each combination of the current lottery state or game state and the high/low setting value information, and specifies the lottery value information for the lottery result of the ART lottery for each lottery flag. In addition, the main control circuit 90 performs an ART lottery based on the lottery flag during the normal state, and if this ART lottery is won, it transitions the game state to the ART state (via an ART precursor). Furthermore, in an ART lottery using the normal ART lottery table of this embodiment, the probability of winning the ART lottery when the setting value is set high and the lottery flag is "strong watermelon" or "strong rare (strong cherry, strong chance lip, or strong bell)" is higher than when the setting value is set low and the lottery flag is "strong watermelon" or "strong rare."

[ART前兆ゲーム数抽籤テーブル]
続いて、図227は、通常状態中のART抽籤に当籤した際に、通常状態からART状態に移行するまでの期間(ART前兆ゲーム数)を抽籤するために用いるART前兆ゲーム数抽籤テーブルである。ART前兆ゲーム数抽籤テーブルは、ART前兆ゲーム数の範囲(抽籤結果)についての抽籤値の情報を規定する。主制御回路90は、通常状態中にART抽籤に当籤すると、ART前兆ゲーム数の抽籤を行い、当籤したART前兆ゲーム数をセットし、遊技状態をART前兆に移行する。
[ART Premonition Game Number Lottery Table]
Next, FIG. 227 is an ART premonition game number lottery table used to lottery the period (ART premonition game number) from the normal state to the ART state when the ART lottery is won during the normal state. The ART premonition game number lottery table specifies lottery value information for the range of the ART premonition game number (lottery result). When the main control circuit 90 wins the ART lottery during the normal state, it draws the ART premonition game number, sets the won ART premonition game number, and transitions the game state to the ART premonition.

なお、ART前兆ゲーム数抽籤テーブルでは、ART前兆ゲーム数の抽籤結果として一定の範囲を持たせているが、主制御回路90は、当籤した範囲の中から均等にART前兆ゲーム数を決定する。なお、BB当籤時や通常フラグ間中にART抽籤に当籤した場合には、遊技状態がART中フラグ間に移行し、ART中BB終了後にART準備中に移行することから(図206参照)、この場合、主制御回路90は、ART前兆ゲーム数を抽籤しない。すなわち、主制御回路90は、図226(A)(B)に示す通常時ART抽籤テーブルを用いたART抽籤に当籤した場合に、ART前兆ゲーム数を抽籤し、図225(A)~(C)に示すBB当籤時ART抽籤テーブル、及び図226(C)に示す通常時ART抽籤テーブルを用いたART抽籤に当籤した場合には、ART前兆ゲーム数を抽籤しない。 In the ART premonition game number lottery table, the lottery result for the ART premonition game number has a certain range, but the main control circuit 90 determines the ART premonition game number evenly from the winning range. If the ART lottery is won when a BB is won or during a normal flag interval, the game state transitions to a flag interval during ART, and transitions to ART preparation after the end of the ART BB (see Figure 206), so in this case the main control circuit 90 does not draw the ART premonition game number. In other words, if the player wins the ART lottery using the normal time ART lottery table shown in Figures 226 (A) and (B), the main control circuit 90 will draw the number of ART premonition games, but if the player wins the ART lottery using the BB winning ART lottery table shown in Figures 225 (A) to (C) and the normal time ART lottery table shown in Figure 226 (C), the main control circuit 90 will not draw the number of ART premonition games.

[CZ中ART抽籤テーブル]
続いて、図228及び図229は、CZ中のART抽籤に用いるCZ中ART抽籤テーブルである。図228(A)は、初当りCZ、かつ、CZの残りゲーム数が1以上である場合に参照されるCZ中ART抽籤テーブルであり、図228(B)は、初当りCZ、かつ、CZの残りゲーム数が0である場合に参照されるCZ中ART抽籤テーブルであり、図228(C)は、初当りCZの終了の次遊技(泣きの1回)に参照されるCZ中ART抽籤テーブル(なお、初当りCZの終了の次遊技は、詳細には通常状態中である)である。また、図228(D)は、CZ(ART後)、かつ、非ナビ高確時に参照されるCZ中ART抽籤テーブルであり、図229(E)は、CZ(ART後)、かつ、ナビ高確時に参照されるCZ中ART抽籤テーブルであり、図229(F)は、CZ(ART後)の終了の次遊技(泣きの1回)に参照されるCZ中ART抽籤テーブル(なお、CZ(ART後)の終了の次遊技は、詳細には通常状態中である)であり、図229(G)は、特殊CZ、かつ、非ナビ高確時に参照されるCZ中ART抽籤テーブルであり、図229(H)は、特殊CZ、かつ、ナビ高確時に参照されるCZ中ART抽籤テーブルである。
[CZ ART lottery table]
Next, Fig. 228 and Fig. 229 are ART lottery tables during CZ used for ART lottery during CZ. Fig. 228(A) is an ART lottery table during CZ that is referred to when the first CZ and the number of remaining games in CZ is 1 or more, Fig. 228(B) is an ART lottery table during CZ that is referred to when the first CZ and the number of remaining games in CZ is 0, and Fig. 228(C) is an ART lottery table during CZ that is referred to in the next game (one tearful game) after the end of the first CZ (note that the next game after the end of the first CZ is in the normal state, in detail). In addition, Figure 228 (D) is an ART lottery table during CZ referenced when there is a CZ (after ART) and there is no high probability of navigation, Figure 229 (E) is an ART lottery table during CZ referenced when there is a CZ (after ART) and there is a high probability of navigation, Figure 229 (F) is an ART lottery table during CZ referenced for the next play (one last play) after the end of CZ (after ART) (note that the next play after the end of CZ (after ART) is, in detail, during the normal state), Figure 229 (G) is an ART lottery table during CZ referenced when there is a special CZ and there is no high probability of navigation, and Figure 229 (H) is an ART lottery table during CZ referenced when there is a special CZ and there is a high probability of navigation.

CZ中ART抽籤テーブルは、CZの種別など毎に設けられ、抽籤用フラグ毎にART抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、CZ中に抽籤用フラグ等に基づいてART抽籤を行い、このART抽籤に当籤した場合には、遊技状態を(必要に応じてART準備中を介して)ART状態に移行させる。なお、CZ中のBB当籤時は、図228及び図229に示すCZ中ART抽籤テーブルではなく、後述のART中BB当籤時ストック抽籤テーブル(後述の図233(D))を参照して、ART抽籤(必ず当籤)を行う。 The ART lottery table during CZ is provided for each type of CZ, etc., and specifies the lottery value information for the lottery result of the ART lottery for each lottery flag. The main control circuit 90 performs an ART lottery based on the lottery flag during CZ, and if the ART lottery is won, it transitions the game state to the ART state (via ART preparation if necessary). Note that when a BB is won during CZ, the ART lottery (always a winning lottery) is performed by referring to the stock lottery table when a BB is won during ART (Figure 233 (D) described below), rather than the ART lottery table during CZ shown in Figures 228 and 229.

[ART中ストック抽籤テーブル]
続いて、図230~図232は、ART状態中に行うART状態のセット数の上乗せ抽籤に用いるART中ストック抽籤テーブルである。図230(A)は、通常ART、かつ、ART中の抽籤状態「低確」又は「高確」、かつ、非ナビ高確中に参照されるART中ストック抽籤テーブルであり、図230(B)は、通常ART、かつ、ART中の抽籤状態「低確」又は「高確」、かつ、ナビ高確中に参照されるART中ストック抽籤テーブルであり、図230(C)は、通常ART、かつ、ART中の抽籤状態「超高確」、かつ、非ナビ高確中に参照されるART中ストック抽籤テーブルであり、図230(D)は、通常ART、かつ、ART中の抽籤状態「超高確」、かつ、ナビ高確中に参照されるART中ストック抽籤テーブルである。また、図231(E)は、EP中、かつ、転落モード「保証なし」時に参照されるART中ストック抽籤テーブルであり、図231(F)は、EP中、かつ、転落モード「ショート」時に参照されるART中ストック抽籤テーブルであり、図231(G)は、EP中、かつ、転落モード「ロング」時に参照されるART中ストック抽籤テーブルである。また、図232(H)は、ランク決めART又はEP準備中、かつ、非ナビ高確中に参照されるART中ストック抽籤テーブルであり、図232(I)は、ランク決めART又はEP準備中、かつ、ナビ高確中に参照されるART中ストック抽籤テーブルである。また、図232(J)は、ART準備中に参照されるART中ストック抽籤テーブルであり、図232(K)は、ART中フラグ間に参照されるART中ストック抽籤テーブルである。
[ART Stock Lottery Table]
Next, Figures 230 to 232 are ART stock lottery tables used for the lottery to add to the number of sets in the ART state conducted during the ART state. Figure 230 (A) is a stock lottery table during ART which is referenced during normal ART, when the lottery state during ART is ``low probability'' or ``high probability'', and when there is no navigation high probability; Figure 230 (B) is a stock lottery table during normal ART, when the lottery state during ART is ``low probability'' or ``high probability'', and when there is high navigation probability; Figure 230 (C) is a stock lottery table during normal ART, when the lottery state during ART is ``ultra high probability'', and when there is no navigation high probability; and Figure 230 (D) is a stock lottery table during normal ART, when the lottery state during ART is ``ultra high probability'', and when there is high navigation probability. Also, Fig. 231(E) is an ART stock lottery table referenced during EP and when the fall mode is "no guarantee", Fig. 231(F) is an ART stock lottery table referenced during EP and when the fall mode is "short", Fig. 231(G) is an ART stock lottery table referenced during EP and when the fall mode is "long". Also, Fig. 232(H) is an ART stock lottery table referenced during rank determination ART or EP preparation and non-navigation high probability, and Fig. 232(I) is an ART stock lottery table referenced during rank determination ART or EP preparation and navigation high probability. In addition, Figure 232 (J) is an ART stock lottery table that is referenced during ART preparation, and Figure 232 (K) is an ART stock lottery table that is referenced between ART flags.

ART中ストック抽籤テーブルは、現在の遊技状態など毎に設けられ、抽籤用フラグ毎にART状態のセット数の上乗せ抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、対応する遊技状態中に抽籤用フラグ等に基づいて上乗せ抽籤を行い、このART抽籤に当籤した場合には、ART状態のセット数を所定数だけ上乗せする。 The ART stock lottery table is provided for each current game state, etc., and specifies the lottery value information for the lottery result of the lottery for the set number addition in the ART state for each lottery flag. The main control circuit 90 performs an addition lottery based on the lottery flag, etc. during the corresponding game state, and if this ART lottery is won, the number of sets in the ART state is added by a specified number.

[ART中BB当籤時ストック抽籤テーブル]
続いて、図233は、ART状態中のBB当籤時に行うART状態のセット数の上乗せ抽籤に用いるART中BB当籤時ストック抽籤テーブルである。図233(A)は、通常ART中の抽籤状態「低確」若しくは「高確」時、又は、EP中の転落モード「保証なし」時に参照されるART中BB当籤時ストック抽籤テーブルであり、図233(B)は、通常ART中の抽籤状態「超高確」時、又は、EP中の転落モード「ショート」時に参照されるART中BB当籤時ストック抽籤テーブルであり、図233(C)は、ランク決めART中、又は、EP準備中に参照されるART中BB当籤時ストック抽籤テーブルであり、図233(D)は、CZ若しくはCZ終了の次遊技、又は、EP中の転落モード「ロング」時に参照されるART中BB当籤時ストック抽籤テーブルであり、図233(E)は、ART準備中に参照されるART中BB当籤時ストック抽籤テーブルである。
[Stock lottery table when BB is won during ART]
Next, FIG. 233 is a stock lottery table for BB winning during ART, which is used for the lottery for adding the number of sets in the ART state when the BB is won during the ART state. FIG. 233(A) is a stock lottery table for BB winning during ART, which is referred to when the lottery state is "low probability" or "high probability" during normal ART, or when the fall mode is "no guarantee" during EP, FIG. 233(B) is a stock lottery table for BB winning during ART, which is referred to when the lottery state is "ultra high probability" during normal ART, or when the fall mode is "short" during EP, and FIG. 233(C) is a stock lottery table when a BB is won during ART, which is referenced during the rank determination ART or during EP preparation, Figure 233 (D) is a stock lottery table when a BB is won during ART, which is referenced during the next game after the CZ or the end of the CZ, or during the ``long'' fall mode during EP, and Figure 233 (E) is a stock lottery table when a BB is won during ART, which is referenced during ART preparation.

ART中BB当籤時ストック抽籤テーブルは、現在の遊技状態など毎に設けられ、抽籤用フラグ毎にART状態のセット数の上乗せ抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、対応する遊技状態中に抽籤用フラグ等に基づいて上乗せ抽籤を行い、このART抽籤に当籤した場合には、ART状態のセット数を所定数だけ上乗せする。 The stock lottery table when a BB during ART is won is provided for each current game state, etc., and specifies the lottery value information for the lottery result of the lottery for adding the number of sets in the ART state for each lottery flag. The main control circuit 90 performs an add-on lottery based on the lottery flag, etc. during the corresponding game state, and if this ART lottery is won, it adds a specified number to the number of sets in the ART state.

[ART当籤時ストック数抽籤テーブル]
続いて、図234は、ART抽籤や、ART状態のセット数の上乗せ抽籤に当籤した場合(すなわち、ART当籤時)に、付与するART状態のセット数を抽籤するために用いるART当籤時ストック数抽籤テーブルである。ART当籤時ストック数抽籤テーブルは、ART当籤時の当籤契機毎に、付与するART状態のセット数についての抽籤値の情報を規定する。主制御回路90は、ART当籤時に対応する当籤契機に基づいてART状態のセット数を抽籤し、当籤したセット数を付与する。
[ART winning stock lottery table]
Next, FIG. 234 is a stock number lottery table at the time of ART winning used to lottery the number of sets in the ART state to be granted when the ART lottery or the lottery for adding the number of sets in the ART state is won (i.e., when the ART wins). The stock number lottery table at the time of ART winning specifies the lottery value information for the number of sets in the ART state to be granted for each winning opportunity at the time of ART winning. The main control circuit 90 draws the number of sets in the ART state based on the winning opportunity corresponding to the time of ART winning, and grants the number of sets that has been won.

なお、当籤契機「初当り」とは、通常状態中にART抽籤に当籤した場合(通常状態中にRT3状態への移行に伴うART状態のストック付与を含む)、ART前兆中にART抽籤に当籤した場合、初当りCZ中にART抽籤に当籤した場合、通常BBフラグ間中にART抽籤に当籤した場合、又は通常BB中にART抽籤に当籤した場合の何れかをいい、また、当籤契機「上乗せA」とは、EP中にART状態のセット数の上乗せ抽籤に当籤した場合をいい、また、当籤契機「上乗せB」とは、継続CZ中にART抽籤に当籤した場合をいい、また、当籤契機「上乗せC」とは、当籤契機「初当り」「上乗せA」「上乗せB」以外の状況でART抽籤や、ART状態のセット数の上乗せ抽籤に当籤した場合をいう。 The winning opportunity "first hit" refers to any of the following: winning the ART lottery during normal state (including the granting of ART state stocks due to the transition to RT3 state during normal state), winning the ART lottery during an ART premonition, winning the ART lottery during a first hit CZ, winning the ART lottery during a normal BB flag, or winning the ART lottery during a normal BB. In addition, the winning opportunity "Add-on A" refers to when you win the lottery for adding on the number of sets in ART state during EP, and the winning opportunity "Add-on B" refers to when you win the ART lottery during a continuous CZ, and the winning opportunity "Add-on C" refers to when you win the ART lottery or the lottery for adding on the number of sets in ART state in a situation other than the winning opportunity "First hit", "Add-on A", or "Add-on B".

また、ART当籤時ストック数抽籤テーブルで規定される抽籤値は、図234に示すように、設定値の高低情報に応じて異なる。本実施形態のART当籤時ストック数抽籤テーブルでは、設定値が高設定(「5」又は「6」)である場合に、より多くのART状態のセット数が当籤するような構成になっている。具体的には、当籤契機が「初当り」時であり且つ設定値が高設定(「5」又は「6」)である場合に3セットのART状態が上乗せされる確率は、当籤契機が「初当り」時であり且つ設定値が低設定(「1」又は「2」)である場合のそれより高くなる。また、その他の当籤契機では、高設定時における2セットのART状態の上乗せ確率が、低設定時のそれより高くなる。 The lottery value stipulated in the ART winning stock number lottery table differs according to the high/low setting value information, as shown in FIG. 234. In the ART winning stock number lottery table of this embodiment, a larger number of sets of ART states are won when the setting value is high ("5" or "6"). Specifically, when the winning trigger is a "first win" and the setting value is high ("5" or "6"), the probability of three sets of ART states being added is higher than when the winning trigger is a "first win" and the setting value is low ("1" or "2"). In addition, for other winning triggers, the probability of two sets of ART states being added when the setting is high is higher than when the setting is low.

[特殊CZ移行抽籤テーブル]
続いて、図235は、継続CZとして特殊CZを用いるか否かを抽籤するために用いる特殊CZ移行抽籤テーブルである。特殊CZ移行抽籤テーブルは、ART状態のセット数のストックの有無毎に、抽籤結果についての抽籤値の情報を規定する。主制御回路90は、ランク決めARTの開始時にART状態のセット数のストックの有無に応じて特殊CZを用いるか否かを抽籤し、当籤した場合には、次の継続CZを特殊CZとする一方で、非当籤した場合には、次の継続CZをCZ(ART後)とする。
[Special CZ transition lottery table]
Next, FIG. 235 is a special CZ transition lottery table used to determine whether or not to use a special CZ as a continuation CZ. The special CZ transition lottery table specifies the lottery value information for the lottery result for each stock of the number of sets in the ART state. The main control circuit 90 determines whether or not to use a special CZ depending on the stock of the number of sets in the ART state at the start of the rank determination ART, and if it is a winning lottery, the next continuation CZ is a special CZ, while if it is a losing lottery, the next continuation CZ is a CZ (after ART).

なお、主制御回路90は、次の継続CZを特殊CZとした後は、特殊CZが終了するまで特殊CZ移行抽籤テーブルを用いた抽籤を行わない。また、ART状態のセット数のストックがない状況で、本抽籤に当籤した場合には、主制御回路90は、ART状態のセット数を1つ付与する。 In addition, after the main control circuit 90 sets the next continuation CZ as a special CZ, it will not conduct a lottery using the special CZ transition lottery table until the special CZ ends. Also, if the lottery is won when there is no stock of sets in the ART state, the main control circuit 90 will add one set to the ART state.

[ART当籤時ランク抽籤テーブル]
続いて、図236~図240は、ART当籤時に当籤したART状態のランクを決定するために用いるART当籤時ランク抽籤テーブルである。なお、ART当籤時には、ART状態のセット数が複数付与されることがあるが、2つ目以降のART状態のランクは、図240(O)に示すART当籤時ランク抽籤テーブルにより決定され、図236(A)~図240(N)に示すART当籤時ランク抽籤テーブルは、1つ目のART状態のランクを決定するために用いられる。
[ART lottery rank table]
Next, Figures 236 to 240 are ART winning rank lottery tables used to determine the rank of the ART state that is won when the ART is won. Note that, when the ART is won, a plurality of sets of ART states may be given, but the rank of the second and subsequent ART states is determined by the ART winning rank lottery table shown in Figure 240 (O), and the ART winning rank lottery tables shown in Figures 236 (A) to 240 (N) are used to determine the rank of the first ART state.

図236(A)は、ART当籤の当籤タイミングが通常状態、CZ前兆、ART前兆、又はEP以外のART状態中であり、かつ、BB非当籤時に用いられるART当籤時ランク抽籤テーブルであり、図236(B)は、ART当籤の当籤タイミングが通常状態、CZ前兆、ART前兆、又はEP以外のART状態中であり、かつ、NBBの当籤時に用いられるART当籤時ランク抽籤テーブルであり、図236(C)は、ART当籤の当籤タイミングが通常状態、CZ前兆、ART前兆、又はEP以外のART状態中であり、かつ、CBBの当籤時に用いられるART当籤時ランク抽籤テーブルである。 Figure 236 (A) is a rank lottery table when an ART winning lottery is used when the winning timing of an ART winning lottery is in the normal state, a CZ precursor, an ART precursor, or an ART state other than EP, and when a BB is not won; Figure 236 (B) is a rank lottery table when an ART winning lottery is in the normal state, a CZ precursor, an ART precursor, or an ART state other than EP, and when an NBB is won; and Figure 236 (C) is a rank lottery table when an ART winning lottery is in the normal state, a CZ precursor, an ART precursor, or an ART state other than EP, and when a CBB is won.

また、図237(D)は、ART当籤の当籤タイミングがART準備中であり、かつ、BB非当籤時に用いられるART当籤時ランク抽籤テーブルであり、図237(E)は、ART当籤の当籤タイミングがART準備中であり、かつ、NBB当籤時に用いられるART当籤時ランク抽籤テーブルであり、図237(F)は、ART当籤の当籤タイミングがART準備中であり、かつ、CBB当籤時に用いられるART当籤時ランク抽籤テーブルである。 In addition, Figure 237(D) is a rank lottery table at the time of an ART winning lottery used when the winning timing of the ART winning lottery is during ART preparation and when a BB is not won, Figure 237(E) is a rank lottery table at the time of an ART winning lottery used when the winning timing of the ART winning lottery is during ART preparation and when an NBB is won, and Figure 237(F) is a rank lottery table at the time of an ART winning lottery used when the winning timing of the ART winning lottery is during ART preparation and when a CBB is won.

また、図238(G)は、ART当籤の当籤タイミングがEP中であり、かつ、BB非当籤時に用いられるART当籤時ランク抽籤テーブルであり、図238(H)は、ART当籤の当籤タイミングがEP中であり、かつ、NBB当籤時に用いられるART当籤時ランク抽籤テーブルであり、図238(I)は、ART当籤の当籤タイミングがEP中であり、かつ、CBB当籤時に用いられるART当籤時ランク抽籤テーブルである。 In addition, Figure 238 (G) is an ART winning rank lottery table used when the winning timing of the ART winning lottery is during EP and when the BB is not won, Figure 238 (H) is an ART winning rank lottery table used when the winning timing of the ART winning lottery is during EP and when the NBB is won, and Figure 238 (I) is an ART winning rank lottery table used when the winning timing of the ART winning lottery is during EP and when the CBB is won.

また、図239(J)は、ART当籤の当籤タイミングがCZ中であり、かつ、BB非当籤時に用いられるART当籤時ランク抽籤テーブルであり、図239(K)は、ART当籤の当籤タイミングがCZ中であり、かつ、NBB当籤時に用いられるART当籤時ランク抽籤テーブルであり、図239(L)は、ART当籤の当籤タイミングがCZ中であり、かつ、CBB当籤時に用いられるART当籤時ランク抽籤テーブルである。 In addition, Figure 239 (J) is an ART winning rank lottery table used when the winning timing of the ART lottery is during the CZ and when the BB is not won, Figure 239 (K) is an ART winning rank lottery table used when the winning timing of the ART lottery is during the CZ and when the NBB is won, and Figure 239 (L) is an ART winning rank lottery table used when the winning timing of the ART lottery is during the CZ and when the CBB is won.

また、図240(M)は、ART当籤の当籤タイミングがフラグ間状態(通常フラグ間又はART中フラグ間)である場合に用いられるART当籤時ランク抽籤テーブルであり、図240(N)は、ART当籤の当籤タイミングがBB中である場合に用いられるART当籤時ランク抽籤テーブルであり、図240(O)は、複数ストック時の2つ目以降のART状態のランクを決定するために用いられるART当籤時ランク抽籤テーブルである。 In addition, Figure 240 (M) is a rank lottery table at the time of an ART winning lottery used when the winning timing of the ART winning lottery is in a flag-to-flag state (between normal flags or between flags during ART), Figure 240 (N) is a rank lottery table at the time of an ART winning lottery used when the winning timing of the ART winning lottery is during BB, and Figure 240 (O) is a rank lottery table at the time of an ART winning lottery used to determine the rank of the second and subsequent ART states when multiple stocks are made.

ART当籤時ランク抽籤テーブルは、ART当籤時の遊技状態毎に設けられ、ART当籤時の抽籤用フラグ毎に、抽籤結果についての抽籤値の情報を規定する。主制御回路90は、ART抽籤や、ART状態のセット数の上乗せ抽籤に当籤した場合、当籤契機となった抽籤用フラグを用いて、当籤したART状態のランクを決定する。ART当籤時ランク抽籤テーブルを用いて決定されたランクは、ランク決めART中の昇格抽籤に基づき昇格し、通常ART中のランク(抽籤状態)となる(図212(B)参照)。 The rank lottery table at the time of ART winning is provided for each game state at the time of ART winning, and specifies the lottery value information for the lottery result for each lottery flag at the time of ART winning. When the main control circuit 90 wins an ART lottery or an additional lottery for the number of sets in the ART state, it uses the lottery flag that triggered the winning lottery to determine the rank of the ART state in which it was won. The rank determined using the rank lottery table at the time of ART winning is promoted based on the promotion lottery during the rank determination ART, and becomes the rank during normal ART (lottery state) (see Figure 212 (B)).

[ストック放出順序抽籤テーブル]
続いて、図241は、上述の放出フェーズDにおいて放出するART状態のストックの順序を抽籤するために用いるストック放出順序抽籤テーブルである。ストック放出順序抽籤テーブルは、放出するART状態のランクの順序(抽籤結果)についての抽籤値の情報を規定する。主制御回路90は、放出フェーズDでは、ストック放出順序抽籤テーブルを参照して決定した順序に応じて、保有するART状態のストックの中から1つのストックを放出する。例えば、放出順序「4,3,2,1」である場合、主制御回路90は、放出フェーズDになると、保有するストックの中のランク4のストックを最も優先して放出し、ランク3のストックを次に優先して放出し、ランク2のストックを次に優先して放出し、ランク1のストックを次に優先して放出する。
[Stock release order lottery table]
Next, FIG. 241 is a stock release order lottery table used to lottery the order of stocks in the ART state to be released in the above-mentioned release phase D. The stock release order lottery table specifies lottery value information for the order of ranks of the ART state to be released (lottery results). In the release phase D, the main control circuit 90 releases one stock from the stocks in the ART state held according to the order determined by referring to the stock release order lottery table. For example, in the case of the release order "4, 3, 2, 1", when the release phase D is reached, the main control circuit 90 releases the stock of rank 4 among the held stocks as the highest priority, the stock of rank 3 as the second priority, the stock of rank 2 as the second priority, and the stock of rank 1 as the second priority.

なお、放出順序の抽籤は、CZとART状態とのループ中に一度のみ行うこととしてもよく、また、放出フェーズDになるたびに行うこととしてもよい。また、放出順序の抽籤を、CZとART状態とのループ中に一度のみ行う場合の抽籤タイミングは任意であり、例えば、ループ中に初めて放出フェーズDになったタイミングでもよく、また、CZから初めてART状態に移行したタイミングであってもよい。 The release order may be drawn only once during a loop between the CZ and ART states, or may be drawn each time release phase D is reached. When the release order is drawn only once during a loop between the CZ and ART states, the timing of the drawing is arbitrary, and may be, for example, the timing when release phase D is reached for the first time during the loop, or the timing when the state transitions from CZ to the ART state for the first time.

[ランク決めART中ランク昇格抽籤テーブル]
続いて、図242は、ランク決めART中の昇格抽籤に用いるランク決めART中ランク昇格抽籤テーブルであり、図242(A)は、非ナビ高確時のランク決めART中に参照されるランク決めART中ランク昇格抽籤テーブルであり、図242(B)は、ナビ高確時のランク決めART中に参照されるランク決めART中ランク昇格抽籤テーブルであり、図242(C)は、1ゲームで完結するランク決めART中にBBに当籤した場合に参照されるランク決めART中ランク昇格抽籤テーブルである。
[Rank Decision ART Rank Promotion Lottery Table]
Next, Figure 242 is a rank promotion lottery table during the rank determination ART used for promotion lottery during the rank determination ART, Figure 242(A) is a rank promotion lottery table during the rank determination ART referenced during the rank determination ART when navigation is not highly probable, Figure 242(B) is a rank promotion lottery table during the rank determination ART referenced during the rank determination ART when navigation is highly probable, and Figure 242(C) is a rank promotion lottery table during the rank determination ART referenced when BB is won during the rank determination ART which is completed in one game.

ランク決めART中ランク昇格抽籤テーブルは、ランク決めART中の状況毎に設けられ、抽籤用フラグ毎に昇格抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、ART当籤時に決定していたランクを、昇格抽籤の抽籤結果に基づいて更新する。なお、昇格抽籤の結果ランク4以上になる場合には、主制御回路90は、更新後のランクをランク4とする。 The rank promotion lottery table during the rank determination ART is provided for each situation during the rank determination ART, and specifies the lottery value information for the promotion lottery results for each lottery flag. The main control circuit 90 updates the rank that was determined at the time of the ART draw based on the promotion lottery results. If the promotion lottery results in rank 4 or higher, the main control circuit 90 sets the updated rank to rank 4.

[ナビ高確ゲーム数獲得抽籤テーブル]
続いて、図243は、通常ART中のナビ高確ゲーム数の獲得抽籤に用いるナビ高確ゲーム数獲得抽籤テーブルであり、図243(A)は、ART状態中の抽籤状態が「低確(ランク1)」時の通常ART中に参照されるナビ高確ゲーム数獲得抽籤テーブルであり、図243(B)は、ART状態中の抽籤状態が「高確(ランク2)」時の通常ART中に参照されるナビ高確ゲーム数獲得抽籤テーブルであり、図243(C)は、ART状態中の抽籤状態が「超高確(ランク3、4)」時の通常ART中に参照されるナビ高確ゲーム数獲得抽籤テーブルである。
[Navi High Probability Game Number Winning Lottery Table]
Next, Figure 243 is a navigation high probability game number acquisition lottery table used for lottery to acquire the navigation high probability game number during normal ART, Figure 243 (A) is a navigation high probability game number acquisition lottery table referenced during normal ART when the lottery state during the ART state is "low probability (rank 1)", Figure 243 (B) is a navigation high probability game number acquisition lottery table referenced during normal ART when the lottery state during the ART state is "high probability (rank 2)", and Figure 243 (C) is a navigation high probability game number acquisition lottery table referenced during normal ART when the lottery state during the ART state is "super high probability (rank 3, 4)".

ナビ高確ゲーム数獲得抽籤テーブルは、ART状態中の抽籤状態毎に設けられ、抽籤用フラグ毎にナビ高確ゲーム数の獲得抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、通常ART中に抽籤状態及び抽籤用フラグに基づいてナビ高確ゲーム数を付与する。その結果、ナビ高確ゲーム数が1以上になるとナビ高確中となる。ナビ高確ゲーム数は、通常ART中の1回の遊技毎に更新(1減算)されることになるが、この点は後述する。 The navigation high probability game number acquisition lottery table is provided for each lottery state during the ART state, and specifies the lottery value information for the lottery result of the navigation high probability game number acquisition lottery for each lottery flag. The main control circuit 90 awards the navigation high probability game number based on the lottery state and the lottery flag during normal ART. As a result, when the navigation high probability game number becomes 1 or more, the navigation high probability is reached. The navigation high probability game number is updated (subtracted by 1) for each play during normal ART, but this will be described later.

[CZゲーム数獲得抽籤テーブル]
続いて、図244は、CZゲーム数の上乗せ抽籤に用いるCZゲーム数獲得抽籤テーブルであり、図244(A)は、ART準備中に参照されるCZゲーム数獲得抽籤テーブルであり、図244(B)は、通常ART、かつ、非ナビ高確時に参照されるCZゲーム数獲得抽籤テーブルであり、図244(C)は、通常ART、かつ、ナビ高確時に参照されるCZゲーム数獲得抽籤テーブルである。また、図244(D)は、CZ中の抽籤フェーズA~CにおいてART抽籤に当籤した場合、又は、CZ中の放出フェーズDにおいてART状態のストックの放出が行われた場合に参照されるCZゲーム数獲得抽籤テーブルである。
[CZ Game Number Winning Lottery Table]
Next, Fig. 244 is a CZ game number acquisition lottery table used for the CZ game number addition lottery, Fig. 244 (A) is a CZ game number acquisition lottery table referred to during ART preparation, Fig. 244 (B) is a CZ game number acquisition lottery table referred to during normal ART and non-navigation high probability, Fig. 244 (C) is a CZ game number acquisition lottery table referred to during normal ART and navigation high probability. Also, Fig. 244 (D) is a CZ game number acquisition lottery table referred to when the ART lottery is won in the lottery phases A to C during the CZ, or when the stock in the ART state is released in the release phase D during the CZ.

図244(A)~(C)に示すCZゲーム数獲得抽籤テーブルは、遊技状態や抽籤用フラグ毎に上乗せするCZゲーム数の抽籤結果についての抽籤値の情報を規定する。また、図244(D)に示すCZゲーム数獲得抽籤テーブルは、(抽籤用フラグに関わらず)上乗せするCZゲーム数の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、通常ART中に、抽籤用フラグに基づいてCZゲーム数の上乗せを行うとともに、CZからART状態への移行時にCZゲーム数の上乗せを行う。なお、図244(D)に示すように、CZからART状態への移行時には、最低でも5ゲームの上乗せが行われる。 The CZ game number acquisition lottery table shown in Figures 244 (A) to (C) specifies lottery value information for the lottery result of the CZ game number to be added for each game state and lottery flag. Also, the CZ game number acquisition lottery table shown in Figure 244 (D) specifies lottery value information for the lottery result of the CZ game number to be added (regardless of the lottery flag). The main control circuit 90 adds the CZ game number based on the lottery flag during normal ART, and also adds the CZ game number when transitioning from CZ to ART state. Note that, as shown in Figure 244 (D), a minimum of 5 games are added when transitioning from CZ to ART state.

[ARTゲーム数獲得抽籤テーブル]
続いて、図245は、ARTゲーム数の上乗せ抽籤に用いるARTゲーム数獲得抽籤テーブルである。ARTゲーム数獲得抽籤テーブルは、ART状態(ランク決めART、通常ART、EP準備又はEP)、ART準備中又は継続CZ中に抽籤用フラグとして「NBB」又は「CBB」が決定された場合に参照され、抽籤用フラグ毎に上乗せするARTゲーム数の抽籤結果についての抽籤値の情報を規定する。なお、図244に示すCZゲーム数獲得抽籤テーブルと図245に示すARTゲーム数獲得抽籤テーブルとを比較すると分かるように、本実施形態のパチスロ1では、通常ART中等は、BB以外の抽籤用フラグに基づいてCZゲーム数の上乗せを行い、BBの抽籤用フラグに基づいてARTゲーム数の上乗せを行う。
[ART game number acquisition lottery table]
Next, FIG. 245 is an ART game number acquisition lottery table used for the ART game number addition lottery. The ART game number acquisition lottery table is referred to when "NBB" or "CBB" is determined as the lottery flag during the ART state (rank determination ART, normal ART, EP preparation or EP), ART preparation or continued CZ, and specifies the lottery value information for the lottery result of the ART game number to be added for each lottery flag. Note that, as can be seen by comparing the CZ game number acquisition lottery table shown in FIG. 244 with the ART game number acquisition lottery table shown in FIG. 245, in the pachislot 1 of this embodiment, during normal ART, etc., the CZ game number is added based on the lottery flag other than BB, and the ART game number is added based on the lottery flag of BB.

主制御回路90は、ART状態、ART準備中又は継続CZ中にBBが当籤すると、ARTゲーム数の上乗せを行う。その結果、BB終了後に移行することになる通常ARTの遊技期間が延長されることになる。 When BB is won during the ART state, ART preparation, or continuous CZ, the main control circuit 90 adds to the number of ART games. As a result, the playing period of the normal ART, which will start after the BB ends, is extended.

[転落モード抽籤テーブル]
続いて、図246は、EP当籤時に転落モードを抽籤するための転落モード抽籤テーブルである。転落モード抽籤テーブルは、EPの当籤タイミング毎に設けられ、転落モードの抽籤結果についての抽籤値の情報を規定する。なお、EPは、ランク決めARTにおいてランク4が決定されたタイミング、ナビ高確中の通常ART中に「3択昇格リプ」が内部当籤役として決定されたタイミング、ART中BB中のEPストック抽籤に当籤したタイミングにおいてストックが付与され、ランク決めARTにおいてランク4が決定された場合は「ランク決めART中」欄の抽籤値を用いて転落モードを抽籤し、それ以外の場合は「ランク決めART中以外」欄の抽籤値を用いて転落モードを抽籤する。
[Fall Mode Lottery Table]
Next, FIG. 246 is a fall mode lottery table for drawing a fall mode at the time of EP winning. The fall mode lottery table is provided for each EP winning timing, and specifies the lottery value information for the lottery result of the fall mode. In addition, EP is given stocks at the timing when rank 4 is determined in the rank determination ART, the timing when "3-choice promotion lip" is determined as an internal winning role during normal ART during navigation high probability, and the timing when the EP stock lottery is drawn during BB during ART. If rank 4 is determined in the rank determination ART, the fall mode is drawn using the lottery value in the "rank determination ART" column, and otherwise the fall mode is drawn using the lottery value in the "other than rank determination ART" column.

主制御回路90は、EPのストックが付与されると、そのタイミングに応じて転落モードを抽籤し、セットする。なお、セットした転落モードは、後述の図247の転落モード移行抽籤テーブルに示すように、EP中に移行することになる。 When EP stock is awarded, the main control circuit 90 randomly selects and sets the fall mode according to that timing. The set fall mode will transition during EP as shown in the fall mode transition lottery table in Figure 247 described below.

[転落モード移行抽籤テーブル]
続いて、図247は、EP中に転落モードを移行させるために用いる転落モード移行抽籤テーブルであり、図247(A)は、移行前の転落モードが「保証なし」である場合に参照される転落モード移行抽籤テーブルであり、図247(B)は、移行前の転落モードが「ショート」である場合に参照される転落モード移行抽籤テーブルであり、図247(C)は、移行前の転落モードが「ロング」である場合に参照される転落モード移行抽籤テーブルである。
[Fall Mode Transition Lottery Table]
Next, Figure 247 is a fall mode transition lottery table used to transition the fall mode during EP, where Figure 247(A) is a fall mode transition lottery table referenced when the fall mode before the transition is "no guarantee", Figure 247(B) is a fall mode transition lottery table referenced when the fall mode before the transition is "short", and Figure 247(C) is a fall mode transition lottery table referenced when the fall mode before the transition is "long".

転落モード移行抽籤テーブルは、現在の転落モード毎に設けられ、抽籤用フラグ毎に移行先の転落モードについての抽籤値の情報を規定する。主制御回路90は、EP中は現在の転落モード及び抽籤用フラグに基づいて、転落モードを移行させる。なお、図247(A)に示す「保証なし」時の転落モード移行抽籤テーブルでは、「EP継続時」という欄がある。この「EP継続時」は、「6択転落リプ」当籤時に自力で押し順に正解したときに参照される。 The fall mode transition lottery table is provided for each current fall mode, and specifies the lottery value information for the destination fall mode for each lottery flag. The main control circuit 90 transitions the fall mode based on the current fall mode and the lottery flag during EP. Note that the fall mode transition lottery table for "no guarantee" shown in FIG. 247(A) has a column for "when EP continues". This "when EP continues" is referenced when the player correctly presses the buttons in the correct order when winning the "6-choice fall reply".

また、転落モード「ショート」又は「ロング」時に抽籤用フラグが「フェイク7」である場合、所定の確率で転落モード「保証なし」に移行することがある。しかしながら、上述したように、EP中は、少なくとも抽籤用フラグが1回「7揃い」又は「BAR揃い」になるまでは継続するため、EP中に抽籤用フラグ「7揃い」又は「BAR揃い」が一度も当籤していない場合には、抽籤用フラグ「フェイク7」が当籤しても転落モードの移行を行わない。 In addition, if the lottery flag is "Fake 7" during the fall mode "Short" or "Long", there is a certain probability that the fall mode will transition to "No Guarantee". However, as mentioned above, during the EP, the lottery flag continues at least once until "7s" or "BARs" are displayed, so if the lottery flag "7s" or "BARs" have never been displayed during the EP, the fall mode will not transition even if the lottery flag "Fake 7" is displayed.

[EP中BB当籤時転落モード移行抽籤テーブル]
続いて、図248は、EP中のBB当籤時に転落モードの移行を行うために用いるEP中BB当籤時転落モード移行抽籤テーブルである。EP中BB当籤時転落モード移行抽籤テーブルは、EP中に当籤したBBの種別、及び、移行前の転落モード毎に、移行先の転落モードについての抽籤値の情報を規定する。主制御回路90は、EP中にBBが当籤すると、当籤したBBの種別、及び、現在の転落モード及び抽籤用フラグに基づいて移行先の転落モードを決定する。EP中にBBに当籤すると、BBの終了後にEPに復帰するが、決定した転落モードは、BBの終了後に復帰したEPにおいて用いられる。
[Fall Mode Transition Lottery Table when BB is won during EP]
Next, FIG. 248 is a lottery table for transition to a fall mode when a BB is drawn during an EP, which is used to transition to a fall mode when a BB is drawn during an EP. The lottery table for transition to a fall mode when a BB is drawn during an EP specifies the lottery value information for the fall mode to be transitioned to for each type of BB drawn during an EP and the fall mode before transition. When a BB is drawn during an EP, the main control circuit 90 determines the fall mode to be transitioned to based on the type of BB drawn, the current fall mode, and the lottery flag. When a BB is drawn during an EP, the game returns to the EP after the BB ends, and the determined fall mode is used in the EP to which the game returns after the BB ends.

[BB中の各種抽籤テーブル]
続いて、図249は、BB中の各種抽籤に用いる抽籤テーブルであり、図249(A)は、通常BB又はART中BB中に抽籤用フラグに基づいてART抽籤を行うためのBB中ART抽籤テーブルであり、図249(B)は、通常BB中に抽籤用フラグに基づいてCZ抽籤を行うためのBB中CZ抽籤テーブルであり、図249(C)は、ART中BB中に抽籤用フラグに基づいてEPストック抽籤を行うためのBB中EPストック抽籤テーブルである。
[Various lottery tables during BB]
Next, Figure 249 is a lottery table used for various lotteries during BB, where Figure 249(A) is an ART lottery table during BB for conducting an ART lottery based on a lottery flag during normal BB or BB during ART, Figure 249(B) is a CZ lottery table during BB for conducting a CZ lottery based on a lottery flag during normal BB, and Figure 249(C) is an EP stock lottery table during BB for conducting an EP stock lottery based on a lottery flag during BB during ART.

図249に示すように、これら各種の抽籤テーブルは、抽籤用フラグ毎に抽籤結果についての抽籤値の情報を規定する。主制御回路90は、BB中のART抽籤に当籤した場合、ART状態のセット数のストックを所定数付与し、BB終了後に遊技状態をART準備中に移行する。また、主制御回路90は、BB中のCZ抽籤に当籤した場合、CZのストックを1つ付与し、BB終了後に遊技状態をCZ前兆又はCZに移行する。また、主制御回路90は、BB中のEPストック抽籤に当籤した場合、EPのストックを1つ付与し、BB終了後に遊技状態を(ART準備及びEP準備中を介して)EPに移行する。 As shown in FIG. 249, these various lottery tables specify lottery value information for lottery results for each lottery flag. If the main control circuit 90 wins the ART lottery during the BB, it grants a specified number of stocks for the number of sets in the ART state, and transitions the game state to ART preparation after the BB ends. Also, if the main control circuit 90 wins the CZ lottery during the BB, it grants one CZ stock, and transitions the game state to CZ precursor or CZ after the BB ends. Also, if the main control circuit 90 wins the EP stock lottery during the BB, it grants one EP stock, and transitions the game state to EP (via ART preparation and EP preparation) after the BB ends.

<遊技状態毎の抽籤内容>
次に、図250~図263を参照して各遊技状態において行われる各種抽籤の内容について説明する。なお、以下に説明する抽籤は、主制御回路90のメインCPU101により実行される後述のスタート時出玉関連抽籤処理及び停止時出玉関連抽籤処理(後述の図286参照)において行われる。また、本実施形態では、主制御回路90は、内部当籤役(抽籤用フラグ)に応じて、リール回転開始時(スタート時)又はリール停止時に各種抽籤を行うが、各種抽籤を行うタイミングは既に説明しているため(図208参照)、以下では、抽籤を行うタイミングについての詳細は省略する。
<Lottery content for each game state>
Next, the contents of various lotteries performed in each game state will be described with reference to Figures 250 to 263. The lotteries described below are performed in the start-time ball output lottery process and the stop-time ball output lottery process (see Figure 286 described below) executed by the main CPU 101 of the main control circuit 90. In this embodiment, the main control circuit 90 performs various lotteries when the reels start spinning (at the start) or when the reels stop, depending on the internal lottery role (lottery flag), but since the timing of performing various lotteries has already been described (see Figure 208), details regarding the timing of performing lotteries will be omitted below.

[通常状態中に行う抽籤内容]
初めに、図250を参照して、主制御回路90のメインCPU101が通常状態中に行う各種の抽籤の詳細について説明する。
[Lottery content during normal mode]
First, with reference to Figure 250, we will explain the details of the various lotteries performed by the main CPU 101 of the main control circuit 90 during the normal state.

通常状態中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には図225に示すBB当籤時ART抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグ、及び現在の抽籤状態に基づきART抽籤を行う。また、BB非当籤時には、メインCPU101は、通常状態中の抽籤状態が「低確」又は「高確」である場合には、図226(A)に示す通常時ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行い、また、通常状態中の抽籤状態が「超高確」である場合には、図226(B)に示す通常時ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 In the normal state, when the lottery flag is determined based on the internal winning combination and the push order (see FIG. 208), the main CPU 101 performs the ART lottery of (A). In this lottery, when the BB is won, the main CPU 101 refers to the ART lottery table when the BB is won shown in FIG. 225, and performs the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the BB and the current lottery state. In addition, when a BB is not won, if the lottery state during the normal state is "low probability" or "high probability", the main CPU 101 refers to the normal time ART lottery table shown in FIG. 226(A) and performs an ART lottery based on the lottery flag, and if the lottery state during the normal state is "ultra-high probability", the main CPU 101 refers to the normal time ART lottery table shown in FIG. 226(B) and performs an ART lottery based on the lottery flag.

ここで、通常時ART抽籤テーブルを参照すると、抽籤用フラグが「7揃い」又は「BAR揃い」である場合、通常状態中のART抽籤に必ず当籤することが分かり、また、図180の内部抽籤テーブル及び図208の内部当籤役と抽籤用フラグとの対応関係を参照すると、RT5状態中は、通常状態中のART抽籤に必ず当籤する抽籤用フラグ「7揃い」又は「BAR揃い」に対応する「F_7リプA」「F_7リプB」又は「F_BARリプ」が内部当籤役として決定される確率が、他のRT状態に比べて非常に高いことが分かる。 Here, by referring to the normal ART lottery table, it can be seen that if the lottery flag is "7's" or "BAR", the ART lottery during the normal state will always be a winning combination. Also, by referring to the internal lottery table in FIG. 180 and the correspondence between the internal winning combinations and the lottery flags in FIG. 208, it can be seen that during the RT5 state, the probability that "F_7 lip A", "F_7 lip B" or "F_BAR lip", which correspond to the lottery flags "7's" or "BAR" that always win the ART lottery during the normal state, will be determined as the internal winning combination, is much higher than in other RT states.

そのため、本実施形態のパチスロ1では、非ナビ区間である通常状態中にRT状態がRT5状態に移行すると、その後のRT5状態中の遊技においてART抽籤に当籤する期待を持つことができる。 Therefore, in the pachislot 1 of this embodiment, if the RT state transitions to the RT5 state during the normal state, which is the non-navigation section, there is hope of winning the ART lottery during play in the subsequent RT5 state.

また、通常時ART抽籤テーブルを参照すると、抽籤用フラグが「強チャンスリプ」である場合、通常状態中のART抽籤に所定の確率で当籤することが分かり、また、図208を参照すると、通常状態(非ナビ区間)では、内部当籤役として「強チェリプ」が決定された場合の他、内部当籤役として「3択昇格リプ」が決定され、かつ、押し順が正解である場合に、抽籤用フラグが「強チャンスリプ」となることが分かる。そして、内部当籤役として「強チェリプ」が決定された場合、又は、「3択昇格リプ」当籤時の押し順に正解した場合は、略称「強チェリプ(RT5移行図柄)」に係る図柄組合せが表示され、RT状態がRT5状態に移行するが分かる(図205参照)。 Also, by referring to the normal ART lottery table, it can be seen that when the lottery flag is "Strong Chance Lip", there is a certain probability of winning the ART lottery during the normal state, and by referring to FIG. 208, it can be seen that in the normal state (non-navigation section), in addition to when "Strong Cherry Lip" is determined as the internal winning role, when "3-choice promotion lip" is determined as the internal winning role and the pressing order is correct, the lottery flag becomes "Strong Chance Lip". And when "Strong Cherry Lip" is determined as the internal winning role, or when the pressing order when the "3-choice promotion lip" is won is correct, a symbol combination related to the abbreviation "Strong Cherry Lip (RT5 transition symbol)" is displayed, and it can be seen that the RT state transitions to the RT5 state (see FIG. 205).

そのため、本実施形態のパチスロ1では、非ナビ区間である通常状態中にRT状態を自力でRT5状態まで移行できた場合には、RT5状態に移行した遊技でもART抽籤の当籤に期待を持てることになる。すなわち、本実施形態のパチスロ1では、通常状態中は、抽籤用フラグとして「7揃い」又は「BAR揃い」が決定される確率が高いRT5状態中だけでなく、RT5状態に移行したタイミング、言い換えると、抽籤用フラグ「7揃い」又は「BAR揃い」のチャンス期間であるRT5状態中だけでなく、そのチャンス期間の入り口でも、ART抽籤の当籤に期待を持てることになる。 Therefore, in the pachislot 1 of this embodiment, if the RT state can be shifted to the RT5 state by itself during the normal state, which is the non-navigation section, there is hope for a winning ART lottery even when playing in the RT5 state. In other words, in the pachislot 1 of this embodiment, during the normal state, there is hope for a winning ART lottery not only during the RT5 state, when there is a high probability that the lottery flag will be determined to be "7s" or "BARs", but also at the time of shifting to the RT5 state, in other words, during the RT5 state, which is the chance period for the lottery flags "7s" or "BARs", and even at the beginning of that chance period.

また、上述のように通常状態中にRT状態がRT3状態に移行した場合には、ART状態のセット数が付与される(図209(B-2)参照)。ここで、通常状態中にRT3状態へ移行した場合には、メインCPU101は、(A)のART抽籤に当籤したものとして続く抽籤を行う。 Also, as described above, if the RT state transitions to the RT3 state during the normal state, the number of sets in the ART state is awarded (see FIG. 209 (B-2)). Here, if the state transitions to the RT3 state during the normal state, the main CPU 101 will conduct the subsequent lottery as if the ART lottery in (A) had been won.

図250に戻り、(A)のART抽籤が非当籤の場合、メインCPU101は、続いて、(B)のCZ抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には図222に示すBB当籤時状態別CZ抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグ、及び現在の抽籤状態に基づきCZ抽籤を行う。一方で、BB非当籤時には、メインCPU101は、抽籤用フラグが「ベル」である場合には、図220に示すモード別CZ抽籤テーブルを参照して、現在のモードに基づきCZ抽籤を行う。また、BB非当籤時、かつ、抽籤用フラグが「ベル」以外の場合は、メインCPU101は、図223に示す状態別CZ抽籤テーブルを参照して、抽籤用フラグ及び現在の抽籤状態に基づきCZ抽籤を行う。 Returning to FIG. 250, if the ART lottery in (A) is not a winning lottery, the main CPU 101 will then perform a CZ lottery in (B). In this lottery, when the BB is won, the main CPU 101 will refer to the CZ lottery table by state when the BB is won shown in FIG. 222, and perform a CZ lottery based on the lottery flag corresponding to the internal winning role that overlaps with the BB and the current lottery state. On the other hand, when the BB is not won, the main CPU 101 will refer to the CZ lottery table by mode shown in FIG. 220, and perform a CZ lottery based on the current mode, if the lottery flag is "Bell". In addition, when BB is not won and the lottery flag is other than "Bell", the main CPU 101 refers to the state-specific CZ lottery table shown in FIG. 223 and performs a CZ lottery based on the lottery flag and the current lottery state.

なお、BB当籤時、かつ、抽籤用フラグが「ベル」である場合、本実施形態では、図220に示すモード別CZ抽籤テーブルを参照したCZ抽籤のみを行うが、これに限られるものではなく、メインCPU101は、BB当籤時、かつ、抽籤用フラグが「ベル」である場合に、図220に示すモード別CZ抽籤テーブルを参照したCZ抽籤と、図220に示すモード別CZ抽籤テーブルを参照したCZ抽籤の双方を行うこととしてもよい。 When a BB is won and the lottery flag is "Bell", in this embodiment, only a CZ lottery is performed with reference to the mode-specific CZ lottery table shown in FIG. 220, but this is not limited to the above, and when a BB is won and the lottery flag is "Bell", the main CPU 101 may perform both a CZ lottery with reference to the mode-specific CZ lottery table shown in FIG. 220 and a CZ lottery with reference to the mode-specific CZ lottery table shown in FIG. 220.

続いて、(B)のCZ抽籤が非当籤の場合、メインCPU101は、続いて、(C)の状態移行抽籤を行う。この抽籤では、メインCPU101は、図217(A)~図218(D)に示す状態移行抽籤テーブルを参照して、現在(移行前)の抽籤状態及び抽籤用フラグに基づいて移行先の抽籤状態を決定し、次遊技の抽籤状態としてセットする。 Next, if the CZ lottery in (B) is not a winning lottery, the main CPU 101 then conducts a state transition lottery in (C). In this lottery, the main CPU 101 refers to the state transition lottery tables shown in Figures 217 (A) to 218 (D), determines the lottery state to transition to based on the current (pre-transition) lottery state and the lottery flag, and sets it as the lottery state for the next game.

続いて、(C)の状態移行抽籤において移行先の抽籤状態として「高確A」又は「高確B」を決定すると、メインCPU101は、続いて、(D)の高確保証ゲーム数抽籤を行う。この抽籤では、メインCPU101は、図219に示す高確保証ゲーム数抽籤テーブルを参照して、移行先として決定した抽籤状態に基づき高確保証ゲーム数を決定し、付与する。 Next, when "High Probability A" or "High Probability B" is determined as the lottery state to transition to in the state transition lottery (C), the main CPU 101 then performs a lottery for the number of high guarantee games (D). In this lottery, the main CPU 101 refers to the high guarantee game number lottery table shown in FIG. 219, and determines and awards the number of high guarantee games based on the lottery state determined as the destination.

(A)のART抽籤及び(B)のCZ抽籤の双方が非当籤の場合には、(C)の状態移行抽籤及び(D)の高確保証ゲーム数抽籤を行うと、今回の遊技において行うべき抽籤が終了する。なお、次遊技の遊技状態(報知の有無を考慮した遊技状態)は、それぞれの抽籤結果に応じて異なるが、詳しくは後述する。 If both the ART lottery (A) and the CZ lottery (B) are not winning, the state transition lottery (C) and the high guarantee game number lottery (D) are conducted, and the lotteries to be conducted in this game will end. Note that the game state of the next game (the game state taking into account the presence or absence of a notification) will differ depending on the results of each lottery, but more details will be given later.

また、(B)のCZ抽籤に当籤した場合、メインCPU101は、続いて、(E)の前兆ゲーム数抽籤を行う。この抽籤では、メインCPU101は、図224に示すCZ前兆ゲーム数抽籤テーブルを参照して、BB当籤の有無に基づきCZの前兆ゲーム数を決定、かつ、セットし、今回の遊技において行うべき抽籤を終了する。 In addition, if the CZ lottery (B) is won, the main CPU 101 then performs a lottery for the number of premonition games (E). In this lottery, the main CPU 101 refers to the CZ premonition game number lottery table shown in FIG. 224, and determines and sets the number of premonition games for CZ based on whether or not the BB lottery is won, and ends the lottery to be performed in this game.

また、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(F)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。なお、図234に示すART当籤時ストック数抽籤テーブルを参照すると、通常状態中のART抽籤に当籤した場合には、ART状態のセット数として2つ以上が決定されることが分かる。 In addition, if the ART lottery (A) is won, the main CPU 101 will then conduct the ART stock number lottery (F). In this lottery, the main CPU 101 refers to the stock number lottery table when an ART wins, shown in FIG. 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Note that, referring to the stock number lottery table when an ART wins, shown in FIG. 234, it can be seen that if the ART lottery during the normal state is won, the number of sets in the ART state is determined to be two or more.

メインCPU101は、続いて、(G)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。具体的には、メインCPU101は、1つ目のART状態のストックについては、図236(A)~(C)に示すART当籤時ランク抽籤テーブルを参照して、ART当籤時の抽籤用フラグに基づいてART状態のランクを決定し、2つ目以降のART状態のストックについては、図240(O)に示すART当籤時ランク抽籤テーブルを参照して、ART状態のランクを決定する。 The main CPU 101 then performs a rank lottery for (G). In this lottery, the main CPU 101 determines the rank of the ART state that has been won by referring to the ART winning rank lottery table shown in Figures 236 to 240. Specifically, for the first ART state stock, the main CPU 101 determines the rank of the ART state based on the lottery flag at the time of the ART winning by referring to the ART winning rank lottery table shown in Figures 236 (A) to (C), and for the second and subsequent ART state stocks, the main CPU 101 determines the rank of the ART state by referring to the ART winning rank lottery table shown in Figure 240 (O).

メインCPU101は、続いて、(H)の前兆ゲーム数抽籤を行う。この抽籤では、メインCPU101は、図227に示すART前兆ゲーム数抽籤テーブルを参照して、ART状態の前兆ゲーム数を決定、かつ、セットし、今回の遊技において行うべき抽籤を終了する。 The main CPU 101 then performs a lottery for the number of premonition games (H). In this lottery, the main CPU 101 refers to the ART premonition game number lottery table shown in FIG. 227 to determine and set the number of premonition games in the ART state, and ends the lottery to be performed in this game.

[通常状態から移行する遊技状態]
メインCPU101は、通常状態中にこれらの抽籤を行うと、その抽籤結果に応じて次遊技の遊技状態(報知の有無を考慮した遊技状態)をセットする。なお、報知の有無を考慮した遊技状態の移行は、図206及び図207において既に説明しているが、通常状態から移行可能な遊技状態の種別、及びその条件を図250にも示している。
[Game state to transition from normal state]
When the main CPU 101 performs these lotteries during the normal state, it sets the game state for the next game (the game state considering the presence or absence of a notification) according to the lottery result. Note that, although the transition of the game state considering the presence or absence of a notification has already been explained in Figures 206 and 207, the types of game states that can be transitioned from the normal state and the conditions for the transition are also shown in Figure 250.

具体的には、通常状態中に(A)のART抽籤に当籤し、かつ、今回の遊技においてBBが作動した場合(すなわち、今回の遊技においてBBに当籤し、かつ、BB当籤時のART抽籤に当籤し、かつ、BBに応じた図柄組合せが有効ラインに沿って表示された場合)、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。なお、この場合、メインCPU101は、通常状態中に用いるモード及び抽籤状態をクリアする。 Specifically, if the ART lottery (A) is won during the normal state and BB is activated in the current game (i.e., if BB is won in the current game, the ART lottery at the time of BB winning is won, and the symbol combination corresponding to BB is displayed along the pay line), the main CPU 101 sets BB in ART as the game state for the next game. In this case, the main CPU 101 clears the mode and lottery state used during the normal state.

また、通常状態中に(A)のART抽籤に非当籤し、かつ、今回の遊技においてBBが作動した場合(すなわち、今回の遊技においてBBに当籤し、かつ、BB当籤時のART抽籤に非当籤し、かつ、BBに応じた図柄組合せが有効ラインに沿って表示された場合)、メインCPU101は、次遊技の遊技状態として通常BBをセットする。 In addition, if the ART lottery (A) is not won during the normal state and BB is activated in the current game (i.e., BB is won in the current game, the ART lottery at the time of the BB win is not won, and the symbol combination corresponding to BB is displayed along the winning line), the main CPU 101 sets normal BB as the game state for the next game.

また、通常状態中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態として通常フラグ間をセットする。また、通常状態中に(A)のART抽籤に当籤した場合、メインCPU101は、次遊技の遊技状態としてART前兆をセットする。なお、この場合、メインCPU101は、通常状態中に用いるモード及び抽籤状態をクリアする。また、通常状態中に(B)のCZ抽籤に当籤した場合、メインCPU101は、次遊技の遊技状態としてCZ前兆をセットする。なお、この場合、メインCPU101は、通常状態中に用いる抽籤状態をクリアする。 In addition, if BB is won during normal mode but BB does not operate, the main CPU 101 sets the normal flag space as the game state for the next game. In addition, if the ART lottery (A) is won during normal mode, the main CPU 101 sets the ART precursor as the game state for the next game. In this case, the main CPU 101 clears the mode and lottery state used during normal mode. In addition, if the CZ lottery (B) is won during normal mode, the main CPU 101 sets the CZ precursor as the game state for the next game. In this case, the main CPU 101 clears the lottery state used during normal mode.

[CZ前兆中に行う抽籤内容]
続いて、図251を参照して、主制御回路90のメインCPU101がCZ前兆中に行う各種の抽籤の詳細について説明する。
[Lottery content during CZ premonition]
Next, referring to Figure 251, details of the various lotteries conducted by the main CPU 101 of the main control circuit 90 during the CZ premonition will be explained.

CZ前兆中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には図225(C)に示すBB当籤時ART抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行う。また、BB非当籤時には、メインCPU101は、図226(B)に示す通常時ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 During the CZ premonition, when the lottery flag is determined based on the internal winning combination and the push order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, when the BB is won, the main CPU 101 refers to the BB winning ART lottery table shown in FIG. 225 (C) and performs the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the BB. Also, when the BB is not won, the main CPU 101 refers to the normal time ART lottery table shown in FIG. 226 (B) and performs the ART lottery based on the lottery flag.

(A)のART抽籤が非当籤の場合、メインCPU101は、BB当籤の有無に基づいて処理を異ならせ、BB(「F_クラウンBB」「F_赤BB」又は「F_青BB」)が内部当籤役として決定されていない場合には、今回の遊技において行うべき抽籤を終了する。一方で、BBが内部当籤役として決定されている場合には、メインCPU101は、続いて、(B)のCZの前兆ゲーム数の抽籤を行う。この抽籤では、メインCPU101は、図224に示すCZ前兆ゲーム数抽籤テーブルの「BB当籤時」欄を参照して、CZの前兆ゲーム数を決定し、現在セットされているCZの前兆ゲーム数を決定したCZの前兆ゲーム数に書き換え、今回の遊技において行うべき抽籤を終了する。 If the ART lottery of (A) is not a winning lottery, the main CPU 101 differs in processing based on the presence or absence of a winning lottery for BB, and ends the lottery to be performed in this game if BB ("F_crown BB", "F_red BB", or "F_blue BB") has not been determined as the internal winning role. On the other hand, if BB has been determined as the internal winning role, the main CPU 101 then performs a lottery for the premonition game number of CZ of (B). In this lottery, the main CPU 101 determines the premonition game number of CZ by referring to the "BB winning time" column of the CZ premonition game number lottery table shown in FIG. 224, rewrites the currently set premonition game number of CZ to the determined premonition game number of CZ, and ends the lottery to be performed in this game.

また、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(C)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(D)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。続いて、メインCPU101は、CZの前兆ゲーム数をARTの前兆ゲーム数に書き換えて、今回の遊技において行うべき抽籤を終了する。 In addition, if the ART lottery (A) is won, the main CPU 101 then performs the ART stock number lottery (C). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 performs the rank lottery (D). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIG. 236 to FIG. 240, and determines the rank of the ART state that was won. Next, the main CPU 101 rewrites the premonition game number of CZ to the premonition game number of ART, and ends the lottery to be performed in this game.

[CZ前兆から移行する遊技状態]
CZ前兆中に(A)のART抽籤に当籤し、かつ、今回の遊技においてBBが作動した場合(すなわち、今回の遊技においてBBに当籤し、かつ、BB当籤時のART抽籤に当籤し、かつ、BBに応じた図柄組合せが有効ラインに沿って表示された場合)、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。なお、この場合、メインCPU101は、モードをクリアするとともに、CZの前兆ゲーム数をARTの前兆ゲーム数に書き換える。
[Game state transition from CZ precursor]
If the ART lottery (A) is won during the CZ premonition and BB is activated in the current game (i.e., if BB is won in the current game, the ART lottery is won when BB is won, and the symbol combination corresponding to BB is displayed along the pay line), the main CPU 101 sets BB during ART as the game state for the next game. In this case, the main CPU 101 clears the mode and rewrites the number of premonition games of CZ to the number of premonition games of ART.

また、CZ前兆中に(A)のART抽籤に非当籤し、かつ、今回の遊技においてBBが作動した場合(すなわち、今回の遊技においてBBに当籤し、かつ、BB当籤時のART抽籤に非当籤し、かつ、BBに応じた図柄組合せが有効ラインに沿って表示された場合)、メインCPU101は、次遊技の遊技状態として通常BBをセットする。 In addition, if the ART lottery (A) is not won during the CZ premonition and BB is activated in the current game (i.e., if BB is won in the current game and the ART lottery at the time of the BB win is not won and the symbol combination corresponding to BB is displayed along the winning line), the main CPU 101 sets normal BB as the game state for the next game.

また、CZ前兆中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態として通常フラグ間をセットする。また、CZ前兆中に、(A)のART抽籤に当籤し、かつ、前兆ゲーム数が今回の遊技で0に更新され、かつ、RT状態が高RT状態(RT4状態又はRT5状態)である場合、メインCPU101は、次遊技の遊技状態としてランク決めARTをセットする。なお、この場合、メインCPU101は、モードをクリアする。 In addition, if BB is won during the CZ premonition but BB does not activate, the main CPU 101 sets the normal flag interval as the game state for the next game. In addition, if the ART lottery (A) is won during the CZ premonition, the number of premonition games is updated to 0 in the current game, and the RT state is a high RT state (RT4 state or RT5 state), the main CPU 101 sets the rank determination ART as the game state for the next game. In this case, the main CPU 101 clears the mode.

また、CZ前兆中に(A)のART抽籤に当籤し、かつ、前兆ゲーム数が今回の遊技で0に更新され、かつ、RT状態が低RT状態(RT0状態~RT3状態)である場合、メインCPU101は、次遊技の遊技状態としてART準備中をセットする。なお、この場合、メインCPU101は、モードをクリアする。 In addition, if the ART lottery (A) is won during the CZ premonition, the number of premonition games is updated to 0 in the current play, and the RT state is a low RT state (RT0 state to RT3 state), the main CPU 101 sets the game state for the next play to ART preparation. In this case, the main CPU 101 clears the mode.

また、CZ前兆中に(A)のART抽籤に当籤し、かつ、前兆ゲーム数が今回の遊技の更新後においても1以上である場合には、メインCPU101は、次遊技の遊技状態としてART前兆をセットする。なお、この場合、メインCPU101は、モードをクリアする。 In addition, if the ART lottery (A) is won during the CZ premonition and the number of premonition games is still 1 or more after the current game update, the main CPU 101 sets the ART premonition as the game state for the next game. In this case, the main CPU 101 clears the mode.

また、CZ前兆中に(A)のART抽籤に当籤することなく、CZの前兆ゲーム数が0に更新された場合、メインCPU101は、次遊技の遊技状態として初当りCZをセットする。 In addition, if the number of CZ premonition games is updated to 0 without winning the ART lottery (A) during the CZ premonition, the main CPU 101 sets the first winning CZ as the game state for the next game.

[ART前兆中に行う抽籤内容]
続いて、図252を参照して、主制御回路90のメインCPU101がART前兆中に行う各種の抽籤の詳細について説明する。
[Lottery content during ART premonition]
Next, referring to Figure 252, details of the various lotteries conducted by the main CPU 101 of the main control circuit 90 during the ART premonition will be explained.

ART前兆中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には図225(C)に示すBB当籤時ART抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行う。また、BB非当籤時には、メインCPU101は、図226(B)に示す通常時ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 During the ART premonition, when the lottery flag is determined based on the internal winning combination and the push order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, when the BB is won, the main CPU 101 refers to the ART lottery table when the BB is won shown in FIG. 225 (C) and performs the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the BB. Also, when the BB is not won, the main CPU 101 refers to the normal time ART lottery table shown in FIG. 226 (B) and performs the ART lottery based on the lottery flag.

(A)のART抽籤が非当籤の場合、メインCPU101は、今回の遊技において行うべき抽籤を終了する。一方で、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 If the ART lottery (A) is not a winning lottery, the main CPU 101 ends the lottery to be conducted in this game. On the other hand, if the ART lottery (A) is a winning lottery, the main CPU 101 then conducts the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 conducts the rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIG. 236 to FIG. 240, and determines the rank of the winning ART state, and ends the lottery to be conducted in this game.

[ART前兆から移行する遊技状態]
ART前兆中にBBが作動した場合(すなわち、今回の遊技においてBBに当籤し、かつ、BBに応じた図柄組合せが有効ラインに沿って表示された場合)、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、ART前兆中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態として通常フラグ間をセットする。
[Game state transition from ART precursor]
If BB is activated during the ART premonition (i.e., if BB is won in the current game and the symbol combination corresponding to BB is displayed along the pay line), the main CPU 101 sets BB during ART as the game state for the next game. Also, if BB is won during the ART premonition but BB is not activated, the main CPU 101 sets the normal flag space as the game state for the next game.

また、ART前兆中にARTの前兆ゲーム数が0に更新され、かつ、RT状態が高RT状態(RT4状態又はRT5状態)である場合、メインCPU101は、次遊技の遊技状態としてランク決めARTをセットし、また、ART前兆中にARTの前兆ゲーム数が0に更新され、かつ、RT状態が低RT状態(RT0状態~RT3状態)である場合、メインCPU101は、次遊技の遊技状態としてART準備中をセットする。なお、これらの場合、メインCPU101は、CZゲーム数に10をセットする。 In addition, if the number of ART premonition games is updated to 0 during the ART premonition and the RT state is a high RT state (RT4 state or RT5 state), the main CPU 101 sets the rank determination ART as the game state for the next game, and if the number of ART premonition games is updated to 0 during the ART premonition and the RT state is a low RT state (RT0 state to RT3 state), the main CPU 101 sets ART preparation as the game state for the next game. In these cases, the main CPU 101 sets the CZ game number to 10.

通常、ART状態とCZとのループは、初当りCZから始まるため、ART状態に移行した時点でCZゲーム数が既にセットされているが、ART前兆からART状態に移行(すなわち、通常状態からART前兆を介してART状態に移行)した場合、CZを経由していないためCZゲーム数がセットされていない。そこで、ART前兆中にARTの前兆ゲーム数が0に更新された場合には、CZゲーム数として10をセットし、その後のART状態とCZとのループを可能にしている。 Normally, the loop between the ART state and CZ starts with the first CZ hit, so the CZ game number is already set when transitioning to the ART state, but when transitioning from an ART premonition to the ART state (i.e. transitioning from the normal state to the ART state via an ART premonition), the CZ game number is not set since the CZ is not passed through. Therefore, if the ART premonition game number is updated to 0 during the ART premonition, the CZ game number is set to 10, allowing the subsequent loop between the ART state and CZ.

[初当りCZ、及び、初当りCZ終了の次遊技に行う抽籤内容]
続いて、図253を参照して、主制御回路90のメインCPU101が初当りCZ、及び、初当りCZ終了の次遊技に行う各種の抽籤の詳細について説明する。
[Lottery content for the first CZ and the next game after the first CZ ends]
Next, referring to Figure 253, details of the various lotteries conducted by the main CPU 101 of the main control circuit 90 during the first win CZ and the next game after the end of the first win CZ will be explained.

初当りCZ、及び、初当りCZ終了の次遊技では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には、図233(D)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行い、また、BB非当籤時には、図228(A)~(C)に示すCZ中ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 In the first CZ and the next play after the first CZ, when the lottery flag is determined based on the internal winning combination and the push order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, when the BB is won, the main CPU 101 refers to the stock lottery table when the BB is won during ART shown in FIG. 233 (D) and performs the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the BB and is won, and when the BB is not won, the main CPU 101 refers to the ART lottery table during CZ shown in FIG. 228 (A) to (C) and performs the ART lottery based on the lottery flag.

(A)のART抽籤が非当籤の場合、メインCPU101は、今回の遊技において行うべき抽籤を終了する。一方で、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 If the ART lottery (A) is not a winning lottery, the main CPU 101 ends the lottery to be conducted in this game. On the other hand, if the ART lottery (A) is a winning lottery, the main CPU 101 then conducts the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 conducts the rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIG. 236 to FIG. 240, and determines the rank of the ART state that was won.

続いて、メインCPU101は、(D)のCZゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図244(D)に示すCZゲーム数獲得抽籤テーブルを参照して、上乗せするCZゲーム数を決定し、当該上乗せするゲーム数を現在のCZゲーム数に加算し、今回の遊技において行うべき抽籤を終了する。 Next, the main CPU 101 performs a lottery to determine the number of CZ games to be acquired (D). In this lottery, the main CPU 101 refers to the CZ game number acquisition lottery table shown in FIG. 244 (D) to determine the number of CZ games to be added, adds the number of games to be added to the current number of CZ games, and ends the lottery to be performed in this game.

[初当りCZ、及び、初当りCZ終了の次遊技から移行する遊技状態]
初当りCZ、及び、初当りCZ終了の次遊技にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、ART前兆中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。なお、これらの場合、メインCPU101は、モードをクリアする。
[First hit CZ and game state transition from the next game after the first hit CZ ends]
When BB is activated in the first hit CZ and the next game after the first hit CZ ends, the main CPU 101 sets BB during ART as the game state of the next game. Also, when BB is won during the ART premonition but BB is not activated, the main CPU 101 sets the flag during ART as the game state of the next game. In these cases, the main CPU 101 clears the mode.

また、初当りCZ、及び、初当りCZ終了の次遊技において、ART抽籤に当籤し、かつ、RT状態が高RT状態(RT4状態又はRT5状態)である場合、メインCPU101は、次遊技の遊技状態としてランク決めARTをセットし、また、ART抽籤に当籤し、かつ、RT状態が低RT状態(RT4状態又はRT5状態)である場合、メインCPU101は、次遊技の遊技状態としてART準備中をセットする。なお、これらの場合、メインCPU101は、モードをクリアする。 In addition, if the ART lottery is won during the first hit CZ and in the next game after the end of the first hit CZ, and the RT state is a high RT state (RT4 state or RT5 state), the main CPU 101 sets the rank determination ART as the game state for the next game, and if the ART lottery is won and the RT state is a low RT state (RT4 state or RT5 state), the main CPU 101 sets ART preparation as the game state for the next game. In these cases, the main CPU 101 clears the mode.

また、初当りCZ終了の次遊技において、ART抽籤に非当籤し、かつ、CZのストックがある場合には、メインCPU101は、次遊技の遊技状態としてCZ前兆をセットする。なお、この場合、メインCPU101は、モード及びCZの前兆ゲーム数を抽籤し、セットする。 In addition, in the next game after the first CZ, if the ART lottery is not won and there are CZs in stock, the main CPU 101 sets the CZ premonition as the game state for the next game. In this case, the main CPU 101 draws and sets the mode and the number of CZ premonition games.

また、初当りCZ終了の次遊技において、ART抽籤に非当籤し、かつ、CZのストックがない場合には、メインCPU101は、次遊技の遊技状態として通常状態をセットする。なお、この場合、メインCPU101は、モード、通常状態中の抽籤状態、及び高確保証ゲーム数を抽籤し、セットする。 In addition, in the next game after the first CZ, if the ART lottery is not won and there are no CZs in stock, the main CPU 101 sets the normal state as the game state for the next game. In this case, the main CPU 101 draws and sets the mode, lottery state during the normal state, and number of games with high guarantee.

[ART準備中に行う抽籤内容]
続いて、図254を参照して、主制御回路90のメインCPU101がART準備中に行う各種の抽籤の詳細について説明する。
[Lottery content during ART preparation]
Next, referring to Figure 254, we will explain the details of the various lotteries conducted by the main CPU 101 of the main control circuit 90 during ART preparation.

ART準備中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には、図233(E)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行い、また、BB非当籤時には、図232(J)に示すART中ストック抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 During ART preparation, when the lottery flag is determined based on the internal winning combination and the push order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, when the BB is won, the main CPU 101 refers to the stock lottery table for when the BB is won during ART shown in FIG. 233 (E) and performs the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the BB and is won. Also, when the BB is not won, the main CPU 101 refers to the stock lottery table for when the BB is won during ART shown in FIG. 232 (J) and performs the ART lottery based on the lottery flag.

(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 If the ART lottery (A) is won, the main CPU 101 then performs a lottery for the number of ART stocks (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 performs a lottery for the rank (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery tables shown in FIGS. 236 to 240, and determines the rank of the ART state that was won.

(A)のART抽籤が非当籤の場合、又は、(C)のランク抽籤に続いて、メインCPU101は、(D)のCZゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図244(A)に示すCZゲーム数獲得抽籤テーブルを参照して、抽籤用フラグに基づき上乗せするCZゲーム数を決定し、当該上乗せするゲーム数を現在のCZゲーム数に加算する。 If the ART lottery (A) is not a winning lottery, or following the rank lottery (C), the main CPU 101 performs a lottery to determine the number of CZ games to be acquired (D). In this lottery, the main CPU 101 refers to the CZ game number acquisition lottery table shown in FIG. 244 (A), determines the number of CZ games to be added based on the lottery flag, and adds the number of games to be added to the current number of CZ games.

続いて、メインCPU101は、(E)のARTゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図245に示すARTゲーム数獲得抽籤テーブルを参照して、当籤したBBの種別に応じて上乗せするARTゲーム数を決定し、当該上乗せするゲーム数を現在のARTゲーム数に加算し、今回の遊技において行うべき抽籤を終了する。 Next, the main CPU 101 performs a lottery to determine the number of ART games (E). In this lottery, the main CPU 101 refers to the ART game number acquisition lottery table shown in FIG. 245, determines the number of ART games to be added according to the type of BB that was drawn, adds the number of games to be added to the current number of ART games, and ends the lottery to be performed in this game.

[ART準備から移行する遊技状態]
ART準備中にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、ART前兆中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。
[Game state transition from ART preparation]
When BB is activated during ART preparation, the main CPU 101 sets BB during ART as the game state of the next game. Also, when BB is won during the ART premonition but BB is not activated, the main CPU 101 sets the flag during ART as the game state of the next game.

また、ART準備中にRT状態がRT4状態に移行すると、メインCPU101は、次遊技の遊技状態として以下の遊技状態をセットする。具体的には、通常ART又はランク決めART中に当籤したBBの終了後のART準備中にRT状態がRT4状態に移行した場合、メインCPU101は、次遊技の遊技状態として通常ARTをセットする。また、EP中に当籤したBBの終了後のART準備中にRT状態がRT4状態に移行した場合、メインCPU101は、次遊技の遊技状態としてEPをセットする。また、EPのストックが有るART準備中にRT状態がRT4状態に移行した場合、メインCPU101は、次遊技の遊技状態としてEPをセットする(なお、この場合、メインCPU101は、初回EP処理も行う)。また、メインCPU101は、これ以外の状況でART準備中にRT状態がRT4状態に移行すると、次遊技の遊技状態としてランク決めARTをセットする。 In addition, when the RT state transitions to the RT4 state during ART preparation, the main CPU 101 sets the following game state as the game state for the next game. Specifically, if the RT state transitions to the RT4 state during ART preparation after the end of a BB drawn during normal ART or rank determination ART, the main CPU 101 sets normal ART as the game state for the next game. In addition, if the RT state transitions to the RT4 state during ART preparation after the end of a BB drawn during EP, the main CPU 101 sets EP as the game state for the next game. In addition, if the RT state transitions to the RT4 state during ART preparation with EP stock, the main CPU 101 sets EP as the game state for the next game (note that in this case, the main CPU 101 also performs the initial EP process). In addition, if the RT state transitions to RT4 state during ART preparation under other circumstances, the main CPU 101 sets the rank determination ART as the game state for the next game.

なお、以下において、初回EP処理とは、EP中の転落モードを抽籤し、セットすること、及び、ナビ高確ゲーム数をクリア(0にする)すること、のうちの未だ終了していない処理を行うことをいう。すなわち、メインCPU101は、いずれの処理も未だ終了していない場合には、初回EP処理において両処理を行い、いずれか一方の処理が終了している場合には、初回EP処理において終了していない処理を行い、いずれの処理も終了している場合には、初回EP処理においていずれの処理も行わない。 In the following, first EP processing refers to performing one of the following processes that have not yet been completed: drawing and setting the fall mode during the EP, and clearing (setting to 0) the number of navigation high probability games. In other words, if neither process has yet been completed, the main CPU 101 performs both processes in the first EP processing; if either process has been completed, the main CPU 101 performs the process that has not yet been completed in the first EP processing; and if both processes have been completed, the main CPU 101 does not perform either process in the first EP processing.

[ランク決めART中に行う抽籤内容]
続いて、図255を参照して、主制御回路90のメインCPU101がランク決めART中に行う各種の抽籤の詳細について説明する。
[Lottery content during rank determination ART]
Next, referring to Figure 255, details of the various lotteries conducted by the main CPU 101 of the main control circuit 90 during the rank determination ART will be described.

ランク決めART中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のランク昇格抽籤を行う。この抽籤では、メインCPU101は、図242に示すランク決めART中ランク昇格抽籤テーブルを参照して、抽籤用フラグやナビ高確中か否か等に基づきART状態のランクの昇格抽籤を行い、その抽籤結果に基づきART当籤時に仮決めしておいたランクを更新する。 During the rank determination ART, when the lottery flag is determined based on the internal winning combination and the push order (see FIG. 208), the main CPU 101 performs a rank promotion lottery (A). In this lottery, the main CPU 101 refers to the rank promotion lottery table during the rank determination ART shown in FIG. 242, and performs a lottery to promote the rank in the ART state based on the lottery flag and whether or not the navigation is highly likely, and updates the rank that was provisionally determined when the ART was won based on the lottery result.

このランク昇格抽籤の結果、ART状態のランクがランク4まで昇格した場合、メインCPU101は、続いて、(B)の転落モード抽籤を行う。この抽籤では、メインCPU101は、図246に示す転落モード抽籤テーブルを参照して、転落モードの初期値を決定し、セットする。 If the rank of the ART state is promoted to rank 4 as a result of this rank promotion lottery, the main CPU 101 then carries out a fall mode lottery (B). In this lottery, the main CPU 101 refers to the fall mode lottery table shown in FIG. 246 to determine and set the initial value of the fall mode.

続いて、メインCPU101は、(C)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には、図233(C)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行い、また、BB非当籤時には、図232(H)(I)に示すART中ストック抽籤テーブルを参照して、抽籤用フラグ及びナビ高確中か否かに基づきART抽籤を行う。 Next, the main CPU 101 performs the ART lottery (C). In this lottery, when the BB is won, the main CPU 101 refers to the stock lottery table when the BB is won during ART shown in FIG. 233 (C) and performs the ART lottery based on the lottery flag corresponding to the internal lottery role that overlaps with the BB and is won, and when the BB is not won, the main CPU 101 refers to the stock lottery table during ART shown in FIG. 232 (H) (I) and performs the ART lottery based on the lottery flag and whether or not the navigation is in a high probability state.

(C)のART抽籤に当籤した場合、メインCPU101は、続いて、(D)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(E)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 If the ART lottery (C) is won, the main CPU 101 then performs the ART stock number lottery (D). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 performs the rank lottery (E). In this lottery, the main CPU 101 refers to the ART winning rank lottery tables shown in FIGS. 236 to 240, and determines the rank of the ART state that was won.

(C)のART抽籤が非当籤の場合、又は、(E)のランク抽籤に続いて、メインCPU101は、(F)ARTゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図245に示すARTゲーム数獲得抽籤テーブルを参照して、当籤したBBの種別に応じて上乗せするARTゲーム数を決定し、当該上乗せするゲーム数を現在のARTゲーム数に加算する。 If the ART lottery (C) is not a winning lottery, or following the rank lottery (E), the main CPU 101 performs a lottery to determine the number of ART games (F). In this lottery, the main CPU 101 refers to the ART game number winning lottery table shown in FIG. 245 to determine the number of ART games to be added according to the type of BB that was won, and adds the number of games to be added to the current number of ART games.

続いて、メインCPU101は、(G)の特殊CZの発動抽籤を行う。この抽籤では、メインCPU101は、図235に示す特殊CZ移行抽籤テーブルを参照して、通常ARTの終了後に移行する継続CZとして特殊CZを用いるか否かを抽籤し、今回の遊技において行うべき抽籤を終了する。 Next, the main CPU 101 performs a lottery to activate the special CZ (G). In this lottery, the main CPU 101 refers to the special CZ transition lottery table shown in FIG. 235 to determine whether or not to use the special CZ as the continuation CZ to which the transition occurs after the end of the normal ART, and ends the lottery to be performed in this game.

[ランク決めARTから移行する遊技状態]
ランク決めART中にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、ランク決めART中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。
[Game state to transition from rank deciding ART]
When BB is activated during the rank determination ART, the main CPU 101 sets BB during ART as the game state of the next game. Also, when BB is won during the rank determination ART but BB is not activated, the main CPU 101 sets the flag during ART as the game state of the next game.

また、ランク決めART中の(A)のランク昇格抽籤でランク4まで昇格し、かつ、RT状態がRT5状態である場合、メインCPU101は、次遊技の遊技状態としてEPをセットする。また、ランク決めART中の(A)のランク昇格抽籤でランク4まで昇格し、かつ、RT5状態以外のRT状態である場合、メインCPU101は、次遊技の遊技状態としてEP準備中をセットする。なお、これらの場合、メインCPU101は、初回EP処理を行う。 In addition, if the player is promoted to rank 4 in the rank promotion lottery (A) during the rank determination ART and the RT state is RT5, the main CPU 101 sets EP as the game state for the next game.In addition, if the player is promoted to rank 4 in the rank promotion lottery (A) during the rank determination ART and the RT state is other than RT5, the main CPU 101 sets EP preparation as the game state for the next game.In these cases, the main CPU 101 performs the initial EP process.

また、上述した状況以外の場合、メインCPU101は、次遊技の遊技状態として通常ARTをセットする。 In addition, in situations other than those described above, the main CPU 101 sets normal ART as the game state for the next game.

[通常ART中に行う抽籤内容]
続いて、図256を参照して、主制御回路90のメインCPU101が通常ART中に行う各種の抽籤の詳細について説明する。
[Lottery content during normal ART]
Next, referring to Figure 256, we will explain the details of the various lotteries conducted by the main CPU 101 of the main control circuit 90 during normal ART.

通常ART中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には、図233(A)(B)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグ及びART状態中の抽籤状態に基づきART抽籤を行い、また、BB非当籤時には、図230に示すART中ストック抽籤テーブルを参照して、抽籤用フラグ、ART状態中の抽籤状態及びナビ高確中か否かに基づきART抽籤を行う。 During normal ART, when the lottery flag is determined based on the internal winning combination and the push order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, when the BB is won, the main CPU 101 refers to the stock lottery table when the BB is won during ART shown in FIG. 233 (A) (B) and performs the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the BB and the lottery state during the ART state, and when the BB is not won, the main CPU 101 refers to the stock lottery table during ART shown in FIG. 230 and performs the ART lottery based on the lottery flag, the lottery state during the ART state, and whether or not the navigation is in a high probability state.

(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 If the ART lottery (A) is won, the main CPU 101 then performs a lottery for the number of ART stocks (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 performs a lottery for the rank (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery tables shown in FIGS. 236 to 240, and determines the rank of the ART state that was won.

(A)のART抽籤が非当籤の場合、又は、(C)のランク抽籤に続いて、メインCPU101は、(D)CZゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図244(B)(C)に示すCZゲーム数獲得抽籤テーブルを参照して、抽籤用フラグ及びナビ高確中か否かに基づき上乗せするCZゲーム数を決定し、当該上乗せするゲーム数を現在のCZゲーム数に加算する。 If the ART lottery in (A) is not a winning lottery, or following the rank lottery in (C), the main CPU 101 (D) performs a lottery to determine the number of CZ games to be acquired. In this lottery, the main CPU 101 refers to the CZ game number acquisition lottery table shown in Figures 244 (B) and (C), determines the number of CZ games to be added based on the lottery flag and whether or not the navigation is in a high probability state, and adds the number of games to be added to the current number of CZ games.

続いて、メインCPU101は、(E)のARTゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図245に示すARTゲーム数獲得抽籤テーブルを参照して、当籤したBBの種別に応じて上乗せするARTゲーム数を決定する。メインCPU101は、ARTゲーム数の獲得抽籤に当籤した場合(通常ART中のBB当籤時には、必ずARTゲーム数の獲得抽籤に当籤するため、通常ART中のBB当籤時と同じである)、当該上乗せするゲーム数を現在のARTゲーム数に加算し、今回の遊技において行うべき抽籤を終了する。 Next, the main CPU 101 performs a lottery to determine the number of ART games (E). In this lottery, the main CPU 101 refers to the ART game number acquisition lottery table shown in FIG. 245 to determine the number of ART games to be added depending on the type of BB that was drawn. If the main CPU 101 wins the lottery to obtain the number of ART games (when a BB is won during normal ART, the lottery to obtain the number of ART games is always won, so this is the same as when a BB is won during normal ART), the main CPU 101 adds the number of games to be added to the current number of ART games, and ends the lottery to be performed in this game.

一方で、(E)のARTゲーム数の獲得抽籤に非当籤した場合(BB当籤時以外は必ず非当籤であるため、通常ART中のBB非当籤時と同じである)、メインCPU101は、続いて、(F)のナビ高確ゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図243に示すナビ高確ゲーム数獲得抽籤テーブルを参照して、抽籤用フラグ及び(ART状態のランクから一義的に定まる)ART状態中の抽籤状態に基づき、上乗せするナビ高確ゲーム数を決定し、当該上乗せするゲーム数を現在のナビ高確ゲーム数に加算する。 On the other hand, if the player does not win the lottery to acquire the number of ART games (E) (this is the same as when the player does not win the BB during normal ART, since the lottery is always a non-win except when the BB is won), the main CPU 101 then performs a lottery to acquire the number of navigation high probability games (F). In this lottery, the main CPU 101 refers to the navigation high probability game number acquisition lottery table shown in FIG. 243, and determines the number of navigation high probability games to be added based on the lottery flag and the lottery state during the ART state (uniquely determined from the rank of the ART state), and adds the number of games to be added to the current number of navigation high probability games.

続いて、今回の遊技がナビ高確中であり、かつ、今回の遊技において「3択昇格リプ」が内部当籤役として決定された場合には、メインCPU101は、続いて、(G)の転落モード抽籤を行う。この抽籤では、メインCPU101は、図246に示す転落モード抽籤テーブルを参照して、転落モードの初期値を決定し、セットし、今回の遊技において行うべき抽籤を終了する。一方で、上述の何れかの条件を満たさない場合には、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 Next, if the current game is in the high navigation probability state and the "3-choice promotion lip" is determined as the internal winning role in the current game, the main CPU 101 then performs a lottery for the fall mode (G). In this lottery, the main CPU 101 refers to the fall mode lottery table shown in FIG. 246 to determine and set the initial value of the fall mode, and ends the lottery to be performed in the current game. On the other hand, if any of the above conditions are not met, the main CPU 101 ends the lottery to be performed in the current game.

[通常ARTから移行する遊技状態]
通常ART中にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、通常ART中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。
[Game state to transition from normal ART]
When BB is activated during normal ART, the main CPU 101 sets BB during ART as the game state of the next game. Also, when BB is won during normal ART but BB is not activated, the main CPU 101 sets the flag during ART as the game state of the next game.

また、通常ART中のナビ高確中にRT状態がRT5状態に移行すると、メインCPU101は、次遊技の遊技状態としてEPをセットする。なお、この場合、メインCPU101は、初回EP処理を行う。 In addition, when the RT state transitions to the RT5 state during a high probability navigation during normal ART, the main CPU 101 sets EP as the game state for the next game. In this case, the main CPU 101 performs the initial EP process.

また、通常ART中にART状態の残りゲーム数が0に更新され、かつ、特殊CZに非当籤の場合、メインCPU101は、次遊技の遊技状態としてCZ(ART後)をセットする。また、通常ART中にART状態の残りゲーム数が0に更新され、かつ、特殊CZに当籤している場合、メインCPU101は、次遊技の遊技状態として特殊CZをセットする。 Also, if the number of remaining games in the ART state is updated to 0 during normal ART and the special CZ is not won, the main CPU 101 sets CZ (after ART) as the game state for the next game. Also, if the number of remaining games in the ART state is updated to 0 during normal ART and the special CZ is won, the main CPU 101 sets special CZ as the game state for the next game.

[EP準備中に行う抽籤内容]
続いて、図257を参照して、主制御回路90のメインCPU101がEP準備中に行う各種の抽籤の詳細について説明する。
[Lottery content during EP preparation]
Next, with reference to Figure 257, details of various lotteries conducted by the main CPU 101 of the main control circuit 90 during EP preparation will be described.

EP準備中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には、図233(C)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行い、また、BB非当籤時には、図232(H)(I)に示すART中ストック抽籤テーブルを参照して、抽籤用フラグ及びナビ高確中か否かに基づきART抽籤を行う。 During EP preparation, when the lottery flag is determined based on the internal winning combination and the push order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, when the BB is won, the main CPU 101 refers to the stock lottery table when the BB is won during ART shown in FIG. 233 (C) and performs the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the BB and is won. Also, when the BB is not won, the main CPU 101 refers to the stock lottery table during ART shown in FIG. 232 (H) (I) and performs the ART lottery based on the lottery flag and whether or not the navigation is in a high probability state.

(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 If the ART lottery (A) is won, the main CPU 101 then performs a lottery for the number of ART stocks (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 performs a lottery for the rank (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery tables shown in FIGS. 236 to 240, and determines the rank of the ART state that was won.

(A)のART抽籤が非当籤の場合、又は、(C)のランク抽籤に続いて、メインCPU101は、(D)のARTゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図245に示すARTゲーム数獲得抽籤テーブルを参照して、当籤したBBの種別に応じて上乗せするARTゲーム数を決定する。この抽籤に当籤した場合には、メインCPU101は、上乗せするゲーム数を現在のARTゲーム数に加算し、今回の遊技において行うべき抽籤を終了する一方で、この抽籤に非当籤した場合には、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 If the ART lottery (A) is not a winning lottery, or following the rank lottery (C), the main CPU 101 will conduct a lottery to determine the number of ART games (D). In this lottery, the main CPU 101 refers to the ART game number winning lottery table shown in FIG. 245 to determine the number of ART games to be added according to the type of BB that was won. If this lottery is a winning lottery, the main CPU 101 will add the number of games to be added to the current number of ART games and end the lottery to be conducted in this game, whereas if this lottery is not a winning lottery, the main CPU 101 will end the lottery to be conducted in this game.

[EP準備から移行する遊技状態]
EP準備中にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、EP準備中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。
[Game state transition from EP preparation]
When BB is activated during EP preparation, the main CPU 101 sets BB during ART as the game state of the next game. Also, when BB is won during EP preparation but BB is not activated, the main CPU 101 sets the flag during ART as the game state of the next game.

また、EP準備中にRT状態がRT5状態に移行すると、メインCPU101は、次遊技の遊技状態としてEPをセットする。なお、この場合、メインCPU101は、初回EP処理を行う。 In addition, when the RT state transitions to the RT5 state during EP preparation, the main CPU 101 sets the EP as the game state for the next game. In this case, the main CPU 101 performs the initial EP process.

[EP中に行う抽籤内容]
続いて、図258を参照して、主制御回路90のメインCPU101がEP中に行う各種の抽籤の詳細について説明する。
[Lottery content during EP]
Next, with reference to Figure 258, details of the various lotteries conducted by the main CPU 101 of the main control circuit 90 during the EP will be described.

EP中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には、図233(A)(B)(D)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグ、及びEP中の転落モードに基づきART抽籤を行い、また、BB非当籤時には、図231に示すART中ストック抽籤テーブルを参照して、抽籤用フラグ及びEP中の転落モードに基づきART抽籤を行う。 During the EP, when the lottery flag is determined based on the internal winning combination and the push order (see FIG. 208), the main CPU 101 performs the ART lottery (A). During this lottery, when the BB is won, the main CPU 101 refers to the stock lottery table for when the BB is won during the ART shown in FIG. 233 (A), (B), and (D) and performs the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the BB and the fall mode during the EP, and when the BB is not won, the main CPU 101 refers to the stock lottery table for when the BB is won during the ART shown in FIG. 231 and performs the ART lottery based on the lottery flag and the fall mode during the EP.

(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 If the ART lottery (A) is won, the main CPU 101 then performs a lottery for the number of ART stocks (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 performs a lottery for the rank (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery tables shown in FIGS. 236 to 240, and determines the rank of the ART state that was won.

(A)のART抽籤が非当籤の場合、又は、(C)のランク抽籤に続いて、メインCPU101は、(D)のARTゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図245に示すARTゲーム数獲得抽籤テーブルを参照して、当籤したBBの種別に応じて上乗せするARTゲーム数を決定する。 If the ART lottery (A) is not a winning lottery, or following the rank lottery (C), the main CPU 101 performs a lottery to determine the number of ART games to be acquired (D). In this lottery, the main CPU 101 refers to the ART game number acquisition lottery table shown in FIG. 245 and determines the number of ART games to be added according to the type of BB that was won.

(C)のARTゲーム数の獲得抽籤に非当籤した場合、メインCPU101は、(E)の転落モード移行抽籤を行う。この抽籤では、メインCPU101は、図247に示す転落モード移行抽籤テーブルを参照して、抽籤用フラグ及び現在の転落モードに基づき移行先の転落モードを決定し、セットする。続いて、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 If the player does not win the lottery for the number of ART games (C), the main CPU 101 performs a lottery for transition to a fall mode (E). In this lottery, the main CPU 101 refers to the fall mode transition lottery table shown in FIG. 247, and determines and sets the fall mode to transition to based on the lottery flag and the current fall mode. The main CPU 101 then ends the lottery to be performed in this game.

一方で、(C)のARTゲーム数の獲得抽籤に当籤した場合、メインCPU101は、上乗せするゲーム数を現在のARTゲーム数に加算し、続いて、(F)の転落モード移行抽籤を行う。この抽籤では、メインCPU101は、図248に示すEP中BB当籤時転落モード移行抽籤テーブルを参照して、EP中に当籤したBBの種別、及び、移行前の転落モードに基づき、移行先の転落モードを決定し、セットする。続いて、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 On the other hand, if the player wins the lottery for the number of ART games (C), the main CPU 101 adds the number of games to be added to the current number of ART games, and then performs the lottery for transition to the fall mode (F). In this lottery, the main CPU 101 refers to the lottery table for transition to the fall mode when a BB is won during an EP shown in FIG. 248, and determines and sets the fall mode to transition to based on the type of BB won during the EP and the fall mode before the transition. The main CPU 101 then ends the lottery to be conducted in this game.

[EPから移行する遊技状態]
EP中にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、EP中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。
[Game state transition from EP]
When BB is activated during EP, the main CPU 101 sets BB during ART as the game state for the next game. Also, when BB is won during EP but BB is not activated, the main CPU 101 sets the flag during ART as the game state for the next game.

また、EP中にRT5状態以外のRT状態に移行し、かつ、EPのストックがある場合、メインCPU101は、次遊技の遊技状態としてEP準備中をセットする。また、EP中にRT5状態以外のRT状態に移行し、かつ、EPのストックがない場合、メインCPU101は、次遊技の遊技状態として通常ARTをセットする。 Also, if the game transitions to an RT state other than RT5 during EP and there is an EP stock, the main CPU 101 sets the game state for the next game to EP preparation. Also, if the game transitions to an RT state other than RT5 during EP and there is no EP stock, the main CPU 101 sets the game state for the next game to normal ART.

[CZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZ中に行う抽籤内容]
続いて、図259を参照して、主制御回路90のメインCPU101がCZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZ中に行う各種の抽籤の詳細について説明する。
[Lottery content during CZ (after ART), the next game after the end of CZ (after ART), and special CZ]
Next, referring to Figure 259, details of the various lotteries conducted by the main CPU 101 of the main control circuit 90 during the CZ (after ART), the next game after the end of the CZ (after ART), and the special CZ will be described.

CZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZ中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う(上述の抽籤フェーズA~C)。この抽籤では、メインCPU101は、BB当籤時には、図233(D)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行い、また、BB非当籤時には、図228(D)~図229(H)に示すCZ中ART抽籤テーブルを参照して、抽籤用フラグ、CZの種別(CZ(ART後)、CZ(ART後)終了の次遊技、又は特殊CZ)、及びナビ高確中か否かに基づきART抽籤を行う。 During CZ (after ART), the next play after the end of CZ (after ART), and during special CZ, when the lottery flag is determined based on the internal winning role and the push order (see Figure 208), the main CPU 101 conducts an ART lottery (A) (lottery phases A to C described above). In this lottery, when a BB is won, the main CPU 101 refers to the stock lottery table when a BB is won during ART shown in FIG. 233 (D) and performs an ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the BB and is won. Also, when a BB is not won, the main CPU 101 refers to the ART lottery table during CZ shown in FIG. 228 (D) to FIG. 229 (H) and performs an ART lottery based on the lottery flag, the type of CZ (CZ (after ART), next play after the end of CZ (after ART), or special CZ), and whether or not the navigation is in a high probability state.

(A)のART抽籤が非当籤の場合、メインCPU101は、ART状態のストックの放出があるか否かに応じてその後の処理を異ならせる。上述のように、ART状態のストックの放出は、継続CZ中のCZの残りゲーム数が0になったタイミングで行われるため(上述の放出フェーズD)、今回の遊技がCZ(ART後)終了の次遊技、又はCZの残りゲーム数が1以上のCZ(ART後)若しくは特殊CZ中は、ART状態のストックの放出は行わず、今回の遊技において行うべき抽籤を終了する。また、ART状態のストックがない場合にはストックを放出することができないため、CZの残りゲーム数が0のCZ(ART後)中であっても、ART状態のストックがない場合には、ART状態のストックの放出は行わず、今回の遊技において行うべき抽籤を終了する(なお、特殊CZは、放出フェーズDのストックが放出されると終了するため、特殊CZ中は常にART状態のセット数が1つ以上ストックされている)。 If the ART lottery in (A) is not a winning lottery, the main CPU 101 will differ in the subsequent processing depending on whether or not there is a release of ART state stocks. As described above, the release of ART state stocks is performed when the number of remaining games in the CZ during the continuing CZ becomes 0 (the above-mentioned release phase D), so if the current game is the next game after the end of the CZ (after ART), or during a CZ (after ART) or special CZ where the number of remaining games in the CZ is 1 or more, the release of ART state stocks will not be performed and the lottery to be performed in the current game will be terminated. Also, since stocks cannot be released if there are no ART state stocks, even if there is a CZ (after ART) where the number of remaining games in the CZ is 0, if there are no ART state stocks, the release of ART state stocks will not be performed and the lottery to be performed in the current game will be terminated (note that the special CZ ends when the stocks in release phase D are released, so during the special CZ, one or more sets in the ART state are always stocked).

一方で、CZの残りゲーム数が0のCZ(ART後)又は特殊CZにおいてART状態のストックがある場合、メインCPU101は、続いて、(B)の放出順序抽籤を行う。この抽籤では、メインCPU101は、図241に示すストック放出順序抽籤テーブルを参照して、ストックしているART状態に対して設定されたランクに基づいて、ストックしているART状態の中から、放出フェーズDで放出するストック分のART状態を決定する。この抽籤の後、メインCPU101は、決定したART状態を、ART状態のストックの中から消し去るとともに、決定したART状態に対して設定されたランクに基づいて、次遊技のランク決めART中に昇格抽籤を行う。 On the other hand, if there is a stock of ART states in a CZ (after ART) or special CZ where the number of remaining games in the CZ is 0, the main CPU 101 then performs a release order lottery (B). In this lottery, the main CPU 101 refers to the stock release order lottery table shown in FIG. 241 and determines the ART states of the stock to be released in release phase D from among the stocked ART states based on the rank set for the stocked ART states. After this lottery, the main CPU 101 erases the determined ART state from the stock of ART states, and performs a promotion lottery during the rank determination ART for the next play based on the rank set for the determined ART state.

一方で、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(C)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(D)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 On the other hand, if the ART lottery (A) is won, the main CPU 101 then performs the ART stock number lottery (C). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 performs the rank lottery (D). In this lottery, the main CPU 101 refers to the ART winning rank lottery tables shown in FIGS. 236 to 240, and determines the rank of the ART state that was won.

(B)の放出順序抽籤、又は(D)のランク抽籤に続いて、メインCPU101は、(E)のCZゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図244(D)に示すCZゲーム数獲得抽籤テーブルを参照して、上乗せするCZゲーム数を決定し、当該上乗せするゲーム数を現在のCZゲーム数に加算し、今回の遊技において行うべき抽籤を終了する。 Following the (B) release order lottery or (D) rank lottery, the main CPU 101 performs (E) a lottery to determine the number of CZ games to be acquired. In this lottery, the main CPU 101 refers to the CZ game number acquisition lottery table shown in FIG. 244 (D) to determine the number of CZ games to be added, adds the number of games to be added to the current number of CZ games, and ends the lottery to be performed in this game.

[CZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZから移行する遊技状態]
CZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZ中にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、ART前兆中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。
[CZ (after ART), next game after CZ (after ART), and game state transition from special CZ]
When BB is activated during CZ (after ART), the next game after the end of CZ (after ART), and during special CZ, the main CPU 101 sets BB during ART as the game state of the next game. Also, when BB is won during ART premonition but BB is not activated, the main CPU 101 sets the flag during ART as the game state of the next game.

また、CZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZ中に、ART抽籤に当籤、又はART状態のストックの放出が行われると、メインCPU101は、次遊技の遊技状態としてランク決めARTをセットする。 In addition, if an ART lottery is won or a stock in the ART state is released during a CZ (after ART), the next game after the end of a CZ (after ART), or during a special CZ, the main CPU 101 sets the rank determination ART as the game state for the next game.

また、CZ(ART後)の次遊技において、ART抽籤に非当籤し、かつ、CZのストックがある場合には、メインCPU101は、次遊技の遊技状態としてCZ前兆をセットする。なお、この場合、メインCPU101は、モード及びCZの前兆ゲーム数を抽籤し、セットする。 In addition, in the next game of CZ (after ART), if the ART lottery is not won and there is a stock of CZ, the main CPU 101 sets the CZ premonition as the game state of the next game. In this case, the main CPU 101 draws and sets the mode and the number of premonition games for CZ.

また、CZ(ART後)の次遊技において、ART抽籤に非当籤し、かつ、CZのストックがない場合には、メインCPU101は、次遊技の遊技状態として通常状態をセットする。なお、この場合、メインCPU101は、モード、通常状態中の抽籤状態、及び高確保証ゲーム数を抽籤し、セットする。 In addition, in the next game of CZ (after ART), if the ART lottery is not won and there is no stock of CZ, the main CPU 101 sets the normal state as the game state for the next game. In this case, the main CPU 101 draws and sets the mode, lottery state during the normal state, and the number of games with high guarantee.

[通常フラグ間中に行う抽籤内容]
続いて、図260を参照して、主制御回路90のメインCPU101が通常フラグ間中に行う各種の抽籤の詳細について説明する。
[Lottery content during normal flag intervals]
Next, with reference to FIG. 260, details of various lotteries performed by the main CPU 101 of the main control circuit 90 during normal flag periods will be described.

通常フラグ間中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、図226(C)に示す通常時ART抽籤テーブルを参照して、持ち越しているBBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行う。(A)のART抽籤に非当籤した場合、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 During the normal flag interval, when the lottery flag is determined based on the internal winning combination and the push order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, the main CPU 101 refers to the normal time ART lottery table shown in FIG. 226 (C) and performs the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the carried-over BB. If the ART lottery (A) is not won, the main CPU 101 ends the lottery to be performed in this game.

一方で、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 On the other hand, if the ART lottery (A) is won, the main CPU 101 then performs the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 performs the rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIG. 236 to FIG. 240, and determines the rank of the ART state that was won, and ends the lottery to be performed in this game.

[通常フラグ間から移行する遊技状態]
通常フラグ間中にBBが作動し、かつ、BBの作動時にART状態のセット数のストックがない場合、メインCPU101は、次遊技の遊技状態として通常BBをセットする。また、通常フラグ間中にBBが作動し、かつ、BBの作動時にART状態のセット数のストックがある場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。
[Game state transition from normal flag interval]
If BB is activated during the normal flag interval and there is no stock of the set number of the ART state when BB is activated, the main CPU 101 sets normal BB as the game state for the next game. Also, if BB is activated during the normal flag interval and there is a stock of the set number of the ART state when BB is activated, the main CPU 101 sets BB during ART as the game state for the next game.

[通常BB中に行う抽籤内容]
続いて、図261を参照して、主制御回路90のメインCPU101が通常BB中に行う各種の抽籤の詳細について説明する。
[Lottery content usually held during BB]
Next, with reference to Figure 261, details of various lotteries performed by the main CPU 101 of the main control circuit 90 during normal BB will be described.

通常BB中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、図249(A)に示すBB中ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 During normal BB, when the lottery flag is determined based on the internal winning combination and the push order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, the main CPU 101 refers to the BB ART lottery table shown in FIG. 249 (A) and performs the ART lottery based on the lottery flag.

(A)のART抽籤に非当籤した場合、メインCPU101は、続いて、(B)のCZ抽籤を行う。この抽籤では、メインCPU101は、図249(B)に示すBB中CZ抽籤テーブルを参照して、抽籤用フラグに基づきCZ抽籤を行い、今回の遊技において行うべき抽籤を終了する。なお、このCZ抽籤に当籤した場合には、メインCPU101は、CZの権利を1つ付与(ストック)する。 If the ART lottery (A) is not a winning lottery, the main CPU 101 will then conduct a CZ lottery (B). In this lottery, the main CPU 101 refers to the BB CZ lottery table shown in FIG. 249 (B) and conducts the CZ lottery based on the lottery flag, and ends the lottery to be conducted in this game. If the CZ lottery is a winning lottery, the main CPU 101 will grant (stock) one CZ right.

一方で、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(C)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(D)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 On the other hand, if the ART lottery (A) is won, the main CPU 101 then performs the ART stock number lottery (C). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 performs the rank lottery (D). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIG. 236 to FIG. 240, and determines the rank of the ART state that was won, and ends the lottery to be performed in this game.

[通常BBから移行する遊技状態]
通常BB中に(A)のART抽籤に当籤すると、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、通常BB中に払い出されたメダルの枚数が規定枚数に達し、BBの作動が終了すると、メインCPU101は、各種のストックの有無に応じて次遊技の遊技状態をセットする。具体的には、ART状態のセット数のストックがあり、かつ、ART状態の前兆ゲーム数がない場合には、メインCPU101は、次遊技の遊技状態としてART準備をセットする。
[Game state transition from normal BB]
When the ART lottery (A) is won during normal BB, the main CPU 101 sets BB during ART as the game state for the next game. Also, when the number of medals paid out during normal BB reaches a specified number and the operation of BB ends, the main CPU 101 sets the game state for the next game according to the presence or absence of various stocks. Specifically, when there is a stock of the set number of ART state and there is no premonition game number of ART state, the main CPU 101 sets ART preparation as the game state for the next game.

また、CZのストックがあり、かつ、CZの前兆ゲーム数がない場合には、メインCPU101は、次遊技の遊技状態として初当りCZをセットする。なお、この場合、メインCPU101は、モード、及び通常状態中の抽籤状態をセットする。また、CZのストックがあり、かつ、CZの前兆ゲーム数がある場合には、メインCPU101は、次遊技の遊技状態としてCZ前兆をセットする。なお、この場合、メインCPU101は、モード、及び通常状態中の抽籤状態をセットする。また、ART状態及びCZのいずれのストックもない場合には、メインCPU101は、次遊技の遊技状態として通常状態をセットする。なお、この場合、メインCPU101は、モード、及び通常状態中の抽籤状態をセットする。 Also, if there is a stock of CZ and there is no premonition game count for CZ, the main CPU 101 sets the first hit CZ as the game state for the next game. In this case, the main CPU 101 sets the mode and the lottery state in the normal state. Also, if there is a stock of CZ and there is a premonition game count for CZ, the main CPU 101 sets the CZ premonition as the game state for the next game. In this case, the main CPU 101 sets the mode and the lottery state in the normal state. Also, if there is no stock of either the ART state or CZ, the main CPU 101 sets the normal state as the game state for the next game. In this case, the main CPU 101 sets the mode and the lottery state in the normal state.

[ART中フラグ間中に行う抽籤内容]
続いて、図262を参照して、主制御回路90のメインCPU101がART中フラグ間中に行う各種の抽籤の詳細について説明する。
[Lottery content during ART flag interval]
Next, referring to Figure 262, details of the various lotteries conducted by the main CPU 101 of the main control circuit 90 during the ART flag period will be explained.

ART中フラグ間中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、図232(K)に示すART中ストック抽籤テーブルを参照して、持ち越しているBBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行う。(A)のART抽籤に非当籤した場合、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 During the ART flag interval, when the lottery flag is determined based on the internal winning combination and the push order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, the main CPU 101 refers to the ART stock lottery table shown in FIG. 232 (K) and performs the ART lottery based on the lottery flag corresponding to the winning internal winning combination that overlaps with the carried-over BB. If the ART lottery (A) is not a winning combination, the main CPU 101 ends the lottery to be performed in this game.

一方で、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 On the other hand, if the ART lottery (A) is won, the main CPU 101 then performs the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 performs the rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIG. 236 to FIG. 240, and determines the rank of the ART state that was won, and ends the lottery to be performed in this game.

[ART中フラグ間から移行する遊技状態]
ART中フラグ間中にBBが作動すると、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。
[Game state transition from flag during ART]
When BB is activated during the ART flag, the main CPU 101 sets BB during ART as the game state for the next game.

[ART中BB中に行う抽籤内容]
続いて、図263を参照して、主制御回路90のメインCPU101がART中BB中に行う各種の抽籤の詳細について説明する。
[Lottery content during BB in ART]
Next, referring to Figure 263, details of the various lotteries conducted by the main CPU 101 of the main control circuit 90 during BB in ART will be explained.

ART中BB中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、図249(A)に示すBB中ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 During BB in ART, when the lottery flag is determined based on the internal winning combination and the push order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, the main CPU 101 refers to the BB ART lottery table shown in FIG. 249 (A) and performs the ART lottery based on the lottery flag.

(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 If the ART lottery (A) is won, the main CPU 101 then performs the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 performs the rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIG. 236 to FIG. 240, and determines the rank of the ART state that was won, and ends the lottery to be performed in this game.

また、(A)のART抽籤に非当籤した場合、又は(C)のランク抽籤に続いて、メインCPU101は、(D)のEPストック抽籤を行う。この抽籤では、メインCPU101は、図249(C)に示すBB中EPストック抽籤テーブルを参照して、抽籤用フラグに基づきEPのストック抽籤を行う。(D)のEPストック抽籤に非当籤した場合には、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 In addition, if the ART lottery (A) is not a winning lottery, or following the rank lottery (C), the main CPU 101 will conduct an EP stock lottery (D). In this lottery, the main CPU 101 will refer to the BB EP stock lottery table shown in FIG. 249 (C) and conduct an EP stock lottery based on the lottery flag. If the EP stock lottery (D) is not a winning lottery, the main CPU 101 will end the lottery to be conducted in this game.

一方、(D)のEPストック抽籤に当籤した場合には、メインCPU101は、続いて、(E)の転落モード抽籤を行う。この抽籤では、メインCPU101は、図246に示す転落モード抽籤テーブルを参照して、EP中の転落モードを抽籤し、セットし、今回の遊技において行うべき抽籤を終了する。 On the other hand, if the EP stock lottery (D) is won, the main CPU 101 then performs a fall mode lottery (E). In this lottery, the main CPU 101 refers to the fall mode lottery table shown in FIG. 246, determines the fall mode in the EP, sets it, and ends the lottery to be performed in this game.

[ART中BBから移行する遊技状態]
ART中BB中に払い出されたメダルの枚数が規定枚数に達し、BBの作動が終了すると、メインCPU101は、次遊技の遊技状態としてART準備をセットする。
[Game state transition from BB during ART]
When the number of medals paid out during BB in ART reaches a specified number and the operation of BB ends, the main CPU 101 sets ART preparation as the gaming state for the next game.

<パチスロ1に特有な制御>
以上、本実施形態のパチスロ1の遊技性に関して説明した。続いて、本実施形態のパチスロ1に特有の制御に関して個別に説明する。
<Control specific to Pachislot 1>
The above describes the gameplay of the slot machine 1 of this embodiment. Next, the controls unique to the slot machine 1 of this embodiment will be described individually.

[ART抽籤及びランク抽籤]
本実施形態のパチスロ1では、図228(A)(B)のCZ中ART抽籤テーブルに示すように、CZ中のART抽籤は、CZの残りゲーム数に応じて当籤する確率が異なるものの、図239のART当籤時ランク抽籤テーブルに示すように、CZ中のランク抽籤は、決定されるランクの傾向は、CZの残りゲーム数に関わらず同一であるが、これに限られるものではない。すなわち、CZ(初当りCZ及び継続CZ)中に行うART抽籤及びランク抽籤の双方ともに、CZの残りゲーム数に応じて異ならせることとしてもよい。
[ART lottery and rank lottery]
In the slot machine 1 of this embodiment, as shown in the ART lottery table during CZ in Figure 228 (A) (B), the probability of winning the ART lottery during CZ differs depending on the number of games remaining in CZ, but as shown in the ART winning rank lottery table in Figure 239, the tendency of the rank determined during the rank lottery during CZ is the same regardless of the number of games remaining in CZ, but this is not limited to this. In other words, both the ART lottery and the rank lottery performed during CZ (initial winning CZ and continued CZ) may be made different depending on the number of games remaining in CZ.

ここで、図264及び図265は、CZ中に行うART抽籤とランク抽籤との概念図であり、図264(A)(B)は、CZの残りゲーム数とCZ中に行う各抽籤との関係例を示している。また、図264及び図265に概念的に示すテーブルのうち、ART抽籤に用いるテーブルは、図228等に示すCZ中ART抽籤テーブルに相当するテーブルであり、また、ランク抽籤に用いるテーブルは、図236等に示すART当籤時ランク抽籤テーブルに相当するテーブルである。 Here, Figures 264 and 265 are conceptual diagrams of the ART lottery and rank lottery conducted during the CZ, and Figures 264 (A) and (B) show an example of the relationship between the number of remaining games in the CZ and each lottery conducted during the CZ. Also, of the tables conceptually shown in Figures 264 and 265, the table used for the ART lottery is a table equivalent to the ART lottery table during CZ shown in Figure 228 etc., and the table used for the rank lottery is a table equivalent to the rank lottery table at the time of ART winning shown in Figure 236 etc.

パチスロ1において主制御回路90は、CZの残りゲーム数に応じて異なる確率で当籤するART抽籤を行うこととしてもよい。具体的には、図264(A)に示すように、ART抽籤に用いる抽籤テーブルを、CZの残りゲーム数毎に有することで、CZの残りゲーム数に応じて異なる確率で当籤するART抽籤を行うことができる。 In the pachislot 1, the main control circuit 90 may perform an ART lottery in which the winning probability varies depending on the number of remaining games in the CZ. Specifically, as shown in FIG. 264(A), by having a lottery table used for the ART lottery for each number of remaining games in the CZ, it is possible to perform an ART lottery in which the winning probability varies depending on the number of remaining games in the CZ.

なお、図264(A)に示す例では、CZの残りゲーム数が「7,8ゲーム」である場合には、テーブルAを用いてART抽籤を行い、CZの残りゲーム数が「5,6ゲーム」である場合には、テーブルBを用いてART抽籤を行い、CZの残りゲーム数が「3,4ゲーム」である場合には、テーブルCを用いてART抽籤を行い、CZの残りゲーム数が「1,2ゲーム」である場合には、テーブルDを用いてART抽籤を行い、CZの残りゲーム数が「0ゲーム」である場合には、テーブルEを用いてART抽籤を行うこととしている。 In the example shown in FIG. 264(A), if the number of remaining games in CZ is "7 or 8 games", the ART lottery is conducted using table A; if the number of remaining games in CZ is "5 or 6 games", the ART lottery is conducted using table B; if the number of remaining games in CZ is "3 or 4 games", the ART lottery is conducted using table C; if the number of remaining games in CZ is "1 or 2 games", the ART lottery is conducted using table D; and if the number of remaining games in CZ is "0 games", the ART lottery is conducted using table E.

この場合において、CZの残りゲーム数とART抽籤に当籤する確率との関係は、参照するテーブルに応じて任意に設定することができ、例えば、CZの残りゲーム数が長いほどART抽籤に当籤する確率を高くしてもよく、また、反対にCZの残りゲーム数が短いほどART抽籤に当籤する確率を高くしてもよい。このようにすることで、CZ中は、CZの消化に伴い残りゲーム数が減ることで、ART抽籤に当籤する確率が徐々に低く又は高くなっていくことになる。なお、図264(A)に示す例の場合、テーブルA,B,C,D,Eの順で、ART抽籤に当籤する確率を高く又は低くすることで実現することができる。 In this case, the relationship between the number of remaining games in the CZ and the probability of winning the ART lottery can be set arbitrarily depending on the table to be referenced. For example, the longer the number of remaining games in the CZ, the higher the probability of winning the ART lottery, and conversely, the shorter the number of remaining games in the CZ, the higher the probability of winning the ART lottery. In this way, during the CZ, the number of remaining games decreases as the CZ is consumed, and the probability of winning the ART lottery gradually decreases or increases. In the example shown in Figure 264 (A), this can be achieved by increasing or decreasing the probability of winning the ART lottery in the order of tables A, B, C, D, and E.

また、特定の残りゲーム数において、ART抽籤に当籤する確率を高く又は低くしてもよい。図264(A)に示す例の場合、例えば、テーブルBをART抽籤に当籤する確率が最も高く設定し、テーブルDをART抽籤に当籤する確率が次に高く設定し、テーブルEをART抽籤に当籤する確率が次に高く設定し、テーブルAをART抽籤に当籤する確率が次に高く設定し、テーブルBをART抽籤に当籤する確率が次に高く設定することで、ART抽籤に当籤する確率が高いゲーム数と低いゲーム数とを混在させることができる。 In addition, the probability of winning the ART lottery may be increased or decreased for a specific number of remaining games. In the example shown in FIG. 264(A), for example, table B may be set to have the highest probability of winning the ART lottery, table D may be set to have the next highest probability of winning the ART lottery, table E may be set to have the next highest probability of winning the ART lottery, table A may be set to have the next highest probability of winning the ART lottery, and table B may be set to have the next highest probability of winning the ART lottery, thereby allowing a mixture of game numbers with high and low probabilities of winning the ART lottery.

また、パチスロ1において主制御回路90は、CZの残りゲーム数に応じてランク抽籤の抽籤結果を異ならせることとしてもよい。具体的には、図264(A)に示すように、ランク抽籤に用いる抽籤テーブルを、CZの残りゲーム数毎に有することで、CZの残りゲーム数に応じてランク抽籤の抽籤結果を異ならせることができる。 Furthermore, in the pachislot 1, the main control circuit 90 may vary the lottery result of the rank lottery depending on the number of remaining games in the CZ. Specifically, as shown in FIG. 264(A), by having a lottery table used for the rank lottery for each remaining number of games in the CZ, the lottery result of the rank lottery can be varied depending on the remaining number of games in the CZ.

なお、図264(A)に示す例では、CZの残りゲーム数が「7,8ゲーム」である場合には、テーブルVを用いてランク抽籤を行い、CZの残りゲーム数が「5,6ゲーム」である場合には、テーブルWを用いてランク抽籤を行い、CZの残りゲーム数が「3,4ゲーム」である場合には、テーブルXを用いてランク抽籤を行い、CZの残りゲーム数が「1,2ゲーム」である場合には、テーブルYを用いてランク抽籤を行い、CZの残りゲーム数が「0ゲーム」である場合には、テーブルZを用いてランク抽籤を行うこととしている。 In the example shown in FIG. 264(A), if the number of remaining games in CZ is "7 or 8 games", the rank lottery is performed using table V; if the number of remaining games in CZ is "5 or 6 games", the rank lottery is performed using table W; if the number of remaining games in CZ is "3 or 4 games", the rank lottery is performed using table X; if the number of remaining games in CZ is "1 or 2 games", the rank lottery is performed using table Y; and if the number of remaining games in CZ is "0 games", the rank lottery is performed using table Z.

この場合において、CZの残りゲーム数とランク抽籤の抽籤結果との関係は、参照するテーブルに応じて任意に設定することができ、例えば、CZの残りゲーム数が長いほどART当籤時のART状態のランクとして高ランクが決定され易くしてもよく、また、反対にCZの残りゲーム数が短いほどART当籤時のART状態のランクとして高ランクが決定され易くしてもよい。このようにすることで、CZ中は、CZの消化に伴い残りゲーム数が減ることで、ART当籤時のART状態のランクが徐々に低く又は高くなっていくことになる。なお、図264(A)に示す例の場合、テーブルV,W,X,Y,Zの順で、ART状態のランクとして高ランクが決定され易く又は決定され難くすることで実現することができる。 In this case, the relationship between the number of remaining games in the CZ and the lottery result of the rank lottery can be set arbitrarily depending on the table to be referenced. For example, the longer the number of remaining games in the CZ, the more likely it is that a high rank will be determined as the rank of the ART state when the ART is drawn, and conversely, the shorter the number of remaining games in the CZ, the more likely it is that a high rank will be determined as the rank of the ART state when the ART is drawn. In this way, during the CZ, the number of remaining games decreases as the CZ is consumed, and the rank of the ART state when the ART is drawn will gradually become lower or higher. In the example shown in FIG. 264(A), this can be achieved by making it easier or harder to determine a high rank as the rank of the ART state in the order of tables V, W, X, Y, and Z.

また、特定の残りゲーム数では、ART状態のランクとして高ランクが決定され易く又は決定され難くしてもよい。図264(A)に示す例の場合、例えば、テーブルX,W,Z,V,Yの順で、ART状態のランクとして高ランクが決定され易く又は決定され難くすることで、ART当籤時にART状態のランクとして高ランクが決定され易いゲーム数と決定され難いゲーム数とを混在させることができる。 In addition, for a certain number of remaining games, it may be made easier or harder to determine a high rank as the rank of the ART state. In the example shown in FIG. 264(A), for example, by making it easier or harder to determine a high rank as the rank of the ART state in the order of tables X, W, Z, V, and Y, it is possible to mix the number of games in which a high rank is easily determined as the rank of the ART state when an ART is drawn and the number of games in which it is difficult to determine a high rank.

なお、図264(A)では、CZ中に行うART抽籤とランク抽籤との間で、CZの残りゲーム数を揃えているが、これに限られるものではない。例えば、図264(B)に示すように、CZ中のART抽籤は、CZの残りゲーム数「7,8ゲーム」「5,6ゲーム」「3,4ゲーム」「1,2ゲーム」「0ゲーム」に応じて異ならせる一方で、CZ中のランク抽籤は、CZの残りゲーム数「6,7,8ゲーム」「4,5ゲーム」「0,1,2,3ゲーム」に応じて異ならせている。このようにすることで、CZ中の各種抽籤をより多様化することができ、遊技性に富んだものにすることができる。 In FIG. 264(A), the number of remaining games in the CZ is the same between the ART lottery and the rank lottery conducted during the CZ, but this is not limited to this. For example, as shown in FIG. 264(B), the ART lottery during the CZ varies depending on the number of remaining games in the CZ: "7, 8 games," "5, 6 games," "3, 4 games," "1, 2 games," and "0 games," while the rank lottery during the CZ varies depending on the number of remaining games in the CZ: "6, 7, 8 games," "4, 5 games," and "0, 1, 2, 3 games." By doing this, the various lotteries during the CZ can be made more diverse, making the game more playable.

また、パチスロ1において主制御回路90は、ART状態のセット数のストックの有無に応じて、CZ中のART抽籤及びランク抽籤を行うこととしてもよい。具体的には、図265(A)に示すように、ART抽籤に用いる抽籤テーブル及びランク抽籤に用いる抽籤テーブルを、ART状態のセット数のストックの有無毎に有することで、CZ中に主制御回路90は、ART状態のセット数のストックの有無に応じて抽籤結果が異なるART抽籤及びランク抽籤を行うことができる。 Furthermore, in the pachislot 1, the main control circuit 90 may perform an ART lottery and a rank lottery during the CZ depending on whether or not the number of sets in the ART state is stocked. Specifically, as shown in FIG. 265(A), by having a lottery table used for the ART lottery and a lottery table used for the rank lottery for each whether or not the number of sets in the ART state is stocked, the main control circuit 90 can perform an ART lottery and a rank lottery during the CZ with different lottery results depending on whether or not the number of sets in the ART state is stocked.

なお、図265(A)に示す例では、ART状態のセット数のストックがある場合には、テーブルAを用いてART抽籤を行い、また、テーブルZを用いてランク抽籤を行い、ART状態のセット数のストックがない場合には、テーブルBを用いてART抽籤を行い、また、テーブルYを用いてランク抽籤を行うこととしている。 In the example shown in FIG. 265(A), if there is a stock of set numbers for the ART state, the ART lottery is performed using table A, and the rank lottery is performed using table Z. If there is no stock of set numbers for the ART state, the ART lottery is performed using table B, and the rank lottery is performed using table Y.

この場合において、ART状態のセット数のストックの有無と、ART抽籤及びランク抽籤の抽籤結果との関係は、参照するテーブルに応じて任意に設定することができ、例えば、ART状態のセット数のストックがある場合にはストックがない場合に比べて、ART抽籤に当籤する確率が低く、ART状態のランクとして低いランクが決定され易くしてもよく、また反対に、ART抽籤に当籤する確率が高く、ART状態のランクとして高いランクが決定され易くしてもよい。また、例えば、ART状態のセット数のストックがある場合にはストックがない場合に比べて、ART抽籤に当籤する確率は低いものの、ART状態のランクとしては高いランクが決定され易くしてもよく、また反対に、ART抽籤に当籤する確率は高いものの、ART状態のランクとしては低いランクが決定され易くしてもよい。 In this case, the relationship between the presence or absence of a stock of the number of sets in the ART state and the lottery results of the ART lottery and the rank lottery can be set arbitrarily according to the table to be referenced. For example, when there is a stock of the number of sets in the ART state, the probability of winning the ART lottery may be lower than when there is no stock, and a low rank may be more likely to be determined as the rank of the ART state, or conversely, the probability of winning the ART lottery may be higher, and a high rank may be more likely to be determined as the rank of the ART state. Also, for example, when there is a stock of the number of sets in the ART state, the probability of winning the ART lottery may be lower than when there is no stock, but a high rank may be more likely to be determined as the rank of the ART state, or conversely, the probability of winning the ART lottery may be higher, but a low rank may be more likely to be determined as the rank of the ART state.

なお、ART状態のセット数のストックの有無に応じてART抽籤及びランク抽籤の抽籤結果を異ならせる制御は、CZ中に限るものではなく、通常状態、ART状態又はBB中のいずれの状態であっても適用することができる。 The control of changing the results of the ART lottery and rank lottery depending on whether or not there is a stock of sets in the ART state is not limited to during CZ, but can be applied in any state, including normal state, ART state, or BB.

また、パチスロ1において主制御回路90は、CZの残りゲーム数と、ART状態のセット数のストックの有無との双方を考慮して、CZ中のART抽籤及びランク抽籤を行うこととしてもよい。具体的には、図265(B)に示すように、ART抽籤に用いる抽籤テーブル及びランク抽籤に用いる抽籤テーブルを、CZの残りゲーム数及びART状態のセット数のストックの有無毎に有することで、CZ中に主制御回路90は、CZの残りゲーム数及びART状態のセット数のストックの有無に応じて抽籤結果が異なるART抽籤及びランク抽籤を行うことができる。 Furthermore, in the pachislot 1, the main control circuit 90 may perform an ART lottery and a rank lottery during the CZ, taking into consideration both the number of remaining games in the CZ and whether or not the number of sets in the ART state is stocked. Specifically, as shown in FIG. 265(B), by having a lottery table used for the ART lottery and a lottery table used for the rank lottery for each number of remaining games in the CZ and whether or not the number of sets in the ART state is stocked, the main control circuit 90 can perform an ART lottery and a rank lottery during the CZ with different lottery results depending on the number of remaining games in the CZ and whether or not the number of sets in the ART state is stocked.

なお、図265(B)に示す例では、ART状態のセット数のストックがあるときは、CZの残りゲーム数が「7,8ゲーム」である場合に、テーブルAを用いてART抽籤を行うとともにテーブルVを用いてランク抽籤を行い、CZの残りゲーム数が「5,6ゲーム」である場合に、テーブルBを用いてART抽籤を行うとともにテーブルWを用いてランク抽籤を行い、CZの残りゲーム数が「3,4ゲーム」である場合には、テーブルCを用いてART抽籤を行うとともにテーブルXを用いてランク抽籤を行い、CZの残りゲーム数が「1,2ゲーム」である場合には、テーブルDを用いてART抽籤を行うとともにテーブルYを用いてランク抽籤を行い、CZの残りゲーム数が「0ゲーム」である場合には、テーブルEを用いてART抽籤を行うとともにテーブルZを用いてランク抽籤を行うこととしている。 In the example shown in FIG. 265(B), when there is a stock of sets in the ART state, if the number of remaining games in CZ is "7 or 8 games", the ART lottery is performed using table A and the rank lottery is performed using table V; if the number of remaining games in CZ is "5 or 6 games", the ART lottery is performed using table B and the rank lottery is performed using table W; if the number of remaining games in CZ is "3 or 4 games", the ART lottery is performed using table C and the rank lottery is performed using table X; if the number of remaining games in CZ is "1 or 2 games", the ART lottery is performed using table D and the rank lottery is performed using table Y; and if the number of remaining games in CZ is "0 games", the ART lottery is performed using table E and the rank lottery is performed using table Z.

一方で、ART状態のセット数のストックがないときは、CZの残りゲーム数が「7,8ゲーム」である場合に、テーブルFを用いてART抽籤を行うとともにテーブルQを用いてランク抽籤を行い、CZの残りゲーム数が「5,6ゲーム」である場合に、テーブルGを用いてART抽籤を行うとともにテーブルRを用いてランク抽籤を行い、CZの残りゲーム数が「3,4ゲーム」である場合には、テーブルHを用いてART抽籤を行うとともにテーブルSを用いてランク抽籤を行い、CZの残りゲーム数が「1,2ゲーム」である場合には、テーブルIを用いてART抽籤を行うとともにテーブルTを用いてランク抽籤を行い、CZの残りゲーム数が「0ゲーム」である場合には、テーブルJを用いてART抽籤を行うとともにテーブルUを用いてランク抽籤を行うこととしている。 On the other hand, when there is no stock of sets in the ART state, if the number of remaining games in CZ is "7 or 8 games", the ART lottery is performed using table F and the rank lottery is performed using table Q; if the number of remaining games in CZ is "5 or 6 games", the ART lottery is performed using table G and the rank lottery is performed using table R; if the number of remaining games in CZ is "3 or 4 games", the ART lottery is performed using table H and the rank lottery is performed using table S; if the number of remaining games in CZ is "1 or 2 games", the ART lottery is performed using table I and the rank lottery is performed using table T; and if the number of remaining games in CZ is "0 games", the ART lottery is performed using table J and the rank lottery is performed using table U.

この場合においても、CZの残りゲーム数及びART状態のセット数のストックの有無と、ART抽籤に当籤する確率との関係、並びに、CZの残りゲーム数及びART状態のセット数のストックの有無と、ランク抽籤の抽籤結果との関係を参照するテーブルに応じて任意に設定できる点は、上述の通りである。なお、図264の例に比べて図265の例では、ART状態のセット数のストックの有無を更に考慮することとしているため、ART状態のセット数のストックがある場合とストックがない場合とで、ART抽籤及びランク抽籤の傾向も異ならせることができる。 As mentioned above, even in this case, the relationship between the number of remaining games in CZ and the number of sets in the ART state and the probability of winning the ART lottery, as well as the relationship between the number of remaining games in CZ and the number of sets in the ART state and the result of the rank lottery can be set arbitrarily according to a table that references the relationship between the number of remaining games in CZ and the number of sets in the ART state and the result of the rank lottery. In addition, compared to the example in FIG. 264, the example in FIG. 265 further takes into consideration the presence or absence of a stock of sets in the ART state, so the trends in the ART lottery and rank lottery can also be made different depending on whether or not there is a stock of sets in the ART state.

例えば、ART状態のセット数のストックがある場合は、CZの消化に伴い残りゲーム数が減るにつれて、ART抽籤に当籤する確率が低く(又は高く)なる一方で、ART状態のセット数のストックがない場合は、CZの消化に伴い残りゲーム数が減るにつれて、ART抽籤に当籤する確率が高く(又は低く)なるように設定することもできる。また、例えば、ART状態のセット数のストックがある場合とない場合とで、ART抽籤に当籤し易いゲーム数を異ならせることもできる。 For example, if there is a stock of set numbers in the ART state, the probability of winning the ART lottery becomes lower (or higher) as the number of remaining games decreases as the CZ is played out, whereas if there is no stock of set numbers in the ART state, the probability of winning the ART lottery becomes higher (or lower) as the number of remaining games decreases as the CZ is played out. Also, for example, the number of games that are easier to win the ART lottery can be set to differ depending on whether or not there is a stock of set numbers in the ART state.

もちろん、ART状態のランク抽籤も同様であり、例えば、ART状態のセット数のストックがある場合は、CZの消化に伴い残りゲーム数が減るにつれて、ART状態のランクとして低い(又は高い)ランクが決定され易くなる一方で、ART状態のセット数のストックがない場合は、CZの消化に伴い残りゲーム数が減るにつれて、ART状態のランクとして高い(又は低い)ランクが決定され易くなるように設定することもできる。また、例えば、ART状態のセット数のストックがある場合とない場合とで、ART状態のランクとして高いランクが決定され易いゲーム数を異ならせることもできる。 Of course, the same applies to the ART state rank lottery; for example, if there is a stock of ART state set numbers, a low (or high) rank for the ART state will be more likely to be determined as the number of remaining games decreases as the CZ is played, whereas if there is no stock of ART state set numbers, a high (or low) rank for the ART state will be more likely to be determined as the number of remaining games decreases as the CZ is played. Also, for example, the number of games that are more likely to result in a high rank for the ART state can be set to differ depending on whether or not there is a stock of ART state set numbers.

また、図265(A)(B)では、CZ中に行うART抽籤とランク抽籤との間で、CZの残りゲーム数を揃えているが、これに限られるものではなく、図264(B)に例示するように、CZ中に行うART抽籤とランク抽籤との間で、CZの残りゲーム数を異ならせることとしてもよい。 In addition, in Figures 265 (A) and (B), the number of remaining games in the CZ is the same between the ART lottery and the rank lottery conducted during the CZ, but this is not limited to this, and the number of remaining games in the CZ may be different between the ART lottery and the rank lottery conducted during the CZ, as exemplified in Figure 264 (B).

同様に、図265(A)(B)では、ART状態のストックがある場合に行うART抽籤と、ART状態のストックがない場合に行うART抽籤との間でCZの残りゲーム数を揃え、同様に、ART状態のストックがある場合に行うランク抽籤と、ART状態のストックがない場合に行うランク抽籤との間でCZの残りゲーム数を揃えているが、これに限られるものではない。 Similarly, in Figures 265 (A) and (B), the number of remaining games in the CZ is aligned between the ART lottery performed when there is a stock in the ART state and the ART lottery performed when there is no stock in the ART state, and similarly, the number of remaining games in the CZ is aligned between the rank lottery performed when there is a stock in the ART state and the rank lottery performed when there is no stock in the ART state, but this is not limited to this.

例えば、図265(C)に示すように、ART状態のストックがない場合には、CZ中のART抽籤は、CZの残りゲーム数「7,8ゲーム」「5,6ゲーム」「3,4ゲーム」「1,2ゲーム」「0ゲーム」に応じて異ならせる一方で、CZ中のランク抽籤は、CZの残りゲーム数「6,7,8ゲーム」「4,5ゲーム」「0,1,2,3ゲーム」に応じて異ならせ、また、ART状態のストックがある場合には、CZ中のART抽籤は、CZの残りゲーム数「5,6,7,8ゲーム」「2,3,4ゲーム」「0,1ゲーム」に応じて異ならせる一方で、CZ中のランク抽籤は、CZの残りゲーム数「6,7,8ゲーム」「3,4,5ゲーム」「0,1,2ゲーム」に応じて異ならせることとしてもよい。このようにすることで、CZ中の各種抽籤をより多様化することができ、遊技性に富んだものにすることができる。 For example, as shown in FIG. 265(C), when there is no stock in the ART state, the ART lottery during the CZ is different depending on the number of remaining games in the CZ: "7,8 games", "5,6 games", "3,4 games", "1,2 games", "0 games", while the rank lottery during the CZ is different depending on the number of remaining games in the CZ: "6,7,8 games", "4,5 games", "0,1,2,3 games", and when there is a stock in the ART state, the ART lottery during the CZ is different depending on the number of remaining games in the CZ: "5,6,7,8 games", "2,3,4 games", "0,1 games", while the rank lottery during the CZ is different depending on the number of remaining games in the CZ: "6,7,8 games", "3,4,5 games", "0,1,2 games". By doing this, the various lotteries during the CZ can be made more diverse and the game can be made more playable.

以上説明したように本実施形態のパチスロ1では、ART抽籤に当籤するとランク抽籤を行い、ART状態中のランクを決定する。なお、ART状態中は、このランク(より詳細には、ランクから定まる抽籤状態)に基づき、CZゲーム数の上乗せやEPへの移行(より詳細には、ナビ高確ゲーム数の付与)といった特典が付与されることになるため、低いランクは小さな特典しか付与されず、反対に高いランクは大きな特典が付与されることになる。そのため、ART状態のランクは、遊技者に対して付与する特典の大きさということができる。 As explained above, in the pachislot 1 of this embodiment, when the ART lottery is won, a rank lottery is held to determine the rank during the ART state. During the ART state, benefits such as an increase in the number of CZ games or transition to EP (more specifically, the number of navigation high probability games) are awarded based on this rank (more specifically, the lottery state determined by the rank), so that low ranks are awarded only small benefits, and conversely, high ranks are awarded large benefits. Therefore, the rank in the ART state can be said to be the size of the benefit awarded to the player.

このとき、パチスロ1では、ART状態のセット数のストックの有無に応じてランク抽籤の抽籤結果を異ならせる。例えば、ART状態のセット数のストックがある場合には、ランク抽籤において低いランクを決定し易く、反対に、ART状態のセット数のストックがない場合には、ランク抽籤において高いランクを決定し易くすることができる。これにより、ART状態のセット数のストックがある状態で更にART抽籤に当籤した場合には、ART状態のセット数のストックがない状態でART抽籤に当籤した場合よりも、低いランクが期待できることになり、その後のART状態における特典への期待が抑制される。 At this time, in Pachislot 1, the result of the rank lottery varies depending on whether or not there is a stock of set numbers in the ART state. For example, if there is a stock of set numbers in the ART state, it is easier to determine a low rank in the rank lottery, and conversely, if there is no stock of set numbers in the ART state, it is easier to determine a high rank in the rank lottery. As a result, if there is a stock of set numbers in the ART state and you win the ART lottery, you can expect a lower rank than if you win the ART lottery without a stock of set numbers in the ART state, and expectations for special benefits in the subsequent ART state are suppressed.

このようにパチスロ1では、ART状態のセット数のストックがある場合には、ART状態のランクを相対的に低く決定するため、ストックがある状態での更なるART当籤時に遊技者に対して過度な利益を付与してしまうことを抑制することができる。 In this way, in Pachislot 1, when there is a stock of sets in the ART state, the rank of the ART state is determined to be relatively low, so that excessive benefits can be prevented from being awarded to the player when another ART win occurs while there is a stock.

なお、ART状態のセット数のストックがある場合には、ランク抽籤において高いランクを決定し易く、反対に、ART状態のセット数のストックがない場合には、ランク抽籤において低いランクを決定し易くすることもできる。このような場合であっても、2つ目以降のストック分のランクは高くなってしまうものの、1つ目のストック分のランクは低く抑えることができるため、遊技者に対して過度な利益を付与してしまうことを抑制することができる。 When there is a stock of sets in the ART state, it is easier to determine a high rank in the rank lottery, and conversely, when there is no stock of sets in the ART state, it is easier to determine a low rank in the rank lottery. Even in such a case, although the rank of the second and subsequent stocks will be high, the rank of the first stock can be kept low, which makes it possible to prevent excessive benefits from being given to the player.

また、パチスロ1では、ART状態のセット数のストックの有無に応じてART抽籤の抽籤結果も異ならせる。例えば、ART状態のセット数のストックがある場合にART抽籤に当籤し易くすることで、ストックがある場合には、ART抽籤に当籤し易いものの低いランクが決定され易くすることができ、また、ART状態のセット数のストックがある場合にART抽籤に当籤し難くすることで、ストックがある場合には、ART抽籤に当籤し難く、かつ、当籤しても低いランクが決定され易くすることができる。これにより、CZ中の各種抽籤をより多様化することができ、遊技性に富んだものにすることができる。 In addition, in Pachislot 1, the lottery results of the ART lottery are also different depending on whether or not there is a stock of set numbers in the ART state. For example, by making it easier to win the ART lottery when there is a stock of set numbers in the ART state, it is possible to make it easier to win the ART lottery but with a lower rank when there is a stock, and by making it harder to win the ART lottery when there is a stock of set numbers in the ART state, it is easier to win the ART lottery and with a lower rank when there is a stock. This makes it possible to further diversify the various lotteries during the CZ and to make the game more enjoyable to play.

また、パチスロ1では、CZ中の残りゲーム数に応じてART抽籤及びランク抽籤の抽籤結果を異ならせる。これにより、CZ中の各種抽籤をより多様化することができ、遊技性に富んだものにすることができる。 In addition, in Pachislot 1, the results of the ART lottery and rank lottery vary depending on the number of games remaining in the CZ. This makes it possible to further diversify the various lotteries during the CZ, making the game more enjoyable.

なお、パチスロ1において、ART状態のランクは、CZゲーム数の上乗せに影響を与える情報であるため、高いランクが決定された場合には、CZゲーム数の上乗せに期待でき、結果、CZとART状態とのループが継続することが期待でき、遊技性が向上する。 In addition, in Pachislot 1, the rank of the ART state is information that affects the addition of the number of CZ games, so if a high rank is determined, the number of CZ games can be expected to be added, and as a result, the loop between CZ and the ART state can be expected to continue, improving gameplay.

[主制御基板及び副制御基板が有する各種機能]
以上のような本実施形態のパチスロ1に特有の制御を実現するために、本実施形態のパチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of the main control board and the sub-control board]
In order to realize the control unique to the pachislot 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of the pachislot 1 of this embodiment have the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. 1. Therefore, the main control board 71 functions as a start operation detection means, a pattern variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、ART抽籤を行いART状態に移行するか否か、及びART状態に移行する場合にART状態中の有利度合(すなわち、ART状態中のランク)を決定するため、特典決定手段、移行決定手段及びモード決定手段として機能する。
なお、上述のようにART状態中のランクは、ART状態中に付与する特典(例えば、CZゲーム数の上乗せなど)に影響を与える情報であるため、ART状態という特典を付与する遊技機においては、ART状態のランクを決定することは、ART状態という特典の大きさを決定することと同じである(すなわち、ランクが高いほど、有利なART状態になるため、付与する特典も大きくなる)。
In addition, the main control board 71 functions as a benefit determination means, a transition determination means, and a mode determination means to conduct an ART lottery to determine whether or not to transition to the ART state, and if transitioning to the ART state, to determine the degree of advantage during the ART state (i.e., the rank during the ART state).
As mentioned above, the rank during the ART state is information that affects the benefits granted during the ART state (for example, adding to the number of CZ games), so in a gaming machine that grants the benefit of the ART state, determining the rank of the ART state is the same as determining the magnitude of the benefit of the ART state (i.e., the higher the rank, the more advantageous the ART state will be, and therefore the greater the benefit granted).

また、主制御基板71は、ART抽籤に当籤すると、遊技状態をART状態に移行させるとともに、このART状態中の遊技を、ランク抽籤で決定したランクに基づき制御(すなわち、ランクに基づいてCZゲーム数の上乗せなどの特典を付与)するため、特典付与手段及び有利状態制御手段として機能する。 In addition, when the main control board 71 wins the ART lottery, it transitions the game state to the ART state and controls the game during this ART state based on the rank determined by the rank lottery (i.e., grants benefits such as an increase in the number of CZ games based on the rank), so it functions as a bonus granting means and an advantageous state control means.

また、主制御基板71は、ART抽籤に当籤すると、付与するART状態の権利数を決定して、メインRAM103に記憶するとともに、遊技状態をART状態に移行させると、メインRAM103に記憶されているART状態の権利を1つ消し去るため、権利管理手段として機能する。 In addition, when the ART lottery is won, the main control board 71 determines the number of ART state rights to be granted and stores them in the main RAM 103, and when the game state is transitioned to the ART state, it erases one of the ART state rights stored in the main RAM 103, thus functioning as a rights management means.

また、主制御基板71は、CZ中の遊技を制御するため、状態制御手段及び高確率状態制御手段として機能する。なお、主制御基板71は、CZ中にART抽籤に当籤すると、CZを中断して遊技状態をART状態に移行させ、その後、このART状態が終了すると、中断していたCZを再開することで、CZとART状態とのループを実現する。 The main control board 71 also functions as a state control means and a high probability state control means to control play during the CZ. If the main control board 71 wins the ART lottery during the CZ, it interrupts the CZ and transitions the game state to the ART state, and then, when this ART state ends, it resumes the interrupted CZ, thereby creating a loop between the CZ and the ART state.

[CZ終了後の泣きの1回のART抽籤]
本実施形態のパチスロ1では、通常状態中であっても、CZが終了した次の1ゲームでは、当籤する確率が高いART抽籤を行う(図228、図229参照)。遊技者にとってみると、CZが終了した後にもART状態への移行の期待度を持つことができるため、遊技の興趣の低下を抑制することができる。
[A sad ART lottery after the CZ ends]
In the pachislot 1 of this embodiment, even during the normal state, in the next game after the CZ ends, an ART lottery with a high probability of winning is performed (see Figures 228 and 229). From the player's perspective, since the player can have the expectation of transitioning to the ART state even after the CZ ends, it is possible to suppress a decline in the interest of the game.

特に、本実施形態のパチスロ1では、CZからART状態に移行すると、CZの残りゲーム数が上乗せされるが、CZが終了した次の1ゲームにおいてART抽籤に当籤した場合にも、CZの残りゲーム数が上乗せされ、結果、CZの終了に伴い終了したCZとART状態とのループが再開することになるため、遊技の興趣が向上する。なお、CZの最終ゲーム(残りゲーム数「0」)に遊技状態がART状態に移行し、かつ、CZゲーム数に「5ゲーム」が上乗せされた場合、ART状態終了時のCZゲーム数の残りは「5ゲーム」である。また、CZが終了した次の1ゲームにおいてART抽籤に当籤し、遊技状態がART状態に移行し、かつ、CZゲーム数に「5ゲーム」が上乗せされた場合も、ART状態終了時のCZゲーム数の残りは「5ゲーム」である。 In particular, in the pachislot 1 of this embodiment, when the game shifts from the CZ to the ART state, the number of remaining games in the CZ is increased, but if the ART lottery is won in the game following the end of the CZ, the number of remaining games in the CZ is also increased, and as a result, the loop between the CZ and the ART state that ended with the end of the CZ is restarted, increasing the interest in the game. Note that if the game state shifts to the ART state in the final game of the CZ (number of remaining games "0") and "5 games" are added to the number of CZ games, the number of remaining CZ games at the end of the ART state is "5 games." Also, if the ART lottery is won in the game following the end of the CZ, the game state shifts to the ART state, and "5 games" are added to the number of CZ games, the number of remaining CZ games at the end of the ART state is "5 games."

また、CZが終了した次の1ゲームにおける演出内容は、任意である。例えば、CZが終了した次の1ゲームでは、CZとART状態とのループによる有利区間の結果を表示する終了画面を表示しておき、CZが終了した次の1ゲームにおけるART抽籤に当籤した場合には、この終了画面から逆転させる形で演出画面を切り替えることとしてもよい。また、CZとART状態とのループによる有利区間の結果は、CZの最終ゲームにおいて表示しておき、次のゲーム(CZが終了した次の1ゲーム)のスタート時には、通常状態中の通常の演出画面を表示しておくこととしてもよい。この場合、CZが終了した次の1ゲームにおいてART抽籤に当籤すると、例えば、第1停止操作~第3停止操作等の任意のタイミングで、通常の演出画面が確定画面に演出画面を切り替えることとしてもよい。 In addition, the presentation content in the next game after the CZ is finished is arbitrary. For example, in the next game after the CZ is finished, an end screen that displays the results of the advantageous zone due to the loop between the CZ and the ART state may be displayed, and if the ART lottery in the next game after the CZ is finished is won, the presentation screen may be switched in a manner that reverses this end screen. In addition, the results of the advantageous zone due to the loop between the CZ and the ART state may be displayed in the final game of the CZ, and at the start of the next game (the game after the CZ is finished), the normal presentation screen in the normal state may be displayed. In this case, if the ART lottery is won in the next game after the CZ is finished, the normal presentation screen may be switched to the confirmation screen at any timing, for example, the first stop operation to the third stop operation.

また、本実施形態のパチスロ1では、CZが終了した次の1ゲームにおいて当籤確率の高いART抽籤を行うこととしているが、これに限られるものではない。継続CZ及びART状態は、高RT状態中に行われるため、例えば、CZが終了した後の低RT状態に移行したタイミングの1ゲームに限り、当籤確率の高いART抽籤を行うこととしてもよい。すなわち、主制御回路90は、継続CZの終了時は、RT状態がRT0~RT2状態の何れかに移行した次の1ゲームに限り、当籤確率の高いART抽籤を行い、また、初当りCZの終了時には、初当りCZの終了時のRT状態が既にRT0~RT2状態である場合は初当りCZが終了した次の1ゲームにおいて当籤確率の高いART抽籤を行い、また、初当りCZの終了時のRT状態がRT4状態又はRT5状態である場合は、初当りCZが終了した後にRT状態がRT0~RT2状態の何れかに移行した次の1ゲームに限り、当籤確率の高いART抽籤を行うこととしてもよい。 In addition, in the pachislot 1 of this embodiment, an ART lottery with a high probability of winning is held in the next game after the CZ ends, but this is not limited to this. Since the continued CZ and ART state are held during the high RT state, for example, an ART lottery with a high probability of winning may be held only in the one game at the timing of the transition to the low RT state after the CZ ends. That is, at the end of the continuation CZ, the main control circuit 90 performs an ART lottery with a high probability of winning only for the next game in which the RT state transitions to one of RT0 to RT2 states, and at the end of the first win CZ, if the RT state at the end of the first win CZ is already in the RT0 to RT2 state, the main control circuit 90 performs an ART lottery with a high probability of winning only for the next game in which the RT state transitions to one of RT0 to RT2 states after the end of the first win CZ, and if the RT state at the end of the first win CZ is in the RT4 state or RT5 state, the main control circuit 90 may perform an ART lottery with a high probability of winning only for the next game in which the RT state transitions to one of RT0 to RT2 states after the end of the first win CZ.

また、ART抽籤は、抽籤フラグに基づいて行われるところ、抽籤用フラグは、内部当籤役とナビ区間の有無とに応じて決定されるため(図208(B)参照)、CZが終了した次の1ゲームをナビ区間とするか否かに応じて、CZが終了した次の1ゲームにおけるART抽籤の抽籤結果が異なることになる。この点、CZが終了した次の1ゲームをナビ区間としてもよく、また、非ナビ区間としてもよく、更には、ナビ高確中のナビ区間としてもよく、また非ナビ高確中のナビ区間としてもよい。 In addition, the ART lottery is conducted based on the lottery flag, and the lottery flag is determined according to the internal winning role and the presence or absence of a navigation section (see Figure 208 (B)), so the lottery result of the ART lottery in the next game after the CZ ends will differ depending on whether the next game after the CZ ends is a navigation section or not. In this regard, the next game after the CZ ends may be a navigation section, or a non-navigation section, or further, it may be a navigation section during a high probability of navigation, or a navigation section during a non-high probability of navigation.

[主制御基板及び副制御基板が有する各種機能]
以上のような本実施形態のパチスロ1に特有の制御を実現するために、本実施形態のパチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of the main control board and the sub-control board]
In order to realize the control unique to the pachislot 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of the pachislot 1 of this embodiment have the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. 1. Therefore, the main control board 71 functions as a start operation detection means, a pattern variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、ART抽籤を行い、ART抽籤に当籤すると、遊技状態をART状態に移行させるため、付与決定手段及び特典付与手段として機能する。
また、主制御基板71は、ART抽籤に当籤すると、付与するART状態の権利数を決定して、メインRAM103に記憶するとともに、遊技状態をART状態に移行させると、メインRAM103に記憶されているART状態の権利を1つ消し去るため、特典管理手段として機能する。
In addition, the main control board 71 performs an ART lottery, and when the ART lottery is won, it transitions the gaming state to the ART state, thereby functioning as an award determination means and a bonus awarding means.
In addition, when the main control board 71 wins the ART lottery, it determines the number of ART state rights to be granted and stores them in the main RAM 103, and when the game state is transitioned to the ART state, it erases one of the ART state rights stored in the main RAM 103, thus functioning as a privilege management means.

また、主制御基板71は、CZ中の遊技を制御するため、状態制御手段として機能する。なお、主制御基板71は、CZ中にART抽籤に当籤すると、CZを中断して遊技状態をART状態に移行させ、その後、このART状態が終了すると、中断していたCZを再開することで、CZとART状態とのループを実現するが、この際、CZからART状態への移行に伴いCZゲーム数の上乗せを行うため、高確率状態加算手段として機能する。 The main control board 71 also functions as a state control means for controlling play during the CZ. If the main control board 71 wins the ART lottery during the CZ, it suspends the CZ and transitions the game state to the ART state, and then when the ART state ends, it resumes the suspended CZ, thereby creating a loop between the CZ and the ART state. At this time, the number of CZ games is added when transitioning from the CZ to the ART state, so it functions as a high probability state addition means.

[ART当籤時のランク抽籤]
本実施形態のパチスロ1では、ART抽籤に当籤した場合に、ランク抽籤を行う。例えば、主制御回路90は、ART抽籤において当籤したART状態の1つ目のストックについては、図236(A)~図240(N)に示すART当籤時ランク抽籤テーブルを参照して、ART当籤時の内部当籤役(より詳細には、抽籤用フラグ)に基づいてART当籤時のランクを決定し、また、2つ目以降のストックについては、図240(O)に示すART当籤時ランク抽籤テーブルを参照してART当籤時のランクを決定する。
[Art Rank Lottery]
In the pachislot 1 of this embodiment, when the ART lottery is won, a rank lottery is performed. For example, the main control circuit 90 determines the rank at the time of the ART winning lottery based on the internal winning role (more specifically, the lottery flag) at the time of the ART winning lottery for the first stock of the ART state that is won in the ART lottery by referring to the ART winning lottery rank lottery table shown in Figure 236 (A) to Figure 240 (N), and determines the rank at the time of the ART winning lottery for the second and subsequent stocks by referring to the ART winning lottery rank lottery table shown in Figure 240 (O).

ART当籤時のランクは、ART状態の抽籤状態を決定するために参照されることから、ART当籤時に高ランクが決定されている場合には、その後のART状態においてCZゲーム数の上乗せ等が行われ易く、反対にART当籤時に低ランクが決定されている場合には、その後のART状態においてCZゲーム数の上乗せ等が行われ難くなる可能性があり、ART状態中の遊技が画一化してしまうことを防止できる。また、ART当籤時のランクは、ART当籤時の内部当籤役に基づいて決定されることから、CZ中に強い役を契機にART抽籤に当籤した場合には、その後のART状態に期待を持つことができ、遊技の興趣が向上する。 The rank at the time of the ART winning is referenced to determine the lottery state of the ART state, so if a high rank is determined at the time of the ART winning, it is easier to add on the number of CZ games in the subsequent ART state, and conversely, if a low rank is determined at the time of the ART winning, it may be difficult to add on the number of CZ games in the subsequent ART state, which prevents the gameplay during the ART state from becoming standardized. Also, since the rank at the time of the ART winning is determined based on the internal winning combination at the time of the ART winning, if the ART lottery is won due to a strong combination during the CZ, there is hope for the subsequent ART state, which increases the interest in the gameplay.

また、このART当籤時のランクは、副制御回路200の制御により表示装置11を介して示唆される(図212(C)参照)。具体的には、副制御回路200は、1つ目のストック(すなわち、内部当籤役に基づいてART当籤時のランクが決定されるストック)については、「武器S」「武器A」「武器B」「武器C」「武器D」に応じた映像を表示することで、当該1つ目のストック分のART当籤時のランクを示唆する演出を行う。一方で、2つ目以降のストック分については、副制御回路200は、「武器?」に応じた映像を表示することで、ART当籤時のランクを示唆しない。 The rank at the time of winning the ART is also suggested via the display device 11 under the control of the sub-control circuit 200 (see FIG. 212(C)). Specifically, for the first stock (i.e., the stock whose rank at the time of winning the ART is determined based on the internal winning combination), the sub-control circuit 200 displays an image corresponding to "Weapon S", "Weapon A", "Weapon B", "Weapon C", or "Weapon D" to suggest the rank of the first stock at the time of winning the ART. On the other hand, for the second and subsequent stocks, the sub-control circuit 200 does not suggest the rank at the time of winning the ART by displaying an image corresponding to "Weapon?".

なお、副制御回路200がART当籤時のランクを示唆する又は示唆しない演出を行うタイミングは、主制御回路90がART状態のストックを放出するタイミング(すなわち、付与したART状態のストックに基づき、遊技状態をART状態に移行させるタイミング)である。ここで、CZ中のART抽籤において一度に複数のART状態のストックが付与された場合、主制御回路90は、ART当籤後に遊技状態を一度CZからART状態に移行させることで、1つ目のストックの放出を行い、また、その後、CZの残りゲーム数がなくなったタイミングで、遊技状態をCZからART状態に移行させることで、2つ目のストックを放出する。そのため、副制御回路200は、1つ目のストック分は、ART当籤時に武器ランクに応じた映像を表示することで、ランクを示唆し、2つ目以降のストック分は、CZの残りゲーム数がなくなった時(放出フェーズD)に「武器?」に応じた映像を表示することで、ART当籤時のランクを示唆しない。 The timing at which the sub-control circuit 200 performs a performance that suggests or does not suggest the rank at the time of the ART winning is the timing at which the main control circuit 90 releases the ART state stock (i.e., the timing at which the game state is shifted to the ART state based on the granted ART state stock). Here, if multiple ART state stocks are granted at once in the ART lottery during the CZ, the main control circuit 90 releases the first stock by shifting the game state from the CZ to the ART state once after the ART winning, and then releases the second stock by shifting the game state from the CZ to the ART state when the remaining number of games in the CZ runs out. Therefore, the sub-control circuit 200 suggests the rank for the first stock by displaying an image corresponding to the weapon rank at the time of the ART winning, and does not suggest the rank at the time of the second and subsequent stocks by displaying an image corresponding to "Weapon?" when the remaining number of games in the CZ runs out (release phase D).

また、ART状態のランク(抽籤状態)は、ART当籤時のランク抽籤と、ランク決めART中の昇格抽籤という2段階の抽籤を経て決定される。副制御回路200は、ART当籤時の(仮の)ランクを、武器ランクに応じた映像を表示して示唆する一方で、ART状態中に抽籤状態に応じた演出ステージを用いて演出を行うことで、昇格抽籤後の確定したランク(抽籤状態)を報知する(図212(C)参照)。遊技者にとってみれば、ART状態中の演出ステージから、今回のART状態の有利度合を把握できるため、その後の遊技に対して様々期待を持つことができ、興趣が向上する。 The rank of the ART state (lottery state) is determined through two stages of lottery: a rank lottery when the ART is won, and a promotion lottery during the rank-determining ART. The sub-control circuit 200 indicates the (provisional) rank when the ART is won by displaying an image corresponding to the weapon rank, while announcing the confirmed rank (lottery state) after the promotion lottery by performing a performance using a performance stage corresponding to the lottery state during the ART state (see FIG. 212 (C)). From the player's perspective, the performance stage during the ART state allows them to grasp the degree of advantage of the current ART state, allowing them to have various expectations for subsequent play, increasing their interest.

[主制御基板及び副制御基板が有する各種機能]
以上のような本実施形態のパチスロ1に特有の制御を実現するために、本実施形態のパチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of the main control board and the sub-control board]
In order to realize the control unique to the pachislot 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of the pachislot 1 of this embodiment have the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. 1. Therefore, the main control board 71 functions as a start operation detection means, a pattern variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、ART抽籤を行いART状態に移行するか否かを決定し、ART抽籤に当籤した場合に遊技状態をART状態に移行するため、移行決定手段、有利状態制御手段、特典決定手段及び特典付与手段として機能する。また、主制御基板71は、ART抽籤に当籤した場合にランク抽籤を行い、ART当籤時の内部当籤役から定まる抽籤用フラグに基づきART当籤時のランクを決定するとともに、ランク決めART中に昇格抽籤を行うことでART当籤時のランクからART状態の抽籤状態を決定するため、モード決定手段、モード決定情報決定手段及び特典決定手段(なお、この場合における特典は、ART状態への移行という特典を意味する)として機能する。 The main control board 71 also functions as a transition determination means, an advantageous state control means, a bonus determination means, and a bonus granting means, since it performs an ART lottery to determine whether to transition to the ART state, and transitions the game state to the ART state if the ART lottery is won. The main control board 71 also performs a rank lottery if the ART lottery is won, determines the rank at the time of the ART win based on the lottery flag determined from the internal winning role at the time of the ART win, and performs a promotion lottery during the rank determination ART to determine the lottery state of the ART state from the rank at the time of the ART win, and therefore functions as a mode determination means, a mode determination information determination means, and a bonus determination means (note that the bonus in this case means the bonus of transitioning to the ART state).

また、主制御基板71は、ART状態中に、ART当籤時のランク(より詳細には、当該ランクから決定される抽籤状態)に基づき、ART状態中にCZゲーム数の上乗せなどの特典を付与するため、特典付与手段として機能する。 The main control board 71 also functions as a bonus granting means for granting bonuses such as an increase in the number of CZ games during the ART state based on the rank at the time of the ART draw (more specifically, the lottery state determined from that rank).

また、主制御基板71は、ART抽籤に当籤すると、付与するART状態の権利数を決定して、メインRAM103に記憶するとともに、遊技状態をART状態に移行させると、メインRAM103に記憶されているART状態の権利を1つ消し去るため、権利管理手段として機能する。 In addition, when the main control board 71 wins the ART lottery, it determines the number of ART state rights to be granted and stores them in the main RAM 103, and when the game state is transitioned to the ART state, it erases one of the ART state rights stored in the main RAM 103, thus functioning as a rights management means.

また、主制御基板71は、CZ中の遊技を管理してCZの残りゲーム数が0になるとCZを終了することから、高確率状態制御手段及び状態制御手段として機能する。 The main control board 71 also functions as a high probability state control means and a state control means by managing play during the CZ and ending the CZ when the number of remaining games in the CZ reaches 0.

また、副制御基板200及び表示装置11は、ART当籤時のランクを示唆する演出を行うとともに、一度のART当籤時に複数ストックした場合に、1つ目のストック分のART当籤時のランクは示唆する一方で、2つ目以降のストック分のART当籤時のランクは示唆しないため、演出手段として機能する。 The sub-control board 200 and the display device 11 also perform a presentation that suggests the rank when an ART win is made, and if multiple stocks are made when an ART win is made, they suggest the rank of the first stock when an ART win is made, but do not suggest the rank of the second or subsequent stocks when an ART win is made, thus functioning as a presentation means.

[ランク決めART中のランク昇格抽籤]
本実施形態のパチスロ1では、ART状態に移行した最初の遊技(ランク決めART)において、ART当籤時に決定していたランクを昇格して、ART状態中の抽籤状態を決定する。そして、パチスロ1では、ART状態中に、この抽籤状態に応じてCZゲーム数の上乗せやナビ高確ゲーム数を付与するため、抽籤状態に応じてART状態中の遊技性が異なることになる。
[Rank promotion lottery during the Rank Determination ART]
In the pachislot 1 of this embodiment, in the first game (rank-determining ART) after the transition to the ART state, the rank determined at the time of the ART lottery is promoted to determine the lottery state during the ART state. In the pachislot 1, the number of CZ games is added or the number of navigation high probability games is given according to the lottery state during the ART state, so that the playability during the ART state differs according to the lottery state.

ここで、パチスロ1では、抽籤状態を、ART当籤時のランク抽籤と、ランク決めART中の昇格抽籤という二段階の抽籤を経て決定するため、例えば、ランク抽籤の抽籤結果が好ましくない場合であっても、昇格抽籤の抽籤結果により好ましい結果となることがあり、ART状態中の遊技性を多様化することができる。また、ART当籤時のランク抽籤は、ART当籤時の内部当籤役(より詳細には、内部当籤役から定まる抽籤用フラグ)に基づき行われ、昇格抽籤は、ランク決めART中の内部当籤役(より詳細には、内部当籤役から定まる抽籤用フラグ)に基づき行われるため、例えば、強い役を契機にART抽籤に当籤した場合には、その後のART状態に期待を持てるだけでなく、弱い役を契機にART抽籤に当籤した場合であっても、ランク決めART中に強い役が当籤することでその後のART状態に期待を持てることができ、遊技の興趣が向上する。 Here, in Pachislot 1, the lottery state is determined through two stages of lottery: a rank lottery when the ART is drawn, and a promotion lottery during the rank-determining ART. Therefore, for example, even if the result of the rank lottery is not favorable, the result of the promotion lottery may be favorable, thereby diversifying the playability during the ART state. In addition, the rank lottery when the ART is won is based on the internal winning role at the time of the ART win (more specifically, the lottery flag determined from the internal winning role), and the promotion lottery is based on the internal winning role during the rank determination ART (more specifically, the lottery flag determined from the internal winning role). Therefore, for example, if a strong role is used to win the ART lottery, not only can you look forward to the ART state that follows, but even if a weak role is used to win the ART lottery, you can look forward to the ART state that follows by winning a strong role during the rank determination ART, which increases the fun of the game.

また、ART状態中に抽籤状態に基づいてCZゲーム数の上乗せといった特典が付与された場合には、その後、CZとART状態とのループが期待でき、遊技の興趣が更に向上する。 In addition, if a special bonus such as an additional CZ game number is awarded based on the lottery state during the ART state, a loop between the CZ and ART states can be expected, further increasing the excitement of the game.

[主制御基板及び副制御基板が有する各種機能]
以上のような本実施形態のパチスロ1に特有の制御を実現するために、本実施形態のパチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of the main control board and the sub-control board]
In order to realize the control unique to the pachislot 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of the pachislot 1 of this embodiment have the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. 1. Therefore, the main control board 71 functions as a start operation detection means, a pattern variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、ART抽籤を行いART状態に移行するか否かを決定し、ART抽籤に当籤した場合に遊技状態をART状態に移行するため、移行決定手段及び有利状態制御手段として機能する。また、主制御基板71は、ART抽籤に当籤した場合にランク抽籤を行い、ART当籤時の内部当籤役から定まる抽籤用フラグに基づきART当籤時のランクを決定するため、モード決定情報決定手段として機能する。 In addition, the main control board 71 performs an ART lottery to determine whether to transition to the ART state, and transitions the game state to the ART state if the ART lottery is won, so it functions as a transition determination means and an advantageous state control means. In addition, the main control board 71 performs a rank lottery if the ART lottery is won, and determines the rank at the time of the ART win based on the lottery flag determined from the internal winning role at the time of the ART win, so it functions as a mode determination information determination means.

また、主制御基板71は、ランク決めART中に内部当籤役から定まる抽籤用フラグに基づき昇格抽籤を行い、ART当籤時のランクを昇格させてART状態中の抽籤状態を決定するため、モード決定手段として機能する。なお、本実施形態のパチスロ1では、ART状態の最初の1ゲームをランク決めARTとして昇格抽籤を行っているが、これに限られるものではなく、ART抽籤に当籤した遊技よりも後の遊技において昇格抽籤を行うこととしてもよい。 The main control board 71 also functions as a mode determination means for drawing a promotion lottery based on a lottery flag determined from an internal winning combination during the rank-determining ART, and determining the lottery state during the ART state by promoting the rank at the time of the ART winning lottery. Note that in the pachislot 1 of this embodiment, the promotion lottery is drawn for the first game in the ART state as the rank-determining ART, but this is not limited to this, and the promotion lottery may be drawn in a game after the game in which the ART lottery is won.

また、主制御基板71は、ART状態中に、昇格抽籤において決定された抽籤状態に基づき、CZゲーム数の上乗せなどの特典を付与するため、特典付与手段として機能する。 The main control board 71 also functions as a bonus granting means to grant bonuses such as an increase in the number of CZ games during the ART state based on the lottery state determined in the promotion lottery.

[通常状態中の自力RT5移行時のART抽籤]
本実施形態のパチスロ1では、RT移行図柄に基づきRT状態を移行しており、通常状態中に押し順に正解した場合、通常状態中であっても高RT状態であるRT4状態やRT5状態に移行することがある。例えば、図266(A)に示すようにRT4状態において「3択昇格リプ」が内部当籤役として決定された場合に、当籤した「3択昇格リプ」の押し順に正解すると、略称「強チャンスリプ(RT5移行図柄)」に係る図柄組合せが停止表示され(図205参照)、RT状態がRT4状態からRT5状態に移行する。
[ART lottery when transitioning to self-powered RT5 during normal mode]
In the pachislot 1 of this embodiment, the RT state is transitioned based on the RT transition symbol, and if the push order is correct during the normal state, the state may transition to the RT4 state or RT5 state, which are high RT states, even during the normal state. For example, as shown in FIG. 266(A), when the "3-choice promotion lip" is determined as the internal winning role in the RT4 state, if the push order of the winning "3-choice promotion lip" is correct, the symbol combination related to the abbreviated name "strong chance lip (RT5 transition symbol)" is stopped and displayed (see FIG. 205), and the RT state transitions from the RT4 state to the RT5 state.

ここで、図226に示す通常時ART抽籤テーブルを参照すると、略称「強チャンスリプ(RT5移行図柄)」に係る図柄組合せが停止表示されたときの抽籤用フラグ「強チャンスリプ」は、通常時のART抽籤に当籤し易い抽籤用フラグであることが分かる。 Here, referring to the normal time ART lottery table shown in FIG. 226, it can be seen that the lottery flag "Strong Chance Lip" when the symbol combination associated with the abbreviation "Strong Chance Lip (RT5 transition symbol)" is stopped and displayed is a lottery flag that is likely to win the normal time ART lottery.

また、RT5状態では、通常時のART抽籤に必ず当籤する抽籤用フラグ「7揃い」「BAR揃い」に対応する「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定される確率が高い(図180参照)。そのため、通常状態中のRT5状態は、通常状態中のRT4状態に比べてART抽籤に当籤する確率が高い状態であるといえる。 In addition, in the RT5 state, there is a high probability that "F_7 lip A", "F_7 lip B", and "F_BAR lip", which correspond to the lottery flags "7 line" and "BAR line" that always win in the ART lottery during normal times, will be determined as the internal winning role (see Figure 180). Therefore, it can be said that the RT5 state during the normal state is a state in which the probability of winning the ART lottery is higher than the RT4 state during the normal state.

また、図266(A)に示すようにRT5状態において「6択転落リプ」が内部当籤役として決定された場合に、当籤した「6択転落リプ」の押し順に不正解すると、略称「小山リプレイ(RT4移行図柄)」に係る図柄組合せが停止表示され、RT状態がRT5状態からRT4状態に移行(転落)してしまうが、当籤した「6択転落リプ」の押し順に正解するとコンビネーション名「C_CUリプ」に係る図柄組合せが停止表示され(図205参照)、結果、RT状態がRT5状態のまま維持される。 Also, as shown in FIG. 266(A), when the "6-choice fall replay" is determined as the internal winning role in the RT5 state, if the pressing order for the winning "6-choice fall replay" is incorrect, a symbol combination related to the abbreviation "Koyama replay (RT4 transition symbol)" is displayed in a static state, and the RT state transitions (falls) from the RT5 state to the RT4 state; however, if the pressing order for the winning "6-choice fall replay" is correct, a symbol combination related to the combination name "C_CU replay" is displayed in a static state (see FIG. 205), and as a result, the RT state remains in the RT5 state.

RT状態をRT5状態のまま維持できた場合には、RT5状態中の高確率で当籤するART抽籤をその後も受けることができ好適であるが、RT状態がRT4状態に転落してしまった場合であっても、図223の状態別CZ抽籤テーブルを参照すると、転落時に表示される略称「小山リプレイ」に係る図柄組合せに対応する抽籤用フラグ「弱チャンスリプ」は、RT状態の維持時に表示されるコンビネーション名「C_CUリプ」に係る図柄組合せに対応する「通常リプ」よりも通常時のCZ抽籤に当籤し易い。 If the RT state can be maintained as RT5 state, it is preferable because the ART lottery, which has a high probability of winning during the RT5 state, can be continued thereafter, but even if the RT state falls to the RT4 state, referring to the state-specific CZ lottery table in Figure 223, the lottery flag "Weak Chance Replay" corresponding to the symbol combination associated with the abbreviation "Koyama Replay" displayed when the state falls is more likely to win the normal CZ lottery than the "Normal Replay" corresponding to the symbol combination associated with the combination name "C_CU Replay" displayed when the RT state is maintained.

このように本実施形態のパチスロ1では、RT4状態からRT5状態に移行したタイミング(すなわち、RT5状態の入り口)でART抽籤の当籤に期待を持つことができ、また、RT5状態からRT4状態に転落したタイミング(すなわち、RT5状態の出口)でCZ抽籤の当籤に期待を持つことができる。言い換えると、パチスロ1では、ART抽籤に高確率で当籤するRT5状態への入り口と出口との双方において、特典(ART状態やCZ)の付与が期待できる。 In this way, with the pachislot 1 of this embodiment, you can hope for a winning ART lottery when you transition from the RT4 state to the RT5 state (i.e., the entrance to the RT5 state), and you can hope for a winning CZ lottery when you fall from the RT5 state to the RT4 state (i.e., the exit from the RT5 state). In other words, with the pachislot 1, you can hope for the award of special benefits (ART state or CZ) both at the entrance to and exit from the RT5 state, where there is a high probability of winning the ART lottery.

なお、本実施形態のパチスロ1では、通常状態中は何らの報知(ナビ)を行わない例を示しているが、通常状態中も所定の報知を行うこととしてもよい。図266(B)は、通常状態中のナビ制御の一例を示す図である。図266(B)に示すように、パチスロ1は、通常状態中のナビ状態として、通常ナビ状態と非ナビ状態とを備えることができる。 In the pachislot 1 of this embodiment, an example is shown in which no notification (navigation) is given during the normal state, but a predetermined notification may also be given during the normal state. Figure 266 (B) is a diagram showing an example of navigation control during the normal state. As shown in Figure 266 (B), the pachislot 1 can have a normal navigation state and a non-navigation state as navigation states during the normal state.

通常ナビ状態とは、一定の範囲で遊技者に対して押し順を報知する状態であり、非ナビ状態とは、何らの報知も行わない状態である。一定の範囲は任意であるが、パチスロ1では、例えば、RT5状態に移行するための「3択昇格リプ」の当籤時に正解の押し順を報知することができる。このようにすることで、通常ナビ状態中は、ART抽籤に高確率で当籤するRT5状態への移行が容易になる。 The normal navigation state is a state in which the push order is notified to the player within a certain range, and the non-navigation state is a state in which no notification is given. The certain range is arbitrary, but in Pachislot 1, for example, the correct push order can be notified when the "3-choice promotion reply" to transition to the RT5 state is won. In this way, during the normal navigation state, it becomes easier to transition to the RT5 state, which has a high probability of winning the ART lottery.

また、通常ナビ状態中は、「3択昇格リプ」の当籤時の報知に代えて又は加えて、RT4状態への転落を回避するための「6択転落リプ」の当籤時に正解の押し順を報知することとしてもよい。このようにすることで、通常ナビ状態中は、一度RT5状態に移行できると、その後、RT4状態への転落を回避しつつ、RT5状態のART抽籤を受けることができる。 Also, during normal navigation state, instead of or in addition to the notification when the "3-choice promotion reply" is drawn, the correct button press sequence may be notified when the "6-choice fall reply" to avoid falling into the RT4 state is drawn. By doing this, once the normal navigation state is transitioned to the RT5 state, it is possible to receive the ART lottery for the RT5 state while avoiding falling into the RT4 state.

なお、通常状態中に非ナビ状態から通常ナビ状態に移行させるための方法は任意であり、例えば、抽籤用フラグに基づいて抽籤により決定することとしてもよく、また、RT5状態へ唯一移行することができるRT4状態に移行したタイミングで所定の確率で通常ナビ状態にすることとしてもよい。ここで、図178を参照すると、RT4状態へは、RT2状態中の「6択突入リプ」の当籤時に押し順に正解することで(略称「小山リプレイ」に係る図柄組合せが停止表示され)移行する。そのため、例えば、パチスロ1の主制御回路90は、RT2状態からRT4状態に移行したタイミングで通常ナビ状態に移行するか否かを決定することとしてもよい。 The method for transitioning from the non-navigation state to the normal navigation state during the normal state is arbitrary, and may be determined by lottery based on a lottery flag, or may be set to the normal navigation state with a predetermined probability when transitioning to the RT4 state, which is the only state that can transition to the RT5 state. Referring to FIG. 178, transition to the RT4 state occurs when the correct push order is selected when the "6-choice replay" is drawn during the RT2 state (the symbol combination related to the abbreviated name "Koyama replay" is stopped and displayed). Therefore, for example, the main control circuit 90 of the pachislot 1 may determine whether or not to transition to the normal navigation state when transitioning from the RT2 state to the RT4 state.

また、通常ナビ状態から非ナビ状態に移行させるための方法も任意であり、例えば、抽籤用フラグに基づいて抽籤により決定することとしてもよく、また、通常ナビ状態中の遊技が所定回数行われることを条件に通常ナビ状態から非ナビ状態に移行させることとしてもよく、また、通常ナビ状態中に行った報知の回数が特定回数に達することを条件に通常ナビ状態から非ナビ状態に移行させることとしてもよい。 The method for transitioning from the normal navigation state to the non-navigation state is also arbitrary; for example, it may be determined by lottery based on a lottery flag, or the normal navigation state may be transitioned to the non-navigation state on the condition that a predetermined number of plays are played in the normal navigation state, or the normal navigation state may be transitioned to the non-navigation state on the condition that a specific number of notifications are made during the normal navigation state.

また、本実施形態のパチスロ1では、「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定されると、停止操作の態様に関わらず略称「7揃いリプ」「BAR揃いリプ」に係る図柄組合せが停止表示される(図205参照)が、これに限られるものではない。すなわち、「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定された場合に、停止操作の態様が予め定められた態様である場合(例えば、押し順に正解すると)略称「7揃いリプ」「BAR揃いリプ」に係る図柄組合せが停止表示され、停止操作の態様が予め定められた態様ではない場合(例えば、押し順に不正解すると)略称「7揃いリプ」「BAR揃いリプ」に係る図柄組合せが停止表示されない(例えば、略称「フェイクリプ」に係る図柄組合せが停止表示される)こととしてもよい。 In addition, in the pachislot 1 of this embodiment, when "F_7 lip A", "F_7 lip B", or "F_BAR lip" is determined as the internal winning role, the symbol combinations related to the abbreviations "7-match lip" and "BAR-match lip" are displayed as stopped regardless of the manner of the stop operation (see FIG. 205), but this is not limited to this. In other words, when "F_7 lip A", "F_7 lip B", or "F_BAR lip" is determined as the internal winning role, if the manner of the stop operation is a predetermined manner (for example, if the push order is correct), the symbol combinations related to the abbreviations "7-match lip" and "BAR-match lip" are displayed as stopped, and if the manner of the stop operation is not a predetermined manner (for example, if the push order is incorrect), the symbol combinations related to the abbreviations "7-match lip" and "BAR-match lip" are not displayed as stopped (for example, the symbol combination related to the abbreviation "fake lip" is displayed as stopped).

この場合、RT5状態中に「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定されると、リール停止時に抽籤用フラグを決定し、当該抽籤用フラグによりART抽籤を行うことになる。すなわち、主制御回路90は、RT5状態中に「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定された場合、略称「7揃いリプ」「BAR揃いリプ」に係る図柄組合せが停止表示されると、抽籤用フラグ「7揃い」「BAR揃い」に基づいてART抽籤を行う。 In this case, if "F_7 lip A", "F_7 lip B", or "F_BAR lip" is determined as the internal winning combination during RT5 state, the lottery flag is determined when the reels stop, and an ART lottery is performed based on the lottery flag. In other words, if "F_7 lip A", "F_7 lip B", or "F_BAR lip" is determined as the internal winning combination during RT5 state, the main control circuit 90 performs an ART lottery based on the lottery flags "7 line up" and "BAR line up" when the symbol combinations related to the abbreviations "7 line up lip" and "BAR line up lip" are stopped and displayed.

また、このように「F_7リプA」「F_7リプB」「F_BARリプ」を押し順役として用いる場合、上述の通常ナビ状態中に正解の押し順を報知することとしてもよい。これにより、通常ナビ状態中は、RT5状態中に高確率でART抽籤に当籤することになるが、非ナビ状態中は、RT5状態中に押し順に正解しないとART抽籤に当籤しなくなり、遊技性が多様化する。 In addition, when "F_7 lip A", "F_7 lip B", and "F_BAR lip" are used as the pressing order in this way, the correct pressing order may be announced during the normal navigation state described above. This means that during the normal navigation state, there is a high probability of winning the ART lottery during the RT5 state, but during the non-navigation state, if the pressing order is not correct during the RT5 state, the ART lottery will not be won, diversifying the gameplay.

なお、本実施形態のパチスロ1では、通常状態中にART抽籤に当籤すると、遊技状態をART前兆に移行し、その後、ART準備中を経て遊技状態をART状態に移行することにしている。この点、RT5状態は、ART状態が行われる高RT状態であるため、RT5状態の入り口である、抽籤用フラグ「強チャンスリプ」に基づく通常時のART抽籤に当籤した場合、又はRT5状態中に抽籤用フラグ「7揃い」「BAR揃い」に基づく通常所のART抽籤に当籤した場合には、ART前兆に移行することなく、ART状態に移行させることとしてもよい。 In the pachislot 1 of this embodiment, if an ART lottery is won during the normal state, the game state transitions to an ART precursor, and then transitions to the ART state via ART preparation. In this regard, since the RT5 state is a high RT state in which the ART state is performed, if an ART lottery is won during normal times based on the lottery flag "Strong Chance Rep", which is the entrance to the RT5 state, or if an ART lottery in the normal place based on the lottery flags "7s" and "BARs" during the RT5 state is won, the game state may transition to the ART state without transitioning to an ART precursor.

[主制御基板及び副制御基板が有する各種機能]
以上のような本実施形態のパチスロ1に特有の制御を実現するために、本実施形態のパチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of the main control board and the sub-control board]
In order to realize the control unique to the pachislot 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of the pachislot 1 of this embodiment have the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. 1. Therefore, the main control board 71 functions as a start operation detection means, a pattern variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、RT4状態中に略称「強チャンスリプ(RT5移行図柄)」に係る図柄組合せが停止表示されると、RT状態をRT5状態に移行させ、RT5状態中に略称「小山リプレイ(RT4移行図柄)」に係る図柄組合せが停止表示されると、RT状態をRT4状態に移行させるため、RT移行手段として機能する。 The main control board 71 also functions as an RT transition means, transitioning the RT state to an RT5 state when a symbol combination abbreviated as "Strong Chance Replay (RT5 transition symbol)" is displayed in a stopped state during the RT4 state, and transitioning the RT state to an RT4 state when a symbol combination abbreviated as "Koyama Replay (RT4 transition symbol)" is displayed in a stopped state during the RT5 state.

また、主制御基板71は、抽籤用フラグに基づきART抽籤やCZ抽籤を行っており、この抽籤に当籤すると、遊技状態をART状態やCZ状態に移行するため、付与決定手段及び特典付与手段として機能する。なお、主制御基板71が行うART抽籤は、「3択昇格リプ」の当籤時に略称「強チャンスリプ」に係る図柄組合せが停止表示されると、所定の確率で当籤し、また、「F_7リプA」「F_7リプB」「F_BARリプ」の当籤時(押し順役として用いる場合には、略称「7揃いリプ」「BAR揃いリプ」に係る図柄組合せの停止表示時)には、必ず当籤する。また、主制御基板71が行うCZ抽籤は、「6択転落リプ」当籤時に略称「小山リプ」に係る図柄組合せが停止表示されると、コンビネーション名「C_CUリプ」に係る図柄組合せが停止表示された場合よりも高い確率で当籤する。 In addition, the main control board 71 performs ART lotteries and CZ lotteries based on lottery flags, and when a lottery is won, the game state transitions to ART state or CZ state, so it functions as a grant determination means and a bonus granting means. The ART lottery performed by the main control board 71 wins with a certain probability when a pattern combination related to the abbreviation "Strong Chance Lip" is stopped and displayed when a "3-choice promotion lip" is won, and also always wins when an "F_7 Lip A", "F_7 Lip B", or "F_BAR Lip" is won (when used as a push order role, when a pattern combination related to the abbreviation "7-match lip" or "BAR-match lip" is stopped and displayed). In addition, when the CZ lottery performed by the main control board 71 wins the "6-choice fall lip", if a symbol combination with the abbreviation "Koyama lip" is displayed, the probability of winning is higher than if a symbol combination with the combination name "C_CU lip" is displayed.

また、主制御基板71は、通常状態中に通常ナビ状態に移行するか否かを決定し、通常ナビ状態中は、一定の範囲で押し順を報知するため、報知決定手段、通常時報知制御手段及び報知手段として機能する。なお、押し順の報知は、液晶などのサブ側で制御する装置により行うこともでき、この場合には、副制御基板72も報知手段として機能する。 The main control board 71 also determines whether to transition to the normal navigation state during the normal state, and during the normal navigation state, notifies the push order within a certain range, so it functions as a notification determination means, a normal time notification control means, and a notification means. Note that the notification of the push order can also be performed by a device controlled on the sub side, such as an LCD, in which case the sub control board 72 also functions as a notification means.

[RT3状態への移行を契機としたART状態への移行]
本実施形態のパチスロ1では、RT移行図柄に基づきRT状態を移行しており、RT2状態に略称「弱チェリプ(RT3移行図柄)」に係る図柄組合せが停止表示されると、RT状態がRT3状態に移行し、また、ART状態のセット数のストックという特典が付与される(図209(B-2)参照)。なお、略称「弱チェリプ(RT3移行図柄)」に係る図柄組合せは、「F_弱チェリプ」が内部当籤役として決定された場合に停止表示されるため、RT状態がRT3状態に移行することと、RT2状態中に略称「弱チェリプ(RT3移行図柄)」に係る図柄組合せが停止表示されることと、RT2状態中に「F_弱チェリプ」が内部当籤役として決定されることとは、同じことを意味する。
[Transition to ART state triggered by transition to RT3 state]
In the pachislot 1 of this embodiment, the RT state is transitioned based on the RT transition symbol, and when a symbol combination related to the abbreviation "weak Cherry (RT3 transition symbol)" is stopped and displayed in the RT2 state, the RT state transitions to the RT3 state, and a special privilege of stocking the number of sets in the ART state is granted (see FIG. 209 (B-2)). Note that the symbol combination related to the abbreviation "weak Cherry (RT3 transition symbol)" is stopped and displayed when "F_weak Cherry" is determined as the internal winning role, so the transition of the RT state to the RT3 state, the stop and display of a symbol combination related to the abbreviation "weak Cherry (RT3 transition symbol)" during the RT2 state, and the determination of "F_weak Cherry" as the internal winning role during the RT2 state mean the same thing.

また、本実施形態では、RT状態がRT3状態に移行することを契機に、必ずART状態のセット数を付与することとしているが、これに限られるものではなく、RT状態がRT3状態に移行した場合に、所定の確率でART状態のセット数を付与することとしてもよい。 In addition, in this embodiment, when the RT state transitions to the RT3 state, the set number of the ART state is always granted, but this is not limited to this, and when the RT state transitions to the RT3 state, the set number of the ART state may be granted with a predetermined probability.

ここで、RT3状態中は、「F_弱チェリプ」が高確率(18752/65536)で内部当籤役として決定されるため(図180参照)、RT3状態に移行できた場合には略称「弱チェリプ」に係る図柄組合せが頻繁に表示されることになる。遊技者にとってみれば、略称「弱チェリプ」に係る図柄組合せが頻繁に表示されることで、RT3状態中であること、すなわち、ART状態のストックが付与されていることについて期待感を抱くことになる。このように本実施形態のパチスロ1では、「F_弱チェリプ」が連続して内部当籤役として決定されている場合に、ART状態のストックという特典が付与されている期待感を抱くことができる。 During the RT3 state, "F_Weak Cherry" is determined as the internal winning role with a high probability (18752/65536) (see FIG. 180), so if the transition to the RT3 state is successful, the symbol combination referred to as "Weak Cherry" will be displayed frequently. From the player's perspective, the frequent display of symbol combinations referred to as "Weak Cherry" creates a sense of expectation that the RT3 state is in progress, that is, that the stock of the ART state has been granted. In this way, with the pachislot 1 of this embodiment, when "F_Weak Cherry" is determined as the internal winning role consecutively, the player can have a sense of expectation that the privilege of the stock of the ART state has been granted.

また、パチスロ1では、「F_弱チェリプ」を所定の確率で内部当籤役として決定するものの、略称「弱チェリプ」に係る図柄組合せが停止表示されても、他のRT状態に移行しないRT状態として、RT1状態を有する。ここで、このようなRT1状態を有しない場合、略称「弱チェリプ」に係る図柄組合せが停止表示されると、RT3状態に移行してしまうことになるため、「F_弱チェリプ」が連続して当籤するか否かに関わらず、一度の略称「弱チェリプ」に係る図柄組合せの停止表示から、ART状態のストックという特典が付与されている期待感を抱くことができてしまう。これに対して、略称「弱チェリプ」に係る図柄組合せが停止表示されてもRT3状態に移行しないRT状態を設けることで、「F_弱チェリプ」の連続当籤から初めてRT3状態に滞在中であることを期待できるようになり、結果、「F_弱チェリプ」の連続当籤から初めてART状態のストックという特典が付与されている期待感を抱くことができる。 In addition, in Pachislot 1, although "F_Weak Cherry" is determined as the internal winning role with a predetermined probability, even if a symbol combination related to the abbreviation "Weak Cherry" is stopped and displayed, there is an RT1 state as an RT state in which the state does not transition to another RT state. Here, if there is no such RT1 state, when a symbol combination related to the abbreviation "Weak Cherry" is stopped and displayed, the state will transition to RT3, so regardless of whether "F_Weak Cherry" is consecutively won, from the stop display of a symbol combination related to the abbreviation "Weak Cherry", one can have a sense of expectation that a privilege of stocking the ART state has been granted. In response to this, by providing an RT state that does not transition to the RT3 state even when a symbol combination related to the abbreviation "Weak Cherry" is displayed, it becomes possible to expect that you are currently in the RT3 state for the first time since consecutive wins of "F_Weak Cherry", and as a result, you can have the expectation that you will be granted the privilege of stocking into the ART state for the first time since consecutive wins of "F_Weak Cherry".

また、RT3状態への移行を契機に付与される特典は、高RT状態中に行うART状態であるところ、高RT状態中は、略称「弱チェリプ」に係る図柄組合せが停止表示されることになる「F_弱チェリプ」を内部当籤役として決定することがなく(図180参照)、パチスロ1では、高RT状態からRT3状態に移行することがない。これにより、それぞれのRT状態の役割を明確にすることができる。 In addition, the bonus granted upon transition to the RT3 state is the ART state that takes place during the high RT state, but during the high RT state, "F_Weak Cherry" in which a symbol combination related to the abbreviation "Weak Cherry" is stopped and displayed is not determined as an internal winning role (see Figure 180), and the pachislot 1 does not transition from the high RT state to the RT3 state. This makes it possible to clarify the role of each RT state.

なお、RT3状態中は、「F_弱チェリプ」が内部当籤役として決定される確率が高いが、RT3状態中の「F_弱チェリプ」当籤に伴う各種の抽籤は、任意に設定することができる。すなわち、RT3状態中の「F_弱チェリプ」の当籤時には、ART抽籤及びCZ抽籤に必ず非当籤(又は抽籤自体を行わない)することとしてもよく、また、RT3状態中であっても「F_弱チェリプ」の当籤時にART抽籤及びCZ抽籤に所定の確率で当籤することとしてもよい。なお、RT3状態中の「F_弱チェリプ」の当籤時におけるART抽籤及びCZ抽籤の当籤確率は、図223に示す状態別CZ抽籤テーブル又は図226に示す通常時ART抽籤テーブルにおける抽籤用フラグ「弱チェリー」に対応する抽籤値を規定することで、任意に設定することができる。 In addition, during the RT3 state, there is a high probability that "F_Weak Cherry" will be determined as the internal winning role, but the various lotteries that accompany the winning of "F_Weak Cherry" during the RT3 state can be set arbitrarily. That is, when "F_Weak Cherry" is won during the RT3 state, the ART lottery and CZ lottery may always be a non-winning lottery (or no lottery may be held at all), and even during the RT3 state, when "F_Weak Cherry" is won, the ART lottery and CZ lottery may be a winning lottery with a predetermined probability. In addition, the winning probability of the ART lottery and CZ lottery when "F_Weak Cherry" is won during RT3 state can be set arbitrarily by specifying the lottery value corresponding to the lottery flag "Weak Cherry" in the state-specific CZ lottery table shown in FIG. 223 or the normal time ART lottery table shown in FIG. 226.

[主制御基板及び副制御基板が有する各種機能]
以上のような本実施形態のパチスロ1に特有の制御を実現するために、本実施形態のパチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of the main control board and the sub-control board]
In order to realize the control unique to the pachislot 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of the pachislot 1 of this embodiment have the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. 1. Therefore, the main control board 71 functions as a start operation detection means, a pattern variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、無限RT状態中に略称「弱チェリプ(RT3移行図柄)」に係る図柄組合せが停止表示されると、RT状態をRT3状態に移行させる一方で、有限RT状態中に略称「弱チェリプ(RT3移行図柄)」に係る図柄組合せが停止表示されても、RT状態を移行させずに維持し、また、RT3状態中に20回の遊技が行われると、RT状態をRT3状態からRT0状態に移行させるため、RT移行手段として機能する。 In addition, the main control board 71 transitions the RT state to the RT3 state when a symbol combination abbreviated as "Weak Cherry (RT3 transition symbol)" is displayed in a static manner during the infinite RT state, while maintaining the RT state without transitioning even when a symbol combination abbreviated as "Weak Cherry (RT3 transition symbol)" is displayed in a static manner during the finite RT state, and also transitions the RT state from the RT3 state to the RT0 state when 20 games have been played during the RT3 state, thus functioning as an RT transition means.

また、主制御基板71は、RT状態がRT3状態に移行すると、ART状態のセット数を付与するとともに、その後、RT状態がRT3状態から高RT状態に移行すると遊技状態をART状態に移行することから、付与決定手段及び特典付与手段として機能する。 In addition, when the RT state transitions to the RT3 state, the main control board 71 awards the number of sets in the ART state, and then, when the RT state transitions from the RT3 state to the high RT state, it transitions the game state to the ART state, thereby functioning as an award determination means and a bonus award means.

[押し順ベル当籤時の制御]
本実施形態のパチスロ1では、押し順ベルの当籤時に停止操作の順序(押し順)に応じて有効ライン上に停止表示する図柄組合せを異ならせる。通常のART機では、押し順ベル当籤時の押し順が不正解である場合、何らかの不利益(例えば、RT状態の移行)を受けることになるが、本実施形態のパチスロ1では、押し順が不正解の場合であっても、何らの不利益も受けないことがある。以下、図267~図269を参照して、本実施形態のパチスロ1における押し順ベル当籤時の制御について説明する。
[Control when the push order bell is drawn]
In the slot machine 1 of this embodiment, when the push order bell is drawn, the symbol combination displayed on the pay line is changed according to the order of the stop operation (push order). In a normal ART machine, if the push order is incorrect when the push order bell is drawn, some disadvantage (for example, transition to RT state) will be suffered, but in the slot machine 1 of this embodiment, even if the push order is incorrect, there are cases where no disadvantage is suffered. Below, with reference to Figures 267 to 269, the control when the push order bell is drawn in the slot machine 1 of this embodiment will be described.

なお、以下において「1停ミス」とは、第1停止操作で操作すべきストップボタンの種別を間違えること(言い換えると、1番目の押し順を間違えること)をいい、同様に「2停ミス」は、第2停止操作で操作すべきストップボタンの種別を間違えること(言い換えると、2番目の押し順を間違えること)をいい、また、「3停ミス」は、第3停止操作で操作すべきストップボタンの種別を間違えること(言い換えると、3番目の押し順を間違えること)をいう。また、反対に、第1停止操作で操作すべきストップボタンの種別が正しいこと(言い換えると、1番目の押し順が正しいこと)を、「1停正解」といい、第2停止操作で操作すべきストップボタンの種別が正しいこと(言い換えると、2番目の押し順が正しいこと)を、「2停正解」といい、第3停止操作で操作すべきストップボタンの種別が正しいこと(言い換えると、3番目の押し順が正しいこと)を、「3停正解」という。 In the following, a "first stop error" refers to selecting the wrong type of stop button for the first stop operation (in other words, pressing the wrong button in the first order), a "second stop error" refers to selecting the wrong type of stop button for the second stop operation (in other words, pressing the wrong button in the second order), and a "third stop error" refers to selecting the wrong type of stop button for the third stop operation (in other words, pressing the wrong button in the third order). Conversely, selecting the correct type of stop button for the first stop operation (in other words, pressing the correct button in the first order) is called a "first stop correct," selecting the correct type of stop button for the second stop operation (in other words, pressing the correct button in the second order) is called a "second stop correct," and selecting the correct type of stop button for the third stop operation (in other words, pressing the correct button in the third order) is called a "third stop correct."

また、図267において、コンビネーション名「C_TPベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「C_TPベル_01」~「C_TPベル_18」をいい、コンビネーション名「C_CTベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「C_CTベル_01」~「C_CTベル_06」をいい、コンビネーション名「C_CUベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「C_CUベル_01」~「C_CUベル_18」をいい、コンビネーション名「C_BTベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「C_BTベル_01」~「C_BTベル_09」をいい、コンビネーション名「C_CDベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「C_CDベルAAA_01」~「C_CDベルBBB」をいう。 In FIG. 267, the combination name "C_TP Bell" refers to the combination names "C_TP Bell_01" to "C_TP Bell_18" among the symbol combinations related to the abbreviation "Bell", the combination name "C_CT Bell" refers to the combination names "C_CT Bell_01" to "C_CT Bell_06" among the symbol combinations related to the abbreviation "Bell", and the combination name "C_CU Bell" refers to the symbol combinations related to the abbreviation "Bell". The combination name "C_CU Bell_01" to "C_CU Bell_18" among the symbol combinations associated with the abbreviation "Bell" are referred to as the combination names, "C_BT Bell" refers to the combination names "C_BT Bell_01" to "C_BT Bell_09" among the symbol combinations associated with the abbreviation "Bell", and the combination name "C_CD Bell" refers to the combination names "C_CD Bell AAA_01" to "C_CD Bell BBB" among the symbol combinations associated with the abbreviation "Bell".

また、コンビネーション名「C_左移行役」とは、略称「RT0移行図柄」に係る図柄組合せのうちのコンビネーション名「C_左移行役_01」~「C_左移行役_03」をいい、コンビネーション名「C_中移行役」とは、略称「RT0移行図柄」に係る図柄組合せのうちのコンビネーション名「C_中移行役A_01」~「C_中移行役B_06」をいい、コンビネーション名「C_右移行役」とは、略称「RT0移行図柄」に係る図柄組合せのうちのコンビネーション名「C_右移行役_01」~「C_右移行役_06」をいう。 The combination name "C_Left Transition Role" refers to the combination names "C_Left Transition Role_01" to "C_Left Transition Role_03" among the symbol combinations related to the abbreviation "RT0 Transition Pattern", the combination name "C_Middle Transition Role" refers to the combination names "C_Middle Transition Role A_01" to "C_Middle Transition Role B_06" among the symbol combinations related to the abbreviation "RT0 Transition Pattern", and the combination name "C_Right Transition Role" refers to the combination names "C_Right Transition Role_01" to "C_Right Transition Role_06" among the symbol combinations related to the abbreviation "RT0 Transition Pattern".

また、コンビネーション名「R_3rd移行」とは、略称「RT2移行図柄」に係る図柄組合せのうちのコンビネーション名「R_3rd移行_01」~「R_3rd移行_18」をいい、コンビネーション名「R_2nd移行」とは、略称「RT2移行図柄」に係る図柄組合せのうちのコンビネーション名「R_2nd移行_01」~「R_2nd移行_09」をいい、コンビネーション名「R_1st移行」とは、略称「RT2移行図柄」に係る図柄組合せのうちのコンビネーション名「R_1st移行_01」~「R_1st移行_18」をいう(図197~図204参照)。 The combination name "R_3rd Transition" refers to the combination names "R_3rd Transition_01" to "R_3rd Transition_18" among the symbol combinations related to the abbreviation "RT2 Transition Symbol", the combination name "R_2nd Transition" refers to the combination names "R_2nd Transition_01" to "R_2nd Transition_09" among the symbol combinations related to the abbreviation "RT2 Transition Symbol", and the combination name "R_1st Transition" refers to the combination names "R_1st Transition_01" to "R_1st Transition_18" among the symbol combinations related to the abbreviation "RT2 Transition Symbol" (see Figures 197 to 204).

図267は、押し順ベル当籤時の押し順と停止表示される図柄組合せとの対応関係を示す図である。図267に示すように、内部当籤役「押し順ベル(「F_123ベルA」~「F_321ベルB」)」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、コンビネーション名「C_TPベル」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 Figure 267 is a diagram showing the correspondence between the push order when the Push Order Bell is won and the symbol combination that is stopped and displayed. As shown in Figure 267, the symbol combination displayed for the internal winning role "Push Order Bell ("F_123 Bell A" to "F_321 Bell B")" varies depending on the push order, and if the push order is correct, one of the symbol combinations related to the combination name "C_TP Bell" that can be displayed and shown in Figures 183 to 196 is displayed along the active line.

一方、押し順が正解でない場合には、押し順を間違えた順番に応じて停止表示される図柄組合せが異なり、1停ミス時には、コンビネーション名「C_CDベル」又は略称「RT2移行図柄(「R_3rd移行」「R_2nd移行」「R_1st移行」)」に係る図柄組合せのうちの、図267に示す図柄組合せが停止表示される。例えば、内部当籤役が「F_123ベルA」~「F_132ベルB」である場合、1番目の正解の押し順は、左であるため、押し順が「123」「132」であるときは1停正解となり、押し順が「213」「231」「312」「321」であるときは1停ミスとなる。 On the other hand, if the push order is incorrect, the symbol combination displayed will differ depending on the order in which the buttons were pressed, and when there is a miss, the symbol combination shown in FIG. 267 will be displayed among the symbol combinations associated with the combination name "C_CD Bell" or abbreviation "RT2 transition symbol ("R_3rd transition", "R_2nd transition", "R_1st transition")". For example, when the internal winning combination is "F_123 Bell A" to "F_132 Bell B", the first correct push order is to the left, so if the push order is "123" and "132", it will be a correct push, and if the push order is "213", "231", "312", or "321", it will be a miss.

また、2停ミス時には、略称「RT0移行図柄(「C_左移行役」「C_中移行役」「C_右移行役」)」に係る図柄組合せのうちの、図267に示す図柄組合せが停止表示される。例えば、内部当籤役が「F_123ベルA」「F_123ベルB」である場合、2番目の正解の押し順は、中であるため、押し順が「123」であるときは2停正解となり、押し順が「132」であるときは2停ミスとなり、押し順が「213」「231」「312」「321」であるときは1停ミスとなる。 When there is a 2-stop miss, the symbol combination shown in FIG. 267 is displayed among the symbol combinations related to the abbreviations "RT0 transition symbols (C_left transition symbol, C_middle transition symbol, C_right transition symbol)". For example, when the internal winning symbols are "F_123 bell A" and "F_123 bell B", the second correct push order is middle, so when the push order is "123", it is a 2-stop correct, when the push order is "132", it is a 2-stop miss, and when the push order is "213", "231", "312", or "321", it is a 1-stop miss.

このように本実施形態のパチスロ1では、押し順ベル当籤時の押し順に不正解の場合、1停ミス時には、コンビネーション名「C_CDベル」又は略称「RT2移行図柄」に係る図柄組合せが停止表示され、また、2停ミス時には、略称「RT0移行図柄」に係る図柄組合せが停止表示される。なお、コンビネーション名「C_CDベル」は、RT移行図柄ではないため、本実施形態のパチスロ1では、押し順不正解時であってもRT状態が移行しないことがある。また、略称「RT2移行図柄」と略称「RT0移行図柄」とでは、移行先のRT状態が異なるため、本実施形態のパチスロ1では、押し順不正解時の移行先のRT状態が異なることになる。一方で、略称「ベル」は、RT移行図柄ではないため、略称「ベル」に係る図柄組合せが停止表示されてもRT状態は移行しない(すなわち、主制御回路90は、RT状態を現在のRT状態のまま維持する)。 In this way, in the pachislot 1 of this embodiment, if the push order at the time of winning the push order bell is incorrect, the symbol combination related to the combination name "C_CD bell" or the abbreviation "RT2 transition symbol" is displayed as a stop when there is one stop error, and the symbol combination related to the abbreviation "RT0 transition symbol" is displayed as a stop when there is two stop errors. Note that since the combination name "C_CD bell" is not an RT transition symbol, the pachislot 1 of this embodiment may not transition to an RT state even if the push order is incorrect. Also, since the abbreviation "RT2 transition symbol" and the abbreviation "RT0 transition symbol" are different RT states to which the push order is incorrect, the pachislot 1 of this embodiment transitions to is different. On the other hand, since the abbreviation "bell" is not an RT transition symbol, the RT state does not transition even if the symbol combination related to the abbreviation "bell" is displayed as a stop (i.e., the main control circuit 90 maintains the RT state as it is).

また、1停ミス時には、コンビネーション名「C_CDベル」又は略称「RT2移行図柄」に係る図柄組合せが停止表示されることになるが、本実施形態のパチスロ1では、停止操作のタイミングに応じて停止表示する図柄組合せを異ならせている。ここで、図267を参照すると、パチスロ1では、4つの押し順ベルを1つのグループにしていることが分かる。具体的には、パチスロ1では、「F_123ベルA」「F_123ベルB」「F_132ベルA」「F_132ベルB」を1番目の正解の押し順が左である押し順ベルのグループとし、同様に、「F_213ベルA」「F_213ベルB」「F_231ベルA」「F_231ベルB」を1番目の正解の押し順が中である押し順ベルのグループとし、「F_312ベルA」「F_312ベルB」「F_321ベルA」「F_321ベルB」を1番目の正解の押し順が右である押し順ベルのグループとしている。 In addition, when there is a single stop miss, the symbol combination with the combination name "C_CD Bell" or the abbreviation "RT2 transition symbol" will be displayed, but in the pachislot 1 of this embodiment, the symbol combination that is displayed varies depending on the timing of the stop operation. Here, referring to FIG. 267, it can be seen that in the pachislot 1, four push order bells are grouped together. Specifically, in Pachislot 1, "F_123 Bell A", "F_123 Bell B", "F_132 Bell A", and "F_132 Bell B" are grouped as bells whose first correct push order is to the left; similarly, "F_213 Bell A", "F_213 Bell B", "F_231 Bell A", and "F_231 Bell B" are grouped as bells whose first correct push order is to the middle; and "F_312 Bell A", "F_312 Bell B", "F_321 Bell A", and "F_321 Bell B" are grouped as bells whose first correct push order is to the right.

パチスロ1では、これら4つの押し順ベルのそれぞれにおいて、1停ミス時にコンビネーション名「C_CDベル」に係る図柄組合せが停止表示されることになる停止操作のタイミングを異ならせている。一例として、「F_123ベルA」~「F_132ベルB」のグループにおける1停ミス時の停止制御について説明すると、内部当籤役が「F_123ベルA」である場合、有効ライン上に図柄位置「0」~「4」の図柄が位置しているタイミングで停止操作が行われるとコンビネーション名「C_CDベル」に係る図柄組合せが停止表示され、有効ライン上に図柄位置「5」~「20」の図柄が位置しているタイミングで停止操作が行われると略称「RT2移行図柄」が停止表示される。また、内部当籤役が「F_123ベルB」である場合、有効ライン上に図柄位置「5」~「9」の図柄が位置しているタイミングで停止操作が行われるとコンビネーション名「C_CDベル」に係る図柄組合せが停止表示され、有効ライン上に図柄位置「0」~「4」「10」~「20」の図柄が位置しているタイミングで停止操作が行われると略称「RT2移行図柄」が停止表示される。 In Pachislot 1, the timing of the stop operation that causes the symbol combination associated with the combination name "C_CD Bell" to be stopped and displayed when there is a single stop error is different for each of these four push order bells. As an example, to explain the stop control when there is a single stop error in the group "F_123 Bell A" to "F_132 Bell B", if the internal winning role is "F_123 Bell A", when the stop operation is performed when the symbols in symbol positions "0" to "4" are located on the active line, the symbol combination associated with the combination name "C_CD Bell" is stopped and displayed, and when the stop operation is performed when the symbols in symbol positions "5" to "20" are located on the active line, the symbol combination "RT2 transition symbol" is stopped and displayed. In addition, if the internal winning combination is "F_123 Bell B", when the stop operation is performed when the symbols in symbol positions "5" to "9" are located on the active line, the symbol combination with the combination name "C_CD Bell" will be displayed as stopped, and when the stop operation is performed when the symbols in symbol positions "0" to "4" and "10" to "20" are located on the active line, the symbol with the abbreviation "RT2 transition symbol" will be displayed as stopped.

また、内部当籤役が「F_132ベルA」である場合、有効ライン上に図柄位置「10」~「14」の図柄が位置しているタイミングで停止操作が行われるとコンビネーション名「C_CDベル」に係る図柄組合せが停止表示され、有効ライン上に図柄位置「0」~「9」「15」~「20」の図柄が位置しているタイミングで停止操作が行われると略称「RT2移行図柄」が停止表示される。また、内部当籤役が「F_132ベルB」である場合、有効ライン上に図柄位置「15」~「20」の図柄が位置しているタイミングで停止操作が行われるとコンビネーション名「C_CDベル」に係る図柄組合せが停止表示され、有効ライン上に図柄位置「0」~「14」の図柄が位置しているタイミングで停止操作が行われると略称「RT2移行図柄」が停止表示される。 In addition, if the internal winning combination is "F_132 Bell A", when the stop operation is performed when the symbols in the symbol positions "10" to "14" are located on the valid line, the symbol combination related to the combination name "C_CD Bell" is displayed as a stop, and when the stop operation is performed when the symbols in the symbol positions "0" to "9" and "15" to "20" are located on the valid line, the symbol combination with the abbreviation "RT2 transition symbol" is displayed as a stop. In addition, if the internal winning combination is "F_132 Bell B", when the stop operation is performed when the symbols in the symbol positions "15" to "20" are located on the valid line, the symbol combination related to the combination name "C_CD Bell" is displayed as a stop, and when the stop operation is performed when the symbols in the symbol positions "0" to "14" are located on the valid line, the symbol combination with the abbreviation "RT2 transition symbol" is displayed as a stop.

このようにすることで、本実施形態のパチスロ1では、1停ミス時であって4分の1の確率でRT状態が移行しないコンビネーション名「C_CDベル」に係る図柄組合せを停止表示することができる。 By doing this, the pachislot 1 of this embodiment can stop and display the symbol combination related to the combination name "C_CD Bell", which has a 1 in 4 probability of not transitioning to the RT state when there is a single stop miss.

ここで、押し順ベル当籤時に表示される図柄組合せとRT制御の概念図を図268及び図269に示す。図268(A)は、本実施形態のパチスロ1における押し順ベル当籤時に表示される図柄組合せとRT制御を示し、図268(B)~図269(D)は、変形例に係るパチスロ1における押し順ベル当籤時に表示される図柄組合せとRT制御を示す。 Here, Fig. 268 and Fig. 269 show conceptual diagrams of the symbol combinations and RT control displayed when the push order bell is drawn. Fig. 268(A) shows the symbol combinations and RT control displayed when the push order bell is drawn in a pachislot 1 of this embodiment, and Fig. 268(B) to Fig. 269(D) show the symbol combinations and RT control displayed when the push order bell is drawn in a pachislot 1 according to a modified example.

図268(A)に示すように、本実施形態のパチスロ1において、主制御回路90は、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出す。また、主制御回路90は、1停ミス時は、停止操作のタイミングに応じて図柄組合せを異ならせ、4分の1の確率でコンビネーション名「C_CDベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出し、4分の3の確率で略称「RT2移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT2状態に移行する。また、主制御回路90は、2停ミス時は、停止操作のタイミングに関わらず略称「RT0移行図柄」に係る図柄組合せが停止表示されるように製紙制御を行い、結果、RT状態をRT0状態に移行する。 As shown in FIG. 268(A), in the pachislot 1 of this embodiment, the main control circuit 90 performs stop control so that the symbol combination associated with the abbreviation "bell" is stopped and displayed when the push order is correct, resulting in the payment of eight medals. In addition, in the case of a first stop error, the main control circuit 90 performs stop control so that the symbol combination associated with the combination name "C_CD bell" is stopped and displayed with a one-quarter probability, resulting in the payment of eight medals, and performs stop control so that the symbol combination associated with the abbreviation "RT2 transition symbol" is stopped and displayed with a three-quarter probability, resulting in the transition of the RT state to the RT2 state. In addition, in the case of a second stop error, the main control circuit 90 performs paper-making control so that the symbol combination associated with the abbreviation "RT0 transition symbol" is stopped and displayed regardless of the timing of the stop operation, resulting in the transition of the RT state to the RT0 state.

なお、本実施形態のパチスロ1(以下に説明する別例のパチスロ1も同様)では、押し順不正解時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせる場合に、4分の1の確率を採用しているが、4分の1に限られるものではなく、グループ化する押し順ベルの数を任意に設定することで、2分の1、3分の1又は5分の1等の任意の確率を採用することができる。 In the pachislot 1 of this embodiment (as well as the pachislot 1 of another example described below), when the push order is incorrect and the pattern combination that is stopped and displayed is changed depending on the timing of the stop operation, a probability of 1 in 4 is used, but this is not limited to 1 in 4, and any probability such as 1 in 2, 1 in 3, or 1 in 5 can be used by arbitrarily setting the number of push order bells to be grouped.

また、本実施形態のパチスロ1(以下に説明する別例のパチスロ1も同様)では、1停ミス時と2停ミス時とを比較した停止制御の例について説明しているが、これに限られるものではなく、1停ミス時と3停ミス時とを比較することとしてもよく、また、2停ミス時と3停ミス時とを比較することとしてもよく、また、停止対象のリールの数が4つ以上である場合には、更に任意の順序を比較することとしてもよい。また、比較する順序も2つに限るものではなく、3つ以上の順序を比較して停止制御を行うこととしてもよい。すなわち、パチスロ1では、所定番目の押し順の正否と所定番目よりも後の特定番目の押し順の正否とを比較して停止制御を行うものである。 In addition, in the pachislot 1 of this embodiment (as well as the pachislot 1 of another example described below), an example of stop control that compares the first stop and the second stop is described, but this is not limited to this, and it is also possible to compare the first stop and the third stop, or to compare the second stop and the third stop, or, if the number of reels to be stopped is four or more, any order may be compared. Also, the orders to be compared are not limited to two, and stop control may be performed by comparing three or more orders. In other words, in the pachislot 1, stop control is performed by comparing the correctness of a predetermined push order with the correctness of a specific push order after the predetermined order.

また、本実施形態のパチスロ1(以下に説明する別例のパチスロ1も同様)では、1停ミス時はRT2状態に移行し、2停ミス時はRT0状態に移行するというように、1停ミス時と2停ミス時とで移行するRT状態を異ならせているが、移行先のRT状態は任意に設定することができる。また、移行先のRT状態は、必ずしも異なるRT状態である必要もなく、同じRT状態であってもよい。 In addition, in the pachislot 1 of this embodiment (as well as the pachislot 1 of another example described below), the RT state to which the player transitions differs depending on whether or not there is a single stoppage error, such as transitioning to the RT2 state upon a single stoppage error and transitioning to the RT0 state upon a second stoppage error, but the RT state to which the player transitions can be set arbitrarily. Also, the RT state to which the player transitions does not necessarily have to be a different RT state, and may be the same RT state.

また、本実施形態のパチスロ1(以下に説明する別例のパチスロ1も同様)では、押し順不正解時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせている。ここで、上述の例では、停止操作のタイミングを参照する対象となる停止操作の種別を省略しているが、パチスロ1では、任意の順序の停止操作のタイミングを参照して、上述の停止制御を行うことができる。 In addition, in the pachislot 1 of this embodiment (as well as the pachislot 1 of another example described below), when the push order is incorrect, the symbol combination that is stopped and displayed varies depending on the timing of the stop operation. Here, in the above example, the type of stop operation that is the subject of reference to the timing of the stop operation is omitted, but in the pachislot 1, the above-mentioned stop control can be performed by referring to the timing of the stop operations in any order.

例えば、本実施形態のパチスロ1のように、1停ミス時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせる場合、押し順をミスした第1停止操作のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよく、また、押し順をミスした第1停止操作よりも後の第2停止操作(又は第3停止操作)のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよい。また、後述するように、2停ミス時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせる場合には、押し順をミスした第2停止操作のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよく、また、押し順をミスした第2停止操作よりも後の第3停止操作のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよい。 For example, as in the pachislot 1 of this embodiment, when the symbol combination displayed in the stopped state is changed according to the timing of the stop operation at the time of one stop error, the symbol combination displayed in the stopped state may be changed according to the timing of the first stop operation that caused the wrong push order, and the symbol combination displayed in the stopped state may be changed according to the timing of the second stop operation (or the third stop operation) that occurs after the first stop operation that caused the wrong push order. Also, as described later, when the symbol combination displayed in the stopped state is changed according to the timing of the second stop operation that caused the wrong push order, the symbol combination displayed in the stopped state may be changed according to the timing of the third stop operation that occurs after the second stop operation that caused the wrong push order.

続いて、押し順ベル当籤時の制御の別例について説明する。本実施形態のパチスロ1では、上述のように1停ミス時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせ、2停ミス時には停止操作のタイミングに関わらず同じ図柄組合せを停止表示させている。この点、図268(B)に示す別例1のように、1停ミス時には停止操作のタイミングに関わらず同じ図柄組合せを停止表示させ、2停ミス時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよい。 Next, another example of control when the push order bell is drawn will be described. In the pachislot 1 of this embodiment, as described above, when one stop miss occurs, the symbol combination displayed is different depending on the timing of the stop operation, and when two stop miss occurs, the same symbol combination is displayed regardless of the timing of the stop operation. In this regard, as in another example 1 shown in Figure 268 (B), when one stop miss occurs, the same symbol combination is displayed regardless of the timing of the stop operation, and when two stop miss occurs, the symbol combination displayed is different depending on the timing of the stop operation.

図267と考え方は同じであるため図示は省略するが、この別例1では、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示され、また、1停ミス時には、略称「RT0移行図柄」に係る図柄組合せが停止表示され、また、2停ミス時には停止操作のタイミングに応じて略称「ベル」又は略称「RT2移行図柄」に係る図柄組合せが停止表示される。 The concept is the same as in Figure 267, so illustrations are omitted, but in this alternative example 1, when the push order is correct, a symbol combination associated with the abbreviation "bell" is displayed, and when there is a mistake in one stop, a symbol combination associated with the abbreviation "RT0 transition symbol" is displayed, and when there is a mistake in two stops, a symbol combination associated with the abbreviation "bell" or the abbreviation "RT2 transition symbol" is displayed depending on the timing of the stop operation.

ここで、図268(B)に示すように、この別例1では、2停ミス時に停止表示される図柄組合せを異ならせるために、押し順ベルとして「F_123ベルC」「F_123ベルD」等を新たに追加して、それぞれの押し順毎に対応する押し順ベルを4つ設ける。そして、この4つの押し順ベル「F_123ベルA」「F_123ベルB」「F_123ベルC」「F_123ベルD」を1つのグループにしている。 As shown in FIG. 268(B), in this modification 1, in order to vary the symbol combinations that are displayed when two stops are missed, new push order bells such as "F_123 Bell C" and "F_123 Bell D" are added, and four push order bells corresponding to each push order are provided. These four push order bells "F_123 Bell A", "F_123 Bell B", "F_123 Bell C", and "F_123 Bell D" are grouped together.

押し順ベル「F_123ベルA」~「F_123ベルD」では、押し順「132」の場合に2停ミスとなり、押し順「213」「231」「312」「321」の場合に1停ミスとなるため、上述のように押し順「132」の場合の停止制御を押し順ベル「F_123ベルA」~「F_123ベルD」において異ならせることで、2停ミス時に4分の1の確率で略称「ベル」に係る図柄組合せが停止表示され、4分の3の確率で略称「RT2移行図柄」に係る図柄組合せが停止表示されるように制御することができる。 For the push order bells "F_123 Bell A" to "F_123 Bell D", if the push order is "132", a two-stop miss will occur, and if the push order is "213", "231", "312", or "321", a one-stop miss will occur. Therefore, by making the stop control for the push order "132" different for the push order bells "F_123 Bell A" to "F_123 Bell D" as described above, it is possible to control the stop display so that when a two-stop miss occurs, there is a one-quarter probability that a symbol combination related to the abbreviation "bell" will be stopped and a three-quarter probability that a symbol combination related to the abbreviation "RT2 transition symbol" will be stopped and displayed.

図268(B)に示すように、別例1の停止制御によると、主制御回路90は、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出す。また、主制御回路90は、1停ミス時は、停止操作のタイミングに関わらず略称「RT0移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT0状態に移行する。また、主制御回路90は、2停ミス時は、停止操作のタイミングに応じて図柄組合せを異ならせ、4分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出し、4分の3の確率で略称「RT2移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT2状態に移行する。 As shown in FIG. 268(B), according to the stop control of the modified example 1, the main control circuit 90 performs stop control so that the symbol combination associated with the abbreviation "bell" is stopped and displayed when the push order is correct, and as a result, eight medals are paid out. In addition, in the case of a first stop error, the main control circuit 90 performs stop control so that the symbol combination associated with the abbreviation "RT0 transition symbol" is stopped and displayed regardless of the timing of the stop operation, and as a result, the RT state transitions to the RT0 state. In addition, in the case of a second stop error, the main control circuit 90 changes the symbol combination according to the timing of the stop operation, and performs stop control so that the symbol combination associated with the abbreviation "bell" is stopped and displayed with a probability of one in four, and as a result, eight medals are paid out, and performs stop control so that the symbol combination associated with the abbreviation "RT2 transition symbol" is stopped and displayed with a probability of three in four, and as a result, the RT state transitions to the RT2 state.

続いて、押し順ベル当籤時の制御の別例2について説明する。本実施形態のパチスロ1及び別例1のパチスロ1では、1停ミス時又は2停ミス時の何れか一方に限り、停止操作のタイミングに応じて停止表示される図柄組合せを異ならせ、もう一方は、停止操作のタイミングに関わらず同じ図柄組合せを停止表示させている。この点、図269(C)に示す別例2では、1停ミス時も2停ミス時も停止操作のタイミングに応じて停止表示される図柄組合せを異ならせる。 Next, an alternative example 2 of control when the push order bell is drawn will be explained. In the pachislot 1 of this embodiment and the pachislot 1 of alternative example 1, the symbol combination displayed in a stopped state is changed according to the timing of the stop operation only when there is either one miss or two misses, while the same symbol combination is displayed in a stopped state regardless of the timing of the stop operation in the other case. In this regard, in alternative example 2 shown in FIG. 269(C), the symbol combination displayed in a stopped state is changed according to the timing of the stop operation when there is either one miss or two misses.

基本的な考え方は本実施形態のパチスロ1及び別例のパチスロ1と同じであるため詳細な説明は説明する。
図269(C)に示すように、別例2の停止制御によると、主制御回路90は、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出す。また、主制御回路90は、1停ミス時は停止操作のタイミングに応じて図柄組合せを異ならせ、4分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出し、4分の3の確率で略称「RT0移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT0状態に移行する。また、主制御回路90は、2停ミス時も停止操作のタイミングに応じて図柄組合せを異ならせ、4分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出し、4分の3の確率で略称「RT2移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT2状態に移行する。
The basic concept is the same as the pachislot 1 of this embodiment and the pachislot 1 of the other example, so a detailed explanation will not be given.
269(C), according to the stop control of the second modified example, the main control circuit 90 performs stop control so that the symbol combination associated with the abbreviation "bell" is stopped and displayed when the push order is correct, and as a result, eight medals are paid out. Also, when one stop is incorrect, the main control circuit 90 changes the symbol combination according to the timing of the stop operation, and performs stop control so that the symbol combination associated with the abbreviation "bell" is stopped and displayed with a one-quarter probability, and as a result, eight medals are paid out, and performs stop control so that the symbol combination associated with the abbreviation "RT0 transition symbol" is stopped and displayed with a three-quarter probability, and as a result, the RT state transitions to the RT0 state. In addition, even in the event of a double stop error, the main control circuit 90 varies the pattern combination depending on the timing of the stop operation, and performs stop control so that there is a 1 in 4 probability that a pattern combination related to the abbreviation "bell" is stopped and displayed, resulting in eight medals being paid out, and performs stop control so that there is a 3 in 4 probability that a pattern combination related to the abbreviation "RT2 transition pattern" is stopped and displayed, resulting in the RT state transitioning to the RT2 state.

なお、別例2では、1停ミス時と2停ミス時の双方において、4分の1の確率で略称「ベル」に係る図柄組合せを停止表示させることとしているが、1停ミス時に略称「ベル」に係る図柄組合せを停止表示可能な確率(すなわち、1停ミス時に略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミング)と、2停ミス時に略称「ベル」に係る図柄組合せを停止表示可能な確率(すなわち、2停ミス時に略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミング)とを異ならせることとしてもよい。 In addition, in the second example, the symbol combination associated with the abbreviation "bell" is statically displayed with a probability of one in four in both the first and second misses, but the probability that the symbol combination associated with the abbreviation "bell" can be statically displayed with a first miss (i.e., the timing of the stop operation required to statically display the symbol combination associated with the abbreviation "bell" with a first miss) may be different from the probability that the symbol combination associated with the abbreviation "bell" can be statically displayed with a second miss (i.e., the timing of the stop operation required to statically display the symbol combination associated with the abbreviation "bell" with a second miss).

続いて、押し順ベル当籤時の制御の別例3について説明する。第2停止操作で操作すべきストップボタンの種別を間違えた場合(2停ミス)や、第3停止操作で操作すべきストップボタンの種別を間違えた場合(3停ミス)、それ以前の停止操作の順序は正しいこともあれば、それ以前の停止操作の順序も間違っていることもある。例えば、正解の押し順が「123」である場合、第2停止操作で操作すべきストップボタンの種別が中のストップボタン17C以外のストップボタンである場合に2停ミスとなるため、押し順「132」「213」「231」「312」の何れも2停ミスとなる。このうち押し順「132」は、第1停止操作で操作すべきストップボタンの種別は正しく、また、それ以外の押し順「213」「231」「312」は、第1停止操作及び第2停止操作のいずれも操作すべきストップボタンの種別が正しくない。 Next, another example 3 of control when the push order bell is drawn will be explained. If the type of stop button to be operated in the second stop operation is incorrect (2nd stop mistake) or if the type of stop button to be operated in the third stop operation is incorrect (3rd stop mistake), the order of the previous stop operations may be correct, or the order of the previous stop operations may also be incorrect. For example, if the correct push order is "123", if the type of stop button to be operated in the second stop operation is a stop button other than the middle stop button 17C, it will be a 2nd stop mistake, so all of the push orders "132", "213", "231", and "312" will be 2nd stop mistakes. Of these, the push order "132" is the correct type of stop button to be operated in the first stop operation, and the other push orders "213", "231", and "312" are incorrect types of stop buttons to be operated in both the first and second stop operations.

別例3では、2停ミス時の第1停止操作の種別に応じて停止制御を異ならせる制御について説明する。なお、別例3では、2停ミス時に着目して例示しているが、これに限られるものではなく、所定番目の押し順よりも後の特定番目の押し順不正解時における、所定番目の押し順の正否に応じて停止制御を異ならせることを含むものである。 In Example 3, a control that changes the stop control depending on the type of the first stop operation when a second stop is missed will be described. Note that, although Example 3 focuses on a second stop miss, the example is not limited to this, and includes changing the stop control depending on whether a specific push sequence after a specific push sequence is correct or not when the push sequence is incorrect.

基本的な考え方は本実施形態のパチスロ1及び別例のパチスロ1と同じであるため詳細な説明は説明する。
図269(D)に示すように、別例3の停止制御によると、主制御回路90は、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出す。また、主制御回路90は、1停ミス、かつ、2停ミス時(すなわち、正解の押し順「123」に対する押し順「213」「231」「312」)は停止操作のタイミングに応じて図柄組合せを異ならせ、4分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出し、4分の3の確率で略称「RT0移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT0状態に移行する。また、主制御回路90は、1停正解、かつ、2停ミス時(すなわち、正解の押し順「123」に対する押し順「132」)も停止操作のタイミングに応じて図柄組合せを異ならせ、2分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出し、2分の1の確率で略称「RT2移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT2状態に移行する。また、主制御回路90は、1停ミス、かつ、2停正解時(すなわち、正解の押し順「123」に対する押し順「321」)は、停止操作のタイミングに関わらず略称「1枚出目」に係る図柄組合せが停止表示されるように停止制御を行い、結果、1枚のメダルを払い出す。
The basic concept is the same as the pachislot 1 of this embodiment and the pachislot 1 of the other example, so a detailed explanation will not be given.
As shown in Fig. 269 (D), according to the stop control of the third example, the main control circuit 90 performs stop control so that the symbol combination related to the abbreviation "bell" is stopped and displayed when the push order is correct, and as a result, eight medals are paid out. Also, the main control circuit 90 performs stop control so that the symbol combination related to the abbreviation "bell" is stopped and displayed with a probability of one in four in the case of one stop error and two stop errors (i.e., the push order "213", "231", "312" for the correct push order "123") according to the timing of the stop operation, and performs stop control so that the symbol combination related to the abbreviation "bell" is stopped and displayed with a probability of three in four, and as a result, the RT state is transitioned to the RT0 state. In addition, the main control circuit 90 also changes the symbol combination according to the timing of the stop operation when one stop is correct and two stops are incorrect (i.e., the push order "132" for the correct push order "123"), performs stop control so that the symbol combination related to the abbreviation "bell" is stopped and displayed with a 1/2 probability, resulting in the payment of eight medals, and performs stop control so that the symbol combination related to the abbreviation "RT2 transition symbol" is stopped and displayed with a 1/2 probability, resulting in the transition of the RT state to the RT2 state. In addition, the main control circuit 90 also performs stop control so that the symbol combination related to the abbreviation "1 coin output" is stopped and displayed with a 1/2 probability when one stop is incorrect and two stops are incorrect (i.e., the push order "321" for the correct push order "123"), regardless of the timing of the stop operation, resulting in the payment of one medal.

なお、別例3では、1停ミス、かつ、2停ミス時と、1停正解、かつ、2停ミス時とで、略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミングを異ならせているが、これに限られるものではなく、両ケースにおいて略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミングを同じにしてもよい。また、別例3では、1停正解、かつ、2停ミス時よりも、1停ミス、かつ、2停ミス時の方が、略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミングが厳しい(2分の1と4分の1)が、これに限られるものではない。主制御回路90は、1停正解、かつ、2停ミス時に4分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、4分の3の確率で略称「RT0移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、また、1停ミス、かつ、2停ミス時に2分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、2分の1の確率で略称「RT2移行図柄」に係る図柄組合せが停止表示されるように停止制御を行うこととしてもよい。 In addition, in the third example, the timing of the stop operation required to stop and display the symbol combination related to the abbreviation "bell" is different between when there is one miss and two misses and when there is one correct stop and two misses, but this is not limited to this, and the timing of the stop operation required to stop and display the symbol combination related to the abbreviation "bell" in both cases may be the same. Also, in the third example, the timing of the stop operation required to stop and display the symbol combination related to the abbreviation "bell" is stricter (half and quarter) when there is one correct stop and two misses than when there is one correct stop and two misses, but this is not limited to this. The main control circuit 90 performs stop control so that when one stop is correct and two stop errors are made, there is a 1 in 4 probability that a symbol combination related to the abbreviation "bell" is displayed, and there is a 3 in 4 probability that a symbol combination related to the abbreviation "RT0 transition symbol" is displayed, and may also perform stop control so that when one stop error and two stop errors are made, there is a 1 in 2 probability that a symbol combination related to the abbreviation "bell" is displayed, and there is a 1 in 2 probability that a symbol combination related to the abbreviation "RT2 transition symbol" is displayed.

[主制御基板及び副制御基板が有する各種機能]
以上のようなパチスロ1に特有の制御を実現するために、パチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of the main control board and the sub-control board]
In order to realize the control unique to the pachislot 1 as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of the pachislot 1 have the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. 1. Therefore, the main control board 71 functions as a start operation detection means, a pattern variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、無限RT状態中にRT移行図柄が停止表示されると、RT状態を移行させるため、RT移行手段として機能する。 The main control board 71 also functions as an RT transition means to transition the RT state when the RT transition symbol is displayed in a stopped state during the infinite RT state.

[ART状態中のナビ高確]
また、本実施形態のパチスロ1では、通常ART中にナビ高確ゲーム数が付与されるとナビ高確中の通常ARTになり、「3択昇格リプ」が内部当籤役として決定された場合に、略称「強チャンスリプ(RT5移行図柄)」に係る図柄組合せを停止表示するための報知を行う。その結果、ナビ高確中の通常ARTでは、「3択昇格リプ」の当籤時にRT5状態に移行し、遊技状態が通常ARTからEPに移行する。なお、非ナビ高確中の通常ARTでは、「3択昇格リプ」が内部当籤役として決定された場合に、略称「斜めリプレイ(C_CUリプ)」に係る図柄組合せを停止表示するための報知を行うため、RT5状態に移行することがない。
[High accuracy of navigation during ART state]
In addition, in the pachislot 1 of this embodiment, when the number of navigation high probability games is awarded during the normal ART, the normal ART during navigation high probability is entered, and when the "3-choice promotion lip" is determined as the internal winning role, a notification is made to stop and display the symbol combination related to the abbreviated name "strong chance lip (RT5 transition symbol)". As a result, in the normal ART during navigation high probability, when the "3-choice promotion lip" is won, the game state transitions to the RT5 state, and the game state transitions from the normal ART to the EP. Note that in the normal ART during non-navigation high probability, when the "3-choice promotion lip" is determined as the internal winning role, a notification is made to stop and display the symbol combination related to the abbreviated name "diagonal replay (C_CU lip)", so there is no transition to the RT5 state.

ここで、図270を参照して、ナビ高確ゲーム数の管理方法について説明する。ナビ高ゲーム数は、メインRAM103の所定領域に記憶されており、通常ART中のみ行われる獲得抽籤(図243参照)に当籤すると、当籤したナビ高確ゲーム数が加算される。図270(A)に示すように、ナビ高確ゲーム数は、通常ART中に毎ゲーム1ずつ減算される。図270(A)に示す例では、2ゲーム目の抽籤用フラグ「強チェリー」に基づきナビ高確ゲーム数「5ゲーム」が付与され、続く3~5ゲーム目において、1ずつ減算されている。また、ナビ高確ゲーム数は、上乗せが可能であり、図270(A)に示す例では、6ゲーム目の抽籤用フラグ「強チェリー」に基づき「5ゲーム」上乗せされている。 Now, referring to FIG. 270, a method for managing the number of navigation high probability games will be described. The number of navigation high probability games is stored in a specified area of the main RAM 103, and when a winning lottery (see FIG. 243), which is only performed during normal ART, is won, the number of navigation high probability games won is added. As shown in FIG. 270(A), the number of navigation high probability games is subtracted by one for each game during normal ART. In the example shown in FIG. 270(A), the number of navigation high probability games is given as "5 games" based on the lottery flag "Strong Cherry" in the second game, and is subtracted by one each in the following 3rd to 5th games. The number of navigation high probability games can also be added, and in the example shown in FIG. 270(A), "5 games" is added based on the lottery flag "Strong Cherry" in the 6th game.

主制御回路90は、ナビ高確ゲーム数が0である場合、非ナビ高確中として遊技を制御し、ナビ高確ゲーム数が1以上である場合、ナビ高確中として遊技を制御する。そのため、ナビ高確ゲーム数が0である状況でナビ高確ゲーム数が付与されると、主制御回路90は、次遊技をナビ高確中として管理し、また、ナビ高確ゲーム数が0になると、主制御回路90は、次遊技を非ナビ高確中として管理する。 When the number of navigation high probability games is 0, the main control circuit 90 controls the game as not being in high navigation probability, and when the number of navigation high probability games is 1 or more, the main control circuit 90 controls the game as being in high navigation probability. Therefore, when the number of navigation high probability games is awarded when the number of navigation high probability games is 0, the main control circuit 90 manages the next game as being in high navigation probability, and when the number of navigation high probability games becomes 0, the main control circuit 90 manages the next game as being in non-high navigation probability.

続いて、図270(B)に示すように、主制御回路90は、ナビ高確中に遊技状態が通常ARTからEPに移行すると、ナビ高確ゲーム数をクリア(0にする)する。図270(B)に示す例では、4ゲーム目(ナビ高確中)に「3択昇格リプ」が内部当籤役として決定されている。ナビ高確中は、「3択昇格リプ」当籤時に正解の押し順を報知するため、図270(B)に示す例では、4ゲーム目に略称「強チャンスリプ」に係る図柄組合せが表示され、結果、遊技状態が通常ARTからEPに移行している。図270(B)に示す例では、4ゲーム目の時点でナビ高確ゲーム数の残りが「4ゲーム」であったのが、遊技状態がEPに移行したことから、ナビ高確ゲーム数がクリアされている。 Next, as shown in FIG. 270(B), when the game state transitions from normal ART to EP during high probability of navigation, the main control circuit 90 clears (sets to 0) the number of high probability navigation games. In the example shown in FIG. 270(B), a "3-choice promotion lip" is determined as the internal winning role in the fourth game (during high probability of navigation). During high probability of navigation, in order to notify the correct push order when the "3-choice promotion lip" is won, in the example shown in FIG. 270(B), a symbol combination related to the abbreviation "strong chance lip" is displayed in the fourth game, and as a result, the game state transitions from normal ART to EP. In the example shown in FIG. 270(B), the remaining number of high probability navigation games was "4 games" at the time of the fourth game, but since the game state transitioned to EP, the number of high probability navigation games is cleared.

また、上述のように、パチスロ1では、ナビ高確ゲーム数の付与は通常ART中しか行わないものの、ナビ高確ゲーム数を継続CZやランク決めARTに持ち越すことがある。図270(C)に示す例では、2ゲーム目に付与されたナビ高確ゲーム数が、4ゲーム目の継続CZに持ち越されている。主制御回路90は、ナビ高確ゲーム数を継続CZに持ち越した場合、継続CZ中もナビ高確ゲーム数を毎ゲーム1ずつ減算する。一方で、遊技状態が継続CZからランク決めARTに移行した場合、主制御回路90は、ランク決めARTの終了後(すなわち、ランク決めART中はナビ高確中)にナビ高確ゲーム数をクリア(0にする)する。 As mentioned above, in Pachislot 1, the number of navigation high probability games is usually only awarded during the ART, but the number of navigation high probability games may be carried over to the continuation CZ or rank determination ART. In the example shown in FIG. 270(C), the number of navigation high probability games awarded in the second game is carried over to the continuation CZ of the fourth game. When the number of navigation high probability games is carried over to the continuation CZ, the main control circuit 90 subtracts one from the number of navigation high probability games for each game during the continuation CZ. On the other hand, when the game state transitions from the continuation CZ to the rank determination ART, the main control circuit 90 clears (sets to 0) the number of navigation high probability games after the end of the rank determination ART (i.e., when the navigation high probability is in the rank determination ART).

なお、主制御回路90は、RT5状態中は、ナビ高確ゲーム数を減算しないこととしてもよい。RT5状態中は、ナビ高確中に特有のRT5状態に移行するための押し順報知を行う機会がないため、せっかく付与されたナビ高確ゲーム数を無駄にせずに済む。ここで、RT5状態へは、基本的には「3択昇格リプ」の押し順正解時に移行し、この場合、遊技状態がEPに移行する結果、ナビ高確ゲーム数がクリアされるが、ナビ高確中の通常ART(RT4状態)において「F_強チェリー」「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定されたことに基づきRT5状態に移行することもあり、また、ナビ高確ゲーム数を持ち越した継続CZ中にRT5状態に移行し、その後の非ナビ高確中の通常ART(RT5状態)中に、ナビ高確ゲーム数が付与されることもある。このような場合には、ナビ高確中の通常ART(RT5状態)になるため、主制御回路90は、RT5状態中にナビ高確ゲーム数を減算しない。 The main control circuit 90 may not subtract the number of navigation high probability games during the RT5 state. During the RT5 state, there is no opportunity to perform a push order notification to transition to the RT5 state specific to the navigation high probability state, so the number of navigation high probability games that has been given with great effort is not wasted. Here, the RT5 state is basically transitioned to when the push order of the "3-choice promotion lip" is correct, and in this case, the game state transitions to EP, and the number of navigation high probability games is cleared, but the RT5 state may also be transitioned to based on the determination of "F_Strong Cherry", "F_7 Lip A", "F_7 Lip B", and "F_BAR Lip" as the internal winning role in the normal ART (RT4 state) during the navigation high probability state, and the RT5 state may also be transitioned to during the continuous CZ in which the number of navigation high probability games has been carried over, and the number of navigation high probability games may be given during the normal ART (RT5 state) during the non-navigation high probability state thereafter. In such a case, the game will enter normal ART (RT5 state) during high probability of navigation, so the main control circuit 90 will not subtract the number of high probability games during the RT5 state.

続いて、図271を参照して、ナビ高確ゲーム数を継続CZやランク決めARTに持ち越した場合の各種抽籤について説明する。図271(A)は、継続CZにおいて「3択昇格リプ」が内部当籤役として決定された場合の継続CZ中のART抽籤の概要を示す図である。非ナビ高確中の継続CZでは「3択昇格リプ」に対応する抽籤用フラグが「通常リプ」であるため(図208参照)、継続CZ中のART抽籤に当籤する確率は低い(図228(D)参照)。一方で、ナビ高確中の継続CZでは「3択昇格リプ」に対応する抽籤用フラグが「強チャンスリプ」であるため(図208参照)、継続CZ中のART抽籤に必ず当籤する(図229(E)参照)。なお、ナビ高確中の「3択昇格リプ」当籤時には、正解の押し順が報知されるため、ナビ高確中の継続CZにおいて「3択昇格リプ」が内部当籤役として決定された場合、ART抽籤に必ず当籤するとともに、次遊技(ランク決めART)のRT状態がRT5状態になる。 Next, referring to FIG. 271, various lotteries will be explained when the number of navigation high probability games is carried over to the continuation CZ or the rank determination ART. FIG. 271(A) is a diagram showing an overview of the ART lottery during the continuation CZ when the "3-choice promotion lip" is determined as the internal winning role in the continuation CZ. In the continuation CZ during non-navigation high probability, the lottery flag corresponding to the "3-choice promotion lip" is "normal lip" (see FIG. 208), so the probability of winning the ART lottery during the continuation CZ is low (see FIG. 228(D)). On the other hand, in the continuation CZ during navigation high probability, the lottery flag corresponding to the "3-choice promotion lip" is "strong chance lip" (see FIG. 208), so the ART lottery during the continuation CZ is always won (see FIG. 229(E)). In addition, when the "3-choice promotion lip" is drawn during a high probability of navigation, the correct button press sequence is announced, so if the "3-choice promotion lip" is determined as an internal winning role during a continuous CZ during a high probability of navigation, the ART lottery will be won without fail, and the RT state of the next game (rank determination ART) will be RT5 state.

また、図271(B)(C)は、ランク決めARTにおける昇格抽籤の概要を示す図である。図271(B)に示すように、ランク決めART中も「3択昇格リプ」が内部当籤役として場合、非ナビ高確中の抽籤用フラグ「通常リプ」に基づく昇格抽籤よりも、ナビ高確中の抽籤用フラグ「強チャンスリプ」に基づく昇格抽籤の方がランクが昇格し易い(図242参照)。また、図271(C)に示すように、内部当籤役が「はずれ」である場合も、非ナビ高確中の昇格抽籤よりも、ナビ高確中の昇格抽籤の方がランクが昇格し易い(図242参照)。 Also, Figures 271 (B) and (C) are diagrams showing an overview of the promotion lottery in the rank determination ART. As shown in Figure 271 (B), even during the rank determination ART, when the "3-choice promotion lip" is the internal winning role, the rank is more likely to be promoted with a promotion lottery based on the lottery flag "strong chance lip" during high probability of navigation than with a promotion lottery based on the lottery flag "normal lip" during non-high probability of navigation (see Figure 242). Also, as shown in Figure 271 (C), even if the internal winning role is a "miss," the rank is more likely to be promoted with a promotion lottery based on the promotion lottery during high probability of navigation than with a promotion lottery during non-high probability of navigation (see Figure 242).

また、継続CZにナビ高確ゲーム数を持ち越した場合、ランク決めART中のRT状態がRT5状態になることがある。図271(D)は、RT4状態のランク決めART中の昇格抽籤と、RT5状態のランク決めART中の昇格抽籤とを比較した図である。図242に示すランク決めART中ランク昇格抽籤テーブルを参照すると抽籤用フラグ「フェイク7」「7揃い」「BAR揃い」では、ART当籤時のランクが昇格し易いことが分かる。また、図180の内部抽籤テーブルを参照すると、RT4状態とRT5状態とでは、この抽籤用フラグ「フェイク7」「7揃い」「BAR揃い」に対応する「F_フェイクリプ」「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定される確率は、RT4状態よりもRT5状態の方が高いことが分かる。そのため、RT5状態のランク決めART中は、RT4状態のランク決めARTよりもART当籤時のランクが昇格し易くなる。 Also, if the number of navigation high probability games is carried over to the continuation CZ, the RT state during the rank determination ART may become the RT5 state. Figure 271 (D) is a diagram comparing the promotion lottery during the rank determination ART in the RT4 state with the promotion lottery during the rank determination ART in the RT5 state. Referring to the rank promotion lottery table during the rank determination ART shown in Figure 242, it can be seen that the rank at the time of the ART winning lottery is likely to be promoted with the lottery flags "Fake 7", "7 Alignment", and "BAR Alignment". Also, referring to the internal lottery table in Figure 180, it can be seen that in the RT4 state and the RT5 state, the probability that "F_Fake Lip", "F_7 Lip A", "F_7 Lip B", and "F_BAR Lip" corresponding to the lottery flags "Fake 7", "7 Alignment", and "BAR Alignment" are determined as the internal lottery role is higher in the RT5 state than in the RT4 state. Therefore, during the rank determination ART in RT5 state, it is easier to be promoted in rank when the ART is won than during the rank determination ART in RT4 state.

図271(A)~(D)に例示するように、ナビ高確ゲーム数を継続CZやランク決めARTに持ち越した場合、継続CZ中のART抽籤、及びランク決めART中の昇格抽籤のいずれも遊技者にとって好ましい結果になり易い。特に、「3択昇格リプ」という1つの役に基づくART抽籤及び昇格抽籤の抽籤結果がナビ高確中であるか否かに応じて異なることから、遊技性が多様になる。また、ナビ高確中の通常ARTにおいて「3択昇格リプ」が内部当籤役として決定されなかった場合であっても、ナビ高確ゲーム数が残っている場合には、その後の継続CZやランク決めARTが有利になることから、遊技者が不満を感じることがない。 As illustrated in Figures 271 (A) to (D), if the number of navigation high probability games is carried over to the continuation CZ or rank determination ART, both the ART lottery during the continuation CZ and the promotion lottery during the rank determination ART are likely to produce favorable results for the player. In particular, the lottery results of the ART lottery and promotion lottery based on one role, the "3-choice promotion lip," differ depending on whether or not the navigation is in high probability, which increases the variety of playability. Also, even if the "3-choice promotion lip" is not determined as the internal winning role in the normal ART during the navigation high probability, if there are remaining navigation high probability games, the subsequent continuation CZ and rank determination ART will be advantageous, so the player will not feel dissatisfied.

[主制御基板及び副制御基板が有する各種機能]
以上のような本実施形態のパチスロ1に特有の制御を実現するために、本実施形態のパチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of the main control board and the sub-control board]
In order to realize the control unique to the pachislot 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of the pachislot 1 of this embodiment have the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. 1. Therefore, the main control board 71 functions as a start operation detection means, a pattern variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、ART抽籤を行いART状態に移行するか否かを決定し、ART抽籤に当籤した場合に遊技状態をART状態に移行するため、移行決定手段及び有利状態制御手段として機能する。また、主制御基板71は、CZ中の遊技を管理してCZの残りゲーム数が0になるとCZを終了することから、高確率状態制御手段として機能する。 The main control board 71 also performs an ART lottery to determine whether or not to transition to the ART state, and transitions the game state to the ART state if the ART lottery is won, so it functions as a transition decision means and an advantageous state control means. The main control board 71 also functions as a high probability state control means by managing play during the CZ and ending the CZ when the number of remaining games in the CZ becomes 0.

また、主制御基板71は、ナビ高確中のART状態中に「3択昇格リプ」が内部当籤役として決定され、かつ、ナビ高確中の報知に従い略称「強チャンスリプ」に係る図柄組合せが表示されると、遊技状態を通常ARTからEPに移行させるため、特典付与手段として機能する。 In addition, when the "3-choice promotion lip" is determined as the internal winning role during the ART state during high probability of navigation, and a symbol combination related to the abbreviation "strong chance lip" is displayed in response to the notification during high probability of navigation, the main control board 71 functions as a bonus granting means to transition the game state from normal ART to EP.

また、主制御基板71は、ナビ高確ゲーム数に基づいてナビ高確又は非ナビ高確を制御し、また、ナビ高確中に遊技状態がEPに移行するとナビ高確から非ナビ高確に切り替えるため、報知モード制御手段として機能する。 The main control board 71 also functions as a notification mode control means for controlling whether the navigation is highly probable or not based on the number of navigation highly probable games, and for switching from the navigation highly probable to the non-navigation highly probable state when the game state transitions to EP during the navigation highly probable state.

[継続CZの昇格制御]
また、本実施形態のパチスロ1では、CZ中のART抽籤に当籤し、CZからART状態に移行する際に(より詳細には、ランク決めART中に)、継続CZとして特殊CZを用いるか否か抽籤し、この抽籤に当籤した場合には、その後の継続CZとして特殊CZを用いる(図235参照)。これにより、CZとART状態とのループ中にCZの種別が切り替わることがあるため、CZ中の遊技が単調になることを防止できる。
[Continuation CZ Promotion Control]
In addition, in the pachislot 1 of this embodiment, when the ART lottery during the CZ is won and the game transitions from the CZ to the ART state (more specifically, during the rank-determining ART), a lottery is performed as to whether or not to use the special CZ as the continuation CZ, and if the lottery is won, the special CZ is used as the subsequent continuation CZ (see FIG. 235). This allows the type of CZ to be switched during the loop between the CZ and the ART state, preventing the game during the CZ from becoming monotonous.

また、本実施形態のパチスロ1では、特殊CZへの移行に当籤したときのART状態のセット数のストックがない場合、ART状態のセット数が1つ付与される。これにより、特殊CZに移行した場合には、必ずART状態に移行することになるため、安心して遊技を行うことができる。なお、特殊CZ移行時に付与するART状態のストック数は任意であり、主制御回路90は、2つ以上のストックを付与することとしてもよい。また、特殊CZへの移行時に固定数のストックを付与するのではなく、ART状態のセット数のストックが所定数に達するまでに必要な数のストックを付与することとしてもよい。例えば、特殊CZへの移行時にART状態のセット数のストックが3つになるまでART状態のセット数のストックを付与する場合、特殊CZへの移行時に保有しているストック数が0である場合には3つのストックを付与し、特殊CZへの移行時に保有しているストック数が1である場合には2つのストックを付与し、特殊CZへの移行時に保有しているストック数が2である場合には1つのストックを付与し、特殊CZへの移行時に保有しているストック数が3以上である場合にはストックを付与しないこととしてもよい。 In addition, in the pachislot 1 of this embodiment, if there is no stock for the number of sets in the ART state when the transition to the special CZ is won, one set number in the ART state is given. As a result, when the transition to the special CZ is made, the transition to the ART state is always made, so that the player can play with peace of mind. The number of stocks in the ART state given at the time of the transition to the special CZ is arbitrary, and the main control circuit 90 may give two or more stocks. Also, instead of giving a fixed number of stocks at the time of the transition to the special CZ, the number of stocks required until the number of sets in the ART state reaches a predetermined number may be given. For example, when the number of stocks in the ART state set number is given at the time of the transition to the special CZ until the number of stocks in the ART state set number becomes three, if the number of stocks held at the time of the transition to the special CZ is 0, three stocks may be given, if the number of stocks held at the time of the transition to the special CZ is 1, two stocks may be given, if the number of stocks held at the time of the transition to the special CZ is 2, one stock may be given, and if the number of stocks held at the time of the transition to the special CZ is 3 or more, no stocks may be given.

また、継続CZの遊技期間は、CZゲーム数により管理されるが、このCZゲーム数として、特殊CZ用のCZゲーム数とCZ(ART後)用のCZゲーム数とを別々に設けることとしてもよく、また、共通のCZゲーム数を用いることとしてもよい。別々のCZゲーム数を用いる場合、特殊CZに移行すると、主制御回路90は、CZ(ART後)用のCZゲーム数を、特殊CZ用のCZゲーム数としてセットする。このとき、主制御回路90は、CZ(ART後)用のCZゲーム数を維持したままとしてもよく、また、クリア(0にする)することとしてもよい。 The play period of the continuous CZ is managed by the number of CZ games, but this number of CZ games may be set separately for the special CZ and the CZ (after ART), or a common number of CZ games may be used. When using separate CZ game numbers, when moving to the special CZ, the main control circuit 90 sets the number of CZ games for the CZ (after ART) as the number of CZ games for the special CZ. At this time, the main control circuit 90 may maintain the number of CZ games for the CZ (after ART), or may clear it (set it to 0).

また、別々のCZゲーム数を用いる場合、主制御回路90は、CZ(ART後)からART状態に移行すると、CZ(ART後)用のCZゲーム数を上乗せし、また、特殊CZ中にART抽籤に当籤したことに応じてART状態に移行すると、特殊CZ用のCZゲーム数を上乗せする。一方で、特殊CZ中に放出フェーズDに基づきART状態に移行した場合には、CZ(ART後)用のCZゲーム数を上乗せする。 In addition, when separate CZ game numbers are used, the main control circuit 90 adds the CZ game number for CZ (after ART) when transitioning from CZ (after ART) to the ART state, and also adds the CZ game number for the special CZ when transitioning to the ART state in response to winning the ART lottery during a special CZ. On the other hand, when transitioning to the ART state based on release phase D during a special CZ, the CZ game number for CZ (after ART) is added.

一方で、共通のCZゲーム数を用いる場合には、主制御回路90は、CZの種別を考慮することなく、ART状態への移行時にCZゲーム数の上乗せを行えばよい。なお、別々のCZゲーム数を用いる場合であっても、共通のCZゲーム数を用いる場合であっても、CZゲーム数は、メインRAM103において管理される。 On the other hand, when a common CZ game number is used, the main control circuit 90 can add the CZ game number when transitioning to the ART state without considering the type of CZ. Note that whether separate CZ game numbers are used or a common CZ game number is used, the CZ game number is managed in the main RAM 103.

[主制御基板及び副制御基板が有する各種機能]
以上のような本実施形態のパチスロ1に特有の制御を実現するために、本実施形態のパチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of the main control board and the sub-control board]
In order to realize the control unique to the pachislot 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of the pachislot 1 of this embodiment have the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. 1. Therefore, the main control board 71 functions as a start operation detection means, a pattern variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、ART抽籤を行いART状態に移行するか否かを決定し、ART抽籤に当籤した場合に遊技状態をART状態に移行するため、付与決定手段及び特典付与手段として機能する。 The main control board 71 also performs an ART lottery to determine whether or not to transition to the ART state, and transitions the gaming state to the ART state if the ART lottery is won, so it functions as a bonus determination means and a bonus awarding means.

また、主制御基板71は、ART抽籤に当籤すると、付与するART状態の権利数を決定して、メインRAM103に記憶するとともに、遊技状態をART状態に移行させると、メインRAM103に記憶されているART状態の権利を1つ消し去るため、権利管理手段として機能する。 In addition, when the main control board 71 wins the ART lottery, it determines the number of ART state rights to be granted and stores them in the main RAM 103, and when the game state is transitioned to the ART state, it erases one of the ART state rights stored in the main RAM 103, thus functioning as a rights management means.

また、主制御基板71は、CZ中の遊技を管理してCZの残りゲーム数が0になるとCZを終了することから、第1高確率状態制御手段及び第2高確率状態制御手段として機能する。 The main control board 71 also functions as a first high probability state control means and a second high probability state control means by managing play during the CZ and ending the CZ when the number of remaining games in the CZ becomes 0.

また、主制御基板71は、CZ(ART後)と特殊CZとで共通のCZゲーム数を用いる場合には、期間管理手段として機能し、別々のCZゲーム数を用いる場合には、特殊CZの移行時にCZ(ART後)用のCZゲーム数を特殊CZ用のCZゲーム数としてセットすることから、期間設定手段として機能する。
また、主制御基板71は、CZ中にART状態に移行すると、CZゲーム数の上乗せを行うため、高確率状態加算手段として機能する。
In addition, when a common CZ game number is used for CZ (after ART) and special CZ, the main control board 71 functions as a period management means, and when different CZ game numbers are used, it functions as a period setting means by setting the CZ game number for CZ (after ART) as the CZ game number for special CZ when the special CZ transitions.
In addition, when the main control board 71 transitions to the ART state during a CZ, it functions as a high probability state addition means by adding to the number of CZ games.

<乱数値格納領域の構成>
次に、図272及び図273を参照して、各種抽籤処理に用いられる各種乱数値の格納領域の構成を説明する。図272は、本実施形態におけるメインRAM103のメモリマップを示す図であり、図273は、メインRAM103内に設けられた乱数格納領域の構成を説明するためにクロスリファレンスファイルから乱数格納領域が記載された部分を抜粋した図である。なお、クロスリファレンスファイルとは、プログラムソースファイルをメインROM102に格納するための変換(アセンブル等と呼ばれる)を行った際に出力される、アドレスやデータが16進数で付加されたファイルのことである。
<Structure of Random Value Storage Area>
Next, the configuration of the storage area for various random numbers used in various lottery processes will be described with reference to Fig. 272 and Fig. 273. Fig. 272 is a diagram showing a memory map of the main RAM 103 in this embodiment, and Fig. 273 is a diagram showing an excerpt of a portion of the cross-reference file in which the random number storage area is described in order to explain the configuration of the random number storage area provided in the main RAM 103. Note that the cross-reference file is a file to which addresses and data are added in hexadecimal numbers, which is output when a program source file is converted (called assembly, etc.) to be stored in the main ROM 102.

本実施形態のメインRAM103(書き換え可能な不揮発性格納領域)のメモリマップでは、図272に示すように、上記第1実施形態と同様に、メインRAM103の先頭アドレス(F000H)側から、遊技用RAM領域(所定格納領域、遊技用一時記憶領域)及び規定外RAM領域(規定外一時記憶領域)が、この順で、それぞれ所定のアドレスに配置される。そして、乱数値格納領域は、メインRAM103内において、「設定変更開始時」の初期化開始アドレスと、「ボーナス終了時」の初期化開始アドレスとの間の領域に配置される。 In the memory map of the main RAM 103 (rewritable non-volatile storage area) of this embodiment, as shown in FIG. 272, similar to the first embodiment described above, the game RAM area (prescribed storage area, game temporary memory area) and non-regular RAM area (non-regular temporary memory area) are arranged in this order at prescribed addresses, starting from the top address (F000H) of the main RAM 103. The random value storage area is arranged in the area within the main RAM 103 between the initialization start address at "start of setting change" and the initialization start address at "end of bonus".

具体的には、図272及び図273に示すように、乱数値格納領域は、アドレス「F009H」(ラベル「wRANDOMX」が付されたアドレス)~「F016H」(ラベル「wRANDOMS」が付されたアドレス)の範囲(所定のアドレス範囲)に配置される。なお、アドレス「F009H」(ラベル「wRANDOMX」が付されたアドレス)の乱数値X格納領域には、内部当籤役抽籤用乱数(ハードラッチ乱数:第1の乱数値)が格納され、アドレス「F00BH」(ラベル「wRAND1BS」及び「wRANDOMY」が付されたアドレス)の乱数値Y格納領域~「F016H」(ラベル「wRANDOMS」が付されたアドレス)の乱数値S格納領域にはそれぞれ、ART等の出玉(演出)関連抽籤用の12種類の乱数値(ソフトラッチ乱数:第2の乱数値)が格納される。 Specifically, as shown in FIG. 272 and FIG. 273, the random number storage area is located in the range (predetermined address range) of addresses "F009H" (address with label "wRANDOMX") to "F016H" (address with label "wRANDOMS"). The random number X storage area at address "F009H" (address with label "wRANDOMX") stores random numbers for internal lottery draws (hard latch random numbers: first random number values), and the random number Y storage area at address "F00BH" (address with labels "wRAND1BS" and "wRANDOMY") to the random number S storage area at address "F016H" (address with label "wRANDOMS") store 12 types of random number values (soft latch random numbers: second random number values) for draws related to balls (performances) such as ART.

<ソースプログラム上での各種抽籤テーブルの構成>
本実施形態のパチスロ1のメインROM102のデータエリア(図12B参照)に格納された各種抽籤テーブルでは、テーブルやプログラムのデータ容量を減らすための様々な工夫が施されている。以下では、そのような工夫が施された抽籤テーブルの構成例を説明する。
<Configuration of various lottery tables in the source program>
In the various lottery tables stored in the data area (see FIG. 12B) of the main ROM 102 of the slot machine 1 of this embodiment, various measures are taken to reduce the data capacity of the tables and programs. Below, an example of the configuration of a lottery table with such measures taken will be described.

[状態移行抽籤テーブル(BB終了時用)]
図274は、ソースプログラム上で実際に参照される、図218(E)の状態移行抽籤テーブル(BB終了時用)の構成例を示す図である。なお、図215、図217、図218(A)~218(D)、図218(F)、図218(G)、図219、図224、図234、図236~図240、図242~図248の抽籤テーブルの構成も図274に示す構成と同様となる。
[State transition lottery table (for BB end)]
Fig. 274 is a diagram showing an example of the configuration of the state transition lottery table (for BB end) of Fig. 218(E) actually referenced on the source program. The configurations of the lottery tables of Fig. 215, Fig. 217, Fig. 218(A) to Fig. 218(D), Fig. 218(F), Fig. 218(G), Fig. 219, Fig. 224, Fig. 234, Fig. 236 to Fig. 240, Fig. 242 to Fig. 248 are also similar to the configuration shown in Fig. 274.

ソースプログラム上で実際に参照される状態移行抽籤テーブル(BB終了時用)は、図274に示すように、ラベル「dBBDMCGTB」が付された先頭アドレスから9バイト先のアドレスまでの格納領域(10バイトの格納領域)に配置される。この状態移行抽籤テーブル(BB終了時用)内において、先頭アドレスから9バイト先のアドレスまでの各アドレスには、データ「.LOW.(wRAND1BS+cRNDAT04)+20H*(3)」、「.LOW.wDDM_STS」、「(80H)+dBDMC_L-$」、「(80H)+dBDMC_H-$」、「00000101B」、「124」、「3」、「00000101B」、「224」及び「cHITABS」がそれぞれ格納される。なお、各データ(「DB」はデータバイトを表す疑似命令)は1バイト(8ビット)のデータで構成される。以下、各データの内容を説明する。 The state transition lottery table (for BB end) actually referenced in the source program is placed in the storage area (10-byte storage area) from the first address labeled "dBBDMMCGTB" to the address 9 bytes ahead, as shown in Figure 274. In this state transition lottery table (for BB end), the data ".LOW.(wRAND1BS + cRNDAT04) + 20H * (3)", ".LOW.wDDM_STS", "(80H) + dBDMC_L - $", "(80H) + dBDMC_H - $", "00000101B", "124", "3", "00000101B", "224", and "cHITABS" are stored in each address from the first address to the address 9 bytes ahead, respectively. Each piece of data ("DB" is a pseudo-instruction that represents a data byte) is composed of 1 byte (8 bits) of data. The contents of each piece of data are explained below.

(1)複合データの構成
状態移行抽籤テーブル(BB終了時用)の先頭アドレスに格納されているデータ「.LOW.(wRAND1BS+cRNDAT04)+20H*(3)」は、状態移行抽籤の抽籤回数(この例では3回)と、状態移行抽籤で使用する出玉抽籤用乱数値が格納された乱数格納領域のアドレスを指定するためのオフセット値(乱数格納領域の先頭アドレスからのオフセット値)とが格納された1バイトの複合データ(複合情報)である。
(1) Structure of the composite data The data “.LOW.(wRAND1BS+cRNDAT04)+20H*(3)” stored in the first address of the state transition lottery table (for use at the end of BB) is one byte of composite data (composite information) that stores the number of times the state transition lottery will be drawn (three times in this example) and an offset value (offset value from the first address of the random number storage area) for specifying the address of the random number storage area in which the random number value for determining the ball output used in the state transition lottery is stored.

ここで、図275に、複合データ「.LOW.(wRAND1BS+cRNDAT04)+20H*(3)」のビット構成を示す。複合データ「.LOW.(wRAND1BS+cRNDAT04)+20H*(3)」では、抽籤回数(3回)に「20H」が乗算されているので、抽籤回数の情報は、複合データのビット5~ビット7に格納され、2バイトラベル「wRAND1BS+cRNDAT04」の下位側1バイトの値(乱数格納領域の先頭アドレスからのオフセット値)が複合データのビット0~ビット4に格納される。 Figure 275 shows the bit structure of the composite data ".LOW.(wRAND1BS + cRNDAT04) + 20H * (3)." In the composite data ".LOW.(wRAND1BS + cRNDAT04) + 20H * (3)," the number of draws (3) is multiplied by "20H," so the information on the number of draws is stored in bits 5 to 7 of the composite data, and the value of the lowest byte of the 2-byte label "wRAND1BS + cRNDAT04" (the offset value from the top address of the random number storage area) is stored in bits 0 to 4 of the composite data.

なお、この例の2バイトラベル「wRAND1BS+cRNDAT04」のうち、ラベル「wRAND1BS」は、図273に示すように、出玉関連抽籤用の乱数値格納領域の先頭アドレス「F00BH」を示す。また、ラベル「cRNDAT04」は、乱数指定用オフセット番号を示す。 In this example, the label "wRAND1BS" of the two-byte label "wRAND1BS+cRNDAT04" indicates the top address "F00BH" of the random number storage area for ball-out-related lotteries, as shown in FIG. 273. The label "cRNDAT04" indicates the offset number for specifying the random number.

ここで、図276に、ソースプログラム上で実際に参照される乱数指定用オフセット番号の値とラベルとの対応テーブルを示す。例えば、ラベル「cRNDAT04」の乱数指定用オフセット番号の値は「0000H」となる。それゆえ、2バイトラベル「wRAND1BS+cRNDAT04」の値は「F00BH(=「F00BH」+「0000H」)」となり、複合データのビット0~ビット4には、この2バイトラベルの下位側1バイトの値「0BH」が格納される。したがって、メインROM102には、複合データ「.LOW.(wRAND1BS+cRNDAT04)+20H*(3)」として、1バイトの値「01101011B」=「6BH」が格納される。 Figure 276 shows a correspondence table between the values of the random number designation offset numbers actually referenced in the source program and the labels. For example, the value of the random number designation offset number for the label "cRNDAT04" is "0000H". Therefore, the value of the two-byte label "wRAND1BS + cRNDAT04" is "F00BH (= "F00BH" + "0000H")", and the value of the lower byte of this two-byte label, "0BH", is stored in bits 0 to 4 of the composite data. Therefore, the one-byte value "01101011B" = "6BH" is stored in the main ROM 102 as the composite data ".LOW. (wRAND1BS + cRNDAT04) + 20H * (3)".

なお、抽籤処理において、上述した複合データに含まれる抽籤回数及びオフセット値を使用する際には、複合データから抽籤回数及びオフセット値をそれぞれ別個に分離する処理が施され、これにより各データが複合データから抽出される。この分離(抽出)処理は、図示しないが、ソースプログラム上においてメインCPU101により実行される。 When the number of lottery draws and offset value contained in the composite data described above are used in the lottery process, a process is performed to separate the number of lottery draws and the offset value from the composite data, and each piece of data is extracted from the composite data. This separation (extraction) process is executed by the main CPU 101 on the source program, although it is not shown in the figure.

(2)出玉ステータスデータの構成
状態移行抽籤テーブル(BB終了時用)の先頭アドレス(複合データの格納アドレス)から1バイト先のアドレスに格納されているデータ「.LOW.wDDM_STS」は、現在の通常状態中の抽籤状態に関するデータ(出玉ステータスデータ)である。具体的には、データ「.LOW.wDDM_STS」は、現在の抽籤状態に対応する状態移行抽籤テーブルを指定するためのデータである。なお、現在の抽籤状態が「低確」である場合には、「wDDM_STS」は「0」となり、現在の抽籤状態が「高確」である場合には、「wDDM_STS」は「1」となり、現在の抽籤状態が「超高確」である場合には、「wDDM_STS」は「2」なる。
(2) Structure of ball output status data The data ".LOW.wDDM_STS" stored at the address one byte away from the top address (composite data storage address) of the state transition lottery table (for when BB ends) is data (ball output status data) regarding the lottery state during the current normal state. Specifically, the data ".LOW.wDDM_STS" is data for specifying the state transition lottery table corresponding to the current lottery state. Note that if the current lottery state is "low probability", "wDDM_STS" is "0", if the current lottery state is "high probability", "wDDM_STS" is "1", and if the current lottery state is "ultra high probability", "wDDM_STS" is "2".

例えば、現在の抽籤状態が「低確」である場合には、データ「.LOW.wDDM_STS」として、1バイト先(先頭アドレスから2バイト先)のアドレスに格納されたデータ「(80H)+dBDMC_L-$」を指定するためのデータが格納される。また、現在の抽籤状態が「高確」である場合には、データ「.LOW.wDDM_STS」として、2バイト先(先頭アドレスから3バイト先)のアドレスに格納されているデータ「(80H)+dBDMC_H-$」を指定するためのデータが格納される。 For example, if the current lottery status is "low probability," data for specifying the data "(80H) + dBDMC_L-$" stored at the address one byte ahead (two bytes from the first address) is stored as the data ".LOW.wDDM_STS." Also, if the current lottery status is "high probability," data for specifying the data "(80H) + dBDMC_H-$" stored at the address two bytes ahead (three bytes from the first address) is stored as the data ".LOW.wDDM_STS."

(3)低確時用抽籤値格納領域の指定データの構成
状態移行抽籤テーブル(BB終了時用)の先頭アドレスから2バイト先のアドレスに格納されているデータ「(80H)+dBDMC_L-$」は、現在の抽籤状態が低確時である場合に参照される抽籤値(抽籤係数)群が格納されている領域(以下、「低確時用抽籤値格納領域」という)の先頭アドレス、及び、抽籤指定有りを指定するためのデータである。
(3) Configuration of the designated data for the lottery value storage area for low probability The data "(80H) + dBDMC_L - $" stored in the address two bytes from the first address of the state transition lottery table (for when BB ends) is the first address of the area (hereinafter referred to as the "lottery value storage area for low probability") in which a group of lottery values (lottery coefficients) to be referenced when the current lottery state is low probability is stored, and is data for specifying that a lottery has been designated.

データ「(80H)+dBDMC_L-$」では、「(80H)」により、ビット7に「1」を格納され、これにより抽籤指定有りが示され、このデータは、上述した複合データに含まれる抽籤回数分(この例では、3回)の抽籤が実行されることを示す指定データとなる。本実施形態では、複合データに含まれる抽籤回数が1以上であれば、抽籤指定が有りとなる。そして、抽籤指定有りがセットされている場合には、抽籤回数分の抽籤処理の中で実際に抽籤値データを取得して抽籤を行うタイミングが指定される。この実際に抽籤が行われるタイミングは、後述の1バイトの抽籤指定データにより指定される。具体的には、抽籤処理毎に抽籤指定データのビット0からビット7に向かって各ビットの値が順次検索され、検索対象のビットに「1」が格納されていれば、抽籤値データを取得して抽籤を実行する。なお、抽籤指定無しの場合には、低確時用抽籤値格納領域の指定データ内において、「(80H)」が規定されない(ビット7には「0」が格納される)。 In the data "(80H)+dBDMC_L-$", "1" is stored in bit 7 by "(80H)", which indicates that a lottery is specified, and this data becomes designation data indicating that a lottery will be executed for the number of lotteries included in the composite data described above (3 times in this example). In this embodiment, if the number of lotteries included in the composite data is 1 or more, a lottery is specified. When a lottery is specified, the timing at which the lottery value data is actually obtained and a lottery is executed during the lottery processing for the number of lotteries is specified. The timing at which the lottery is actually executed is specified by the one-byte lottery designation data described later. Specifically, the value of each bit of the lottery designation data is searched sequentially from bit 0 to bit 7 for each lottery processing, and if "1" is stored in the bit to be searched, the lottery value data is obtained and a lottery is executed. In addition, if no lottery is specified, "(80H)" is not specified in the designated data of the low probability lottery value storage area ("0" is stored in bit 7).

また、データ「(80H)+dBDMC_L-$」内の「dBDMC_L-$」には、低確時用抽籤値格納領域の先頭アドレス(ラベル「dBDMC_L」が付されたアドレス)を示すデータが格納される。なお、本実施形態では、データ「(80H)+dBDMC_L-$」が格納されているアドレスから1バイト先のアドレス(ラベル「dBDMC_L」が付されたアドレス)から3バイト分の領域に低確時用抽籤値格納領域が配置される。 In addition, "dBDMC_L-$" in the data "(80H)+dBDMC_L-$" stores data indicating the top address of the lottery value storage area for low probability (address with the label "dBDMC_L" attached). In this embodiment, the lottery value storage area for low probability is located in an area of 3 bytes from the address (address with the label "dBDMC_L") that is 1 byte away from the address where the data "(80H)+dBDMC_L-$" is stored.

(4)高確時用抽籤値格納領域の指定データの構成
状態移行抽籤テーブル(BB終了時用)の先頭アドレスから3バイト先のアドレスに格納されているデータ「(80H)+dBDMC_H-$」は、現在の抽籤状態が高確時である場合に参照される抽籤値(抽籤係数)群が格納されている領域(以下、「高確時用抽籤値格納領域」という)の先頭アドレス、及び、抽籤指定有りを指定するためのデータである。
(4) Configuration of the designation data for the lottery value storage area for high probability The data "(80H) + dBDMC_H - $" stored in the address three bytes from the first address of the state transition lottery table (for when BB ends) is the first address of the area (hereinafter referred to as the "lottery value storage area for high probability") in which a group of lottery values (lottery coefficients) to be referenced when the current lottery state is high probability is stored, and is data for designating that a lottery has been designated.

データ「(80H)+dBDMC_H-$」においても、「(80H)」により、ビット7に「1」を格納され、これにより抽籤指定有りが示される。また、データ「(80H)+dBDMC_H-$」内の「dBDMC_H-$」には、高確時用抽籤値格納領域の先頭アドレス(ラベル「dBDMC_H」が付されたアドレス)を示すデータが格納される。なお、本実施形態では、データ「(80H)+dBDMC_H-$」が格納されているアドレスから4バイト先のアドレス(ラベル「dBDMC_H」が付されたアドレス)から3バイト分の領域に高確時用抽籤値格納領域が配置される。 In the data "(80H)+dBDMC_H-$", "1" is also stored in bit 7 by "(80H)", which indicates that a lottery has been specified. Furthermore, in "dBDMC_H-$" in the data "(80H)+dBDMC_H-$", data indicating the top address of the lottery value storage area for high probability (address with the label "dBDMC_H") is stored. Note that in this embodiment, the lottery value storage area for high probability is located in an area of 3 bytes from the address 4 bytes away from the address where the data "(80H)+dBDMC_H-$" is stored (address with the label "dBDMC_H").

なお、状態移行抽籤テーブル(BB終了時用)内に格納されている複合データ「.LOW.(wRAND1BS+cRNDAT04)+20H*(3)」、データ「.LOW.wDDM_STS」、データ「(80H)+dBDMC_L-$」及びデータ「(80H)+dBDMC_H-$」は、本発明に係る抽籤選択情報の一具体例を示すものである。また、これらのデータが格納されている領域は、本発明に係る抽籤選択格納領域の一具体例を示すものである。また、複合データに含まれる抽籤回数及びオフセット値はそれぞれ、本発明に係る抽籤回数情報及び乱数選択情報の一具体例を示すものである。さらに、これらのデータに基づく抽籤処理は、主制御基板71(メインCPU101)により実行されるので、主制御基板71(メインCPU101)は、抽籤手段及び出玉抽籤手段としても機能する。 The composite data ".LOW.(wRAND1BS+cRNDAT04)+20H*(3)" stored in the state transition lottery table (for BB end), data ".LOW.wDDM_STS", data "(80H)+dBDMC_L-$" and data "(80H)+dBDMC_H-$" are examples of lottery selection information according to the present invention. The area in which these data are stored is an example of a lottery selection storage area according to the present invention. The number of lotteries and offset value included in the composite data are examples of lottery number information and random number selection information according to the present invention. Furthermore, the lottery processing based on these data is executed by the main control board 71 (main CPU 101), so the main control board 71 (main CPU 101) also functions as a lottery means and a ball output lottery means.

(5)低確時用抽籤値格納領域の構成
状態移行抽籤テーブル(BB終了時用)内において、ラベル「dBDMC_L」が付された低確時用抽籤値格納領域の先頭アドレスには、抽籤指定データ「00000101B」が格納される。この例では、抽籤回数が3回であるので、抽籤処理毎に抽籤指定データのビット0からビット2まで各ビットの値が順次検索され、検索対象のビットに「1」が格納されていれば、抽籤値データを用いた抽籤を実行し、検索対象のビットに「0」が格納されていれば、抽籤を行わない。それゆえ、この例の低確時用の状態移行抽籤テーブル(BB終了時用)を用いた状態移行抽籤では、1回目及び3回目の抽籤処理において抽籤値データを用いた抽籤が実行される。
(5) Configuration of the lottery value storage area for low probability In the state transition lottery table (for BB end), the lottery designation data "00000101B" is stored in the head address of the lottery value storage area for low probability with the label "dBDMC_L". In this example, the number of lotteries is three, so the values of each bit from bit 0 to bit 2 of the lottery designation data are searched sequentially for each lottery process, and if "1" is stored in the bit to be searched, a lottery using the lottery value data is executed, and if "0" is stored in the bit to be searched, a lottery is not executed. Therefore, in the state transition lottery using the state transition lottery table for low probability (for BB end) in this example, a lottery using the lottery value data is executed in the first and third lottery processes.

ここで、図277に、BB終了時の状態移行抽籤で参照される抽籤指定データの各ビットと、該ビットに対応する抽籤の内容との関係を示す。この例では、抽籤指定データのビット0が抽籤結果「高確B」が決定されるか否かの抽籤の有無を表し、ビット1が抽籤結果「高確A」が決定されるか否かの抽籤の有無を表し、ビット2が抽籤結果「超高確」が決定されるか否かの抽籤の有無を表す。この例の低確時用の状態移行抽籤テーブル(BB終了時用)では、抽籤結果「高確B」及び「超高確」に対して1以上の抽籤値が規定されているので(図218(E)参照)、抽籤指定データのビット0及びビット2に「1」がセットされる。一方、この例の低確時用の状態移行抽籤テーブル(BB終了時用)では、抽籤結果「高確A」に対して抽籤値「0」が規定されている(非当籤が確定している)ので(図218(E)参照)、抽籤指定データのビット1に「0」がセットされ、抽籤結果「高確A」が決定されるか否かの抽籤は行われない。 Figure 277 shows the relationship between each bit of the lottery designation data referenced in the state transition lottery at the end of BB and the content of the lottery corresponding to that bit. In this example, bit 0 of the lottery designation data indicates whether or not a lottery has been held to determine the lottery result "High Probability B", bit 1 indicates whether or not a lottery has been held to determine the lottery result "High Probability A", and bit 2 indicates whether or not a lottery has been held to determine the lottery result "Very High Probability". In this example, in the state transition lottery table for low probability (for the end of BB), lottery values of 1 or more are specified for the lottery results "High Probability B" and "Very High Probability" (see Figure 218 (E)), so "1" is set to bits 0 and 2 of the lottery designation data. On the other hand, in this example's state transition lottery table for low probability (for when BB ends), a lottery value of "0" is specified for the lottery result "High Probability A" (a non-winning lottery is confirmed) (see Figure 218 (E)), so bit 1 of the lottery designation data is set to "0" and no lottery is held to determine whether the lottery result will be "High Probability A".

低確時用抽籤値格納領域の先頭アドレス(ラベル「dBDMC_L」が付されたアドレス)から1バイト先のアドレスに格納されるデータ「124」は、1回目の状態移行抽籤(抽籤指定データのビット0に対応する抽籤:抽籤結果「高確B」が決定されるか否かの抽籤)で使用される抽籤値データである。また、低確時用抽籤値格納領域の先頭アドレスから2バイト先のアドレスに格納されるデータ「3」は、3回目の状態移行抽籤(抽籤指定データのビット2に対応する抽籤:抽籤結果「超高確」が決定されるか否かの抽籤)で使用される抽籤値データである。 The data "124" stored in the address one byte away from the top address of the lottery value storage area for low probability (the address labeled "dBDMC_L") is lottery value data used in the first state transition lottery (lottery corresponding to bit 0 of the lottery designation data: lottery as to whether the lottery result will be "High Probability B" or not). Also, the data "3" stored in the address two bytes away from the top address of the lottery value storage area for low probability is lottery value data used in the third state transition lottery (lottery corresponding to bit 2 of the lottery designation data: lottery as to whether the lottery result will be "Very Probability" or not).

なお、図218(E)に示す低確時用の状態移行抽籤テーブル(BB終了時用)では、抽籤結果「低確」に対して抽籤値「128」が設定されているが、この抽籤値と、抽籤結果「高確B」及び「超高確」の抽籤値とを加算すると「256」となる。それゆえ、BB終了時であり且つ現在の抽籤状態が低確時である場合の状態移行抽籤において、抽籤結果「高確B」及び「超高確」に対するいずれの抽籤においても非当籤が決定された時には、抽籤をしなくても自動的に、抽籤結果「低確」が決定される。したがって、この例では、抽籤指定データ内で抽籤結果「低確」が決定されるか否かの抽籤の有無を表すビットを設けず、抽籤結果「低確」に対する状態移行抽籤は行われない。また、低確時用抽籤値格納領域には、抽籤結果「低確」の抽籤値も格納されない。 In the state transition lottery table for low probability (for the end of BB) shown in Figure 218 (E), a lottery value of "128" is set for the lottery result "low probability", but this lottery value plus the lottery values for the lottery results "high probability B" and "very high probability" becomes "256". Therefore, in a state transition lottery when the BB has ended and the current lottery state is low probability, if a non-winning lottery is determined for either the lottery results "high probability B" or "very high probability", the lottery result "low probability" is automatically determined without the need for a lottery. Therefore, in this example, there is no bit in the lottery designation data indicating whether or not a lottery result "low probability" will be determined, and no state transition lottery is conducted for the lottery result "low probability". Additionally, the lottery value for the lottery result "low probability" is not stored in the low probability lottery value storage area.

(6)高確時用抽籤値格納領域の構成
状態移行抽籤テーブル(BB終了時用)内において、ラベル「dBDMC_H」が付された高確時用抽籤値格納領域の先頭アドレスには、抽籤指定データ「00000101B」が格納される。それゆえ、この例の高確時用の状態移行抽籤テーブル(BB終了時用)を用いた状態移行抽籤では、1回目及び3回目の抽籤処理において抽籤値データを用いた抽籤が実行される。
(6) Configuration of lottery value storage area for high probability In the state transition lottery table (for BB end), the lottery designation data "00000101B" is stored in the top address of the lottery value storage area for high probability with the label "dBDMC_H". Therefore, in the state transition lottery using the state transition lottery table for high probability (for BB end) in this example, a lottery using lottery value data is executed in the first and third lottery processing.

なお、図218(E)に示す高確時用の状態移行抽籤テーブル(BB終了時用)では、抽籤結果「高確B」及び「超高確」に対して1以上の抽籤値が規定されているので、抽籤指定データのビット0及びビット2に「1」がセットされる。一方、この例の高確時用の状態移行抽籤テーブル(BB終了時用)では、抽籤結果「高確A」に対して抽籤値「0」が規定されている(非当籤が確定している)ので(図218(E)参照)、抽籤指定データのビット1に「0」がセットされ、抽籤結果「高確A」が決定されるか否かの抽籤は行われない。 In the state transition lottery table for high probability (for BB end) shown in Figure 218 (E), a lottery value of 1 or more is specified for the lottery results "High Probability B" and "Very High Probability", so bits 0 and 2 of the lottery designation data are set to "1". On the other hand, in the state transition lottery table for high probability (for BB end) in this example, a lottery value of "0" is specified for the lottery result "High Probability A" (a non-win is confirmed) (see Figure 218 (E)), so bit 1 of the lottery designation data is set to "0", and no lottery is held to determine whether the lottery result "High Probability A" will be determined.

また、図218(E)に示す高確時用の状態移行抽籤テーブル(BB終了時用)では、抽籤結果「低確」に対して抽籤値「0」が規定されているので、抽籤結果「低確」に対する状態移行抽籤を行わなくても、非当籤が確定している。それゆえ、BB終了時であり且つ現在の抽籤状態が高確時である場合の状態移行抽籤では、ソースプログラム上において、抽籤結果「低確」に対する状態移行抽籤は行われず、高確時用抽籤値格納領域にも抽籤結果「低確」の抽籤値は格納されない。 In addition, in the state transition lottery table for high probability (for BB end) shown in Figure 218 (E), a lottery value of "0" is specified for the lottery result "low probability", so a non-win is confirmed even if a state transition lottery is not conducted for the lottery result "low probability". Therefore, in a state transition lottery when BB ends and the current lottery state is high probability, a state transition lottery is not conducted for the lottery result "low probability" in the source program, and the lottery value for the lottery result "low probability" is not stored in the lottery value storage area for high probability.

高確時用抽籤値格納領域の先頭アドレス(ラベル「dBDMC_H」が付されたアドレス)から1バイト先のアドレスに格納されるデータ「124」は、1回目の状態移行抽籤(抽籤指定データのビット0に対応する抽籤:抽籤結果「高確B」が決定されるか否かの抽籤)で使用される抽籤値データである。また、高確時用抽籤値格納領域の先頭アドレスから2バイト先のアドレスに格納されるデータ「cHITABS」は、3回目の状態移行抽籤(抽籤指定データのビット2に対応する抽籤:抽籤結果「超高確」が決定されるか否かの抽籤)で使用される抽籤値データであり、抽籤結果「超高確」が無条件で当籤確定となることを示すデータである。 The data "124" stored in the address one byte away from the top address of the lottery value storage area for high probability (the address labeled "dBDMC_H") is lottery value data used in the first state transition lottery (lottery corresponding to bit 0 of the lottery designation data: lottery as to whether the lottery result "High Probability B" will be determined or not). The data "cHITABS" stored in the address two bytes away from the top address of the lottery value storage area for high probability is lottery value data used in the third state transition lottery (lottery corresponding to bit 2 of the lottery designation data: lottery as to whether the lottery result "Very Probability" will be determined or not), and is data indicating that the lottery result "Very Probability" will be unconditionally confirmed as a winning lottery.

なお、図218(E)に示す高確時用の状態移行抽籤テーブル(BB終了時用)では、抽籤結果「高確B」及び「超高確」に対してのみ抽籤値が割り振られており、両抽籤値を加算すると「256」となる。それゆえ、高確時用の状態移行抽籤テーブルを用いた状態移行抽籤(1回目の抽籤)において、抽籤結果「高確B」が決定されなかった場合には、抽籤をしなくても自動的に、抽籤結果「超高確」が決定される。それゆえ、この例では、3回目の状態移行抽籤(抽籤結果「超高確」に対する抽籤)で使用される抽籤値データの格納領域には、無条件で当籤が確定するデータ「cHITABS」が格納され、3回目の状態移行抽籤は実際には行われない。 In the state transition lottery table for high probability (for the end of BB) shown in FIG. 218(E), lottery values are assigned only to the lottery results "High Probability B" and "Very High Probability", and the sum of the two lottery values is "256". Therefore, if the lottery result "High Probability B" is not determined in the state transition lottery using the state transition lottery table for high probability (first lottery), the lottery result "Very High Probability" is automatically determined without drawing a lottery. Therefore, in this example, the lottery value data storage area used in the third state transition lottery (lottery for the lottery result "Very High Probability") stores data "cHITABS" that unconditionally determines the winning lottery, and the third state transition lottery is not actually held.

また、本実施形態では、図218(E)の状態移行抽籤テーブル(BB終了時用)に示すように、現在の抽籤状態が「超高確」である場合には、状態移行抽籤の結果として必ず「超高確」が決定され、抽籤状態が「超高確」に維持される(抽籤状態が移行しない)。それゆえ、現在の抽籤状態が「超高確」である場合には、ソースプログラム上では、状態移行抽籤は行われず、状態移行抽籤テーブル(BB終了時用)内にも、超高確時用の抽籤値群の格納領域及びそれを指定するための各種データは格納されない。 In addition, in this embodiment, as shown in the state transition lottery table (for BB end) in FIG. 218 (E), if the current lottery state is "ultra-high probability", the result of the state transition lottery is always determined to be "ultra-high probability", and the lottery state is maintained at "ultra-high probability" (the lottery state does not transition). Therefore, if the current lottery state is "ultra-high probability", the state transition lottery is not conducted in the source program, and the state transition lottery table (for BB end) does not store a storage area for the lottery value group for ultra-high probability and various data for specifying it.

なお、状態移行抽籤テーブル(BB終了時用)内で規定されている低確時用抽籤値格納領域及び高確時用抽籤値格納領域は、本発明に係る抽籤値格納領域の一具体例を示すものである。 The lottery value storage area for low probability and lottery value storage area for high probability defined in the state transition lottery table (for BB end) are examples of lottery value storage areas according to the present invention.

上述した状態移行抽籤テーブル(BB終了時用)の構成では、次のような効果が得られる。ソースプログラム上で実際に参照される状態移行抽籤テーブル(BB終了時用)において、図218(E)に示す構成の抽籤テーブルを忠実に構成しようとすると、現在の抽籤状態毎に5つの抽籤値をテーブル内に格納しなければならない。それゆえ、この場合には、15バイトの格納領域が必要となる。それに対して、図274に示すような態様、すなわち、抽籤結果が確定している抽籤対象の抽籤値(抽籤係数)を格納しない態様で、状態移行抽籤テーブル(BB終了時用)を構成した場合には、上述のように、10バイトの格納領域で状態移行抽籤テーブル(BB終了時用)を構成することができる。それゆえ、図274に示す構成の抽籤テーブルを用いることにより、メインROM102に格納されるテーブルデータの容量を低減することができる。 The above-mentioned configuration of the state transition lottery table (for BB end) provides the following effects. In the state transition lottery table (for BB end) actually referenced in the source program, if one were to faithfully configure the lottery table with the configuration shown in FIG. 218(E), five lottery values must be stored in the table for each current lottery state. Therefore, in this case, a storage area of 15 bytes is required. In contrast, if the state transition lottery table (for BB end) is configured in the manner shown in FIG. 274, that is, in a manner in which the lottery values (lottery coefficients) of lottery targets whose lottery results have been determined are not stored, the state transition lottery table (for BB end) can be configured with a storage area of 10 bytes as described above. Therefore, by using the lottery table with the configuration shown in FIG. 274, the capacity of the table data stored in the main ROM 102 can be reduced.

[BB中ART抽籤テーブル(通常BB又はART中BB中用)]
図278は、ソースプログラム上で実際に参照される、図249(A)のBB中ART抽籤テーブル(通常BB又はART中BB中用)の構成例を示す図である。なお、図220、図223、図225、図228~図233、図235、図241、図249(B)、図249(C)の抽籤テーブルの構成も図278に示す構成と同様となる。
[BB ART lottery table (for normal BB or BB during ART)]
Fig. 278 is a diagram showing an example of the configuration of the BB ART lottery table (for normal BB or BB during ART) of Fig. 249(A) actually referenced on the source program. The configurations of the lottery tables of Fig. 220, Fig. 223, Fig. 225, Fig. 228 to Fig. 233, Fig. 235, Fig. 241, Fig. 249(B), and Fig. 249(C) are also similar to the configuration shown in Fig. 278.

ソースプログラム上で実際に参照されるBB中ART抽籤テーブル(通常BB又はART中BB中用)は、図278に示すように、ラベル「dBBSVOTB」が付された先頭アドレスから4バイト先のアドレスまでの格納領域(5バイトの格納領域)に配置される。このBB中ART抽籤テーブル(通常BB又はART中BB中用)内において、先頭アドレスから4バイト先のアドレスまでの各アドレスには、データ「.LOW.(wRAND1BS+cRNDAT15)+20H*(0)」、「.LOW.wDDMFLG_C」、「cPRB_0」、「cPRB_4」及び「cPRB_HIT」がそれぞれ格納される。なお、各データ(DB)は1バイト(8ビット)のデータで構成される。以下、各データの内容を説明する。 The BB ART lottery table (for normal BB or BB during ART) actually referenced in the source program is placed in the storage area (5-byte storage area) from the first address labeled "dBBSVOTB" to the address 4 bytes ahead, as shown in Figure 278. In this BB ART lottery table (for normal BB or BB during ART), the data ".LOW.(wRAND1BS+cRNDAT15)+20H*(0)", ".LOW.wDDMFLG_C", "cPRB_0", "cPRB_4", and "cPRB_HIT" are stored in each address from the first address to the address 4 bytes ahead. Each data (DB) is composed of 1 byte (8 bits) of data. The contents of each data are explained below.

(1)複合データの構成
BB中ART抽籤テーブル(通常BB又はART中BB中用)の先頭アドレスに格納されているデータ「.LOW.(wRAND1BS+cRNDAT15)+20H*(0)」は、通常BB又はART中BB中時のART抽籤の抽籤回数と、ART抽籤で使用する出玉抽籤用乱数値が格納された乱数格納領域のアドレスを指定するためのオフセット値とが格納された1バイトの複合データである。
(1) Structure of the composite data The data “.LOW.(wRAND1BS+cRNDAT15)+20H*(0)” stored in the first address of the BB during ART lottery table (for normal BB or BB during ART) is a 1-byte composite data that stores the number of times the ART lottery will be drawn during normal BB or BB during ART, and an offset value for specifying the address of the random number storage area in which the random number value for the ball output lottery used in the ART lottery is stored.

この例では、抽籤回数として「0」が複合データのビット5~ビット7に格納され、2バイトラベル「wRAND1BS+cRNDAT15」の下位側1バイトの値(オフセット値「10H」(「F010H」の下位側1バイトの値))がビット0~ビット4に格納される。なお、ここでいう、「抽籤回数が0回」とは、抽籤を行わないという意味ではなく、抽籤指定を行わない(上述した抽籤指定データを用いた抽籤を行わない)という意味であり、この場合には、指定されたアドレスに格納された抽籤値データを用いて1回抽籤が行われる。 In this example, "0" is stored in bits 5 to 7 of the composite data as the number of lottery draws, and the value of the lowest byte of the 2-byte label "wRAND1BS+cRNDAT15" (offset value "10H" (the value of the lowest byte of "F010H")) is stored in bits 0 to 4. Note that "0 lottery draws" does not mean that no lottery is drawn, but rather that no lottery is specified (no lottery is drawn using the lottery specification data described above), in which case one lottery draw is performed using the lottery value data stored in the specified address.

(2)フラググループ種別の指定データの構成
BB中ART抽籤テーブル(通常BB又はART中BB中用)の先頭アドレスから1バイト先のアドレスに格納されているデータ「.LOW.wDDMFLG_C」は、現ゲームで取得された抽籤用フラグの種別に対応するフラググループ(フラググループC)の種別に関するデータ(フラググループCの指定データ)である。
(2) Configuration of the flag group type designation data The data “.LOW.wDDMFLG_C” stored at the address one byte away from the first address of the BB during ART lottery table (for normal BB or BB during ART) is data regarding the type of flag group (flag group C) corresponding to the type of lottery flag obtained in the current game (designation data for flag group C).

なお、本実施形態では、図249(A)に示すように、BB中ART抽籤テーブル(通常BB又はART中BB中用)で用いられる抽籤用フラグの種別は、「CBBベル」、「中段ベル」、「斜めベル」、「ベルハズレA」、「ベルハズレB」、「フェイク7」、「7揃い」及び「BAR揃い」の8種類が設けられているが、ソースプログラム上では、これらの抽籤用フラグが3種類のフラググループCに振り分けられる。そして、BB中ART抽籤テーブル(通常BB又はART中BB中用)を使用したART抽籤では、ソースプログラム上において、8種類の抽籤用フラグの代わりに3種類のフラググループCが抽籤パラメータとして用いられる。 In this embodiment, as shown in FIG. 249(A), there are eight types of lottery flags used in the BB ART lottery table (for normal BB or BB during ART), namely, "CBB bell", "middle bell", "diagonal bell", "missed bell A", "missed bell B", "fake 7", "7s", and "BARs", but in the source program, these lottery flags are allocated to three types of flag groups C. In the ART lottery using the BB ART lottery table (for normal BB or BB during ART), in the source program, three types of flag groups C are used as lottery parameters instead of the eight types of lottery flags.

具体的には、当籤の抽籤値が「0」である抽籤用フラグ「CBBベル」、「中段ベル」、「斜めベル」及び「フェイク7」が「ハズレ」と称するフラググループCでまとめられ、当籤の抽籤値が「4」である抽籤用フラグ「ベルハズレA」及び「ベルハズレB」が「EP役」と称するフラググループCでまとめられ、当籤の抽籤値が「256」である抽籤用フラグ「7揃い」及び「BAR揃い」が「プレミア系」と称するフラググループCでまとめられる。 Specifically, the lottery flags "CBB Bell", "Middle Bell", "Diagonal Bell" and "Fake 7" with a winning lottery value of "0" are grouped together in flag group C called "Miss", the lottery flags "Bell Miss A" and "Bell Miss B" with a winning lottery value of "4" are grouped together in flag group C called "EP role", and the lottery flags "7s" and "BARs" with a winning lottery value of "256" are grouped together in flag group C called "Premium".

そして、データ「.LOW.wDDMFLG_C」には、フラググループCの種別に対応する抽籤値データが格納された領域を指定するためのデータが格納される。具体的には、フラググループCが「ハズレ」である場合には、データ「.LOW.wDDMFLG_C」として、1バイト先に格納されているデータ「cPRB_0」(非当籤確定を指定するラベルデータ)を指定するためのデータが規定される。また、フラググループCが「EP役」である場合には、データ「.LOW.wDDMFLG_C」として、2バイト先に格納されているデータ「cPRB_4」(抽籤値「4」の格納領域を指定するラベルデータ)を指定するためのデータが規定される。さらに、フラググループCが「プレミア系」である場合には、データ「.LOW.wDDMFLG_C」として、3バイト先に格納されているデータ「cPRB_HIT」(当籤確定を指定するラベルデータ)を指定するためのデータが規定される。 Then, the data ".LOW.wDDMFLG_C" stores data for specifying the area in which the lottery value data corresponding to the type of flag group C is stored. Specifically, if flag group C is a "lose", data for specifying the data "cPRB_0" stored one byte ahead (label data specifying a confirmed non-win) is specified as the data ".LOW.wDDMFLG_C". Also, if flag group C is an "EP role", data for specifying the data "cPRB_4" stored two bytes ahead (label data specifying a storage area for lottery value "4") is specified as the data ".LOW.wDDMFLG_C". Furthermore, if flag group C is a "premium type", data for specifying the data "cPRB_HIT" stored three bytes ahead (label data specifying a confirmed win) is specified as the data ".LOW.wDDMFLG_C".

なお、フラググループCが「ハズレ」である場合には、「wDDMFLG_C」は「0」となり、フラググループCが「EP役」である場合には、「wDDMFLG_C」は「1」になり、フラググループCが「プレミア系」である場合には、「wDDMFLG_C」は「2」となる。 If flag group C is a "miss", "wDDMFLG_C" will be "0", if flag group C is an "EP role", "wDDMFLG_C" will be "1", and if flag group C is a "premium type", "wDDMFLG_C" will be "2".

(3)抽籤値のラベルデータの構成
BB中ART抽籤テーブル(通常BB又はART中BB中用)の先頭アドレスから2バイト先のアドレスに格納されているデータ「cPRB_0」は、フラググループCが「ハズレ」である場合に参照される非当籤確定データ(後述の当否要求有りで且つ非当籤決定を示すデータ:抽籤値「0」とは異なる値が割り当てられる)が格納されているアドレスを指定するためのラベルデータである。BB中ART抽籤テーブル(通常BB又はART中BB中用)の先頭アドレスから3バイト先のアドレスに格納されているデータ「cPRB_4」は、フラググループCが「EP役」である場合に用いられる抽籤値「4」が格納されているアドレスを指定するためのラベルデータである。また、BB中ART抽籤テーブル(通常BB又はART中BB中用)の先頭アドレスから4バイト先のアドレスに格納されているデータ「cPRB_HIT」は、フラググループCが「プレミア系」である場合に参照される当籤確定データ(後述の当否要求有りで且つ当籤決定を示すデータ:抽籤値「256」とは異なる値が割り当てられる)が格納されているアドレスを指定するためのラベルデータである。
(3) Structure of lottery value label data The data "cPRB_0" stored in the address two bytes from the top address of the BB ART lottery table (for normal BB or BB during ART) is label data for specifying an address where the non-winning confirmation data (data indicating a win/loss request and a non-winning decision as described below: assigned a value different from the lottery value "0") is stored, which is referenced when flag group C is a "lose". The data "cPRB_4" stored in the address three bytes from the top address of the BB ART lottery table (for normal BB or BB during ART) is label data for specifying an address where the lottery value "4" used when flag group C is an "EP role" is stored. In addition, the data "cPRB_HIT" stored at an address 4 bytes from the first address of the BB ART lottery table (for normal BB or BB during ART) is label data for specifying the address where the winning lottery confirmation data (data indicating a winning/losing request as described below and a winning lottery decision: assigned a value other than the lottery value "256") referenced when flag group C is the "premium type" is stored.

ここで、図279に、ソースプログラム上で参照される、上述したデータ「cPRB_0」等のラベルデータと、該ラベルデータに対応付けられた抽籤値データとの対応を規定した当否判定用係数テーブルの構成を示す。なお、本実施形態において、当否判定用係数テーブルは、BB中ART抽籤だけでなく、当籤/非当籤を決定する他の抽籤においても共通で用いられる。 Figure 279 shows the configuration of a coefficient table for determining whether a prize is won or lost, which specifies the correspondence between label data such as the above-mentioned data "cPRB_0" referenced in the source program and the lottery value data associated with the label data. Note that in this embodiment, the coefficient table for determining whether a prize is won or lost is used not only for the ART lottery during BB, but also for other lotteries that determine whether a prize is won or lost.

当否判定用係数テーブルで規定されている抽籤値データの種別を大きく分類すると、当否要求有りの抽籤値データと当否要求無しの抽籤値データとに分けられる。当否要求有りの抽籤値データは、抽籤の当籤又は非当籤が、抽籤を行わなくても確定しているデータのことである。当否要求無しの抽籤値データは、抽籤処理を行ってはじめて当籤/非当籤が確定するデータである。 The types of lottery value data stipulated in the win/lose determination coefficient table can be broadly categorized into lottery value data with a win/lose request and lottery value data without a win/lose request. Lottery value data with a win/lose request is data in which the winning or losing outcome of the lottery is determined without the need to draw a lottery. Lottery value data without a win/lose request is data in which the winning or losing outcome is determined only after the lottery process is performed.

当否要求の有無の情報は、抽籤値データを構成する1バイト(8ビット)データ内のビット0に格納され、当否要求有りの場合にはビット0に「1」が格納され、当否要求無しの場合には、ビット0に「0」が格納される。また、当否要求有りの抽籤値データにおいて当籤確定/非当籤確定の情報は、抽籤値データ(1バイト)のビット1に格納され、当籤確定の場合にはビット1に「1」が格納され、非当籤確定の場合には、ビット1に「0」が格納される。なお、実際の処理では、抽籤値データのビット0の値を検出し、ビット0に「1」が格納されている場合(当否要求有りの場合)には、抽籤処理が行われず、ビット0に「0」が格納されている場合(当否要求無しの場合)には、抽籤処理が行われる。 The information on whether or not a win/loss request has been made is stored in bit 0 of the 1 byte (8 bits) of data that makes up the lottery value data. If there is a win/loss request, then "1" is stored in bit 0, and if there is no win/loss request, then "0" is stored in bit 0. In addition, in lottery value data with a win/loss request, the information on whether the lottery has been confirmed as a win/loss is stored in bit 1 of the lottery value data (1 byte). If the lottery has been confirmed as a win, then "1" is stored in bit 1, and if the lottery has not been confirmed as a win, then "0" is stored in bit 1. In actual processing, the value of bit 0 of the lottery value data is detected, and if "1" is stored in bit 0 (if there is a win/loss request), lottery processing is not performed, and if "0" is stored in bit 0 (if there is no win/loss request), lottery processing is performed.

図279の当否判定用係数テーブル中において、ラベル「cPRB_HIT」で指定される値(1*2+(1))及びラベル「cPRB_0」で指定される値(0*2+(1))が当否要求有りの抽籤値データである。なお、前者(当籤確定)の抽籤値データには「256」とは異なる値(「3(00000011B)」)が割り当てられ、後者(非当籤確定)の抽籤値データには「0」とは異なる値(「1(00000001B)」)が割り当てられる。 In the win/loss determination coefficient table in FIG. 279, the value specified by the label "cPRB_HIT" (1*2+(1)) and the value specified by the label "cPRB_0" (0*2+(1)) are lottery value data with a win/loss request. Note that the lottery value data for the former (guaranteed win) is assigned a value other than "256" ("3 (00000011B)"), and the lottery value data for the latter (guaranteed non-win) is assigned a value other than "0" ("1 (00000001B)").

一方、図279の当否判定用係数テーブル中において、ラベル「cPRB_1」~「cPRB_192」で指定されるアドレスに格納された抽籤値データが当否要求無しの抽籤値データである。なお、本実施形態では、ラベル「cPRB_###」で指定されるアドレスには、抽籤値「###」が格納される。 On the other hand, in the win/lose determination coefficient table in FIG. 279, the lottery value data stored at the addresses specified by the labels "cPRB_1" to "cPRB_192" is lottery value data without a win/lose request. In this embodiment, the address specified by the label "cPRB_###" stores the lottery value "###".

それゆえ、図278に示すBB中ART抽籤テーブル(通常BB又はART中BB中用)を用いたART抽籤において、抽籤値データとして、BB中ART抽籤テーブルの先頭アドレスから2バイト先のアドレスに格納されているデータ「cPRB_0」が選択された場合には、抽籤は行われず、非当籤が確定する。図278に示すBB中ART抽籤テーブル(通常BB又はART中BB中用)を用いたART抽籤において、抽籤値データとして、BB中ART抽籤テーブルの先頭アドレスから3バイト先のアドレスに格納されているデータ「cPRB_4」が選択された場合には、抽籤値「4」が取得され、該抽籤値と出玉抽籤用乱数値とに基づいてART抽籤が行われる。また、図278に示すBB中ART抽籤テーブル(通常BB又はART中BB中用)を用いたART抽籤において、抽籤値データとして、BB中ART抽籤テーブルの先頭アドレスから4バイト先のアドレスに格納されているデータ「cPRB_HIT」が選択された場合には、抽籤は行われず、当籤が確定する。 Therefore, in an ART lottery using the BB ART lottery table (for normal BB or BB during ART) shown in FIG. 278, if the data "cPRB_0" stored in the address two bytes away from the top address of the BB ART lottery table is selected as the lottery value data, the lottery is not performed and a non-winning lottery is confirmed. In an ART lottery using the BB ART lottery table (for normal BB or BB during ART) shown in FIG. 278, if the data "cPRB_4" stored in the address three bytes away from the top address of the BB ART lottery table is selected as the lottery value data, the lottery value "4" is obtained, and an ART lottery is performed based on the lottery value and the random number value for ball lottery. Also, in an ART lottery using the BB ART lottery table shown in FIG. 278 (for normal BB or BB during ART), if the data "cPRB_HIT" stored at an address 4 bytes away from the top address of the BB ART lottery table is selected as the lottery value data, no lottery is held and the winning lottery is confirmed.

[BB当籤時状態別CZ抽籤テーブル(A)~(C)]
図280は、ソースプログラム上で実際に参照される、図222(A)~222(C)のBB当籤時状態別CZ抽籤テーブルの構成例を示す図である。なお、ソースプログラム上では、図222(A)のBB当籤時状態別CZ抽籤テーブル(低確時用)、図222(B)のBB当籤時状態別CZ抽籤テーブル(高確時用)、及び、図222(C)のBB当籤時状態別CZ抽籤テーブル(超高確時用)が一つのテーブルで構成される。
[BB winning status CZ lottery table (A) to (C)]
Fig. 280 is a diagram showing an example of the configuration of the CZ lottery table by state at the time of BB winning of Fig. 222 (A) to 222 (C) which is actually referred to on the source program. Note that on the source program, the CZ lottery table by state at the time of BB winning of Fig. 222 (A) (for low probability), the CZ lottery table by state at the time of BB winning of Fig. 222 (B) (for high probability), and the CZ lottery table by state at the time of BB winning of Fig. 222 (C) (for ultra high probability) are configured as one table.

ソースプログラム上で実際に参照されるBB当籤時状態別CZ抽籤テーブルは、図280に示すように、ラベル「dBHSVCTB」が付された先頭アドレスから16バイト先のアドレスまでの格納領域(17バイトの格納領域)に配置される。 The CZ lottery table by status at the time of BB winning that is actually referenced in the source program is placed in the storage area (17-byte storage area) from the first address labeled "dBHSVCTB" to the address 16 bytes ahead, as shown in FIG. 280.

BB当籤時状態別CZ抽籤テーブルの先頭アドレスには、抽籤回数と、CZ抽籤で使用する出玉抽籤用乱数値が格納された乱数格納領域のアドレスを指定するためのオフセット値とが格納された1バイトの複合データ「.LOW.(wRAND1BS+cRNDAT09)+20H*(0)」が格納される。なお、この複合データでは、抽籤回数は0回であり(抽籤指定無し)、オフセット値は「0FH」(「F00FH」の下位側1バイトの値)となる。 The first address of the CZ lottery table by status when BB is won stores a 1-byte composite data ".LOW.(wRAND1BS+cRNDAT09)+20H*(0)" which stores the number of lotteries and an offset value for specifying the address of the random number storage area where the random number value for the ball output lottery used in the CZ lottery is stored. Note that in this composite data, the number of lotteries is 0 (no lottery specified), and the offset value is "0FH" (the value of the lowest 1 byte of "F00FH").

複合データの格納アドレス(BB当籤時状態別CZ抽籤テーブルの先頭アドレス)の次のアドレスに格納されているデータ「.LOW.wDDM_STS」は、現在の抽籤状態(低確、高確又は超高確)に関するデータ(出玉ステータスデータ)である。 The data ".LOW.wDDM_STS" stored in the address next to the storage address of the composite data (the top address of the CZ lottery table by status when BB is won) is data (ball output status data) related to the current lottery status (low probability, high probability, or very high probability).

出玉ステータスデータの格納アドレスの次のアドレスに格納されているデータ「.LOW.wDDMFLG_A」は、現ゲームで取得された抽籤用フラグの種別に対応するフラググループ(フラググループA)の種別に関するデータ(フラググループAの指定データ)である。具体的には、データ「.LOW.wDDMFLG_A」は、フラググループAの種別に対応する抽籤値群が格納された領域を指定するためのデータである。 The data ".LOW.wDDMFLG_A" stored in the address next to the storage address of the ball output status data is data (designation data for flag group A) relating to the type of flag group (flag group A) corresponding to the type of lottery flag obtained in the current game. Specifically, the data ".LOW.wDDMFLG_A" is data for designating the area in which the lottery value group corresponding to the type of flag group A is stored.

なお、本実施形態では、図222(A)~222(C)に示すように、BB当籤時状態別CZ抽籤テーブルで用いられる抽籤用フラグの種別は、「通常リプ、ベル」、「弱スイカ」、「弱チェリー」、「弱チャンスリプ」、「強スイカ」、「強チェリー」、「強チャンスリプ」、「強ベル」、「リーチ目リプ」及び「確定チェリー」の10種類が設けられているが、ソースプログラム上では、これらの抽籤用フラグが4種類のフラググループ(フラググループA)に振り分けられる。そして、BB当籤時状態別CZ抽籤テーブルを使用したCZ抽籤では、ソースプログラム上において、10種類の抽籤用フラグの代わりに4種類のフラググループAが抽籤パラメータとして用いられる。 In this embodiment, as shown in Figures 222(A) to 222(C), there are ten types of lottery flags used in the CZ lottery table by state when BB is won: "Normal lip, bell", "Weak watermelon", "Weak cherry", "Weak chance lip", "Strong watermelon", "Strong cherry", "Strong chance lip", "Strong bell", "Reach eye lip" and "Confirmed cherry". However, in the source program, these lottery flags are allocated to four types of flag groups (flag group A). In the CZ lottery using the CZ lottery table by state when BB is won, the four types of flag group A are used as lottery parameters in the source program instead of the ten types of lottery flags.

具体的には、抽籤用フラグ「通常リプ、ベル」及び「確定チェリー」が「ハズレ&プレミア系」と称するフラググループAでまとめられ、抽籤用フラグ「弱スイカ」、「弱チェリー」及び「弱チャンスリプ」が「弱レア&弱スイカ」と称するフラググループAでまとめられ、抽籤用フラグ「強スイカ」が「強スイカ」と称するフラググループAでまとめられ、抽籤用フラグ「強チェリー」、「強チャンスリプ」、「強ベル」及び「リーチ目リプ」が「強レア&EP役」と称するフラググループAでまとめられる。 Specifically, the lottery flags "normal reply, bell" and "guaranteed cherry" are grouped together in flag group A called "miss & premium", the lottery flags "weak watermelon", "weak cherry" and "weak chance reply" are grouped together in flag group A called "weak rare & weak watermelon", the lottery flag "strong watermelon" is grouped together in flag group A called "strong watermelon", and the lottery flags "strong cherry", "strong chance reply", "strong bell" and "reach eye reply" are grouped together in flag group A called "strong rare & EP role".

フラググループAの指定データの格納アドレスの次のアドレスから2バイト先のアドレスまでの領域(3バイトの格納領域)には、1バイトの領域毎に、各抽籤状態(低確、高確又は超高確)における抽籤値(抽籤係数)群の格納領域の先頭アドレスを指定するためのデータが格納される。例えば、データ「.LOW.wDDMFLG_A」の格納アドレスの次のアドレスに格納されているデータ「(80H)+dBBH_LOW-$」は、抽籤状態が「低確」である場合に使用される抽籤値(抽籤係数)群の格納領域の先頭アドレス(ラベル「dBBH_LOW」が付されたアドレス)を指定するためのデータである。 In the area from the address next to the storage address of the designated data for flag group A to the address two bytes ahead (3-byte storage area), data is stored for each 1-byte area for specifying the top address of the storage area for the lottery values (lottery coefficients) in each lottery state (low probability, high probability, or very high probability). For example, the data "(80H)+dBBH_LOW-$" stored in the address next to the storage address of the data ".LOW.wDDMFLG_A" is data for specifying the top address (address labeled "dBBH_LOW") of the storage area for the lottery values (lottery coefficients) used when the lottery state is "low probability".

なお、上述したBB当籤時状態別CZ抽籤テーブルの先頭アドレスから5バイト先のアドレスまでの格納領域(6バイトの格納領域)に格納された各種データは、本発明に係る抽籤選択情報の一具体例を示すものである。また、これらのデータが格納されている領域(6バイトの格納領域)は、本発明に係る抽籤選択格納領域の一具体例を示すものである。 The various data stored in the storage area from the top address of the CZ lottery table by status when the BB was won to the address 5 bytes ahead (6-byte storage area) described above shows one specific example of lottery selection information according to the present invention. Also, the area in which this data is stored (6-byte storage area) shows one specific example of lottery selection storage area according to the present invention.

そして、BB当籤時状態別CZ抽籤テーブル内において、ラベル「dBBH_LOW」が付されたアドレスから10バイト先のアドレスまでの格納領域(11バイトの格納領域)に、抽籤状態毎の抽籤値(抽籤係数)群の格納領域が配置される。この抽籤値群の格納領域内では、ラベル「dBBH_LOW」が付されたアドレスから2バイト先のアドレスまでの格納領域(3バイトの格納領域)に低確時用の抽籤値群が格納され、ラベル「dBBH_HIG」が付されたアドレスから3バイト先のアドレスまでの格納領域(4バイトの格納領域)に高確時用の抽籤値群が格納され、ラベル「dBBH_SPH」が付されたアドレスから3バイト先のアドレスまでの格納領域(4バイトの格納領域)に超高確時用の抽籤値群が格納される。なお、上述したBB当籤時状態別CZ抽籤テーブルで規定されている抽籤状態毎の抽籤値(抽籤係数)群の格納領域は、本発明に係る抽籤値格納領域の一具体例を示すものである。 In the CZ lottery table by state when the BB is won, a storage area for lottery values (lottery coefficients) for each lottery state is arranged in a storage area (11-byte storage area) from the address labeled "dBBH_LOW" to the address 10 bytes away. Within this storage area for lottery values, a lottery value group for low probability is stored in a storage area (3-byte storage area) from the address labeled "dBBH_LOW" to the address 2 bytes away, a lottery value group for high probability is stored in a storage area (4-byte storage area) from the address labeled "dBBH_HIG" to the address 3 bytes away, and a lottery value group for ultra-high probability is stored in a storage area (4-byte storage area) from the address labeled "dBBH_SPH" to the address 3 bytes away. The storage area for the lottery values (lottery coefficients) for each lottery state defined in the above-mentioned CZ lottery table by state when the BB is won shows one specific example of the lottery value storage area according to the present invention.

本実施形態では、図280に示すように、抽籤値群の格納領域内において、ラベル「dBBH_HIG」が付されたアドレス(高確時用の抽籤値格納領域の先頭アドレス)には、抽籤状態が高確であり且つフラググループAが「ハズレ&プレミア系」である場合に使用される抽籤値データ(非当籤確定データ)を指定するためのラベルデータ「cPRB_0」が格納される。また、本実施形態では、BB当籤時状態別CZ抽籤テーブルを使用したCZ抽籤において、抽籤状態が低確であり且つフラググループAが「強レア&EP役」(抽籤用フラグが「強チェリー」、「強チャンスリプ」、「強ベル」又は「リーチ目リプ」)である場合にも、非当籤が確定する(図222(A)~222(C)参照)。 In this embodiment, as shown in FIG. 280, in the storage area of the lottery value group, the address with the label "dBBH_HIG" (the top address of the lottery value storage area for high probability) stores the label data "cPRB_0" for specifying the lottery value data (non-winning data) used when the lottery state is high probability and flag group A is "miss & premium type". Also, in this embodiment, in the CZ lottery using the state-specific CZ lottery table at the time of BB winning, a non-winning lottery is confirmed even when the lottery state is low probability and flag group A is "strong rare & EP role" (lottery flag is "strong cherry", "strong chance lip", "strong bell" or "reach eye lip") (see FIG. 222 (A) to 222 (C)).

それゆえ、抽籤状態が低確であり且つフラググループAが「強レア&EP役」である場合に使用される抽籤値データ(非当籤確定データ)は、抽籤状態が高確であり且つフラググループが「ハズレ&プレミア系」である場合に使用される抽籤値データ(非当籤確定データ)と同じになる。そして、図280に示すBB当籤時状態別CZ抽籤テーブル内において、前者の抽籤値データと後者の抽籤値データとを別個に規定すると、両者は隣り合うアドレスに格納されることになる。 Therefore, the lottery value data (determined non-winning data) used when the lottery state is low probability and flag group A is "strong rare & EP role" will be the same as the lottery value data (determined non-winning data) used when the lottery state is high probability and flag group is "miss & premium type". And, if the former lottery value data and the latter lottery value data are specified separately in the CZ lottery table by state when BB is won shown in FIG. 280, both will be stored in adjacent addresses.

そこで、本実施形態では、テーブルデータの容量を節約するため、図280に示すように、高確時用の抽籤値格納領域の先頭アドレス(ラベル「dBBH_HIG」が付されたアドレス)に格納されるデータ(ラベルデータ「cPRB_0」)を、抽籤状態が低確であり且つフラググループAが「強レア&EP役」である場合のデータとしても用いる(兼用する)。すなわち、ソースプログラム上で参照されるBB当籤時状態別CZ抽籤テーブル内では、配置位置が互いに隣り合う2つの抽籤値群の格納領域間(ラベル「dBBH_LOW」が付されたアドレスから始まる低確時用の抽籤値群の格納領域とラベル「dBBH_HIG」が付されたアドレスから始まる高確時用の抽籤値群の格納領域との間)において、抽籤値に関するデータ(ラベルデータ)の一部が兼用されている。 In this embodiment, in order to save the capacity of the table data, as shown in FIG. 280, the data (label data "cPRB_0") stored in the top address of the lottery value storage area for high probability (address with label "dBBH_HIG") is also used (shared) as data when the lottery state is low probability and flag group A is "Strong rare & EP role". In other words, in the CZ lottery table by state when BB is won referenced in the source program, part of the data (label data) related to the lottery value is shared between the storage areas of two lottery value groups that are adjacent to each other in the placement position (between the storage area of the lottery value group for low probability starting from the address with label "dBBH_LOW" and the storage area of the lottery value group for high probability starting from the address with label "dBBH_HIG").

[CZ中ART抽籤テーブル(A)~(H)]
図281は、ソースプログラム上で実際に参照される、図226(A)~226(D)及び図227(E)~227(H)のCZ中ART抽籤テーブルの構成例を示す図である。なお、ソースプログラム上では、遊技状況毎に分けられた図226(A)~226(D)及び図227(E)~227(H)の8種類のCZ中ART抽籤テーブルが一つのテーブルで構成される。
[CZ ART lottery table (A) to (H)]
Fig. 281 is a diagram showing an example of the configuration of the CZ ART lottery tables of Fig. 226(A) to 226(D) and Fig. 227(E) to 227(H) that are actually referenced on the source program. Note that on the source program, eight types of CZ ART lottery tables of Fig. 226(A) to 226(D) and Fig. 227(E) to 227(H) that are divided according to the game situation are configured in one table.

ソースプログラム上で実際に参照されるCZ中ART抽籤テーブルは、図281に示すように、ラベル「dVCSVOTB」が付された先頭アドレスから30バイト先のアドレスまでの格納領域(31バイトの格納領域)に配置される。 The CZ ART lottery table that is actually referenced in the source program is placed in the storage area (31-byte storage area) from the first address labeled "dVCSVOTB" to the address 30 bytes ahead, as shown in FIG. 281.

CZ中ART抽籤テーブルの先頭アドレスには、抽籤回数と、ART抽籤で使用する出玉抽籤用乱数値が格納された乱数格納領域のアドレスを指定するためのオフセット値とが格納された1バイトの複合データ「.LOW.(wRAND1BS+cRNDAT12)+20H*(0)」が格納される。なお、この複合データでは、抽籤回数は0回であり(抽籤指定無し)、オフセット値は「10H」(「F010H」の下位側1バイトの値)となる。 The first address of the ART lottery table during the CZ stores one byte of composite data ".LOW.(wRAND1BS+cRNDAT12)+20H*(0)" which contains the number of lotteries and an offset value for specifying the address of the random number storage area in which the random number value for ball output lottery used in the ART lottery is stored. Note that in this composite data, the number of lotteries is 0 (no lottery specified), and the offset value is "10H" (the value of the lowest byte of "F010H").

複合データの格納アドレス(CZ中ART抽籤テーブルの先頭アドレス)の次のアドレスに格納されているデータ「.LOW.wDDMFLG_D」は、現ゲームで取得された抽籤用フラグの種別に対応するフラググループ(フラググループD)の種別に関するデータ(フラググループDの指定データ)である。具体的には、データ「.LOW.wDDMFLG_D」は、フラググループDの種別に対応する抽籤値群が格納された領域を指定するためのデータである。 The data ".LOW.wDDMFLG_D" stored in the address next to the storage address of the composite data (the first address of the ART lottery table during CZ) is data (designation data for flag group D) related to the type of flag group (flag group D) corresponding to the type of lottery flag obtained in the current game. Specifically, the data ".LOW.wDDMFLG_D" is data for designating the area in which the lottery value group corresponding to the type of flag group D is stored.

なお、本実施形態では、図226(A)~226(D)及び図227(E)~227(H)に示すように、CZ中ART抽籤テーブルで用いられる抽籤用フラグの種別は、「はずれ」、「通常リプ、ベル」、「弱スイカ」、「弱チェリー」、「弱チャンスリプ」、「強スイカ」、「強チェリー」、「強チャンスリプ」、「強ベル」、「フェイク7」、「7揃い」及び「BAR揃い」の12種類が設けられているが、ソースプログラム上では、これらの抽籤用フラグが4種類のフラググループ(フラググループD)に振り分けられる。
そして、CZ中ART抽籤テーブルを使用したART抽籤では、ソースプログラム上において、12種類の抽籤用フラグの代わりに4種類のフラググループDが抽籤パラメータとして用いられる。
In this embodiment, as shown in Figures 226 (A) to 226 (D) and Figures 227 (E) to 227 (H), there are 12 types of lottery flags used in the ART lottery table during CZ, namely, "Miss", "Normal lip, bell", "Weak watermelon", "Weak cherry", "Weak chance lip", "Strong watermelon", "Strong cherry", "Strong chance lip", "Strong bell", "Fake 7", "7s in a row", and "BAR in a row". However, in the source program, these lottery flags are divided into four types of flag groups (flag group D).
In an ART lottery using the ART lottery table during CZ, four types of flag groups D are used as lottery parameters in the source program instead of 12 types of lottery flags.

具体的には、抽籤用フラグ「はずれ」及び「通常リプ、ベル」が「ハズレ」と称するフラググループDでまとめられ、「弱チェリー」及び「フェイク7」が「弱レアB」と称するフラググループDでまとめられ、「弱スイカ」、「弱チャンスリプ」、「強スイカ」及び「強チェリー」、「強チャンスリプ」、「強ベル」が「その他レア役系」と称するフラググループDでまとめられ、「7揃い」及び「BAR揃い」が「プレミア系」と称するフラググループDでまとめられる。ただし、本実施形態では、詳細な説明は省略するが、抽籤用フラグ「はずれ」は、遊技状況が「初当たりCZ」である場合には、フラググループD「ハズレ」に属するが、その他の遊技状況(「CZ(ART後)」、「特殊CZ」)では、その遊技状況に応じて属するフラググループDが適宜変更される。 Specifically, the lottery flags "Miss" and "Normal Lip, Bell" are grouped together in a flag group D called "Miss", "Weak Cherry" and "Fake 7" are grouped together in a flag group D called "Weak Rare B", "Weak Watermelon", "Weak Chance Lip", "Strong Watermelon" and "Strong Cherry", "Strong Chance Lip", and "Strong Bell" are grouped together in a flag group D called "Other Rare Roles", and "7s" and "BARs" are grouped together in a flag group D called "Premium". However, in this embodiment, although detailed explanations are omitted, when the game status is "First Win CZ", the lottery flag "Miss" belongs to flag group D "Miss", but in other game statuses ("CZ (after ART)", "Special CZ"), the flag group D to which it belongs is changed appropriately depending on the game status.

フラググループDの指定データの格納アドレスの次のアドレスに格納されているデータ「.LOW.wDDMPAR_X」は、現在の遊技状況を示すデータ(0(NVC 終了次遊技)~8(VCR):遊技状況指定データ)である。なお、図281に示すCZ中ART抽籤テーブルに格納されているラベル「wDDMPAR_X」で指定される領域は、図216(モード移行抽籤テーブル(D),(E))で説明したラベル「wDDMPAR_X」で指定される領域と同じ領域である。しかしながら、この領域に格納されるデータは抽籤の種類により異なり、この領域は汎用的に使用される。 The data ".LOW.wDDMPAR_X" stored in the address next to the storage address of the designated data for flag group D is data indicating the current game status (0 (NVC end next game) to 8 (VCR): game status designation data). Note that the area designated by the label "wDDMPAR_X" stored in the CZ ART lottery table shown in Figure 281 is the same area as the area designated by the label "wDDMPAR_X" explained in Figure 216 (Mode transition lottery table (D), (E)). However, the data stored in this area differs depending on the type of lottery, and this area is used for general purposes.

遊技状況指定データの格納アドレスの次のアドレスから3バイト先のアドレスまでの格納領域(4バイトの格納領域)には、1バイトの領域毎に、フラググループDの種別に対応付けられた抽籤値(抽籤係数)群の格納領域の先頭アドレスを指定するためのデータが格納される。例えば、データ「.LOW.wDDMPAR_X」の格納アドレスの次のアドレスに格納されているデータ「(80H)+dVCVO_0-$」は、フラググループDの種別が「ハズレ」である場合に使用される抽籤値(抽籤係数)群の格納領域の先頭アドレス(ラベル「dVCVO_0」が付されたアドレス)を指定するためのデータである。 In the storage area (4-byte storage area) from the address next to the storage address of the game status designation data to the address 3 bytes ahead, data is stored for each 1-byte area for specifying the top address of the storage area for the lottery values (lottery coefficients) associated with the type of flag group D. For example, the data "(80H)+dVCVO_0-$" stored in the address next to the storage address of the data ".LOW.wDDMPAR_X" is data for specifying the top address (address labeled "dVCVO_0") of the storage area for the lottery values (lottery coefficients) used when the type of flag group D is "Loss".

なお、上述したCZ中ART抽籤テーブルの先頭アドレスから6バイト先のアドレスまでの格納領域(7バイトの格納領域)に格納された各種データは、本発明に係る抽籤選択情報の一具体例を示すものである。また、これらのデータが格納されている格納領域(7バイトの格納領域)は、本発明に係る抽籤選択格納領域の一具体例を示すものである。 The various data stored in the storage area (7-byte storage area) from the first address of the ART lottery table during the CZ described above to the address 6 bytes ahead shows one specific example of lottery selection information according to the present invention. Also, the storage area (7-byte storage area) in which these data are stored shows one specific example of the lottery selection storage area according to the present invention.

そして、CZ中ART抽籤テーブル内において、ラベル「dVCVO_0」が付されたアドレスから23バイト先のアドレスまでの格納領域に、フラググループDの種別毎の抽籤値(抽籤係数)群の格納領域が配置される。なお、CZ中ART抽籤テーブルで規定されているフラググループDの種別毎の抽籤値(抽籤係数)群の格納領域は、本発明に係る抽籤値格納領域の一具体例を示すものである。 Then, in the ART lottery table during CZ, a storage area for lottery values (lottery coefficients) for each type of flag group D is placed in the storage area from the address labeled "dVCVO_0" to the address 23 bytes away. Note that the storage area for lottery values (lottery coefficients) for each type of flag group D specified in the ART lottery table during CZ shows one specific example of a lottery value storage area according to the present invention.

この抽籤値群の格納領域内では、ラベル「dVCVO_0」が付されたアドレスから8バイト先のアドレスまでの格納領域(9バイトの格納領域)にフラググループDの種別が「ハズレ」である場合の抽籤値群が格納される。 In this storage area for lottery values, the storage area from the address labeled "dVCVO_0" to the address 8 bytes away (9-byte storage area) stores the lottery values when the type of flag group D is "Loser".

フラググループDの種別が「ハズレ」である場合の抽籤値群の格納領域の次のアドレス、すなわち、ラベル「dVCVO_2」及び「dVCVO_3」が付されたアドレスから5バイト先のアドレスまでの格納領域(6バイトの格納領域)には、フラググループDの種別が「その他レア役系」及び「プレミア系」である場合の抽籤値群が格納される。本実施形態では、図226(A)~226(D)及び図227(E)~227(H)に示すように、フラググループDの種別が「その他レア役系」である場合の遊技状況毎の抽籤値(「256」)は、フラググループDの種別が「プレミア系」である場合のそれと同じであるので、ソースプログラム上では、同じ抽籤値群の格納領域が使用される(兼用される)。 The next address of the storage area for the lottery value group when the type of flag group D is "miss", that is, the storage area from the address with the labels "dVCVO_2" and "dVCVO_3" to the address 5 bytes away (6-byte storage area) stores the lottery value group when the type of flag group D is "other rare role type" and "premium type". In this embodiment, as shown in Figures 226(A) to 226(D) and Figures 227(E) to 227(H), the lottery value ("256") for each game situation when the type of flag group D is "other rare role type" is the same as that when the type of flag group D is "premium type", so the same storage area for the lottery value group is used (shared) in the source program.

また、フラググループDの種別が「その他レア役系」及び「プレミア系」である場合の抽籤値群の格納領域の次のアドレス、すなわち、ラベル「dVCVO_1」が付されたアドレスから8バイト先のアドレスまでの格納領域(9バイトの格納領域)には、フラググループDの種別が「弱レアB」である場合の抽籤値群が格納される。 In addition, the next address of the storage area for the lottery value group when the type of flag group D is "Other rare role type" and "Premium type", that is, the storage area from the address labeled "dVCVO_1" to the address 8 bytes away (9-byte storage area), stores the lottery value group when the type of flag group D is "Weak rare B".

なお、本実施形態では、抽籤値群の格納領域内において、ラベル「dVCVO_1」が付されたアドレスから2バイト先のアドレスまでの領域には、フラググループDの種別が「弱レアB」であり且つ遊技状況の値が「0(NVC 終了次遊技)」~「2(NVC 遊技数1以上)」である場合に使用される抽籤値データ(当籤確定データ)を指定するためのラベルデータ「cPRB_HIT」が格納される。また、本実施形態では、CZ中ART抽籤テーブルを使用したART抽籤において、フラググループDの種別が「その他レア役系」又は「プレミア系」であり且つ遊技状況の値が「6(AVC2 遊技数 0)」~「8(VCR)」である場合にも、当籤が確定する。それゆえ、フラググループDの種別が「その他レア役系」又は「プレミア系」であり且つ遊技状況の値が「6」~「8」である場合に使用される抽籤値データ(当籤確定データ)は、フラググループDの種別が「弱レアB」であり且つ遊技状況の値が「0」~「2」である場合に使用される抽籤値データと同じになる。 In this embodiment, in the storage area for the lottery value group, the area from the address labeled "dVCVO_1" to the address two bytes away stores label data "cPRB_HIT" for specifying the lottery value data (winning lottery confirmation data) used when the type of flag group D is "weak rare B" and the value of the game status is "0 (NVC end next game)" to "2 (NVC number of games 1 or more)". Also, in this embodiment, in an ART lottery using the ART lottery table during CZ, a winning lottery is confirmed even if the type of flag group D is "other rare role type" or "premium type" and the value of the game status is "6 (AVC2 number of games 0)" to "8 (VCR)". Therefore, the lottery value data (winning lottery data) used when the type of flag group D is "Other rare role type" or "Premium type" and the game status value is "6" to "8" will be the same as the lottery value data used when the type of flag group D is "Weak rare B" and the game status value is "0" to "2".

そこで、本実施形態では、テーブルデータの容量を節約するため、図281に示すように、CZ中ART抽籤テーブルの抽籤値群の格納領域内において、先頭アドレス側から、ラベル「dVCVO_0」、「dVCVO_1」、「dVCVO_2」(「dVCVO_3」)の順(フラググループDの種別を示す数値の小さい順)で各格納領域を配置せずに、ラベル「dVCVO_0」、「dVCVO_2」(「dVCVO_3」)、「dVCVO_1」の順で各格納領域を配置する。そして、ラベル「dVCVO_1」が付されたアドレスから2バイト先のアドレスまでの領域に格納されるデータ(ラベルデータ「cPRB_HIT」)を、フラググループの種別が「その他レア役系」又は「プレミア系」であり且つ遊技状況の値が「6」~「8」である場合のデータとしても用いる(兼用する)。
すなわち、ソースプログラム上で参照されるCZ中ART抽籤テーブル内では、フラググループ毎の抽籤値群の格納領域の配置順序を適宜調整して、配置位置が隣り合う2つの抽籤値群の格納領域間(ラベル「dVCVO_2」及び「dVCVO_3」が付されたアドレスから始まる抽籤値群の格納領域とラベル「dVCVO_1」が付されたアドレスから始まる高確時用の抽籤値群の格納領域との間)において、抽籤値に関するデータ(ラベルデータ)の一部が兼用されている。
Therefore, in this embodiment, in order to save the capacity of the table data, as shown in FIG. 281, in the storage area of the lottery value group of the ART lottery table during CZ, instead of arranging the storage areas in the order of the labels "dVCVO_0", "dVCVO_1", "dVCVO_2"("dVCVO_3") (in order of the smallest number indicating the type of flag group D) from the leading address side, the storage areas are arranged in the order of the labels "dVCVO_0", "dVCVO_2"("dVCVO_3") and "dVCVO_1". Then, the data (label data "cPRB_HIT") stored in the area from the address with the label "dVCVO_1" to the address two bytes ahead is also used (combined) as data when the type of flag group is "other rare role type" or "premium type" and the value of the game situation is "6" to "8".
In other words, in the CZ ART lottery table referenced in the source program, the arrangement order of the storage areas of the lottery value groups for each flag group is adjusted appropriately, so that part of the data related to the lottery values (label data) is shared between the storage areas of two lottery value groups that are adjacent to each other (between the storage area of the lottery value groups starting from the addresses labeled "dVCVO_2" and "dVCVO_3" and the storage area of the lottery value group for high probability starting from the address labeled "dVCVO_1").

[各種効果]
上述のように、本実施形態では、ソースプログラム上で使用される抽籤テーブルにおいて、抽籤回数と、抽籤で使用する出玉抽籤用乱数値が格納された乱数格納領域のアドレスを指定するためのオフセット値とが格納された1バイトの複合データが規定される。この場合、2つのデータを別個に規定する必要が無くなるので、その分、テーブルデータの容量(メインROM102の使用容量)を低減することができる。その結果、メインROM102内のプログラム領域の空き容量を増やし、ROM容量が圧迫されること抑制することができるとともに、処理の高速化も図ることができる。さらに、本実施形態では、メインROM102の空き容量を増大させることができるので、遊技性能や出玉性能に関するデータやプログラムを格納するための容量を確保することができる。すなわち、メインROM102の増えた空き容量を活用して、遊技性を高めることが可能になる。
[Various effects]
As described above, in this embodiment, in the lottery table used on the source program, a 1-byte composite data is defined that stores the number of lotteries and an offset value for specifying the address of the random number storage area in which the random number value for the ball lottery used in the lottery is stored. In this case, since it is not necessary to separately define the two data, the capacity of the table data (the capacity used by the main ROM 102) can be reduced accordingly. As a result, the free capacity of the program area in the main ROM 102 can be increased, the ROM capacity can be suppressed from being compressed, and the processing speed can be increased. Furthermore, in this embodiment, the free capacity of the main ROM 102 can be increased, so that the capacity for storing data and programs related to the game performance and ball output performance can be secured. In other words, it is possible to utilize the increased free capacity of the main ROM 102 to improve the game playability.

また、本実施形態では、抽籤テーブル内で上述した構成の複合データを規定することにより、異なる種別の乱数を用いた抽籤処理が多くなっても、効率よく、使用する乱数を指定することができる。それゆえ、本実施形態では、処理のさらなる高速化が可能になる。 In addition, in this embodiment, by specifying the composite data of the above-mentioned configuration in the lottery table, it is possible to efficiently specify the random numbers to be used even if the number of lottery processes using different types of random numbers increases. Therefore, in this embodiment, it is possible to further speed up processing.

さらに、本実施形態では、上述のように、ソースプログラム上で使用される抽籤テーブル内において、配置位置が隣り合う2つの抽籤値群の格納領域間で抽籤値群の格納領域の一部又は全部を兼用することができるので、抽籤テーブルで規定するデータ量を減らすことができる。それゆえ、本実施形態では、メインROM102内のプログラム領域の空き容量をより一層増やすことが可能になる。 Furthermore, in this embodiment, as described above, in the lottery table used in the source program, part or all of the storage area for the lottery value groups can be shared between the storage areas for two lottery value groups that are adjacent in placement position, so the amount of data specified in the lottery table can be reduced. Therefore, in this embodiment, it is possible to further increase the free space in the program area in the main ROM 102.

<主制御回路の動作説明>
次に、図282~図303を参照して、主制御回路90のメインCPU101が、プログラムを用いて実行する各種処理の内容について説明する。なお、上記第1実施形態のパチスロ1と同様の処理については、その説明を省略又は簡略して説明する。
<Operation of the main control circuit>
Next, the contents of various processes executed by the main CPU 101 of the main control circuit 90 using a program will be described with reference to Figures 282 to 303. Note that the description of the same processes as those in the slot machine 1 of the first embodiment will be omitted or will be simplified.

[設定変更確認処理]
まず、図282及び図283を参照して、電源投入(リセット割込)時処理(図64参照)中のS15で行う、本実施形態の設定変更確認処理について説明する。なお、図282は、設定変更確認処理の手順を示すフローチャートであり、図283は、該フローチャート中のS1513の処理を実行するためのソースプログラムの一例を示す図である。
[Settings change confirmation process]
First, the setting change confirmation process of this embodiment, which is performed in S15 during the power-on (reset interrupt) process (see Fig. 64), will be described with reference to Fig. 282 and Fig. 283. Fig. 282 is a flow chart showing the procedure of the setting change confirmation process, and Fig. 283 is a diagram showing an example of a source program for executing the process of S1513 in the flow chart.

まず、メインCPU101は、メインRAM103内の規定外RAM領域の初期化処理を行う(S1501)。次いで、メインCPU101は、1割り込み待ち処理を行う(S1502)。この処理は、上記第1実施形態(図68中のS42の処理)と同様にして行われる。 First, the main CPU 101 performs initialization processing of the non-standard RAM area in the main RAM 103 (S1501). Next, the main CPU 101 performs processing to wait for one interrupt (S1502). This processing is performed in the same manner as in the first embodiment (processing of S42 in FIG. 68).

次いで、メインCPU101は、RAM初期化処理を行う(S1503)。この処理では、メインCPU101は、図272に示す本実施形態のメインRAM103の遊技用RAM領域内の「RAM異常時」又は「設定変更開始時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 Next, the main CPU 101 performs a RAM initialization process (S1503). In this process, the main CPU 101 sets the address of "RAM abnormality" or "setting change start" in the game RAM area of the main RAM 103 of this embodiment shown in FIG. 272 as the starting address for starting initialization, and erases (clears) the information from the starting address to the final address of the game RAM area.

次いで、メインCPU101は、設定用鍵型スイッチ54がオン状態であるか否かを判別する(S1504)。なお、設定用鍵型スイッチ54に差し込まれる設定キー(不図示)は、本実施形態のパチスロ1の設定(設定値「1」、「2」、「5」、「6」(設定値の内部値は「0」~「3」))を操作するための操作キーであり、設定キーがオンされていると、設定用鍵型スイッチ54がオン状態となる。 Next, the main CPU 101 determines whether the setting key switch 54 is in the ON state (S1504). The setting key (not shown) inserted into the setting key switch 54 is an operation key for operating the settings of the pachislot 1 of this embodiment (setting values "1", "2", "5", "6" (internal values of the setting values are "0" to "3")), and when the setting key is ON, the setting key switch 54 is in the ON state.

S1504において、メインCPU101が、設定用鍵型スイッチ54がオン状態でないと判別したとき(S1504がNO判定の場合)、メインCPU101は、設定変更確認処理を終了し、処理を電源投入(リセット割込)時処理(図64参照)のS16の処理に移す。一方、S1504において、メインCPU101が、設定用鍵型スイッチ54がオン状態であると判別したとき(S1504がYES判定の場合)、メインCPU101は、メダル受付禁止の処理を行う(S1505)。 When the main CPU 101 determines in S1504 that the setting key switch 54 is not on (if S1504 is a NO judgement), the main CPU 101 ends the setting change confirmation process and moves to S16 of the power-on (reset interrupt) processing (see FIG. 64). On the other hand, when the main CPU 101 determines in S1504 that the setting key switch 54 is on (if S1504 is a YES judgement), the main CPU 101 performs medal acceptance prohibition processing (S1505).

次いで、メインCPU101は、Lレジスタに設定変更開始又は設定確認開始の情報(005H)をセットし、図70で説明した設定変更コマンド(設定変更/設定確認開始)の生成格納処理を行う(S1506)。次いで、メインCPU101は、エラーカウントリレーをオン状態にセットする(S1507)。 Next, the main CPU 101 sets the setting change start or setting check start information (005H) in the L register, and performs the process of generating and storing the setting change command (setting change/setting check start) described in FIG. 70 (S1506). Next, the main CPU 101 sets the error count relay to the ON state (S1507).

次いで、メインCPU101は、設定変更及び設定確認のいずれが行われたかを判別する(S1508)。 Next, the main CPU 101 determines whether a setting change or setting confirmation has been performed (S1508).

S1508において、メインCPU101が、設定変更が行われていない(設定確認が行われた)と判別したとき(S1508がNO判定の場合)、メインCPU101は、後述のS1515の処理を行う。一方、S1508において、メインCPU101が、設定変更が行われた(設定確認が行われていない)と判別したとき(S1508がYES判定の場合)、メインCPU101は、設定値の更新処理を行う(S1509)。なお、この処理では、更新後の設定値(内部値)は、Aレジスタに一旦格納される。 When the main CPU 101 determines in S1508 that a setting change has not been made (setting confirmation has been made) (if S1508 returns NO), the main CPU 101 performs the process of S1515 described below. On the other hand, when the main CPU 101 determines in S1508 that a setting change has been made (setting confirmation has not been made) (if S1508 returns YES), the main CPU 101 performs a process of updating the setting value (S1509). Note that in this process, the updated setting value (internal value) is temporarily stored in the A register.

次いで、メインCPU101は、設定値7セグ表示設定処理を行う(S1510)。この処理により、更新後の設定値が情報表示器6内の7セグLEDで表示可能になる。設定値7セグ表示設定処理の詳細については、後述の図284を参照しながら後で説明する。なお、図示しないが、設定値7セグ表示設定処理の前には、Aレジスタに一旦格納された設定値(内部値)をスタックポインタSPに退避させる処理が行われ、設定値7セグ表示設定処理の後には、スタックポインタSPに退避させていた設定値(内部値)をAレジスタに戻す処理が行われる。 Next, the main CPU 101 performs a seven-segment setting value display setting process (S1510). This process enables the updated setting value to be displayed on the seven-segment LED in the information display 6. Details of the seven-segment setting value display setting process will be described later with reference to FIG. 284. Although not shown, before the seven-segment setting value display setting process, a process is performed to save the setting value (internal value) temporarily stored in the A register to the stack pointer SP, and after the seven-segment setting value display setting process, a process is performed to return the setting value (internal value) saved in the stack pointer SP to the A register.

次いで、メインCPU101は、リセットスイッチ76がオン状態であるか否かを判別する(S1511)。 Next, the main CPU 101 determines whether the reset switch 76 is on or not (S1511).

S1511において、メインCPU101が、リセットスイッチ76がオン状態であると判別したとき(S1511がYES判定の場合)、メインCPU101は、処理をS1509の処理に戻し、S1509以降の処理を繰り返す。一方、S1511において、メインCPU101が、リセットスイッチ76がオン状態でないと判別したとき(S1511がNO判定の場合)、メインCPU101は、スタートスイッチ79がオン状態であるか否かを判別する(S1512)。 When the main CPU 101 determines in S1511 that the reset switch 76 is on (if S1511 is a YES judgement), the main CPU 101 returns the process to S1509 and repeats the processes from S1509 onwards. On the other hand, when the main CPU 101 determines in S1511 that the reset switch 76 is not on (if S1511 is a NO judgement), the main CPU 101 determines whether the start switch 79 is on (S1512).

S1512において、メインCPU101が、スタートスイッチ79がオン状態でないと判別したとき(S1512がNO判定の場合)、メインCPU101は、処理をS1511の処理に戻し、S1511以降の処理を繰り返す。 When the main CPU 101 determines in S1512 that the start switch 79 is not on (if S1512 is a NO judgment), the main CPU 101 returns the process to S1511 and repeats the processes from S1511 onward.

一方、S1512において、メインCPU101が、スタートスイッチ79がオン状態であると判別したとき(S1512がYES判定の場合)、メインCPU101は、設定値(内部値)の格納処理、並びに、設定値の高低情報及び偶奇情報の算出格納処理を行う(S1513)。 On the other hand, in S1512, when the main CPU 101 determines that the start switch 79 is on (if S1512 is judged as YES), the main CPU 101 performs a process of storing the set value (internal value) and a process of calculating and storing high/low information and even/odd information of the set value (S1513).

このS1513の処理では、メインCPU101は、更新後の設定値(内部値)をメインRAM103に設けられた設定値格納領域(不図示)に格納するとともに、更新後の設定値(内部値)に対して所定の演算を行い、該設定値の高低情報及び偶奇情報を生成(算出)する。なお、本実施形態では、所定の演算として設定値の内部値を「2」で除算する演算を行い、該除算結果として得られる、商の値を設定値の高低情報とし、余りの値を設定値の偶奇情報とする。そして、メインCPU101は、生成(算出)された設定値の高低情報及び偶奇情報を、それぞれメインRAM103に設けられた図示しない設定値高低格納領域(高低情報格納領域)及び設定値偶奇格納領域(偶奇情報格納領域)に格納する。 In the process of S1513, the main CPU 101 stores the updated setting value (internal value) in a setting value storage area (not shown) provided in the main RAM 103, and performs a predetermined calculation on the updated setting value (internal value) to generate (calculate) high/low information and even/odd information for the setting value. In this embodiment, the predetermined calculation is to divide the internal value of the setting value by "2", and the quotient value obtained as a result of the division is set as the high/low information for the setting value, and the remainder is set as the even/odd information for the setting value. The main CPU 101 then stores the generated (calculated) high/low information and even/odd information for the setting value in a setting value high/low storage area (high/low information storage area) and a setting value even/odd storage area (even/odd information storage area) provided in the main RAM 103, respectively, not shown.

次いで、メインCPU101は、設定用鍵型スイッチ54がオフ状態であるか否かを判別する(S1514)。 Next, the main CPU 101 determines whether the setting key switch 54 is in the OFF state (S1514).

S1514において、メインCPU101が、設定用鍵型スイッチ54がオフ状態でないと判別したとき(S1514がNO判定の場合)、メインCPU101は、S1514の処理を繰り返す。一方、S1514において、メインCPU101が、設定用鍵型スイッチ54がオフ状態であると判別したとき(S1514がYES判定の場合)、メインCPU101は、後述のS1515の処理を行う。 When the main CPU 101 determines in S1514 that the setting key switch 54 is not in the OFF state (if S1514 is a NO judgment), the main CPU 101 repeats the process of S1514. On the other hand, when the main CPU 101 determines in S1514 that the setting key switch 54 is in the OFF state (if S1514 is a YES judgment), the main CPU 101 performs the process of S1515 described below.

S1508がNO判定の場合又はS1514がYES判定の場合、メインCPU101は、設定変更及び設定確認のいずれが行われたか否かを判別する(S1515)。 If S1508 returns a NO judgment or S1514 returns a YES judgment, the main CPU 101 determines whether a setting change or setting confirmation has been performed (S1515).

S1515において、メインCPU101が、設定変更が行われていない(設定確認が行われた)と判別したとき(S1515がNO判定の場合)、メインCPU101は、後述のS1517の処理を行う。一方、S1515において、メインCPU101が、設定変更が行われた(設定確認が行われていない)と判別したとき(S1515がYES判定の場合)、メインCPU101は、RAM初期化処理を行う(S1516)。この処理では、メインCPU101は、図272に示すメインRAM103の遊技用RAM領域内の図示しない「設定変更終了時」のアドレス(設定値格納領域の次のアドレス)を、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 When the main CPU 101 determines in S1515 that no setting change has been made (setting confirmation has been made) (if S1515 is a NO judgment), the main CPU 101 performs the process of S1517 described below. On the other hand, when the main CPU 101 determines in S1515 that a setting change has been made (setting confirmation has not been made) (if S1515 is a YES judgment), the main CPU 101 performs RAM initialization processing (S1516). In this processing, the main CPU 101 sets the address (next address in the setting value storage area) of "End of setting change" (not shown) in the game RAM area of the main RAM 103 shown in FIG. 272 as the top address for starting initialization, and erases (clears) the information from the top address to the final address of the game RAM area.

S1516の処理後又はS1515がNO判定の場合、メインCPU101は、Lレジスタに設定変更終了又は設定確認終了の情報(004H)をセットし、図70で説明した設定変更コマンド(設定変更/設定確認終了)の生成格納処理を行う(S1517)。そして、S1517の処理後、メインCPU101は、設定変更確認処理を終了し、処理を電源投入(リセット割込)時処理(図64参照)のS16の処理に移す。 After processing S1516 or if S1515 is judged as NO, the main CPU 101 sets the setting change end or setting confirmation end information (004H) in the L register and performs the process of generating and storing the setting change command (setting change/setting confirmation end) described in FIG. 70 (S1517). Then, after processing S1517, the main CPU 101 ends the setting change confirmation process and moves the process to S16 of the power-on (reset interrupt) processing (see FIG. 64).

本実施形態では、上述のようにして、設定変更確認処理が行われる。なお、本実施形態のパチスロ1では、上述のように、主制御基板71(メインCPU101)は、上記S1513の処理において、設定値に対して所定の演算を施し、設定値の高低情報及び偶奇情報を算出(生成)する。それゆえ、主制御基板71(メインCPU101)は、設定値種別算出手段としても機能する。 In this embodiment, the setting change confirmation process is performed as described above. Note that in the pachislot 1 of this embodiment, as described above, the main control board 71 (main CPU 101) performs a predetermined calculation on the setting value in the process of S1513 above, and calculates (generates) high/low information and even/odd information for the setting value. Therefore, the main control board 71 (main CPU 101) also functions as a setting value type calculation means.

上述した設定変更確認処理中のS1513の処理(設定値の内部値の格納処理、並びに、設定値の高低情報及び偶奇情報の算出格納処理)は、メインCPU101が、図283のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、次のような処理が行われる。 The process of S1513 during the setting change confirmation process described above (the process of storing the internal value of the setting value, and the process of calculating and storing the high/low information and even/odd information of the setting value) is performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 283. Specifically, the following process is performed.

まず、メインCPU101がソースコード「LDQ (wWAVENUM),A」を実行すると、Aレジスタに格納された更新後の設定値の内部値(「0」~「3」)が、Qレジスタの格納データ(上位側アドレス値)と整数値「wWAVENUM」(下位側アドレス値)とで指定されるメインRAM103内のアドレス(先頭アドレス)に配置された設定値格納領域に格納される。次いで、メインCPU101がソースコード「DIV E,A,2」を実行すると、Aレジスタにセットされているデータ値(設定値の内部値「0」~「3」)が「2」で除算され、該除算結果で得られる、商の値が設定値の高低情報としてAレジスタに格納され、余りの値が設定値の偶奇情報としてEレジスタに格納される。 First, when the main CPU 101 executes the source code "LDQ (wWAVENUM), A", the internal value of the updated setting value stored in the A register ("0" to "3") is stored in the setting value storage area located at the address (first address) in the main RAM 103 specified by the data stored in the Q register (higher address value) and the integer value "wWAVENUM" (lower address value). Next, when the main CPU 101 executes the source code "DIVE E, A, 2", the data value set in the A register (internal setting value "0" to "3") is divided by "2", and the quotient value obtained by the division is stored in the A register as the high/low setting value information, and the remainder value is stored in the E register as the even/odd setting value information.

この演算処理(除算処理)において、設定値が「1」(設定値の内部値が「0」)である場合には、商の値が「0」となり、余りの値が「0」となる。設定値が「2」(設定値の内部値が「1」)である場合には、商の値が「0」となり、余りの値が「1」となる。設定値が「5」(設定値の内部値が「2」)である場合には、商の値が「1」となり、余りの値が「0」となる。また、設定値が「6」(設定値の内部値が「3」)である場合には、商の値が「1」となり、余りの値が「1」となる。すなわち、設定値が低値(「1」又は「2」)である場合に設定値の内部値に対して上記演算(除算)が行われると、Aレジスタに「0」がセットされ、設定値が高値(「5」又は「6」)である場合に設定値の内部値に対して上記演算(除算)が行われると、Aレジスタに「1」がセットされる。また、設定値が奇数(「1」又は「5」)である場合に設定値の内部値に対して上記演算(除算)が行われると、Eレジスタに「0」がセットされ、設定値が偶数(「2」又は「6」)である場合に設定値の内部値に対して上記演算(除算)が行われると、Eレジスタに「1」がセットされる。 In this calculation (division), if the set value is "1" (internal value of the set value is "0"), the quotient will be "0" and the remainder will be "0". If the set value is "2" (internal value of the set value is "1"), the quotient will be "0" and the remainder will be "1". If the set value is "5" (internal value of the set value is "2"), the quotient will be "1" and the remainder will be "0". Also, if the set value is "6" (internal value of the set value is "3"), the quotient will be "1" and the remainder will be "1". In other words, if the set value is a low value ("1" or "2") and the above calculation (division) is performed on the internal value of the set value, "0" is set to the A register, and if the set value is a high value ("5" or "6") and the above calculation (division) is performed on the internal value of the set value, "1" is set to the A register. Furthermore, if the set value is an odd number ("1" or "5") and the above operation (division) is performed on the internal value of the set value, "0" is set to the E register, and if the set value is an even number ("2" or "6") and the above operation (division) is performed on the internal value of the set value, "1" is set to the E register.

次いで、メインCPU101がソースコード「LDQ (wLOW_HIH),A」を実行すると、Aレジスタに格納された設定値の高低情報(1又は0)が、Qレジスタの格納データ(上位側アドレス値)と整数値「wLOW_HIH」(下位側アドレス値)とで指定されるメインRAM103内のアドレス(先頭アドレス)に配置された設定値高低格納領域(不図示)に格納される。 Next, when the main CPU 101 executes the source code "LDQ (wLOW_HIH), A", the high/low setting value information (1 or 0) stored in the A register is stored in a high/low setting value storage area (not shown) located at an address (first address) in the main RAM 103 specified by the data stored in the Q register (high-order address value) and the integer value "wLOW_HIH" (low-order address value).

次いで、メインCPU101がソースコード「LDQ (wEVN_ODD),E」が実行されると、Eレジスタに格納された設定値の偶奇情報(1又は0)が、Qレジスタの格納データ(上位側アドレス値)と整数値「wEVN_ODD」(下位側アドレス値)とで指定されるメインRAM103内のアドレス(先頭アドレス)に配置された設定値偶奇格納領域(不図示)に格納される。なお、本実施形態では、設定値の高低情報の格納処理を設定値の偶奇情報の格納処理より先に行う例を説明したが、本発明はこれに限定されず、設定値の高低情報の格納処理が設定値の偶奇情報の格納処理の後に行われてもよい。また、設定値が第1実施形態のように、「1」~「6」(内部値が「0」~「5」)であれば、設定値の高中低情報(「2」、「1」又は「0」)が、設定値高低格納領域に格納されてもよい。 Next, when the main CPU 101 executes the source code "LDQ (wEVN_ODD), E", the even/odd information (1 or 0) of the set value stored in the E register is stored in the even/odd set value storage area (not shown) located at the address (first address) in the main RAM 103 specified by the data stored in the Q register (upper address value) and the integer value "wEVN_ODD" (lower address value). In this embodiment, the high/low set value information is stored before the even/odd set value information is stored, but the present invention is not limited to this, and the high/low set value information may be stored after the even/odd set value information. Also, if the set value is "1" to "6" (internal value is "0" to "5") as in the first embodiment, the high/middle/low set value information ("2", "1", or "0") may be stored in the high/low set value storage area.

上述した設定変更確認処理中のS1513の処理において、設定値の高低情報及び偶奇情報を所定の演算処理により予め生成(算出)し、それぞれを対応する格納領域に格納した場合、次のような効果が得られる。 In the process of S1513 during the setting change confirmation process described above, if the high/low setting value information and the even/odd setting value information are generated (calculated) in advance by a specified calculation process and stored in the corresponding storage area, the following effects can be obtained.

本実施形態では、上述のように、設定値の高低情報又は偶奇情報に応じて抽籤値(抽籤係数)が変化する抽籤テーブル(例えば、図215のモード移行抽籤テーブル、図220のモード別CZ抽籤テーブル等)を用いて抽籤処理を行う場合がある。このような場合、本実施形態では、設定値高低格納領域及び設定値偶奇格納領域にそれぞれ予め格納されている設定値の高低情報及び偶奇情報を参照するだけで所望の抽籤値(抽籤テーブル)を選択して抽籤処理を実行することができる。 In this embodiment, as described above, lottery processing may be performed using a lottery table (e.g., the mode transition lottery table in FIG. 215, the mode-specific CZ lottery table in FIG. 220, etc.) in which the lottery value (lottery coefficient) changes depending on the high/low setting value information or the even/odd setting value information. In such cases, in this embodiment, the desired lottery value (lottery table) can be selected and lottery processing can be performed simply by referring to the high/low setting value information and the even/odd setting value information that are pre-stored in the high/low setting value storage area and the even/odd setting value storage area, respectively.

それゆえ、本実施形態では、抽籤処理毎に設定値の高低及び/又は偶奇を判定する処理が必要無くなり、その処理分の処理命令(ソースコード)を省略することができ、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102の空き容量を増やし、ROM容量が圧迫されることを抑制することができるとともに、処理の高速化も図ることができる。さらに、本実施形態では、メインROM102の空き容量を増やすことができるので、遊技性能や出玉性能に関するデータやプログラムを格納するための容量を確保することができる。それゆえ、本実施形態では、メインROM102の増えた空き容量を活用して、遊技性を高めることも可能になる。 Therefore, in this embodiment, there is no need for processing to determine whether the set value is high or low and/or even or odd for each lottery process, and the processing instructions (source code) for that processing can be omitted, making it possible to reduce the capacity of the source program (usage capacity of main ROM 102). As a result, in this embodiment, the free space in main ROM 102 can be increased, making it possible to prevent ROM capacity from being strained and also to speed up processing. Furthermore, in this embodiment, since the free space in main ROM 102 can be increased, it is possible to ensure capacity for storing data and programs related to game performance and ball output performance. Therefore, in this embodiment, it is also possible to improve gameplay by utilizing the increased free space in main ROM 102.

[設定値7セグ表示処理]
次に、図284及び図285を参照して、設定変更確認処理(図282参照)中のS1510で行う、設定値7セグ表示処理について説明する。なお、図284は、設定値7セグ表示処理の手順を示すフローチャートであり、図285は、該フローチャート中のS1521及びS1522の処理を実行するためのソースプログラムの一例を示す図である。
[Setting value 7-segment display processing]
Next, the seven-segment setting value display process performed in S1510 of the setting change confirmation process (see Fig. 282) will be described with reference to Fig. 284 and Fig. 285. Fig. 284 is a flowchart showing the procedure of the seven-segment setting value display process, and Fig. 285 is a diagram showing an example of a source program for executing the processes of S1521 and S1522 in the flowchart.

まず、メインCPU101は、設定値(内部値)の奇数化処理を行う(S1521)。この処理では、メインCPU101は、設定値の内部値(「0」~「3」)のデータ(8ビットデータ)のビット0に「1」をセット(所定のビットセット処理)して、設定値の内部値を奇数にする。なお、この奇数化処理前の設定値の内部値が奇数(「1」又は「3」)である場合には、設定値(内部値)のビット0の値がすでに「1」であるので、この奇数化処理において、設定値のビット0の値(「1」)が維持される。 First, the main CPU 101 performs an oddification process on the set value (internal value) (S1521). In this process, the main CPU 101 sets "1" (a specified bit set process) to bit 0 of the data (8-bit data) of the internal value ("0" to "3") of the set value, making the internal value of the set value an odd number. Note that if the internal value of the set value before this oddification process is an odd number ("1" or "3"), the value of bit 0 of the set value (internal value) is already "1", so in this oddification process, the value of bit 0 of the set value ("1") is maintained.

次いで、メインCPU101は、7セグ表示用設定値の生成処理(S1522)。この処理では、メインCPU101は、設定値の内部値「0」、「1」、「2」及び「3」を、それぞれ、情報表示器6内の7セグLEDで表示される設定値の数値(7セグ表示用設定値)「1」、「2」、「5」及び「6」を変換する。具体的には、メインCPU101は、奇数化処理前の設定値の内部値に奇数化処理後の設定値の内部値を加算して、奇数化処理前の設定値の内部値に対応する7セグ表示用設定値を生成する。 Next, the main CPU 101 performs a process of generating a setting value for 7-segment display (S1522). In this process, the main CPU 101 converts the internal setting values "0", "1", "2", and "3" into the numerical setting values (setting values for 7-segment display) "1", "2", "5", and "6" displayed on the 7-segment LED in the information display 6, respectively. Specifically, the main CPU 101 adds the internal value of the setting value after the oddification process to the internal value of the setting value before the oddification process to generate a setting value for 7-segment display corresponding to the internal value of the setting value before the oddification process.

次いで、メインCPU101は、7セグ表示用設定値を表示データ格納領域(不図示)に格納する(S1523)。次いで、メインCPU101は、図161で説明した7セグ表示データ生成処理を行う(S1524)。この処理では、メインCPU101は、7セグ表示用設定値に基づいて、設定値表示データ(7セグ表示データ)を生成する。そして、S1524の処理後、メインCPU101は、設定値7セグ表示処理を終了し、処理を設定変更確認処理(図282参照)のS1511の処理に移す。 Next, the main CPU 101 stores the 7-segment display setting values in a display data storage area (not shown) (S1523). Next, the main CPU 101 performs the 7-segment display data generation process described in FIG. 161 (S1524). In this process, the main CPU 101 generates setting value display data (7-segment display data) based on the 7-segment display setting values. Then, after processing S1524, the main CPU 101 ends the setting value 7-segment display process and moves the process to processing S1511 of the setting change confirmation process (see FIG. 282).

本実施形態では、上述のようにして、設定値7セグ表示処理が行われる。なお、設定値を表示する7セグLEDは、本発明に係る表示器の一具体例を示すものである。また、本実施形態のパチスロ1では、上述のように、主制御基板71(メインCPU101)は、設定値7セグ表示処理において、設定値表示データ(7セグ表示データ)を生成する。それゆえ、主制御基板71(メインCPU101)は、設定値表示手段としても機能する。さらに、主制御基板71(メインCPU101)は、設定値7セグ表示処理において、設定値の内部値を、対応する7セグ表示用設定値に変換する。それゆえ、主制御基板71(メインCPU101)は、設定値変換手段としても機能する。 In this embodiment, the setting value 7-segment display process is performed as described above. The 7-segment LED that displays the setting value is a specific example of a display device according to the present invention. In addition, in the pachislot 1 of this embodiment, as described above, the main control board 71 (main CPU 101) generates setting value display data (7-segment display data) in the setting value 7-segment display process. Therefore, the main control board 71 (main CPU 101) also functions as a setting value display means. Furthermore, in the setting value 7-segment display process, the main control board 71 (main CPU 101) converts the internal value of the setting value into the corresponding setting value for 7-segment display. Therefore, the main control board 71 (main CPU 101) also functions as a setting value conversion means.

上述した設定値7セグ表示処理中のS1521及びS1522の処理(設定値の内部値の奇数化処理及び7セグ表示用設定値の生成処理)は、メインCPU101が、図285のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、次のような処理が行われる。 The processes of S1521 and S1522 during the above-mentioned 7-segment display process of the set value (the process of making the internal value of the set value odd and the process of generating the set value for the 7-segment display) are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 285. Specifically, the following process is performed.

まず、メインCPU101がソースコード「LD E,A」を実行すると、Aレジスタにセットされているデータ値(設定値の内部値「0」~「3」)がEレジスタに格納される。この処理により、奇数化処理前の設定値の内部値をEレジスタに退避させる。 First, when the main CPU 101 executes the source code "LD E, A", the data value set in the A register (internal set value "0" to "3") is stored in the E register. This process saves the internal set value before the oddification process to the E register.

次いで、メインCPU101がソースコード「SET 0,A」(SET命令:ビットセット処理)を実行すると、Aレジスタのビット0に「1」がセットされる。すなわち、このSET命令により、Aレジスタに格納されている設定値の内部値に対して奇数化処理が実行される。そして、このSET命令では、奇数化処理後の設定値の内部値は、Aレジスタに格納される。 Next, when the main CPU 101 executes the source code "SET 0, A" (SET instruction: bit set processing), "1" is set to bit 0 of the A register. In other words, this SET instruction executes an oddification process on the internal value of the set value stored in the A register. Then, with this SET instruction, the internal value of the set value after the oddification process is stored in the A register.

例えば、設定値の内部値が「0」(偶数)である場合において上記SET命令が実行されると、Aレジスタに格納されている奇数化処理前の設定値の内部値「0000000B」が奇数化処理より、「00000001B」(設定値の内部値=「1」)に変換され、奇数化処理後の設定値の内部値「00000001B」がAレジスタに格納される。設定値の内部値が「1」(奇数)である場合において上記SET命令が実行されると、Aレジスタに格納されている奇数化処理前の設定値の内部値「0000001B」は、奇数化処理より変化せず、奇数化処理後の設定値の内部値「00000001B」がAレジスタに格納される。設定値の内部値が「2」(偶数)である場合において上記SET命令が実行されると、Aレジスタに格納されている奇数化処理前の設定値の内部値「0000010B」が奇数化処理より、「00000011B」(設定値の内部値=「3」)に変換され、奇数化処理後の設定値の内部値「00000011B」がAレジスタに格納される。また、設定値の内部値が「3」(奇数)である場合において上記SET命令が実行されると、Aレジスタに格納されている奇数化処理前の設定値の内部値「0000011B」は、奇数化処理より変化せず、奇数化処理後の設定値の内部値「00000011B」がAレジスタに格納される。 For example, when the internal value of the set value is "0" (even number) and the SET command is executed, the internal value of the set value before the oddification process stored in the A register, "0000000B", is converted to "00000001B" (internal value of the set value = "1") by the oddification process, and the internal value of the set value after the oddification process, "00000001B", is stored in the A register. When the internal value of the set value is "1" (odd number) and the SET command is executed, the internal value of the set value before the oddification process stored in the A register, "0000001B", does not change by the oddification process, and the internal value of the set value after the oddification process, "00000001B", is stored in the A register. When the SET command is executed when the internal value of the set value is "2" (even number), the internal value of the set value before the oddification process stored in the A register, "0000010B", is converted to "00000011B" (internal value of the set value = "3") by the oddification process, and the internal value of the set value after the oddification process, "00000011B", is stored in the A register. Also, when the SET command is executed when the internal value of the set value is "3" (odd number), the internal value of the set value before the oddification process stored in the A register, "0000011B", does not change by the oddification process, and the internal value of the set value after the oddification process, "00000011B", is stored in the A register.

その後、メインCPU101がソースコード「ADD A,E」(ADD命令)を実行すると、Aレジスタに格納されている奇数化処理後の設定値の内部値と、Eレジスタに格納されている奇数化処理前の設定値の内部値とが加算され、該加算結果がAレジスタに格納される。このADD命令により、奇数化処理前の設定値の内部値に対応する7セグ表示用設定値(「1」,「2」,「5」又は「6」:加算結果)が生成される。 After that, when the main CPU 101 executes the source code "ADD A, E" (ADD instruction), the internal value of the set value after oddification processing stored in the A register is added to the internal value of the set value before oddification processing stored in the E register, and the addition result is stored in the A register. This ADD instruction generates a setting value for the 7-segment display ("1", "2", "5" or "6": addition result) that corresponds to the internal value of the set value before oddification processing.

例えば、奇数化処理前の設定値の内部値が「0」である場合において上記ADD命令が実行されると、Aレジスタに格納されている奇数化処理後の設定値の内部値「1(0000001B)」と、Eレジスタに格納されている奇数化処理前の設定値の内部値「0(0000000B)」とが加算され、奇数化処理前の設定値の内部値「0」に対応する7セグ表示用設定値「1(0000001B)」が生成される。奇数化処理前の設定値の内部値が「1」である場合において上記ADD命令が実行されると、Aレジスタに格納されている奇数化処理後の設定値の内部値「1(0000001B)」と、Eレジスタに格納されている奇数化処理前の設定値の内部値「1(0000001B)」とが加算され、奇数化処理前の設定値の内部値「1」に対応する7セグ表示用設定値「2(0000010B)」が生成される。奇数化処理前の設定値の内部値が「2」である場合において上記ADD命令が実行されると、Aレジスタに格納されている奇数化処理後の設定値の内部値「3(0000011B)」と、Eレジスタに格納されている奇数化処理前の設定値の内部値「2(0000010B)」とが加算され、奇数化処理前の設定値の内部値「2」に対応する7セグ表示用設定値「5(0000101B)」が生成される。また、奇数化処理前の設定値の内部値が「3」である場合において上記ADD命令が実行されると、Aレジスタに格納されている奇数化処理後の設定値の内部値「3(0000011B)」と、Eレジスタに格納されている奇数化処理前の設定値の内部値「3(0000011B)」とが加算され、奇数化処理前の設定値の内部値「3」に対応する7セグ表示用設定値「6(0000111B)」が生成される。 For example, when the internal value of the setting value before oddification is "0", if the ADD command is executed, the internal value of the setting value after oddification stored in the A register "1 (0000001B)" is added to the internal value of the setting value before oddification stored in the E register "0 (0000000B)", generating a setting value for 7-segment display "1 (0000001B)" corresponding to the internal value of the setting value before oddification "0". When the ADD command is executed when the internal value of the setting value before oddification is "1", the internal value of the setting value after oddification stored in the A register "1 (0000001B)" is added to the internal value of the setting value before oddification stored in the E register "1 (0000001B)", generating a setting value for 7-segment display "2 (0000010B)" corresponding to the internal value of the setting value before oddification "1". When the ADD command is executed when the internal value of the set value before oddification is "2", the internal value of the set value after oddification stored in the A register "3 (0000011B)" is added to the internal value of the set value before oddification stored in the E register "2 (0000010B)", and a 7-segment display set value "5 (0000101B)" corresponding to the internal value of the set value before oddification "2" is generated. When the ADD command is executed when the internal value of the set value before oddification is "3", the internal value of the set value after oddification stored in the A register "3 (0000011B)" is added to the internal value of the set value before oddification stored in the E register "3 (0000011B)", and a 7-segment display set value "6 (0000111B)" corresponding to the internal value of the set value before oddification "3" is generated.

上述のように、設定値の内部値に対応する7セグ表示用設定値を特定の演算処理(本実施形態では、ビットセット処理と加算処理との組み合わせ)により生成することにより、次のような効果が得られる。 As described above, the following effects can be obtained by generating the setting value for the 7-segment display corresponding to the internal value of the setting value through a specific calculation process (in this embodiment, a combination of bit set processing and addition processing).

一般的に、設定値の内部値を対応する7セグ表示用設定値を変換する手法としては、例えば、設定値の内部値を7セグ表示用設定値に変換するための表示変換用テーブルを用意する手法が用いられる。しかしながら、この手法では、メインROM102に、表示変換用テーブルを格納するとともに、変換処理において、該表示変換用テーブルにアクセスするための処理をソースプログラム上で規定する必要がある。 A typical method for converting an internal value of a setting value into a corresponding setting value for a 7-segment display is to prepare a display conversion table for converting the internal value of a setting value into a setting value for a 7-segment display. However, this method requires that the display conversion table be stored in the main ROM 102, and that the source program be specified for the process of accessing the display conversion table during the conversion process.

それに対して、上述した本実施形態の手法では、設定値の内部値に対応する7セグ表示用設定値を特定の演算処理により生成するので、表示変換用テーブル、及び、該表示変換用テーブルにアクセスするための処理が不要となり、その分、データテーブル及びソースプログラムの容量(メインROM102の使用容量)を低減することができる。それゆえ、本実施形態では、メインROM102内のプログラム領域及びデータテーブル領域の空き容量を増やし、ROM容量が圧迫されること抑制することができるとともに、処理の高速化も図ることができる。さらに、本実施形態では、メインROM102の空き容量を増やすことができるので、遊技性能や出玉性能に関するデータやプログラムを格納するための容量を確保することができる。それゆえ、本実施形態では、メインROM102の増えた空き容量を活用して、遊技性を高めることが可能になる。 In contrast, in the method of the present embodiment described above, the 7-segment display setting value corresponding to the internal value of the setting value is generated by a specific calculation process, so that the display conversion table and the process for accessing the display conversion table are not required, and the capacity of the data table and the source program (the capacity used by the main ROM 102) can be reduced accordingly. Therefore, in this embodiment, the free capacity of the program area and the data table area in the main ROM 102 can be increased, and the ROM capacity can be prevented from being compressed, and the processing speed can be increased. Furthermore, in this embodiment, the free capacity of the main ROM 102 can be increased, so that the capacity for storing data and programs related to the game performance and ball output performance can be secured. Therefore, in this embodiment, it is possible to improve the game playability by utilizing the increased free capacity of the main ROM 102.

[メインCPUの制御によるパチスロのメイン処理]
次に、図286を参照して、メインCPU101の制御により実行される本実施形態のパチスロ1のメイン処理(主要動作処理)について説明する。なお、図286は、メイン処理の手順を示すフローチャート(メインフロー)である。
[Main processing of pachislots controlled by the main CPU]
Next, referring to Fig. 286, the main processing (main operation processing) of the slot machine 1 of this embodiment executed under the control of the main CPU 101 will be described. Fig. 286 is a flowchart (main flow) showing the procedure of the main processing.

まず、メインCPU101は、RAM初期化処理(一遊技終了時アドレス)を行う(S2001)。この処理は、上記第1実施形態(図82中のS201の処理)と同様にして行われる。次いで、メインCPU101は、図83で説明したメダル受付・スタートチェック処理を行う(S2002)。 First, the main CPU 101 performs RAM initialization processing (address at the end of one game) (S2001). This processing is performed in the same manner as in the first embodiment (processing of S201 in FIG. 82). Next, the main CPU 101 performs the medal acceptance and start check processing described in FIG. 83 (S2002).

次いで、メインCPU101は、図91で説明した乱数取得処理を行う(S2003)。この処理では、メインCPU101は、内部当籤役抽籤用の乱数値(ハードラッチ乱数:0~65535)及びART関連の各種出玉抽籤で用いられる各種出玉抽籤用乱数値(ソフトラッチ乱数:0~65535、0~255)を抽出し、該抽出した各乱数値を、メインRAM103内の対応する乱数値格納領域(図272及び図273参照)に格納する。 Then, the main CPU 101 performs the random number acquisition process described in FIG. 91 (S2003). In this process, the main CPU 101 extracts random number values for the internal lottery draw (hard latch random numbers: 0-65535) and various ball payout draws (soft latch random numbers: 0-65535, 0-255) used in various ART-related ball payout draws, and stores each of the extracted random number values in the corresponding random number value storage area in the main RAM 103 (see FIGS. 272 and 273).

次いで、メインCPU101は、S2003で抽出した内部当籤役抽籤用の乱数値を用いて、図92で説明した内部抽籤処理を行う(S2004)。なお、この処理で決定される内部当籤役の種類、ボーナスに係る役が内部当籤役として決定された場合に移行するRT状態の種類、処理の制御パラメータ(ループ回数)などは、本実施形態のパチスロ1の仕様に対応するものに適宜変更される。 Next, the main CPU 101 performs the internal lottery process described in FIG. 92 using the random number value for the internal winning combination extracted in S2003 (S2004). Note that the type of internal winning combination determined in this process, the type of RT state to which the player transitions when a combination related to a bonus is determined as the internal winning combination, and the control parameters of the process (number of loops) are appropriately changed to those corresponding to the specifications of the slot machine 1 of this embodiment.

次いで、メインCPU101は、図柄設定処理を行う(S2005)。この処理では、メインCPU101は、例えば、当り要求フラグステータス(フラグステータス情報)から内部当籤役を生成する処理、当り要求フラグデータの展開処理、当り要求フラグデータを当り要求フラグ格納領域を格納する処理等を行う。なお、図柄設定処理の詳細については、後述の図287及び図288を参照しながら後で説明する。 Next, the main CPU 101 performs a pattern setting process (S2005). In this process, the main CPU 101 performs, for example, a process of generating an internal winning combination from the winning request flag status (flag status information), a process of expanding the winning request flag data, a process of storing the winning request flag data in the winning request flag storage area, and the like. Details of the pattern setting process will be described later with reference to Figures 287 and 288.

次いで、メインCPU101は、ゲーム数更新処理を行う(S2006)。この処理では、メインCPU101は、今回の遊技のスタートに伴い各種遊技状態のゲーム数(残りゲーム数)を更新する。例えば、メインCPU101は、RT1状態やRT3状態中のゲーム数、CZ前兆やART前兆中の前兆ゲーム数、CZ中のゲーム数、又は、通常ART中のゲーム数を更新(1減算)する。 Next, the main CPU 101 performs a game number update process (S2006). In this process, the main CPU 101 updates the number of games (number of remaining games) in various game states when the current game starts. For example, the main CPU 101 updates (subtracts 1) the number of games in the RT1 state or RT3 state, the number of premonition games in the CZ premonition or ART premonition, the number of games in the CZ, or the number of games in the normal ART.

次いで、メインCPU101は、スタートコマンド生成格納処理を行う(S2007)。この処理は、上記第1実施形態(図82中のS206の処理)と同様にして行われる。
次いで、メインCPU101は、図102で説明した第2インターフェースボード制御処理を行う(S2008)。なお、第2インターフェースボード制御処理は、メインRAM103の規定外用作業領域で実行される。
Next, the main CPU 101 performs a start command generating and storing process (S2007). This process is performed in the same manner as in the first embodiment (the process of S206 in FIG. 82).
Next, the main CPU 101 performs the second interface board control process described with reference to Fig. 102 (S2008). Note that the second interface board control process is executed in the non-regular use work area of the main RAM 103.

次いで、メインCPU101は、スタート時出玉関連抽籤処理を行う(S2009)。この処理では、メインCPU101は、主に、S2003で抽出した各種出玉抽籤用乱数値を用い、図250~図263で説明した遊技開始時に遊技状態に応じて行われるART関連の各種出玉抽籤を行う。また、この処理では、メインCPU101は、遊技ロックの抽籤処理も行う。なお、本実施形態では、例えば、遊技者にとって有利な遊技状態への移行が確定した場合に遊技ロックが発生し、これにより、有利な遊技状態への移行確定が遊技者に報知される。 Next, the main CPU 101 performs a lottery process related to the ball output at the start (S2009). In this process, the main CPU 101 mainly uses the random number values for the various ball output lotteries extracted in S2003 to perform various ART-related ball output lotteries that are performed according to the game state at the start of the game as described in Figures 250 to 263. In addition, in this process, the main CPU 101 also performs a lottery process for a game lock. Note that in this embodiment, for example, a game lock occurs when a transition to a game state that is advantageous to the player is confirmed, and the player is notified of the confirmation of the transition to the advantageous game state.

次いで、メインCPU101は、遊技ロック設定処理を行う(S2010)。この処理では、メインCPU101は、S2009で行われた遊技ロック抽籤の結果に応じて、遊技開始時の遊技ロックを実行する。なお、遊技ロック設定処理の詳細については、後述の図292を参照しながら後で説明する。 Then, the main CPU 101 performs a game lock setting process (S2010). In this process, the main CPU 101 executes a game lock at the start of play, depending on the result of the game lock lottery performed in S2009. Details of the game lock setting process will be described later with reference to FIG. 292.

次いで、メインCPU101は、リール停止初期設定処理を行う(S2011)。次いで、メインCPU101は、リール回転開始処理を行う(S2012)。次いで、メインCPU101は、リール回転開始コマンド生成格納処理を行う(S2013)。このS2011~S2013の処理は、上記第1実施形態(図82中のS209~S211の処理)と同様にして行われる。 Then, the main CPU 101 performs reel stop initial setting processing (S2011). Next, the main CPU 101 performs reel spin start processing (S2012). Next, the main CPU 101 performs reel spin start command generation and storage processing (S2013). The processing of S2011 to S2013 is performed in the same manner as in the first embodiment (the processing of S209 to S211 in FIG. 82).

次いで、メインCPU101は、図134及び図135で説明した引込優先順位格納処理を行う(S2014)。次いで、メインCPU101は、図138で説明したリール停止制御処理を行う(S2015)。次いで、メインCPU101は、図145で説明した入賞検索処理を行う(S2016)。なお、これらの各処理において、設定される処理の各種制御パラメータ(ループ回数、チェック回数等)は、本実施形態のパチスロ1の仕様に対応するものに適宜変更される。 Then, the main CPU 101 performs the attraction priority order storage process described in FIG. 134 and FIG. 135 (S2014). Next, the main CPU 101 performs the reel stop control process described in FIG. 138 (S2015). Next, the main CPU 101 performs the winning search process described in FIG. 145 (S2016). Note that in each of these processes, the various control parameters (number of loops, number of checks, etc.) that are set for the process are appropriately changed to those that correspond to the specifications of the pachislot 1 of this embodiment.

次いで、メインCPU101は、図148で説明したイリーガルヒットチェック処理を行う(S2017)。次いで、メインCPU101は、図150で入賞チェック・メダル払出処理を行う(S2018)。なお、これらの各処理において、設定される処理の各種制御パラメータ(チェック回数等)は、本実施形態のパチスロ1の仕様に対応するものに適宜変更される。 Next, the main CPU 101 performs the illegal hit check process described in FIG. 148 (S2017). Next, the main CPU 101 performs the winning check and medal payout process in FIG. 150 (S2018). Note that in each of these processes, the various control parameters (number of checks, etc.) that are set for the process are appropriately changed to correspond to the specifications of the pachislot 1 of this embodiment.

次いで、メインCPU101は、遊技ロック設定処理を行う(S2019)。この処理では、メインCPU101は、S2009で行われた遊技ロック抽籤の結果に応じて、遊技終了時の遊技ロックを実行する。なお、遊技ロック設定処理の詳細については、後述の図292を参照しながら後で説明する。 Then, the main CPU 101 performs a game lock setting process (S2019). In this process, the main CPU 101 executes a game lock at the end of the game depending on the result of the game lock lottery performed in S2009. Details of the game lock setting process will be described later with reference to FIG. 292.

次いで、メインCPU101は、停止時出玉関連抽籤処理を行う(S2020)。この処理では、メインCPU101は、主に、遊技状態に応じて、図250~図263で説明したリール停止時の各種抽籤を行う。 Next, the main CPU 101 performs lottery processing related to ball output at the time of reel stop (S2020). In this processing, the main CPU 101 mainly performs various lotteries at the time of reel stop described in Figures 250 to 263 according to the game status.

次いで、メインCPU101は、BBチェック処理を行う(S2021)。この処理では、メインCPU101は、ボーナス状態の作動及び終了を制御する。具体的には、メインCPU101は、略称「クラウンBB」に係る図柄組合せが有効ラインに沿って表示されるとCBBを作動させ、また、略称「BB」に係る図柄組合せが有効ラインに沿って表示されるとNBBを作動させる。また、メインCPU101は、BB(CBB又はNBB)の作動中に払い出されたメダルの枚数が規定枚数に達すると、BBの作動を終了する。 Next, the main CPU 101 performs a BB check process (S2021). In this process, the main CPU 101 controls the activation and termination of the bonus state. Specifically, the main CPU 101 activates CBB when a symbol combination associated with the abbreviation "Crown BB" is displayed along an active line, and activates NBB when a symbol combination associated with the abbreviation "BB" is displayed along an active line. In addition, the main CPU 101 terminates the operation of BB when the number of medals paid out during the operation of BB (CBB or NBB) reaches a specified number.

次いで、メインCPU101は、RTチェック処理を行う(S2022)。この処理では、メインCPU101は、図178に示す移行条件に応じて、RT状態の移行制御を行う。なお、メインCPU101は、通常状態中にRT状態をRT3状態に移行させた場合には、ART状態のセット数を付与する(図209(B-2)参照)。 Then, the main CPU 101 performs an RT check process (S2022). In this process, the main CPU 101 controls the transition of the RT state according to the transition conditions shown in FIG. 178. Note that if the main CPU 101 transitions the RT state to the RT3 state during the normal state, it will grant the number of sets in the ART state (see FIG. 209 (B-2)).

次いで、メインCPU101は、報知状態移行処理を行う(S2023)。この処理では、メインCPU101は、図206及び図207に示す移行条件に応じて、報知(ART)機能の作動の有無を考慮した遊技状態の移行制御を行う。そして、S2023の処理後(一遊技終了後)、メインCPU101は、処理をS2001の処理に戻し、S2001以降の処理を繰り返す。 Next, the main CPU 101 performs notification state transition processing (S2023). In this processing, the main CPU 101 performs game state transition control taking into consideration whether or not the notification (ART) function is activated, according to the transition conditions shown in Figs. 206 and 207. Then, after processing S2023 (after one game ends), the main CPU 101 returns the processing to S2001, and repeats the processing from S2001 onwards.

[図柄設定処理]
次に、図287~図291を参照して、メインフロー(図286参照)中のS2005で行う本実施形態の図柄設定処理について説明する。なお、図287及び図288は、図柄設定処理の手順を示すフローチャートであり、図289は、図柄設定処理のソースプログラム上で、実際に参照されるボーナス作動中小役当籤番号変換テーブルの構成を示す図であり、図290は、図柄設定処理で補正対象となる小役当籤番号の補正後(変換後)の小役当籤番号を示す図であり、図291は、該フローチャート中のS2033~S2035の処理を実行するためのソースプログラムの一例を示す図である。
[Design setting process]
Next, referring to Fig. 287 to Fig. 291, the symbol setting process of this embodiment performed in S2005 in the main flow (see Fig. 286) will be described. Note that Fig. 287 and Fig. 288 are flow charts showing the procedure of the symbol setting process, Fig. 289 is a diagram showing the configuration of the bonus operation small role winning lottery number conversion table actually referred to on the source program of the symbol setting process, Fig. 290 is a diagram showing the small role winning lottery number after correction (after conversion) of the small role winning lottery number to be corrected in the symbol setting process, and Fig. 291 is a diagram showing an example of a source program for executing the process of S2033 to S2035 in the flow chart.

まず、メインCPU101は、内部抽籤処理で取得された当り要求フラグステータスに基づいて、特賞当籤番号及び小役当籤番号を抽出し、該抽出された特賞当籤番号及び小役当籤番号をメインRAM103内の当籤番号格納領域(不図示)に保存する(S2031)。この処理は、上記第1実施形態(図97中のS321の処理)と同様にして行われ、除算処理により生成された、商の値が特賞(ボーナス)当籤番号となり、余りの値が小役当籤番号となる。また、この際、生成された小役当籤番号はAレジスタ(アキュームレータ)に格納される。なお、図示しないが、本実施形態における当籤番号格納領域の構成は、本実施形態のパチスロ1の仕様に対応した構成となる。 First, the main CPU 101 extracts the special prize winning number and the small prize winning number based on the winning request flag status acquired in the internal lottery process, and stores the extracted special prize winning number and small prize winning number in the winning number storage area (not shown) in the main RAM 103 (S2031). This process is performed in the same manner as in the first embodiment (processing of S321 in FIG. 97), and the quotient value generated by the division process becomes the special prize (bonus) winning number, and the remainder value becomes the small prize winning number. At this time, the generated small prize winning number is stored in the A register (accumulator). Although not shown, the configuration of the winning number storage area in this embodiment corresponds to the specifications of the pachislot 1 of this embodiment.

次いで、メインCPU101は、ボーナス(有利な特別遊技)作動中であるか否かを判別する(S2032)。この判定処理は、遊技状態フラグ格納領域を参照して行われる。なお、図示しないが、本実施形態における遊技状態フラグ格納領域の構成は、本実施形態のパチスロ1の仕様に対応した構成となる。 Then, the main CPU 101 determines whether or not a bonus (advantageous special game) is in operation (S2032). This determination process is performed by referring to the game status flag storage area. Note that, although not shown, the configuration of the game status flag storage area in this embodiment corresponds to the specifications of the pachislot 1 of this embodiment.

S2032において、メインCPU101が、ボーナス作動中でないと判別したとき(S2032がNO判定の場合)、メインCPU101は、後述のS2038の処理を行う。一方、S2032において、メインCPU101が、ボーナス作動中であると判別したとき(S2032がYES判定の場合)、メインCPU101は、ボーナス作動中小役当籤番号変換テーブルをセットする(S2033)。この処理では、メインCPU101は、ボーナス作動中小役当籤番号変換テーブルの格納領域の先頭アドレスをHLレジスタ(第1ペアレジスタ)にセットする。 When the main CPU 101 determines in S2032 that a bonus is not in operation (if S2032 is a NO judgment), the main CPU 101 performs the process of S2038 described below. On the other hand, when the main CPU 101 determines in S2032 that a bonus is in operation (if S2032 is a YES judgment), the main CPU 101 sets a bonus operation small role winning lottery number conversion table (S2033). In this process, the main CPU 101 sets the top address of the storage area for the bonus operation small role winning lottery number conversion table in the HL register (first pair register).

なお、本実施形態の図柄設定処理において、小役当籤番号の変換対象となる小役当籤番号は、「46」(強ベル)、「45」(共通ベル)、「3」(弱チェリプ)及び「0」(ハズレ)の4種類である。そして、ボーナス作動中小役当籤番号変換テーブルは、図289に示すように、先頭アドレス「dBBFRTSLTB」~アドレス「dBBFRTSLTB+3」までの領域(4バイト)に配置され、変換前の小役当籤番号「46」(強ベル)は、アドレス「dBBFRTSLTB」の領域に格納され、変換前の小役当籤番号「45」(共通ベル)は、アドレス「dBBFRTSLTB+1」の領域に格納され、変換前の小役当籤番号「3」(弱チェリプ)は、アドレス「dBBFRTSLTB+2」の領域に格納され、変換前の小役当籤番号「0」(ハズレ)は、アドレス「dBBFRTSLTB+3」の領域に格納される。なお、これらの変換対象となる小役当籤番号では、例えば、リールの停止制御等が、ボーナス作動時と非作動時とで異なる。 In the pattern setting process of this embodiment, the small prize winning numbers to be converted into are four types: "46" (strong bell), "45" (common bell), "3" (weak cherry drop), and "0" (miss). The bonus activation small prize winning lottery number conversion table is arranged in the area (4 bytes) from the top address "dBBFRTSLTB" to the address "dBBFRTSLTB+3" as shown in FIG. 289, the small prize winning lottery number "46" (strong bell) before conversion is stored in the area of address "dBBFRTSLTB", the small prize winning lottery number "45" (common bell) before conversion is stored in the area of address "dBBFRTSLTB+1", the small prize winning lottery number "3" (weak cherry) before conversion is stored in the area of address "dBBFRTSLTB+2", and the small prize winning lottery number "0" before conversion (lose) is stored in the area of address "dBBFRTSLTB+3". Note that for these small prize winning lottery numbers to be converted, for example, the reel stop control is different when the bonus is activated and when it is not activated.

次いで、メインCPU101は、検索カウンタ(検索値)に「4」をセットする(S2034)。なお、この処理で検索カウンタにセットされる値は、変換対象の小役の種別数、すなわち、ボーナス作動中小役当籤番号変換テーブルのバイト数である。また、この処理では、検索カウンタはBCレジスタ(第2ペアレジスタ)で構成される。 Next, the main CPU 101 sets the search counter (search value) to "4" (S2034). Note that the value set in the search counter in this process is the number of types of small winning combinations to be converted, that is, the number of bytes in the bonus activation small winning combination lottery number conversion table. In this process, the search counter is configured from the BC register (second pair of registers).

次いで、メインCPU101は、変換対象検索処理を行う(S2035)。この処理では、メインCPU101は、S2031で取得された小役当籤番号と、ボーナス作動中小役当籤番号変換テーブルに格納された変換対象となる小役当籤番号とが一致するか否かを順次、チェックする。また、この処理では、このチェック処理が一回実施される度に、検索カウンタの値を1減算するとともに、チェック対象(変換対象)の小役当籤番号を変更する(参照するボーナス作動中小役当籤番号変換テーブル内のアドレスを+1更新する)。そして、このチェック処理は、検索カウンタの値が「0」になるまで繰り返される。すなわち、本実施形態の変換対象検索処理では、このチェック処理が4回繰り返される。なお、後述するように、この変換対象検索処理は、一つの命令コード(CPIR命令)により一括して実行される。 Next, the main CPU 101 performs a conversion target search process (S2035). In this process, the main CPU 101 sequentially checks whether the small prize winning number acquired in S2031 matches the small prize winning number to be converted stored in the bonus operation small prize winning number conversion table. In addition, in this process, each time this check process is performed, the value of the search counter is decremented by 1 and the small prize winning number to be checked (converted) is changed (the address in the bonus operation small prize winning number conversion table to be referenced is updated by +1). Then, this check process is repeated until the value of the search counter becomes "0". That is, in the conversion target search process of this embodiment, this check process is repeated four times. Note that, as will be described later, this conversion target search process is executed collectively by one instruction code (CPIR instruction).

次いで、メインCPU101は、S2035の変換対象検索処理において、S2031で取得された小役当籤番号と一致する小役当籤番号がボーナス作動中小役当籤番号変換テーブル内にあったか否かを判別する(S2036)。 Next, in the conversion target search process of S2035, the main CPU 101 determines whether or not a small prize winning number matching the small prize winning number obtained in S2031 is present in the bonus operation small prize winning number conversion table (S2036).

S2036において、メインCPU101が、S2031で取得された小役当籤番号と一致する小役当籤番号がボーナス作動中小役当籤番号変換テーブル内になかったと判別したとき(S2036がNO判定の場合)、メインCPU101は、後述のS2038の処理を行う。 In S2036, when the main CPU 101 determines that the small prize winning number matching the small prize winning number obtained in S2031 is not present in the bonus activation small prize winning number conversion table (if S2036 is judged as NO), the main CPU 101 performs the process of S2038 described below.

一方、S2036において、メインCPU101が、S2031で取得された小役当籤番号と一致する小役当籤番号がボーナス作動中小役当籤番号変換テーブル内にあったと判別したとき(S2036がYES判定の場合)、メインCPU101は、小役当籤番号の変換(補正)処理を行う(S2037)。この処理では、メインCPU101は、S2031で取得された小役当籤番号とボーナス作動中小役当籤番号変換テーブル内の変換対象の小役当籤番号とが一致したときの検索カウンタの値(検索値0~3)に「52」(補正値)を加算した値を変換後の小役当籤番号とする。 On the other hand, in S2036, when the main CPU 101 determines that the small prize winning number that matches the small prize winning number acquired in S2031 is in the bonus operation small prize winning number conversion table (if S2036 is judged as YES), the main CPU 101 performs a conversion (correction) process of the small prize winning number (S2037). In this process, the main CPU 101 adds "52" (correction value) to the search counter value (search value 0-3) when the small prize winning number acquired in S2031 matches the small prize winning number to be converted in the bonus operation small prize winning number conversion table, and sets the value as the converted small prize winning number.

具体的には、図290に示すように、S2031で取得された小役当籤番号が「46」(強ベル)である時には、検索値が「3」となるので、変換後の小役当籤番号は、「55(=3+52)」となり、小役当籤番号が「46」から「55」(BB中強ベル)に変換される。S2031で取得された小役当籤番号が「45」(共通ベル)である時には、検索値が「2」となるので、変換後の小役当籤番号は、「54(=2+52)」となり、小役当籤番号が「45」から「54」(BB中共通ベル)に変換される。S2031で取得された小役当籤番号が「3」(弱チェリプ)である時には、検索値が「1」となるので、変換後の小役当籤番号は、「53(=1+52)」となり、小役当籤番号が「3」から「53」(BB中弱チェリプ)に変換される。また、S2031で取得された小役当籤番号が「0」(ハズレ)である時には、検索値が「0」となるので、変換後の小役当籤番号は、「52(=0+52)」となり、小役当籤番号が「0」から「52」(BB中ハズレ)に変換される。 Specifically, as shown in FIG. 290, when the small prize winning number obtained in S2031 is "46" (strong bell), the search value is "3", so the converted small prize winning number is "55 (=3+52)", and the small prize winning number is converted from "46" to "55" (strong bell in BB). When the small prize winning number obtained in S2031 is "45" (common bell), the search value is "2", so the converted small prize winning number is "54 (=2+52)", and the small prize winning number is converted from "45" to "54" (common bell in BB). When the small prize winning number acquired in S2031 is "3" (weak cherry), the search value becomes "1", so the small prize winning number after conversion becomes "53 (=1+52)", and the small prize winning number is converted from "3" to "53" (weak cherry during BB). Also, when the small prize winning number acquired in S2031 is "0" (loss), the search value becomes "0", so the small prize winning number after conversion becomes "52 (=0+52)", and the small prize winning number is converted from "0" to "52" (loss during BB).

S2037の処理後、又は、S2032或いはS2036がNO判定の場合、メインCPU101は、抽出された小役当籤番号に基づいて、小役が当籤したか否かを判別する(S2038)。この処理は、上記第1実施形態(図97中のS322の処理)と同様にして行われる。 After processing S2037, or if S2032 or S2036 is judged as NO, the main CPU 101 determines whether or not a small prize has been won based on the extracted small prize winning number (S2038). This processing is performed in the same manner as in the first embodiment (processing S322 in FIG. 97).

S2038において、メインCPU101が、小役が当籤していないと判別したとき(S2038がNO判定の場合)、メインCPU101は、後述のS2047の処理を行う。一方、S2038において、メインCPU101が、小役が当籤したと判別したとき(S2038がYES判定の場合)、メインCPU101は、小役当籤番号を減算結果の初期値としてセットする(S2039)。 When the main CPU 101 determines in S2038 that a small prize has not been won (if S2038 is a NO judgment), the main CPU 101 performs the process of S2047 described below. On the other hand, when the main CPU 101 determines in S2038 that a small prize has been won (if S2038 is a YES judgment), the main CPU 101 sets the small prize winning number as the initial value of the subtraction result (S2039).

次いで、メインCPU101は、当り要求フラグテーブル(不図示)をセットする(S2040)。なお、この処理では、本実施形態のパチスロ1の仕様に対応する当り要求フラグテーブルがセットされる。次いで、メインCPU101は、減算結果を1減算し、該減算結果を更新する(S2041)。次いで、メインCPU101は、減算結果が「0」未満であるか否かを判別する(S2042)。上述したS2039~S2042の処理は、上記第1実施形態(図97中のS323~S326の処理)と同様にして行われる。 Then, the main CPU 101 sets a hit request flag table (not shown) (S2040). In this process, a hit request flag table corresponding to the specifications of the pachislot 1 of this embodiment is set. Next, the main CPU 101 subtracts 1 from the subtraction result and updates the subtraction result (S2041). Next, the main CPU 101 determines whether the subtraction result is less than "0" (S2042). The above-mentioned processes of S2039 to S2042 are performed in the same manner as in the first embodiment (the processes of S323 to S326 in FIG. 97).

S2042において、メインCPU101が、減算結果が「0」未満でないと判別したとき(S2042がNO判定の場合)、メインCPU101は、ビット数算出処理を行う(S2043)。次いで、メインCPU101は、ビット数算出処理を行う(S2044)。なお、S2043及びS2044の処理は、上記第1実施形態(図97中のS327及びS328の処理)と同様にして行われる。そして、上述したS2041~S2043の処理は、小役当籤番号の回数だけ繰り返される。 When the main CPU 101 determines in S2042 that the subtraction result is not less than "0" (if S2042 is a NO judgment), the main CPU 101 performs a bit number calculation process (S2043). Next, the main CPU 101 performs a bit number calculation process (S2044). Note that the processes of S2043 and S2044 are performed in the same manner as in the first embodiment (the processes of S327 and S328 in FIG. 97). The processes of S2041 to S2043 described above are repeated the number of times corresponding to the small prize winning number.

一方、S2042において、メインCPU101が、減算結果が「0」未満であると判別したとき(S2042がYES判定の場合)、メインCPU101は、当り要求フラグ格納領域(内部当籤役格納領域)のセット処理を行う(S2045)。なお、この処理は、上記第1実施形態(図97中のS329の処理)と同様にして行われる。また、図示しないが、本実施形態における当り要求フラグ格納領域の構成は、本実施形態のパチスロ1の仕様に対応した構成となる。次いで、メインCPU101は、図101で説明した圧縮データ格納処理を行う(S2046)。 On the other hand, when the main CPU 101 determines in S2042 that the subtraction result is less than "0" (YES in S2042), the main CPU 101 performs a process of setting the winning request flag storage area (internal winning combination storage area) (S2045). This process is performed in the same manner as in the first embodiment (the process of S329 in FIG. 97). Although not shown, the configuration of the winning request flag storage area in this embodiment corresponds to the specifications of the pachislot 1 of this embodiment. Next, the main CPU 101 performs the compressed data storage process described in FIG. 101 (S2046).

S2046の処理後又はS2038がNO判定の場合、メインCPU101は、持越役格納領域を参照して、持越役があるか否かを判別する(S2047)。なお、図示しないが、本実施形態における持越格納領域の構成は、本実施形態のパチスロ1の仕様に対応した構成となる。 After processing S2046 or if S2038 is judged as NO, the main CPU 101 refers to the carryover role storage area and determines whether or not there is a carryover role (S2047). Although not shown, the configuration of the carryover role storage area in this embodiment corresponds to the specifications of the pachislot 1 in this embodiment.

S2047において、メインCPU101が、持越役があると判別したとき(S2047がYES判定の場合)、メインCPU101は、後述のS2050の処理を行う。一方、S2047において、メインCPU101が、持越役がないと判別したとき(S2047がNO判定の場合)、メインCPU101は、S2031の処理で抽出された特賞当籤番号に基づいて、BB(CBB又はNBB)が当籤したか否かを判別する(S2048)。 When the main CPU 101 determines in S2047 that there is a carryover role (if S2047 is a YES judgement), the main CPU 101 performs the process of S2050 described below. On the other hand, when the main CPU 101 determines in S2047 that there is no carryover role (if S2047 is a NO judgement), the main CPU 101 determines whether or not BB (CBB or NBB) has been won based on the special prize winning number extracted in the process of S2031 (S2048).

S2048において、メインCPU101が、BBが当籤していないと判別したとき(S2048がNO判定の場合)、メインCPU101は、図柄判定処理を終了し、処理をメインフロー(図286参照)のS2006に移す。一方、S2048において、メインCPU101が、BBが当籤したと判別したとき(S2048がYES判定の場合)、メインCPU101は、当籤した特賞当籤番号を持越役格納領域に格納する(S2049)。 When the main CPU 101 determines in S2048 that BB has not been won (if S2048 is a NO judgement), the main CPU 101 ends the pattern determination process and moves the process to S2006 of the main flow (see FIG. 286). On the other hand, when the main CPU 101 determines in S2048 that BB has been won (if S2048 is a YES judgement), the main CPU 101 stores the won special prize lottery number in the carryover role storage area (S2049).

S2049の処理後又はS2047がYES判定の場合、メインCPU101は、特賞当籤番号を当籤番号格納領域(不図示)にセットし、当り要求フラグ格納領域(不図示)に当り要求フラグデータをセットし、RT状態をRT6状態又はRT7状態にセットする(S2050)。そして、S2050の処理後、メインCPU101は、図柄設定処理を終了し、処理をメインフロー(図286参照)のS2006に移す。 After processing S2049 or if S2047 is judged as YES, the main CPU 101 sets the special prize winning number in the winning number storage area (not shown), sets the winning request flag data in the winning request flag storage area (not shown), and sets the RT state to the RT6 state or the RT7 state (S2050). Then, after processing S2050, the main CPU 101 ends the pattern setting process and moves the process to S2006 of the main flow (see FIG. 286).

本実施形態では、上述のようにして、図柄設定処理が行われる。なお、本実施形態のパチスロ1では、上述のように、主制御基板71(メインCPU101)は、図柄設定処理において、ボーナス作動中小役当籤番号変換テーブルに基づいて、小役当籤番号を変換(補正)する。それゆえ、主制御基板71(メインCPU101)は、内部当籤役変換手段としても機能する。また、図柄設定処理において参照されるボーナス作動中小役当籤番号変換テーブルは、本発明に係る特定情報格納領域及び特定当籤番号格納領域の一具体例を示すものである。 In this embodiment, the pattern setting process is performed as described above. In the pachislot 1 of this embodiment, as described above, the main control board 71 (main CPU 101) converts (corrects) the small prize lottery number in the pattern setting process based on the bonus activation small prize lottery number conversion table. Therefore, the main control board 71 (main CPU 101) also functions as an internal prize lottery conversion means. In addition, the bonus activation small prize lottery number conversion table referenced in the pattern setting process shows one specific example of the specific information storage area and specific prize number storage area according to the present invention.

上述した図柄設定処理中のS2033~S2036の処理(小役当籤番号の変換(補正)対象検索処理)は、メインCPU101が、図291のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、次のような処理が行われる。 The processes of S2033 to S2036 during the above-mentioned symbol setting process (search process for conversion (correction) target of small prize winning lottery number) are performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 291. Specifically, the following process is performed.

まず、メインCPU101がソースコード「LD HL,dBBFRTSLTB」を実行すると、HLレジスタに整数値「dBBFRTSLTB」で表されるアドレス(ボーナス作動中小役当籤番号変換テーブルの格納領域の先頭アドレス)が格納される(S2033の処理が実行される)。次いで、メインCPU101がソースコード「LD BC,4」を実行すると、BCレジスタに、「4」(検索カウンタ(検索値)の初期値)が格納される(S2034の処理が実行される)。 First, when the main CPU 101 executes the source code "LD HL, dBBFRTSLTB", the address represented by the integer value "dBBFRTSLTB" (the top address of the storage area for the bonus operation small win lottery number conversion table) is stored in the HL register (processing of S2033 is executed). Next, when the main CPU 101 executes the source code "LD BC, 4", "4" (the initial value of the search counter (search value)) is stored in the BC register (processing of S2034 is executed).

次いで、メインCPU101がCPIR命令を実行する(S2035及びS2036の処理が実行される)。CPIR命令は、メインCPU101専用のブロックサーチ(検索)命令であり、この命令が実行されると、次の処理が行われる。 Next, the main CPU 101 executes the CPIR command (S2035 and S2036 are executed). The CPIR command is a block search command dedicated to the main CPU 101, and when this command is executed, the following process is performed.

まず、HLレジスタで指定されるメモリ(メインROM102/メインRAM103)に格納されているデータ(本実施形態では、ボーナス作動中小役当籤番号変換テーブルにセットされている変換対象の小役当籤番号)と、Aレジスタに格納されているデータ(本実施形態では、S2031で取得された小役当籤番号)とが比較される。次いで、HLレジスタの値(ボーナス作動中小役当籤番号変換テーブル内のアドレス)が1加算される(チェックする変換対象の小役当籤番号が更新される)。次いで、BCレジスタの値(検索カウンタの値)が1減算される。 First, the data stored in the memory (main ROM 102/main RAM 103) specified by the HL register (in this embodiment, the small prize winning number to be converted that is set in the bonus operation small prize winning number conversion table) is compared with the data stored in the A register (in this embodiment, the small prize winning number obtained in S2031). Next, the value of the HL register (address in the bonus operation small prize winning number conversion table) is incremented by 1 (the small prize winning number to be checked is updated). Next, the value of the BC register (value of the search counter) is decremented by 1.

そして、上述した比較処理の結果として、HLレジスタで指定されるメモリに格納されているデータ(現在チェックされている変換対象の小役当籤番号)と、Aレジスタに格納されているデータ(S2031で取得された小役当籤番号)とが一致するという結果が得られた場合、又は、BCレジスタの値(本実施形態では、検索カウンタの値)が「0」である場合(CPIR命令の終了条件が成立した場合)、上述の一連の処理が終了する(CPIR命令による処理が終了する)。一方、CPIR命令の終了条件が成立していない場合には、上述した、HLレジスタで指定されるメモリに格納されているデータとAレジスタに格納されているデータとの比較処理、HLレジスタの値の更新(1加算)処理、BCレジスタの値の更新(1減算)処理、及び、比較結果の判定処理が、CPIR命令の終了条件が成立するまで繰り返し実行される。 If the result of the above comparison process is that the data stored in the memory specified by the HL register (the small prize lottery number currently being checked for conversion) matches the data stored in the A register (the small prize lottery number obtained in S2031), or if the value of the BC register (the value of the search counter in this embodiment) is "0" (if the termination condition of the CPIR command is met), the above series of processes ends (the processing by the CPIR command ends). On the other hand, if the termination condition of the CPIR command is not met, the above-mentioned comparison process between the data stored in the memory specified by the HL register and the data stored in the A register, the process of updating the value of the HL register (adding 1), the process of updating the value of the BC register (subtracting 1), and the process of determining the comparison result are repeatedly executed until the termination condition of the CPIR command is met.

上述した小役当籤番号の変換(補正)対象検索処理において、CPIR命令を使用した場合、次のような効果が得られる。CPIR命令では、上述のように、HLレジスタで指定されるメモリに格納されているデータとAレジスタに格納されているデータとの比較処理、HLレジスタの値の更新(1加算)処理、BCレジスタの値の更新(1減算)処理、及び、比較結果の判定処理の4つの処理を1つの命令コードで一括して実行することができる。すなわち、CPIR命令では、従来、4つの命令コードにより実行されていたこの4つの処理を1つの命令コードで実行することができる。 When the CPIR instruction is used in the above-mentioned process of searching for conversion (correction) targets for the small prize winning lottery number, the following effects can be obtained. As described above, the CPIR instruction can execute four processes, namely the process of comparing the data stored in the memory specified by the HL register with the data stored in the A register, the process of updating the value of the HL register (adding 1), the process of updating the value of the BC register (subtracting 1), and the process of determining the comparison result, all at once with one instruction code. In other words, with the CPIR instruction, these four processes that were previously executed with four instruction codes can be executed with one instruction code.

それゆえ、メインCPU101専用のCPIR命令(ブロックサーチ命令)を用いることにより、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。その結果、メインROM102内のプログラム領域の空き容量を増やし、ROM容量が圧迫されること抑制することができるとともに、処理の高速化も図ることができる。さらに、本実施形態では、メインROM102の空き容量を増やすことができるので、遊技性能や出玉性能に関するデータやプログラムを格納するための容量を確保することができる。それゆえ、本実施形態では、メインROM102の増えた空き容量を活用して、遊技性を高めることが可能になる。 Therefore, by using the CPIR command (block search command) dedicated to the main CPU 101, the source program capacity (usage capacity of the main ROM 102) can be reduced. As a result, the free space in the program area in the main ROM 102 can be increased, and pressure on the ROM capacity can be suppressed, while also speeding up processing. Furthermore, in this embodiment, the free space in the main ROM 102 can be increased, so that capacity can be secured for storing data and programs related to game performance and ball output performance. Therefore, in this embodiment, it is possible to utilize the increased free space in the main ROM 102 to improve game playability.

[遊技ロック設定処理]
次に、図292及び図293を参照して、メインフロー(図286参照)中のS2010及びS2019で行う遊技ロック設定処理について説明する。なお、図292は、遊技ロック設定処理の手順を示すフローチャートであり、図293は、該フローチャート中のS2061~S2064の処理を実行するためのソースプログラムの一例を示す図である。
[Game lock setting process]
Next, the game lock setting process performed in S2010 and S2019 in the main flow (see FIG. 286) will be described with reference to Fig. 292 and Fig. 293. Fig. 292 is a flow chart showing the procedure of the game lock setting process, and Fig. 293 is a diagram showing an example of a source program for executing the processes of S2061 to S2064 in the flow chart.

まず、メインCPU101は、遊技ロック情報の取得処理を行う(S2061)。本実施形態では、S2009の処理内で実行される遊技ロック抽籤に当籤すると、メインRAM103に設けられた遊技ロック判定フラグ(判定フラグ)又は遊技ロック予約フラグ(予約フラグ)の格納領域(不図示:フラグ格納領域)に遊技ロック情報(遊技ロックの実行の有無やロック内容など)が格納される。この際、遊技開始時の遊技ロックに当籤した場合には、遊技ロック情報が遊技ロック判定フラグに格納され、遊技終了時(リールの全停止後)の遊技ロックに当籤した場合には、遊技ロック情報が遊技ロック予約フラグに格納される。一方、遊技ロック抽籤に当籤しなかった場合(遊技ロックが発生しない場合)には、遊技ロック判定フラグ及び遊技ロック予約フラグのいずれにも遊技ロック情報は格納されない。そして、S2061の処理では、メインCPU101は、遊技ロック判定フラグから遊技ロック情報を取得する(読み出す)。 First, the main CPU 101 performs a process for acquiring game lock information (S2061). In this embodiment, if the game lock lottery executed in the process of S2009 is won, game lock information (whether or not the game lock is executed, the lock content, etc.) is stored in a storage area (not shown: flag storage area) for a game lock determination flag (determination flag) or a game lock reservation flag (reservation flag) provided in the main RAM 103. At this time, if the game lock at the start of the game is won, the game lock information is stored in the game lock determination flag, and if the game lock at the end of the game (after all the reels have stopped) is won, the game lock information is stored in the game lock reservation flag. On the other hand, if the game lock lottery is not won (if the game lock does not occur), the game lock information is not stored in either the game lock determination flag or the game lock reservation flag. Then, in the process of S2061, the main CPU 101 acquires (reads) the game lock information from the game lock determination flag.

次いで、メインCPU101は、遊技ロック予約フラグに格納されているデータを遊技ロック判定フラグに格納する(S2062)。遊技終了時(リールの全停止後)の遊技ロック抽籤に当籤した場合には、この処理により、遊技ロック判定フラグに遊技ロック情報が格納され、遊技終了時(リールの全停止後)の遊技ロック設定処理(S2019)において、遊技ロックが実行される。次いで、メインCPU101は、遊技ロック予約フラグに格納されているデータをクリアする(S2063)。 Next, the main CPU 101 stores the data stored in the game lock reservation flag in the game lock determination flag (S2062). If the game lock lottery at the end of the game (after all the reels have stopped) is won, game lock information is stored in the game lock determination flag by this process, and the game lock is executed in the game lock setting process (S2019) at the end of the game (after all the reels have stopped). Next, the main CPU 101 clears the data stored in the game lock reservation flag (S2063).

次いで、メインCPU101は、S2061の処理において遊技ロック情報が取得されたか否かを判別する(S2064)。なお、遊技開始時の遊技ロック設定処理(S2010)では、遊技ロック抽籤に当籤しなかった場合だけでなく、遊技終了時(リールの全停止後)の遊技ロックに当籤して遊技ロック予約フラグに遊技ロック情報が格納されている場合にも、S2064の判定結果はNO判定となる。ただし、遊技終了時(リールの全停止後)の遊技ロックに当籤した場合、遊技開始時の遊技ロック設定処理(S2010)中のS2062の処理において、遊技ロック予約フラグに格納されているデータが遊技ロック判定フラグにコピーされるので、遊技終了時(リールの全停止後)の遊技ロック設定処理(S2019)では、S2064の判定結果はYES判定となる。 Next, the main CPU 101 determines whether or not game lock information has been acquired in the processing of S2061 (S2064). In the game lock setting processing at the start of the game (S2010), the result of the judgment in S2064 is a NO judgment not only when the game lock lottery is not won, but also when the game lock at the end of the game (after the reels have all stopped) is won and the game lock information is stored in the game lock reservation flag. However, if the game lock at the end of the game (after the reels have all stopped) is won, the data stored in the game lock reservation flag is copied to the game lock judgment flag in the processing of S2062 during the game lock setting processing at the start of the game (S2010), so that the result of the judgment in S2064 is a YES judgment in the game lock setting processing at the end of the game (after the reels have all stopped) (S2019).

S2064において、メインCPU101が、遊技ロック情報が取得されなかったと判別したとき(S2064がNO判定の場合)、メインCPU101は、遊技ロック設定処理を終了する。一方、S2064において、メインCPU101が、遊技ロック情報が取得されたと判別したとき(S2064がYES判定の場合)、メインCPU101は、取得された遊技ロック情報に基づいて遊技停止(遊技ロック)実行処理を行う(S2065)。そして、S2065の処理後、メインCPU101は、遊技ロック設定処理を終了する。 When the main CPU 101 determines in S2064 that game lock information has not been acquired (if S2064 is a NO judgment), the main CPU 101 ends the game lock setting process. On the other hand, when the main CPU 101 determines in S2064 that game lock information has been acquired (if S2064 is a YES judgment), the main CPU 101 performs game stop (game lock) execution processing based on the acquired game lock information (S2065). Then, after processing S2065, the main CPU 101 ends the game lock setting process.

なお、実行中の遊技ロック設定処理が遊技開始時の遊技ロック設定処理(S2010)である場合には、メインCPU101は、遊技ロック設定処理の終了後、処理をメインフロー(図286参照)のS2011に移す。一方、実行中の遊技ロック設定処理が、遊技終了時(リールの全停止後)の遊技ロック設定処理(S2019)である場合には、メインCPU101は、遊技ロック設定処理の終了後、処理をメインフロー(図286参照)のS2020に移す。 When the game lock setting process being executed is the game lock setting process at the start of play (S2010), the main CPU 101 transfers the process to S2011 of the main flow (see FIG. 286) after the game lock setting process is completed. On the other hand, when the game lock setting process being executed is the game lock setting process at the end of play (after all reels have stopped) (S2019), the main CPU 101 transfers the process to S2020 of the main flow (see FIG. 286) after the game lock setting process is completed.

本実施形態では、上述のようにして、遊技ロック設定処理が行われる。なお、本実施形態のパチスロ1では、上述のように、主制御基板71(メインCPU101)は、遊技ロック設定処理を行う。それゆえ、主制御基板71(メインCPU101)は、ロック実行手段としても機能する。また、主制御基板71(メインCPU101)は、スタート時出玉関連抽籤処理内において、遊技ロック抽籤を行う。それゆえ、主制御基板71(メインCPU101)は、遊技ロック抽籤手段としても機能する。 In this embodiment, the game lock setting process is performed as described above. In the pachislot 1 of this embodiment, as described above, the main control board 71 (main CPU 101) performs the game lock setting process. Therefore, the main control board 71 (main CPU 101) also functions as a lock execution means. In addition, the main control board 71 (main CPU 101) performs a game lock lottery within the start-time ball payout related lottery process. Therefore, the main control board 71 (main CPU 101) also functions as a game lock lottery means.

上述した遊技ロック設定処理中のS2061~S2064の処理は、メインCPU101が、図293のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、次のような処理が行われる。 The above-mentioned steps S2061 to S2064 during the game lock setting process are performed by the main CPU 101 by sequentially executing each source code defined in the source program in FIG. 293. Specifically, the following process is performed:

まず、メインCPU101がソースコード「LDQ HL,wLOCK_RSV-1」(所定の読み出し命令)を実行すると、Qレジスタ(拡張レジスタ)の内容(遊技ロック予約フラグのアドレスの上位側のアドレス値)と、整数値「wLOCK_RSV-1」(遊技ロック予約フラグのアドレスの下位側のアドレス値から1減算した値)とで指定されるアドレスが、HLレジスタ(ペアレジスタ,第3のレジスタ)に格納される。なお、本実施形態では、次のINLD命令実行時に、HLレジスタの値に「1」及び「2」が加算されるので、ソースコード「LDQ HL,wLOCK_RSV-1」では、遊技ロック予約フラグのアドレス「wLOCK_RSV」から予め「1」が減算されている。また、本実施形態では、遊技ロック予約フラグのアドレス「wLOCK_RSV」の次のアドレスが遊技ロック判定フラグのアドレス「wLOCK_FLG」となる。 First, when the main CPU 101 executes the source code "LDQ HL, wLOCK_RSV-1" (a specified read command), the address specified by the contents of the Q register (extension register) (the address value on the upper side of the address of the game lock reservation flag) and the integer value "wLOCK_RSV-1" (the value obtained by subtracting 1 from the address value on the lower side of the address of the game lock reservation flag) is stored in the HL register (pair register, third register). In this embodiment, when the next INLD command is executed, "1" and "2" are added to the value of the HL register, so in the source code "LDQ HL, wLOCK_RSV-1", "1" is subtracted in advance from the address "wLOCK_RSV" of the game lock reservation flag. Also, in this embodiment, the address next to the address "wLOCK_RSV" of the game lock reservation flag becomes the address "wLOCK_FLG" of the game lock determination flag.

次いで、メインCPU101がソースコード「INLD AE,(HL)」を実行する。INLD命令は、メインCPU101専用の指定レジスタロード命令であり、この命令が実行されると、次の処理が行われる。 Next, the main CPU 101 executes the source code "INLD AE, (HL)." The INLD instruction is a designated register load instruction exclusively for the main CPU 101, and when this instruction is executed, the following process is performed.

まず、HLレジスタに格納されている値(アドレス「wLOCK_RSV-1」)に「1」を加算した値(遊技ロック予約フラグのアドレス「wLOCK_RSV」)で指定されるアドレスに格納されているデータと、HLレジスタに格納されている値に「2」を加算した値(遊技ロック判定フラグのアドレス「wLOCK_FLG」)で指定されるアドレスに格納されているデータとが、AEレジスタに読み出される。この際、Aレジスタ(第1のレジスタ)に遊技ロック判定フラグのアドレス「wLOCK_FLG」に格納されているデータが格納され、Eレジスタ(第2のレジスタ)に遊技ロック予約フラグのアドレス「wLOCK_RSV」に格納されているデータが格納される。その後、HLレジスタの値に「2」が加算され、HLレジスタには、遊技ロック予約フラグのアドレス「wLOCK_FLG」が格納される。本実施形態では、このINLD命令を実行することにより、S2061の処理が実行され、遊技ロック判定フラグに遊技ロック情報が格納されていれば、その遊技ロック情報がAレジスタに読み出される。 First, the data stored in the address specified by the value obtained by adding "1" to the value stored in the HL register (address "wLOCK_RSV-1") (the address of the game lock reservation flag "wLOCK_RSV") and the data stored in the address specified by the value obtained by adding "2" to the value stored in the HL register (the address of the game lock determination flag "wLOCK_FLG") are read out to the AE register. At this time, the data stored in the address of the game lock determination flag "wLOCK_FLG" is stored in the A register (first register), and the data stored in the address of the game lock reservation flag "wLOCK_RSV" is stored in the E register (second register). After that, "2" is added to the value in the HL register, and the address of the game lock reservation flag "wLOCK_FLG" is stored in the HL register. In this embodiment, by executing this INLD command, the process of S2061 is executed, and if game lock information is stored in the game lock determination flag, the game lock information is read into the A register.

次いで、メインCPU101がソースコード「LD (HL),E」を実行すると、Eレジスタに格納されたデータ(遊技ロック予約フラグに格納されているデータ)がHLレジスタで指定されるアドレス(遊技ロック判定フラグのアドレス「wLOCK_FLG」)に格納される。本実施形態では、このLD命令を実行することにより、S2062の処理が実行される。 Next, when the main CPU 101 executes the source code "LD (HL), E", the data stored in the E register (the data stored in the game lock reservation flag) is stored in the address specified by the HL register (the address of the game lock determination flag "wLOCK_FLG"). In this embodiment, the process of S2062 is performed by executing this LD command.

次いで、メインCPU101がソースコード「CRLQ (wLOCK_RSV)」を実行すると、Qレジスタの内容(遊技ロック予約フラグの上位側のアドレス値)と、整数値「wLOCK_RSV」(遊技ロック予約フラグの下位側のアドレス値)とで指定されるアドレスに格納されたデータ(遊技ロック予約フラグに格納されているデータ)がクリアされる。本実施形態では、このCRLQ命令を実行することにより、S2063の処理が実行される。 Next, when the main CPU 101 executes the source code "CRLQ (wLOCK_RSV)," the data (data stored in the game lock reservation flag) stored at the address specified by the contents of the Q register (the upper address value of the game lock reservation flag) and the integer value "wLOCK_RSV" (the lower address value of the game lock reservation flag) is cleared. In this embodiment, the process of S2063 is performed by executing this CRLQ command.

そして、メインCPU101がソースコード「RT Z,A」が実行されると、Aレジスタに格納されているデータ(遊技ロック判定フラグのデータ;遊技ロック情報)の有無の判定処理が行われ、Aレジスタに格納されているデータ(遊技ロック情報)が無ければ(ゼロフラグ(Z)が「1」(ON状態)であれば)、処理が終了し(リターン)、Aレジスタに格納されているデータ(遊技ロック情報)が有れば(ゼロフラグ(Z)が「0」(OFF状態)であれば)、図示しない次のソースコードが実行される。本実施形態では、このRT命令を実行することにより、S2064の判定処理が実行される。 When the main CPU 101 executes the source code "RT Z, A", a process is performed to determine whether or not data (game lock determination flag data; game lock information) is stored in the A register. If there is no data (game lock information) stored in the A register (if the zero flag (Z) is "1" (ON state)), the process ends (returns); if there is data (game lock information) stored in the A register (if the zero flag (Z) is "0" (OFF state)), the next source code (not shown) is executed. In this embodiment, the determination process of S2064 is executed by executing this RT command.

ここで、本実施形態における遊技ロックの具体的な動作例を説明する。例えば、遊技ロック抽籤で、遊技開始時の遊技ロック(例えば10秒ロック)に当籤し、且つ、遊技終了時の遊技ロック(例えば20秒ロック)にも当籤した場合には、遊技ロック判定フラグに遊技開始時の遊技ロック情報(10秒ロック)が格納され、遊技ロック予約フラグに遊技終了時の遊技ロック情報(20秒ロック)が格納される。次いで、S2010の処理において遊技ロック設定処理が行われると、S2062の処理で遊技ロック予約フラグに格納された遊技ロック情報が遊技ロック判定フラグに格納されるが、S2065の遊技停止実行処理では10秒ロック(10秒間の遊技停止、又は、10秒間の操作無効化)が実行される。そして、10秒ロックの終了後、処理がメインフロー(図286参照)のS2011の処理に移る。その後、S2019の処理において遊技ロック設定処理が行われると、この時点では、遊技ロック判定フラグに遊技終了時の遊技ロック情報(20秒ロック)が格納されているので、S2065の遊技停止実行処理では20秒ロック(20秒間の遊技停止、又は、20秒間の操作無効化)が実行される。そして、20秒ロックの終了後、処理がメインフロー(図286参照)のS2020の処理に移る。 Here, a specific example of the operation of the game lock in this embodiment will be described. For example, in the game lock lottery, if a game lock (e.g., 10-second lock) at the start of a game is won, and a game lock (e.g., 20-second lock) at the end of a game is also won, the game lock determination flag stores the game lock information at the start of a game (10-second lock), and the game lock reservation flag stores the game lock information at the end of a game (20-second lock). Next, when the game lock setting process is performed in the process of S2010, the game lock information stored in the game lock reservation flag in the process of S2062 is stored in the game lock determination flag, but the game stop execution process of S2065 executes a 10-second lock (a game stop for 10 seconds, or an operation invalidation for 10 seconds). Then, after the 10-second lock ends, the process moves to the process of S2011 of the main flow (see FIG. 286). After that, when the game lock setting process is performed in the process of S2019, the game lock determination flag stores game lock information (20-second lock) at the time of game end at this point, so the game stop execution process of S2065 executes a 20-second lock (stopping game play for 20 seconds, or disabling operations for 20 seconds). Then, after the 20-second lock ends, the process moves to S2020 of the main flow (see FIG. 286).

上述した遊技ロック情報の取得処理において、INLD命令を使用した場合、次のような効果が得られる。INLD命令では、上述のように、遊技ロック判定フラグのアドレス指定処理、遊技ロック判定フラグに格納されているデータ(1バイト)の読み出し処理、及び、遊技ロック予約フラグに格納されているデータ(1バイト)の読み出し処理の3つの処理を1つの命令コードで実行することができる。すなわち、本実施形態では、従来、2バイトのデータを読み出す際に、3つの命令コードにより実行されていたこの3つの処理を1つの命令コードで一括して実行することができる。 When the INLD command is used in the process of acquiring the game lock information described above, the following effects can be obtained. As described above, the INLD command can execute three processes with one instruction code: addressing the game lock determination flag, reading the data (1 byte) stored in the game lock determination flag, and reading the data (1 byte) stored in the game lock reservation flag. In other words, in this embodiment, these three processes that were previously executed with three instruction codes when reading two bytes of data can be executed together with one instruction code.

それゆえ、メインCPU101専用のINLD命令(指定レジスタロード命令)を用いて遊技ロック情報を読み出すことにより、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。その結果、メインROM102内のプログラム領域の空き容量を増やし、ROM容量が圧迫されること抑制することができるとともに、処理の高速化も図ることができる。さらに、本実施形態では、メインROM102の空き容量を増やすことができるので、遊技性能や出玉性能に関するデータやプログラムを格納するための容量を確保することができる。それゆえ、本実施形態では、メインROM102の増えた空き容量を活用して、遊技性を高めることが可能になる。 Therefore, by reading the game lock information using an INLD instruction (designated register load instruction) dedicated to the main CPU 101, the source program capacity (usage capacity of the main ROM 102) can be reduced. As a result, the free space in the program area in the main ROM 102 can be increased, and pressure on the ROM capacity can be suppressed, while also speeding up processing. Furthermore, in this embodiment, the free space in the main ROM 102 can be increased, so that capacity can be secured for storing data and programs related to game performance and ball output performance. Therefore, in this embodiment, it is possible to utilize the increased free space in the main ROM 102 to improve game playability.

[試射試験信号制御処理(規定外)]
次に、図294~図296を参照して、割込処理(図158参照)中のS911で行う、本実施形態の試射試験信号制御処理(規定外)について説明する。なお、図294は、試射試験信号制御処理(規定外)のソースプログラム上で、実際に参照される規定外出力ポート格納領域の構成を示す図であり、図295は、規定外出力ポート格納領域に格納される各規定外出力ポートの出力データの各ビットと、各ビットに割り付けられる情報内容との関係を示した図であり、図296は、試射試験信号制御処理(規定外)の手順を示すフローチャートである。
[Test firing signal control processing (non-regulation)]
Next, the test firing signal control process (unregulated) of this embodiment, which is performed in S911 during the interrupt process (see FIG. 158), will be described with reference to FIG. 294 to FIG. 296. FIG. 294 is a diagram showing the configuration of the unregulated output port storage area actually referenced in the source program of the test firing signal control process (unregulated), FIG. 295 is a diagram showing the relationship between each bit of the output data of each unregulated output port stored in the unregulated output port storage area and the information content assigned to each bit, and FIG. 296 is a flowchart showing the procedure of the test firing signal control process (unregulated).

試射試験信号制御処理(規定外)の具体的な処理を説明する前に、図294及び図295を参照して、規定外出力ポートの種別と、各規定外出力ポートの出力データの各ビットに割り付けられる情報との関係について説明する。本実施形態では、試験信号の出力ポートとしては、条件装置1~8のON/OFF信号(条件装置信号)が出力される出力ポート、ボーナス(特賞)のON/OFF信号(特賞信号)が出力される出力ポート、及び、各リールの回胴制動信号が出力される出力ポートの3種類が設けられる。そして、生成された各試験信号は、8ビットで構成され、規定外RAM領域に設けられた規定外出力ポート格納領域にそれぞれ別個に格納される。 Before describing the specific processing of the test firing test signal control processing (non-regular), the relationship between the type of non-regular output port and the information assigned to each bit of the output data of each non-regular output port will be described with reference to Figures 294 and 295. In this embodiment, there are three types of output ports for the test signal: an output port that outputs the ON/OFF signal (condition device signal) of condition devices 1 to 8, an output port that outputs the ON/OFF signal (special prize signal) of the bonus (special prize), and an output port that outputs the reel braking signal of each reel. Each generated test signal is composed of 8 bits and is stored separately in the non-regular output port storage area provided in the non-regular RAM area.

具体的には、図294に示すように、規定外RAM領域内において、アドレス「F216」(ラベル「woXOUT0」)に規定外出力ポート格納領域が配置される。なお、図294中の「DS 3」は、規定外出力ポート格納領域として3バイトの領域が確保されていることを示す(「DS」はデータストレージを表す疑似命令)。また、図294中の「条件装置1~8(条件装置信号)」の前に記載の「0F4H」は、条件装置信号の出力ポートのポート番号を示し、「特賞信号」の前に記載の「0F5H」は、特賞信号の出力ポートのポート番号を示し、「回胴制動信号」の前に記載の「0F6H」は、各リールの回胴制動信号の出力ポートのポート番号を示す。また、これらの3つの出力ポートは、マイクロプロセッサ91内の外部バスインターフェース104の端子に接続された出力ICのポートに対応する。すなわち、これらの3つの出力ポートは、外部バスインターフェース104を介してメインCPU101に接続される。そして、これらの3つの出力ポートにセットされた試験信号は、試験機用第1インターフェースボード301を介して試験機にポート(I/O)マップドI/O方式で出力される。 Specifically, as shown in FIG. 294, the non-standard output port storage area is located at address "F216" (label "woXOUT0") in the non-standard RAM area. Note that "DS 3" in FIG. 294 indicates that a 3-byte area is reserved as the non-standard output port storage area ("DS" is a pseudo-command representing data storage). Also, "0F4H" written before "Condition Device 1-8 (Condition Device Signal)" in FIG. 294 indicates the port number of the output port of the condition device signal, "0F5H" written before "Special Prize Signal" indicates the port number of the output port of the special prize signal, and "0F6H" written before "Reel Brake Signal" indicates the port number of the output port of the reel brake signal of each reel. Also, these three output ports correspond to the ports of the output IC connected to the terminals of the external bus interface 104 in the microprocessor 91. That is, these three output ports are connected to the main CPU 101 via the external bus interface 104. The test signals set in these three output ports are then output to the tester via the first tester interface board 301 using the port (I/O) mapped I/O method.

また、図295に示すように、条件装置信号(条件装置1~8のON/OFF信号)のビット0(B0)~ビット7(B7)には、それぞれ条件装置1~条件装置8のON/OFF情報がセットされる。そして、条件装置信号では、ON状態となる条件装置のビットには「1」がセットされ、OFF状態となる条件装置のビットには「0」がセットされる。 Also, as shown in FIG. 295, the ON/OFF information of condition devices 1 to 8 is set in bit 0 (B0) to bit 7 (B7) of the condition device signal (ON/OFF signal of condition devices 1 to 8), respectively. In the condition device signal, the bit of a condition device that is in the ON state is set to "1", and the bit of a condition device that is in the OFF state is set to "0".

特賞信号のビット3(B3)には、図295に示すように、BBの作動/非作動情報がセットされ、ビット4(B4)にはRBの作動/非作動情報がセットされ、ビット5(B5)にはMBの作動/非作動情報がセットされ、ビット6(B6)にはCBの作動/非作動情報がセットされ、ビット7(B7)にはSBの作動/非作動情報がセットされる。そして、特賞信号では、作動中のボーナス種別のビットに「1」がセットされ、その他のボーナス種別のビットには「0」がセットされる。なお、特賞信号のビット0(B0)~ビット2(B2)は未使用となる。 As shown in FIG. 295, bit 3 (B3) of the special prize signal has BB activation/non-activation information set, bit 4 (B4) has RB activation/non-activation information set, bit 5 (B5) has MB activation/non-activation information set, bit 6 (B6) has CB activation/non-activation information set, and bit 7 (B7) has SB activation/non-activation information set. In the special prize signal, the bit for the active bonus type is set to "1", and the bits for the other bonus types are set to "0". Bits 0 (B0) to 2 (B2) of the special prize signal are unused.

また、各リールの回胴制動信号のビット0(B0)には、図295に示すように、左リール3L(R1)の回胴制御情報がセットされ、ビット1(B1)には中リール3C(R2)の回胴制御情報がセットされ、ビット2(B2)には右リール3R(R3)の回胴制御情報がセットされる。なお、回胴制動信号のビット3(B3)~ビット7(B7)は未使用となる。 As shown in FIG. 295, bit 0 (B0) of each reel's drum braking signal is set with drum control information for the left reel 3L (R1), bit 1 (B1) is set with drum control information for the center reel 3C (R2), and bit 2 (B2) is set with drum control information for the right reel 3R (R3). Bits 3 (B3) to 7 (B7) of the drum braking signal are unused.

次に、図296を参照して、本実施形態の試射試験信号制御処理(規定外)について説明する。
まず、メインCPU101は、メインRAM103のスタックエリアのアドレスを退避させる(S2071)。次いで、メインCPU101は、スタックポインタ(SP)に規定外スタックエリアのアドレスをセットする(S2072)。次いで、メインCPU101は、全レジスタのデータを退避させる(S2073)。
Next, referring to Figure 296, the test firing signal control processing (non-standard) of this embodiment will be described.
First, the main CPU 101 saves the address of the stack area of the main RAM 103 (S2071). Next, the main CPU 101 sets the address of the non-regular stack area in the stack pointer (SP) (S2072). Next, the main CPU 101 saves the data of all registers (S2073).

次いで、メインCPU101は、回胴制動信号生成処理を行う(S2074)。この処理では、メインCPU101は、試験機用第1インターフェースボード301等を介して試験機に出力される、各リールの回胴制動信号(試験信号)の生成、及び、該回胴制動信号(試験信号)の規定外出力ポート格納領域へのセット処理を行う。なお、回胴制動信号生成処理の詳細については、後述の図297を参照しながら後で説明する。 Next, the main CPU 101 performs a reel braking signal generation process (S2074). In this process, the main CPU 101 generates a reel braking signal (test signal) for each reel, which is output to the test machine via the first test machine interface board 301, etc., and sets the reel braking signal (test signal) in the non-standard output port storage area. Details of the reel braking signal generation process will be explained later with reference to FIG. 297.

次いで、メインCPU101は、特賞信号制御処理を行う(S2075)。この処理では、メインCPU101は、試験機に出力される特賞信号(試験信号)の規定外出力ポート格納領域へのセット処理を行う。なお、特賞信号制御処理の詳細については、後述の図298及び図299を参照しながら後で説明する。 Next, the main CPU 101 performs a special prize signal control process (S2075). In this process, the main CPU 101 performs a process of setting the special prize signal (test signal) output to the test machine in the non-standard output port storage area. Details of the special prize signal control process will be explained later with reference to Figures 298 and 299.

次いで、メインCPU101は、条件装置信号制御処理を行う(S2076)。この処理では、メインCPU101は、条件装置信号制御フラグの状態に対応する条件装置信号(条件装置1~8のON/OFF信号:試験信号)の規定外出力ポート格納領域へのセット処理を行う。なお、条件装置信号制御処理の詳細については、後述の図300及び図301を参照しながら後で説明する。 Then, the main CPU 101 performs a condition device signal control process (S2076). In this process, the main CPU 101 performs a process of setting the condition device signal (ON/OFF signal: test signal of condition devices 1 to 8) corresponding to the state of the condition device signal control flag in the non-standard output port storage area. Details of the condition device signal control process will be explained later with reference to Figures 300 and 301.

次いで、メインCPU101は、試験信号出力処理を行う(S2077)。この処理では、メインCPU101は、規定外出力ポート格納領域に格納された各試験信号の出力信号の一括出力処理を行う。なお、試験信号出力処理の詳細については、後述の図302を参照しながら後で説明する。 Next, the main CPU 101 performs a test signal output process (S2077). In this process, the main CPU 101 performs a batch output process of the output signals of each test signal stored in the non-standard output port storage area. Details of the test signal output process will be described later with reference to FIG. 302.

次いで、メインCPU101は、S2073の処理で退避させた全レジスタのデータの復帰処理を行う(S2078)。次いで、メインCPU101は、S2071の処理で退避させたスタックエリアのアドレスをスタックポインタ(SP)にセットする(S2079)。そして、S2079の処理後、メインCPU101は、試射試験信号制御処理を終了し、処理を割込処理(図158参照)中のS912の処理に移す。 Then, the main CPU 101 performs a process of restoring the data of all registers that was evacuated in the process of S2073 (S2078). Next, the main CPU 101 sets the address of the stack area that was evacuated in the process of S2071 to the stack pointer (SP) (S2079). Then, after the process of S2079, the main CPU 101 ends the test firing signal control process, and transfers the process to the process of S912 in the interrupt process (see FIG. 158).

[回胴制動信号生成処理]
次に、図297を参照して、試射試験信号制御処理(図296参照)中のS2074で行う本実施形態の回胴制動信号生成処理について説明する。なお、図297は、回胴制動信号生成処理の手順を示すフローチャートである。
[Reel Brake Signal Generation Processing]
Next, the reel braking signal generation process of this embodiment performed in S2074 in the test firing signal control process (see FIG. 296) will be described with reference to FIG. 297. Note that FIG. 297 is a flowchart showing the procedure of the reel braking signal generation process.

まず、メインCPU101は、規定外作業領域に回胴制御データ格納領域(不図示)をセットする(S2081)。次いで、メインCPU101は、リール数に「3」をセットし、回胴制動信号及びその生成状態(1バイトデータ)をクリアする(S2082)。 First, the main CPU 101 sets the reel control data storage area (not shown) in the non-regular work area (S2081). Next, the main CPU 101 sets the number of reels to "3" and clears the reel braking signal and its generation status (1 byte data) (S2082).

次いで、メインCPU101は、回胴制御データが「停止中未満」のデータであるか否かを判別する(S2083)。 Next, the main CPU 101 determines whether the reel control data is "less than stopped" data (S2083).

S2083において、メインCPU101が、回胴制御データが「停止中未満」のデータであると判別したとき(S2083がYES判定の場合)、メインCPU101は、後述のS2085の処理を行う。一方、S2083において、メインCPU101が、回胴制御データが「停止中未満」のデータでないと判別したとき(S2083がNO判定の場合)、メインCPU101は、回胴制御データが「静定ホールド制御終了」のデータであるか否かを判別する(S2084)。 In S2083, when the main CPU 101 determines that the reel control data is "less than stopped" data (if S2083 is a YES judgment), the main CPU 101 performs the processing of S2085 described below. On the other hand, in S2083, when the main CPU 101 determines that the reel control data is not "less than stopped" data (if S2083 is a NO judgment), the main CPU 101 determines whether the reel control data is "static hold control end" data (S2084).

S2084において、メインCPU101が、回胴制御データが「静定ホールド制御終了」のデータであると判別したとき(S2084がYES判定の場合)、メインCPU101は、後述のS2086の処理を行う。一方、S2084において、メインCPU101が、回胴制御データが「静定ホールド制御終了」のデータでないと判別したとき(S2084がNO判定の場合)、又は、S2083がYES判定の場合、メインCPU101は、回胴制動信号の生成状態(1バイトデータ)のビット3をオン状態(「1」)にする(S2085)。 In S2084, when the main CPU 101 determines that the reel control data is "static hold control end" data (if S2084 is a YES judgment), the main CPU 101 performs the processing of S2086 described below. On the other hand, in S2084, when the main CPU 101 determines that the reel control data is not "static hold control end" data (if S2084 is a NO judgment), or if S2083 is a YES judgment, the main CPU 101 sets bit 3 of the reel brake signal generation status (1 byte data) to the ON state ("1") (S2085).

S2085の処理後又はS2084がYES判定の場合、メインCPU101は、生成状態の各ビットのデータを1ビット分、右(ビット7からビット0に向かう方向)にシフトする(S2086)。次いで、メインCPU101は、回胴制御データ格納領域のアドレスを次の制御対象のリールのアドレスに更新する(S2087)。 After processing S2085 or if S2084 is judged as YES, the main CPU 101 shifts the data of each bit of the generation state by one bit to the right (from bit 7 toward bit 0) (S2086). Next, the main CPU 101 updates the address of the reel control data storage area to the address of the next reel to be controlled (S2087).

次いで、メインCPU101は、リール数を1減算する(S2088)。次いで、メインCPU101は、リール数が「0」であるか否かを判別する(S2089)。 Next, the main CPU 101 subtracts 1 from the number of reels (S2088). Next, the main CPU 101 determines whether the number of reels is "0" (S2089).

S2089において、メインCPU101が、リール数が「0」でないと判別したとき(S2089がNO判定の場合)、メインCPU101は、処理をS2083の処理に戻し、S2083以降の処理を繰り返す。 When the main CPU 101 determines in S2089 that the number of reels is not "0" (if S2089 returns a NO judgment), the main CPU 101 returns the process to S2083 and repeats the processes from S2083 onwards.

一方、S2089において、メインCPU101が、リール数が「0」であると判別したとき(S2089がYES判定の場合)、メインCPU101は、生成状態のデータを規定外出力ポート格納領域内の回胴制動信号の格納領域にセットする(S2090)。そして、S2090の処理後、メインCPU101は、回胴制動信号生成処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2075の処理に移す。 On the other hand, when the main CPU 101 determines in S2089 that the number of reels is "0" (if S2089 is judged as YES), the main CPU 101 sets the generation status data in the drum braking signal storage area in the non-regular output port storage area (S2090). Then, after processing S2090, the main CPU 101 ends the drum braking signal generation processing, and transfers processing to processing of S2075 in the test firing signal control processing (see FIG. 296).

[特賞信号制御処理]
次に、図298及び図299を参照して、試射試験信号制御処理(図296参照)中のS2075で行う本実施形態の特賞信号制御処理について説明する。なお、図298及び図299は、特賞信号制御処理の手順を示すフローチャートである。
[Special prize signal control processing]
Next, the special prize signal control process of this embodiment performed in S2075 of the test firing signal control process (see Fig. 296) will be described with reference to Fig. 298 and Fig. 299. Fig. 298 and Fig. 299 are flow charts showing the procedure of the special prize signal control process.

まず、メインCPU101は、遊技状態フラグ格納領域(不図示)を参照して、遊技状態フラグを取得する(S2101)。次いで、メインCPU101は、遊技状態がRB遊技状態であるか否かを判別する(S2102)。 First, the main CPU 101 refers to the game state flag storage area (not shown) to obtain the game state flag (S2101). Next, the main CPU 101 determines whether the game state is the RB game state (S2102).

S2102において、メインCPU101が、遊技状態がRB遊技状態であると判別したとき(S2102がYES判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のRB情報格納ビット(ビット4)に「1」(オン状態)をセットする(S2103)。一方、S2102において、メインCPU101が、遊技状態がRB遊技状態でないと判別したとき(S2102がNO判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のRB情報格納ビット(ビット4)に「0」(オフ状態)をセットする(S2104)。 When the main CPU 101 determines in S2102 that the game state is the RB game state (if S2102 is judged as YES), the main CPU 101 sets the RB information storage bit (bit 4) of the special prize signal in the non-regular output port storage area to "1" (on state) (S2103). On the other hand, when the main CPU 101 determines in S2102 that the game state is not the RB game state (if S2102 is judged as NO), the main CPU 101 sets the RB information storage bit (bit 4) of the special prize signal in the non-regular output port storage area to "0" (off state) (S2104).

S2103又はS2104の処理後、メインCPU101は、遊技状態がBB遊技状態であるか否かを判別する(S2105)。 After processing S2103 or S2104, the main CPU 101 determines whether the gaming state is a BB gaming state (S2105).

S2105において、メインCPU101が、遊技状態がBB遊技状態であると判別したとき(S2105がYES判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のBB情報格納ビット(ビット3)に「1」(オン状態)をセットする(S2106)。一方、S2105において、メインCPU101が、遊技状態がBB遊技状態でないと判別したとき(S2105がNO判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のBB情報格納ビット(ビット3)に「0」(オフ状態)をセットする(S2107)。 When the main CPU 101 determines in S2105 that the game state is the BB game state (if S2105 is judged as YES), the main CPU 101 sets the BB information storage bit (bit 3) of the special prize signal in the non-regular output port storage area to "1" (on state) (S2106). On the other hand, when the main CPU 101 determines in S2105 that the game state is not the BB game state (if S2105 is judged as NO), the main CPU 101 sets the BB information storage bit (bit 3) of the special prize signal in the non-regular output port storage area to "0" (off state) (S2107).

S2106又はS2107の処理後、メインCPU101は、遊技状態がCB遊技状態であるか否かを判別する(S2108)。 After processing S2106 or S2107, the main CPU 101 determines whether the game state is a CB game state (S2108).

S2108において、メインCPU101が、遊技状態がCB遊技状態であると判別したとき(S2108がYES判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のCB情報格納ビット(ビット6)に「1」(オン状態)をセットする(S2109)。一方、S2108において、メインCPU101が、遊技状態がCB遊技状態でないと判別したとき(S2108がNO判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のCB情報格納ビット(ビット6)に「0」(オフ状態)をセットする(S2110)。 When the main CPU 101 determines in S2108 that the game state is a CB game state (if S2108 is judged as YES), the main CPU 101 sets the CB information storage bit (bit 6) of the special prize signal in the non-regular output port storage area to "1" (on state) (S2109). On the other hand, when the main CPU 101 determines in S2108 that the game state is not a CB game state (if S2108 is judged as NO), the main CPU 101 sets the CB information storage bit (bit 6) of the special prize signal in the non-regular output port storage area to "0" (off state) (S2110).

S2109又はS2110の処理後、メインCPU101は、遊技状態がMB遊技状態であるか否かを判別する(S2111)。 After processing S2109 or S2110, the main CPU 101 determines whether the game state is the MB game state (S2111).

S2111において、メインCPU101が、遊技状態がMB遊技状態であると判別したとき(S2111がYES判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のMB情報格納ビット(ビット5)に「1」(オン状態)をセットする(S2112)。一方、S2111において、メインCPU101が、遊技状態がMB遊技状態でないと判別したとき(S2111がNO判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のMB情報格納ビット(ビット5)に「0」(オフ状態)をセットする(S2113)。 When the main CPU 101 determines in S2111 that the game state is the MB game state (if S2111 is judged as YES), the main CPU 101 sets the MB information storage bit (bit 5) of the special prize signal in the non-regular output port storage area to "1" (on state) (S2112). On the other hand, when the main CPU 101 determines in S2111 that the game state is not the MB game state (if S2111 is judged as NO), the main CPU 101 sets the MB information storage bit (bit 5) of the special prize signal in the non-regular output port storage area to "0" (off state) (S2113).

S2112又はS2113の処理後、メインCPU101は、遊技状態がSB遊技状態であるか否かを判別する(S2114)。 After processing S2112 or S2113, the main CPU 101 determines whether the game state is an SB game state (S2114).

S2114において、メインCPU101が、遊技状態がSB遊技状態であると判別したとき(S2114がYES判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のSB情報格納ビット(ビット7)に「1」(オン状態)をセットする(S2115)。一方、S2114において、メインCPU101が、遊技状態がSB遊技状態でないと判別したとき(S2114がNO判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のSB情報格納ビット(ビット7)に「0」(オフ状態)をセットする(S2116)。 When the main CPU 101 determines in S2114 that the game state is the SB game state (if S2114 is judged as YES), the main CPU 101 sets the SB information storage bit (bit 7) of the special prize signal in the non-regular output port storage area to "1" (on state) (S2115). On the other hand, when the main CPU 101 determines in S2114 that the game state is not the SB game state (if S2114 is judged as NO), the main CPU 101 sets the SB information storage bit (bit 7) of the special prize signal in the non-regular output port storage area to "0" (off state) (S2116).

そして、S2115又はS2116の処理後、メインCPU101は、特賞信号制御処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2076の処理に移す。なお、本実施形態のパチスロ1では、ボーナス種別としてBBのみが設けられているので、S2108~S2116の処理を省略してもよい。 Then, after processing S2115 or S2116, the main CPU 101 ends the special prize signal control process and moves the process to S2076 in the test firing signal control process (see FIG. 296). Note that in the pachislot 1 of this embodiment, since only BB is provided as a bonus type, the processes of S2108 to S2116 may be omitted.

[条件装置信号制御処理]
次に、図300及び図301を参照して、試射試験信号制御処理(図296参照)中のS2076で行う本実施形態の条件装置信号制御処理について説明する。なお、図300及び図301は、条件装置信号制御処理の手順を示すフローチャートである。
[Condition device signal control processing]
Next, the condition device signal control process of this embodiment performed in S2076 in the test firing test signal control process (see FIG. 296) will be described with reference to Fig. 300 and Fig. 301. Fig. 300 and Fig. 301 are flowcharts showing the procedure of the condition device signal control process.

まず、メインCPU101は、条件装置信号制御フラグが初期状態であるか否かを判別する(S2121)。S2121において、メインCPU101が、条件装置信号制御フラグが初期状態であると判別したとき(S2121がYES判定の場合)、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2077の処理に移す。 First, the main CPU 101 determines whether the condition device signal control flag is in the initial state (S2121). In S2121, when the main CPU 101 determines that the condition device signal control flag is in the initial state (YES in S2121), the main CPU 101 ends the condition device signal control process and transfers the process to S2077 in the test firing signal control process (see FIG. 296).

一方、S2121において、メインCPU101が、条件装置信号制御フラグが初期状態でないと判別したとき(S2121がNO判定の場合)、メインCPU101は、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものであるか否かを判別する(S2122)。 On the other hand, in S2121, when the main CPU 101 determines that the condition device signal control flag is not in the initial state (if S2121 is judged as NO), the main CPU 101 determines whether the condition device signal control flag indicates that the replay state identification signal is in the ON state (S2122).

S2122において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものであると判別したとき(S2122がYES判定の場合)、メインCPU101は、条件装置信号制御状態に役物条件装置信号のオン状態をセットする(S2123)。次いで、メインCPU101は、規定外出力ポート格納領域内の条件装置1~6の情報格納ビット(条件装置信号のビット0~ビット5)にRT遊技状態の情報をセットする(S2124)。そして、S2124の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2077の処理に移す。 In S2122, when the main CPU 101 determines that the condition device signal control flag indicates the on state of the replay state identification signal (if S2122 is judged as YES), the main CPU 101 sets the on state of the gadget condition device signal to the condition device signal control state (S2123). Next, the main CPU 101 sets information on the RT game state to the information storage bits (bits 0 to 5 of the condition device signal) of condition devices 1 to 6 in the non-regular output port storage area (S2124). Then, after processing S2124, the main CPU 101 ends the condition device signal control process and moves the process to S2077 in the test firing test signal control process (see FIG. 296).

一方、S2122において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものでないと判別したとき(S2122がNO判定の場合)、メインCPU101は、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものであるか否かを判別する(S2125)。 On the other hand, in S2122, when the main CPU 101 determines that the condition device signal control flag does not indicate that the replay state identification signal is in the ON state (if S2122 is a NO judgment), the main CPU 101 determines whether or not the condition device signal control flag indicates that the replay state identification signal is in the OFF state (S2125).

S2125において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものであると判別したとき(S2125がYES判定の場合)、メインCPU101は、規定外出力ポート格納領域内の条件装置1~8の情報格納ビット(条件装置信号のビット0~ビット7)に「0」(オフ状態)をセットする(S2126)。そして、S2126の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2077の処理に移す。 When the main CPU 101 determines in S2125 that the condition device signal control flag indicates the off state of the replay state identification signal (if S2125 is judged as YES), the main CPU 101 sets the information storage bits (bits 0 to 7 of the condition device signal) of condition devices 1 to 8 in the non-regular output port storage area to "0" (off state) (S2126). Then, after processing S2126, the main CPU 101 ends the condition device signal control processing, and moves the processing to processing S2077 in the test firing signal control processing (see FIG. 296).

一方、S2125において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものでないと判別したとき(S2125がNO判定の場合)、メインCPU101は、条件装置信号制御状態が役物条件装置信号のオン状態であるか否かを判別する(S2127)。 On the other hand, in S2125, when the main CPU 101 determines that the condition device signal control flag does not indicate the OFF state of the replay state identification signal (if S2125 is a NO judgment), the main CPU 101 determines whether the condition device signal control state is the ON state of the role condition device signal (S2127).

S2127において、メインCPU101が、条件装置信号制御状態が役物条件装置信号のオン状態であると判別したとき(S2127がYES判定の場合)、メインCPU101は、規定外出力ポート格納領域内の条件装置1~6の情報格納ビット(条件装置信号のビット0~ビット5)に特賞当籤番号の情報をセットし、条件装置8の情報格納ビット(条件装置信号のビット7)に「1」(オン状態)をセットする(S2128)。次いで、メインCPU101は、条件装置信号出力待ちタイマーに所定の待ち時間(本実施形態では、24.58ms)をセットする(S2129)。次いで、メインCPU101は、条件装置信号制御状態に条件装置信号出力待ちの状態をセットする(S2130)。そして、S2130の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2077の処理に移す。 In S2127, when the main CPU 101 determines that the condition device signal control state is the on state of the reel condition device signal (if S2127 is judged as YES), the main CPU 101 sets the special prize lottery number information to the information storage bits (bits 0 to 5 of the condition device signal) of condition devices 1 to 6 in the non-regular output port storage area, and sets "1" (on state) to the information storage bit (bit 7 of the condition device signal) of condition device 8 (S2128). Next, the main CPU 101 sets a predetermined waiting time (24.58 ms in this embodiment) to the condition device signal output waiting timer (S2129). Next, the main CPU 101 sets the condition device signal control state to the condition device signal output waiting state (S2130). Then, after processing S2130, the main CPU 101 ends the condition device signal control process and moves the process to the process of S2077 in the test firing test signal control process (see FIG. 296).

一方、S2127において、メインCPU101が、条件装置信号制御状態が役物条件装置信号のオン状態でないと判別したとき(S2127がNO判定の場合)、メインCPU101は、条件装置信号制御状態が条件装置信号出力待ちの状態であるか否かを判別する(S2131)。 On the other hand, when the main CPU 101 determines in S2127 that the condition device signal control state is not the on state of the reel condition device signal (if S2127 is a NO judgment), the main CPU 101 determines whether the condition device signal control state is in a state of waiting for the condition device signal output (S2131).

S2131において、メインCPU101が、条件装置信号制御状態が条件装置信号出力待ちの状態であると判別したとき(S2131がYES判定の場合)、メインCPU101は、条件装置信号出力待ちタイマーの値が「0」であるか否かを判別する(S2132)。 When the main CPU 101 determines in S2131 that the condition device signal control state is in a state of waiting for the condition device signal output (if S2131 is judged as YES), the main CPU 101 determines whether the value of the condition device signal output waiting timer is "0" (S2132).

S2132において、メインCPU101が、条件装置信号出力待ちタイマーの値が「0」でないと判別したとき(S2132がNO判定の場合)、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2077の処理に移す。一方、S2132において、メインCPU101が、条件装置信号出力待ちタイマーの値が「0」であると判別したとき(S2132がYES判定の場合)、メインCPU101は、条件装置信号制御状態に小役条件装置信号のオン状態又は条件装置信号のオフ状態をセットする(S2133)。そして、S2133の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2077の処理に移す。 In S2132, when the main CPU 101 determines that the value of the condition device signal output waiting timer is not "0" (if S2132 is a NO judgment), the main CPU 101 ends the condition device signal control process and transfers the process to S2077 in the test firing signal control process (see FIG. 296). On the other hand, in S2132, when the main CPU 101 determines that the value of the condition device signal output waiting timer is "0" (if S2132 is a YES judgment), the main CPU 101 sets the condition device signal control state to the ON state of the minor role condition device signal or the OFF state of the condition device signal (S2133). Then, after processing S2133, the main CPU 101 ends the condition device signal control process and transfers the process to S2077 in the test firing signal control process (see FIG. 296).

ここで再度、S2131の処理に戻って、S2131において、メインCPU101が、条件装置信号制御状態が条件装置信号出力待ちの状態でないと判別したとき(S2131がNO判定の場合)、メインCPU101は、条件装置信号制御状態が小役条件装置信号のオン状態であるか否かを判別する(S2134)。 Now, returning to the processing of S2131 again, when the main CPU 101 determines in S2131 that the condition device signal control state is not in a state of waiting for the condition device signal output (if S2131 judges NO), the main CPU 101 determines whether the condition device signal control state is in the ON state of the small role condition device signal (S2134).

S2134において、メインCPU101が、条件装置信号制御状態が小役条件装置信号のオン状態であると判別したとき(S2134がYES判定の場合)、メインCPU101は、規定外出力ポート格納領域内の条件装置1~6の情報格納ビット(条件装置信号のビット0~ビット5)に小役当籤番号の情報をセットし、条件装置7の情報格納ビット(条件装置信号のビット6)に「1」(オン状態)をセットする(S2135)。次いで、条件装置信号出力待ちタイマーに所定の待ち時間(本実施形態では、24.58ms)をセットする(S2136)。次いで、メインCPU101は、条件装置信号制御状態に条件装置信号出力待ちの状態をセットする(S2137)。そして、S2137の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2077の処理に移す。 In S2134, when the main CPU 101 determines that the condition device signal control state is the on state of the small prize condition device signal (if S2134 is judged as YES), the main CPU 101 sets the information of the small prize winning lottery number to the information storage bits (bits 0 to 5 of the condition device signal) of the condition devices 1 to 6 in the non-regular output port storage area, and sets the information storage bit (bit 6 of the condition device signal) of the condition device 7 to "1" (on state) (S2135). Next, a predetermined waiting time (24.58 ms in this embodiment) is set in the condition device signal output waiting timer (S2136). Next, the main CPU 101 sets the condition device signal control state to the state of waiting for the condition device signal output (S2137). Then, after processing S2137, the main CPU 101 ends the condition device signal control processing, and moves the processing to the processing of S2077 in the test firing test signal control processing (see FIG. 296).

一方、S2134において、メインCPU101が、条件装置信号制御状態が小役条件装置信号のオン状態でないと判別したとき(S2134がNO判定の場合)、メインCPU101は、規定外出力ポート格納領域内の条件装置1~8の情報格納ビット(条件装置信号のビット0~ビット7)に「0」(オフ状態)をセットする(S2138)。そして、S2138の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2077の処理に移す。 On the other hand, when the main CPU 101 determines in S2134 that the condition device signal control state is not the on state of the minor role condition device signal (if S2134 is a NO judgment), the main CPU 101 sets the information storage bits (bits 0 to 7 of the condition device signal) of condition devices 1 to 8 in the non-regular output port storage area to "0" (off state) (S2138). Then, after processing S2138, the main CPU 101 ends the condition device signal control processing, and moves the processing to processing of S2077 in the test firing signal control processing (see FIG. 296).

[試験信号出力処理]
次に、図302及び図303を参照して、試射試験信号制御処理(図296参照)中のS2077で行う試験信号出力処理について説明する。なお、図302は、試験信号出力処理の手順を示すフローチャートであり、図303は、試験信号出力処理を実行するためのソースプログラムの一例を示す図である。
[Test signal output processing]
Next, the test signal output process performed in S2077 during the test firing test signal control process (see FIG. 296) will be described with reference to FIG. 302 and FIG. 303. Note that FIG. 302 is a flowchart showing the procedure of the test signal output process, and FIG. 303 is a diagram showing an example of a source program for executing the test signal output process.

まず、メインCPU101は、規定外出力ポート格納領域のアドレス(「woXOUT0」:図294参照)をセットする(S2141)。次いで、メインCPU101は、出力ポートの初期出力ポート番号(本実施形態では、「0F4H」:図294参照)をセットする(S2142)。次いで、メインCPU101は、出力ポートのポート数(本実施形態では、「3」)をセットする(S2143)。なお、S2141~S2143の処理の順序は、この例に限定されず、任意に設定することができる。 First, the main CPU 101 sets the address of the non-standard output port storage area ("woXOUT0": see FIG. 294) (S2141). Next, the main CPU 101 sets the initial output port number of the output port (in this embodiment, "0F4H": see FIG. 294) (S2142). Next, the main CPU 101 sets the number of ports of the output port (in this embodiment, "3") (S2143). Note that the order of processing S2141 to S2143 is not limited to this example and can be set arbitrarily.

次いで、メインCPU101は、一括ポート出力命令(後述のOTICR命令)を実行する(S2144)。この処理により、ポート番号「0F4H」~「0F6H」の3つの出力ポートのそれぞれに、対応する試験信号(条件装置信号、特賞信号、回胴制動信号)が連続して出力される。そして、S2144の処理後、メインCPU101は、試験信号出力処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2078の処理に移す。 Then, the main CPU 101 executes a collective port output command (OTICR command, described below) (S2144). This process causes the corresponding test signals (condition device signal, special prize signal, reel brake signal) to be output in succession to each of the three output ports with port numbers "0F4H" to "0F6H". Then, after processing S2144, the main CPU 101 ends the test signal output process and moves the process to S2078 in the test firing test signal control process (see FIG. 296).

本実施形態では、上述のようにして、試験信号出力処理が行われる。本実施形態のパチスロ1では、上述のように、主制御基板71(メインCPU101)は、試験信号出力処理を行う。それゆえ、主制御基板71(メインCPU101)は、信号出力手段としても機能する。また、本実施形態における規定外出力ポート格納領域は、本発明に係る出力データ格納領域の一具体例を示すものである。 In this embodiment, the test signal output process is performed as described above. In the pachislot 1 of this embodiment, as described above, the main control board 71 (main CPU 101) performs the test signal output process. Therefore, the main control board 71 (main CPU 101) also functions as a signal output means. In addition, the non-standard output port storage area in this embodiment shows one specific example of the output data storage area according to the present invention.

上述した試験信号出力処理は、メインCPU101が、図303のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、次のような処理が行われる。 The above-mentioned test signal output process is performed by the main CPU 101 sequentially executing each source code defined in the source program in FIG. 303. Specifically, the following process is performed:

まず、メインCPU101がソースコード「LD HL,woXOUT0」を実行すると、ラベル「woXOUT0」で指定されるアドレス(規定外出力ポート格納領域の先頭アドレス「F216」)がHLレジスタ(ペアレジスタ)に読み出される。本実施形態では、このLD命令を実行することにより、S2141の処理が実行される。 First, when the main CPU 101 executes the source code "LD HL, woXOUT0", the address specified by the label "woXOUT0" (the top address "F216" of the non-standard output port storage area) is read into the HL register (pair register). In this embodiment, the process of S2141 is performed by executing this LD command.

次いで、メインCPU101がソースコード「LD BC,100H*3+0F4H」を実行すると、出力ポートの初期ポート番号「0F4H」及びポート数「3」がBCレジスタに読み出される。この際、Bレジスタ(第2のレジスタ)にポート数「3」が格納され、Cレジスタ(第1のレジスタ)に初期ポート番号「0F4H」が格納される。本実施形態では、このLD命令により、S2142及びS2143の処理が一括して実行される。 Next, when the main CPU 101 executes the source code "LD BC, 100H * 3 + 0F4H", the initial output port number "0F4H" and the number of ports "3" are read into the BC register. At this time, the number of ports "3" is stored in the B register (second register), and the initial port number "0F4H" is stored in the C register (first register). In this embodiment, this LD command executes the processes of S2142 and S2143 together.

次いで、メインCPU101がソースコード「OTICR」を実行する。OTICR命令は、メインCPU101専用の一括ポート出力命令(連続出力命令)であり、この命令が実行されると、次の処理が行われる。 Next, the main CPU 101 executes the source code "OTICR." The OTICR command is a batch port output command (continuous output command) that is dedicated to the main CPU 101, and when this command is executed, the following process is performed.

まず、HLレジスタで指定されるメモリのアドレスに格納されている値(試験信号)が、Cレジスタで指定されているポート番号の出力ポートにセット(出力)される(第1の処理)。次いで、Bレジスタの値(ポート数)が1減算され、Cレジスタの値(ポート番号)が1加算され、HLレジスタの値(試験信号の格納領域のアドレス)が1加算される(第2の処理)。そして、更新後のBレジスタの値(ポート数)が「0」である場合には、OTICR命令の処理を終了し、更新後のBレジスタの値(ポート数)が「0」でない場合には、HLレジスタで指定されるメモリに格納されている更新後の値(試験信号)の更新後の出力ポートへのセット処理、Bレジスタの更新(1減算)処理、Cレジスタの更新(1加算)処理、及び、HLレジスタの更新(1加算)処理が繰り返される(第3の処理)。 First, the value (test signal) stored in the memory address specified by the HL register is set (output) to the output port of the port number specified by the C register (first process). Next, the value (number of ports) of the B register is subtracted by 1, the value (port number) of the C register is added by 1, and the value of the HL register (address of the storage area for the test signal) is added by 1 (second process). Then, if the updated value (number of ports) of the B register is "0", the processing of the OTICR command is terminated, and if the updated value (number of ports) of the B register is not "0", the processing of setting the updated value (test signal) stored in the memory specified by the HL register to the updated output port, the processing of updating the B register (subtracting 1), the processing of updating the C register (adding 1), and the processing of updating the HL register (adding 1) are repeated (third process).

それゆえ、試験信号出力処理において、上記OTICR命令が実行されると、条件装置信号(条件装置1~8のON/OFF信号)のポート番号「0F4H」の出力ポートへの出力処理、特賞信号のポート番号「0F5H」の出力ポートへの出力処理、及び、回胴制動信号のポート番号「0F6H」の出力ポートへの出力処理がこの順で連続して実行される。本実施形態では、このOTICR命令を実行することにより、S2144の処理が実行される。 Therefore, when the OTICR command is executed in the test signal output process, output processing of the condition device signal (ON/OFF signal of condition devices 1 to 8) to the output port with port number "0F4H", output processing of the special prize signal to the output port with port number "0F5H", and output processing of the reel braking signal to the output port with port number "0F6H" are executed in this order consecutively. In this embodiment, the process of S2144 is executed by executing this OTICR command.

上述した試験信号出力処理において、OTICR命令を使用した場合、次のような効果が得られる。OTICR命令(一括ポート出力命令)では、上述のように、規定外出力ポート格納領域に格納された試験信号の読み出し処理、読み出された試験信号の対応する出力ポートへの出力処理、出力ポート(ポート番号)の更新処理、出力対象の試験信号の更新処理(規定外出力ポート格納領域内における試験信号の格納領域のアドレス更新処理)、及び、これらの一連の処理を終了するか否かの判定処理(ループ処理)の5つの処理を1つの命令コードで一括して実行することができる。すなわち、本実施形態では、従来、複数種の試験信号を複数種の出力ポートに出力(セット)する処理において、5つの命令コードにより実行されていたこの5つの処理を1つの命令コードで実行することができる。 When the OTICR command is used in the above-mentioned test signal output process, the following effects can be obtained. As described above, the OTICR command (collective port output command) can execute five processes collectively with one instruction code: read processing of the test signal stored in the non-standard output port storage area, output processing of the read test signal to the corresponding output port, update processing of the output port (port number), update processing of the test signal to be output (address update processing of the storage area of the test signal in the non-standard output port storage area), and judgment processing of whether or not to end this series of processes (loop processing). In other words, in this embodiment, these five processes that were conventionally executed by five instruction codes in the process of outputting (setting) multiple types of test signals to multiple types of output ports can be executed by one instruction code.

それゆえ、メインCPU101専用のOTICR命令を用いて複数種の試験信号の複数種の出力ポートへの出力処理を行うことにより、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。その結果、メインROM102内のプログラム領域の空き容量を増やし、ROM容量が圧迫されること抑制することができるとともに、処理の高速化も図ることができる。さらに、本実施形態では、メインROM102の空き容量を増やすことができるので、遊技性能や出玉性能に関するデータやプログラムを格納するための容量を確保することができる。それゆえ、本実施形態では、メインROM102の増えた空き容量を活用して、遊技性を高めることが可能になる。なお、OTICR命令は、上記第1実施形態で説明したポートI/OマップドI/O形式で、信号をメインCPU101の外部に出力するための「OUT」命令の拡張命令である。 Therefore, by using the OTICR command dedicated to the main CPU 101 to perform output processing of multiple types of test signals to multiple types of output ports, the source program capacity (usage capacity of the main ROM 102) can be reduced. As a result, the free space of the program area in the main ROM 102 can be increased, and the ROM capacity can be prevented from being compressed, and processing can be accelerated. Furthermore, in this embodiment, the free space of the main ROM 102 can be increased, so that the capacity for storing data and programs related to game performance and ball output performance can be secured. Therefore, in this embodiment, it is possible to improve game play by utilizing the increased free space of the main ROM 102. Note that the OTICR command is an extension command of the "OUT" command for outputting a signal to the outside of the main CPU 101 in the port I/O mapped I/O format described in the first embodiment above.

[第2実施形態における各種変形例]
上記第2実施形態では、ART状態に移行すると、ART状態の1ゲーム目にランク決めARTを行い、ART当籤時のランクを昇格させることとしているが、これに限られるものではなく、ランク決めART(昇格抽籤)は行わないこととしてもよい。この場合には、ART状態中は、ART当籤時のランクから定まる抽籤状態に基づき、各種の抽籤を行うことになる。
[Various Modifications of the Second Embodiment]
In the second embodiment, when the ART state is entered, the rank determination ART is performed in the first game of the ART state, and the rank at the time of the ART winning lottery is promoted, but this is not limited to this, and the rank determination ART (promotion lottery) may not be performed. In this case, during the ART state, various lotteries will be performed based on the lottery state determined from the rank at the time of the ART winning lottery.

また、上記第2実施形態では、各種の抽籤を抽籤用フラグに応じて行うこととしているが、抽籤用フラグは、内部当籤役から決定されるため、各種の抽籤は内部当籤役に応じて行っているということができる。すなわち、主制御回路90は、内部当籤役に応じて各種の抽籤を行うことができる。 In addition, in the second embodiment, various lotteries are conducted according to the lottery flag, but since the lottery flag is determined from the internal lottery role, it can be said that various lotteries are conducted according to the internal lottery role. In other words, the main control circuit 90 can conduct various lotteries according to the internal lottery role.

また、上記第2実施形態では、BB終了時にART状態のストックがある場合には(すなわち、ART中BB終了時には)、遊技状態がART準備中に移行し、その後、ART準備中においてRT状態がRT4状態に移行すると、遊技状態がART状態に移行する。ここで、BB終了時はRT状態がRT0状態に移行するため、ART準備中は、RT0状態からRT4状態までRT状態を移行させることになる。このとき、RT0状態からRT2状態への移行は、押し順ベル当籤時の、押し順ミスに伴い略称「RT2移行図柄」に係る図柄組合せが停止表示されることで行われるため、主制御回路90は、ART準備中に押し順ベルに当籤すると、RT0状態に滞在中は、正解の押し順を報知しない(なお、他のRT状態に滞在中は、正解の押し順を報知することとしてもよく、また、報知しないこととしてもよい)。 In addition, in the second embodiment, if there is a stock of ART state at the end of BB (i.e., at the end of BB during ART), the game state transitions to ART preparation, and then, when the RT state transitions to RT4 state during ART preparation, the game state transitions to ART state. Here, since the RT state transitions to RT0 state at the end of BB, the RT state transitions from RT0 state to RT4 state during ART preparation. At this time, the transition from the RT0 state to the RT2 state is performed by the stop display of a symbol combination related to the abbreviated "RT2 transition symbol" due to a push order mistake when the push order bell is drawn, so when the push order bell is drawn during ART preparation, the main control circuit 90 does not notify the correct push order while staying in the RT0 state (note that the correct push order may be announced or not announced while staying in another RT state).

また、上記第2実施形態では、ART準備中にRT状態がRT1状態やRT3状態に移行することがあり、主制御回路90は、ART準備中にRT状態がRT1状態やRT3状態に移行した場合に、後述する特典を付与することとしてもよい。なお、ART準備中(すなわち、RT4状態に移行する前)にRT状態がRT1状態に移行する場合としては、RT0状態からRT1状態に移行する場合と、RT2状態からRT1状態に移行する場合とがあるが(図178参照)、RT2状態からRT1状態に移行する場合とは、報知された押し順を無視して押し順ミスした場合であるため、主制御回路90は、ART準備中にRT2状態からRT1状態に移行した場合には特典を付与することなく、ART準備中にRT0状態からRT1状態に移行した場合には特典を付与することとしてもよい(なお、図180に示す内部抽籤テーブルでは、RT0状態では、「F_通常リプ」が単独で内部当籤役として決定されることがないが、「F_通常リプ」に対して所定の抽籤値を割り振ることで、RT0状態からRT1状態に移行可能にすることができる)。
また、特典の付与は、ART準備中にRT状態がRT1状態又はRT3状態に移行したことを契機として行うだけでなく、当該契機に加えて(又は代えて)、RT1状態又はRT3状態中の内部当籤役(抽籤用フラグ)に応じて特典を付与することとしてもよい。例えば、RT1状態又はRT3状態中は、「F_弱チェリプ」が内部当籤役として決定される確率が高く、また、RT1状態やRT3状態は、固定ゲーム数が消化されるまで継続するため、ART準備中が長引くほど特典付与の期待度を上げることができる。
In addition, in the above second embodiment, the RT state may transition to the RT1 state or the RT3 state during ART preparation, and the main control circuit 90 may be configured to grant a bonus, as described below, when the RT state transitions to the RT1 state or the RT3 state during ART preparation. In addition, cases in which the RT state transitions to the RT1 state during ART preparation (i.e., before transitioning to the RT4 state) include transitioning from the RT0 state to the RT1 state and transitioning from the RT2 state to the RT1 state (see Figure 178). A transition from the RT2 state to the RT1 state occurs when the notified push order is ignored and the push order is incorrect, so the main control circuit 90 may not award a bonus when the RT2 state transitions to the RT1 state during ART preparation, but may award a bonus when the RT0 state transitions to the RT1 state during ART preparation (in the internal lottery table shown in Figure 180, in the RT0 state, "F_normal lip" is not determined alone as an internal lottery role, but by assigning a predetermined lottery value to "F_normal lip", it is possible to make a transition from the RT0 state to the RT1 state).
In addition, the awarding of the bonus is not only triggered by the transition of the RT state to the RT1 state or the RT3 state during ART preparation, but in addition to (or instead of) the trigger, the bonus may be awarded according to the internal winning combination (lottery flag) during the RT1 state or the RT3 state. For example, during the RT1 state or the RT3 state, there is a high probability that "F_Weak Cherry" will be determined as the internal winning combination, and since the RT1 state or the RT3 state continues until a fixed number of games are played, the longer the ART preparation period, the higher the expectation of the bonus awarding.

また、上記第2実施形態では、CZからART状態に移行する場合に、CZの残りゲーム数を保持したままとし、ART状態の終了後に保持した残りゲーム数に対して、ART状態への移行に伴い上乗せされたゲーム数を加算したゲーム数分だけCZを行うこととしているが、これに限られるものではない。主制御回路90は、例えば、CZからART状態に移行する場合にCZの残りゲーム数を破棄するとともに、ART状態の終了後には、所定ゲーム数分のCZを行うこととしてもよい。この所定ゲーム数は任意であるが、例えば、終了したART状態に用いたランク(当籤時のランクであってもよく、昇格抽籤後のランクであってもよい)に応じて決定することとしてもよい。また、所定ゲーム数を決定するタイミングは、CZからART状態へ移行したタイミング(CZの中断時)であってもよく、また、ランク決めARTから通常ARTへ移行したタイミング(ランク決めARTの終了時)であってもよく、また、ART状態からCZへ移行したタイミング(通常ARTの終了時)であってもよい。 In addition, in the second embodiment, when transitioning from the CZ to the ART state, the remaining number of games in the CZ is retained, and the number of games added with the transition to the ART state is added to the remaining number of games retained after the end of the ART state to perform the CZ for the number of games, but this is not limited to this. For example, the main control circuit 90 may discard the remaining number of games in the CZ when transitioning from the CZ to the ART state, and perform a predetermined number of CZ games after the end of the ART state. This predetermined number of games is arbitrary, but may be determined according to the rank used in the ended ART state (which may be the rank at the time of winning the lottery or the rank after the promotion lottery). The timing for determining the predetermined number of games may be the timing of transition from the CZ to the ART state (when the CZ is interrupted), or the timing of transition from the rank-determining ART to the normal ART (when the rank-determining ART ends), or the timing of transition from the ART state to the CZ (when the normal ART ends).

また、上記第2実施形態及び各種変形例では、遊技機としてパチスロを例に挙げて説明したが、本発明はこれに限定されない。上記第2実施形態及び各種変形例で採用したリール制御に係る特徴や設定変更及び確認に係る特徴などのパチスロ1に特有の特徴以外の特徴は、「パチンコ」と呼ばれる遊技機にも適用可能であり、同様の効果が得られる。例えば、ソースプログラム上における各種プログラム及び抽籤テーブルで適用されているデータ容量の各種節約技術や、メインCPU101専用命令コードを使用した各種処理(Qレジスタを用いたアドレスの指定命令、CPIR命令、OTICR命令、INLD命令を用いた各種処理)、規定外ROM領域及び規定外RAM領域を使用した各種処理などの特徴は、「パチンコ」にも適用可能である。 In addition, in the above second embodiment and various modified examples, a pachinko slot machine is used as an example of a gaming machine, but the present invention is not limited to this. Features other than the features specific to the pachinko slot machine 1, such as the features related to reel control and the features related to changing and confirming settings, employed in the above second embodiment and various modified examples, can also be applied to gaming machines called "pachinko" and similar effects can be obtained. For example, features such as various data capacity saving techniques applied to various programs and lottery tables in the source program, various processes using instruction codes dedicated to the main CPU 101 (address designation instructions using the Q register, various processes using the CPIR instruction, OTICR instruction, and INLD instruction), and various processes using non-standard ROM areas and non-standard RAM areas can also be applied to "pachinko".

<第1及び第2実施形態で使用されるソースコード上のラベルの説明>
上記第1及び第2実施形態のパチスロ1のソースプログラムで使用されているラベルは、所定の法則に従い定義されている。例えば、図65Cに記載のラベル「cPA_SEGCOM」等のように先頭文字が小文字「c」であれば、それは定数(const、又はconstantの「c」)を表し、図67に記載のラベル「w1_CTRL」等のように、先頭文字が小文字「w」であれば、それはメインRAM103(workRAMの「w」)を表し、図95Aのラベル「dSDTR_NR」のように先頭文字が小文字「d」であれば、それはメインROM102(dataROMの「d」)を表す。なお、小文字「c」の意味は定数であるため、小文字「c」の使用法が幅広い範囲で適用可能となっている。例えば、図65Cに示すソースコードで説明した例ではラベル「cPA_SEGCOM」をアドレス値として使用するが、例えば、図88に示すソースコードで説明した例のように、ラベル「cERR_CR」を単に数値(この例ではエラーコード値)として使用することもできる。
<Explanation of Labels on Source Code Used in the First and Second Embodiments>
The labels used in the source programs of the slot machines 1 of the first and second embodiments are defined according to a predetermined rule. For example, if the first character is a lowercase "c" as in the label "cPA_SEGCOM" shown in FIG. 65C, it represents a constant (the "c" of const or constant), if the first character is a lowercase "w" as in the label "w1_CTRL" shown in FIG. 67, it represents the main RAM 103 (the "w" of workRAM), and if the first character is a lowercase "d" as in the label "dSDTR_NR" shown in FIG. 95A, it represents the main ROM 102 (the "d" of dataROM). Note that the lowercase "c" means a constant, so the usage of the lowercase "c" is applicable in a wide range. For example, in the example described in the source code shown in FIG. 65C, the label "cPA_SEGCOM" is used as an address value, but it is also possible to simply use the label "cERR_CR" as a numerical value (in this example, an error code value), as in the example described in the source code shown in FIG. 88.

<第1及び第2実施形態におけるその他の各種変形例>
上記実施形態のパチスロ1では、様々な特典を付与することとしているが、遊技者に付与する特典は任意である。例えば、遊技者に付与される出玉に関する特典(例えば、ART状態への移行、ART状態の継続期間の上乗せ、CZへの移行、CZの継続期間の上乗せ)だけでなく、出玉以外の特典(例えば、特典映像の開放や、パチスロ1のカスタム開放など)であってもよい。
<Other Modifications of the First and Second Embodiments>
In the above embodiment of the slot machine 1, various benefits are granted, but the benefits granted to the player are arbitrary. For example, the benefits may be not only related to the balls to be given to the player (e.g., transition to the ART state, extension of the duration of the ART state, transition to the CZ, extension of the duration of the CZ), but also benefits other than the balls (e.g., opening of a bonus video, custom opening of the slot machine 1, etc.).

また、ART状態中(第1実施形態ではCT状態中も含む)に行われる報知の内容は上述した例に限定されず、任意である。例えば、遊技者にとって有利な状態となる特別な図柄組合せが表示される停止操作の順序(押し順)を報知してもよいし、当該図柄組合せが表示されるために必要な停止操作のタイミング(狙うべき図柄)を報知するようにしてもよい。 The content of the notification made during the ART state (including the CT state in the first embodiment) is not limited to the above-mentioned example, and is arbitrary. For example, the order of stopping operations (push order) that will display a special symbol combination that will be advantageous to the player may be notified, or the timing of the stopping operations required to display the symbol combination (the symbol to be aimed for) may be notified.

遊技者にとって有利な状態としては、再遊技に係る内部当籤役の当籤確率は変化しない(又は遊技性に影響を与えない程度の範囲で変化する)が、遊技者にとって有利な停止操作の態様を報知する機能、すなわち、AT機能が作動する遊技状態であってもよい。また、遊技者にとって有利な状態としては、再遊技に係る内部当籤役の当籤確率が高くなる再遊技高確率状態(リプレイタイム)が作動するとともに、遊技者にとって有利な停止操作の態様を報知する機能が作動する、すなわち、ART機能が作動する遊技状態であってもよい。 A state advantageous to the player may be a gaming state in which the probability of winning the internal lottery role related to replay does not change (or changes to a degree that does not affect gameplay), but a function that notifies the player of a mode of stopping operation that is advantageous to the player, i.e., an AT function, is activated. Also, a state advantageous to the player may be a gaming state in which a high replay probability state (replay time) is activated in which the probability of winning the internal lottery role related to replay is high, and a function that notifies the player of a mode of stopping operation that is advantageous to the player is activated, i.e., an ART function is activated.

また、ART状態の継続期間の管理方法も任意である。例えば、ゲーム数により継続期間を管理することとしてもよく、また、セット数により継続期間を管理することとしてもよく、また、ART状態中に払い出されるメダルの枚数や差枚数により継続期間を管理することとしてもよく、また、ART状態中にメダルの払い出しに影響を与える報知を行った回数(ナビ回数)により継続期間を管理することとしてもよく、また、ART状態中の任意のタイミングで行う継続判定により継続期間を管理することとしてもよく、また、ART状態中に特定の図柄組合せが表示されるとART状態を終了させることとしてもよい。
この場合、上乗せの対象は、ゲーム数、セット数、ナビ回数、差枚数などのようにART状態の継続期間の管理方法によって適宜調整される。
In addition, the method of managing the duration of the ART state is also arbitrary. For example, the duration may be managed by the number of games, the number of sets, the number of medals paid out during the ART state or the difference in the number of medals, the number of notifications (number of navigations) that affect the payout of medals during the ART state, the duration may be managed by a continuation judgment performed at any timing during the ART state, and the ART state may be terminated when a specific symbol combination is displayed during the ART state.
In this case, the target of the addition is adjusted appropriately depending on the method of managing the duration of the ART state, such as the number of games, number of sets, number of navigations, and difference in number of coins.

また、CZの継続期間の管理も任意である。ゲーム数により継続期間を管理することとしてもよく、また、セット数により継続期間を管理することとしてもよく、また、CZ中の任意のタイミングで行う継続判定により継続期間を管理することとしてもよく、また、CZ中に特定の図柄組合せが表示されるとCZを終了させることとしてもよく、また、CZ中に行ったART抽籤の回数により継続期間を管理することとしてもよく、また、CZ中にART状態に移行した回数により継続期間を管理することとしてもよい。
この場合、上乗せの対象は、ゲーム数、セット数、抽籤回数などのようにCZの継続期間の管理方法によって適宜調整される。
The duration of the CZ can also be managed arbitrarily. The duration can be managed by the number of games, the number of sets, a continuation determination performed at any timing during the CZ, the CZ can be terminated when a specific symbol combination is displayed during the CZ, the duration can be managed by the number of ART lotteries performed during the CZ, or the duration can be managed by the number of transitions to the ART state during the CZ.
In this case, the items to be added are appropriately adjusted depending on the management method for the duration of the CZ, such as the number of games, number of sets, number of lotteries, etc.

また、上記実施形態のパチスロ1では、遊技者側から見て、リール表示窓4の左側に設けたサブ表示装置18において各種表示画面を表示する例を説明したが、本発明はこれに限定されない。例えば、遊技者側から見て、リール表示窓4の右側にも別のサブ表示装置を設け、このサブ表示装置においても各種表示画面を表示する構成にしてもよい。この場合、リール表示窓4の右側に設けられたサブ表示装置の表示面上にタッチセンサを設け、このタッチセンサから出力されるタッチ入力情報に基づいて、当該サブ表示装置の表示画面を切り替える構成にしてもよい。 In addition, in the above embodiment of the pachislot 1, an example was described in which various display screens are displayed on the sub-display device 18 located to the left of the reel display window 4 as seen from the player's side, but the present invention is not limited to this. For example, another sub-display device may be located to the right of the reel display window 4 as seen from the player's side, and various display screens may also be displayed on this sub-display device. In this case, a touch sensor may be provided on the display surface of the sub-display device located to the right of the reel display window 4, and the display screen of the sub-display device may be switched based on touch input information output from this touch sensor.

また、上記実施形態のパチスロ1では、報知(ART)機能の作動を、メイン(主制御基板71)側の制御の下に行うこととしているが、これに限られるものではなく、サブ(副制御基板72)側の制御により報知(ART)機能の作動を行うこととしてもよい。 In addition, in the pachislot 1 of the above embodiment, the operation of the notification (ART) function is performed under the control of the main (main control board 71) side, but this is not limited to this, and the notification (ART) function may also be performed under the control of the sub (sub control board 72) side.

また、上記実施形態のパチスロ1では、CZやART状態へは、通常状態中に行う移行抽籤に当籤することで移行する。ここで、上記実施形態のパチスロ1では、この移行抽籤に対して設定差を持たせることもあり得るが、この移行抽籤を「設定値に差のない情報」に基づいて行うこととしてもよい。なお、「設定値に差のない情報」とは、内部抽籤処理において全ての設定値において同一の確率で内部当籤役として決定される役(設定不問役)や、全リールの停止時に全ての設定値において同一の確率で表示されることになる図柄組合せ(設定差のない図柄組合せ)を少なくとも含むものである。 In addition, in the pachislot 1 of the above embodiment, a transition to the CZ or ART state is made by winning a transition lottery held during the normal state. Here, in the pachislot 1 of the above embodiment, it is possible for this transition lottery to have a setting difference, but this transition lottery may also be made based on "information with no difference in setting value." Note that "information with no difference in setting value" includes at least roles (setting-independent roles) that are determined as internal winning roles with the same probability for all setting values in the internal lottery process, and symbol combinations that are displayed with the same probability for all setting values when all reels are stopped (symbol combinations with no setting difference).

すなわち、上記変形例のパチスロ1では、設定不問役が内部当籤役として決定された場合に、CZやART状態への移行抽籤を行い、設定差のある役(設定差役)が内部当籤役として決定された場合には、CZやART状態への移行抽籤を行わない。また、パチスロ1では、全リールの停止時に設定差のない図柄組合せが表示された場合に、CZやART状態への移行抽籤を行い、設定差のある図柄組合せが表示された場合には、CZやART状態への移行抽籤を行わない。
なお、本明細書において、抽籤を行わないとは、抽籤自体を行わないことだけでなく、抽籤はするものの必ず非当籤となることを含むものである。
That is, in the above modified Pachislot 1, when a setting-unrelated role is determined as the internal winning role, a lottery for transition to the CZ or ART state is performed, and when a role with a setting difference (setting difference role) is determined as the internal winning role, a lottery for transition to the CZ or ART state is not performed. Also, in the Pachislot 1, when a symbol combination with no setting difference is displayed when all reels are stopped, a lottery for transition to the CZ or ART state is performed, and when a symbol combination with a setting difference is displayed, a lottery for transition to the CZ or ART state is not performed.
In this specification, not holding a lottery does not only mean not holding a lottery at all, but also includes holding a lottery but always resulting in a non-winning lottery.

また、CZやART状態への移行抽籤は、予め定められており一切変動しない完全確率に基づき行われることとしてもよい。「予め定められており一切変動しない完全確率」とは、少なくとも設定値に基づいて変動することのない確率(すなわち、設定値に関わらず当籤する確率が同一の確率)を意味する。
なお、「予め定められており一切変動しない完全確率」として、更に、「設定値に差のない情報」に対して一義的に定められた確率であることを含めることとしてもよい。近年の遊技機では、移行抽籤に当籤し易い状態と当籤し難い状態とを設けることがある。このような場合に、「設定値に差のない情報に対して一義的に定められた確率」で移行抽籤を行う場合には、例えば、設定不問役の当籤時には、いかなる遊技状態であっても同一の確率で当籤する移行抽籤を行うことになる。反対に、「設定値に差のない情報に対して一義的に定められた確率ではない確率(すなわち、変動する確率)」で移行抽籤を行う場合には、例えば、設定不問役の当籤時に、現在の遊技状態に応じた確率で当籤する移行抽籤、すなわち、現在の遊技状態が高確率状態である場合には、高い確率で当籤する移行抽籤を行い、現在の遊技状態が低確率状態である場合には、低い確率で当籤する移行抽籤、を行うことになる。
In addition, the lottery for transition to the CZ or ART state may be based on a completely predetermined probability that does not change at all. "A completely predetermined probability that does not change at all" means a probability that does not change at least based on a set value (i.e., a probability that the probability of winning is the same regardless of the set value).
In addition, the "perfect probability that is determined in advance and does not fluctuate at all" may further include a probability that is uniquely determined for "information with no difference in the set value". In recent gaming machines, a state in which it is easy to win the transition lottery and a state in which it is difficult to win are sometimes provided. In such a case, when the transition lottery is performed with a "probability that is uniquely determined for information with no difference in the set value", for example, when a setting-unrelated role is won, the transition lottery is performed with the same probability of winning regardless of the game state. On the other hand, when a transition lottery is drawn with a "probability that is not uniquely determined for information with no difference in the setting value (i.e., a variable probability)," for example, when a setting-independent role is drawn, a transition lottery is drawn with a probability that depends on the current game state; in other words, if the current game state is a high probability state, a transition lottery is drawn with a high probability of winning, and if the current game state is a low probability state, a transition lottery is drawn with a low probability of winning.

このように「設定値に差のない情報」に基づいて行う移行抽籤を、設定値に関わらず当籤する確率が同一の確率で行うことで、変形例のパチスロ1では、CZやART状態への移行に関する期待度を各設定値に対して同一にすることができ、出玉性能の差を、設定差のある設定差役の当籤確率に抑えることができる。 In this way, by conducting a transition lottery based on "information with no difference in setting value" with the same probability of winning regardless of the setting value, the modified pachislot 1 can make the expectation regarding transition to CZ or ART state the same for each setting value, and can suppress the difference in ball output performance to the probability of winning a setting difference role with a setting difference.

また、CZやART状態へ移行するための抽籤としては、(1)内部当籤役を決定するための内部抽籤、(2)移行を行うか否かの移行抽籤、(3)移行する場合の移行先を決定するための有利区間種別抽籤の3つの抽籤が考えられる。パチスロ1では、これら3つの抽籤を、それぞれ個別の乱数値を用いて行うこととしてもよく、また、全ての抽籤を共通の乱数値を用いて行うこととしてもよく、また、2つの抽籤を共通の乱数値を用いて行い、残り1つの抽籤を個別の乱数値を用いて行うこととしてもよい。なお、共通の乱数値を用いるとは、例えば、(1)内部抽籤において「0~128」の乱数範囲において所定の設定不問役が決定される場合に、(2)「0~64」を移行抽籤に非当籤の乱数範囲、「65~128」を移行抽籤に当籤の乱数範囲とし、また、(3)「65~83」を移行先がCZ1である乱数範囲、「83~99」を移行先がCZ2である乱数範囲、「99~115」を移行先がCZ3である乱数範囲、「115~128」を移行先がART状態である乱数範囲とすることである。言い換えると、一つの抽籤において当籤する乱数範囲の一部に、他の抽籤の抽籤結果を割り当てることである。 In addition, there are three types of lotteries that can be considered for transitioning to the CZ or ART state: (1) an internal lottery to determine an internal winning combination, (2) a transition lottery to determine whether or not to transition, and (3) a lottery for determining the type of advantageous zone to transition to if a transition occurs. In Pachislot 1, these three lotteries may each be conducted using an individual random number value, or all lotteries may be conducted using a common random number value, or two lotteries may be conducted using a common random number value and the remaining lottery may be conducted using an individual random number value. Note that using a common random number value means, for example, (1) when a predetermined set non-question role is determined in the random number range of "0-128" in the internal lottery, (2) "0-64" is set as the non-winning random number range for the transition lottery, "65-128" is set as the winning random number range for the transition lottery, and (3) "65-83" is set as the random number range whose transition destination is CZ1, "83-99" is set as the random number range whose transition destination is CZ2, "99-115" is set as the random number range whose transition destination is CZ3, and "115-128" is set as the random number range whose transition destination is the ART state. In other words, it means allocating the lottery results of one lottery to a portion of the winning random number range in another lottery.

[その他、本発明に係る遊技機の拡張性]
上記第1及び第2実施形態のパチスロ1では、遊技者のメダルの投入操作(すなわち、手持ちのメダルをメダル投入口14に対して投入する操作、又は、クレジットされたメダルをMAXベットボタン15a或いは1ベットボタン15bを操作して投入する操作)により遊技が開始され、遊技が終了したときにメダルの払い出しがある場合には、ホッパー装置51を駆動してメダル払出口24からメダルが払い出され、又は、クレジットされる形態について説明したが、本発明はこれに限定されるものではない。
[Others, expandability of the gaming machine according to the present invention]
In the pachislot 1 of the first and second embodiments described above, a game is started by the player inserting a medal (i.e., inserting a medal that the player has in hand into the medal insertion port 14, or inserting a credited medal by operating the MAX BET button 15a or 1 BET button 15b), and if a medal is to be paid out when the game ends, the hopper device 51 is driven to pay out or credit the medal from the medal payout port 24, but the present invention is not limited to this.

例えば、遊技者によって遊技に必要な遊技媒体が投入され、それに基づいて遊技が行われ、その遊技の結果に基づいて特典が付与される(例えば、メダルが払い出される)形態の全てに対して、本発明を適用することができる。すなわち、物理的な遊技者の動作によって遊技媒体が投入され(掛けられ)、遊技媒体が払い出される形態のみならず、主制御回路90(主制御基板71)自体が、遊技者が保有する遊技媒体を電磁的に管理し、メダルレスで遊技を可能にする形態であってもよい。なお、この場合、遊技者が保有する遊技媒体を電磁的に管理するのは、主制御回路90(主制御基板71)に装着され(接続され)且つ遊技媒体を管理する遊技媒体管理装置であってもよい。 For example, the present invention can be applied to all configurations in which a player inserts gaming media required for a game, plays the game based on the inserted gaming media, and awards are given based on the results of the game (for example, medals are paid out). In other words, the present invention can be applied not only to configurations in which gaming media are inserted (bet) and gaming media are paid out by the physical actions of the player, but also to configurations in which the main control circuit 90 (main control board 71) itself electromagnetically manages the gaming media owned by the player, enabling gaming without medals. In this case, the device that electromagnetically manages the gaming media owned by the player may be a gaming media management device that is attached (connected) to the main control circuit 90 (main control board 71) and manages the gaming media.

この場合、遊技媒体管理装置は、ROM及びRWM(あるいは、RAM)を有し、遊技機に設けられる装置であって、図示しない外部の遊技媒体取扱装置と所定のインターフェースを介して双方向通信可能に接続されるものであり、遊技媒体の貸出動作(すなわち、遊技者が遊技媒体の投入操作を行う上で、必要な遊技媒体を提供する動作)或いは遊技媒体の払い出しに係る役に入賞(当該役が成立)した場合における遊技媒体の払出動作(すなわち、遊技者に対して遊技媒体の払い出しを行う上で、必要な遊技媒体を獲得させる動作)、又は、遊技の用に供する遊技媒体を電磁的に記録する動作を行い得るものとすればよい。また、遊技媒体管理装置は、実際の遊技媒体数の管理のみならず、例えば、その遊技媒体数の管理結果に基づいて、保有する遊技媒体数を表示する保有遊技媒体数表示装置(不図示)をパチスロ1の前面に設け、この保有遊技媒体数表示装置に表示される遊技媒体数を管理するものであってもよい。すなわち、遊技媒体管理装置は、遊技者が遊技の用に供することができる遊技媒体の総数を電磁的方法により記録し、表示することができるものとすればよい。 In this case, the gaming medium management device is a device that has a ROM and a RWM (or a RAM) and is installed in the gaming machine, and is connected to an external gaming medium handling device (not shown) via a specified interface for two-way communication, and can perform the following operations: lending gaming media (i.e., providing gaming media necessary for the player to insert gaming media), or paying out gaming media when a winning combination related to the payout of gaming media is won (the winning combination is established) (i.e., allowing the player to acquire the gaming media necessary for the payout of gaming media), or electromagnetically recording gaming media used for play. In addition, the gaming medium management device may not only manage the actual number of gaming media, but may also, for example, provide a held gaming media number display device (not shown) on the front of the slot machine 1 that displays the number of held gaming media based on the management results of the number of gaming media, and manage the number of gaming media displayed on this held gaming media number display device. In other words, the gaming media management device should be able to electromagnetically record and display the total number of gaming media that a player can use for gaming.

また、この場合、遊技媒体管理装置は、遊技者が、記録された遊技媒体数を示す信号を、外部の遊技媒体取扱装置に対して自由に送信させることができる性能(機能)を有することが望ましい。また、遊技媒体管理装置は、遊技者が直接操作する場合以外の場合には、記録された遊技媒体数を減ずることができない性能を有することが望ましい。また、遊技媒体管理装置と外部の遊技媒体取扱装置との間に外部接続端子板(不図示)が設けられる場合には、遊技媒体管理装置は、その外部接続端子板を介してでなければ、遊技者が、記録された遊技媒体数を示す信号を送信できない性能を有することが望ましい。 In this case, it is desirable for the gaming media management device to have the ability (function) to allow the player to freely transmit a signal indicating the number of recorded gaming media to an external gaming media handling device. It is also desirable for the gaming media management device to have the ability to prevent the number of recorded gaming media from being reduced unless the player directly operates it. Furthermore, if an external connection terminal board (not shown) is provided between the gaming media management device and the external gaming media handling device, it is desirable for the gaming media management device to have the ability to prevent the player from transmitting a signal indicating the number of recorded gaming media except through the external connection terminal board.

遊技機には、上記の他、遊技者が操作可能な貸出操作手段、返却(精算)操作手段、外部接続端子板が設けられ、遊技媒体取扱装置には、紙幣等の有価価値の投入口、記録媒体(例えばICカード)の挿入口、携帯端末から電子マネー等の入金を行うための非接触通信アンテナ等、その他貸出操作手段、返却操作手段等の各種操作手段、遊技媒体取扱装置側外部接続端子板が設けられるようにしてもよい(いずれも不図示)。 In addition to the above, the gaming machine is provided with a loan operation means, a return (settlement) operation means, and an external connection terminal board that can be operated by the player, and the gaming medium handling device may be provided with an insertion slot for valuables such as bills, an insertion slot for recording media (e.g., IC cards), a non-contact communication antenna for depositing electronic money from a mobile terminal, and various other operation means such as a loan operation means, a return operation means, and an external connection terminal board on the gaming medium handling device side (all not shown).

その際の遊技の流れとしては、例えば、遊技者が遊技媒体取扱装置に対し、上記いずれかの方法で有価価値を入金し、上記いずれかの貸出操作手段の操作に基づいて所定数の有価価値を減算し、遊技媒体取扱装置から遊技媒体管理装置に対し、減算した有価価値に対応する遊技媒体を増加させる。そして、遊技者は遊技を行い、さらに遊技媒体が必要な場合には上記操作を繰り返し行う。その後、遊技の結果、所定数の遊技媒体を獲得し、遊技を終了する際には、上記いずれかの返却操作手段を操作することにより遊技媒体管理装置から遊技媒体取扱装置に対し、遊技媒体数を送信し、遊技媒体取扱装置はその遊技媒体数を記録した記録媒体を排出する。また、遊技媒体管理装置は遊技媒体数を送信したときに、自身が記憶する遊技媒体数をクリアする。遊技者は排出された記録媒体を景品交換するために景品カウンター等に持って行くか、又は、記録された遊技媒体に基づいて他の遊技台で遊技を行うために遊技台を移動する。 In this case, the game flow is as follows: for example, the player deposits a value into the game media handling device using one of the above methods, subtracts a predetermined amount of value by operating one of the above lending operation means, and increases the game media corresponding to the subtracted value from the game media handling device to the game media management device. The player then plays the game, and repeats the above operation if more game media are required. After that, when the player acquires a predetermined number of game media as a result of playing and ends the game, the game media management device transmits the number of game media to the game media handling device by operating one of the above return operation means, and the game media handling device ejects a recording medium on which the number of game media is recorded. In addition, when the game media management device transmits the number of game media, it clears the number of game media stored in itself. The player takes the ejected recording medium to a prize counter or the like to exchange it for a prize, or moves to another game machine to play on the other machine based on the recorded game media.

なお、上記例では、遊技媒体管理装置から全遊技媒体数を遊技媒体取扱装置に対して送信したが、遊技機又は遊技媒体取扱装置側で遊技者が所望する遊技媒体数のみを送信し、遊技者が所持する遊技媒体を分割して処理することとしてもよい。また、上記例では、遊技媒体取扱装置が記録媒体を排出することとしたが、現金又は現金等価物を排出するようにしてもよいし、携帯端末等に記憶させるようにしてもよい。また、遊技媒体取扱装置は遊技場の会員記録媒体を挿入可能とし、遊技媒体を会員記録媒体に貯留して、後日、該貯留された遊技媒体を用いて再遊技可能とするようにしてもよい。 In the above example, the gaming media management device transmits the total number of gaming media to the gaming media handling device, but the gaming machine or gaming media handling device may transmit only the number of gaming media desired by the player, and the gaming media owned by the player may be divided and processed. In the above example, the gaming media handling device ejects the recording medium, but it may also eject cash or a cash equivalent, or store the information in a mobile terminal or the like. The gaming media handling device may also be capable of inserting a member recording medium of the amusement center, storing the gaming media in the member recording medium, and allowing the stored gaming media to be used again at a later date.

また、遊技機又は遊技媒体取扱装置において、図示しない所定の操作手段を操作することにより遊技媒体取扱装置又は遊技媒体管理装置に対し、遊技媒体又は有価価値のデータ通信をロックするロック操作を実行可能としてもよい。その際には、ワンタイムパスワード等の遊技者にしか知り得ない情報を設定することや遊技機又は遊技媒体取扱装置に設けられた撮像手段により遊技者を記憶するようにしてもよい。 In addition, in the gaming machine or gaming media handling device, a locking operation may be performed on the gaming media handling device or gaming media management device to lock data communication of gaming media or valuables by operating a specified operating means (not shown). In this case, information that only the player can know, such as a one-time password, may be set, or the player may be stored using an imaging means provided in the gaming machine or gaming media handling device.

なお、遊技媒体管理装置は、上述のように、メダルレスでのみ遊技を可能とするものであってもよいし、物理的な遊技者の動作によって遊技媒体が投入され(掛けられ)、遊技媒体が払い出される形態、及び、メダルレスで遊技を可能とする形態の両方の形態で遊技を可能とするものであってもよい。後者の場合には、遊技媒体管理装置が、上述のセレクタ66やホッパー装置51を直接的に制御する方式を採用することもできるし、これらが主制御回路90(主制御基板71)によって制御され、その制御結果が送信されることに基づいて、遊技者が遊技の用に供することができる遊技媒体の総数を電磁的方法により記録し且つ表示する制御を行い得る方式を採用することもできる。 The gaming media management device may be one that allows only medal-less play, as described above, or one that allows play in both forms, where gaming media are inserted (bets) and gaming media are dispensed by the physical action of the player, and where medal-less play is possible. In the latter case, the gaming media management device may adopt a system in which the above-mentioned selector 66 and hopper device 51 are directly controlled, or a system in which these are controlled by the main control circuit 90 (main control board 71) and the total number of gaming media available to the player for play is electromagnetically recorded and displayed based on the control results transmitted.

また、上記例では、遊技媒体管理装置を、パチスロ1に適用する場合について説明しているが、例えば、遊技球を用いるスロットマシンや封入式遊技機においても同様に遊技媒体管理装置を設け、遊技者の遊技媒体が管理されるようにすることもできる。 In the above example, the gaming media management device is described as being applied to a pachislot 1, but it is also possible to provide a gaming media management device in a similar manner in, for example, a slot machine that uses gaming balls or an enclosed gaming machine, so that the gaming media of the player can be managed.

上述した遊技媒体管理装置を設けた場合には、遊技媒体が物理的に遊技に供される場合に比べて、遊技機内部のセレクタ66やホッパー装置51などの装置を減らすことができ、遊技機の原価及び製造コストを削減できるのみならず、遊技者が直接遊技媒体に接触しないようにすることもでき、遊技環境が改善され、騒音も減らすことができるとともに、装置を減らしたことにより遊技機の消費電力を減らすことも可能になる。また、上述した遊技媒体管理装置を設けた場合には、遊技媒体や遊技媒体の投入口や払出口を介した不正行為を防止することができる。すなわち、上述した遊技媒体管理装置を設けた場合には、遊技機をとりまく種々の環境を改善可能な遊技機を提供することが可能になる。 When the above-mentioned gaming media management device is provided, the number of devices inside the gaming machine, such as the selector 66 and the hopper device 51, can be reduced compared to when the gaming media are physically provided for play, and not only can the cost and manufacturing costs of the gaming machine be reduced, but the player can also be prevented from directly touching the gaming media, improving the gaming environment and reducing noise, and by reducing the number of devices, it is possible to reduce the power consumption of the gaming machine. In addition, when the above-mentioned gaming media management device is provided, it is possible to prevent fraudulent activities via the gaming media and the gaming media insertion and withdrawal ports. In other words, when the above-mentioned gaming media management device is provided, it is possible to provide a gaming machine that can improve various environments surrounding the gaming machine.

<付記(本発明のまとめ)>
[第1の遊技機]
従来、上述した構成の遊技機において、電断時にRAMに記憶されているデータのチェックサムを求め、電源復帰時に、電断時に求めたチェックサムの判定処理を行う遊技機が知られている(例えば、特開2009-011375号公報参照)。特開2009-011375号公報の遊技機では、電源復帰時のチェックサムの判定処理において、電源復帰時に求めたチェックサムが電断時に求めたチェックサムが一致しない場合にエラー報知が行われる。
<Summary of the invention>
[First gaming machine]
Conventionally, there is known a gaming machine having the above-mentioned configuration that calculates a checksum of data stored in RAM when power is interrupted, and performs a process of judging the checksum calculated when power is interrupted when power is restored (see, for example, JP 2009-011375 A). In the gaming machine of JP 2009-011375 A, an error is notified if the checksum calculated when power is restored does not match the checksum calculated when power was interrupted during the process of judging the checksum when power is restored.

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する遊技性以外の処理プログラムやテーブルなどの容量削減が求められている。 However, traditionally, as a restriction specific to the gaming machines mentioned above, the program capacity of the main control circuit has been limited to a small capacity by regulations. Furthermore, in recent years, the ROM capacity of the main control circuit has been squeezed due to the increasing complexity of gameplay, and there is a demand to reduce the capacity of processing programs and tables other than gameplay that are managed by the main control circuit.

本発明は、上記第1の課題を解決するためになされたものであり、本発明の第1の目的は、主制御回路で管理する遊技性以外の処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the first problem mentioned above, and the first objective of the present invention is to provide a gaming machine that can increase the free space in the ROM of the main control circuit by reducing the capacity of processing programs, tables, etc. other than the playability that are managed by the main control circuit, and can utilize the increased free space in the ROM to improve playability.

上記第1の課題を解決するために、本発明では、以下のような構成の第1の遊技機を提供する。 In order to solve the first problem above, the present invention provides a first gaming machine having the following configuration:

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、
電源電圧を供給する電源供給手段(例えば、電源基板53b及びスイッチングレギュレータ94)と、
前記電源電圧が予め定められた起動電圧値(例えば、10V)を上回った場合に、前記演算処理手段に起動信号を出力する起動手段(例えば、電源管理回路93のリセット信号の出力処理)と、
前記電源電圧が予め定められた停電電圧値(例えば、10.5V)を下回った場合に、前記演算処理手段に停電信号を出力する停電手段(例えば、電源管理回路93の電断検知信号の出力処理)と、を備え、
前記演算処理手段は、
演算処理の結果に対応するデータを格納するフラグレジスタ(例えば、フラグ・レジスタF)と、
前記停電手段が前記停電信号を出力したことを契機として、前記第2記憶手段内の所定格納領域(例えば、遊技用RAM領域)に記憶された全ての情報を累積加算してサム値を算出するサム値算出手段(例えば、チェックサム生成処理)と、
前記起動手段が前記起動信号を出力したことを契機として、直近の電断発生時に前記サム値算出手段により生成された前記サム値から、前記所定格納領域に記憶された情報を順次減算するサム値減算手段(例えば、サムチェック処理中のS122~S131)と、
前記所定格納領域に記憶された全ての情報に対して、前記サム値減算手段による減算処理が終了したときに、前記フラグレジスタ内の所定のビット領域(例えば、ゼロフラグ)にセットされた減算結果に対応するデータに基づいて、異常の発生の有無を判定するサム値判定手段(例えば、サムチェック処理中のS134)と、を有する
ことを特徴とする遊技機。
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling game operations;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A power supply unit (e.g., a power supply board 53b and a switching regulator 94) for supplying a power supply voltage;
A start-up means (e.g., output processing of a reset signal of the power supply management circuit 93) that outputs a start-up signal to the arithmetic processing means when the power supply voltage exceeds a predetermined start-up voltage value (e.g., 10 V);
When the power supply voltage falls below a predetermined power failure voltage value (e.g., 10.5 V), a power failure means (e.g., an output process of a power interruption detection signal of the power supply management circuit 93) outputs a power failure signal to the arithmetic processing means.
The arithmetic processing means
A flag register (e.g., flag register F) for storing data corresponding to the result of an arithmetic operation;
A checksum calculation means (e.g., a checksum generation process) that calculates a checksum by accumulating all information stored in a predetermined storage area (e.g., a gaming RAM area) in the second storage means when the power failure means outputs the power failure signal;
A sum value subtraction means (for example, S122 to S131 during the sum check process) that sequentially subtracts the information stored in the specified storage area from the sum value generated by the sum value calculation means at the time of the most recent power outage when the start-up means outputs the start-up signal;
a sum value determination means (e.g., S134 during sum check processing) for determining whether or not an abnormality has occurred based on data corresponding to the subtraction result set in a specified bit area (e.g., a zero flag) in the flag register when the subtraction process by the sum value subtraction means is completed for all information stored in the specified storage area.

また、前記本発明の第1の遊技機では、前記サム値算出手段は、前記所定格納領域に記憶された情報を加算するときに、特定の命令(例えば、POP命令)を実行することにより、連続して記憶された2バイト分の情報を取得して加算するとともに、前記情報の読み出し開始アドレスの情報を2バイト分更新し、
前記サム値減算手段は、電断発生時に生成された前記サム値から前記所定格納領域に記憶された情報を減算するときに、前記特定の命令を実行することにより、連続して記憶された2バイト分の情報を取得して減算するとともに、前記情報の読み出し開始アドレスの情報を2バイト分更新するようにしてもよい。
In the first gaming machine of the present invention, the sum value calculation means, when adding up the information stored in the predetermined storage area, executes a specific command (e.g., a POP command) to obtain and add two bytes of consecutively stored information, and updates the information of the read start address of the information by two bytes;
When subtracting the information stored in the specified storage area from the sum value generated when a power outage occurs, the sum value subtraction means may execute the specific command to obtain and subtract two bytes of continuously stored information, and also update the information at the start address of reading the information by two bytes.

さらに、前記本発明の第1の遊技機では、前記演算処理手段は、前記第2記憶手段の前記所定格納領域のアドレスを設定可能なスタックポインタを有し、
前記サム値算出手段が前記所定格納領域に記憶された情報を加算するときに実行する前記特定の命令は、前記スタックポインタを操作するための専用命令(例えば、POP命令)であるようにしてもよい。
Furthermore, in the first gaming machine of the present invention, the arithmetic processing means has a stack pointer capable of setting an address of the predetermined storage area of the second storage means,
The specific instruction executed by the sum value calculation means when adding up the information stored in the specified storage area may be a dedicated instruction for manipulating the stack pointer (e.g., a POP instruction).

上記構成の本発明の第1の遊技機によれば、遊技性以外の処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the first gaming machine of the present invention having the above configuration, the capacity of processing programs, tables, etc. other than gameplay can be reduced to increase the free space in the ROM (first storage means) of the main control circuit, and the increased free space in the ROM can be used to improve gameplay.

[第2~第5の遊技機]
従来、上述した構成の遊技機において、スタックポインタを操作命令で使用して、数値データを処理する主制御装置が搭載された遊技機が提案されている(例えば、特開2005-237737号公報参照)。
[Second to fifth gaming machines]
Conventionally, in a gaming machine having the above-mentioned configuration, a gaming machine has been proposed that is equipped with a main control device that uses a stack pointer in an operation command to process numerical data (see, for example, Japanese Patent Application Laid-Open No. 2005-237737).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 However, traditionally, as a restriction specific to the gaming machines mentioned above, the program capacity of the main control circuit has been limited to a small capacity by regulations. Furthermore, in recent years, the increasing complexity of gameplay has put pressure on the ROM capacity of the main control circuit, and there is a demand to reduce the capacity of the processing programs and tables managed by the main control circuit.

本発明は、上記第2の課題を解決するためになされたものであり、本発明の第2の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the second problem mentioned above, and the second object of the present invention is to provide a gaming machine that can increase the free space in the ROM of the main control circuit by reducing the capacity of the processing programs and tables managed by the main control circuit, and can utilize the increased free space in the ROM to improve playability.

上記第2の課題を解決するために、本発明では、以下のような構成の第2の遊技機を提供する。 To solve the second problem above, the present invention provides a second gaming machine having the following configuration:

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記演算処理手段は、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の命令(例えば、「BITQ」命令、「SETQ」命令、「LDQ」命令等)を実行可能である
ことを特徴とする遊技機。
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling game operations;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
a dedicated register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which is capable of specifying a part of an address in the first storage means or the second storage means by the stored data;
The arithmetic processing means is capable of executing a predetermined instruction (e.g., a "BITQ" instruction, a "SETQ" instruction, an "LDQ" instruction, etc.) that can specify an address within the second storage means using the extension register.

また、前記本発明の第2の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 In addition, in the second gaming machine of the present invention, a portion of the address that can be specified by the extension register may be a higher-order address value that constitutes the address.

また、上記第2の課題を解決するために、本発明では、以下のような構成の第3の遊技機を提供する。 In order to solve the second problem above, the present invention provides a third gaming machine having the following configuration:

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記停止制御手段による前記表示列の停止動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記演算処理手段は、
前記表示列の停止状態をチェックする処理において、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行して、前記第2記憶手段に記憶されている所定の前記表示列の変動表示の状態を示す情報を読み出し、
次いで、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の論理和演算命令(例えば、「ORQ」命令)を実行して、前記第2記憶手段に記憶されている他の一つの表示列の変動表示の状態を示す情報を読み出すとともに、当該情報と、前記所定の前記表示列の変動表示の状態を示す情報との論理和演算を行い、
その後、前記所定の論理和演算命令の実行を繰り返して、論理和演算の結果と、残りの各表示列の変動表示の状態を示す情報との論理和演算を繰り返し、全ての表示列に対する論理和演算が終了した際に得られる演算和演算の結果に基づいて、全ての表示列が停止状態にあるか否かを判定する
ことを特徴とする遊技機。
A means for detecting an insertion operation of a gaming medium (e.g., a BET switch 77);
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation is detected by the input operation detection means;
An internal lottery combination determination means (e.g., an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, and variably displaying symbols provided on each of the display columns based on detection of a start operation by the start operation detection means;
A stop operation detection means (e.g., a stop switch board 80) for detecting a stop operation by a player;
A stop control means (e.g., a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling the stop operation of the display column by the stop control means;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
a dedicated register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which is capable of specifying a part of an address in the first storage means or the second storage means by the stored data;
The arithmetic processing means
In the process of checking the stop state of the display column,
Executing a predetermined read command (e.g., an "LDQ" command) capable of specifying an address in the second storage means using the extension register to read information indicating a state of a variable display of the predetermined display column stored in the second storage means;
Next, a predetermined logical sum operation instruction (e.g., an "ORQ" instruction) capable of specifying an address in the second storage means using the extension register is executed to read out information indicating the state of the variable display of another display column stored in the second storage means, and a logical sum operation is performed between the information and the information indicating the state of the variable display of the predetermined display column;
The gaming machine then repeatedly executes the specified logical sum operation command to repeatedly perform logical sum operations between the result of the logical sum operation and information indicating the state of the variable display of each remaining display column, and determines whether or not all display columns are in a stopped state based on the result of the logical sum operation obtained when the logical sum operation for all display columns has been completed.

また、前記本発明の第3の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 In addition, in the third gaming machine of the present invention, a portion of the address that can be specified by the extension register may be a higher-order address value that constitutes the address.

また、上記第2の課題を解決するために、本発明では、以下のような構成の第4の遊技機を提供する。 In order to solve the second problem above, the present invention provides a fourth gaming machine having the following configuration:

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記内部当籤役決定手段による前記内部当籤役の決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記内部当籤役決定手段により決定される前記内部当籤役には、特典付与に係る内部当籤役が決定される期待値を調整するための設定値に応じて当籤確率が変化する設定別内部当籤役が設けられ、
前記演算処理手段は、
前記内部当籤役を決定する処理において、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の加算命令(例えば、「ADDQ」命令)を実行することにより、抽籤対象となる前記設定別内部当籤役の設定値毎の抽籤値が格納された領域の先頭アドレスに現在の設定値を加算して、現在の設定値に対応付けられた前記設定別内部当籤役の抽籤値が格納されたアドレスを指定し、当該抽籤値を取得する
ことを特徴とする遊技機。
A means for detecting an insertion operation of a gaming medium (e.g., a BET switch 77);
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation is detected by the input operation detection means;
An internal lottery combination determination means (e.g., an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, and variably displaying symbols provided on each of the display columns based on detection of a start operation by the start operation detection means;
A stop operation detection means (e.g., a stop switch board 80) for detecting a stop operation by a player;
A stop control means (e.g., a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
A calculation processing means (e.g., the main CPU 101) for performing a calculation process for controlling the determination operation of the internal winning combination by the internal winning combination determination means;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
a dedicated register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which is capable of specifying a part of an address in the first storage means or the second storage means by the stored data;
The internal winning combination determined by the internal winning combination determination means includes a setting-specific internal winning combination whose winning probability changes according to a setting value for adjusting an expected value for determining an internal winning combination related to the awarding of a special benefit,
The arithmetic processing means
In the process of determining the internal winning combination,
A gaming machine characterized in that, by executing a predetermined addition instruction (e.g., an "ADDQ" instruction) that can specify an address within the second storage means using the extension register, the current setting value is added to the top address of an area in which the lottery values for each setting value of the setting-specific internal lottery role to be selected are stored, the address in which the lottery value of the setting-specific internal lottery role associated with the current setting value is stored is specified, and the lottery value is obtained.

また、前記本発明の第4の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 In addition, in the fourth gaming machine of the present invention, a portion of the address that can be specified by the extension register may be a higher-order address value that constitutes the address.

また、上記第2の課題を解決するために、本発明では、以下のような構成の第5の遊技機を提供する。 Furthermore, in order to solve the second problem above, the present invention provides a fifth gaming machine having the following configuration:

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記停止制御手段により前記複数の表示列の変動表示が停止された場合に、前記複数の表示列に跨って設定された判定ライン上に、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定する特典付与判定手段(例えば、入賞検索処理)と、
前記特典付与判定手段による判定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタを有し、
前記演算処理手段は、
前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたか否かを判定する処理において、
所定の読み出し命令(例えば、「LDIN」命令)を実行して、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示された場合に付与され得る前記遊技媒体の払出数のデータと、該払出数のデータに対応付けられた、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せの種別を示す判定データとを同時に取得する
ことを特徴とする遊技機。
A means for detecting an insertion operation of a gaming medium (e.g., a BET switch 77);
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation is detected by the input operation detection means;
An internal win determination means (e.g., an internal lottery process) that determines an internal win with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, and variably displaying symbols provided on each of the display columns based on detection of a start operation by the start operation detection means;
A stop operation detection means (e.g., a stop switch board 80) for detecting a stop operation by a player;
A stop control means (e.g., a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
When the variable display of the plurality of display columns is stopped by the stop control means, a bonus award determination means (e.g., a winning search process) determines whether or not a combination of symbols corresponding to an internal lottery role related to the payout of the gaming medium is stopped and displayed on a determination line set across the plurality of display columns;
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling the determination operation by the bonus award determination means;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
the arithmetic processing means has a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing,
The arithmetic processing means
In the process of determining whether or not a combination of symbols corresponding to an internal winning combination related to the payout of the gaming medium is stopped and displayed on the determination line,
A gaming machine characterized by executing a predetermined read command (e.g., an "LDIN" command) to simultaneously obtain data on the number of payouts of the gaming media that may be awarded when a combination of symbols corresponding to an internal winning role related to the payout of the gaming media is stopped and displayed on the judgment line, and judgment data that indicates the type of the combination of symbols corresponding to the internal winning role related to the payout of the gaming media and is associated with the data on the number of payouts.

また、前記本発明の第5の遊技機では、前記演算処理手段は、
前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたか否かを判定する処理において、
判定命令、処理のジャンプ先アドレスの指定命令及び処理のジャンプ動作命令を一つの命令で実行可能な所定の判定命令(例えば、「JSLAA」命令)を実行して、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定するようにしてもよい。
In the fifth gaming machine of the present invention, the arithmetic processing means
In the process of determining whether or not a combination of symbols corresponding to an internal winning combination related to the payout of the gaming medium is stopped and displayed on the determination line,
It may also be possible to execute a predetermined judgment command (e.g., a "JSLAA" command) that can execute a judgment command, a command to specify a jump destination address for processing, and a jump operation command for processing in a single command, thereby determining whether or not a combination of symbols corresponding to an internal winning role related to the payout of the gaming medium has been stopped and displayed.

上記構成の本発明の第2~第5の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the second to fifth gaming machines of the present invention configured as described above, the capacity of the processing programs and tables managed by the main control circuit can be reduced, the free space in the ROM (first storage means) of the main control circuit can be increased, and the increased capacity of the free space in the ROM can be utilized to improve playability.

[第6及び第7の遊技機]
従来、上述した構成の遊技機において、メイン制御部のRAMに記憶されているデータに異常が生じた場合に、RAM異常エラー状態に制御され、ゲームの進行が不能化されるとともに、設定変更モードに移行し、設定変更操作に基づいて設定値が新たに選択・設定されたときには、ゲームの進行の不能化状態を解除し、ゲームの進行が可能な状態にする遊技機が提案されている(例えば、特開2007-209810号公報参照)。
[Sixth and Seventh Gaming Machines]
Conventionally, in a gaming machine having the above-mentioned configuration, when an abnormality occurs in the data stored in the RAM of the main control unit, the machine is controlled to a RAM abnormal error state, the progress of the game is disabled, and the machine transitions to a setting change mode. When a new setting value is selected and set based on the setting change operation, the disabled state of the game progress is released, and the game progress is enabled (see, for example, JP 2007-209810 A).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 However, traditionally, as a restriction specific to the gaming machines mentioned above, the program capacity of the main control circuit has been limited to a small capacity by regulations. Furthermore, in recent years, the increasing complexity of gameplay has put pressure on the ROM capacity of the main control circuit, and there is a demand to reduce the capacity of the processing programs and tables managed by the main control circuit.

本発明は、上記第3の課題を解決するためになされたものであり、本発明の第3の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the third problem mentioned above, and the third object of the present invention is to provide a gaming machine that can increase the free space in the ROM of the main control circuit by reducing the capacity of the processing programs and tables managed by the main control circuit, and can utilize the increased free space in the ROM to improve playability.

上記第3の課題を解決するために、本発明では、以下のような構成の第6の遊技機を提供する。 In order to solve the third problem above, the present invention provides a sixth gaming machine having the following configuration:

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記遊技動作に関するコマンドデータを送信するデータ送信手段(例えば、割込処理中のS904(通信データ送信処理))と、
特典付与に係る内部当籤役が決定される期待値を調整するための設定値の変更処理及び設定値の確認処理を実行可能な設定変更確認手段(例えば、設定変更確認処理)と、
前記設定変更確認手段による設定値の変更動作又は確認動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記設定値の変更処理又は設定値の確認処理の開始時において、第1のコマンドデータを生成する開始時コマンド生成手段(例えば、設定変更確認処理中のS43)と、
前記設定値の変更処理又は設定値の確認処理の終了時において、第2のコマンドデータを生成する終了時コマンド生成手段(例えば、設定変更確認処理中のS57)と、を有し、
前記開始時コマンド生成手段により実行される前記第1のコマンドデータの生成処理と、前記終了時コマンド生成手段により実行される前記第2のコマンドデータの生成処理とは、共有化されている
ことを特徴とする遊技機。
A means for detecting an insertion operation of a gaming medium (e.g., a BET switch 77);
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation is detected by the input operation detection means;
An internal win determination means (e.g., an internal lottery process) that determines an internal win with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, and variably displaying symbols provided on each of the display columns based on detection of a start operation by the start operation detection means;
A stop operation detection means (e.g., a stop switch board 80) for detecting a stop operation by a player;
A stop control means (e.g., a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
A data transmission means for transmitting command data related to the game operation (for example, S904 (communication data transmission process) during interrupt processing);
A setting change confirmation means (e.g., a setting change confirmation process) capable of executing a setting value change process and a setting value confirmation process for adjusting an expected value for determining an internal lottery role related to the award of a privilege;
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling a setting value changing operation or a checking operation by the setting change checking means;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The arithmetic processing means
a start command generating means for generating first command data at the start of the setting value change process or the setting value confirmation process (for example, S43 during the setting change confirmation process);
and a termination command generating means for generating second command data at the termination of the setting value change process or the setting value confirmation process (for example, S57 during the setting change confirmation process),
a start command generating means for generating the first command data and an end command generating means for generating the second command data, the start command generating means being executed by the start command generating means and an end command generating means being executed by the end command generating means.

また、前記本発明の第6の遊技機では、前記演算処理手段は、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタを有し、
前記演算処理手段は、
前記第1のコマンドデータを生成する場合には、前記汎用レジスタの所定のレジスタ(例えば、Lレジスタ)に第1の値(例えば、「005H」)を設定して、前記生成処理を実行し、
前記第2のコマンドデータを生成する場合には、前記汎用レジスタの所定のレジスタに第2の値(例えば、「004H」)を設定して、前記生成処理を実行するようにしてもよい。
In the sixth gaming machine of the present invention, the arithmetic processing means has a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing,
The arithmetic processing means
When generating the first command data, a first value (e.g., “005H”) is set in a predetermined register (e.g., an L register) of the general-purpose register set, and the generation process is executed;
When generating the second command data, a second value (for example, "004H") may be set in a predetermined register of the general-purpose register set, and the generation process may be executed.

また、上記第3の課題を解決するために、本発明では、以下のような構成の第7の遊技機を提供する。 In order to solve the third problem above, the present invention provides a seventh gaming machine having the following configuration:

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記遊技動作に関するコマンドデータを送信するデータ送信手段(例えば、割込処理中のS904(通信データ送信処理))と、
前記コマンドデータを作成する通信データ生成手段(例えば、設定変更コマンド生成格納処理及び通信データ格納処理)と、
特典付与に係る内部当籤役が決定される期待値を調整するための設定値の変更処理及び設定値の確認処理を実行可能な設定変更確認手段(例えば、設定変更確認処理)と、
前記通信データ生成手段によるコマンドデータの生成動作、及び、前記設定変更確認手段による設定値の変更動作又は確認動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、前記設定値の変更処理又は設定値の確認処理の開始時において、開始時コマンドデータを生成する開始時コマンド生成手段(例えば、設定変更確認処理中のS43)と、
前記設定値の変更処理又は設定値の確認処理の終了時において、終了時コマンドデータを生成する終了時コマンド生成手段(例えば、設定変更確認処理中のS57)と、を有し、
前記開始時コマンド生成手段により実行される前記開始時コマンドデータの生成処理と、前記終了時コマンド生成手段により実行される前記終了時コマンドデータの生成処理とは、共有化されており、
前記演算処理手段は、前記演算処理手段による前記演算処理の実行時に複数種のデータがそれぞれ格納される複数の汎用レジスタを有し、
前記演算処理手段は、
前記コマンドデータの生成処理において、
前記コマンドデータを構成する複数種の通信パラメータのうち、使用される通信パラメータを、前記複数の汎用レジスタのうちの対応する汎用レジスタにセットし、
前記汎用レジスタにセットされた使用される通信パラメータを、前記第2記憶手段内の所定の格納領域(例えば、通信データ一時格納領域)に格納し、
前記複数種の通信パラメータのうち、使用されない通信パラメータがある場合には、前記コマンドデータの生成時に当該未使用の通信パラメータに対応付けられた汎用レジスタに格納されているデータを通信パラメータとして前記所定の格納領域に格納し、
通信パラメータに対応付けられた前記汎用レジスタに格納されたデータに基づいて、前記コマンドデータのサム値を生成する
ことを特徴とする遊技機。
A means for detecting an insertion operation of a gaming medium (e.g., a BET switch 77);
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation is detected by the input operation detection means;
An internal lottery combination determination means (e.g., an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, and variably displaying symbols provided on each of the display columns based on detection of a start operation by the start operation detection means;
A stop operation detection means (e.g., a stop switch board 80) for detecting a stop operation by a player;
A stop control means (e.g., a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
A data transmission means for transmitting command data related to the game operation (for example, S904 (communication data transmission process) during interrupt processing);
A communication data generating means for generating the command data (for example, a setting change command generating and storing process and a communication data storing process);
A setting change confirmation means (e.g., a setting change confirmation process) capable of executing a setting value change process and a setting value confirmation process for adjusting an expected value for determining an internal lottery role related to the award of a privilege;
a calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling a command data generating operation by the communication data generating means and a setting value changing operation or a checking operation by the setting change checking means;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The arithmetic processing means includes a start command generating means for generating start command data at the start of the setting value change process or the setting value confirmation process (for example, S43 during the setting change confirmation process);
and a termination command generating means for generating termination command data at the end of the setting value change process or the setting value confirmation process (for example, S57 during the setting change confirmation process),
a process for generating the start time command data executed by the start time command generating means and a process for generating the end time command data executed by the end time command generating means are shared;
the arithmetic processing means has a plurality of general-purpose registers in which a plurality of types of data are respectively stored when the arithmetic processing means executes the arithmetic processing,
The arithmetic processing means
In the command data generation process,
setting a communication parameter to be used among a plurality of types of communication parameters constituting the command data in a corresponding general-purpose register among the plurality of general-purpose registers;
storing the communication parameters to be used, which are set in the general-purpose register, in a predetermined storage area (e.g., a communication data temporary storage area) in the second storage means;
If there is an unused communication parameter among the plurality of types of communication parameters, data stored in a general-purpose register associated with the unused communication parameter at the time of generating the command data is stored in the predetermined storage area as the communication parameter;
A gaming machine comprising: a controller for controlling a sum value of the command data based on data stored in the general-purpose register associated with a communication parameter.

また、前記本発明の第7の遊技機において、前記コマンドデータの生成処理では、前記汎用レジスタのアキュームレータに格納された値に、通信パラメータに対応付けられた前記汎用レジスタに格納された値を加算することにより、前記コマンドデータのサム値を生成し、該生成したサム値を前記所定の格納領域に格納するようにしてもよい。 In addition, in the seventh gaming machine of the present invention, the command data generation process may generate a sum value of the command data by adding a value stored in an accumulator of the general-purpose register to a value stored in the general-purpose register associated with a communication parameter, and store the generated sum value in the specified storage area.

上記構成の本発明の第6及び第7の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the sixth and seventh gaming machines of the present invention configured as described above, the capacity of the processing programs and tables managed by the main control circuit can be reduced, the free space in the ROM of the main control circuit can be increased, and the increased capacity of the free space in the ROM can be utilized to improve playability.

[第8及び第9の遊技機]
従来、上述した構成の遊技機において、遊技制御基板(主制御回路)から演出制御基板(副制御回路)にコマンドを送信する遊技機が知られている(例えば、特開2002-360766号公報参照)。
[Eighth and ninth gaming machines]
Conventionally, in a gaming machine having the above-mentioned configuration, a gaming machine is known in which a game control board (main control circuit) transmits commands to a performance control board (sub-control circuit) (see, for example, Japanese Patent Application Laid-Open No. 2002-360766).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 However, traditionally, as a restriction specific to the gaming machines mentioned above, the program capacity of the main control circuit has been limited to a small capacity by regulations. Furthermore, in recent years, the increasing complexity of gameplay has put pressure on the ROM capacity of the main control circuit, and there is a demand to reduce the capacity of the processing programs and tables managed by the main control circuit.

本発明は、上記第4の課題を解決するためになされたものであり、本発明の第4の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the fourth problem mentioned above, and the fourth object of the present invention is to provide a gaming machine that can increase the free space in the ROM of the main control circuit by reducing the capacity of the processing programs, tables, etc. managed by the main control circuit, and can utilize the increased free space in the ROM to improve playability.

上記第4の課題を解決するために、本発明では、以下のような構成の第8の遊技機を提供する。 To solve the fourth problem above, the present invention provides an eighth gaming machine having the following configuration:

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、
遊技動作に関する通信データを送信するデータ送信手段(例えば、割込処理中のS904(通信データ送信処理))と、
前記通信データを作成して、該生成した通信データを前記第2記憶手段内の所定のアドレス範囲に設けられた通信データ格納領域に格納する通信データ生成格納手段(例えば、通信データ格納処理及び通信データポインタ更新処理)と、を備え、
前記通信データ生成格納手段は、
前記所定のアドレス範囲の先頭アドレスの格納領域から最後尾アドレスの格納領域に向かって順次、前記通信データを前記通信データ格納領域に格納する際に、更新命令、上限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令(例えば、「ICPLD」命令)を実行することにより、前記通信データ格納領域内のアドレス指定に関するパラメータである通信データポインタの現在の値と、前記最後尾アドレスに対応する前記通信データポインタの上限値とを比較するとともに、現在の前記通信データポインタが前記上限値未満であれば、前記通信データポインタを加算更新し、現在の前記通信データポインタが前記上限値以上であれば、前記通信データポインタを前記先頭アドレスに対応する前記通信データポインタの下限値に変更する
ことを特徴とする遊技機。
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling game operations;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A data transmission means for transmitting communication data related to a game operation (for example, S904 (communication data transmission process) during an interrupt process);
a communication data generating and storing means (e.g., a communication data storing process and a communication data pointer updating process) for creating the communication data and storing the created communication data in a communication data storing area provided in a predetermined address range in the second storage means,
The communication data generating and storing means includes:
a predetermined update command (e.g., an "ICPLD" command) that can execute an update command, an upper limit judgment command, and a judgment branch command in a single command when storing the communication data in the communication data storage area sequentially from the storage area of the first address of the predetermined address range to the storage area of the last address, thereby comparing the current value of a communication data pointer, which is a parameter related to address designation in the communication data storage area, with an upper limit value of the communication data pointer corresponding to the last address, and if the current communication data pointer is less than the upper limit value, incrementing and updating the communication data pointer, and if the current communication data pointer is equal to or greater than the upper limit value, changing the communication data pointer to the lower limit value of the communication data pointer corresponding to the first address.

また、前記本発明の第8の遊技機では、前記通信データ生成格納手段は、前記通信データポインタを前記先頭アドレスに対応する前記通信データポインタの下限値に変更した場合に、前記通信データ格納領域に格納された前記通信データを無効にするようにしてもよい。 Furthermore, in the eighth gaming machine of the present invention, the communication data generating and storing means may invalidate the communication data stored in the communication data storage area when the communication data pointer is changed to the lower limit value of the communication data pointer corresponding to the first address.

また、上記第4の課題を解決するために、本発明では、以下のような構成の第9の遊技機を提供する。 Furthermore, in order to solve the fourth problem above, the present invention provides a ninth gaming machine having the following configuration:

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
遊技動作の進行に関連する所定のデータの値の計数処理(例えば、メダル払出枚数チェック処理)において、
前記所定のデータの値を更新する際に、更新命令、下限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令(例えば、「DCPLD」命令)を実行することにより、現在の前記所定のデータの値と前記所定のデータの値の下限値とを比較するとともに、現在の前記所定のデータの値が前記所定のデータの値の下限値より大きければ、前記所定のデータの値を減算更新し、現在の前記所定のデータの値が前記所定のデータの値の下限値以下であれば、前記所定のデータの値を前記下限値に保持する
ことを特徴とする遊技機。
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling game operations;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The arithmetic processing means
In a counting process of a value of a predetermined data related to the progress of a gaming operation (for example, a process of checking the number of medals paid out),
A gaming machine characterized in that, when updating the value of the specified data, a specified update command (e.g., a "DCPLD" command) that can execute an update command, a lower limit judgment command, and a decision branch command in a single command is executed, thereby comparing the current value of the specified data with a lower limit value of the specified data, and if the current value of the specified data is greater than the lower limit value of the specified data, updating the value of the specified data by subtracting it, and if the current value of the specified data is equal to or less than the lower limit value of the specified data, maintaining the value of the specified data at the lower limit value.

また、前記本発明の第9の遊技機では、前記所定のデータが、前記遊技媒体の払出数であるようにしてもよい。 In addition, in the ninth gaming machine of the present invention, the predetermined data may be the number of gaming media paid out.

上記構成の本発明の第8及び第9の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the eighth and ninth gaming machines of the present invention configured as described above, the capacity of the processing programs and tables managed by the main control circuit can be reduced, the free space in the ROM (first storage means) of the main control circuit can be increased, and the increased capacity of the free space in the ROM can be utilized to improve playability.

[第10の遊技機]
従来、上述した構成の遊技機において、ソフトウエアによるタイマー減算処理で制御される遊技機が知られている(例えば、特開2004-041261号公報参照)。
[Tenth gaming machine]
Conventionally, among gaming machines having the above-mentioned configuration, there has been known a gaming machine that is controlled by a timer subtraction process by software (see, for example, Japanese Patent Application Laid-Open No. 2004-041261).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 However, traditionally, as a restriction specific to the gaming machines mentioned above, the program capacity of the main control circuit has been limited to a small capacity by regulations. Furthermore, in recent years, the increasing complexity of gameplay has put pressure on the ROM capacity of the main control circuit, and there is a demand to reduce the capacity of the processing programs and tables managed by the main control circuit.

本発明は、上記第5の課題を解決するためになされたものであり、本発明の第5の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the fifth problem, and the fifth object of the present invention is to provide a gaming machine that can increase the free space in the ROM of the main control circuit by reducing the capacity of the processing programs and tables managed by the main control circuit, and can utilize the increased free space in the ROM to improve playability.

上記第5の課題を解決するために、本発明では、以下のような構成の第10の遊技機を提供する。 In order to solve the fifth problem above, the present invention provides a tenth gaming machine having the following configuration:

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
ソフトタイマーのタイマー値の計数処理(例えば、タイマー更新処理)において、
更新命令、下限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令(例えば、「DCPWLD」命令)を実行することにより、現在の前記ソフトタイマーのタイマー値と前記タイマー値の下限値とを比較するとともに、現在の前記ソフトタイマーのタイマー値が前記下限値より大きければ、前記ソフトタイマーのタイマー値を減算更新し、現在の前記ソフトタイマーのタイマー値が前記下限値以下であれば、前記ソフトタイマーのタイマー値を前記下限値に保持する
ことを特徴とする遊技機。
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling game operations;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The arithmetic processing means
In the counting process of the timer value of the soft timer (for example, the timer update process),
A gaming machine characterized in that, by executing a predetermined update command (e.g., a "DCPWLD" command) capable of executing an update command, a lower limit judgment command, and a decision branch command in a single command, the current timer value of the soft timer is compared with a lower limit value of the timer value, and if the current timer value of the soft timer is greater than the lower limit value, the timer value of the soft timer is updated by subtracting it, and if the current timer value of the soft timer is equal to or less than the lower limit value, the timer value of the soft timer is maintained at the lower limit value.

前記本発明の第10の遊技機では、前記ソフトタイマーが、2バイトのソフトタイマーであるようにしてもよい。 In the tenth gaming machine of the present invention, the soft timer may be a 2-byte soft timer.

また、前記本発明の第10の遊技機では、前記演算処理手段は、一定の周期で処理を行う定周期処理手段(例えば、1.1172msec周期で繰り返し実行される割込処理)を有し、
前記ソフトタイマーによる前記タイマー値の計数処理は、前記定周期処理手段により実行され、
前記定周期処理手段が処理を行う周期と前記タイマー値とに基づいて、前記ソフトタイマーの経過時間が決定されるようにしてもよい。
In the tenth gaming machine of the present invention, the arithmetic processing means has a fixed cycle processing means for performing processing at a fixed cycle (for example, an interrupt processing which is repeatedly performed at a cycle of 1.1172 msec),
the counting process of the timer value by the soft timer is executed by the fixed cycle processing means,
The elapsed time of the soft timer may be determined based on the period during which the fixed-period processing means performs processing and the timer value.

さらに、前記本発明の第10の遊技機では、前記定周期処理手段による処理は、前記演算処理手段に内蔵されたタイマー機能(例えば、タイマー回路113)が発生する割込信号に基づいて実行されるようにしてもよい。 Furthermore, in the tenth gaming machine of the present invention, the processing by the fixed-period processing means may be performed based on an interrupt signal generated by a timer function (e.g., timer circuit 113) built into the arithmetic processing means.

上記構成の本発明の第10の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することができる。 According to the tenth gaming machine of the present invention having the above configuration, it is possible to provide a gaming machine that can increase the free space in the ROM (first storage means) of the main control circuit by reducing the capacity of the processing programs and tables managed by the main control circuit, and can utilize the increased free space in the ROM to improve playability.

[第11及び第12の遊技機]
従来、上述した構成の遊技機において、主制御回路の制御により内部抽籤結果を7セグメントLEDで表示する遊技機が知られている(例えば、特開2008-237337号公報参照)。
[Eleventh and twelfth gaming machines]
Conventionally, among gaming machines having the above-mentioned configuration, there has been known a gaming machine in which the result of an internal lottery is displayed by a 7-segment LED under the control of a main control circuit (see, for example, Japanese Patent Application Laid-Open No. 2008-237337).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 However, traditionally, as a restriction specific to the gaming machines mentioned above, the program capacity of the main control circuit has been limited to a small capacity by regulations. Furthermore, in recent years, the increasing complexity of gameplay has put pressure on the ROM capacity of the main control circuit, and there is a demand to reduce the capacity of the processing programs and tables managed by the main control circuit.

本発明は、上記第6の課題を解決するためになされたものであり、本発明の第6の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the sixth problem, and the sixth object of the present invention is to provide a gaming machine that can increase the free space in the ROM of the main control circuit by reducing the capacity of the processing programs and tables managed by the main control circuit, and can utilize the increased free space in the ROM to improve playability.

上記第6の課題を解決するために、本発明では、以下のような構成の第11の遊技機を提供する。 To solve the sixth problem above, the present invention provides an eleventh gaming machine having the following configuration:

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
遊技に関する特定の情報を報知する複数の7セグLEDと、前記複数の7セグLEDを駆動する7セグLED駆動手段(例えば、7セグLED駆動処理)と、
前記7セグLED駆動手段による前記複数の7セグLEDの駆動動作の制御を行うLED駆動制御手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記LED駆動制御手段は、前記複数の7セグLEDに対してダイナミック駆動制御を行い、所定の読み出し命令(例えば、「LDW」命令)を実行して、前記複数の7セグLEDに対してコモン選択データ及びカソードデータを同時に出力する
ことを特徴とする遊技機。
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling game operations;
A plurality of 7-segment LEDs for notifying specific information related to a game, and a 7-segment LED driving means (e.g., a 7-segment LED driving process) for driving the plurality of 7-segment LEDs;
an LED drive control means for controlling a drive operation of the plurality of 7-segment LEDs by the 7-segment LED drive means;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The LED drive control means performs dynamic drive control on the plurality of 7-segment LEDs, executes a predetermined read command (e.g., an "LDW" command), and simultaneously outputs common selection data and cathode data to the plurality of 7-segment LEDs.

また、前記本発明の第11の遊技機では、前記演算処理手段は、一定の周期で処理を行う定周期処理手段(例えば、1.1172msec周期で繰り返し実行される割込処理)を有し、
前記定周期処理手段は、前記定周期処理手段による処理の実行回数をカウントし、前記カウントされた値が偶数である場合に、前記LED駆動制御手段による制御処理が実行されるようにしてもよい。
In the eleventh gaming machine of the present invention, the arithmetic processing means has a fixed cycle processing means for performing processing at a fixed cycle (for example, an interrupt processing which is repeatedly performed at a cycle of 1.1172 msec),
The fixed-cycle processing means may count the number of times the fixed-cycle processing means has executed the process, and when the counted value is an even number, the control process is executed by the LED drive control means.

また、上記第6の課題を解決するために、本発明では、以下のような構成の第12の遊技機を提供する。 Furthermore, in order to solve the sixth problem above, the present invention provides a twelfth gaming machine having the following configuration:

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記複数の表示列の変動表示の停止操作に関する情報を報知する複数の7セグLEDを含む指示表示器(例えば、指示モニタ)と、
前記複数の7セグLEDを駆動する7セグLED駆動手段(例えば、7セグLED駆動処理)と、
前記7セグLED駆動手段による前記複数の7セグLEDの駆動動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記複数の7セグLEDに対してダイナミック駆動制御を行い、所定の読み出し命令(例えば、「LDW」命令)を実行して、前記複数の7セグLEDに対してコモン選択データ及びカソードデータを同時に出力する
ことを特徴とする遊技機。
A means for detecting an insertion operation of a gaming medium (e.g., a BET switch 77);
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation is detected by the input operation detection means;
An internal lottery combination determination means (e.g., an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, and variably displaying symbols provided on each of the display columns based on detection of a start operation by the start operation detection means;
A stop operation detection means (e.g., a stop switch board 80) for detecting a stop operation by a player;
A stop control means (e.g., a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
An indication display (e.g., an indication monitor) including a plurality of 7-segment LEDs that notify information regarding a stop operation of the variable display of the plurality of display columns;
A 7-segment LED driving means (e.g., a 7-segment LED driving process) for driving the plurality of 7-segment LEDs;
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling the driving operation of the plurality of 7-segment LEDs by the 7-segment LED driving means;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The arithmetic processing means
A gaming machine characterized in that dynamic drive control is performed on the plurality of 7-segment LEDs, a predetermined read command (e.g., an "LDW" command) is executed, and common selection data and cathode data are simultaneously output to the plurality of 7-segment LEDs.

また、前記本発明の第12の遊技機では、前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、有し、
前記演算処理手段は、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記複数の表示列の変動表示の停止操作に関する情報を格納する停止操作指示情報格納領域(例えば、ナビデータ格納領域)のアドレスを指定するとともに、前記複数の表示列の変動表示の停止操作に関する情報を前記停止操作指示情報格納領域に格納するようにしてもよい。
In the twelfth gaming machine of the present invention, the arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which is capable of specifying a part of an address in the second storage means by the stored data;
The arithmetic processing means may execute a predetermined read instruction (e.g., an "LDQ" instruction) that can specify an address within the second storage means using the extension register, thereby specifying the address of a stop operation instruction information storage area (e.g., a navigation data storage area) that is located within the second storage means and stores information regarding the stop operation of the variable display of the multiple display columns, and stores information regarding the stop operation of the variable display of the multiple display columns in the stop operation instruction information storage area.

上記構成の本発明の第11及び第12の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the 11th and 12th gaming machines of the present invention configured as described above, the capacity of the processing programs and tables managed by the main control circuit can be reduced, the free space in the ROM (first storage means) of the main control circuit can be increased, and the increased capacity of the free space in the ROM can be utilized to improve playability.

[第13の遊技機]
従来、上述した構成の遊技機において、遊技制御基板(主制御基板)が、リールユニットを制御する遊技機が知られている(例えば、特開2012-034914号公報参照)。
[13th gaming machine]
Conventionally, in a gaming machine having the above-mentioned configuration, a gaming control board (main control board) is known that controls a reel unit (see, for example, JP 2012-034914 A).

ところで、リール(回胴)の回転制御において、リールの回転動作の安定感の欠如は、遊技者(特に熟練者)にとって不快感を与えることとなり、不快感から遊技の興趣が削がれる可能性がある。この場合、遊技店の不利益となるとともに、遊技機自体の販売にも影響を及ぼすおそれがある。 However, in controlling the rotation of the reels, a lack of stability in the rotation of the reels can be unpleasant for players (especially experienced players), which can reduce the enjoyment of the game. This can be detrimental to the gaming establishment and can also have an impact on sales of the gaming machine itself.

本発明は、上記第7の課題を解決するためになされたものであり、本発明の第7の目的は、リールの回転動作の安定感の欠如を抑制し、遊技者に不快感を与えないようにすることが可能な遊技機を提供することである。 The present invention has been made to solve the seventh problem above, and the seventh object of the present invention is to provide a gaming machine that can suppress the lack of stability in the rotational movement of the reels and prevent discomfort to the player.

上記第7の課題を解決するために、本発明では、以下のような構成の第13の遊技機を提供する。 To solve the seventh problem above, the present invention provides a thirteenth gaming machine having the following configuration:

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、
前記第2記憶手段の所定の領域を初期化するための設定スイッチ(例えば、設定用鍵型スイッチ54)と、を備え、
前記演算処理手段は、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
電源復帰時に電断発生時の入力ポートの入力状態及び出力ポートの出力状態をセットするとともに、電断発生時に前記表示列が変動中であった場合には、前記第2記憶手段に格納された電断発生時の前記表示列の変動制御管理情報(例えば、リール制御管理情報)をクリアするとともに、前記表示列の変動制御管理情報に前記表示列の変動開始を指示する情報をセットする遊技復帰手段(例えば、遊技復帰処理)と、を有する
ことを特徴とする遊技機。
A means for detecting an insertion operation of a gaming medium (e.g., a BET switch 77);
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation is detected by the input operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, and variably displaying symbols provided on each of the display columns based on detection of a start operation by the start operation detection means;
A stop operation detection means (e.g., a stop switch board 80) for detecting a stop operation by a player;
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling game operations;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a setting switch (e.g., a key switch 54 for setting) for initializing a predetermined area of the second storage means;
The arithmetic processing means
An internal win determination means (for example, an internal lottery process) that determines an internal win with a predetermined probability based on the detection of a start operation by the start operation detection means;
A stop control means (e.g., a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
a game return means (e.g., game return processing) that sets the input state of the input port and the output state of the output port at the time of the power interruption when the power is restored, and if the display column was changing at the time of the power interruption, clears the change control management information of the display column at the time of the power interruption (e.g., reel control management information) stored in the second storage means, and sets information instructing the start of change of the display column to the change control management information of the display column.

また、前記本発明の第13の遊技機では、前記演算処理手段は、
前記設定スイッチがオフ状態である場合には、前記遊技復帰手段による処理を実行し、
前記設定スイッチがオン状態である場合には、前記遊技復帰手段による処理を実行することなく、前記第2記憶手段の所定の領域を初期化するようにしてもよい。
In the thirteenth gaming machine of the present invention, the arithmetic processing means
When the setting switch is in the OFF state, the processing by the game return means is executed,
When the setting switch is in the on state, a predetermined area of the second storage means may be initialized without executing processing by the game return means.

上記構成の本発明の第13の遊技機によれば、リールの回転動作(表示列の変動表示動作)の安定感の欠如を抑制し、遊技者に不快感を与えないようにすることができる。 The thirteenth gaming machine of the present invention configured as above can suppress a lack of stability in the reel rotation operation (variable display operation of the display row) and prevent discomfort to the player.

[第14の遊技機]
従来、上述した構成の遊技機において、設定変更スイッチを操作することにより、設定値(1~6)を表示可能な遊技機が知られている(例えば、特開2008-245704号公報及び特開2013-042870号公報参照)。
[14th gaming machine]
Conventionally, in a gaming machine having the above-mentioned configuration, a gaming machine capable of displaying a setting value (1 to 6) by operating a setting change switch has been known (see, for example, Japanese Patent Application Laid-Open No. 2008-245704 and Japanese Patent Application Laid-Open No. 2013-042870).

ところで、従来、例えばボーナス遊技中、ART遊技中等の、遊技者に有利な遊技状態で遊技が行われている最中では、設定値の確認が行えない遊技機が主流である。このような遊技機では、「ゴト」と呼ばれる不正行為直後にボーナス遊技やART遊技が開始された場合、その不正行為を確認することができず、遊技店に不利益を与えてしまう可能性がある。 In the past, most gaming machines did not allow the player to check the setting value while playing in a game state that was advantageous to the player, such as during bonus play or ART play. With such gaming machines, if a bonus game or ART game starts immediately after a fraudulent act known as "goto," the fraudulent act cannot be confirmed, which could result in a disadvantage to the gaming establishment.

本発明は、上記第8の課題を解決するためになされたものであり、本発明の第8の目的は、遊技者に有利な遊技状態で遊技が行われている最中であっても、設定値等の情報を確認することができ、ゴト等の不正行為を抑止することが可能な遊技機を提供することである。 The present invention has been made to solve the eighth problem above, and the eighth object of the present invention is to provide a gaming machine that allows the player to check information such as setting values even while playing in a game state that is advantageous to the player, thereby preventing cheating and other fraudulent behavior.

上記第8の課題を解決するために、本発明では、以下のような構成の第14の遊技機を提供する。 To solve the eighth problem above, the present invention provides a fourteenth gaming machine having the following configuration:

遊技機本体内部の所定の位置に配置された設定スイッチと、
遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、
遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
前記内部当籤役決定手段により決定された内部当籤役に基づいて、遊技者にとって有利な遊技状態を実行する有利遊技手段(例えば、後述のボーナスゲーム)と、
前記設定スイッチの操作に応じて、内部当籤役が決定される確率に係る設定値を変更又は確認可能な設定変更確認手段(例えば、メダル受付・スタートチェック処理中のS233)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
遊技が開始可能であるか否かを判定する遊技開始判定手段(例えば、メダル受付・スタートチェック処理)と、を備え、
前記設定変更確認手段は、電源投入時に前記設定スイッチの操作に応じて、内部当籤役が決定される確率に係る設定値を変更可能であり、
前記遊技開始判定手段により遊技が開始可能であると判定され且つ前記設定スイッチを操作された場合には、遊技状態に関係なく、内部当籤役が決定される確率に係る設定値を前記設定変更確認手段による処理により確認可能にする
ことを特徴とする遊技機。
A setting switch disposed at a predetermined position inside the gaming machine body;
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling game operations;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A means for detecting an insertion operation of a gaming medium (e.g., a BET switch 77);
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation is detected by the input operation detection means;
An internal lottery combination determination means (e.g., an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
An advantageous game means (e.g., a bonus game described later) for executing a game state advantageous to a player based on the internal winning combination determined by the internal winning combination determination means;
A setting change confirmation means (for example, S233 during medal reception and start check processing) capable of changing or confirming a setting value related to the probability of determining an internal winning combination in response to the operation of the setting switch;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, and variably displaying symbols provided on each of the display columns based on detection of a start operation by the start operation detection means;
A stop operation detection means (e.g., a stop switch board 80) for detecting a stop operation by a player;
A stop control means (e.g., a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
A game start determination means (for example, a medal acceptance/start check process) for determining whether or not a game can be started,
The setting change confirmation means is capable of changing a setting value related to a probability of determining an internal winning combination in response to an operation of the setting switch when power is turned on,
When the game start determination means determines that the game can be started and the setting switch is operated, the setting value related to the probability of determining an internal winning combination is made confirmable by processing by the setting change confirmation means, regardless of the game state.

また、前記本発明の第14の遊技機では、前記設定変更確認手段は、前記設定スイッチが操作された状態で遊技機に電源投入された場合には、前記第2記憶手段の所定の記憶領域を初期化するとともに、前記設定値を変更し、該変更した前記設定値を前記第2記憶手段に格納するようにしてもよい。 In addition, in the fourteenth gaming machine of the present invention, when the gaming machine is powered on with the setting switch operated, the setting change confirmation means may initialize a predetermined storage area of the second storage means, change the setting value, and store the changed setting value in the second storage means.

上記構成の本発明の第14の遊技機によれば、例えばボーナス遊技中、ART遊技中等の、遊技者に有利な遊技状態で遊技が行われている最中であっても、設定値等の情報を確認することができ、ゴト等の不正行為を抑止することができる。 According to the 14th gaming machine of the present invention configured as above, even when the player is playing in a game state that is advantageous to the player, such as during bonus play or ART play, the player can check information such as setting values, and cheating and other fraudulent activities can be prevented.

[第15及び第16の遊技機]
従来、上述した構成の遊技機において、メダルの投入枚数を表示するための表示装置を備えた遊技機が知られている(例えば、特開1999-178983号公報参照)。
[Fifteenth and sixteenth gaming machines]
Conventionally, among gaming machines having the above-mentioned configuration, there is known a gaming machine equipped with a display device for displaying the number of inserted medals (see, for example, Japanese Patent Application Laid-Open No. 1999-178983).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 However, traditionally, as a restriction specific to the gaming machines mentioned above, the program capacity of the main control circuit has been limited to a small capacity by regulations. Furthermore, in recent years, the increasing complexity of gameplay has put pressure on the ROM capacity of the main control circuit, and there is a demand to reduce the capacity of the processing programs and tables managed by the main control circuit.

本発明は、上記第9の課題を解決するためになされたものであり、本発明の第9の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the ninth problem, and the ninth object of the present invention is to provide a gaming machine that can increase the free space in the ROM of the main control circuit by reducing the capacity of the processing programs and tables managed by the main control circuit, and can utilize the increased free space in the ROM to improve playability.

上記第9の課題を解決するために、本発明では、以下のような構成の第15の遊技機を提供する。 In order to solve the ninth problem above, the present invention provides a fifteenth gaming machine having the following configuration:

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記遊技媒体の受付状態(例えば、メダルセンサ入力状態)を検出する遊技媒体検出手段(例えば、メダルセンサ)と、
前記遊技媒体検出手段により検出されている現在の前記遊技媒体の受付状態の変化態様が正常であるか否かを、前回処理で検出された前記遊技媒体の受付状態に基づいて、演算処理により判別する遊技媒体受付状態判別手段(例えば、メダル投入チェック処理中のS255~S258)と、を備える
遊技機。
A insert operation detection means (e.g., a BET switch 77) for detecting an insert operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation is detected by the input operation detection means;
An internal lottery combination determination means (e.g., an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, and variably displaying symbols provided on each of the display columns based on detection of a start operation by the start operation detection means;
A stop operation detection means (e.g., a stop switch board 80) for detecting a stop operation by a player;
A stop control means (e.g., a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
A game medium detection means (e.g., a medal sensor) for detecting the reception state of the game medium (e.g., a medal sensor input state);
A gaming machine comprising: a game medium acceptance status determination means (e.g., S255 to S258 during a medal insertion check process) which determines whether or not the change in the current acceptance status of the game medium detected by the game medium detection means is normal through calculation processing based on the acceptance status of the game medium detected in a previous process.

前記本発明の第15の遊技機では、前記遊技媒体受付状態判別手段は、前回処理で検出された前記遊技媒体の受付状態に基づいて今回処理で検出され得る前記遊技媒体の受付状態の正常値を論理演算で算出し、前記正常値と、現在の前記遊技媒体の受付状態とを比較して、前記遊技媒体の受付状態の変化態様が正常であるか否かを判別するようにしてもよい。 In the fifteenth gaming machine of the present invention, the gaming medium acceptance status determination means may use a logical operation to calculate a normal value of the gaming medium acceptance status that can be detected in the current process based on the acceptance status of the gaming medium detected in the previous process, and compare the normal value with the current acceptance status of the gaming medium to determine whether the change in the acceptance status of the gaming medium is normal or not.

また、前記本発明の第15の遊技機では、前記遊技媒体受付状態判別手段は、1バイトの情報内の2ビットにより、前記遊技媒体の受付状態の変化態様が正常である否かを判別するようにしてもよい。 In addition, in the fifteenth gaming machine of the present invention, the gaming medium reception status determination means may determine whether the change in the reception status of the gaming medium is normal or not based on two bits in one byte of information.

上記第9の課題を解決するために、本発明では、以下のような構成の第16の遊技機を提供する。 To solve the ninth problem above, the present invention provides a sixteenth gaming machine having the following configuration:

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記遊技媒体の投入数を示す情報を、前記遊技媒体の投入数に対応する表示態様で報知する表示手段(例えば、第1LED~第3LED)と、
前記表示手段による報知動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101、メダル投入処理)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記遊技媒体の投入数を示す情報を前記遊技媒体の投入数に対応する表示態様で報知するための点灯制御データを、前記遊技媒体の投入数に基づいて論理演算処理により生成する
ことを特徴とする遊技機。
A insert operation detection means (e.g., a BET switch 77) for detecting an insert operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation is detected by the input operation detection means;
An internal lottery combination determination means (e.g., an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, and variably displaying symbols provided on each of the display columns based on detection of a start operation by the start operation detection means;
A stop operation detection means (e.g., a stop switch board 80) for detecting a stop operation by a player;
A stop control means (e.g., a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
A display means (e.g., a first LED to a third LED) for displaying information indicating the number of game media inserted in a display manner corresponding to the number of game media inserted;
A calculation processing means (e.g., a main CPU 101, a medal insertion process) for performing calculation processing for controlling the notification operation by the display means;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The arithmetic processing means
A gaming machine characterized in that lighting control data for displaying information indicating the number of gaming media inserted in a display mode corresponding to the number of gaming media inserted is generated by logical operation processing based on the number of gaming media inserted.

また、前記本発明の第16の遊技機において、前記論理演算処理では、前記遊技媒体の点灯制御データは、1バイト内の情報の3ビットのデータから生成されるようにしてもよい。 In addition, in the sixteenth gaming machine of the present invention, in the logical operation process, the lighting control data for the gaming medium may be generated from three bits of data within one byte of information.

上記構成の本発明の第15及び第16の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the fifteenth and sixteenth gaming machines of the present invention configured as described above, the capacity of the processing programs and tables managed by the main control circuit can be reduced, the free space in the ROM of the main control circuit can be increased, and the increased capacity of the free space in the ROM can be utilized to improve playability.

[第17及び第18の遊技機]
従来、上述した構成の遊技機において、メイン基板(主制御基板)とサブ基板(副制御基板)とが通信により接続され、メイン基板からサブ基板へコマンドが送信される遊技機が知られている(例えば、特許第5725590号公報参照)。
[17th and 18th gaming machines]
Conventionally, in gaming machines of the above-mentioned configuration, a main board (main control board) and a sub-board (sub-control board) are connected via communication, and commands are sent from the main board to the sub-board (see, for example, Patent Publication No. 5725590).

ところで、従来、遊技に係る制御を行う主制御基板と演出に係る制御を行う副制御基板との間における通信は、主制御基板から副制御基板への一方向通信であり、また、電源投入時における主制御基板の起動時間と副制御基板のそれとの間には大きな隔たりがある。それゆえ、電源投入時における主制御基板及び副制御基板間の通信接続が不安定になるおそれがある。 Conventionally, communication between the main control board, which controls the game, and the sub-control board, which controls the presentation, is one-way communication from the main control board to the sub-control board, and there is a large gap between the startup time of the main control board and that of the sub-control board when the power is turned on. Therefore, there is a risk that the communication connection between the main control board and the sub-control board will become unstable when the power is turned on.

本発明は、上記第10の課題を解決するためになされたものであり、本発明の第10の目的は、電源投入時における主制御基板(主制御手段)及び副制御基板(副制御手段)間の通信を安定動作させることが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned tenth problem, and the tenth object of the present invention is to provide an amusement machine capable of stable operation of communication between the main control board (main control means) and the sub-control board (sub-control means) when the power is turned on.

上記第10の課題を解決するために、本発明では、以下のような構成の第17の遊技機を提供する。 In order to solve the above-mentioned tenth problem, the present invention provides a seventeenth gaming machine having the following configuration:

遊技動作に関する通信データを送信する主制御手段(例えば、主制御回路90)を備え、
前記主制御手段は、
前記主制御手段による制御処理中に、所定周期で割込処理を実行し、割込処理実行時に、遊技動作に関する通信データが無い場合には、無操作コマンドを送信する割込処理実行手段(例えば、割込処理)と、
電源復帰時に所定の電源復帰処理を実行する電源復帰処理実行手段(例えば、電源投入時処理)と、を有し、
前記電源復帰処理実行手段は、前記電源復帰処理開始後、前記割込処理実行手段による前記割込処理の実行が可能になるまで待機する処理(例えば、電源投入時処理中のS7及びS8)を行い、
前記割込処理実行手段は、前記電源復帰処理実行手段による前記待機の終了時に、前記割込処理を実行して前記無操作コマンドを前記副制御手段に送信する
ことを特徴とする遊技機。
A main control means (e.g., a main control circuit 90) for transmitting communication data related to game operations is provided;
The main control means
An interrupt processing execution means (e.g., interrupt processing) that executes an interrupt processing at a predetermined cycle during the control processing by the main control means, and transmits a no-operation command when there is no communication data related to a game operation during the execution of the interrupt processing;
A power recovery process execution means (e.g., power-on process) for executing a predetermined power recovery process when the power is restored;
the power recovery process execution means performs a process of waiting until the interrupt process execution means is able to execute the interrupt process after starting the power recovery process (for example, S7 and S8 during the power-on process);
The interrupt process executing means executes the interrupt process and transmits the no-operation command to the sub-control means when the standby state by the power recovery process executing means ends.

また、前記本発明の第17の遊技機では、前記主制御手段は、
前記所定周期を計測するタイマー回路(例えば、タイマー回路113)と、
前記タイマー回路のタイムアウト信号に基づいて前記割込処理を実行させるための割込信号を発生させる割込回路(例えば、割込みコントローラ112)と、を有し、
前記電源復帰処理実行手段は、
前記所定周期で前記タイムアウト信号を発生させるための初期設定を前記タイマー回路に設定した後、前記割込処理実行手段による前記割込処理の実行が可能になるまで待機する処理を行い、
前記待機の終了を、前記タイマー回路の前記タイムアウト信号の発生の有無に基づいて判断するようにしてもよい。
In the seventeenth gaming machine of the present invention, the main control means
A timer circuit (e.g., timer circuit 113) that measures the predetermined period;
an interrupt circuit (e.g., an interrupt controller 112) that generates an interrupt signal for executing the interrupt process based on a time-out signal of the timer circuit;
The power recovery process execution means
after setting an initial setting for generating the timeout signal at the predetermined period in the timer circuit, performing a process of waiting until the interrupt process execution means is able to execute the interrupt process;
The end of the waiting period may be determined based on whether or not the timer circuit generates a time-out signal.

また、上記第10の課題を解決するために、本発明では、以下のような構成の第18の遊技機を提供する。 Furthermore, in order to solve the above-mentioned problem 10, the present invention provides an 18th gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
遊技動作に関するコマンドデータを作成する通信データ生成手段(例えば、設定変更コマンド生成格納処理及び通信データ格納処理)と、
前記演算処理手段による制御処理中に、所定周期で割込処理を実行し、割込処理実行時に、遊技動作に関するコマンドデータが無い場合には、無操作コマンドを送信する割込処理実行手段(例えば、割込処理)と、
電源復帰時に所定の電源復帰処理を実行する電源復帰処理実行手段(例えば、電源投入時処理)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記電源復帰処理実行手段は、前記電源復帰処理開始後、前記割込処理実行手段による前記割込処理の実行が可能になるまで待機する処理(例えば、電源投入時処理中のS7及びS8)を行い、
前記割込処理実行手段は、前記電源復帰処理実行手段による前記待機の終了時に、前記割込処理を実行して前記無操作コマンドを送信し、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時に複数種のデータがそれぞれ格納される複数の汎用レジスタを有し、
前記コマンドデータは、コマンド種別と複数の通信パラメータとサム値とにより構成され、
複数の前記通信パラメータは、それぞれ複数の前記汎用レジスタに割り当てられ、
前記通信データ生成手段は、
前記コマンドデータの前記コマンド種別に応じて、前記通信パラメータに割り当てられた前記汎用レジスタに通信パラメータをセットした後、前記汎用レジスタにセットされた通信パラメータを、前記第2記憶手段内の所定の格納領域(例えば、通信データ一時格納領域)に格納し、
前記複数の通信パラメータのうち、前記コマンドデータの前記コマンド種別に基づいて使用されない通信パラメータがある場合にも、当該未使用の通信パラメータに対応付けられた汎用レジスタに格納されているデータを通信パラメータとして前記所定の格納領域に格納し、
前記コマンド種別と、通信パラメータに割り当てられた前記汎用レジスタに格納されているデータとに基づいて、前記コマンドデータのサム値を生成する
ことを特徴とする遊技機。
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling game operations;
A communication data generating means for generating command data related to game operations (for example, a setting change command generating and storing process and a communication data storing process);
An interrupt processing execution means (e.g., interrupt processing) that executes an interrupt processing at a predetermined cycle during the control processing by the arithmetic processing means, and transmits a no-operation command when there is no command data related to a game operation during the execution of the interrupt processing;
A power recovery process execution means (e.g., a power-on process) for executing a predetermined power recovery process when the power is restored;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
the power recovery process execution means performs a process of waiting until the interrupt process execution means is able to execute the interrupt process after starting the power recovery process (for example, S7 and S8 during the power-on process);
the interrupt process execution means, when the standby state by the power recovery process execution means is ended, executes the interrupt process and transmits the no-operation command;
The arithmetic processing means
a plurality of general-purpose registers in which a plurality of types of data are respectively stored when the arithmetic processing is executed by the arithmetic processing means;
the command data is composed of a command type, a plurality of communication parameters, and a sum value;
the plurality of communication parameters are assigned to the plurality of general-purpose registers, respectively;
The communication data generating means
setting communication parameters in the general-purpose registers assigned to the communication parameters in accordance with the command type of the command data, and then storing the communication parameters set in the general-purpose registers in a predetermined storage area (e.g., a communication data temporary storage area) in the second storage means;
If there is a communication parameter that is unused based on the command type of the command data among the plurality of communication parameters, data stored in a general-purpose register associated with the unused communication parameter is stored in the predetermined storage area as a communication parameter,
A gaming machine comprising: a game device that generates a sum value of the command data based on the command type and data stored in the general-purpose register assigned to a communication parameter.

また、前記本発明の第18の遊技機では、電源電圧の状態を監視する電源監視手段(例えば、電源監視ポート)を備え、
前記演算処理手段は、
前記電源電圧の状態が安定していない場合には、前記電源電圧の状態が安定するまで待機し、
前記電源電圧の状態が安定していることを条件に、前記演算処理手段のタイマー回路、シリアル通信回路及び乱数回路を初期化した後、前記第2記憶手段の所定の領域を使用して前記第2記憶手段が正常であるか否かを確認し、
前記第2記憶手段が正常であることを条件に、前記無操作コマンドを送信するようにしてもよい。
In the eighteenth gaming machine of the present invention, a power supply monitoring means (for example, a power supply monitoring port) is provided for monitoring the state of the power supply voltage,
The arithmetic processing means
If the state of the power supply voltage is not stable, wait until the state of the power supply voltage is stable;
on the condition that the state of the power supply voltage is stable, initializing a timer circuit, a serial communication circuit, and a random number circuit of the arithmetic processing means, and then confirming whether or not the second storage means is normal by using a predetermined area of the second storage means;
The no-operation command may be transmitted on condition that the second storage means is normal.

上記構成の本発明の第17及び第18の遊技機によれば、電源投入時における主制御基板及び副制御基板間の通信を安定動作させることができる。 The 17th and 18th gaming machines of the present invention configured as described above can ensure stable communication between the main control board and the sub-control board when the power is turned on.

[第19及び第20の遊技機]
従来、上述した構成の遊技機において、抽籤結果に基づいて、例えば、リールの入賞図柄の引き込み制御と呼ばれる制御や、リールの入賞図柄の蹴飛ばし制御と呼ばれる制御を実行する遊技機が知られている(例えば、特開2002-219213号公報参照)。
[19th and 20th gaming machines]
Conventionally, in gaming machines having the above-mentioned configuration, there are known gaming machines which execute, for example, a control called "pulling control" of the winning reel pattern or a control called "kick-off control" of the winning reel pattern based on the lottery results (see, for example, JP 2002-219213 A).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性が複雑になるとともに、成立役(入賞役)の図柄組合せパターンが増大したため、主制御回路のRAM容量が圧迫されており、主制御回路で実行する処理の効率化を図り、主制御回路の限られたRAM容量を有効活用可能な技術の開発が求められている。 However, traditionally, as a limitation specific to the gaming machines mentioned above, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, as gameplay has become more complex and the number of symbol combination patterns for winning roles (winning roles) has increased, the RAM capacity of the main control circuit is under pressure, and there is a demand for the development of technology that can make effective use of the limited RAM capacity of the main control circuit by improving the efficiency of the processing executed by the main control circuit.

本発明は、上記第11の課題を解決するためになされたものであり、本発明の第11の目的は、主制御回路で実行する処理の効率化を図り、主制御回路のRAM容量を有効活用することが可能な遊技機を提供することである。 The present invention has been made to solve the eleventh problem above, and the eleventh object of the present invention is to provide a gaming machine that can improve the efficiency of the processing executed by the main control circuit and effectively utilize the RAM capacity of the main control circuit.

上記第11の課題を解決するために、本発明では、以下のような構成の第19の遊技機を提供する。 To solve the eleventh problem above, the present invention provides a nineteenth gaming machine having the following configuration:

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
予め定められた確率で、内部当籤役に関するフラグステータス情報(例えば、当り要求フラグステータス)を決定する内部抽籤手段(例えば、内部抽籤処理)と、
前記内部抽籤手段により取得された前記フラグステータス情報から内部当籤役を生成する内部当籤役生成手段(例えば、図柄設定処理中のS321)と、
前記内部当籤役と、それに対応するフラグデータと、前記第2記憶手段内の前記フラグデータの格納先を指定する格納先データとの対応関係を規定し且つ前記第1記憶手段に記憶されたフラグデータテーブル(例えば、当り要求フラグテーブル)を前記第2記憶手段内に展開するフラグテーブル展開手段(例えば、図柄設定処理中のS324)と、
前記第2記憶手段内に配置され且つ前記フラグデータを格納するフラグデータ格納領域(例えば、当り要求フラグ格納領域)のアドレスを指定するフラグ格納領域指定手段(例えば、図柄設定処理中のS329)と、
前記内部当籤役生成手段により生成された前記内部当籤役に対応する前記フラグデータを、対応する前記格納先データに基づいて、前記フラグテーブルから前記フラグデータ格納領域内に転送して格納するフラグデータ格納手段(例えば、図柄設定処理中のS330)と、を有する
ことを特徴とする遊技機。
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling game operations;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The arithmetic processing means
An internal lottery means (e.g., an internal lottery process) that determines flag status information (e.g., a winning request flag status) related to an internal winning role with a predetermined probability;
An internal lottery combination generating means (for example, S321 during the symbol setting process) that generates an internal lottery combination from the flag status information acquired by the internal lottery means;
A flag table expanding means (e.g., S324 during the symbol setting process) that defines the correspondence between the internal winning combination, the corresponding flag data, and storage destination data that specifies the storage destination of the flag data in the second storage means and expands a flag data table (e.g., a winning request flag table) stored in the first storage means into the second storage means;
A flag storage area designation means (e.g., S329 during the symbol setting process) that designates an address of a flag data storage area (e.g., a winning request flag storage area) that is arranged in the second storage means and stores the flag data;
and a flag data storage means (e.g., S330 during a pattern setting process) for transferring and storing the flag data corresponding to the internal winning combination generated by the internal winning combination generating means from the flag table into the flag data storage area based on the corresponding storage destination data.

また、前記本発明の第19の遊技機では、前記演算処理手段は、前記フラグデータテーブルの前記格納先データを示すオンビット情報を算出して、転送対象となる前記オンビット情報に設定されている前記フラグデータを前記フラグデータ格納領域に転送するようにしてもよい。 In addition, in the 19th gaming machine of the present invention, the calculation processing means may calculate on-bit information indicating the storage destination data of the flag data table, and transfer the flag data set in the on-bit information to be transferred to the flag data storage area.

また、上記第11の課題を解決するために、本発明では、以下のような構成の第20の遊技機を提供する。 Furthermore, in order to solve the above-mentioned eleventh problem, the present invention provides a twentieth gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、
予め定められた確率で、内部当籤役に関するフラグステータス情報(例えば、当り要求フラグステータス)を決定する内部抽籤手段(例えば、内部抽籤処理)と、
前記内部抽籤手段により取得された前記フラグステータス情報から内部当籤役を生成する内部当籤役生成手段(例えば、図柄設定処理中のS321)と、
前記内部当籤役と、それに対応する当籤フラグデータと、前記第2記憶手段内の前記当籤フラグデータの格納先を指定する格納先データとの対応関係を規定した当籤フラグデータテーブル(例えば、当り要求フラグテーブル)を前記第2記憶手段内に展開する当籤フラグテーブル展開手段(例えば、図柄設定処理中のS324)と、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記当籤フラグデータを格納する当籤フラグデータ格納領域(例えば、当り要求フラグ格納領域)のアドレスを指定する当籤フラグ格納領域指定手段(例えば、図柄設定処理中のS329)と、
前記内部当籤役生成手段により生成された前記内部当籤役に対応する前記当籤フラグデータを、対応する前記格納先データに基づいて、前記当籤フラグテーブルから前記当籤フラグデータ格納領域内に転送して格納する当籤フラグデータ格納手段(例えば、図柄設定処理中のS330)と、
前記内部抽籤手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、前記停止制御手段により前記複数の表示列の変動表示が停止された場合に、前記複数の表示列に跨って設定された判定ライン上に、前記内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定する入賞役決定手段(例えば、入賞検索処理)と、
前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域(例えば、入賞作動フラグ格納領域)のアドレスを指定する入賞フラグ格納領域指定手段(例えば、図柄コード取得処理中のS648)と、
前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する図柄コードデータを格納する図柄コード格納領域のアドレスを指定する図柄コード格納領域設定手段(例えば、図柄コード取得処理中のS650)と、を有する
ことを特徴とする遊技機。
A means for detecting an insertion operation of a gaming medium (e.g., a BET switch 77);
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation is detected by the input operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, and variably displaying symbols provided on each of the display columns based on detection of a start operation by the start operation detection means;
A stop operation detection means (e.g., a stop switch board 80) for detecting a stop operation by a player;
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling game operations;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which is capable of specifying a part of an address in the first storage means or the second storage means by the stored data;
An internal lottery means (e.g., an internal lottery process) that determines flag status information (e.g., a winning request flag status) related to an internal winning role with a predetermined probability;
An internal lottery combination generating means (for example, S321 during the symbol setting process) that generates an internal lottery combination from the flag status information acquired by the internal lottery means;
A winning flag table expanding means (e.g., S324 during the pattern setting process) that expands in the second storage means a winning flag data table (e.g., a winning request flag table) that specifies the correspondence between the internal winning combination, the corresponding winning flag data, and storage destination data that specifies the storage destination of the winning flag data in the second storage means;
A winning flag storage area designation means (e.g., S329 during the symbol setting process) for designating an address of a winning flag data storage area (e.g., a winning request flag storage area) that is located in the second storage means and stores the winning flag data by executing a predetermined read command (e.g., an "LDQ" command) that can designate an address in the second storage means using the extension register;
A winning flag data storage means (e.g., S330 during the pattern setting process) for transferring and storing the winning flag data corresponding to the internal winning combination generated by the internal winning combination generating means from the winning flag table to the winning flag data storage area based on the corresponding storage destination data;
a stop control means (e.g., a reel stop control process) for stopping the variable display of the symbols based on a determination result of the internal lottery means and detection of a stop operation by the stop operation detection means; and a winning combination determination means (e.g., a winning search process) for determining whether or not a combination of symbols corresponding to the internal lottery combination is stopped and displayed on a determination line set across the plurality of display columns when the variable display of the plurality of display columns is stopped by the stop control means.
a winning flag storage area designation means (e.g., S648 during the pattern code acquisition process) for designating an address of a winning flag data storage area (e.g., a winning activation flag storage area) that is arranged in the second storage means and stores winning flag data corresponding to the combination of patterns stopped and displayed on the judgment line by executing the predetermined read command;
and a pattern code storage area setting means (e.g., S650 during the pattern code acquisition process) which, by executing the specified read command, specifies the address of a pattern code storage area which is arranged in the second memory means and which stores pattern code data corresponding to a combination of patterns stopped and displayed on the judgment line.

また、前記本発明の第20の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 In addition, in the 20th gaming machine of the present invention, a portion of the address that can be specified by the extension register may be a higher-order address value that constitutes the address.

上記構成の本発明の第19及び第20の遊技機によれば、主制御回路で実行する処理の効率化を図り、主制御回路のRAM(第2記憶手段)容量を有効活用することができる。 The gaming machines of the present invention, Nos. 19 and 20, configured as described above, can improve the efficiency of the processing executed by the main control circuit and effectively utilize the capacity of the RAM (second storage means) of the main control circuit.

[第21及び第22の遊技機]
従来、上述した構成の遊技機において、内部当籤役と遊技者の停止操作とに基づきリール図柄の可変表示の停止制御を行い、図柄の組合せにより入賞判定を行い、入賞判定の結果に基づいてホッパー(メダル払出装置)を制御して、メダルの払出制御を行う遊技機が知られている(例えば、特開2008-119498号公報参照)。
[21st and 22nd gaming machines]
Conventionally, in a gaming machine of the above-mentioned configuration, there has been known a gaming machine that controls the stopping of the variable display of reel patterns based on an internal winning role and the player's stopping operation, determines whether a prize has been won based on the combination of patterns, and controls a hopper (medal payout device) based on the result of the winning determination to control the payout of medals (see, for example, JP 2008-119498 A).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 However, traditionally, as a restriction specific to the gaming machines mentioned above, the program capacity of the main control circuit has been limited to a small capacity by regulations. Furthermore, in recent years, the increasing complexity of gameplay has put pressure on the ROM capacity of the main control circuit, and there is a demand to reduce the capacity of the processing programs and tables managed by the main control circuit.

本発明は、上記第12の課題を解決するためになされたものであり、本発明の第12の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the twelfth problem above, and the twelfth object of the present invention is to provide a gaming machine that can reduce the capacity of the processing programs, tables, etc. managed by the main control circuit to increase the free space in the ROM of the main control circuit, and can utilize the increased free space in the ROM to improve playability.

上記第12の課題を解決するために、本発明では、以下のような構成の第21の遊技機を提供する。 To solve the twelfth problem above, the present invention provides a twenty-first gaming machine having the following configuration:

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記停止制御手段による前記表示列の停止動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記停止操作検出手段による停止操作の検出結果を取得する停止操作検出結果取得手段(例えば、リール停止制御処理中のS714)と、
前記停止操作検出手段により所定の表示列に対する遊技者の停止操作が検出された場合に、前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記所定の表示列の変動表示の停止制御データを格納する停止制御データ格納領域のアドレスを指定する停止制御データ格納領域設定手段(例えば、図139中のソースコード「LDQ IX,wR1_CTRL-(wR2_CTRL-wR1_CTRL)」)と、を有する
ことを特徴とする遊技機。
A means for detecting an insertion operation of a gaming medium (e.g., a BET switch 77);
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation is detected by the input operation detection means;
An internal lottery combination determination means (e.g., an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, and variably displaying symbols provided on each of the display columns based on detection of a start operation by the start operation detection means;
A stop operation detection means (e.g., a stop switch board 80) for detecting a stop operation by a player;
A stop control means (e.g., a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling the stop operation of the display column by the stop control means;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means and which is capable of specifying a part of an address in the second storage means by the stored data;
a stop operation detection result acquisition means (e.g., S714 during the reel stop control process) for acquiring a detection result of a stop operation by the stop operation detection means by executing a predetermined read command (e.g., an “LDQ” command) capable of specifying an address in the second storage means using the extension register;
and a stop control data storage area setting means for specifying an address of a stop control data storage area that is arranged in the second storage means and stores stop control data for the variable display of the specified display column by executing the specified read command when the stop operation detection means detects a stop operation by a player for a specified display column (for example, source code "LDQ IX, wR1_CTRL-(wR2_CTRL-wR1_CTRL)" in FIG. 139).

また、前記本発明の第21の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 In addition, in the twenty-first gaming machine of the present invention, a portion of the address that can be specified by the extension register may be a higher-order address value that constitutes the address.

また、上記第12の課題を解決するために、本発明では、以下のような構成の第22の遊技機を提供する。 Furthermore, in order to solve the twelfth problem above, the present invention provides a twenty-second gaming machine having the following configuration:

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記内部当籤役決定手段により複数種の内部当籤役が決定された場合に、前記複数種の内部当籤役にそれぞれ対応する複数種の図柄の組合せの中なら、前記複数の表示列に跨って設定された判定ライン上に、優先して停止表示させる図柄の組合せを決定する優先停止図柄決定手段(例えば、引込優先順位取得処理)と、
前記停止制御手段による前記表示列の停止動作、及び、前記優先停止図柄決定手段による停止表示させる図柄の組合せの決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記停止操作検出手段による停止操作の検出結果を取得する停止操作検出結果取得手段(例えば、リール停止制御処理中のS714)と、
前記停止操作検出手段により所定の表示列に対する遊技者の停止操作が検出された場合に、前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且前記所定の表示列の変動表示の停止制御データを格納する停止制御データ格納領域のアドレスを指定する停止制御データ格納領域設定手段(例えば、図139中のソースコード「LDQ IX,wR1_CTRL-(wR2_CTRL-wR1_CTRL)」)と、
前記優先停止図柄決定手段により、優先して、前記判定ライン上に停止表示させる図柄の組合せを決定する処理において、比較判定命令、処理のジャンプ先アドレスの指定命令及び処理のジャンプ動作命令を一つの命令で実行可能な所定の判定命令(例えば、「JCP」命令)を実行することにより、判定対象となる前記内部当籤役に対応する図柄の組合せに、現在判定対象中の特定の表示列(例えば、右リール3R)における前記判定ライン上の停止図柄が任意となる所定の図柄の組合せ(例えば、「ANY」役)が含まれるか否かを判定するとともに、判定対象となる前記内部当籤役に対応する図柄の組合せに前記所定の図柄の組合せが含まれると判定された場合に、判定対象となる前記内部当籤役に対応する図柄の組合せの停止表示を禁止する任意役対応処理手段(例えば、引込優先順位取得処理中のS683)と、を有する
ことを特徴とする遊技機。
A means for detecting an insertion operation of a gaming medium (e.g., a BET switch 77);
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation is detected by the input operation detection means;
An internal lottery combination determination means (e.g., an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, and variably displaying symbols provided on each of the display columns based on detection of a start operation by the start operation detection means;
A stop operation detection means (e.g., a stop switch board 80) for detecting a stop operation by a player;
A stop control means (e.g., a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
When a plurality of types of internal winning combinations are determined by the internal winning combination determination means, a priority stop symbol determination means (e.g., a pull-in priority order acquisition process) is provided for determining a combination of symbols to be preferentially stopped and displayed on a judgment line set across the plurality of display columns, among a plurality of combinations of symbols corresponding to the plurality of types of internal winning combinations respectively;
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling the stop operation of the display row by the stop control means and the determination operation of the combination of symbols to be stopped and displayed by the priority stop symbol determination means;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means and which is capable of specifying a part of an address in the second storage means by the stored data;
a stop operation detection result acquisition means (e.g., S714 during the reel stop control process) for acquiring a detection result of a stop operation by the stop operation detection means by executing a predetermined read command (e.g., an “LDQ” command) capable of specifying an address in the second storage means using the extension register;
a stop control data storage area setting means for specifying an address of a stop control data storage area that is arranged in the second storage means and stores stop control data for the variable display of the predetermined display column by executing the predetermined read command when the stop operation detection means detects a stop operation by a player for a predetermined display column (for example, the source code "LDQ IX, wR1_CTRL-(wR2_CTRL-wR1_CTRL)" in FIG. 139);
a predetermined judgment command (e.g., a "JCP" command) that can execute a comparison judgment command, a command to specify a jump destination address for the process, and a jump operation command for the process in a single command in the process of determining a combination of symbols to be stopped and displayed on the judgment line by the priority stop symbol determination means, to determine whether or not the combination of symbols corresponding to the internal winning role to be determined includes a predetermined combination of symbols (e.g., an "ANY" role) in which the stopped symbols on the judgment line in a specific display column currently being determined (e.g., the right reel 3R) are any combination of symbols, and an arbitrary role corresponding processing means (e.g., S683 during the pull-in priority acquisition process) is provided for prohibiting the stopped display of the combination of symbols corresponding to the internal winning role to be determined when it is determined that the combination of symbols corresponding to the internal winning role to be determined includes the predetermined combination of symbols.

また、前記本発明の第22の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 In addition, in the twenty-second gaming machine of the present invention, a portion of the address that can be specified by the extension register may be a higher-order address value that constitutes the address.

上記構成の本発明の第21及び第22の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the gaming machines of the present invention No. 21 and No. 22 configured as described above, the capacity of the processing programs and tables managed by the main control circuit can be reduced, the free space in the ROM of the main control circuit can be increased, and the increased capacity of the free space in the ROM can be utilized to improve playability.

[第23~第25の遊技機]
従来、上述した構成の遊技機において、図柄の停止制御時に引込優先順位テーブルを使用して図柄の停止制御を行う遊技機が知られている(例えば、特開2007-175450号公報参照)。
[Gaming machines no. 23 to no. 25]
Conventionally, there has been known a gaming machine having the above-mentioned configuration that uses a pull-in priority table during symbol stop control (see, for example, Japanese Patent Application Laid-Open No. 2007-175450).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 However, traditionally, as a restriction specific to the gaming machines mentioned above, the program capacity of the main control circuit has been limited to a small capacity by regulations. Furthermore, in recent years, the increasing complexity of gameplay has put pressure on the ROM capacity of the main control circuit, and there is a demand to reduce the capacity of the processing programs and tables managed by the main control circuit.

本発明は、上記第13の課題を解決するためになされたものであり、本発明の第13の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the thirteenth problem, and the thirteenth object of the present invention is to provide a gaming machine that can increase the free space in the ROM of the main control circuit by reducing the capacity of the processing programs and tables managed by the main control circuit, and can improve playability by utilizing the increased free space in the ROM.

上記第13の課題を解決するために、本発明では、以下のような構成の第23の遊技機を提供する。 In order to solve the thirteenth problem above, the present invention provides a twenty-third gaming machine having the following configuration:

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記内部当籤役決定手段により複数種の内部当籤役が決定された場合に、前記複数種の内部当籤役にそれぞれ対応する複数種の図柄の組合せの中なら、前記複数の表示列に跨って設定された判定ライン上に、優先して停止表示させる図柄の組合せを決定する優先停止図柄決定手段(例えば、引込優先順位取得処理)と、
前記優先停止図柄決定手段による優先して停止表示させる図柄の組合せの決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、
前記演算処理手段は、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記内部当籤役に対応する当籤フラグデータを格納する当籤フラグデータ格納領域(例えば、当り要求フラグ格納領域)のアドレスを指定する当籤フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、
前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域(例えば、入賞作動フラグ格納領域)のアドレスを指定する入賞フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、
前記当籤フラグデータとそれに対応する前記入賞フラグデータとの論理積演算を行う論理積演算手段(例えば、引込優先順位取得処理中のS686)と、を有する
ことを特徴とする遊技機。
A means for detecting an insertion operation of a gaming medium (e.g., a BET switch 77);
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation is detected by the input operation detection means;
An internal lottery combination determination means (e.g., an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, and variably displaying symbols provided on each of the display columns based on detection of a start operation by the start operation detection means;
A stop operation detection means (e.g., a stop switch board 80) for detecting a stop operation by a player;
A stop control means (e.g., a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
When a plurality of types of internal winning combinations are determined by the internal winning combination determination means, a priority stop symbol determination means (e.g., a pull-in priority order acquisition process) is provided for determining a combination of symbols to be preferentially stopped and displayed on a judgment line set across the plurality of display columns, among a plurality of combinations of symbols corresponding to the plurality of types of internal winning combinations respectively;
A calculation processing means (e.g., the main CPU 101) for performing a calculation process for controlling the operation of the priority stop symbol determination means to determine a combination of symbols to be preferentially stopped and displayed;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which is capable of specifying a part of an address in the second storage means by the stored data;
In the process of determining a combination of symbols to be preferentially stopped by the priority stop symbol determination means,
The arithmetic processing means
A winning flag storage area designation means (e.g., S686 during the draw priority acquisition process) that designates an address of a winning flag data storage area (e.g., a winning request flag storage area) that is located in the second storage means and stores winning flag data corresponding to the internal winning role by executing a predetermined read command (e.g., an "LDQ" command) that can designate an address in the second storage means using the extension register;
A winning flag storage area designation means (e.g., S686 during the attraction priority acquisition process) for designating an address of a winning flag data storage area (e.g., a winning activation flag storage area) that stores winning flag data corresponding to the combination of symbols that are stopped and displayed on the judgment line and that are arranged in the second storage means by executing the predetermined read command;
a logical product calculation means (for example, S686 during the attraction priority acquisition process) for performing a logical product calculation between the winning flag data and the corresponding winning flag data.

また、前記本発明の第23の遊技機では、前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、判定対象となる前記内部当籤役に対応する図柄の組合せに、現在判定対象中の特定の表示列(例えば、右リール3R)における前記判定ライン上の停止図柄が任意となる所定の図柄の組合せ(例えば、「ANY」役)が含まれる場合には、
前記演算処理手段は、前記当籤フラグ格納領域指定手段による前記当籤フラグデータ格納領域のアドレス指定処理、前記入賞フラグ格納領域指定手段による前記入賞フラグデータ格納領域のアドレス指定処理、及び、前記論理積演算手段による論理積演算処理が実行されないようにしてもよい。
In addition, in the twenty-third gaming machine of the present invention, in the process of determining a combination of symbols to be preferentially stopped by the priority stop symbol determination means, if the combination of symbols corresponding to the internal winning combination to be determined includes a combination of predetermined symbols (e.g., “ANY” combination) in which the stop symbols on the determination line in the specific display column currently being determined (e.g., the right reel 3R) are arbitrary,
The calculation processing means may prevent the address designation process of the winning flag data storage area by the winning flag storage area designation means, the address designation process of the winning flag data storage area by the winning flag storage area designation means, and the logical product calculation process by the logical product calculation means from being executed.

また、上記第13の課題を解決するために、本発明では、以下のような構成の第24の遊技機を提供する。 Furthermore, in order to solve the thirteenth problem above, the present invention provides a twenty-fourth gaming machine having the following configuration:

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記内部当籤役決定手段により複数種の内部当籤役が決定された場合に、前記複数種の内部当籤役にそれぞれ対応する複数種の図柄の組合せの中なら、前記複数の表示列に跨って設定された判定ライン上に、優先して停止表示させる図柄の組合せを決定する優先停止図柄決定手段(例えば、引込優先順位取得処理)と、
前記優先停止図柄決定手段による優先して停止表示させる図柄の組合せの決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、
前記演算処理手段は、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記内部当籤役に対応する当籤フラグデータを格納する当籤フラグデータ格納領域(例えば、当り要求フラグ格納領域)のアドレスを指定する当籤フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、
前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域(例えば、入賞作動フラグ格納領域)のアドレスを指定する入賞フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、
前記当籤フラグデータとそれに対応する前記入賞フラグデータとの論理積演算を行う論理積演算手段(例えば、引込優先順位取得処理中のS686)と、
前記所定の読み出し命令を実行することにより、前記複数種の図柄の組合せ間における、停止表示させる図柄の組合せの優先順位を規定したデータテーブルを取得する優先順位データテーブル取得手段(例えば、引込優先順位取得処理中のS687)と、を有する
ことを特徴とする遊技機。
A insert operation detection means (e.g., a BET switch 77) for detecting an insert operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation is detected by the input operation detection means;
An internal win determination means (e.g., an internal lottery process) that determines an internal win with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, and variably displaying symbols provided on each of the display columns based on detection of a start operation by the start operation detection means;
A stop operation detection means (e.g., a stop switch board 80) for detecting a stop operation by a player;
A stop control means (e.g., a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
When a plurality of types of internal winning combinations are determined by the internal winning combination determination means, a priority stop symbol determination means (e.g., a pull-in priority order acquisition process) is provided for determining a combination of symbols to be preferentially stopped and displayed on a judgment line set across the plurality of display columns, among a plurality of combinations of symbols corresponding to the plurality of types of internal winning combinations respectively;
A calculation processing means (e.g., a main CPU 101) for performing a calculation process for controlling the operation of determining a combination of symbols to be preferentially stopped by the priority stop symbol determination means;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which is capable of specifying a part of an address in the first storage means or the second storage means by the stored data;
In the process of determining a combination of symbols to be preferentially stopped by the priority stop symbol determination means,
The arithmetic processing means
A winning flag storage area designation means (e.g., S686 during the draw priority acquisition process) that designates an address of a winning flag data storage area (e.g., a winning request flag storage area) that is located in the second storage means and stores winning flag data corresponding to the internal winning role by executing a predetermined read command (e.g., an "LDQ" command) that can designate an address in the second storage means using the extension register;
A winning flag storage area designation means (e.g., S686 during the attraction priority acquisition process) for designating an address of a winning flag data storage area (e.g., a winning activation flag storage area) that stores winning flag data corresponding to the combination of symbols that are stopped and displayed on the judgment line and that are arranged in the second storage means by executing the predetermined read command;
A logical product calculation means (for example, S686 during the attraction priority acquisition process) for performing a logical product calculation between the winning flag data and the corresponding winning flag data;
and a priority data table acquisition means (e.g., S687 during the pull-in priority acquisition process) for acquiring a data table that specifies the priority of combinations of symbols to be stopped and displayed among the combinations of the plurality of symbols by executing the specified read command.

また、前記本発明の第24の遊技機では、前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、判定対象となる前記内部当籤役に対応する図柄の組合せに、現在判定対象中の特定の表示列(例えば、右リール3R)における前記判定ライン上の停止図柄が任意となる所定の図柄の組合せ(例えば、「ANY」役)が含まれる場合には、
前記演算処理手段は、前記当籤フラグ格納領域指定手段による前記当籤フラグデータ格納領域のアドレス指定処理、前記入賞フラグ格納領域指定手段による前記入賞フラグデータ格納領域のアドレス指定処理、及び、前記論理積演算手段による論理積演算処理が実行されないようにしてもよい。
In addition, in the twenty-fourth gaming machine of the present invention, in the process of determining a combination of symbols to be preferentially stopped by the priority stop symbol determination means, if the combination of symbols corresponding to the internal winning combination to be determined includes a combination of predetermined symbols (e.g., “ANY” combination) in which the stop symbols on the determination line in the specific display column currently being determined (e.g., the right reel 3R) are any combination,
The calculation processing means may prevent the address designation process of the winning flag data storage area by the winning flag storage area designation means, the address designation process of the winning flag data storage area by the winning flag storage area designation means, and the logical product calculation process by the logical product calculation means from being executed.

また、上記第13の課題を解決するために、本発明では、以下のような構成の第25の遊技機を提供する。 Furthermore, in order to solve the above-mentioned thirteenth problem, the present invention provides a twenty-fifth gaming machine having the following configuration:

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
イリーガルヒットエラーの発生の有無を判定するエラー検出手段(例えば、イリーガルヒットチェック処理)と、
前記エラー検出手段による判定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記エラー検出手段により、イリーガルヒットエラーの発生の有無を判定処理において、
前記演算処理手段は、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記複数の表示列に跨って設定された判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域(例えば、入賞作動フラグ格納領域)のアドレスを指定する入賞フラグ格納領域指定手段(例えば、イリーガルヒットチェック処理中のS781)と、
前記入賞フラグデータ格納領域に格納された前記入賞フラグデータと、それに対応する前記内部当籤役を示す当籤フラグデータとの論理積演算を行う論理積演算手段(例えば、イリーガルヒットチェック処理中のS784)と、
前記論理積演算手段による演算結果に基づいて、イリーガルヒットエラーの発生の有無を判定するエラー判定手段(例えば、イリーガルヒットチェック処理中のS785)と、を有し、
前記当籤フラグデータが格納される当籤フラグデータ格納領域(例えば、当り要求フラグ格納領域)の構成が、前記入賞フラグデータ格納領域の構成と同一である
ことを特徴とする遊技機。
A means for detecting an insertion operation of a gaming medium (e.g., a BET switch 77);
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation is detected by the input operation detection means;
An internal lottery combination determination means (e.g., an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, and variably displaying symbols provided on each of the display columns based on detection of a start operation by the start operation detection means;
A stop operation detection means (e.g., a stop switch board 80) for detecting a stop operation by a player;
A stop control means (e.g., a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
An error detection means (e.g., an illegal hit check process) for determining whether an illegal hit error has occurred;
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling the determination operation by the error detection means;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which is capable of specifying a part of an address in the second storage means by the stored data;
In the process of determining whether or not an illegal hit error has occurred by the error detection means,
The arithmetic processing means
a winning flag storage area designation means (e.g., S781 during illegal hit check processing) for designating an address of a winning flag data storage area (e.g., a winning activation flag storage area) that stores winning flag data corresponding to a combination of symbols that are stopped and displayed on a judgment line that is set across the plurality of display columns and that is arranged in the second storage means by executing a predetermined read command (e.g., an "LDQ" command) that can designate an address in the second storage means using the extension register;
A logical product calculation means (e.g., S784 during the illegal hit check process) for performing a logical product calculation between the winning flag data stored in the winning flag data storage area and the winning flag data indicating the corresponding internal winning combination;
and an error determination means (e.g., S785 during the illegal hit check process) for determining whether or not an illegal hit error has occurred based on the result of the AND operation by the logical AND operation means,
A gaming machine, characterized in that a structure of a winning flag data storage area (for example, a winning request flag storage area) in which the winning flag data is stored is the same as a structure of the winning flag data storage area.

また、前記本発明の第25の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 In addition, in the twenty-fifth gaming machine of the present invention, a portion of the address that can be specified by the extension register may be a higher-order address value that constitutes the address.

さらに、前記本発明の第25の遊技機では、前記演算処理手段は、前記エラー検出手段により、イリーガルヒットエラーが有ると判定された場合には、エラー処理を行うエラー処理手段を有し、
前記エラー処理手段は、前記イリーガルヒットエラーを視認可能に報知するとともに、前記イリーガルヒットエラーが解除されるまで、遊技を停止するようにしてもよい。
Further, in the twenty-fifth gaming machine of the present invention, the arithmetic processing means has an error processing means for performing an error process when the error detection means determines that an illegal hit error has occurred,
The error processing means may visibly notify the illegal hit error, and may suspend play until the illegal hit error is resolved.

上記構成の本発明の第23~第25の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the gaming machines of the present invention Nos. 23 to 25, which are configured as described above, the capacity of the processing programs and tables managed by the main control circuit can be reduced to increase the free space in the ROM of the main control circuit, and the increased capacity can be utilized to improve playability.

[第26の遊技機]
従来、上述した構成の遊技機において、遊技制御基板(主制御基板)から演出制御基板(副制御基板)にコマンドデータを送信する遊技機が知られている(例えば、特開2013-027655号公報及び特開2014-033751号公報参照)。
[26th gaming machine]
Conventionally, in gaming machines having the above-mentioned configuration, gaming machines are known in which command data is transmitted from a gaming control board (main control board) to a performance control board (sub-control board) (see, for example, JP 2013-027655 A and JP 2014-033751 A).

ところで、近年、遊技性の多様化に伴い、副制御回路による演出制御において遊技性に係る処理が増える傾向がある。そのため、主制御回路から副制御回路に送信される通信データを改ざんする、「ゴト」と呼ばれる不正行為が発生しており、遊技店に損害を与えている。それに対して、従来、例えば上記特開2014-033751号公報等で提案されているように、主制御回路において送信データにゴト防止処理を施す対策も実施されている。しかしながら、このようなゴト防止処理の追加により、主制御回路のプログラム容量が圧迫されるという課題が発生している。 In recent years, with the diversification of gameplay, there has been a trend for the sub-control circuit to increase processing related to gameplay in its presentation control. This has led to the occurrence of fraudulent acts known as "cheating," in which communication data transmitted from the main control circuit to the sub-control circuit is tampered with, causing damage to gaming establishments. In response to this, measures have been taken to apply anti-cheating processing to transmitted data in the main control circuit, as proposed in, for example, the above-mentioned JP 2014-033751 A. However, the addition of such anti-cheating processing has created the problem of straining the program capacity of the main control circuit.

本発明は、上記第14の課題を解決するためになされたものであり、本発明の第14の目的は、送信データに不正(ゴト)防止処理を施すことなく、不正行為を抑止するとともに、不正防止処理による主制御回路のプログラム容量の圧迫を無くすことが可能な遊技機を提供することである。 The present invention has been made to solve the fourteenth problem above, and the fourteenth object of the present invention is to provide a gaming machine that can prevent cheating without applying anti-cheating processing to the transmitted data, and can eliminate the strain on the program capacity of the main control circuit caused by anti-cheating processing.

上記第14の課題を解決するために、本発明では、以下のような構成の第26の遊技機を提供する。 To solve the above-mentioned problem 14, the present invention provides a 26th gaming machine having the following configuration.

前記遊技動作に関する通信データを送信するデータ送信手段(例えば、主制御回路90)と、
前記通信データを作成する通信データ生成手段(例えば、通信データ格納処理)と、
前記通信データ生成手段による通信データの生成動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時に複数種のデータがそれぞれ格納される複数の汎用レジスタを有し、
前記演算処理手段は、
前記通信データ生成手段による通信データの生成処理において、
前記通信データを構成する複数種の通信パラメータをそれぞれ前記複数の汎用レジスタに割り当て、
前記通信データを構成する複数種の通信パラメータのうち、前記通信データの種別に基づいて通信パラメータを、前記複数の汎用レジスタのうちの対応する汎用レジスタにセットし、
前記汎用レジスタにセットされた通信パラメータを、前記第2記憶手段内の所定の格納領域(通信データ一時格納領域)に格納し、
前記複数種の通信パラメータのうち、通信データの生成時に未使用の通信パラメータに対応付けられた汎用レジスタに格納されているデータを通信パラメータとして前記所定の格納領域に格納し、
前記複数種の通信パラメータに応じて前記複数の汎用レジスタにセットされたデータに基づいて、前記通信データのサム値を生成する
ことを特徴とする遊技機。
A data transmission means (e.g., a main control circuit 90) for transmitting communication data related to the game operation;
A communication data generating means for generating the communication data (e.g., a communication data storage process);
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling the operation of generating communication data by the communication data generating means;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The arithmetic processing means
a plurality of general-purpose registers in which a plurality of types of data are respectively stored when the arithmetic processing is executed by the arithmetic processing means;
The arithmetic processing means
In the process of generating communication data by the communication data generating means,
assigning a plurality of types of communication parameters constituting the communication data to the plurality of general-purpose registers, respectively;
setting a communication parameter, among a plurality of types of communication parameters constituting the communication data, in a corresponding one of the plurality of general-purpose registers based on a type of the communication data;
storing the communication parameters set in the general-purpose register in a predetermined storage area (a communication data temporary storage area) in the second storage means;
storing data stored in a general-purpose register associated with an unused communication parameter among the plurality of communication parameters at the time of generating the communication data in the predetermined storage area as a communication parameter;
a sum value of the communication data is generated based on data set in the plurality of general-purpose registers in accordance with the plurality of types of communication parameters.

また、前記本発明の第26の遊技機では、前記通信データ生成手段は、前記第2記憶手段内の所定の格納領域に空きが無い場合には、前記複数の汎用レジスタにセットされた前記通信パラメータを前記第2記憶手段内の所定の格納領域に格納することなく通信データの生成処理を終了するようにしてもよい。 In addition, in the twenty-sixth gaming machine of the present invention, the communication data generation means may terminate the communication data generation process without storing the communication parameters set in the multiple general-purpose registers in the specified storage area of the second storage means if there is no free space in the specified storage area of the second storage means.

上記構成の本発明の第26の遊技機によれば、送信データ(通信データ)に不正防止処理を施すことなく、不正行為を抑止することができるとともに、不正防止処理による主制御回路のプログラム容量の圧迫も無くすことができる。 The 26th gaming machine of the present invention, configured as described above, can prevent fraudulent acts without applying anti-fraud processing to the transmission data (communication data), and can also eliminate the strain on the program capacity of the main control circuit caused by anti-fraud processing.

[第27の遊技機]
従来、上述した構成の遊技機において、主制御回路の制御により払い出されたメダルの枚数に応じて、クレジット数を更新する機能を備えた遊技機が知られている(例えば、特開2009-077977号公報参照)。
[27th gaming machine]
Conventionally, among gaming machines having the above-mentioned configuration, there has been known a gaming machine equipped with a function for updating the number of credits in accordance with the number of medals paid out under the control of a main control circuit (see, for example, JP 2009-077977 A).

ところで、従来、ART中やボーナス中の遊技では、メダルの払い出しが発生する頻度が高くなるが、この際、メダル1枚単位の払出間隔は一律(一定)で制御されることが多い。この場合、メダル払出期間において無駄な待ち時間が発生する。それゆえ、例えば、ARTのように長時間の遊技では、遊技期間が無駄に長くなり、遊技者にとって精神的負担となる可能性がある。 Conventionally, during play in ART or bonus mode, medals are paid out more frequently, but in this case, the payout interval for each medal is often controlled uniformly (constantly). In this case, unnecessary waiting time occurs during the medal payout period. Therefore, for example, in long-term play such as ART, the play period becomes unnecessarily long, which can be a mental burden for the player.

本発明は、上記第15の課題を解決するためになされたものであり、本発明の第15の目的は、メダル払出期間において、無駄な待ち時間を減らし、遊技者の精神的負担を軽減することが可能な遊技機を提供することである。 The present invention has been made to solve the fifteenth problem above, and the fifteenth object of the present invention is to provide a gaming machine that can reduce unnecessary waiting time and ease the mental burden on players during the medal payout period.

上記第15の課題を解決するために、本発明では、以下のような構成の第27の遊技機を提供する。 In order to solve the above-mentioned fifteenth problem, the present invention provides a twenty-seventh gaming machine having the following configuration:

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記停止制御手段により前記複数の表示列の変動表示が停止された場合に、前記複数の表示列に跨って設定された判定ライン上に、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定する特典付与判定手段(例えば、入賞検索処理)と、
前記特典付与判定手段により前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたと判定された場合に、前記遊技媒体を払い出す遊技媒体払出手段(例えば、入賞チェック・メダル払出処理)と、
前記遊技媒体を貯留する遊技媒体貯留手段(例えば、クレジット機能)と、
前記遊技媒体払出手段による前記遊技媒体の払出動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、を備え、
前記演算処理手段は、
前記特典付与判定手段により前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたと判定され、且つ、前記遊技媒体貯留手段に貯留されている前記遊技媒体の貯留数がその上限値未満である場合には、前記遊技媒体の貯留数に1を加算する遊技媒体加算手段(例えば、入賞チェック・メダル払出処理中のS805)と、
前記遊技媒体加算手段により前記遊技媒体の貯留数に前記遊技媒体が1加算された後、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示された際に付与される前記遊技媒体の全払出数の払い出しが終了したか否かを判定する払出終了判定手段(例えば、入賞チェック・メダル払出処理中のS807)と、
前記払出終了判定手段により前記遊技媒体の全払出数の払い出しが終了していないと判定された場合に、所定期間、遊技に関する操作が無効になるウェイトを発生させるウェイト発生手段(例えば、入賞チェック・メダル払出処理中のS808)と、を有する
ことを特徴とする遊技機。
A insert operation detection means (e.g., a BET switch 77) for detecting an insert operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation is detected by the input operation detection means;
An internal lottery combination determination means (e.g., an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, and variably displaying symbols provided on each of the display columns based on detection of a start operation by the start operation detection means;
A stop operation detection means (e.g., a stop switch board 80) for detecting a stop operation by a player;
A stop control means (e.g., a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
When the variable display of the plurality of display columns is stopped by the stop control means, a bonus award determination means (e.g., a winning search process) determines whether or not a combination of symbols corresponding to an internal lottery role related to the payout of the gaming medium is stopped and displayed on a determination line set across the plurality of display columns;
a game media payout means (e.g., a winning check/medal payout process) for paying out the game media when the bonus determination means determines that a combination of symbols corresponding to an internal winning combination related to the payout of the game media is stopped and displayed on the determination line;
a game medium storage means (e.g., a credit function) for storing the game medium;
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling the payout operation of the game media by the game media payout means,
The arithmetic processing means
a game medium adding means (e.g., S805 during the winning check/medal payout process) for adding 1 to the number of game media stored in the game medium storage means when the bonus determination means determines that a combination of symbols corresponding to an internal winning combination related to the payout of the game media has been stopped and displayed on the determination line and the number of game media stored in the game medium storage means is less than the upper limit;
a payout completion determination means (e.g., S807 during the winning check/medal payout process) for determining whether or not the payout of the entire number of the game media that is awarded when a combination of symbols corresponding to an internal winning role related to the payout of the game media is stopped and displayed after the game media adding means adds one game medium to the number of the reserved game media;
and a wait generating means (e.g., S808 during the winning check/medal payout process) for generating a wait state in which operations related to the game are invalid for a predetermined period of time when the payout completion determination means determines that the payout of the entire number of game media has not been completed.

また、前記本発明の第27の遊技機では、前記演算処理手段は、所定周期で割込処理を実行する割込処理実行手段を有し、
前記ウェイト発生手段による遊技に関する操作が無効となる前記ウェイトでは、前記割込処理実行手段による割込処理が予め定められた回数実行されるようにしてもよい。
In the twenty-seventh gaming machine of the present invention, the arithmetic processing means has an interrupt processing execution means for executing an interrupt processing at a predetermined cycle,
In the wait state in which the operation related to the game by the wait generating means is invalid, the interrupt process by the interrupt process executing means may be executed a predetermined number of times.

上記構成の本発明の第27の遊技機によれば、メダル(遊技媒体)払出期間において、無駄な待ち時間を減らし、遊技者の精神的負担を軽減することができる。 The 27th gaming machine of the present invention, configured as described above, can reduce unnecessary waiting time during the medal (gaming medium) payout period, and ease the mental burden on the player.

[第28及び第29の遊技機]
従来、上述した構成の遊技機において、内部当籤役やAT遊技を決定するための抽籤テーブルがROMに記憶された遊技機が知られている(例えば、特開2009-125459号公報参照)。
[28th and 29th gaming machines]
Conventionally, in a gaming machine having the above-mentioned configuration, a lottery table for determining an internal winning combination and an AT game is stored in a ROM (for example, see JP 2009-125459 A).

ところで、上記特開2009-125459号公報に記載の遊技機では、AT遊技の抽籤テーブルや抽籤処理プログラムは、記憶容量に余裕のある、副制御基板に設けられたROMに保存されている。しかしながら、近年の遊技機業界に特有の理由から、AT遊技の抽籤に係るテーブル及びプログラムも主制御基板に設けられたROMに記憶する必要がある。このため、小容量に制限されている主制御基板のROM容量が圧迫されることになる。 In the gaming machine described in JP 2009-125459 A, the lottery table and lottery processing program for AT play are stored in a ROM provided on a sub-control board, which has ample storage capacity. However, due to reasons specific to the gaming machine industry in recent years, it is necessary to store the tables and programs related to the lottery for AT play in the ROM provided on the main control board. This puts pressure on the ROM capacity of the main control board, which is limited to a small capacity.

本発明は、上記第16の課題を解決するためになされたものであり、本発明の第16の目的は、主制御回路の処理で用いるデータの容量を削減し、主制御回路のROMの空き容量を増やすことが可能な遊技機を提供することである。 The present invention has been made to solve the 16th problem above, and the 16th object of the present invention is to provide an amusement machine that can reduce the amount of data used in the processing of the main control circuit and increase the free space in the ROM of the main control circuit.

上記第16の課題を解決するために、本発明では、以下のような構成の第28の遊技機を提供する。 To solve the above-mentioned problem 16, the present invention provides a 28th gaming machine having the following configuration:

遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
前記内部当籤役決定手段により決定された内部当籤役に基づいて、遊技者にとって有利な遊技状態を特典として付与するか否かを抽籤により決定する特典付与決定手段(例えば、CT中CT抽籤処理)と、
前記特典付与決定手段により参照される抽籤テーブル(例えば、CT中CT当籤抽籤テーブル)と、を備え、
前記抽籤テーブルでは、
抽籤対象となる前記内部当籤役の種別を指定する判定データ(例えば、判定ビット)と、前記判定データで指定される抽籤対象の前記内部当籤役の抽籤値とが規定され、
抽籤対象外となる前記内部当籤役の抽籤値は規定されず、
当籤確率が100%未満である抽籤対象の前記内部当籤役の抽籤値には0以外の値が規定され、当籤確率が100%である抽籤対象の前記内部当籤役の抽籤値には0が規定されている
ことを特徴とする遊技機。
A start operation detection means (e.g., a start switch 79) for detecting a start operation by a player;
An internal win determination means (for example, an internal lottery process) that determines an internal win with a predetermined probability based on the detection of a start operation by the start operation detection means;
A bonus award determination means (e.g., a CT lottery process during a CT) that determines by lottery whether or not to award a game state advantageous to a player as a bonus based on the internal winning combination determined by the internal winning combination determination means;
A lottery table (for example, a lottery table for determining whether a CT is to be won during a CT) referred to by the bonus award determination means;
In the lottery table,
Determination data (e.g., a determination bit) that specifies the type of the internal winning combination to be selected and a lottery value of the internal winning combination to be selected by the determination data are specified;
The lottery value of the internal winning role that is not subject to lottery is not specified,
A value other than 0 is set as the lottery value of the internal winning role that is a lottery object with a winning probability of less than 100%, and 0 is set as the lottery value of the internal winning role that is a lottery object with a winning probability of 100%.

また、前記本発明の第28の遊技機では、前記特典付与決定手段は、
ソフトラッチ乱数から1バイトの乱数値を取得し、
取得した前記乱数値と前記抽籤値とを用いて抽籤することにより、前記遊技者にとって有利な遊技状態を特典として付与するか否かを決定するようにしてもよい。
In the twenty-eighth gaming machine of the present invention, the benefit award determination means
Obtain a 1-byte random value from the soft latch random number.
A lottery may be drawn using the acquired random number value and the lottery value to determine whether or not to award a gaming state advantageous to the player as a bonus.

上記第16の課題を解決するために、本発明では、以下のような構成の第29の遊技機を提供する。 To solve the above-mentioned 16th problem, the present invention provides a 29th gaming machine having the following configuration:

遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
前記内部当籤役決定手段により決定された内部当籤役に基づいて、遊技者にとって有利な遊技状態を特典として付与するか否かを抽籤により決定する特典付与決定手段(例えば、CT中CT抽籤処理)と、
前記特典付与決定手段により参照され、前記内部当籤役の種別毎に設けられた抽籤テーブル(例えば、CT中CT当籤抽籤テーブル)と、
現在決定されている内部当籤役に対応付けられた前記抽籤テーブルを選択するための抽籤テーブル選択テーブル(例えば、当籤役別テーブル選択相対テーブル)と、を備え、
前記抽籤テーブル選択テーブルでは、
前記内部当籤役の種別毎に、該種別の内部当籤役が抽籤対象であるか否かを判別可能であり且つ該種別の内部当籤役に対応付けられた前記抽籤テーブルの配置先を指定可能な選択値が規定され、
抽籤対象外となる前記内部当籤役の前記選択値には、前記特典付与決定手段による抽籤結果をハズレ扱いとする0が規定され、
抽籤対象となる前記内部当籤役の前記選択値には、0以外のデータが規定されている
ことを特徴とする遊技機。
A start operation detection means (e.g., a start switch 79) for detecting a start operation by a player;
An internal lottery combination determination means (e.g., an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
A bonus award determination means (e.g., a CT lottery process during a CT) that determines by lottery whether or not to award a game state advantageous to a player as a bonus based on the internal winning combination determined by the internal winning combination determination means;
A lottery table (for example, a lottery table for a CT during a CT) that is referred to by the bonus determination means and is provided for each type of the internal winning combination;
A lottery table selection table (e.g., a winning combination-specific table selection relative table) for selecting the lottery table associated with the currently determined internal winning combination;
In the lottery table selection table,
A selection value is defined for each type of the internal winning combination, which can determine whether or not the internal winning combination of the type is a lottery target and can specify a placement destination of the lottery table associated with the internal winning combination of the type;
The selection value of the internal winning combination that is not subject to lottery is set to 0, which treats the lottery result by the bonus award determination means as a loss,
A gaming machine, characterized in that data other than 0 is stipulated for the selection value of the internal winning combination to be selected by lottery.

また、前記本発明の第29の遊技機では、前記抽籤テーブル選択テーブルの前記選択値は、選択する前記抽籤テーブルまでの相対値であり、該相対値が1バイトの値であるようにしてもよい。 Furthermore, in the twenty-ninth gaming machine of the present invention, the selection value of the lottery table selection table may be a relative value to the lottery table to be selected, and the relative value may be a one-byte value.

上記構成の本発明の第28及び第29の遊技機によれば、主制御回路の処理で用いるデータの容量を削減し、主制御回路のROMの空き容量を増やすことができる。 According to the gaming machines of the present invention Nos. 28 and 29 having the above configuration, the amount of data used in the processing of the main control circuit can be reduced, and the free space in the ROM of the main control circuit can be increased.

[第30の遊技機]
従来、上述した構成の遊技機では、主制御基板に搭載されたROM内の決まった領域にプログラム及びテーブルがそれぞれ配置されている(例えば、特開2012-110635号公報参照)。
[The 30th gaming machine]
Conventionally, in gaming machines having the above-mentioned configuration, programs and tables are each arranged in a predetermined area within a ROM mounted on a main control board (see, for example, JP 2012-110635 A).

ところで、上記特開2012-110635号公報に記載の遊技機のように、主制御基板のROMに配置可能なプログラム及びテーブルは、遊技機業界の規則上、制限されており、主制御基板のROM内におけるプログラム及びテーブルの拡張性は著しく乏しい。 However, as with the gaming machine described in JP 2012-110635 A, the programs and tables that can be placed in the ROM of the main control board are limited by rules in the gaming machine industry, and the expandability of the programs and tables in the ROM of the main control board is extremely poor.

本発明は、上記第17の課題を解決するためになされたものであり、本発明の第17の目的は、主制御基板のROM内におけるプログラム及びテーブルの拡張性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the seventeenth problem above, and the seventeenth object of the present invention is to provide an amusement machine that can increase the expandability of programs and tables in the ROM of the main control board.

上記第17の課題を解決するために、本発明では、以下のような構成の第30の遊技機を提供する。 In order to solve the seventeenth problem above, the present invention provides a thirtieth gaming machine having the following configuration:

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記第1記憶手段には、遊技者により実施される遊技の遊技性に関与する処理の実行に必要な情報が記憶された遊技用記憶領域(例えば、遊技用ROM領域)と、前記遊技用記憶領域とは異なる領域に配置され且つ遊技者により実施される遊技の遊技性に関与しない処理の実行に必要な情報が記憶された規定外記憶領域(例えば、規定外ROM領域)とが設けられている
ことを特徴とする遊技機。
A calculation processing means (e.g., a main CPU 101) for performing calculation processing for controlling game operations;
A first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
A gaming machine characterized in that the first storage means is provided with a game memory area (e.g., a game ROM area) in which information necessary for executing processes related to the playability of the game performed by the player is stored, and a non-standard memory area (e.g., a non-standard ROM area) that is located in an area different from the game memory area and in which information necessary for executing processes not related to the playability of the game performed by the player is stored.

また、前記本発明の第30の遊技機では、前記第2記憶手段には、遊技者により実施される遊技の遊技性に関与する処理の実行に必要な情報が一時的に記憶される遊技用作業領域及び遊技用スタック領域を含む遊技用一時記憶領域(例えば、遊技用RAM領域)と、前記遊技用一時記憶領域とは異なる領域に配置され、且つ、遊技者により実施される遊技の遊技性に関与しない処理の実行に必要な情報が一時的に記憶される規定外作業領域及び規定外スタック領域を含む規定外一時記憶領域(例えば、規定外RAM領域)とが設けられているようにしてもよい。 In addition, in the 30th gaming machine of the present invention, the second storage means may be provided with a gaming temporary storage area (e.g., a gaming RAM area) including a gaming work area and a gaming stack area in which information necessary for executing processes related to the playability of the game performed by the player is temporarily stored, and a non-regular temporary storage area (e.g., a non-regular RAM area) that is located in an area different from the gaming temporary storage area and includes a non-regular work area and a non-regular stack area in which information necessary for executing processes not related to the playability of the game performed by the player is temporarily stored.

さらに、前記本発明の第30の遊技機では、前記演算処理手段は、専用レジスタとしてスタックポインタを有し、
前記演算処理手段は、
前記第1記憶手段の前記規定外記憶領域に記憶されたプログラムを実行する場合には、前記スタックポインタに前記第2記憶手段の規定外スタック領域のアドレスを設定し、
前記第1記憶手段の前記規定外記憶領域に記憶されたプログアムを終了する場合には、前記規定外記憶領域に記憶されたプログラムを実行するときに退避させた前記第2記憶手段の前記遊技用スタック領域のアドレスを前記スタックポインタに設定して、前記第1記憶領域の前記遊技用記憶領域に記憶されたプログラムに戻すようにしてもよい。
Further, in the gaming machine of the thirtieth aspect of the present invention, the arithmetic processing means has a stack pointer as a dedicated register,
The arithmetic processing means
when executing a program stored in the non-standard memory area of the first storage means, the address of the non-standard stack area of the second storage means is set to the stack pointer;
When terminating a program stored in the non-standard memory area of the first storage means, the address of the game stack area of the second storage means, which was saved when the program stored in the non-standard memory area was executed, may be set to the stack pointer, and the program may be returned to the game memory area of the first storage means.

上記構成の本発明の第30の遊技機によれば、主制御基板のROM内におけるプログラム及びテーブルの拡張性を高めることができる。 The 30th gaming machine of the present invention configured as above can increase the extensibility of programs and tables in the ROM of the main control board.

[第31の遊技機]
従来、上述した構成の遊技機において、主制御回路で決定された内部当籤役の情報を副制御回路の演出制御で用いるために、内部当籤役を、その種別をグループ単位でまとめるサブフラグに変換する機能を備えた遊技機が知られている(例えば、特開2010-051471号公報参照)。
[The 31st gaming machine]
Conventionally, in a gaming machine having the above-mentioned configuration, a gaming machine is known that has a function of converting an internal winning role determined by a main control circuit into a sub-flag that organizes the type of the internal winning role in a group unit so that the information of the internal winning role determined by the main control circuit can be used in the presentation control of a sub-control circuit (see, for example, JP 2010-051471 A).

上記特開2010-051471号公報に記載の遊技機では、内部当籤役をサブフラグに変換するための変換テーブルや変換処理プログラムは、記憶容量に余裕のある、副制御基板に設けられたROMに保存されている。しかしながら、近年の遊技機業界に特有の理由から、主制御回路で決定された内部当籤役の情報を副制御回路に送信できなくなり、サブフラグに係る変換テーブルや変換処理プログラムも主制御基板に設けられたROMに記憶する必要がある。この場合、これらのテーブルやプログラムにより、小容量に制限されている主制御基板のROM容量が圧迫されることになる。そこで、サブフラグに係る変換テーブルや変換処理プログラムによる主制御基板のROM容量への圧迫を抑制するとともに、遊技機の機種、企画、仕様等の変更への対応を効率良く行える技術の開発が求められている。 In the gaming machine described in JP 2010-051471 A, the conversion table and conversion processing program for converting the internal winning combination into a sub-flag are stored in a ROM provided on the sub-control board, which has ample storage capacity. However, due to reasons specific to the gaming machine industry in recent years, it has become impossible to transmit the information on the internal winning combination determined by the main control circuit to the sub-control circuit, and the conversion table and conversion processing program related to the sub-flag must also be stored in the ROM provided on the main control board. In this case, these tables and programs will put pressure on the ROM capacity of the main control board, which is limited to a small capacity. Therefore, there is a demand for the development of technology that can suppress the pressure on the ROM capacity of the main control board caused by the conversion table and conversion processing program related to the sub-flag, and can efficiently respond to changes in the model, plan, specifications, etc. of the gaming machine.

本発明は、上記第18の課題を解決するためになされたものであり、本発明の第18の目的は、主制御基板のROM容量の圧迫を抑制するとともに、遊技機の機種、企画、仕様等の変更への対応を効率良く行えることが可能な遊技機を提供することである。 The present invention has been made to solve the 18th problem above, and the 18th object of the present invention is to provide a gaming machine that can reduce pressure on the ROM capacity of the main control board and can efficiently respond to changes in the model, plan, specifications, etc. of the gaming machine.

上記第18の課題を解決するために、本発明では、以下のような構成の第31の遊技機を提供する。 To solve the above-mentioned problem No. 18, the present invention provides a 31st gaming machine having the following configuration.

遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
前記内部当籤役決定手段により決定された内部当籤役を、変換テーブルを参照して、第1のサブフラグ(例えば、サブフラグ)に変換する第1サブフラグ変換手段(例えば、サブフラグ変換処理)と、
前記第1サブフラグ変換手段による変換処理で得られた前記第1のサブフラグを、抽籤テーブル(例えば、各種フラグ変換抽籤テーブル)を参照して、抽籤により第2のサブフラグ(例えば、サブフラグEX)に変換する第2サブフラグ変換手段(例えば、フラグ変換処理)と、を備え、
前記変換テーブルでは、前記内部当籤役と、前記内部当籤役に対応付けられた制御ステータスデータと、前記第1のサブフラグとの対応関係が規定され、同じ種別の前記第1のサブフラグに対して、同じ値の前記制御ステータスデータが割り付けられ、
前記第2サブフラグ変換手段による抽籤は、前記制御ステータスデータに基づいて行われることを特徴とする遊技機。
A start operation detection means (e.g., a start switch 79) for detecting a start operation by a player;
An internal win determination means (for example, an internal lottery process) that determines an internal win with a predetermined probability based on the detection of a start operation by the start operation detection means;
a first sub-flag conversion means (e.g., a sub-flag conversion process) for converting the internal win determined by the internal win determination means into a first sub-flag (e.g., a sub-flag) by referring to a conversion table;
a second sub-flag conversion means (e.g., a flag conversion process) for converting the first sub-flag obtained by the conversion process by the first sub-flag conversion means into a second sub-flag (e.g., a sub-flag EX) by lottery with reference to a lottery table (e.g., a lottery table for various flag conversions);
In the conversion table, a correspondence relationship between the internal winning combination, the control status data corresponding to the internal winning combination, and the first sub-flag is specified, and the control status data of the same value is assigned to the first sub-flag of the same type,
A gaming machine characterized in that the lottery by the second sub-flag conversion means is conducted based on the control status data.

また、前記本発明の第31の遊技機では、前記遊技動作に関するコマンドデータを送信するデータ送信手段を備え、
前記データ送信手段は、前記開始操作検出手段が開始操作を検出したことを契機として、前記第1のサブフラグをコマンドデータの通信パラメータとして送信するようにしてもよい。
In addition, the thirty-first gaming machine of the present invention further comprises a data transmission means for transmitting command data relating to the gaming operation,
The data transmitting means may transmit the first sub-flag as a communication parameter of command data when the start operation detecting means detects a start operation.

上記構成の本発明の第31の遊技機によれば、主制御基板のROM容量の圧迫を抑制するとともに、遊技機の機種、企画、仕様等の変更への対応を効率良く行えることができる。 The 31st gaming machine of the present invention configured as above can reduce the strain on the ROM capacity of the main control board and can efficiently respond to changes in the model, plan, specifications, etc. of the gaming machine.

[第32~第35の遊技機]
また、近年、内部当籤役に決定された役を取りこぼすことがないように、内部当籤役を成立させるための情報など、遊技者にとって有利な情報を、遊技者に対して報知する遊技機が知られている。なお、このように遊技者が有利となるような情報を報知することを、一般にナビする(ナビを行う)などといい、ナビが行われる期間をAT(assist time)といい、AT機能を備える遊技機をAT機やART機と呼ぶ。
[32nd to 35th gaming machines]
In recent years, gaming machines have become known that notify players of information advantageous to the player, such as information for realizing an internal winning combination, so that the player does not miss out on a combination determined as an internal winning combination. In addition, notifying a player of information advantageous to the player in this manner is generally referred to as navigating (performing navigation), the period during which navigation is performed is referred to as AT (assist time), and gaming machines equipped with an AT function are called AT machines or ART machines.

このようなAT(ART)機として、特開2014-036725号公報には、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が記載されている。このような遊技機によれば、非チャンスゾーン中の遊技とチャンスゾーン中の遊技との間でATの当籤確率に差を設けることができ、ATの当籤確率が画一的にならず遊技の興趣を高めることができた。 As an example of such an AT (ART) machine, JP2014-036725A describes a gaming machine that has a high probability of winning the AT zone (hereinafter referred to as a "chance zone") where there is a high expectation of winning the AT. With such a gaming machine, it is possible to set a difference in the probability of winning the AT between play in a non-chance zone and play in a chance zone, and the probability of winning the AT is not uniform, making the game more interesting.

しかしながら、上述の遊技機では、ATの当籤が既に確定しているか否かに関わらず、同一の抽籤テーブルを用いてATの抽籤を行っているため、その結果、ATの当籤が既に確定している状況においても、ATの当籤が確定していない状態と同じ当籤確率でのATの抽籤を行ってしまい、過度な利益を遊技者に対して与えてしまうおそれがあった。 However, in the gaming machine described above, the same lottery table is used to draw the AT regardless of whether the AT has already been determined. As a result, even when the AT has already been determined, the AT is drawn with the same probability of winning as when the AT has not been determined, which could result in excessive benefits being given to the player.

本発明は、上記第19の課題を解決するためになされたものであり、本発明の第19の目的は、遊技者に対して過度な利益を付与してしまうことを抑制可能な遊技機を提供することである。 The present invention has been made to solve the 19th problem above, and the 19th object of the present invention is to provide a gaming machine that can prevent excessive benefits from being awarded to players.

上記第19の課題を解決するために、本発明では、以下のような構成の第32の遊技機を提供する。 To solve the 19th problem above, the present invention provides a 32nd gaming machine having the following configuration:

複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
遊技者に対して特典(例えば、ART状態のセット数のストック)を付与するか否か、及び付与する場合の前記特典の大きさ(例えば、ART状態のランク)を決定する特典決定手段(例えば、主制御回路90)と、
前記特典決定手段が前記特典を付与すると決定すると、決定した大きさの前記特典を付与する特典付与手段(例えば、主制御回路90)と、
前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段(例えば、主制御回路90、メインRAM103)と、
所定の条件を満たすと、前記特典決定手段が前記特典を付与すると決定する確率が高い高確率状態(例えば、CZ)に遊技状態を移行し、前記高確率状態中に終了条件を満たすと、前記高確率状態を終了する状態制御手段(例えば、主制御回路90)と、を備え、
前記特典決定手段は、前記権利管理手段に前記権利が記憶されている前記高確率状態中に前記特典を付与すると決定した場合よりも、前記権利管理手段に前記権利が記憶されていない前記高確率状態中に前記特典を付与すると決定した場合の方が、付与する前記特典の大きさを相対的に大きく決定する
ことを特徴とする遊技機。
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A bonus decision means (e.g., a main control circuit 90) for deciding whether or not to give a bonus (e.g., a stock of the number of sets of the ART state) to a player, and determining the size of the bonus (e.g., the rank of the ART state) if the bonus is given;
a reward awarding means (e.g., a main control circuit 90) that awards the reward of the determined size when the reward determination means determines to award the reward;
a right management means (e.g., a main control circuit 90, a main RAM 103) for storing a right to receive the right when the right decision means decides to grant the right, and for deleting one of the rights when the right granting means grants the right;
a state control means (e.g., a main control circuit 90) for transitioning a gaming state to a high probability state (e.g., CZ) in which the bonus determination means has a high probability of determining to award the bonus when a predetermined condition is satisfied, and for terminating the high probability state when a termination condition is satisfied during the high probability state;
A gaming machine characterized in that the bonus determination means determines the size of the bonus to be awarded to be relatively larger when it is decided to award the bonus during the high probability state when the right is not stored in the right management means than when it is decided to award the bonus during the high probability state when the right is stored in the right management means.

また、前記本発明の第32の遊技機では、前記特典決定手段は、一度の決定で一又は複数の前記特典を付与すると決定可能であり、
前記状態制御手段は、前記高確率状態中に前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与が行われるまで(例えば、ART状態が終了するまで)前記高確率状態を中断するとともに、前記特典の付与が行われた後(例えば、ART状態の終了後)に前記高確率状態を再開し、
前記特典付与手段は、前記高確率状態中の前記終了条件を満たしたときに前記権利管理手段に前記権利が記憶されている場合、前記権利に応じて前記特典を付与することとしてもよい。
In the thirty-second gaming machine of the present invention, the bonus determination means can determine to award one or more of the bonuses in a single determination,
When the bonus determination means determines to award the bonus during the high probability state, the state control means suspends the high probability state until the bonus is awarded (for example, until the ART state ends), and resumes the high probability state after the bonus is awarded (for example, after the ART state ends),
The bonus granting means may grant the bonus according to the right if the right is stored in the right management means when the termination condition during the high probability state is satisfied.

上記第19の課題を解決するために、本発明では、以下のような構成の第33の遊技機を提供する。 In order to solve the 19th problem above, the present invention provides a 33rd gaming machine having the following configuration:

複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
遊技者に対して特典(例えば、ART状態のセット数のストック)を付与するか否か、及び付与する場合の前記特典の大きさ(例えば、ART状態のランク)を決定する特典決定手段(例えば、主制御回路90)と、前記特典決定手段が前記特典を付与すると決定すると、決定した大きさの前記特典を付与する特典付与手段(例えば、主制御回路90)と、
前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段(例えば、主制御回路90、メインRAM103)と、を備え、
前記特典決定手段は、前記権利管理手段に前記権利が記憶されている場合と、前記権利管理手段に前記権利が記憶されていない場合とで異なる確率で前記特典を付与すると決定し、また、前記権利管理手段に前記権利が記憶されている場合よりも、前記権利管理手段に前記権利が記憶されていない場合の方が、付与する前記特典の大きさを相対的に大きく決定する
ことを特徴とする遊技機。
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A bonus decision means (e.g., the main control circuit 90) for deciding whether or not to give a bonus (e.g., a stock of the number of sets in the ART state) to a player and, if given, the size of the bonus (e.g., the rank of the ART state), and a bonus awarding means (e.g., the main control circuit 90) for awarding the bonus of the determined size when the bonus decision means decides to award the bonus;
a right management means (e.g., a main control circuit 90, a main RAM 103) for storing a right to receive the right when the right determination means determines to grant the right, and for deleting one of the rights when the right granting means grants the right,
The bonus determination means determines to grant the bonus with a probability that differs between when the right is stored in the right management means and when the right is not stored in the right management means, and determines the size of the bonus to be granted to be relatively larger when the right is not stored in the right management means than when the right is stored in the right management means.

また、前記本発明の第33の遊技機では、前記特典決定手段は、前記権利管理手段に前記権利が記憶されている場合よりも、前記権利管理手段に前記権利が記憶されていない場合の方が、相対的に高い確率で前記特典を付与すると決定することとしてもよい。 Furthermore, in the thirty-third gaming machine of the present invention, the bonus determination means may determine that the bonus will be granted with a relatively higher probability when the right is not stored in the rights management means than when the right is stored in the rights management means.

また、前記本発明の第33の遊技機では、前記特典決定手段は、前記権利管理手段に前記権利が記憶されていない場合よりも、前記権利管理手段に前記権利が記憶されている場合の方が、相対的に高い確率で前記特典を付与すると決定することとしてもよい。 Furthermore, in the gaming machine of the 33rd aspect of the present invention, the bonus determination means may determine that the bonus will be granted with a relatively higher probability when the right is stored in the rights management means than when the right is not stored in the rights management means.

上記第19の課題を解決するために、本発明では、以下のような構成の第34の遊技機を提供する。 In order to solve the above-mentioned problem No. 19, the present invention provides a 34th gaming machine having the following configuration:

複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
遊技者に対して特典(例えば、ART状態のセット数のストック)を付与するか否か、及び付与する場合の前記特典の大きさ(例えば、ART状態のランク)を決定する特典決定手段(例えば、主制御回路90)と、
前記特典決定手段が前記特典を付与すると決定すると、決定した大きさの前記特典を付与する特典付与手段(例えば、主制御回路90)と、
前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段(例えば、主制御回路90、メインRAM103)と、
所定の条件を満たすと、前記特典決定手段が前記特典を付与すると決定する確率が高い高確率状態(例えば、CZ)に遊技状態を移行し、前記高確率状態の残り遊技期間が閾値に達すると、前記高確率状態を終了する状態制御手段(例えば、主制御回路90)と、を備え、
前記特典決定手段は、前記高確率状態の残り遊技期間に応じて異なる確率で前記特典を付与すると決定し、また、前記権利管理手段に前記権利が記憶されている前記高確率状態中に前記特典を付与すると決定した場合と、前記権利管理手段に前記権利が記憶されていない前記高確率状態中に前記特典を付与すると決定した場合とで、付与すると決定する前記特典の大きさの傾向が異なる
ことを特徴とする遊技機。
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A bonus decision means (e.g., a main control circuit 90) for deciding whether or not to give a bonus (e.g., a stock of the number of sets of the ART state) to a player, and determining the size of the bonus (e.g., the rank of the ART state) if the bonus is given;
a reward granting means (e.g., a main control circuit 90) for granting the reward of a determined size when the reward determination means determines to grant the reward;
a right management means (e.g., a main control circuit 90, a main RAM 103) for storing a right to receive the right when the right decision means decides to grant the right, and for deleting one of the rights when the right granting means grants the right;
a state control means (e.g., a main control circuit 90) for transitioning a gaming state to a high probability state (e.g., CZ) in which the bonus determination means has a high probability of determining to award the bonus when a predetermined condition is satisfied, and for terminating the high probability state when the remaining gaming period of the high probability state reaches a threshold value;
The bonus determination means determines whether to grant the bonus with different probabilities depending on the remaining play period of the high probability state, and the size of the bonus to be granted tends to differ between a case where it is determined to grant the bonus during the high probability state when the right is stored in the right management means and a case where it is determined to grant the bonus during the high probability state when the right is not stored in the right management means.

また、前記本発明の第34の遊技機では、前記特典決定手段は、前記高確率状態の残り遊技期間が所定期間よりも長い場合よりも、前記高確率状態の残り遊技期間が前記所定期間よりも短い場合の方が、相対的に高い確率で前記特典を付与すると決定することとしてもよい。 In addition, in the thirty-fourth gaming machine of the present invention, the bonus determination means may determine that the bonus will be awarded with a relatively higher probability when the remaining play period in the high probability state is shorter than the predetermined period than when the remaining play period in the high probability state is longer than the predetermined period.

また、前記本発明の第34の遊技機では、前記特典決定手段は、前記高確率状態の残り遊技期間が所定期間よりも短い場合よりも、前記高確率状態の残り遊技期間が前記所定期間よりも長い場合の方が、相対的に高い確率で前記特典を付与すると決定することとしてもよい。 In addition, in the thirty-fourth gaming machine of the present invention, the bonus determination means may determine that the bonus will be awarded with a relatively higher probability when the remaining play period in the high probability state is longer than the predetermined period, compared to when the remaining play period in the high probability state is shorter than the predetermined period.

上記第19の課題を解決するために、本発明では、以下のような構成の第35の遊技機を提供する。 In order to solve the above-mentioned problem No. 19, the present invention provides a 35th gaming machine having the following configuration:

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、特典を付与する確率が異なる複数のモード(例えば、ART状態のランクや当該ランクから決まる抽籤状態)の中から一のモードを決定するモード決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第1終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、
前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典(例えば、CZのゲーム数の上乗せやナビ高確ゲーム数の付与)を付与する特典付与手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、前記有利状態に移行する権利を記憶するとともに、前記有利状態制御手段が前記有利状態に遊技状態を移行すると、前記権利を一つ消し去る権利管理手段(例えば、主制御回路90、メインRAM103)と、
所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態中に第2終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、を備え、
前記モード決定手段は、前記権利管理手段に前記権利が記憶されている前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定した場合よりも、前記権利管理手段に前記権利が記憶されていない前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定した場合の方が、相対的に特典を付与する確率が高いモードを前記一のモードとして決定する
ことを特徴とする遊技機。
A gaming machine having a normal state (e.g., a normal state), an advantageous state (e.g., an ART state) that is more advantageous to a player than the normal state, and a high-probability state (e.g., a CZ) that has a higher probability of transitioning to the advantageous state than the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination with a predetermined probability from among a plurality of combinations in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A transition decision means (e.g., a main control circuit 90) for deciding whether or not to transition to the advantageous state;
A mode determination means (e.g., a main control circuit 90) that, when the transition determination means determines that the game should transition to the advantageous state, determines one mode from among a plurality of modes having different probabilities of granting a privilege (e.g., a rank of the ART state or a lottery state determined from the rank);
advantageous state control means (e.g., a main control circuit 90) for transitioning a gaming state to the advantageous state when the transition determination means determines that a transition should be made to the advantageous state, and for terminating the advantageous state when a first termination condition is satisfied during the advantageous state;
A bonus granting means (e.g., a main control circuit 90) that grants a bonus (e.g., an additional number of CZ games or a number of navigation high probability games) during the advantageous state according to the one mode determined by the mode determination means;
a right management means (e.g., a main control circuit 90, a main RAM 103) for storing a right to transition to the advantageous state when the transition determination means determines to transition to the advantageous state, and for erasing one of the rights when the advantageous state control means transitions the game state to the advantageous state;
a high-probability state control means (e.g., a main control circuit 90) for transitioning a gaming state to the high-probability state when a predetermined condition is satisfied, and for terminating the high-probability state when a second termination condition is satisfied during the high-probability state;
A gaming machine characterized in that the mode determination means determines as the one mode a mode which has a relatively higher probability of granting a bonus when the transition determination means determines to transition to the advantageous state during the high probability state in which the right is not stored in the right management means, compared to when the transition determination means determines to transition to the advantageous state during the high probability state in which the right is stored in the right management means.

また、前記本発明の第35の遊技機では、前記有利状態制御手段は、前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記高確率状態から前記有利状態に移行し、
前記高確率状態制御手段は、前記高確率状態中に遊技状態が前記有利状態に移行すると、前記有利状態が終了するまで前記高確率状態を中断するとともに、前記有利状態の終了に伴い前記高確率状態を再開し、
前記高確率状態が終了する条件である前記第2終了条件は、前記高確率状態の残り遊技期間が閾値に達することであり、
前記特典付与手段は、前記有利状態中に前記一のモードに応じて、前記高確率状態の残り遊技期間を所定期間延長するという特典を付与することとしてもよい。
In the thirty-fifth gaming machine of the present invention, when the transition determination means determines that the game state is to be transitioned to the advantageous state during the high probability state, the advantageous state control means transitions the game state from the high probability state to the advantageous state,
When the game state transitions to the advantageous state during the high probability state, the high probability state control means suspends the high probability state until the advantageous state ends, and resumes the high probability state upon the end of the advantageous state;
The second end condition, which is a condition for terminating the high probability state, is that the remaining game period of the high probability state reaches a threshold value,
The bonus granting means may grant a bonus of extending the remaining play period of the high probability state for a predetermined period according to the one mode during the advantageous state.

上記構成の本発明の第32~第35の遊技機によれば、遊技者に対して過度な特典を付与してしまうことを抑制することができる。 The gaming machines of the present invention, Nos. 32 to 35, configured as described above, can prevent excessive rewards from being given to players.

[第36及び第37の遊技機]
AT(ART)機として、特開2014-036725号公報には、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が記載されている。このような遊技機によれば、非チャンスゾーン中の遊技とチャンスゾーン中の遊技との間でATの当籤確率に差を設けることができ、ATの当籤確率が画一的にならず遊技の興趣を高めることができた。
[36th and 37th gaming machines]
As an AT (ART) machine, JP2014-036725A describes a gaming machine that has a high probability of winning the AT (hereinafter referred to as a "chance zone") where the expectation of winning the AT is high. According to such a gaming machine, it is possible to set a difference in the probability of winning the AT between a game in a non-chance zone and a game in a chance zone, and the probability of winning the AT is not uniform, thereby increasing the interest of the game.

しかしながら、上述の遊技機では、ATに当籤した場合、その後、高RT状態に移行しAT遊技が開始されるため、チャンスゾーンゲーム数が残っている状態でATに当籤すると残りのチャンスゾーンがなかったものとして扱われ、残りのチャンスゾーンのゲーム数分の有利な抽籤を受けることができず、遊技者に損失感を与えてしまい、遊技の興趣を低下させるおそれがあった。 However, in the above gaming machines, if the player wins the AT, the game then transitions to a high RT state and the AT game begins. Therefore, if the player wins the AT when there are chance zone games remaining, it is treated as if there are no remaining chance zones, and the player is unable to receive a favorable lottery for the number of remaining chance zone games, which gives the player a sense of loss and may reduce interest in the game.

本発明は、上記第20の課題を解決するためになされたものであり、本発明の第20の目的は、遊技の興趣の低下を抑制可能な遊技機を提供することである。 The present invention has been made to solve the twentieth problem above, and the twentieth object of the present invention is to provide a gaming machine that can prevent a decline in interest in gaming.

上記第20の課題を解決するために、本発明では、以下のような構成の第36の遊技機を提供する。 In order to solve the 20th problem above, the present invention provides a 36th gaming machine having the following configuration:

通常状態(例えば、通常状態)と、前記通常状態よりも遊技者に対して特典を付与すると決定する確率が高い高確率状態(例えば、CZ)と、を有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
遊技者に対して前記特典(例えば、ART状態のセット数のストック)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る特典管理手段(例えば、主制御回路90、メインRAM103)と、
所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態中に終了条件を満たすと、前記高確率状態を終了する状態制御手段(例えば、主制御回路90)と、を備え、
前記状態制御手段は、前記高確率状態中に前記付与決定手段が前記特典を付与すると決定すると、前記特典の付与が行われるまで(例えば、ART状態が終了するまで)前記高確率状態を中断するとともに、前記特典の付与が行われた後(例えば、ART状態の終了後)に前記高確率状態を再開し、
前記付与決定手段は、前記高確率状態中に前記終了条件を満たしたときに前記特典管理手段に前記権利が記憶されていない場合、前記高確率状態が終了した遊技の次の遊技において前記通常状態よりも高い確率で前記特典を付与すると決定する
ことを特徴とする遊技機。
A gaming machine having a normal state (e.g., a normal state) and a high probability state (e.g., a CZ) in which a probability of determining that a bonus is to be awarded to a player is higher than that in the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A grant determination means (e.g., a main control circuit 90) that determines whether or not to grant the player the privilege (e.g., a stock of the number of sets in the ART state);
a privilege granting means (e.g., a main control circuit 90) that grants the privilege when the granting decision means determines to grant the privilege;
a privilege management means (e.g., a main control circuit 90, a main RAM 103) for storing a right to receive the privilege when the grant decision means decides to grant the privilege, and for deleting one of the rights when the privilege granting means grants the privilege;
a state control means (e.g., a main control circuit 90) for transitioning a gaming state to the high probability state when a predetermined condition is satisfied, and for terminating the high probability state when a termination condition is satisfied during the high probability state;
When the award determination means determines to award the bonus during the high probability state, the state control means suspends the high probability state until the bonus is awarded (for example, until the ART state ends), and resumes the high probability state after the bonus is awarded (for example, after the ART state ends),
The gaming machine is characterized in that, if the right is not stored in the benefit management means when the end condition is satisfied during the high probability state, the award decision means decides to award the benefit with a higher probability than in the normal state in the game following the game in which the high probability state has ended.

上記第20の課題を解決するために、本発明では、以下のような構成の第37の遊技機を提供する。 In order to solve the 20th problem above, the present invention provides a 37th gaming machine having the following configuration:

通常状態(例えば、通常状態)と、前記通常状態よりも遊技者に対して特典を付与すると決定する確率が高い高確率状態(例えば、CZ)と、を有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
遊技者に対して前記特典(例えば、ART状態のセット数のストック)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段(例えば、主制御回路90)と、
所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態の残り遊技期間が閾値に達すると前記高確率状態を終了する状態制御手段(例えば、主制御回路90)と、
前記特典付与手段が前記特典を付与すると、前記高確率状態の残り遊技期間として所定期間を加算する高確率状態加算手段(例えば、主制御回路90)と、を備え、
前記付与決定手段は、前記高確率状態が終了した遊技の次の遊技において前記通常状態よりも高い確率で前記特典を付与すると決定し、
前記状態制御手段は、前記高確率状態中に前記付与決定手段が前記特典を付与すると決定すると、前記特典の付与が行われるまで(例えば、ART状態が終了するまで)前記高確率状態を中断するとともに、前記特典の付与が行われた後(例えば、ART状態の終了後)に前記高確率状態を再開し、また、前記高確率状態が終了した遊技の次の遊技において前記付与決定手段が前記特典を付与すると決定したことに伴い前記特典が付与された場合、当該特典の付与が行われた後に、前記高確率状態加算手段が加算した前記所定期間を残り遊技期間とする前記高確率状態を開始する
ことを特徴とする遊技機。
A gaming machine having a normal state (e.g., a normal state) and a high probability state (e.g., a CZ) in which a probability of determining that a bonus is to be awarded to a player is higher than that in the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A grant determination means (e.g., a main control circuit 90) that determines whether or not to grant the player the privilege (e.g., a stock of the number of sets in the ART state);
a privilege granting means (e.g., a main control circuit 90) that grants the privilege when the granting decision means determines to grant the privilege;
A state control means (e.g., a main control circuit 90) that transitions a gaming state to the high probability state when a predetermined condition is satisfied, and ends the high probability state when the remaining gaming period of the high probability state reaches a threshold value;
and a high probability state adding means (e.g., a main control circuit 90) that adds a predetermined period as a remaining game period of the high probability state when the bonus giving means gives the bonus.
The award determination means determines that the special benefit will be awarded with a higher probability than in the normal state in a game following the game in which the high probability state has ended,
The state control means, when the awarding decision means decides to award the bonus during the high probability state, suspends the high probability state until the bonus is awarded (for example, until the ART state ends), and resumes the high probability state after the bonus is awarded (for example, after the ART state ends), and if the bonus is awarded in a game following the game in which the high probability state has ended as a result of the awarding decision means deciding to award the bonus, starts the high probability state after the bonus is awarded, with the remaining game period being the specified period added by the high probability state addition means.

上記構成の本発明の第36及び第37の遊技機によれば、遊技の興趣の低下を抑制することができる。 The gaming machines of the present invention Nos. 36 and 37, configured as described above, can prevent a decline in interest in the game.

[第38~第40の遊技機]
AT(ART)機として、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が知られており、例えば、特開2015-000141号公報には、チャンスゾーン中は、弱いレア役(弱スイカや弱チェリー)が内部当籤役として決定された場合に比べて、強いレア役(強スイカや強チェリー)が内部当籤役として決定された場合の方がATに当籤する確率が高くなる遊技機が記載されている。このような遊技機によれば、チャンスゾーン中に強いレア役が当籤することで、AT抽籤に当籤する期待を持つことができるため、遊技の興趣を高めることができた。
[38th to 40th gaming machines]
As an AT (ART) machine, a gaming machine provided with a high probability AT winning zone (hereinafter referred to as "chance zone") where the expectation of winning the AT is high is known. For example, JP2015-000141A describes a gaming machine in which the probability of winning the AT is higher when a strong rare role (strong watermelon or strong cherry) is determined as the internal winning role during the chance zone than when a weak rare role (weak watermelon or weak cherry) is determined as the internal winning role. According to such a gaming machine, by winning a strong rare role during the chance zone, it is possible to have the expectation of winning the AT lottery, thereby increasing the interest of the game.

しかしながら、上述の遊技機では、当籤役の強弱によりAT抽籤の当籤確率に差が設けられているものの、AT自体の性能は、AT当籤時の当籤役に関わらず同一であることから、AT当籤後の遊技が画一化してしまい、遊技の興趣の低下をもたらすおそれがあった。 However, in the above-mentioned gaming machines, although the probability of winning the AT lottery varies depending on the strength of the winning combination, the performance of the AT itself is the same regardless of the winning combination at the time of the AT winning, so the gameplay after winning the AT becomes standardized, which may result in a decrease in interest in the game.

本発明は、上記第21の課題を解決するためになされたものであり、本発明の第21の目的は、遊技の興趣の低下を抑制可能な遊技機を提供することである。 The present invention has been made to solve the twenty-first problem above, and the twenty-first object of the present invention is to provide a gaming machine that can prevent a decline in interest in gaming.

上記第21の課題を解決するために、本発明では、以下のような構成の第38の遊技機を提供する。 To solve the twenty-first problem above, the present invention provides a thirty-eighth gaming machine having the following configuration:

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、
前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、特典を付与する確率が異なる複数のモード(例えば、ART状態の抽籤状態やランク)の中から一のモードを決定するモード決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第1終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、
前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典(例えば、CZのゲーム数の上乗せやナビ高確ゲーム数の付与)を付与する特典付与手段(例えば、主制御回路90)と、
所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態中に第2終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、を備え、
前記移行決定手段は、前記高確率状態中に、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記有利状態に移行するか否かを決定し、
前記モード決定手段は、前記移行決定手段が前記有利状態に移行すると決定した遊技における前記内部当籤役に応じて、前記一のモードを決定する
ことを特徴とする遊技機。
A gaming machine having a normal state (e.g., a normal state), an advantageous state (e.g., an ART state) that is more advantageous to a player than the normal state, and a high-probability state (e.g., a CZ) that has a higher probability of transitioning to the advantageous state than the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A transition decision means (e.g., a main control circuit 90) for deciding whether or not to transition to the advantageous state;
A transition decision means (e.g., a main control circuit 90) for deciding whether or not to transition to the advantageous state;
A mode determination means (e.g., a main control circuit 90) that determines one mode from a plurality of modes (e.g., a lottery state or a rank of an ART state) having different probabilities of granting a privilege when the transition determination means determines to transition to the advantageous state;
advantageous state control means (e.g., a main control circuit 90) for transitioning a gaming state to the advantageous state when the transition determination means determines that a transition should be made to the advantageous state, and for terminating the advantageous state when a first termination condition is satisfied during the advantageous state;
A bonus granting means (e.g., a main control circuit 90) that grants a bonus (e.g., an additional number of CZ games or a number of navigation high probability games) during the advantageous state according to the one mode determined by the mode determination means;
a high-probability state control means (e.g., a main control circuit 90) for transitioning a gaming state to the high-probability state when a predetermined condition is satisfied, and for terminating the high-probability state when a second termination condition is satisfied during the high-probability state;
The transition determination means determines whether or not to transition to the advantageous state during the high probability state, according to the internal winning combination determined by the internal winning combination determination means;
The mode determination means determines the one mode according to the internal winning combination in the game in which the transition determination means has determined that the game will transition to the advantageous state.

また、前記本発明の第38の遊技機では、前記有利状態制御手段は、前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記高確率状態から前記有利状態に移行し、
前記高確率状態制御手段は、前記高確率状態中に遊技状態が前記有利状態に移行すると、前記有利状態が終了するまで前記高確率状態を中断するとともに、前記有利状態の終了に伴い前記高確率状態を再開し、
前記高確率状態が終了する条件である前記第2終了条件は、前記高確率状態の残り遊技期間が閾値に達することであり、
前記特典付与手段は、前記有利状態中に前記一のモードに応じて、前記高確率状態の残り遊技期間を所定期間延長するという特典を付与することを特徴とすることとしてもよい。
In the thirty-eighth gaming machine of the present invention, when the transition determination means determines that the game state is to be transitioned to the advantageous state during the high probability state, the advantageous state control means transitions the game state from the high probability state to the advantageous state,
When the game state transitions to the advantageous state during the high probability state, the high probability state control means suspends the high probability state until the advantageous state ends, and resumes the high probability state upon the end of the advantageous state;
The second end condition, which is a condition for terminating the high probability state, is that the remaining game period of the high probability state reaches a threshold value,
The bonus granting means may be characterized in that it grants a bonus of extending the remaining play period of the high probability state for a predetermined period in accordance with the one mode during the advantageous state.

上記第21の課題を解決するために、本発明では、以下のような構成の第39の遊技機を提供する。 In order to solve the twenty-first problem above, the present invention provides a thirty-ninth gaming machine having the following configuration:

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、前記有利状態中のモード(例えば、ART状態中の抽籤状態)を決定するための複数のモード決定情報(例えば、ART当籤時のランク)の中から一のモード決定情報を決定するモード決定情報決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第1終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、
遊技状態が前記有利状態に移行した最初の遊技において、前記モード決定情報決定手段が決定した前記一のモード決定情報に応じて、特典を付与する確率が異なる複数のモードの中から一のモードを決定するモード決定手段(例えば、主制御回路90)と、
前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典(例えば、CZのゲーム数の上乗せやナビ高確ゲーム数の付与)を付与する特典付与手段(例えば、主制御回路90)と、
所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態中に第2終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、
モード決定情報決定手段が前記一のモード決定情報を決定すると、当該遊技において決定した前記一のモード決定情報を示唆する演出を行う演出手段(例えば、表示装置11、副制御回路200)と、を備え、
前記移行決定手段は、前記高確率状態中に、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記有利状態に移行するか否かを決定し、
前記モード決定情報決定手段は、前記移行決定手段が前記有利状態に移行すると決定した遊技における前記内部当籤役に応じて、前記一のモード決定情報を決定する
ことを特徴とする遊技機。
A gaming machine having a normal state (e.g., a normal state), an advantageous state (e.g., an ART state) that is more advantageous to a player than the normal state, and a high-probability state (e.g., a CZ) that has a higher probability of transitioning to the advantageous state than the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A transition decision means (e.g., a main control circuit 90) for deciding whether or not to transition to the advantageous state;
mode determination information determining means (e.g., a main control circuit 90) for determining one mode determination information from among a plurality of mode determination information (e.g., rank at the time of ART winning) for determining a mode during the advantageous state (e.g., a lottery state during the ART state) when the transition determining means determines to transition to the advantageous state;
advantageous state control means (e.g., a main control circuit 90) for transitioning a gaming state to the advantageous state when the transition determination means determines that a transition should be made to the advantageous state, and for terminating the advantageous state when a first termination condition is satisfied during the advantageous state;
mode determination means (e.g., a main control circuit 90) for determining one mode from among a plurality of modes having different probabilities of awarding a bonus in accordance with the one mode determination information determined by the mode determination information determination means in an initial game in which the game state has transitioned to the advantageous state;
A bonus granting means (e.g., a main control circuit 90) that grants a bonus (e.g., an additional number of CZ games or a number of navigation high probability games) during the advantageous state according to the one mode determined by the mode determination means;
a high-probability state control means (e.g., a main control circuit 90) for transitioning a gaming state to the high-probability state when a predetermined condition is satisfied, and for terminating the high-probability state when a second termination condition is satisfied during the high-probability state;
a presentation means (e.g., a display device 11, a sub-control circuit 200) for performing a presentation suggesting the one mode determination information determined in the game when the mode determination information determination means determines the one mode determination information;
The transition determination means determines whether or not to transition to the advantageous state during the high probability state, according to the internal winning combination determined by the internal winning combination determination means;
The mode determination information determining means determines the one mode determination information according to the internal winning combination in the game in which the transition determining means has determined that the game will transition to the advantageous state.

上記第21の課題を解決するために、本発明では、以下のような構成の第40の遊技機を提供する。 In order to solve the twenty-first problem above, the present invention provides a fortieth gaming machine having the following configuration:

複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
遊技者に対して特典(例えば、ART状態)を付与するか否か、及び付与する場合の前記特典の大きさ(例えば、ART状態中の抽籤状態やランク)を決定する特典決定手段(例えば、主制御回路90)と、
前記特典決定手段が前記特典を付与すると決定すると、決定した大きさの前記特典を付与する特典付与手段(例えば、主制御回路90)と、
前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段(例えば、主制御回路90、メインRAM103)と、
所定の条件を満たすと、前記特典決定手段が前記特典を付与すると決定する確率が高い高確率状態(例えば、CZ)に遊技状態を移行し、前記高確率状態中に終了条件を満たすと、前記高確率状態を終了する状態制御手段(例えば、主制御回路90)と、
所定の演出を行う演出手段(例えば、表示装置11、副制御回路200)と、を備え、
前記特典決定手段は、前記高確率状態中に、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記特典を付与するか否かを決定するとともに、一度の決定で一又は複数の前記特典を付与すると決定可能であり、
前記特典決定手段は、複数の前記特典を付与すると決定した場合に、当該複数の前記特典のそれぞれに対して付与する前記特典の大きさを決定するとともに、少なくとも一の前記特典については、前記特典を付与すると決定した遊技における前記内部当籤役に応じて、前記特典の大きさを決定し、
前記演出手段は、前記特典決定手段が複数の前記特典を付与すると決定した場合に、当該遊技における前記内部当籤役に応じて前記特典の大きさを決定した前記一の前記特典については、当該特典の大きさを示唆する演出を行い、他の前記特典については、当該他の前記特典の大きさを示唆する演出を行わないことを特徴とする遊技機。
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A benefit determination means (e.g., a main control circuit 90) for determining whether or not to grant a benefit (e.g., an ART state) to a player, and the size of the benefit (e.g., a lottery state or rank during the ART state) if the benefit is granted;
a reward granting means (e.g., a main control circuit 90) for granting the reward of a determined size when the reward determination means determines to grant the reward;
a right management means (e.g., a main control circuit 90, a main RAM 103) for storing a right to receive the right when the right decision means decides to grant the right, and for deleting one of the rights when the right granting means grants the right;
a state control means (e.g., a main control circuit 90) for transitioning a gaming state to a high probability state (e.g., CZ) in which the bonus determination means has a high probability of determining to award the bonus when a predetermined condition is satisfied, and for terminating the high probability state when a termination condition is satisfied during the high probability state;
A performance means (e.g., a display device 11, a sub-control circuit 200) for performing a predetermined performance,
the bonus determination means determines whether or not to award the bonus during the high probability state in accordance with the internal winning combination determined by the internal winning combination determination means, and is capable of determining to award one or more of the bonuses in a single determination;
the benefit determination means, when determining that a plurality of benefits are to be awarded, determines the size of the benefit to be awarded for each of the plurality of benefits, and for at least one of the benefits, determines the size of the benefit according to the internal lottery combination in the game for which it has been determined that the benefit is to be awarded;
The gaming machine is characterized in that, when the benefit determination means determines to award a plurality of the benefits, for one of the benefits, the benefit size of which is determined according to the internal lottery role in the game, the presentation means performs a presentation suggesting the size of the benefit, and for the other benefits, the presentation means does not perform a presentation suggesting the size of the other benefits.

また、前記本発明の第40の遊技機では、前記状態制御手段は、前記高確率状態中に前記特典決定手段が複数の前記特典を付与すると決定すると、前記一の前記特典の付与が行われるまで(例えば、ART状態が終了するまで)前記高確率状態を中断するとともに、当該一の前記特典の付与が行われた後(例えば、ART状態の終了後)に前記高確率状態を再開し、
前記特典付与手段は、前記高確率状態の前記終了条件を満たしたときに未だ付与していない前記特典がある場合、当該付与していない前記特典を付与することとしてもよい。
In addition, in the fortieth gaming machine of the present invention, when the bonus determination means determines to award a plurality of bonuses during the high probability state, the state control means suspends the high probability state until one of the bonuses is awarded (for example, until the ART state ends), and resumes the high probability state after the one of the bonuses is awarded (for example, after the ART state ends),
The bonus awarding means may be configured to award the bonus that has not yet been awarded when the end condition of the high probability state is satisfied, if there is any bonus that has not yet been awarded.

上記構成の本発明の第38~第40の遊技機によれば、遊技の興趣の低下を抑制可能な遊技機を提供することができる。 The gaming machines of the present invention, Nos. 38 to 40, configured as described above, can provide gaming machines that can prevent a decline in interest in gaming.

[第41及び第42の遊技機]
AT(ART)機として、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が知られており、例えば、特開2015-000141号公報には、チャンスゾーン中は、弱いレア役(弱スイカや弱チェリー)が内部当籤役として決定された場合に比べて、強いレア役(強スイカや強チェリー)が内部当籤役として決定された場合の方がATに当籤する確率が高くなる遊技機が記載されている。このような遊技機によれば、チャンスゾーン中に強いレア役が当籤することで、AT抽籤に当籤する期待を持つことができるため、遊技の興趣を高めることができた。
[41st and 42nd gaming machines]
As an AT (ART) machine, a gaming machine provided with a high probability AT winning zone (hereinafter referred to as "chance zone") where the expectation of winning the AT is high is known. For example, JP2015-000141A describes a gaming machine in which the probability of winning the AT is higher when a strong rare role (strong watermelon or strong cherry) is determined as the internal winning role during the chance zone than when a weak rare role (weak watermelon or weak cherry) is determined as the internal winning role. According to such a gaming machine, by winning a strong rare role during the chance zone, it is possible to have the expectation of winning the AT lottery, thereby increasing the interest of the game.

しかしながら、上述の遊技機では、当籤役の強弱によりAT抽籤の当籤確率に差が設けられているものの、AT自体の性能は、AT当籤時の当籤役に関わらず同一であることから、AT当籤後の遊技が画一化してしまい、遊技の興趣の低下をもたらすおそれがあった。 However, in the above-mentioned gaming machines, although the probability of winning the AT lottery varies depending on the strength of the winning combination, the performance of the AT itself is the same regardless of the winning combination at the time of the AT winning, so the gameplay after winning the AT becomes standardized, which may result in a decrease in interest in the game.

本発明は、上記第22の課題を解決するためになされたものであり、本発明の第22の目的は、遊技の興趣の低下を抑制可能な遊技機を提供するである。 The present invention has been made to solve the twenty-second problem above, and the twenty-second object of the present invention is to provide a gaming machine that can prevent a decline in interest in gaming.

上記第22の課題を解決するために、本発明では、以下のような構成の第41の遊技機を提供する。 To solve the problem no. 22 above, the present invention provides a gaming machine no. 41 having the following configuration:

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)とを有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、前記有利状態中のモード(例えば、ART状態中の抽籤状態)を決定するための複数のモード決定情報の中から一のモード決定情報(例えば、ART当籤時のランク)を決定するモード決定情報決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、
遊技状態が前記有利状態に移行した最初の遊技(例えば、ランク決めART中)において、前記モード決定情報決定手段が決定した前記一のモード決定情報に応じて、特典(例えば、CZのゲーム数の上乗せやナビ高確ゲーム数の付与)を付与する確率が異なる複数のモードの中から一のモードを決定するモード決定手段(例えば、主制御回路90)と、
前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典を付与する特典付与手段(例えば、主制御回路90)と、を備える
ことを特徴とする遊技機。
A gaming machine having a normal state (e.g., a normal state) and an advantageous state (e.g., an ART state) that is more advantageous to a player than the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A transition decision means (e.g., a main control circuit 90) for deciding whether or not to transition to the advantageous state;
mode determination information determining means (e.g., a main control circuit 90) for determining one mode determination information item (e.g., a rank at the time of winning the ART) from among a plurality of mode determination information items for determining a mode during the advantageous state (e.g., a lottery state during the ART state) when the transition determining means determines to transition to the advantageous state;
advantageous state control means (e.g., a main control circuit 90) for transitioning a gaming state to the advantageous state when the transition determination means determines that a transition should be made to the advantageous state, and for terminating the advantageous state when a termination condition is satisfied during the advantageous state;
mode determination means (e.g., a main control circuit 90) for determining one mode from among a plurality of modes having different probabilities of granting a privilege (e.g., adding the number of CZ games or granting the number of navigation high probability games) according to the one mode determination information determined by the mode determination information determination means in the first game (e.g., during rank determination ART) in which the game state has transitioned to the advantageous state;
and a bonus awarding means (e.g., a main control circuit 90) that awards a bonus during the advantageous state according to the one mode determined by the mode determination means.

また、前記本発明の第41の遊技機では、前記モード決定情報決定手段は、前記移行決定手段が前記有利状態に移行すると決定した遊技において、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記一のモード決定情報を決定し、
前記モード決定手段は、遊技状態が前記有利状態に移行した最初の遊技において、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記一のモードを決定することとしてもよい。
In addition, in the forty-first gaming machine of the present invention, the mode determination information determining means determines the one mode determination information in accordance with the internal winning combination determined by the internal winning combination determining means in a game in which the transition determining means has determined that the game will transition to the advantageous state;
The mode determination means may determine the one mode in accordance with the internal winning combination determined by the internal winning combination determination means in the first game in which the game state transitions to the advantageous state.

上記第22の課題を解決するために、本発明では、以下のような構成の第42の遊技機を提供する。 In order to solve the twenty-second problem above, the present invention provides a forty-second gaming machine having the following configuration:

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、前記有利状態中のモード(例えば、ART状態中の抽籤状態)を決定するための複数のモード決定情報の中から一のモード決定情報(例えば、ART当籤時のランク)を決定するモード決定情報決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、
前記モード決定情報決定手段が前記一のモード決定情報を決定した遊技よりも後の遊技(例えば、ランク決めART中)において、特典(例えば、CZのゲーム数の上乗せやナビ高確ゲーム数の付与)を付与する確率が異なる複数のモードの中から一のモードを、前記一のモード決定情報に応じて決定するモード決定手段(例えば、主制御回路90)と、
前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典を付与する特典付与手段(例えば、主制御回路90)と、
所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態の残り遊技期間が閾値に達すると、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、を備え、
前記有利状態制御手段は、前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記高確率状態から前記有利状態に移行し、
前記高確率状態制御手段は、前記高確率状態中に遊技状態が前記有利状態に移行すると、前記有利状態が終了するまで前記高確率状態を中断するとともに、前記有利状態の終了に伴い前記高確率状態を再開し、
前記特典付与手段は、前記有利状態中に前記一のモードに応じて、前記有利状態中に前記高確率状態の残り遊技期間を所定期間延長するという特典(例えば、CZのゲーム数の上乗せ)を付与する
ことを特徴とする遊技機。
A gaming machine having a normal state (e.g., a normal state), an advantageous state (e.g., an ART state) that is more advantageous to a player than the normal state, and a high-probability state (e.g., a CZ) that has a higher probability of transitioning to the advantageous state than the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A transition decision means (e.g., a main control circuit 90) for deciding whether or not to transition to the advantageous state;
mode determination information determining means (e.g., a main control circuit 90) for determining one mode determination information item (e.g., a rank at the time of winning the ART) from among a plurality of mode determination information items for determining a mode during the advantageous state (e.g., a lottery state during the ART state) when the transition determining means determines to transition to the advantageous state;
advantageous state control means (e.g., a main control circuit 90) for transitioning a gaming state to the advantageous state when the transition determination means determines that a transition should be made to the advantageous state, and for terminating the advantageous state when a termination condition is satisfied during the advantageous state;
A mode determination means (e.g., a main control circuit 90) that determines one mode from among a plurality of modes having different probabilities of granting a privilege (e.g., adding the number of CZ games or granting the number of navigation high probability games) in a game (e.g., during a rank determination ART) subsequent to the game in which the mode determination information determination means has determined the one mode determination information, according to the one mode determination information;
A privilege granting means (e.g., a main control circuit 90) that grants a privilege during the advantageous state according to the one mode determined by the mode determination means;
a high-probability state control means (e.g., a main control circuit 90) for transitioning a gaming state to the high-probability state when a predetermined condition is satisfied, and for terminating the high-probability state when the remaining gaming period of the high-probability state reaches a threshold value;
the advantageous state control means, when the transition determination means determines to transition to the advantageous state during the high probability state, transitions the gaming state from the high probability state to the advantageous state;
When the game state transitions to the advantageous state during the high probability state, the high probability state control means suspends the high probability state until the advantageous state ends, and resumes the high probability state upon the end of the advantageous state;
The gaming machine is characterized in that the bonus granting means grants a bonus (e.g., an additional number of CZ games) of extending the remaining playing period of the high probability state for a predetermined period during the advantageous state depending on the one of the modes during the advantageous state.

また、前記本発明の第42の遊技機では、前記モード決定情報決定手段は、前記移行決定手段が前記有利状態に移行すると決定した遊技において、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記一のモード決定情報を決定し、
前記モード決定手段は、前記モード決定情報決定手段が前記一のモード決定情報を決定した遊技よりも後の遊技において、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記一のモードを決定することとしてもよい。
In addition, in the forty-second gaming machine of the present invention, the mode determination information determining means determines the one mode determination information in accordance with the internal winning combination determined by the internal winning combination determining means in a game in which the transition determining means has determined that the game will transition to the advantageous state;
The mode determination means may determine the one mode in accordance with the internal winning role determined by the internal winning role determination means in a game subsequent to the game in which the mode determination information determination means has determined the one mode determination information.

上記構成の本発明の第41及び第42の遊技機によれば、遊技の興趣の低下を抑制することができる。 The gaming machines Nos. 41 and 42 of the present invention, configured as described above, can prevent a decline in interest in the game.

[第43~第45の遊技機]
また、近年、リプレイが低確率で成立する低RT状態と高確率で成立する高RT状態とを有し、高RT状態において遊技者にとって有利な情報を報知する、所謂ART機能を備える遊技機が知られている。このようなART機能を備える遊技機として、特開2012-176104号公報には、昇格リプレイの入賞によってRT状態を高RT状態へと移行させ、高RT状態において低RT状態へ転落してしまう不利益図柄の入賞を回避するための情報を報知することで、高RT状態を維持しつつ、メダルの払い出しを受けることが可能な遊技機が記載されている。このような遊技機によれば、ART遊技と非ART遊技とでメダルの払い出しに差を設けることで、遊技の興趣を高めることができる。
[Gaming machines no. 43 to no. 45]
In recent years, gaming machines equipped with a so-called ART function have been known, which have a low RT state where a replay is established with a low probability and a high RT state where a replay is established with a high probability, and inform the player of information advantageous to the player in the high RT state. As a gaming machine equipped with such an ART function, Japanese Patent Publication No. 2012-176104 describes a gaming machine that can receive medals while maintaining the high RT state by transitioning the RT state to a high RT state by winning a promotion replay and by informing the player of information for avoiding the winning of a disadvantageous pattern that would cause the player to fall into a low RT state in the high RT state. According to such a gaming machine, the interest of the game can be increased by providing a difference in the payout of medals between ART play and non-ART play.

このような遊技機では、ARTに当籤していない状況であっても自力で昇格リプレイを入賞できた場合には、高RT状態に移行するものの、非ART遊技では、不利益図柄の入賞を回避することが困難であるため、すぐに低RT状態に転落してしまうため、自力でRT状態を移行できた場合に興趣を高めることができなかった。 In this type of gaming machine, if the player is able to win a promotion replay on their own even when they have not won the ART, they will transition to a high RT state. However, in non-ART games, it is difficult to avoid winning disadvantageous symbols, so the player will quickly fall into a low RT state, and it is not possible to increase interest when the player is able to transition to the RT state on their own.

本発明は、上記第23の課題を解決するためになされたものであり、本発明の第23の目的は、RT状態の移行に伴い遊技の興趣を高めることができる遊技機を提供することである。 The present invention has been made to solve the twenty-third problem above, and the twenty-third object of the present invention is to provide a gaming machine that can increase the interest of the player as the RT state transitions.

上記第23の課題を解決するために、本発明では、以下のような構成の第43の遊技機を提供する。 In order to solve the twenty-third problem above, the present invention provides a forty-third gaming machine having the following configuration:

再遊技に係るリプレイが内部当籤役として決定される確率が異なるRT状態として、第1RT状態(例えば、RT4状態)と第2RT状態(例えば、RT5状態)とを少なくとも有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記第1RT状態において、前記リールの回転停止に伴い前記図柄表示手段に第1の図柄組合せ(例えば、略称「強チャンスリプ(RT5移行図柄)」)が停止表示されると、前記RT状態を前記第2RT状態に移行させるRT移行手段(例えば、主制御回路90)と、
遊技者に対して特典(例えば、ART状態)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段(例えば、主制御回路90)と、を備え、
前記複数の役には、内部当籤役として決定された際に停止操作検出手段が検出した停止操作の態様に応じて前記第1の図柄組合せ又は第2の図柄組合せ(例えば、「C_CUリプ」)を停止表示可能な第1役(例えば、「F_3択昇格リプ」)、及び内部当籤役として決定された際に第3の図柄組合せ(例えば、略称「7揃いリプ」)を停止表示可能な第2役(例えば、「F_7リプ」)が含まれ、
前記内部当籤役決定手段は、前記第2RT状態では前記第1RT状態よりも高い確率で前記第2役を内部当籤役として決定可能であり、
前記付与決定手段は、前記第2役が内部当籤役として決定された際に前記第3の図柄組合せが停止表示されると、遊技者に対して前記特典を付与すると決定するとともに、前記第1役が内部当籤役として決定された際に前記第1の図柄組合せが停止表示されると、所定の確率で遊技者に対して前記特典を付与すると決定する
ことを特徴とする遊技機。
A gaming machine having at least a first RT state (e.g., an RT4 state) and a second RT state (e.g., an RT5 state) as RT states having different probabilities of determining a replay related to a replay as an internal winning combination,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination with a predetermined probability from among a plurality of combinations in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
In the first RT state, when a first symbol combination (for example, abbreviated as "strong chance slip (RT5 transition symbol)") is stopped and displayed on the symbol display means as the reels stop spinning, a RT transition means (for example, a main control circuit 90) transitions the RT state to the second RT state;
A grant determination means (e.g., a main control circuit 90) for determining whether or not to grant a privilege (e.g., an ART state) to a player;
a bonus awarding means (e.g., a main control circuit 90) for awarding the bonus to the player when the awarding decision means decides to award the bonus;
The plurality of roles include a first role (e.g., “F_3-choice promotion lip”) that can stop and display the first symbol combination or the second symbol combination (e.g., “C_CU lip”) according to the state of the stop operation detected by the stop operation detection means when determined as an internal winning role, and a second role (e.g., “F_7 lip”) that can stop and display a third symbol combination (e.g., abbreviated as “7-match lip”) when determined as an internal winning role,
The internal winning combination determining means is capable of determining the second combination as an internal winning combination with a higher probability in the second RT state than in the first RT state,
the award decision means decides to award the bonus to the player when the third symbol combination is stopped and displayed when the second role is determined as an internal winning role, and decides to award the bonus to the player with a predetermined probability when the first symbol combination is stopped and displayed when the first role is determined as an internal winning role.

また、前記本発明の第43の遊技機では、前記第2役は、内部当籤役として決定された際に停止操作検出手段が検出した停止操作の態様に応じて前記第3の図柄組合せ又は第4の図柄組合せ(例えば、略称「フェイクリプ」)を停止表示可能であり、
遊技者に対して停止操作の態様を報知する報知状態を開始するか否かを決定する報知決定手段(例えば、主制御回路90)と、
前記報知決定手段が前記報知状態を開始すると決定すると、前記報知状態を開始する通常時報知制御手段(例えば、主制御回路90)と、
前記報知状態中に、前記第1役が内部当籤役として決定されると、前記第1の図柄組合せが停止表示されるために必要な停止操作の態様を報知し、また、前記報知状態中に前記第2役が内部当籤役として決定されると、前記第3の図柄組合せが停止表示されるために必要な停止操作の態様を報知する報知手段(例えば、主制御回路90、副制御回路200)とを更に備えることとしてもよい。
In addition, in the 43rd gaming machine of the present invention, the second role can be displayed as the third symbol combination or the fourth symbol combination (for example, abbreviated as "fake lip") according to the mode of the stop operation detected by the stop operation detection means when the second role is determined as the internal winning role,
A notification determination means (e.g., a main control circuit 90) that determines whether or not to start a notification state that notifies a player of the mode of a stop operation;
a normal time notification control means (e.g., a main control circuit 90) that starts the notification state when the notification determination means determines to start the notification state;
The device may further include an informing means (e.g., a main control circuit 90, a sub-control circuit 200) for informing the mode of a stopping operation required for the first pattern combination to be stopped and displayed when the first role is determined as an internal winning role during the informing state, and for informing the mode of a stopping operation required for the third pattern combination to be stopped and displayed when the second role is determined as an internal winning role during the informing state.

上記第23の課題を解決するために、本発明では、以下のような構成の第44の遊技機を提供する。 In order to solve the twenty-third problem above, the present invention provides a forty-fourth gaming machine having the following configuration:

再遊技に係るリプレイが内部当籤役として決定される確率が異なるRT状態として、第1RT状態(例えば、RT4状態)と第2RT状態(例えば、RT5状態)とを少なくとも有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記第1RT状態において、前記リールの回転停止に伴い前記図柄表示手段に第1の図柄組合せ(例えば、略称「強チャンスリプ(RT5移行図柄)」)が停止表示されると、前記RT状態を前記第2RT状態に移行させるRT移行手段(例えば、主制御回路90)と、
遊技者に対して特典(例えば、ART状態)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段(例えば、主制御回路90)と、を備え、
前記複数の役には、内部当籤役として決定された際に前記停止操作検出手段が検出した停止操作の態様に応じて前記第1の図柄組合せ又は第2の図柄組合せ(例えば、「C_CUリプ」)を停止表示可能な第1役(例えば、「F_3択昇格リプ」)、及び内部当籤役として決定された際に前記停止操作の態様に関わらず必ず第3の図柄組合せ(例えば、略称「7揃いリプ」)が停止表示される第2役(例えば、「F_7リプ」)が含まれ、
前記内部当籤役決定手段は、前記第2RT状態では前記第1RT状態よりも高い確率で前記第2役を内部当籤役として決定可能であり、
前記付与決定手段は、前記第2役が内部当籤役として決定されると、遊技者に対して前記特典を付与すると決定するとともに、前記第1役が内部当籤役として決定された際に前記第1の図柄組合せが停止表示されると、所定の確率で遊技者に対して前記特典を付与すると決定することを特徴とする遊技機。
A gaming machine having at least a first RT state (e.g., an RT4 state) and a second RT state (e.g., an RT5 state) as RT states having different probabilities of determining a replay related to a replay as an internal winning combination,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
In the first RT state, when a first symbol combination (for example, abbreviated as "strong chance slip (RT5 transition symbol)") is stopped and displayed on the symbol display means as the reels stop spinning, a RT transition means (for example, a main control circuit 90) transitions the RT state to the second RT state;
A grant determination means (e.g., a main control circuit 90) for determining whether or not to grant a privilege (e.g., an ART state) to a player;
a bonus awarding means (e.g., a main control circuit 90) for awarding the bonus to the player when the awarding decision means decides to award the bonus;
The plurality of roles include a first role (e.g., “F_3-choice promotion lip”) that can stop and display the first symbol combination or the second symbol combination (e.g., “C_CU lip”) according to the state of the stop operation detected by the stop operation detection means when determined as an internal winning role, and a second role (e.g., “F_7 lip”) that always stops and displays the third symbol combination (e.g., abbreviated as “7-match lip”) regardless of the state of the stop operation when determined as an internal winning role,
The internal winning combination determining means is capable of determining the second combination as an internal winning combination with a higher probability in the second RT state than in the first RT state,
The award decision means decides to award the bonus to the player when the second role is determined as an internal winning role, and decides to award the bonus to the player with a predetermined probability when the first symbol combination is stopped and displayed when the first role is determined as an internal winning role.

また、前記本発明の第44の遊技機では、遊技者に対して停止操作の態様を報知する報知状態を開始するか否かを決定する報知決定手段(例えば、主制御回路90)と、
前記報知決定手段が前記報知状態を開始すると決定すると、前記報知状態を開始する通常時報知制御手段(例えば、主制御回路90)と、
前記報知状態中に、前記第1役が内部当籤役として決定されると、前記第1の図柄組合せが停止表示されるために必要な停止操作の態様を報知する報知手段(例えば、主制御回路90、副制御回路200)とを更に備えることとしてもよい。
In addition, in the forty-fourth gaming machine of the present invention, a notification determination means (for example, a main control circuit 90) for determining whether or not to start a notification state for notifying a player of a mode of a stop operation;
a normal time notification control means (e.g., a main control circuit 90) that starts the notification state when the notification determination means determines to start the notification state;
The device may further include a notification means (e.g., a main control circuit 90, a sub-control circuit 200) that notifies the user of the type of stopping operation required for the first pattern combination to be stopped and displayed when the first role is determined as an internal winning role during the notification state.

上記第23の課題を解決するために、本発明では、以下のような構成の第45の遊技機を提供する。 In order to solve the twenty-third problem above, the present invention provides a forty-fifth gaming machine having the following configuration:

再遊技に係るリプレイが内部当籤役として決定される確率が異なるRT状態として、第1RT状態(例えば、RT4状態)と第2RT状態(例えば、RT5状態)とを少なくとも有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記第1RT状態において、前記リールの回転停止に伴い前記図柄表示手段に第1の図柄組合せ(例えば、略称「強チャンスリプ(RT5移行図柄)」)が停止表示されると、前記RT状態を前記第2RT状態に移行させ、前記第2RT状態において前記図柄表示手段に第3の図柄組合せ(例えば、略称「小山リプレイ(RT4移行図柄)」)が停止表示されると、RT状態を前記第1RT状態に移行させるRT移行手段(例えば、主制御回路90)と、
遊技者に対して特典(例えば、ART状態又はCZ)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段(例えば、主制御回路90)と、を備え、
前記複数の役には、内部当籤役として決定された際に停止操作検出手段が検出した停止操作の態様に応じて前記第1の図柄組合せ又は第2の図柄組合せ(例えば、「C_CUリプ」)を停止表示可能な第1役(例えば、「F_3択昇格リプ」)、及び、内部当籤役として決定された際に停止操作検出手段が検出した停止操作の態様に応じて前記第3の図柄組合せ又は第4の図柄組合せ(例えば、「C_CUリプ」)を停止表示可能な第2役(例えば、「F_6択転落リプ」)が含まれ、
前記付与決定手段は、前記第2RT状態中は、前記第1RT状態に比べて高い確率で遊技者に対して前記特典を付与すると決定し、また、前記第1役が内部当籤役として決定された際に前記第1の図柄組合せが停止表示されると、所定の確率で遊技者に対して前記特典を付与すると決定し、また、前記第2役が内部当籤役として決定された際に前記第3の図柄組合せが停止表示されると前記第4の図柄組合せが停止表示される場合よりも高い確率で遊技者に対して前記特典を付与すると決定する
ことを特徴とする遊技機。
A gaming machine having at least a first RT state (e.g., an RT4 state) and a second RT state (e.g., an RT5 state) as RT states having different probabilities of determining a replay related to a replay as an internal winning combination,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
an RT transition means (e.g., a main control circuit 90) for transitioning the RT state to the second RT state when a first symbol combination (e.g., abbreviated as "Strong Chance Replay (RT5 transition symbol)") is stopped and displayed on the symbol display means in the first RT state as the reels stop spinning, and transitioning the RT state to the first RT state when a third symbol combination (e.g., abbreviated as "Koyama Replay (RT4 transition symbol)") is stopped and displayed on the symbol display means in the second RT state;
A grant decision means (e.g., a main control circuit 90) for deciding whether or not to grant a privilege (e.g., an ART state or a CZ) to a player;
a bonus awarding means (e.g., a main control circuit 90) for awarding the bonus to the player when the awarding decision means decides to award the bonus;
The plurality of roles include a first role (e.g., “F_3-choice promotion lip”) that can stop and display the first or second symbol combination (e.g., “C_CU lip”) according to the manner of the stop operation detected by the stop operation detection means when the role is determined as an internal winning role, and a second role (e.g., “F_6-choice fall lip”) that can stop and display the third or fourth symbol combination (e.g., “C_CU lip”) according to the manner of the stop operation detected by the stop operation detection means when the role is determined as an internal winning role,
the award decision means decides to award the bonus to the player with a higher probability during the second RT state compared to the first RT state, determines to award the bonus to the player with a predetermined probability when the first symbol combination is stopped and displayed when the first role is determined as an internal winning role, and determines to award the bonus to the player with a higher probability when the third symbol combination is stopped and displayed when the second role is determined as an internal winning role compared to when the fourth symbol combination is stopped and displayed.

また、前記本発明の第45の遊技機では、遊技者に対して停止操作の態様を報知する報知状態を開始するか否かを決定する報知決定手段(例えば、主制御回路90)と、
前記報知決定手段が前記報知状態を開始すると決定すると、前記報知状態を開始する通常時報知制御手段(例えば、主制御回路90)と、
前記報知状態中に、前記第1役が内部当籤役として決定されると、前記第1の図柄組合せが停止表示されるために必要な停止操作の態様を報知し、また、前記報知状態中に前記第2役が内部当籤役として決定されると、前記第4の図柄組合せが停止表示されるために必要な停止操作の態様を報知する報知手段(例えば、主制御回路90、副制御回路200)とを更に備えることとしてもよい。
In addition, in the gaming machine of the 45th aspect of the present invention, a notification determination means (for example, a main control circuit 90) for determining whether or not to start a notification state for notifying a player of a mode of a stop operation;
a normal time notification control means (e.g., a main control circuit 90) that starts the notification state when the notification determination means determines to start the notification state;
The device may further include an informing means (e.g., a main control circuit 90, a sub-control circuit 200) for informing the mode of a stopping operation required for the first pattern combination to be stopped and displayed when the first role is determined as an internal winning role during the informing state, and for informing the mode of a stopping operation required for the fourth pattern combination to be stopped and displayed when the second role is determined as an internal winning role during the informing state.

上記構成の本発明の第43~第45の遊技機によれば、RT状態の移行に伴い遊技の興趣を高めることができる。 The gaming machines of the present invention, Nos. 43 to 45, configured as described above, can increase the interest in the game as the RT state transitions.

[第46~第48の遊技機]
AT(ART)機として、特開2014-036725号公報には、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が記載されている。この遊技機では、非チャンスゾーン中は、特定役(スイカやチェリー等のレア役)の当籤時に低確率でART抽籤に当籤し、チャンスゾーン中は、特定役の当籤時に高確率でART抽籤に当籤するため、特定役の成立時にART抽籤に当籤することについての期待を持つことができる。
[Gaming machines no. 46 to 48]
As an AT (ART) machine, JP2014-036725A describes a gaming machine provided with a high probability AT winning zone (hereinafter referred to as "chance zone") where the expectation of winning the AT is high. In this gaming machine, during the non-chance zone, the ART lottery is won with a low probability when a specific combination (rare combination such as watermelon or cherry) is won, and during the chance zone, the ART lottery is won with a high probability when a specific combination is won, so that a player can have an expectation of winning the ART lottery when a specific combination is established.

しかしながら、上述の遊技機では、特定役が短期間のうちに頻繁に当籤しても、特定役の当籤毎に単にART抽籤を行うだけであり、特定役が頻繁に当籤すること自体には何らの期待感を持つこともできなかった。 However, in the gaming machine described above, even if a specific combination is frequently won within a short period of time, the ART lottery is simply held each time the specific combination is won, and there is no sense of expectation in the fact that the specific combination is frequently won.

本発明は、上記第24の課題を解決するためになされたものであり、本発明の第24の目的は、特定役が連続したときに期待感を持つことができる遊技機を提供することである。 The present invention has been made to solve the twenty-fourth problem above, and the twenty-fourth object of the present invention is to provide a gaming machine that creates a sense of expectation when a specific combination is achieved in succession.

上記第24の課題を解決するために、本発明では、以下のような構成の第46の遊技機を提供する。 In order to solve the twenty-fourth problem above, the present invention provides a forty-sixth gaming machine having the following configuration:

再遊技に係るリプレイが内部当籤役として決定される確率が異なるRT状態として、第1RT状態(例えば、RT2状態)と第2RT状態(例えば、RT3状態)とを少なくとも有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記第1RT状態において前記リールの回転停止に伴い前記図柄表示手段に特定の図柄組合せ(例えば、略称「弱チェリプ」に係る図柄組合せ)が停止表示されると、前記RT状態を前記第2RT状態に移行させ、また、前記第2RT状態では、前記図柄表示手段に停止表示された図柄組合せでは他のRT状態に移行させることなく、所定回数の遊技が行われると他のRT状態に移行させるRT移行手段(例えば、主制御回路90)と、
遊技者に対して特典(例えば、ART状態)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段(例えば、主制御回路90)と、を備え、
前記複数の役には、内部当籤役として決定された際に前記特定の図柄組合せを停止表示可能な特定役(例えば、「F_弱チェリプ」)が含まれ、
前記付与決定手段は、前記第1RT状態中に前記特定役が内部当籤役として決定されると、遊技者に対して特典を付与すると決定し、
前記特典付与手段は、前記第1RT状態中の前記特定役に応じて前記付与決定手段が前記特典を付与すると決定すると、前記RT移行手段が前記第2RT状態から他のRT状態にRT状態を移行させた後に、遊技者に対して前記特典を付与し、
前記内部当籤役決定手段は、前記第2RT状態では、前記第1RT状態中に前記特定役を内部当籤役として決定する確率よりも高い確率で、前記特定役を内部当籤役として決定可能である
ことを特徴とする遊技機。
A gaming machine having at least a first RT state (e.g., RT2 state) and a second RT state (e.g., RT3 state) as RT states having different probabilities of determining a replay related to a replay as an internal winning combination,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination with a predetermined probability from among a plurality of combinations in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
an RT transition means (e.g., a main control circuit 90) for transitioning the RT state to the second RT state when a specific symbol combination (e.g., a symbol combination related to the abbreviation "weak cherry") is stopped and displayed on the symbol display means as the reels stop rotating in the first RT state, and for transitioning the RT state to another RT state when a predetermined number of games are played without transitioning the state to another RT state for the symbol combination stopped and displayed on the symbol display means in the second RT state;
A grant determination means (e.g., a main control circuit 90) for determining whether or not to grant a privilege (e.g., an ART state) to a player;
a bonus awarding means (e.g., a main control circuit 90) for awarding the bonus to the player when the awarding decision means decides to award the bonus;
The plurality of roles include a specific role (e.g., "F_Weak Cherry") that can stop and display the specific symbol combination when determined as an internal winning role,
The award determination means determines to award a privilege to a player when the specific role is determined as an internal winning role during the first RT state,
When the award determination means determines to award the award in accordance with the specific combination in the first RT state, the RT transition means transitions the RT state from the second RT state to another RT state, and then the award awarding means awards the award to the player;
The internal winning combination determining means is capable of determining the specific combination as the internal winning combination with a higher probability in the second RT state than with a probability of determining the specific combination as the internal winning combination during the first RT state.

また、前記本発明の第46の遊技機では、前記付与決定手段は、前記第2RT状態中に前記特定役が内部当籤役として決定された場合、遊技者に対して特典を付与しないと決定することとしてもよい。 In addition, in the gaming machine of the 46th aspect of the present invention, the award determination means may determine not to award a bonus to the player if the specific role is determined as an internal winning role during the second RT state.

また、前記本発明の第46の遊技機では、前記第2RT状態中に前記特定役が内部当籤役として決定された場合、特定の確率で遊技者に対して特典を付与すると決定することとしてもよい。 In addition, in the gaming machine of the 46th aspect of the present invention, if the specific role is determined as an internal winning role during the second RT state, it may be determined that a special bonus will be awarded to the player with a specific probability.

上記第24の課題を解決するために、本発明では、以下のような構成の第47の遊技機を提供する。 In order to solve the twenty-fourth problem above, the present invention provides a forty-seventh gaming machine having the following configuration:

再遊技に係るリプレイが内部当籤役として決定される確率が異なるRT状態として、第1RT状態(例えば、RT1状態)と第2RT状態(例えば、RT2状態)と第3RT状態(例えば、RT3状態)とを少なくとも有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記第2RT状態において、前記リールの回転停止に伴い前記図柄表示手段に特定の図柄組合せ(例えば、略称「弱チェリプ」に係る図柄組合せ)が停止表示されると、前記RT状態を前記第3RT状態に移行させる一方で、前記第1RT状態において、前記リールの回転停止に伴い前記図柄表示手段に前記特定の図柄組合せが停止表示されても前記RT状態を前記第1RT状態のまま維持し、また、前記第3RT状態では、前記図柄表示手段に停止表示された図柄組合せでは他のRT状態に移行させることなく、所定回数の遊技が行われると他のRT状態に移行させるRT移行手段(例えば、主制御回路90)と、
前記RT移行手段が前記第2RT状態から前記第3RT状態にRT状態を移行させたことに応じて、遊技者に対して特典(例えば、ART状態)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段(例えば、主制御回路90)と、を備え、
前記複数の役には、内部当籤役として決定された際に前記特定の図柄組合せを停止表示可能な特定役(例えば、「F_弱チェリプ」)が含まれ、
前記内部当籤役決定手段は、前記第3RT状態では、前記第1RT状態中に前記特定役を内部当籤役として決定する確率、及び前記第2RT状態中に前記特定役を内部当籤役として決定する確率の何れよりも高い確率で、前記特定役を内部当籤役として決定可能である
ことを特徴とする遊技機。
A gaming machine having at least a first RT state (e.g., RT1 state), a second RT state (e.g., RT2 state), and a third RT state (e.g., RT3 state) as RT states having different probabilities of determining a replay related to a replay as an internal winning combination,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination with a predetermined probability from among a plurality of combinations in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
an RT transition means (e.g., a main control circuit 90) for transitioning the RT state to the third RT state when a specific symbol combination (e.g., a symbol combination related to abbreviation "weak cherry") is stopped and displayed on the symbol display means as the reels stop rotating in the second RT state, while maintaining the RT state as the first RT state even if the specific symbol combination is stopped and displayed on the symbol display means as the reels stop rotating in the first RT state, and transitioning the RT state to another RT state when a predetermined number of games are played in the third RT state without transitioning to another RT state for the symbol combination stopped and displayed on the symbol display means;
A granting decision means (e.g., a main control circuit 90) that decides whether or not to grant a privilege (e.g., an ART state) to a player in response to the RT transition means transitioning the RT state from the second RT state to the third RT state;
a bonus awarding means (e.g., a main control circuit 90) for awarding the bonus to the player when the awarding decision means decides to award the bonus;
The plurality of roles include a specific role (e.g., "F_Weak Cherry") that can stop and display the specific symbol combination when determined as an internal winning role,
The internal winning role determination means is capable of determining the specific role as an internal winning role in the third RT state with a probability higher than both the probability of determining the specific role as an internal winning role during the first RT state and the probability of determining the specific role as an internal winning role during the second RT state.

また、前記本発明の第47の遊技機では、前記付与決定手段は、前記第3RT状態中に前記特定役が内部当籤役として決定された場合、遊技者に対して特典を付与しないと決定することとしてもよい。 In addition, in the gaming machine of the 47th aspect of the present invention, the award determination means may determine not to award a bonus to the player if the specific role is determined as an internal winning role during the third RT state.

また、前記本発明の第47の遊技機では、前記付与決定手段は、前記第3RT状態中に前記特定役が内部当籤役として決定された場合、特定の確率で遊技者に対して特典を付与すると決定することとしてもよい。 In addition, in the gaming machine of the 47th aspect of the present invention, the award determination means may determine that a special bonus will be awarded to the player with a specific probability if the specific role is determined as an internal winning role during the third RT state.

上記第24の課題を解決するために、本発明では、以下のような構成の第48の遊技機を提供する。 To solve the problem 24 above, the present invention provides a gaming machine 48 having the following configuration:

再遊技に係るリプレイが内部当籤役として決定される確率が異なるRT状態として、第1RT状態(例えば、RT2状態)と第2RT状態(例えば、RT3状態)と第3RT状態(例えば、RT4状態)とを少なくとも有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、を備え、
前記第3RT状態は、第1RT状態及び前記第2RT状態に比べて前記リプレイが内部当籤役として決定される確率が高い高RT状態であり、
前記第1RT状態及び前記第3RT状態は、前記リールの回転停止に伴い前記図柄表示手段に停止表示された図柄組合せに応じて他のRT状態に移行する図柄移行RT状態であり、
前記第2RT状態は、前記図柄表示手段に停止表示された図柄組合せでは他のRT状態に移行することなく、所定回数の遊技が行われると他のRT状態に移行する遊技数移行RT状態であり、
前記図柄移行RT状態において、前記図柄表示手段に特定の図柄組合せ(例えば、略称「弱チェリプ」に係る図柄組合せ)が停止表示されると、前記RT状態を前記第2RT状態に移行させ、また、前記図柄移行RT状態において、前記図柄表示手段に所定の図柄組合せ(例えば、略称「小山リプレイ」に係る図柄組合せ)が停止表示されると、前記RT状態を前記第3RT状態に移行させ、また、遊技数移行RT状態において、所定回数の遊技が行われると前記RT状態を他のRT状態に移行させるRT移行手段(例えば、主制御回路90)と、
前記RT移行手段が前記第2RT状態にRT状態を移行させたことに応じて、遊技者に対して特典(例えば、ART状態)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、前記RT移行手段が前記高RT状態である前記第3RT状態にRT状態を移行させたことに応じて、遊技者に対して前記特典を付与する特典付与手段(例えば、主制御回路90)と、を更に備え、
前記複数の役には、内部当籤役として決定された際に前記特定の図柄組合せを停止表示可能な特定役(例えば、「F_弱チェリプ」)が含まれ、
前記内部当籤役決定手段は、前記第2RT状態では、前記第1RT状態中に前記特定役を内部当籤役として決定する確率よりも高い確率で、前記特定役を内部当籤役として決定可能であり、また、前記第3RT状態では、前記特定役を内部当籤役として決定不可能である
ことを特徴とする遊技機。
A gaming machine having at least a first RT state (e.g., RT2 state), a second RT state (e.g., RT3 state), and a third RT state (e.g., RT4 state) as RT states having different probabilities of determining a replay related to a replay as an internal winning combination,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination with a predetermined probability from among a plurality of combinations in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
The third RT state is a high RT state in which the replay is more likely to be determined as an internal winning combination than the first RT state and the second RT state;
The first RT state and the third RT state are symbol transition RT states in which a transition to another RT state occurs according to a symbol combination stopped and displayed on the symbol display means as the rotation of the reel stops,
The second RT state is a play number transition RT state in which a predetermined number of games are played and the state transitions to another RT state without transitioning to another RT state for a symbol combination stopped and displayed on the symbol display means,
an RT transition means (e.g., a main control circuit 90) for transitioning the RT state to the second RT state when a specific symbol combination (e.g., a symbol combination associated with the abbreviation "Weak Cherry Replay") is stopped and displayed on the symbol display means in the symbol transition RT state, transitioning the RT state to the third RT state when a predetermined symbol combination (e.g., a symbol combination associated with the abbreviation "Koyama Replay") is stopped and displayed on the symbol display means in the symbol transition RT state, and transitioning the RT state to another RT state when a predetermined number of games are played in the game count transition RT state;
In response to the RT transition means transitioning the RT state to the second RT state, a grant decision means (e.g., a main control circuit 90) is provided to decide whether or not to grant a privilege (e.g., an ART state) to a player;
and a bonus awarding means (e.g., a main control circuit 90) that awards the bonus to a player when the awarding decision means determines to award the bonus and the RT transition means transitions the RT state to the third RT state, which is the high RT state,
The plurality of roles include a specific role (e.g., "F_Weak Cherry") that can stop and display the specific symbol combination when determined as an internal winning role,
The internal winning role determination means is capable of determining the specific role as an internal winning role with a higher probability in the second RT state than the probability of determining the specific role as an internal winning role during the first RT state, and is unable to determine the specific role as an internal winning role in the third RT state.

また、前記本発明の第48の遊技機では、前記付与決定手段は、前記第2RT状態中に前記特定役が内部当籤役として決定された場合、遊技者に対して特典を付与しないと決定することとしてもよい。 In addition, in the gaming machine of the present invention, the award determination means may determine not to award a bonus to the player if the specific role is determined as an internal winning role during the second RT state.

また、前記本発明の第48の遊技機では、前記付与決定手段は、前記第2RT状態中に前記特定役が内部当籤役として決定された場合、特定の確率で遊技者に対して特典を付与すると決定することとしてもよい。 In addition, in the gaming machine of the present invention, the award determination means may determine that a special bonus will be awarded to the player with a specific probability if the special bonus is determined as an internal winning bonus during the second RT state.

上記構成の本発明の第46~第48の遊技機によれば、特定役が連続したときに期待感を持つことができる。 The gaming machines Nos. 46 to 48 of the present invention, configured as described above, provide a sense of expectation when a specific combination is achieved in succession.

[第49~第52の遊技機]
また、近年、リプレイが低確率で成立する低RT状態と高確率で成立する高RT状態とを有し、高RT状態において遊技者にとって有利な情報を報知する、所謂ART機能を備える遊技機が知られている。このようなART機能を備える遊技機として、特開2012-176104号公報には、昇格リプレイの入賞によってRT状態を高RT状態へと移行させ、高RT状態において低RT状態へ転落してしまう不利益図柄の入賞を回避するための情報を報知することで、高RT状態を維持しつつ、メダルの払い出しを受けることが可能な遊技機が記載されている。このような遊技機によれば、ART遊技と非ART遊技とでメダルの払い出しに差を設けることで、遊技の興趣を高めることができる。
[Gaming machines no. 49 to no. 52]
In recent years, gaming machines equipped with a so-called ART function have been known, which have a low RT state where a replay is established with a low probability and a high RT state where a replay is established with a high probability, and inform the player of information advantageous to the player in the high RT state. As a gaming machine equipped with such an ART function, JP 2012-176104 A describes a gaming machine that can receive medals while maintaining the high RT state by transitioning the RT state to a high RT state by winning a promotion replay and by informing the player of information for avoiding the winning of a disadvantageous pattern that would cause the player to fall into a low RT state in the high RT state. According to such a gaming machine, the interest of the game can be increased by providing a difference in the payout of medals between ART play and non-ART play.

ところで、このような遊技機では、非AT期間中の高RT状態は、押し順に不正解すると不利益図柄が表示されて、RT状態が低RT状態へ移行してしまう。ここで、押し順は、6択や3択等のように基本的には正解する可能性が低いため、非AT期間中に高RT状態に移行できた場合であっても、その後すぐに低RT状態に転落してしまい、押し順不正解時の遊技が単調になってしまっていた。 In this type of gaming machine, if the button press sequence is incorrect during the high RT state in the non-AT period, disadvantageous symbols are displayed and the RT state transitions to a low RT state. Here, since the button press sequence is generally unlikely to be correct, such as in six or three choices, even if the player is able to transition to the high RT state during the non-AT period, they will immediately fall back to the low RT state afterwards, and gameplay when the button press sequence is incorrect becomes monotonous.

本発明は、上記第25の課題を解決するためになされたものであり、本発明の第25の目的は、押し順不正解時に多様な制御が可能な遊技機を提供することである。 The present invention has been made to solve the twenty-fifth problem above, and the twenty-fifth object of the present invention is to provide a gaming machine that allows for a variety of controls when the button press sequence is incorrect.

上記第25の課題を解決するために、本発明では、以下のような構成の第49の遊技機を提供する。 In order to solve the twenty-fifth problem above, the present invention provides a forty-ninth gaming machine having the following configuration:

再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のRT状態を有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
所定の条件に応じて、複数の前記RT状態を移行させるRT移行手段(例えば、主制御回路90)と、を備え、
前記複数の役の中には、前記リール停止制御手段が複数の前記リールを停止させる順序である停止操作の順序に応じて第1の図柄組合せ(例えば、略称「RT2移行図柄」に係る図柄組合せ)、第2の図柄組合せ(例えば、略称「RT0移行図柄」に係る図柄組合せ)、及び第3の図柄組合せ(例えば、略称「ベル」に係る図柄組合せ)を含む複数の図柄組合せを停止表示可能な複数の押し順役(例えば、押し順ベル)が含まれ、
前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が検出した前記停止操作の順序が当該押し順役に対して予め定められた順序である場合に(例えば、押し順正解)、第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合(例えば、1停ミス)、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が前記所定番目よりも後の特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合に(例えば、2停ミス)、前記第2の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、
前記RT移行手段は、前記リールの回転停止に伴い前記図柄表示手段に前記第1の図柄組合せが停止表示されると、前記RT状態を第1RT状態(例えば、RT2状態)に移行させ、また、前記リールの回転停止に伴い前記図柄表示手段に前記第2の図柄組合せが停止表示されると、前記RT状態を第2RT状態(例えば、RT0状態)に移行させ、前記リールの回転停止に伴い前記図柄表示手段に前記第3の図柄組合せが停止表示されると、前記RT状態を維持する
ことを特徴とする遊技機。
A gaming machine having a plurality of RT states in which a replay related to a replay is determined as an internal winning combination with different probabilities,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
An RT transition means (e.g., a main control circuit 90) that transitions between the multiple RT states in response to a predetermined condition;
The plurality of roles include a plurality of push order roles (e.g., push order bell) that can stop and display a plurality of symbol combinations including a first symbol combination (e.g., a symbol combination related to the abbreviation "RT2 transition symbol"), a second symbol combination (e.g., a symbol combination related to the abbreviation "RT0 transition symbol"), and a third symbol combination (e.g., a symbol combination related to the abbreviation "bell") according to a stop operation sequence that is an order in which the reel stop control means stops the plurality of reels,
When the push order role is determined as an internal winning role by the internal winning role determination means, if the order of the stop operations detected by the stop operation detection means is a predetermined order for the push order role (for example, the push order is correct), the reel stop control means stops the variation of the patterns so that a third pattern combination is stopped and displayed on the pattern display means, and if the type of the reel to be stopped by the stop operation detected at a predetermined order by the stop operation detection means is not the type of the reel to be stopped at the predetermined order in the predetermined order (for example, when the type of the reel to be stopped by the stop operation detected by the stop operation detection means at a specific time after the predetermined time is not the type of the reel to be stopped at the specific time in the predetermined order (for example, a second stop miss), the variation of the patterns is stopped so that the second pattern combination is stopped and displayed on the pattern display means, according to the timing at which the stop operation is detected by the stop operation detection means;
the RT transition means transitions the RT state to a first RT state (e.g., RT2 state) when the first symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning, transitions the RT state to a second RT state (e.g., RT0 state) when the second symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning, and maintains the RT state when the third symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning.

また、前記本発明の第49の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合、前記所定番目の前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 In addition, in the gaming machine of the 49th aspect of the present invention, when the push order role is determined as the internal winning role by the internal winning role determination means, if the type of the reel to be stopped by the stop operation detected at the specified number by the stop operation detection means is not the type of the reel to be stopped at the specified number in the predetermined sequence, the reel stop control means may stop the variation of the patterns so that the first pattern combination or the third pattern combination is stopped and displayed on the pattern display means according to the timing at which the stop operation at the specified number was detected.

また、前記本発明の第49の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合、前記所定番目よりも後に停止する前記リールに対する前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 In addition, in the gaming machine of the 49th aspect of the present invention, when the push order role is determined as an internal winning role by the internal winning role determination means, if the type of the reel to be stopped by the stop operation detected at the predetermined number by the stop operation detection means is not the type of the reel to be stopped at the predetermined number in the predetermined sequence, the reel stop control means may stop the variation of the patterns so that the first pattern combination or the third pattern combination is stopped and displayed on the pattern display means according to the timing at which the stop operation for the reel that stops after the predetermined number is detected.

上記第25の課題を解決するために、本発明では、以下のような構成の第50の遊技機を提供する。 In order to solve the twenty-fifth problem above, the present invention provides a fiftieth gaming machine having the following configuration:

再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のRT状態を有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
所定の条件に応じて、複数の前記RT状態を移行させるRT移行手段(例えば、主制御回路90)と、を備え、
前記複数の役の中には、前記リール停止制御手段が複数の前記リールを停止させる順序である停止操作の順序に応じて第1の図柄組合せ(例えば、略称「RT0移行図柄」に係る図柄組合せ)、第2の図柄組合せ(例えば、略称「RT2移行図柄」に係る図柄組合せ)、及び第3の図柄組合せ(例えば、略称「ベル」に係る図柄組合せ)を含む複数の図柄組合せを停止表示可能な複数の押し順役(例えば、押し順ベル)が含まれ、
前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が検出した前記停止操作の順序が当該押し順役に対して予め定められた順序である場合に(例えば、押し順正解)、第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合に(例えば、1停ミス)、前記第1の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が前記所定番目よりも後の特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合(例えば、2停ミス)、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、
前記RT移行手段は、前記リールの回転停止に伴い前記図柄表示手段に前記第1の図柄組合せが停止表示されると、前記RT状態を第1RT状態(例えば、RT0状態)に移行させ、また、前記リールの回転停止に伴い前記図柄表示手段に前記第2の図柄組合せが停止表示されると、前記RT状態を第2RT状態(例えば、RT2状態)に移行させ、前記リールの回転停止に伴い前記図柄表示手段に前記第3の図柄組合せが停止表示されると、前記RT状態を維持する
ことを特徴とする遊技機。
A gaming machine having a plurality of RT states in which a replay related to a replay is determined as an internal winning combination with different probabilities,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
An RT transition means (e.g., a main control circuit 90) that transitions between the multiple RT states in response to a predetermined condition;
The plurality of roles include a plurality of push order roles (e.g., push order bell) that can stop and display a plurality of symbol combinations including a first symbol combination (e.g., a symbol combination related to the abbreviation "RT0 transition symbol"), a second symbol combination (e.g., a symbol combination related to the abbreviation "RT2 transition symbol"), and a third symbol combination (e.g., a symbol combination related to the abbreviation "bell") according to a stop operation sequence that is an order in which the reel stop control means stops the plurality of reels,
When the push order role is determined as an internal winning role by the internal winning role determination means, if the order of the stop operations detected by the stop operation detection means is a predetermined order for the push order role (for example, the push order is correct), the reel stop control means stops the variation of the patterns so that a third pattern combination is stopped and displayed on the pattern display means, and if the type of the reel to be stopped by the stop operation detected at a predetermined order by the stop operation detection means is not the type of the reel to be stopped at the predetermined order in the predetermined order (for example, when the type of the reel to be stopped by the stop operation detected by the stop operation detection means at a specific time after the predetermined time is not the type of the reel to be stopped at the specific time in the predetermined order (for example, when the stop operation detection means detects a second stop error), the variation of the patterns is stopped so that the second pattern combination or the third pattern combination is stopped and displayed on the pattern display means according to the timing at which the stop operation is detected by the stop operation detection means;
the RT transition means transitions the RT state to a first RT state (e.g., RT0 state) when the first symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning, transitions the RT state to a second RT state (e.g., RT2 state) when the second symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning, and maintains the RT state when the third symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning.

また、前記本発明の第50の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合、前記特定番目の前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 In addition, in the gaming machine of the 50th aspect of the present invention, when the push order role is determined as the internal winning role by the internal winning role determination means, if the type of the reel to be stopped by the stop operation detected in the specific order by the stop operation detection means is not the type of the reel to be stopped in the specific order in the predetermined sequence, the reel stop control means may stop the variation of the patterns so that the second pattern combination or the third pattern combination is stopped and displayed on the pattern display means according to the timing at which the stop operation in the specific order was detected.

また、前記本発明の第50の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合、前記特定番目よりも後に停止する前記リールに対する前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 In addition, in the 50th gaming machine of the present invention, when the push order role is determined as the internal winning role by the internal winning role determination means, if the type of the reel to be stopped by the stop operation detected in the specific order by the stop operation detection means is not the type of the reel to be stopped in the specific order in the predetermined sequence, the reel stop control means may stop the variation of the patterns so that the second pattern combination or the third pattern combination is stopped and displayed on the pattern display means according to the timing at which the stop operation for the reel that stops after the specific order is detected.

上記第25の課題を解決するために、本発明では、以下のような構成の第51の遊技機を提供する。 In order to solve the twenty-fifth problem above, the present invention provides a fifty-first gaming machine having the following configuration:

再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のRT状態を有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
所定の条件に応じて、複数の前記RT状態を移行させるRT移行手段(例えば、主制御回路90)と、を備え、
前記複数の役の中には、前記リール停止制御手段が複数の前記リールを停止させる順序である停止操作の順序に応じて第1の図柄組合せ(例えば、略称「RT0移行図柄」に係る図柄組合せ)、第2の図柄組合せ(例えば、略称「RT2移行図柄」に係る図柄組合せ)、及び第3の図柄組合せ(例えば、略称「ベル」に係る図柄組合せ)を含む複数の図柄組合せを停止表示可能な複数の押し順役(例えば、押し順ベル)が含まれ、
前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が検出した前記停止操作の順序が当該押し順役に対して予め定められた順序である場合に(例えば、押し順正解)、第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合に(例えば、1停ミス)、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が前記所定番目よりも後の特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合(例えば、2停ミス)、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、
前記RT移行手段は、前記リールの回転停止に伴い前記図柄表示手段に前記第1の図柄組合せが停止表示されると、前記RT状態を第1RT状態(例えば、RT0状態)に移行させ、また、前記リールの回転停止に伴い前記図柄表示手段に前記第2の図柄組合せが停止表示されると、前記RT状態を第2RT状態(例えば、RT2状態)に移行させ、前記リールの回転停止に伴い前記図柄表示手段に前記第3の図柄組合せが停止表示されると、前記RT状態を維持する
ことを特徴とする遊技機。
A gaming machine having a plurality of RT states in which a replay related to a replay is determined as an internal winning combination with different probabilities,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination with a predetermined probability from among a plurality of combinations in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
An RT transition means (e.g., a main control circuit 90) that transitions between the multiple RT states in response to a predetermined condition;
The plurality of roles include a plurality of push order roles (e.g., push order bell) that can stop and display a plurality of symbol combinations including a first symbol combination (e.g., a symbol combination related to the abbreviation "RT0 transition symbol"), a second symbol combination (e.g., a symbol combination related to the abbreviation "RT2 transition symbol"), and a third symbol combination (e.g., a symbol combination related to the abbreviation "bell") according to a stop operation sequence that is an order in which the reel stop control means stops the plurality of reels,
When the push order role is determined as an internal winning role by the internal winning role determination means, if the order of the stop operations detected by the stop operation detection means is a predetermined order for the push order role (for example, push order is correct), the reel stop control means stops the variation of the patterns so that a third pattern combination is stopped and displayed on the pattern display means, and if the type of the reel to be stopped by the stop operation detected at a predetermined order by the stop operation detection means is not the type of the reel to be stopped at the predetermined order in the predetermined order (for example, one stop error), the stop operation detection means and stopping the variation of the symbols so that the first symbol combination or the third symbol combination is stopped and displayed on the symbol display means in accordance with a timing at which the stop operation is detected by the stop operation detection means, and if the type of the reel to be stopped by the stop operation detected by the stop operation detection means in a specific order after the predetermined order is not the type of the reel to be stopped in the specific order in the predetermined order (for example, a second stop miss), stopping the variation of the symbols so that the second symbol combination or the third symbol combination is stopped and displayed on the symbol display means in accordance with a timing at which the stop operation is detected by the stop operation detection means,
the RT transition means transitions the RT state to a first RT state (e.g., RT0 state) when the first symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning, transitions the RT state to a second RT state (e.g., RT2 state) when the second symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning, and maintains the RT state when the third symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning.

また、前記本発明の第51の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合、前記所定番目の前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 In addition, in the gaming machine of the 51st aspect of the present invention, when the push order role is determined as the internal winning role by the internal winning role determination means, if the type of the reel to be stopped by the stop operation detected at the specified number by the stop operation detection means is not the type of the reel to be stopped at the specified number in the predetermined sequence, the reel stop control means may stop the variation of the patterns so that the first pattern combination or the third pattern combination is stopped and displayed on the pattern display means according to the timing at which the stop operation at the specified number was detected.

また、前記本発明の第51の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合、前記特定番目の前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 In addition, in the gaming machine of the 51st aspect of the present invention, when the push order role is determined as the internal winning role by the internal winning role determination means, if the type of the reel to be stopped by the stop operation detected in the specific order by the stop operation detection means is not the type of the reel to be stopped in the specific order in the predetermined sequence, the reel stop control means may stop the variation of the patterns so that the second pattern combination or the third pattern combination is stopped and displayed on the pattern display means according to the timing at which the stop operation in the specific order was detected.

また、前記本発明の第51の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合、前記所定番目よりも後に停止する前記リールに対する前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 In addition, in the gaming machine of the 51st aspect of the present invention, when the push order role is determined as an internal winning role by the internal winning role determination means, if the type of the reel to be stopped by the stop operation detected at the predetermined number by the stop operation detection means is not the type of the reel to be stopped at the predetermined number in the predetermined sequence, the reel stop control means may stop the variation of the patterns so that the first pattern combination or the third pattern combination is stopped and displayed on the pattern display means according to the timing at which the stop operation for the reel that stops after the predetermined number is detected.

また、前記本発明の第51の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合、前記特定番目よりも後に停止する前記リールに対する前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 In addition, in the gaming machine of the 51st aspect of the present invention, when the push order role is determined as an internal winning role by the internal winning role determination means, if the type of the reel to be stopped by the stop operation detected in the specific order by the stop operation detection means is not the type of the reel to be stopped in the specific order in the predetermined sequence, the reel stop control means may stop the variation of the patterns so that the second pattern combination or the third pattern combination is stopped and displayed on the pattern display means according to the timing at which the stop operation for the reel that stops after the specific order is detected.

上記第25の課題を解決するために、本発明では、以下のような構成の第52の遊技機を提供する。 In order to solve the twenty-fifth problem above, the present invention provides a fifty-second gaming machine having the following configuration:

再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のRT状態を有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
所定の条件に応じて、複数の前記RT状態を移行させるRT移行手段(例えば、主制御回路90)と、を備え、
前記複数の役の中には、前記リール停止制御手段が複数の前記リールを停止させる順序である停止操作の順序に応じて第1の図柄組合せ(例えば、略称「RT2移行図柄」に係る図柄組合せ)、第2の図柄組合せ(例えば、略称「RT1移行図柄」に係る図柄組合せ)、及び第3の図柄組合せ(例えば、略称「ベル」に係る図柄組合せ)を含む複数の図柄組合せを停止表示可能な複数の押し順役(例えば、押し順ベル)が含まれ、
前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が検出した前記停止操作の順序が当該押し順役に対して予め定められた順序である場合に(例えば、押し順正解)、第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別であり、かつ、前記所定番目よりも後の特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合に(例えば、1停正解、かつ、2停ミス)、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではなく、かつ、前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合に(例えば、1停ミス、かつ、2停ミス)、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、
前記RT移行手段は、前記リールの回転停止に伴い前記図柄表示手段に第1の図柄組合せが停止表示されると、前記RT状態を第1RT状態(例えば、RT2状態)に移行させ、また、前記リールの回転停止に伴い前記図柄表示手段に第2の図柄組合せが停止表示されると、前記RT状態を第2RT状態(例えば、RT0状態)に移行させ、前記リールの回転停止に伴い前記図柄表示手段に第3の図柄組合せが停止表示されると、前記RT状態を維持する
ことを特徴とする遊技機。
A gaming machine having a plurality of RT states in which a replay related to a replay is determined as an internal winning combination with different probabilities,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
An RT transition means (e.g., a main control circuit 90) that transitions between the multiple RT states in response to a predetermined condition;
The multiple roles include multiple push order roles (e.g., push order bell) that can stop and display multiple symbol combinations including a first symbol combination (e.g., a symbol combination related to the abbreviation "RT2 transition symbol"), a second symbol combination (e.g., a symbol combination related to the abbreviation "RT1 transition symbol"), and a third symbol combination (e.g., a symbol combination related to the abbreviation "bell") according to the order of stop operations, which is the order in which the reel stop control means stops the multiple reels;
When the push order role is determined as an internal winning role by the internal winning role determination means, if the order of the stop operations detected by the stop operation detection means is a predetermined order for the push order role (for example, correct push order), the reel stop control means stops the variation of symbols so that a third symbol combination is stopped and displayed on the symbol display means, and if the type of the reel to be stopped by the stop operation detected at a predetermined order by the stop operation detection means is the type of the reel to be stopped at the predetermined order in the predetermined order and the type of the reel to be stopped by the stop operation detected at a specific order after the predetermined order is not the type of the reel to be stopped at the specific order in the predetermined order (for example, 1 stop correct and 2 stop incorrect), the stop operation detection means and stopping the variation of the patterns so that the first symbol combination or the third symbol combination is stopped and displayed on the symbol display means according to the timing at which the stop operation is detected by the stop operation detection means, in a case where the type of the reel to be stopped by the stop operation detected at the predetermined number by the stop operation detection means is not the type of the reel to be stopped at the predetermined number in the predetermined order and the type of the reel to be stopped by the stop operation detected at the specific number is not the type of the reel to be stopped at the specific number in the predetermined order (for example, first stop miss and second stop miss), stopping the variation of the patterns so that the second symbol combination or the third symbol combination is stopped and displayed on the symbol display means according to the timing at which the stop operation is detected by the stop operation detection means;
the RT transition means transitions the RT state to a first RT state (e.g., RT2 state) when a first symbol combination is displayed as stopped on the symbol display means as the reels stop spinning, transitions the RT state to a second RT state (e.g., RT0 state) when a second symbol combination is displayed as stopped on the symbol display means as the reels stop spinning, and maintains the RT state when a third symbol combination is displayed as stopped on the symbol display means as the reels stop spinning.

また、前記本発明の第52の遊技機では、前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合に、前記リール停止制御手段が前記第3の図柄組合せを停止表示可能な前記停止操作が検出されるタイミングは、前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別である場合と、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合と、で異なることとしてもよい。 In addition, in the gaming machine of the 52nd aspect of the present invention, when the type of reel to be stopped by the stop operation detected at the specific number is not the type of reel to be stopped at the specific number in the predetermined order, the timing at which the reel stop control means detects the stop operation capable of stopping and displaying the third symbol combination may be different between a case where the type of reel to be stopped by the stop operation detected at the predetermined number is the type of reel to be stopped at the predetermined number in the predetermined order and a case where the type of reel to be stopped is not the type of reel to be stopped at the predetermined number in the predetermined order.

上記構成の本発明の第49~第52の遊技機によれば、押し順不正解時に多様な制御が可能な遊技機を提供することができる。 The gaming machines of the present invention Nos. 49 to 52 configured as described above can provide gaming machines that allow for a variety of controls when the button press sequence is incorrect.

[第53~第55の遊技機]
AT(ART)機として、特開2014-036725号公報には、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が記載されている。この遊技機では、非チャンスゾーン中は、特定役(スイカやチェリー等のレア役)の当籤時に低確率でART抽籤に当籤し、チャンスゾーン中は、特定役の当籤時に高確率でART抽籤に当籤するため、特定役の成立時にART抽籤に当籤することについての期待を持つことができる。
[Gaming machines no. 53 to no. 55]
As an AT (ART) machine, JP2014-036725A describes a gaming machine provided with a high probability AT winning zone (hereinafter referred to as "chance zone") where the expectation of winning the AT is high. In this gaming machine, during the non-chance zone, the ART lottery is won with a low probability when a specific combination (rare combination such as watermelon or cherry) is won, and during the chance zone, the ART lottery is won with a high probability when a specific combination is won, so that a player can have an expectation of winning the ART lottery when a specific combination is established.

しかしながら、上述の遊技機では、チャンスゾーン中のART抽籤が当籤役に応じた確率で行われるため、ART抽籤に当籤する確率が高い役が当籤しない限り、ART抽籤に当籤することについての期待を持つことができず、ART抽籤の結果が画一的になり易く、遊技の興趣の低下をもたらすおそれがあった。 However, in the above-mentioned gaming machines, the ART lottery in the chance zone is conducted with a probability that depends on the winning combination, so unless a combination with a high probability of winning the ART lottery is drawn, there is no hope of winning the ART lottery. This makes the results of the ART lottery prone to become uniform, which could lead to a decrease in interest in the game.

本発明は、上記第26の課題を解決するためになされたものであり、本発明の第26の目的は、遊技の興趣の低下を抑制可能な遊技機を提供することである。 The present invention has been made to solve the twenty-sixth problem above, and the twenty-sixth object of the present invention is to provide a gaming machine that can prevent a decline in interest in gaming.

上記第26の課題を解決するために、本発明では、以下のような構成の第53の遊技機を提供する。 In order to solve the problem 26 above, the present invention provides a 53rd gaming machine having the following configuration:

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役に応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第1終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、
第1の条件を満たすと、遊技状態を前記高確率状態に移行し、前記高確率状態中に第2終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、
遊技者に特典(例えば、EPへの移行)を付与する特典付与手段(例えば、主制御回路90)と、を備え、
前記複数の役の中には、前記停止操作検出手段が検出する前記停止操作の態様に応じて、第1の図柄組合せ(例えば、略称「強チャンスリプ」に係る図柄組合せ)又は第2の図柄組合せ(例えば、略称「斜めリプレイ」に係る図柄組合せ)を停止表示可能な特定役(例えば、「3択昇格リプ」)が含まれ、
前記有利状態及び前記高確率状態中に、遊技者に対して停止操作の態様を報知する報知モードとして、前記特定役が内部当籤役として決定された場合に前記第1の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第1報知モード(例えば、ナビ高確中)と、前記特定役が内部当籤役として決定された場合に前記第2の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第2報知モード(例えば、非ナビ高確中)とを有し、
前記第2報知モード中に第2の条件を満たすと(例えば、ナビ高確ゲーム数が付与されると)、前記第2報知モードから前記第1報知モードに報知モードを切り替えるとともに、前記第1報知モード中に第3の条件を満たすと(例えば、ナビ高確ゲーム数が0になると)、前記第1報知モードから前記第2報知モードに報知モードを切り替える報知モード制御手段(例えば、主制御回路90)、を更に備え、
前記報知モード制御手段は、前記第1報知モード中の前記有利状態が前記第3の条件を満たすことなく終了した場合、当該有利状態の終了後に再開する前記高確率状態においても前記第1報知モードを維持可能(例えば、ナビ高確を継続CZに持越可能)であり、
前記特典付与手段は、前記有利状態中に前記第1の図柄組合せが停止表示されることに応じて、遊技者に前記特典を付与し、
前記移行決定手段は、前記高確率状態において、前記第1報知モード中に前記特定役が内部当籤役として決定された場合には、前記第2報知モード中に前記特定役が内部当籤役として決定された場合よりも高い確率で、前記有利状態に移行すると決定する
ことを特徴とする遊技機。
A gaming machine having a normal state (e.g., a normal state), an advantageous state (e.g., an ART state) that is more advantageous to a player than the normal state, and a high-probability state (e.g., a CZ) that has a higher probability of transitioning to the advantageous state than the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination with a predetermined probability from among a plurality of combinations in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means, thereby stopping the variation of the symbols displayed on the symbol display means;
A transition decision means (e.g., a main control circuit 90) for deciding whether or not to transition to the advantageous state;
advantageous state control means (e.g., a main control circuit 90) for transitioning a gaming state to the advantageous state when the transition determination means determines that a transition should be made to the advantageous state, and for terminating the advantageous state when a first termination condition is satisfied during the advantageous state;
a high-probability state control means (e.g., a main control circuit 90) for transitioning a gaming state to the high-probability state when a first condition is satisfied, and for terminating the high-probability state when a second termination condition is satisfied during the high-probability state;
A bonus granting means (e.g., a main control circuit 90) for granting a bonus (e.g., a transition to an EP) to a player,
Among the multiple roles, a specific role (e.g., a "three-choice promotion replay") that can stop and display a first symbol combination (e.g., a symbol combination related to the abbreviation "strong chance replay") or a second symbol combination (e.g., a symbol combination related to the abbreviation "diagonal replay") according to the mode of the stop operation detected by the stop operation detection means is included,
The notification modes for notifying a player of the manner of a stop operation during the advantageous state and the high probability state include a first notification mode (e.g., during high probability of navigation) for notifying a player of the manner of a stop operation required for stopping and displaying the first symbol combination when the specific role is determined as an internal winning role, and a second notification mode (e.g., during non-high probability of navigation) for notifying a player of the manner of a stop operation required for stopping and displaying the second symbol combination when the specific role is determined as an internal winning role,
The device further includes a notification mode control means (e.g., a main control circuit 90) for switching the notification mode from the second notification mode to the first notification mode when a second condition is satisfied during the second notification mode (e.g., when the number of navigation high-probability games is awarded), and for switching the notification mode from the first notification mode to the second notification mode when a third condition is satisfied during the first notification mode (e.g., when the number of navigation high-probability games becomes 0),
When the advantageous state in the first notification mode ends without satisfying the third condition, the notification mode control means is capable of maintaining the first notification mode even in the high probability state that resumes after the advantageous state ends (for example, capable of carrying over a high probability of navigation to a continuous CZ);
the bonus awarding means awards the bonus to a player in response to the first symbol combination being stopped and displayed during the advantageous state;
The transition determination means determines that in the high probability state, when the specific role is determined as an internal winning role during the first notification mode, the transition to the advantageous state will occur with a higher probability than when the specific role is determined as an internal winning role during the second notification mode.

上記第26の課題を解決するために、本発明では、以下のような構成の第54の遊技機を提供する。 In order to solve the twenty-sixth problem above, the present invention provides a fifty-fourth gaming machine having the following configuration:

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役に応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第1終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、
第1の条件を満たすと、遊技状態を前記高確率状態に移行し、前記高確率状態中に第2終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、
遊技者に特典(例えば、EPへの移行)を付与する特典付与手段(例えば、主制御回路90)と、を備え、
前記複数の役の中には、前記停止操作検出手段が検出する前記停止操作の態様に応じて、第1の図柄組合せ(例えば、略称「強チャンスリプ」に係る図柄組合せ)又は第2の図柄組合せ(例えば、略称「斜めリプレイ」に係る図柄組合せ)を停止表示可能な特定役(例えば、「3択昇格リプ」)が含まれ、
前記有利状態及び前記高確率状態中に、遊技者に対して停止操作の態様を報知する報知モードとして、前記特定役が内部当籤役として決定された場合に前記第1の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第1報知モード(例えば、ナビ高確中)と、前記特定役が内部当籤役として決定された場合に前記第2の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第2報知モード(例えば、非ナビ高確中)とを有し、
前記第2報知モード中に第2の条件を満たすと(例えば、ナビ高確ゲーム数が付与されると)、前記第2報知モードから前記第1報知モードに報知モードを切り替えるとともに、前記第1報知モード中に第3の条件を満たすと(例えば、ナビ高確ゲーム数が0になると)、前記第1報知モードから前記第2報知モードに報知モードを切り替える報知モード制御手段(例えば、主制御回路90)、を更に備え、
前記報知モード制御手段は、前記第1報知モード中の前記有利状態が前記第3の条件を満たすことなく終了した場合、当該有利状態の終了後に再開する前記高確率状態においても前記第1報知モードを維持可能(例えば、ナビ高確を継続CZに持越可能)であり、
前記特典付与手段は、前記有利状態中に前記第1の図柄組合せが停止表示されることに応じて、遊技者に前記特典を付与し、
前記移行決定手段は、前記高確率状態において、前記第1報知モード中に前記特定役が内部当籤役として決定された場合には、前記第2報知モード中に前記特定役が内部当籤役として決定された場合よりも高い確率で、前記有利状態に移行すると決定し、
前記報知モード制御手段が前記第2報知モードから前記第1報知モードに報知モードを切り替える前記第2の条件は、前記高確率状態中は成立することなく、前記有利状態中にのみ成立し、
前記報知モード制御手段が前記第1報知モードから前記第2報知モードに報知モードを切り替える前記第3の条件は、前記特典付与手段により前記特典が付与されること、又は、前記第1報知モードの残り遊技期間が閾値に達することに応じて成立する
ことを特徴とする遊技機。
A gaming machine having a normal state (e.g., a normal state), an advantageous state (e.g., an ART state) that is more advantageous to a player than the normal state, and a high-probability state (e.g., a CZ) that has a higher probability of transitioning to the advantageous state than the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed, and symbol display means (e.g., reel display window 4) for displaying some of the symbols displayed on the reels,
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means, thereby stopping the variation of the symbols displayed on the symbol display means;
A transition decision means (e.g., a main control circuit 90) for deciding whether or not to transition to the advantageous state;
advantageous state control means (e.g., a main control circuit 90) for transitioning a gaming state to the advantageous state when the transition determination means determines that a transition should be made to the advantageous state, and for terminating the advantageous state when a first termination condition is satisfied during the advantageous state;
a high-probability state control means (e.g., a main control circuit 90) for transitioning a gaming state to the high-probability state when a first condition is satisfied, and for terminating the high-probability state when a second termination condition is satisfied during the high-probability state;
A bonus granting means (e.g., a main control circuit 90) for granting a bonus (e.g., a transition to an EP) to a player,
Among the multiple roles, a specific role (e.g., a "three-choice promotion replay") is included that can stop and display a first symbol combination (e.g., a symbol combination related to the abbreviation "strong chance replay") or a second symbol combination (e.g., a symbol combination related to the abbreviation "diagonal replay") according to the mode of the stop operation detected by the stop operation detection means,
The notification modes for notifying a player of a mode of a stop operation during the advantageous state and the high probability state include a first notification mode (e.g., during high probability of navigation) for notifying a mode of a stop operation required for stopping and displaying the first symbol combination when the specific role is determined as an internal winning role, and a second notification mode (e.g., during non-high probability of navigation) for notifying a mode of a stop operation required for stopping and displaying the second symbol combination when the specific role is determined as an internal winning role,
The device further includes a notification mode control means (e.g., a main control circuit 90) for switching the notification mode from the second notification mode to the first notification mode when a second condition is satisfied during the second notification mode (e.g., when the number of navigation high-probability games is awarded), and for switching the notification mode from the first notification mode to the second notification mode when a third condition is satisfied during the first notification mode (e.g., when the number of navigation high-probability games becomes 0),
When the advantageous state during the first notification mode ends without satisfying the third condition, the notification mode control means is capable of maintaining the first notification mode even in the high probability state that resumes after the advantageous state ends (for example, capable of carrying over a high probability of navigation to a continuous CZ);
the bonus awarding means awards the bonus to a player in response to the first symbol combination being stopped and displayed during the advantageous state;
The transition determination means determines that in the high probability state, when the specific role is determined as an internal winning role during the first notification mode, the transition to the advantageous state will be made with a higher probability than when the specific role is determined as an internal winning role during the second notification mode;
The second condition under which the notification mode control means switches the notification mode from the second notification mode to the first notification mode is not satisfied during the high probability state, but is satisfied only during the advantageous state,
A gaming machine characterized in that the third condition, under which the alarm mode control means switches the alarm mode from the first alarm mode to the second alarm mode, is met when the bonus is awarded by the bonus awarding means or the remaining play period in the first alarm mode reaches a threshold value.

上記第26の課題を解決するために、本発明では、以下のような構成の第55の遊技機を提供する。 In order to solve the twenty-sixth problem above, the present invention provides a fifty-fifth gaming machine having the following configuration:

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役に応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第1終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、第1の条件を満たすと、遊技状態を前記高確率状態に移行し、前記高確率状態中に第2終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、
遊技者に特典(例えば、EPへの移行)を付与する特典付与手段(例えば、主制御回路90)と、を備え、
前記複数の役の中には、前記停止操作検出手段が検出する前記停止操作の態様に応じて、第1の図柄組合せ(例えば、略称「強チャンスリプ」に係る図柄組合せ)又は第2の図柄組合せ(例えば、略称「斜めリプレイ」に係る図柄組合せ)を停止表示可能な特定役(例えば、「3択昇格リプ」)が含まれ、
前記有利状態及び前記高確率状態中に、遊技者に対して停止操作の態様を報知する報知モードとして、前記特定役が内部当籤役として決定された場合に前記第1の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第1報知モード(例えば、ナビ高確中)と、前記特定役が内部当籤役として決定された場合に前記第2の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第2報知モード(例えば、非ナビ高確中)とを有し、
再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のRT状態として、特殊リプレイ(例えば、「F_7リプA」「F_7リプB」「F_BARリプ」)が内部当籤役として決定される確率が他のRT状態よりも高い特殊RT状態(例えば、RT5状態)を少なくとも有し、
前記第2報知モード中に第2の条件を満たすと(例えば、ナビ高確ゲーム数が付与されると)、前記第2報知モードから前記第1報知モードに報知モードを切り替えるとともに、前記第1報知モード中に第3の条件を満たすと(例えば、ナビ高確ゲーム数が0になると)、前記第1報知モードから前記第2報知モードに報知モードを切り替える報知モード制御手段と、
遊技状態が前記有利状態に移行した最初の遊技において、前記第2の条件を満たす確率が異なる複数の有利状態モード(例えば、ART状態中のランクや抽籤状態)の中から今回の前記有利状態に用いる一の有利状態モードを決定する有利状態モード決定手段(例えば、主制御回路90)と、
前記リールの回転停止に伴い前記図柄表示手段に前記第1の図柄組合せが停止表示されると、前記RT状態を特殊RT状態に移行させるRT移行手段(例えば、主制御回路90)と、を更に備え、
前記報知モード制御手段は、前記第1報知モード中の前記有利状態が前記第3の条件を満たすことなく終了した場合、当該有利状態の終了後に再開する前記高確率状態においても前記第1報知モードを維持可能(例えば、ナビ高確を継続CZに持越可能)であり、
前記特典付与手段は、前記有利状態中に前記第1の図柄組合せが停止表示されることに応じて、遊技者に前記特典を付与し、
前記移行決定手段は、前記高確率状態において、前記第1報知モード中に前記特定役が内部当籤役として決定された場合には、前記第2報知モード中に前記特定役が内部当籤役として決定された場合よりも高い確率で、前記有利状態に移行すると決定し、
前記有利状態モード決定手段は、遊技状態が前記有利状態に移行した最初の遊技において、前記特殊リプレイが内部当籤役として決定されると、前記一の有利状態モードとして前記第2の条件を満たす確率が高い有利状態モードを決定する(例えば、ランク決めART中の昇格抽籤でランクを大きく昇格させる)、
ことを特徴とする遊技機。
A gaming machine having a normal state (e.g., a normal state), an advantageous state (e.g., an ART state) that is more advantageous to a player than the normal state, and a high-probability state (e.g., a CZ) that has a higher probability of transitioning to the advantageous state than the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination with a predetermined probability from among a plurality of combinations in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means, thereby stopping the variation of the symbols displayed on the symbol display means;
A transition decision means (e.g., a main control circuit 90) for deciding whether or not to transition to the advantageous state;
advantageous state control means (e.g., main control circuit 90) for transitioning the gaming state to the advantageous state when the transition determination means determines to transition to the advantageous state, and for terminating the advantageous state when a first termination condition is satisfied during the advantageous state; and high probability state control means (e.g., main control circuit 90) for transitioning the gaming state to the high probability state when a first condition is satisfied, and for terminating the high probability state when a second termination condition is satisfied during the high probability state.
A bonus granting means (e.g., a main control circuit 90) for granting a bonus (e.g., a transition to an EP) to a player,
Among the multiple roles, a specific role (e.g., a "three-choice promotion replay") that can stop and display a first symbol combination (e.g., a symbol combination related to the abbreviation "strong chance replay") or a second symbol combination (e.g., a symbol combination related to the abbreviation "diagonal replay") according to the mode of the stop operation detected by the stop operation detection means is included,
The notification modes for notifying a player of the manner of a stop operation during the advantageous state and the high probability state include a first notification mode (e.g., during high probability of navigation) for notifying a player of the manner of a stop operation required to stop and display the first symbol combination when the specific role is determined as an internal winning role, and a second notification mode (e.g., during non-high probability of navigation) for notifying a player of the manner of a stop operation required to stop and display the second symbol combination when the specific role is determined as an internal winning role,
As a plurality of RT states having different probabilities of determining a replay related to replay as an internal winning combination, there is at least a special RT state (e.g., RT5 state) in which the probability of determining a special replay (e.g., "F_7 replay A", "F_7 replay B", "F_BAR replay") as an internal winning combination is higher than other RT states,
a notification mode control means for switching the notification mode from the second notification mode to the first notification mode when a second condition is satisfied during the second notification mode (e.g., when the number of navigation high probability games is awarded), and for switching the notification mode from the first notification mode to the second notification mode when a third condition is satisfied during the first notification mode (e.g., when the number of navigation high probability games becomes 0);
an advantageous state mode determining means (e.g., a main control circuit 90) for determining one advantageous state mode to be used for the advantageous state from among a plurality of advantageous state modes (e.g., ranks in an ART state or lottery states) having different probabilities of satisfying the second condition in the first game in which the game state has transitioned to the advantageous state;
and an RT transition means (e.g., a main control circuit 90) for transitioning the RT state to a special RT state when the first symbol combination is stopped and displayed on the symbol display means as the reels stop spinning.
When the advantageous state in the first notification mode ends without satisfying the third condition, the notification mode control means is capable of maintaining the first notification mode even in the high probability state that resumes after the advantageous state ends (for example, capable of carrying over a high probability of navigation to a continuous CZ);
the bonus awarding means awards the bonus to a player in response to the first symbol combination being stopped and displayed during the advantageous state;
The transition determination means determines that in the high probability state, when the specific role is determined as an internal winning role during the first notification mode, the transition to the advantageous state will be made with a higher probability than when the specific role is determined as an internal winning role during the second notification mode;
When the special replay is determined as an internal winning combination in the first game in which the game state transitions to the advantageous state, the advantageous state mode determination means determines an advantageous state mode that has a high probability of satisfying the second condition as the one advantageous state mode (for example, by significantly promoting the rank in a promotion lottery during a rank determination ART).
A gaming machine characterized by:

上記構成の本発明の第53~第55の遊技機によれば、遊技の興趣の低下を抑制可能な遊技機を提供することができる。 According to the gaming machines of the present invention Nos. 53 to 55, which have the above-mentioned configuration, it is possible to provide a gaming machine that can prevent a decline in interest in the game.

[第56~第58の遊技機]
AT(ART)機として、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が知られており、例えば、特開2017-051798号公報には、チャンスゾーンとしてATに当籤する期待度が異なる複数のチャンスゾーンを設け、チャンスゾーン中に黒BARが揃うとAT(疑似ボーナス)を付与する遊技機が記載されている。このような遊技機によれば、期待度が異なるチャンスゾーンを設けることで多様な遊技性を実現することができる。
[Gaming machines no. 56 to no. 58]
As an AT (ART) machine, a gaming machine provided with a high probability AT winning zone (hereinafter referred to as a "chance zone") with a high expectation of winning the AT is known, and for example, JP2017-051798A describes a gaming machine that provides a plurality of chance zones with different expectation of winning the AT as chance zones, and awards an AT (pseudo bonus) when black BARs are lined up in the chance zone. With such a gaming machine, it is possible to realize a variety of playability by providing chance zones with different expectation.

しかしながら、上述の遊技機では、チャンスゾーンの種別が一度決まると、当該チャンスゾーンが終了するまでチャンスゾーンの種別が変わらないため、チャンスゾーン中の遊技が単調になってしまうおそれがあった。 However, in the above-mentioned gaming machine, once the type of chance zone is determined, the type of chance zone does not change until the chance zone ends, so there is a risk that play during the chance zone may become monotonous.

本発明は、上記第27の課題を解決するためになされたものであり、本発明の第27の目的は、特典付与の期待が高い状態中の遊技の興趣の低下を抑制可能な遊技機を提供することである。 The present invention has been made to solve the twenty-seventh problem, and the twenty-seventh object of the present invention is to provide a gaming machine that can prevent a decline in interest in gaming when expectations of receiving a special bonus are high.

上記第27の課題を解決するために、本発明では、以下のような構成の第56の遊技機を提供する。 To solve the problem No. 27 above, the present invention provides a gaming machine No. 56 having the following configuration:

通常状態(例えば、通常状態)と、前記通常状態よりも遊技者に対して特典(例えば、ART状態)を付与すると決定する確率が高い第1高確率状態(例えば、CZ(ART後))と、前記第1高確率状態よりも遊技者に対して特典を付与すると決定する確率が高い第2高確率状態(例えば、特殊CZ)と、を有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
遊技者に対して前記特典を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段(例えば、主制御回路90、メインRAM103)と、
第1の条件を満たすと(例えば、ART状態が終了すると)、前記第1高確率状態に遊技状態を移行し、前記第1高確率状態の残り遊技期間が閾値に達すると、前記第1高確率状態を終了する第1高確率状態制御手段(例えば、主制御回路90)と、
第2の条件を満たすと(例えば、ランク決めART中の抽籤に当籤すると)、前記第1高確率状態から前記第2高確率状態に遊技状態を移行し、前記第2高確率状態の残り遊技期間が閾値に達すると、前記第2高確率状態を終了する第2高確率状態制御手段(例えば、主制御回路90)と、
前記第2高確率状態制御手段が前記第2高確率状態に遊技状態を移行させると、移行前の前記第1高確率状態の残り遊技期間を前記第2高確率状態の残り遊技期間としてセットする期間設定手段(例えば、主制御回路90)と、を備え、
前記権利管理手段は、前記第2の条件が満たされた際に記憶している前記権利が所定数未満である場合、記憶する前記権利が前記所定数になるように、前記権利の記憶数を加算する
ことを特徴とする遊技機。
A gaming machine having a normal state (e.g., normal state), a first high-probability state (e.g., CZ (after ART)) in which a probability of determining that a special benefit (e.g., ART state) will be given to a player is higher than that in the normal state, and a second high-probability state (e.g., special CZ) in which a probability of determining that a special benefit will be given to a player is higher than that in the first high-probability state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
a grant decision means (e.g., a main control circuit 90) for deciding whether or not to grant the privilege to the player;
a privilege granting means (e.g., a main control circuit 90) that grants the privilege when the granting decision means determines to grant the privilege;
a right management means (e.g., a main control circuit 90, a main RAM 103) for storing a right to receive the right when the right granting means determines to grant the right and for deleting one of the rights when the right granting means grants the right;
a first high-probability state control means (e.g., a main control circuit 90) that transitions a gaming state to the first high-probability state when a first condition is satisfied (e.g., when the ART state ends), and ends the first high-probability state when the remaining gaming period of the first high-probability state reaches a threshold value;
a second high probability state control means (e.g., a main control circuit 90) for transitioning a gaming state from the first high probability state to the second high probability state when a second condition is satisfied (e.g., when a lottery during the rank determination ART is won), and for terminating the second high probability state when the remaining gaming period of the second high probability state reaches a threshold value;
and a period setting means (e.g., a main control circuit 90) for setting the remaining game period of the first high probability state before the transition as the remaining game period of the second high probability state when the second high probability state control means transitions the game state to the second high probability state,
The gaming machine is characterized in that, when the second condition is satisfied and the number of stored rights is less than a predetermined number, the right management means adds to the number of stored rights so that the number of stored rights becomes the predetermined number.

また、前記本発明の第56の遊技機では、前記期間設定手段は、移行前の前記第1高確率状態の残り遊技期間を前記第2高確率状態の残り遊技期間の残り遊技期間としてセットすると、移行前の前記第1高確率状態の残り遊技期間をクリアすることとしてもよい。 Furthermore, in the gaming machine of the 56th aspect of the present invention, the period setting means may clear the remaining play period of the first high probability state before the transition when the remaining play period of the first high probability state before the transition is set as the remaining play period of the second high probability state.

上記第27の課題を解決するために、本発明では、以下のような構成の第57の遊技機を提供する。 In order to solve the twenty-seventh problem above, the present invention provides a fifty-seventh gaming machine having the following configuration:

通常状態(例えば、通常状態)と、前記通常状態よりも遊技者に対して特典(例えば、ART状態)を付与すると決定する確率が高い第1高確率状態(例えば、CZ(ART後))と、前記第1高確率状態よりも遊技者に対して特典を付与すると決定する確率が高い第2高確率状態(例えば、特殊CZ)と、を有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
遊技者に対して前記特典を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段(例えば、主制御回路90)と、
前記第1高確率状態又は前記第2高確率状態の残り遊技期間を管理する期間管理手段(例えば、主制御回路90)と、
第1の条件を満たすと(例えば、ART状態が終了すると)、前記第1高確率状態に遊技状態を移行し、前記第1高確率状態中に前記期間管理手段が管理する前記残り遊技期間が閾値に達すると、前記第1高確率状態を終了する第1高確率状態制御手段(例えば、主制御回路90)と、
第2の条件を満たすと(例えば、ランク決めART中の抽籤に当籤すると)、前記第1高確率状態から前記第2高確率状態に遊技状態を移行し、前記第2高確率状態中に前記期間管理手段が管理する前記残り遊技期間が閾値に達すると、前記第2高確率状態を終了する第2高確率状態制御手段(例えば、主制御回路90)と、
前記第1高確率状態又は前記第2高確率状態中に前記特典付与手段が前記特典を付与すると、前記期間管理手段が管理する前記遊技期間を所定期間を加算する高確率状態加算手段(例えば、主制御回路90)と、を備える
ことを特徴とする遊技機。
A gaming machine having a normal state (e.g., normal state), a first high-probability state (e.g., CZ (after ART)) in which a probability of determining that a special benefit (e.g., ART state) will be given to a player is higher than that in the normal state, and a second high-probability state (e.g., special CZ) in which a probability of determining that a special benefit will be given to a player is higher than that in the first high-probability state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination with a predetermined probability from among a plurality of combinations in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
a grant decision means (e.g., a main control circuit 90) for deciding whether or not to grant the player the benefit;
a privilege granting means (e.g., a main control circuit 90) that grants the privilege when the granting decision means determines to grant the privilege;
A period management means (e.g., a main control circuit 90) for managing a remaining game period of the first high probability state or the second high probability state;
a first high probability state control means (e.g., a main control circuit 90) that transitions the gaming state to the first high probability state when a first condition is satisfied (e.g., when the ART state ends), and ends the first high probability state when the remaining gaming period managed by the period management means during the first high probability state reaches a threshold value;
a second high probability state control means (e.g., a main control circuit 90) for transitioning a gaming state from the first high probability state to the second high probability state when a second condition is satisfied (e.g., when a lottery during a rank determination ART is won), and for terminating the second high probability state when the remaining gaming period managed by the period management means during the second high probability state reaches a threshold value;
and a high probability state addition means (e.g., a main control circuit 90) that adds a predetermined period to the gaming period managed by the period management means when the bonus awarding means awards the bonus during the first high probability state or the second high probability state.

上記第27の課題を解決するために、本発明では、以下のような構成の第58の遊技機を提供する。 To solve the problem No. 27 above, the present invention provides a gaming machine No. 58 having the following configuration:

通常状態(例えば、通常状態)と、前記通常状態よりも遊技者に対して特典(例えば、ART状態)を付与すると決定する確率が高い第1高確率状態(例えば、CZ(ART後))と、前記第1高確率状態よりも遊技者に対して特典を付与すると決定する確率が高い第2高確率状態(例えば、特殊CZ)と、を有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
遊技者に対して前記特典を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段(例えば、主制御回路90)と、
第1の条件を満たすと(例えば、ART状態が終了すると)、前記第1高確率状態に遊技状態を移行し、前記第1高確率状態の残り遊技期間が閾値に達すると、前記第1高確率状態を終了する第1高確率状態制御手段(例えば、主制御回路90)と、
第2の条件を満たすと(例えば、ランク決めART中の抽籤に当籤すると)、前記第1高確率状態から前記第2高確率状態に遊技状態を移行し、前記第2高確率状態の残り遊技期間が閾値に達すると、前記第2高確率状態を終了する第2高確率状態制御手段(例えば、主制御回路90)と、
前記第2高確率状態制御手段が前記第2高確率状態に遊技状態を移行させると、移行前の前記第1高確率状態の残り遊技期間を前記第2高確率状態の残り遊技期間としてセットする期間設定手段(例えば、主制御回路90)と、
前記第1高確率状態中に前記特典付与手段が前記特典を付与すると、前記第1高確率状態の残り遊技期間として所定期間を加算するとともに、前記第2高確率状態中に前記特典付与手段が前記特典を付与すると、前記第2高確率状態の残り遊技期間として前記所定期間を加算する高確率状態加算手段(例えば、主制御回路90)と、を備え、
前記特典付与手段は、前記第2高確率状態の残り遊技期間が前記閾値に達すると、前記特典を付与し、
前記高確率状態加算手段は、前記第2高確率状態の残り遊技期間が前記閾値に達したことに応じて前記特典付与手段が前記特典を付与すると、前記第1高確率状態の残り遊技期間として所定期間を加算し、
前記第1高確率状態制御手段は、前記第2高確率状態の残り遊技期間が前記閾値に達したことに応じて前記特典付与手段が前記特典を付与すると、当該特典の付与が行われた後に、前記第1高確率状態に遊技状態を移行する
ことを特徴とする遊技機。
A gaming machine having a normal state (e.g., normal state), a first high-probability state (e.g., CZ (after ART)) in which a probability of determining that a special benefit (e.g., ART state) will be given to a player is higher than that in the normal state, and a second high-probability state (e.g., special CZ) in which a probability of determining that a special benefit will be given to a player is higher than that in the first high-probability state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
A symbol display means (e.g., a reel display window 4) for displaying a part of the symbols displayed on the reel;
A start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means;
An internal winning combination determining means (e.g., a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a starting operation by the starting operation detecting means;
A stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reel in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
a grant decision means (e.g., a main control circuit 90) for deciding whether or not to grant the player the benefit;
a privilege granting means (e.g., a main control circuit 90) that grants the privilege when the granting decision means determines to grant the privilege;
a first high-probability state control means (e.g., a main control circuit 90) that transitions a gaming state to the first high-probability state when a first condition is satisfied (e.g., when the ART state ends), and ends the first high-probability state when the remaining gaming period of the first high-probability state reaches a threshold value;
a second high probability state control means (e.g., a main control circuit 90) for transitioning a gaming state from the first high probability state to the second high probability state when a second condition is satisfied (e.g., when a lottery during the rank determination ART is won), and for terminating the second high probability state when the remaining gaming period of the second high probability state reaches a threshold value;
a period setting means (e.g., a main control circuit 90) for setting the remaining game period of the first high probability state before the transition as the remaining game period of the second high probability state when the second high probability state control means transitions the game state to the second high probability state;
a high-probability state addition means (e.g., a main control circuit 90) which, when the bonus awarding means awards the bonus during the first high-probability state, adds a predetermined period as a remaining play period of the first high-probability state, and, when the bonus awarding means awards the bonus during the second high-probability state, adds the predetermined period as a remaining play period of the second high-probability state,
The bonus awarding means awards the bonus when a remaining game period of the second high probability state reaches the threshold value;
the high-probability state addition means, when the bonus granting means grants the bonus in response to the remaining game period of the second high-probability state reaching the threshold value, adds a predetermined period as the remaining game period of the first high-probability state;
The first high probability state control means transitions the gaming state to the first high probability state after the bonus is awarded by the bonus awarding means in response to the remaining gaming period in the second high probability state reaching the threshold value.

また、前記本発明の第58の遊技機では、前記期間設定手段は、移行前の前記第1高確率状態の残り遊技期間を前記第2高確率状態の残り遊技期間の残り遊技期間としてセットすると、移行前の前記第1高確率状態の残り遊技期間をクリアすることとしてもよい。 Furthermore, in the gaming machine of the present invention No. 58, the period setting means may clear the remaining play period of the first high probability state before the transition when the remaining play period of the first high probability state before the transition is set as the remaining play period of the second high probability state.

上記構成の本発明の第56~第58の遊技機によれば、特典付与の期待が高い状態中の遊技の興趣の低下を抑制することができる。 The gaming machines of the present invention, Nos. 56 to 58, configured as described above, can prevent a decline in interest in the game when expectations of receiving a special bonus are high.

[第59~第64の遊技機]
従来、上述した構成の遊技機において、例えば内部当籤役やAT遊技を決定するための抽籤テーブルがROMに記憶された遊技機が知られている(例えば、特開2009-125459号公報参照)。
[Gaming machines no. 59 to no. 64]
Conventionally, in a gaming machine having the above-mentioned configuration, for example, a lottery table for determining an internal winning combination or an AT game is stored in a ROM (for example, see JP 2009-125459 A).

ところで、従来、AT遊技の抽籤テーブルや抽籤処理プログラムは、副制御基板に設けられたROMに保存されている。しかしながら、近年、遊技機業界に特有の理由から、AT遊技の抽籤に係るテーブル及びプログラムも主制御基板に設けられたROMに記憶する必要がある。このため、規則により小容量に制限されている主制御基板のROM容量が圧迫されることになる。 Conventionally, lottery tables and lottery processing programs for AT games have been stored in a ROM provided on a sub-control board. However, in recent years, for reasons specific to the gaming machine industry, it has become necessary to store tables and programs related to lotteries for AT games in the ROM provided on the main control board. This puts pressure on the ROM capacity of the main control board, which is limited to a small capacity by regulations.

本発明は上記第28の課題を解決するためになされたものであり、本発明の第28の目的は、主制御基板側(メイン側)に設けられたROMの空き容量を増やし、ROM容量が圧迫されることを抑制することが可能な遊技機を提供することである。 The present invention has been made to solve the twenty-eighth problem, and the twenty-eighth object of the present invention is to provide an amusement machine that can increase the free space of the ROM provided on the main control board side (main side) and prevent the ROM capacity from being overloaded.

上記第28の課題を解決するために、本発明では、以下のような構成の第59の遊技機を提供する。 In order to solve the problem no. 28 above, the present invention provides a gaming machine no. 59 having the following configuration:

遊技者にとっての有利度合を定めた設定値に関する情報(例えば、設定値の内部値「0」~「3」)を格納する設定値格納領域と、
前記設定値格納領域に格納された前記設定値に関する情報に対応する設定値の高低種別を示す高低情報を格納する高低情報格納領域と、
前記設定値格納領域に格納された前記設定値に関する情報に対応する設定値の偶数又は奇数の種別を示す偶奇情報を格納する偶奇情報格納領域と、
前記設定値格納領域に格納された前記設定値に関する情報に基づいて、前記設定値の前記高低情報及び前記偶奇情報を算出する設定値種別算出手段(例えば、設定変更確認処理のS1513)と、を備え、
前記設定値種別算出手段は、前記設定値格納領域に格納された前記設定値に関する情報に対して所定の演算を施すことにより、前記高低情報及び前記偶奇情報を算出し、該算出した前記高低情報及び前記偶奇情報をそれぞれ前記高低情報格納領域及び前記偶奇情報格納領域に格納する
ことを特徴とする遊技機。
A setting value storage area for storing information about a setting value that determines the degree of advantage for a player (for example, an internal value of the setting value "0" to "3");
a height information storage area for storing height information indicating a height type of a setting value corresponding to information about the setting value stored in the setting value storage area;
an even-odd information storage area for storing even-odd information indicating whether a setting value is an even number or an odd number corresponding to information about the setting value stored in the setting value storage area;
a setting value type calculation means (e.g., S1513 of the setting change confirmation process) that calculates the high/low information and the even/odd information of the setting value based on information about the setting value stored in the setting value storage area,
The setting value type calculation means calculates the high/low information and the even-odd information by performing a predetermined calculation on information regarding the setting value stored in the setting value storage area, and stores the calculated high/low information and even-odd information in the high/low information storage area and the even-odd information storage area, respectively.

また、前記本発明の第59の遊技機では、前記設定値種別算出手段が行う前記所定の演算は、前記設定値に関する情報を1以上の整数で除算する演算であり、
前記除算の結果として得られる、商が前記高低情報であり、余りが前記偶奇情報であるようにしてもよい。
In the fifty-ninth gaming machine of the present invention, the predetermined calculation performed by the setting value type calculation means is a calculation of dividing information related to the setting value by an integer of 1 or more,
The quotient obtained as a result of the division may be the high/low information, and the remainder may be the even/odd information.

上記第28の課題を解決するために、本発明では、以下のような構成の第60の遊技機を提供する。 In order to solve the twenty-eighth problem, the present invention provides a sixtieth gaming machine having the following configuration:

遊技者にとっての有利度合を定めた設定値に関する情報(例えば、設定内部値「0」~「3」)を格納する設定値格納領域と、
前記設定値格納領域に格納された前記設定値に関する情報に基づいて、前記設定値の高低種別を示す高低情報と、前記設定値の偶数又は奇数の種別を示す偶奇情報とを算出する設定値種別算出手段(例えば、設定変更確認処理のS1513)と、を備え、
前記設定値種別算出手段は、前記設定値格納領域に格納された前記設定値に関する情報に対して所定の演算を施すことにより、前記高低情報及び前記偶奇情報を算出する
ことを特徴とする遊技機。
A setting value storage area for storing information about a setting value that determines the degree of advantage for a player (for example, a setting internal value "0" to "3");
a setting value type calculation means (e.g., S1513 of the setting change confirmation process) for calculating high/low information indicating a high/low type of the setting value and even/odd information indicating an even or odd type of the setting value based on information about the setting value stored in the setting value storage area,
The setting value type calculation means calculates the high/low information and the even/odd information by performing a predetermined calculation on information relating to the setting value stored in the setting value storage area.

上記第28の課題を解決するために、本発明では、以下のような構成の第61の遊技機を提供する。 To solve the problem no. 28 above, the present invention provides a gaming machine no. 61 having the following configuration:

遊技者にとっての有利度合を定めた設定値に関する情報(例えば、設定内部値「0」~「3」)を格納する設定値格納領域と、
前記設定値格納領域に格納された前記設定値に関する情報に基づいて、前記設定値の高低種別を示す高低情報と、前記設定値の偶数又は奇数の種別を示す偶奇情報とを算出する設定値種別算出手段(例えば、設定変更確認処理のS1513)と、を備え、
前記設定値種別算出手段は、前記設定値格納領域に格納された前記設定値に関する情報に対して所定の演算を施すことにより、前記高低情報及び前記偶奇情報を算出し、
前記所定の演算は、前記設定値に関する情報を2で除算する演算であり、前記除算の結果として得られる、商が前記高低情報であり、余りが前記偶奇情報である
ことを特徴とする遊技機。
A setting value storage area for storing information about a setting value that determines the degree of advantage for a player (for example, a setting internal value "0" to "3");
a setting value type calculation means (e.g., S1513 of the setting change confirmation process) for calculating high/low information indicating a high/low type of the setting value and even/odd information indicating an even or odd type of the setting value based on information about the setting value stored in the setting value storage area,
the setting value type calculation means calculates the high/low information and the even/odd information by performing a predetermined calculation on information about the setting value stored in the setting value storage area;
The gaming machine, characterized in that the predetermined calculation is a calculation of dividing the information regarding the set value by 2, and the quotient obtained as a result of the division is the high/low information and the remainder is the even/odd information.

上記第28の課題を解決するために、本発明では、以下のような構成の第62の遊技機を提供する。 To solve the problem no. 28 above, the present invention provides a gaming machine no. 62 having the following configuration:

複数の乱数値を発生可能な乱数発生回路(例えば、乱数回路110)と、
遊技者にとっての有利度合を定めた設定値を格納する設定値格納領域と、
前記乱数発生回路が発生させた複数の乱数値を格納する乱数値格納領域と、
抽籤に使用される複数の抽籤値群が格納された抽籤値格納領域と、
抽籤に使用される複数の抽籤選択情報が格納された抽籤選択格納領域と、
前記抽籤選択格納領域に格納された前記複数の抽籤選択情報に基づいて抽籤処理を行う抽籤手段(例えば、メインCPU101)と、を備え、
前記抽籤選択情報には、前記抽籤値格納領域に格納された前記複数の抽籤値群の中から抽籤に必要な抽籤値群を選択するための情報が含まれるとともに、少なくとも、前記乱数値格納領域に格納された前記複数の乱数値の中から抽籤に必要な乱数値を選択するための乱数選択情報(例えば、オフセット値)と前記抽籤処理における抽籤回数を示す抽籤回数情報(例えば、抽籤回数)とが一つの情報として構成された複合情報(例えば、複合データ)が含まれ、
前記抽籤手段は、
前記抽籤選択格納領域に格納された前記複合情報から前記乱数選択情報と前記抽籤回数情報とを分離して抽出し、
前記抽出された前記乱数選択情報に基づいて前記乱数値格納領域から所定の乱数値を選択し、
前記抽籤選択格納領域に格納された前記抽籤選択情報に基づいて前記抽籤値格納領域から所定の抽籤値群を選択し、
前記抽出された前記抽籤回数情報、前記所定の乱数値及び前記所定の抽籤値群に基づいて抽籤処理を実行する
ことを特徴とする遊技機。
A random number generating circuit (e.g., the random number circuit 110) capable of generating a plurality of random number values;
a setting value storage area for storing a setting value that determines an advantageous degree for a player;
a random number storage area for storing a plurality of random number values generated by the random number generating circuit;
a lottery value storage area in which a plurality of lottery value groups used in the lottery are stored;
a lottery selection storage area in which a plurality of lottery selection information used for the lottery is stored;
A lottery means (e.g., a main CPU 101) that performs lottery processing based on the plurality of lottery selection information stored in the lottery selection storage area,
The lottery selection information includes information for selecting a lottery value group required for a lottery from the plurality of lottery value groups stored in the lottery value storage area, and also includes composite information (e.g., composite data) in which at least random number selection information (e.g., an offset value) for selecting a random number value required for a lottery from the plurality of random number values stored in the random number storage area and lottery number information (e.g., the number of lotteries) indicating the number of lotteries in the lottery process are configured as a single piece of information,
The lottery means includes:
Separating and extracting the random number selection information and the lottery count information from the composite information stored in the lottery selection storage area;
Selecting a predetermined random value from the random value storage area based on the extracted random value selection information;
selecting a predetermined lottery value group from the lottery value storage area based on the lottery selection information stored in the lottery selection storage area;
a game machine that executes a lottery process based on the extracted lottery count information, the predetermined random number value, and the predetermined lottery value group.

また、前記本発明の第62の遊技機では、前記乱数値格納領域は、書き換え可能な不揮発性格納領域内において、所定のアドレス範囲内(例えば、「F009H」~「F016H」)に配置され、
前記所定のアドレス範囲内の先頭アドレス(例えば、「F000H」)は、前記不揮発性格納領域の先頭アドレスから予め定められたアドレス分離れているようにしてもよい。
In the sixty-second gaming machine of the present invention, the random number value storage area is located within a predetermined address range (for example, "F009H" to "F016H") in a rewritable non-volatile storage area,
The first address within the predetermined address range (for example, "F000H") may be separated from the first address of the non-volatile storage area by a predetermined address.

上記第28の課題を解決するために、本発明では、以下のような構成の第63の遊技機を提供する。 In order to solve the problem no. 28 above, the present invention provides a gaming machine no. 63 having the following configuration:

複数の乱数値を発生可能な乱数発生回路(例えば、乱数回路110)と、
前記乱数発生回路が発生させた複数の乱数値を格納する乱数値格納領域と、
抽籤に使用される複数の抽籤値群が格納された抽籤値格納領域と、
抽籤に使用される複数の抽籤選択情報が格納された抽籤選択格納領域と、
前記抽籤選択格納領域に格納された前記複数の抽籤選択情報に基づいて抽籤処理を行う抽籤手段(例えば、メインCPU101)と、を備え、
前記抽籤選択情報には、前記抽籤値格納領域に格納された前記複数の抽籤値群の中から抽籤に必要な抽籤値群を選択するための情報が含まれるとともに、少なくとも、前記乱数値格納領域に格納された前記複数の乱数値の中から抽籤に必要な乱数値を選択するための乱数選択情報(例えば、オフセット値)と前記抽籤処理における抽籤回数を示す抽籤回数情報(例えば、抽籤回数)とが一つの情報として構成された複合情報(例えば、複合データ)が含まれ、
前記抽籤手段は、前記抽籤選択格納領域に格納された、前記抽籤選択情報、前記乱数選択情報及び前記抽籤回数情報に基づいて抽籤処理を実行する
ことを特徴とする遊技機。
A random number generating circuit (e.g., the random number circuit 110) capable of generating a plurality of random number values;
a random number storage area for storing a plurality of random number values generated by the random number generating circuit;
a lottery value storage area in which a plurality of lottery value groups used in the lottery are stored;
a lottery selection storage area in which a plurality of lottery selection information used for the lottery is stored;
A lottery means (e.g., a main CPU 101) that performs lottery processing based on the plurality of lottery selection information stored in the lottery selection storage area,
The lottery selection information includes information for selecting a lottery value group required for a lottery from the plurality of lottery value groups stored in the lottery value storage area, and also includes composite information (e.g., composite data) in which at least random number selection information (e.g., an offset value) for selecting a random number value required for a lottery from the plurality of random number values stored in the random number storage area and lottery number information (e.g., the number of lotteries) indicating the number of lotteries in the lottery process are configured as a single piece of information,
The lottery means executes a lottery process based on the lottery selection information, the random number selection information, and the lottery count information stored in the lottery selection storage area.

上記第28の課題を解決するために、本発明では、以下のような構成の第64の遊技機を提供する。 To solve the problem no. 28 above, the present invention provides a gaming machine no. 64 having the following configuration:

複数の乱数値を発生可能な乱数発生回路(例えば、乱数回路110)と、
前記乱数発生回路が発生させた複数の乱数値を格納する乱数値格納領域と、
抽籤に使用される複数の抽籤値群が格納された抽籤値格納領域と、
抽籤に使用される複数の抽籤選択情報が格納された抽籤選択格納領域と、
前記抽籤選択格納領域に格納された前記複数の抽籤選択情報に基づいて出玉抽籤処理を行う出玉抽籤手段(例えば、メインCPU101)と、
遊技開始時に抽籤により内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、を備え、
前記乱数値格納領域には、前記内部当籤役決定手段による抽籤で使用される第1の乱数値と、前記出玉抽籤手段による前記出玉抽籤処理で使用可能な複数の第2の乱数値とが別個に格納され、
前記抽籤選択情報には、前記抽籤値格納領域に格納された前記複数の抽籤値群の中から前記出玉抽籤処理で必要な抽籤値群を選択するための情報が含まれるとともに、少なくとも、前記乱数値格納領域に格納された前記複数の第2の乱数値の中から前記出玉抽籤処理で必要な所定の第2の乱数値を選択するための乱数選択情報(例えば、オフセット値)と前記出玉抽籤処理における抽籤回数を示す抽籤回数情報(例えば、抽籤回数)とが一つの情報として構成された複合情報(例えば、複合データ)が含まれ、
前記出玉抽籤手段は、前記抽籤選択格納領域に格納された、前記抽籤選択情報、前記乱数選択情報及び前記抽籤回数情報に基づいて抽籤処理を実行する
ことを特徴とする遊技機。
A random number generating circuit (e.g., random number circuit 110) capable of generating a plurality of random number values;
a random number storage area for storing a plurality of random number values generated by the random number generating circuit;
a lottery value storage area in which a plurality of lottery value groups used in the lottery are stored;
a lottery selection storage area in which a plurality of lottery selection information used for the lottery is stored;
A ball output lottery means (e.g., the main CPU 101) that performs a ball output lottery process based on the plurality of lottery selection information stored in the lottery selection storage area;
An internal lottery combination determining means (for example, an internal lottery process) for determining an internal lottery combination by lottery at the start of a game,
The random number storage area stores a first random number used in the lottery by the internal winning combination determining means and a plurality of second random number values usable in the ball output lottery process by the ball output lottery means separately;
The lottery selection information includes information for selecting a lottery value group required in the ball output lottery processing from the plurality of lottery value groups stored in the lottery value storage area, and also includes composite information (e.g., composite data) in which at least random number selection information (e.g., an offset value) for selecting a predetermined second random number value required in the ball output lottery processing from the plurality of second random number values stored in the random number storage area and lottery number information (e.g., the number of lotteries) indicating the number of lotteries in the ball output lottery processing are configured as a single piece of information,
The ball payout lottery means executes lottery processing based on the lottery selection information, the random number selection information, and the lottery count information stored in the lottery selection storage area.

上記構成の本発明の第59~第64の遊技機によれば、メイン側に設けられたROMの空き容量を増やし、ROM容量が圧迫されることを抑制することができる。 According to the gaming machines of the present invention Nos. 59 to 64 configured as described above, it is possible to increase the free space in the ROM provided on the main side and prevent the ROM capacity from being overloaded.

[第65~第67の遊技機]
従来、上述した構成の遊技機において、遊技機に設けられた設定キーを操作することにより、設定値(例えば1~6)を7セグLED(Light Emitting Diode)で表示する遊技機が知られている(例えば、特開2013-042870号公報参照)。
[Gaming machines no. 65 to no. 67]
Conventionally, in a gaming machine having the above-mentioned configuration, a gaming machine is known in which a setting value (e.g., 1 to 6) is displayed on a 7-segment LED (Light Emitting Diode) by operating a setting key provided on the gaming machine (see, for example, JP 2013-042870 A).

ところで、従来、AT遊技の抽籤テーブルや抽籤処理プログラムは、副制御基板に設けられたROMに保存されている。しかしながら、近年、遊技機業界に特有の理由から、AT遊技の抽籤に係るテーブル及びプログラムも主制御基板に設けられたROMに記憶する必要がある。このため、規則により小容量に制限されている主制御基板のROM容量が圧迫されることになる。 Conventionally, lottery tables and lottery processing programs for AT games have been stored in a ROM provided on a sub-control board. However, in recent years, for reasons specific to the gaming machine industry, it has become necessary to store tables and programs related to lotteries for AT games in the ROM provided on the main control board. This puts pressure on the ROM capacity of the main control board, which is limited to a small capacity by regulations.

本発明は上記第29の課題を解決するためになされたものであり、本発明の第29の目的は、主制御基板側(メイン側)に設けられたROMの空き容量を増やし、ROM容量が圧迫されることを抑制することが可能な遊技機を提供することである。 The present invention has been made to solve the twenty-ninth problem above, and the twenty-ninth object of the present invention is to provide an amusement machine that can increase the free space of the ROM provided on the main control board side (main side) and prevent the ROM capacity from being overloaded.

上記第29の課題を解決するために、本発明では、以下のような構成の第65の遊技機を提供する。 To solve the problem no. 29 above, the present invention provides a gaming machine no. 65 having the following configuration:

遊技者にとっての有利度合を定めた設定値に関する情報(例えば、設定値の内部値「0」~「3」)を格納する設定値格納領域と、
表示器(例えば、7セグLED)と、
前記設定値格納領域に格納された前記設定値に関する情報に対応する設定値(例えば、設定値「1」,「2」,「5」,「6」)を前記表示器に表示するための表示データを生成する設定値表示手段(例えば、設定値7セグ表示処理)と、を備え、
前記設定値格納領域に格納される前記設定値に関する情報としては、0以上の所定の整数範囲内において、該所定の整数範囲内の最小整数値及び最大整数値を含む所定数の整数が設定され、
前記表示器に表示される前記設定値としては、1以上の特定の整数範囲内において該特定の整数範囲内の最小整数値及び最大整数値を含む前記所定数の整数が設定され、
前記設定値表示手段は、前記設定値格納領域に格納された前記設定値に関する情報に対して特定の演算を施して、当該設定値に関する情報を対応する設定値に変換し、該変換された設定値の表示データを生成する
ことを特徴とする遊技機。
A setting value storage area for storing information about a setting value that determines the degree of advantage for a player (for example, an internal value of the setting value "0" to "3");
A display (e.g., a 7-segment LED);
a setting value display means (e.g., a setting value 7-segment display process) that generates display data for displaying a setting value (e.g., setting values "1", "2", "5", "6") corresponding to information about the setting value stored in the setting value storage area on the display device,
The information about the setting value stored in the setting value storage area is set to a predetermined number of integers within a predetermined integer range of 0 or more, the integers including a minimum integer value and a maximum integer value within the predetermined integer range,
As the setting value to be displayed on the display device, the predetermined number of integers including a minimum integer value and a maximum integer value within a specific integer range of 1 or more is set,
The setting value display means performs a specific operation on information regarding the setting value stored in the setting value storage area, converts the information regarding the setting value into a corresponding setting value, and generates display data for the converted setting value.

また、前記本発明の第65の遊技機では、前記設定値表示手段は、前記特定の演算において、前記設定値格納領域に格納された前記設定値に関する情報に対して所定のビットセット処理を施し、該所定のビットセット処理が施された前記設定値に関する情報を、該所定のビットセット処理が施される前の前記設定値に関する情報に加算して対応する設定値を生成するようにしてもよい。 Furthermore, in the gaming machine of the 65th aspect of the present invention, the setting value display means may, in the specific calculation, perform a predetermined bit set process on the information relating to the setting value stored in the setting value storage area, and add the information relating to the setting value that has been subjected to the predetermined bit set process to the information relating to the setting value before the predetermined bit set process is applied to generate a corresponding setting value.

上記第29の課題を解決するために、本発明では、以下のような構成の第66の遊技機を提供する。 To solve the problem no. 29 above, the present invention provides a gaming machine no. 66 having the following configuration:

遊技者にとっての有利度合を定めた設定値に関する情報(例えば、設定値の内部値「0」~「3」)を格納する設定値格納領域と、
表示器(例えば、7セグLED)と、
前記設定値格納領域に格納された前記設定値に関する情報を前記表示器に表示される設定値(例えば、設定値「1」,「2」,「5」,「6」)に変換する設定値変換手段(例えば、設定値7セグ表示処理のS1521,S1522)と、を備え、
前記設定値格納領域に格納される前記設定値に関する情報としては、0以上の所定の整数範囲内において、該所定の整数範囲内の最小整数値及び最大整数値を含む所定数の整数が設定され、
前記表示器に表示される前記設定値としては、1以上の特定の整数範囲内において該特定の整数範囲内の最小整数値及び最大整数値を含む前記所定数の整数が設定され、
前記設定値変換手段は、前記設定値格納領域に格納された前記設定値に関する情報に対して特定の演算を施して、当該設定値に関する情報を対応する設定値に変換し、
前記所定の整数範囲は、前記特定の整数範囲より小さい
ことを特徴とする遊技機。
A setting value storage area for storing information about a setting value that determines the degree of advantage for a player (for example, an internal value of the setting value "0" to "3");
A display (e.g., a 7-segment LED);
a setting value conversion means (e.g., S1521, S1522 of the setting value 7-segment display process) for converting information about the setting value stored in the setting value storage area into a setting value to be displayed on the display (e.g., setting values "1", "2", "5", "6");
The information about the setting value stored in the setting value storage area is set to a predetermined number of integers within a predetermined integer range of 0 or more, the integers including a minimum integer value and a maximum integer value within the predetermined integer range,
As the setting value to be displayed on the display device, the predetermined number of integers including a minimum integer value and a maximum integer value within a specific integer range of 1 or more is set,
the setting value conversion means performs a specific operation on the information about the setting value stored in the setting value storage area to convert the information about the setting value into a corresponding setting value;
The gaming machine, wherein the predetermined integer range is smaller than the specific integer range.

上記第29の課題を解決するために、本発明では、以下のような構成の第67の遊技機を提供する。 To solve the problem no. 29 above, the present invention provides a gaming machine no. 67 having the following configuration:

遊技者にとっての有利度合を定めた設定値に関する情報(例えば、設定値の内部値「0」~「3」)を格納する設定値格納領域と、
表示器(例えば、7セグLED)と、
前記設定値格納領域に格納された前記設定値に関する情報に対応する設定値(例えば、設定値「1」,「2」,「5」,「6」)を前記表示器に表示するための表示データを生成する設定値表示手段(例えば、設定値7セグ表示処理)と、を備え、
前記設定値格納領域に格納される前記設定値に関する情報としては、0以上の所定の整数範囲内において、該所定の整数範囲内の最小整数値及び最大整数値を含む所定数の整数が設定され、
前記表示器に表示される前記設定値としては、1以上の特定の整数範囲内において該特定の整数範囲内の最小整数値及び最大整数値を含む前記所定数の整数が設定され、
前記設定値表示手段は、前記設定値格納領域に格納された前記設定値に関する情報に対して特定の演算を施して、当該設定値に関する情報を対応する設定値に変換し、該変換された設定値の表示データを生成し、
前記設定値表示手段は、前記特定の演算において、前記設定値格納領域に格納された前記設定値に関する情報に対して所定のビットセット処理を施し、該所定のビットセット処理が施された前記設定値に関する情報を、該所定のビットセット処理が施される前の前記設定値に関する情報に加算して対応する設定値を生成し、
前記設定値に関する情報及び前記設定値はともに、8ビットのデータで構成され、
前記設定値表示手段は、前記所定のビットセット処理において、前記設定値格納領域に格納された前記設定値に関する情報のデータのビット0に1をセットする
ことを特徴とする遊技機。
A setting value storage area for storing information about a setting value that determines the degree of advantage for a player (for example, an internal value of the setting value "0" to "3");
A display (e.g., a 7-segment LED);
a setting value display means (e.g., a setting value 7-segment display process) that generates display data for displaying a setting value (e.g., setting values "1", "2", "5", "6") corresponding to information about the setting value stored in the setting value storage area on the display device,
The information about the setting value stored in the setting value storage area is set to a predetermined number of integers within a predetermined integer range of 0 or more, the integers including a minimum integer value and a maximum integer value within the predetermined integer range,
As the setting value to be displayed on the display device, the predetermined number of integers including a minimum integer value and a maximum integer value within a specific integer range of 1 or more is set,
the setting value display means performs a specific operation on the information about the setting value stored in the setting value storage area to convert the information about the setting value into a corresponding setting value, and generates display data for the converted setting value;
the setting value display means, in the specific computation, performs a predetermined bit set process on information relating to the setting value stored in the setting value storage area, and adds the information relating to the setting value on which the predetermined bit set process has been performed to information relating to the setting value before the predetermined bit set process has been performed to generate a corresponding setting value;
The information about the setting value and the setting value are both composed of 8-bit data,
The gaming machine, wherein the setting value display means sets bit 0 of data of information relating to the setting value stored in the setting value storage area to 1 in the predetermined bit set process.

上記構成の本発明の第65~第67の遊技機によれば、メイン側に設けられたROMの空き容量を増やし、ROM容量が圧迫されることを抑制することができる。 According to the gaming machines of the present invention Nos. 65 to 67 configured as described above, it is possible to increase the free space in the ROM provided on the main side and prevent the ROM capacity from being overloaded.

[第68~第70の遊技機]
従来、上述した構成の遊技機において、停止操作によって停止表示された図柄のコードナンバーが主制御回路から副制御回路へ送信されると、サブCPUは、図柄番号変換テーブルを参照して、各図柄のコードナンバーを図柄番号に変換し、この図柄番号の組合せから図柄組合せテーブルに基づいて役情報番号を検出し、内部当籤役を判別する遊技機が知られている(例えば、特開2004-254718号公報参照)。
[Gaming machines no. 68 to no. 70]
Conventionally, in a gaming machine having the above-mentioned configuration, when the code numbers of the symbols stopped and displayed by the stop operation are transmitted from the main control circuit to the sub-control circuit, the sub-CPU refers to a pattern number conversion table to convert the code numbers of each symbol into a pattern number, and detects a role information number from the combination of these pattern numbers based on the pattern combination table, thereby determining the internal winning role (see, for example, JP 2004-254718 A).

特開2004-254718号公報で開示されている当籤役の変換処理や成立役の検出処理は、ROMの容量制限が無い副制御回路で行われている。しかしながら、例えば、当籤役の変換処理や成立役の検出処理などは、通常、ループ処理で構成されるので、これらの処理を、規則によりROM容量が小容量に制限されている主制御回路で実行すると、主制御側のROM容量が圧迫されることになる。 The winning combination conversion process and combination detection process disclosed in JP 2004-254718 A are performed by a sub-control circuit that has no ROM capacity restrictions. However, for example, the winning combination conversion process and combination detection process are usually configured as loop processes, so if these processes are executed by the main control circuit, which is limited to a small ROM capacity by regulations, the ROM capacity of the main control side will be strained.

本発明は上記第30の課題を解決するためになされたものであり、本発明の第30の目的は、例えば、当籤役の変換処理や成立役の検出処理などのループ処理を必要とする処理を主制御基板側(メイン側)で行っても、メイン側のROM容量の圧迫を抑制することが可能な遊技機を提供することである。 The present invention has been made to solve the 30th problem, and the 30th object of the present invention is to provide a gaming machine that can suppress the pressure on the ROM capacity on the main control board (main side) even if processes that require loop processing, such as the conversion process of winning roles and the detection process of completed roles, are performed on the main control board (main side).

上記第30の課題を解決するために、本発明では、以下のような構成の第68の遊技機を提供する。 In order to solve the 30th problem above, the present invention provides a 68th gaming machine having the following configuration:

アキュームレータ(例えば、Aレジスタ)と、
第1ペアレジスタ(例えば、HLレジスタ)と、
第2ペアレジスタ(例えば、BCレジスタ)と、
所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
所定の条件が成立しているときに、前記内部当籤役決定手段により決定された前記内部当籤役に関する情報を、特定の内部当籤役に関する情報に変換可能にする内部当籤役変換手段(例えば、図柄設定処理のS2033~S2037)と、
前記特定の内部当籤役への変換対象となる所定の内部当籤役に関する情報が格納された特定情報格納領域(例えば、ボーナス作動中小役当籤番号変換テーブル)と、を備え、
前記内部当籤役変換手段は、
前記内部当籤役決定手段により決定された前記内部当籤役に関する情報を前記アキュームレータにセットし、
前記特定情報格納領域の先頭アドレスの情報を前記第1ペアレジスタにセットし、
前記特定情報格納領域のバイト数を前記第2ペアレジスタにセットし、
前記アキュームレータ、前記第1ペアレジスタ及び前記第2ペアレジスタへのデータのセット処理の終了後、所定のブロックサーチ命令(例えば、CPIR命令)を実行することにより、前記内部当籤役決定手段により決定された前記内部当籤役が前記所定の内部当籤役であるか否かを検出する
ことを特徴とする遊技機。
An accumulator (e.g., the A register);
A first pair of registers (e.g., an HL register);
A second pair of registers (e.g., the BC register); and
An internal winning combination determining means (e.g., an internal lottery process) for determining an internal winning combination with a predetermined probability;
An internal winning combination conversion means (e.g., S2033 to S2037 of the symbol setting process) that converts information on the internal winning combination determined by the internal winning combination determination means into information on a specific internal winning combination when a predetermined condition is established;
A specific information storage area (for example, a bonus activation small role lottery number conversion table) in which information on a predetermined internal winning role to be converted into the specific internal winning role is stored,
The internal winning combination conversion means is
Setting information about the internal winning combination determined by the internal winning combination determining means in the accumulator;
setting information of the top address of the specific information storage area in the first pair of registers;
setting the number of bytes of the specific information storage area in the second pair of registers;
a predetermined block search command (e.g., a CPIR command) is executed after the data setting process in the accumulator, the first pair register, and the second pair register is completed, thereby detecting whether or not the internal winning role determined by the internal winning role determination means is the predetermined internal winning role.

上記第30の課題を解決するために、本発明では、以下のような構成の第69の遊技機を提供する。 In order to solve the 30th problem above, the present invention provides a 69th gaming machine having the following configuration:

アキュームレータ(例えば、Aレジスタ)と、
第1ペアレジスタ(例えば、HLレジスタ)と、
第2ペアレジスタ(例えば、BCレジスタ)と、
所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
遊技者にとって有利な特別遊技(例えば、ボーナス)が作動中であるときに、前記内部当籤役決定手段により決定された前記内部当籤役に関する情報を、特定の内部当籤役に関する情報に変換可能にする内部当籤役変換手段(例えば、図柄設定処理のS2033~S2037)と、
前記特定の内部当籤役への変換対象となる所定の内部当籤役に関する情報が格納された特定情報格納領域(例えば、ボーナス作動中小役当籤番号変換テーブル)と、を備え、
前記内部当籤役変換手段は、
前記内部当籤役決定手段により決定された前記内部当籤役に関する情報を前記アキュームレータにセットし、
前記特定情報格納領域の先頭アドレスの情報を前記第1ペアレジスタにセットし、
前記特定情報格納領域のバイト数を前記第2ペアレジスタにセットし、
前記アキュームレータ、前記第1ペアレジスタ及び前記第2ペアレジスタへのデータのセット処理の終了後、所定のブロックサーチ命令(例えば、CPIR命令)を実行することにより、前記内部当籤役決定手段により決定された前記内部当籤役が前記所定の内部当籤役であるか否かを検出する
ことを特徴とする遊技機。
An accumulator (e.g., the A register);
A first pair of registers (e.g., an HL register);
A second pair of registers (e.g., the BC register); and
An internal winning combination determining means (e.g., an internal lottery process) for determining an internal winning combination with a predetermined probability;
an internal winning combination conversion means (e.g., S2033 to S2037 of the symbol setting process) that converts information on the internal winning combination determined by the internal winning combination determination means into information on a specific internal winning combination when a special game (e.g., a bonus) advantageous to a player is in operation;
A specific information storage area (for example, a bonus activation small role lottery number conversion table) in which information on a predetermined internal winning role to be converted into the specific internal winning role is stored,
The internal winning combination conversion means is
Setting information about the internal winning combination determined by the internal winning combination determining means in the accumulator;
setting information of the top address of the specific information storage area in the first pair of registers;
setting the number of bytes of the specific information storage area in the second pair of registers;
a predetermined block search command (e.g., a CPIR command) is executed after the data setting process in the accumulator, the first pair register, and the second pair register is completed, thereby detecting whether or not the internal winning role determined by the internal winning role determination means is the predetermined internal winning role.

上記第30の課題を解決するために、本発明では、以下のような構成の第70の遊技機を提供する。 In order to solve the 30th problem above, the present invention provides a 70th gaming machine having the following configuration:

アキュームレータ(例えば、Aレジスタ)と、
第1ペアレジスタ(例えば、HLレジスタ)と、
第2ペアレジスタ(例えば、BCレジスタ)と、
所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
所定の条件が成立しているときに、前記内部当籤役決定手段により決定された前記内部当籤役に係る当籤番号を、特定の内部当籤役に係る当籤番号に変換可能にする内部当籤役変換手段(例えば、図柄設定処理のS2033~S2037)と、
前記特定の内部当籤役への変換対象となる所定の内部当籤役に係る当籤番号が格納された特定当籤番号格納領域(例えば、ボーナス作動中小役当籤番号変換テーブル)と、を備え、
前記内部当籤役変換手段は、
前記内部当籤役決定手段により決定された前記内部当籤役に係る当籤番号を前記アキュームレータにセットし、
前記特定当籤番号格納領域の先頭アドレスの情報を前記第1ペアレジスタにセットし、
前記特定当籤番号格納領域のバイト数を前記第2ペアレジスタにセットし、
前記アキュームレータ、前記第1ペアレジスタ及び前記第2ペアレジスタへのデータのセット処理の終了後、所定のブロックサーチ命令(例えば、CPIR命令)を実行することにより、前記内部当籤役決定手段により決定された前記内部当籤役が前記所定の内部当籤役であるか否かを検出する
ことを特徴とする遊技機。
An accumulator (e.g., the A register);
A first pair of registers (e.g., an HL register);
A second pair of registers (e.g., the BC register); and
An internal winning combination determining means (e.g., an internal lottery process) for determining an internal winning combination with a predetermined probability;
An internal winning combination conversion means (e.g., S2033 to S2037 of the symbol setting process) that converts the winning number related to the internal winning combination determined by the internal winning combination determination means into a winning number related to a specific internal winning combination when a predetermined condition is established;
A specific winning number storage area (for example, a bonus activation small win number conversion table) in which a winning number related to a predetermined internal winning role that is to be converted into the specific internal winning role is stored.
The internal winning combination conversion means is
A winning number relating to the internal winning combination determined by the internal winning combination determination means is set in the accumulator;
Set the information of the top address of the specific lottery number storage area in the first pair register;
Set the number of bytes of the specific lottery number storage area in the second pair of registers;
a predetermined block search command (e.g., a CPIR command) is executed after the data setting process in the accumulator, the first pair register, and the second pair register is completed, thereby detecting whether or not the internal winning role determined by the internal winning role determination means is the predetermined internal winning role.

上記構成の本発明の第68~第70の遊技機によれば、例えば、当籤役の変換処理や成立役の検出処理などのループ処理を必要とする処理をメイン側で行っても、メイン側のROM容量の圧迫を抑制することができる。 According to the gaming machines of the present invention Nos. 68 to 70 configured as described above, even if processes requiring loop processing, such as the conversion process of winning roles and the detection process of completed roles, are performed on the main side, it is possible to suppress the pressure on the ROM capacity on the main side.

[第71~第73の遊技機]
従来、上述した構成の遊技機において、遊技機に関する試験を行うための試験端子基板が図柄制御基板(主制御基板)に接続された遊技機が知られている(例えば、特開2003-144630号公報参照)。
[Amusement machines no. 71 to no. 73]
Conventionally, in a gaming machine having the above-mentioned configuration, a gaming machine is known in which a test terminal board for testing the gaming machine is connected to a symbol control board (main control board) (see, for example, Japanese Patent Application Laid-Open No. 2003-144630).

ところで、従来、遊技機を試験するための試験装置に接続される試験端子基板は、主制御基板に接続される試験端子基板と、副制御基板に接続される試験端子基板とで構成されている。しかしながら、近年、試験仕様の変更により、副制御基板に接続されていた試験端子基板も主制御基板に接続して、遊技機の試験を行うようになった。この場合、試験関連の処理を主制御基板側で行うことになるので、規則により小容量に制限されている主制御基板のROM容量が圧迫されることになる。 Conventionally, a test terminal board connected to a test device for testing gaming machines is composed of a test terminal board connected to a main control board and a test terminal board connected to a sub-control board. However, in recent years, due to changes in test specifications, the test terminal board that was connected to the sub-control board is now also connected to the main control board to test gaming machines. In this case, the test-related processing is carried out on the main control board side, which puts pressure on the ROM capacity of the main control board, which is limited to a small capacity by regulations.

本発明は上記第31の課題を解決するためになされたものであり、本発明の第31の目的は、主制御基板側(メイン側)に設けられたROMの空き容量を増やし、ROM容量が圧迫されることを抑制することが可能な遊技機を提供することである。 The present invention has been made to solve the thirty-first problem, and the thirty-first object of the present invention is to provide an amusement machine that can increase the free space of the ROM provided on the main control board side (main side) and prevent the ROM capacity from being overloaded.

上記第31の課題を解決するために、本発明では、以下のような構成の第71の遊技機を提供する。 In order to solve the problem no. 31 above, the present invention provides a gaming machine no. 71 having the following configuration:

第1のレジスタ(例えば、Cレジスタ)と、
第2のレジスタ(例えば、Bレジスタ)と、
ペアレジスタ(例えば、HLレジスタ)と、
1以上の出力ポートを使用して、各出力ポートから対応する信号を出力する信号出力手段(例えば、試験信号出力処理)と、
前記信号出力手段から信号を出力するための出力データが格納された出力データ格納領域(例えば、規定外出力ポート格納領域)と、を備え、
前記信号出力手段は、
最初に信号が出力される前記出力ポートのポート番号を前記第1のレジスタにセットし、
使用する前記出力ポートの数を前記第2のレジスタにセットし、
前記出力データ格納領域の先頭アドレスを前記ペアレジスタにセットし、
前記第1のレジスタ、前記第2のレジスタ及び前記ペアレジスタへのデータのセット処理の終了後、所定の連続出力命令(例えば、OTICR命令)を実行することにより、各出力ポートに対応する信号を連続して出力する
ことを特徴とする遊技機。
A first register (e.g., the C register);
a second register (e.g., the B register);
A pair of registers (e.g., the HL register);
A signal output means (e.g., a test signal output process) that uses one or more output ports to output a corresponding signal from each output port;
an output data storage area (for example, a non-standard output port storage area) in which output data for outputting a signal from the signal output means is stored;
The signal output means is
A port number of the output port from which a signal is first output is set in the first register;
Setting the number of the output ports to be used in the second register;
A start address of the output data storage area is set in the pair register;
A gaming machine characterized in that, after completion of the process of setting data to the first register, the second register, and the pair register, a predetermined continuous output command (e.g., an OTICR command) is executed to continuously output signals corresponding to each output port.

上記第31の課題を解決するために、本発明では、以下のような構成の第72の遊技機を提供する。 To solve the problem no. 31 above, the present invention provides a gaming machine no. 72 having the following configuration:

第1のレジスタ(例えば、Cレジスタ)と、
第2のレジスタ(例えば、Bレジスタ)と、
ペアレジスタ(例えば、HLレジスタ)と、
1以上の出力ポートを使用して、各出力ポートから対応する信号を出力する信号出力手段(例えば、試験信号出力処理)と、
前記信号出力手段から信号を出力するための出力データが格納された出力データ格納領域(例えば、規定外出力ポート格納領域)と、を備え、
前記信号出力手段は、
最初に信号が出力される前記出力ポートのポート番号を前記第1のレジスタにセットし、
使用する前記出力ポートの数を前記第2のレジスタにセットし、
前記出力データ格納領域の先頭アドレスを前記ペアレジスタにセットし、
前記第1のレジスタ、前記第2のレジスタ及び前記ペアレジスタへのデータのセット処理の終了後、所定の連続出力命令(例えば、OTICR命令)を実行することにより、各出力ポートに対応する信号を連続して出力し、
前記信号出力手段から出力される信号が、外部の試験機に出力される試験信号であり、出力ポート毎に出力される試験信号の種別が異なる
ことを特徴とする遊技機。
A first register (e.g., the C register);
a second register (e.g., the B register);
A pair of registers (e.g., the HL register);
A signal output means (e.g., a test signal output process) that uses one or more output ports to output a corresponding signal from each output port;
an output data storage area (for example, a non-standard output port storage area) in which output data for outputting a signal from the signal output means is stored;
The signal output means is
A port number of the output port from which a signal is first output is set in the first register;
Setting the number of the output ports to be used in the second register;
A start address of the output data storage area is set in the pair register;
After the data is set in the first register, the second register, and the pair register, a predetermined continuous output command (e.g., an OTICR command) is executed to continuously output signals corresponding to each output port;
A gaming machine, characterized in that the signal output from the signal output means is a test signal output to an external testing machine, and the type of test signal output varies for each output port.

上記第31の課題を解決するために、本発明では、以下のような構成の第73の遊技機を提供する。 To solve the problem no. 31 above, the present invention provides a gaming machine no. 73 having the following configuration:

第1のレジスタ(例えば、Cレジスタ)と、
第2のレジスタ(例えば、Bレジスタ)と、
ペアレジスタ(例えば、HLレジスタ)と、
1以上の出力ポートを使用して、各出力ポートから対応する信号を出力する信号出力手段(例えば、試験信号出力処理)と、
前記信号出力手段から信号を出力するための出力データが格納された出力データ格納領域(例えば、規定外出力ポート格納領域)と、を備え、
前記信号出力手段は、
最初に信号が出力される前記出力ポートのポート番号を前記第1のレジスタにセットし、
使用する前記出力ポートの数を前記第2のレジスタにセットし、
前記出力データ格納領域の先頭アドレスを前記ペアレジスタにセットし、
前記第1のレジスタ、前記第2のレジスタ及び前記ペアレジスタへのデータのセット処理の終了後、所定の連続出力命令(例えば、OTICR命令)を実行することにより、各出力ポートに対応する信号を連続して出力し、
前記所定の連続出力命令では、
前記ペアレジスタにセットされているアドレスに格納されているデータを前記第1のレジスタにセットされているポート番号の出力ポートにセットする第1の処理、
前記第1の処理後、前記第2のレジスタにセットされている前記出力ポートの数を1減算し、前記第1のレジスタにセットされているポート番号の値を1加算し、前記ペアレジスタにセットされているアドレスの値を1加算する第2の処理、及び、
前記第2の処理後、前記第1のレジスタにセットされているポート番号の値が0であるか否かを判定し、ポート番号の値が0である場合には処理を終了し、ポート番号の値が0以外である場合には、前記第1の処理以降の処理を繰り返す第3の処理が、一括して実行される
ことを特徴とする遊技機。
A first register (e.g., the C register);
a second register (e.g., the B register);
A pair of registers (e.g., the HL register);
A signal output means (e.g., a test signal output process) that uses one or more output ports to output a corresponding signal from each output port;
an output data storage area (for example, a non-standard output port storage area) in which output data for outputting a signal from the signal output means is stored;
The signal output means is
A port number of the output port from which a signal is first output is set in the first register;
Setting the number of the output ports to be used in the second register;
A start address of the output data storage area is set in the pair register;
After the data is set in the first register, the second register, and the pair register, a predetermined continuous output command (e.g., an OTICR command) is executed to continuously output signals corresponding to each output port;
In the predetermined continuous output command,
a first process of setting data stored at an address set in the pair register to an output port of a port number set in the first register;
a second process of subtracting 1 from the number of output ports set in the second register, adding 1 to the value of the port number set in the first register, and adding 1 to the value of the address set in the pair register after the first process; and
a third process for repeating the first process and subsequent processes after the second process, which determines whether the value of the port number set in the first register is 0 or not, and terminates the process if the value of the port number is 0, and repeats the first process and subsequent processes if the value of the port number is other than 0, is executed all at once.

上記構成の本発明の第71~第73の遊技機によれば、メイン側に設けられたROMの空き容量を増やし、ROM容量が圧迫されることを抑制することができる。 According to the gaming machines of the present invention Nos. 71 to 73 configured as described above, it is possible to increase the free space in the ROM provided on the main side and prevent the ROM capacity from being overloaded.

[第74~第76の遊技機]
従来、上述した構成の遊技機において、遊技の進行を遅延(一時的に停止)させるフリーズ(遊技ロック)の待機期間で所定の抽籤結果が得られ、有効ラインに所定の図柄組合せが停止された場合に、フリーズの予約条件に基づいて、フリーズを実行する遊技機が知られている(例えば、特開2015-003186号公報参照)。
[Amusement machines no. 74 to no. 76]
Conventionally, in a gaming machine having the above-described configuration, when a predetermined lottery result is obtained during the waiting period of a freeze (game lock) that delays (temporarily stops) the progress of the game and a predetermined pattern combination is stopped on an active line, a gaming machine that executes a freeze based on the reservation conditions for the freeze is known (for example, see JP 2015-003186 A).

ところで、近年の遊技機では、遊技ロックを用いた演出が盛んに行われ、この遊技ロックの抽籤テーブルや抽籤処理プログラムは、主制御基板に設けられたROMに保存されている。しかしながら、主制御基板のROM容量は規則により小容量に制限されているので、遊技ロックの抽籤に係るテーブル及びプログラムにより、主制御基板のROM容量が圧迫される可能性がある。 In recent gaming machines, the use of game locks has become commonplace, and the lottery tables and lottery processing programs for these game locks are stored in a ROM provided on the main control board. However, the ROM capacity of the main control board is limited to a small capacity by regulations, so there is a possibility that the tables and programs related to the game lock lottery will put a strain on the ROM capacity of the main control board.

本発明は上記第32の課題を解決するためになされたものであり、本発明の第32の目的は、遊技ロック機能を備えた遊技機において、主制御基板側(メイン側)に設けられたROMの空き容量を増やし、遊技ロックの抽籤に係るテーブル及びプログラムによるROM容量の圧迫を抑制することである。 The present invention has been made to solve the thirty-second problem, and the thirty-second object of the present invention is to increase the free space of the ROM provided on the main control board (main side) in a gaming machine equipped with a gaming lock function, and to suppress the pressure on the ROM capacity caused by tables and programs related to the gaming lock lottery.

上記第32の課題を解決するために、本発明では、以下のような構成の第74の遊技機を提供する。 In order to solve the problem no. 32 above, the present invention provides a gaming machine no. 74 having the following configuration:

第1のレジスタ(例えば、Aレジスタ)と、
第2のレジスタ(例えば、Eレジスタ)と、
ペアレジスタ(例えば、HLレジスタ)と、
遊技の進行を一時的に停止する遊技ロックを実行するロック実行手段(例えば、遊技ロック設定処理)と、
判定フラグ(例えば、遊技ロック判定フラグ)及び予約フラグ(例えば、遊技ロック予約フラグ)が格納されたフラグ格納領域と、
遊技ロックを行うか否かを抽籤により決定し、前記判定フラグ又は前記予約フラグに遊技ロック情報を格納可能な遊技ロック抽籤手段(例えば、スタート時出玉関連抽籤処理)と、を備え、
前記ロック実行手段は、
前記フラグ格納領域のアドレスを前記ペアレジスタにセットし、
所定の指定レジスタロード命令(例えば、INLD命令)を実行して、前記判定フラグを前記第1のレジスタにセットする処理、前記予約フラグを前記第2のレジスタにセットする処理、及び、前記ペアレジスタにセットされたアドレスを更新する処理を一括して行い、
前記第1のレジスタに前記遊技ロック情報が格納されている場合には、当該遊技ロック情報に対応する遊技ロックを実行する
ことを特徴とする遊技機。
A first register (e.g., the A register);
a second register (e.g., an E register); and
A pair of registers (e.g., the HL register);
A lock execution means (e.g., a game lock setting process) for executing a game lock that temporarily stops the progress of a game;
A flag storage area in which a determination flag (e.g., a game lock determination flag) and a reservation flag (e.g., a game lock reservation flag) are stored;
A game lock lottery means (for example, a lottery process related to balls to be paid at the start) is provided for determining by lottery whether or not to perform a game lock and storing game lock information in the judgment flag or the reservation flag.
The lock execution means includes:
setting the address of the flag storage area in the pair of registers;
Executing a predetermined designated register load instruction (e.g., an INLD instruction) to simultaneously perform a process of setting the determination flag in the first register, a process of setting the reservation flag in the second register, and a process of updating the address set in the pair register;
When the game lock information is stored in the first register, a game lock corresponding to the game lock information is executed.

また、前記本発明の第74の遊技機では、前記遊技ロック実行手段は、前記所定の指定レジスタロード命令が実行された後、前記フラグ格納領域の前記判定フラグに前記第2のレジスタにセットされているデータを格納するようにしてもよい。 In addition, in the gaming machine of the 74th aspect of the present invention, the gaming lock execution means may store the data set in the second register in the determination flag in the flag storage area after the predetermined designated register load command is executed.

上記第32の課題を解決するために、本発明では、以下のような構成の第75の遊技機を提供する。 In order to solve the problem no. 32 above, the present invention provides a gaming machine no. 75 having the following configuration:

第1のレジスタ(例えば、Aレジスタ)と、
第2のレジスタ(例えば、Eレジスタ)と、
ペアレジスタ(例えば、HLレジスタ)と、
格納されたデータによりアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、
遊技の進行を一時的に停止する遊技ロックを実行するロック実行手段(例えば、遊技ロック設定処理)と、
判定フラグ(例えば、遊技ロック判定フラグ)及び予約フラグ(例えば、遊技ロック予約フラグ)が格納されたフラグ格納領域と、
遊技ロックを行うか否かを抽籤により決定し、前記判定フラグ又は前記予約フラグに遊技ロック情報を格納可能な遊技ロック抽籤手段(例えば、スタート時出玉関連抽籤処理)と、を備え、
前記ロック実行手段は、
前記拡張レジスタを用いてアドレス指定を行うことができる所定の読み出し命令(例えば、LDQ命令)を実行することにより、前記フラグ格納領域のアドレスを前記ペアレジスタにセットし、
所定の指定レジスタロード命令(例えば、INLD命令)を実行して、前記判定フラグを前記第1のレジスタにセットする処理、前記予約フラグを前記第2のレジスタにセットする処理、及び、前記ペアレジスタにセットされたアドレスを更新する処理を一括して行い、
前記第1のレジスタに前記遊技ロック情報が格納されている場合には、当該遊技ロック情報に対応する遊技ロックを実行する
ことを特徴とする遊技機。
A first register (e.g., the A register);
a second register (e.g., an E register); and
A pair of registers (e.g., the HL register);
An extension register (e.g., a Q register) that can specify part of an address by storing data therein;
A lock execution means (e.g., a game lock setting process) for executing a game lock that temporarily stops the progress of a game;
A flag storage area in which a determination flag (e.g., a game lock determination flag) and a reservation flag (e.g., a game lock reservation flag) are stored;
A game lock lottery means (for example, a lottery process related to balls to be paid at the start) is provided, which determines whether or not to perform a game lock by lottery and can store game lock information in the judgment flag or the reservation flag.
The lock execution means includes:
By executing a predetermined read command (e.g., an LDQ command) capable of specifying an address using the extension register, the address of the flag storage area is set in the pair register;
Executing a predetermined designated register load instruction (e.g., an INLD instruction) to simultaneously perform a process of setting the determination flag in the first register, a process of setting the reservation flag in the second register, and a process of updating the address set in the pair register;
When the game lock information is stored in the first register, a game lock corresponding to the game lock information is executed.

上記第32の課題を解決するために、本発明では、以下のような構成の第76の遊技機を提供する。 To solve the problem No. 32 above, the present invention provides a gaming machine No. 76 having the following configuration:

第1のレジスタ(例えば、Aレジスタ)と、
第2のレジスタ(例えば、Eレジスタ)と、
第3のレジスタ(例えば、HLレジスタ)と、
遊技の進行を一時的に停止する遊技ロックを実行するロック実行手段(例えば、遊技ロック設定処理)と、
判定フラグ(例えば、遊技ロック判定フラグ)及び予約フラグ(例えば、遊技ロック予約フラグ)が格納されたフラグ格納領域と、
遊技ロックを行うか否かを抽籤により決定し、前記判定フラグ又は前記予約フラグに遊技ロック情報を格納可能な遊技ロック抽籤手段(例えば、スタート時出玉関連抽籤処理)と、を備え、
前記ロック実行手段は、
前記フラグ格納領域のアドレスを前記第3のレジスタにセットし、
所定の指定レジスタロード命令(例えば、INLD命令)を実行して、前記判定フラグを前記第1のレジスタにセットする処理、前記予約フラグを前記第2のレジスタにセットする処理、及び、前記第3のレジスタにセットされたアドレスを更新する処理を一括して行い、
前記所定の指定レジスタロード命令の実行後、前記フラグ格納領域の前記判定フラグに前記第2のレジスタにセットされているデータを格納し、その後、前記第2のレジスタにセットされているデータをクリアし、
前記第1のレジスタに前記遊技ロック情報が格納されている場合には、当該遊技ロック情報に対応する遊技ロックを実行する
ことを特徴とする遊技機。
A first register (e.g., the A register);
a second register (e.g., an E register); and
a third register (e.g., an HL register); and
A lock execution means (e.g., a game lock setting process) for executing a game lock that temporarily stops the progress of a game;
A flag storage area in which a determination flag (e.g., a game lock determination flag) and a reservation flag (e.g., a game lock reservation flag) are stored;
A game lock lottery means (for example, a lottery process related to balls to be paid at the start) is provided for determining by lottery whether or not to perform a game lock and storing game lock information in the judgment flag or the reservation flag.
The lock execution means includes:
setting the address of the flag storage area in the third register;
Executing a predetermined designated register load instruction (e.g., an INLD instruction) to simultaneously perform a process of setting the determination flag in the first register, a process of setting the reservation flag in the second register, and a process of updating the address set in the third register;
After the execution of the predetermined designated register load instruction, the data set in the second register is stored in the determination flag in the flag storage area, and then the data set in the second register is cleared;
When the game lock information is stored in the first register, a game lock corresponding to the game lock information is executed.

上記構成の本発明の第74~第76の遊技機によれば、遊技ロック機能を備えた遊技機において、メイン側に設けられたROMの空き容量を増やし、遊技ロックの抽籤に係るテーブル及びプログラムによるROM容量の圧迫を抑制することができる。 According to the gaming machines of the present invention Nos. 74 to 76 configured as described above, in a gaming machine equipped with a game lock function, it is possible to increase the free space in the ROM provided on the main side, and suppress the pressure on the ROM capacity caused by the tables and programs related to the game lock lottery.

1…パチスロ、3L,3C,3R…リール、4…リール表示窓、6…情報表示器、11…表示装置、17L,17C,17R…ストップボタン、18…サブ表示装置、71…主制御基板、72…副制御基板、90…主制御回路、91…マイクロプロセッサ、101…メインCPU、102…メインROM、103…メインRAM、107…演算回路、114…第1シリアル通信回路、115…第2シリアル通信回路、200…副制御回路、201…サブCPU201、301…第1インターフェースボード、302…第2インターフェースボード 1... Pachislot, 3L, 3C, 3R... Reels, 4... Reel display window, 6... Information display, 11... Display device, 17L, 17C, 17R... Stop button, 18... Sub display device, 71... Main control board, 72... Sub control board, 90... Main control circuit, 91... Microprocessor, 101... Main CPU, 102... Main ROM, 103... Main RAM, 107... Arithmetic circuit, 114... First serial communication circuit, 115... Second serial communication circuit, 200... Sub control circuit, 201... Sub CPU 201, 301... First interface board, 302... Second interface board

Claims (1)

遊技動作を制御するための演算処理を行う演算処理手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段と、を備え、
前記演算処理手段は、
単位遊技の周期で処理を繰り返し実行し、遊技の進行に応じて遊技の進行に基づく処理を行う遊技処理手段と、
一定周期で発生する割込み信号に基づいて、割込みに基づく処理を実行する割込処理手段と、
電源投入に伴い発生するリセット割込みに基づいて、前記遊技処理手段及び前記割込処理手段を実行させるための準備処理を行うリセット割込手段と、を有し、
前記演算処理手段は、前記リセット割込手段の実行直後に前記遊技処理手段を実行可能であり、
前記リセット割込手段の実行直後に前記遊技処理手段を実行しない条件として、第1の条件及び第2の条件が設けられ、
前記第1の条件が成立した場合には、当該第1の条件が無くなれば、前記演算処理手段は、前記遊技処理手段を実行するが、前記第2の条件が成立した場合には、前記演算処理手段は、前記遊技処理手段を実行することなく、前記第2の条件に応じた特定の処理を実行し、
前記第2の条件の成立後に前記第1の条件が成立した場合、前記演算処理手段は、前記第1の条件に従って所定の処理を実行することで、前記第2の条件に応じた前記特定の処理を実行することなく、前記遊技処理手段を実行し、
前記所定の処理は、前記リセット割込手段及び前記遊技処理手段で実行される処理であり、前記リセット割込手段で前記所定の処理を実行する場合には、前記第2記憶手段の所定のアドレス範囲を初期化する初期化処理を実行して終了するが、前記遊技処理手段で前記所定の処理を実行する場合には、前記初期化処理を実行することなく終了し、
前記割込処理手段は、2バイトのソフトタイマーのタイマー値の計数処理を行うソフトタイマー更新手段を有し、
前記ソフトタイマー更新手段は、更新命令、下限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令を実行することにより、現在の前記ソフトタイマーのタイマー値と前記タイマー値の下限値とを比較するとともに、現在の前記ソフトタイマーのタイマー値が前記下限値より大きければ、前記ソフトタイマーのタイマー値を減算更新し、現在の前記ソフトタイマーのタイマー値が前記下限値以下であれば、前記ソフトタイマーのタイマー値を前記下限値に保持し、
前記第1の条件が成立せずに前記第2の条件が成立した場合には、前記ソフトタイマー更新手段が実行されることがない
ことを特徴とする遊技機。
A calculation processing means for performing calculation processing for controlling a game operation;
a first storage means for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A second storage means for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means,
The arithmetic processing means
a game processing means for repeatedly executing a process at a unit game period and performing a process based on the progress of the game according to the progress of the game;
an interrupt processing means for executing processing based on an interrupt signal generated at a constant interval;
A reset interrupt means for performing a preparatory process for executing the game processing means and the interrupt processing means based on a reset interrupt generated when the power is turned on,
The arithmetic processing means is capable of executing the game processing means immediately after execution of the reset interrupt means,
A first condition and a second condition are provided as conditions for not executing the game processing means immediately after the execution of the reset interrupt means,
When the first condition is established, the arithmetic processing means executes the game processing means when the first condition is no longer established, but when the second condition is established, the arithmetic processing means executes a specific process corresponding to the second condition without executing the game processing means;
When the first condition is satisfied after the second condition is satisfied, the arithmetic processing means executes a predetermined process in accordance with the first condition, thereby executing the game processing means without executing the specific process in accordance with the second condition;
The predetermined process is a process executed by the reset interrupt means and the game processing means, and when the predetermined process is executed by the reset interrupt means, an initialization process for initializing a predetermined address range of the second storage means is executed and then the process is terminated, but when the predetermined process is executed by the game processing means, the process is terminated without executing the initialization process.
the interrupt processing means has a soft timer update means for performing counting processing of a timer value of a 2-byte soft timer,
The soft-timer update means executes a predetermined update command that can execute an update command, a lower limit judgment command, and a decision branch command in a single command, thereby comparing the current timer value of the soft-timer with a lower limit value of the timer value, and if the current timer value of the soft-timer is greater than the lower limit value, updates the timer value of the soft-timer by subtracting it from the lower limit value, and if the current timer value of the soft-timer is equal to or less than the lower limit value, holds the timer value of the soft-timer at the lower limit value;
When the first condition is not satisfied and the second condition is satisfied, the soft timer update means is not executed.
JP2023060618A 2017-06-28 2023-04-04 Gaming Machines Active JP7485419B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023060618A JP7485419B2 (en) 2017-06-28 2023-04-04 Gaming Machines

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017126403A JP2019005471A (en) 2017-06-28 2017-06-28 Game machine
JP2021102888A JP7262131B2 (en) 2017-06-28 2021-06-22 game machine
JP2023060618A JP7485419B2 (en) 2017-06-28 2023-04-04 Gaming Machines

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021102888A Division JP7262131B2 (en) 2017-06-28 2021-06-22 game machine

Publications (2)

Publication Number Publication Date
JP2023076583A JP2023076583A (en) 2023-06-01
JP7485419B2 true JP7485419B2 (en) 2024-05-16

Family

ID=65026238

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017126403A Pending JP2019005471A (en) 2017-06-28 2017-06-28 Game machine
JP2021102888A Active JP7262131B2 (en) 2017-06-28 2021-06-22 game machine
JP2023060618A Active JP7485419B2 (en) 2017-06-28 2023-04-04 Gaming Machines

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2017126403A Pending JP2019005471A (en) 2017-06-28 2017-06-28 Game machine
JP2021102888A Active JP7262131B2 (en) 2017-06-28 2021-06-22 game machine

Country Status (1)

Country Link
JP (3) JP2019005471A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6877838B2 (en) * 2017-06-28 2021-05-26 株式会社ユニバーサルエンターテインメント Pachinko machine
JP2019005477A (en) 2017-06-28 2019-01-17 株式会社ユニバーサルエンターテインメント Game machine
JP6902940B2 (en) 2017-06-28 2021-07-14 株式会社ユニバーサルエンターテインメント Pachinko machine
JP6893131B2 (en) * 2017-06-28 2021-06-23 株式会社ユニバーサルエンターテインメント Pachinko machine

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009261662A (en) 2008-03-31 2009-11-12 Sanyo Product Co Ltd Game machine
JP2011087809A (en) 2009-10-23 2011-05-06 Sanyo Product Co Ltd Game machine
JP2014028036A (en) 2012-07-31 2014-02-13 Daito Giken:Kk Game machine
JP2016154793A (en) 2015-02-26 2016-09-01 株式会社三共 Game machine
JP6135959B1 (en) 2016-02-08 2017-05-31 サミー株式会社 Game machine
JP6353495B2 (en) 2016-08-15 2018-07-04 株式会社ユニバーサルエンターテインメント Game machine
JP2023076585A (en) 2017-06-28 2023-06-01 株式会社ユニバーサルエンターテインメント game machine
JP2023076584A (en) 2017-06-28 2023-06-01 株式会社ユニバーサルエンターテインメント game machine

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008245696A (en) * 2007-03-29 2008-10-16 Heiwa Corp Reel type game machine and its test method
JP6197826B2 (en) * 2015-04-28 2017-09-20 サミー株式会社 Game machine
JP6677984B2 (en) * 2015-08-05 2020-04-08 株式会社三共 Gaming machine
JP6154863B2 (en) * 2015-09-04 2017-06-28 山佐株式会社 Game machine
JP6652698B2 (en) * 2015-10-05 2020-02-26 サミー株式会社 Gaming machine

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009261662A (en) 2008-03-31 2009-11-12 Sanyo Product Co Ltd Game machine
JP2011087809A (en) 2009-10-23 2011-05-06 Sanyo Product Co Ltd Game machine
JP2014028036A (en) 2012-07-31 2014-02-13 Daito Giken:Kk Game machine
JP2016154793A (en) 2015-02-26 2016-09-01 株式会社三共 Game machine
JP6135959B1 (en) 2016-02-08 2017-05-31 サミー株式会社 Game machine
JP6353495B2 (en) 2016-08-15 2018-07-04 株式会社ユニバーサルエンターテインメント Game machine
JP2023076585A (en) 2017-06-28 2023-06-01 株式会社ユニバーサルエンターテインメント game machine
JP2023076584A (en) 2017-06-28 2023-06-01 株式会社ユニバーサルエンターテインメント game machine

Also Published As

Publication number Publication date
JP7262131B2 (en) 2023-04-21
JP2023076583A (en) 2023-06-01
JP2021142381A (en) 2021-09-24
JP2019005471A (en) 2019-01-17

Similar Documents

Publication Publication Date Title
JP7485419B2 (en) Gaming Machines
JP7485421B2 (en) Gaming Machines
JP7485420B2 (en) Gaming Machines
JP2024015357A (en) Game machine
JP6931560B2 (en) Pachinko machine
JP7465595B2 (en) Gaming Machines
JP2023166003A (en) Game machine
JP2023153319A (en) Game machine
JP2019005480A (en) Game machine
JP6955917B2 (en) Pachinko machine
JP6935130B2 (en) Pachinko machine
JP7465594B2 (en) Gaming Machines
JP7465602B2 (en) Gaming Machines
JP7449002B2 (en) gaming machine
JP2019005481A (en) Game machine
JP2019005479A (en) Game machine
JP7124172B2 (en) game machine
JP6955916B2 (en) Pachinko machine
JP6938245B2 (en) Pachinko machine
JP6936636B2 (en) Pachinko machine
JP2019005478A (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240424

R150 Certificate of patent or registration of utility model

Ref document number: 7485419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150