JP7449002B2 - gaming machine - Google Patents

gaming machine Download PDF

Info

Publication number
JP7449002B2
JP7449002B2 JP2023004216A JP2023004216A JP7449002B2 JP 7449002 B2 JP7449002 B2 JP 7449002B2 JP 2023004216 A JP2023004216 A JP 2023004216A JP 2023004216 A JP2023004216 A JP 2023004216A JP 7449002 B2 JP7449002 B2 JP 7449002B2
Authority
JP
Japan
Prior art keywords
lottery
state
sub
art
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023004216A
Other languages
Japanese (ja)
Other versions
JP2023029638A (en
Inventor
直人 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Original Assignee
Universal Entertainment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Entertainment Corp filed Critical Universal Entertainment Corp
Priority to JP2023004216A priority Critical patent/JP7449002B2/en
Publication of JP2023029638A publication Critical patent/JP2023029638A/en
Application granted granted Critical
Publication of JP7449002B2 publication Critical patent/JP7449002B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Slot Machines And Peripheral Devices (AREA)
  • Game Rules And Presentations Of Slot Machines (AREA)

Description

本発明は、遊技機に関する。 The present invention relates to a gaming machine.

従来、複数の図柄がそれぞれの表面に設けられた複数のリールと、スタートスイッチと、ストップスイッチと、各リールに対応して設けられたステッピングモータと、制御部とを備えた、パチスロと呼ばれる遊技機が知られている。スタートスイッチは、メダルやコインなどの遊技媒体が遊技機に投入された後、スタートレバーが遊技者により操作されたこと(以下、「開始操作」ともいう)を検出し、全てのリールの回転の開始を要求する信号を出力する。ストップスイッチは、各リールに対応して設けられたストップボタンが遊技者により押されたこと(以下、「停止操作」ともいう)を検出し、該当するリールの回転の停止を要求する信号を出力する。ステッピングモータは、その駆動力を対応するリールに伝達する。また、制御部は、スタートスイッチ及びストップスイッチにより出力された信号に基づいて、ステッピングモータの動作を制御し、各リールの回転動作及び停止動作を行う。 Conventionally, a game called Pachislot includes a plurality of reels each having a plurality of symbols on its surface, a start switch, a stop switch, a stepping motor provided corresponding to each reel, and a control unit. machine is known. The start switch detects that the start lever is operated by the player (hereinafter also referred to as "start operation") after gaming media such as medals and coins are inserted into the gaming machine, and starts the rotation of all reels. Outputs a signal requesting start. The stop switch detects when the player presses the stop button provided for each reel (hereinafter also referred to as "stop operation") and outputs a signal requesting the stop of rotation of the corresponding reel. do. The stepping motor transmits its driving force to the corresponding reel. Further, the control section controls the operation of the stepping motor based on the signals output from the start switch and the stop switch, and performs rotation operation and stop operation of each reel.

このような遊技機では、開始操作が検出されると、プログラム上で乱数を用いた抽籤処理(以下、「内部抽籤処理」という)が行われ、その抽籤の結果(以下、「内部当籤役」という)と停止操作のタイミングとに基づいてリールの回転の停止を行う。そして、全てのリールの回転が停止され、入賞の成立に係る図柄の組合せ(表示役)が表示されると、その図柄の組合せに対応する特典が遊技者に付与される。なお、遊技者に付与される特典の例としては、遊技媒体(メダル等)の払い出し、遊技媒体を消費することなく再度、内部抽籤処理を行う再遊技(以下、「リプレイ」ともいう)の作動、遊技媒体の払い出し機会が増加するボーナスゲームの作動等を挙げることができる。 In such gaming machines, when a start operation is detected, a lottery process using random numbers (hereinafter referred to as "internal lottery process") is performed on the program, and the lottery result (hereinafter referred to as "internal lottery win") is performed using random numbers. ) and the timing of the stop operation. Then, when the rotation of all the reels is stopped and a symbol combination (display combination) associated with winning a prize is displayed, a privilege corresponding to the symbol combination is awarded to the player. Examples of benefits granted to players include the payout of game media (medals, etc.), and the activation of replay (hereinafter also referred to as "replay") in which the internal lottery process is performed again without consuming the game media. , the operation of a bonus game that increases the chances of paying out game media, etc.

また、従来、上記構成の遊技機において、特定の小役(遊技媒体の払い出しに係る役)の成立をランプ等でナビゲートする機能、すなわち、アシストタイム(以下、「AT」という)の機能を備える遊技機が開発されている。また、従来、特定の図柄組合せが表示された場合にリプレイの当籤確率が通常時より高い遊技状態が作動する機能、すなわち、リプレイタイム(以下、「RT」という)の機能を備える遊技機も開発されている。さらに、従来、ATとRTとが同時に作動するアシストリプレイタイム(以下、「ART」という)の機能を備えたパチスロが開発されている。 Conventionally, in gaming machines with the above configuration, a function of navigating the formation of a specific small winning combination (a winning combination related to the payout of game media) using a lamp, that is, an assist time (hereinafter referred to as "AT") function has been provided. A gaming machine equipped with this feature has been developed. In addition, we have previously developed gaming machines equipped with a replay time (hereinafter referred to as "RT") function that activates a gaming state in which the probability of winning a replay is higher than normal when a specific symbol combination is displayed. has been done. Furthermore, conventionally, pachi-slot machines have been developed that have an assisted replay time (hereinafter referred to as "ART") function in which AT and RT operate simultaneously.

上述した遊技機は、通常、内部当籤役の決定、各リールの回転及び停止、入賞の有無の判定等の遊技機の主な遊技動作を制御する回路(主制御回路)が実装された主制御基板と、映像の表示等による演出動作を制御する回路(副制御回路)が実装された副制御基板とを備える。そして、遊技動作は、主制御回路に搭載されたCPU(Central Processing Unit)により制御される。この際、CPUの制御により、主制御回路のROM(Read Only Memory)に記憶されたプログラム及び各種テーブルデータ等が主制御回路のRAM(Random Access Memory)に展開され、各種遊技動作に関する処理が実行される。 The above-mentioned gaming machines usually have a main controller equipped with a circuit (main control circuit) that controls the main gaming operations of the gaming machine, such as determining internal winning combinations, rotating and stopping each reel, and determining whether or not a prize has been won. It includes a board and a sub-control board on which a circuit (sub-control circuit) for controlling performance operations such as displaying images is mounted. The gaming operation is controlled by a CPU (Central Processing Unit) installed in the main control circuit. At this time, under the control of the CPU, programs and various table data stored in the ROM (Read Only Memory) of the main control circuit are expanded to the RAM (Random Access Memory) of the main control circuit, and processing related to various gaming operations is executed. be done.

また、従来、上述した構成の遊技機において、ソフトウエアによるタイマー減算処理で制御される遊技機が知られている(例えば、特許文献1参照)。 In addition, conventionally, among the gaming machines having the above-mentioned configuration, a gaming machine that is controlled by timer subtraction processing by software is known (see, for example, Patent Document 1).

特開2004-041261号公報Japanese Patent Application Publication No. 2004-041261

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been squeezed due to the increasing complexity of gaming, and there is a need to reduce the capacity of processing programs, tables, etc. managed by the main control circuit.

本発明は、上記課題を解決するためになされたものであり、本発明の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above problems, and an object of the present invention is to increase the free space of the ROM of the main control circuit by reducing the capacity of processing programs, tables, etc. managed by the main control circuit. To provide a gaming machine that can enhance gaming performance by utilizing the increased capacity of the ROM free space.

上記課題を解決するために、本発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the present invention provides a gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、後述のメインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、後述のメインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、後述のメインRAM103)と、
所定周期(例えば、後述の1.1172msec)で割込処理を実行するために当該所定周期を計測するタイマー回路(例えば、後述のタイマー回路113)と、を有するマイクロプロセッサを備え、
前記演算処理手段は、
第1のレジスタ(例えば、後述のCレジスタ)と、
第2のレジスタ(例えば、後述のBレジスタ)と、
ペアレジスタ(例えば、後述のHLレジスタ)と、を有し、
前記マイクロプロセッサは、
1以上の出力ポートを使用して、各出力ポートから対応する信号を出力する信号出力手段(例えば、後述の試験信号出力処理)と、
前記タイマー回路からのタイムアウト信号に基づいて実行される前記割込処理の中で、2バイトのソフトタイマーのタイマー値を計数するタイマー計数処理手段(例えば、後述のタイマー更新処理)と、を有し、
前記タイマー計数処理手段は、所定の更新命令(例えば、後述の「DCPWLD」命令)を実行することで前記ソフトタイマーのタイマー値を計数し、
前記所定の更新命令は、計数対象の現在の前記ソフトタイマーのタイマー値と前記タイマー値の下限値とを比較し、現在の前記ソフトタイマーのタイマー値が前記下限値より大きければ、前記ソフトタイマーのタイマー値を減算更新し、現在の前記ソフトタイマーのタイマー値が前記下限値以下であれば、前記ソフトタイマーのタイマー値を前記下限値に保持する命令であり、
前記第2記憶手段は、前記信号出力手段から信号を出力するための出力データが格納された出力データ格納領域(例えば、後述の規定外出力ポート格納領域)を有し、
前記信号出力手段は、
前記ペアレジスタを使用して前記出力データ格納領域の先頭アドレスを指定し、
前記第1のレジスタを使用して前記出力ポートの指定値を指定し、
前記第2のレジスタを使用して前記出力ポートの数を指定し、
所定の出力命令(例えば、後述のOTICR命令)を実行することにより、前記第1のレジスタで指定された出力ポートから信号を出力し、
前記マイクロプロセッサは、前記タイマー計数処理手段による処理を実行した後に、前記信号出力手段による処理を実行し、
前記所定の更新命令は、更新、下限判定及び判断分岐の機能を有した一つの命令であり、
前記タイマー計数処理手段は、前記所定の更新命令を実行した後、前記第2記憶手段内の次に計数対象となる前記ソフトタイマーのアドレスをセットする
ことを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101 to be described later) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, a main ROM 102 to be described later) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, a main RAM 103 to be described later) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
A microprocessor having a timer circuit (e.g., timer circuit 113 described later) that measures the predetermined period in order to execute interrupt processing at a predetermined period (e.g., 1.1172 msec described later),
The arithmetic processing means is
a first register (for example, the C register described below);
a second register (for example, the B register described below);
It has a pair register (for example, the HL register described below),
The microprocessor includes:
A signal output means (for example, test signal output processing described below) that uses one or more output ports to output a corresponding signal from each output port;
In the interrupt process executed based on a timeout signal from the timer circuit, the interrupt process includes a timer counting process means (for example, a timer update process described below) that counts a timer value of a 2-byte soft timer. ,
The timer counting processing means counts the timer value of the soft timer by executing a predetermined update command (for example, a "DCPWLD" command described below),
The predetermined update command compares the current timer value of the soft timer to be counted with the lower limit value of the timer value, and if the current timer value of the soft timer is larger than the lower limit value, the soft timer is updated. an instruction to subtract and update the timer value, and if the current timer value of the soft timer is below the lower limit value, maintain the timer value of the soft timer at the lower limit value;
The second storage means has an output data storage area (for example, a non-standard output port storage area described below) in which output data for outputting a signal from the signal output means is stored,
The signal output means includes:
specifying a start address of the output data storage area using the pair register;
specifying a specified value of the output port using the first register;
specifying the number of output ports using the second register;
Outputting a signal from the output port specified by the first register by executing a predetermined output instruction (for example, an OTICR instruction described below);
The microprocessor executes the processing by the signal outputting means after executing the processing by the timer counting processing means ,
The predetermined update instruction is one instruction having the functions of update, lower limit judgment, and decision branching,
After executing the predetermined update command, the timer counting processing means sets the address of the soft timer to be counted next in the second storage means.
A gaming machine characterized by:

上記構成の本発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the gaming machine of the present invention having the above configuration, the capacity of processing programs, tables, etc. managed by the main control circuit is reduced, the free capacity of the ROM of the main control circuit is increased, and the free space of the ROM corresponds to the increased capacity. can be used to enhance gameplay.

本発明の第1実施形態における遊技機の機能フローを説明するための図である。It is a diagram for explaining the functional flow of the gaming machine in the first embodiment of the present invention. 本発明の第1実施形態における遊技機の外観構造を示す斜視図である。1 is a perspective view showing the external structure of a gaming machine according to a first embodiment of the present invention. 本発明の第1実施形態における遊技機の内部構造を示す図である。1 is a diagram showing the internal structure of a gaming machine according to a first embodiment of the present invention. 本発明の第1実施形態における遊技機の内部構造を示す図である。1 is a diagram showing the internal structure of a gaming machine according to a first embodiment of the present invention. 本発明の第1実施形態のサブ表示装置に表示される各種表示画面の概略構成を示す図である。FIG. 3 is a diagram showing a schematic configuration of various display screens displayed on the sub display device according to the first embodiment of the present invention. 本発明の第1実施形態におけるサブ表示装置の表示画面の遷移例を示す図である。FIG. 6 is a diagram showing an example of transition of the display screen of the sub display device according to the first embodiment of the present invention. 本発明の第1実施形態の遊技機が備える回路の全体構成を示すブロック図である。FIG. 1 is a block diagram showing the overall configuration of a circuit included in a gaming machine according to a first embodiment of the present invention. 本発明の第1実施形態における主制御回路の内部構成を示すブロック図である。FIG. 2 is a block diagram showing the internal configuration of the main control circuit in the first embodiment of the present invention. 本発明の第1実施形態におけるマイクロプロセッサの内部構成を示すブロック図である。1 is a block diagram showing the internal configuration of a microprocessor according to a first embodiment of the present invention. FIG. 本発明の第1実施形態における副制御回路の内部構成を示すブロック図である。FIG. 3 is a block diagram showing the internal configuration of a sub-control circuit in the first embodiment of the present invention. 本発明の第1実施形態におけるメインCPUが有する各種レジスタの構成図である。FIG. 3 is a configuration diagram of various registers included in the main CPU according to the first embodiment of the present invention. 本発明の第1実施形態における主制御回路のメモリマップを示す図である。FIG. 3 is a diagram showing a memory map of the main control circuit in the first embodiment of the present invention. 本発明の第1実施形態におけるパチスロのボーナス状態及び非ボーナス状態間における遊技状態の遷移フローを示す図である。It is a diagram showing a transition flow of a gaming state between a bonus state and a non-bonus state of pachi-slot according to the first embodiment of the present invention. 本発明の第1実施形態におけるパチスロのART遊技状態、非ART遊技状態及びボーナス状態間における遊技状態の遷移フローを示す図である。It is a diagram showing a transition flow of gaming states between an ART gaming state, a non-ART gaming state, and a bonus state of pachislot in the first embodiment of the present invention. 本発明の第1実施形態における図柄配置テーブルの一例を示す図である。It is a figure showing an example of a symbol arrangement table in a 1st embodiment of the present invention. 本発明の第1実施形態における内部抽籤テーブルの一例を示す図である。It is a figure showing an example of an internal lottery table in a 1st embodiment of the present invention. 本発明の第1実施形態における内部抽籤テーブルの一例を示す図である。It is a figure showing an example of an internal lottery table in a 1st embodiment of the present invention. 本発明の第1実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 1st Embodiment of this invention. 本発明の第1実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a diagram showing an example of a symbol combination determination table in the first embodiment of the present invention. 本発明の第1実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 1st Embodiment of this invention. 本発明の第1実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 1st Embodiment of this invention. 本発明の第1実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 1st Embodiment of this invention. 本発明の第1実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 1st Embodiment of this invention. 本発明の第1実施形態における内部当籤役と停止図柄組合せとの対応関係を示す図である。It is a diagram showing the correspondence between internal winning combinations and stopped symbol combinations in the first embodiment of the present invention. 本発明の第1実施形態における内部当籤役と停止図柄組合せとの対応関係を示す図である。It is a diagram showing the correspondence between internal winning combinations and stopped symbol combinations in the first embodiment of the present invention. 本発明の第1実施形態におけるリール停止初期設定テーブルの一例を示す図である。It is a figure which shows an example of the reel stop initial setting table in 1st Embodiment of this invention. 本発明の第1実施形態における引込優先順位テーブルの一例を示す図である。It is a figure showing an example of an attraction priority order table in a 1st embodiment of the present invention. 本発明の第1実施形態における当り要求フラグ格納領域、入賞作動フラグ格納領域の構成(その1)を示す図である。It is a diagram showing the structure (part 1) of the winning request flag storage area and the winning operation flag storage area in the first embodiment of the present invention. 本発明の第1実施形態における当り要求フラグ格納領域、入賞作動フラグ格納領域の構成(その2)を示す図である。It is a diagram showing the configuration (Part 2) of the winning request flag storage area and the winning operation flag storage area in the first embodiment of the present invention. 本発明の第1実施形態における当り要求フラグ格納領域、入賞作動フラグ格納領域の(その3)を示す図である。It is a diagram showing (Part 3) of the winning request flag storage area and the winning operation flag storage area in the first embodiment of the present invention. 本発明の第1実施形態における持越役格納領域の構成を示す図である。It is a diagram showing the configuration of a carryover combination storage area in the first embodiment of the present invention. 本発明の第1実施形態における遊技状態フラグ格納領域の構成を示す図である。It is a diagram showing the configuration of a gaming state flag storage area in the first embodiment of the present invention. 本発明の第1実施形態における作動ストップボタン格納領域の構成を示す図である。FIG. 3 is a diagram showing the configuration of an operation stop button storage area in the first embodiment of the present invention. 本発明の第1実施形態における押下順序格納領域の構成を示す図である。FIG. 3 is a diagram showing the configuration of a press order storage area in the first embodiment of the present invention. 本発明の第1実施形態における図柄コード格納領域の構成を示す図である。It is a diagram showing the configuration of a symbol code storage area in the first embodiment of the present invention. 本発明の第1実施形態における内部当籤役とサブフラグとの対応表(その1)を示す図である。It is a diagram showing a correspondence table (Part 1) between internal winning combinations and sub-flags in the first embodiment of the present invention. 本発明の第1実施形態における内部当籤役とサブフラグとの対応表(その2)を示す図である。It is a diagram showing a correspondence table (Part 2) between internal winning combinations and sub-flags in the first embodiment of the present invention. 本発明の第1実施形態の遊技機において、サブフラグEX「3連チリリプ」又は「リーチ目リプ」が当籤した際の報知動作を説明するための図である。FIG. 6 is a diagram for explaining the notification operation when the sub-flag EX "triple return" or "reach number return" is won in the gaming machine according to the first embodiment of the present invention. 本発明の第1実施形態における一般遊技状態中の遊技の流れを説明するための図である。It is a diagram for explaining the flow of a game during a normal game state in the first embodiment of the present invention. 本発明の第1実施形態における通常中高確率抽籤テーブルの一例を示す図である。It is a figure showing an example of a normal middle high probability lottery table in a 1st embodiment of the present invention. 本発明の第1実施形態におけるCZ抽籤テーブルの一例を示す図である。It is a figure showing an example of the CZ lottery table in a 1st embodiment of the present invention. 本発明の第1実施形態におけるCZ1中モードアップ抽籤テーブルの一例を示す図である。It is a figure which shows an example of the mode up lottery table in CZ1 in 1st Embodiment of this invention. 本発明の第1実施形態におけるCZ2中ポイント抽籤テーブルの一例を示す図である。It is a figure showing an example of a CZ2 middle point lottery table in a 1st embodiment of the present invention. 本発明の第1実施形態におけるCZ中ART抽籤テーブル(CZ1,CZ2用)の一例を示す図である。It is a figure showing an example of an ART lottery table (for CZ1, CZ2) in CZ in a 1st embodiment of the present invention. 本発明の第1実施形態におけるCZ中ART抽籤テーブル(CZ3用)の一例を示す図である。It is a figure showing an example of ART lottery table (for CZ3) in CZ in a 1st embodiment of the present invention. 本発明の第1実施形態における通常ART中の遊技の流れを説明するための図である。It is a diagram for explaining the flow of a game during normal ART in the first embodiment of the present invention. 本発明の第1実施形態におけるART中フラグ変換抽籤テーブルの一例を示す図である。It is a figure which shows an example of the flag conversion lottery table during ART in 1st Embodiment of this invention. 本発明の第1実施形態におけるARTレベル決定テーブルの一例を示す図である。It is a figure showing an example of an ART level decision table in a 1st embodiment of the present invention. 本発明の第1実施形態における通常ART中高確率抽籤テーブルの一例を示す図である。It is a figure showing an example of a normal ART medium-high probability lottery table in the first embodiment of the present invention. 本発明の第1実施形態におけるART中CT抽籤テーブルの一例を示す図である。It is a figure showing an example of CT lottery table during ART in a 1st embodiment of the present invention. 本発明の第1実施形態における通常ART中上乗せ抽籤テーブルの一例を示す図である。It is a figure which shows an example of the additional lottery table during normal ART in 1st Embodiment of this invention. 本発明の第1実施形態におけるCT状態中の遊技の流れを説明するための図である。It is a diagram for explaining the flow of the game during the CT state in the first embodiment of the present invention. 本発明の第1実施形態におけるCT中テーブル抽籤テーブルの一例を示す図である。It is a figure which shows an example of the table lottery table during CT in 1st Embodiment of this invention. 本発明の第1実施形態におけるCT中フラグ変換抽籤テーブルの一例を示す図である。It is a figure which shows an example of the flag conversion lottery table during CT in 1st Embodiment of this invention. 本発明の第1実施形態におけるCT中上乗せ抽籤テーブルの一例を示す図である。It is a figure which shows an example of the additional lottery table during CT in 1st Embodiment of this invention. 本発明の第1実施形態におけるCT中セット数上乗せ抽籤テーブルの一例を示す図である。It is a figure which shows an example of the set number addition lottery table during CT in 1st Embodiment of this invention. 本発明の第1実施形態におけるボーナス状態中の遊技の流れを説明するための図である。It is a diagram for explaining the flow of a game during a bonus state in the first embodiment of the present invention. 本発明の第1実施形態におけるボーナス種別抽籤テーブルの一例を示す図である。It is a diagram showing an example of a bonus type lottery table in the first embodiment of the present invention. 本発明の第1実施形態におけるボーナス中ARTゲーム数上乗せ抽籤テーブルの一例を示す図である。FIG. 3 is a diagram showing an example of a lottery table for increasing the number of ART games during bonus in the first embodiment of the present invention. 本発明の第1実施形態におけるボーナス終了時CT抽籤テーブルの一例を示す図である。It is a figure showing an example of CT lottery table at the time of the end of bonus in a 1st embodiment of the present invention. 本発明の第1実施形態における一般遊技状態中の遊技(その他)の流れを説明するための図である。It is a diagram for explaining the flow of games (others) during the normal game state in the first embodiment of the present invention. 本発明の第1実施形態における非ART中フラグ変換抽籤テーブルの一例を示す図である。It is a figure which shows an example of the non-ART flag conversion lottery table in 1st Embodiment of this invention. 本発明の第1実施形態におけるメイン側ナビデータとサブ側ナビデータとの対応関係を示す図である。It is a diagram showing the correspondence between main side navigation data and sub side navigation data in the first embodiment of the present invention. 本発明の第1実施形態における遊技機の主制御回路により実行される電源投入(リセット割込み)時処理の例を示すフローチャートである。It is a flowchart showing an example of power-on (reset interrupt) processing executed by the main control circuit of the gaming machine in the first embodiment of the present invention. 本発明の第1実施形態における電源投入時処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram illustrating an example of a source program for executing various processes in a flowchart of power-on processing according to the first embodiment of the present invention. 本発明の第1実施形態における遊技復帰処理の例を示すフローチャートである。It is a flowchart showing an example of game return processing in the first embodiment of the present invention. 本発明の第1実施形態における遊技復帰処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a diagram showing an example of a source program for executing various processes in the flowchart of the game return process in the first embodiment of the present invention. 本発明の第1実施形態における設定変更確認処理の例を示すフローチャートである。It is a flow chart which shows an example of setting change confirmation processing in a 1st embodiment of the present invention. 本発明の第1実施形態における設定変更確認処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram illustrating an example of a source program for executing various processes in a flowchart of a setting change confirmation process according to the first embodiment of the present invention. 本発明の第1実施形態における設定変更コマンド生成格納処理の例を示すフローチャートである。2 is a flowchart illustrating an example of a setting change command generation and storage process according to the first embodiment of the present invention. 本発明の第1実施形態における設定変更コマンド生成格納処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram illustrating an example of a source program for executing various processes in a flowchart of a setting change command generation and storage process according to the first embodiment of the present invention. 本発明の第1実施形態における通信データ格納処理の例を示すフローチャートである。It is a flowchart which shows an example of communication data storage processing in a 1st embodiment of the present invention. 本発明の第1実施形態における通信データ格納処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram illustrating an example of a source program for executing various processes in a flowchart of communication data storage processing according to the first embodiment of the present invention. 本発明の第1実施形態における通信データポインタ更新処理の例を示すフローチャートである。It is a flow chart which shows an example of communication data pointer update processing in a 1st embodiment of the present invention. 本発明の第1実施形態における通信データポインタ更新処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram illustrating an example of a source program for executing various processes in a flowchart of communication data pointer update processing according to the first embodiment of the present invention. 本発明の第1実施形態における電断時(外部)処理の例を示すフローチャートである。It is a flowchart which shows an example of processing at the time of power interruption (external) in a 1st embodiment of the present invention. 本発明の第1実施形態におけるチェックサム生成処理(規定外)の例を示すフローチャートである。It is a flow chart showing an example of checksum generation processing (non-standard) in the first embodiment of the present invention. 本発明の第1実施形態におけるチェックサム生成処理のフローチャート中の各種処理を実行するためのソースプログラムの一例、並びに、チェックサム生成処理で実行されるスタックポインタの更新動作及びレジスタへのデータの読み出し動作の様子を示す図である。An example of a source program for executing various processes in the flowchart of checksum generation processing according to the first embodiment of the present invention, as well as stack pointer updating operation and reading of data to registers executed in checksum generation processing FIG. 3 is a diagram showing the state of operation. 本発明の第1実施形態におけるサムチェック処理(規定外)の例を示すフローチャートである。It is a flow chart which shows an example of sum check processing (non-standard) in a 1st embodiment of the present invention. 本発明の第1実施形態におけるサムチェック処理(規定外)の例を示すフローチャートである。It is a flow chart which shows an example of sum check processing (non-standard) in a 1st embodiment of the present invention. 本発明の第1実施形態におけるサムチェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram showing an example of a source program for executing various processes in a flowchart of sum check processing according to the first embodiment of the present invention. 本発明の第1実施形態における遊技機の主制御回路により実行されるメイン処理(主要動作処理)の例を示すフローチャートである。It is a flowchart showing an example of main processing (main operation processing) executed by the main control circuit of the gaming machine in the first embodiment of the present invention. 本発明の第1実施形態におけるメダル受付・スタートチェック処理の例を示すフローチャートである。It is a flow chart which shows an example of medal acceptance/start check processing in a 1st embodiment of the present invention. 本発明の第1実施形態におけるメダル受付・スタートチェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram showing an example of a source program for executing various processes in a flowchart of medal reception/start check processing in the first embodiment of the present invention. 本発明の第1実施形態におけるメダル投入処理の例を示すフローチャートである。It is a flow chart which shows an example of medal insertion processing in a 1st embodiment of the present invention. 本発明の第1実施形態におけるメダル投入処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram showing an example of a source program for executing various processes in a flowchart of medal insertion processing in the first embodiment of the present invention. 本発明の第1実施形態におけるメダル投入チェック処理の例を示すフローチャートである。It is a flow chart which shows an example of medal insertion check processing in a 1st embodiment of the present invention. 本発明の第1実施形態におけるメダル投入チェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram showing an example of a source program for executing various processes in the flowchart of the medal insertion check process according to the first embodiment of the present invention. 本発明の第1実施形態におけるエラー処理の例を示すフローチャートである。It is a flowchart which shows an example of error processing in a 1st embodiment of the present invention. 本発明の第1実施形態におけるエラー処理のソースプログラム上で、実際に参照されるエラーテーブルの構成の一例を示す図である。FIG. 3 is a diagram illustrating an example of the configuration of an error table that is actually referred to on a source program for error processing according to the first embodiment of the present invention. 本発明の第1実施形態における乱数取得処理の例を示すフローチャートである。It is a flow chart which shows an example of random number acquisition processing in a 1st embodiment of the present invention. 本発明の第1実施形態における内部抽籤処理の例を示すフローチャートである。It is a flow chart which shows an example of internal lottery processing in a 1st embodiment of the present invention. 本発明の第1実施形態における内部抽籤処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram showing an example of a source program for executing various processes in a flowchart of internal lottery processing in the first embodiment of the present invention. 本発明の第1実施形態における内部抽籤処理のソースプログラム上で、実際に参照される内部抽籤テーブル(一般遊技用)の構成の一例を示す図である。It is a diagram showing an example of the configuration of an internal lottery table (for general games) that is actually referred to on the source program for internal lottery processing in the first embodiment of the present invention. 本発明の第1実施形態における内部抽籤処理のソースプログラム上で、実際に参照されるRT状態別抽籤値選択テーブルの構成の一例を示す図である。It is a figure which shows an example of the structure of the lottery value selection table by RT state actually referred to on the source program of the internal lottery process in 1st Embodiment of this invention. 本発明の第1実施形態における内部抽籤処理のソースプログラム上で、実際に参照される、内部抽籤値テーブル選択テーブル、1バイト内部抽籤値テーブル、2バイト内部抽籤値テーブル、1バイト設定別内部抽籤値テーブル及び2バイト設定別内部抽籤値テーブルの構成の一例を示す図である。An internal lottery value table selection table, a 1-byte internal lottery value table, a 2-byte internal lottery value table, and an internal lottery by 1-byte setting that are actually referred to in the source program for internal lottery processing in the first embodiment of the present invention It is a figure which shows an example of a structure of a value table and an internal lottery value table classified by 2-byte setting. 本発明の第1実施形態における図柄設定処理の例を示すフローチャートである。It is a flowchart showing an example of symbol setting processing in the first embodiment of the present invention. 本発明の第1実施形態における特賞(ボーナス)当籤番号及び小役当籤番号と、内部当籤役との対応を示す図である。It is a diagram showing the correspondence between the special prize (bonus) winning number, the small winning combination number, and the internal winning combination in the first embodiment of the present invention. 本発明の第1実施形態における図柄設定処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for performing various processes in the flowchart of the symbol setting process in 1st Embodiment of this invention. 本発明の第1実施形態における図柄設定処理のソースプログラム上で、実際に参照される当り要求フラグテーブルの構成の一例を示す図である。It is a diagram showing an example of the configuration of a hit request flag table that is actually referred to on the source program of the symbol setting process in the first embodiment of the present invention. 本発明の第1実施形態における圧縮データ格納処理の例を示すフローチャートである。5 is a flowchart illustrating an example of compressed data storage processing according to the first embodiment of the present invention. 本発明の第1実施形態における第2インターフェースボード制御処理(規定外)の例を示すフローチャートである。It is a flowchart which shows the example of the 2nd interface board control process (non-standard) in 1st Embodiment of this invention. 本発明の第1実施形態における第2インターフェースボード出力処理の例を示すフローチャートである。7 is a flowchart illustrating an example of second interface board output processing in the first embodiment of the present invention. 本発明の第1実施形態における状態別制御処理の例を示すフローチャートである。It is a flow chart which shows an example of control processing by state in a 1st embodiment of the present invention. 本発明の第1実施形態におけるサブフラグ変換処理の例を示すフローチャートである。It is a flow chart which shows an example of subflag conversion processing in a 1st embodiment of the present invention. 本発明の第1実施形態におけるサブフラグ変換処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram showing an example of a source program for executing various processes in a flowchart of sub-flag conversion processing according to the first embodiment of the present invention. 本発明の第1実施形態におけるサブフラグ変換処理のソースプログラム上で、実際に参照されるサブフラグ変換テーブルの構成の一例を示す図である。FIG. 3 is a diagram illustrating an example of the configuration of a sub-flag conversion table that is actually referred to on a source program for sub-flag conversion processing according to the first embodiment of the present invention. 本発明の第1実施形態におけるナビセット処理の例を示すフローチャートである。It is a flow chart which shows an example of navigation set processing in a 1st embodiment of the present invention. 本発明の第1実施形態におけるナビセット処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram showing an example of a source program for executing various processes in a flowchart of navigation set processing according to the first embodiment of the present invention. 本発明の第1実施形態におけるナビセット処理のソースプログラム上で、実際に参照されるナビデータテーブルの構成の一例を示す図である。It is a figure which shows an example of the structure of the navigation data table actually referred to on the source program of the navigation set process in 1st Embodiment of this invention. 本発明の第1実施形態におけるフラグ変換処理の例を示すフローチャートである。It is a flow chart which shows an example of flag conversion processing in a 1st embodiment of the present invention. 本発明の第1実施形態における通常中スタート時処理の例を示すフローチャートである。It is a flowchart which shows the example of the process at the time of a start in normal mode in 1st Embodiment of this invention. 本発明の第1実施形態におけるCZ中スタート時処理の例を示すフローチャートである。It is a flowchart which shows the example of the process at the time of a start during CZ in 1st Embodiment of this invention. 本発明の第1実施形態におけるCZ1(CZ2)中処理の例を示すフローチャートである。It is a flowchart which shows the example of CZ1 (CZ2) intermediate processing in 1st Embodiment of this invention. 本発明の第1実施形態におけるCZ1(CZ2)中処理の例を示すフローチャートである。It is a flowchart which shows the example of CZ1 (CZ2) intermediate processing in 1st Embodiment of this invention. 本発明の第1実施形態におけるCZ3中処理の例を示すフローチャートである。It is a flow chart which shows an example of CZ3 intermediate processing in a 1st embodiment of the present invention. 本発明の第1実施形態における通常ART中スタート時処理の例を示すフローチャートである。It is a flowchart which shows the example of the process at the time of a start during normal ART in 1st Embodiment of this invention. 本発明の第1実施形態におけるCT中スタート時処理の例を示すフローチャートである。It is a flowchart which shows the example of the process at the time of a start during CT in 1st Embodiment of this invention. 本発明の第1実施形態におけるCT中CT抽籤処理の例を示すフローチャートである。It is a flow chart which shows an example of CT lottery processing during CT in a 1st embodiment of the present invention. 本発明の第1実施形態におけるテーブルデータ取得処理の例を示すフローチャートである。It is a flow chart which shows an example of table data acquisition processing in a 1st embodiment of the present invention. 本発明の第1実施形態におけるテーブルデータ取得処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram showing an example of a source program for executing various processes in a flowchart of table data acquisition processing according to the first embodiment of the present invention. 本発明の第1実施形態におけるテーブルデータ取得処理のソースプログラム上で、実際に参照されるCT中CT抽籤テーブルの構成の一例を示す図である。It is a figure which shows an example of the structure of the CT lottery table in CT actually referred to on the source program of the table data acquisition process in 1st Embodiment of this invention. 本発明の第1実施形態における1バイト抽籤処理の例を示すフローチャートである。It is a flow chart showing an example of 1-byte lottery processing in the first embodiment of the present invention. 本発明の第1実施形態における1バイト抽籤処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram showing an example of a source program for executing various processes in a flowchart of 1-byte lottery processing in the first embodiment of the present invention. 本発明の第1実施形態におけるBB中スタート時処理の例を示すフローチャートである。It is a flowchart which shows the example of the process at the time of a start during BB in 1st Embodiment of this invention. 本発明の第1実施形態における引込優先順位格納処理の例を示すフローチャートである。It is a flow chart which shows an example of attraction priority storage processing in a 1st embodiment of the present invention. 本発明の第1実施形態における引込優先順位格納処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for executing various processes in the flowchart of the attraction|attraction priority storage process in 1st Embodiment of this invention. 本発明の第1実施形態における図柄コード取得処理の例を示すフローチャートである。It is a flowchart which shows an example of pattern code acquisition processing in a 1st embodiment of the present invention. 本発明の第1実施形態における図柄コード取得処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a diagram showing an example of a source program for executing various processes in the flowchart of the pattern code acquisition process in the first embodiment of the present invention. 本発明の第1実施形態における図柄コード取得処理のソースプログラム上で、実際に参照される第1回胴(左リール)図柄配置テーブル、及び、第1回胴図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。On the source program of the symbol code acquisition process in the first embodiment of the present invention, the first body (left reel) symbol arrangement table that is actually referred to, and the symbols that are referred to when setting the first body symbol arrangement table. It is a diagram showing an example of the configuration of a corresponding winning operation table. 本発明の第1実施形態における図柄コード取得処理のソースプログラム上で、実際に参照される第2回胴(中リール)図柄配置テーブル、及び、第2回胴図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。On the source program of the symbol code acquisition process in the first embodiment of the present invention, the second trunk (middle reel) symbol arrangement table that is actually referred to, and the symbols that are referred to when setting the second trunk symbol arrangement table. It is a diagram showing an example of the configuration of a corresponding winning operation table. 本発明の第1実施形態における図柄コード取得処理のソースプログラム上で、実際に参照される第3回胴(右リール)図柄配置テーブル、及び、第3回胴図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。On the source program of the symbol code acquisition process in the first embodiment of the present invention, the 3rd body (right reel) symbol arrangement table that is actually referred to and the symbols that are referred to when setting the 3rd body symbol arrangement table. It is a diagram showing an example of the configuration of a corresponding winning operation table. 本発明の第1実施形態における論理積演算処理の例を示すフローチャートである。7 is a flowchart illustrating an example of logical product operation processing in the first embodiment of the present invention. 本発明の第1実施形態における引込優先順位取得処理の例を示すフローチャートである。It is a flow chart which shows an example of attraction priority order acquisition processing in a 1st embodiment of the present invention. 本発明の第1実施形態における引込優先順位取得処理の例を示すフローチャートである。It is a flow chart which shows an example of attraction priority order acquisition processing in a 1st embodiment of the present invention. 本発明の第1実施形態における引込優先順位取得処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram showing an example of a source program for executing various processes in a flowchart of attraction priority order acquisition processing according to the first embodiment of the present invention. 本発明の第1実施形態における引込優先順位取得処理のソースプログラム上で、実際に参照される引込優先順位テーブルの構成の一例を示す図である。It is a figure showing an example of composition of an attraction priority order table actually referred to on a source program of attraction priority order acquisition processing in a 1st embodiment of the present invention. 本発明の第1実施形態におけるリール停止制御処理の例を示すフローチャートである。It is a flow chart which shows an example of reel stop control processing in a 1st embodiment of the present invention. 本発明の第1実施形態におけるリール停止制御処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for performing various processes in the flowchart of the reel stop control process in 1st Embodiment of this invention. 本発明の第1実施形態におけるリール停止制御処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for performing various processes in the flowchart of the reel stop control process in 1st Embodiment of this invention. 本発明の第1実施形態におけるリール停止可能信号OFF処理(規定外)の例を示すフローチャートである。It is a flow chart which shows an example of reel stop possibility signal OFF processing (non-standard) in a 1st embodiment of the present invention. 本発明の第1実施形態におけるリール停止可能信号ON処理(規定外)の例を示すフローチャートである。It is a flow chart which shows an example of reel stop possibility signal ON processing (non-standard) in a 1st embodiment of the present invention. 本発明の第1実施形態における規定外ポート出力処理の例を示すフローチャートである。7 is a flowchart illustrating an example of non-standard port output processing in the first embodiment of the present invention. 本発明の第1実施形態における規定外ポート出力処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram illustrating an example of a source program for executing various processes in a flowchart of non-standard port output processing according to the first embodiment of the present invention. 本発明の第1実施形態における入賞検索処理の例を示すフローチャートである。It is a flow chart showing an example of winning search processing in the first embodiment of the present invention. 本発明の第1実施形態における入賞検索処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram showing an example of a source program for executing various processes in the flowchart of the winning search process according to the first embodiment of the present invention. 本発明の第1実施形態における入賞検索処理のソースプログラム上で、実際に参照される払出枚数データテーブルの構成の一例を示す図である。FIG. 3 is a diagram showing an example of the structure of a payout number data table that is actually referred to on the source program of the winning search process in the first embodiment of the present invention. 本発明の第1実施形態におけるイリーガルヒットチェック処理の例を示すフローチャートである。It is a flow chart which shows an example of illegal hit check processing in a 1st embodiment of the present invention. 本発明の第1実施形態におけるイリーガルヒットチェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram showing an example of a source program for executing various processes in a flowchart of illegal hit check processing according to the first embodiment of the present invention. 本発明の第1実施形態における入賞チェック・メダル払出処理の例を示すフローチャートである。It is a flowchart showing an example of winning check/medal payout processing in the first embodiment of the present invention. 本発明の第1実施形態における入賞チェック・メダル払出処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram showing an example of a source program for executing various processes in a flowchart of winning check/medal payout processing in the first embodiment of the present invention. 本発明の第1実施形態におけるメダル払出枚数チェック処理の例を示すフローチャートである。It is a flow chart showing an example of a medal payout number check process in the first embodiment of the present invention. 本発明の第1実施形態におけるメダル払出枚数チェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram showing an example of a source program for executing various processes in a flowchart of a process for checking the number of medals to be paid out in the first embodiment of the present invention. 本発明の第1実施形態におけるBBチェック処理の例を示すフローチャートである。It is a flowchart which shows an example of BB check processing in a 1st embodiment of the present invention. 本発明の第1実施形態におけるRTチェック処理の例を示すフローチャートである。It is a flow chart which shows an example of RT check processing in a 1st embodiment of the present invention. 本発明の第1実施形態におけるRTチェック処理の例を示すフローチャートである。It is a flow chart which shows an example of RT check processing in a 1st embodiment of the present invention. 本発明の第1実施形態におけるCZ・ART終了時処理の例を示すフローチャートである。It is a flowchart which shows the example of the process at the time of CZ*ART termination in 1st Embodiment of this invention. 本発明の第1実施形態における遊技機の主制御回路により実行される割込処理の例を示すフローチャートである。It is a flowchart showing an example of interrupt processing executed by the main control circuit of the gaming machine in the first embodiment of the present invention. 本発明の第1実施形態における7セグLED駆動処理の例を示すフローチャートである。It is a flow chart which shows an example of 7 segment LED drive processing in a 1st embodiment of the present invention. 本発明の第1実施形態における7セグLED駆動処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for performing various processes in the flowchart of 7 segment LED drive processing in 1st Embodiment of this invention. 本発明の第1実施形態における7セグ表示データ生成処理の例を示すフローチャートである。It is a flow chart which shows an example of 7 segment display data generation processing in a 1st embodiment of the present invention. 本発明の第1実施形態における7セグ表示データ生成処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for performing various processes in the flowchart of 7 segment display data generation process in 1st Embodiment of this invention. 本発明の第1実施形態における7セグ表示データ生成処理のソースプログラム上で、実際に参照される7セグカソードテーブルの構成の一例を示す図である。It is a figure which shows an example of the structure of the 7 segment cathode table actually referred to on the source program of the 7 segment display data generation process in 1st Embodiment of this invention. 本発明の第1実施形態におけるタイマー更新処理の例を示すフローチャートである。It is a flow chart which shows an example of timer update processing in a 1st embodiment of the present invention. 本発明の第1実施形態におけるタイマー更新処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram showing an example of a source program for executing various processes in a flowchart of timer update processing according to the first embodiment of the present invention. 本発明の第1実施形態における試射試験信号制御処理(規定外)の例を示すフローチャートである。It is a flowchart which shows an example of sight-fire test signal control processing (non-standard) in a 1st embodiment of the present invention. 本発明の第1実施形態における回胴制動信号生成処理の例を示すフローチャートである。It is a flowchart which shows an example of rotation drum braking signal generation processing in a 1st embodiment of the present invention. 本発明の第1実施形態における特賞信号制御処理の例を示すフローチャートである。It is a flow chart which shows an example of special prize signal control processing in a 1st embodiment of the present invention. 本発明の第1実施形態における条件装置信号制御処理の例を示すフローチャートである。It is a flow chart which shows an example of condition device signal control processing in a 1st embodiment of the present invention. 本発明の第1実施形態における条件装置信号制御処理の例を示すフローチャートである。It is a flow chart which shows an example of condition device signal control processing in a 1st embodiment of the present invention. 本発明の第1実施形態における遊技機の副制御回路により実行されるサブ側ナビ制御処理の例を示すフローチャートである。It is a flowchart showing an example of sub side navigation control processing executed by the sub control circuit of the gaming machine in the first embodiment of the present invention. 本発明の第1実施形態における遊技者登録処理の例を示すフローチャートである。It is a flowchart showing an example of player registration processing in the first embodiment of the present invention. 本発明の第1実施形態における履歴管理処理の例を示すフローチャートである。It is a flow chart which shows an example of history management processing in a 1st embodiment of the present invention. 本発明の変形例1におけるCT前兆中の遊技の流れを示す図である。It is a figure showing the flow of a game during CT precursor in modification example 1 of the present invention. 本発明の変形例2における内部当籤役と停止図柄組合せとの対応関係を示す図である。It is a figure which shows the correspondence of the internal winning combination and the stop symbol combination in the modification 2 of this invention. 本発明の変形例3におけるメイン側ナビデータとサブ側ナビデータとの対応関係を示す図である。It is a figure which shows the correspondence relationship between the main side navigation data and the sub side navigation data in the modification 3 of this invention. 本発明の変形例5における押し順とロック状態との対応関係を示す図である。FIG. 12 is a diagram showing the correspondence between the pressing order and the locked state in Modification 5 of the present invention. 本発明の第2実施形態におけるパチスロのボーナス状態及び非ボーナス状態間における遊技状態の遷移フローを示す図である。It is a diagram showing a transition flow of a gaming state between a bonus state and a non-bonus state of pachi-slot in a second embodiment of the present invention. 本発明の第2実施形態における図柄配置テーブルの一例を示す図である。It is a figure which shows an example of the symbol arrangement table in 2nd Embodiment of this invention. 本発明の第2実施形態における内部抽籤テーブルの一例を示す図である。It is a figure which shows an example of the internal lottery table in 2nd Embodiment of this invention. 本発明の第2実施形態における内部抽籤テーブルの一例を示す図である。It is a figure which shows an example of the internal lottery table in 2nd Embodiment of this invention. 本発明の第2実施形態における内部抽籤テーブルの一例を示す図である。It is a figure which shows an example of the internal lottery table in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せの内容の一例を示す図である。It is a figure which shows an example of the content of the symbol combination in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せの内容の一例を示す図である。It is a figure which shows an example of the content of the symbol combination in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せの内容の一例を示す図である。It is a figure which shows an example of the content of the symbol combination in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せの内容の一例を示す図である。It is a figure which shows an example of the content of the symbol combination in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せの内容の一例を示す図である。It is a figure which shows an example of the content of the symbol combination in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せの内容の一例を示す図である。It is a figure which shows an example of the content of the symbol combination in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せの内容の一例を示す図である。It is a figure which shows an example of the content of the symbol combination in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄組合せの内容の一例を示す図である。It is a figure which shows an example of the content of the symbol combination in 2nd Embodiment of this invention. 本発明の第2実施形態における内部当籤役と停止図柄組合せとの対応関係を示す図である。It is a diagram showing the correspondence between internal winning combinations and stopped symbol combinations in the second embodiment of the present invention. 本発明の第2実施施形態におけるパチスロの報知を考慮した遊技状態の遷移フローを示す図である。It is a figure showing the transition flow of the game state in consideration of notification of Pachislot in a second embodiment of the present invention. 本発明の第2実施施形態におけるパチスロの報知を考慮した遊技状態の遷移条件を示す図である。FIG. 7 is a diagram showing transition conditions of a game state in consideration of pachi-slot notification in a second embodiment of the present invention. 本発明の第2実施施形態における内部当籤役と抽籤用フラグとの対応関係を示す図である。FIG. 7 is a diagram showing the correspondence between internal winning combinations and lottery flags in the second embodiment of the present invention. 本発明の第2実施施形態における通常状態中の遊技の流れを示す図である。It is a figure showing the flow of a game in a normal state in a second embodiment of the present invention. 本発明の第2実施施形態におけるCZ中の遊技の流れを示す図である。It is a diagram showing the flow of a game during CZ in a second embodiment of the present invention. 本発明の第2実施施形態におけるCZ中の遊技の流れを示す図である。It is a diagram showing the flow of a game during CZ in a second embodiment of the present invention. 本発明の第2実施施形態におけるART状態中の遊技の流れを示す図である。It is a diagram showing the flow of the game during the ART state in the second embodiment of the present invention. 本発明の第2実施施形態におけるART状態中の遊技の流れを示す図である。It is a diagram showing the flow of the game during the ART state in the second embodiment of the present invention. 本発明の第2実施施形態におけるボーナス状態中の遊技の流れを示す図である。It is a diagram showing the flow of the game during the bonus state in the second embodiment of the present invention. 本発明の第2実施形態におけるモード移行抽籤テーブルの一例を示す図である。It is a figure which shows an example of the mode transition lottery table in 2nd Embodiment of this invention. 本発明の第2実施形態において、ソースプログラム上で実際に参照されるモード移行抽籤テーブルの構成の一例を示す図である。FIG. 7 is a diagram illustrating an example of the configuration of a mode transition lottery table that is actually referred to on the source program in the second embodiment of the present invention. 本発明の第2実施形態における状態移行抽籤テーブルの一例を示す図である。It is a figure which shows an example of the state transition lottery table in 2nd Embodiment of this invention. 本発明の第2実施形態における状態移行抽籤テーブルの一例を示す図である。It is a figure which shows an example of the state transition lottery table in 2nd Embodiment of this invention. 本発明の第2実施形態における高確保証ゲーム数抽籤テーブルの一例を示す図である。It is a figure which shows an example of the high security certificate game number lottery table in 2nd Embodiment of this invention. 本発明の第2実施形態におけるモード別CZ抽籤テーブルの一例を示す図である。It is a figure which shows an example of the CZ lottery table by mode in 2nd Embodiment of this invention. 本発明の第2実施形態において、ソースプログラム上で実際に参照されるモード別CZ抽籤テーブルの構成の一例を示す図である。FIG. 7 is a diagram illustrating an example of the configuration of a mode-based CZ lottery table that is actually referred to on the source program in the second embodiment of the present invention. 本発明の第2実施形態におけるBB当籤時状態別CZ抽籤テーブルの一例を示す図である。It is a figure which shows an example of the CZ lottery table by state at the time of BB winning in 2nd Embodiment of this invention. 本発明の第2実施形態における状態別CZ抽籤テーブルの一例を示す図である。It is a figure which shows an example of the CZ lottery table by state in 2nd Embodiment of this invention. 本発明の第2実施形態におけるCZ前兆ゲーム数抽籤テーブルの一例を示す図である。It is a figure which shows an example of the CZ precursor game number lottery table in 2nd Embodiment of this invention. 本発明の第2実施形態におけるBB当籤時ART抽籤テーブルの一例を示す図である。It is a figure which shows an example of the ART lottery table at the time of BB winning in 2nd Embodiment of this invention. 本発明の第2実施形態における通常時ART抽籤テーブルの一例を示す図である。It is a figure which shows an example of the ART lottery table in normal times in 2nd Embodiment of this invention. 本発明の第2実施形態におけるART前兆ゲーム数抽籤テーブルの一例を示す図である。It is a figure which shows an example of the ART precursor game number lottery table in 2nd Embodiment of this invention. 本発明の第2実施形態におけるCZ中ART抽籤テーブルの一例を示す図である。It is a figure which shows an example of the ART lottery table in CZ in 2nd Embodiment of this invention. 本発明の第2実施形態におけるCZ中ART抽籤テーブルの一例を示す図である。It is a figure which shows an example of the ART lottery table in CZ in 2nd Embodiment of this invention. 本発明の第2実施形態におけるART中ストック抽籤テーブルの一例を示す図である。It is a figure which shows an example of the stock lottery table during ART in 2nd Embodiment of this invention. 本発明の第2実施形態におけるART中ストック抽籤テーブルの一例を示す図である。It is a figure which shows an example of the stock lottery table during ART in 2nd Embodiment of this invention. 本発明の第2実施形態におけるART中ストック抽籤テーブルの一例を示す図である。It is a figure which shows an example of the stock lottery table during ART in 2nd Embodiment of this invention. 本発明の第2実施形態におけるART中BB当籤時ストック抽籤テーブルの一例を示す図である。It is a figure which shows an example of the stock lottery table at the time of BB winning during ART in 2nd Embodiment of this invention. 本発明の第2実施形態におけるART当籤時ストック数抽籤テーブルの一例を示す図である。It is a figure which shows an example of the stock number lottery table at the time of ART winning in 2nd Embodiment of this invention. 本発明の第2実施形態における特殊CZ移行抽籤テーブルの一例を示す図である。It is a figure which shows an example of the special CZ transition lottery table in 2nd Embodiment of this invention. 本発明の第2実施形態におけるART当籤時ランク抽籤テーブルの一例を示す図である。It is a figure which shows an example of the rank lottery table at the time of ART winning in 2nd Embodiment of this invention. 本発明の第2実施形態におけるART当籤時ランク抽籤テーブルの一例を示す図である。It is a figure which shows an example of the rank lottery table at the time of ART winning in 2nd Embodiment of this invention. 本発明の第2実施形態におけるART当籤時ランク抽籤テーブルの一例を示す図である。It is a figure which shows an example of the rank lottery table at the time of ART winning in 2nd Embodiment of this invention. 本発明の第2実施形態におけるART当籤時ランク抽籤テーブルの一例を示す図である。It is a figure which shows an example of the rank lottery table at the time of ART winning in 2nd Embodiment of this invention. 本発明の第2実施形態におけるART当籤時ランク抽籤テーブルの一例を示す図である。It is a figure which shows an example of the rank lottery table at the time of ART winning in 2nd Embodiment of this invention. 本発明の第2実施形態におけるストック放出順序抽籤テーブルの一例を示す図である。It is a figure which shows an example of the stock release order lottery table in 2nd Embodiment of this invention. 本発明の第2実施形態におけるランク決めART中ランク昇格抽籤テーブルの一例を示す図である。It is a figure which shows an example of the rank promotion lottery table during rank determination ART in 2nd Embodiment of this invention. 本発明の第2実施形態におけるナビ高確ゲーム数獲得抽籤テーブルの一例を示す図である。It is a figure which shows an example of the navigation high-accuracy game number acquisition lottery table in 2nd Embodiment of this invention. 本発明の第2実施形態におけるCZゲーム数獲得抽籤テーブルの一例を示す図である。It is a figure which shows an example of the CZ game number acquisition lottery table in 2nd Embodiment of this invention. 本発明の第2実施形態におけるARTゲーム数獲得抽籤テーブルの一例を示す図である。It is a figure which shows an example of the ART game number acquisition lottery table in 2nd Embodiment of this invention. 本発明の第2実施形態における転落モード抽籤テーブルの一例を示す図である。It is a figure which shows an example of the fall mode lottery table in 2nd Embodiment of this invention. 本発明の第2実施形態における転落モード移行抽籤テーブルの一例を示す図である。It is a figure which shows an example of the falling mode transition lottery table in 2nd Embodiment of this invention. 本発明の第2実施形態におけるBB当籤時転落モード移行抽籤テーブルの一例を示す図である。FIG. 7 is a diagram showing an example of a lottery table for transitioning to fall mode when winning a BB according to the second embodiment of the present invention. 本発明の第2実施形態におけるBB中ART抽籤テーブル、BB中CZ抽籤テーブル、BB中EPストック抽籤テーブルの一例を示す図である。It is a figure which shows an example of the ART lottery table in BB, the CZ lottery table in BB, and the EP stock lottery table in BB in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロの通常状態中の抽籤内容を示す図である。It is a figure which shows the lottery contents in the normal state of the pachislot in 2nd Embodiment of this invention. 本発明の第2実施形態におけるパチスロのCZ前兆中の抽籤内容を示す図である。It is a figure showing the lottery contents in the CZ precursor of the pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのART前兆中の抽籤内容を示す図である。It is a figure which shows the lottery content in the ART precursor of pachislot in 2nd Embodiment of this invention. 本発明の第2実施形態におけるパチスロの初当りCZ、及び、初当りCZ終了の次遊技の抽籤内容を示す図である。It is a diagram showing the initial winning CZ of pachi-slot and the lottery contents of the next game after the initial winning CZ ends in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのART準備中の抽籤内容を示す図である。FIG. 7 is a diagram showing lottery contents during preparation for ART of pachi-slot according to the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのランク決めART中の抽籤内容を示す図である。It is a figure which shows the lottery content during rank determination ART of Pachislot in 2nd Embodiment of this invention. 本発明の第2実施形態におけるパチスロの通常ART中の抽籤内容を示す図である。FIG. 7 is a diagram showing lottery contents during normal ART of pachi-slot according to the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのEP準備中の抽籤内容を示す図である。FIG. 7 is a diagram showing lottery contents during EP preparation for pachi-slot according to the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのEP中の抽籤内容を示す図である。FIG. 7 is a diagram showing the lottery contents during EP of pachi-slot according to the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのCZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZ中の抽籤内容を示す図である。It is a diagram showing lottery contents during CZ (after ART), the next game after CZ (after ART), and special CZ of pachi-slot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロの通常フラグ間中の抽籤内容を示す図である。FIG. 7 is a diagram showing lottery contents among normal flags of pachi-slot according to a second embodiment of the present invention. 本発明の第2実施形態におけるパチスロの通常BB中の抽籤内容を示す図である。It is a figure which shows the lottery contents in normal BB of pachislot in 2nd Embodiment of this invention. 本発明の第2実施形態におけるパチスロのART中フラグ間中の抽籤内容を示す図である。FIG. 7 is a diagram showing the lottery contents between ART flags of pachi-slot according to the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのART中BB中の抽籤内容を示す図である。It is a figure showing the lottery contents during BB during ART of pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのCZの残りゲーム数とCZ中の各抽籤との関係性を示す図である。FIG. 7 is a diagram showing the relationship between the remaining number of games in the CZ of pachi-slot and each lottery in the CZ in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのCZ中のストックの有無と各抽籤との関係性を示す図である。It is a figure showing the relationship between the presence or absence of stock in the CZ of pachislot and each lottery in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのRT4状態又はRT5状態中のART抽籤の概要を示す図である。It is a figure showing an outline of ART lottery in RT4 state or RT5 state of pachislot in a second embodiment of the present invention. 本発明の第2実施形態におけるパチスロの押し順ベル当籤時の押し順と図柄組合せとの対応関係を示す図である。FIG. 7 is a diagram showing the correspondence between the push order and symbol combinations when winning the push order bell of pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロの押し順ベル当籤時の押し順とRT制御との対応関係を示す図である。FIG. 7 is a diagram showing the correspondence between the push order and RT control when winning the push order bell of pachislot in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロの押し順ベル当籤時の押し順とRT制御との対応関係の別例を示す図である。FIG. 7 is a diagram showing another example of the correspondence between the press order when winning the pachi-slot slot bell and the RT control in the second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのナビ高確ゲーム数の管理方法を示す図である。FIG. 7 is a diagram showing a method of managing the number of pachi-slot navigation games with high accuracy according to a second embodiment of the present invention. 本発明の第2実施形態におけるパチスロのナビ高確の有無と各抽籤との関係性を示す図である。It is a figure which shows the relationship between the presence or absence of navigation high accuracy of pachislot, and each lottery in 2nd Embodiment of this invention. 本発明の第2実施形態におけるパチスロのメインRAMのメモリマップを示す図である。FIG. 7 is a diagram showing a memory map of a main RAM of a pachi-slot machine according to a second embodiment of the present invention. 本発明の第2実施形態において、ソースプログラム上で実際に参照される乱数値格納領域の構成を示す図である。FIG. 7 is a diagram showing the configuration of a random value storage area that is actually referenced on the source program in the second embodiment of the present invention. 本発明の第2実施形態において、ソースプログラム上で実際に参照される状態移行抽籤テーブル(BB終了時用)の構成を示す図である。FIG. 7 is a diagram showing the configuration of a state transition lottery table (for when BB ends) that is actually referred to on the source program in the second embodiment of the present invention. 本発明の第2実施形態における状態移行抽籤テーブル(BB終了時用)内で規定される、乱数格納領域のオフセット値と抽籤回数との複合データのビット構成を示す図である。FIG. 7 is a diagram showing the bit configuration of composite data of the offset value of the random number storage area and the number of lottery rounds, which is defined in the state transition lottery table (for when BB ends) in the second embodiment of the present invention. 本発明の第2実施形態において、ソースプログラム上で実際に参照される乱数指定用オフセット番号とそのラベルとの対応テーブルを示す図である。FIG. 7 is a diagram showing a correspondence table between random number designation offset numbers and their labels that are actually referenced on the source program in the second embodiment of the present invention. 本発明の第2実施形態における状態移行抽籤テーブル(BB終了時用)内で規定される抽籤指定データのビット構成を示す図である。FIG. 7 is a diagram showing a bit configuration of lottery designation data defined in a state transition lottery table (for when BB ends) in the second embodiment of the present invention. 本発明の第2実施形態において、ソースプログラム上で実際に参照されるBB中ART抽籤テーブル(通常BB、又は、ART中BB中用)の構成を示す図である。FIG. 7 is a diagram showing the configuration of a BB-in-ART lottery table (for normal BB or ART-in-BB) that is actually referred to on the source program in the second embodiment of the present invention. 本発明の第2実施形態において、ソースプログラム上で実際に参照される当否判定用係数テーブルの構成を示す図である。FIG. 7 is a diagram showing the configuration of a validity determination coefficient table that is actually referred to on the source program in the second embodiment of the present invention. 本発明の第2実施形態において、ソースプログラム上で実際に参照されるBB当籤時状態別CZ抽籤テーブル(A)~(C)の構成を示す図である。FIG. 7 is a diagram showing the configuration of CZ lottery tables (A) to (C) by state at the time of BB winning, which are actually referred to on the source program in the second embodiment of the present invention. 本発明の第2実施形態において、ソースプログラム上で実際に参照されるCZ中ART抽籤テーブル(A)~(H)の構成を示す図である。FIG. 7 is a diagram showing the configuration of CZ medium ART lottery tables (A) to (H) that are actually referred to on the source program in the second embodiment of the present invention. 本発明の第2実施形態における設定変更確認処理の例を示すフローチャートである。It is a flow chart which shows an example of setting change confirmation processing in a 2nd embodiment of the present invention. 本発明の第2実施形態における設定変更確認処理のフローチャート中の一部の処理を実行するためのソースプログラムの一例を示す図である。FIG. 7 is a diagram illustrating an example of a source program for executing part of the process in the flowchart of the setting change confirmation process according to the second embodiment of the present invention. 本発明の第2実施形態における設定値7セグ表示処理の例を示すフローチャートである。It is a flowchart which shows the example of setting value 7 segment display processing in 2nd Embodiment of this invention. 本発明の第2実施形態における設定値7セグ表示処理のフローチャート中の一部の処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for performing some processes in the flowchart of the setting value 7 segment display process in 2nd Embodiment of this invention. 本発明の第2実施形態におけるパチスロの主制御回路により実行されるメイン処理(主要動作処理)の例を示すフローチャートである。It is a flow chart showing an example of main processing (main operation processing) executed by the main control circuit of the pachi-slot machine in the second embodiment of the present invention. 本発明の第2実施形態における図柄設定処理の例を示すフローチャートである。It is a flowchart showing an example of symbol setting processing in a second embodiment of the present invention. 本発明の第2実施形態における図柄設定処理の例を示すフローチャートである。It is a flowchart showing an example of symbol setting processing in a second embodiment of the present invention. 本発明の第2実施形態における図柄設定処理のソースプログラム上で、実際に参照されるボーナス作動中小役当籤番号変換テーブルの構成の一例を示す図である。It is a figure which shows an example of the structure of the bonus operation medium small win number conversion table actually referred to on the source program of the symbol setting process in 2nd Embodiment of this invention. 本発明の第2実施形態における変換後の小役当籤番号を示す図である。It is a figure which shows the small winning combination number after conversion in 2nd Embodiment of this invention. 本発明の第2実施形態における図柄設定処理のフローチャート中の一部の処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for performing some processes in the flowchart of the symbol setting process in 2nd Embodiment of this invention. 本発明の第2実施形態における遊技ロック設定処理の例を示すフローチャートである。It is a flowchart showing an example of game lock setting processing in a second embodiment of the present invention. 本発明の第2実施形態における遊技ロック設定処理のフローチャート中の一部の処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for performing some processes in the flowchart of the game lock setting process in 2nd Embodiment of this invention. 本発明の第2実施形態における試射試験信号制御処理(規定外)のソースプログラム上で、実際に参照される規定外出力ポート格納領域の構成の一例を示す図である。FIG. 7 is a diagram showing an example of the configuration of a non-standard output port storage area that is actually referred to on the source program for sight-fire test signal control processing (non-standard) in the second embodiment of the present invention. 本発明の第2実施形態における規定外出力ポート格納領域に格納される各試験信号のビット構成と、各ビットに割り付けられる情報内容との関係を示す図である。FIG. 7 is a diagram showing the relationship between the bit configuration of each test signal stored in the non-standard output port storage area and the information content allocated to each bit in the second embodiment of the present invention. 本発明の第2実施形態における試射試験信号制御処理(規定外)の例を示すフローチャートである。It is a flowchart which shows an example of sight-fire test signal control processing (non-standard) in a 2nd embodiment of the present invention. 本発明の第2実施形態における回胴制動信号生成処理の例を示すフローチャートである。It is a flowchart which shows an example of rotation drum braking signal generation processing in a 2nd embodiment of the present invention. 本発明の第2実施形態における特賞信号制御処理の例を示すフローチャートである。It is a flow chart which shows an example of special prize signal control processing in a 2nd embodiment of the present invention. 本発明の第2実施形態における特賞信号制御処理の例を示すフローチャートである。It is a flow chart which shows an example of special prize signal control processing in a 2nd embodiment of the present invention. 本発明の第2実施形態における条件装置信号制御処理の例を示すフローチャートである。It is a flow chart which shows an example of condition device signal control processing in a 2nd embodiment of the present invention. 本発明の第2実施形態における条件装置信号制御処理の例を示すフローチャートである。It is a flow chart which shows an example of condition device signal control processing in a 2nd embodiment of the present invention. 本発明の第2実施形態における試験信号出力処理の例を示すフローチャートである。It is a flow chart which shows an example of test signal output processing in a 2nd embodiment of the present invention. 本発明の第2実施形態における試験信号出力処理を実行するためのソースプログラムの一例を示す図である。FIG. 7 is a diagram showing an example of a source program for executing test signal output processing in a second embodiment of the present invention.

以下、本発明の各種実施形態に係る遊技機としてパチスロを例に挙げ、図面を参照しながら、その構成及び動作について説明する。なお、本実施形態では、ボーナス作動機能及びART機能を備えたパチスロについて説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a pachi-slot machine will be taken as an example of a gaming machine according to various embodiments of the present invention, and its configuration and operation will be explained with reference to the drawings. In this embodiment, a pachi-slot machine equipped with a bonus activation function and an ART function will be described.

1.第1実施形態
<機能フロー>
まず、図1を参照して、パチスロの機能フローについて説明する。本実施形態のパチスロでは、遊技を行うための遊技媒体としてメダルを用いる。なお、遊技媒体としては、メダル以外にも、例えば、コイン、遊技球、遊技用のポイントデータ又はトークン等を適用することもできる。
1. First embodiment <Functional flow>
First, the functional flow of pachi-slot will be explained with reference to FIG. In the pachi-slot machine of this embodiment, medals are used as game media for playing games. Note that, as the game medium, other than medals, for example, coins, game balls, point data for games, tokens, etc. can also be applied.

遊技者によりパチスロにメダルが投入され、スタートレバーが操作されると、予め定められた数値範囲(例えば、0~65535)の乱数から1つの値(以下、乱数値という)が抽出される。 When a player inserts a medal into a pachi-slot machine and operates a start lever, one value (hereinafter referred to as a random number) is extracted from random numbers in a predetermined numerical range (for example, 0 to 65535).

内部抽籤手段は、抽出された乱数値に基づいて抽籤を行い、内部当籤役を決定する。この内部抽籤手段は、後述の主制御回路が備える各種処理手段(処理機能)の一つである。内部当籤役の決定により、後述の有効ライン(入賞判定ライン)に沿って表示を行うことを許可する図柄の組合せが決定される。なお、図柄の組合せの種別としては、メダルの払い出し、再遊技(リプレイ)の作動、ボーナスの作動等といった特典が遊技者に与えられる「入賞」に係るものと、それ以外のいわゆる「はずれ」に係るものとが設けられる。なお、以下では、メダルの払い出しに係る役を「小役」と称し、再遊技(リプレイ)の作動に係る役を「リプレイ役」と称する。また、ボーナスの作動(ボーナスゲーム)に係る役を「ボーナス役」ともいう。 The internal lottery means performs a lottery based on the extracted random numbers and determines an internal winning combination. This internal lottery means is one of various processing means (processing functions) provided in the main control circuit, which will be described later. By determining the internal winning combination, a combination of symbols that is permitted to be displayed along an effective line (winning determination line) to be described later is determined. In addition, the types of symbol combinations are those related to "winning" where the player is given benefits such as medal payout, replay activation, bonus activation, etc., and those related to other so-called "losing". Such things are provided. Note that hereinafter, the winning combination related to the payout of medals will be referred to as a "small winning combination", and the winning combination related to the replay operation will be referred to as a "replay winning combination". Further, a winning combination related to bonus activation (bonus game) is also referred to as a "bonus winning combination".

また、スタートレバーが操作されると、複数のリールの回転が行われる。その後、遊技者により所定のリールに対応するストップボタンが押されると、リール停止制御手段は、内部当籤役とストップボタンが押されたタイミングとに基づいて、該当するリールの回転を停止する制御を行う。このリール停止制御手段は、後述の主制御回路が備える各種処理手段(処理機能)の一つである。 Furthermore, when the start lever is operated, a plurality of reels are rotated. Thereafter, when the player presses the stop button corresponding to a predetermined reel, the reel stop control means controls to stop the rotation of the corresponding reel based on the internal winning combination and the timing at which the stop button is pressed. conduct. This reel stop control means is one of various processing means (processing functions) included in the main control circuit described later.

パチスロでは、基本的に、ストップボタンが押されたときから規定時間(190msec)内に、該当するリールの回転を停止する制御が行われる。本実施形態では、この規定時間内にリールの回転に伴って移動する図柄の数を「滑り駒数」という。そして、本実施形態では、規定期間が190msecである場合には、滑り駒数の最大数(最大滑り駒数)を図柄4個分に定める。 In pachislot, control is basically performed to stop the rotation of the corresponding reel within a specified time (190 msec) from when a stop button is pressed. In this embodiment, the number of symbols that move as the reels rotate within this specified time is referred to as the "number of sliding pieces." In this embodiment, when the prescribed period is 190 msec, the maximum number of sliding pieces (maximum number of sliding pieces) is set to four symbols.

リール停止制御手段は、入賞に係る図柄の組合せ表示を許可する内部当籤役が決定されているときは、通常、190msec(図柄4駒分)の規定時間内に、その図柄の組合せが有効ラインに沿って極力表示されるようにリールの回転を停止させる。また、リール停止制御手段は、規定時間を利用して、内部当籤役によってその表示が許可されていない図柄の組合せが有効ラインに沿って表示されないようにリールの回転を停止させる。 When an internal winning combination that permits the display of winning combinations of symbols is determined, the reel stop control means normally causes the symbol combination to appear on the active line within a specified time of 190 msec (4 symbols). Stop the reel rotation so that it is displayed as much as possible along the line. Further, the reel stop control means uses the specified time to stop the rotation of the reels so that symbol combinations whose display is not permitted due to the internal winning combination are not displayed along the active line.

このようにして、複数のリールの回転がすべて停止されると、入賞判定手段は、有効ラインに沿って表示された図柄の組合せが、入賞に係るものであるか否かの判定を行う。この入賞判定手段もまた、後述の主制御回路が備える各種処理手段(処理機能)の一つである。そして、表示された図柄の組合せが、入賞判定手段により入賞に係るものであると判定されると、メダルの払い出し等の特典が遊技者に与えられる。パチスロでは、以上のような一連の流れが1回の遊技(単位遊技)として行われる。 In this manner, when all the rotations of the plurality of reels are stopped, the winning determination means determines whether or not the combination of symbols displayed along the active line is related to a winning. This winning determination means is also one of various processing means (processing functions) included in the main control circuit, which will be described later. Then, when the displayed combination of symbols is determined by the winning determining means to be related to a winning, benefits such as payout of medals are given to the player. In pachi-slot, the series of flows described above are played as one game (unit game).

また、パチスロでは、前述した一連の遊技動作の流れの中で、表示装置などによる映像の表示、各種ランプによる光の出力、スピーカによる音の出力、或いは、これらの組合せを利用して様々な演出が行われる。 In addition, in pachislot, in the flow of the above-mentioned series of game operations, various effects can be created using the display of images on a display device, the output of light from various lamps, the output of sound from speakers, or a combination of these. will be held.

具体的には、スタートレバーが操作されると、上述した内部当籤役の決定に用いられた乱数値とは別に、演出用の乱数値が抽出される。演出用の乱数値が抽出されると、演出内容決定手段は、内部当籤役に対応づけられた複数種類の演出内容の中から今回実行する演出を抽籤により決定する。この演出内容決定手段は、後述の副制御回路が備える各種処理手段(処理機能)の一つである。 Specifically, when the start lever is operated, a random number value for presentation is extracted separately from the random number value used to determine the internal winning combination described above. When the random number value for performance is extracted, the performance content determining means determines by lottery the performance to be executed this time from among the plurality of types of performance contents associated with the internal winning combination. This performance content determining means is one of various processing means (processing functions) provided in a sub-control circuit, which will be described later.

次いで、演出内容決定手段により演出内容が決定されると、演出実行手段は、リールの回転開始時、各リールの回転停止時、入賞の有無の判定時等の各契機に連動させて対応する演出を実行する。このように、パチスロでは、例えば、内部当籤役に対応づけられた演出内容を実行することによって、決定された内部当籤役(言い換えると、狙うべき図柄の組合せ)を知る機会又は予想する機会が遊技者に提供され、遊技者の興味の向上を図ることができる。 Next, when the performance content is determined by the performance content determining means, the performance execution means executes a corresponding performance in conjunction with each opportunity such as when the reels start rotating, when each reel stops rotating, and when determining whether or not there is a prize. Execute. In this way, in pachislot, for example, by executing the production contents associated with the internal winning combination, there is an opportunity to know or predict the determined internal winning combination (in other words, the combination of symbols to aim for). It is possible to increase the interest of players.

<パチスロの構造>
次に、図2~図4を参照して、本発明の第1実施形態に係るパチスロの構造について説明する。
<Structure of Pachislot>
Next, the structure of the pachi-slot machine according to the first embodiment of the present invention will be described with reference to FIGS. 2 to 4.

[外観構造]
図2は、パチスロ1の外部構造を示す斜視図である。
[Exterior structure]
FIG. 2 is a perspective view showing the external structure of the pachi-slot machine 1.

パチスロ1は、図2に示すように、外装体(遊技機本体)2を備える。外装体2は、リールや回路基板等を収容するキャビネット2aと、キャビネット2aの開口を開閉可能に取り付けられるフロントドア2bとを有する。 As shown in FIG. 2, the pachislot 1 includes an exterior body (gaming machine main body) 2. The exterior body 2 includes a cabinet 2a that accommodates reels, circuit boards, etc., and a front door 2b that is attached to the cabinet 2a so that the opening can be opened and closed.

キャビネット2aの内部には、3つのリール3L,3C,3R(変動表示手段、表示列)が横一列に並べて設けられている。以下、各リール3L,3C,3R(メインリール)を、それぞれ左リール3L、中リール3C、右リール3Rともいう。各リール3L,3C,3Rは、円筒状に形成されたリール本体と、リール本体の周面に装着された透光性のシート材を有する。そして、シート材の表面には、複数(例えば20個)の図柄が周方向(リールの回転方向)に沿って所定の間隔をあけて描かれている。 Inside the cabinet 2a, three reels 3L, 3C, and 3R (variable display means, display row) are arranged horizontally in a row. Hereinafter, the reels 3L, 3C, and 3R (main reels) are also referred to as the left reel 3L, middle reel 3C, and right reel 3R, respectively. Each of the reels 3L, 3C, and 3R has a cylindrical reel body and a translucent sheet material attached to the circumferential surface of the reel body. A plurality of (for example, 20) symbols are drawn on the surface of the sheet material at predetermined intervals along the circumferential direction (rotation direction of the reels).

フロントドア2bは、ドア本体9と、フロントパネル10と、腰部パネル12と、台座部13とを備える。ドア本体9は、ヒンジ(不図示)を用いてキャビネット2aに開閉可能に取り付けられる。ヒンジは、パチスロ1の前方側(遊技者側)から見て、ドア本体9の左側の側端部に設けられる。 The front door 2b includes a door body 9, a front panel 10, a waist panel 12, and a pedestal 13. The door body 9 is attached to the cabinet 2a using a hinge (not shown) so that it can be opened and closed. The hinge is provided at the left side end of the door body 9 when viewed from the front side (player side) of the pachislot 1.

フロントパネル10は、ドア本体9の上部に設けられている。このフロントパネル10は、開口10aを有する枠状部材で構成される。フロントパネル10の開口10aは、表示装置カバー30によって塞がれ、表示装置カバー30は、キャビネット2aの内部に配置された後述の表示装置11と対向して配置される。 The front panel 10 is provided on the upper part of the door body 9. This front panel 10 is composed of a frame-shaped member having an opening 10a. The opening 10a of the front panel 10 is covered by a display device cover 30, and the display device cover 30 is arranged to face a display device 11, which will be described later, arranged inside the cabinet 2a.

表示装置カバー30は、黒色の半透明な合成樹脂により形成される。それゆえ、遊技者は、後述の表示装置11により表示された映像(画像)を、表示装置カバー30を介して視認することができる。また、本実施形態では、表示装置カバー30を黒色の半透明な合成樹脂で形成することにより、キャビネット2a内への外光の入り込みを抑制して、表示装置11により表示された映像(画像)を鮮明に視認できるようにしている。 The display device cover 30 is made of black translucent synthetic resin. Therefore, the player can visually recognize the video (image) displayed by the display device 11, which will be described later, through the display device cover 30. Furthermore, in the present embodiment, by forming the display device cover 30 with a black semi-transparent synthetic resin, the entry of outside light into the cabinet 2a is suppressed, and the video (image) displayed by the display device 11 is suppressed. is clearly visible.

フロントパネル10には、ランプ群21が設けられている。ランプ群21は、例えば、遊技者側から見て、フロントパネル10の上部に設けられたランプ21a、21bを含む。ランプ群21を構成する各ランプは、LED(Light Emitting Diode)等で構成され(後述の図7中のLED群85参照)、演出内容に対応するパターンで、光を点灯及び消灯する。 A lamp group 21 is provided on the front panel 10. The lamp group 21 includes, for example, lamps 21a and 21b provided at the upper part of the front panel 10 when viewed from the player side. Each lamp constituting the lamp group 21 is composed of an LED (Light Emitting Diode) or the like (see the LED group 85 in FIG. 7, which will be described later), and turns on and off in a pattern corresponding to the content of the performance.

腰部パネル12は、ドア本体9の略中央部に設けられる。腰部パネル12は、任意の画像が描かれた装飾パネルと、この装飾パネルを背面側から照明するための光を出射する光源(後述のLED群85に含まれるLED)とを有する。 The waist panel 12 is provided approximately at the center of the door body 9. The waist panel 12 includes a decorative panel on which an arbitrary image is drawn, and a light source (LED included in an LED group 85 to be described later) that emits light for illuminating the decorative panel from the back side.

台座部13は、フロントパネル10と腰部パネル12との間に設けられる。台座部13には、図柄表示領域4と、遊技者による操作の対象となる各種装置(メダル投入口14、MAXベットボタン15a、1ベットボタン15b、スタートレバー16、3つのストップボタン17L,17C,17R、精算ボタン(不図示)等)とが設けられる。 The pedestal section 13 is provided between the front panel 10 and the waist panel 12. The pedestal section 13 includes a symbol display area 4 and various devices to be operated by the player (a medal slot 14, a MAX bet button 15a, a 1 bet button 15b, a start lever 16, three stop buttons 17L, 17C, 17R, a payment button (not shown), etc.).

図柄表示領域4は、正面から見て、3つのリール3L,3C,3Rに重畳する領域で、かつ、3つのリール3L,3C,3Rより遊技者側の位置に配置されており、3つのリール3L,3C,3Rを視認可能にするサイズを有する。この図柄表示領域4は、表示窓としての機能を果たすものであり、その背後に設けられた各リール3L,3C,3Rを視認することが可能な構成になっている。以下、図柄表示領域4を、リール表示窓4という。 The symbol display area 4 is an area that overlaps the three reels 3L, 3C, and 3R when viewed from the front, and is arranged at a position closer to the player than the three reels 3L, 3C, and 3R. It has a size that makes 3L, 3C, and 3R visible. This symbol display area 4 functions as a display window, and is configured so that the reels 3L, 3C, and 3R provided behind it can be visually recognized. Hereinafter, the symbol display area 4 will be referred to as the reel display window 4.

リール表示窓4は、その背後に設けられた3つのリール3L,3C,3Rの回転が停止されたとき、各リールの周面に設けられた複数の図柄のうち、連続して配置された3つの図柄がその枠内に表示されるように構成されている。すなわち、3つのリール3L,3C,3Rの回転が停止されたとき、リール表示窓4の枠内には、リール毎に上段、中段及び下段の各領域にそれぞれ1個の図柄(合計で3個)が表示される(リール表示窓4の枠内には、3行×3列の態様で図柄が表示される)。そして、本実施形態では、リール表示窓4の枠内において、左リール3Lの中段領域、中リール3Cの中段領域、及び、右リール3Rの中段領域を結ぶ擬似的なライン(センターライン)を、入賞か否かの判定を行う有効ラインとして定義する。 When the rotation of the three reels 3L, 3C, and 3R provided behind the reel display window 4 is stopped, the reel display window 4 displays three consecutively arranged symbols among a plurality of symbols provided on the circumferential surface of each reel. The frame is configured such that one symbol is displayed within the frame. That is, when the rotation of the three reels 3L, 3C, and 3R is stopped, one symbol is displayed in each of the upper, middle, and lower regions for each reel (three symbols in total) within the frame of the reel display window 4. ) is displayed (symbols are displayed in 3 rows x 3 columns within the frame of the reel display window 4). In the present embodiment, within the frame of the reel display window 4, a pseudo line (center line) connecting the middle region of the left reel 3L, the middle region of the middle reel 3C, and the middle region of the right reel 3R is drawn. Defined as an active line for determining whether or not a prize has been won.

リール表示窓4は、台座部13に設けられた枠部材31の開口により形成される。また、リール表示窓4を画成する枠部材31の下方には、略水平面の台座領域が設けられる。そして、遊技者側から見て、台座領域の右側にはメダル投入口14が設けられ、左側にはMAXベットボタン15a及び1ベットボタン15bが設けられる。 The reel display window 4 is formed by an opening in a frame member 31 provided on the pedestal portion 13. Further, below the frame member 31 defining the reel display window 4, a substantially horizontal pedestal area is provided. When viewed from the player side, a medal slot 14 is provided on the right side of the pedestal area, and a MAX bet button 15a and a 1 bet button 15b are provided on the left side.

メダル投入口14は、遊技者によって外部からパチスロ1に投下されるメダルを受け入れるために設けられる。メダル投入口14から受け入れられたメダルは、予め設定された所定枚数(例えば3枚)を上限として1回の遊技に使用され、所定枚数を超えたメダルの枚数分は、パチスロ1の内部に預けることができる(いわゆるクレジット機能(遊技媒体貯留手段))。 The medal slot 14 is provided to receive medals dropped into the pachislot 1 from the outside by a player. The medals accepted from the medal slot 14 are used for one game up to a predetermined number (for example, three), and the number of medals exceeding the predetermined number is deposited inside the Pachislot 1. (so-called credit function (game media storage means)).

MAXベットボタン15a及び1ベットボタン15bは、キャビネット2aの内部に預けられているメダルから1回の遊技に使用する枚数を決定するために設けられる。なお、MAXベットボタン15aの内部には、メダル投入が可能な時に点灯するベットボタンLED(不図示)が設けられている。また、精算ボタンは、パチスロ1の内部に預けられているメダルを外部に引き出す(排出する)ために設けられる。 The MAX bet button 15a and the 1 bet button 15b are provided to determine the number of medals to be used for one game from among the medals deposited inside the cabinet 2a. Note that a bet button LED (not shown) is provided inside the MAX bet button 15a, which lights up when medals can be inserted. Further, the payment button is provided for withdrawing (discharging) the medals deposited inside the pachislot 1 to the outside.

なお、遊技者がMAXベットボタン15aを押下操作すると、単位遊技のベット枚数(3枚)のメダルが投入され、有効ラインが有効化される。一方、1ベットボタン15bが1回、押下操作される度に1枚のメダルが投入される。1ベットボタン15bが3回操作されると、単位遊技のベット枚数(3枚)のメダルが投入され、有効ラインが有効化される。 Note that when the player presses the MAX bet button 15a, medals corresponding to the bet number (3 medals) of the unit game are inserted and the active line is activated. On the other hand, one medal is inserted each time the 1 bet button 15b is pressed once. When the 1 bet button 15b is operated three times, medals corresponding to the bet number (3 medals) of the unit game are inserted and the active line is activated.

なお、以下では、MAXベットボタン15aの操作、1ベットボタン15bの操作及びメダル投入口14にメダルを投入する操作(遊技を行うためにメダルを投入する操作)をいずれも「投入操作」という。 Note that, hereinafter, the operation of the MAX bet button 15a, the operation of the 1 bet button 15b, and the operation of inserting medals into the medal slot 14 (operation of inserting medals in order to play a game) are all referred to as "insertion operations."

スタートレバー16は、全てのリール(3L,3C,3R)の回転を開始するために設けられる。ストップボタン17L,17C,17Rは、それぞれ、左リール3L、中リール3C、右リール3Rに対応づけて設けられ、各ストップボタンは対応するリールの回転を停止するために設けられる。以下、ストップボタン17L,17C,17Rを、それぞれ左ストップボタン17L、中ストップボタン17C、右ストップボタン17Rともいう。 The start lever 16 is provided to start the rotation of all the reels (3L, 3C, 3R). Stop buttons 17L, 17C, and 17R are provided corresponding to the left reel 3L, middle reel 3C, and right reel 3R, respectively, and each stop button is provided to stop the rotation of the corresponding reel. Hereinafter, the stop buttons 17L, 17C, and 17R are also referred to as a left stop button 17L, a middle stop button 17C, and a right stop button 17R, respectively.

また、リール表示窓4の下方の略水平面の台座領域の略中央には、情報表示器6が設けられる。なお、情報表示器6は、透明の窓カバー(不図示)によって覆われている。 Further, an information display device 6 is provided approximately at the center of the pedestal area on the approximately horizontal plane below the reel display window 4. Note that the information display 6 is covered with a transparent window cover (not shown).

情報表示器6には、特典として遊技者に対して払い出されるメダルの枚数(以下、「払出枚数」という)の情報を遊技者に対してデジタル表示(報知)するための2桁の7セグメントLED(以下、「7セグLED」という)や、パチスロ1の内部に預けられているメダルの枚数(以下、「クレジット枚数」という)などの情報を遊技者に対してデジタル表示(報知)するための2桁の7セグLEDが設けられる。なお、本実施形態では、メダルの払出枚数表示用の2桁の7セグLEDは、エラー発生及びエラー種別の情報を遊技者に対してデジタル表示(報知)するための2桁の7セグLEDとしても用いられる。それゆえ、エラー発生時には、メダルの払出枚数表示用の2桁の7セグLEDの表示態様は、払出枚数の表示態様からエラー種別の情報の表示態様に切り替わる。 The information display 6 includes a 2-digit 7-segment LED for digitally displaying (notifying) information on the number of medals to be paid out to the player as a bonus (hereinafter referred to as the "number of medals paid out") to the player. (hereinafter referred to as "7-segment LED") and information such as the number of medals deposited inside Pachislot 1 (hereinafter referred to as "number of credits") to digitally display (notify) players. A two-digit 7-segment LED is provided. In this embodiment, the 2-digit 7-segment LED for displaying the number of medals to be paid out is used as the 2-digit 7-segment LED for digitally displaying (notifying) information on the occurrence of an error and the error type to the player. is also used. Therefore, when an error occurs, the display mode of the two-digit 7-segment LED for displaying the number of medals to be paid out is switched from the display mode of the number of medals to be paid out to the display mode of information about the error type.

さらに、情報表示器6には、内部当籤役として決定された役に応じた図柄組合せを有効ラインに沿って表示するために必要な停止操作の情報を報知する指示モニタ(不図示)が設けられている。指示モニタ(指示表示器)は、例えば、2桁の7セグメントLEDにより構成される。そして、指示モニタでは、報知する停止操作の情報と一義的に対応する態様で、2桁の7セグLEDが点灯、点滅又は消灯することにより、遊技者に対して必要な停止操作の情報を報知する。 Further, the information display device 6 is provided with an instruction monitor (not shown) that notifies information on a stop operation necessary to display a symbol combination according to a winning combination determined as an internal winning combination along the active line. ing. The instruction monitor (indication display) is composed of, for example, a 2-digit 7-segment LED. Then, on the instruction monitor, the two-digit 7-segment LED lights up, flashes, or goes out in a manner that uniquely corresponds to the information on the stop operation to be notified, thereby notifying the player of the necessary information on the stop operation. do.

なお、ここでいう、報知する停止操作の情報と一義的に対応する態様とは、例えば、押し順「1st(第1停止操作を左リール3Lに対して行うこと)」を報知する場合には指示モニタに数値「1」を表示し、押し順「2nd(第1停止操作を中リール3Cに対して行うこと)」を報知する場合には指示モニタに数値「2」を表示し、押し順「3rd(第1停止操作を右リール3Rに対して行うこと)」を報知する場合には指示モニタに数値「3」を表示するなどの態様のことである。なお、指示モニタにおける停止操作の情報の報知態様(後述のメイン側で決定されるナビデータ)については、後述の図63を参照しながら後で詳述する。 Note that the mode that uniquely corresponds to the information on the stop operation to be notified is, for example, when notifying the press order "1st (performing the first stop operation on the left reel 3L)". Display the numerical value "1" on the instruction monitor, and when notifying the press order "2nd (perform the first stop operation on the middle reel 3C)", display the numerical value "2" on the instruction monitor and press the order When notifying "3rd (performing the first stop operation on the right reel 3R)", this refers to a mode such as displaying the numerical value "3" on the instruction monitor. Note that the manner in which information on the stop operation is reported on the instruction monitor (navigation data determined by the main side, which will be described later) will be described in detail later with reference to FIG. 63, which will be described later.

情報表示器6は、後述の図7に示すように、ドア中継端子板68及び遊技動作表示基板81を介して主制御基板71に電気的に接続され、情報表示器6の表示動作は、主制御基板71内の後述の主制御回路90により制御される。また、上述した各種7セグLEDの制御方式は、ダイナミック点灯制御である。 The information display 6 is electrically connected to the main control board 71 via a door relay terminal board 68 and a game operation display board 81, as shown in FIG. 7, which will be described later. It is controlled by a main control circuit 90 in the control board 71, which will be described later. Furthermore, the control method for the various 7-segment LEDs described above is dynamic lighting control.

なお、本実施形態のパチスロ1では、主制御基板71により制御される指示モニタに加えて、副制御基板72により制御される他の手段を用いて停止操作の情報を報知する構成を設ける。具体的には、後述のプロジェクタ機構211及び表示ユニット212(図3及び後述の図7参照)により構成される後述の表示装置11により停止操作の情報を報知する。 In addition, in the pachi-slot machine 1 of this embodiment, in addition to the instruction monitor controlled by the main control board 71, a configuration is provided in which other means controlled by the sub-control board 72 is used to notify information on the stop operation. Specifically, information on the stop operation is notified by the display device 11, which will be described later, which is configured by a projector mechanism 211 and a display unit 212 (see FIG. 3 and FIG. 7, which will be described later).

このような構成を適用した場合、指示モニタにおける報知の態様と、副制御基板72により制御されるその他の手段における報知の態様とは、互いに異なる態様であってもよい。すなわち、指示モニタでは、報知する停止操作の情報と一義的に対応する態様で報知すればよく、必ずしも、停止操作の情報を直接的に報知する必要はない(例えば、指示モニタにおいて数値「1」が表示されたとしても、遊技者によっては報知内容を特定できない可能性もあり、直接的な報知とは言えない)。一方、後述の表示装置11等のその他の手段によるサブ側(副制御基板側)での報知では、停止操作の情報を直接的に報知してもよい。例えば、押し順「1st」を報知する場合、指示モニタでは報知する押し順と一義的に対応する数値「1」を表示するが、その他の手段(例えば、表示装置11等)では、左リール3Lに対して第1停止操作を行わせるための指示情報を直接的に報知してもよい。 When such a configuration is applied, the mode of notification in the instruction monitor and the mode of notification in other means controlled by the sub-control board 72 may be different from each other. In other words, the instruction monitor only needs to notify in a manner that uniquely corresponds to the information on the stop operation to be notified, and it is not necessarily necessary to directly notify the information on the stop operation (for example, if the instruction monitor uses the numerical value "1") Even if this is displayed, some players may not be able to identify the content of the notification, so it cannot be said to be a direct notification.) On the other hand, in the case of notification on the sub side (sub control board side) by other means such as the display device 11, which will be described later, information on the stop operation may be directly notified. For example, when notifying the press order "1st", the instruction monitor displays the numerical value "1" that uniquely corresponds to the press order to be notified, but other means (for example, the display device 11, etc.) display the left reel 3L. Instruction information for causing the vehicle to perform the first stop operation may be directly notified.

このような構成のパチスロ1では、副制御基板72の制御だけでなく、主制御基板71の制御によっても、内部当籤役に応じた必要な停止操作の情報を報知することができる。また、このような停止操作の情報の報知の有無は、遊技状態に応じて制御されるようにしてもよい。例えば、後述の一般遊技状態(非ART遊技状態)では停止操作の情報を報知せずに、後述のART遊技状態(後述の図14参照)において停止操作の情報を報知するようにしてもよい。 In the pachi-slot machine 1 having such a configuration, not only the control of the sub-control board 72 but also the control of the main control board 71 can notify information on the necessary stop operation according to the internal winning combination. Further, the presence or absence of notification of information on such a stop operation may be controlled depending on the gaming state. For example, information on a stop operation may not be reported in a general gaming state (non-ART gaming state), which will be described later, but information on a stop operation may be reported in an ART gaming state (see FIG. 14, which will be described later).

また、遊技者側から見て、リール表示窓4の左方には、サブ表示装置18が設けられる。サブ表示装置18は、図2に示すように、ドア本体9の前面部のうち、台座部13の略水平面の台座領域から略垂直に立設するように設けられる。サブ表示装置18は、液晶ディスプレイや有機EL(Electro-Luminescence)ディスプレイで構成され、各種情報を表示する。 Further, a sub-display device 18 is provided on the left side of the reel display window 4 when viewed from the player side. As shown in FIG. 2, the sub-display device 18 is provided so as to stand substantially perpendicularly from the pedestal area of the pedestal portion 13 on the substantially horizontal plane in the front portion of the door body 9. The sub-display device 18 is composed of a liquid crystal display or an organic EL (Electro-Luminescence) display, and displays various information.

また、サブ表示装置18の表示面上には、タッチセンサ19が設けられている(後述の図7参照)。タッチセンサ19は、静電容量方式などの所定の動作原理に従い動作し、遊技者の操作を受け付けると、タッチ入力情報として当該操作に応じた信号を出力する。そして、本実施形態のパチスロ1は、タッチセンサ19を介して受け付けた遊技者の操作(タッチセンサ19から出力されるタッチ入力情報)に応じて、サブ表示装置18の表示を切り替え可能にする機能を有する。なお、サブ表示装置18は、タッチセンサ19から出力されるタッチ入力情報に基づいて後述の副制御基板72(後述の図7参照)により制御される。 Furthermore, a touch sensor 19 is provided on the display surface of the sub-display device 18 (see FIG. 7, which will be described later). The touch sensor 19 operates according to a predetermined operating principle such as a capacitance method, and upon receiving an operation from a player, outputs a signal corresponding to the operation as touch input information. The pachi-slot machine 1 of the present embodiment has a function of enabling the display of the sub-display device 18 to be switched according to the player's operation received via the touch sensor 19 (touch input information output from the touch sensor 19). has. Note that the sub-display device 18 is controlled by a sub-control board 72 (described later in FIG. 7) based on touch input information output from the touch sensor 19.

ドア本体9の下部には、メダル払出口24、メダル受皿25、2つのスピーカ用孔20L,20R等が設けられる。メダル払出口24は、後述のメダル払出装置51の駆動により排出されるメダルを外部に導く。メダル受皿25は、メダル払出口24から排出されたメダルを貯める。また、2つのスピーカ用孔20L,20Rからは、演出内容に対応する効果音や楽曲等の音声が出力される。 A medal payout port 24, a medal receiving tray 25, two speaker holes 20L, 20R, etc. are provided at the lower part of the door body 9. The medal payout port 24 guides medals discharged by driving a medal payout device 51, which will be described later, to the outside. The medal tray 25 stores medals discharged from the medal payout port 24. Furthermore, the two speaker holes 20L and 20R output sounds such as sound effects and music corresponding to the content of the performance.

[内部構造]
次に、パチスロ1の内部構造を、図3及び図4を参照しながら説明する。図3は、キャビネット2aの内部構造を示す図であり、図4は、フロントドア2bの裏面側の内部構造を示す図である。
[Internal structure]
Next, the internal structure of the pachi-slot machine 1 will be explained with reference to FIGS. 3 and 4. FIG. 3 is a diagram showing the internal structure of the cabinet 2a, and FIG. 4 is a diagram showing the internal structure of the back side of the front door 2b.

キャビネット2aは、図3に示すように、上面板27aと、底面板27bと、左右の側面板27c,27dと、背面板27eとを有する。そして、キャビネット2a内の上部には、表示装置11が配設される。 As shown in FIG. 3, the cabinet 2a includes a top plate 27a, a bottom plate 27b, left and right side plates 27c and 27d, and a back plate 27e. A display device 11 is disposed in the upper part of the cabinet 2a.

表示装置11は、プロジェクタ機構211と、プロジェクタ機構211から投射された映像光が投影される箱状の被投影部材212aとを有し、プロジェクションマッピングによる映像表示を行う。具体的には、表示装置11では、立体物となる被投影部材212aの位置(投影距離や角度など)や形状に基づいて映像光を生成し、その映像光が、プロジェクタ機構211により被投影部材212aの表面に投影される。このような演出機能を設けることにより、高度で且つ迫力のある演出を行うことができる。また、図3には示さないが、箱状の被投影部材212aの裏側には、表示面が湾曲した別の被投影部材が設けられ、遊技状態に応じて、どちらか一方の被投影部材が、映像光が投影されるスクリーンとして使用される。それゆえ、キャビネット2a内は、遊技状態に応じて、被投影部材を切り換える機能(不図示)も設けられる。 The display device 11 includes a projector mechanism 211 and a box-shaped projection member 212a onto which image light projected from the projector mechanism 211 is projected, and performs image display by projection mapping. Specifically, the display device 11 generates image light based on the position (projection distance, angle, etc.) and shape of the projection target member 212a, which is a three-dimensional object, and the image light is transmitted to the projection target member by the projector mechanism 211. 212a. By providing such a performance function, sophisticated and powerful performance can be performed. Although not shown in FIG. 3, another projection member with a curved display surface is provided on the back side of the box-shaped projection member 212a, and depending on the game state, one of the projection members may be , used as a screen on which image light is projected. Therefore, the inside of the cabinet 2a is also provided with a function (not shown) for switching the projected member depending on the gaming state.

キャビネット2a内の下部には、メダル払出装置(以下、ホッパー装置という)51と、メダル補助収納庫52と、電源装置53とが配設される。 A medal dispensing device (hereinafter referred to as a hopper device) 51, a medal auxiliary storage 52, and a power supply device 53 are disposed in the lower part of the cabinet 2a.

ホッパー装置51は、キャビネット2aにおける底面板27bの中央部に取り付けられる。このホッパー装置51は、多量のメダルを収容可能で、それらを1枚ずつ排出可能な構造を有する。ホッパー装置51は、貯留されたメダルが例えば50枚を超えたとき、又は、精算ボタンが押下されてメダルの精算が実行されるときに、メダルを払い出す。そして、ホッパー装置51によって払い出されたメダルは、メダル払出口24(図2参照)から排出される。 The hopper device 51 is attached to the center of the bottom plate 27b of the cabinet 2a. This hopper device 51 has a structure that can accommodate a large amount of medals and discharge them one by one. The hopper device 51 pays out medals when the number of stored medals exceeds, for example, 50 medals, or when a settlement button is pressed to execute medal settlement. The medals dispensed by the hopper device 51 are then discharged from the medal dispensing opening 24 (see FIG. 2).

メダル補助収納庫52は、ホッパー装置51から溢れ出たメダルを収納する。このメダル補助収納庫52は、キャビネット2a内部を正面から見て、ホッパー装置51の右側に配置される。また、メダル補助収納庫52は、キャビネット2aの底面板27bに対して着脱可能に取り付けられている。 The medal auxiliary storage 52 stores medals overflowing from the hopper device 51. This medal auxiliary storage 52 is arranged on the right side of the hopper device 51 when looking inside the cabinet 2a from the front. Further, the medal auxiliary storage 52 is detachably attached to the bottom plate 27b of the cabinet 2a.

電源装置53は、電源スイッチ53aと、電源基板53b(電源供給手段)とを有している(後述の図7参照)。この電源装置53は、キャビネット2a内部を正面から見て、ホッパー装置51の左側に配置されており、左側面板27cに取り付けられている。電源装置53は、サブ電源装置(不図示)から供給された交流電圧100Vの電力を各部で必要な直流電圧の電力に変換して、変換した電力を各部へ供給する。 The power supply device 53 includes a power switch 53a and a power supply board 53b (power supply means) (see FIG. 7, which will be described later). This power supply device 53 is arranged on the left side of the hopper device 51 when looking inside the cabinet 2a from the front, and is attached to the left side plate 27c. The power supply device 53 converts 100 V AC power supplied from a sub power supply device (not shown) into DC voltage power necessary for each part, and supplies the converted power to each part.

また、キャビネット2a内の電源装置53の上方には、副制御基板72(後述の図7参照)を収容する副制御基板ケース57が配設される。副制御基板ケース57に収納された副制御基板72には、後述の副制御回路200(後述の図10参照)が搭載されている。この副制御回路200は、映像の表示等による演出の実行を制御する回路である。副制御回路200の具体的な構成については後述する。 Furthermore, a sub-control board case 57 that accommodates a sub-control board 72 (see FIG. 7, which will be described later) is disposed above the power supply device 53 in the cabinet 2a. The sub-control board 72 housed in the sub-control board case 57 is equipped with a sub-control circuit 200 (described later in FIG. 10). This sub-control circuit 200 is a circuit that controls execution of effects such as video display. The specific configuration of the sub control circuit 200 will be described later.

キャビネット2a内の副制御基板ケース57の上方には、副中継基板61が配設される。この副中継基板61は、副制御基板72と後述の主制御基板71とを接続する配線が実装された中継基板である。また、副中継基板61は、副制御基板72と副制御基板72の周辺に配設された基板や各種装置部(ユニット)などとを接続する配線が実装された中継基板である。 A sub relay board 61 is disposed above the sub control board case 57 in the cabinet 2a. This sub-relay board 61 is a relay board on which wiring for connecting a sub-control board 72 and a main control board 71 to be described later is mounted. Further, the sub-relay board 61 is a relay board on which wiring is mounted to connect the sub-control board 72 and the boards and various devices (units) disposed around the sub-control board 72.

また、図3には示さないが、キャビネット2a内には、キャビネット側中継基板44(後述の図7参照)が配設される。このキャビネット側中継基板44は、主制御基板71(後述の図7参照)と、ホッパー装置51、遊技メダル補助収納庫スイッチ77(後述の図7参照)及びメダル払出カウントスイッチ(不図示)のそれぞれとを接続する配線が実装された中継基板である。 Although not shown in FIG. 3, a cabinet-side relay board 44 (see FIG. 7, which will be described later) is disposed inside the cabinet 2a. This cabinet side relay board 44 has a main control board 71 (see FIG. 7 described later), a hopper device 51, a game medal auxiliary storage switch 77 (see FIG. 7 described later), and a medal payout count switch (not shown). This is a relay board on which wiring is mounted to connect the

フロントドア2bの裏面側の中央部には、図4に示すように、ミドルドア41が、配設され、リール表示窓4(図2参照)を裏側から開閉可能に取り付けられている。また、図4には示さないが、ミドルドア41のリール表示窓4側には、3つのリール3L,3C,3Rが取り付けられ、ミドルドア41のリール表示窓4側とは反対側には、主制御基板71(後述の図7参照)が収納された主制御基板ケース55が取り付けられている。なお、3つのリール3L,3C,3Rには、所定の減速比をもったギアを介してステッピングモータ(不図示)が接続されている。 As shown in FIG. 4, a middle door 41 is disposed at the center of the back side of the front door 2b, and is attached to the reel display window 4 (see FIG. 2) so that it can be opened and closed from the back side. Although not shown in FIG. 4, three reels 3L, 3C, and 3R are attached to the reel display window 4 side of the middle door 41, and a main control A main control board case 55 containing a board 71 (see FIG. 7 described later) is attached. Note that a stepping motor (not shown) is connected to the three reels 3L, 3C, and 3R via a gear having a predetermined reduction ratio.

主制御基板ケース55に収納された主制御基板71は、後述する主制御回路90(後述の図9参照)を有する。主制御回路90(主制御手段)は、内部当籤役の決定、各リール3L,3C,3Rの回転及び停止、入賞の有無の判定といった、パチスロ1における遊技の主な流れを制御する回路である。また、本実施形態では、例えば、ARTの決定の有無の抽籤処理、ナビ情報の指示モニタへの表示処理、各種試験信号の送信処理などの制御も主制御回路90により行われる。なお、主制御回路90の具体的な構成は後述する。 The main control board 71 housed in the main control board case 55 has a main control circuit 90 (see FIG. 9, which will be described later), which will be described later. The main control circuit 90 (main control means) is a circuit that controls the main flow of the game in the pachislot 1, such as determining the internal winning combination, rotating and stopping each reel 3L, 3C, and 3R, and determining whether or not there is a prize. . Further, in the present embodiment, the main control circuit 90 also controls, for example, a lottery process to determine whether or not an ART is determined, a process to display navigation information on the instruction monitor, a process to transmit various test signals, and the like. Note that the specific configuration of the main control circuit 90 will be described later.

フロントドア2bの裏面側において、ミドルドア41の下方には、スピーカ65L,65Rが配設される。スピーカ65L,65Rは、それぞれスピーカ用孔20L,20R(図2参照)と対向する位置に配置されている。 Speakers 65L and 65R are arranged below the middle door 41 on the back side of the front door 2b. The speakers 65L and 65R are arranged at positions facing the speaker holes 20L and 20R (see FIG. 2), respectively.

また、スピーカ65Lの上方には、セレクタ66と、ドア開閉監視スイッチ67とが配設される。セレクタ66は、メダルの材質や形状等が適正であるか否かを選別する装置であり、メダル投入口14に投入された適正なメダルをホッパー装置51へ案内する。セレクタ66内においてメダルが通過する経路上には、適正なメダルが通過したことを検出するメダルセンサ(遊技媒体検出手段:不図示)が設けられている。 Further, above the speaker 65L, a selector 66 and a door opening/closing monitoring switch 67 are provided. The selector 66 is a device that selects whether the material, shape, etc. of the medals are appropriate or not, and guides appropriate medals inserted into the medal slot 14 to the hopper device 51. A medal sensor (gaming medium detecting means: not shown) is provided on the path along which the medals pass within the selector 66 to detect whether a proper medal has passed.

ドア開閉監視スイッチ67は、フロントドア2bを裏面側から見て、セレクタ66の左斜め下に配置される。このドア開閉監視スイッチ67は、フロントドア2bの開閉を報知するためのセキュリティ信号をパチスロ1の外部に出力する。 The door opening/closing monitoring switch 67 is arranged diagonally below and to the left of the selector 66 when the front door 2b is viewed from the back side. This door opening/closing monitoring switch 67 outputs a security signal to the outside of the pachi-slot machine 1 to notify the opening/closing of the front door 2b.

また、図4には示さないが、フロントドア2bを裏面において、ミドルドア41により開閉された領域であり且つリール表示窓4の下方には、ドア中継端子板68が配設される(後述の図7参照)。このドア中継端子板68は、主制御基板ケース55内の主制御基板71と、各種のボタンやスイッチ、副中継基板61、セレクタ66、遊技動作表示基板81、試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302のそれぞれとを接続する配線が実装された中継基板である。なお、各種のボタン及びスイッチとしては、例えば、MAXベットボタン15a、1ベットボタン15b、ドア開閉監視スイッチ67、後述のBETスイッチ77、スタートスイッチ79等が挙げられる。 Although not shown in FIG. 4, a door relay terminal board 68 is disposed in the area opened and closed by the middle door 41 and below the reel display window 4 with the front door 2b on the back side (see the figure below). (see 7). This door relay terminal board 68 includes a main control board 71 inside the main control board case 55, various buttons and switches, a sub relay board 61, a selector 66, a game operation display board 81, a first interface board 301 for the test machine, and This is a relay board on which wiring is mounted to connect each of the second interface boards 302 for the test machine. The various buttons and switches include, for example, a MAX bet button 15a, a 1 bet button 15b, a door opening/closing monitoring switch 67, a BET switch 77, which will be described later, and a start switch 79.

<サブ表示装置の表示例>
ここで、図5A~図5Eを参照して、サブ表示装置18に表示される各種表示画面について説明する。なお、図5Aは、サブ表示装置18に表示されるトップ画面221を示す図であり、図5Bは、サブ表示装置18に表示されるメニュー画面222を示す図である。また、図5C~図5Eは、サブ表示装置18に表示される遊技情報画面223,224,225を示す図である。
<Display example of sub display device>
Here, various display screens displayed on the sub-display device 18 will be described with reference to FIGS. 5A to 5E. Note that FIG. 5A is a diagram showing a top screen 221 displayed on the sub display device 18, and FIG. 5B is a diagram showing a menu screen 222 displayed on the sub display device 18. Further, FIGS. 5C to 5E are diagrams showing game information screens 223, 224, and 225 displayed on the sub display device 18.

サブ表示装置18には、遊技者のタッチ操作により様々な表示画面が表示され、図5A~図5Eに示すように、トップ画面221、メニュー画面222及び遊技情報画面223,224,225を含む各種表示画面が表示される。これらの表示画面は、タッチセンサ19を介して受け付けた遊技者の操作信号に基づいて切り替えられる。 Various display screens are displayed on the sub-display device 18 according to the player's touch operation, and as shown in FIGS. The display screen will appear. These display screens are switched based on a player's operation signal received via the touch sensor 19.

トップ画面221は、サブ表示装置18に表示される表示画面のうちの初期画面であり、トップ画面221では、「MENU」ボタン221aと、概要遊技履歴221bとが表示される。「MENU」ボタン221aは、図5Bに示すメニュー画面222を呼び出すための操作ボタンであり、「MENU」ボタン221aに対して遊技者による所定操作(例えばタップ)が行われると、メニュー画面222が呼び出される。また、トップ画面221では、概要遊技履歴221bとして、パチスロ1の一部の遊技履歴(概要遊技履歴)を表示する。本実施形態では、概要遊技履歴221bとして、例えば、ボーナス回数、ART回数及びゲーム数(遊技回数)が表示される。 The top screen 221 is an initial screen of the display screens displayed on the sub-display device 18, and a "MENU" button 221a and a summary game history 221b are displayed on the top screen 221. The "MENU" button 221a is an operation button for calling the menu screen 222 shown in FIG. 5B, and when the player performs a predetermined operation (for example, tap) on the "MENU" button 221a, the menu screen 222 is called. It can be done. Further, on the top screen 221, a part of the game history (summary game history) of Pachislot 1 is displayed as a summary game history 221b. In this embodiment, for example, the number of bonuses, the number of ARTs, and the number of games (number of games) are displayed as the summary game history 221b.

メニュー画面222は、サブ表示装置18で表示可能なメニューを表示する画面であり、メニュー画面222では、「戻る」ボタン222a、「登録」ボタン222b、「説明」ボタン222c、「配列配当」ボタン222d、「リーチ目」ボタン222e、「WEBサイト」ボタン222f及び「音量」ボタン222gが表示される。「戻る」ボタン222aは、トップ画面221を呼び出すための操作ボタンであり、「戻る」ボタン222aに対して遊技者による操作が行われると、トップ画面221が呼び出される。また、「登録」ボタン222b~「音量」ボタン222gは、対応するメニュー内容の表示画面を呼び出すための操作ボタンであり、各ボタンに対して遊技者による操作が行われると、対応するメニュー内容の表示画面が呼び出される。 The menu screen 222 is a screen that displays a menu that can be displayed on the sub-display device 18, and the menu screen 222 includes a "back" button 222a, a "registration" button 222b, an "explanation" button 222c, and an "array dividend" button 222d. , a "Reach" button 222e, a "WEB site" button 222f, and a "Volume" button 222g are displayed. The "back" button 222a is an operation button for calling up the top screen 221, and when the player performs an operation on the "back" button 222a, the top screen 221 is called up. Furthermore, the "Register" button 222b to "Volume" button 222g are operation buttons for calling up the display screen of the corresponding menu contents, and when the player performs an operation on each button, the corresponding menu contents will be displayed. A display screen is called up.

例えば、メニュー画面222において「登録」ボタン222bが遊技者により操作された場合、遊技中の遊技者を登録するための登録画面(不図示)がサブ表示装置18の表示画面に呼び出される。近年のパチスロでは、機種ごとに遊技者を登録しておき、当該遊技者のこれまでの遊技履歴から、定められたミッションの達成状況などの様々な情報を管理するサービスが広く行われている。「登録」ボタン222bにより呼び出される登録画面は、このサービスの提供を受ける際に遊技者を登録するための表示画面である。 For example, when the "Register" button 222b is operated by a player on the menu screen 222, a registration screen (not shown) for registering a player who is playing a game is called up on the display screen of the sub-display device 18. In recent years, in pachislot, services have been widely used in which players are registered for each model and various information is managed, such as the achievement status of predetermined missions, based on the player's past gaming history. The registration screen called up by the "registration" button 222b is a display screen for registering a player when receiving this service.

また、例えば、メニュー画面222において「説明」ボタン222cが遊技者により操作された場合、パチスロ1の説明画面(不図示)がサブ表示装置18の表示画面に呼び出される。説明画面で表示される情報には、例えば、設定値ごとのボーナス当籤確率やART当籤確率などのパチスロ1の仕様に関する説明や、パチスロ1の演出に登場するキャラクタの紹介説明などが含まれる。 Further, for example, when the "Explanation" button 222c is operated by the player on the menu screen 222, an explanation screen (not shown) of the Pachislot 1 is called up on the display screen of the sub-display device 18. The information displayed on the explanation screen includes, for example, an explanation regarding the specifications of Pachislot 1, such as the bonus winning probability and ART winning probability for each set value, and introduction explanations of characters appearing in the production of Pachislot 1.

また、例えば、メニュー画面222において「配列配当」ボタン222dが遊技者により操作された場合、パチスロ1の配列配当画面(不図示)がサブ表示装置18の表示画面に呼び出される。配列配当画面には、例えば、パチスロ1において入賞と判定される図柄の組合せと、入賞と判定された際の特典との対応関係(配当表)や、各リール3L,3C,3Rに描かれた図柄列(リール配列)などが表示される。 Further, for example, when the "array payout" button 222d on the menu screen 222 is operated by the player, an array payout screen (not shown) of the pachi-slot machine 1 is called up on the display screen of the sub-display device 18. The array payout screen includes, for example, the correspondence relationship (payout table) between symbol combinations that are determined to be winning in Pachislot 1 and the benefits that are awarded when it is determined to be a winning, and the symbols drawn on each reel 3L, 3C, and 3R. Symbol rows (reel array) etc. are displayed.

また、例えば、メニュー画面222において「リーチ目」ボタン222eが遊技者により操作された場合、パチスロ1のリーチ目画面(不図示)がサブ表示装置18の表示画面に呼び出される。リーチ目画面には、パチスロ1で設定されている「リーチ目」と称される図柄組合せの情報が表示される。なお、「リーチ目」と称する図柄組合せは、該図柄組合せが有効ラインに沿って表示されることにより、特別な特典が付与される図柄組合せであり、本実施形態のパチスロ1では、後述の図28~図30の入賞作動フラグ格納領域の内容欄に示す略称「リーチ目リプ」に対応する図柄組合せが該当する。そして、本実施形態では、「リーチ目リプ」に係る図柄組合せが有効ラインに沿って表示された場合、その後、遊技者にとって有利な状態(例えば、ボーナス状態、通常ART又はCT(後述の図14参照))に移行することが確定する。 Further, for example, when the player operates the "reach-to-reach" button 222e on the menu screen 222, the reach-to-reach screen (not shown) of the pachi-slot machine 1 is called up on the display screen of the sub-display device 18. On the reach-to-reach screen, information on symbol combinations called "reach-to-reach" set in the pachislot machine 1 is displayed. In addition, the symbol combination called "reach eye" is a symbol combination that gives a special benefit when the symbol combination is displayed along the active line, and in the pachislot 1 of this embodiment, The symbol combination corresponding to the abbreviation "Reach eye reply" shown in the content column of the winning operation flag storage area in FIGS. 28 to 30 corresponds to the symbol combination. In the present embodiment, when a symbol combination related to a "reach eye return" is displayed along the active line, a state advantageous to the player (for example, a bonus state, normal ART or CT (described later in FIG. 14 (see)).

また、例えば、メニュー画面222において「WEBサイト」ボタン222fが遊技者により操作された場合、パチスロ1のWEB紹介画面(不図示)がサブ表示装置18の表示画面に呼び出される。WEB紹介画面には、例えば、パチスロ1の機種ごとに設けられた特設WEBサイトやパチスロ1のメーカーのWEBサイトなど任意のWEBサイトのURLを示す二次元コード(例えば、QRコード(登録商標))が表示される。遊技者は、携帯電話などでWEB紹介画面に表示される二次元コードを読み込むことにより、対応するWEBサイトにアクセスすることができる。 Further, for example, when the "WEB site" button 222f is operated by the player on the menu screen 222, a WEB introduction screen (not shown) of the Pachislot 1 is called up on the display screen of the sub-display device 18. The WEB introduction screen displays a two-dimensional code (for example, a QR code (registered trademark)) that indicates the URL of any website, such as a special WEB site set up for each Pachislot 1 model or the website of the manufacturer of Pachislot 1. is displayed. The player can access the corresponding website by reading the two-dimensional code displayed on the website introduction screen using a mobile phone or the like.

また、例えば、メニュー画面222において「音量」ボタン222gが遊技者により操作された場合、スピーカ65L,65Rから出力する音の音量を調整することが可能な音量調整画面(不図示)がサブ表示装置18の表示画面に呼び出される。遊技者は、音量調整画面を介してパチスロ1の演出音の音量を調整することができる。 Further, for example, when the "volume" button 222g is operated by the player on the menu screen 222, a volume adjustment screen (not shown) on which the volume of the sound output from the speakers 65L and 65R can be adjusted is displayed on the sub display device. 18 display screen is called. The player can adjust the volume of the performance sound of the pachi-slot machine 1 via the volume adjustment screen.

なお、サブ表示装置18は、上述した表示装置11(プロジェクタ機構211及び表示ユニット212)とは別体に設けられるため、表示装置11とは別個に制御することができる。それゆえ、本実施形態のパチスロ1では、遊技中(表示装置11による演出の実行中)であっても、サブ表示装置18の表示画面を遊技者の操作により切り替えることができる。その結果、例えば、遊技者が、表示装置11の演出において登場するキャラクタのことを知りたいと思った場合、遊技者は、「説明」ボタン222cを操作して説明画面を呼び出すことにより、キャラクタ間の関係性などの情報を遊技中に把握することができる。また、例えば、遊技者が、遊技中に、いわゆる「レア役」が当籤した場合のリール回転中にレア役を入賞させるために目安とすべき図柄を把握したいと思った場合、遊技者は、「配列配当」ボタン222dを操作して配列配当画面を呼び出すことにより、リール配列を把握することができる。 Note that the sub-display device 18 is provided separately from the display device 11 (projector mechanism 211 and display unit 212) described above, and therefore can be controlled separately from the display device 11. Therefore, in the pachi-slot machine 1 of this embodiment, the display screen of the sub-display device 18 can be switched by the player's operation even during the game (while the display device 11 is performing an effect). As a result, for example, if the player wants to know about the characters that appear in the performance on the display device 11, the player can operate the "Explanation" button 222c to call up the explanation screen, and then Information such as relationships between players can be grasped during the game. Also, for example, if a player wants to understand the symbols that should be used as a guide to win a rare combination while the reels are spinning when a so-called "rare combination" is won during a game, the player may: By operating the "Array Payout" button 222d and calling up the Arrangement Payout screen, the reel arrangement can be grasped.

遊技情報画面223,224,225は、パチスロ1の遊技履歴のうちのトップ画面221に表示する概要遊技履歴を含む詳細遊技履歴情報を表示する表示画面である。 The game information screens 223, 224, and 225 are display screens that display detailed game history information including the summary game history displayed on the top screen 221 of the game history of Pachislot 1.

遊技情報画面223には、「戻る」ボタン223aと、「MENU」ボタン223bと、「前へ」ボタン223cと、「次へ」ボタン223dと、遊技履歴223eとが表示される。「戻る」ボタン223a及び「MENU」ボタン223bは、それぞれトップ画面221及びメニュー画面222をサブ表示装置18の表示画面に呼び出すための操作ボタンであり、各ボタンを遊技者が操作することにより、対応する表示画面が呼び出される。また、「前へ」ボタン223c及び「次へ」ボタン223dは、遊技情報画面を所定の順序で切り替えるための操作ボタンであり、「前へ」ボタン223cが遊技者により操作されると、表示画面が遊技情報画面223から遊技情報画面225に切り替わり、「次へ」ボタン223dが遊技者により操作されると、表示画面が遊技情報画面223から遊技情報画面224に切り替わる。また、遊技履歴223eとしては、図5Cに示すように、ゲーム数(遊技回数)、ボーナス回数、ART回数及びCZ(チャンスゾーン)回数が表示される。 The game information screen 223 displays a "back" button 223a, a "MENU" button 223b, a "previous" button 223c, a "next" button 223d, and a game history 223e. The "Back" button 223a and the "MENU" button 223b are operation buttons for calling the top screen 221 and the menu screen 222 on the display screen of the sub display device 18, respectively. A display screen will be called up. Further, the "previous" button 223c and the "next" button 223d are operation buttons for switching the game information screen in a predetermined order, and when the "previous" button 223c is operated by the player, the display screen is switched from the gaming information screen 223 to the gaming information screen 225, and when the "Next" button 223d is operated by the player, the display screen is switched from the gaming information screen 223 to the gaming information screen 224. Further, as the game history 223e, as shown in FIG. 5C, the number of games (number of games), number of bonuses, number of ARTs, and number of CZ (chance zone) are displayed.

遊技情報画面224には、「戻る」ボタン224aと、「MENU」ボタン224bと、「前へ」ボタン224cと、「次へ」ボタン224dと、遊技履歴214eとが表示される。「戻る」ボタン224a及び「MENU」ボタン224bは、それぞれトップ画面221及びメニュー画面222をサブ表示装置18の表示画面に呼び出すための操作ボタンであり、各ボタンを遊技者が操作することにより、対応する表示画面が呼び出される。また、「前へ」ボタン224c及び「次へ」ボタン224dは、遊技情報画面を所定の順序で切り替える操作ボタンであり、「前へ」ボタン224cが遊技者に操作されると、表示画面が遊技情報画面224から遊技情報画面223に切り替わり、「次へ」ボタン224dが遊技者により操作されると、表示画面が遊技情報画面224から遊技情報画面225に切り替わる。また、遊技履歴224eとしては、後述のCZ(チャンスゾーン)の突入回数及び成功回数が表示される。なお、後述するように、本実施形態では、CZとして、CZ1,CZ2,CZ3の3種類のCZが設けられる。それゆえ、遊技履歴224eとしては、図5Dに示すように、CZ1~CZ3のそれぞれの突入回数及び成功回数が表示される。 The game information screen 224 displays a "back" button 224a, a "MENU" button 224b, a "previous" button 224c, a "next" button 224d, and a game history 214e. The "Back" button 224a and the "MENU" button 224b are operation buttons for calling the top screen 221 and the menu screen 222 on the display screen of the sub display device 18, respectively. A display screen will be called up. Further, the "previous" button 224c and the "next" button 224d are operation buttons for switching the game information screen in a predetermined order, and when the "previous" button 224c is operated by the player, the display screen changes to the game information screen. When the information screen 224 is switched to the game information screen 223 and the "next" button 224d is operated by the player, the display screen is switched from the game information screen 224 to the game information screen 225. Furthermore, as the game history 224e, the number of times the player enters the CZ (chance zone) and the number of successes, which will be described later, are displayed. Note that, as described later, in this embodiment, three types of CZs, CZ1, CZ2, and CZ3, are provided as CZs. Therefore, as the game history 224e, as shown in FIG. 5D, the number of entries and the number of successes of each of CZ1 to CZ3 are displayed.

遊技情報画面225には、「戻る」ボタン225aと、「MENU」ボタン225bと、「前へ」ボタン225cと、「次へ」ボタン225dと、遊技履歴225eとが表示される。「戻る」ボタン225a及び「MENU」ボタン225bは、それぞれトップ画面221及びメニュー画面222をサブ表示装置18の表示画面に呼び出すための操作ボタンであり、各ボタンを遊技者が操作することにより、対応する表示画面が呼び出される。また、「前へ」ボタン225c及び「次へ」ボタン225dは、所定の順序で遊技情報画面を切り替えるための操作ボタンであり、「前へ」ボタン225cが遊技者に操作されると、表示画面が遊技情報画面225から遊技情報画面224に切り替わり、「次へ」ボタン225dが遊技者により操作されると、表示画面が遊技情報画面225から遊技情報画面223に切り替わる。また、遊技履歴225eとしては、図5Eに示すように、小役の当籤回数及び当籤確率(分子が1の分数)が表示される。 The game information screen 225 displays a "back" button 225a, a "MENU" button 225b, a "previous" button 225c, a "next" button 225d, and a game history 225e. The "Back" button 225a and the "MENU" button 225b are operation buttons for calling the top screen 221 and the menu screen 222 on the display screen of the sub display device 18, respectively. A display screen will be called up. Further, the "previous" button 225c and the "next" button 225d are operation buttons for switching the game information screen in a predetermined order, and when the "previous" button 225c is operated by the player, the display screen is switched from the gaming information screen 225 to the gaming information screen 224, and when the "Next" button 225d is operated by the player, the display screen is switched from the gaming information screen 225 to the gaming information screen 223. Further, as the game history 225e, as shown in FIG. 5E, the number of wins and the probability of winning a small winning combination (a fraction with a numerator of 1) are displayed.

なお、サブ表示装置18に表示される表示画面の切り替え手法としては、例えば、それぞれの表示画面に表示される操作ボタンに対するタップ操作に基づいて切り替える手法を採用してもよいし、また、例えば、表示画面に対するスワイプ操作に基づいて切り替える手法を採用してもよい。 Note that as a method of switching the display screens displayed on the sub display device 18, for example, a method of switching based on a tap operation on an operation button displayed on each display screen may be adopted; A method of switching based on a swipe operation on the display screen may be adopted.

<サブ表示装置の表示画面の各種切り替え機能>
次に、本実施形態のパチスロ1におけるサブ表示装置18の表示画面の各種切り替え機能について説明する。
<Various switching functions for the display screen of the sub display device>
Next, various switching functions of the display screen of the sub-display device 18 in the pachi-slot machine 1 of this embodiment will be explained.

[サブ表示装置の表示画面の遷移例]
まず、図6A及び6Bを参照して、本実施形態のパチスロ1におけるサブ表示装置18の表示画面の遷移例(切り替え態様)について説明する。なお、図6Aは、遊技者登録状態がセットされていない状況におけるサブ表示装置18の表示画面の遷移例を示す図であり、図6Bは、遊技者登録状態がセットされている状況におけるサブ表示装置18の表示画面の遷移例を示す図である。
[Example of transition of display screen of sub display device]
First, with reference to FIGS. 6A and 6B, an example of transition (switching mode) of the display screen of the sub-display device 18 in the pachi-slot machine 1 of this embodiment will be described. Note that FIG. 6A is a diagram showing an example of transition of the display screen of the sub-display device 18 in a situation where the player registration state is not set, and FIG. 6B is a diagram showing a transition example of the display screen of the sub-display device 18 in a situation where the player registration state is set. 3 is a diagram illustrating an example of transition of a display screen of the device 18. FIG.

遊技者登録状態がセットされていない状況では、図6Aに示すように、サブ表示装置18の表示画面は、トップ画面221とメニュー画面222との間、並びに、メニュー画面222とメニュー画面222から遷移可能な各種表示画面との間でのみ遷移可能であり、これらの表示画面間の遷移は副制御基板72(後述のサブCPU201)により制御される。例えば、副制御基板72は、タッチセンサ19を介して取得したタッチ操作(例えば、所定のボタンに対するタップ操作や、表示画面上におけるスワイプ操作)に基づいて、トップ画面221及びメニュー画面222間で、表示画面を切り替える。しかしながら、遊技者登録状態がセットされていない状況では、副制御基板72は、遊技情報画面223,224,225の表示が不可能となるように制御する。すなわち、遊技者登録状態がセットされていない状況では、遊技者は、サブ表示装置18に遊技情報画面223,224,225を表示することができない。 In a situation where the player registration state is not set, as shown in FIG. 6A, the display screen of the sub display device 18 changes between the top screen 221 and the menu screen 222, and between the menu screen 222 and the menu screen 222. Transition is possible only between various possible display screens, and the transition between these display screens is controlled by the sub-control board 72 (sub-CPU 201 to be described later). For example, the sub-control board 72 can change between the top screen 221 and the menu screen 222 based on a touch operation (for example, a tap operation on a predetermined button or a swipe operation on the display screen) acquired via the touch sensor 19. Switch the display screen. However, in a situation where the player registration state is not set, the sub control board 72 controls so that the game information screens 223, 224, and 225 cannot be displayed. That is, in a situation where the player registration state is not set, the player cannot display the game information screens 223, 224, and 225 on the sub display device 18.

一方、遊技者登録状態がセットされている状況では、図6Bに示すように、サブ表示装置18の表示画面は、トップ画面221とメニュー画面222との間、並びに、メニュー画面222とメニュー画面222から遷移可能な各種表示画面との間に加え、メニュー画面222と遊技情報画面223,224,225との間においても遷移可能となり、これらの表示画面間の遷移は副制御基板72(後述のサブCPU201)により制御される。すなわち、副制御基板72は、タッチセンサ19を介して取得したタッチ操作に基づいて、トップ画面221とメニュー画面222との間だけでなく、トップ画面221及びメニュー画面222のそれぞれと、遊技情報画面223,224,225との間においても表示画面を切り替えることができる。それゆえ、本実施形態において、遊技者登録状態がセットされている場合、遊技者は、サブ表示装置18に遊技情報画面223,224,225を表示することができる。 On the other hand, in a situation where the player registration state is set, as shown in FIG. 6B, the display screen of the sub display device 18 is displayed between the top screen 221 and the menu screen 222, and between the In addition to the various display screens that can be changed from (CPU 201). That is, based on the touch operation acquired via the touch sensor 19, the sub control board 72 controls not only between the top screen 221 and the menu screen 222, but also between each of the top screen 221 and the menu screen 222, and the game information screen. The display screen can also be switched between 223, 224, and 225. Therefore, in this embodiment, when the player registration state is set, the player can display the game information screens 223, 224, and 225 on the sub display device 18.

なお、図6Bに示すように、トップ画面221、メニュー画面222及び遊技情報画面223,224,225間における表示画面の遷移順序は任意である。それゆえ、例えば、トップ画面221から遊技情報画面223,224,225に直接遷移可能となる構成にしてもよいし、トップ画面221からメニュー画面222を介してのみ遊技情報画面223,224,225に遷移可能となる構成にしてもよい。 Note that, as shown in FIG. 6B, the transition order of the display screens among the top screen 221, the menu screen 222, and the game information screens 223, 224, and 225 is arbitrary. Therefore, for example, the configuration may be such that it is possible to directly transition from the top screen 221 to the gaming information screens 223, 224, 225, or the gaming information screens 223, 224, 225 can be accessed only from the top screen 221 via the menu screen 222. A configuration may be adopted in which transition is possible.

本実施形態のパチスロ1では、トップ画面221からメニュー画面222を介してのみ遊技情報画面223,224,225に遷移可能な構成(トップ画面221から遊技情報画面223,224,225に直接遷移できない構成)を採用している。なお、本実施形態のパチスロ1では、メニュー画面222において、遊技者が表示画面に対してスワイプ操作(メニュー選択操作ではない)を行うことにより、表示画面をメニュー画面222から遊技情報画面223,224,225に遷移させることができる。 Pachislot 1 of this embodiment has a configuration in which it is possible to transition from the top screen 221 to the game information screens 223, 224, and 225 only via the menu screen 222 (a configuration in which it is not possible to transition directly from the top screen 221 to the game information screens 223, 224, and 225). ) is adopted. In addition, in the pachi-slot machine 1 of this embodiment, when the player performs a swipe operation (not a menu selection operation) on the display screen on the menu screen 222, the display screen changes from the menu screen 222 to the game information screens 223 and 224. , 225.

なお、本実施形態では、遊技情報画面223,224,225は、メニュー画面222とは完全に独立して設けられた表示画面である。すなわち、本実施形態のパチスロ1では、遊技履歴という、遊技者が遊技中に強い関心を抱く遊技の結果を示す情報を、配当配列や音量調節などの遊技の結果とは関係のない情報として独立して表示する。そして、本実施形態では、遊技者登録状態がセットされている状況において、メニュー画面222に対して遊技者がメニュー選択操作を行うことなく、遊技情報画面223,224,225を表示可能にしている。それゆえ、本実施形態では、遊技者登録状態がセットされている場合、遊技者が所望する情遊技履歴情報へのアクセスを容易に行うことができる。 In this embodiment, the game information screens 223, 224, and 225 are display screens provided completely independently of the menu screen 222. That is, in the pachislot machine 1 of the present embodiment, the game history, which is information indicating the results of games in which the player has a strong interest while playing, is treated independently as information unrelated to the results of the games, such as the payout arrangement and volume adjustment. and display it. In this embodiment, in a situation where the player registration state is set, the game information screens 223, 224, and 225 can be displayed without the player performing a menu selection operation on the menu screen 222. . Therefore, in this embodiment, when the player registration state is set, the player can easily access the entertainment and gaming history information desired by the player.

また、本実施形態では、メニュー画面222に対するメニュー選択操作では、表示画面を遊技情報画面223,224,225に遷移させることができず、メニュー画面222に対してスワイプ操作(メニュー表示では指定されていない操作)を行わなければ、表示画面を遊技情報画面223,224,225に遷移させることができない。それゆえ、本実施形態のパチスロ1では、表示画面を遊技情報画面223,224,225に遷移させるためのスワイプ操作を、遊技者登録状態がセットされている状況における隠しコマンドとして扱うことができる。この場合、遊技者にとってみれば、パチスロ1に対する自身の知識により、知識の少ない他の遊技者では見ることのできない、より詳細な遊技履歴情報を見ることができるため、当該他の遊技者よりも有利に遊技を行うことができ、結果、遊技者が積極的に遊技を行うことを期待することができる。 Furthermore, in this embodiment, a menu selection operation on the menu screen 222 does not allow the display screen to transition to the game information screens 223, 224, and 225, and a swipe operation on the menu screen 222 (not specified in the menu display) The display screen cannot be transitioned to the game information screens 223, 224, and 225 unless the user performs the following operations. Therefore, in the pachi-slot machine 1 of this embodiment, the swipe operation for transitioning the display screen to the game information screens 223, 224, and 225 can be treated as a hidden command in a situation where the player registration state is set. In this case, from the player's point of view, his or her knowledge of Pachislot 1 allows him to see more detailed gaming history information that other players with less knowledge cannot see. The player can play the game advantageously, and as a result, it can be expected that the player will actively play the game.

[遊技情報画面からトップ画面への表示切り替え機能]
本実施形態のパチスロ1は、サブ表示装置18の表示画面を、遊技情報画面223,224,225から、遊技者の手動により、又は、自動的に、トップ画面221に遷移させる機能を有する。具体的には、本実施形態では、遊技情報画面223,224,225において「戻る」ボタンが操作されると、表示画面が遊技情報画面223,224,225からトップ画面221に遷移する(手動遷移機能)。また、本実施形態では、遊技情報画面223,224,225が表示されている状態において所定の条件を満たした場合には、遊技者の操作とは関係なく自動的に表示画面がトップ画面221に遷移する(自動遷移機能)。
[Display switching function from game information screen to top screen]
The pachi-slot machine 1 of this embodiment has a function of transitioning the display screen of the sub-display device 18 from the game information screens 223, 224, and 225 to the top screen 221 either manually by the player or automatically. Specifically, in this embodiment, when the "back" button is operated on the game information screens 223, 224, 225, the display screen transitions from the game information screens 223, 224, 225 to the top screen 221 (manual transition). function). Furthermore, in this embodiment, if a predetermined condition is met while the game information screens 223, 224, and 225 are displayed, the display screen automatically changes to the top screen 221 regardless of the player's operation. Transition (automatic transition function).

より具体的には、パチスロ1では、遊技情報画面223,224,225が表示されている状態において、投入操作(MAXベットボタン15aへの操作、1ベットボタン15bへの操作及びメダル投入口14にメダルを投入する操作)が行われると、サブ表示装置18の表示画面が自動的にトップ画面221に遷移する。なお、ART遊技状態のように、リプレイ役が内部当籤役として決定される確率が高い遊技状態(高リプ状態)では、リプレイ役入賞に伴う再遊技の作動によりメダルが自動的に投入されてしまう結果、高リプ状態では、遊技情報画面223,224,225を表示する機会が制限されてしまう可能性がある。そこで、本実施形態のパチスロ1では、再遊技の作動によりメダルが自動的に投入された場合には、メダルの投入操作ではなく、開始操作を契機として、自動的に表示画面が遊技情報画面223,224,225からトップ画面221に遷移する。 More specifically, in the pachislot 1, in a state where the game information screens 223, 224, and 225 are displayed, input operations (operation to the MAX bet button 15a, operation to the 1 bet button 15b, and operation to the medal slot 14) are performed. When the operation of inserting medals) is performed, the display screen of the sub-display device 18 automatically transitions to the top screen 221. In addition, in a gaming state (high replay state) such as the ART gaming state where the probability that a replay winning combination is determined as an internal winning combination is high, medals are automatically inserted by the replay operation associated with winning the replay winning combination. As a result, in a high reply state, opportunities to display the game information screens 223, 224, and 225 may be limited. Therefore, in the Pachislot 1 of the present embodiment, when medals are automatically inserted due to the replay operation, the display screen is automatically changed to the game information screen 223 not by the medal insertion operation but by the start operation. , 224, 225 to the top screen 221.

すなわち、本実施形態では、再遊技が作動し、かつ、遊技情報画面223,224,225が表示されている場合には、開始操作を契機として、自動的に表示画面が遊技情報画面223,224,225からトップ画面221に遷移する。一方、再遊技の作動が行われていない場合には、投入操作を契機として、自動的に表示画面が遊技情報画面223,224,225からトップ画面221に遷移する。 That is, in this embodiment, when replaying is activated and the game information screens 223, 224, 225 are displayed, the display screen is automatically changed to the game information screen 223, 224 in response to the start operation. , 225 to the top screen 221. On the other hand, when the replay operation is not performed, the display screen automatically transitions from the game information screens 223, 224, and 225 to the top screen 221 in response to the input operation.

[メニュー内容表示画面からトップ画面(又はメニュー画面)への表示切り替え機能]
本実施形態のパチスロ1は、サブ表示装置18の表示画面を、メニュー画面222に対するメニュー選択操作により遷移可能な各種メニュー内容表示画面(登録画面、説明画面、配列配当画面、リーチ目画面、WEB紹介画面及び音量調整画面)から、遊技者の手動により、又は、自動的に、トップ画面221(又はメニュー画面222)に遷移させる機能を有する。具体的には、本実施形態では、メニュー内容表示画面において所定のボタン(例えば、「TOPへ戻る」ボタン)が操作されると、表示画面が当該メニュー内容表示画面からトップ画面221に遷移する(手動遷移機能)。また、本実施形態では、メニュー内容表示画面において特定のボタン(例えば、「戻る」ボタン)が操作されると、表示画面が当該メニュー内容表示画面からメニュー画面222に表示画面を遷移する(手動遷移機能)。
[Display switching function from menu content display screen to top screen (or menu screen)]
The pachi-slot machine 1 of the present embodiment has various menu content display screens (registration screen, explanation screen, array payout screen, reach-to-win screen, web introduction screen, screen and volume adjustment screen) to the top screen 221 (or menu screen 222) either manually by the player or automatically. Specifically, in this embodiment, when a predetermined button (for example, a "return to TOP" button) is operated on the menu content display screen, the display screen transitions from the menu content display screen to the top screen 221 ( manual transition function). Furthermore, in this embodiment, when a specific button (for example, a "back" button) is operated on the menu content display screen, the display screen transitions from the menu content display screen to the menu screen 222 (manual transition). function).

さらに、本実施形態では、メニュー内容表示画面が表示されている状態において所定の時間が経過すると、遊技者の操作とは関係なく、自動的に表示画面がトップ画面221(又はメニュー画面222)に遷移する(自動遷移機能)。なお、この際、トップ画面221(又はメニュー画面222)に自動遷移する契機となる所定の時間は、現在表示しているメニュー内容表示画面の種類に応じて異なる。例えば、パチスロ1から出力する音量の調整を行う音量調整画面を長時間表示していると、音量が誤操作により意図しない音量に調整されてしまうおそれがあるだけでなく、誤操作により他の遊技者を不快にしてしまうおそれもある。それゆえ、音量調整画面では、他のメニュー内容表示画面よりも短い時間で、自動的にトップ画面221(又はメニュー画面222)に遷移するように設定されている。一方、登録画面は、遊技者の登録を行い易くするために、他のメニュー内容表示画面よりも長い時間で、自動的にトップ画面221(又はメニュー画面222)に遷移するように設定されている。 Furthermore, in this embodiment, when a predetermined period of time passes while the menu content display screen is being displayed, the display screen automatically changes to the top screen 221 (or menu screen 222) regardless of the player's operation. Transition (automatic transition function). Note that at this time, the predetermined time that triggers automatic transition to the top screen 221 (or menu screen 222) differs depending on the type of menu content display screen currently displayed. For example, if the volume adjustment screen for adjusting the volume output from Pachislot 1 is displayed for a long time, there is a risk that the volume may be adjusted to an unintended level due to an erroneous operation. There is also a risk that it will make you uncomfortable. Therefore, the volume adjustment screen is set to automatically transition to the top screen 221 (or menu screen 222) in a shorter time than other menu content display screens. On the other hand, in order to facilitate player registration, the registration screen is set to automatically transition to the top screen 221 (or menu screen 222) in a longer time than other menu content display screens. .

すなわち、各メニュー内容表示画面には、トップ画面221(又はメニュー画面222)に自動遷移する契機となる経過時間(自動遷移時間)が、当該メニュー内容表示画面の種別に応じて適宜設定されており、音量調整画面には、他のメニュー内容表示画面よりも短い自動遷移時間が設定され、登録画面には、他のメニュー内容表示画面よりも長い自動遷移時間が設定されている。 That is, for each menu content display screen, an elapsed time (automatic transition time) that triggers automatic transition to the top screen 221 (or menu screen 222) is set as appropriate depending on the type of the menu content display screen. The volume adjustment screen has a shorter automatic transition time than other menu content display screens, and the registration screen has a longer automatic transition time than other menu content display screens.

[メニューの操作可否の選択機能]
本実施形態のパチスロ1では、サブ表示装置18の表示画面を、メニュー画面222から、登録画面、説明画面、配列配当画面、リーチ目画面、WEB紹介画面及び音量調整画面に遷移させることにより、遊技者が、これらのメニュー内容表示画面に応じた各種操作を行うことができ、また、各種情報を確認することができる。なお、このような遊技者がメニュー選択できる機能を遊技店側の設定に応じて制限できるような機能(メニューの操作可否の選択機能)を設けてもよい。
[Function to select whether or not to operate the menu]
In the pachi-slot machine 1 of this embodiment, the display screen of the sub-display device 18 is changed from the menu screen 222 to the registration screen, explanation screen, array payout screen, reach screen, web introduction screen, and volume adjustment screen. A person can perform various operations according to these menu content display screens and can confirm various information. Note that a function (a function for selecting whether or not to operate the menu) may be provided to limit the function that allows the player to select the menu according to settings on the gaming parlor side.

例えば、遊技店側の設定により、表示画面をメニュー画面222から音量調節画面に遷移不可能にする(例えば、メニュー画面222に「音量」ボタン222gを表示しない)ようにしてもよい。この場合、遊技者による音量調節を不可能にすることができる。 For example, the setting on the gaming parlor side may make it impossible to change the display screen from the menu screen 222 to the volume adjustment screen (for example, the "volume" button 222g may not be displayed on the menu screen 222). In this case, it is possible to make it impossible for the player to adjust the volume.

<パチスロが備える制御系>
次に、パチスロ1が備える制御系について、図7を参照して説明する。図7は、パチスロ1の制御系の構成を示す回路ブロック図である。
<Control system provided by Pachislot>
Next, the control system included in the pachi-slot machine 1 will be explained with reference to FIG. FIG. 7 is a circuit block diagram showing the configuration of the control system of the pachi-slot machine 1. As shown in FIG.

パチスロ1は、ミドルドア41に設けられた主制御基板71と、フロントドア2bに設けられた副制御基板72とを有する。また、パチスロ1は、主制御基板71に接続された、リール中継端子板74、設定用鍵型スイッチ54(設定スイッチ)及びキャビネット側中継基板44を有する。さらに、パチスロ1は、キャビネット側中継基板44を介して主制御基板71に接続された外部集中端子板47、ホッパー装置51、メダル補助収納庫スイッチ75、リセットスイッチ76及び電源装置53を有する。なお、ホッパー装置51の構成については上述したので、ここでは、その説明を省略する。 The pachi-slot machine 1 includes a main control board 71 provided on the middle door 41 and a sub-control board 72 provided on the front door 2b. The pachi-slot machine 1 also includes a reel relay terminal board 74 , a key-type setting switch 54 (setting switch), and a cabinet-side relay board 44 connected to the main control board 71 . Furthermore, the pachislot 1 includes an external centralized terminal board 47 connected to the main control board 71 via the cabinet side relay board 44, a hopper device 51, a medal auxiliary storage switch 75, a reset switch 76, and a power supply device 53. Note that the configuration of the hopper device 51 has been described above, so the explanation thereof will be omitted here.

リール中継端子板74は、各リール3L,3C,3Rのリール本体の内側に配設されている。リール中継端子板74は、各リール3L,3C,3Rのステッピングモータ(不図示)に電気的に接続されており、主制御基板71からステッピングモータに出力される信号を中継する。 The reel relay terminal board 74 is arranged inside the reel body of each reel 3L, 3C, 3R. The reel relay terminal board 74 is electrically connected to the stepping motor (not shown) of each reel 3L, 3C, and 3R, and relays signals output from the main control board 71 to the stepping motor.

設定用鍵型スイッチ54は、主制御基板ケース55に設けられる。設定用鍵型スイッチ54は、パチスロ1の設定(設定1~設定6)を変更するとき、若しくは、パチスロ1の設定を確認するときに使用される。 The setting key type switch 54 is provided on the main control board case 55. The setting key type switch 54 is used when changing the settings of the pachi-slot machine 1 (settings 1 to 6) or when checking the settings of the pachi-slot machine 1.

キャビネット側中継基板44は、主制御基板71と、外部集中端子板47、ホッパー装置51、メダル補助収納庫スイッチ75、リセットスイッチ76及び電源装置53のそれぞれとを接続する配線が実装された中継基板である。外部集中端子板47は、メダル投入信号、メダル払出信号及びセキュリティ信号などの信号をパチスロ1の外部へ出力するために設けられる。メダル補助収納庫スイッチ75は、メダル補助収納庫52に設けられ、メダル補助収納庫52がメダルで満杯になっているか否かを検出する。リセットスイッチ76は、例えば、パチスロ1の設定を変更する際に用いられる。 The cabinet side relay board 44 is a relay board on which wiring is mounted to connect the main control board 71 and each of the external centralized terminal board 47, the hopper device 51, the medal auxiliary storage switch 75, the reset switch 76, and the power supply device 53. It is. The external centralized terminal board 47 is provided to output signals such as a medal insertion signal, a medal payout signal, and a security signal to the outside of the pachislot 1. The medal auxiliary storage switch 75 is provided in the medal auxiliary storage 52 and detects whether the medal auxiliary storage 52 is full of medals. The reset switch 76 is used, for example, when changing the settings of the pachi-slot machine 1.

電源装置53は、電源基板53bと、電源基板53bに接続された電源スイッチ53aとを有する。電源スイッチ53aは、パチスロ1に必要な電源を供給するときに押下される。電源基板53bは、キャビネット側中継基板44を介して主制御基板71に接続されるとともに、副中継基板61を介して副制御基板72にも接続される。 The power supply device 53 includes a power supply board 53b and a power switch 53a connected to the power supply board 53b. The power switch 53a is pressed when supplying the necessary power to the pachislot machine 1. The power supply board 53b is connected to the main control board 71 via the cabinet-side relay board 44, and is also connected to the sub-control board 72 via the sub-relay board 61.

また、パチスロ1は、ドア中継端子板68、並びに、該ドア中継端子板68を介して、主制御基板71に接続された、セレクタ66、ドア開閉監視スイッチ67、BETスイッチ77、精算スイッチ78、スタートスイッチ79、ストップスイッチ基板80、遊技動作表示基板81、副中継基板61、試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302を有する。なお、セレクタ66、ドア開閉監視スイッチ67及び副中継基板61については、上述したので、ここでは、それらの説明を省略する。 The pachislot 1 also includes a door relay terminal board 68, a selector 66, a door opening/closing monitoring switch 67, a BET switch 77, a payment switch 78, which are connected to the main control board 71 via the door relay terminal board 68. It has a start switch 79, a stop switch board 80, a game operation display board 81, a sub-relay board 61, a first interface board 301 for a test machine, and a second interface board 302 for a test machine. Note that the selector 66, the door opening/closing monitoring switch 67, and the sub-relay board 61 have been described above, so a description thereof will be omitted here.

BETスイッチ77(投入操作検出手段)は、MAXベットボタン15a又は1ベットボタン15bが遊技者により押下されたことを検出する。精算スイッチ78は、精算ボタン(不図示)が遊技者により押下されたことを検出する。スタートスイッチ79(開始操作検出手段)は、スタートレバー16が遊技者により操作されたこと(開始操作)を検出する。 The BET switch 77 (insertion operation detection means) detects that the MAX bet button 15a or the 1 bet button 15b is pressed by the player. The settlement switch 78 detects that a settlement button (not shown) has been pressed by the player. The start switch 79 (start operation detection means) detects that the start lever 16 has been operated by the player (start operation).

ストップスイッチ基板80(停止操作検出手段)は、回転しているメインリールを停止させるための回路と、停止可能なメインリールをLEDなどにより表示するための回路とを備える。また、ストップスイッチ基板80には、ストップスイッチ(不図示)が設けられる。ストップスイッチは、各ストップボタン17L,17C,17Rが遊技者により押下されたこと(停止操作)を検出する。 The stop switch board 80 (stop operation detection means) includes a circuit for stopping the rotating main reel and a circuit for displaying stoppable main reels using an LED or the like. Further, the stop switch board 80 is provided with a stop switch (not shown). The stop switch detects that each of the stop buttons 17L, 17C, and 17R is pressed by the player (stop operation).

遊技動作表示基板81は、情報表示器(7セグ表示器)6及びLED82に接続される。LED82には、例えば、今回の遊技に投入されたメダルの枚数(以下、「投入枚数」という)に対応して点灯する、メダル投入枚数表示用の3つのLED(以下、「第1LED」~「第3LED」という)や、遊技動作表示基板81から入力される信号に基づいて、メダル投入が可能であることを表示するマーク、遊技開始を表示するマーク、再遊技を行うマークなどを点灯させるLEDなどが含まれる。第1LED~第3LED(表示手段)では、メダルが1枚投入されると、第1LEDが点灯し、メダルが2枚投入されると、第1及び第2LEDが点灯し、メダルが3枚(遊技開始可能枚数)投入されると、第1LED~第3LEDが点灯する。なお、情報表示器6については、上述したので、ここでは、それらの説明を省略する。 The game operation display board 81 is connected to the information display (7 segment display) 6 and the LED 82. The LED 82 includes, for example, three LEDs (hereinafter referred to as "first LED") to display the number of medals inserted, which light up corresponding to the number of medals inserted in the current game (hereinafter referred to as "number of inserted medals"). An LED that lights up a mark indicating that medals can be inserted, a mark indicating the start of a game, a mark indicating replaying, etc. based on the signal input from the game operation display board 81. etc. are included. In the first to third LEDs (display means), when one medal is inserted, the first LED lights up, and when two medals are inserted, the first and second LEDs are lit, and three medals (game When the number of sheets that can be started is inserted, the first to third LEDs light up. Note that since the information display device 6 has been described above, a description thereof will be omitted here.

試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302はともに、パチスロ1の検定試験(試射試験)において、遊技に関する各種信号を試験機に出力する際に用いられる中継基板である(なお、販売用のリリース製品としてのパチスロ1にはこれらの中継基板は搭載されていないので、販売用の主制御基板71の主制御回路90には、試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302に接続するために必要な各種電子部品もまた実装されていない)。例えば、遊技に係る主要な動作(例えば、内部抽籤、リール停止制御等)を制御するための試験信号は、試験機用第1インターフェースボード301を介して出力され、例えば、主制御基板71で決定された押し順ナビに係る試験信号などは、試験機用第2インターフェースボード302を介して出力される。 Both the first interface board 301 for the test machine and the second interface board 302 for the test machine are relay boards used when outputting various signals related to the game to the test machine in the certification test (sight shooting test) of Pachislot 1 ( Note that Pachislot 1 as a released product for sale is not equipped with these relay boards, so the main control circuit 90 of the main control board 71 for sale includes the first interface board 301 for the test machine and the test machine (The various electronic components required for connection to the second interface board 302 are also not mounted.) For example, test signals for controlling the main operations related to the game (e.g., internal lottery, reel stop control, etc.) are output via the first interface board 301 for the test machine, and are determined by the main control board 71, for example. Test signals related to the pressed order navigation and the like are outputted via the second interface board 302 for the testing machine.

副制御基板72は、ドア中継端子板68及び副中継基板61を介して主制御基板71に接続される。また、パチスロ1は、副中継基板61を介して副制御基板72に接続された、スピーカ群84、LED群85、24hドア開閉監視ユニット63、タッチセンサ19及び表示ユニット212を有する。なお、タッチセンサ19については、上述したので、ここでは、その説明を省略する。 The sub-control board 72 is connected to the main control board 71 via the door relay terminal board 68 and the sub-relay board 61. The pachi-slot machine 1 also includes a speaker group 84, an LED group 85, a 24h door opening/closing monitoring unit 63, a touch sensor 19, and a display unit 212, which are connected to the sub-control board 72 via the sub-relay board 61. Note that since the touch sensor 19 has been described above, its explanation will be omitted here.

スピーカ群84は、スピーカ65L,65Rや図示しない各種スピーカを含んで構成される。LED群85は、フロントパネル10に設けられたランプ群21や、腰部パネル12の装飾パネルを背面側から照明するための光を出射する光源などを含んで構成される。24hドア開閉監視ユニット63は、ミドルドア41の開閉の履歴情報を保存する。また、24hドア開閉監視ユニット63は、ミドルドア41が開放されたときに、表示装置11によりエラー表示を行うための信号を副制御基板72(副制御回路200)に出力する。表示ユニット212は、例えば、表示装置11を構成する被投影部材212a、及び、被投影部材212aの裏側に設けられた表示面が湾曲した別の被投影部材を含んで構成される。 The speaker group 84 includes the speakers 65L, 65R and various speakers not shown. The LED group 85 includes a lamp group 21 provided on the front panel 10, a light source that emits light for illuminating the decorative panel of the waist panel 12 from the back side, and the like. The 24h door opening/closing monitoring unit 63 stores history information of opening/closing of the middle door 41. Further, the 24h door opening/closing monitoring unit 63 outputs a signal for displaying an error on the display device 11 to the sub-control board 72 (sub-control circuit 200) when the middle door 41 is opened. The display unit 212 includes, for example, a projection target member 212a that constitutes the display device 11, and another projection target member provided on the back side of the projection target member 212a and having a curved display surface.

また、パチスロ1は、副制御基板72に接続された、ロムカートリッジ基板86及び液晶中継基板87を有する。なお、ロムカートリッジ基板86及び液晶中継基板87は、副制御基板72とともに副制御基板ケース57に収納されている。 Furthermore, the pachi-slot machine 1 includes a ROM cartridge board 86 and a liquid crystal relay board 87, which are connected to the sub-control board 72. Note that the ROM cartridge board 86 and the liquid crystal relay board 87 are housed in the sub-control board case 57 together with the sub-control board 72.

ロムカートリッジ基板86は、サブCPU201により実行される各種制御プログラムと、演出用の画像(映像)、音声(スピーカ群84)、光(LED群85)及び通信のデータを管理するための基板である。液晶中継基板87は、副制御基板72と、表示装置11を構成するプロジェクタ機構211、及び、サブ表示装置18との間の接続配線を中継する基板である。なお、プロジェクタ機構211及びサブ表示装置18については、上述したので、ここでは、それらの説明を省略する。 The ROM cartridge board 86 is a board for managing various control programs executed by the sub CPU 201, images (video) for presentation, audio (speaker group 84), light (LED group 85), and communication data. . The liquid crystal relay board 87 is a board that relays connection wiring between the sub-control board 72, the projector mechanism 211 that constitutes the display device 11, and the sub-display device 18. Note that since the projector mechanism 211 and the sub-display device 18 have been described above, their description will be omitted here.

<主制御回路>
次に、図8を参照して、主制御基板71に実装される主制御回路90の構成について説明する。図8は、パチスロ1の主制御回路90の構成例を示すブロック図である。
<Main control circuit>
Next, with reference to FIG. 8, the configuration of the main control circuit 90 mounted on the main control board 71 will be described. FIG. 8 is a block diagram showing a configuration example of the main control circuit 90 of the pachi-slot machine 1. As shown in FIG.

主制御回路90は、マイクロプロセッサ91と、クロックパルス発生回路92と、電源管理回路93と、スイッチングレギュレータ94(電源供給手段)とを備える。 The main control circuit 90 includes a microprocessor 91, a clock pulse generation circuit 92, a power management circuit 93, and a switching regulator 94 (power supply means).

マイクロプロセッサ91は、遊技機用のセキュリティ機能付きマイクロプロセッサである。なお、本実施形態のマイクロプロセッサ91では、後述するように、ソースプログラム上で規定可能な該マイクロプロセッサ91に特有の様々な命令コード(例えば、後述の「LDQ」命令等:以下、「メインCPU101専用命令コード」という)が設けられている。本実施形態では、このメインCPU101専用命令コードを用いることにより、処理の効率化やプログラム容量の削減などを実現している。マイクロプロセッサ91の内部構成については、後述の図9を参照して詳述し、マイクロプロセッサ91に設けられているメインCPU101専用命令コードについては、後述の主制御回路が実行する各種処理において詳述する。 The microprocessor 91 is a microprocessor with a security function for gaming machines. In the microprocessor 91 of this embodiment, as will be described later, various instruction codes specific to the microprocessor 91 that can be defined on the source program (for example, "LDQ" instruction described later, etc.; hereinafter, "main CPU 101 A special instruction code is provided. In this embodiment, by using the instruction code dedicated to the main CPU 101, it is possible to improve processing efficiency and reduce program capacity. The internal configuration of the microprocessor 91 will be described in detail with reference to FIG. 9 described later, and the instruction code dedicated to the main CPU 101 provided in the microprocessor 91 will be described in detail in various processes executed by the main control circuit described later. do.

クロックパルス発生回路92は、メインCPU作動用のクロックパルス信号を生成し、該生成したクロックパルス信号をマイクロプロセッサ91に出力する。マイクロプロセッサ91は、入力されたクロックパルス信号に基づいて、制御プログラムを実行する。 The clock pulse generation circuit 92 generates a clock pulse signal for operating the main CPU, and outputs the generated clock pulse signal to the microprocessor 91. Microprocessor 91 executes a control program based on the input clock pulse signal.

電源管理回路93は、電源基板53b(図7参照)から供給される直流12Vの電源電圧の変動を管理する。そして、電源管理回路93は、例えば、電源が投入された際(電源電圧が0Vから起動電圧値(10V)を上回った際)には、リセット信号をマイクロプロセッサ91の「XSRST」端子に出力し、電断が発生した際(電源電圧が12Vから停電電圧値(10.5V)を下回った際)には、電断検知信号をマイクロプロセッサ91の「XINT」端子に出力する。すなわち、電源管理回路93は、電源投入時に、マイクロプロセッサ91にリセット信号(起動信号)を出力する手段(起動手段)、及び、電断発生時に、マイクロプロセッサ91に電断検知信号(停電信号)を出力する手段(停電手段)も兼ねる。 The power management circuit 93 manages fluctuations in the 12 V DC power supply voltage supplied from the power supply board 53b (see FIG. 7). For example, the power management circuit 93 outputs a reset signal to the "XSRST" terminal of the microprocessor 91 when the power is turned on (when the power supply voltage rises from 0V to a starting voltage value (10V)). When a power outage occurs (when the power supply voltage drops from 12 V to below the power outage voltage value (10.5 V)), a power outage detection signal is output to the "XINT" terminal of the microprocessor 91. That is, the power management circuit 93 has means (starting means) for outputting a reset signal (starting signal) to the microprocessor 91 when the power is turned on, and outputting a power interruption detection signal (power failure signal) to the microprocessor 91 when a power outage occurs. It also serves as a means for outputting (power outage means).

スイッチングレギュレータ94は、DC/DC変換回路であり、マイクロプロセッサ91の直流駆動電圧(直流5Vの電源電圧)を生成し、該生成した直流駆動電圧をマイクロプロセッサ91の「VCC」端子に出力する。 The switching regulator 94 is a DC/DC conversion circuit that generates a DC drive voltage (DC 5V power supply voltage) for the microprocessor 91 and outputs the generated DC drive voltage to the "VCC" terminal of the microprocessor 91.

<マイクロプロセッサ>
次に、図9を参照して、マイクロプロセッサ91の内部構成について説明する。図9は、マイクロプロセッサ91の内部構成を示すブロック図である。
<Microprocessor>
Next, the internal configuration of the microprocessor 91 will be described with reference to FIG. FIG. 9 is a block diagram showing the internal configuration of microprocessor 91.

マイクロプロセッサ91は、メインCPU101と、メインROM102(第1記憶手段)と、メインRAM103(第2記憶手段)と、外部バスインターフェース104と、クロック回路105と、リセットコントローラ106と、演算回路107と、乱数回路110(乱数発生回路)と、パラレルポート111と、割込みコントローラ112と、タイマー回路113と、第1シリアル通信回路114と、第2シリアル通信回路115と、を有する。そして、マイクロプロセッサ91を構成するこれらの各部は信号バス116を介して互いに接続されている。 The microprocessor 91 includes a main CPU 101, a main ROM 102 (first storage means), a main RAM 103 (second storage means), an external bus interface 104, a clock circuit 105, a reset controller 106, an arithmetic circuit 107, It includes a random number circuit 110 (random number generation circuit), a parallel port 111, an interrupt controller 112, a timer circuit 113, a first serial communication circuit 114, and a second serial communication circuit 115. Each of these parts constituting the microprocessor 91 is connected to each other via a signal bus 116.

メインCPU101は、クロック回路105で生成されたクロックパルスに基づいて、各種制御プログラムを実行して、遊技動作全般に係る制御を行う。ここで、メインCPU101の制御動作の一例としてリール停止制御について説明する。 The main CPU 101 executes various control programs based on the clock pulses generated by the clock circuit 105, and controls overall gaming operations. Here, reel stop control will be described as an example of the control operation of the main CPU 101.

メインCPU101は、リールインデックスを検出してから各リール3L,3C,3L(メインリール)のステッピングモータに対してパルスを出力した回数をカウントする。これにより、メインCPU101は、各リールの回転角度(主に、リールが図柄何個分だけ回転したか)を管理する。なお、リールインデックスとは、リールが一回転したことを示す情報である。このリールインデックスは、例えば、発光部及び受光部を有する光センサと、各リールの所定の位置に設けられ、各メインリールの回転により発光部と受光部との間に介在される検知片とを備えたリール位置検出部(不図示)により検出される。 The main CPU 101 counts the number of times a pulse is output to the stepping motor of each reel 3L, 3C, 3L (main reel) after detecting the reel index. Thereby, the main CPU 101 manages the rotation angle of each reel (mainly, how many symbols the reel has rotated). Note that the reel index is information indicating that the reel has rotated once. This reel index includes, for example, an optical sensor having a light emitting part and a light receiving part, and a detection piece that is provided at a predetermined position on each reel and is interposed between the light emitting part and the light receiving part by rotation of each main reel. The reel position is detected by a reel position detection section (not shown) provided therein.

ここで、各リール3L,3C,3L(メインリール)の回転角度の管理について、具体的に説明する。ステッピングモータに対して出力されたパルスの数は、メインRAM103に設けられたパルスカウンタによって計数される。そして、図柄1つ分の回転に必要な所定回数のパルスの出力がパルスカウンタで計数される毎に、メインRAM103に設けられた図柄カウンタが1ずつ加算される。図柄カウンタは、各リールに応じて設けられている。図柄カウンタの値は、リール位置検出部(不図示)によってリールインデックスが検出されるとクリアされる。 Here, management of the rotation angle of each reel 3L, 3C, 3L (main reel) will be specifically explained. The number of pulses output to the stepping motor is counted by a pulse counter provided in the main RAM 103. Then, each time the pulse counter counts the output of a predetermined number of pulses required for the rotation of one symbol, the symbol counter provided in the main RAM 103 is incremented by one. A symbol counter is provided for each reel. The value of the symbol counter is cleared when the reel index is detected by a reel position detection section (not shown).

すなわち、本実施形態では、図柄カウンタを管理することにより、リールインデックスが検出されてから図柄何個分の回転が行われたのかを管理する。したがって、各リールの各図柄の位置は、リールインデックスが検出される位置を基準として検出される。 That is, in this embodiment, by managing the symbol counter, it is possible to manage how many symbols have been rotated since the reel index was detected. Therefore, the position of each symbol on each reel is detected based on the position where the reel index is detected.

メインROM102には、メインCPU101により実行される各種制御プログラム、各種データテーブル、副制御回路200に対して各種制御指令(コマンド)を送信するためのデータ等が記憶される。メインRAM103には、制御プログラムの実行により決定された内部当籤役等の各種データを格納する格納領域が設けられる。なお、メインROM102及びメインRAM103の内部構成(メモリーマップ)については、後述の図12を参照して詳述する。 The main ROM 102 stores various control programs executed by the main CPU 101, various data tables, data for transmitting various control instructions (commands) to the sub-control circuit 200, and the like. The main RAM 103 is provided with a storage area for storing various data such as internal winning combinations determined by execution of a control program. Note that the internal configuration (memory map) of the main ROM 102 and main RAM 103 will be described in detail with reference to FIG. 12, which will be described later.

外部バスインターフェース104は、マイクロプロセッサ91の外部に設けられた各種構成部(例えば、各リール等)が接続された外部信号バス(不図示)と、マイクロプロセッサ91とを電気的に接続するためのインターフェース回路である。クロック回路105は、例えば分周器(不図示)等を含んで構成され、クロックパルス発生回路92から入力されたCPU作動用のクロックパルス信号を、その他の構成部(例えば、タイマー回路113)で使用される周波数のクロックパルス信号に変換する。なお、クロック回路105で生成されたクロックパルス信号は、リセットコントローラ106にも出力される。 The external bus interface 104 is for electrically connecting the microprocessor 91 to an external signal bus (not shown) to which various components (for example, each reel, etc.) provided outside the microprocessor 91 are connected. It is an interface circuit. The clock circuit 105 is configured to include, for example, a frequency divider (not shown), etc., and transmits the clock pulse signal for operating the CPU input from the clock pulse generation circuit 92 to other components (for example, the timer circuit 113). Convert to a clock pulse signal of the frequency used. Note that the clock pulse signal generated by the clock circuit 105 is also output to the reset controller 106.

リセットコントローラ106は、電源管理回路93から入力されたリセット信号に基づいて、IAT(Illegal Address Trap)やWDT(watchdog timer)のリセットを行う。演算回路107は、乗算回路及び除算回路を含んで構成される。例えば、ソースプログラム上において、後述する「MUL(乗算)」命令(後述の図93B参照)を実行するときには、演算回路107がこの「MUL」命令に基づく乗算処理を実行する。 The reset controller 106 resets an IAT (Illegal Address Trap) and a WDT (watchdog timer) based on a reset signal input from the power management circuit 93 . The arithmetic circuit 107 includes a multiplication circuit and a division circuit. For example, when executing a “MUL (multiplication)” instruction (described later in FIG. 93B) on a source program, the arithmetic circuit 107 executes multiplication processing based on this “MUL” instruction.

乱数回路110は、予め定められた範囲の乱数(例えば、0~65535又は0~255)を発生させる。また、図示しないが、乱数回路110は、2バイトのハードラッチ乱数を得るための乱数レジスタ0と、2バイトのソフトラッチ乱数を得るための乱数レジスタ1~3と、1バイトのソフトラッチ乱数を得るための乱数レジスタ4~7とで構成されている。なお、メインCPU101は、乱数回路110で発生させた所定範囲の乱数の中から1つの値を、例えば内部抽籤用の乱数値として抽出する。パラレルポート111は、マイクロプロセッサ91と、マイクロプロセッサ91の外部に設けられた各種回路(例えば、電源管理回路93等)との間で入出力される信号のポート(メモリーマップI/O)である。また、パラレルポート111は、乱数回路110及び割込みコントローラ112にも接続される。スタートスイッチ79はパラレルポート111のPI0~PI4のいずれかの入力ポートに接続され、スタートスイッチ79がオン状態になったタイミング(オンエッジ)で、パラレルポート111から乱数回路110の乱数レジスタ0へラッチ信号が出力される。そして、乱数回路110では、ラッチ信号が入力されることにより乱数レジスタ0がラッチされ、2バイトのハードラッチ乱数が取得される。 The random number circuit 110 generates random numbers in a predetermined range (for example, 0 to 65535 or 0 to 255). Although not shown, the random number circuit 110 has random number register 0 for obtaining a 2-byte hard latch random number, random number registers 1 to 3 for obtaining a 2-byte soft latch random number, and a 1-byte soft latch random number. It is composed of random number registers 4 to 7 for obtaining random numbers. Note that the main CPU 101 extracts one value from a predetermined range of random numbers generated by the random number circuit 110, for example, as a random number value for internal lottery. The parallel port 111 is a port (memory map I/O) for signals input and output between the microprocessor 91 and various circuits provided outside the microprocessor 91 (for example, the power management circuit 93, etc.). . The parallel port 111 is also connected to a random number circuit 110 and an interrupt controller 112. The start switch 79 is connected to one of the input ports PI0 to PI4 of the parallel port 111, and at the timing when the start switch 79 is turned on (on edge), a latch signal is sent from the parallel port 111 to the random number register 0 of the random number circuit 110. is output. Then, in the random number circuit 110, the random number register 0 is latched by inputting the latch signal, and a 2-byte hard latch random number is obtained.

割込みコントローラ112は、パラレルポート111を介して電源管理回路93から入力される電断検知信号、又は、タイマー回路113から1.1172ms周期で入力されるタイムアウト信号に基づいて、メインCPU101による割込処理の実行タイミングを制御する。電源管理回路93から電断検知信号が入力された場合、又は、タイマー回路113からタイムアウト信号が入力された場合には、割込みコントローラ112は、割込処理開始指令を示す割込要求信号をメインCPU101に出力する。メインCPU101は、タイマー回路113からのタイムアウト信号に応じて割込みコントローラ112から入力される割込要求信号に基づいて、入力ポートチェック処理、リール制御処理、通信データ送信処理、7セグLED駆動処理、タイマー更新処理等の各種割込処理(後述の図158参照)を行う。 The interrupt controller 112 controls interrupt processing by the main CPU 101 based on a power outage detection signal input from the power management circuit 93 via the parallel port 111 or a timeout signal input from the timer circuit 113 at a cycle of 1.1172 ms. control the execution timing of When a power failure detection signal is input from the power management circuit 93 or when a timeout signal is input from the timer circuit 113, the interrupt controller 112 sends an interrupt request signal indicating an interrupt processing start command to the main CPU 101. Output to. The main CPU 101 performs input port check processing, reel control processing, communication data transmission processing, 7-segment LED drive processing, and timer processing based on an interrupt request signal input from the interrupt controller 112 in response to a timeout signal from the timer circuit 113. Performs various interrupt processing such as update processing (see FIG. 158 described later).

タイマー回路113(PTC)は、クロック回路105で生成されたクロックパルス信号(メインCPU作動用のクロックパルス信号を分周器(不図示)で分周された周波数のクロックパルス信号)で動作する(経過時間をカウントする)。そして、タイマー回路113は、1.1172msecの周期で割込みコントローラ112にタイムアウト信号(トリガー信号)を出力する。 The timer circuit 113 (PTC) operates with a clock pulse signal (a clock pulse signal with a frequency obtained by dividing the clock pulse signal for operating the main CPU by a frequency divider (not shown)) generated by the clock circuit 105 ( count elapsed time). Then, the timer circuit 113 outputs a timeout signal (trigger signal) to the interrupt controller 112 at a cycle of 1.1172 msec.

第1シリアル通信回路114は、主制御基板71から副制御基板72にデータ(各種制御指令(コマンド))を送信する際のシリアル送信動作を制御する回路である。第2シリアル通信回路115は、主制御基板71から試験機用第2インターフェースボード302にデータを送信する際のシリアル送信動作を制御する回路である。 The first serial communication circuit 114 is a circuit that controls a serial transmission operation when transmitting data (various control instructions (commands)) from the main control board 71 to the sub control board 72. The second serial communication circuit 115 is a circuit that controls a serial transmission operation when transmitting data from the main control board 71 to the second interface board 302 for the test machine.

<副制御回路>
次に、図10を参照して、副制御基板72に実装される副制御回路200(副制御手段)の構成について説明する。図10は、パチスロ1の副制御回路200の構成例を示すブロック図である。
<Sub-control circuit>
Next, with reference to FIG. 10, the configuration of the sub-control circuit 200 (sub-control means) mounted on the sub-control board 72 will be described. FIG. 10 is a block diagram showing a configuration example of the sub-control circuit 200 of the pachi-slot machine 1. As shown in FIG.

副制御回路200は、主制御回路90と電気的に接続されており、主制御回路90から送信されるコマンドに基づいて演出内容の決定や実行等の処理を行う。副制御回路200は、基本的に、サブCPU201、サブRAM202、レンダリングプロセッサ203、描画用RAM204、ドライバ205を含んで構成される。 The sub-control circuit 200 is electrically connected to the main control circuit 90 and performs processing such as determining and executing the content of the performance based on commands sent from the main control circuit 90. The sub control circuit 200 basically includes a sub CPU 201, a sub RAM 202, a rendering processor 203, a drawing RAM 204, and a driver 205.

なお、サブCPU201は、ロムカートリッジ基板86に接続される。ドライバ205は、液晶中継基板87に接続される。すなわち、ドライバ205は、液晶中継基板87を介してプロジェクタ機構211及びサブ表示装置18に接続される。 Note that the sub CPU 201 is connected to the ROM cartridge board 86. Driver 205 is connected to liquid crystal relay board 87. That is, the driver 205 is connected to the projector mechanism 211 and the sub-display device 18 via the liquid crystal relay board 87.

サブCPU201は、主制御回路90から送信されたコマンドに応じて、ロムカートリッジ基板86に記憶されている制御プログラムに従い、映像、音、光の出力の制御を行う。ロムカートリッジ基板86は、基本的に、プログラム記憶領域とデータ記憶領域とによって構成される。 The sub CPU 201 controls the output of video, sound, and light in accordance with a control program stored in the ROM cartridge board 86 in response to commands sent from the main control circuit 90 . The ROM cartridge board 86 basically consists of a program storage area and a data storage area.

プログラム記憶領域には、サブCPU201が実行する制御プログラムが記憶される。例えば、制御プログラムには、主制御回路90との通信を制御するための主基板通信タスクや、演出用の乱数値を抽出し、演出内容(演出データ)の決定及び登録を行うための演出登録タスクを実行するための各種プログラムが含まれる。また、制御プログラムには、決定した演出内容に基づいて表示装置11による映像の表示を制御する描画制御タスク、LED群85等の光源による光の出力を制御するランプ制御タスク、スピーカ群84による音の出力を制御する音声制御タスク等を実行するための各種プログラムも含まれる。 A control program executed by the sub CPU 201 is stored in the program storage area. For example, the control program includes a main board communication task for controlling communication with the main control circuit 90, and production registration for extracting random numbers for production and determining and registering production contents (production data). Contains various programs for performing tasks. The control program also includes a drawing control task that controls the display of images on the display device 11 based on the determined performance content, a lamp control task that controls the output of light from light sources such as the LED group 85, and a sound output from the speaker group 84. It also includes various programs for executing voice control tasks, etc. that control the output of the computer.

データ記憶領域には、各種データテーブルを記憶する記憶領域、各演出内容を構成する演出データを記憶する記憶領域、映像の作成に関するアニメーションデータを記憶する記憶領域が含まれる。また、データ記憶領域には、BGMや効果音に関するサウンドデータを記憶する記憶領域、光の点消灯のパターンに関するランプデータを記憶する記憶領域等も含まれる。 The data storage area includes a storage area for storing various data tables, a storage area for storing performance data constituting each performance content, and a storage area for storing animation data related to video creation. The data storage area also includes a storage area that stores sound data regarding BGM and sound effects, a storage area that stores lamp data regarding patterns of turning on and off lights, and the like.

サブRAM202には、決定された演出内容や演出データを登録する格納領域や、主制御回路90から送信されるサブフラグ(内部当籤役)等の各種データを格納する格納領域が設けられる。 The sub-RAM 202 is provided with a storage area for registering the determined performance contents and performance data, and a storage area for storing various data such as a sub-flag (internal winning combination) transmitted from the main control circuit 90.

サブCPU201、レンダリングプロセッサ203、描画用RAM(フレームバッファを含む)204及びドライバ205は、演出内容により指定されたアニメーションデータに従って映像を作成し、作成した映像を表示装置11(プロジェクタ機構211)及び/又はサブ表示装置18に表示させる。なお、表示装置11(プロジェクタ機構211)及びサブ表示装置18は、副制御基板72により、それぞれ個別に制御される。 The sub CPU 201, the rendering processor 203, the drawing RAM (including a frame buffer) 204, and the driver 205 create a video according to the animation data specified by the production content, and send the created video to the display device 11 (projector mechanism 211) and/or Or display it on the sub display device 18. Note that the display device 11 (projector mechanism 211) and the sub-display device 18 are individually controlled by the sub-control board 72.

また、サブCPU201は、演出内容により指定されたサウンドデータに従ってBGMなどの音をスピーカ群84により出力させる。また、サブCPU201は、演出内容により指定されたランプデータに従ってLED群85の点灯及び消灯を制御する。 Further, the sub CPU 201 causes the speaker group 84 to output sounds such as BGM according to sound data specified by the presentation content. Further, the sub CPU 201 controls lighting and extinguishing of the LED group 85 according to lamp data specified by the performance content.

<メインCPUが有する各種レジスタ>
次に、図11を参照しながら、メインCPU101が有する各種レジスタについて説明する。なお、図11は、メインCPU101に含まれる各種レジスタの概略構成図である。
<Various registers possessed by the main CPU>
Next, various registers included in the main CPU 101 will be explained with reference to FIG. 11. Note that FIG. 11 is a schematic configuration diagram of various registers included in the main CPU 101.

メインCPU101は、メイン・レジスタとして、アキュームレータA(以下、「Aレジスタ」という)、フラグ・レジスタF(フラグレジスタ)、汎用レジスタB(以下、「Bレジスタ」という)、汎用レジスタC(以下、「Cレジスタ」という)、汎用レジスタD(以下、「Dレジスタ」という)、汎用レジスタE(以下、「Eレジスタ」という)、汎用レジスタH(以下、「Hレジスタ」という)及び汎用レジスタL(以下、「Lレジスタ」という)を有する。また、メインCPU101は、サブ・レジスタとして、アキュームレータA′、フラグ・レジスタF′、汎用レジスタB′、汎用レジスタC′、汎用レジスタD′、汎用レジスタE′、汎用レジスタH′及び汎用レジスタL′を汎用レジスタとして有する。なお、各レジスタは、1バイトのレジスタで構成される。 The main CPU 101 has main registers such as an accumulator A (hereinafter referred to as "A register"), a flag register F (hereinafter referred to as "flag register"), a general-purpose register B (hereinafter referred to as "B register"), and a general-purpose register C (hereinafter referred to as " general-purpose register D (hereinafter referred to as "D register"), general-purpose register E (hereinafter referred to as "E register"), general-purpose register H (hereinafter referred to as "H register"), and general-purpose register L (hereinafter referred to as "H register"). , "L register"). The main CPU 101 also has sub-registers such as an accumulator A', a flag register F', a general-purpose register B', a general-purpose register C', a general-purpose register D', a general-purpose register E', a general-purpose register H', and a general-purpose register L'. has as a general-purpose register. Note that each register is composed of a 1-byte register.

また、本実施形態では、BレジスタとCレジスタとをペアレジスタ(以下、「BCレジスタ」という)として用い、DレジスタとEレジスタとをペアレジスタ(以下、「DEレジスタ」という)として用いる。さらに、本実施形態では、HレジスタとLレジスタとをペアレジスタ(以下、「HLレジスタ」という)として用いる。 Further, in this embodiment, the B register and C register are used as a pair register (hereinafter referred to as "BC register"), and the D register and E register are used as a pair register (hereinafter referred to as "DE register"). Furthermore, in this embodiment, an H register and an L register are used as a pair register (hereinafter referred to as "HL register").

フラグ・レジスタF,F′の各ビットには、図11に示すように、演算処理の結果等を示す所定のフラグ情報がセットされる。例えばビット6(D6)には、演算結果の判定処理において演算結果が「0」であるか否かを示すデータ(ゼロフラグ)がセットされる。具体的には、演算結果が「0」である場合、ビット6にデータ「1」がセットされ、演算結果が「0」でない場合には、ビット6にデータ「0」がセットされる。そして、演算結果の判定処理では、メインCPU101は、ビット6のデータ「0」/「1」を参照して判定(YES/NO)を行う。 As shown in FIG. 11, predetermined flag information indicating the result of arithmetic processing, etc. is set in each bit of the flag registers F and F'. For example, bit 6 (D6) is set with data (zero flag) indicating whether or not the calculation result is "0" in the calculation result determination process. Specifically, if the calculation result is "0", data "1" is set in bit 6, and if the calculation result is not "0", data "0" is set in bit 6. In the process of determining the calculation result, the main CPU 101 makes a determination (YES/NO) by referring to the data "0"/"1" of bit 6.

また、メインCPU101は、拡張レジスタQ(以下、「Qレジスタ」という)を有する。Qレジスタは、1バイトのレジスタで構成される。なお、本実施形態では、後述の各種処理フローの中で説明するように、ソースプログラム上において、このQレジスタを用いてアドレス指定を行う各種メインCPU101専用命令コードが設けられており、この命令コードの使用により、処理の効率化やメインROM102の容量削減などを実現している。なお、Qレジスタを用いてアドレス指定を行う各種メインCPU101専用命令コードでは、Qレジスタには、アドレスの上位側のアドレスデータ(アドレス値)が格納される。なお、Qレジスタには、メインCPU101のリセット直後に、初期値として「F0H」がセットされる。また、Qレジスタを用いた「LD Q,n(8ビットデータ)」命令において、「n」に任意の1バイトのデータをセットして該命令を実行することにより、Qレジスタの値を変更することができる。 The main CPU 101 also has an extension register Q (hereinafter referred to as "Q register"). The Q register consists of a 1-byte register. In addition, in this embodiment, as explained in various processing flows described later, various instruction codes dedicated to the main CPU 101 are provided on the source program to specify addresses using this Q register, and this instruction code By using this, it is possible to improve processing efficiency and reduce the capacity of the main ROM 102. Note that in various main CPU 101-dedicated instruction codes that specify addresses using the Q register, address data (address value) on the upper side of the address is stored in the Q register. Note that "F0H" is set in the Q register as an initial value immediately after the main CPU 101 is reset. Also, in the "LD Q, n (8-bit data)" instruction using the Q register, set any 1 byte of data to "n" and execute the instruction to change the value of the Q register. be able to.

さらに、メインCPU101は、1バイトのレジスタで構成された、インタラプト・ページアドレス・レジスタI及びメモリ・リフレッシュ・レジスタR、並びに、2バイトのレジスタで構成された、インデックス・レジスタIX、インデックス・レジスタIY、スタックポインタSP及びプログラムカウンタPCを専用レジスタとして有する。 Furthermore, the main CPU 101 has an interrupt page address register I and a memory refresh register R that are each made up of 1-byte registers, and an index register IX and index register IY that are each made up of 2-byte registers. , a stack pointer SP and a program counter PC as dedicated registers.

<メインROM及びメインRAMの内部構成(メモリマップ)>
次に、図12A~図12Cを参照しながら、主制御回路90(マイクロプロセッサ91)に含まれるメインROM102及びメインRAM103の内部構成(以下「メモリマップ」という)について説明する。なお、図12Aは、メモリ全体のメモリマップを示す図であり、図12Bは、メインROM102のメモリマップを示す図であり、図12Cは、メインRAM103のメモリマップを示す図である。
<Internal configuration of main ROM and main RAM (memory map)>
Next, the internal configurations (hereinafter referred to as "memory map") of the main ROM 102 and main RAM 103 included in the main control circuit 90 (microprocessor 91) will be described with reference to FIGS. 12A to 12C. 12A is a diagram showing a memory map of the entire memory, FIG. 12B is a diagram showing a memory map of the main ROM 102, and FIG. 12C is a diagram showing a memory map of the main RAM 103.

主制御回路90(マイクロプロセッサ91)が備えるメモリ全体のメモリマップでは、図12Aに示すように、アドレスの先頭(0000H)側から、メインROM102のメモリ領域、メインRAM103のメモリ領域、内蔵レジスタエリア及びXCSデコードエリアが、不使用領域を間に挟んでこの順で、それぞれ所定のアドレスに配置される。 In the memory map of the entire memory included in the main control circuit 90 (microprocessor 91), as shown in FIG. The XCS decode areas are arranged at predetermined addresses in this order with an unused area in between.

メインROM102のメモリマップでは、図12Bに示すように、メインROM102のアドレスの先頭(0000H)側から、プログラムエリア、データエリア、規定外エリア、商標記録エリア、プログラム管理エリア及びセキュリティ設定エリアが、この順で、それぞれ所定のアドレスに配置される。 In the memory map of the main ROM 102, as shown in FIG. 12B, the program area, data area, non-standard area, trademark recording area, program management area, and security setting area are arranged in this order from the address start (0000H) side of the main ROM 102. They are placed at predetermined addresses in order.

なお、プログラムエリアには、遊技者により実施される遊技の遊技性に関連する各種制御処理において、メインCPU101により実行される各種処理の制御プログラムが記憶される。データエリアには、遊技者により実施される遊技の遊技性に関連する各種制御処理において、メインCPU101により使用される各種データ(例えば、内部抽籤テーブル等のデータテーブル、副制御回路42に対して各種制御指令(コマンド)を送信するためのデータ等)が記憶される。すなわち、プログラムエリアとデータエリアとからなる遊技用ROM領域(遊技用記憶領域)には、遊技店で遊技者が実際に行う遊技の遊技性に関連する制御処理(遊技性に関する処理)に必要な各種プログラム及び各種データが格納される。 Note that the program area stores control programs for various processes executed by the main CPU 101 in various control processes related to the gameplay of the game played by the player. The data area contains various data used by the main CPU 101 in various control processes related to the gameplay of the game performed by the player (for example, data tables such as an internal lottery table, various Data, etc. for transmitting control instructions (commands) are stored. That is, the gaming ROM area (gaming storage area), which consists of a program area and a data area, contains information necessary for control processing (processing related to gaming) related to the gameplay of the games actually played by players at the gaming parlor. Various programs and various data are stored.

また、規定外エリアには、遊技者により実施される遊技の遊技性に直接関与しない各種処理(遊技性に影響を与えない処理)の制御プログラム及びデータが記憶される。例えば、パチスロ1の検定試験(試射試験)で使用されるプログラム及びデータ、電断時のチェックサム生成処理や電源復帰時のサムチェック処理などで使用される制御プログラム及びデータ、並びに、不正対策プログラム及びそれに必要なデータ等が、規定外エリアに格納される。 Furthermore, the non-regular area stores control programs and data for various processes that are not directly related to the gameplay of the game played by the player (processes that do not affect the gameplay). For example, programs and data used in the Pachislot 1 certification test (sight shooting test), control programs and data used in checksum generation processing during power outage, sum check processing when power is restored, etc., and anti-fraud programs. and the data necessary for it are stored in the non-regular area.

メインRAM103のメモリマップでは、図12Cに示すように、メインRAM103のアドレスの先頭(F000H)側から、遊技用RAM領域(所定格納領域、遊技用一時記憶領域)及び規定外RAM領域(規定外一時記憶領域)が、この順で、それぞれ所定のアドレスに配置される。 In the memory map of the main RAM 103, as shown in FIG. storage areas) are arranged at predetermined addresses in this order.

遊技用RAM領域には、遊技者により実施される遊技の遊技性に関連する制御プログラムの実行により決定された例えば内部当籤役等の各種データを一時的に格納する作業領域及びスタックエリアが設けられる。そして、各種データのそれぞれは、遊技用RAM領域内の所定アドレスの作業領域に格納される。 The gaming RAM area is provided with a work area and a stack area for temporarily storing various data, such as internal winning combinations, determined by the execution of a control program related to the gameplay of the game played by the player. . Each of the various data is stored in a work area at a predetermined address within the gaming RAM area.

また、規定外RAM領域には、遊技者により実施される遊技の遊技性に直接関与しない各種処理の作業領域となる規定外作業領域と、規定外スタックとが設けられる。本実施形態では、この規定外RAM領域を使用して、例えばサムチェック処理等の遊技者により実施される遊技の遊技性に直接関与しない各種処理が実行される。 Further, the non-standard RAM area is provided with a non-standard work area, which is a work area for various processes that are not directly related to the gameplay of the game played by the player, and a non-standard stack. In this embodiment, this non-standard RAM area is used to execute various processes that are not directly related to the gameplay of the game performed by the player, such as a sum check process.

上述のように、本実施形態のパチスロ1では、メインROM102内において、遊技者により実施される遊技の遊技性に直接関与しない各種処理に使用される各種プログラム及び各種データ(テーブル)を、遊技用ROM領域とは異なるアドレスに配置された規定外ROM領域(規定外記憶領域)に格納する。また、そのような遊技者により実施される遊技の遊技性に直接関与しない各種処理は、メインRAM103内において、遊技用RAM領域とは異なるアドレスに配置された規定外RAM領域を使用して行われる。 As described above, in the pachislot machine 1 of the present embodiment, various programs and various data (tables) used for various processes that are not directly related to the gameplay of the game played by the player are stored in the main ROM 102 for gaming purposes. The data is stored in a non-standard ROM area (non-standard storage area) located at a different address from the ROM area. In addition, various processes that are not directly related to the gameplay of the game performed by such players are performed using a non-standard RAM area located at a different address from the gaming RAM area in the main RAM 103. .

このようなメインROM102の構成では、従来の規則上においてプログラム等の配置不可とされていたROM領域(規定外ROM領域)に、遊技者が実際に行う遊技そのものには不要なプログラム及びデータを配置することができる。それゆえ、本実施形態では、遊技用ROM領域の容量の圧迫を回避することができる。 With this configuration of the main ROM 102, programs and data that are unnecessary for the actual game played by the player can be placed in the ROM area (non-regular ROM area) where programs, etc. cannot be placed according to conventional regulations. can do. Therefore, in this embodiment, it is possible to avoid pressure on the capacity of the gaming ROM area.

<遊技状態の遷移フロー>
次に、図13及び図14を参照しながら、本実施形態のパチスロ1の主制御回路90(メインCPU101)により管理される各種遊技状態及びその遷移フローについて説明する。なお、図13Aは、パチスロ1の基本的な遊技状態の遷移フロー図であり、図13Bは、その遊技状態の移行条件をまとめた表である。また、図14Aは、報知(ART)機能の作動の有無を考慮した遊技状態の遷移フロー図であり、図14Bは、その遊技状態の移行条件をまとめた表である。
<Game state transition flow>
Next, various game states managed by the main control circuit 90 (main CPU 101) of the pachi-slot machine 1 of this embodiment and their transition flows will be explained with reference to FIGS. 13 and 14. In addition, FIG. 13A is a transition flow diagram of the basic gaming state of Pachislot 1, and FIG. 13B is a table summarizing the transition conditions of the gaming state. Moreover, FIG. 14A is a transition flow diagram of the gaming state considering whether or not the notification (ART) function is activated, and FIG. 14B is a table summarizing the transition conditions of the gaming state.

[基本的な遊技状態の遷移フロー]
本実施形態のパチスロ1では、ボーナスゲームの種類として、ビッグボーナス(以下、「BB」と記す)が設けられる。BBは、第1種特別役物と呼ばれるレギュラーボーナス(以下、「RB」と記す)に係る役物連続作動装置であり、RBを連続して作動させる。
[Basic game state transition flow]
In the pachi-slot machine 1 of this embodiment, a big bonus (hereinafter referred to as "BB") is provided as a type of bonus game. BB is an accessory continuous operating device related to a regular bonus (hereinafter referred to as "RB") called a first type special accessory, and operates RB continuously.

それゆえ、本実施形態では、主制御回路90は、ボーナス役の当籤/作動(入賞)の有無に基づいて遊技状態を管理する。具体的には、図13Aに示すように、主制御回路90は、ボーナス役(後述の名称「F_BB1」,「F_BB2」の内部当籤役)の当籤/作動(入賞)の有無に基づいて、「ボーナス非当籤状態」、「フラグ間状態」及び「ボーナス状態」と称する3種類の遊技状態を管理する。 Therefore, in the present embodiment, the main control circuit 90 manages the gaming state based on whether or not a bonus combination is won/actuated (winned). Specifically, as shown in FIG. 13A, the main control circuit 90 determines whether or not a bonus winning combination (internal winning combination with names "F_BB1" and "F_BB2" to be described later) has been won/activated (winning). Three types of gaming states are managed: "bonus non-winning state", "inter-flag state", and "bonus state".

なお、ボーナス非当籤状態は、ボーナスに非当籤であり、かつ、ボーナスが作動(入賞)していない状態であり、ボーナス状態は、ボーナスが作動している状態である。また、本実施形態では、ボーナス役が内部当籤役として決定されると、ボーナスが入賞するまで複数回の遊技に渡りボーナス役が内部当籤役として持ち越された状態が発生する。フラグ間状態は、ボーナス役が内部当籤役として持ち越されている状態、すなわち、ボーナス役が当籤し、かつ、ボーナスが作動していない状態である。 Note that the bonus non-winning state is a state in which the bonus is not won and the bonus is not activated (winning), and the bonus state is a state in which the bonus is activated. Furthermore, in this embodiment, when the bonus combination is determined as an internal winning combination, a state occurs in which the bonus winning combination is carried over as an internal winning combination over a plurality of games until the bonus is won. The inter-flag state is a state in which the bonus combination is carried over as an internal winning combination, that is, a state in which the bonus combination is won and the bonus is not activated.

なお、ボーナス役の当籤の有無は、メインRAM103に設けられる後述の当り要求フラグ格納領域(後述の図28~図30参照)及び持越役格納領域(後述の図31参照)に格納されるデータに基づいて管理される。また、ボーナスの作動(入賞)の有無は、メインRAM103に設けられる後述の遊技状態フラグ格納領域(後述の図32参照)に格納されるデータに基づいて管理される。 In addition, whether or not a bonus winning combination has been won is determined by data stored in a winning request flag storage area (see FIGS. 28 to 30 described below) and a carryover winning combination storage area (see FIG. 31 described later) provided in the main RAM 103. managed based on Further, whether or not a bonus is activated (winning) is managed based on data stored in a gaming status flag storage area (see FIG. 32, described later) provided in the main RAM 103, which will be described later.

また、本実施形態では、図13Aに示すように、ボーナスが作動していない遊技状態(ボーナス非当籤状態及びフラグ間状態)において、リプレイに係る内部当籤役の種別及びその当籤確率が互いに異なる、RT0遊技状態~RT5遊技状態の6種類の状態(以下、それぞれ「RT0状態」~「RT5状態」という)が設けられる。なお、RT0状態、RT2状態及びRT5状態は、リプレイ役が内部当籤役として決定される確率が低確率となる遊技状態であり、RT1状態はリプレイ役が内部当籤役として決定される確率が中程度の中確率となる遊技状態である。また、RT3状態及びRT4状態は、リプレイ役が内部当籤役として決定される確率が高確率となる遊技状態である。なお、本実施形態では、ボーナス非当籤状態のRT状態は、RT0状態~RT4状態のいずれかとなり、フラグ間状態のRT状態はRT5状態となる。 Furthermore, in this embodiment, as shown in FIG. 13A, in the gaming state where the bonus is not activated (bonus non-winning state and inter-flag state), the types of internal winning combinations related to replay and their winning probabilities are different from each other. Six types of states are provided: RT0 gaming state to RT5 gaming state (hereinafter referred to as "RT0 state" to "RT5 state", respectively). Note that the RT0 state, RT2 state, and RT5 state are gaming states in which the probability that the replay winning combination is determined as an internal winning combination is low, and the RT1 state is a gaming state in which the probability that the replay winning combination is determined as an internal winning combination is medium. This is a gaming state where the probability is medium. Further, the RT3 state and the RT4 state are gaming states in which the probability that a replay combination is determined as an internal winning combination is high. In this embodiment, the RT state of the bonus non-winning state is one of the RT0 state to RT4 state, and the RT state of the inter-flag state is the RT5 state.

それゆえ、本実施形態では、主制御回路90は、ボーナスが作動していない遊技状態(ボーナス非当籤状態及びフラグ間状態)において、さらに、リプレイに係る内部当籤役の種別及びその当籤確率に基づいて、RT1状態~RT5状態の6種類の状態も管理する。 Therefore, in the present embodiment, in the gaming state where the bonus is not activated (bonus non-winning state and inter-flag state), the main control circuit 90 further operates based on the type of internal winning combination related to replay and its winning probability. It also manages six types of states: RT1 state to RT5 state.

なお、RT0状態~RT5状態は、メインRAM103に設けられる後述の遊技状態フラグ格納領域(後述の図32参照)に格納されるデータに基づいて管理される。具体的には、本実施形態のパチスロ1では、RT1状態フラグ~RT5状態フラグの5つのRT状態を示すフラグが設けられ、これらのフラグのオン/オフ状態をメインRAM103により管理することによりRT状態が管理される。そして、主制御回路90は、オン状態であるRT状態フラグに対応するRT状態を現在のRT状態として特定する。なお、全てのRT状態フラグがオフ状態である場合には、主制御回路90は、現在のRT状態がRT0状態であると特定する。 Note that the RT0 state to RT5 state are managed based on data stored in a gaming state flag storage area (described later) provided in the main RAM 103 (see FIG. 32 described later). Specifically, in the pachislot machine 1 of this embodiment, flags indicating five RT states, ie, an RT1 state flag to an RT5 state flag, are provided, and the on/off states of these flags are managed by the main RAM 103 to determine the RT state. is managed. The main control circuit 90 then identifies the RT state corresponding to the RT state flag that is in the on state as the current RT state. Note that when all the RT state flags are in the off state, the main control circuit 90 specifies that the current RT state is the RT0 state.

図13A及び13Bに示すように、ボーナス非当籤状態においてボーナス役(後述の名称「F_BB1」,「F_BB2」の内部当籤役)が内部当籤役として決定されると(移行条件(1)が成立すると)、主制御回路90は、遊技状態をボーナス非当籤状態からフラグ間状態に移行させる。また、フラグ間状態においてボーナス役が入賞すると(移行条件(2)が成立すると)、主制御回路90は、遊技状態をフラグ間状態からボーナス状態に移行させる。 As shown in FIGS. 13A and 13B, when a bonus combination (internal winning combination with names "F_BB1" and "F_BB2" to be described later) is determined as an internal winning combination in the bonus non-winning state (transition condition (1) is satisfied) ), the main control circuit 90 shifts the gaming state from the bonus non-winning state to the inter-flag state. Further, when a bonus combination is won in the inter-flag state (if transition condition (2) is satisfied), the main control circuit 90 shifts the gaming state from the inter-flag state to the bonus state.

また、ボーナス状態において規定枚数(216枚)を超えるメダルが払い出され、ボーナス状態が終了すると(移行条件(3)が成立すると)、主制御回路90は、遊技状態をボーナス状態からRT1状態(ボーナス非当籤状態)に移行させる。 Furthermore, when medals exceeding the prescribed number (216 medals) are paid out in the bonus state and the bonus state ends (transition condition (3) is satisfied), the main control circuit 90 changes the gaming state from the bonus state to the RT1 state ( (no bonus winning state).

RT1状態において、20ゲームが経過すると(移行条件(4)が成立すると)、主制御回路90は、遊技状態をRT1状態からRT0状態に移行させる。また、RT1状態において、20ゲームが経過する前に、略称「ベルこぼし目」に係る図柄組合せ(後述の図28参照)が有効ライン上に表示されると(移行条件(5)が成立すると)、主制御回路90は、遊技状態をRT1状態からRT2状態に移行させる。 In the RT1 state, when 20 games have passed (transition condition (4) is satisfied), the main control circuit 90 shifts the gaming state from the RT1 state to the RT0 state. In addition, in the RT1 state, if a symbol combination related to the abbreviation "Bell-knocked eye" (see Figure 28 described later) is displayed on the active line before 20 games have elapsed (if transition condition (5) is satisfied) , the main control circuit 90 shifts the gaming state from the RT1 state to the RT2 state.

RT0状態において、略称「ベルこぼし目」に係る図柄組合せが有効ライン上に表示されると(移行条件(5)が成立すると)、主制御回路90は、遊技状態をRT0状態からRT2状態に移行させる。RT2状態において、略称「RT3移行リプ」に係る図柄組合せ(後述の図28参照)が有効ライン上に表示されると(移行条件(6)が成立すると)、主制御回路90は、遊技状態をRT2状態からRT3状態に移行させる。 In the RT0 state, when the symbol combination related to the abbreviation "Bell-knocked eye" is displayed on the active line (when the transition condition (5) is satisfied), the main control circuit 90 shifts the gaming state from the RT0 state to the RT2 state. let In the RT2 state, when the symbol combination related to the abbreviation "RT3 transition reply" (see FIG. 28 described later) is displayed on the active line (when the transition condition (6) is satisfied), the main control circuit 90 changes the gaming state. Transition from RT2 state to RT3 state.

RT3状態において、略称「RT4移行リプ」に係る図柄組合せ(後述の図28参照)が有効ライン上に表示されると(移行条件(7)が成立すると)、主制御回路90は、遊技状態をRT3状態からRT4状態に移行させる。また、RT3状態において、略称「ベルこぼし目」又は「RT2移行リプ」に係る図柄組合せ(後述の図28参照)が有効ライン上に表示されると(移行条件(8)が成立すると)、主制御回路90は、遊技状態をRT3状態からRT2状態に遊技状態を移行させる。さらに、RT4状態において、略称「ベルこぼし目」又は「RT2移行リプ」に係る図柄組合せが有効ライン上に表示されると(移行条件(8)が成立すると)、主制御回路90は、遊技状態をRT4状態からRT2状態に遊技状態を移行させる。 In the RT3 state, when the symbol combination related to the abbreviation "RT4 transition reply" (see FIG. 28 described later) is displayed on the active line (when the transition condition (7) is satisfied), the main control circuit 90 changes the gaming state. Transition from RT3 state to RT4 state. In addition, in the RT3 state, when a symbol combination related to the abbreviation "Bell Kome" or "RT2 Transfer Reply" (see Figure 28 described later) is displayed on the active line (if the transfer condition (8) is met), the main The control circuit 90 shifts the gaming state from the RT3 state to the RT2 state. Furthermore, in the RT4 state, when a symbol combination related to the abbreviation "Bell Kome" or "RT2 Transfer Reply" is displayed on the active line (if the transfer condition (8) is satisfied), the main control circuit 90 controls the game state. The game state is transferred from the RT4 state to the RT2 state.

なお、略称「ベルこぼし目」に係る図柄組合せは、後述の名称「F_3択ベル_1st」、「F_3択ベル_2nd」又は「F_3択ベル_3rd」に係る内部当籤役(小役)が決定され、かつ、停止操作の順序が該小役の種別ごとに定められた押し順に対して不正解であるときに表示される図柄の組合せである(後述の図24参照)。略称「RT2移行リプ」に係る図柄組合せは、後述の名称「F_維持リプ_1st」、「F_維持リプ_2nd」又は「F_維持リプ_3rd」に係る内部当籤役(リプレイ役)が決定され、かつ、停止操作の順序が該リプレイ役の種別ごとに定められた押し順に対して不正解であるときに表示される図柄の組合せである。 In addition, the symbol combination related to the abbreviation "Bell-knocked eye" is determined by the internal winning combination (minor role) related to the names "F_3 selection bell_1st", "F_3 selection bell_2nd", or "F_3 selection bell_3rd", which will be described later. In addition, this is a combination of symbols that is displayed when the order of stop operations is incorrect with respect to the push order determined for each type of small winning combination (see FIG. 24, which will be described later). The symbol combination related to the abbreviation "RT2 transition rep" is determined by an internal winning combination (replay combination) related to the later-described names "F_maintenance rep_1st", "F_maintenance rep_2nd" or "F_maintenance rep_3rd", and This is a combination of symbols that is displayed when the order of stop operations is incorrect with respect to the push order determined for each type of replay combination.

略称「RT3移行リプ」に係る図柄組合せは、後述の名称「F_RT3リプ_1st」、「F_RT3リプ_213」、「F_RT3リプ_231」又は「F_RT3リプ_3rd」に係る内部当籤役(リプレイ役)が決定され、かつ、停止操作の順序が該リプレイ役の種別ごとに定められた押し順に対して正解であるときに表示される図柄の組合せである。また、略称「RT4移行リプ」に係る図柄組合せは、後述の名称「F_RT4リプ_123」、「F_RT4リプ_132」、「F_RT4リプ_2nd」又は「F_RT4リプ_3rd」に係る内部当籤役(リプレイ役)が決定され、かつ、停止操作の順序が該リプレイ役の種別ごとに定められた押し順に対して正解であるときに表示される図柄の組合せである。 The symbol combination related to the abbreviation "RT3 Transition Rep" is determined by the internal winning combination (replay role) related to the names "F_RT3 Rep_1st", "F_RT3 Rep_213", "F_RT3 Rep_231", or "F_RT3 Rep_3rd", which will be described later. , and the combination of symbols that is displayed when the order of the stop operations is correct for the pressing order determined for each type of replay combination. In addition, the symbol combinations related to the abbreviation "RT4 Transition Rep" are the internal winning combinations (replay roles) related to the names "F_RT4 Rep_123", "F_RT4 Rep_132", "F_RT4 Rep_2nd", or "F_RT4 Rep_3rd", which will be described later. This is a symbol combination that is determined and displayed when the order of stop operations is correct for the push order determined for each type of replay combination.

[報知(ART)機能の作動の有無を考慮した遊技状態の遷移フロー]
本実施形態では、主制御回路90(メインCPU101)により、遊技者にとって有利な停止操作を報知する機能(ART機能)の作動の有無が決定される。それゆえ、本実施形態では、ボーナス非作動状態においてART機能の作動/非作動状態も遊技状態として管理する。
[Game state transition flow considering whether or not the notification (ART) function is activated]
In this embodiment, the main control circuit 90 (main CPU 101) determines whether or not to operate a function (ART function) that notifies the player of a stop operation that is advantageous to the player. Therefore, in this embodiment, the activation/non-activation state of the ART function is also managed as a gaming state in the bonus non-activation state.

本実施形態のパチスロ1では、図14Aに示すように、主制御回路90は、非ボーナス作動状態において、報知(ART)の有無に基づいて「一般遊技状態」と「ART遊技状態」とを別個の遊技状態として管理する。すなわち、報知(ART)の有無を考慮した遊技状態の管理では、図14Aに示すように、主制御回路90は、大きな分類として、「ボーナス状態」、「一般遊技状態」及び「ART遊技状態」の3種類の遊技状態を管理する。 In the pachislot machine 1 of this embodiment, as shown in FIG. 14A, the main control circuit 90 separates the "general gaming state" and the "ART gaming state" based on the presence or absence of notification (ART) in the non-bonus operating state. It is managed as a gaming state. That is, in managing the gaming state taking into account the presence or absence of notification (ART), as shown in FIG. 14A, the main control circuit 90 broadly categorizes "bonus state," "general gaming state," and "ART gaming state." It manages three types of gaming states.

なお、一般遊技状態は、基本的には、遊技者にとって有利な停止操作の情報を報知しない遊技状態(非ART)であり、遊技者にとって不利な遊技状態である。また、一般遊技状態は、RT0~RT4状態のいずれかの状態であり、かつ、ART非当籤の遊技状態である。 Note that the general gaming state is basically a gaming state (non-ART) in which information on a stop operation that is advantageous to the player is not notified, and is a gaming state that is disadvantageous to the player. Further, the general gaming state is one of the RT0 to RT4 states, and is an ART non-winning gaming state.

一方、ART遊技状態は、遊技者にとって有利な停止操作の情報を報知する遊技状態であり、遊技者にとって有利な遊技状態である。また、ART遊技状態は、基本的には、RT4状態であり、かつ、ART当籤中の遊技状態である。なお、本実施形態では、ART当籤後、RT状態がRT4状態まで移行すると、ART遊技が開始される。 On the other hand, the ART gaming state is a gaming state that notifies the player of information on a stop operation that is advantageous to the player, and is a gaming state that is advantageous to the player. Furthermore, the ART gaming state is basically the RT4 state, and is the gaming state during ART winning. In this embodiment, after the ART win, when the RT state shifts to the RT4 state, the ART game is started.

また、本実施形態では、図14Aに示すように、一般遊技状態として、「通常遊技状態」及び「CZ(チャンスゾーン)」と称する2種類の状態が設けられる。 In addition, in this embodiment, as shown in FIG. 14A, two types of states called "normal gaming state" and "CZ (chance zone)" are provided as the normal gaming state.

通常遊技状態は、遊技者にとって最も不利な遊技状態であるが、通常遊技状態の遊技ではCZへの移行抽籤を行っている。そして、図14A及び14Bに示すように、通常遊技状態の遊技において、CZへの移行抽籤に当籤すると(移行条件(A)が成立すると)、主制御回路90は、遊技状態を、通常遊技状態からCZに移行させる。 The normal gaming state is the most disadvantageous gaming state for the player, but in the normal gaming state, a lottery to shift to CZ is performed. Then, as shown in FIGS. 14A and 14B, in a game in the normal gaming state, if the transition to CZ lottery is won (if the transition condition (A) is satisfied), the main control circuit 90 changes the gaming state to the normal gaming state. to CZ.

CZは、ART遊技状態への移行に対する期待度が高い遊技状態(チャンスゾーン)であり、CZ中の遊技ではARTへの移行抽籤が行われている。そして、図14A及び14Bに示すように、CZ中の遊技において、ARTへの移行抽籤に非当籤である場合には(移行条件(B)が成立すると)、主制御回路90は、遊技状態を、CZから通常遊技状態に移行させる。一方、CZ中の遊技において、ARTへの移行抽籤に当籤すると(移行条件(C)が成立すると)、主制御回路90は、遊技状態を、CZからART遊技状態に移行させる。この際、図14Aには示さないが、主制御回路90は、遊技状態を、CZから後述のART準備状態を経由してART遊技状態(後述の通常ART又はCT)に移行させる。 CZ is a gaming state (chance zone) in which there is a high degree of expectation for transition to the ART gaming state, and in games during CZ, a lottery to transition to ART is performed. Then, as shown in FIGS. 14A and 14B, in the game during CZ, if the lottery to transition to ART is non-winning (if transition condition (B) is satisfied), the main control circuit 90 changes the gaming state. , to shift from CZ to normal gaming state. On the other hand, in the CZ game, if the lottery to shift to ART is won (if the transition condition (C) is satisfied), the main control circuit 90 shifts the gaming state from the CZ to the ART gaming state. At this time, although not shown in FIG. 14A, the main control circuit 90 shifts the gaming state from CZ to an ART gaming state (normal ART or CT, which will be described later) via an ART preparation state, which will be described later.

ART遊技状態は、上述のように、ART当籤後にRT状態がRT4状態まで移行すると開始される。なお、図13Aで示したように、RT4状態は、RT0~RT2状態からRT3状態を経由して移行するので、ART当籤後であってもすぐにART遊技状態が開始されない。そこで、本実施形態のパチスロ1では、ART当籤後からRT状態がRT4状態に移行するまでの期間の遊技状態をART準備状態とする。そして、このART準備状態の遊技では、RT状態をRT4状態に移行させるために必要な停止操作の情報が報知される。 As described above, the ART gaming state is started when the RT state shifts to the RT4 state after the ART winning. Furthermore, as shown in FIG. 13A, since the RT4 state is transferred from the RT0 to RT2 states via the RT3 state, the ART gaming state does not start immediately even after the ART winning. Therefore, in the pachi-slot machine 1 of this embodiment, the gaming state during the period from after the ART winning until the RT state shifts to the RT4 state is the ART preparation state. In the game in this ART preparation state, information on a stop operation necessary to shift the RT state to the RT4 state is notified.

また、本実施形態では、図14Aに示すように、ART遊技状態として、遊技性が互いに異なる、「通常ART」及び「CT(上乗せチャンス)」と称する2種類の状態が設けられる。 In addition, in this embodiment, as shown in FIG. 14A, two types of states called "normal ART" and "CT (top-up chance)", which have mutually different gaming properties, are provided as ART gaming states.

通常ARTは、所定ゲーム数の期間、遊技者にとって有利な停止操作(例えば、払い出されるメダルの枚数が多い図柄組合せを表示させるための停止操作や、RT4状態を維持するために必要な停止操作)が報知される遊技状態である。また、通常ART中の遊技では、CTへの移行抽籤が行われる。 Normally, ART is a stop operation that is advantageous to the player for a period of a predetermined number of games (for example, a stop operation to display a symbol combination with a large number of medals to be paid out, or a stop operation necessary to maintain the RT4 state). is the gaming state to be notified. Further, in a game during normal ART, a lottery to transition to CT is performed.

CTは、遊技者にとって有利な停止操作が報知されるとともに、特定期間(1セット8ゲームの期間)、通常ARTの継続期間を上乗せすることが可能となる遊技状態であり、上乗せチャンスゾーンとして機能する遊技状態である。また、CT中では、通常ARTの継続期間を消化せずに遊技が行われる。なお、CT中の遊技性については、後述の図52A~52Cを参照して後で詳述する。 CT is a gaming state in which a stop operation that is advantageous to the player is notified, and it is possible to add on the duration of the normal ART for a specific period (1 set of 8 games), and it functions as an additional chance zone. This is the gaming state where the game is played. Furthermore, during the CT, the game is played without completing the normal ART duration. Note that the gameplay during CT will be described in detail later with reference to FIGS. 52A to 52C, which will be described later.

図14A及び14Bに示すように、通常ART中の遊技において、CTへの移行抽籤に当籤すると(移行条件(D)が成立すると)、主制御回路90は、遊技状態を、通常ARTからCTに遊技状態を移行させる。また、通常ARTにおいて、当該通常ARTの継続期間が終了すると(移行条件(E)が成立すると)、主制御回路90は、遊技状態を、通常ARTから一般遊技状態(通常遊技状態又はCZ)に移行させる。なお、本実施形態では、ゲーム数により通常ARTの継続期間を管理するが、本発明はこれに限定されず、通常ARTの継続期間の管理方法は任意である。例えば、通常ARTの継続期間を、通常ART中に払い出されるメダルの枚数や差枚数により管理してもよいし、通常ART中にメダルの払い出しに影響を与える報知を行った回数(ナビ回数)により管理してもよい。 As shown in FIGS. 14A and 14B, in a game during normal ART, if the lottery to shift to CT is won (if the transition condition (D) is satisfied), the main control circuit 90 changes the gaming state from normal ART to CT. Shift the gaming state. Furthermore, in the normal ART, when the duration of the normal ART ends (when the transition condition (E) is satisfied), the main control circuit 90 changes the gaming state from the normal ART to the normal gaming state (normal gaming state or CZ). Migrate. Note that in this embodiment, the duration of the normal ART is managed based on the number of games, but the present invention is not limited to this, and the method of managing the duration of the normal ART is arbitrary. For example, the duration of normal ART may be managed by the number of medals paid out during normal ART or the difference in the number of medals, or by the number of times notifications that affect the payout of medals are made during normal ART (Navi number). May be managed.

図14A及び14Bに示すように、CT中の遊技において、CTの継続期間(1セット8ゲーム)が終了すると(移行条件(F)が成立すると)、主制御回路90は、遊技状態を、CTから通常ARTに移行させる。 As shown in FIGS. 14A and 14B, in the game during the CT, when the duration of the CT (one set of 8 games) ends (when the transition condition (F) is satisfied), the main control circuit 90 changes the gaming state to the CT. to normal ART.

また、図14Aに示すように、一般遊技状態(通常遊技状態又はCZ)又はART遊技状態(通常ART又はCT)において、ボーナス役が入賞すると(図13A及び13B中で説明した移行条件(2)が成立すると)、主制御回路90は、遊技状態を、一般遊技状態又はART遊技状態からボーナス状態に移行させる。 Furthermore, as shown in FIG. 14A, when a bonus combination is won in the normal gaming state (normal gaming state or CZ) or the ART gaming state (normal ART or CT) (transition condition (2) explained in FIGS. 13A and 13B) (is established), the main control circuit 90 shifts the gaming state from the normal gaming state or the ART gaming state to the bonus state.

ボーナス状態の遊技では、上述のように、ARTへの移行抽籤を行っており、ボーナス状態の遊技において、ARTへの移行抽籤が非当籤である場合には(移行条件(G)が成立すると)、主制御回路90は、遊技状態を、ボーナス状態から一般遊技状態(通常遊技状態又はCZ)に移行させる。ただし、ART遊技状態(通常ART又はCT)からボーナス状態に移行していた場合には、ボーナス状態の遊技においてARTの移行抽籤に非当籤であっても、主制御回路90は、遊技状態を、ボーナス状態からART遊技状態(通常ART又はCT)に移行させる。一方、ボーナス状態の遊技において、ARTへの移行抽籤に当籤すると(移行条件(H)が成立すると)、主制御回路90は、遊技状態を、ボーナス状態からART遊技状態(通常ART又はCT)に移行させる。なお、上述のように、ボーナス状態の終了時には、RT状態がRT1状態に移行するので、ボーナス状態からART遊技状態に遊技状態を移行する場合には、主制御回路90は、遊技状態を、ART準備状態を経由してART遊技状態に移行させる。 In bonus state games, as mentioned above, a lottery to transition to ART is performed, and in bonus state games, if the lottery to transition to ART is non-winning (if transition condition (G) is met) , the main control circuit 90 shifts the gaming state from the bonus state to the normal gaming state (normal gaming state or CZ). However, if the ART gaming state (usually ART or CT) has shifted to the bonus state, even if the ART transition lottery is not won in the bonus state game, the main control circuit 90 will change the gaming state to A transition is made from the bonus state to the ART gaming state (normally ART or CT). On the other hand, in the game in the bonus state, if the lottery to shift to ART is won (if the shift condition (H) is satisfied), the main control circuit 90 changes the gaming state from the bonus state to the ART gaming state (usually ART or CT). Migrate. As mentioned above, at the end of the bonus state, the RT state shifts to the RT1 state, so when shifting the gaming state from the bonus state to the ART gaming state, the main control circuit 90 changes the gaming state to the ART state. A transition is made to the ART gaming state via the preparation state.

<メインROMに記憶されているデータテーブルの構成>
次に、図15~図27を参照して、メインROM102に記憶されている各種データテーブルの構成について説明する。なお、一般遊技状態中及びART遊技状態中の遊技性(CZ、通常ART,CTの遊技性)に係る各種抽籤で用いられる各種データテーブルについては、別途、各遊技性の説明と一緒に後述する。
<Configuration of data table stored in main ROM>
Next, the configurations of various data tables stored in the main ROM 102 will be described with reference to FIGS. 15 to 27. In addition, various data tables used in various lotteries related to the gameplay (CZ, normal ART, CT gameplay) during the general gaming state and the ART gaming state will be described separately later along with explanations of each gameplay. .

[図柄配置テーブル]
まず、図15を参照して、図柄配置テーブルについて説明する。図柄配置テーブルは、左リール3L、中リール3C及び右リール3Rのそれぞれの回転方向における各図柄の位置と、各位置に配置された図柄の種類を特定するデータ(以下、図柄コード(図15中の図柄コード表を参照)という)との対応関係を規定する。
[Design placement table]
First, the symbol arrangement table will be explained with reference to FIG. 15. The symbol arrangement table contains data (hereinafter referred to as symbol codes (in FIG. (Refer to the symbol code table).

図柄配置テーブルでは、リールインデックスが検出されたときに、リール表示窓4の枠内における各リールの中段領域に位置する図柄の位置を「0」と規定する。そして、各リールにおいて、図柄位置「0」を基準としてリールの回転方向(図15中の図柄位置「19」から図柄位置「0」に向かう方向)に進む順に、図柄カウンタの値に対応する「0」~「19」が、図柄位置として、各図柄に割り当てられる。 In the symbol arrangement table, when the reel index is detected, the position of the symbol located in the middle area of each reel within the frame of the reel display window 4 is defined as "0". Then, on each reel, in order of progress in the rotational direction of the reel (direction from symbol position "19" to symbol position "0" in FIG. 15) with symbol position "0" as a reference, " 0" to "19" are assigned to each symbol as a symbol position.

すなわち、図柄カウンタの値(「0」~「19」)と、図柄配置テーブルとを参照することにより、リール表示窓4の枠内における各リールの上段領域、中段領域及び下段領域に表示されている図柄の種類を特定することができる。なお、本実施形態では、図柄として、「白7」、「青7」、「チリ上1」、「チリ上2」、「チリ下」、「リプレイ」、「帽子」、「サボテン1」、「サボテン2」及び「サボテン3」の10種類の図柄を用いる。 That is, by referring to the value of the symbol counter (0 to 19) and the symbol arrangement table, symbols are displayed in the upper, middle, and lower regions of each reel within the frame of the reel display window 4. It is possible to identify the type of symbol that is present. In this embodiment, the symbols include "White 7", "Blue 7", "Chile Top 1", "Chile Top 2", "Chile Bottom", "Replay", "Hat", "Cactus 1", Ten types of symbols, ``Cactus 2'' and ``Cactus 3,'' are used.

また、本実施形態では、図柄コード表に示すように、図柄「白7」(図柄コード1)には、データとして「00000001」が割り当てられ、図柄「青7」(図柄コード2)には、データとして「00000010」が割り当てられている。図柄「チリ上1」(図柄コード3)には、データとして「00000011」が割り当てられ、図柄「チリ上2」(図柄コード4)には、データとして「00000100」が割り当てられている。 In addition, in this embodiment, as shown in the symbol code table, "00000001" is assigned to the symbol "White 7" (design code 1) as data, and "00000001" is assigned as data to the symbol "Blue 7" (design code 2). "00000010" is assigned as data. The symbol "Chili-top 1" (symbol code 3) is assigned data "00000011", and the symbol "Chili-top 2" (design code 4) is assigned data "00000100".

図柄「チリ下」(図柄コード5)には、データとして「00000101」が割り当てられ、図柄「リプレイ」(図柄コード6)には、データとして「00000110」が割り当てられている。図柄「帽子」(図柄コード7)には、データとして「00000111」が割り当てられ、図柄「サボテン1」(図柄コード8)には、データとして「00001000」が割り当てられている。また、図柄「サボテン2」(図柄コード9)には、データとして「00001001」が割り当てられ、図柄「サボテン3」(図柄コード10)には、データとして「00001010」が割り当てられている。 The symbol "chili bottom" (symbol code 5) is assigned data "00000101", and the symbol "replay" (symbol code 6) is assigned data "00000110". The data "00000111" is assigned to the symbol "hat" (design code 7), and the data "00001000" is assigned to the symbol "cactus 1" (design code 8). Further, the symbol "Cactus 2" (design code 9) is assigned data "00001001", and the symbol "Cactus 3" (design code 10) is assigned data "00001010".

[内部抽籤テーブル]
次に、図16及び図17を参照して、内部当籤役を決定する際に参照される内部抽籤テーブルについて説明する。なお、図16は、RT0状態~RT4状態のそれぞれにおいて参照される内部抽籤テーブルである。また、図17Aは、RT5状態において参照される内部抽籤テーブルであり、図17Bは、ボーナス状態において参照される内部抽籤テーブルである。
[Internal lottery table]
Next, with reference to FIGS. 16 and 17, the internal lottery table that is referred to when determining the internal winning combination will be explained. Note that FIG. 16 is an internal lottery table that is referenced in each of the RT0 state to RT4 state. Further, FIG. 17A is an internal lottery table referenced in the RT5 state, and FIG. 17B is an internal lottery table referenced in the bonus state.

内部抽籤テーブルは、遊技状態毎に設けられ、各種内部当籤役と、各内部当籤役が決定されるときの抽籤値との対応関係を規定する。なお、抽籤値は、予め設定されたボーナス役や小役等の内部当籤の期待値を調整するための設定(設定1~6)毎に規定される。この設定は、例えば、リセットスイッチ76及び設定用鍵型スイッチ54(図7参照)を用いて変更される。 The internal lottery table is provided for each gaming state, and defines the correspondence between various internal winning combinations and lottery values when each internal winning combination is determined. Note that the lottery value is defined for each setting (settings 1 to 6) for adjusting the expected value of internal winnings such as preset bonus winnings and minor winnings. This setting is changed using, for example, the reset switch 76 and the setting key type switch 54 (see FIG. 7).

本実施形態の内部抽籤処理では、まず、乱数回路110の乱数レジスタ0により、予め定められた数値の範囲(例えば、0~65535)から抽出される乱数値を、各内部当籤役に対応して規定された抽籤値で順次加算する。次いで、抽籤結果(抽籤値+乱数値)が65535を超えたか否か(抽籤結果がオーバーフローしたか否か)の判定を行う。そして、所定の内部当籤役において、抽籤結果が65535を超えた場合、該内部当籤役が当籤したと判定される。なお、本実施形態の内部抽籤処理では、抽出した乱数値に抽籤値を加算して抽籤を行う例を説明したが、本発明はこれに限定されず、乱数値から抽籤値を減算して、減算結果(抽籤結果)が「0」を下回ったか否か(抽籤結果がアンダーフローしたか否か)を判定して、内部抽籤の当籤/非当籤を決定してもよい。 In the internal lottery process of this embodiment, first, the random number register 0 of the random number circuit 110 selects a random number extracted from a predetermined range of numbers (for example, 0 to 65535) for each internal winning combination. The specified lottery values are added sequentially. Next, it is determined whether the lottery result (lottery value + random number value) exceeds 65535 (whether the lottery result has overflowed or not). If the lottery result exceeds 65535 in a predetermined internal winning combination, it is determined that the internal winning combination has been won. In the internal lottery process of this embodiment, an example has been described in which the lottery is performed by adding the lottery value to the extracted random number value, but the present invention is not limited to this, and the lottery value is subtracted from the random number value, It is also possible to determine whether the internal lottery has been won or not by determining whether or not the subtraction result (lottery result) has fallen below "0" (whether or not the lottery result has underflowed).

それゆえ、本実施形態の内部抽籤処理では、抽籤値として規定されている数値が大きい内部当籤役ほど、決定される確率が高い。なお、各内部当籤役の当籤確率は、「各当籤番号に規定された抽籤値/抽出される可能性のある全ての乱数値の個数(乱数分母:65536)」によって表すことができる。 Therefore, in the internal lottery process of this embodiment, the probability that an internal winning combination with a larger numerical value defined as a lottery value is determined is higher. Note that the winning probability of each internal winning combination can be expressed by "Lottery value specified for each winning number/Number of all random numbers that may be extracted (random number denominator: 65536)".

RT0状態~RT4状態のそれぞれにおいて参照される内部抽籤テーブルでは、図16に示すように、基本的には、RT状態の種別に応じて、内部当籤役として決定されるリプレイ役の種別及び当籤確率が変化する。例えば、名称「F_チリリプ(No.25)」~「F_リーチ目リプD(No.31)」に係るリプレイ役は、RT0状態~RT3状態では内部当籤役として決定されることなく、RT4状態でのみ内部当籤役として決定される。なお、本実施形態のパチスロ1では、RT4状態中に、名称「F_チリリプ(No.25)」~「F_リーチ目リプD(No.31)」に係るリプレイ役が内部当籤役として決定された場合、特有の制御(後述のフラグ変換)を行う。このフラグ変換については、後で詳述する。 In the internal lottery table referenced in each of the RT0 state to RT4 state, as shown in FIG. 16, basically, the type and winning probability of the replay combination determined as the internal winning combination are determined according to the type of the RT state. changes. For example, the replay combinations with the names "F_ChiriRip (No. 25)" to "F_Reach Reply D (No. 31)" are not determined as internal winning combinations in the RT0 state to RT3 state, but are not determined as internal winning combinations in the RT4 state. Only the internal winning combination is determined. In addition, in Pachislot 1 of the present embodiment, during the RT4 state, the replay combinations with the names "F_ChiriRip (No. 25)" to "F_Reach Eye Reply D (No. 31)" are determined as internal winning combinations. In this case, specific control (flag conversion described later) is performed. This flag conversion will be explained in detail later.

また、図16に示すように、RT0状態~RT3状態では、名称「F_リーチ目リプA」~「F_リーチ目リプD」のそれぞれの内部当籤役は、名称「F_BB1」又は「F_BB2」に係るボーナス役と重複して決定されることはあるが(No.3~6、15~18参照)、名称「F_リーチ目リプA」~「F_リーチ目リプD」のそれぞれの内部当籤役(リプレイ役)が単独で内部当籤役として決定されることはない。それゆえ、本実施形態において、RT0状態~RT3状態中に名称「F_リーチ目リプA」~「F_リーチ目リプD」に係るリプレイ役が内部当籤役として決定された場合(遊技者からすると名称「F_リーチ目リプA」~「F_リーチ目リプD」に係るリプレイ役に応じた図柄組合せが表示された場合)、ボーナス役(名称「F_BB1」又は「F_BB2」)が同時に内部当籤役として決定されていることになる。 In addition, as shown in FIG. 16, in the RT0 state to RT3 state, each internal winning combination with the names "F_Reach Eye Rep A" to "F_Reach Eye Rep D" is related to the name "F_BB1" or "F_BB2". Although it may be determined overlappingly with the bonus role (see Nos. 3 to 6, 15 to 18), each internal winning combination (replay A hand) is never determined as an internal winning hand alone. Therefore, in this embodiment, if a replay combination with the names "F_Reach Eye Reply A" to "F_Reach Eye Reply D" is determined as an internal winning combination during the RT0 state to RT3 state (from the perspective of the player, the name When symbol combinations corresponding to replay roles related to "F_Reach Eye Reply A" to "F_Reach Eye Reply D" are displayed), the bonus role (named "F_BB1" or "F_BB2") is determined as an internal winning combination at the same time. This means that it has been done.

また、フラグ間状態であるRT5状態は、上述のようにボーナス役を内部当籤役として持ち越す遊技状態である。それゆえ、図17Aに示すように、RT5状態において参照される内部抽籤テーブルでは、持ち越しているボーナス役が必ず内部当籤役として決定されるようになっている。また、図17Bに示すように、ボーナス状態において参照される内部抽籤テーブルでは、名称「F_RB役1」~「F_RB役4」のいずれかに係る内部当籤役が必ず当籤する構成になっている(「はずれ」が当籤することはない)。 Further, the RT5 state, which is an inter-flag state, is a gaming state in which the bonus combination is carried over as an internal winning combination as described above. Therefore, as shown in FIG. 17A, in the internal lottery table referred to in the RT5 state, the carryover bonus combination is always determined as an internal winning combination. In addition, as shown in FIG. 17B, the internal lottery table referred to in the bonus state is configured such that an internal winning combination with the name "F_RB combination 1" to "F_RB combination 4" is always won ( The "misser" never wins).

[内部当籤役と図柄組合せ(入賞役)との対応表(図柄組合せ決定テーブル)]
次に、図18~図23を参照して、内部当籤役と図柄組合せとの対応表(図柄組合せ決定テーブル)について説明する。図柄組合せ決定テーブルは、各種内部当籤役と、各内部当籤役に対応付けられた、有効ライン(センターライン)上に表示可能な図柄組合せ(コンビネーション)との対応関係を規定する。すなわち、内部当籤役が決定されると、有効ライン上に表示可能な図柄組合せの種別(入賞可能な表示役の種別)が一義的に決定される。
[Correspondence table between internal winning combinations and symbol combinations (winning combinations) (symbol combination determination table)]
Next, a correspondence table (symbol combination determination table) between internal winning combinations and symbol combinations will be explained with reference to FIGS. 18 to 23. The symbol combination determination table defines the correspondence between various internal winning combinations and symbol combinations that are associated with each internal winning combination and that can be displayed on the active line (center line). That is, when the internal winning combination is determined, the types of symbol combinations that can be displayed on the active line (types of winning display combinations) are uniquely determined.

各図柄組合せ決定テーブル中の図柄組合せ欄に記載の各種データは、左リール3L、中リール3C及び右リール3Rに渡って設定された有効ラインに沿って表示を許可する図柄組合せを識別するためのデータである。なお、図柄組合せ(表示役)欄に記載の各名称と、具体的な図柄組合せとの関係は、後述の図28~図30の入賞作動フラグ格納領域に示す。 The various data listed in the symbol combination column in each symbol combination determination table are used to identify symbol combinations that are permitted to be displayed along the active line set across the left reel 3L, middle reel 3C, and right reel 3R. It is data. The relationship between each name described in the symbol combination (display combination) column and the specific symbol combination is shown in the winning operation flag storage area of FIGS. 28 to 30, which will be described later.

また、図柄組合せ決定テーブル中に記載の「○」印は、決定された内部当籤役において、有効ライン上に表示可能な図柄組合せ(コンビネーション)、すなわち、入賞可能となる表示役を示す。例えば、内部当籤役「F_チリリプ」が決定された場合、図18及び図19に示すように、コンビネーション名称「C_維持リプA_01」~「C_維持リプG_01」、「C_チリリプA_01」~「C_チリリプD_01」に係る図柄組合せが停止表示可能となる。なお、図柄組合せ決定テーブルには、「内部当籤役」が「はずれ」となる場合が規定されていないが、これは、図18~図23に示した図柄組合せテーブルにより規定されている全ての図柄組合せの表示が許可されないことを示す。 Further, the "○" mark written in the symbol combination determination table indicates a symbol combination (combination) that can be displayed on the active line in the determined internal winning combination, that is, a display combination that can win a prize. For example, when the internal winning combination "F_ChiriRip" is determined, as shown in FIGS. The symbol combination related to "D_01" can be stopped and displayed. Note that the symbol combination determination table does not specify the case where the "internal winning combination" is a "loss", but this applies to all the symbols defined by the symbol combination tables shown in FIGS. 18 to 23. Indicates that display of combinations is not allowed.

本実施形態のパチスロ1では、主制御回路90(メインCPU101)は、内部当籤役及び遊技状態に応じて停止制御を異ならせ、所定の役が内部当籤役として決定された場合に、図18~図23に示す対応関係の図柄組合せ(コンビネーション)を表示可能とするように左リール3L、中リール3C及び右リール3Rの回転停止制御を行う。なお、図18~図23に示す対応表では、決定された内部当籤役に対して表示可能な全ての図柄組合せを「○」印で列挙しているが、「○」印が付された図柄組合せであっても、表示されないことがある。 In the pachi-slot machine 1 of this embodiment, the main control circuit 90 (main CPU 101) varies the stop control depending on the internal winning combination and the game state, and when a predetermined winning combination is determined as an internal winning combination, the main control circuit 90 (main CPU 101) Control is performed to stop the rotation of the left reel 3L, middle reel 3C, and right reel 3R so that the corresponding symbol combinations shown in FIG. 23 can be displayed. In addition, in the correspondence tables shown in Figures 18 to 23, all symbol combinations that can be displayed for the determined internal winning combination are listed with "○" marks, but the symbols marked with "○" Even if it is a combination, it may not be displayed.

本実施形態では、停止表示可能な図柄組合せや現在の遊技状態に応じて停止制御(例えば、優先して引き込む図柄)を異ならせる機能を有し、優先して引き込む図柄の関係上、「○」印が付された図柄組合せであっても表示されないことがある。内部当籤役の種別と実際に表示される図柄組合せとの対応関係については、後述の図24及び図25を参照して説明する。 In this embodiment, the stop control (for example, the symbols to be drawn in with priority) has a function that changes the stop control (for example, the symbols to be drawn in with priority) according to the symbol combinations that can be stopped and displayed and the current gaming state. Even if a symbol combination is marked, it may not be displayed. The correspondence between the types of internal winning combinations and the symbol combinations actually displayed will be explained with reference to FIGS. 24 and 25, which will be described later.

[非フラグ間状態中の当籤役と停止表示される図柄組合せとの対応関係]
ここで、図24を参照して、フラグ間状態を除く遊技状態(非フラグ間状態)における内部当籤役と停止表示される図柄組合せとの対応関係について説明する。なお、図24は、非フラグ間状態において決定され得る各種内部当籤役と、各内部当籤役決定時に停止表示される図柄組合せ(略称)との対応関係(一部の役については省略)を示す図である。なお、図24中に記載の図柄組合せの名称は、後述の図28~図30の入賞作動フラグ格納領域に示す内容欄に記載の「略称」である。
[Correspondence between the winning combination during the non-flag state and the symbol combination that is stopped and displayed]
Here, with reference to FIG. 24, a description will be given of the correspondence between internal winning combinations and symbol combinations that are stopped and displayed in a gaming state other than the inter-flag state (non-inter-flag state). In addition, FIG. 24 shows the correspondence between various internal winning combinations that can be determined in the non-flag state and symbol combinations (abbreviations) that are stopped and displayed when each internal winning combination is determined (some winning combinations are omitted). It is a diagram. The names of the symbol combinations shown in FIG. 24 are "abbreviations" written in the content column shown in the winning operation flag storage area of FIGS. 28 to 30, which will be described later.

本実施形態のパチスロ1では、遊技者の停止操作の順序(押し順)に応じて表示される図柄組合せが異なる役、いわゆる「押し順役」を設ける。なお、図24に記載の「押し順正解」に対応付けられた図柄組合せは、押し順に応じて表示される図柄組合せのうち、遊技者にとって有利な図柄組合せであり、「押し順不正解」に対応付けられた図柄組合せは、押し順に応じて表示される図柄組合せのうち、遊技者にとって不利な図柄組合せである。遊技者にとって有利な停止操作を報知する場合、正解となる押し順が報知され、その報知に従って停止操作が行われれば、「押し順正解」に対応付けられた図柄組合せが表示される。また、ART遊技状態であっても、不正解となる押し順が報知されることもあるが、その内容については、後で詳述する。 In the pachi-slot machine 1 of this embodiment, a so-called "push order combination" is provided, which is a combination of symbols that is displayed differently depending on the order (press order) of the player's stop operations. It should be noted that the symbol combinations associated with the "correct push order" shown in FIG. 24 are symbol combinations that are advantageous for the player among the symbol combinations displayed according to the push order. The associated symbol combination is a symbol combination that is disadvantageous to the player among the symbol combinations displayed according to the pressing order. When notifying a stopping operation that is advantageous to the player, the correct pressing order is notified, and if the stopping operation is performed in accordance with the notification, the symbol combination associated with the "correct pressing order" is displayed. Further, even in the ART gaming state, an incorrect pressing order may be notified, the details of which will be described in detail later.

なお、本実施形態では、押し順役の一部に対しては、その名称の末尾に、正解となる押し順を示す。具体的には、内部当籤役の名称の末尾「1st」は、正解となる押し順が、第1停止操作(1番目に行われる停止操作)が左リール3Lに対するものであることを意味し、内部当籤役の名称の末尾「2nd」は、正解となる押し順が、第1停止操作が中リール3Cに対するものであることを意味し、内部当籤役の名称の末尾「3rd」は、正解となる押し順が、第1停止操作が右リール3Rに対するものであることを意味する。また、内部当籤役の名称の末尾「123」は、正解となる押し順が「左、中、右」の順であることを意味し、内部当籤役の名称の末尾「132」は、正解となる押し順が「左、右、中」の順であることを意味し、内部当籤役の名称の末尾「213」は、正解となる押し順が「中、左、右」の順であることを意味し、内部当籤役の名称の末尾「231」は、正解となる押し順が「左、右、中」の順であることを意味する。 In this embodiment, for some of the pressing order combinations, the correct pressing order is indicated at the end of the name. Specifically, the ``1st'' at the end of the name of the internal winning combination means that the correct pressing order is that the first stop operation (the first stop operation performed) is for the left reel 3L, The ``2nd'' at the end of the name of the internal winning combination means that the first stop operation is for the middle reel 3C, and the ``3rd'' at the end of the name of the internal winning combination indicates that the correct pressing order is for the middle reel 3C. This pressing order means that the first stop operation is for the right reel 3R. In addition, the ``123'' at the end of the name of the internal winning combination means that the correct pressing order is ``left, middle, right'', and the ending ``132'' of the internal winning combination name indicates that the correct answer is ``left, center, right''. This means that the correct pressing order is "left, right, middle", and the ``213'' at the end of the name of the internal winning combination means that the correct pressing order is "center, left, right". The suffix "231" in the name of the internal winning combination means that the correct pressing order is "left, right, center."

また、以下では、第1停止操作が左リール3Lに対して行われた場合の停止操作順序、具体的には、「左、中、右」及び「左、右、中」の押し順を「順押し」ともいう。さらに、以下では、第1停止操作が中リール3C又は右リール3Rに対して行われた場合の停止操作順序、具体的には、「中、左、右」、「中、右、左」、「右、中、左」、及び、「右、左、中」の押し順を、「変則押し」ともいう。 In addition, below, the order of the stop operations when the first stop operation is performed on the left reel 3L, specifically, the order of pressing "left, middle, right" and "left, right, middle" is " It is also called ``Shun-push''. Furthermore, below, the stop operation order when the first stop operation is performed on the middle reel 3C or the right reel 3R, specifically, "middle, left, right", "middle, right, left", The pressing order of "right, middle, left" and "right, left, middle" is also referred to as "irregular pushing."

本実施形態では、図24に示すように、内部当籤役「F_チリリプ」は、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「チリリプ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。なお、内部当籤役「F_チリリプ」が決定された場合、図18~図23に示すように、コンビネーション名称「C_チリリプA_01」、「C_チリリプB_01」又は「C_チリリプC_01」(略称「単チリリプ」又は「2連チリリプ」:後述の図28中の略称「チリリプ(否3連)」に対応)に係る図柄組合せは表示できるが、コンビネーション名称「C_チリリプD_01」~「C_1確チリリプD_01」(略称「3連チリリプ」:後述の図28中の略称「チリリプ(3連)」に対応)に係る図柄組合せを表示できない。すなわち、内部当籤役「F_チリリプ」は、略称「3連チリリプ」に係る図柄組合せを表示できない役である。 In this embodiment, as shown in FIG. 24, the internal winning combination "F_Chirilip" is a combination of symbols that is displayed depending on the pressing order. Any of the displayable symbol combinations shown in FIGS. 18 to 23 among the symbol combinations related to "Chirilip" (see FIG. 28 described later) is displayed along the active line. On the other hand, if the pressing order is not correct, one of the displayable symbol combinations shown in FIGS. 18 to 23 out of the symbol combinations (see FIG. 28 described later) related to the abbreviation "Replay" is selected along the active line. will be displayed. In addition, when the internal winning combination "F_Chirilip" is determined, as shown in FIGS. 18 to 23, the combination name "C_Chirilip A_01", "C_Chirilip B_01" or "C_Chirilip C_01" (abbreviation "Single Chirilip") Or "Double Chirilip" (corresponding to the abbreviation "Chirilip (not triple)" in Figure 28 described later) can be displayed, but the combination names "C_Chirilip D_01" to "C_1 Certain Chirilip D_01" (abbreviation) can be displayed. "Triple Chirilip" (corresponding to the abbreviation "Chirilip (triple)" in FIG. 28, which will be described later) cannot be displayed. That is, the internal winning combination "F_Chirilip" is a combination in which the symbol combination related to the abbreviation "Triple Chirilip" cannot be displayed.

また、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」はともに、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「チリリプ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。なお、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された場合、図18~図23に示すように、略称「3連チリリプ」に係る図柄組合せを表示できる。すなわち、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」は、略称「3連チリリプ」に係る図柄組合せを表示できる役である。 In addition, the internal winning combinations “F_Kachi Chiriripu” and “F_1 Guaranteed Chiriripu” are both push order winning combinations that display different symbol combinations depending on the pressing order, and if the pressing order is correct, the abbreviation “Chirilip” is used. Any of the displayable symbol combinations shown in FIGS. 18 to 23 among the symbol combinations (see FIG. 28 described later) related to the above is displayed along the active line. On the other hand, if the pressing order is not correct, one of the displayable symbol combinations shown in FIGS. 18 to 23 out of the symbol combinations (see FIG. 28 described later) related to the abbreviation "Replay" is selected along the active line. will be displayed. In addition, when the internal winning combination "F_Probable Chirilip" or "F_1 Probable Chirilip" is determined, symbol combinations related to the abbreviation "Triple Chirilip" can be displayed as shown in FIGS. 18 to 23. In other words, the internal winning combinations "F_Probable Chirilip" and "F_1 Probable Chirilip" are winning combinations that can display a symbol combination related to the abbreviation "Triple Chirilip".

また、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」は、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「リーチ目リプ」に係る図柄組合せ(後述の図28及び図29参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning combinations "F_Reach Eye Rep A" to "F_Reach Eye Rep D" are press order combinations that have different symbol combinations displayed depending on the press order, and if the press order is correct, the abbreviation Any one of the displayable symbol combinations shown in FIGS. 18 to 23 among the symbol combinations (see FIGS. 28 and 29 described later) related to "reach-to-reach" is displayed along the active line. On the other hand, if the pressing order is not correct, one of the displayable symbol combinations shown in FIGS. 18 to 23 out of the symbol combinations (see FIG. 28 described later) related to the abbreviation "Replay" is selected along the active line. will be displayed.

なお、本実施形態では、内部当籤役「F_チリリプ」、「F_確チリリプ」、「F_1確チリリプ」及び「F_リーチ目リプA」~「F_リーチ目リプD」の当籤時における正解の押し順は、左リール3Lに対して第1停止操作を行うものである。それゆえ、例えば、内部当籤役「F_リーチ目リプA」が決定されている遊技において、遊技者が左リール3Lに対して第1停止操作を行った場合には、略称「リーチ目リプ」に係る図柄組合せが停止表示される。なお、本発明はこれに限定されず、内部当籤役「F_チリリプ」、「F_確チリリプ」、「F_1確チリリプ」及び「F_リーチ目リプA」~「F_リーチ目リプD」の当籤時における正解の押し順は、任意に設定することができる。 In addition, in this embodiment, the pressing order of the correct answer at the time of winning the internal winning combinations "F_chirilip", "F_certain chirilip", "F_1 probability chirilip", and "F_reach number reply A" to "F_reach number reply D" is to perform a first stop operation on the left reel 3L. Therefore, for example, in a game in which the internal winning combination "F_Reach Eye Reply A" has been determined, if the player performs the first stop operation on the left reel 3L, the abbreviation will be changed to "Reach Eye Reply". The symbol combination is stopped and displayed. Note that the present invention is not limited to this, and when the internal winning combinations "F_ChiriRip", "F_KiChiRip", "F_1KiChiRip", and "F_Reach Rip A" to "F_Reach Rip D" are won. The order in which the correct answers are pressed can be set arbitrarily.

また、内部当籤役「F_維持リプA」及び「F_維持リプB」はともに、押し順役ではなく、押し順に関わらず略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 Furthermore, both the internal winning combinations "F_Keep Reply A" and "F_Keep Reply B" are not part of the pressing order, but are figures among the symbol combinations related to the abbreviation "Replay" (see Figure 28 described below) regardless of the pressing order. Any of the displayable symbol combinations shown in FIGS. 18 to 23 is displayed along the active line.

また、内部当籤役「F_維持リプ_1st」~「F_維持リプ_3rd」はいずれも、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「RT2移行リプ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning combinations "F_Keep Rip_1st" to "F_Keep Rip_3rd" are all push order combinations that display different symbol combinations depending on the push order, and if the push order is correct, the abbreviation Any of the displayable symbol combinations shown in FIGS. 18 to 23 among the symbol combinations related to "replay" (see FIG. 28 described later) is displayed along the active line. On the other hand, if the pressing order is not correct, one of the symbol combinations that can be displayed in FIGS. displayed along.

また、内部当籤役「F_RT3リプ_1st」~「F_RT3リプ_3rd」はいずれも、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「RT3移行リプ」に係る図柄組合せ(後述の図28参照)が有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning combinations "F_RT3 Rip_1st" to "F_RT3 Rip_3rd" are all push order combinations that have different symbol combinations displayed depending on the push order, and if the push order is correct, the abbreviation "RT3 The symbol combinations (see FIG. 28, which will be described later) related to "Transition Reply" are displayed along the active line. On the other hand, if the pressing order is not correct, one of the displayable symbol combinations shown in FIGS. 18 to 23 out of the symbol combinations (see FIG. 28 described later) related to the abbreviation "Replay" is selected along the active line. will be displayed.

また、内部当籤役「F_RT4リプ_123」~「F_RT4リプ_3rd」はいずれも、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「RT4移行リプ」に係る図柄組合せ(後述の図28参照)が有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning combinations “F_RT4 Rep_123” to “F_RT4 Rep_3rd” are all press order combinations that have different symbol combinations displayed depending on the pressing order, and if the pressing order is correct, the abbreviation “RT4 The symbol combinations related to "transition rep" (see FIG. 28, which will be described later) are displayed along the active line. On the other hand, if the pressing order is not correct, one of the displayable symbol combinations shown in FIGS. 18 to 23 out of the symbol combinations (see FIG. 28 described later) related to the abbreviation "Replay" is selected along the active line. will be displayed.

また、内部当籤役「F_3択ベル_1st」~「F_3択ベル_3rd」はいずれも、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「ベル」に係る図柄組合せ(後述の図19参照)が有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「ベルこぼし目」に係る図柄組合せ(後述の図28参照)、又は、略称「1枚出目」に係る図柄組合せ(後述の図30参照)が表示される。 In addition, the internal winning combinations "F_3 selection bell_1st" to "F_3 selection bell_3rd" are all combinations of symbols that are displayed in different pressing orders depending on the pressing order, and if the pressing order is correct, the abbreviation Symbol combinations related to "Bell" (see FIG. 19, which will be described later) are displayed along the active line. On the other hand, if the pressing order is not correct, the symbol combination related to the abbreviation "Bell-knocked eye" (see Figure 28 below) or the symbol combination related to the abbreviation "1-card roll" (see Figure 30 below) Is displayed.

また、内部当籤役「F_共通ベル」は、押し順役ではなく、押し順に関わらず略称「ベル」に係る図柄組合せ(後述の図29参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。また、内部当籤役「F_サボ1」及び「F_サボ2」はいずれも、押し順役ではなく、押し順に関わらず略称「サボテン」に係る図柄組合せ(後述の図30参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning combination "F_Common Bell" is not a pressing order, but can be displayed as shown in Figures 18 to 23 among the symbol combinations related to the abbreviation "Bell" (see Figure 29 below) regardless of the pressing order. Any of the following symbol combinations will be displayed along the active line. In addition, the internal winning combinations "F_Sabo 1" and "F_Sabo 2" are not combinations in the pressing order, but are shown in Figure 18 of the symbol combinations related to the abbreviation "Cactus" (see Figure 30 below) regardless of the pressing order. ~ Any of the displayable symbol combinations shown in FIG. 23 is displayed along the active line.

また、内部当籤役「弱チェリー」は、押し順役ではなく、押し順に関わらず略称「弱チェリー」に係る図柄組合せ(後述の図30参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。また、内部当籤役「F_強チリ1」及び「F_強チリ2」はいずれも、押し順役ではなく、押し順に関わらず略称「強チェリー」に係る図柄組合せ(後述の図30参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning combination "Weak Cherry" is not a pressing order, but can be displayed as shown in Figures 18 to 23 among the symbol combinations related to the abbreviation "Weak Cherry" (see Figure 30 described later) regardless of the pressing order. Any of the following symbol combinations will be displayed along the active line. In addition, the internal winning combinations "F_Strong Chili 1" and "F_Strong Chili 2" are both not press order combinations, but are among the symbol combinations related to the abbreviation "Strong Cherry" (see Figure 30 below) regardless of the pressing order. Any of the displayable symbol combinations shown in FIGS. 18 to 23 is displayed along the active line.

[フラグ間状態中の当籤役と停止表示される図柄組合せとの対応関係]
次に、図25を参照して、フラグ間状態における、内部当籤役と停止表示される図柄組合せとの対応関係について説明する。なお、図25は、フラグ間状態における、内部当籤役と停止表示される図柄組合せとの対応関係(一部の役については省略)を示す図であり、特に、フラグ間状態中にボーナス役(BB役)に係る図柄組合せ(コンビネーション名称「C_BB1」又は「C_BB2」)を表示可能であるか否を示す図である。
[Correspondence between the winning combination during the inter-flag state and the symbol combination that is stopped and displayed]
Next, with reference to FIG. 25, the correspondence between the internal winning combination and the symbol combinations that are stopped and displayed in the inter-flag state will be explained. FIG. 25 is a diagram showing the correspondence between internal winning combinations and symbol combinations that are stopped and displayed in the inter-flag state (some combinations are omitted). In particular, when the bonus combination ( It is a diagram showing whether or not a symbol combination (combination name "C_BB1" or "C_BB2") related to the BB combination can be displayed.

図25の対応表中の「BBの成立可否」欄に記載の「○」印は、BB役に係る図柄組み合わせが表示可能であることを示し、「×」印は、BB役に係る図柄組合せが表示不可能であることを示す。なお、BB役に係る図柄組合せが表示不可能である場合には、内部当籤役としてボーナス役と重複して決定されている役に係る図柄組合せが表示される。例えば、内部当籤役「F_BB1+F_チリリプ」が当籤した場合(内部当籤役「F_BB1」と、内部当籤役「F_チリリプ」とが重複当籤した場合)、図25に示すように、内部当籤役「F_BB1」に係る図柄組合せを停止表示することはできす、内部当籤役「F_チリリプ」に係る図柄組合せが停止表示される。 The "○" mark in the "Possibility of BB formation" column in the correspondence table in Figure 25 indicates that symbol combinations related to the BB combination can be displayed, and the "x" marks indicate symbol combinations related to the BB combination. indicates that it cannot be displayed. In addition, when the symbol combination related to the BB combination cannot be displayed, the symbol combination related to the combination determined to overlap with the bonus combination is displayed as an internal winning combination. For example, if the internal winning combination "F_BB1+F_Chirilip" is won (in the case where the internal winning combination "F_BB1" and the internal winning combination "F_Chirilip" are won), as shown in FIG. 25, the internal winning combination "F_BB1" is won. It is not possible to display the symbol combination related to the internal winning combination “F_Chirilip” in a stopped manner.

また、フラグ間状態中において、BB役に係る図柄組合せが表示不可能であり、かつ、ボーナス役と重複して決定されている役に係る図柄組合せが表示される場合、図24で説明した押し順正解時の図柄組合せのみを表示可能にしてもよいし、押し順不正解時の図柄組合せのみを表示可能にしてもよい。 In addition, during the inter-flag state, if the symbol combination related to the BB combination cannot be displayed and the symbol combination related to the combination determined to overlap with the bonus combination is displayed, the push button described in FIG. It may be possible to display only the symbol combinations when the order is correct, or it may be possible to display only the symbol combinations when the push order is incorrect.

例えば、内部当籤役「F_BB1+F_3択ベル_1st」が当籤した場合、図25に示すように、内部当籤役「F_BB1」に係る図柄組合せを停止表示することはできないので、内部当籤役「F_3択ベル_1st」に係る図柄組合せが停止表示されるが、この際、押し順正解時に表示される略称「ベル」に係る図柄組合せのみを表示可能にし、押し順不正解時に表示される略称「ベルこぼし目」又は「1枚出目」に係る図柄組合せを表示不可能にしてもよい(図24参照)。また、例えば、内部当籤役「F_BB1+F_RT3リプ_1st」が当籤した場合に、押し順不正解時に表示される略称「リプレイ」に係る図柄組合せのみを表示可能にし、押し順正解時に表示される略称「RT3移行リプ」に係る図柄組合せを表示不可能にしてもよい(図24参照)。 For example, if the internal winning combination "F_BB1 + F_3 selection bell_1st" is won, as shown in FIG. 25, the symbol combination related to the internal winning combination "F_BB1" cannot be stopped and displayed. ” will be stopped and displayed, but at this time, only the symbol combinations related to the abbreviation “Bell”, which will be displayed when the pressing order is correct, will be displayed, and the abbreviation “Bell”, which will be displayed when the pressing order is incorrect, will be displayed. Alternatively, the symbol combination related to "one roll" may be made impossible to display (see FIG. 24). For example, if the internal winning combination "F_BB1 + F_RT3 Reply_1st" is won, only the symbol combination related to the abbreviation "Replay" that is displayed when the push order is incorrect can be displayed, and the symbol combination that is displayed when the push order is correct is "RT3". You may make it impossible to display the symbol combinations related to "Transition Reply" (see FIG. 24).

なお、フラグ間状態では、図25に示すように、ボーナス役(BB役)と、内部当籤役「はずれ」、「F_特殊1」、「F_特殊2」及び「F_特殊3」のいずれかとが重複して決定された場合、BB役に係る図柄組合せを停止表示することができる。 In addition, in the inter-flag state, as shown in FIG. 25, the bonus combination (BB combination) and one of the internal winning combinations "Lose", "F_Special 1", "F_Special 2", and "F_Special 3" are selected. If duplicate determinations are made, the symbol combinations related to the BB combination can be stopped and displayed.

[リール停止初期設定テーブル]
次に、図26を参照して、リール停止初期設定テーブルについて説明する。リール停止初期設定テーブルは、内部当籤役と、後述のリール停止制御処理で用いられる各種データとの対応関係を規定する。
[Reel stop initial setting table]
Next, the reel stop initial setting table will be described with reference to FIG. 26. The reel stop initial setting table defines the correspondence between internal winning combinations and various data used in the reel stop control process described later.

図26に示すリール停止初期設定テーブルは、内部当籤役(小役当籤番号)と、引込優先順位テーブル選択テーブル番号、引込優先順位テーブル番号及び停止テーブル番号との対応関係を規定する。なお、図26には、参照される遊技状態、及び、内部当籤役の名称も併せて記載する。 The reel stop initial setting table shown in FIG. 26 defines the correspondence between the internal winning combination (minor winning number), the attraction priority table selection table number, the attraction priority table number, and the stop table number. In addition, in FIG. 26, the gaming state to be referred to and the name of the internal winning combination are also described.

引込優先順位テーブル選択テーブル番号、及び、引込優先順位テーブル番号は、引込優先順位テーブルの選択処理で用いられるデータである。例えば、リール停止初期設定テーブルにおいて、停止テーブル番号に対応する引込優先順位テーブル番号が規定されていれば、引込優先順位テーブル(後述の図27参照)に規定された引込優先順位テーブル番号に対応する表示役の優先順位に関するデータを取得することができる。一方、リール停止初期設定テーブルにおいて、停止テーブル番号に対応する引込優先順位テーブル番号が規定されていなければ、引込優先順位テーブル選択テーブル(不図示)を参照して、引込優先順位テーブル選択テーブル番号に対応する引込優先順位テーブル番号が決定される。 The attraction priority table selection table number and the attraction priority table number are data used in the attraction priority table selection process. For example, in the reel stop initial setting table, if a pull-in priority table number corresponding to the stop table number is specified, then the reel stop initialization table number corresponds to the pull-in priority table number specified in the pull-in priority table (see FIG. 27 described later). It is possible to obtain data regarding the priority order of display roles. On the other hand, if the reel stop initial setting table does not specify the attraction priority table number corresponding to the stop table number, refer to the attraction priority table selection table (not shown) and select the attraction priority table selection table number. A corresponding attraction priority table number is determined.

ここで、本実施形態のパチスロ1におけるリールの停止制御(停止図柄位置の決定手法)について簡単に説明する。本実施形態では、ストップスイッチにより停止操作が検出された後、該当するリールの回転が190msec以内に停止するようにリールの停止制御が行われる。具体的には、停止操作が検出されたときの該当りルに応じた図柄カウンタの値に、滑り駒数「0」~「4」のうちの何れかを加算し、得られた値に対応する図柄位置を、リールの回転が停止する図柄位置(以下、「停止予定位置」という)として決定する。なお、停止操作が検出されたときの該当りルに応じた図柄カウンタの値に対応する図柄位置は、リールの回転の停止が開始される図柄位置(以下、「停止開始位置」という)である。 Here, the reel stop control (method for determining the stop symbol position) in the pachi-slot machine 1 of this embodiment will be briefly explained. In this embodiment, after a stop operation is detected by the stop switch, reel stop control is performed so that the rotation of the relevant reel is stopped within 190 msec. Specifically, any one of the number of sliding pieces "0" to "4" is added to the value of the symbol counter corresponding to the applicable rule when the stop operation is detected, and the value corresponds to the obtained value. The symbol position at which the rotation of the reels stops is determined as the symbol position (hereinafter referred to as "scheduled stop position"). Furthermore, the symbol position corresponding to the value of the symbol counter corresponding to the relevant reel when the stop operation is detected is the symbol position at which the rotation of the reels starts to stop (hereinafter referred to as the "stop start position"). .

すなわち、滑り駒数は、ストップスイッチにより停止操作が検出されてから該当するリールの回転が停止するまでのリールの回転量である。言い換えれば、ストップスイッチにより停止操作が検出されてから該当するリールの回転が停止するまでの期間において、リール表示窓4の該当するリールの中段領域を通過する図柄の数である。これは、ストップスイッチにより停止操作が検出されてから更新された図柄カウンタの値により把握される。 That is, the number of sliding pieces is the amount of rotation of the reel from when a stop operation is detected by the stop switch until the corresponding reel stops rotating. In other words, it is the number of symbols that pass through the middle region of the relevant reel in the reel display window 4 during the period from when the stop operation is detected by the stop switch until the rotation of the relevant reel stops. This is recognized by the value of the symbol counter updated after the stop operation is detected by the stop switch.

図示しない停止テーブルを参照すると、各リールの停止開始位置に応じて滑り駒数が取得される。なお、本実施形態では、停止テーブルに基づいて滑り駒数が取得されるが、これは仮のものであり、取得した滑り駒数が直ちにリールの停止予定位置が決定されるものではない。本実施形態では、停止テーブルに基づいて取得された滑り駒数(以下、「滑り駒数決定データ」という)より適切な滑り駒数が存在する場合には、後述する引込優先順位テーブル(後述の図27参照)を参照して滑り駒数を変更する。そして、滑り駒数決定データは、停止開始位置から最大滑り駒数である4個先の図柄位置までの各図柄について、優先順位の比較を行う際の検索順序を決定するために参照される。 Referring to a stop table (not shown), the number of sliding pieces is obtained according to the stop start position of each reel. In this embodiment, the number of sliding pieces is obtained based on the stop table, but this is provisional, and the obtained number of sliding pieces does not immediately determine the scheduled stop position of the reel. In this embodiment, if there is an appropriate number of sliding pieces than the number of sliding pieces obtained based on the stop table (hereinafter referred to as "sliding piece number determination data"), (See FIG. 27) to change the number of sliding pieces. Then, the sliding piece number determination data is referred to in order to determine the search order when comparing the priorities for each symbol from the stop start position to the symbol position four positions ahead, which is the maximum number of sliding pieces.

[引込優先順位テーブル]
次に、図27を参照して、引込優先順位テーブルについて説明する。引込優先順位テーブルは、引込優先順位テーブル番号「00」~「05」のそれぞれにおける、後述の入賞作動フラグ格納領域(後述の図28~図30参照)の種別毎の引込データ(入賞作動フラグデータ)と、予め定められたその優先順位との対応関係を規定する。
[Attraction priority table]
Next, the attraction priority table will be described with reference to FIG. 27. The attraction priority table contains attraction data (winning activation flag data) for each type in the winning activation flag storage area (see FIGS. 28 to 30 described later) in each of the attraction priority table numbers "00" to "05". ) and its predetermined priority order.

引込優先順位テーブルは、停止テーブル(不図示)に基づいて得られた滑り駒数の他に、より適切な滑り駒数が存在するか否かを検索するために使用される。優先順位は、入賞に係る図柄組合せ(入賞作動フラグ)の種別間で優先的に停止表示される(引き込まれる)順位を規定するデータである。また、図27では、説明の便宜上、引込データ(入賞作動フラグデータ)の欄には、入賞作動フラグのコンビネーション名称を記載するが、実際の引込優先順位テーブルでは、各引込データは、後述の入賞作動フラグ格納領域(後述の図28~図30参照)に示すように、1バイトのデータで表され、該1バイトデータ中の各ビットに対して固有の図柄組合せ(入賞作動フラグ)が割り当てられる。 The pull-in priority table is used to search whether there is a more appropriate number of sliding pieces in addition to the number of sliding pieces obtained based on the stop table (not shown). The priority order is data that defines the order in which symbol combinations (winning activation flags) related to winning are preferentially stopped and displayed (drawn in) among the types. In addition, in FIG. 27, for convenience of explanation, the combination name of the winning activation flag is described in the attraction data (winning activation flag data) column, but in the actual attraction priority table, each attraction data is As shown in the activation flag storage area (see Figures 28 to 30 described below), it is represented by 1 byte of data, and a unique symbol combination (winning activation flag) is assigned to each bit in the 1 byte data. .

本実施形態のリール停止制御では、まず、停止テーブル(不図示)に基づいて滑り駒数が取得される。しかしながら、優先順位に基づいて、この滑り駒数の他に、より適切な滑り駒数が存在する場合には、その適切な滑り駒数に変更する。すなわち、本実施形態では、停止テーブルにより取得された滑り駒数に関係なく、内部当籤役によって停止表示を許可する図柄組合せの優先順位に基づいて、より適切な滑り駒数を決定する。 In the reel stop control of this embodiment, first, the number of sliding pieces is acquired based on a stop table (not shown). However, if a more appropriate number of sliding pieces exists in addition to this number of sliding pieces based on the priority order, the number of sliding pieces is changed to that appropriate number. That is, in this embodiment, a more appropriate number of sliding pieces is determined based on the priority order of symbol combinations that are permitted to be stopped and displayed based on the internal winning combination, regardless of the number of sliding pieces obtained from the stop table.

本実施形態では、優先順位が上位である図柄組合せの停止表示(引き込み)が、優先順位が下位である図柄組合せの停止表示よりも優先的に行われる。 In this embodiment, the stop display (draw-in) of a symbol combination with a higher priority is performed with priority over the stop display of a symbol combination with a lower priority.

また、本実施形態では、図27に示すように、引込優先順位テーブル番号に応じて図柄組合せ(入賞作動フラグ)の優先順位が異なるだけでなく、優先順位の区分数も異なる。具体的には、引込優先順位テーブル番号が「00」である場合には、優先順位の区分数を5とし、引込優先順位テーブル番号が「01」又は「04」である場合には、優先順位の区分数を4とする。また、引込優先順位テーブル番号が「02」又は「03」である場合には、優先順位の区分数を2とし、引込優先順位テーブル番号が「05」である場合には、優先順位の区分数を3とする。 Furthermore, in this embodiment, as shown in FIG. 27, not only the priority order of symbol combinations (winning activation flags) differs depending on the attraction priority table number, but also the number of priority order classifications. Specifically, when the attraction priority table number is "00", the number of priority classifications is 5, and when the attraction priority table number is "01" or "04", the priority Let the number of divisions be 4. Also, if the attraction priority table number is "02" or "03", the number of priority divisions is 2, and if the attraction priority table number is "05", the number of priority divisions is 2. Let be 3.

ここでは、引込優先順位テーブル番号が「00」である場合の優先順位について説明し、それ以外の引込優先順位テーブル番号における優先順位の説明は省略する。引込優先順位テーブル番号が「00」である場合の優先順位「1」(最上位の優先順位)には、コンビネーション名称「C_9枚A_01」、「C_1確チリリプC_01」、「C_1確チリリプD_01」及び「C_RT3リプ_01」に対応する引込データが規定される。 Here, the priority order when the attraction priority table number is "00" will be explained, and the explanation of the priority order for other attraction priority table numbers will be omitted. When the attraction priority table number is "00", the priority "1" (the highest priority) includes the combination names "C_9 A_01", "C_1 Guaranteed Chirilip C_01", "C_1 Guaranteed Chirilip D_01", and Pull-in data corresponding to “C_RT3 Rep_01” is defined.

引込優先順位テーブル番号が「00」である場合の優先順位「2」には、コンビネーション名称「C_強2枚C_01」~「C_強2枚C_09」、「C_弱2枚B_01」~「C_弱2枚B_03」、「C_3枚E_01」、「C_3枚E_02」、「C_9枚F_01」~「C_9枚F_03」、「C_1確チリリプB_01」、「C_チリリプD_01」及び「C_チリリプC_01」に対応する引込データが規定される。 When the attraction priority table number is "00", the priority "2" includes combination names "C_Strong 2 pieces C_01" to "C_Strong 2 pieces C_09", "C_Weak 2 pieces B_01" to "C_Weak". 2 pieces B_03'', ``C_3 pieces E_01'', ``C_3 pieces E_02'', ``C_9 pieces F_01'' to ``C_9 pieces F_03'', ``C_1 accurate chirilip B_01'', ``C_chirilip D_01'', and ``C_chirilip C_01''. Retraction data is defined.

引込優先順位テーブル番号が「00」である場合の優先順位「3」には、コンビネーション名称「C_1確チリリプA_01」、「C_チリリプA_01」、「C_チリリプB_01」及び「C_維持リプE_01」~「C_維持リプE_04」に対応する引込データが規定される。 When the attraction priority table number is "00", the priority "3" includes combination names "C_1 confirmed chirilip A_01", "C_chirilip A_01", "C_chirilip B_01", and "C_maintenance rep E_01" to " The pull-in data corresponding to "C_maintenance reply E_04" is defined.

引込優先順位テーブル番号が「00」である場合の優先順位「4」には、コンビネーション名称「C_SP1_01」、「C_SP2_01」、「C_リーチ目リプP_01」、「C_リーチ目リプP_02」、「C_リーチ目リプO_01」、「C_リーチ目リプO_02」、「C_リーチ目リプN_01」、「C_リーチ目リプN_02」、「C_リーチ目リプM_01」、「C_リーチ目リプM_02」、「C_リーチ目リプL_01」~「C_リーチ目リプL_03」、「C_リーチ目リプK_01」~「C_リーチ目リプK_03」、「C_リーチ目リプJ_01」、「C_リーチ目リプI_01」~「C_リーチ目リプI_09」、「C_リーチ目リプH_01」~「C_リーチ目リプH_03」、「C_リーチ目リプG_01」、「C_リーチ目リプF_01」、「C_リーチ目リプF_02」、「C_リーチ目リプE_01」、「C_リーチ目リプD_01」、「C_リーチ目リプD_02」、「C_リーチ目リプC_01」~「C_リーチ目リプC_03」、「C_リーチ目リプB_01」、「C_リーチ目リプB_02」、「C_リーチ目リプA_01」、「C_維持リプF_01」、「C_維持リプF_02」、「C_維持リプD_01」~「C_維持リプD_04」、「C_維持リプC_01」~「C_維持リプC_03」、「C_維持リプB_01」、「C_維持リプB_02」及び「C_維持リプA_01」に対応する引込データが規定される。 When the attraction priority table number is "00", the priority "4" includes combination names "C_SP1_01", "C_SP2_01", "C_Reach Reply P_01", "C_Reach Reply P_02", "C_Reach". Eye Reply O_01", "C_Reach Eye Reply O_02", "C_Reach Eye Reply N_01", "C_Reach Eye Reply N_02", "C_Reach Eye Reply M_01", "C_Reach Eye Reply M_02", "C_Reach Eye Reply L_01” ~ “C_Reach Eye Reply L_03”, “C_Reach Eye Reply K_01” – “C_Reach Eye Reply K_03”, “C_Reach Eye Reply J_01”, “C_Reach Eye Reply I_01” – “C_Reach Eye Reply I_09” , "C_Reach eye rep H_01" to "C_Reach eye rep H_03", "C_Reach eye rep G_01", "C_Reach eye rep F_01", "C_Reach eye rep F_02", "C_Reach eye rep E_01", " C_Reach eye rep D_01", "C_Reach eye rep D_02", "C_Reach eye rep C_01" to "C_Reach eye rep C_03", "C_Reach eye rep B_01", "C_Reach eye rep B_02", "C_Reach Eye reply A_01'', ``C_maintenance reply F_01'', ``C_maintenance reply F_02'', ``C_maintenance reply D_01'' to ``C_maintenance reply D_04'', ``C_maintenance reply C_01'' to ``C_maintenance reply C_03'', ``C_maintenance reply Attraction data corresponding to "Reply B_01", "C_Keep Reply B_02", and "C_Keep Reply A_01" is defined.

また、引込優先順位テーブル番号が「00」である場合の優先順位「5」(最下位の優先順位)には、コンビネーション名称「C_BB1」及び「C_BB2」に対応する引込データが規定される。 Furthermore, when the attraction priority table number is "00", the attraction data corresponding to the combination names "C_BB1" and "C_BB2" are defined for priority "5" (lowest priority).

<メインRAMに設けられている格納領域の構成>
次に、図28~図35を参照して、メインRAM103に設けられる各種格納領域の構成について説明する。
<Configuration of storage area provided in main RAM>
Next, the configurations of various storage areas provided in the main RAM 103 will be described with reference to FIGS. 28 to 35.

[当り要求フラグ格納領域及び入賞作動フラグ格納領域]
まず、図28~図30を参照して、当り要求フラグ格納領域(内部当籤役格納領域)及び入賞作動フラグ格納領域(表示役格納領域)の構成について説明する。なお、本実施形態では、当り要求フラグ格納領域(フラグデータ格納領域、当籤フラグデータ格納領域)と、入賞作動フラグ格納領域(入賞フラグデータ格納領域)とは、互いに同じ構成を有する。
[Win request flag storage area and winning activation flag storage area]
First, with reference to FIGS. 28 to 30, the configurations of the winning request flag storage area (internal winning combination storage area) and the winning activation flag storage area (display combination storage area) will be described. In this embodiment, the winning request flag storage area (flag data storage area, winning flag data storage area) and the winning activation flag storage area (winning flag data storage area) have the same configuration.

本実施形態では、当り要求フラグ格納領域は、それぞれ1バイトのデータにより表される当り要求格納領域0~11で構成され、入賞作動フラグ格納領域は、それぞれ1バイトのデータにより表される入賞作動格納領域0~11で構成される。なお、当り要求フラグ格納領域及び入賞作動フラグ格納領域の各格納領域に格納されるデータは、図28~図30中の「データ」欄の1バイトデータのみであるが、図28~図30では、説明の便宜上、各格納領域のビットに対応付けられた、各リールの図柄組合せ(図中では、左リール3Lの図柄、中リール3Cの図柄及び右リール3Rの図柄の順で記載)、その名称(コンビネーション名称)及び略称、並びに、メダルの払出枚数も併せて記載する。 In this embodiment, the winning request flag storage area is composed of winning request storage areas 0 to 11, each represented by 1 byte of data, and the winning operation flag storage area is comprised of winning operation areas 0 to 11, each represented by 1 byte of data. It consists of storage areas 0 to 11. Note that the data stored in each storage area of the winning request flag storage area and the winning activation flag storage area is only 1 byte data in the "Data" column in FIGS. 28 to 30. For convenience of explanation, the symbol combinations of each reel (in the figure, the symbols of the left reel 3L, the symbols of the middle reel 3C, and the symbols of the right reel 3R are listed in this order), which are associated with the bits of each storage area. The name (combination name) and abbreviation, as well as the number of medals to be paid out, are also recorded.

当り要求フラグ格納領域0~11のそれぞれにおいて、所定のビットに「1」が格納されているとき、その所定のビットに対応する内部当籤役が内部当籤したことを示す。また、入賞作動格納領域0~11のそれぞれにおいて、所定のビットに「1」が格納されているとき、その所定のビットに対応する表示役(入賞作動フラグ)が入賞したことを示す。すなわち、所定のビットに「1」が格納されているとき、その所定のビットに対応する内部当籤役の各種図柄組合せが有効ライン上に表示されたことを示す。 In each of the win request flag storage areas 0 to 11, when "1" is stored in a predetermined bit, it indicates that the internal winning combination corresponding to the predetermined bit has been internally won. Further, in each of the winning operation storage areas 0 to 11, when "1" is stored in a predetermined bit, it indicates that the display combination (winning operation flag) corresponding to the predetermined bit has won. That is, when "1" is stored in a predetermined bit, it indicates that various symbol combinations of the internal winning combination corresponding to the predetermined bit are displayed on the active line.

また、当り要求フラグ格納領域及び入賞作動フラグ格納領域では、図28~図30に示すように、各格納領域内の一つのビット(フラグ)に対して、複数の図柄組合せ(コンビネーション)が割り当てられているものもある。すなわち、そのようなフラグに対しては、停止表示可能な図柄組合せ(入賞可能なコンビネーション)が複数存在することを意味する。 In addition, in the winning request flag storage area and the winning activation flag storage area, as shown in FIGS. 28 to 30, a plurality of symbol combinations are assigned to one bit (flag) in each storage area. Some have. That is, for such a flag, it means that there are a plurality of symbol combinations (combinations that can win prizes) that can be stopped and displayed.

例えば、当り要求格納領域5及び入賞作動格納領域5のビット5には、図柄組合せ「サボテン2」-「白7」-「帽子」(コンビネーション名称「C_維持リプC_01」)、図柄組合せ「サボテン2」-「チリ上1」-「帽子」(コンビネーション名称「C_維持リプC_02」)、及び、図柄組合せ「サボテン2」-「サボテン2」-「帽子」(コンビネーション名称「C_維持リプC_03」)の3つの図柄組合せが割り当てられている。それゆえ、当り要求格納領域5のビット5に「1」が格納されている場合には、この3つの図柄組合せが有効ライン上に停止表示可能であることを示す。また、入賞作動格納領域5のビット5に「1」が格納されている場合には、この3つの図柄組合せのいずれかが有効ライン上に表示されたことを示す。 For example, bit 5 of the winning request storage area 5 and winning operation storage area 5 contains the symbol combination "Cactus 2" - "White 7" - "Hat" (combination name "C_Keep reply C_01"), the symbol combination "Cactus 2" ” - “Chili 1” - “Hat” (combination name “C_Keep Reply C_02”) and symbol combination “Cactus 2” – “Cactus 2” – “Hat” (combination name “C_Keep Reply C_03”) Three symbol combinations are assigned. Therefore, when "1" is stored in bit 5 of the hit request storage area 5, it indicates that these three symbol combinations can be stopped and displayed on the active line. Further, when "1" is stored in bit 5 of the winning operation storage area 5, it indicates that any one of these three symbol combinations has been displayed on the active line.

[持越役格納領域]
次に、図31を参照して、持越役格納領域の構成について説明する。本実施形態では、持越役格納領域は、1バイトのデータ格納領域で構成される。
[Carryover winnings storage area]
Next, with reference to FIG. 31, the configuration of the carryover winning combination storage area will be explained. In this embodiment, the carryover combination storage area is composed of a 1-byte data storage area.

内部抽籤の結果、内部当籤役「F_BB1」又は「F_BB2」が決定されたときには、その内部当籤役(BB役)は、持越役として持越役格納領域に格納される。持越役格納領域に格納された持越役は、対応する図柄組合せが有効ライン上に表示されるまでクリアされずに保持される。また、持越役格納領域に持越役が格納されている間、内部抽籤によって決定された内部当籤役に加えて、持越役が当り要求格納領域に格納される。 When the internal winning combination "F_BB1" or "F_BB2" is determined as a result of the internal lottery, the internal winning combination (BB combination) is stored in the carryover winning combination storage area as a carryover winning combination. The carryover combination stored in the carryover combination storage area is held without being cleared until the corresponding symbol combination is displayed on the active line. Further, while the carryover combination is stored in the carryover combination storage area, the carryover combination is stored in the win request storage area in addition to the internal winning combination determined by the internal lottery.

[遊技状態フラグ格納領域]
次に、図32を参照して、遊技状態フラグ格納領域の構成について説明する。遊技状態フラグ格納領域は、1バイトのデータ格納領域で構成される。本実施形態では、図32に示すように、遊技状態フラグ格納領域の各ビットに対して固有のボーナスの種別又はRTの種別が割り当てられる。
[Game status flag storage area]
Next, with reference to FIG. 32, the configuration of the gaming status flag storage area will be explained. The gaming state flag storage area is composed of a 1-byte data storage area. In this embodiment, as shown in FIG. 32, a unique bonus type or RT type is assigned to each bit of the gaming status flag storage area.

遊技状態フラグ格納領域において、所定のビットに「1」が格納されているとき、その所定のビットに該当するボーナスゲーム又はRTの作動が行われていることを示す。例えば、遊技状態フラグ格納領域のビット0に「1」が格納されているときには、ビッグボーナス「BB」の作動が行われており、遊技状態がBB遊技状態であることを示す。また、例えば、遊技状態フラグ格納領域のビット3に「1」が格納されているときは、遊技状態がRT3状態であることを示す。 When "1" is stored in a predetermined bit in the game status flag storage area, it indicates that a bonus game or RT operation corresponding to the predetermined bit is being performed. For example, when "1" is stored in bit 0 of the gaming state flag storage area, this indicates that the big bonus "BB" is being activated and the gaming state is the BB gaming state. Further, for example, when "1" is stored in bit 3 of the gaming state flag storage area, it indicates that the gaming state is the RT3 state.

[作動ストップボタン格納領域]
次に、図33を参照して、作動ストップボタン格納領域の構成について説明する。作動ストップボタン格納領域は、1バイトのデータ格納領域で構成され、1バイトからなる作動ストップボタンフラグを格納する。作動ストップボタンフラグにおいて、各ビットには、ストップボタンの操作状態が割り当てられる。
[Operation stop button storage area]
Next, the configuration of the operation stop button storage area will be described with reference to FIG. 33. The operation stop button storage area is composed of a 1-byte data storage area, and stores an operation stop button flag consisting of 1 byte. In the operation stop button flag, each bit is assigned the operation state of the stop button.

例えば、左ストップボタン17Lが今回押されたストップボタン、つまり、作動ストップボタンである場合には、作動ストップボタン格納領域のビット0に「1」が格納される。また、例えば、左ストップボタン17Lが未だに押されていないストップボタン、つまり、有効ストップボタンである場合には、ビット4に「1」が格納される。メインCPU101は、作動ストップボタン格納領域に格納されているデータに基づいて、今回押されたストップボタンと未だに押されていないストップボタンとを識別する。 For example, if the left stop button 17L is the currently pressed stop button, that is, the operation stop button, "1" is stored in bit 0 of the operation stop button storage area. Further, for example, if the left stop button 17L is a stop button that has not been pressed yet, that is, it is a valid stop button, "1" is stored in bit 4. The main CPU 101 identifies the stop button that has been pressed this time and the stop button that has not been pressed yet, based on the data stored in the operation stop button storage area.

[押下順序格納領域]
次に、図34を参照して、押下順序格納領域の構成について説明する。押下順序格納領域は、1バイトのデータ格納領域で構成され、1バイトからなる押下順序フラグを格納する。
[Press order storage area]
Next, the configuration of the press order storage area will be described with reference to FIG. 34. The press order storage area is composed of a 1-byte data storage area, and stores a press order flag consisting of 1 byte.

押下順序フラグにおいて、各ビットには、ストップボタンの押下順序の種別が割り当てられる。例えば、ストップボタンの押下順序が「左、中、右」である場合には、押下順序格納領域のビット0に「1」が格納される。 In the pressing order flag, each bit is assigned the type of pressing order of the stop button. For example, if the pressing order of the stop buttons is "left, middle, right", "1" is stored in bit 0 of the pressing order storage area.

[図柄コード格納領域]
次に、図35を参照して、図柄コード格納領域の構成について説明する。本実施形態では、図柄コード格納領域は、それぞれ1バイトのデータにより表される図柄コード格納領域0~11で構成される。なお、図柄コード格納領域は、当り要求フラグ格納領域及び入賞作動フラグ格納領域(図28~図30参照)と同様の構成となる。
[Design code storage area]
Next, the configuration of the symbol code storage area will be explained with reference to FIG. 35. In this embodiment, the symbol code storage area is composed of symbol code storage areas 0 to 11 each represented by 1 byte of data. The symbol code storage area has the same structure as the winning request flag storage area and the winning operation flag storage area (see FIGS. 28 to 30).

図柄コード格納領域では、有効ライン上に停止可能な図柄組合せ(コンビネーション)に対応するビットに「1」が格納される。なお、全てのリールが停止後、図柄コード格納領域0~11には、表示役(入賞作動フラグ)に対応する図柄コードが格納される。 In the symbol code storage area, "1" is stored in the bit corresponding to the symbol combination that can be stopped on the active line. Furthermore, after all the reels have stopped, the symbol codes corresponding to the display combinations (winning activation flags) are stored in the symbol code storage areas 0 to 11.

[内部当籤役と各種サブフラグとの関係]
一般遊技状態やART遊技状態において、主制御回路90による各種抽籤では各種データテーブルを参照するが、この際に用いるパラメータとして、本実施形態では、内部当籤役だけでなく、内部当籤役に対応する別の名称の各種パラメータ(以下、「サブフラグ(第1のサブフラグ)」、「サブフラグEX(第2のサブフラグ)」及び「サブフラグD」という)も用いる。それゆえ、本実施形態では、主制御回路90により、内部当籤役を各種サブフラグに変換する処理を行う(後述の図104中のサブフラグ変換処理、フラグ変換処理、サブフラグ圧縮処理参照)。なお、本実施形態では、内部当籤役に関する情報(通信パラメータ)として、サブフラグがスタートコマンドにセットされ、主制御回路90から副制御回路200に送信される。
[Relationship between internal winning combination and various sub flags]
In the general gaming state and the ART gaming state, various data tables are referred to in various drawings by the main control circuit 90, but in this embodiment, the parameters used at this time include not only internal winning combinations but also corresponding to internal winning combinations. Various parameters with different names (hereinafter referred to as "sub-flag (first sub-flag)", "sub-flag EX (second sub-flag)", and "sub-flag D") are also used. Therefore, in this embodiment, the main control circuit 90 performs a process of converting the internal winning combination into various sub-flags (see sub-flag conversion process, flag conversion process, and sub-flag compression process in FIG. 104, which will be described later). In the present embodiment, a sub-flag is set in the start command as information (communication parameter) regarding the internal winning combination, and is transmitted from the main control circuit 90 to the sub-control circuit 200.

ここで、図36及び図37を参照して、内部当籤役と各種サブフラグとの対応関係について説明する。図36は、内部当籤役(小役当籤番号)と各種サブフラグとの対応関係を示す図であり、図37は、内部当籤役(特賞当籤番号)とサブフラグとの対応関係を示す図である。 Here, with reference to FIGS. 36 and 37, the correspondence between internal winning combinations and various sub-flags will be explained. FIG. 36 is a diagram showing the correspondence between the internal winning combination (minor prize winning number) and various sub-flags, and FIG. 37 is a diagram showing the correspondence between the internal winning combination (special prize winning number) and the sub-flags.

本実施形態のフラグ変換処理では、まず、同じ種別に属する複数の内部当籤役を一つのサブフラグにまとめる。本実施形態では、このフラグ変換処理により、図36に示すように、小役及びリプレイ役に関する32種類の内部当籤役(小役当籤番号)が、18種類のサブフラグ(「01」~「18」:フラグデータ)に変換される。例えば、内部当籤役「F_維持リプ_1st(10:小役当籤番号)」~「F_維持リプ_3rd(12)」は、サブフラグ「押し順リプ1(09:フラグデータ)」にまとめられる。なお、内部当籤役「はずれ」に対しては、サブフラグ「ハズレ(00)」が割り当てられる。 In the flag conversion process of this embodiment, first, a plurality of internal winning combinations belonging to the same type are combined into one sub-flag. In this embodiment, as shown in FIG. 36, by this flag conversion process, 32 types of internal winning combinations (minor winning numbers) related to minor winning combinations and replay winning combinations are changed to 18 types of subflags ("01" to "18"). :Flag data). For example, the internal winning combinations "F_Keep Rip_1st (10: Minor winning number)" to "F_Keep Rip_3rd (12)" are grouped into the sub-flag "Press order Rip 1 (09: Flag data)". Note that a sub-flag "loss (00)" is assigned to the internal winning combination "loss".

また、本実施形態のフラグ変換処理では、図36に示すように、サブフラグ「ハズレ(00)」を含む19種類のサブフラグ(「00」~「18」)が、9種類のサブフラグEX(「00」~「08」:フラグデータ)に変換される。それゆえ、この変換処理では、サブフラグデータをさらに圧縮することができる。なお、この際、本実施形態では、抽籤(フラグ変換抽籤)によりサブフラグをサブフラグEXに変換する。具体的には、次のように変換される。 In addition, in the flag conversion process of this embodiment, as shown in FIG. ” to “08”: flag data). Therefore, in this conversion process, the sub-flag data can be further compressed. At this time, in this embodiment, the sub-flag is converted into the sub-flag EX by lottery (flag conversion lottery). Specifically, it is converted as follows.

サブフラグ「ハズレ(00)」は、フラグ変換抽籤の結果に関係なく、サブフラグEX「ハズレ(00)」に変換され、サブフラグ「2連チリリプ(01)」は、フラグ変換抽籤の結果に関係なく、サブフラグEX「リプレイ(01)」に変換される。 The sub-flag "Loss (00)" is converted to the sub-flag EX "Loss (00)" regardless of the result of the flag conversion lottery, and the sub-flag "Double rip (01)" is converted to the sub-flag EX "Loss (00)" regardless of the result of the flag conversion lottery. It is converted to the sub-flag EX "Replay (01)".

サブフラグ「3連チリリプA(02)」及びサブフラグ「3連チリリプB(03)」は、フラグ変換抽籤に当籤した場合(後述の「変換有り」の場合)、サブフラグEX「確定役(06)」又は「3連チリリプ(07)」に変換され、フラグ変換抽籤に非当籤であった場合(後述の「変換無し」の場合)には、サブフラグEX「リプレイ(01)」に変換される。 The sub-flag "Triple Chirilip A (02)" and the sub-flag "Triple Chirilip B (03)" are the sub-flag EX "Confirmed combination (06)" when the flag conversion lottery is won (in the case of "conversion" described later). Or, it is converted to "Triple Chirip (07)", and if the flag conversion lottery is non-winning (in the case of "No conversion" described later), it is converted to the sub-flag EX "Replay (01)".

サブフラグ「リーチ目リプ1(04)」~「リーチ目リプ4(07)」は、フラグ変換抽籤に当籤した場合、サブフラグEX「確定役(06)」又は「リーチ目リプ(08)」に変換され、フラグ変換抽籤に非当籤であった場合には、サブフラグEX「リプレイ(01)」に変換される。 If the sub-flags “Reach-to-reach Reply 1 (04)” to “Reach-to-reach Reply 4 (07)” are won in the flag conversion lottery, they will be converted to the sub-flag EX “Confirmed combination (06)” or “Reach for the number Reply (08)”. If the winning flag is not determined in the flag conversion lottery, the sub-flag EX is converted to "Replay (01)".

サブフラグ「リプレイ(08)」及び「押し順リプ1(09)」~「押し順リプ3(11)」は、フラグ変換抽籤の結果に関係なく、サブフラグEX「リプレイ(01)」に変換され、サブフラグ「押し順ベル(12)」及び「共通ベル(13)」は、フラグ変換抽籤の結果に関係なく、サブフラグEX「ベル(02)」に変換される。 The sub-flag "Replay (08)" and "Push order reply 1 (09)" to "Push order reply 3 (11)" are converted to sub-flag EX "Replay (01)" regardless of the result of flag conversion lottery. The sub-flags "push order bell (12)" and "common bell (13)" are converted to the sub-flag EX "bell (02)" regardless of the result of the flag conversion lottery.

サブフラグ「サボテン(14)」、「弱チェリー(15)」及び「強チェリー(16)」は、フラグ変換抽籤の結果に関係なく、それぞれサブフラグEX「サボテン(03)」、「弱チェリー(04)」及び「強チェリー(05)」に変換される。また、サブフラグ「リーチ目1(17)」及び「リーチ目2(18)」は、フラグ変換抽籤の結果に関係なく、サブフラグEX「ハズレ(00)」に変換される。 The sub-flags "Cactus (14)", "Weak Cherry (15)" and "Strong Cherry (16)" are replaced by the sub-flag EX "Cactus (03)" and "Weak Cherry (04)", respectively, regardless of the result of the flag conversion lottery. ” and “Strong Cherry (05)”. Further, the sub-flags "Reach-to-reach number 1 (17)" and "Reach-to-reach number 2 (18)" are converted to the sub-flag EX "Lose (00)" regardless of the result of the flag conversion lottery.

上述のように、本実施形態では、実質、サブフラグ「3連チリリプA(02)」、「3連チリリプB(03)」及び「リーチ目リプ1(04)」~「リーチ目リプ4(07)」のみがフラグ変換抽籤の対象となる。なお、上述したフラグ変換抽籤に用いられる抽籤テーブルについては、後で詳述する。 As mentioned above, in this embodiment, the sub-flags "3-sequence Chiri-Rip A (02)", "3-series Chiri-Rip B (03)" and "Reach Eye Reply 1 (04)" to "Reach Eye Reply 4 (07)" )” is the only target of flag conversion lottery. Note that the lottery table used in the flag conversion lottery described above will be described in detail later.

さらに、本実施形態のフラグ変換処理では、図36に示すように、9種類のサブフラグEX(「00」~「08」)が7種類のサブフラグD(「00」~「06」)に変換される。それゆえ、この変換処理では、より一層、サブフラグデータを圧縮することができる。なお、この変換処理では抽籤を行わず、次のようにして、サブフラグEXとサブフラグDとを対応付けて変換を行う。 Furthermore, in the flag conversion process of this embodiment, as shown in FIG. Ru. Therefore, in this conversion process, the sub-flag data can be further compressed. Note that in this conversion process, a lottery is not performed, and the conversion is performed by associating the sub-flag EX and the sub-flag D as follows.

サブフラグEX「ハズレ(00)」、「リプレイ(01)」及び「ベル(02)」は、サブフラグD「ハズレ(00)」に変換される。サブフラグEX「サボテン(03)」は、サブフラグD「サボテン(01)」に変換され、サブフラグEX「弱チェリー(04)」は、サブフラグD「弱チェリー(02)」に変換され、サブフラグEX「強チェリー(05)」は、サブフラグD「強チェリー(03)」に変換される。 The sub-flags EX "lost (00)", "replay (01)" and "bell (02)" are converted to the sub-flag D "lost (00)". Sub-flag EX “Cactus (03)” is converted to sub-flag D “Cactus (01),” sub-flag EX “Weak Cherry (04)” is converted to sub-flag D “Weak Cherry (02),” and sub-flag EX “Strong.” "Cherry (05)" is converted to the sub-flag D "Strong Cherry (03)".

また、サブフラグEX「確定役(06)」は、サブフラグD「確定役(04)」に変換され、サブフラグEX「3連チリリプ(07)」は、サブフラグD「3連チリリプ(05)」に変換され、サブフラグEX「リーチ目リプ(08)」は、サブフラグD「リーチ目リプ(06)」に変換される。 Also, the sub-flag EX "confirmed hand (06)" is converted to the sub-flag D "confirmed hand (04)", and the sub-flag EX "3-in-a-row chirip (07)" is converted into the sub-flag D "3-in-a-row chiri-ri (05)". Then, the sub-flag EX "Reach eye reply (08)" is converted to the sub-flag D "Reach eye reply (06)".

また、本実施形態のフラグ変換処理では、図37に示すように、内部当籤役「F_BB1(01:特賞当籤番号)」及び「F_BB2(02)」はいずれも、サブフラグ「BB」に変換される。 In addition, in the flag conversion process of this embodiment, as shown in FIG. 37, the internal winning combinations "F_BB1 (01: special prize winning number)" and "F_BB2 (02)" are both converted to the sub-flag "BB". .

[サブフラグEX変換時の遊技性]
ここで、上述した内部当籤役をサブフラグ及びサブフラグEXに変換する処理の過程、及び、サブフラグEX変換時の遊技性の一例を、図38A及び38Bを参照して説明する。図38Aは、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された場合のフラグ変換過程を示す図であり、図38Bは、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定された場合のフラグ変換過程を示す図である。
[Playability during sub-flag EX conversion]
Here, the process of converting the above-mentioned internal winning combination into a sub-flag and sub-flag EX, and an example of the playability when converting the sub-flag EX will be explained with reference to FIGS. 38A and 38B. FIG. 38A is a diagram showing the flag conversion process when the internal winning combination "F_Probable Chirilip" or "F_1 Probable Chirilip" is determined, and FIG. 38B is a diagram showing the internal winning combination "F_Reach-Match Reply A" to "F_ It is a figure which shows the flag conversion process when any one of "reach eye reply D" is determined.

なお、本実施形態のパチスロ1では、RT4遊技状態中に内部当籤役「F_確チリリプ」、「F_1確チリリプ」及び「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが単独で内部当籤役として決定されると、フラグ変換抽籤を行う。そして、本実施形態では、このフラグ変換抽籤に当籤した場合、特別な特典(例えば、ARTゲーム数の上乗せやCT当籤)が付与される。 In addition, in Pachislot 1 of the present embodiment, any of the internal winning combinations "F_surechirilip", "F_1 certaintychirilip", and "F_reach-time reply A" to "F_reach-time reply D" is played alone during the RT4 gaming state. When it is determined as an internal winning combination, a flag conversion lottery is performed. In this embodiment, if the flag conversion lottery is won, a special benefit (for example, an additional number of ART games or a CT win) is given.

例えば、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された場合、図38Aに示すように、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」は、それぞれサブフラグ「3連チリリプA(02)」及び「3連チリリプB(03)」に変換される。 For example, when the internal winning combination "F_ Certainty Chirilip" or "F_1 Certainty Chirilip" is determined, as shown in FIG. It is converted into "Chirilip A (02)" and "Triple Chirilip B (03)".

次いで、サブフラグ「3連チリリプA(02)」及び「3連チリリプB(03)」は、フラグ変換抽籤に当籤すると、サブフラグEX「3連チリリプ(07)」又は「確定役(06)」に変換される。一方、フラグ変換抽籤に非当籤であった場合には、サブフラグ「3連チリリプA(02)」及び「3連チリリプB(03)」はともに、サブフラグEX「リプレイ(01)」に変換される。 Next, when the sub-flags "Triple Chirilip A (02)" and "Triple Chirilip B (03)" are won in the flag conversion lottery, they become the sub-flag EX "Triple Chirilip (07)" or "Confirmed combination (06)". converted. On the other hand, if the flag conversion lottery is not won, both the sub-flags "Triple Chirilip A (02)" and "Triple Chirilip B (03)" are converted to the sub-flag EX "Replay (01)". .

なお、図24で説明したように、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤した場合、押し順正解時には略称「3連チリリプ」に係る図柄組合せが表示され、押し順不正解時には略称「リプレイ」に係る図柄組合せが表示される。それゆえ、本実施形態では、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定され、かつ、フラグ変換抽籤に当籤した場合、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」はいずれも、サブフラグEX「3連チリリプ(07)」又は「確定役(06)」の役として扱われる。 As explained in FIG. 24, if the internal winning combination "F_Kiriripu" or "F_1Kiriripu" is won, if the pressing order is correct, the symbol combination related to the abbreviation "Triple Chirilip" will be displayed, and if the pressing order is correct, the symbol combination will be displayed. When the answer is correct, a symbol combination related to the abbreviation "Replay" is displayed. Therefore, in the present embodiment, when the internal winning combination "F_ Certainty Chirilip" or "F_1 Certainty Chirilip" is determined and the flag conversion lottery is won, the internal winning combination "F_ Certainty Chirilip" and "F_1 Certainty Chirilip" are determined. Both of these are treated as a sub-flag EX "triple rip (07)" or "confirmed hand (06)".

そして、このフラグ変換過程によって内部当籤役「F_確チリリプ」又は「F_1確チリリプ」がサブフラグEX「3連チリリプ(07)」又は「確定役(06)」に変換されると、略称「3連チリリプ」に係る図柄組合せを表示するための情報が報知される(例えば、遊技者に対して順押しでチリ図柄を狙わせる旨の情報が報知される)。一方、このフラグ変換過程において、フラグ変換抽籤が非当籤となり、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」がサブフラグEX「リプレイ(01)」に変換されると、略称「リプレイ」に係る図柄組合せを表示するための情報が報知される(例えば、順押し以外の押し順(変則押し)が報知される)。 Then, through this flag conversion process, when the internal winning combination "F_ Guaranteed Chirilip" or "F_1 Guaranteed Chirilip" is converted to the sub-flag EX "Triple Chirilip (07)" or "Confirmed combination (06)", the abbreviation is "Triple Chirilip". Information for displaying symbol combinations related to "Chirilip" is reported (for example, information is reported to the effect that the player is made to aim at the Chiri symbols by pressing in order). On the other hand, in this flag conversion process, when the flag conversion lottery becomes non-winning and the internal winning combination "F_Koku Chirilip" or "F_1 Guaranteed Chirilip" is converted to the sub-flag EX "Replay (01)", the abbreviation becomes "Replay". Information for displaying such a symbol combination is notified (for example, a pressing order other than the sequential pressing (irregular pressing) is notified).

また、例えば、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定された場合、図38Bに示すように、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」は、それぞれサブフラグ「リーチ目リプ1(04)」~「リーチ目リプ4(07)」に変換される。 Further, for example, if any of the internal winning combinations "F_Reach-to-reach Rep A" to "F_Reach-to-Reach Rep D" is determined, as shown in FIG. 38B, the internal winning combination "F_Reach-to-Reach Rep A" to " F_Reach eye reply D” are converted into sub-flags “Reach eye reply 1 (04)” to “Reach eye reply 4 (07)”, respectively.

次いで、サブフラグ「リーチ目リプ1(04)」~「リーチ目リプ4(07)」は、フラグ変換抽籤に当籤すると、サブフラグEX「リーチ目リプ(08)」又は「確定役(06)」に変換される。一方、フラグ変換抽籤に非当籤であった場合には、サブフラグ「リーチ目リプ1(04)」~「リーチ目リプ4(07)」は、サブフラグEX「リプレイ(01)」に変換される。 Next, when the sub-flags “Reach-to-Reach Reply 1 (04)” to “Reach-to-Reach Reply 4 (07)” are won in the flag conversion lottery, they become the sub-flag EX “Reach-to-Reach Reply (08)” or “Confirmed Hand (06)”. converted. On the other hand, if there is a non-win in the flag conversion lottery, the sub-flags "Reach Eye Reply 1 (04)" to "Reach Eye Reply 4 (07)" are converted to the sub-flag EX "Replay (01)".

なお、図24で説明したように、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが当籤した場合、押し順正解時には略称「リーチ目リプ」に係る図柄組合せが表示され、押し順不正解時には略称「リプレイ」に係る図柄組合せが表示される。それゆえ、本実施形態では、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定され、かつ、フラグ変換抽籤に当籤した場合、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」はいずれも、サブフラグEX「リーチ目リプ(08)」又は「確定役(06)」の役として扱われる。 As explained in FIG. 24, if any of the internal winning combinations "F_Reach-to-Reach Reply A" to "F_Reach-to-Reach Reply D" is won, if the pressing order is correct, the symbol combination related to the abbreviation "Reach-to-Reach Rep" is selected. is displayed, and if the pressing order is incorrect, a symbol combination related to the abbreviation "Replay" is displayed. Therefore, in the present embodiment, if any of the internal winning combinations "F_Reach-eye Reply A" to "F_Reach-eye Reply D" is determined and the flag conversion lottery is won, the internal winning combination "F_Reach-eye Reply D" is determined and the flag conversion lottery is won. All of "Rip A" to "F_Rip D" are treated as a sub-flag EX "Rip (08)" or "Determined hand (06)."

そして、このフラグ変換過程によって内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」が例えばサブフラグEX「リーチ目リプ(08)」又は「確定役(06)」に変換されると、略称「リーチ目リプ」に係る図柄組合せを表示するための情報が報知される(例えば、遊技者に対して順押しで図柄「白7」を狙わせる旨の情報が報知される)。一方、このフラグ変換過程において、フラグ変換抽籤が非当籤となり、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」がサブフラグEX「リプレイ(01)」に変換されると、略称「リプレイ」に係る図柄組合せを表示するための情報が報知される(例えば、順押し以外の押し順(変則押し)が報知される)。 Then, through this flag conversion process, the internal winning combinations "F_Reach Eye Rep A" to "F_Reach Eye Rep D" are converted to, for example, the sub-flag EX "Reach Eye Rep (08)" or "Confirmed Hand (06)". , information for displaying symbol combinations related to the abbreviation "Reach Eye Reply" is reported (for example, information is reported to the effect that the player is prompted to aim for the symbol "White 7" by pressing in order). On the other hand, in this flag conversion process, when the flag conversion lottery becomes non-winning and the internal winning combinations "F_Reach-eye Reply A" to "F_Reach-eye Reply D" are converted to the sub-flag EX "Replay (01)", the abbreviation Information for displaying symbol combinations related to "replay" is reported (for example, a pressing order other than the sequential pressing (irregular pressing) is notified).

また、本実施形態では、図38A又は38Bに示すフラグ変換過程において、フラグ変換抽籤に当籤して報知に従い遊技者が停止操作を行うと、略称「3連チリリプ」又は「リーチ目リプ」に係る図柄組合せが有効ライン上に停止表示され、特別な特典が付与される。この付与処理は、実質的には処理上において、パチスロ1がフラグ変換抽籤に当籤したことに応じて特別な特典を遊技者に付与することになるが、遊技者に対しては、略称「3連チリリプ」に係る図柄組合せが表示されたことにより、特別な特典が付与されたと感じさせることができる。 Furthermore, in the present embodiment, in the flag conversion process shown in FIG. 38A or 38B, if the player wins the flag conversion lottery and performs a stop operation in accordance with the notification, an abbreviation of "three consecutive chiri rip" or "reach eye rip" will occur. The symbol combination is stopped and displayed on the active line and a special benefit is given. This granting process is essentially a process in which a special benefit is granted to the player in response to Pachislot 1 winning the flag conversion lottery. By displaying the symbol combination related to "Renchirilip", it is possible to make the user feel that a special benefit has been granted.

パチスロの遊技性を高めるためには、特典が付与される図柄組合せの出現頻度が一定であるよりも、状態に応じて異なる方が好ましい場合がある。停止制御(表示される図柄組合せ)は、内部当籤役の種類によって異なるため、特典が付与される図柄組合せの出現頻度を状態に応じて異ならせる手法としては、内部当籤役の当籤確率を異ならせる手法も考えられる(パチスロ1では、内部当籤役の当籤確率は、ボーナスの作動の有無やRT状態に応じて異ならせることができるため、例えば、ART遊技状態に対応するRT状態として、RT4状態だけでなく、RT6状態やRT7状態などの他のRT状態を設けるという手法も考えられる)。しかしながら、内部当籤役の当籤確率を異ならせる契機(RT状態の移行契機)は限定されているため、遊技性(興趣)の向上という観点では、この手法は柔軟性に欠けている。 In order to enhance the gameplay of pachislot, it may be preferable that the appearance frequency of symbol combinations that give benefits vary depending on the state rather than being constant. Since the stop control (displayed symbol combinations) differs depending on the type of internal winning combination, one way to vary the appearance frequency of symbol combinations that give benefits depending on the state is to vary the winning probability of the internal winning combination. (In Pachislot 1, the winning probability of the internal winning combination can be changed depending on whether the bonus is activated or not and the RT state. For example, if only the RT4 state is the RT state corresponding to the ART gaming state) Instead, a method of providing other RT states such as RT6 state or RT7 state may also be considered). However, since the opportunity to change the winning probability of the internal winning combination (the opportunity to shift to the RT state) is limited, this method lacks flexibility from the perspective of improving gameplay (interest).

それに対して、本実施形態のパチスロ1では、内部当籤役の当籤確率を変えることなく、内部当籤役を決定するための内部抽籤に加え、フラグ変換抽籤及びその抽籤結果に基づく報知を行うことにより、特典が付与される図柄組合せの出現頻度を状態に応じて柔軟に異ならせることができる。すなわち、フラグ変換抽籤に当籤し易い状態では、特典が付与される図柄組合せの出現頻度を上げることができ、逆に、フラグ変換抽籤に当籤し難い状態では、特典が付与される図柄組合せの出現頻度を下げることができる。 On the other hand, in Pachislot 1 of the present embodiment, in addition to the internal lottery for determining the internal winning combination, flag conversion lottery and notification based on the lottery result are performed without changing the winning probability of the internal winning combination. , it is possible to flexibly vary the frequency of appearance of symbol combinations that give benefits depending on the state. In other words, in a state where it is easy to win a flag conversion lottery, it is possible to increase the appearance frequency of symbol combinations that give benefits, and conversely, when it is difficult to win a flag conversion lottery, the appearance of symbol combinations that give benefits can be increased. You can reduce the frequency.

<一般遊技状態中の遊技性>
次に、図39A~39Cを参照して、一般遊技状態中の遊技の流れについて説明する。本実施形態のパチスロ1では、一般遊技状態中において、遊技状態が通常遊技状態からCZに移行し、その後、遊技状態がCZからART遊技状態に移行することにより、一般遊技状態(非ART遊技状態)からART遊技状態への移行が行われる(図14A及び14B参照)。
<Playability during normal gaming state>
Next, with reference to FIGS. 39A to 39C, the flow of the game in the normal game state will be described. In Pachislot 1 of the present embodiment, during the normal gaming state, the gaming state shifts from the normal gaming state to CZ, and then the gaming state shifts from CZ to the ART gaming state. ) to the ART gaming state (see FIGS. 14A and 14B).

図39Aは、一般遊技状態中において、遊技状態が通常遊技状態からCZに移行する際の遊技の流れを示す図である。通常遊技状態は、図39Aに示すように、CZの抽籤状態として低確率状態と高確率状態とを有する。この低確率状態及び高確率状態は、通常遊技状態中に行われるCZ抽籤に当籤する期待度が互いに異なる状態であり、低確率状態はCZ抽籤に当籤し難い状態であり、高確率状態はCZ抽籤に当籤し易い状態である。そして、通常遊技状態中の遊技において行われるCZ抽籤に当籤した場合には、遊技状態が通常遊技状態からCZに移行する。 FIG. 39A is a diagram showing the flow of the game when the gaming state shifts from the normal gaming state to CZ during the normal gaming state. As shown in FIG. 39A, the normal game state has a low probability state and a high probability state as the CZ lottery state. The low probability state and high probability state are states in which the degree of expectation of winning the CZ lottery held during the normal gaming state is different from each other.The low probability state is a state in which it is difficult to win the CZ lottery, and the high probability state is a state in which it is difficult to win the CZ lottery. This is a state in which it is easy to win the lottery. If the player wins the CZ lottery performed during the game in the normal gaming state, the gaming state shifts from the normal gaming state to the CZ.

なお、本実施形態のパチスロ1では、CZ(チャンスゾーン)として、「CZ1」、「CZ2」及び「CZ3」の複数のチャンスゾーンを設ける。CZ1~CZ3は、CZ中の遊技で行われるART抽籤に当籤する期待度が互いに異なるチャンスゾーンであり、CZ3は、ART抽籤に必ず当籤するチャンスゾーンであり、CZ1及びCZ2は、所定の確率でART抽籤に当籤するチャンスゾーンである。通常遊技状態中の遊技で行われるCZ抽籤では、CZの当籤/非当籤だけでなく、当籤時に移行するCZの種別(CZ1~CZ3のいずれか)も決定される(後述の図41参照)。 In addition, in the pachi-slot machine 1 of this embodiment, a plurality of chance zones "CZ1", "CZ2", and "CZ3" are provided as CZ (chance zones). CZ1 to CZ3 are chance zones with different expectations for winning the ART lottery performed in the game in CZ, CZ3 is a chance zone where you will definitely win the ART lottery, and CZ1 and CZ2 are chance zones with a predetermined probability. This is a chance zone where you can win the ART lottery. In the CZ lottery performed in a game in the normal gaming state, not only the winning/non-winning of the CZ, but also the type of CZ (any of CZ1 to CZ3) to be transferred at the time of winning is determined (see FIG. 41 described later).

図39Bは、遊技状態が一般遊技状態のCZ1及びCZ2からART遊技状態に移行する際の遊技の流れを示す図である。CZ1及びCZ2はともに、前半部と後半部とから構成される。前半部は、CZ中の遊技で行われるART抽籤に当籤する期待度のランクを昇格させる期間であり、後半部は、ランクに基づくART抽籤の抽籤結果を所定の演出(本実施形態では、キャラクタによるバトル演出)により報知する期間である。 FIG. 39B is a diagram showing the flow of the game when the gaming state shifts from the normal gaming state CZ1 and CZ2 to the ART gaming state. Both CZ1 and CZ2 are composed of a first half and a second half. The first half is a period in which the rank of the expectation of winning the ART lottery performed in the game during CZ is promoted, and the second half is a period in which the lottery results of the ART lottery based on the rank are expressed in a predetermined production (in this embodiment, the character This is the period during which information will be announced through a battle performance.

CZ1中では、ランクとして6段階のモード(モード1~6)が用意され、モードが上がるほど、ART抽籤に当籤する期待度が高くなる。CZ1の前半部では、第1の所定ゲーム数(例えば、最大で12ゲーム)の期間、継続して遊技が行われ、内部当籤役に基づいてモードの昇格抽籤が行われる。そして、CZ1の後半部の1ゲーム目では、前半部で昇格させたモード(前半部終了時点のモード)に基づいてART抽籤が行われる。 In CZ1, six modes (modes 1 to 6) are prepared as ranks, and the higher the mode, the higher the expectation of winning the ART lottery. In the first half of CZ1, games are played continuously for a period of a first predetermined number of games (for example, 12 games at most), and mode promotion lottery is performed based on internal winning combinations. In the first game of the second half of CZ1, an ART lottery is performed based on the mode promoted in the first half (the mode at the end of the first half).

また、CZ2中では、ランクとして10段階のポイントが用意され、ポイントが上がるほど、ART抽籤に当籤する期待度が高くなる。CZ2の前半部では、第2の所定ゲーム数(例えば、最大で15ゲーム)の期間、継続して遊技が行われ、内部当籤役に基づいてポイントの昇格抽籤が行われる。そして、CZ2の後半部の1ゲーム目では、前半部で昇格させたポイント(前半部終了時点のポイント)に基づいてART抽籤が行われる。 Furthermore, in CZ2, 10 levels of points are prepared as ranks, and the higher the points, the higher the expectation of winning the ART lottery. In the first half of CZ2, games are played continuously for a period of a second predetermined number of games (for example, 15 games at most), and a point promotion lottery is performed based on the internal winning combination. In the first game of the second half of CZ2, an ART lottery is performed based on the points promoted in the first half (points at the end of the first half).

CZ1の後半部では、味方キャラクタと敵キャラクタAとが対戦するバトル演出が行われ、CZ2の後半部では、味方キャラクタと敵キャラクタBとが対戦するバトル演出が行われる。このバトル演出は、第3の所定ゲーム数(例えば、最大で4ゲーム)の期間の遊技に渡って行われる。また、バトル演出の勝敗は、ART抽籤の結果に基づいて管理(決定)され、ART抽籤に当籤している場合には、バトル演出で味方キャラクタが勝利し、非当籤である場合には、バトル演出で敵キャラクタが勝利する。 In the second half of CZ1, a battle performance is performed in which an ally character and an enemy character A compete, and in the second half of CZ2, a battle performance is performed in which a ally character and an enemy character B compete. This battle performance is performed over a period of a third predetermined number of games (for example, 4 games at most). In addition, the victory or defeat of the battle performance is managed (determined) based on the result of the ART lottery. If the ART lottery is won, the ally character wins the battle performance, and if the ART lottery is not won, the ally character wins the battle performance. The enemy character wins through the production.

また、CZ1及びCZ2の各後半部(バトル演出中)では、毎ゲーム、内部当籤役に基づいてART抽籤が行われる。そして、このART抽籤に当籤すると、バトル演出の結果が書き換えられる。例えば、バトル演出中にいわゆる「レア」役が内部当籤役として決定されると、ART抽籤が行われ、その結果に基づいてバトル演出の結果が書き換えられる。 In addition, in the second half of CZ1 and CZ2 (during battle performance), an ART lottery is performed in each game based on the internal winning combination. If the player wins this ART lottery, the results of the battle performance will be rewritten. For example, when a so-called "rare" role is determined as an internal winning role during a battle performance, an ART lottery is performed, and the result of the battle performance is rewritten based on the result.

CZ1及びCZ2において、ARTに非当籤の場合には、後半部のバトル演出で敗北し、基本的には、その後、遊技状態が通常遊技状態に移行する。一方、CZ1及びCZ2において、ARTに当籤している場合には、後半部のバトル演出で勝利し、その後、遊技状態がCZからART準備状態を経由して通常ARTに移行する。なお、本実施形態では、CZ1及びCZ2の前半部の遊技において、フリーズが発生する場合があり、その場合には、遊技状態がCZからART準備状態を経由して、通常ARTではなくCT(上乗せチャンスゾーン)に移行する。 In CZ1 and CZ2, if the ART is non-winning, the player loses in the battle performance in the second half, and basically, the gaming state then shifts to the normal gaming state. On the other hand, in CZ1 and CZ2, if the player wins the ART, the player wins in the battle performance in the second half, and then the gaming state shifts from the CZ to the normal ART via the ART preparation state. In addition, in this embodiment, a freeze may occur during the first half of the game in CZ1 and CZ2, and in that case, the game state changes from CZ to ART preparation state, and the state changes from normal ART to CT (additional Opportunity Zone).

図39Cは、遊技状態が一般遊技状態のCZ3からART遊技状態に移行する際の遊技の流れを示す図である。CZ3は、第4の所定ゲーム数(例えば、最大で17ゲーム)の期間、継続して遊技が行われる。そして、CZ3では、毎ゲーム、内部当籤役に基づいてART抽籤が行われる。 FIG. 39C is a diagram showing the flow of the game when the gaming state shifts from the normal gaming state CZ3 to the ART gaming state. In CZ3, the game is played continuously for a period of a fourth predetermined number of games (for example, 17 games at most). In CZ3, an ART lottery is performed every game based on the internal winning combination.

CZ3は、ART抽籤に当籤した時点で終了し、その次のゲーム以降、遊技状態がCZ3からART準備状態を経由してCT(上乗せチャンスゾーン)に移行する。また、CZ3では、フリーズが発生する場合があり、その場合にも、次ゲーム以降、遊技状態がCZ3からART準備状態を経由してCT(上乗せチャンスゾーン)に移行する。一方、CZ3において、ART抽籤に当籤せずにCZ3の遊技期間(第4の所定ゲーム数)が経過した場合、遊技状態がCZ3からART準備状態を経由して通常ARTに移行する。すなわち、本実施形態では、CZ3は、ART遊技状態への移行が確定しているチャンスゾーンである。 CZ3 ends when the player wins the ART lottery, and from the next game onward, the gaming state shifts from CZ3 to CT (additional chance zone) via the ART preparation state. Furthermore, in CZ3, a freeze may occur, and even in that case, the gaming state shifts from CZ3 to CT (additional chance zone) via the ART preparation state from the next game onwards. On the other hand, in CZ3, if the playing period (fourth predetermined number of games) of CZ3 elapses without winning the ART lottery, the gaming state shifts from CZ3 to normal ART via the ART preparation state. That is, in this embodiment, CZ3 is a chance zone in which transition to the ART gaming state is determined.

<一般遊技状態中に用いる各種データテーブル>
続いて、図40~図45を参照して、一般遊技状態中に行われる遊技性に関する抽籤処理で用いられる各種データテーブルについて説明する。なお、以下に説明する各種データテーブルは、メインROM102に格納される。
<Various data tables used during normal gaming mode>
Next, with reference to FIGS. 40 to 45, various data tables used in lottery processing related to gameplay performed during the normal gaming state will be explained. Note that various data tables described below are stored in the main ROM 102.

また、以下に示す各種データテーブルでは、抽籤値の情報を概念的に示す。データテーブル中の「0」は、当籤確率「0%」に相当する抽籤値が規定されていることを意味し、「極々低」は、当籤確率「0%~1%未満」に相当する抽籤値が規定されていることを意味し、「極低」は、当籤確率「1%~10%未満」に相当する抽籤値が規定されていることを意味する。また、データテーブル中の「低」は、当籤確率「10%~30%未満」に相当する抽籤値が規定されていることを意味し、「中」は、当籤確率「30%~60%未満」に相当する抽籤値が規定されていることを意味し、「高」は、当籤確率「60%~80%未満」に相当する抽籤値が規定されていることを意味する。さらに、データテーブル中の「極高」は、当籤確率「80%~99%未満」に相当する抽籤値が規定されていることを意味し、「極々高」は、当籤確率「99%~100%未満」に相当する抽籤値が規定されていることを意味し、「確定」は、当籤確率「100%」に相当する抽籤値が規定されていることを意味する。 Further, in the various data tables shown below, information on lottery values is conceptually shown. "0" in the data table means that a lottery value corresponding to a winning probability of "0%" is specified, and "very low" means a lottery value corresponding to a winning probability of "0% to less than 1%". "Very low" means that a lottery value corresponding to a winning probability of "1% to less than 10%" is defined. In addition, "low" in the data table means that the lottery value corresponding to the winning probability is "10% to less than 30%" is specified, and "medium" means that the winning probability is "30% to less than 60%". " is defined, and "high" means that a lottery value corresponding to a winning probability of "60% to less than 80%" is defined. Furthermore, "extremely high" in the data table means that a lottery value corresponding to a winning probability of "80% to less than 99%" is specified, and "extremely high" means that a lottery value corresponding to a winning probability of "99% to less than 100%" is specified. "Confirmed" means that a lottery value corresponding to a winning probability of "100%" is defined.

そして、以下に示す各種データテーブルでは、乱数回路110の乱数レジスタ1により、予め定められた数値の範囲(0~65535)から抽出される抽籤用乱数値を、規定された抽籤値で順次減算し、減算の結果が負となったか否か(いわゆる「桁かり」が生じたか否か)の判定を行うことによって内部的な抽籤が行われる。なお、本実施形態では、一般遊技状態中に行われる遊技性に関する抽籤処理において抽籤用乱数値から抽籤値を減算して当籤/非当籤を判定する例を説明したが、本発明はこれに限定されず、抽出した抽籤用乱数値に抽籤値を加算し、加算結果が65536を超えたか否か(いわゆる「桁あふれ」が生じたか否か)を判定して、当籤/非当籤を決定してもよい。 Then, in the various data tables shown below, the random number value for lottery extracted from a predetermined range of numerical values (0 to 65535) by the random number register 1 of the random number circuit 110 is sequentially subtracted by the prescribed lottery value. , an internal lottery is performed by determining whether or not the result of subtraction is negative (whether or not a so-called "digit" has occurred). In addition, in this embodiment, an example has been described in which a lottery value is subtracted from a random number value for lottery to determine winning/non-winning in a lottery process related to gameplay performed during a normal gaming state, but the present invention is not limited to this. The lottery value is added to the extracted lottery random number, and it is determined whether the addition result exceeds 65,536 (whether so-called "overflow" has occurred), and the winner/non-winner is determined. Good too.

[通常中高確率抽籤テーブル]
まず、図40A及び40Bを参照して、CZの抽籤状態(低確率及び高確率)の移行抽籤で用いられる通常中高確率抽籤テーブルについて説明する。なお、本実施形態のパチスロ1では、毎ゲーム、内部当籤役に基づいてCZの抽籤状態の移行抽籤が行われるだけでなく、例えばボーナス終了時やCZ,ART終了時などの場合にもCZの抽籤状態の移行抽籤が行われる。図40Aは、通常遊技状態中に毎ゲーム参照される通常中高確率抽籤テーブルの構成図であり、図40Bは、例えば設定変更時、ボーナス終了時又はCZ,ART終了時等に参照される通常中高確率抽籤テーブルの構成図である。なお、図40Aに示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[Normal medium/high probability lottery table]
First, with reference to FIGS. 40A and 40B, a normal medium-high probability lottery table used in transition lottery of CZ lottery states (low probability and high probability) will be described. In addition, in Pachislot 1 of the present embodiment, not only the CZ lottery state transition lottery is performed based on the internal winning combination in each game, but also the CZ lottery state is changed at the end of the bonus, CZ, ART, etc. A lottery state transition lottery is performed. FIG. 40A is a configuration diagram of the normal middle/high probability lottery table that is referenced every game during the normal gaming state, and FIG. 40B is a diagram of the normal middle/high probability lottery table that is referenced, for example, when changing settings, ending a bonus, or ending CZ or ART. It is a block diagram of a probability lottery table. Note that the names of the internal winning combinations shown in FIG. 40A correspond to the names of the sub-flags described above.

図40Aに示す通常中高確率抽籤テーブルは、現在のCZの抽籤状態と内部当籤役との各組合せと、移行後のCZの抽籤状態の抽籤結果(低確率/高確率)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The normal medium/high probability lottery table shown in FIG. 40A includes each combination of the current CZ lottery state and internal winning combination, the lottery result (low probability/high probability) of the CZ lottery state after transition, and each lottery result. The correspondence relationship with the associated lottery value information is defined.

図40Aに示す通常中高確率抽籤テーブルから明らかなように、現在のCZの抽籤状態が低確率である場合には、内部当籤役がサブフラグ「弱チェリー」に対応する役であるときに、CZの抽籤状態が高確率に移行し易くなる。一方、現在のCZの抽籤状態が高確率である場合には、内部当籤役がサブフラグ「共通ベル」、「サボテン」、「弱チェリー」及び「強チェリー」のいずれかに対応する役であるときに、CZの抽籤状態が高確率に維持される。 As is clear from the normal medium-high probability lottery table shown in FIG. It becomes easier for the lottery state to shift to a high probability state. On the other hand, when the current lottery state of CZ is high probability, when the internal winning combination is a combination corresponding to any of the sub-flags "Common Bell", "Cactus", "Weak Cherry", and "Strong Cherry" In addition, the lottery state of CZ is maintained with high probability.

図40Bに示す通常中高確率抽籤テーブルは、該テーブルを参照する際の各状況と、移行後のCZの抽籤状態の抽籤結果(低確率/高確率)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。図40Bに示す通常中高確率抽籤テーブルから明らかなように、ボーナス終了時にはCZの抽籤状態が必ず高確率に移行する。 The normal medium/high probability lottery table shown in FIG. 40B shows each situation when referring to the table, the lottery results (low probability/high probability) of the CZ lottery state after migration, and the lottery results associated with each lottery result. Define the correspondence with value information. As is clear from the normal medium/high probability lottery table shown in FIG. 40B, the lottery state of CZ always shifts to high probability when the bonus ends.

[CZ抽籤テーブル]
次に、図41A及び41Bを参照して、CZ抽籤で用いられるCZ抽籤テーブルについて説明する。図41Aは、通常遊技状態中に内部当籤役に基づいてCZ抽籤を行う際に用いられるCZ抽籤テーブルの構成図であり、図41Bは、例えばCZ失敗時やART終了時などにおいて、CZの引き戻しを行うか否かのCZ抽籤を行う際に用いられるCZ抽籤テーブルの構成図である。なお、図41Aに示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[CZ lottery table]
Next, the CZ lottery table used in the CZ lottery will be described with reference to FIGS. 41A and 41B. FIG. 41A is a configuration diagram of the CZ lottery table used when performing the CZ lottery based on the internal winning combination during the normal gaming state, and FIG. FIG. 2 is a configuration diagram of a CZ lottery table used when performing a CZ lottery to determine whether or not to perform a CZ lottery. Note that the names of the internal winning combinations shown in FIG. 41A correspond to the names of the sub-flags described above.

図41Aに示すCZ抽籤テーブルは、現在のCZの抽籤状態と内部当籤役との各組合せと、CZ1、CZ2,CZ3の当籤/非当籤(抽籤結果)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。図41Aに示すCZ抽籤テーブルから明らかなように、現在のCZの抽籤状態が高確率中である場合には、現在のCZの抽籤状態が低確率中である場合よりも、CZ抽籤に当籤する確率が高くなる。 The CZ lottery table shown in FIG. 41A shows each combination of the current CZ lottery status and internal winning combination, the winning/non-winning winnings (lottery results) of CZ1, CZ2, and CZ3, and the lottery results associated with each lottery result. Define the correspondence with value information. As is clear from the CZ lottery table shown in FIG. 41A, when the current CZ lottery state is high probability, it is more likely to win the CZ lottery than when the current CZ lottery state is low probability. The probability increases.

図41Bに示すCZ抽籤テーブルは、CZ失敗時やART終了時における、CZ1、CZ2,CZ3の当籤/非当籤(抽籤結果)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。CZ失敗時(CZ1、CZ2中のART抽籤に非当籤時)やART遊技状態の終了時には、このCZ抽籤テーブルを用いてCZの引き戻し抽籤が行われる。 The CZ lottery table shown in FIG. 41B shows the correspondence between the winning/non-winning (lottery results) of CZ1, CZ2, and CZ3 at the time of CZ failure or the end of ART, and the information on the lottery value associated with each lottery result. stipulates. When CZ fails (when ART lottery during CZ1 and CZ2 is not won) or when the ART gaming state ends, CZ pullback lottery is performed using this CZ lottery table.

[CZ1中モードアップ抽籤テーブル]
次に、図42を参照して、CZ1の前半部において行われるCZ1のモードアップ抽籤で用いられるCZ1中モードアップ抽籤テーブルについて説明する。図42は、CZ1中モードアップ抽籤テーブルの構成図である。なお、図42に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[CZ1 mode up lottery table]
Next, with reference to FIG. 42, the CZ1 mode up lottery table used in the CZ1 mode up lottery performed in the first half of CZ1 will be described. FIG. 42 is a configuration diagram of the mode up lottery table during CZ1. Note that the names of the internal winning combinations shown in FIG. 42 correspond to the names of the sub-flags described above.

CZ1中モードアップ抽籤テーブルは、現在のモードと内部当籤役との各組合せと、モードアップ抽籤の結果(当籤/非当籤)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。後述の図44Aに示すように、CZ1では、モードが上がる(モードの値が高くなる)ほどART抽籤に当籤する確率が上がり、モードがモード6まで上がると、ART抽籤に必ず当籤する。 The CZ1 medium mode up lottery table shows the correspondence between each combination of the current mode and internal winning combination, the result of the mode up lottery (winning/non-winning), and information on the lottery value associated with each lottery result. stipulates. As shown in FIG. 44A, which will be described later, in CZ1, the higher the mode (the higher the mode value), the higher the probability of winning the ART lottery, and when the mode increases to mode 6, the ART lottery is definitely won.

なお、図42中の抽籤結果「モード1UP」とは、CZ1のモードが1段階上がることを意味し、抽籤結果「モード2UP」とは、CZ1のモードが2段階上がることを意味する。それゆえ、例えば、現在のモードがモード2である状況において、抽籤結果「モード2UP」に当籤すると、CZ1のモードはモード2からモード4に上がる。また、例えば、抽籤結果「モード6UP_フリーズ発生」に当籤すると、フリーズが発生し、ART抽籤の当籤及びCTの付与が決定される。 Note that the lottery result "Mode 1 UP" in FIG. 42 means that the mode of CZ1 goes up by one level, and the lottery result "Mode 2 UP" means that the mode of CZ1 goes up by two stages. Therefore, for example, in a situation where the current mode is Mode 2, if the lottery result "Mode 2 UP" is won, the mode of CZ1 increases from Mode 2 to Mode 4. Further, for example, if the lottery result "Mode 6UP_Freeze Occurrence" is won, a freeze occurs, and the ART lottery win and CT grant are determined.

[CZ2中ポイント抽籤テーブル]
次に、図43を参照して、CZ2の前半部において行われるCZ2のポイントアップ抽籤で用いられるCZ2中ポイント抽籤テーブルについて説明する。図43は、CZ2中ポイント抽籤テーブルの構成図である。なお、図43に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[CZ2 medium point lottery table]
Next, with reference to FIG. 43, the CZ2 medium point lottery table used in the CZ2 point up lottery performed in the first half of CZ2 will be described. FIG. 43 is a configuration diagram of the CZ2 medium point lottery table. Note that the names of the internal winning combinations shown in FIG. 43 correspond to the names of the sub-flags described above.

CZ2中ポイント抽籤テーブルは、現在のポイントと内部当籤役との各組合せと、ポイントアップ抽籤の結果(当籤/非当籤)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。後述の図44Bに示すように、CZ2では、ポイントが上がるほどART抽籤に当籤する確率が上がり、ポイントが「ポイント10」まで上がると、ART抽籤に必ず当籤する。なお、図43中の抽籤結果「ポイント2UP」とは、現在のCZ2のポイントに「2」が加算されることを意味し、例えば、現在のポイントが「2」である状況において、抽籤結果「ポイント2UP」に当籤すると、CZ2のポイントは「2」から「4」に上がる。また、例えば、抽籤結果の「ポイント10UP_フリーズ発生」に当籤すると、フリーズが発生し、ART抽籤の当籤及びCTの付与が決定される。 The CZ2 medium point lottery table shows the correspondence between each combination of the current points and internal winning combination, the result of the point-up lottery (winning/non-winning), and the information on the lottery value associated with each lottery result. stipulate. As shown in FIG. 44B, which will be described later, in CZ2, as the points increase, the probability of winning the ART lottery increases, and when the points increase to "point 10", the player always wins the ART lottery. Note that the lottery result "points 2 UP" in FIG. 43 means that "2" is added to the current points of CZ2. For example, in a situation where the current points are "2", the lottery result " If you win "Points 2UP", the points of CZ2 will increase from "2" to "4". Further, for example, if the lottery result "Points 10 UP_Freeze Occurrence" is won, a freeze occurs, and the ART lottery win and CT grant are determined.

[CZ中ART抽籤テーブル]
次に、図44A~44C及び図45を参照して、CZ中に実行されるART抽籤で用いられるCZ中ART抽籤テーブルについて説明する。なお、図44Aは、CZ1の後半部の1ゲーム目で用いられるCZ中ART抽籤テーブル(CZ1用)の構成図であり、図44Bは、CZ2の後半部の1ゲーム目で用いられるCZ中ART抽籤テーブル(CZ2用)の構成図であり、図44Cは、CZ1,CZ2の後半部で用いられるCZ中ART抽籤テーブル(CZ1,CZ2共通 後半バトル中用)の構成図である。また、図45は、CZ3中に実行されるART抽籤で用いられるCZ中ART抽籤テーブル(CZ3用)の構成図である。なお、図44C及び図45に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[CZ Medium ART Lottery Table]
Next, with reference to FIGS. 44A to 44C and FIG. 45, the ART lottery table during CZ used in the ART lottery executed during CZ will be described. Note that FIG. 44A is a configuration diagram of the CZ medium ART lottery table (for CZ1) used in the first game of the second half of CZ1, and FIG. 44B is a configuration diagram of the CZ medium ART lottery table (for CZ1) used in the first game of the second half of CZ2. FIG. 44C is a configuration diagram of a lottery table (for CZ2), and FIG. 44C is a configuration diagram of a CZ medium ART lottery table (common to CZ1 and CZ2, for the second half of the battle) used in the second half of CZ1 and CZ2. Further, FIG. 45 is a configuration diagram of the ART lottery table during CZ (for CZ3) used in the ART lottery executed during CZ3. Note that the names of the internal winning combinations shown in FIGS. 44C and 45 correspond to the names of the sub-flags described above.

図44Aに示すCZ中ART抽籤テーブル(CZ1用)は、現在のモードと、ART抽籤の結果(当籤の有無)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。また、図44Bに示すCZ中ART抽籤テーブル(CZ2用)は、現在のポイントと、ART抽籤の結果(当籤の有無)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The CZ medium ART lottery table (for CZ1) shown in FIG. 44A defines the correspondence between the current mode, the ART lottery result (presence or absence of winning), and the information on the lottery value associated with each lottery result. . In addition, the CZ medium ART lottery table (for CZ2) shown in FIG. 44B shows the correspondence between the current points, the ART lottery results (whether there is a prize or not), and the information on the lottery values associated with each lottery result. stipulate.

CZ中ART抽籤テーブル(CZ1用)及びCZ中ART抽籤テーブル(CZ2用)から明らかなように、CZ1及びCZ2では前半部のランク(モード又はポイント)が上がるほど、ART抽籤に当籤し易くなる。 As is clear from the CZ medium ART lottery table (for CZ1) and the CZ medium ART lottery table (for CZ2), in CZ1 and CZ2, the higher the rank (mode or point) in the first half, the easier it is to win the ART lottery.

図44Cに示すCZ中ART抽籤テーブル(CZ1,CZ2共通 後半バトル中用)は、内部当籤役と、ART抽籤の結果(当籤の有無)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。CZ中ART抽籤テーブル(CZ1,CZ2共通 後半バトル中用)から明らかなように、CZ1及びCZ2の後半部において、レア役(サブフラグ「弱チェリー」、「サボテン」又は「強チェリー」に対応する役)が内部当籤役として決定されると、所定の確率でART抽籤に当籤する。 The CZ medium ART lottery table (common to CZ1 and CZ2, for use during the second half of the battle) shown in FIG. 44C includes internal winning combinations, ART lottery results (whether or not there is a win), and information on the lottery values associated with each lottery result. defines the correspondence relationship between As is clear from the CZ medium ART lottery table (common to CZ1 and CZ2, for the second half of the battle), in the second half of CZ1 and CZ2, the rare role (the role corresponding to the sub-flag ``weak cherry'', ``cactus'', or ``strong cherry'') ) is determined as the internal winning combination, the ART lottery is won with a predetermined probability.

図45に示すCZ中ART抽籤テーブル(CZ3用)は、CZ3の消化ゲーム数と内部当籤役との各組合せと、ART抽籤の結果(当籤の有無)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。CZ中ART抽籤テーブル(CZ3用)から明らかなように、本実施形態では、CZ3中においてART抽籤に当籤すると必ずCTにも当籤する。 The CZ medium ART lottery table (for CZ3) shown in FIG. 45 shows each combination of the number of games played in CZ3 and the internal winning combination, the ART lottery result (presence or absence of a win), and the lottery result associated with each lottery result. Define the correspondence with value information. As is clear from the ART lottery table in CZ (for CZ3), in this embodiment, if you win the ART lottery in CZ3, you always win in CT.

<通常ART中の遊技性>
次に、図46A及び46Bを参照して、遊技ART中の遊技の流れについて説明する。本実施形態のパチスロ1では、上述のように、ART遊技状態として、通常ARTとCTとが設けられ(図14A及び14B参照)、CT中を上乗せチャンスゾーンとしている。それゆえ、本実施形態では、遊技者は、通常ART中の遊技において、CTへの移行を目指して遊技を行うことになる。
<Playability during normal ART>
Next, the flow of the game during the game ART will be explained with reference to FIGS. 46A and 46B. In the pachi-slot machine 1 of this embodiment, as described above, the normal ART and CT are provided as the ART gaming state (see FIGS. 14A and 14B), and the period during CT is the top-up chance zone. Therefore, in the present embodiment, the player normally plays a game during ART with the aim of moving to CT.

[通常ARTからCTへの移行態様]
図46Aは、通常ARTからCTへの遊技状態の移行態様を示す図である。本実施形態のパチスロ1では、図46Aに示すように、通常ART中に行われるCT抽籤に当籤した場合、遊技状態が通常ARTからCTに移行する。なお、本実施形態のパチスロ1は、図46Aに示すように、通常ART中に行われる様々な抽籤に影響を与えるパラメータとして、ARTレベル及びCT抽籤状態が設けられる。
[Normal transition mode from ART to CT]
FIG. 46A is a diagram showing a transition mode of the gaming state from normal ART to CT. In the pachi-slot machine 1 of this embodiment, as shown in FIG. 46A, when a CT lottery held during normal ART is won, the gaming state shifts from normal ART to CT. Note that in the pachi-slot machine 1 of this embodiment, as shown in FIG. 46A, an ART level and a CT lottery state are provided as parameters that affect various lottery decisions normally performed during ART.

ARTレベルとしては、レベル1~レベル4の4段階のレベルが設けられ、このARTレベルは、主に通常ART中の継続(消化)ゲーム数に基づいて制御(決定)される。そして、ARTレベルは、CT抽籤状態の決定や後述する通常ART中のフラグ変換抽籤などに対して影響を与える。 There are four levels of ART level, level 1 to level 4, and this ART level is controlled (determined) mainly based on the number of games played during normal ART. The ART level influences the determination of the CT lottery state, flag conversion lottery during normal ART, etc., which will be described later.

CT抽籤状態としては、低確率、通常、高確率及び超高確率の4段階の状態が設けられ、CT抽籤状態は、主に、ARTレベルや通常ART中の内部当籤役などに基づいて制御(決定)される。そして、CT抽籤状態は、通常ART中に行うCT抽籤や後述する通常ART中のフラグ変換抽籤などに対して影響を与える。 The CT lottery state has four stages: low probability, normal, high probability, and super high probability.The CT lottery state is mainly controlled based on the ART level and the internal winning combination during normal ART. It is determined. The CT lottery state affects CT lottery performed during normal ART, flag conversion lottery during normal ART, etc., which will be described later.

[通常ART中のフラグ変換]
上述のように、本実施形態のパチスロ1では、RT4状態中、すなわち、ART遊技状態中に、内部当籤役「F_確チリリプ」、「F_1確チリリプ」及び「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが単独で内部当籤役として決定されると、フラグ変換抽籤を行い、その抽籤結果に応じて特別な特典(例えば、ARTゲーム数の上乗せやCT当籤)を付与する。図46Bは、通常ART中に行われるフラグ変換抽籤の手法の概要を示す図である。
[Flag conversion during normal ART]
As mentioned above, in the pachislot 1 of the present embodiment, during the RT4 state, that is, during the ART gaming state, the internal winning combinations "F_sure bet", "F_1 sure bet", and "F_reach number return A" to "F_ When any one of the ``Reach Eye Reply D'' is determined as an internal winning combination, a flag conversion lottery is performed, and special benefits (for example, an additional number of ART games or a CT win) are given according to the lottery result. . FIG. 46B is a diagram illustrating an overview of a flag conversion lottery method normally performed during ART.

本実施形態では、図46Bに示すように、通常ART中において、ARTレベル及びCT抽籤状態を参照して、フラグ変換抽籤が行われる。その結果、フラグ変換抽籤に当籤した場合には、特別な特典を付与するとともに、略称「3連チリリプ」に係る図柄組合せや略称「リーチ目リプ」に係る図柄組合せなどを有効ライン上に停止表示させるためのナビ(例えば、順押しで所定の図柄を狙わせる旨の情報の報知)が行われる。一方、フラグ変換抽籤に非当籤であった場合には、略称「リプレイ」に係る図柄組合せを有効ライン上に停止表示させるためのナビ(例えば、順押し以外の押し順の報知)が行われる。 In this embodiment, as shown in FIG. 46B, flag conversion lottery is performed with reference to the ART level and CT lottery state during normal ART. As a result, if you win the flag conversion lottery, you will be given a special benefit, and symbol combinations related to the abbreviation "Triple Chirip" and symbol combinations related to the abbreviation "Reach Eye Rip" will be displayed on the active line. Navigation (for example, notification of information that allows you to aim at a predetermined symbol by pressing in order) is performed. On the other hand, if the flag conversion lottery is non-winning, navigation (for example, notification of a push order other than the order of push) is performed to stop and display the symbol combination related to the abbreviation "replay" on the active line.

そして、遊技者がこの報知(ナビ)に従い停止操作を行うと、報知内容に応じた図柄組合せが有効ライン上に停止表示される。具体的には、フラグ変換抽籤に当籤した場合には略称「3連チリリプ」に係る図柄組合せや略称「リーチ目リプ」に係る図柄組合せなどが有効ライン上に停止表示され、フラグ変換抽籤に非当籤であった場合には略称「リプレイ」に係る図柄組合せが有効ライン上に停止表示される。 Then, when the player performs a stop operation according to this notification (navigation), the symbol combination according to the notification contents is stopped and displayed on the active line. Specifically, if you win the flag conversion lottery, the symbol combinations related to the abbreviation "3-in-a-row" and the symbol combinations related to the abbreviation "Reach Eye Rip" will be stopped and displayed on the active line, and will not be included in the flag conversion lottery. If it is a win, the symbol combination related to the abbreviation "Replay" is stopped and displayed on the active line.

<通常ART中に用いる各種データテーブル>
次に、図47~図51を参照して、通常ART中の抽籤処理で用いられる各種データテーブルについて説明する。なお、以下に説明する各種データテーブルは、メインROM102に格納される。
<Various data tables normally used during ART>
Next, various data tables used in the lottery process during normal ART will be explained with reference to FIGS. 47 to 51. Note that various data tables described below are stored in the main ROM 102.

[ART中フラグ変換抽籤テーブル]
図47A及び47Bは、通常ART中に行われるフラグ変換抽籤で用いられるART中フラグ変換抽籤テーブルの構成図である。
[ART flag conversion lottery table]
FIGS. 47A and 47B are configuration diagrams of flag conversion lottery tables during ART used in flag conversion lottery performed normally during ART.

本実施形態に係るパチスロ1では、通常ART中のフラグ変換抽籤を2段階で行う。具体的には、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤した場合、まず、1段階目のフラグ変換抽籤が行われ、この1段階目のフラグ変換抽籤に当籤すると、その後、2段階目のフラグ変換抽籤が行われる。そして、この2段階目のフラグ変換抽籤に当籤すると、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」がサブフラグEX「3連チリリプ」に変換される。一方、1段階目のフラグ変換抽籤又は2段階目のフラグ変換抽籤が非当籤であった場合には、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」はサブフラグEX「リプレイ」に変換される(通常のリプレイ役として扱う)。なお、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが当籤した場合には、2段階目のフラグ変換抽籤のみが行われる。 In the pachi-slot machine 1 according to the present embodiment, the flag conversion lottery during normal ART is performed in two stages. Specifically, when the internal winning combination "F_Koku Chiriripu" or "F_1 Guaranteed Chiriripu" is won, first the first stage flag conversion lottery is carried out, and if the first stage flag conversion lottery is won, then , a second stage flag conversion lottery is performed. When this second stage flag conversion lottery is won, the internal winning combination "F_Probable Chirilip" or "F_1 Probable Chirilip" is converted to the sub-flag EX "Triple Chirilip". On the other hand, if the first-stage flag conversion lottery or the second-stage flag conversion lottery is a non-win, the internal winning combination "F_certain chirilip" or "F_1 definite chirilip" is converted to the sub-flag EX "replay". (Treats as a normal replay role). Note that if any one of the internal winning combinations "F_Reach-to-Reach Reply A" to "F_Reach-to-Reach Reply D" is won, only the second-stage flag conversion lottery is performed.

図47Aは、1段階目のフラグ変換抽籤で用いられるART中フラグ変換抽籤テーブルの構成図であり、図47Bは、2段階目のフラグ変換抽籤で用いられるART中フラグ変換抽籤テーブルの構成図である。 FIG. 47A is a configuration diagram of the ART flag conversion lottery table used in the first stage flag conversion lottery, and FIG. 47B is a configuration diagram of the ART flag conversion lottery table used in the second stage flag conversion lottery. be.

図47Aに示すART中フラグ変換抽籤テーブルは、内部当籤役(「F_確チリリプ」又は「F_1確チリリプ」)と、1段階目のフラグ変換抽籤の抽籤結果(変換無し/変換有り(仮))と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The flag conversion lottery table during ART shown in FIG. 47A includes the internal winning combination (“F_Probable Chirilip” or “F_1 Probable Chirilip”) and the lottery result of the first stage flag conversion lottery (no conversion/with conversion (tentative)) and the information on the lottery value associated with each lottery result.

図47Bに示すART中フラグ変換抽籤テーブルは、内部当籤役とARTレベルとCT抽籤状態との各組合せと、2段階目のフラグ変換抽籤の抽籤結果(変換無し/変換有り)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。なお、通常ARTにおいて1回、CTに当籤するまでの遊技では、図47B中の項目「ARTレベル」の「初回(一度CTに当籤するまで)」欄のテーブルが参照される。 The ART flag conversion lottery table shown in FIG. 47B includes each combination of internal winning combination, ART level, and CT lottery status, the lottery result of the second-stage flag conversion lottery (no conversion/conversion), and each lottery result. The correspondence relationship with information on the lottery value associated with is defined. In addition, in the game until winning CT once in normal ART, the table in the "First time (until winning CT once)" column of the item "ART level" in FIG. 47B is referred to.

本実施形態において、図47A及び47Bに示すように、ART中フラグ変換抽籤テーブルのそれぞれを用いた段階目及び2段階目のフラグ変換抽籤では、確率分母が「256」となる乱数値(0~255)を用いて抽籤が行われる。それゆえ、本実施形態では、上述した2段階のフラグ変換抽籤は、確率分母が「65536」となる乱数値を用いて一回抽籤を行う場合と実質同一の抽籤であるとみなすことができる。 In this embodiment, as shown in FIGS. 47A and 47B, in the flag conversion lottery in the first and second stages using the flag conversion lottery tables during ART, random numbers (0 to 256) with a probability denominator of "256" 255) is used to conduct the lottery. Therefore, in this embodiment, the above-described two-stage flag conversion lottery can be considered to be substantially the same lottery as a one-time lottery using a random number with a probability denominator of "65536".

近年のパチスロでは、従来、副制御基板72側(以下、「サブ側」という)で行っていた出玉に関する抽籤(ART抽籤など)を主制御基板71側(以下、「メイン側」という)で行うことが求められている。しかしながら、メイン側の記憶手段(メインROM102)の容量が小容量に制限されているため、処理容量の増加を抑えつつ遊技性を損なうことのない抽籤を可能にする仕組みが求められている。 In recent pachislot machines, the lottery for winning balls (ART lottery, etc.), which was conventionally performed on the sub-control board 72 side (hereinafter referred to as the "sub-side"), is now performed on the main control board 71 side (hereinafter referred to as the "main side"). is required to do so. However, since the capacity of the main storage means (main ROM 102) is limited to a small capacity, there is a need for a mechanism that can suppress an increase in processing capacity and enable a lottery without impairing the gameplay.

この点に関して、本実施形態のパチスロ1では、確率分母が「256」となる抽籤を2段階で行うことにより、確率分母が「65536」となる抽籤を行うことができるので、抽籤処理に係るメイン側の容量の増加を抑えることができる。また、2段階目の抽籤では、ARTレベルやCT抽籤状態などを参照するので、内部当籤役だけでなく現在の状態に応じたフラグ変換抽籤を行うことができ、その結果、多様な遊技性を持ったフラグ変換抽籤を行うことができる。 In this regard, in the Pachislot 1 of the present embodiment, by performing a lottery with a probability denominator of "256" in two stages, it is possible to perform a lottery with a probability denominator of "65536". The increase in side capacity can be suppressed. In addition, in the second stage lottery, the ART level, CT lottery status, etc. are referred to, so it is possible to perform a flag conversion lottery according to the current status as well as the internal winning combination, and as a result, a variety of gameplay is possible. You can perform a flag conversion lottery.

[ARTレベル決定テーブル]
図48A及び48Bは、ARTレベルを決定する際に用いられるARTレベル決定テーブルの構成図である。なお、ARTレベルの決定処理は、ART遊技状態への移行が決まったART当籤時、及び、通常ART中に行われる。図48Aは、ART当籤時に用いられるARTレベル決定テーブルの構成図であり、図48Bは、通常ART中に用いられるARTレベル決定テーブルの構成図である。
[ART level determination table]
48A and 48B are configuration diagrams of the ART level determination table used when determining the ART level. Note that the ART level determination process is performed when the ART is won and the transition to the ART gaming state is determined, and during normal ART. FIG. 48A is a configuration diagram of an ART level determination table used when ART is won, and FIG. 48B is a configuration diagram of an ART level determination table used during normal ART.

図48Aに示すARTレベル決定テーブルは、ARTレベル1~4(抽籤結果)と、各ARTレベルに対応付けられた抽籤値の情報との対応関係を規定する。なお、本実施形態では、ART当籤時にフリーズが発生している場合には、ARTレベルとしてARTレベル2が決定される。 The ART level determination table shown in FIG. 48A defines the correspondence between ART levels 1 to 4 (lottery results) and lottery value information associated with each ART level. In this embodiment, if freezing occurs when the ART is won, ART level 2 is determined as the ART level.

図48Bに示すARTレベル決定テーブルは、現在のARTレベルと通常ARTの経過(消化)ゲーム数との各組合せと、移行先の各種ARTレベルと、移行先の各ARTレベルに対応付けられた抽籤値の情報との対応関係を規定する。また、図48Bに示すARTレベル決定テーブルは、現在のARTレベルとCT突入時の通常ARTの経過ゲーム数との各組合せと、移行先の各種ARTレベルと、移行先の各ARTレベルに対応付けられた抽籤値の情報との対応関係を規定する。すなわち、通常ART中では、通常ARTの経過(消化)ゲーム数が所定ゲーム数に到達したタイミングでARTレベルが移行可能となるだけでなく、通常ART中においてCTに突入したタイミングにおいてもARTレベルが移行可能となる。 The ART level determination table shown in FIG. 48B shows each combination of the current ART level and the number of games played (played) in the normal ART, various ART levels to which to transfer, and lottery numbers associated with each ART level to which to transfer. Define the correspondence with value information. In addition, the ART level determination table shown in FIG. 48B maps each combination of the current ART level and the number of elapsed games of the normal ART at the time of entering the CT, the various ART levels to which to transfer, and each ART level to which to transfer. The correspondence relationship with the information on the selected lottery value is defined. In other words, during normal ART, the ART level can not only be changed at the timing when the number of games that have elapsed (digested) in normal ART reaches a predetermined number of games, but also when the ART level enters CT during normal ART. Migration becomes possible.

[通常ART中高確率抽籤テーブル]
図49は、通常ART中においてCT抽籤状態を決定する際に用いられる通常ART中高確率抽籤テーブルの構成図である。
[Normal ART medium and high probability lottery table]
FIG. 49 is a configuration diagram of the normal ART middle/high probability lottery table used when determining the CT lottery state during the normal ART.

通常ART中高確率抽籤テーブルは、現在のCT抽籤状態と内部当籤役との各組合せと、移行先の各種CT抽籤状態と、各CT抽籤状態に対応付けられた抽籤値の情報との対応関係を規定する。なお、図49に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。 The normal ART medium-high probability lottery table shows the correspondence between each combination of the current CT lottery state and internal winning combination, the various CT lottery states to which the transition is made, and information on the lottery value associated with each CT lottery state. stipulate. Note that the names of the internal winning combinations shown in FIG. 49 correspond to the names of the sub-flags described above.

通常ART中高確率抽籤テーブルから明らかなように、サブフラグ「3連チリリプ(3連チリリプA及び3連チリリプB)」やサブフラグ「リーチ目リプ(リーチ目リプ1~4)」に対応する内部当籤役が当籤している場合、CT抽籤状態が「低確率」に移行(転落)し易くなる。ただし、後述の図50に示すように、サブフラグ「3連チリリプ」や「リーチ目リプ」に対応する内部当籤役が当籤している場合には、CT抽籤状態が転落しても、CT抽籤に必ず当籤する構成になっている。 As is clear from the normal ART medium-high probability lottery table, the internal winning combination corresponding to the sub-flag "Triple Chiri Rip (Triple Chiri Rip A and Triple Chirip B)" and the subflag "Reach Eye Rip (Reach Eye Rip 1 to 4)" is a winner, the CT lottery state is likely to shift (fall) to "low probability". However, as shown in FIG. 50, which will be described later, if the internal winning combination corresponding to the sub-flag "3-in-a-row" or "Reach hit" is won, even if the CT lottery state falls, the CT lottery will continue. The structure is such that you will definitely win.

[ART中CT抽籤テーブル]
図50は、通常ART中に行われるCT抽籤で用いられるART中CT抽籤テーブルの構成図である。
[CT lottery table during ART]
FIG. 50 is a configuration diagram of a CT lottery table during ART used in CT lottery usually performed during ART.

ART中CT抽籤テーブルは、現在のCT抽籤状態と内部当籤役との各組合せと、CT抽籤の各種抽籤結果(非当籤/通常CT/高確率CT)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。なお、図50に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。 The CT lottery table during ART includes each combination of the current CT lottery status and internal winning combination, various CT lottery results (non-winning/normal CT/high probability CT), and the lottery associated with each lottery result. Define the correspondence with value information. Note that the names of the internal winning combinations shown in FIG. 50 correspond to the names of the sub-flags described above.

本実施形態において、内部当籤役として、サブフラグ「サボテン」、「弱チェリー」、「強チェリー」、「3連チリリプ(3連チリリプA及び3連チリリプB)」、「リーチ目リプ(リーチ目リプ1~4)」又は「BB」に対応する役が決定されている場合、ART中CT抽籤テーブルを用いたCT抽籤処理では、確率分母が「256」となる範囲の乱数値を用いたCT抽籤が行われる。また、内部当籤役としてこれらの役以外の内部当籤役(例えば、サブフラグ「リプレイ」、「共通ベル」、「押し順ベル」などに対応する役)が決定されている場合には、ART中CT抽籤テーブルを用いたCT抽籤処理において、確率分母が「65536」となる範囲の乱数値を用いたCT抽籤が行われる。 In this embodiment, the internal winning combinations include sub-flags "Cactus", "Weak Cherry", "Strong Cherry", "Triple Chirilip (Triple Chirilip A and Triple Chirilip B)", "Reach Eye Lip (Reach Eye Lip 1 to 4)" or "BB", in the CT lottery process using the CT lottery table during ART, the CT lottery is performed using random numbers in the range where the probability denominator is "256". will be held. In addition, if an internal winning combination other than these winning combinations (for example, a combination corresponding to sub-flag "Replay", "Common Bell", "Press Order Bell", etc.) is determined as an internal winning combination, CT during ART In CT lottery processing using a lottery table, CT lottery is performed using random numbers in a range where the probability denominator is "65536".

なお、本実施形態のパチスロ1では、CTとして「通常CT」及び「高確率CT」と称する2種類のCTを設ける。通常CTと高確率CTとでは、CT(上乗せチャンスゾーン)中に上乗せされるARTゲーム数の期待度が互いに異なり、高確率CTは、通常CTに比べて多くのARTゲーム数が上乗せされ易いCTである(後述の図55参照)。 In addition, in the pachi-slot machine 1 of this embodiment, two types of CTs, called "normal CT" and "high probability CT", are provided. Normal CT and high-probability CT have different expectations for the number of ART games added during the CT (additional chance zone), and high-probability CT is a CT in which a larger number of ART games is likely to be added than normal CT. (See FIG. 55 below).

[通常ART中上乗せ抽籤テーブル]
図51は、通常ART中に行われるARTゲーム数の上乗せ抽籤で用いられる通常ART中上乗せ抽籤テーブルの構成図である。なお、図51に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[Normal ART extra lottery table]
FIG. 51 is a configuration diagram of a normal ART extra lottery table used in the ART game number extra lottery performed during normal ART. Note that the names of the internal winning combinations shown in FIG. 51 correspond to the names of the sub-flags described above.

通常ART中上乗せ抽籤テーブルは、内部当籤役と、上乗せ抽籤の各種抽籤結果(非当籤/上乗せ10G~300G)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The normal ART medium add-on lottery table defines the correspondence between the internal winning combination, various lottery results of the add-on lottery (non-winning/add-on 10G to 300G), and information on the lottery value associated with each lottery result.

<CT中の遊技性>
次に、図52A~52Cを参照して、CT中の遊技の流れについて説明する。なお、図52A及び52Bは、主に、サブフラグEX「3連チリリプ」当籤時におけるCT中の遊技フローの概要を示す図であり、図52Cは、CT中に行われるフラグ変換処理の概要を示す図である。
<Playability during CT>
Next, the flow of the game during CT will be explained with reference to FIGS. 52A to 52C. Note that FIGS. 52A and 52B are diagrams mainly showing an overview of the game flow during CT when the sub-flag EX "triple chirilip" is won, and FIG. 52C is a diagram showing an overview of the flag conversion process performed during CT. It is a diagram.

[CT中の遊技内容]
本実施形態のパチスロ1において、CTでは、1セット8回(8ゲーム)の遊技が行われる。CT期間中には、毎ゲーム、内部当籤役に基づいて、ARTゲーム数の上乗せ抽籤が行われる。そして、その上乗せ抽籤に当籤した場合には、CT遊技の単位遊技数(ゲーム数)の減算は行われず、一方、上乗せ抽籤が非当籤であった場合には、CT遊技の単位遊技数(ゲーム数)の減算が行われる。それゆえ、CT期間中において、ARTゲーム数が上乗せされた遊技では、CTが終了することはなく、同一のセット内でARTゲーム数が上乗せされない遊技が8回実施されると、CTが終了する。
[Game content during CT]
In the pachi-slot machine 1 of this embodiment, one set of eight games (eight games) is played in CT. During the CT period, an additional lottery for the number of ART games is performed for each game based on the internal winning combination. If the additional lottery is won, the unit number of games (games) of the CT game is not subtracted, and on the other hand, if the additional lottery is not won, the unit number of games (games) of the CT game is not subtracted. number) is subtracted. Therefore, during the CT period, the CT will not end for games in which the number of ART games is added, and the CT will end if a game in which the number of ART games is not added is played 8 times in the same set. .

また、本実施形態では、図52A及び52Bに示すように、CT期間中にサブフラグEX「3連チリリプ」が当籤した場合、すなわち、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤し、かつ、フラグ変換抽籤に当籤した場合、1セット8回のCT遊技が再セット(ストック)される。そして、この再セット(ストック)されたCT遊技のセットは、当該CT遊技のセットが終了した後に開始される。 In addition, in this embodiment, as shown in FIGS. 52A and 52B, if the subflag EX "Triple Chirilip" is won during the CT period, that is, if the internal winning combination "F_ Guaranteed Chirilip" or "F_1 Guaranteed Chirilip" is won. However, if the flag conversion lottery is won, one set of eight CT games is reset (stocked). Then, the set of the re-set (stocked) CT game is started after the set of the CT game is finished.

例えば、同一セット内でARTゲーム数の上乗せ抽籤に非当籤である単位遊技が7回行われた後、ARTゲーム数が上乗せされないCT遊技が1回行われるとCTが終了するが、このゲームにおいてサブフラグEX「3連チリリプ」が当籤していると、CT遊技の再セットが行われる。その結果、CT遊技が再セットされた後、ARTゲーム数の上乗せ抽籤に非当籤である単位遊技が8回行われるまでCTが終了しないことになる。それゆえ、CTの遊技期間は、サブフラグEX「3連チリリプ」が当籤するほど長くなる。 For example, if a unit game in which the number of ART games is not added to the lottery in the same set is played seven times, and a CT game in which the number of ART games is not added is played once, the CT ends, but in this game, If the sub-flag EX "3 consecutive chirilips" is won, the CT game is reset. As a result, after the CT game is reset, the CT will not end until eight unit games that are non-winning in the ART game number add-on lottery are played. Therefore, the CT game period becomes longer as the sub-flag EX "3 consecutive chirilips" is won.

[CT中のフラグ変換]
次に、図52Cを参照して、CT中に行われるフラグ変換抽籤の手法について説明する。上述のように、本実施形態では、CT期間中にサブフラグEX「3連チリリプ」が当籤すると(内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤し、かつ、フラグ変換抽籤に当籤すると)、CTが再セット(ストック)される。また、後述の図54のCT中フラグ変換抽籤テーブルに示すように、CT中に内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤すると、フラグ変換抽籤に必ず当籤する(サブフラグEX「3連チリリプ」に必ず変換される)。すなわち、本実施形態では、CT中において、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤すると、CTが必ず再セットされる。
[Flag conversion during CT]
Next, with reference to FIG. 52C, a flag conversion lottery method performed during CT will be described. As described above, in this embodiment, if the sub-flag EX "Triple Chirilip" is won during the CT period (the internal winning combination "F_ Guaranteed Chirilip" or "F_1 Guaranteed Chirilip" is won, and the flag conversion lottery is won) Then), the CT is reset (stocked). In addition, as shown in the flag conversion lottery table during CT shown in FIG. (It is always converted to ``Triple Chirilip''). That is, in the present embodiment, when the internal winning combination "F_KichiriRip" or "F_1KiChiRip" is won during the CT, the CT is always reset.

また、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが当籤した場合におけるフラグ変換抽籤では、3種類のフラグ変換テーブル(テーブル0~2)に基づいて、フラグ変換抽籤の当籤確率が制御される。具体的には、図52Cに示すように、テーブル0はサブフラグEX「リーチ目リプ」に変換される確率が最も低いフラグ変換テーブルであり、テーブル1はサブフラグEX「リーチ目リプ」に変換される確率が次に低いフラグ変換テーブルであり、テーブル2はサブフラグEX「リーチ目リプ」に変換される確率が最も高いフラグ変換テーブルである。なお、CT中にサブフラグEX「リーチ目リプ」に当籤すると、後述の図56のCT中セット数上乗せ抽籤テーブルに示すように、CTが新たに付与される。 In addition, in the flag conversion lottery when any of the internal winning combinations "F_Reach-to-Reach Reply A" to "F_Reach-to-Reach Reply D" wins, the flag is determined based on three types of flag conversion tables (Tables 0 to 2) The winning probability of the conversion lottery is controlled. Specifically, as shown in FIG. 52C, table 0 is a flag conversion table with the lowest probability of being converted to the sub-flag EX "reach eye reply", and table 1 is a flag conversion table that is converted to the sub-flag EX "reach eye reply". Table 2 is the flag conversion table with the next lowest probability, and Table 2 is the flag conversion table with the highest probability of being converted to the sub-flag EX "reach eye reply". Note that if the sub-flag EX "Reach Eye Reply" is won during the CT, a new CT will be given as shown in the set number additional lottery table during the CT shown in FIG. 56, which will be described later.

また、本実施形態において、通常CTでは、図52Cに示すように、ARTレベルに基づいてフラグ変換テーブルが決定される。一方、高確率CTでは、ARTレベルに関係なく、フラグ変換テーブルとして、テーブル0が必ず決定される。 Further, in this embodiment, in normal CT, a flag conversion table is determined based on the ART level, as shown in FIG. 52C. On the other hand, in high probability CT, table 0 is always determined as the flag conversion table regardless of the ART level.

<CT中に用いる各種データテーブル>
次に、図53~図56を参照して、CT中に行われる抽籤処理で用いられる各種データテーブルについて説明する。なお、以下に説明する各種データテーブルは、メインROM102に格納される。
<Various data tables used during CT>
Next, various data tables used in the lottery process performed during CT will be described with reference to FIGS. 53 to 56. Note that various data tables described below are stored in the main ROM 102.

[CT中テーブル抽籤テーブル]
図53は、3段階のフラグ変換テーブル(テーブル0~2)の中からフラグ変換抽籤に用いるテーブルを決定する際に用いられるCT中テーブル抽籤テーブルの構成図である。
[CT table lottery table]
FIG. 53 is a configuration diagram of a CT table lottery table used to determine a table to be used for flag conversion lottery from among the three stages of flag conversion tables (tables 0 to 2).

CT中テーブル抽籤テーブルは、ARTレベルやこれから実行するCTの種別などの各状態と、フラグ変換テーブル(テーブル0~2)の種別と、各種別に対応付けられた抽籤値の情報との対応関係を規定する。なお、CT中テーブル抽籤テーブルは、CT抽籤に当籤してCTに移行することが決定された時、又は、CTの開始時に参照される。 The CT table lottery table shows the correspondence between each state such as the ART level and the type of CT to be executed, the type of the flag conversion table (tables 0 to 2), and the information on the lottery value associated with each type. stipulate. Note that the CT table lottery table is referred to when it is decided to win the CT lottery and proceed to CT, or at the time of starting CT.

[CT中フラグ変換抽籤テーブル]
図54は、CT中に行われるフラグ変換抽籤で用いられるCT中フラグ変換抽籤テーブルの構成図である。
[CT flag conversion lottery table]
FIG. 54 is a configuration diagram of a CT flag conversion lottery table used in flag conversion lottery performed during CT.

CT中フラグ変換抽籤テーブルは、内部当籤役(「F_確チリリプ」、「F_1確チリリプ」及び「F_リーチ目リプA」~「F_リーチ目リプD」のいずれか)と、各フラグ変換テーブル(テーブル0~2)におけるフラグ変換抽籤の抽籤結果(変換無し/変換有り)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。CT中フラグ変換抽籤テーブルから明らかなように、CT中に内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤すると、フラグ変換抽籤に必ず当籤する(サブフラグEX「3連チリリプ」に必ず変換される)。 The flag conversion lottery table during CT is based on the internal winning combinations (“F_Probable Chiri Rip”, “F_1 Probable Chiri Rip”, and any of “F_Reach Eye Rip A” to “F_Reach Eye Rip D”) and each flag conversion table ( The correspondence relationship between the lottery results (no conversion/conversion) of the flag conversion lottery in Tables 0 to 2) and information on lottery values associated with each lottery result is defined. As is clear from the flag conversion lottery table during CT, if the internal winning combination "F_certain chirilip" or "F_1 definite chirilip" is won during CT, the flag conversion lottery will definitely be won (the sub-flag EX "3 consecutive chirilip" will definitely win). converted).

[CT中上乗せ抽籤テーブル]
図55は、CT中に行われるARTゲーム数の上乗せ抽籤で用いられるCT中上乗せ抽籤テーブルの構成図である。
[CT extra lottery table]
FIG. 55 is a configuration diagram of the CT additional lottery table used in the additional lottery for the number of ART games performed during the CT.

CT中上乗せ抽籤テーブルは、現在のCT状態と内部当籤役との各組合せと、上乗せ抽籤の各種抽籤結果(非当籤/上乗せ10ゲーム/…/上乗せ300ゲーム)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。なお、図55に示す内部当籤役の名称は、上述したサブフラグの名称に対応し、図55に示す内部当籤役(サブフラグ)以外の役が内部当籤した場合には、CT中の上乗せ抽籤に当籤することはない。 The CT extra lottery table is associated with each combination of the current CT state and internal winning combination, various lottery results of the extra lottery (non-winning/additional 10 games/.../additional 300 games), and each lottery result. The correspondence relationship with the information on the selected lottery value is defined. Note that the names of the internal winning combinations shown in FIG. 55 correspond to the names of the sub-flags described above, and when a winning combination other than the internal winning combination (sub-flag) shown in FIG. There's nothing to do.

また、本実施形態の通常CT中における上乗せ抽籤では、サブフラグ「3連チリリプ」(内部当籤役「F_確チリリプ」又は「F_1確チリリプ」)の当籤回数に応じて上乗せゲーム数の付与形態が変化する。 In addition, in the bonus lottery during the normal CT of this embodiment, the form of awarding the number of bonus games changes depending on the number of wins of the sub-flag "3 consecutive chirilips" (internal winning combination "F_certain chirilip" or "F_1 probability chirilip"). do.

具体的には、同一のCTセット中におけるサブフラグ「3連チリリプ」の当籤回数が1~8回である場合には、図55中に示す抽籤結果「上乗せ_10G」及び「上乗せ_20G」で付与される上乗せゲーム数はそれぞれ10ゲーム及び20ゲームとなる。それゆえ、この場合には、ARTの上乗せゲーム数として10ゲームが決定され易くなる。また、同一のCTセット中におけるサブフラグ「3連チリリプ」の当籤回数が9~16回である場合には、図55中に示す抽籤結果「上乗せ_10G」及び「上乗せ_20G」で付与される上乗せゲーム数はともに20ゲームとなる。すなわち、図55中のサブフラグ「3連チリリプ」の抽籤値「極高」に対応する上乗せゲーム数(抽籤結果)が20ゲームに昇格する。それゆえ、この場合には、ARTの上乗せゲーム数として20ゲームが決定され易くなる。 Specifically, if the number of wins for the sub-flag "3 consecutive chirilips" in the same CT set is 1 to 8, the winnings will be awarded with the lottery results "additional_10G" and "additional_20G" shown in FIG. The number of additional games will be 10 games and 20 games, respectively. Therefore, in this case, 10 games is likely to be determined as the number of additional games for ART. In addition, if the number of wins of the sub-flag "3 consecutive chirilips" in the same CT set is 9 to 16 times, an additional game will be awarded with the lottery results "Additional_10G" and "Additional_20G" shown in FIG. 55. Both numbers will be 20 games. That is, the number of additional games (lottery result) corresponding to the lottery value "Gokutaka" of the sub-flag "3 consecutive chirilips" in FIG. 55 is promoted to 20 games. Therefore, in this case, 20 games is likely to be determined as the number of additional games for ART.

また、同一のCTセット中におけるサブフラグ「3連チリリプ」の当籤回数が17~24回である場合には、図55中に示す抽籤結果「上乗せ_10G」及び「上乗せ_20G」で付与される上乗せゲーム数はともに30ゲームとなる。すなわち、図55中のサブフラグ「3連チリリプ」の抽籤値「極高」及び「極低」に対応する上乗せゲーム数(抽籤結果)が30ゲームに昇格する。それゆえ、この場合には、ARTの上乗せゲーム数として「30ゲーム」が決定され易くなる。さらに、同一のCTセット中におけるサブフラグ「3連チリリプ」の当籤回数が25回以上である場合には、図55中に示す抽籤結果「上乗せ_10G」及び「上乗せ_20G」で付与される上乗せゲーム数はともに50ゲームとなる。すなわち、図55中のサブフラグ「3連チリリプ」の抽籤値「極高」及び「極低」に対応する上乗せゲーム数(抽籤結果)が50ゲームに昇格する。それゆえ、この場合には、ARTの上乗せゲーム数として「50ゲーム」が決定され易くなる。 In addition, if the number of wins of the sub-flag "3 consecutive chirilips" in the same CT set is 17 to 24 times, an additional game will be awarded with the lottery results "Additional_10G" and "Additional_20G" shown in FIG. Both numbers will be 30 games. That is, the number of additional games (lottery result) corresponding to the lottery values "very high" and "very low" of the sub-flag "triple rip" in FIG. 55 is promoted to 30 games. Therefore, in this case, "30 games" is likely to be determined as the number of additional games for ART. Furthermore, if the number of wins for the sub-flag "3 consecutive chirilips" in the same CT set is 25 or more, the number of additional games awarded with the lottery results "Additional_10G" and "Additional_20G" shown in FIG. 55. Both will be 50 games. That is, the number of additional games (lottery result) corresponding to the lottery values "Extremely High" and "Extremely Low" of the sub-flag "Triple Chirip" in FIG. 55 is promoted to 50 games. Therefore, in this case, "50 games" is likely to be determined as the number of additional games for ART.

上述のように、本実施形態のパチスロ1では、CT中のサブフラグ「3連チリリプ」の当籤回数に応じて1回の上乗せ抽籤により上乗せできるARTゲーム数を増やすことが可能になる。また、上述のように、本実施形態では、ARTゲーム数の上乗せが行われている限り、CTは終了することなく、さらに、サブフラグEX「3連チリリプ」に当籤するとCTの再セット(ストック)が行われる。それゆえ、本実施形態では、遊技者に対して、CTが継続するほど、1ゲーム当りの上乗せ量の増加に対する期待を抱かせることができ、CT中の興趣を向上させることができる。また、1ゲーム当りの上乗せ量を増やす契機となるサブフラグ「3連チリリプ」の当籤回数は、CT1セット分の基本遊技回数(8回)よりも多い回数(9回以上)であるため、遊技者に対して過大な利益を与えてしまうことを防止でき、遊技者及び遊技店間において、利益のバランスをとることができる。 As described above, in the pachi-slot machine 1 of the present embodiment, it is possible to increase the number of ART games that can be added on by one extra lottery depending on the number of wins of the sub-flag "3-in-a-row" during the CT. Furthermore, as mentioned above, in this embodiment, as long as the number of ART games is added, the CT will not end, and if you win the sub-flag EX "Triple Chirip", the CT will be reset (stock). will be held. Therefore, in this embodiment, it is possible to make the player expect an increase in the amount of extra money per game as the CT continues, and it is possible to improve the player's interest during the CT. In addition, the number of wins for the sub-flag "3 consecutive chirilips", which is an opportunity to increase the amount of additional money per game, is greater than the number of times (9 or more) than the basic number of games for one set of CT (8 times). It is possible to prevent excessive profits from being given to players, and it is possible to balance profits between players and game parlors.

なお、本実施形態では、上述したサブフラグ「3連チリリプ」(内部当籤役「F_確チリリプ」又は「F_1確チリリプ」)の当籤回数は、同一のCTセット中において計数された回数とするが、本発明はこれに限定されない。例えば、CT中に行われるセット数上乗せ抽籤に当籤した場合に付与される新たなCTも「同一のCTセット中」に含めるようにしてもよい。 In addition, in this embodiment, the number of wins of the above-mentioned sub-flag "3 consecutive chirilip" (internal winning combination "F_certain chirilip" or "F_1 sure chirilip") is the number of times counted in the same CT set, The present invention is not limited to this. For example, a new CT given when winning a set number addition lottery performed during a CT may also be included in "in the same CT set".

[CT中セット数上乗せ抽籤テーブル]
図56は、CT中に行われるCTセットの上乗せ抽籤で用いられるCT中セット数上乗せ抽籤テーブルの構成図である。
[Additional lottery table for number of sets during CT]
FIG. 56 is a configuration diagram of a CT set number addition lottery table used in the CT set addition lottery performed during CT.

CT中セット数上乗せ抽籤テーブルは、現在のCT状態と内部当籤役(サブフラグ「リーチ目リプ(リーチ目リプ1~4)」)との各組合せと、上乗せ抽籤の各種抽籤結果(非当籤/通常CT当籤/高確率CT当籤)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The set number add-on lottery table during CT shows each combination of the current CT state and internal winning combination (sub-flag "Reach eye reply (reach eye reply 1 to 4)"), and various lottery results of the add-on lottery (non-winning/normal). The correspondence relationship between CT winning/high probability CT winning) and information on lottery values associated with each lottery result is defined.

CT中セット数上乗せ抽籤テーブルから明らかなように、CT中に内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかに当籤すると、CTセットの上乗せ抽籤に必ず当籤する(CTのセットが必ずストックされる)。なお、ストックされたCTのセットは、現在作動中のCTのセットが終了した後に開始される。 As is clear from the set number add-on lottery table during CT, if you win any of the internal winning combinations "F_Reach Eye Reply A" to "F_Reach Eye Reply D" during CT, you will definitely win the CT set add-on lottery. (CT sets are always in stock). Note that the setting of the stocked CT is started after the setting of the currently operating CT is completed.

<ボーナス状態中の遊技性>
次に、図57A~57Cを参照して、ボーナス状態中の遊技の流れについて説明する。図57Aは、一般遊技状態(ART非当籤)中に遊技状態がボーナス状態に移行した場合における遊技の流れを示す図であり、図57Bは、通常ART中に遊技状態がボーナス状態に移行した場合における遊技の流れを示す図であり、図57Cは、CT中に遊技状態がボーナス状態に移行した場合における遊技の流れを示す図である。
<Playability during bonus state>
Next, the flow of the game during the bonus state will be described with reference to FIGS. 57A to 57C. FIG. 57A is a diagram showing the flow of the game when the gaming state shifts to the bonus state during the normal gaming state (ART non-winning), and FIG. 57B shows the flow of the game when the gaming state shifts to the bonus state during the normal ART. FIG. 57C is a diagram showing the flow of the game when the gaming state shifts to the bonus state during CT.

なお、本実施形態のパチスロ1では、図57A~57Cに示すように、遊技性の面において、ボーナスの種別として通常BBと特殊BBとを設け、ボーナス状態への移行時にこのボーナスの種別が決定される。この際、特殊BBが決定された場合には、ボーナス状態の終了後、遊技状態はART準備状態を経由してCTに移行する。一方、通常BBが決定された場合には、移行先の遊技状態は、ボーナス状態に移行する前の状態に応じて異なる。 In addition, in the pachislot 1 of this embodiment, as shown in FIGS. 57A to 57C, in terms of playability, normal BB and special BB are provided as bonus types, and the bonus type is determined at the time of transition to the bonus state. be done. At this time, if a special BB is determined, after the bonus state ends, the gaming state shifts to CT via the ART preparation state. On the other hand, when the normal BB is determined, the destination gaming state differs depending on the state before the transition to the bonus state.

遊技状態が一般遊技状態から通常BBに移行した場合、図57Aに示すように、通常BB中の遊技では、内部当籤役に基づいてART抽籤が行われる。そして、このART抽籤に当籤すると、ボーナス状態の終了後、遊技状態がART準備状態を経由して通常ARTに移行する。なお、この場合、ART抽籤に当籤した後のボーナス状態中の遊技では、ARTゲーム数の上乗せ抽籤が行われる。 When the gaming state shifts from the normal gaming state to the normal BB, as shown in FIG. 57A, in the game during the normal BB, ART lottery is performed based on the internal winning combination. If the player wins this ART lottery, after the bonus state ends, the gaming state shifts to the normal ART via the ART preparation state. In this case, in the game during the bonus state after winning the ART lottery, an additional lottery for the number of ART games is performed.

遊技状態が通常ARTから通常BBに移行した場合、図57Bに示すように、通常BBの終了時にCT抽籤が行われる。このCT抽籤の当籤確率は50%であり、当籤するとボーナス状態の終了後に、遊技状態はART準備状態を経由してCTに移行する。一方、CT抽籤に非当籤である場合には、ボーナス状態の終了後に、遊技状態はART準備状態を経由して通常ARTに移行する。なお、通常ARTから移行したボーナス状態中の遊技では、ARTゲーム数の上乗せ抽籤も行われる。 When the gaming state shifts from normal ART to normal BB, as shown in FIG. 57B, CT lottery is performed at the end of normal BB. The winning probability of this CT lottery is 50%, and if the player wins, after the bonus state ends, the gaming state shifts to CT via the ART preparation state. On the other hand, if the CT lottery is non-winning, after the bonus state ends, the gaming state shifts to the normal ART via the ART preparation state. In addition, in the game during the bonus state that has been transferred from the normal ART, an additional lottery for the number of ART games is also performed.

遊技状態がCTから通常BB又は特殊BBに移行した場合、図57Cに示すように、ボーナス状態の終了後に、遊技状態はART準備状態を経由してCTに移行する。なお、CTから移行したボーナス状態中の遊技では、ARTゲーム数の上乗せ抽籤も行われる。 When the gaming state shifts from CT to normal BB or special BB, as shown in FIG. 57C, after the bonus state ends, the gaming state shifts to CT via the ART preparation state. In addition, in the game during the bonus state that has shifted from CT, an additional lottery for the number of ART games is also performed.

<ボーナス状態中の遊技で用いる各種データテーブル>
続いて、図58~図60を参照して、ボーナス状態中の遊技で行われる抽籤処理で用いられる各種データテーブルについて説明する。なお、以下に説明する各種データテーブルは、メインROM102に格納される。
<Various data tables used in games during bonus status>
Next, with reference to FIGS. 58 to 60, various data tables used in the lottery process performed in the game during the bonus state will be explained. Note that various data tables described below are stored in the main ROM 102.

[ボーナス種別抽籤テーブル]
図58は、ボーナス種別(通常BB、特殊BB)を決定する際に用いられるボーナス種別抽籤テーブルの構成図である。
[Bonus type lottery table]
FIG. 58 is a configuration diagram of a bonus type lottery table used when determining the bonus type (normal BB, special BB).

ボーナス種別抽籤テーブルは、ボーナス状態に移行する前の各遊技状態(CT及びそれ以外)と、各種抽籤結果(ボーナス種別:通常BB/特殊BB)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。なお、ボーナス種別抽籤テーブルを参照したボーナス種別の決定処理は、ボーナス状態の開始時に行われる。 The bonus type lottery table shows each gaming state (CT and other) before transitioning to the bonus state, various lottery results (bonus type: normal BB/special BB), and the lottery values associated with each lottery result. Define the correspondence with information. Note that the process of determining the bonus type with reference to the bonus type lottery table is performed at the start of the bonus state.

[ボーナス中ARTゲーム数上乗せ抽籤テーブル]
図59は、ボーナス状態中の遊技で行われるART抽籤及びARTゲーム数の上乗せ抽籤で用いられるボーナス中ARTゲーム数上乗せ抽籤テーブルの構成図である。
[Additional lottery table for number of ART games during bonus]
FIG. 59 is a configuration diagram of a bonus ART game number addition lottery table used in the ART lottery and ART game number addition lottery performed in a game during the bonus state.

ボーナス中ARTゲーム数上乗せ抽籤テーブルは、現在のボーナス種別と内部当籤役との各組合せと、上乗せ抽籤の各種抽籤結果(非当籤/5ゲーム/…/300ゲーム)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The bonus lottery table for the number of ART games during bonus is associated with each combination of the current bonus type and internal winning combination, various lottery results of the bonus lottery (non-winning/5 games/.../300 games), and each lottery result. The correspondence relationship with the information on the selected lottery value is defined.

本実施形態では、ART非当籤の状態(一般遊技状態から移行した通常BBにおいて、ART抽籤に当籤するまでの状態)では、ボーナス中ARTゲーム数上乗せ抽籤テーブルは、ART抽籤に用いられる。具体的には、ART非当籤の状態において、ボーナス中ARTゲーム数上乗せ抽籤テーブルを用いた抽籤により1ゲーム以上(図59に示す例では50ゲーム以上)の上乗せゲーム数が決定されると、ART抽籤に当籤するとともに、対応するゲーム数がARTゲーム数として付与される。一方、ART当籤後の状態では、ボーナス中ARTゲーム数上乗せ抽籤テーブルは、ARTゲーム数の上乗せ抽籤のみに用いられる。 In this embodiment, in the ART non-winning state (the state until the ART lottery is won in the normal BB after transitioning from the normal gaming state), the bonus ART game number addition lottery table is used for the ART lottery. Specifically, in the state of ART non-winning, when the number of additional games of 1 or more (50 games or more in the example shown in FIG. 59) is determined by lottery using the ART game number addition lottery table during bonus, ART When the lottery is won, the corresponding number of games is given as the number of ART games. On the other hand, in the state after ART winning, the ART game number addition lottery table during bonus is used only for the ART game number addition lottery.

[ボーナス終了時CT抽籤テーブル]
図60は、ボーナス状態の終了時に行われるCT抽籤で用いられるボーナス終了時CT抽籤テーブルの構成図である。
[CT lottery table at the end of bonus]
FIG. 60 is a configuration diagram of a bonus end CT lottery table used in CT lottery performed at the end of a bonus state.

ボーナス終了時CT抽籤テーブルは、ボーナス種別(通常BB、特殊BB)とボーナス状態に移行する前の遊技状態(通常CT中、高確率CT中)との各組合せと、CT抽籤の各種抽籤結果(非当籤/通常CT当籤/高確率CT当籤)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。ボーナス終了時CT抽籤テーブルから明らかなように、例えば、通常ART中に通常BBが行われると、ボーナス状態の終了時に50%の確率でCTに当籤する。 The CT lottery table at the end of the bonus shows each combination of the bonus type (normal BB, special BB) and the gaming state before transitioning to the bonus state (normal CT, high probability CT), and various CT lottery results ( A correspondence relationship between non-winning/normal CT winning/high probability CT winning) and information on lottery values associated with each lottery result is defined. As is clear from the bonus end CT lottery table, for example, if a normal BB is performed during normal ART, there is a 50% probability of winning the CT at the end of the bonus state.

<一般遊技状態中の例外的な遊技性>
次に、図61を参照して、一般遊技状態中の例外的な遊技の流れについて説明する。
<Exceptional gameplay during normal gaming conditions>
Next, with reference to FIG. 61, the flow of an exceptional game during the normal game state will be described.

本実施形態のパチスロ1における基本的な遊技状態の流れでは、一般遊技状態中に遊技状態が通常遊技状態からCZに移行し、CZにおいてART抽籤に当籤することにより遊技状態がART遊技状態に移行する。そして、本実施形態では、RT4状態において報知を行うことによりART遊技状態を実現している。また、本実施形態では、図61に示すように、停止表示される図柄組合せに応じてRT状態の移行制御を行う。 In the basic flow of the gaming state in Pachislot 1 of this embodiment, the gaming state shifts from the normal gaming state to CZ during the normal gaming state, and by winning the ART lottery in CZ, the gaming state shifts to the ART gaming state. do. In this embodiment, the ART gaming state is realized by providing notification in the RT4 state. Further, in this embodiment, as shown in FIG. 61, transition control of the RT state is performed according to the symbol combination that is stopped and displayed.

なお、RT状態を移行させるための図柄組合せは、遊技者の停止操作の順序(押し順)に応じて停止表示されるもの(図24参照)であるので、報知が行われない場合であっても偶然、RT状態がRT4状態に移行することもある。また、RT4状態では、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定される可能性があるので、一般遊技状態(非ART)中であっても、特別な特典が付与されるリーチ目(略称「リーチ目リプ」に係る図柄組合せ)を表示することができる。 Note that the symbol combination for transitioning to the RT state is one that is stopped and displayed according to the order of the player's stop operations (press order) (see FIG. 24), so even if no notification is made, However, the RT state may change to the RT4 state by chance. In addition, in the RT4 state, there is a possibility that any of the internal winning combinations “F_Reach-to-Reach Reply A” to “F_Reach-to-Reach Reply D” will be determined, so even in the normal gaming state (non-ART), It is possible to display the reach number (symbol combination related to "reach number reply" for short) that gives a special benefit.

そこで、本実施形態のパチスロ1では、図61に示すように、一般遊技状態(非ART)中に偶然、RT状態がRT4状態に移行し、略称「リーチ目リプ」に係る図柄組合せが表示可能な状態になると、CZを経由することなく、遊技状態をART遊技状態(通常ART)に移行可能にする。 Therefore, in the Pachislot 1 of this embodiment, as shown in FIG. 61, the RT state accidentally shifts to the RT4 state during the normal gaming state (non-ART), and a symbol combination related to the abbreviation "Reach Eye Rip" can be displayed. When the state is reached, the gaming state can be shifted to the ART gaming state (normally ART) without going through CZ.

より具体的には、一般遊技状態で、かつ、RT4状態中に内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定されると、フラグ変換抽籤を行い、このフラグ変換抽籤に当籤すると、略称「リーチ目リプ」に係る図柄組合せを表示するための報知(ナビ)が行われるとともに、ARTの権利が付与される。一方、一般遊技状態で、かつ、RT4状態中に内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定された場合において、フラグ変換抽籤に非当籤となると、略称「リプレイ」に係る図柄組合せを表示するための報知が行われ、略称「リーチ目リプ」に係る図柄組合せが表示されないような制御が行われる。 More specifically, in the normal gaming state and during the RT4 state, when any of the internal winning combinations "F_Reach-to-Reach Reply A" to "F_Reach-to-Reach Reply D" is determined, a flag conversion lottery is performed, If you win this flag conversion lottery, you will be notified (navigation) to display the symbol combination related to the abbreviation "Reach Eye Reply" and you will be granted the right to ART. On the other hand, in the normal gaming state and in the RT4 state, when any of the internal winning combinations "F_Reach-to-Reach Reply A" to "F_Reach-to-Reach Reply D" is determined, if the flag conversion lottery is not won, A notification for displaying the symbol combination related to the abbreviation "Replay" is performed, and control is performed such that the symbol combination related to the abbreviation "Reach Eye Reply" is not displayed.

<一般遊技状態中の例外的な遊技制御で用いる各種データテーブル>
次に、図62を参照して、上述した一般遊技状態中の例外的な遊技制御で行われる抽籤処理で用いるデータテーブルについて説明する。なお、以下に説明するデータテーブルは、メインROM102に格納される。
<Various data tables used for exceptional game control during normal gaming state>
Next, with reference to FIG. 62, a data table used in the lottery process performed under exceptional game control during the above-mentioned normal gaming state will be described. Note that the data table described below is stored in the main ROM 102.

[非ART中フラグ変換抽籤テーブル]
図62は、一般遊技状態で、かつ、RT4状態中の遊技で行われるフラグ変換抽籤で用いられる非ART中フラグ変換抽籤テーブルの構成図である。
[Non-ART flag conversion lottery table]
FIG. 62 is a configuration diagram of a non-ART flag conversion lottery table used in a flag conversion lottery performed in a game in the normal gaming state and in the RT4 state.

非ART中フラグ変換抽籤テーブルは、内部当籤役(「F_リーチ目リプA」~「F_リーチ目リプD」)と、フラグ変換抽籤の抽籤結果(変換無し/変換あり)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The non-ART flag conversion lottery table contains the internal winning combinations (“F_Reach-to-reach Reply A” to “F_Reach-to-reach Reply D”), the lottery results of the flag conversion lottery (without conversion/with conversion), and each lottery result. The correspondence relationship with the associated lottery value information is defined.

<メイン側の制御による報知機能>
従来のパチスロでは、ART中にサブ(副制御基板72)側の制御により、リールの停止操作の情報(押し順など)の報知(ナビ)を行っていた。しかしながら、この報知の有無が遊技者の利益(いわゆる、出玉)に影響を与えるため、近年では、遊技者の利益を管理するメイン(主制御基板71)側で報知を行うことが求められている。そこで、本実施形態のパチスロ1では、上述のように、メイン側で制御される情報表示器6に停止操作の情報を報知するための指示モニタ(不図示)を設け、メイン側の制御により、リールの停止操作の情報を報知する機能が設けられている。
<Notification function controlled by main side>
In conventional pachi-slot machines, during ART, information on reel stop operations (press order, etc.) is notified (navigation) under control of the sub (sub-control board 72) side. However, since the presence or absence of this notification affects the player's profits (so-called balls played), in recent years, it has become necessary to provide notification on the main (main control board 71) side that manages the player's profits. There is. Therefore, in the pachislot 1 of this embodiment, as described above, an instruction monitor (not shown) is provided to notify the information display 6 of the stop operation to the information display 6 controlled by the main side, and under the control of the main side, A function is provided to notify information about a reel stop operation.

ここで、図63A~63Dに、本実施形態のパチスロ1において、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す。なお、図63Aは、ART準備状態における、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す図であり、図63Bは、ART(通常ART又はCT)中における、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す図である。また、図63Cは、RT5状態中(BB1フラグ間)における、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す図であり、図63Dは、RT5状態中(BB2フラグ間)における、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す図である。 Here, FIGS. 63A to 63D show the correspondence between the notification (navigation) performed on the main side and the notification (navigation) performed on the sub side in the pachi-slot machine 1 of this embodiment. Note that FIG. 63A is a diagram showing the correspondence between the notification (navigation) performed on the main side and the notification (navigation) performed on the sub side in the ART preparation state, and FIG. FIG. 2 is a diagram showing the correspondence between notifications (navigation) performed on the main side and notifications (navigation) performed on the sub side. Further, FIG. 63C is a diagram showing the correspondence between the notification (navigation) performed on the main side and the notification (navigation) performed on the sub side during the RT5 state (between BB1 flags), and FIG. (Between BB2 flags) is a diagram showing the correspondence between notification (navigation) performed on the main side and notification (navigation) performed on the sub side.

本実施形態では、図63A~63Dに示すように、メイン(主制御基板71)側では、指示モニタに「1」~「11」の数値を表示することにより、リールの停止操作の情報を報知する。なお、指示モニタに表示されるこの「1」~「11」の数値は、それぞれが報知する停止操作の内容に一義的に対応している。 In this embodiment, as shown in FIGS. 63A to 63D, the main (main control board 71) side notifies information about the reel stop operation by displaying numerical values from "1" to "11" on the instruction monitor. do. Note that the numerical values "1" to "11" displayed on the instruction monitor uniquely correspond to the contents of the stop operation that they each notify.

具体的には、数値「1」~「3」はそれぞれ、第1停止操作を行うリールの種別を示しており、数値「1」は第1停止操作を左リール3Lに対して行うことを意味し、数値「2」は第1停止操作を中リール3Cに対して行うことを意味し、数値「3」は第1停止操作を右リール3Rに対して行うことを意味する。 Specifically, the numbers "1" to "3" each indicate the type of reel on which the first stop operation is performed, and the number "1" means that the first stop operation is performed on the left reel 3L. However, the numerical value "2" means that the first stopping operation is performed on the middle reel 3C, and the numerical value "3" means that the first stopping operation is performed on the right reel 3R.

また、数値「4」~「9」はそれぞれ、報知する押し順を示しており、数値「4」は押し順が「左、中、右」の順であることを意味し、数値「5」は押し順が「左、右、中」の順であることを意味し、数値「6」は押し順が「中、左、右」の順であることを意味し、数値「7」は押し順が「中、右、左」の順であることを意味し、数値「8」は押し順が「右、左、中」の順であることを意味し、数値「9」は押し順が「右、中、左」の順であることを意味する。 In addition, the numbers "4" to "9" each indicate the push order to be notified, and the number "4" means that the push order is "left, middle, right", and the number "5" means that the pressing order is "left, right, middle", the number "6" means that the pressing order is "middle, left, right", and the number "7" means that the pressing order is "left, right, middle". The number "8" means that the pressing order is "right, left, middle", and the number "9" means that the pressing order is "middle, right, left". This means that the order is "right, middle, left."

また、数値「10」及び「11」はそれぞれ、ボーナス役を報知するものであり、数値「10」は、コンビネーション名称「C_BB1」に係る図柄組合せ(図柄「白7」-図柄「白7」-図柄「白7」)を意味し、数値「11」は、コンビネーション名称「C_BB2」に係る図柄組合せ(図柄「青7」-図柄「青7」-図柄「青7」)を意味する。 In addition, the numbers "10" and "11" respectively notify the bonus combination, and the number "10" is the symbol combination (symbol "white 7" - symbol "white 7") related to the combination name "C_BB1". The numerical value "11" means the symbol combination (design "Blue 7" - symbol "Blue 7" - symbol "Blue 7") related to the combination name "C_BB2".

なお、メイン側(指示モニタ)で報知する数値「1」~「11」は、報知する停止操作の内容に一義的に対応しているものの、全ての遊技者が、その数値に基づいて、明確に報知内容を把握できるとは限らない。例えば、メイン側で指示モニタに数値「6」を表示しただけでは、遊技者によっては報知内容を把握できない可能性もある。 Although the numbers "1" to "11" notified on the main side (instruction monitor) uniquely correspond to the content of the stop operation to be notified, all players can It is not always possible to understand the contents of the notification. For example, just by displaying the numerical value "6" on the instruction monitor on the main side, some players may not be able to grasp the content of the notification.

そこで、本実施形態のパチスロ1では、メイン側の報知と併せてサブ側でもストップボタンの停止操作に係る情報を報知する。具体的には、サブ側で制御される表示装置11(プロジェクタ機構211及び表示ユニット212)を用いて、サブ側の制御により停止操作に係る情報の報知を行う。 Therefore, in the pachi-slot machine 1 of this embodiment, information related to the stop operation of the stop button is notified on the sub-side in addition to the notification on the main side. Specifically, the display device 11 (projector mechanism 211 and display unit 212) controlled by the sub side is used to notify information related to the stop operation under the control of the sub side.

例えば、第1停止操作を左リール3Lに対して行う押し順を報知する場合、メイン側で指示モニタに数値「1」を表示するとともに、サブ側では、表示装置11の表示画面内の左リール3Lの上方に数値「1」と表示し、左リール3Lが第1停止操作の対象であることを報知する。また、押し順「中、左、右」を報知する場合、メイン側で指示モニタに数値「6」を表示するとともに、サブ側では、表示装置11の表示画面内の中リール3Cの上方に数値「1」を表示し、左リール3Lの上方に数値「2」を表示し、右リール3Rの上方に数値「3」を表示し、この表示により押し順が「中、左、右」の順であることを報知する。また、内部当籤役「F_BB1」が決定されている場合、メイン側で指示モニタに数値「10」を表示するとともに、サブ側では、表示装置11の表示画面に「白7」-「白7」-「白7」の図柄組合せに関する情報を表示し、遊技者に対して狙うべき図柄を報知する。 For example, when notifying the pressing order in which the first stop operation is performed on the left reel 3L, the main side displays the number "1" on the instruction monitor, and the sub side displays the left reel on the display screen of the display device 11. A numerical value "1" is displayed above 3L to notify that the left reel 3L is the target of the first stop operation. In addition, when notifying the push order "middle, left, right", the main side displays the numerical value "6" on the instruction monitor, and the sub side displays the numerical value above the middle reel 3C on the display screen of the display device 11. "1" is displayed, the number "2" is displayed above the left reel 3L, and the number "3" is displayed above the right reel 3R, and the pressing order is "middle, left, right" by this display. Notify that this is the case. In addition, when the internal winning combination "F_BB1" is determined, the main side displays the numerical value "10" on the instruction monitor, and the sub side displays "White 7" - "White 7" on the display screen of the display device 11. -Display information regarding the symbol combination of "White 7" and notify the player of the symbols to aim for.

なお、メイン側で報知を行うタイミングは、少なくとも報知を行う一遊技の期間であれば任意のタイミングに設定することができる。例えば、遊技者の開始操作を検知した(受け付けた)タイミングでメイン側の報知を行ってもよいし、リールの回転開始時にメイン側の報知を行ってもよいし、第1停止操作~第3停止操作のいずれかを検知したタイミングでメイン側の報知を行ってもよい。一方、サブ側で報知を行うタイミングは、少なくとも第1停止操作よりも前のタイミングであることが好ましい。それゆえ、本実施形態のパチスロ1では、開始操作を検知したタイミング、又は、リールの回転開始時のタイミングで、メイン側及びサブ側の双方において報知(ナビ)を行う。これにより、遊技者が停止操作を行う前に、メイン側の指示モニタ及びサブ側の表示装置11の双方において停止操作の情報が報知される。 It should be noted that the timing at which the notification is made on the main side can be set at any timing as long as it is at least during the period of one game in which the notification is to be made. For example, the main side may be notified at the timing when the player's start operation is detected (accepted), the main side may be notified when the reels start rotating, or the first to third stop operation may be notified. The main side may be notified at the timing when any of the stop operations is detected. On the other hand, it is preferable that the timing at which the notification is performed on the sub side is at least before the first stop operation. Therefore, in the pachi-slot machine 1 of this embodiment, notification (navigation) is performed on both the main side and the sub side at the timing when the start operation is detected or at the timing when the rotation of the reels is started. As a result, before the player performs the stop operation, information on the stop operation is reported on both the main instruction monitor and the sub-side display device 11.

ART準備状態では、図63Aに示すように、メイン側の制御により、「ベルナビ」、「維持リプナビ」、「RT3移行リプナビ」及び「RT4移行リプナビ」と称する報知(ナビ)が行われる。「ベルナビ」では、内部当籤役「F_3択ベル_1st」~「F_3択ベル_3rd」が決定された際に、略称「ベル」に係る図柄組合せ(図29参照)を有効ライン上に停止表示させるための押し順が報知される。「維持リプナビ」では、内部当籤役「F_維持リプ_1st」~「F_維持リプ_3rd」が決定された際に、略称「リプレイ」に係る図柄組合せ(図28参照)を有効ライン上に停止表示させるための押し順が報知される。「RT3移行リプナビ」では、内部当籤役「F_RT3移行リプ_1st」~「F_RT3移行リプ_3rd」が決定された際に、略称「RT3移行リプ」に係る図柄組合せ(図28参照)を有効ライン上に停止表示させるための押し順が報知される。また、「RT4移行リプナビ」では、内部当籤役「F_RT4移行リプ_123」~「F_RT4移行リプ_3rd」が決定された際に、略称「RT4移行リプ」に係る図柄組合せ(図28参照)を有効ライン上に停止表示させるための押し順が報知される。 In the ART preparation state, as shown in FIG. 63A, notifications (navigations) called "BelNavi", "Maintenance RipNavi", "RT3 Transition RipNavi", and "RT4 Transition RipNavi" are performed under the control of the main side. In "BellNavi", when the internal winning combination "F_3 choice Bell_1st" to "F_3 choice Bell_3rd" is determined, the symbol combination related to the abbreviation "Bell" (see Figure 29) is stopped and displayed on the active line. The order in which the keys are pressed is notified. In "Maintenance RipNavi", when the internal winning combination "F_Maintenance Rep_1st" to "F_Maintenance Rep_3rd" is determined, the symbol combination related to the abbreviation "Replay" (see Figure 28) is stopped and displayed on the active line. You will be notified of the order of presses. In "RT3 Transition Rep Navi", when the internal winning combination "F_RT3 Transition Rep_1st" to "F_RT3 Transition Rep_3rd" is determined, the symbol combination (see Figure 28) related to the abbreviation "RT3 Transition Rep" is placed on the active line. The pressing order for stopping the display will be notified. In addition, in "RT4 Transition Rip Navi", when the internal winning combination "F_RT4 Transition Rip_123" to "F_RT4 Transition Rip_3rd" is determined, the symbol combination (see Figure 28) related to the abbreviation "RT4 Transition Rip" is placed on the active line. You will be notified of the order in which you should press the button to stop the display on the top.

また、ART遊技状態(通常ART又はCT)中では、図63Bに示すように、メイン側の制御により、「ベルナビ」、「維持リプナビ」、「RT3移行リプナビ」及び「RT4移行リプナビ」と称する報知(ナビ)が行われる。なお、ART遊技状態(RT4状態)中の遊技は、フラグ変換抽籤が行われ、この抽籤結果に基づいて略称「3連チリリプ」、「リーチ目リプ」又は「リプレイ」に係る図柄組合せを表示させるための押し順が報知されるが、この報知は、サブ側のみで行われ、メイン側では行われない。 In addition, during the ART gaming state (normally ART or CT), as shown in FIG. 63B, the main side controls the notifications called "BelNavi", "Maintenance RipNavi", "RT3 Transition RipNavi", and "RT4 Transition RipNavi". (navigation) is carried out. In addition, in the game during the ART gaming state (RT4 state), a flag conversion lottery is performed, and based on this lottery result, symbol combinations related to the abbreviations "Triple Chirilip", "Reach Eye Reply", or "Replay" are displayed. The order in which the buttons are pressed is notified, but this notification is only made on the sub side and not on the main side.

上述のように、略称「3連チリリプ」又は「リーチ目リプ」に係る図柄組合せは、特別な特典の付与に関係しているため、報知の有無が遊技者の利益(出玉)に影響を与えるように見えるが、実際には、本実施形態のパチスロ1では、特別な特典は、フラグ変換抽籤の抽籤結果に基づいて付与されるものであるので、表示される図柄組合せは付与する特典に対して影響を与えない。それゆえ、例えば、フラグ変換抽籤に当籤している状態において、仮に、略称「リプレイ」に係る図柄組合せが停止表示されてしまっても、特別な特典が付与される。一方、フラグ変換抽籤に当籤していない状態において、仮に、略称「3連チリリプ」又は「リーチ目リプ」に係る図柄組合せを停止表示できたとしても、特別な特典は付与されない。本実施形態のパチスロ1では、このように表示される図柄組合せが遊技者の利益(出玉)に影響を与えない場合、メイン側の指示モニタでの報知を行わずに、サブ側で制御される表示装置11でのみ報知を行う。 As mentioned above, symbol combinations related to the abbreviation "Triple Chirip" or "Reach Eye Rep" are related to the granting of special benefits, so the presence or absence of notification will affect the player's profits (balls paid). However, in reality, in Pachislot 1 of this embodiment, special benefits are awarded based on the lottery results of the flag conversion lottery, so the symbol combinations displayed do not depend on the bonuses to be awarded. has no effect on Therefore, for example, even if the symbol combination related to the abbreviation "Replay" is stopped and displayed in a state where the flag conversion lottery is won, a special benefit will be given. On the other hand, even if a symbol combination related to the abbreviation "Triple Chirilip" or "Reach Eye Reply" can be stopped and displayed in a state where the flag conversion lottery has not been won, no special benefit will be given. In Pachislot 1 of this embodiment, if the symbol combinations displayed in this way do not affect the player's profit (balls played), the symbol combinations are controlled on the sub side without being notified on the instruction monitor on the main side. The notification is made only on the display device 11 that is used.

また、RT5状態(フラグ間状態)中では、図63C及び63Dに示すように、内部当籤役として持ち越されているボーナス役に係る図柄組合せを遊技者に狙わせる旨の情報が報知される。例えば、内部当籤役「F_BB1」が持ち越されている場合には、図63Cに示すように、メイン側の制御により、「白7ナビ」と称する報知(ナビ)が行われ、内部当籤役「F_BB2」が持ち越されている場合には、図63Dに示すように、メイン側の制御により、「青7ナビ」と称する報知(ナビ)が行われる。 In addition, in the RT5 state (inter-flag state), as shown in FIGS. 63C and 63D, information is notified to the effect that the player should aim for the symbol combination related to the bonus combination carried over as an internal winning combination. For example, when the internal winning combination "F_BB1" is carried over, as shown in FIG. ” has been carried over, as shown in FIG. 63D, a notification (navigation) called “Blue 7 Navi” is performed under the control of the main side.

「白7ナビ」では、内部当籤役「F_BB1」に対応する図柄組合せ、すなわち、コンビネーション名称「C_BB1」に係る図柄組合せ(「白7」-「白7」-「白7」:図28参照)を有効ライン上に停止表示させるための停止操作の情報が報知される。また、「青7ナビ」では、内部当籤役「F_BB2」に対応する図柄組合せ、すなわち、コンビネーション名称「C_BB2」に係る図柄組合せ(「青7」-「青7」-「青7」:図28参照)を有効ライン上に停止表示させるための停止操作の情報が報知される。 In "White 7 Navi", the symbol combination corresponding to the internal winning combination "F_BB1", that is, the symbol combination related to the combination name "C_BB1" ("White 7" - "White 7" - "White 7": see Figure 28) Information on a stop operation for stopping and displaying on the effective line is notified. In addition, in "Blue 7 Navi", the symbol combination corresponding to the internal winning combination "F_BB2", that is, the symbol combination related to the combination name "C_BB2" ("Blue 7" - "Blue 7" - "Blue 7": Figure 28 Information on a stop operation for stopping and displaying (see) on the effective line is notified.

フラグ間状態において、ボーナス役と、内部当籤役「はずれ」、「F_特殊1」、「F_特殊2」及び「F_特殊3」のいずれかとが決定されている場合、図24で説明したように、ボーナス役(BB役)に係る図柄組合せを有効ライン上に停止表示することができる。しかしながら、内部当籤役「はずれ」、「F_特殊1」、「F_特殊2」及び「F_特殊3」以外の内部当籤役とボーナス役とが当籤している場合には、ボーナス役に係る図柄組合せを有効ライン上に停止表示することができない。それゆえ、本実施形態では、図63C及び63Dに示すように、持ち越されているボーナス役と、内部当籤役「はずれ」、「F_特殊役1」、「F_特殊役2」及び「F_特殊役3」のいずれかとが当籤としている場合に限り、メイン側の制御による「白7ナビ」又は「青7ナビ」と称する報知が行われる。それゆえ、本実施形態では、メイン側の制御による「白7ナビ」又は「青7ナビ」と称する報知(ナビ)を、ボーナス役を入賞させることのできる適切なタイミングで行うことができる。 In the inter-flag state, if the bonus combination and any of the internal winning combinations "Lose", "F_Special 1", "F_Special 2", and "F_Special 3" are determined, as explained in FIG. 24, , symbol combinations related to the bonus combination (BB combination) can be stopped and displayed on the active line. However, if an internal winning combination other than internal winning combinations "Lose", "F_Special 1", "F_Special 2", and "F_Special 3" and a bonus combination are won, the symbol combination related to the bonus combination It is not possible to display the stop on the valid line. Therefore, in this embodiment, as shown in FIGS. 63C and 63D, the carried-over bonus combinations and the internal winning combinations of "lost", "F_special combination 1", "F_special combination 2", and "F_special combination" 3" is the winning number, a notification called "White 7 Navi" or "Blue 7 Navi" is made under the control of the main side. Therefore, in this embodiment, the notification (navigation) called "White 7 Navi" or "Blue 7 Navi" can be performed under the control of the main side at an appropriate timing that allows the bonus combination to be won.

なお、本実施形態のパチスロ1には、例えば、ボーナス確定画面を表示することや、ボーナス確定ランプを点灯させることなどにより、ボーナス告知を行う機能も設けられている。そこで、メイン側では、ボーナス役が内部当籤役として決定されていることを告知(ボーナス告知)した後にのみ、「白7ナビ」又は「青7ナビ」と称するナビを行うようにしてもよい。 Note that the pachi-slot machine 1 of this embodiment is also provided with a function of notifying the bonus by, for example, displaying a bonus confirmation screen or lighting a bonus confirmation lamp. Therefore, the main side may perform a navigation called "White 7 Navi" or "Blue 7 Navi" only after announcing that the bonus combination has been determined as an internal winning combination (bonus notification).

ボーナス告知としては、例えば、複数回の遊技期間に渡って行われる演出(いわゆる連続演出)を行い、この連続演出の結果に応じてボーナス確定画面を表示するような演出が一般的に行われている。このような連続演出の最中にメイン側で「白7ナビ」などを行うと、連続演出の結果が途中で分かってしまうので、興趣を損ねてしまう可能性がある。そこで、本実施形態では、主制御基板71は、ボーナス告知が行われた後に、メイン側の制御による「白7ナビ」又は「青7ナビ」と称する報知(ナビ)が行われる。 As a bonus announcement, for example, a performance that is performed over multiple gaming periods (so-called continuous performance) is generally performed, and a bonus confirmation screen is displayed depending on the result of this continuous performance. There is. If ``White 7 Navi'' is performed on the main side during such a continuous performance, the result of the continuous performance will be known midway through, which may lead to a loss of interest. Therefore, in the present embodiment, after the bonus announcement is made, the main control board 71 makes a notification (navigation) called "White 7 Navi" or "Blue 7 Navi" under the control of the main side.

なお、ボーナス告知が行われたタイミングをメイン側で把握可能にする手法は任意である。その一手法として、ボーナス役が内部当籤役として決定されると、主制御基板71がボーナス告知終了までに要するゲーム数を決定し、このゲーム数の遊技を消化した後に、「白7ナビ」又は「青7ナビ」と称する報知(ナビ)を行う手法が考えられる。より具体的には、主制御基板71は、ボーナス告知終了までに要するゲーム数を決定すると、このゲーム数を副制御基板72に通知する。副制御基板72は、このゲーム数に従い演出の制御を行い、該ゲーム数の遊技が消化されたタイミングでボーナス確定画面を表示することにより、メイン側においてボーナス告知が行われたタイミングを把握することができる。すなわち、主制御基板71は、ボーナス役が持ち越されていない状態でボーナス役を内部当籤役として決定してからの単位遊技の回数を計数し、その計数結果が所定回数に達した後、ボーナス役と、内部当籤役「はずれ」、「F_特殊役1」、「F_特殊役2」及び「F_特殊役3」のいずれかとが内部当籤役として決定された場合に、「白7ナビ」又は「青7ナビ」を行う。 Note that any method can be used to enable the main side to grasp the timing at which the bonus announcement has been made. As one method, when the bonus combination is determined as an internal winning combination, the main control board 71 determines the number of games required until the end of the bonus announcement, and after playing this number of games, "White 7 Navi" or A method of providing notification (navigation) called "Blue 7 Navi" can be considered. More specifically, upon determining the number of games required until the end of the bonus announcement, the main control board 71 notifies the sub control board 72 of this number of games. The sub-control board 72 controls the performance according to the number of games, and displays the bonus confirmation screen at the timing when the number of games has been played, so that the main side can grasp the timing at which the bonus announcement is made. Can be done. That is, the main control board 71 counts the number of unit games after the bonus combination is determined as an internal winning combination in a state where the bonus combination is not carried over, and after the counting result reaches a predetermined number of times, the main control board 71 executes the bonus combination. , and if any of the internal winning combinations ``Lose'', ``F_Special 1'', ``F_Special 2'', and ``F_Special 3'' is determined as the internal winning combination, ``White 7 Navi'' or ``White 7 Navi'' or `` Perform "Blue 7 Navi".

また、他の手法としては、ボーナス告知をサブ側ではなくメイン側において制御する手法が考えられる。より具体的には、主制御基板71は、ボーナス役が持ち越されていない状態でボーナス役を内部当籤役として決定すると、表示装置11で実行する演出(少なくとも演出に要するゲーム数)を決定し、副制御基板72に通知する。副制御基板72が通知された演出を実行し、ボーナス確定画面を表示することにより、メイン側においてボーナス告知が行われたタイミングを把握することができる。 Another possible method is to control the bonus notification on the main side rather than on the sub side. More specifically, when the main control board 71 determines the bonus role as an internal winning role in a state where the bonus role is not carried over, it determines the performance to be performed on the display device 11 (at least the number of games required for the performance), The sub control board 72 is notified. The sub control board 72 executes the notified effect and displays the bonus confirmation screen, so that the main side can grasp the timing at which the bonus announcement was made.

なお上述した2つの手法以外の他の手法によりボーナス告知が行われたタイミングをメイン側で把握可能にする構成にしてもよい。この場合、主制御基板71は、副制御基板72などからの信号を受け付けることができないため、主制御基板71が受け付け可能な信号に基づいてボーナス告知が行われたタイミングを把握する必要がある。例えば、停止操作に伴う信号は、主制御基板71が受け付け可能であるため、ボーナス役が内部当籤役として決定されている状態で、所定の停止操作(例えば、順押し以外)が行われた場合に、ボーナス告知を行う手法も考えられる。具体的には、副制御基板72は、主制御基板71から内部当籤役に関する情報と停止操作に関する情報とを取得し、これらの情報の組合せが所定の組合せである場合にボーナス告知を行う。このようなボーナス告知の手法を採用することにより、ボーナス告知の契機を主制御基板71でも把握することができるため、メイン側においてボーナス告知が行われたタイミングを把握することができる。 It should be noted that a configuration may be adopted in which the main side can grasp the timing at which the bonus announcement is made using a method other than the above-mentioned two methods. In this case, since the main control board 71 cannot accept signals from the sub-control board 72 or the like, it is necessary to grasp the timing at which the bonus announcement was made based on the signals that the main control board 71 can accept. For example, since the main control board 71 can receive a signal associated with a stop operation, if a predetermined stop operation (for example, other than sequential pressing) is performed while the bonus combination is determined as an internal winning combination. Another possible method would be to announce a bonus. Specifically, the sub-control board 72 acquires information regarding the internal winning combination and information regarding the stop operation from the main control board 71, and makes a bonus announcement when the combination of these pieces of information is a predetermined combination. By employing such a bonus notification method, the main control board 71 can also grasp the timing of the bonus notification, so that the main side can grasp the timing at which the bonus notification was made.

<主制御回路の動作説明>
次に、図64~図170を参照して、主制御回路90のメインCPU101が、プログラムを用いて実行する各種処理の内容について説明する。
<Operation explanation of main control circuit>
Next, with reference to FIGS. 64 to 170, the contents of various processes executed by the main CPU 101 of the main control circuit 90 using programs will be described.

[電源投入(リセット割込)時処理]
まず、メインCPU101の制御により行われるパチスロ1の電源投入(リセット割込)時処理を、図64及び図65を参照して説明する。図64は、電源投入(リセット割込)時処理の手順を示すフローチャートであり、図65A~65Cは、それぞれ、該フローチャート中のS2、S7及びS8、並びに、S13の処理を実行するためのソースプログラムの一例を示す図である。なお、図64に示す電源投入(リセット割込)時処理は、電源管理回路93が、マイクロプロセッサ91に電源電圧の供給が開始されたことを検知した際に、リセット信号をマイクロプロセッサ91の「XSRST」端子に出力し、それにより、マイクロプロセッサ91の割込みコントローラ112からメインCPU101に出力される割込要求信号に基づいて、実行される。
[Processing at power-on (reset interrupt)]
First, the power-on (reset interrupt) processing of the pachi-slot machine 1 performed under the control of the main CPU 101 will be described with reference to FIGS. 64 and 65. FIG. 64 is a flowchart showing the procedure of processing at power-on (reset interrupt), and FIGS. 65A to 65C are sources for executing the processing of S2, S7, S8, and S13 in the flowchart, respectively. FIG. 3 is a diagram showing an example of a program. Note that in the power-on (reset interrupt) processing shown in FIG. XSRST" terminal, and is thereby executed based on an interrupt request signal output from the interrupt controller 112 of the microprocessor 91 to the main CPU 101.

まず、メインCPU101は、電源監視ポート(電源監視手段)がオン状態であるか否かを判別する(S1)。 First, the main CPU 101 determines whether the power monitoring port (power monitoring means) is in the on state (S1).

S1において、メインCPU101が、電源監視ポートがオン状態であると判別したとき(S1がYES判定の場合)、メインCPU101は、S1の処理を繰り返す。なお、ここでいう、電源監視ポートがオン状態とは、メインCPU101に供給されている電源電圧(DC+5V)が安定していない状態のことである。 In S1, when the main CPU 101 determines that the power monitoring port is in the on state (YES in S1), the main CPU 101 repeats the process in S1. Note that the power monitoring port is in an on state here, which means a state in which the power supply voltage (DC+5V) supplied to the main CPU 101 is not stable.

一方、S1において、メインCPU101が、電源監視ポートがオン状態でないと判別したとき(S1がNO判定の場合)、メインCPU101は、タイマー回路113(PTC)の初期化処理を行う(S2)。この処理では、メインCPU101は、タイマー回路113の初期設定を行う。具体的には、メインCPU101は、タイマー用プリスケーラレジスタ(不図示)に分周比をセットし、タイマー用制御レジスタ(不図示)に割り込み可等の設定を行い、タイマー用カウンタ(不図示)の初期カウント値を設定する。 On the other hand, when the main CPU 101 determines in S1 that the power monitoring port is not in the on state (NO in S1), the main CPU 101 performs initialization processing for the timer circuit 113 (PTC) (S2). In this process, the main CPU 101 initializes the timer circuit 113. Specifically, the main CPU 101 sets a frequency division ratio in a timer prescaler register (not shown), sets the timer control register (not shown) to enable interrupts, and controls the timer counter (not shown). Set the initial count value.

次いで、メインCPU101は、主制御回路90及び副制御回路200間用の第1シリアル通信回路114(SCU1)の初期化処理、及び、第2インターフェースボード用の第2シリアル通信回路115(SCU2)の初期化処理を行う(S3)。次いで、メインCPU101は、乱数回路110(RDG)の初期化処理を行う(S4)。次いで、メインCPU101は、メインRAM103の書き込みテストを行う(S5)。 Next, the main CPU 101 initializes the first serial communication circuit 114 (SCU1) for use between the main control circuit 90 and the sub-control circuit 200, and initializes the second serial communication circuit 115 (SCU2) for the second interface board. Initialization processing is performed (S3). Next, the main CPU 101 performs initialization processing of the random number circuit 110 (RDG) (S4). Next, the main CPU 101 performs a write test on the main RAM 103 (S5).

次いで、メインCPU101は、書き込みテストの結果、メインRAM103への書き込みが正常に行われたか否かを判別する(S6)。 Next, the main CPU 101 determines whether writing to the main RAM 103 was performed normally as a result of the write test (S6).

S6において、メインCPU101が、メインRAM103への書き込みが正常に行われなかったと判別したとき(S6がNO判定の場合)、メインCPU101は、後述のS13の処理を行う。一方、S6において、メインCPU101が、メインRAM103への書き込みが正常に行われたと判別したとき(S6がYES判定の場合)、メインCPU101は、タイマー回路113のタイマー用制御レジスタ(不図示)の状態を取得する(S7)。 In S6, when the main CPU 101 determines that writing to the main RAM 103 has not been performed normally (if NO in S6), the main CPU 101 performs processing in S13, which will be described later. On the other hand, when the main CPU 101 determines in S6 that the writing to the main RAM 103 has been performed normally (YES in S6), the main CPU 101 determines the state of the timer control register (not shown) of the timer circuit 113. (S7).

次いで、メインCPU101は、取得したタイマー用制御レジスタの状態に基づいて、現在の状態が割込処理の発生タイミングであるか否かを判別する(S8)。具体的には、メインCPU101は、取得したタイマー用制御レジスタの状態に基づいて、タイマーカウント開始後から1.1172ms経過したか否かを判別する。 Next, the main CPU 101 determines whether the current state is the timing for interrupt processing based on the obtained state of the timer control register (S8). Specifically, the main CPU 101 determines whether 1.1172 ms has elapsed since the timer count started, based on the acquired state of the timer control register.

なお、本実施形態では、S2のタイマー回路113の初期化処理によりタイマー時間1.1172msがセットされると、CPU内蔵タイマーのカウント処理が開始される。その後、タイマー用制御レジスタ(不図示)の情報を読み込むことによりタイマー回路113のステータスを取得することができる。そして、本実施形態では、タイマー用制御レジスタに、現在の状態が割込処理の発生タイミングであるか否か(タイマー割込状態であるか否か)を判別(参照)可能なビット(判別ビット)が設けられる。 In this embodiment, when the timer time 1.1172 ms is set by the initialization process of the timer circuit 113 in S2, the counting process of the CPU built-in timer is started. Thereafter, the status of the timer circuit 113 can be acquired by reading information from a timer control register (not shown). In this embodiment, the timer control register has a bit (determination bit) that can determine (reference) whether or not the current state is the generation timing of interrupt processing (whether or not it is a timer interrupt state). ) is provided.

それゆえ、上記S7の処理では、メインCPU101は、タイマー用制御レジスタ(不図示)の情報を読み込み、上記S8の処理では、メインCPU101は、タイマー用制御レジスタ内の判別ビットのオン/オフ状態(「1」/「0」)を参照することにより、現在の状態が割込処理の発生タイミングであるか否かを判別する。なお、タイマー回路113によるカウント開始から1.1172ms経過したとき(タイマー回路113のカウント値が0であれば)、該判別ビットはオン状態となる。 Therefore, in the process of S7 above, the main CPU 101 reads the information of the timer control register (not shown), and in the process of S8 above, the main CPU 101 reads the on/off state ( "1"/"0"), it is determined whether the current state is the timing at which an interrupt process occurs. Note that when 1.1172 ms has passed since the start of counting by the timer circuit 113 (if the count value of the timer circuit 113 is 0), the determination bit is turned on.

S8において、メインCPU101が、現在の状態が割込処理の発生タイミングでないと判別したとき(S8がNO判定の場合)、メインCPU101は、処理をS7の処理に戻し、S7以降の処理を繰り返す。 In S8, when the main CPU 101 determines that the current state is not the timing to generate an interrupt process (NO in S8), the main CPU 101 returns the process to the process in S7 and repeats the process from S7 onwards.

一方、S8において、メインCPU101が、現在の状態が割込処理の発生タイミングであると判別したとき(S8がYES判定の場合)、メインCPU101は、サムチェック処理(規定外)を行う(S9)。この処理では、メインCPU101は、メインRAM103のサムチェック処理を行うが、この処理の作業は、メインRAM103内の規定外作業領域(図12C参照)で行われる。また、このサムチェック処理で用いられるプログラムはメインROM102内の規定外エリアに格納されている(図12B参照)。なお、サムチェック処理の詳細については、後述の図79及び図80を参照しながら後で説明する。 On the other hand, in S8, when the main CPU 101 determines that the current state is the timing at which an interrupt process occurs (YES in S8), the main CPU 101 performs a sum check process (not specified) (S9) . In this process, the main CPU 101 performs a sum check process on the main RAM 103, but this process is performed in a non-standard work area in the main RAM 103 (see FIG. 12C). Further, the program used in this sum check process is stored in a non-standard area in the main ROM 102 (see FIG. 12B). Note that details of the sum check process will be explained later with reference to FIGS. 79 and 80, which will be described later.

また、S8において、メインCPU101が、現在の状態が割込処理の発生タイミングであると判別したとき(S8がYES判定の場合)には、メインCPU101は、S9の処理の前に、後述の割込処理(後述の図158参照)を実行する。そして、この割込処理により、主制御回路90(主制御基板71)から副制御回路200(副制御基板72)には、無操作コマンドが送信される。 Further, in S8, when the main CPU 101 determines that the current state is the timing at which an interrupt process occurs (in the case of YES determination in S8), the main CPU 101 performs the interrupt process described below before the process in S9. 158 (see FIG. 158 described later). Through this interrupt processing, a no-operation command is transmitted from the main control circuit 90 (main control board 71) to the sub control circuit 200 (sub control board 72).

S9の処理後、メインCPU101は、設定用鍵型スイッチ54がオン状態であるか否かを判別する(S10)。 After the processing in S9, the main CPU 101 determines whether the setting key-type switch 54 is in the on state (S10).

S10において、メインCPU101が、設定用鍵型スイッチ54がオン状態であると判別したとき(S10がYES判定の場合)、メインCPU101は、後述のS15の処理を行う。一方、S10において、メインCPU101が、設定用鍵型スイッチ54がオン状態でないと判別したとき(S10がNO判定の場合)、メインCPU101は、S9のサムチェック処理の結果に基づいて、サムチェック判定結果が正常であったか否かを判別する(S11)。 In S10, when the main CPU 101 determines that the setting key-type switch 54 is in the ON state (YES in S10), the main CPU 101 performs the processing in S15, which will be described later. On the other hand, when the main CPU 101 determines in S10 that the setting key-type switch 54 is not in the ON state (NO determination in S10), the main CPU 101 determines the sum check based on the result of the sum check process in S9. It is determined whether the result is normal (S11).

S11において、メインCPU101が、サムチェック判定結果が正常でないと判別したとき(S11がNO判定の場合)、メインCPU101は、後述のS13の処理を行う。一方、S11において、メインCPU101が、サムチェック判定結果が正常であると判別したとき(S11がYES判定の場合)、メインCPU101は、遊技復帰処理を行う(S12)。この処理では、メインCPU101は、遊技の状態を電断検知前の状態に戻す処理を行う。なお、遊技復帰処理の詳細については、後述の図66を参照しながら後で説明する。 In S11, when the main CPU 101 determines that the sum check determination result is not normal (NO determination in S11), the main CPU 101 performs processing in S13, which will be described later. On the other hand, when the main CPU 101 determines in S11 that the sum check determination result is normal (YES determination in S11), the main CPU 101 performs a game return process (S12). In this process, the main CPU 101 performs a process to return the gaming state to the state before the power outage was detected. The details of the game return process will be explained later with reference to FIG. 66, which will be described later.

S6又はS11がNO判定の場合、メインCPU101は、情報表示器6(7セグLED表示器)に、エラー発生を意味する文字列「rr」を表示する(S13)。その後、メインCPU101は、WDTのクリア処理を繰り返す(S14)。 If the determination in S6 or S11 is NO, the main CPU 101 displays a character string "rr" indicating the occurrence of an error on the information display 6 (7-segment LED display) (S13). After that, the main CPU 101 repeats the WDT clearing process (S14).

ここで再度、S10の処理に戻って、S10がYES判定の場合、メインCPU101は、設定変更確認処理を行う(S15)。この処理では、メインCPU101は、主に、設定変更開始時における設定変更コマンドの生成格納処理を行う。なお、設定変更確認処理の詳細については、後述の図68を参照しながら後で説明する。 Here, returning to the process of S10 again, if the determination in S10 is YES, the main CPU 101 performs a setting change confirmation process (S15). In this process, the main CPU 101 mainly performs a process of generating and storing a setting change command at the time of starting a setting change. Note that details of the setting change confirmation process will be described later with reference to FIG. 68, which will be described later.

次いで、メインCPU101は、RAM初期化処理を行う(S16)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「RAM異常時又は設定変更開始時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。そして、S16の処理後、メインCPU101は、後述のメイン処理(後述の図82参照)を開始する。 Next, the main CPU 101 performs RAM initialization processing (S16). In this process, the main CPU 101 sets the address "at the time of RAM abnormality or when setting change starts" in the gaming RAM area of the main RAM 103 shown in FIG. Erase (clear) the information up to the final address in the RAM area. After the processing in S16, the main CPU 101 starts main processing (see FIG. 82, which will be described later), which will be described later.

本実施形態では、上述のようにして電源投入(リセット割込)時処理が行われる。そして、上述した電源投入(リセット割込)時処理中のS2の処理は、メインCPU101が、図65Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the power-on (reset interrupt) processing is performed as described above. The process of S2 during the power-on (reset interrupt) process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 65A.

図65Aのソースプログラムでは、CPUクロックとして10MHz(供給クロックは20MHz)が設定され、プリスケーラレジスタ設定値として228が設定され、初期カウント値として49が設定される。この結果、割り込み処理のタイマー時間(実行周期)として、1.1172ms(=1/(10MHz/288)×49)が算出される。 In the source program of FIG. 65A, the CPU clock is set to 10 MHz (the supplied clock is 20 MHz), the prescaler register setting value is set to 228, and the initial count value is set to 49. As a result, 1.1172 ms (=1/(10MHz/288)×49) is calculated as the timer time (execution cycle) of the interrupt process.

また、上述した電源投入(リセット割込)時処理中のS7及びS8の処理は、メインCPU101が、図65Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、S7のタイマー用制御レジスタの状態の取得処理は、図65B中の「LD」命令により実行され、S8の判定処理は、図65B中の「JBIT」命令により実行される。そして、タイマー回路113によるカウント開始から1.1172ms経過するまで、図65B中の「LD」命令及び図65B中の「JBIT」命令が繰り返し行われ、タイマー回路113によるカウント開始から1.1172ms経過すると、タイマー回路113から割込みコントローラ112を介してメインCPU101に割込要求信号が出力される。メインCPU101は、この割込要求信号の入力を契機として、電源復帰後の最初の1.1172ms周期の割込処理を開始する。 Further, the processing in S7 and S8 during the power-on (reset interrupt) processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 65B. Specifically, the process of acquiring the state of the timer control register in S7 is executed by the "LD" instruction in FIG. 65B, and the determination process in S8 is executed by the "JBIT" instruction in FIG. 65B. Then, the "LD" command in FIG. 65B and the "JBIT" command in FIG. 65B are repeatedly executed until 1.1172 ms has elapsed since the start of counting by the timer circuit 113. , an interrupt request signal is output from the timer circuit 113 to the main CPU 101 via the interrupt controller 112. In response to the input of this interrupt request signal, the main CPU 101 starts interrupt processing for the first period of 1.1172 ms after the power is restored.

なお、この電源復帰直後(電源投入時の初期化後)の最初の1.1172ms周期の割込処理では、遊技動作に関するコマンドはセットされていないので、主制御回路90から副制御回路200には無操作コマンドが送信される。このように電源復帰直後に割込処理を許可することにより、電源復帰後、最短時間で無操作コマンドが送信され、主制御回路90及び副制御回路200間の通信接続を確立することができ、主制御回路90及び副制御回路200間の通信動作を安定化させることができる。 Note that in the first 1.1172ms cycle interrupt processing immediately after the power is restored (after initialization at power-on), no commands related to gaming operations are set, so no command is sent from the main control circuit 90 to the sub-control circuit 200. A no-operation command is sent. By allowing interrupt processing immediately after the power is restored in this manner, the no-operation command can be sent in the shortest possible time after the power is restored, and a communication connection between the main control circuit 90 and the sub-control circuit 200 can be established. The communication operation between the main control circuit 90 and the sub control circuit 200 can be stabilized.

また、この通信動作で送信される無操作コマンドを構成する通信パラメータ1~5には、電源復帰時に、それぞれLレジスタ、Hレジスタ、Eレジスタ、Dレジスタ及びCレジスタに格納されているデータがセットされる。それゆえ、本実施形態では、電源復帰後の最初の割込処理で送信される無操作コマンドの通信パラメータ1~5にそれぞれセットされるデータを、電源復帰毎に異ならせる(不定にする)ことができる。すなわち、電源復帰直後(電源投入時の初期化後)の割込処理で送信される無操作コマンドのサム値(BCC)を、電源復帰毎に異ならせることができる。この場合、ゴト等の不正行為を抑制することができる。 Furthermore, communication parameters 1 to 5 that make up the no-operation command sent in this communication operation are set to the data stored in the L register, H register, E register, D register, and C register, respectively, when the power is restored. be done. Therefore, in this embodiment, the data set in the communication parameters 1 to 5 of the no-operation command sent in the first interrupt process after the power is restored is made different (undefined) each time the power is restored. Can be done. That is, the sum value (BCC) of the no-operation command transmitted in the interrupt processing immediately after power is restored (after initialization at power-on) can be made different every time power is restored. In this case, fraudulent acts such as fraud can be suppressed.

また、上述した電源投入(リセット割込)時処理中のS13の処理(割込み禁止処理)は、メインCPU101が、図65Cのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。そして、エラーコード「rr」を、情報表示器6内の2桁の7セグLEDに表示する際の制御では、図65Cに示すように、まず、ソースコード「LD HL,cPA_SEGCOM」が実行されることにより、7セグLEDへの出力のための2バイトのアドレスが指定され、次いで、ソースコード「LDW (HL),100H*cZCHRAR+cBX_PAYSEG」が実行され、2桁の7セグLEDへの7セグコモン出力データの出力動作と7セグカソード出力データの出力動作とが同時に行われる。 Further, the processing in S13 (interrupt disable processing) during the power-on (reset interrupt) processing described above is performed by the main CPU 101 sequentially executing each source code specified in the source program of FIG. 65C. . Then, in the control for displaying the error code "rr" on the two-digit 7-segment LED in the information display 6, as shown in FIG. 65C, the source code "LD HL, cPA_SEGCOM" is first executed. This specifies a 2-byte address for output to the 7-seg LED, and then the source code "LDW (HL), 100H*cZCHRAR+cBX_PAYSEG" is executed to output 7-seg common output data to the 2-digit 7-seg LED. The output operation of 7-segment cathode output data and the output operation of 7-segment cathode output data are performed simultaneously.

すなわち、本実施形態のパチスロ1では、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力データと、7セグカソード出力データとが同時に出力される。この場合、ソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができ、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。それゆえ、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 That is, in the pachi-slot machine 1 of this embodiment, when dynamically controlling the lighting of the two-digit 7-seg LED, the 7-seg common output data and the 7-seg cathode output data are simultaneously output. In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LED can be reduced on the source program, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced. Therefore, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

なお、ここでいう、「7セグコモン出力データ」は、7セグLEDをダイナミック制御する際に、7セグLEDのコモン(共通)端子に出力されるLED駆動データであり、「7セグカソード出力データ」は、7セグLEDをダイナミック点灯制御する際に、7セグLEDの各カソード端子に出力されるLED駆動データである。 Note that the "7-segment common output data" referred to here is LED drive data that is output to the common (common) terminal of the 7-segment LED when dynamically controlling the 7-segment LED, and the "7-segment cathode output data" is , is LED drive data output to each cathode terminal of the 7-segment LED when dynamically controlling the lighting of the 7-segment LED.

また、7セグLEDの各カソード端子及びコモン端子は、ドア中継端子板68及び遊技動作表示基板81を介して主制御基板71に配置されたマイクロプロセッサ91の外部バスインターフェース104に接続され、これにより、7セグLEDがメインCPU101により制御されている。ラベル「cPA_SEGCOM」は、7セグコモン出力データ及び7セグカソード出力データを7セグLEDに出力するための外部インターフェース104のアドレスを定義(指定)している。なお、メインCPU101がパラレルポート111のPOP(図9参照)を使用して外部に信号を出力し、PIPを使用して外部から信号の入力を行う入出力方式は、ポート(I/O)マップドI/O(主に、「OUT」、「IN」等の命令を使用する方式)と呼ばれ、メインCPU101が外部バスインターフェース104を使用して外部と信号の入出力を行う入出力方式は、メモリマップドI/O(「LD」、「LDW」等の命令を使用して、あたかもRAMへのデータの読み書きを行うように、ポートの入出力を行う方式)と呼ばれている。 In addition, each cathode terminal and common terminal of the 7-segment LED are connected to the external bus interface 104 of the microprocessor 91 disposed on the main control board 71 via the door relay terminal board 68 and the game operation display board 81. , 7-segment LEDs are controlled by the main CPU 101. The label "cPA_SEGCOM" defines (specifies) the address of the external interface 104 for outputting 7-segment common output data and 7-segment cathode output data to the 7-segment LED. Note that the input/output method in which the main CPU 101 uses the POP (see FIG. 9) of the parallel port 111 to output signals to the outside and uses the PIP to input signals from the outside is port (I/O) mapped. The input/output method, which is called I/O (mainly a method that uses instructions such as "OUT" and "IN"), in which the main CPU 101 uses the external bus interface 104 to input and output signals to and from the outside, is as follows. This is called memory mapped I/O (a method in which port input/output is performed using instructions such as "LD" and "LDW" as if reading and writing data to and from a RAM).

[遊技復帰処理]
次に、図66及び図67を参照して、電源投入(リセット割込)時処理(図64参照)中のS12で行う遊技復帰処理について説明する。なお、図66は、遊技復帰処理の手順を示すフローチャートであり、図67は、該フローチャート中のS25~S32の処理を実行するためのソースプログラムの一例を示す図である。
[Game return processing]
Next, with reference to FIGS. 66 and 67, the game return process performed in S12 of the power-on (reset interrupt) process (see FIG. 64) will be described. Note that FIG. 66 is a flowchart showing the procedure of the game return processing, and FIG. 67 is a diagram showing an example of a source program for executing the processing of S25 to S32 in the flowchart.

まず、メインCPU101は、スタックポインタ(SP)に、電断時のスタックポインタをセットする(S21)。次いで、メインCPU101は、入力ポートの1割込処理前のオンエッジデータ、及び、現在セットされているオンエッジデータをクリア(オフ)する(S22)。次いで、メインCPU101は、出力ポートのバックアップデータを出力ポートにセットする(S23)。次いで、メインCPU101は、入力ポートのデータを読み込み、該データを、入力ポートの現在及び1割込処理前のデータ格納領域に保存する(S24)。 First, the main CPU 101 sets the stack pointer (SP) to the stack pointer at the time of power outage (S21). Next, the main CPU 101 clears (turns off) the on-edge data of the input port before one interrupt processing and the currently set on-edge data (S22). Next, the main CPU 101 sets the backup data of the output port to the output port (S23). Next, the main CPU 101 reads the data of the input port, and stores the data in the current and one interrupt processing previous data storage area of the input port (S24).

次いで、メインCPU101は、回胴制御データ格納領域のアドレスをセットする(S25)。次いで、メインCPU101は、チェックするリール数(本実施形態では「3」)をセットする(S26)。 Next, the main CPU 101 sets the address of the drum control data storage area (S25). Next, the main CPU 101 sets the number of reels to be checked ("3" in this embodiment) (S26).

次いで、メインCPU101は、セットされた回胴制御データ格納領域のアドレスに基づいて、所定のリールのリール制御管理情報(電断発生時の表示列の変動制御に関するデータ)を取得する(S27)。なお、リール制御管理情報(表示列の変動制御管理情報)は、各リールの制御状態(回転状況)に関する情報であり、電断時には、バックアップされて保存される。 Next, the main CPU 101 obtains reel control management information for a predetermined reel (data related to control of variation in display rows when a power outage occurs) based on the address of the set reel control data storage area (S27). Note that the reel control management information (variation control management information of display rows) is information regarding the control state (rotation status) of each reel, and is backed up and saved in the event of a power outage.

次いで、メインCPU101は、リール制御管理情報がリールの加速中、定速待ち又は定速中の回転状況に対応する情報であるか否かを判別する(S28)。 Next, the main CPU 101 determines whether the reel control management information is information corresponding to the rotation status of the reel during acceleration, constant speed waiting, or constant speed (S28).

S28において、メインCPU101が、S28の条件を満たさないと判別したとき(S28がNO判定の場合)、メインCPU101は、後述のS31の処理を行う。一方、S28において、メインCPU101が、S28の条件を満たすと判別したとき(S28がYES判定の場合)、メインCPU101は、回胴制御データ(リール制御管理情報)をクリアする(S29)。この処理により、遊技復帰後、リールの回転制御が加速処理から開始される。次いで、メインCPU101は、リールの作動タイミング値(回胴制御データの実行開始タイミング「1」)をセットする(S30)。なお、リールの作動タイミングに「1」がセットされると、リール制御処理(後述の図158中のS903参照)内で、励磁変更タイミングとなるため、メインCPU101は、リールの回転制御を加速処理から開始する。 In S28, when the main CPU 101 determines that the condition in S28 is not satisfied (NO determination in S28), the main CPU 101 performs processing in S31, which will be described later. On the other hand, in S28, when the main CPU 101 determines that the condition of S28 is satisfied (YES in S28), the main CPU 101 clears the reel control data (reel control management information) (S29). Through this process, after returning to the game, the rotation control of the reels is started from the acceleration process. Next, the main CPU 101 sets the reel operation timing value (execution start timing "1" of the reel control data) (S30). Note that when the reel operation timing is set to "1", it becomes the excitation change timing in the reel control process (see S903 in FIG. 158 described later), so the main CPU 101 accelerates the reel rotation control. Start from.

S30の処理後又はS28がNO判定の場合、メインCPU101は、リール数の値を1減算する(S31)。次いで、メインCPU101は、減算後のリール数の値が「0」であるか否かを判別する(S32)。 After the processing in S30 or if the determination is NO in S28, the main CPU 101 subtracts 1 from the value of the number of reels (S31). Next, the main CPU 101 determines whether the value of the number of reels after the subtraction is "0" (S32).

S32において、メインCPU101が、減算後のリール数の値が「0」でないと判別したとき(S32がNO判定の場合)、メインCPU101は、チェック対象のリールを変えて、処理をS27の処理に戻し、S27以降の処理を繰り返す。 In S32, when the main CPU 101 determines that the value of the number of reels after subtraction is not "0" (NO in S32), the main CPU 101 changes the reel to be checked and returns the process to the process in S27. return and repeat the processing from S27 onwards.

一方、S32において、メインCPU101が、減算後のリール数の値が「0」であると判別したとき(S32がYES判定の場合)、メインCPU101は、RAM初期化処理を行う(S33)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「電源復帰時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 On the other hand, when the main CPU 101 determines in S32 that the value of the number of reels after subtraction is "0" (YES in S32), the main CPU 101 performs RAM initialization processing (S33). In this process, the main CPU 101 sets the address "at the time of power restoration" in the gaming RAM area of the main RAM 103 shown in FIG. Erase (clear) information up to the address.

次いで、メインCPU101は、電断検知時に退避させた全てのレジスタのデータを全てのレジスタに復帰させる(S34)。そして、S34の処理後、メインCPU101は、遊技復帰処理を終了し、処理を電断検知時の処理に戻す。 Next, the main CPU 101 restores the data in all registers that were saved when the power outage was detected to all registers (S34). After the process of S34, the main CPU 101 ends the game return process and returns the process to the process at the time of power outage detection.

本実施形態では、上述のようにして遊技復帰処理が行われる。本実施形態の遊技復帰処理では、上述のように、電断発生時の各ポートの入出力状態を電源復帰時に担保するとともに、電断時にリール回転中の場合には、電源復帰時にリール制御管理情報を取得してリールの再回転開始に必要な処理も行う(S25~S32の処理参照)。それゆえ、本実施形態では、回胴回転中の電断から復帰したときであっても、安定して、リールの再回転制御を行うことができ、遊技者に不快感を与えることが無くなる。 In this embodiment, the game return process is performed as described above. In the game recovery process of this embodiment, as described above, the input/output status of each port at the time of power outage is ensured when the power is restored, and if the reels are rotating at the time of the power outage, reel control management is performed when the power is restored. It also acquires information and performs the necessary processing to start re-rotating the reels (see processing in S25 to S32). Therefore, in this embodiment, even when the reel is recovered from a power cut during rotation of the reel, re-rotation control of the reels can be performed stably, and the player will not feel uncomfortable.

また、上述した遊技復帰処理中のS25~S32の処理は、メインCPU101が、図67のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。なお、上述のように、本実施形態のパチスロ1で用いられている遊技機用セキュリティ機能付きのマイクロプロセッサ91では、メインCPU101専用の各種命令コードが設けられている。例えば、図67中の「LDQ」命令(所定の読み出し命令)は、メインCPU101専用命令コードの一つである。 Further, the processing of S25 to S32 during the game return processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 67. Note that, as described above, the microprocessor 91 with a security function for gaming machines used in the pachi-slot machine 1 of this embodiment is provided with various instruction codes dedicated to the main CPU 101. For example, the "LDQ" instruction (predetermined read instruction) in FIG. 67 is one of the instruction codes dedicated to the main CPU 101.

ソースプログラム上において、例えば、ソースコード「LDQ HL,k」が実行されると、Qレジスタの内容(格納データ)と、1バイトの整数k(直値)とで指定されたアドレスが、HLレジスタにロードされる。この際、Qレジスタの内容が指定先アドレスの上位側のアドレス値となり、整数k(直値)が指定先アドレスの下位側のアドレス値となる。それゆえ、図67中のソースコード「LDQ HL,.LOW.wR1_CTRL」が実行されると、Qレジスタの内容(回胴制御データ格納領域のアドレスの上位側のアドレス値)と、整数値「.LOW.wR1_CTRL」(回胴制御データ格納領域のアドレスの下位側のアドレス値)とで指定されるアドレス(回胴制御データ格納領域のアドレス)が、HLレジスタにロードされる。なお、「.LOW.」は、実際の命令ではなく、擬似命令と呼ばれるものである。この疑似命令の機能では、「.LOW.」に続いて規定される格納領域のアドレスの下位側アドレスのみが有効にされる。また、疑似命令は、実際のROMに格納される命令ではなく、ソースファイルをROMに格納するための形式に変換する際に、変換プログラム(アセンブラ)が参照するための命令である。 For example, when the source code "LDQ HL,k" is executed on the source program, the address specified by the contents of the Q register (stored data) and the 1-byte integer k (direct value) is stored in the HL register. loaded into. At this time, the contents of the Q register become the upper address value of the specified destination address, and the integer k (direct value) becomes the lower address value of the specified destination address. Therefore, when the source code "LDQ HL,.LOW.wR1_CTRL" in FIG. 67 is executed, the contents of the Q register (the upper address value of the address of the drum control data storage area) and the integer value ". LOW.wR1_CTRL" (address value on the lower side of the address of the drum control data storage area) (address of the drum control data storage area) is loaded into the HL register. Note that ".LOW." is not an actual command, but is called a pseudo-instruction. In the function of this pseudo-instruction, only the lower address of the storage area address defined following ".LOW." is enabled. Furthermore, the pseudo-instruction is not an instruction actually stored in the ROM, but an instruction that is referenced by a conversion program (assembler) when converting a source file into a format for storage in the ROM.

上述のように、本実施形態では、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードを使用することにより、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。この場合、ソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As mentioned above, in this embodiment, by using the instruction code dedicated to the main CPU 101 that specifies the address using the Q register (extension register), the main ROM 102, main RAM 103, and memory map I/O can be directly accessed. can be accessed. In this case, the instruction code related to address setting can be omitted on the source program, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[設定変更確認処理]
次に、図68及び図69を参照して、電源投入(リセット割込)時処理(図64参照)中のS15で行う設定変更確認処理について説明する。なお、図68は、設定変更確認処理の手順を示すフローチャートであり、図69Aは、該フローチャート中のS44~S47の処理を実行するためのソースプログラムの一例を示す図であり、図69Bは、該フローチャート中のS57の処理を実行するためのソースプログラムの一例を示す図である。
[Setting change confirmation process]
Next, with reference to FIGS. 68 and 69, the setting change confirmation process performed in S15 in the power-on (reset interrupt) process (see FIG. 64) will be described. Note that FIG. 68 is a flowchart showing the procedure of the setting change confirmation process, FIG. 69A is a diagram showing an example of a source program for executing the processes of S44 to S47 in the flowchart, and FIG. 69B is a flowchart showing the procedure of the setting change confirmation process, and FIG. It is a figure which shows an example of the source program for performing the process of S57 in this flowchart.

まず、メインCPU101は、メインRAM103内の規定外RAM領域の初期化処理を行う(S41)。次いで、メインCPU101は、1割り込み待ち処理を行う(S42)。この処理では、メインCPU101は、割込処理による無操作コマンドの副制御回路200への送信処理が終了するまで待機する。 First, the main CPU 101 performs initialization processing of the non-standard RAM area in the main RAM 103 (S41). Next, the main CPU 101 performs one-interrupt wait processing (S42). In this process, the main CPU 101 waits until the process of transmitting the no-operation command to the sub-control circuit 200 by the interrupt process is completed.

次いで、メインCPU101は、RAM初期化処理を行う(S43)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「RAM異常時又は設定変更開始時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 Next, the main CPU 101 performs RAM initialization processing (S43). In this process, the main CPU 101 sets the address "at the time of RAM abnormality or when setting change starts" in the gaming RAM area of the main RAM 103 shown in FIG. Erase (clear) the information up to the final address in the RAM area.

次いで、メインCPU101は、設定用鍵型スイッチ54がオン状態であるか否かを判別する(S44)。なお、設定用鍵型スイッチ54に差し込まれる設定キー(不図示)は、パチスロ1の設定(設定1~6)を操作するための操作キーであり、設定キーがオンされていると、設定用鍵型スイッチ54がオン状態となる。 Next, the main CPU 101 determines whether the setting key type switch 54 is in the on state (S44). Note that the setting key (not shown) inserted into the setting key type switch 54 is an operation key for operating the settings of Pachislot 1 (settings 1 to 6), and when the setting key is turned on, the setting key The key type switch 54 is turned on.

S44において、メインCPU101が、設定用鍵型スイッチ54がオン状態でないと判別したとき(S44がNO判定の場合)、メインCPU101は、設定変更確認処理を終了し、処理を電源投入(リセット割込)時処理(図64参照)のS16の処理に移す。一方、S44において、メインCPU101が、設定用鍵型スイッチ54がオン状態であると判別したとき(S44がYES判定の場合)、メインCPU101は、メダル受付禁止の処理を行う(S45)。この処理により、セレクタ66(図7参照)のソレノイドの駆動が行われず、投入されたメダルがメダル払出口24(図2参照)から排出される。 In S44, when the main CPU 101 determines that the setting key-type switch 54 is not in the ON state (NO in S44), the main CPU 101 ends the setting change confirmation process and restarts the process by powering on (reset interrupt ) The process moves to S16 of the process (see FIG. 64). On the other hand, when the main CPU 101 determines in S44 that the setting key-type switch 54 is in the ON state (YES in S44), the main CPU 101 performs a process of prohibiting medal acceptance (S45). With this process, the solenoid of the selector 66 (see FIG. 7) is not driven, and the inserted medals are ejected from the medal payout opening 24 (see FIG. 2).

次いで、メインCPU101は、Lレジスタに設定変更開始又は設定確認開始の情報(005H:第1の値)をセットし、設定変更コマンド(設定変更/設定確認開始)の生成格納処理を行う(S46)。この処理では、メインCPU101は、設定変更処理又は設定確認処理の開始時に主制御回路90から副制御回路200に送信される設定変更コマンドデータ(第1のコマンドデータ)を生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域に保存する。なお、設定変更コマンド生成格納処理の詳細については、後述の図70を参照しながら後で説明する。また、通信データ格納領域に保存された設定変更コマンド(設定変更/設定確認開始)は、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。 Next, the main CPU 101 sets information (005H: first value) to start setting change or setting confirmation in the L register, and performs a process of generating and storing a setting change command (setting change/start setting confirmation) (S46). . In this process, the main CPU 101 generates setting change command data (first command data) to be sent from the main control circuit 90 to the sub control circuit 200 at the start of the setting change process or setting confirmation process, and The data is stored in a communication data storage area provided in the main RAM 103. Note that details of the setting change command generation and storage process will be described later with reference to FIG. 70, which will be described later. Further, the setting change command (setting change/setting confirmation start) stored in the communication data storage area is transferred from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in the interrupt processing described later in FIG. sent to.

次いで、メインCPU101は、エラーカウントリレーをオン状態にセットする(S47)。次いで、メインCPU101は、設定変更及び設定確認のいずれが行われたかを判別する(S48)。 Next, the main CPU 101 turns on the error count relay (S47). Next, the main CPU 101 determines whether setting change or setting confirmation has been performed (S48).

S48において、メインCPU101が、設定変更が行われていない(設定確認が行われた)と判別したとき(S48がNO判定の場合)、メインCPU101は、後述のS55の処理を行う。 In S48, when the main CPU 101 determines that the settings have not been changed (the settings have been confirmed) (NO in S48), the main CPU 101 performs the process in S55, which will be described later.

一方、S48において、メインCPU101が、設定変更が行われた(設定確認が行われていない)と判別したとき(S48がYES判定の場合)、メインCPU101は、設定値の更新処理を行う(S49)。次いで、メインCPU101は、設定値の7セグ表示設定処理を行う(S50)。この処理により、更新後の設定値が情報表示器6内の7セグLEDで表示可能になる。 On the other hand, when the main CPU 101 determines in S48 that the settings have been changed (the settings have not been confirmed) (YES in S48), the main CPU 101 performs a setting value update process (S49 ). Next, the main CPU 101 performs a 7-segment display setting process for setting values (S50). Through this process, the updated setting values can be displayed on the 7-segment LED in the information display 6.

次いで、メインCPU101は、リセットスイッチ76がオン状態であるか否かを判別する(S51)。 Next, the main CPU 101 determines whether the reset switch 76 is in the on state (S51).

S51において、メインCPU101が、リセットスイッチ76がオン状態であると判別したとき(S51がYES判定の場合)、メインCPU101は、処理をS49の処理に戻し、S49以降の処理を繰り返す。一方、S51において、メインCPU101が、リセットスイッチ76がオン状態でないと判別したとき(S51がNO判定の場合)、メインCPU101は、スタートスイッチ79がオン状態であるか否かを判別する(S52)。 In S51, when the main CPU 101 determines that the reset switch 76 is in the on state (YES in S51), the main CPU 101 returns the process to the process in S49 and repeats the process from S49 onwards. On the other hand, when the main CPU 101 determines in S51 that the reset switch 76 is not in the on state (NO in S51), the main CPU 101 determines whether the start switch 79 is in the on state (S52). .

S52において、メインCPU101が、スタートスイッチ79がオン状態でないと判別したとき(S52がNO判定の場合)、メインCPU101は、処理をS51の処理に戻し、S51以降の処理を繰り返す。一方、S52において、メインCPU101が、スタートスイッチ79がオン状態であると判別したとき(S52がYES判定の場合)、メインCPU101は、メインRAM103に設けられた設定値格納領域(不図示)に設定値を格納する(S53)。 In S52, when the main CPU 101 determines that the start switch 79 is not in the ON state (NO determination in S52), the main CPU 101 returns the process to the process in S51 and repeats the process from S51 onwards. On the other hand, in S52, when the main CPU 101 determines that the start switch 79 is in the ON state (YES in S52), the main CPU 101 sets the settings in a setting value storage area (not shown) provided in the main RAM 103. The value is stored (S53).

次いで、メインCPU101は、設定用鍵型スイッチ54がオフ状態であるか否かを判別する(S54)。 Next, the main CPU 101 determines whether the setting key type switch 54 is in the off state (S54).

S54において、メインCPU101が、設定用鍵型スイッチ54がオフ状態でないと判別したとき(S54がNO判定の場合)、メインCPU101は、S54の処理を繰り返す。一方、S54において、メインCPU101が、設定用鍵型スイッチ54がオフ状態であると判別したとき(S54がYES判定の場合)、メインCPU101は、後述のS55の処理を行う。 In S54, when the main CPU 101 determines that the setting key-type switch 54 is not in the off state (NO in S54), the main CPU 101 repeats the process in S54. On the other hand, in S54, when the main CPU 101 determines that the setting key-type switch 54 is in the off state (YES in S54), the main CPU 101 performs processing in S55, which will be described later.

S48がNO判定の場合又はS54がYES判定の場合、メインCPU101は、設定変更及び設定確認のいずれが行われたか否かを判別する(S55)。 If the determination in S48 is NO or if the determination in S54 is YES, the main CPU 101 determines whether setting change or setting confirmation has been performed (S55).

S55において、メインCPU101が、設定変更が行われていない(設定確認が行われた)と判別したとき(S55がNO判定の場合)、メインCPU101は、後述のS57の処理を行う。一方、S55において、メインCPU101が、設定変更が行われた(設定確認が行われていない)と判別したとき(S55がYES判定の場合)、メインCPU101は、RAM初期化処理を行う(S56)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の図示しない「設定変更終了時」のアドレス(設定値格納領域の次のアドレス)を、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 In S55, when the main CPU 101 determines that the settings have not been changed (the settings have been confirmed) (NO in S55), the main CPU 101 performs the process in S57, which will be described later. On the other hand, when the main CPU 101 determines in S55 that the settings have been changed (the settings have not been confirmed) (YES in S55), the main CPU 101 performs RAM initialization processing (S56). . In this process, the main CPU 101 uses the address (next address of the setting value storage area) not shown in the gaming RAM area of the main RAM 103 shown in FIG. 12C as the starting address for starting initialization. The information from the first address to the final address of the gaming RAM area is erased (cleared).

S56の処理後又はS55がNO判定の場合、メインCPU101は、Lレジスタに設定変更終了又は設定確認終了の情報(004H:第2の値)をセットし、設定変更コマンド(設定変更/設定確認終了)の生成格納処理を行う(S57)。この処理では、メインCPU101は、設定変更処理又は設定確認処理の終了時に主制御回路90から副制御回路200に送信される設定変更コマンドデータ(第2のコマンドデータ)を生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域に保存する。なお、設定変更コマンド生成格納処理の詳細については、後述の図70を参照しながら後で説明する。また、通信データ格納領域に保存された設定変更コマンド(設定変更/設定確認終了)は、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。そして、S57の処理後、メインCPU101は、設定変更確認処理を終了し、処理を電源投入(リセット割込)時処理(図64参照)のS16の処理に移す。 After the processing in S56 or when the determination is NO in S55, the main CPU 101 sets information (004H: second value) indicating the end of setting change or setting confirmation in the L register, and issues a setting change command (setting change/end of setting confirmation). ) is generated and stored (S57). In this process, the main CPU 101 generates setting change command data (second command data) to be sent from the main control circuit 90 to the sub control circuit 200 at the end of the setting change process or setting confirmation process, and The data is stored in a communication data storage area provided in the main RAM 103. Note that details of the setting change command generation and storage process will be described later with reference to FIG. 70, which will be described later. Further, the setting change command (setting change/setting confirmation end) saved in the communication data storage area is sent from the main control circuit 90 to the sub control circuit 200 by the communication data transmission process in the interrupt process, which will be explained later with reference to FIG. 158. sent to. After the process of S57, the main CPU 101 ends the setting change confirmation process and moves the process to S16 of the power-on (reset interrupt) process (see FIG. 64).

本実施形態では、上述のようにして、設定変更確認処理が行われる。上述した設定変更確認処理中のS44~S47の処理は、メインCPU101が、図69Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、例えば、S44の設定キーの状態判定処理は、図69A中のソースコード「BITQ 7,(.LOW.(wIBUF+4))」により実行され、S47のエラーカウントリレーをオン状態にセットする処理は、図69A中のソースコード「SETQ 1,(.LOW.wECRREQ)」により実行される。 In this embodiment, the setting change confirmation process is performed as described above. The processes of S44 to S47 during the setting change confirmation process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 69A. Among them, for example, the setting key state determination process in S44 is executed by the source code "BITQ 7, (.LOW. (wIBUF+4))" in FIG. 69A, and the error count relay in S47 is set to the on state. The process is executed by the source code "SETQ 1, (.LOW.wECRREQ)" in FIG. 69A.

「BITQ」命令及び「SETQ」命令はともに、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである。 Both the "BITQ" instruction and the "SETQ" instruction are instruction codes dedicated to the main CPU 101 that specify addresses using the Q register (extension register).

ソースプログラム上において、例えば、ソースコード「BITQ b,(k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)と、1バイトの整数値k(直値:下位側アドレス値)とで指定されるアドレスのメモリのビットbがチェックされ、該ビットbに「1」が格納されていれば、フラグ・レジスタFのゼロフラグ(ビット6:図11参照)に「0」がセットされ、該ビットbに「0」が格納されていれば、フラグ・レジスタFのゼロフラグ(所定のビット領域)に「1」がセットされる。それゆえ、図69A中のソースコード「BITQ 7,(.LOW.(wIBUF+4)」が実行されると、Qレジスタの格納データと、整数値「.LOW.(wIBUF+4)」とで指定されるアドレスのメモリのビット7がチェックされ、該ビット7に「1」が格納されていれば、フラグ・レジスタFのゼロフラグに「0」がセットされ、該ビット7に「0」が格納されていれば、フラグ・レジスタFのゼロフラグに「1」がセットされる。 For example, when the source code "BITQ b, (k)" is executed on the source program, the data stored in the Q register (upper address value) and the 1-byte integer value k (direct value: lower address value) are ) is checked, and if "1" is stored in bit b, the zero flag (bit 6: see Figure 11) of flag register F is set to "0". If "0" is stored in bit b, "1" is set in the zero flag (predetermined bit area) of flag register F. Therefore, when the source code "BITQ 7, (.LOW. (wIBUF+4)" in FIG. 69A is executed, the address specified by the data stored in the Q register and the integer value ".LOW. (wIBUF+4)" Bit 7 of the memory of is checked, and if "1" is stored in the bit 7, "0" is set in the zero flag of the flag register F, and if "0" is stored in the bit 7. , the zero flag of flag register F is set to "1".

また、ソースプログラム上において、例えば、ソースコード「SETQ b,(k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)と、1バイトの整数値k(直値:下位側アドレス値)とで指定されるアドレスのメモリのビットbに「1」がセットされる。それゆえ、図69A中のソースコード「SETQ 1,(.LOW.wECRREQ)」が実行されると、Qレジスタの格納データと、整数値「.LOW.wECRREQ」とで指定されるアドレスのメモリのビット1に「1」がセットされる。 In addition, when the source code "SETQ b, (k)" is executed on the source program, for example, the data stored in the Q register (upper address value) and the 1-byte integer value k (direct value: lower Bit b of the memory at the address specified by address value) is set to "1". Therefore, when the source code "SETQ 1, (.LOW.wECRREQ)" in FIG. 69A is executed, the data stored in the Q register and the memory at the address specified by the integer value ".LOW.wECRREQ" are Bit 1 is set to "1".

すなわち、本実施形態の設定変更確認処理では、上述のようなQレジスタ(拡張レジスタ)を用いた各種メインCPU101専用命令コードが使用されており、これらのメインCPU101専用命令コードの使用により、直値で、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。この場合、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102の空き容量を増やすことが可能となるとともに、処理の高速化も図ることができる。 That is, in the setting change confirmation process of this embodiment, various instruction codes dedicated to the main CPU 101 using the Q register (extension register) as described above are used, and by using these instruction codes dedicated to the main CPU 101, the direct value It is possible to access the main ROM 102, main RAM 103, and memory map I/O. In this case, the instruction code related to address setting can be omitted, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, it is possible to increase the free space of the main ROM 102, and it is also possible to speed up the processing.

また、上述した設定変更確認処理中のS46の設定変更/設定確認開始時に行う設定変更コマンド(初期化コマンド)の生成格納処理は、メインCPU101が図69A中の「CALLF」命令を実行することにより行われ、上述したS57の設定変更/設定確認終了時に行う設定変更コマンド(初期化コマンド)の生成格納処理は、メインCPU101が図69B中の「CALLF」命令を実行することにより行われる。なお、「CALLF」命令もまた、メインCPU101専用命令コードである。 Furthermore, the generation and storage process of the setting change command (initialization command) performed at the start of setting change/setting confirmation in S46 during the setting change confirmation process described above is performed by the main CPU 101 by executing the "CALLF" command in FIG. 69A. The generation and storage process of the setting change command (initialization command) performed at the end of the setting change/setting confirmation in S57 described above is performed by the main CPU 101 executing the "CALLF" command in FIG. 69B. Note that the "CALLF" instruction is also an instruction code dedicated to the main CPU 101.

ソースプログラム上において、例えば、ソースコード「CALLF mn」が実行されると、現在のPCレジスタ(プログラム・カウンタPC:図11参照)の値(格納データ)がスタックポインタ(SP)で指定されているメモリに保存され、スタックポインタが-2更新され、「mn」がPCレジスタに格納されて、「mn」で指定されているアドレスに処理がジャンプする。ただし、「CALLF」命令は、2バイト命令であり、ジャンプできるアドレス範囲は、0000H~11FFHの範囲となる。それゆえ、例えば、図69A中のソースコード「CALLF SB_PCINIT_00」が実行されると、現在のPCレジスタの値がスタックポインタ(SP)で指定されているメモリに保存され、スタックポインタが-2更新され、「SB_PCINIT_00」のアドレスがPCレジスタに格納されて、「SB_PCINIT_00」で指定されているアドレスに処理がジャンプする。 For example, when the source code "CALLF mn" is executed on the source program, the value (stored data) of the current PC register (program counter PC: see Figure 11) is specified by the stack pointer (SP). It is saved in memory, the stack pointer is updated by -2, "mn" is stored in the PC register, and the process jumps to the address specified by "mn". However, the "CALLF" instruction is a 2-byte instruction, and the address range to which it can jump is from 0000H to 11FFH. Therefore, for example, when the source code "CALLF SB_PCINIT_00" in FIG. 69A is executed, the current PC register value is saved in the memory specified by the stack pointer (SP), and the stack pointer is updated by -2. , the address of "SB_PCINIT_00" is stored in the PC register, and the process jumps to the address specified by "SB_PCINIT_00".

なお、本実施形態では、「CALLF」命令と同種の命令コードとして、「CALL」命令と呼ばれる命令コードも用意されている。そして、ソースプログラム上において、例えば、ソースコード「CALL mn」が実行されると、「CALLF」命令と同様に、現在のPCレジスタ(プログラム・カウンタPC:図11参照)の値(格納データ)がスタックポインタ(SP)で指定されているメモリに保存され、スタックポインタが-2更新され、「mn」がPCレジスタに格納されて、「mn」で指定されているアドレスに処理がジャンプする。ただし、「CALL」命令は、3バイト命令であり、ジャンプできるアドレス範囲が、「CALLF」命令のそれと異なり、ジャンプできるアドレス範囲は、0000H~FFFFHの範囲である。なお、「CALLF」命令は、「CALL」命令に比べてバイト数の少ない命令コードであるので、ソースプログラムの容量(メインROM102の使用容量)を低減することができるとともに、処理の効率化も図ることができる。 Note that in this embodiment, an instruction code called a "CALL" instruction is also prepared as an instruction code of the same type as the "CALLF" instruction. Then, for example, when the source code "CALL mn" is executed on the source program, the value (stored data) of the current PC register (program counter PC: see Figure 11) is changed, similar to the "CALLF" instruction. It is saved in the memory specified by the stack pointer (SP), the stack pointer is updated by -2, "mn" is stored in the PC register, and the process jumps to the address specified by "mn". However, the "CALL" command is a 3-byte command, and the jumpable address range is different from that of the "CALLF" command, and the jumpable address range is from 0000H to FFFFH. Furthermore, since the "CALLF" instruction is an instruction code with a smaller number of bytes than the "CALL" instruction, it is possible to reduce the source program capacity (capacity used in the main ROM 102) and to improve processing efficiency. be able to.

また、本実施形態の設定変更確認処理では、図69A及び69Bに示すように、S46の「CALLF」命令で指定するジャンプ先のアドレス「SB_PCINIT_00」は、S57の「CALLF」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、設定変更時(遊技機起動時)、設定確認開始時(通常動作中)及び設定確認終了時に副制御回路200に送信する設定変更コマンド(初期化コマンド)の生成格納処理を実行するためのソースプログラムが、互いに同じであり、S46及びS57の両処理において用いられる、設定変更コマンド生成格納処理のソースプログラムが共有化(モジュール化)されている。 In addition, in the setting change confirmation process of this embodiment, as shown in FIGS. 69A and 69B, the jump destination address "SB_PCINIT_00" specified by the "CALLF" command in S46 is the jump destination address specified by the "CALLF" command in S57. is the same as the address of That is, in this embodiment, a process for generating and storing a setting change command (initialization command) to be sent to the sub-control circuit 200 when changing settings (when starting the game machine), when starting setting confirmation (during normal operation), and when finishing setting confirmation The source programs for executing are the same, and the source program for the setting change command generation and storage process used in both S46 and S57 is shared (modularized).

この場合、S46及びS57の両処理において、それぞれ別個に設定変更コマンド生成格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In this case, there is no need to provide a separate source program for the setting change command generation and storage process in both S46 and S57, so the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. . As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[設定変更コマンド生成格納処理]
次に、図70及び図71を参照して、設定変更確認処理(図68参照)中のS46及びS57で行う設定変更コマンド生成格納処理について説明する。なお、図70は、設定変更コマンド生成格納処理の手順を示すフローチャートであり、図71は、設定変更コマンド生成格納処理を実行するためのソースプログラムの一例を示す図である。
[Setting change command generation and storage processing]
Next, the setting change command generation and storage process performed in S46 and S57 during the setting change confirmation process (see FIG. 68) will be described with reference to FIGS. 70 and 71. Note that FIG. 70 is a flowchart showing the procedure of the setting change command generation and storage process, and FIG. 71 is a diagram showing an example of a source program for executing the setting change command generation and storage process.

まず、メインCPU101は、設定値(1~6)の情報をEレジスタにセットする(S61)。次いで、メインCPU101は、RT状態の情報をCレジスタにセットする(S62)。次いで、メインCPU101は、設定変更コマンドのコマンド種別情報(02H)をAレジスタにセットする(S63)。 First, the main CPU 101 sets information on set values (1 to 6) in the E register (S61). Next, the main CPU 101 sets RT state information in the C register (S62). Next, the main CPU 101 sets command type information (02H) of the setting change command in the A register (S63).

次いで、メインCPU101は、通信データ格納処理を行う(S64)。この処理では、メインCPU101は、S61~S63で各レジスタにセットされた情報と、S46又はS57(図68参照)でDレジスタにセットされた情報(設定ステータスである設定変更開始/設定変更終了/設定確認開始/設定確認終了)とを用いて、設定変更コマンドデータを生成し、該生成されたコマンドデータを通信データ格納領域に保存する。なお、通信データ格納処理の詳細については、後述の図72を参照しながら後で説明する。 Next, the main CPU 101 performs communication data storage processing (S64). In this process, the main CPU 101 uses the information set in each register in S61 to S63 and the information set in the D register in S46 or S57 (see FIG. settings check start/setting check end) to generate setting change command data, and save the generated command data in the communication data storage area. Note that details of the communication data storage process will be described later with reference to FIG. 72, which will be described later.

S64の処理後、メインCPU101は、設定変更コマンド生成格納処理を終了する。なお、設定変更確認処理(図68参照)中のS46で行う設定変更コマンド生成格納処理を終了する際には、メインCPU101は、S64の処理後、処理を設定変更確認処理(図68参照)のS47の処理に移す。また、設定変更確認処理(図68参照)中のS57で行う設定変更コマンド生成格納処理を終了する際には、メインCPU101は、S64の処理後、設定変更コマンド生成格納処理を終了するとともに、設定変更確認処理(図68参照)も終了する。 After the process of S64, the main CPU 101 ends the setting change command generation and storage process. Note that when terminating the setting change command generation and storage process performed in S46 of the setting change confirmation process (see FIG. 68), the main CPU 101 executes the setting change confirmation process (see FIG. 68) after the process of S64. The process moves to S47. Furthermore, when ending the settings change command generation and storage process performed in S57 during the settings change confirmation process (see FIG. 68), the main CPU 101 ends the settings change command generation and storage process after the process in S64, and also The change confirmation process (see FIG. 68) also ends.

本実施形態では、上述のようにして設定変更コマンド生成格納処理が行われる。なお、上述した設定変更コマンド生成格納処理は、メインCPU101が、図71のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the setting change command generation and storage process is performed as described above. Note that the above-described setting change command generation and storage processing is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 71.

上述のように、設定変更コマンド生成格納処理では、設定変更コマンド生成格納処理が実行される直前に設定ステータスが通信パラメータ4としてDレジスタに格納され、設定変更コマンド生成格納処理の実行中に設定値が通信パラメータ3としてEレジスタに格納され、RT情報が通信パラメータ5としてCレジスタに格納される。すなわち、設定変更コマンド(初期化コマンド)を構成する通信パラメータ1~5のうち、通信パラメータ3~5は副制御回路200側で使用(解析)される通信パラメータ(使用パラメータ)であり、これらの通信パラメータには新たな情報がセットされる。一方、設定変更コマンド(初期化コマンド)を構成するその他の通信パラメータ1及び2は、副制御回路200側で使用(解析)されない通信パラメータ(未使用パラメータ)であり、通信パラメータ1及び2に対しては、現時点でLレジスタ及びHレジスタにそれぞれ格納されている値がセットされる。それゆえ、設定変更コマンド(初期化コマンド)送信時における通信パラメータ1及び2の値は不定値となる。この場合、設定変更コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。 As mentioned above, in the setting change command generation and storage process, the setting status is stored in the D register as communication parameter 4 immediately before the setting change command generation and storage process is executed, and the setting value is stored during the execution of the setting change command generation and storage process. is stored as communication parameter 3 in the E register, and RT information is stored as communication parameter 5 in the C register. That is, among communication parameters 1 to 5 that constitute the setting change command (initialization command), communication parameters 3 to 5 are communication parameters (used parameters) used (analyzed) on the sub control circuit 200 side, and these New information is set in the communication parameters. On the other hand, other communication parameters 1 and 2 that constitute the setting change command (initialization command) are communication parameters (unused parameters) that are not used (analyzed) on the sub control circuit 200 side. In this case, the values currently stored in the L register and the H register are set. Therefore, the values of communication parameters 1 and 2 at the time of sending the setting change command (initialization command) are indefinite values. In this case, the sum value (BCC) of the setting change command can be set to an undefined value each time it is sent, and fraudulent acts such as fraud can be suppressed.

[通信データ格納処理]
次に、図72及び図73を参照して、例えば、設定変更コマンド生成格納処理(図70参照)中のS64で行う通信データ格納処理について説明する。なお、通信データ格納処理は、設定変更コマンド生成時だけでなく、他のコマンド生成時にも実行される。図72は、通信データ格納処理の手順を示すフローチャートであり、図73は、通信データ格納処理中のS71~S76の処理を実行するためのソースプログラムの一例を示す図である。
[Communication data storage processing]
Next, with reference to FIGS. 72 and 73, the communication data storage process performed, for example, in S64 in the setting change command generation and storage process (see FIG. 70) will be described. Note that the communication data storage process is executed not only when generating a setting change command but also when generating other commands. FIG. 72 is a flowchart showing the procedure of the communication data storage process, and FIG. 73 is a diagram showing an example of a source program for executing the processes of S71 to S76 during the communication data storage process.

まず、メインCPU101は、Aレジスタにセットされているデータを通信コマンド種別のデータとして、メインRAM103内の通信データ一時格納領域(不図示)に格納する(S71)。次いで、メインCPU101は、Hレジスタ及びLレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ1及び2として、メインRAM103内の通信データ一時格納領域(所定の格納領域)に格納する(S72)。 First, the main CPU 101 stores the data set in the A register as communication command type data in a communication data temporary storage area (not shown) in the main RAM 103 (S71). Next, the main CPU 101 stores the data set in the H register and the L register in the communication data temporary storage area (predetermined storage area) in the main RAM 103 as parameters 1 and 2 of the communication command, respectively (S72). .

次いで、メインCPU101は、Dレジスタ及びEレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ3及び4として、メインRAM103内の通信データ一時格納領域に格納する(S73)。次いで、メインCPU101は、Bレジスタ及びCレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ5及びRT状態のデータとして、メインRAM103内の通信データ一時格納領域に格納する(S74)。 Next, the main CPU 101 stores the data set in the D register and the E register in the communication data temporary storage area in the main RAM 103 as parameters 3 and 4 of the communication command, respectively (S73). Next, the main CPU 101 stores the data set in the B register and the C register in the communication data temporary storage area in the main RAM 103 as parameter 5 of the communication command and RT state data, respectively (S74).

次いで、メインCPU101は、Aレジスタ~Lレジスタにセットされているデータ値から通信コマンドのBCCデータ(サム値)を生成する(S75)。次いで、メインCPU101は、生成したBCCデータをメインRAM103内の通信データ一時格納領域に格納する(S76)。 Next, the main CPU 101 generates BCC data (sum value) of the communication command from the data values set in the A to L registers (S75). Next, the main CPU 101 stores the generated BCC data in the communication data temporary storage area in the main RAM 103 (S76).

S76の処理後、メインCPU101は、メインRAM103内の通信データ格納領域に空きがあるか否かを判別する(S77)。なお、本実施形態では、通信データ格納領域に最大9個のコマンドデータが格納可能である(後述の図75B参照)。 After processing in S76, the main CPU 101 determines whether there is any free space in the communication data storage area in the main RAM 103 (S77). Note that in this embodiment, a maximum of nine pieces of command data can be stored in the communication data storage area (see FIG. 75B described later).

S77において、メインCPU101が、通信データ格納領域に空きがないと判別したとき(S77がNO判定の場合)、メインCPU101は、通信データ格納処理を終了するとともに、例えば、設定変更コマンド生成格納処理(図70参照)も終了する。 In S77, when the main CPU 101 determines that there is no free space in the communication data storage area (if NO in S77), the main CPU 101 ends the communication data storage process and, for example, starts the setting change command generation and storage process ( (see FIG. 70) also ends.

一方、S77において、メインCPU101が、通信データ格納領域に空きがあると判別したとき(S77がYES判定の場合)、メインCPU101は、上述したS71~S76の処理により通信データ一時格納領域に格納された通信データを通信コマンドデータとして、通信データ格納領域に格納する(S78)。 On the other hand, when the main CPU 101 determines in S77 that there is space in the communication data storage area (YES in S77), the main CPU 101 stores the communication data in the temporary storage area through the processes of S71 to S76 described above. The received communication data is stored in the communication data storage area as communication command data (S78).

次いで、メインCPU101は、通信データポインタ更新処理を行う(S79)。この処理では、メインCPU101は、主に、通信データ格納領域内における通信データの格納アドレスを示す通信データポインタの更新処理を行う。なお、通信データポインタ更新処理の詳細については、後述の図74を参照しながら後で説明する。 Next, the main CPU 101 performs communication data pointer update processing (S79). In this process, the main CPU 101 mainly updates a communication data pointer indicating a storage address of communication data in the communication data storage area. Note that details of the communication data pointer update process will be described later with reference to FIG. 74, which will be described later.

そして、S79の処理後、メインCPU101は、通信データ格納処理を終了するとともに、例えば、設定変更コマンド生成格納処理(図70参照)も終了する。 After the process of S79, the main CPU 101 ends the communication data storage process, and also ends, for example, the setting change command generation and storage process (see FIG. 70).

本実施形態では、上述のようにして通信データ格納処理が行われる。なお、上述した通信データ格納処理中のS71~S76の処理は、メインCPU101が、図73のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。そして、この一連の処理において、コマンドデータに含まれる、通信コマンドの種別データ、各種通信パラメータ、遊技状態フラグデータ及びBCCデータの格納処理は、図73に示すように、ソースプログラム上では、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである、「LDQ」命令を用いて実行される。 In this embodiment, communication data storage processing is performed as described above. Note that the processing of S71 to S76 during the communication data storage processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 73. In this series of processes, the storage process of communication command type data, various communication parameters, game status flag data, and BCC data included in the command data is performed in the Q register on the source program, as shown in FIG. It is executed using the "LDQ" instruction, which is an instruction code dedicated to the main CPU 101 that specifies addresses using (extension registers).

具体的には、ソースコード「LDQ (.LOW.(wPDT_TMP+0)),A」の実行により、Aレジスタに格納された通信コマンドの種別データが、Qレジスタの格納データ(上位側アドレス値)と1バイトの整数値「.LOW.(wPDT_TMP+0)」(下位側アドレス値)とで指定されたアドレスの通信データ一時格納領域に格納される。また、ソースコード「LDQ (.LOW.(wPDT_TMP+1)),HL」の実行により、Lレジスタに格納された通信パラメータ1が、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+1)」とで指定されたアドレスの通信データ一時格納領域に格納され、Hレジスタに格納された通信パラメータ2が、その次のアドレスの通信データ一時格納領域に格納される。また、ソースコード「LDQ (.LOW.(wPDT_TMP+3)),DE」の実行により、Eレジスタに格納された通信パラメータ3が、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+3)」とで指定されたアドレスの通信データ一時格納領域に格納され、Dレジスタに格納された通信パラメータ4が、その次のアドレスの通信データ一時格納領域に格納される。そして、ソースコード「LDQ (.LOW.(wPDT_TMP+5)),BC」の実行により、Cレジスタに格納された通信パラメータ5が、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+5)」とで指定されたアドレスの通信データ一時格納領域に格納され、Bレジスタに格納された遊技状態フラグデータが、その次のアドレスの通信データ一時格納領域に格納される。 Specifically, by executing the source code "LDQ (.LOW. (wPDT_TMP+0)), A", the communication command type data stored in the A register is 1 with the data stored in the Q register (upper address value). The communication data is stored in the communication data temporary storage area at the address specified by the byte integer value ".LOW.(wPDT_TMP+0)" (lower address value). Also, by executing the source code "LDQ (.LOW. (wPDT_TMP+1)), HL", the communication parameter 1 stored in the L register is changed to the data stored in the Q register and the 1-byte integer value ".LOW. (wPDT_TMP+1)". The communication parameter 2 stored in the communication data temporary storage area at the address specified by `` and stored in the H register is stored in the communication data temporary storage area at the next address. Also, by executing the source code "LDQ (.LOW. (wPDT_TMP+3)), DE", the communication parameter 3 stored in the E register is changed to the data stored in the Q register and the 1-byte integer value ".LOW. (wPDT_TMP+3)". The communication parameter 4 stored in the communication data temporary storage area at the address specified by `` and stored in the D register is stored in the communication data temporary storage area at the next address. Then, by executing the source code "LDQ (.LOW.(wPDT_TMP+5)), BC", the communication parameter 5 stored in the C register is changed to the data stored in the Q register and the 1-byte integer value ".LOW.(wPDT_TMP+5)". The gaming state flag data stored in the communication data temporary storage area at the address specified by `` and stored in the B register is stored in the communication data temporary storage area at the next address.

さらに、通信データ格納処理でセットされたコマンドデータのサム値となるBCCデータは、一連のソースコード「ADD(加算命令コード) A,H」~「ADD A,B」の実行により算出され、Aレジスタに格納される。そして、ソースコード「LDQ (.LOW.(wPDT_TMP+7)),A」の実行により、Aレジスタに格納されたBCCデータが、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+7)」とで指定されたアドレスの通信データ一時格納領域に格納される。 Furthermore, the BCC data, which is the sum value of the command data set in the communication data storage process, is calculated by executing a series of source codes "ADD (addition instruction code) A, H" to "ADD A, B". stored in a register. Then, by executing the source code "LDQ (.LOW. (wPDT_TMP+7)), A", the BCC data stored in the A register is changed to the data stored in the Q register and a 1-byte integer value ".LOW. (wPDT_TMP+7)". The communication data is stored in the communication data temporary storage area at the address specified by .

上述のように、本実施形態では、1パケット(8バイト)の通信データ(コマンドデータ)を作成する際に、各種パラメータをレジスタから転送して通信データ一時格納領域(通信バッファ)に格納する。このようなコマンドデータの作成手法では、コマンド生成時に各レジスタに格納されているデータがそのままコマンドデータの各種パラメータとして通信データ一時格納領域に格納される。それゆえ、未使用パラメータを含むコマンドデータを作成した時には、作成時毎に、未使用パラメータの値が不定値となる。この場合、同じ種別のコマンドデータあり、かつ、使用パラメータの値が同一であっても、コマンド作成毎に、コマンドデータのサム値(BCCデータ)が可変可能となる。また、本実施形態では、誤り符号の一つであるサム値の計算をADD(加算命令コード)により算出したが、加算命令コードに換えて、SUB(減算命令コード)、XOR(排他的論理和命令コード)により誤り符号を算出しても同様の効果が得られる。さらに、メインCPU101専用命令である、MUL(乗算命令コード)又はDIV(除算命令コード)を使用して誤り符号を算出しても同様の効果が得られる。 As described above, in this embodiment, when creating one packet (8 bytes) of communication data (command data), various parameters are transferred from the register and stored in the communication data temporary storage area (communication buffer). In such a command data creation method, the data stored in each register at the time of command generation is stored as is in the communication data temporary storage area as various parameters of the command data. Therefore, when command data including unused parameters is created, the values of the unused parameters become undefined each time the command data is created. In this case, even if there is command data of the same type and the values of the parameters used are the same, the sum value (BCC data) of the command data can be changed every time a command is created. In addition, in this embodiment, the sum value, which is one of the error codes, is calculated using ADD (addition instruction code), but instead of the addition instruction code, SUB (subtraction instruction code), A similar effect can be obtained by calculating the error code using the instruction code). Furthermore, the same effect can be obtained by calculating the error code using MUL (multiplication instruction code) or DIV (division instruction code), which are instructions dedicated to the main CPU 101.

それゆえ、本実施形態では、未使用パラメータを不定値とすることにより、通信データの解析を困難にしてゴト等の不正行為を抑止することができるとともに、不必要なゴト対策処理を加える必要がないため、ゴト対策処理の追加による、主制御回路90のプログラム容量の圧迫を抑制することができる。 Therefore, in this embodiment, by setting unused parameters to undefined values, it is possible to make it difficult to analyze communication data and deter fraudulent acts such as fraud, and it is not necessary to add unnecessary fraud countermeasure processing. Therefore, it is possible to suppress the program capacity of the main control circuit 90 from being compressed due to the addition of the error countermeasure process.

[通信データポインタ更新処理]
次に、図74及び図75を参照して、通信データ格納処理(図72参照)中のS79で行う通信データポインタ更新処理について説明する。なお、図74は、通信データポインタ更新処理の手順を示すフローチャートであり、図75Aは、通信データポインタ更新処理を実行するためのソースプログラムの一例を示す図であり、図75Bは、通信データポインタ更新処理のソースプログラム上で実際にセットされる通信データ格納領域の構成を示す図である。
[Communication data pointer update processing]
Next, with reference to FIGS. 74 and 75, the communication data pointer update process performed in S79 during the communication data storage process (see FIG. 72) will be described. Note that FIG. 74 is a flowchart showing the procedure of the communication data pointer update process, FIG. 75A is a diagram showing an example of a source program for executing the communication data pointer update process, and FIG. 75B is a flowchart showing the procedure of the communication data pointer update process. FIG. 3 is a diagram showing the configuration of a communication data storage area that is actually set on a source program for update processing.

まず、メインCPU101は、現在、セットされている通信データポインタの値を取得する(S81)。 First, the main CPU 101 obtains the currently set value of the communication data pointer (S81).

次いで、メインCPU101は、通信データポインタの値を1パケット分(8バイト)加算更新する(S82)。なお、この処理において、更新後の通信データポインタの値が、通信データ格納領域(図75B参照)の上限サイズ以上となる場合には、メインCPU101は、更新後の通信データポインタの値を「0」にセットし、これにより、通信データ格納領域に格納されているコマンドデータを全て無効にする(破棄した状態と同様の状態にする)。 Next, the main CPU 101 updates the value of the communication data pointer by adding one packet (8 bytes) (S82). Note that in this process, if the value of the updated communication data pointer is equal to or larger than the upper limit size of the communication data storage area (see FIG. 75B), the main CPU 101 sets the updated value of the communication data pointer to "0". '', thereby invalidating all command data stored in the communication data storage area (setting it in the same state as the discarded state).

本実施形態では、1回の送信動作で送信されるデータ量(1パケット)は8バイトである。すなわち、本実施形態では、一つの送信動作で一つのコマンドデータを送信することができる。また、本実施形態では、通信データ格納領域に最大9個のコマンドデータを格納可能であるので(図75B参照)、通信データ格納領域の上限サイズは、72バイト(=8バイト×9)となる。それゆえ、本実施形態では、通信データポインタの範囲を「0」~「71」とし、S82の処理において、更新後(通信データポインタを+8更新した場合)の通信データポインタの値が「71(上限値)」を超えるような値となる場合には、更新後の通信データポインタの値を「0」にセットして(通信データの格納先のアドレスを先頭アドレスに戻して)、通信データ格納領域に格納されているコマンドデータを全て無効にする(破棄した状態と同様の状態にする)。なお、通信データポインタの値を「0」にセットすると、次にコマンドデータを通信データ格納領域に格納する場合には、通信データ格納領域の先頭アドレスから格納されるので、その前に格納されていたコマンドデータは新たなコマンドデータで上書きされることになる。それゆえ、本実施形態では、通信データポインタの値が「71(上限値)」を超えた場合に、通信データ格納領域を初期化(クリア)する必要はない。 In this embodiment, the amount of data (one packet) transmitted in one transmission operation is 8 bytes. That is, in this embodiment, one piece of command data can be transmitted in one transmission operation. Furthermore, in this embodiment, a maximum of 9 pieces of command data can be stored in the communication data storage area (see FIG. 75B), so the upper limit size of the communication data storage area is 72 bytes (=8 bytes x 9). . Therefore, in this embodiment, the range of the communication data pointer is set to "0" to "71", and in the process of S82, the value of the communication data pointer after updating (when the communication data pointer is updated by +8) is "71 ( If the value exceeds the upper limit), set the updated communication data pointer value to 0 (return the communication data storage address to the first address), and then store the communication data. Invalidates all command data stored in the area (returns to the same state as when it was destroyed). Note that if the value of the communication data pointer is set to "0", the next time command data is stored in the communication data storage area, it will be stored from the start address of the communication data storage area, so the command data stored before that will be stored from the start address of the communication data storage area. The new command data will be overwritten with new command data. Therefore, in this embodiment, there is no need to initialize (clear) the communication data storage area when the value of the communication data pointer exceeds "71 (upper limit)".

そして、S82の処理後、メインCPU101は、通信データポインタ更新処理を終了するとともに、通信データ格納処理(図72参照)も終了する。 After the process of S82, the main CPU 101 ends the communication data pointer update process and also ends the communication data storage process (see FIG. 72).

本実施形態では、上述のようにして通信データポインタ更新処理が行われる。そして、上述した通信データポインタ更新処理は、メインCPU101が、図75Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S82の通信データポインタの更新処理は、図75A中の「ADD」命令及び「ICPLD」命令(所定の更新命令)により実行されるが、この「ICPLD」命令もまた、メインCPU101専用命令コードである。 In this embodiment, communication data pointer update processing is performed as described above. The communication data pointer update process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 75A. Among them, the communication data pointer update process in S82 is executed by the "ADD" command and "ICPLD" command (predetermined update command) in FIG. 75A, but this "ICPLD" command is also exclusive to the main CPU 101. It is an instruction code.

ソースプログラム上において、例えば、ソースコード「ICPLD A,n」が実行されると、Aレジスタの内容(格納データ)と整数nとが比較され、Aレジスタの内容が整数n未満である場合には、Aレジスタの内容に「1」が加算され、Aレジスタの内容が整数n以上である場合には、Aレジスタに「0」がセットされる。 For example, when the source code "ICPLD A, n" is executed on the source program, the contents of the A register (stored data) are compared with the integer n, and if the contents of the A register is less than the integer n, , "1" is added to the contents of the A register, and if the contents of the A register is greater than or equal to an integer n, "0" is set in the A register.

それゆえ、S82の通信データポインタの更新処理を実行する場合、図75Aのソースプログラム上では、まず、ソースコード「ADD A,7」が実行され、Aレジスタの内容(更新前の通信データポインタの値)に「7」が加算され、該加算結果がAレジスタに格納される。次いで、ソースコード「ICPLD A,71」が実行され、Aレジスタの内容(7加算後の通信データポインタの値)と整数「71」とを比較し、Aレジスタの内容が整数「71」未満である場合には、Aレジスタの内容に「1」を加算し、Aレジスタの内容が整数「71」以上である場合には、Aレジスタに「0」をセットする。すなわち、S82の処理において、通信データポインタの値を+7更新したときに、更新後の通信データポインタの値が上限値「71」を超えるような場合には、通信データポインタをゼロクリアする処理(通信データの格納アドレスを通信データ格納領域の先頭アドレスに戻す処理)が行われる。一方、更新後の通信データポインタの値が上限値「71」を超えない場合には、「ICPLD」命令でさらに通信データポインタに「1」を加算することにより、トータルで通信データポインタの値を+8更新する。 Therefore, when executing the update processing of the communication data pointer in S82, the source code "ADD A, 7" is first executed on the source program of FIG. "7" is added to the value), and the addition result is stored in the A register. Next, the source code "ICPLD A,71" is executed, and the contents of the A register (value of the communication data pointer after addition of 7) are compared with the integer "71", and if the contents of the A register is less than the integer "71". If so, "1" is added to the contents of the A register, and if the contents of the A register is greater than or equal to the integer "71", "0" is set in the A register. That is, in the process of S82, when the value of the communication data pointer is updated by +7, if the updated value of the communication data pointer exceeds the upper limit "71", the process of clearing the communication data pointer to zero (communication A process of returning the data storage address to the start address of the communication data storage area is performed. On the other hand, if the value of the communication data pointer after updating does not exceed the upper limit value "71", the "ICPLD" command further adds "1" to the communication data pointer, thereby increasing the value of the communication data pointer in total. +8 updated.

上述のように、本実施形態では、通信データポインタ更新処理において、一つの「ICPLD」命令コード(送信バッファの上限判定命令と、判断分岐命令とが一体になっている命令コード)により、通信データポインタの更新(1加算)処理、更新後の通信データポインタの判定チェック処理及び通信データポインタのクリア処理をまとめて実行することができる。この場合、各処理を別個に実行するための命令コードを設ける必要がなくなる。例えば、更新後の通信データポインタの値がその上限値「71」を超えるか否かの判断分岐命令コードを省略することができる。 As described above, in this embodiment, communication data pointer update processing is performed using one "ICPLD" instruction code (an instruction code in which a transmission buffer upper limit judgment instruction and a judgment branch instruction are combined). Pointer update (increase by 1) processing, communication data pointer determination check processing after update, and communication data pointer clear processing can be executed all at once. In this case, there is no need to provide instruction codes for separately executing each process. For example, a branch instruction code for determining whether the value of the updated communication data pointer exceeds its upper limit value "71" can be omitted.

それゆえ、通信データポインタ更新処理等において、メインCPU101専用の「ICPLD」命令コードを用いることにより、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Therefore, by using the "ICPLD" instruction code dedicated to the main CPU 101 in communication data pointer update processing and the like, the capacity of the source program (the used capacity of the main ROM 102) can be reduced. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[電断時(外部)処理]
次に、メインCPU101の制御により行われるパチスロ1の電断時(外部)処理を、図76を参照して説明する。図76は、電断時(外部)処理の手順を示すフローチャートである。なお、図76に示す電断時(外部)処理は、電源管理回路93が、マイクロプロセッサ91に供給される電源電圧の低下(電断)を検知した際に、電断検知信号をマイクロプロセッサ91の「XINT」端子に出力し、これにより、マイクロプロセッサ91の割込みコントローラ112からメインCPU101に出力される割込要求信号に基づいて、実行される。
[Processing during power outage (external)]
Next, the power cut-off (external) processing of the pachi-slot machine 1 performed under the control of the main CPU 101 will be described with reference to FIG. 76. FIG. 76 is a flowchart showing the procedure for processing at the time of power cut (external). Note that the power outage (external) process shown in FIG. This is executed based on the interrupt request signal output from the interrupt controller 112 of the microprocessor 91 to the main CPU 101.

まず、メインCPU101は、全てのレジスタにセットされているデータを退避させる(S91)。次いで、メインCPU101は、電断検知ポートにセットされているデータを読み込む(S92)。 First, the main CPU 101 saves data set in all registers (S91). Next, the main CPU 101 reads the data set in the power failure detection port (S92).

次いで、メインCPU101は、電断検知ポートがオン状態であるか否かを判別する(S93)。 Next, the main CPU 101 determines whether the power failure detection port is in the on state (S93).

S93において、メインCPU101が、電断検知ポートがオン状態でないと判別したとき(S93がNO判定の場合)、メインCPU101は、割込処理許可をセットする(S94)。そして、S94の処理後、メインCPU101は、電断時(外部)処理を終了する。なお、S93がNO判定である場合に行われるこれらの処理は、電源管理回路93が瞬間的に電断を検知した場合等に発生する瞬停対策の処理に対応する。 In S93, when the main CPU 101 determines that the power failure detection port is not in the on state (NO in S93), the main CPU 101 sets permission for interrupt processing (S94). After the processing in S94, the main CPU 101 ends the power-off (external) processing. It should be noted that these processes performed when the determination in S93 is NO corresponds to the process as a countermeasure against instantaneous power outage that occurs when the power management circuit 93 momentarily detects a power outage.

一方、S93において、メインCPU101が、電断検知ポートがオン状態であると判別したとき(S93がYES判定の場合)、メインCPU101は、メダル投入不可を設定し、ホッパー装置51の停止を設定する(S95)。 On the other hand, in S93, when the main CPU 101 determines that the power failure detection port is in the ON state (YES in S93), the main CPU 101 sets the medal insertion disabled and sets the hopper device 51 to stop. (S95).

次いで、メインCPU101は、現在セットされているスタックポインタ(SP)の値をメインRAM103内の遊技用RAM領域のスタックエリアに保存する(S96)。 Next, the main CPU 101 stores the currently set value of the stack pointer (SP) in the stack area of the gaming RAM area in the main RAM 103 (S96).

次いで、メインCPU101は、メインRAM103のチェックサム生成処理を行う(S97)。なお、この処理は、メインRAM103内の規定外作業領域(図12C参照)で行われる。また、このチェックサム生成処理で用いられるプログラムはメインROM102内の規定外エリアに格納されている(図12B参照)。なお、チェックサム生成処理の詳細については、後述の図77を参照しながら後で説明する。 Next, the main CPU 101 performs checksum generation processing for the main RAM 103 (S97). Note that this processing is performed in a non-standard work area (see FIG. 12C) in the main RAM 103. Further, the program used in this checksum generation process is stored in a non-standard area in the main ROM 102 (see FIG. 12B). Note that details of the checksum generation process will be described later with reference to FIG. 77, which will be described later.

次いで、メインCPU101は、メインRAM103へのアクセス禁止を設定する(S98)。そして、S98の処理後、電源が停止するまで(電源電圧が、メインCPU101が動作できない電圧に達するまで)無限ループ処理が行われる。 Next, the main CPU 101 sets access prohibition to the main RAM 103 (S98). After the process of S98, an infinite loop process is performed until the power supply is stopped (until the power supply voltage reaches a voltage at which the main CPU 101 cannot operate).

[チェックサム生成処理(規定外)]
次に、図77及び図78を参照して、電断時(外部)処理(図76参照)中のS97で行うチェックサム生成処理について説明する。なお、図77は、チェックサム生成処理の手順を示すフローチャートであり、図78Aは、チェックサム生成処理を実行するためのソースプログラムの一例を示す図であり、図78Bは、チェックサム生成処理で実行されるスタックポインタの更新動作及びメインRAM103からレジスタへのデータの読み出し動作の様子を示す図である。
[Checksum generation process (non-standard)]
Next, with reference to FIGS. 77 and 78, the checksum generation process performed in S97 during the power outage (external) process (see FIG. 76) will be described. Note that FIG. 77 is a flowchart showing the procedure of the checksum generation process, FIG. 78A is a diagram showing an example of a source program for executing the checksum generation process, and FIG. 78B is a flowchart showing the procedure of the checksum generation process. 5 is a diagram illustrating a stack pointer update operation and a data read operation from the main RAM 103 to a register. FIG.

まず、メインCPU101は、現在のスタックポインタ(SP)の値(遊技用RAM領域のスタックエリアの使用中アドレス)をメインRAM103の規定外RAM領域の規定外スタックエリアに保存する(S101)。次いで、メインCPU101は、スタックポインタに規定外スタックエリアのアドレスをセットする(S102)。次いで、メインCPU101は、RAMアドレス(規定外スタックエリアのアドレス)の上位側のアドレス値(F0H)をQレジスタにセットする(S103)。次いで、メインCPU101は、電断発生フラグを設定する(S104)。 First, the main CPU 101 stores the current stack pointer (SP) value (address in use of the stack area of the gaming RAM area) in the non-standard stack area of the non-standard RAM area of the main RAM 103 (S101). Next, the main CPU 101 sets the address of the non-standard stack area in the stack pointer (S102). Next, the main CPU 101 sets the upper address value (F0H) of the RAM address (address of the non-standard stack area) in the Q register (S103). Next, the main CPU 101 sets a power outage occurrence flag (S104).

次いで、メインCPU101は、スタックポインタに、遊技用RAM領域内のサム値の計算開始アドレスをセットし、サム算出カウンタに、サム値の算出対象格納領域のバイト数を「2」で除算した値をセットする(S105)。なお、サム算出カウンタは、サム値算出の終了契機を判定するためのカウンタであり、メインRAM103に設けられる。そして、S105で設定されたサム算出カウンタが「0」になれば、メインRAM103の遊技用RAM領域のサム値算出処理を終了する。 Next, the main CPU 101 sets the sum value calculation start address in the gaming RAM area in the stack pointer, and sets the sum calculation counter with the value obtained by dividing the number of bytes in the storage area for calculation of the sum value by "2". Set (S105). Note that the sum calculation counter is a counter for determining the trigger for ending the sum value calculation, and is provided in the main RAM 103. Then, when the sum calculation counter set in S105 becomes "0", the sum value calculation process of the gaming RAM area of the main RAM 103 is ended.

次いで、メインCPU101は、HLレジスタを0クリア(値「0」をセット)する(S106)。この処理により、サム値の初期値「0」がセットされる。 Next, the main CPU 101 clears the HL register to 0 (sets the value "0") (S106). Through this process, the initial value "0" of the sum value is set.

次いで、メインCPU101は、「POP命令」(特定の命令)と呼ばれる命令コード(図78A中に記載のソースコード「POP DE」)を実行し、スタックポインタ(SP)にセットされたメインRAM103の格納領域のアドレスから2バイト分の領域のデータ(保存値)をDEレジスタに読み出す(S107)。 Next, the main CPU 101 executes an instruction code called a "POP instruction" (specific instruction) (source code "POP DE" described in FIG. 78A), and stores data in the main RAM 103 set in the stack pointer (SP). Two bytes of area data (saved value) is read from the area address to the DE register (S107).

なお、「POP」命令が実行されると、スタックポインタで指定されたアドレスの1バイト領域に保存されているデータ(メモリ内容)が、ペアレジスタの下位側のレジスタにロードされ、スタックポインタで指定されたアドレスを1更新したアドレスの1バイト領域に保存されているデータ(メモリ内容)が、ペアレジスタの上位側のレジスタにロードされる。また、「POP」命令が実行されると、スタックポインタ(SP)にセットされたアドレスに対して2バイト分のアドレス更新処理(アドレスを「2」加算する処理)が行われる。 Note that when the "POP" instruction is executed, the data (memory contents) stored in the 1-byte area at the address specified by the stack pointer is loaded into the lower register of the pair register, and The data (memory contents) stored in the 1-byte area of the address updated by 1 is loaded into the upper register of the pair register. Furthermore, when the "POP" instruction is executed, 2-byte address updating processing (processing of adding "2" to the address) is performed on the address set in the stack pointer (SP).

それゆえ、S107の処理では、スタックポインタで指定されたアドレスに保存されているデータ(メモリ内容)がEレジスタにロードされ、スタックポインタで指定されたアドレスに「1」を加算したアドレスに保存されているデータ(メモリ内容)がDレジスタにロードされる。 Therefore, in the process of S107, the data (memory contents) stored at the address specified by the stack pointer is loaded into the E register and saved at the address specified by the stack pointer plus "1". The current data (memory contents) is loaded into the D register.

図78Bには、「POP」命令実行時における、DEレジスタへのデータの読み込み動作、及び、スタックポインタにセットされるアドレスの更新動作の様子を示す。サム値の算出開始時に、スタックポインタ(SP)にセットされているアドレスが「F010h」である場合には、アドレス「F010h」に保存されているデータ(メモリ内容)がEレジスタにロードされ、アドレス「F011h」に保存されているデータ(メモリ内容)がDレジスタにロードされる。また、この際、スタックポインタ(SP)にセットされているアドレスに2加算する更新処理が行われ、スタックポインタ(SP)にセットされているアドレスが「F010h」から「F012h」に変更される。次いで、再度、「POP」命令が実行されると、アドレス「F012h」に保存されているデータ(メモリ内容)がEレジスタにロードされ、アドレス「F013h」に保存されているデータ(メモリ内容)がDレジスタにロードされる。また、この際、スタックポインタ(SP)にセットされているアドレスの更新処理が行われ、スタックポインタ(SP)にセットされているアドレスが「F012h」から「F014h」に変更される。その後、「POP」命令が実行される度に上述した、DEレジスタへのデータの読み込み動作及びスタックポンタにセットされるアドレスの更新動作が繰り返される。 FIG. 78B shows the operation of reading data into the DE register and the operation of updating the address set in the stack pointer when the "POP" instruction is executed. When the sum value calculation starts, if the address set in the stack pointer (SP) is "F010h", the data (memory contents) stored at address "F010h" is loaded into the E register, and the address The data (memory contents) stored in "F011h" is loaded into the D register. Also, at this time, an update process is performed in which 2 is added to the address set in the stack pointer (SP), and the address set in the stack pointer (SP) is changed from "F010h" to "F012h". Next, when the "POP" instruction is executed again, the data (memory content) stored at address "F012h" is loaded into the E register, and the data (memory content) stored at address "F013h" is loaded. Loaded into D register. Also, at this time, the address set in the stack pointer (SP) is updated, and the address set in the stack pointer (SP) is changed from "F012h" to "F014h". Thereafter, each time the "POP" instruction is executed, the above-described operation of reading data into the DE register and updating the address set in the stack pointer is repeated.

S107の処理後、メインCPU101は、サム値の算出処理を行う(S108)。具体的には、メインCPU101は、HLレジスタに格納されている値にDEレジスタに格納されている値を加算し、該加算された値をサム値としてHLレジスタに格納する。 After the process in S107, the main CPU 101 performs a sum value calculation process (S108). Specifically, the main CPU 101 adds the value stored in the DE register to the value stored in the HL register, and stores the added value in the HL register as a sum value.

次いで、メインCPU101は、サム算出カウンタの値を1減算する(S109)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S110)。 Next, the main CPU 101 subtracts 1 from the value of the sum calculation counter (S109). Next, the main CPU 101 determines whether the updated sum calculation counter value is "0" (S110).

S110において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S110がNO判定の場合)、メインCPU101は、処理をS107の処理に戻し、S107以降の処理を繰り返す。すなわち、メインRAM103の遊技用RAM領域のサム値算出処理が終了するまで、S107~S110の処理が繰り返される。 In S110, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (NO in S110), the main CPU 101 returns the process to the process in S107 and repeats the process from S107 onwards. That is, the processes of S107 to S110 are repeated until the sum value calculation process of the gaming RAM area of the main RAM 103 is completed.

一方、S110において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S110がYES判定の場合)、メインCPU101は、DEレジスタに、メインRAM103内の規定外RAM領域のサム値の計算開始アドレスをセットし、サム算出カウンタに、規定外用サムカウント値をセットする(S111)。なお、規定外用サムカウント値は、規定外用格納領域のバイト数となる。それゆえ、S111で設定されたサム算出カウンタが「0」になれば、メインRAM103の規定外RAM領域のサム値算出処理、すなわち、メインRAM103全体のサム値算出処理が終了する。 On the other hand, in S110, when the main CPU 101 determines that the value of the sum calculation counter is "0" (YES in S110), the main CPU 101 stores the non-standard RAM area in the main RAM 103 in the DE register. A sum value calculation start address is set, and a non-standard sum count value is set in a sum calculation counter (S111). Note that the non-standard sum count value is the number of bytes of the non-standard storage area. Therefore, when the sum calculation counter set in S111 becomes "0", the sum value calculation process for the non-standard RAM area of the main RAM 103, that is, the sum value calculation process for the entire main RAM 103 ends.

次いで、メインCPU101は、DEレジスタにセットされた規定外RAM領域のアドレスから1バイト分の領域のデータ(保存値)をAレジスタに読み出す(S112)。 Next, the main CPU 101 reads 1 byte of data (saved value) from the address of the non-standard RAM area set in the DE register into the A register (S112).

次いで、メインCPU101は、サム値の算出処理を行う(S113)。具体的には、メインCPU101は、HLレジスタに格納されている値にAレジスタに格納されている値を加算し、該加算された値をサム値としてHLレジスタに格納する。 Next, the main CPU 101 performs a sum value calculation process (S113). Specifically, the main CPU 101 adds the value stored in the A register to the value stored in the HL register, and stores the added value as a sum value in the HL register.

次いで、メインCPU101は、DEレジスタに格納されているアドレスを1加算し、サム算出カウンタの値を1減算する(S114)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S115)。 Next, the main CPU 101 adds 1 to the address stored in the DE register and subtracts 1 from the value of the sum calculation counter (S114). Next, the main CPU 101 determines whether the updated sum calculation counter value is "0" (S115).

S115において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S115がNO判定の場合)、メインCPU101は、処理をS112の処理に戻し、S112以降の処理を繰り返す。すなわち、メインRAM103の規定外RAM領域のサム値を遊技用RAM領域のサム値に加算する処理が終了するまで、S112~S115の処理が繰り返される。 In S115, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (NO in S115), the main CPU 101 returns the process to the process in S112 and repeats the process from S112 onwards. That is, the processes of S112 to S115 are repeated until the process of adding the sum value of the non-standard RAM area of the main RAM 103 to the sum value of the gaming RAM area is completed.

一方、S115において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S115がYES判定の場合)、メインCPU101は、HLレジスタに格納されている値を電断発生時のサム値として、メインRAM103内のサム値格納領域(不図示)に保存する(S116)。次いで、メインCPU101は、S101で規定外スタックエリアに保存されたスタックポインタ(SP)の値をスタックポインタにセットする(S117)。そして、S117の処理後、メインCPU101は、チェックサム生成処理を終了し、処理を電断時(外部)処理(図76参照)のS98の処理に移す。 On the other hand, in S115, when the main CPU 101 determines that the value of the sum calculation counter is "0" (YES in S115), the main CPU 101 sets the value stored in the HL register to The sum value is stored in a sum value storage area (not shown) in the main RAM 103 (S116). Next, the main CPU 101 sets the value of the stack pointer (SP) saved in the non-standard stack area in S101 to the stack pointer (S117). After the process in S117, the main CPU 101 ends the checksum generation process and moves the process to S98, which is the power outage (external) process (see FIG. 76).

本実施形態では、上述のようにしてチェックサム生成処理が行われる。そして、上述したチェックサム生成処理は、メインCPU101が、図78Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。上述のように、本実施形態では、電断発生時のメインRAM103のチェックサムは、加算式で算出される。この際、遊技用RAM領域のサム値算出では、2バイト単位で加算処理(図78A中のソースコード「ADD HL,DE」参照)が行われ、規定外RAM領域では、1バイト単位で加算処理(図78A中のソースコード「ADDWB HL,A」参照)が行われる。 In this embodiment, checksum generation processing is performed as described above. The above-described checksum generation process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 78A. As described above, in this embodiment, the checksum of the main RAM 103 when a power outage occurs is calculated using an addition formula. At this time, when calculating the sum value of the gaming RAM area, addition processing is performed in units of 2 bytes (see the source code "ADD HL, DE" in Figure 78A), and in the non-standard RAM area, addition processing is performed in units of 1 byte. (See source code “ADDWB HL,A” in FIG. 78A).

[サムチェック処理(規定外)]
次に、図79~図81を参照して、電源投入時処理(図64参照)中のS9で行うサムチェック処理について説明する。なお、図79及び図80は、サムチェック処理の手順を示すフローチャートであり、図81は、サムチェック処理中のS122~S132の処理を実行するためのソースプログラムの一例を示す図である。
[Sum check processing (not specified)]
Next, the sum check process performed in S9 during the power-on process (see FIG. 64) will be described with reference to FIGS. 79 to 81. Note that FIGS. 79 and 80 are flowcharts showing the procedure of the sum check process, and FIG. 81 is a diagram showing an example of a source program for executing the processes of S122 to S132 during the sum check process.

まず、メインCPU101は、現在のスタックポインタ(SP)の値を規定外スタックエリアに保存する(S121)。次いで、メインCPU101は、スタックポインタにサム値格納領域のアドレスをセットし、サム算出カウンタに、サム値の算出対象格納領域のバイト数を「2」で除算した値をセットする(S122)。なお、ここでセットされるサム算出カウンタは、サム値算出(サム値の減算処理)の終了契機を判定するためのカウンタであり、メインRAM103に設けられる。次いで、メインCPU101は、サム値格納領域からサム値(チェックサム)を取得する(S123)。この処理により、電断発生時に生成されたチェックサム(減算前の初期値)がHLレジスタに格納される。 First, the main CPU 101 stores the current stack pointer (SP) value in the non-standard stack area (S121). Next, the main CPU 101 sets the address of the sum value storage area in the stack pointer, and sets the value obtained by dividing the number of bytes of the storage area to be calculated for the sum value by "2" in the sum calculation counter (S122). Note that the sum calculation counter set here is a counter for determining the trigger for ending the sum value calculation (sum value subtraction processing), and is provided in the main RAM 103. Next, the main CPU 101 obtains a sum value (checksum) from the sum value storage area (S123). Through this process, the checksum (initial value before subtraction) generated when a power outage occurs is stored in the HL register.

次いで、メインCPU101は、「POP」命令を実行し、スタックポインタ(SP)にセットされたメインRAM103の格納領域のアドレスから2バイト分の領域のデータ(保存値)をDEレジスタに読み出す(S124)。なお、この際、「POP」命令の実行により、スタックポインタで指定されたアドレスの1バイト領域に保存されているデータ(メモリ内容)が、Eレジスタにロードされ、スタックポインタで指定されたアドレスを1更新したアドレスの1バイト領域に保存されているデータ(メモリ内容)が、Dレジスタにロードされる(図78B参照)。また、「POP」命令が実行されると、スタックポインタ(SP)にセットされたアドレスに対して2バイト分のアドレス更新処理(アドレスを2加算する処理)が行われる。 Next, the main CPU 101 executes the "POP" instruction and reads 2 bytes of data (saved value) from the address of the storage area of the main RAM 103 set in the stack pointer (SP) to the DE register (S124). . At this time, by executing the "POP" instruction, the data (memory contents) stored in the 1-byte area at the address specified by the stack pointer is loaded into the E register, and the address specified by the stack pointer is loaded into the E register. 1 The data (memory contents) stored in the 1-byte area of the updated address is loaded into the D register (see FIG. 78B). Furthermore, when the "POP" instruction is executed, 2-byte address update processing (processing of adding 2 to the address) is performed on the address set in the stack pointer (SP).

次いで、メインCPU101は、サム値の算出(減算)処理を行う(S125)。具体的には、メインCPU101は、HLレジスタに格納されている値(サム値の初期値又は前回の減算処理後のサム値)からDEレジスタに格納されている値を減算し、該減算された値をサム値としてHLレジスタに格納する。 Next, the main CPU 101 performs a sum value calculation (subtraction) process (S125). Specifically, the main CPU 101 subtracts the value stored in the DE register from the value stored in the HL register (the initial value of the sum value or the sum value after the previous subtraction process), and calculates the subtracted value. Store the value as a sum value in the HL register.

次いで、メインCPU101は、サム算出カウンタの値を1減算する(S126)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S127)。 Next, the main CPU 101 subtracts 1 from the value of the sum calculation counter (S126). Next, the main CPU 101 determines whether the updated sum calculation counter value is "0" (S127).

S127において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S127がNO判定の場合)、メインCPU101は、処理をS124の処理に戻し、S124以降の処理を繰り返す。すなわち、メインRAM103の遊技用RAM領域の全域に渡ってサム値の減算処理が終了するまで、S124~S127の処理が繰り返される。 In S127, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (NO in S127), the main CPU 101 returns the process to the process in S124 and repeats the process from S124 onwards. That is, the processes of S124 to S127 are repeated until the sum value subtraction process is completed over the entire gaming RAM area of the main RAM 103.

一方、S127において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S127がYES判定の場合)、メインCPU101は、DEレジスタに、メインRAM103内の規定外RAM領域のサム値の計算開始アドレスをセットし、サム算出カウンタに、規定外用サムカウント値をセットする(S128)。なお、規定外用サムカウント値は、規定外RAM領域のバイト数となる。 On the other hand, in S127, when the main CPU 101 determines that the value of the sum calculation counter is "0" (YES in S127), the main CPU 101 stores the non-standard RAM area in the main RAM 103 in the DE register. A sum value calculation start address is set, and a non-standard sum count value is set in a sum calculation counter (S128). Note that the non-standard sum count value is the number of bytes in the non-standard RAM area.

次いで、メインCPU101は、DEレジスタにセットされた規定外RAM領域のアドレスから1バイト分の領域のデータ(保存値)をAレジスタに読み出す(S129)。 Next, the main CPU 101 reads 1 byte of data (saved value) from the address of the non-standard RAM area set in the DE register into the A register (S129).

次いで、メインCPU101は、サム値の算出(減算)処理を行う(S130)。具体的には、メインCPU101は、HLレジスタに格納されている値からAレジスタに格納されている値を減算し、該減算された値をサム値としてHLレジスタに格納する。 Next, the main CPU 101 performs a sum value calculation (subtraction) process (S130). Specifically, the main CPU 101 subtracts the value stored in the A register from the value stored in the HL register, and stores the subtracted value in the HL register as a sum value.

次いで、メインCPU101は、DEレジスタに格納されているアドレスを1加算し、サム算出カウンタの値を1減算する(S131)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S132)。 Next, the main CPU 101 adds 1 to the address stored in the DE register and subtracts 1 from the value of the sum calculation counter (S131). Next, the main CPU 101 determines whether the updated sum calculation counter value is "0" (S132).

S132において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S132がNO判定の場合)、メインCPU101は、処理をS129の処理に戻し、S129以降の処理を繰り返す。すなわち、メインRAM103の規定外RAM領域の全域に渡ってサム値の減算処理が終了するまで、S129~S132の処理が繰り返される。 In S132, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (NO in S132), the main CPU 101 returns the process to the process in S129 and repeats the process from S129 onwards. That is, the processes of S129 to S132 are repeated until the sum value subtraction process is completed over the entire non-standard RAM area of the main RAM 103.

一方、S132において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S132がYES判定の場合)、メインCPU101は、サムチェック処理の判定結果に「サム異常」をセットする(S133)。次いで、メインCPU101は、算出されたサム値が「0」であるか否かを判別する(S134)。 On the other hand, in S132, when the main CPU 101 determines that the value of the sum calculation counter is "0" (YES in S132), the main CPU 101 sets "sum abnormality" in the determination result of the sum check process. (S133). Next, the main CPU 101 determines whether the calculated sum value is "0" (S134).

なお、この処理では、メインCPU101は、フラグ・レジスタFのゼロフラグ(ビット6)の状態(1/0)を参照して、サム値が「0」であるか否かを判別する。本実施形態では、S128でセットされたサム算出カウンタの値が「0」になった時点、すなわち、メインRAM103の全域に渡ってサム値の減算処理が終了した時点において、サム値が「0」である場合には、フラグ・レジスタFのゼロフラグには「1」がセットされ、サム値が「0」でない場合には、フラグ・レジスタFのゼロフラグには「0」がセットされている。それゆえ、S134の処理の時点において、フラグ・レジスタFのゼロフラグに「1(オン状態)」がセットされていれば、メインCPU101はサム値が「0」であると判定する。 In this process, the main CPU 101 refers to the state (1/0) of the zero flag (bit 6) of the flag register F to determine whether the sum value is "0" or not. In this embodiment, the sum value becomes "0" when the value of the sum calculation counter set in S128 becomes "0", that is, when the sum value subtraction process is completed over the entire area of the main RAM 103. If so, the zero flag of flag register F is set to "1", and if the sum value is not "0", the zero flag of flag register F is set to "0". Therefore, if the zero flag of the flag register F is set to "1 (on state)" at the time of processing in S134, the main CPU 101 determines that the sum value is "0".

S134において、メインCPU101が、算出されたサム値が「0」でないと判別したとき(S134がNO判定の場合)、メインCPU101は、後述のS139の処理を行う。一方、S134において、メインCPU101が、算出されたサム値が「0」であると判別したとき(S134がYES判定の場合)、メインCPU101は、判定結果に「電断異常」をセットする(S135)。 In S134, when the main CPU 101 determines that the calculated sum value is not "0" (NO in S134), the main CPU 101 performs processing in S139, which will be described later. On the other hand, in S134, when the main CPU 101 determines that the calculated sum value is "0" (YES in S134), the main CPU 101 sets "power outage abnormality" in the determination result (S135 ).

次いで、メインCPU101は、電断発生フラグを取得する(S136)。次いで、メインCPU101は、電断発生フラグが電断なしの状態(オフ状態)であるか否かを判別する(S137)。 Next, the main CPU 101 acquires a power outage occurrence flag (S136). Next, the main CPU 101 determines whether the power interruption occurrence flag is in a state of no power interruption (off state) (S137).

S137において、メインCPU101が、電断発生フラグが電断なしの状態であると判別したとき(S137がYES判定の場合)、メインCPU101は、後述のS139の処理を行う。一方、S137において、メインCPU101が、電断発生フラグが電断なしの状態でないと判別したとき(S137がNO判定の場合)、メインCPU101は、判定結果に「正常」をセットする(S138)。 In S137, when the main CPU 101 determines that the power outage occurrence flag is in a state of no power outage (YES in S137), the main CPU 101 performs processing in S139, which will be described later. On the other hand, when the main CPU 101 determines in S137 that the power outage occurrence flag is not in the state of no power outage (NO in S137), the main CPU 101 sets the determination result to "normal" (S138).

S138の処理後、S134がNO判定の場合、又は、S137がYES判定の場合、メインCPU101は、サムチェック判定結果に判定結果を保存し、電断発生フラグをクリア(オフ)する(S139)。次いで、メインCPU101は、S121で規定外スタックエリアに保存されたスタックポインタ(SP)の値をスタックポインタにセットする(S140)。そして、S140の処理後、メインCPU101は、サムチェック処理を終了し、処理を電源投入時処理(図64参照)のS10の処理に移す。 After the processing in S138, if the determination in S134 is NO or if the determination in S137 is YES, the main CPU 101 stores the determination result in the sum check determination result and clears (turns off) the power failure occurrence flag (S139). Next, the main CPU 101 sets the value of the stack pointer (SP) saved in the non-standard stack area in S121 to the stack pointer (S140). After the process of S140, the main CPU 101 ends the sum check process and moves the process to S10 of the power-on process (see FIG. 64).

本実施形態では、上述のようにしてサムチェック処理が行われる。そして、上述したサムチェック処理中のS122~S132の処理は、メインCPU101が、図81のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the sum check process is performed as described above. The processes of S122 to S132 during the sum check process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 81.

上述のように、本実施形態における、メインRAM103のサムチョックの判定処理では、まず、電断発生時に生成されたチェックサムの値を、電源復帰時のメインRAM103に格納されたデータで順次減算する。この際、遊技用RAM領域では、2バイト単位で減算処理(図81中のソースコード「SUB HL,DE」参照)が行われ、規定外RAM領域では、1バイト単位で減算処理(図81中のソースコード「SUBWB HL,A」参照)が行われる。次いで、最終的な減算結果が「0」であるか否か(ゼロフラグがオン状態であるか否か)に基づいて、異常の発生の有無を判定する。そして、減算結果が「0」である場合(ゼロフラグがオン状態である場合)には、正常と判定され、減算結果が「0」でない場合(ゼロフラグがオフ状態である場合)には、異常と判定される。 As described above, in the thumb chock determination process of the main RAM 103 in this embodiment, first, the value of the checksum generated at the time of the power outage is sequentially subtracted by the data stored in the main RAM 103 at the time of power restoration. At this time, in the gaming RAM area, subtraction processing is performed in units of 2 bytes (see source code "SUB HL, DE" in Figure 81), and in the non-standard RAM area, subtraction processing is performed in units of 1 byte (see source code "SUB HL, DE" in Figure 81). (see source code "SUBWB HL, A") is performed. Next, it is determined whether an abnormality has occurred based on whether the final subtraction result is "0" (whether the zero flag is on or not). If the subtraction result is "0" (zero flag is on), it is determined to be normal, and if the subtraction result is not "0" (zero flag is off), it is determined to be abnormal. It will be judged.

すなわち、本実施形態では、電断発生時のチェックサムの生成処理は加算方式で行われ、電源復帰時のチェックサムの判定処理は減算方式で行われる。そして、チェックサムの最終的な減算結果に基づいて、正常/異常の判定が行われる。このようなチェックサムの生成処理及び判定処理を行った場合、電源復帰時に再度チェックサムを生成して、該チェックサムを電断発生時のチェックサムと照合する処理が不要となる。この場合、ソースプログラム上において、照合命令コードを省略することができ、ソースプログラムの容量を低減することができる。この結果、本実施形態では、メインROM102において、照合命令コードの省略分に対応する空き容量を確保することができ、増えた空き容量を活用して、遊技性を高めることが可能になる。なお、上述の電断発生時のチェックサムの生成処理、及び、電源復帰時のチェックサムの判定処理で実行される「POP」命令は、スタックポインタ(SP)操作専用命令であり、ソースコード「POP DE」以外にもソースコード「POP HL」、「POP AF」等が存在する。 That is, in the present embodiment, checksum generation processing when a power outage occurs is performed using an addition method, and checksum determination processing when power is restored is performed using a subtraction method. Then, a determination of normality/abnormality is made based on the final subtraction result of the checksum. When such checksum generation processing and determination processing are performed, it becomes unnecessary to generate a checksum again when the power is restored and to compare the checksum with the checksum at the time of power outage. In this case, the collation instruction code can be omitted on the source program, and the capacity of the source program can be reduced. As a result, in the present embodiment, it is possible to secure free space in the main ROM 102 corresponding to the omission of the verification instruction code, and it is possible to enhance the gameplay by utilizing the increased free space. The "POP" instruction executed in the above-mentioned checksum generation process when a power outage occurs and checksum determination process when the power is restored is an instruction dedicated to stack pointer (SP) operation, and the source code " In addition to "POP DE," there are also source codes such as "POP HL" and "POP AF."

[メインCPUの制御によるパチスロのメイン処理]
次に、図82を参照して、メインCPU101の制御により実行されるパチスロ1のメイン処理(主要動作処理)について説明する。なお、図82は、メイン処理の手順を示すフローチャート(以下、メインフローという)である。
[Pachislot main processing controlled by main CPU]
Next, with reference to FIG. 82, the main processing (main operation processing) of Pachislot 1 executed under the control of the main CPU 101 will be described. Note that FIG. 82 is a flowchart (hereinafter referred to as main flow) showing the procedure of main processing.

まず、メインCPU101は、RAM初期化処理を行う(S201)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「一遊技終了時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。なお、この範囲の格納領域は、例えば、内部当籤役格納領域や表示役格納領域などの1回の単位遊技(ゲーム)ごとにデータの消去が必要な格納領域である。 First, the main CPU 101 performs RAM initialization processing (S201). In this process, the main CPU 101 sets the address "at the end of one game" in the gaming RAM area of the main RAM 103 shown in FIG. Erase (clear) information up to the final address. The storage area in this range is, for example, a storage area such as an internal winning combination storage area or a display combination storage area where data needs to be erased for each unit game.

次いで、メインCPU101は、メダル受付・スタートチェック処理を行う(S202)。この処理では、メインCPU101は、メダルセンサ(不図示)やスタートスイッチ79などの入力チェック処理等を行う。なお、メダル受付・スタートチェック処理の詳細については、後述の図83を参照しながら後で説明する。 Next, the main CPU 101 performs medal acceptance/start check processing (S202). In this process, the main CPU 101 performs input check processing for the medal sensor (not shown), the start switch 79, and the like. Note that details of the medal reception/start check process will be explained later with reference to FIG. 83, which will be described later.

次いで、メインCPU101は、乱数取得処理を行う(S203)。この処理では、メインCPU101は、内部当籤役抽籤用の乱数値(0~65535:ハードラッチ乱数となる乱数回路110の乱数レジスタ0の値)やART関連の各種抽籤で用いられる演出用乱数値(0~65535:ソフトラッチ乱数となる乱数回路110の乱数レジスタ1~3の各値、0~255:ソフトラッチ乱数となる乱数回路110の乱数レジスタ4~7の各値)などを抽出し、該抽出した各種乱数値をメインRAM103に設けられた乱数値格納領域(不図示)に格納する。なお、乱数取得処理の詳細については、後述の図91を参照しながら後で説明する。 Next, the main CPU 101 performs random number acquisition processing (S203). In this process, the main CPU 101 uses random numbers for internal winning combination drawings (0 to 65535: the value of random number register 0 of the random number circuit 110, which is a hard latch random number) and random numbers for effects used in various drawings related to ART ( 0 to 65535: Each value of random number registers 1 to 3 of the random number circuit 110 that becomes a soft latch random number, 0 to 255: Each value of random number registers 4 to 7 of the random number circuit 110 that becomes a soft latch random number), etc. The various extracted random numbers are stored in a random number storage area (not shown) provided in the main RAM 103. Note that details of the random number acquisition process will be described later with reference to FIG. 91, which will be described later.

次いで、メインCPU101は、内部抽籤処理を行う(S204)。この処理では、メインCPU101は、S203で抽出した乱数値(ハードラッチ乱数)に基づいた抽籤により内部当籤役の決定処理を行う。なお、内部抽籤処理の詳細については、後述の図92を参照しながら後で説明する。 Next, the main CPU 101 performs internal lottery processing (S204). In this process, the main CPU 101 performs a process of determining an internal winning combination by lottery based on the random number value (hard latch random number) extracted in S203. Note that details of the internal lottery process will be described later with reference to FIG. 92, which will be described later.

次いで、メインCPU101は、図柄設定処理を行う(S205)。この処理では、メインCPU101は、例えば、当り要求フラグステータス(フラグステータス情報)から内部当籤役を生成する処理、当り要求フラグデータの展開処理、当り要求フラグデータを当り要求フラグ格納領域を格納する処理等を行う。なお、図柄設定処理の詳細については、後述の図97を参照しながら後で説明する。 Next, the main CPU 101 performs symbol setting processing (S205). In this process, the main CPU 101 performs, for example, a process of generating an internal winning combination from the win request flag status (flag status information), a process of developing the win request flag data, a process of storing the win request flag data in a win request flag storage area. etc. The details of the symbol setting process will be described later with reference to FIG. 97, which will be described later.

次いで、メインCPU101は、スタートコマンド生成格納処理を行う(S206)。この処理では、メインCPU101は、副制御回路200に送信するスタートコマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図75B参照)に保存する。通信データ格納領域に保存されたスタートコマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、スタートコマンドは、内部当籤役等を特定するパラメータ(サブフラグ等)を含んで構成される。 Next, the main CPU 101 performs start command generation and storage processing (S206). In this process, the main CPU 101 generates start command data to be sent to the sub control circuit 200, and stores the command data in a communication data storage area provided in the main RAM 103 (see FIG. 75B). The start command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing within the interrupt processing described later with reference to FIG. 158. Note that the start command is configured to include parameters (sub-flags, etc.) that specify internal winning combinations and the like.

次いで、メインCPU101は、第2インターフェースボード制御処理を行う(S207)。なお、第2インターフェースボード制御処理は、メインRAM103の規定外用作業領域で実行される。第2インターフェースボード制御処理の詳細については、後述の図102を参照しながら後で説明する。 Next, the main CPU 101 performs second interface board control processing (S207). Note that the second interface board control process is executed in the non-standard work area of the main RAM 103. Details of the second interface board control process will be described later with reference to FIG. 102, which will be described later.

次いで、メインCPU101は、状態別制御処理を行う(S208)。この処理では、メインCPU101は、主に、遊技状態に応じた遊技開始時処理(スタート処理)を行う。なお、状態別制御処理の詳細については、後述の図104を参照しながら後で説明する。 Next, the main CPU 101 performs state-specific control processing (S208). In this process, the main CPU 101 mainly performs a game start process (start process) according to the game state. Note that details of the state-based control processing will be described later with reference to FIG. 104, which will be described later.

次いで、メインCPU101は、リール停止初期設定処理を行う(S209)。この処理では、メインCPU101は、リール停止初期設定テーブル(図26参照)を参照し、内部当籤役及び遊技状態に基づいて、引込優先順位テーブル選択テーブル番号、引込優先順位テーブル番号、停止テーブル番号を取得する処理や、ストップボタン未作動カウンタに「3」を格納する処理などを行う。 Next, the main CPU 101 performs reel stop initial setting processing (S209). In this process, the main CPU 101 refers to the reel stop initial setting table (see FIG. 26) and determines the attraction priority table selection table number, attraction priority table number, and stop table number based on the internal winning combination and the gaming state. It performs the processing to obtain the data, the processing to store "3" in the stop button non-operation counter, etc.

次いで、メインCPU101は、リール回転開始処理を行う(S210)。この処理では、メインCPU101は、全リールの回転開始を要求する。そして、全リールの回転開始が要求されると、一定の周期(1.1172msec)で実行される後述の割込処理(後述の図158参照)により、3つのステッピングモータ(不不図示)の駆動が制御され、左リール3L、中リール3C及び右リール3Rの回転が開始される。次いで、各リールは、その回転速度が定速度に達するまで加速制御され、その後、該定速度が維持されるように制御される。 Next, the main CPU 101 performs reel rotation start processing (S210). In this process, the main CPU 101 requests the start of rotation of all reels. When the rotation of all reels is requested to start, three stepping motors (not shown) are driven by an interrupt process (see FIG. 158 described later) executed at a constant cycle (1.1172 msec). is controlled, and the rotation of the left reel 3L, middle reel 3C, and right reel 3R is started. Next, each reel is accelerated and controlled until its rotational speed reaches a constant speed, and then controlled so that the constant speed is maintained.

次いで、メインCPU101は、リール回転開始コマンド生成格納処理を行う(S211)。この処理では、メインCPU101は、副制御回路200に送信するリール回転開始コマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図75B参照)に保存する。通信データ格納領域に保存されたリール回転開始コマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、リール回転開始コマンドは、リールの回転開始動作開始されたことを示すパラメータを含んで構成される。 Next, the main CPU 101 performs reel rotation start command generation and storage processing (S211). In this process, the main CPU 101 generates data of a reel rotation start command to be sent to the sub-control circuit 200, and stores the command data in a communication data storage area provided in the main RAM 103 (see FIG. 75B). The reel rotation start command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by a communication data transmission process in the interrupt process, which will be described later with reference to FIG. 158. Note that the reel rotation start command includes a parameter indicating that the reel rotation start operation has started.

次いで、メインCPU101は、引込優先順位格納処理を行う(S212)。この処理では、メインCPU101は、引込優先順位データを取得して、引込優先順位データ格納領域に格納する。なお、引込優先順位格納処理の詳細については、後述の図126を参照しながら後で説明する。 Next, the main CPU 101 performs attraction priority order storage processing (S212). In this process, the main CPU 101 acquires attraction priority data and stores it in the attraction priority data storage area. Note that details of the attraction priority ranking storage process will be described later with reference to FIG. 126, which will be described later.

次いで、メインCPU101は、リール停止制御処理を行う(S213)。この処理では、メインCPU101は、左ストップボタン17L、中ストップボタン17C及び右ストップボタン17Rがそれぞれ押されたタイミングと内部当籤役とに基づいて該当するリールの回転の停止制御を行う。なお、リール停止制御処理の詳細については、後述の図138を参照しながら後で説明する。 Next, the main CPU 101 performs reel stop control processing (S213). In this process, the main CPU 101 controls the rotation of the corresponding reels based on the timing at which the left stop button 17L, middle stop button 17C, and right stop button 17R are pressed and the internal winning combination. Note that details of the reel stop control process will be described later with reference to FIG. 138, which will be described later.

次いで、メインCPU101は、入賞検索処理を行う(S214)。この処理では、メインCPU101は、図柄コード格納領域(図35参照)のデータを入賞作動フラグ格納領域(図28~図30参照)に格納する。また、この処理では、メインCPU101は、有効ラインに表示役が表示されたか否かを判定し、その判定結果に基づいて、メダルの払出枚数をセットする。なお、入賞検索処理の詳細については、後述の図145を参照しながら後で説明する。 Next, the main CPU 101 performs a winning search process (S214). In this process, the main CPU 101 stores data in the symbol code storage area (see FIG. 35) into the winning operation flag storage area (see FIGS. 28 to 30). In addition, in this process, the main CPU 101 determines whether or not a display combination is displayed on the active line, and sets the number of medals to be paid out based on the determination result. The details of the winning search process will be described later with reference to FIG. 145, which will be described later.

次いで、メインCPU101は、イリーガルヒットチェック処理を行う(S215)。この処理では、メインCPU101は、当り要求フラグ(内部当籤役)と入賞作動フラグ(表示役)とを合成し、その合成結果に基づいてイリーガルヒットエラーの有無を判定する。なお、イリーガルヒットチェック処理の詳細については、後述の図148を参照しながら後で説明する。 Next, the main CPU 101 performs illegal hit check processing (S215). In this process, the main CPU 101 combines the winning request flag (internal winning combination) and the winning activation flag (display combination), and determines whether or not there is an illegal hit error based on the combination result. Note that details of the illegal hit check process will be described later with reference to FIG. 148, which will be described later.

次いで、メインCPU101は、入賞チェック・メダル払出処理を行う(S216)。この処理では、メインCPU101は、入賞作動コマンドの生成処理を行う。また、この処理では、メインCPU101は、S214において決定された表示役の払出枚数に基づいて、ホッパー装置51の駆動やクレジット枚数の更新を行い、メダルの払い出し処理を行う。なお、入賞チェック・メダル払出処理の詳細については、後述の図150を参照しながら後で説明する。 Next, the main CPU 101 performs winning check and medal payout processing (S216). In this process, the main CPU 101 performs a process of generating a winning activation command. In addition, in this process, the main CPU 101 drives the hopper device 51 and updates the number of credits based on the payout number of display combinations determined in S214, and performs a medal payout process. The details of the winning check/medal payout process will be described later with reference to FIG. 150, which will be described later.

次いで、メインCPU101は、BBチェック処理を行う(S217)。この処理では、メインCPU101は、ボーナス状態の作動及び終了を制御する。なお、BBチェック処理の詳細については、後述の図154を参照しながら後で説明する。 Next, the main CPU 101 performs a BB check process (S217). In this process, the main CPU 101 controls the activation and termination of the bonus state. Note that details of the BB check process will be explained later with reference to FIG. 154, which will be described later.

次いで、メインCPU101は、RTチェック処理を行う(S218)。この処理では、メインCPU101は、有効ライン上に停止表示された図柄組合せに基づいてRT状態の移行制御を行う。なお、RTチェック処理の詳細については、後述の図155及び図156を参照しながら後で説明する。 Next, the main CPU 101 performs RT check processing (S218). In this process, the main CPU 101 performs RT state transition control based on the symbol combinations that are stopped and displayed on the active line. Note that details of the RT check process will be described later with reference to FIGS. 155 and 156, which will be described later.

次いで、メインCPU101は、CZ・ART終了時処理を行う(S219)。この処理では、メインCPU101は、主に、CZの引き戻し抽籤処理を行う。なお、CZ・ART終了時処理の詳細については、後述の図157を参照しながら後で説明する。そして、S219の処理後(一遊技終了後)、メインCPU101は、処理をS201の処理に戻す。 Next, the main CPU 101 performs CZ-ART termination processing (S219). In this process, the main CPU 101 mainly performs the CZ pullback lottery process. Note that details of the CZ/ART termination process will be described later with reference to FIG. 157, which will be described later. After the process of S219 (after one game ends), the main CPU 101 returns the process to the process of S201.

[メダル受付・スタートチェック処理]
次に、図83及び図84を参照して、メインフロー(図82参照)中のS202で行うメダル受付・スタートチェック処理について説明する。なお、図83は、メダル受付・スタートチェック処理の手順を示すフローチャートであり、図84は、メダル受付・スタートチェック処理中のS231~S233の処理を実行するためのソースプログラムの一例を示す図である。
[Medal reception/start check processing]
Next, with reference to FIGS. 83 and 84, the medal reception/start check process performed in S202 in the main flow (see FIG. 82) will be described. Note that FIG. 83 is a flowchart showing the procedure of the medal reception/start check process, and FIG. 84 is a diagram showing an example of a source program for executing the processes of S231 to S233 during the medal reception/start check process. be.

まず、メインCPU101は、自動投入メダルカウンタの値が「0」であるか否か(自動投入要求はあるか否か)を判別する(S221)。なお、この処理において、自動投入メダルカウンタが「1」以上であるときは、メインCPU101は、自動投入要求があると判別する。また、自動投入メダルカウンタは、前回の単位遊技において再遊技(リプレイ)に係る表示役が成立したか否かを識別するためのデータである。再遊技に係る表示役が成立したときには、前回の単位遊技において投入された枚数分のメダルが自動投入メダルカウンタに自動的に投入される。 First, the main CPU 101 determines whether the value of the automatic insertion medal counter is "0" (whether there is an automatic insertion request or not) (S221). In addition, in this process, when the automatic insertion medal counter is "1" or more, the main CPU 101 determines that there is an automatic insertion request. Further, the automatic insertion medal counter is data for identifying whether or not a display combination related to a replay has been established in the previous unit game. When the display combination related to the re-game is established, medals corresponding to the number of medals inserted in the previous unit game are automatically inserted into the automatic insertion medal counter.

S221において、メインCPU101が、自動投入メダルカウンタの値が「0」であると判別したとき(S221がYES判定の場合)、メインCPU101は、後述のS225の処理を行う。 In S221, when the main CPU 101 determines that the value of the automatic insertion medal counter is "0" (YES in S221), the main CPU 101 performs the process of S225, which will be described later.

一方、S221において、メインCPU101が、自動投入メダルカウンタの値が「0」でないと判別したとき(S221がNO判定の場合)、メインCPU101は、メダル投入処理を行う(S222)。この処理では、メインCPU101は、メダル投入コマンドの生成格納処理やメダル投入枚数のLED点灯制御処理などを行う。なお、メダル投入処理の詳細については、後述の図85を参照しながら後で説明する。 On the other hand, in S221, when the main CPU 101 determines that the value of the automatic insertion medal counter is not "0" (NO in S221), the main CPU 101 performs a medal insertion process (S222). In this process, the main CPU 101 performs generation and storage processing of a medal insertion command, LED lighting control processing for the number of inserted medals, and the like. Note that details of the medal insertion process will be explained later with reference to FIG. 85, which will be described later.

次いで、メインCPU101は、自動投入メダルカウンタの値を1減算する(S223)。次いで、減算後の自動投入メダルカウンタの値が「0」であるか否かを判別する(S224)。 Next, the main CPU 101 subtracts 1 from the value of the automatic insertion medal counter (S223). Next, it is determined whether the value of the automatic insertion medal counter after the subtraction is "0" (S224).

S224において、メインCPU101が、自動投入メダルカウンタの値が「0」でないと判別したとき(S224がNO判定の場合)、メインCPU101は、処理をS222の処理に戻し、S222以降の処理を繰り返す。 In S224, when the main CPU 101 determines that the value of the automatic insertion medal counter is not "0" (NO in S224), the main CPU 101 returns the process to the process in S222 and repeats the process from S222 onwards.

一方、S224において、メインCPU101が、自動投入メダルカウンタの値が「0」であると判別したとき(S224がYES判定の場合)、又は、S221がYES判定の場合、メインCPU101は、メダル補助収納庫スイッチチェック処理を行う(S225)。この処理では、メインCPU101は、メダル補助収納庫スイッチ75のオン/オフ状態に基づいて、メダル補助収納庫52がメダルで満杯になっているか否かを検出する。 On the other hand, in S224, when the main CPU 101 determines that the value of the automatic medal counter is "0" (in the case of YES determination in S224), or in the case of YES determination in S221, the main CPU 101 determines that the medal auxiliary storage A storage switch check process is performed (S225). In this process, the main CPU 101 detects whether the medal auxiliary storage 52 is full of medals based on the on/off state of the medal auxiliary storage switch 75.

次いで、メインCPU101は、メダル投入状態チェック処理を行う(S226)。次いで、メインCPU101は、メダル投入状態チェック処理の結果に基づいて、メダル投入可能な状態であるか否かを判別する(S227)。 Next, the main CPU 101 performs a medal insertion state check process (S226). Next, the main CPU 101 determines whether or not the medal can be inserted based on the result of the medal insertion state check process (S227).

S227において、メインCPU101が、メダル投入可能な状態でないと判別したとき(S227がNO判定の場合)、メインCPU101は、後述のS231の処理を行う。 In S227, when the main CPU 101 determines that the medals cannot be inserted (NO in S227), the main CPU 101 performs the process in S231, which will be described later.

一方、S227において、メインCPU101が、メダル投入可能な状態であると判別したとき(S227がYES判定の場合)、メインCPU101は、メダル投入チェック処理を行う(S228)。この処理では、メインCPU101は、例えば、メダルセンサ入力状態に基づいて、メダルが正常に通過したか否かの判定処理や、規定数を超えてメダル投入が行われた場合に該メダルをクレジットする処理などを行う。なお、メダル投入チェック処理の詳細については、後述の図87を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S227 that the medal can be inserted (YES in S227), the main CPU 101 performs a medal insertion check process (S228). In this process, the main CPU 101 performs, for example, a process of determining whether or not the medals have passed normally based on the input state of the medal sensor, and credits the medals when more than a specified number of medals have been inserted. Perform processing, etc. Note that details of the medal insertion check process will be explained later with reference to FIG. 87, which will be described later.

次いで、メインCPU101は、メダル投入チェック処理の結果に基づいて、メダル投入又はクレジット可能な状態であるか否かを判別する(S229)。 Next, the main CPU 101 determines whether or not medal insertion or credit is possible based on the result of the medal insertion check process (S229).

S229において、メインCPU101が、メダル投入又はクレジット可能な状態であると判別したとき(S229がYES判定の場合)、メインCPU101は、後述のS231の処理を行う。一方、S229において、メインCPU101が、メダル投入又はクレジット可能な状態でないと判別したとき(S229がNO判定の場合)、メインCPU101は、メダル受付禁止の処理を行う(S230)。この処理により、セレクタ66(図4参照)のソレノイドの駆動が行われず、投入されたメダルがメダル払出口24から排出される。 In S229, when the main CPU 101 determines that medal insertion or credit is possible (YES determination in S229), the main CPU 101 performs processing in S231, which will be described later. On the other hand, when the main CPU 101 determines in S229 that the state is not ready for medal insertion or credit (NO in S229), the main CPU 101 performs a process of prohibiting medal acceptance (S230). With this process, the solenoid of the selector 66 (see FIG. 4) is not driven, and the inserted medals are ejected from the medal payout port 24.

S230の処理後、S227がNO判定の場合、又は、S229がYES判定の場合、メインCPU101は、現在のメダルの投入枚数が遊技可能開始枚数であるか否かを判別する(S231)。なお、本実施形態では、遊技開始可能枚数は3枚である(図28~図30参照)。 After the process of S230, if the determination in S227 is NO, or if the determination in S229 is YES, the main CPU 101 determines whether the current number of inserted medals is the starting number of medals that can be played (S231). In addition, in this embodiment, the number of coins that can be started in the game is three (see FIGS. 28 to 30).

S231において、メインCPU101が、現在のメダルの投入枚数が遊技可能開始枚数であると判別したとき(S231がYES判定の場合)、メインCPU101は、後述のS234の処理を行う。一方、S231において、メインCPU101が、現在のメダルの投入枚数が遊技可能開始枚数でないと判別したとき(S231がNO判定の場合)、メインCPU101は、メダル投入があるか否かを判別する(S232)。 In S231, when the main CPU 101 determines that the current number of inserted medals is the starting number of medals that can be played (YES in S231), the main CPU 101 performs the process of S234, which will be described later. On the other hand, in S231, when the main CPU 101 determines that the current number of inserted medals is not the starting number of medals that can be played (if NO in S231), the main CPU 101 determines whether or not medals have been inserted (S232 ).

S232において、メインCPU101が、メダル投入があると判別したとき(S232がYES判定の場合)、メインCPU101は、処理をS226に戻し、S226以降の処理を繰り返す。一方、S232において、メインCPU101が、メダル投入がないと判別したとき(S232がNO判定の場合)、メインCPU101は、図68で説明した設定変更確認処理を行う(S233)。この処理では、メインCPU101は、設定確認開始時の設定変更コマンドの生成格納処理などを行う。 In S232, when the main CPU 101 determines that there is a medal input (YES in S232), the main CPU 101 returns the process to S226 and repeats the process from S226 onwards. On the other hand, when the main CPU 101 determines in S232 that there is no medal input (NO determination in S232), the main CPU 101 performs the setting change confirmation process described in FIG. 68 (S233). In this process, the main CPU 101 performs processing for generating and storing a setting change command at the time of starting setting confirmation.

S233の処理後又はS231がYES判定の場合、メインCPU101は、スタートスイッチ79がオン状態であるか否かを判別する(S234)。 After the process of S233 or when the determination is YES in S231, the main CPU 101 determines whether the start switch 79 is in the on state (S234).

S234において、メインCPU101が、スタートスイッチ79がオン状態でないと判別したとき(S234がNO判定の場合)、メインCPU101は、処理をS226に戻し、S226以降の処理を繰り返す。 In S234, when the main CPU 101 determines that the start switch 79 is not in the ON state (NO determination in S234), the main CPU 101 returns the process to S226 and repeats the process from S226 onwards.

一方、S234において、メインCPU101が、スタートスイッチ79がオン状態であると判別したとき(S234がYES判定の場合)、メインCPU101は、メダル受付禁止の処理を行う(S235)。この処理により、セレクタ66(図4参照)のソレノイドの駆動が行われず、投入されたメダルがメダル払出口24から排出される。そして、S235の処理後、メインCPU101は、メダル受付・スタートチェック処理を終了し、処理をメインフロー(図82参照)のS203に移す。 On the other hand, when the main CPU 101 determines in S234 that the start switch 79 is in the ON state (YES in S234), the main CPU 101 performs a process of prohibiting medal acceptance (S235). As a result of this process, the solenoid of the selector 66 (see FIG. 4) is not driven, and the inserted medals are ejected from the medal payout port 24. After the process of S235, the main CPU 101 ends the medal reception/start check process and moves the process to S203 of the main flow (see FIG. 82).

本実施形態では、上述のようにしてメダル受付・スタートチェック処理が行われる。そして、上述したメダル受付・スタートチェック処理中のS231~S233の処理は、メインCPU101が、図84のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S233の処理では、メインCPU101専用命令コードである「CALLF」命令により、処理を設定変更確認処理の実行プログラムのアドレス「SB_WVSC_00」にジャンプさせ、図68及び図69で説明した設定変更確認処理を行う。 In this embodiment, the medal reception/start check process is performed as described above. The processes of S231 to S233 during the medal acceptance/start check process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 84. Among them, in the process of S233, the process jumps to the address "SB_WVSC_00" of the execution program of the setting change confirmation process by the "CALLF" instruction, which is an instruction code dedicated to the main CPU 101, and the setting change confirmation explained in FIGS. 68 and 69 is performed. Perform processing.

そして、上述したメダル受付・スタートチェック処理中のS233の処理、すなわち、設定変更確認処理は、遊技状態に関係なく実行される。それゆえ、本実施形態では、遊技状態に関係なく、すなわち、遊技状態がボーナス状態(特賞作動状態)であっても、設定値及びホールメニュー(各種履歴データ(エラー、電断履歴等))を確認することができ、ゴト等の不正行為を抑制することができる。 Then, the process of S233 during the medal acceptance/start check process described above, that is, the setting change confirmation process is executed regardless of the gaming state. Therefore, in this embodiment, regardless of the gaming state, that is, even if the gaming state is the bonus state (special prize operating state), the setting values and the hole menu (various historical data (errors, power outage history, etc.)) are It is possible to check the information, and it is possible to suppress fraudulent acts such as fraud.

[メダル投入処理]
次に、図85及び図86を参照して、メダル受付・スタートチェック処理(図83参照)中のS222で行うメダル投入処理について説明する。なお、図85は、メダル投入処理の手順を示すフローチャートであり、図86は、メダル投入処理を実行するためのソースプログラムの一例を示す図である。
[Medal insertion process]
Next, with reference to FIGS. 85 and 86, the medal insertion process performed at S222 in the medal reception/start check process (see FIG. 83) will be described. Note that FIG. 85 is a flowchart showing the procedure of the medal insertion process, and FIG. 86 is a diagram showing an example of a source program for executing the medal insertion process.

まず、メインCPU101は、メダルカウンタの値に「1」を加算する(S241)。なお、メダルカウンタは、メダルの投入枚数をカウント(計数)するためのカウンタであり、メインRAM103に設けられる。 First, the main CPU 101 adds "1" to the value of the medal counter (S241). Note that the medal counter is a counter for counting the number of inserted medals, and is provided in the main RAM 103.

次いで、メインCPU101は、メダル投入コマンド生成格納処理を行う(S242)。この処理では、メインCPU101は、副制御回路200に送信するメダル投入コマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図75B参照)に保存する。通信データ格納領域に保存されたメダル投入コマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。すなわち、メダル投入コマンドは、メダルが1枚投入される度に、主制御回路90から副制御回路200に送信される。なお、メダル投入コマンドは、投入枚数等を特定するためのパラメータを含んで構成される。 Next, the main CPU 101 performs medal insertion command generation and storage processing (S242). In this process, the main CPU 101 generates data for a medal insertion command to be sent to the sub-control circuit 200, and stores the command data in a communication data storage area provided in the main RAM 103 (see FIG. 75B). The medal insertion command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by a communication data transmission process in the interrupt process described later with reference to FIG. 158. That is, the medal insertion command is transmitted from the main control circuit 90 to the sub control circuit 200 every time one medal is inserted. Note that the medal insertion command is configured to include parameters for specifying the number of inserted medals and the like.

次いで、メインCPU101は、LED82(図7参照)に含まれるメダル投入枚数表示用の第1~第3LEDを消灯させる(S243)。次いで、メインCPU101は、メダル投入枚数(メダルカウンタの値)に基づいて、該メダル投入枚数に対応するLED点灯データ(点灯制御データ)を算出する(S244)。この処理において、例えば、メダル投入枚数が1枚である場合には、メダル投入枚数表示用の第1LEDのみを点灯させるLED点灯データが算出され、また、例えば、メダル投入枚数が3枚である場合には、メダル投入枚数表示用の第1~第3LEDの全てを点灯させるLED点灯データが算出される。なお、このLED点灯データの算出手法については、後で詳述する。 Next, the main CPU 101 turns off the first to third LEDs included in the LED 82 (see FIG. 7) for displaying the number of inserted medals (S243). Next, the main CPU 101 calculates LED lighting data (lighting control data) corresponding to the number of inserted medals (value of the medal counter) based on the number of inserted medals (value of the medal counter) (S244). In this process, for example, when the number of inserted medals is 1, LED lighting data that lights only the first LED for displaying the number of inserted medals is calculated, and for example, when the number of inserted medals is 3, the LED lighting data is calculated. In this step, LED lighting data for lighting all of the first to third LEDs for displaying the number of inserted medals is calculated. Note that the method for calculating this LED lighting data will be described in detail later.

次いで、メインCPU101は、算出されたLED点灯データを用いて、対応するメダル投入枚数表示用のLEDを点灯させる(S245)。そして、S245の処理後、メインCPU101は、メダル投入処理を終了し、処理をメダル受付・スタートチェック処理(図83参照)のS223に移す。 Next, the main CPU 101 uses the calculated LED lighting data to light the corresponding LED for displaying the number of inserted medals (S245). After the process of S245, the main CPU 101 ends the medal insertion process and moves the process to S223 of the medal reception/start check process (see FIG. 83).

本実施形態では、上述のようにしてメダル投入処理が行われる。なお、上述したメダル投入処理は、メインCPU101が、図86のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でS244の処理では、メダル投入枚数表示用のLED点灯データがテーブルを参照したループ処理でなく、演算処理により生成される。この演算処理は、メインCPU101が図86に示すソースプログラム中のソースコード「LD A,L」~「OR L」を順次実行することにより行われる。 In this embodiment, the medal insertion process is performed as described above. The medal insertion process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 86. In the process of S244, the LED lighting data for displaying the number of inserted medals is generated by arithmetic processing, not by loop processing with reference to a table. This arithmetic processing is performed by the main CPU 101 sequentially executing source codes "LD A, L" to "OR L" in the source program shown in FIG.

この演算処理では、まず、ソースコード「LD A,L」の実行により、Lレジスタに格納されたメダル投入枚数のデータがAレジスタに格納される。例えば、メダル投入枚数が3枚である場合には、「00000011B」(10進数で「3」)がAレジスタに格納される。なお、本実施形態において、1バイトデータを「********B」と記すが、最後の文字「B」は、文字「B」の前に示された「0」又は「1」がビットデータであることを意味する。 In this arithmetic processing, first, by executing the source code "LD A,L", the data of the number of inserted medals stored in the L register is stored in the A register. For example, if the number of inserted medals is three, "00000011B" ("3" in decimal notation) is stored in the A register. In this embodiment, 1-byte data is written as "*****B", but the last character "B" is the "0" or "1" shown before the character "B". ” means bit data.

次いで、ソースコード「ADD A,A」の実行により、Aレジスタに格納されたデータにAレジスタに格納されたデータが加算され、該加算結果がAレジスタに格納される。例えば、この「ADD」命令の実行前の時点でAレジスタに格納されているデータが「00000011B」である場合(メダル投入枚数が3枚である場合)、この「ADD」命令により、加算結果となる「00000110B」がAレジスタに格納される。 Next, by executing the source code "ADD A,A", the data stored in the A register is added to the data stored in the A register, and the addition result is stored in the A register. For example, if the data stored in the A register before executing this "ADD" command is "00000011B" (when the number of medals inserted is 3), this "ADD" command will change the addition result. "00000110B" is stored in the A register.

次いで、ソースコード「DEC A」の実行により、Aレジスタに格納されているデータが1減算され、該減算結果がAレジスタに格納される。例えば、この「DEC」命令の実行前の時点でAレジスタに格納されているデータが「00000110B」である場合、この「DEC」命令により、減算結果となる「00000101B」がAレジスタに格納される。 Next, by executing the source code "DEC A", the data stored in the A register is subtracted by 1, and the result of the subtraction is stored in the A register. For example, if the data stored in the A register before the execution of this "DEC" instruction is "00000110B", this "DEC" instruction stores the subtraction result "00000101B" in the A register. .

次いで、ソースコード「OR L」の実行により、Lレジスタに格納されているデータ(メダル投入枚数)とAレジスタに格納されているデータとの論理和演算が行われ、該演算結果がAレジスタに格納される。例えば、この「OR」命令の実行前の時点でAレジスタに格納されているデータが「00000101B」であり、Lレジスタに格納されているデータが「00000011B」である場合(メダル投入枚数が3枚である場合)、この「OR」命令により、両データの論理和演算の結果となる「00000111B」がAレジスタに格納される。そして、「OR」命令の実行によりAレジスタに格納されたデータが、メダル投入枚数表示用のLED点灯データ(メダル投入LEDの点灯状態を示すデータ)となる。 Next, by executing the source code "OR L", a logical OR operation is performed between the data stored in the L register (the number of medals inserted) and the data stored in the A register, and the result of the operation is transferred to the A register. Stored. For example, if the data stored in the A register before the execution of this "OR" command is "00000101B" and the data stored in the L register is "00000011B" (the number of inserted medals is 3) ), this "OR" instruction causes "00000111B", which is the result of the logical sum operation of both data, to be stored in the A register. Then, the data stored in the A register by executing the "OR" command becomes LED lighting data for displaying the number of inserted medals (data indicating the lighting state of the medal inserted LED).

例えば、メダル投入枚数が3枚である場合には、上述のように、S244のメダル投入枚数表示用のLED点灯データの算出処理により、最終的な算出結果「00000111B」がメダル投入枚数表示用のLED点灯データとなる。そして、本実施形態では、最終的に算出されたLED点灯データのビット0の「1/0」が1枚目のメダル投入枚数表示用のLED(第1LED)への出力ポートの「オン/オフ」状態に対応し、ビット1の「1/0」が2枚目のメダル投入枚数表示用のLED(第2LED)への出力ポートの「オン/オフ」状態に対応し、ビット2の「1/0」が3枚目のメダル投入枚数表示用のLED(第3LED)への出力ポートの「オン/オフ」状態に対応する。それゆえ、メダル投入枚数が3枚である場合には、上述のように、LED点灯データとして「00000111B」が生成されるので、メダル投入枚数表示用の第1~第3LEDの全ての出力ポートがオン状態にセットされ、メダル投入枚数表示用の第1~第3LEDが全て点灯状態となる。 For example, when the number of inserted medals is 3, as described above, the final calculation result "00000111B" is set as the LED lighting data for displaying the number of inserted medals in step S244. This is LED lighting data. In this embodiment, "1/0" of bit 0 of the finally calculated LED lighting data indicates "on/off" of the output port to the LED (first LED) for displaying the number of inserted medals. ” state, bit 1 “1/0” corresponds to the “on/off” state of the output port to the LED (second LED) for displaying the number of inserted medals, and bit 2 “1/0” /0" corresponds to the "on/off" state of the output port to the LED (third LED) for displaying the number of inserted third medals. Therefore, when the number of inserted medals is three, "00000111B" is generated as the LED lighting data as described above, so all output ports of the first to third LEDs for displaying the number of inserted medals are It is set to the on state, and the first to third LEDs for displaying the number of inserted medals are all lit.

上述のようにしてメダル投入枚数表示用のLED点灯データを演算処理により生成した場合、メダル投入枚数表示用のLED点灯データを生成する際に参照するテーブルデータが不要となるのでメインROM102のテーブル領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。すなわち、本実施形態の上述したメダル投入処理では、メダル投入LED表示の処理を効率化することができるとともに、メインROM102の空き容量を確保し(増やし)、該増えた空き領域を活用して、遊技性を高めることが可能になる。 When the LED lighting data for displaying the number of inserted medals is generated by arithmetic processing as described above, there is no need for table data to be referred to when generating LED lighting data for displaying the number of inserted medals, so the table area of the main ROM 102 is It is possible to increase the free space of the computer and to minimize the increase in program capacity. That is, in the above-mentioned medal insertion process of the present embodiment, it is possible to make the processing of the medal insertion LED display more efficient, and also to secure (increase) the free space of the main ROM 102 and utilize the increased free space. It becomes possible to enhance the gameplay.

[メダル投入チェック処理]
次に、図87及び図88を参照して、メダル受付・スタートチェック処理(図83参照)中のS228で行うメダル投入チェック処理について説明する。なお、図87は、メダル投入チェック処理の手順を示すフローチャートであり、図88は、メダル投入チェック処理中のS255~S258の処理を実行するためのソースプログラムの一例を示す図である。
[Medal insertion check process]
Next, with reference to FIGS. 87 and 88, the medal insertion check process performed at S228 in the medal reception/start check process (see FIG. 83) will be described. Note that FIG. 87 is a flowchart showing the procedure of the medal insertion check process, and FIG. 88 is a diagram showing an example of a source program for executing the processes of S255 to S258 during the medal insertion check process.

まず、メインCPU101は、再遊技中であるか否かを判別する(S251)。 First, the main CPU 101 determines whether or not the game is being played again (S251).

S251において、メインCPU101が、再遊技中であると判別したとき(S251がYES判定の場合)、メインCPU101は、メダル投入チェック処理を終了し、処理をメダル受付・スタートチェック処理(図83参照)のS229に移す。 In S251, when the main CPU 101 determines that the game is being played again (YES in S251), the main CPU 101 ends the medal insertion check process and changes the process to the medal reception/start check process (see FIG. 83). The process moves to S229.

一方、S251において、メインCPU101が、再遊技中でないと判別したとき(S251がNO判定の場合)、メインCPU101は、メダル受付許可を行う(S252)。この処理では、セレクタ66(図4参照)のソレノイドの駆動が行われ、メダル投入口14から投入されたメダルが受け入れられる。受け入れられたメダルは計数されてからホッパー装置51へ案内される。 On the other hand, when the main CPU 101 determines in S251 that the game is not being replayed (NO in S251), the main CPU 101 allows medal acceptance (S252). In this process, the solenoid of the selector 66 (see FIG. 4) is driven, and the medals inserted from the medal slot 14 are accepted. The accepted medals are counted and then guided to the hopper device 51.

次いで、メインCPU101は、ベットボタンチェック処理を行う(S253)。この処理では、メインCPU101は、BETスイッチ77のオン/オフ状態に基づいて、ベットボタン(MAXベットボタン15a又は1ベットボタン15b)の操作が行われたか否かを判別する。次いで、メインCPU101は、S253のベットボタンチェック処理の結果に基づいて、ベット動作が完了したか否かを判別する(S254)。 Next, the main CPU 101 performs a bet button check process (S253). In this process, the main CPU 101 determines whether a bet button (MAX bet button 15a or 1 bet button 15b) has been operated based on the on/off state of the BET switch 77. Next, the main CPU 101 determines whether the bet operation is completed based on the result of the bet button check process in S253 (S254).

S254において、メインCPU101が、ベット動作が完了したと判別したとき(S254がYES判定の場合)、メインCPU101は、メダル投入チェック処理を終了し、処理をメダル受付・スタートチェック処理(図83参照)のS229に移す。 In S254, when the main CPU 101 determines that the bet operation has been completed (YES in S254), the main CPU 101 ends the medal insertion check process and changes the process to the medal reception/start check process (see FIG. 83). The process moves to S229.

一方、S254において、メインCPU101が、ベット動作が完了していないと判別したとき(S254がNO判定の場合)、メインCPU101は、現処理時のメダルセンサ入力状態(遊技媒体の受付状態)と、前回処理時のメダルセンサ入力状態とを取得する(S255)。なお、メダルセンサ入力状態は、メダル投入口14に受け入れられたメダルのセレクタ66内の通過状況を示す情報であり、セレクタ66に入口及び出口に設けられた各メダルセンサ(不図示)の検知結果により生成される。 On the other hand, when the main CPU 101 determines in S254 that the bet operation is not completed (NO determination in S254), the main CPU 101 determines the medal sensor input state at the time of the current processing (game media acceptance state), The medal sensor input state at the time of the previous process is acquired (S255). Note that the medal sensor input state is information indicating the passage status of medals received in the medal slot 14 through the selector 66, and is the detection result of each medal sensor (not shown) provided at the entrance and exit of the selector 66. Generated by

本実施形態では、メダルセンサ入力状態は、1バイト(8ビット)のデータで表され、セレクタ66の出口にメダルの通過方向に並んで設けられた上流側の第1メダルセンサ(不図示)の検知結果がビット0の情報(「0」又は「1」)に対応し、下流側の第2メダルセンサ(不図示)の検知結果がビット1の情報(「0」又は「1」)に対応する。第1メダルセンサによりメダルの通過が検知された場合には、ビット0に「1」がセットされ、第2メダルセンサによりメダルの通過が検知された場合には、ビット1に「1」がセットされる。それゆえ、メダルセンサ入力状態「00000000B」は、メダル通過前又は通過後(通過時)の状態を示し、メダルセンサ入力状態「00000001B」は、メダル通過開始時の状態を示し、メダルセンサ入力状態「00000011B」は、メダル通過中の状態を示し、メダルセンサ入力状態「00000010B」は、メダル通過完了直前の状態を示す。 In this embodiment, the medal sensor input state is represented by 1 byte (8 bits) of data, and is expressed by a first medal sensor (not shown) on the upstream side that is arranged in the medal passing direction at the exit of the selector 66. The detection result corresponds to bit 0 information (“0” or “1”), and the detection result of the downstream second medal sensor (not shown) corresponds to bit 1 information (“0” or “1”) do. When the passage of a medal is detected by the first medal sensor, "1" is set in bit 0, and when the passage of a medal is detected by the second medal sensor, "1" is set in bit 1. be done. Therefore, the medal sensor input state "00000000B" indicates the state before or after the medal passes (at the time of passing), the medal sensor input state "00000001B" indicates the state when the medal starts passing, and the medal sensor input state " 00000011B" indicates a state in which the medal is passing, and the medal sensor input state "00000010B" indicates a state immediately before the medal has completed passing.

次いで、メインCPU101は、現処理時のメダルセンサ入力状態が前回処理時のメダルセンサ入力状態から変化したか否かを判別する(S256)。 Next, the main CPU 101 determines whether the medal sensor input state during the current process has changed from the medal sensor input state during the previous process (S256).

S256において、メインCPU101が、現処理時のメダルセンサ入力状態が前回処理時のメダルセンサ入力状態から変化していないと判別したとき(S256がNO判定の場合)、メインCPU101は、後述のS261の処理を行う。 In S256, when the main CPU 101 determines that the medal sensor input state during the current process has not changed from the medal sensor input state during the previous process (if NO in S256), the main CPU 101 performs the process in S261, which will be described later. Perform processing.

一方、S256において、メインCPU101が、現処理時のメダルセンサ入力状態が前回処理時のメダルセンサ入力状態から変化したと判別したとき(S256がYES判定の場合)、メインCPU101は、前回処理時のメダルセンサ入力状態に基づいて、演算処理により、現処理時で得られるメダルセンサ入力状態の正常値(正常変化値)を生成する(S257)。 On the other hand, in S256, when the main CPU 101 determines that the medal sensor input state during the current process has changed from the medal sensor input state during the previous process (in the case of YES determination in S256), the main CPU 101 Based on the medal sensor input state, a normal value (normal change value) of the medal sensor input state obtained in the current process is generated by calculation processing (S257).

なお、この処理において、前回処理時のメダルセンサ入力状態が「00000000B」である場合(第1及び第2メダルセンサがともにメダル未検知である場合)には、メダルセンサ入力状態の正常変化値として「00000001B」(第1メダルセンサがメダル検知であり、第2メダルセンサがメダル未検知である場合)が生成され、前回処理時のメダルセンサ入力状態が「00000001B」である場合には、メダルセンサ入力状態の正常変化値として「00000011B」(第1及び第2メダルセンサがともにメダル検知である場合)が生成される。また、この処理において、前回処理時のメダルセンサ入力状態が「00000011B」である場合には、メダルセンサ入力状態の正常変化値として「00000010B」(第1メダルセンサがメダル未検知であり、第2メダルセンサがメダル検知である場合)が生成され、前回処理時のメダルセンサ入力状態が「00000010B」である場合には、メダルセンサ入力状態の正常変化値として「00000000B」(第1及び第2メダルセンサがともにメダル未検知である場合)が生成される。なお、メダルセンサ入力状態の正常変化値の生成(算出)手法については後で詳述する。 In addition, in this process, if the medal sensor input state at the previous process is "00000000B" (when both the first and second medal sensors have not detected a medal), the normal change value of the medal sensor input state is "00000001B" (when the first medal sensor detects a medal and the second medal sensor does not detect a medal) is generated, and if the medal sensor input state at the previous processing was "00000001B", the medal sensor "00000011B" (when both the first and second medal sensors detect medals) is generated as a normal change value of the input state. In addition, in this process, if the medal sensor input state at the previous process was "00000011B", the normal change value of the medal sensor input state is "00000010B" (the first medal sensor has not detected a medal, and the second If the medal sensor is for medal detection) is generated and the medal sensor input state at the previous processing is "00000010B", "00000000B" (first and second medals) is generated as the normal change value of the medal sensor input state. (when both sensors do not detect medals) is generated. Note that the method for generating (calculating) the normal change value of the medal sensor input state will be described in detail later.

次いで、メインCPU101は、現処理時のメダルセンサ入力状態がS257で生成された正常変化値と同じであるか否かを判別する(S258)。なお、この判定処理では、メダル逆行エラーの発生の有無が判定され、S258の判定条件が満たされない場合には、メインCPU101は、メダル逆行エラーが発生したと判定する。 Next, the main CPU 101 determines whether the medal sensor input state during the current process is the same as the normal change value generated in S257 (S258). In this determination process, it is determined whether a medal retrograde error has occurred, and if the determination condition of S258 is not satisfied, the main CPU 101 determines that a medal retrograde error has occurred.

S258において、メインCPU101が、現処理時のメダルセンサ入力状態がS257で生成された正常変化値と同じでないと判別したとき(S258がNO判定の場合)、メインCPU101は、後述のS262の処理を行う。 In S258, when the main CPU 101 determines that the medal sensor input state during the current process is not the same as the normal change value generated in S257 (if NO in S258), the main CPU 101 executes the process in S262, which will be described later. conduct.

一方、S258において、メインCPU101が、現処理時のメダルセンサ入力状態がS257で生成された正常変化値と同じであると判別したとき(S258がYES判定の場合)、メインCPU101は、現処理時のメダルセンサ入力状態がメダル通過時の状態(「00000000B」)であるか否かを判別する(S259)。S259において、メインCPU101が、現処理時のメダルセンサ入力状態がメダル通過時の状態であると判別したとき(S259がYES判定の場合)、メインCPU101は、後述のS263の処理を行う。 On the other hand, in S258, when the main CPU 101 determines that the medal sensor input state during the current process is the same as the normal change value generated in S257 (in the case of YES determination in S258), the main CPU 101 determines that the medal sensor input state during the current process is the same as the normal change value generated in S257. It is determined whether the medal sensor input state is the state when the medal passes ("00000000B") (S259). In S259, when the main CPU 101 determines that the medal sensor input state during the current process is the state when the medal passes (YES in S259), the main CPU 101 performs the process in S263, which will be described later.

S259において、メインCPU101が、現処理時のメダルセンサ入力状態がメダル通過時の状態でないと判別したとき(S259がNO判定の場合)、メインCPU101は、メダル通過チェックタイマーをセットする(S260)。この処理でメダル通過チェックタイマーにセットされる時間は、メダルがセレクタ66を通過したか否かを判別可能な時間であれば、任意の時間に設定することができる。また、この処理でセットされるタイマー値は、例えば、現処理時のメダルセンサ入力状態に応じて変化させてもよい。 In S259, when the main CPU 101 determines that the medal sensor input state during the current process is not the state at the time of medal passing (if NO in S259), the main CPU 101 sets a medal passing check timer (S260). The time set in the medal passage check timer in this process can be set to any time as long as it is possible to determine whether or not the medal has passed the selector 66. Further, the timer value set in this process may be changed, for example, depending on the medal sensor input state at the time of the current process.

S260の処理後又はS256がNO判定の場合、メインCPU101は、現処理時のメダルセンサ入力状態がメダル通過中の状態(「00000011B」)であり、かつ、メダル通過チェックタイマーが停止しているか否かを判別する(S261)。この判定処理では、メダル通過エラー(投入メダル通過時間エラー)の発生の有無が判定され、S261の判定条件が満たされた場合、メインCPU101は、メダル通過エラーが発生したと判定する。 After the processing of S260 or when the determination is NO in S256, the main CPU 101 determines whether the medal sensor input state at the time of the current processing is a medal passing state ("00000011B") and whether the medal passing check timer is stopped. (S261). In this determination process, it is determined whether a medal passage error (inserted medal passage time error) has occurred, and if the determination condition of S261 is satisfied, the main CPU 101 determines that a medal passage error has occurred.

S261において、メインCPU101が、S261の判定条件が満たされないと判別したとき(S261がNO判定の場合)、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。 In S261, when the main CPU 101 determines that the determination condition in S261 is not satisfied (NO determination in S261), the main CPU 101 returns the process to the process in S253 and repeats the process from S253 onwards.

一方、S261において、メインCPU101が、S261の判定条件が満たされると判別したとき(S261がYES判定の場合)、又は、S258がNO判定の場合、すなわち、メダル通過エラー又はメダル逆行エラーが発生したと判定された場合、メインCPU101は、エラー処理を行う(S262)。この処理では、メインCPU101は、例えば、エラーコマンド生成格納処理等のエラー発生時の各種処理を行う。なお、エラー処理の詳細については、後述の図89を参照しながら後で説明する。そして、S262の処理後、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。 On the other hand, in S261, when the main CPU 101 determines that the determination condition of S261 is satisfied (YES in S261), or in the case of NO in S258, that is, a medal passage error or a medal retrograde error has occurred. If it is determined that this is the case, the main CPU 101 performs error processing (S262). In this process, the main CPU 101 performs various processes when an error occurs, such as error command generation and storage processing. Note that details of error processing will be explained later with reference to FIG. 89, which will be described later. After the process in S262, the main CPU 101 returns the process to S253 and repeats the process from S253 onwards.

ここで再度、S259の処理に戻って、S259がYES判定の場合、メインCPU101は、規定数(本実施形態では3枚)のメダルが投入済みの状態であるか否かを判別する(S263)。 Here, returning to the process of S259 again, if the determination in S259 is YES, the main CPU 101 determines whether or not a specified number (three in this embodiment) of medals have been inserted (S263). .

S263において、メインCPU101が、規定数のメダルが投入済みの状態でないと判別したとき(S263がNO判定の場合)、メインCPU101は、図85で説明したメダル投入処理を行う(S264)。そして、S264の処理後、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。 In S263, when the main CPU 101 determines that the specified number of medals have not been inserted (NO in S263), the main CPU 101 performs the medal insertion process described in FIG. 85 (S264). After the process in S264, the main CPU 101 returns the process to S253 and repeats the process from S253 onwards.

一方、S263において、メインCPU101が、規定数のメダルが投入済みの状態であると判別したとき(S263がYES判定の場合)、メインCPU101は、クレジットカウンタの値に「1」を加算する(S265)。次いで、メインCPU101は、メダル投入コマンド生成格納処理を行う(S266)。この処理では、メインCPU101は、副制御回路200に送信するメダル投入コマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図75B参照)に保存する。通信データ格納領域に保存されたメダル投入コマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。 On the other hand, in S263, when the main CPU 101 determines that the specified number of medals have been inserted (YES in S263), the main CPU 101 adds "1" to the value of the credit counter (S265). ). Next, the main CPU 101 performs medal insertion command generation and storage processing (S266). In this process, the main CPU 101 generates data for a medal insertion command to be sent to the sub-control circuit 200, and stores the command data in a communication data storage area provided in the main RAM 103 (see FIG. 75B). The medal insertion command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by a communication data transmission process in the interrupt process described later with reference to FIG. 158.

次いで、メインCPU101は、クレジットカウンタの値に基づいて、メダルのクレジット枚数が上限値(本実施形態では50枚)であるか否かを判別する(S267)。 Next, the main CPU 101 determines whether the number of medal credits is the upper limit value (50 medals in this embodiment) based on the value of the credit counter (S267).

S267において、メインCPU101が、メダルのクレジット枚数が上限値でないと判別したとき(S267がNO判定の場合)、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。一方、S267において、メインCPU101が、メダルのクレジット枚数が上限値であると判別したとき(S267がYES判定の場合)、メインCPU101は、メダル投入チェック処理を終了し、処理をメダル受付・スタートチェック処理(図83参照)のS229に移す。 In S267, when the main CPU 101 determines that the number of medal credits is not the upper limit value (NO in S267), the main CPU 101 returns the process to S253 and repeats the process from S253 onwards. On the other hand, in S267, when the main CPU 101 determines that the number of medal credits is the upper limit value (in the case of YES determination in S267), the main CPU 101 ends the medal insertion check process and continues the medal reception/start check process. The process moves to S229 (see FIG. 83).

本実施形態では、上述のようにしてメダル投入チェック処理が行われる。そして、上述したメダル投入チェック処理中のS255~S258の処理は、メインCPU101が、図88のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S257のメダルセンサ入力状態の正常変化値の生成処理は、テーブルを参照して取得する処理ではなく、演算処理により行われる。具体的には、正常変化値の生成処理は、メインCPU101が図88に示すソースプログラム中のソースコード「RLA」及び「AND cBX_MDINSW」をこの順で実行することにより行われる。 In this embodiment, the medal insertion check process is performed as described above. The processes of S255 to S258 during the medal insertion check process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. Among them, the process of generating the normal change value of the medal sensor input state in S257 is performed by arithmetic processing, not by the process of obtaining it by referring to a table. Specifically, the normal change value generation process is performed by the main CPU 101 executing the source code "RLA" and "AND cBX_MDINSW" in the source program shown in FIG. 88 in this order.

「RLA」命令は、Aレジスタに格納された1バイトのデータを、左(ビット0からビット7に向かう方向)に1回(1ビット分)シフトさせる命令コードである。図88に示す例では、「RLA」命令より前に実行されるソースコード「LD A,B」によりAレジスタに格納された前回のメダルセンサ入力状態を示す1バイトのデータが、「RLA」命令により、左に1回シフトされる。この際、ビット0に新たに格納されるビットデータは、「RLA」命令より前に実行されるソースコード「CP cBX_MDISW2」の実行結果に基づいて決定される。 The "RLA" instruction is an instruction code that shifts 1 byte of data stored in the A register once (by 1 bit) to the left (in the direction from bit 0 to bit 7). In the example shown in FIG. 88, 1 byte of data indicating the previous medal sensor input state stored in the A register by the source code "LD A, B" executed before the "RLA" instruction is will be shifted to the left once. At this time, the bit data newly stored in bit 0 is determined based on the execution result of the source code "CP cBX_MDISW2" executed before the "RLA" instruction.

「CP」命令は比較動作を実行する命令コードである。また、「cBX_MDISW2」は、1バイトのデータであり、本実施形態では「00000010B」である。ソースコード「CP cBX_MDISW2」が実行されると、Aレジスタに格納された前回のメダルセンサ入力状態を示す1バイトのデータが、「cBX_MDISW2(00000010B)」と比較される。 The "CP" instruction is an instruction code that performs a comparison operation. Further, "cBX_MDISW2" is 1-byte data, and in this embodiment is "00000010B". When the source code "CP cBX_MDISW2" is executed, 1-byte data indicating the previous medal sensor input state stored in the A register is compared with "cBX_MDISW2 (00000010B)".

そして、ソースコード「CP cBX_MDISW2」を実行した結果、前回のメダルセンサ入力状態を示す1バイトのデータが「cBX_MDISW2(00000010B)」未満であるという結果が得られた場合にはフラグ・レジスタFのキャリーフラグ(図11参照)に「1」がセットされ、「RLA」命令の実行時に、Aレジスタのビット0にフラグ・レジスタFのキャリーフラグの「1」が格納される。一方、ソースコード「CP
cBX_MDISW2」を実行した結果、前回のメダルセンサ入力状態を示す1バイトのデータが「cBX_MDISW2(00000010B)」以上であるという結果が得られた場合にはフラグ・レジスタFのキャリーフラグ(図11参照)に「0」がセットされ、「RLA」命令の実行時により、Aレジスタのビット0にフラグ・レジスタFのキャリーフラグの「0」が格納される。
Then, as a result of executing the source code "CP cBX_MDISW2", if the result is that the 1-byte data indicating the previous medal sensor input state is less than "cBX_MDISW2 (00000010B)", the flag register F is carried. The flag (see FIG. 11) is set to "1", and when the "RLA" instruction is executed, "1" of the carry flag of flag register F is stored in bit 0 of the A register. On the other hand, the source code “CP
As a result of executing "cBX_MDISW2", if the result is that the 1-byte data indicating the previous medal sensor input state is greater than or equal to "cBX_MDISW2 (00000010B)", the carry flag of flag register F (see Figure 11) "0" is set to "0", and "0" of the carry flag of flag register F is stored in bit 0 of the A register when the "RLA" instruction is executed.

それゆえ、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000000B(メダル通過前又は通過後(通過時)の状態)」(<「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000001B」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000001B(メダル通過開始時の状態)」(<「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000011B」が生成される。一方、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000011B(メダル通過中の状態)」(>「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000110B」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000010B(メダル通過完了直前の状態)」(=「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000100B」が生成される。 Therefore, for example, if the 1-byte data indicating the previous medal sensor input state is "00000000B (state before or after passing the medal (when passing))" (< "cBX_MDISW2"), the "RLA" command Upon execution, "00000001B" is generated, and if the 1-byte data indicating the previous medal sensor input state is "00000001B (state at the start of medal passage)" (< "cBX_MDISW2"), execute the "RLA" command. As a result, "00000011B" is generated. On the other hand, for example, if the 1-byte data indicating the previous medal sensor input state is "00000011B (medal passing state)" (> "cBX_MDISW2"), "00000110B" is generated by executing the "RLA" command. If the 1-byte data indicating the previous medal sensor input state is "00000010B (state immediately before completion of medal passage)" (= "cBX_MDISW2"), "00000100B" is generated by executing the "RLA" command. Ru.

次いで、ソースコード「AND cBX_MDINSW」が実行されると、「RLA」命令の実行により生成された1バイトデータ(Aレジスタの格納データ)が、1バイトのデータ「cBX_MDINSW」と論理積され、メダルセンサ入力状態の正常変化値が算出される。なお、1バイトのデータ「cBX_MDISW」は、本実施形態では「00000011B」である。それゆえ、ソースコード「AND cBX_MDINSW」が実行されれば、Aレジスタの格納データ中のビット0及びビット1のデータだけがマスクされ、その他のビットデータが「0」になる。 Next, when the source code "AND cBX_MDINSW" is executed, the 1-byte data (data stored in the A register) generated by the execution of the "RLA" instruction is ANDed with the 1-byte data "cBX_MDINSW", and the medal sensor A normal change value of the input state is calculated. Note that the 1-byte data "cBX_MDISW" is "00000011B" in this embodiment. Therefore, when the source code "AND cBX_MDINSW" is executed, only bit 0 and bit 1 of the data stored in the A register are masked, and the other bit data becomes "0".

その結果、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000000B(メダル通過前の状態)」であれば、メダルセンサ入力状態の正常変化値として「00000001B(メダル通過開始時の状態)」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000001B(メダル通過開始時の状態)」であれば、メダルセンサ入力状態の正常変化値として「00000011B(メダル通過中の状態)」が生成される。一方、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000011B(メダル通過中の状態)」であれば、メダルセンサ入力状態の正常変化値として「00000010B(メダル通過完了直前の状態)」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000010B」(メダル通過完了直前の状態)であれば、メダルセンサ入力状態の正常変化値として「00000000B(メダル通過後(通過時)の状態)」が生成される。 As a result, for example, if the 1-byte data indicating the previous medal sensor input state is "00000000B (state before medal passing)", the normal change value of the medal sensor input state is "00000001B (state at the start of medal passing)". )" is generated, and if the 1-byte data indicating the previous medal sensor input state is "00000001B (state at the start of medal passage)", the normal change value of the medal sensor input state is "00000011B (state at the start of medal passing)". state)” is generated. On the other hand, for example, if the 1-byte data indicating the previous medal sensor input state is "00000011B (state in which medals are passing)", the normal change value of the medal sensor input state is "00000010B (state immediately before completion of medal passing)". " is generated, and if the 1-byte data indicating the previous medal sensor input state is "00000010B" (the state immediately before the medal passing), the normal change value of the medal sensor input state is "00000000B (after the medal has passed (passing) state) is generated.

上述のようにして、メダルセンサ入力状態の変化態様の検知処理をテーブル参照処理から演算処理に変更することにより、メインROM102のテーブル格納領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。それゆえ、上述した手法を採用することにより、メダル投入センサ状態の検知処理を効率化することができるとともに、メインROM102において増えた空き容量を活用して、遊技性を高めることが可能となる。 As described above, by changing the processing for detecting changes in the medal sensor input state from table reference processing to calculation processing, it is possible to increase the free space in the table storage area of the main ROM 102, and also to increase the program capacity. can be minimized. Therefore, by employing the above-described method, it is possible to make the process of detecting the state of the medal insertion sensor more efficient, and it is also possible to enhance the gameplay by utilizing the increased free space in the main ROM 102.

[エラー処理]
次に、図89及び図90を参照して、例えば、メダル投入チェック処理(図87参照)中のS262で行うエラー処理について説明する。図89は、エラー処理の手順を示すフローチャートであり、図90は、エラー処理のソースプログラム上で、実際に参照されるエラーテーブルの構成の一例を示す図である。
[Error handling]
Next, with reference to FIGS. 89 and 90, error processing performed in S262 during the medal insertion check process (see FIG. 87), for example, will be described. FIG. 89 is a flowchart showing the procedure of error processing, and FIG. 90 is a diagram showing an example of the configuration of an error table that is actually referred to on the error processing source program.

なお、図90に示すエラーテーブルでは、エラー要因の種別を示すポートのオン/オフ状態を表す1バイトデータ(図90中の例えばアドレス「dERR_HE」に格納されている1バイトデータ等)毎に、エラー表示データ(図90中の例えばアドレス「dERR_HE+1」及び「dERR_HE+2」に格納されている1バイトデータ等)が規定される。このエラー表示データは、情報表示器6に含まれる2桁の7セグLED(払出枚数表示用及びエラー表示用兼用)に出力される。 In the error table shown in FIG. 90, for each 1-byte data (for example, 1-byte data stored at address "dERR_HE" in FIG. 90) representing the on/off state of a port indicating the type of error factor, Error display data (for example, 1-byte data stored in addresses "dERR_HE+1" and "dERR_HE+2" in FIG. 90) is defined. This error display data is output to a two-digit 7-segment LED (used for displaying the number of coins to be paid out and for displaying an error) included in the information display 6.

まず、メインCPU101は、メダルソレノイドのオフ処理を行う(S271)。具体的には、メインCPU101は、セレクタ66(図7参照)のソレノイドの駆動を停止する。次いで、メインCPU101は、メダルの払出枚数表示データの退避処理を行う(S272)。 First, the main CPU 101 performs processing to turn off the medal solenoid (S271). Specifically, the main CPU 101 stops driving the solenoid of the selector 66 (see FIG. 7). Next, the main CPU 101 performs a process of saving display data for the number of medals to be paid out (S272).

次いで、メインCPU101は、エラーテーブルのセット処理を行う(S273)。この処理により、図90に示すエラーテーブルの先頭アドレスがソースプログラム上にセットされる。 Next, the main CPU 101 performs error table setting processing (S273). Through this process, the start address of the error table shown in FIG. 90 is set on the source program.

次いで、メインCPU101は、エラー要因を取得する(S274)。なお、この処理で取得されるエラー要因は、現在処理中のエラー処理を読み出した処理に応じて変化する。なお、本実施形態で対象とするエラー要因としては、図90に示すように、「ホッパーエンプティエラー」、「ホッパージャムエラー」、「投入メダル通過カウントエラー」、「投入メダル通過チェックエラー」、「投入メダル通過チェックエラー」、「投入メダル通過時間エラー」、「投入メダル逆行エラー」、「投入メダル補助収納庫満杯エラー」、「イリーガルヒットエラー」が規定される。例えば、メダル投入チェック処理中のS258の処理後にエラー処理が読み出された場合には、この処理において、エラー要因として図90中の「投入メダル逆行エラー(Cr)」が取得される。また、例えば、メダル投入チェック処理中のS261の処理後にエラー処理が読み出された場合には、この処理において、エラー要因として図90中の「投入メダル通過時間エラー(CE)」が取得される。 Next, the main CPU 101 obtains the cause of the error (S274). Note that the error factor acquired in this process changes depending on the process that read out the error process currently being processed. In addition, as shown in FIG. 90, the error causes targeted in this embodiment include "hopper empty error", "hopper jam error", "inserted medal passing count error", "inserted medal passing check error", and " ``Inserted medal passing check error'', ``Inserted medal passing time error'', ``Inserted medal backward error'', ``Inserted medal auxiliary storage full error'', and ``Illegal hit error'' are defined. For example, if an error process is read out after the process of S258 during the medal insertion check process, the "inserted medal retrograde error (Cr)" in FIG. 90 is acquired as the error factor in this process. Further, for example, if an error process is read out after the process of S261 during the medal insertion check process, in this process, the "inserted medal passing time error (CE)" in FIG. 90 is acquired as the error factor. .

次いで、メインCPU101は、エラーテーブルとエラー要因とから、エラー表示データを取得する(S275)。例えば、エラー要因が「投入メダル逆行エラー(Cr)」である場合、この処理において、2桁の7セグLEDのうち、上位桁の7セグLEDに出力するエラー表示データとして、図90に示すエラーテーブル中のアドレス「dERR_CR+1」に格納されている1バイトデータ「01001110B」が取得され、下位桁の7セグLEDに出力するエラー表示データとして、アドレス「dERR_CR+2」に格納されている1バイトデータ「00001001B」が取得される。この場合、2桁の7セグLEDには、「Cr」の2文字がエラー情報として表示される。 Next, the main CPU 101 obtains error display data from the error table and the error cause (S275). For example, if the error cause is "reverse input medal error (Cr)", in this process, the error shown in FIG. The 1-byte data "01001110B" stored at the address "dERR_CR+1" in the table is acquired, and the 1-byte data "00001001B" stored at the address "dERR_CR+2" is output as error display data to the 7-segment LED of the lower digit. ” is obtained. In this case, two characters "Cr" are displayed as error information on the two-digit 7-segment LED.

次いで、メインCPU101は、エラーコマンド(発生)生成格納処理を行う(S276)。この処理では、メインCPU101は、副制御回路200に送信する、エラー発生時のエラーコマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図75B参照)に保存する。通信データ格納領域に保存されたエラー発生時のエラーコマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、エラー発生時のエラーコマンドには、エラー発生を示すパラメータを含んで構成される。 Next, the main CPU 101 performs error command (occurrence) generation and storage processing (S276). In this process, the main CPU 101 generates error command data to be sent to the sub-control circuit 200 when an error occurs, and stores the command data in a communication data storage area provided in the main RAM 103 (see FIG. 75B). . The error command stored in the communication data storage area when an error occurs is transmitted from the main control circuit 90 to the sub control circuit 200 by a communication data transmission process in the interrupt process, which will be described later with reference to FIG. 158. Note that the error command when an error occurs includes a parameter indicating the error occurrence.

次いで、メインCPU101は、1割込時間(1.1172ms)の待機処理を行う(S277)。次いで、メインCPU101は、エラーが解除されたか否かを判別する(S278)。 Next, the main CPU 101 performs standby processing for one interrupt time (1.1172 ms) (S277). Next, the main CPU 101 determines whether the error has been resolved (S278).

S278において、メインCPU101が、エラーが解除されていないと判別したとき(S278がNO判定の場合)、メインCPU101は、処理をS277の処理に戻し、S277以降の処理を繰り返す。 In S278, when the main CPU 101 determines that the error has not been cleared (NO in S278), the main CPU 101 returns the process to S277 and repeats the process from S277 onwards.

一方、S278において、メインCPU101が、エラーが解除されたと判別したとき(S278がYES判定の場合)、メインCPU101は、エラー要因のクリア処理を行う(S279)。なお、この処理は、メインRAM103の規定外作業領域で行われる。次いで、メインCPU101は、S272で退避させたメダルの払出枚数表示データの復帰処理を行う(S280)。 On the other hand, when the main CPU 101 determines in S278 that the error has been cleared (YES in S278), the main CPU 101 performs a process to clear the cause of the error (S279). Note that this processing is performed in a non-standard work area of the main RAM 103. Next, the main CPU 101 performs a process of restoring the payout number display data of the medals evacuated in S272 (S280).

次いで、メインCPU101は、エラーコマンド(解除)生成格納処理を行う(S281)。この処理では、メインCPU101は、副制御回路200に送信する、エラー解除時のエラーコマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図75B参照)に保存する。通信データ格納領域に保存されたエラー解除時のエラーコマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、エラー解除時のエラーコマンドには、エラー解除を示すパラメータを含んで構成される。そして、S281の処理後、メインCPU101は、エラー処理を終了し、処理を例えばメダル投入チェック処理(図87参照)中のS253に移す。なお、エラー解除では、発生したエラー要因が解除され、リセットスイッチ76が押下されることにより、エラー状態が解除される。 Next, the main CPU 101 performs error command (cancellation) generation and storage processing (S281). In this process, the main CPU 101 generates error command data for error cancellation to be sent to the sub-control circuit 200, and stores the command data in a communication data storage area provided in the main RAM 103 (see FIG. 75B). . The error command at the time of error cancellation stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in the interrupt processing described later with reference to FIG. 158. Note that the error command for error cancellation includes a parameter indicating error cancellation. After the process of S281, the main CPU 101 ends the error process and moves the process to, for example, S253 during the medal insertion check process (see FIG. 87). Note that in error cancellation, the cause of the error that has occurred is canceled and the error state is canceled by pressing the reset switch 76.

[乱数取得処理]
次に、図91を参照して、メインフロー(図82参照)中のS203で行う乱数取得処理について説明する。なお、図91は、乱数取得処理の手順を示すフローチャートである。
[Random number acquisition process]
Next, with reference to FIG. 91, the random number acquisition process performed in S203 in the main flow (see FIG. 82) will be described. Note that FIG. 91 is a flowchart showing the procedure of random number acquisition processing.

まず、メインCPU101は、乱数回路の乱数レジスタ0のハードラッチ乱数(0~65535)を取得し、取得した乱数値を内部当籤役抽籤用の乱数値として、メインRAM103内の乱数値格納領域(不図示)に保存する(S291)。 First, the main CPU 101 acquires the hard latch random number (0 to 65535) of the random number register 0 of the random number circuit, and uses the acquired random value as the random value for internal winning combination lottery in the random value storage area (in the random number register 0) in the main RAM 103. (shown in the figure) (S291).

次いで、メインCPU101は、乱数回路の乱数レジスタ1~7のソフトラッチ乱数(0~65535:ART関連の抽籤処理で用いられる演出用乱数値、0~255:1バイト抽籤処理で乱数値)を生成するためのソフトラッチ乱数取得レジスタのセット処理を行う(S292)。次いで、メインCPU101は、ソフトラッチ乱数の取得個数(例えば、7)をセットする(S293)。 Next, the main CPU 101 generates soft latch random numbers in random number registers 1 to 7 of the random number circuit (0 to 65535: random numerical values for effects used in ART-related lottery processing, 0 to 255: random numerical values in 1-byte lottery processing). A process of setting a soft latch random number acquisition register is performed for this purpose (S292). Next, the main CPU 101 sets the number of soft latch random numbers to be obtained (for example, 7) (S293).

次いで、メインCPU101は、取得個数分のソフトラッチ乱数を一括で取得し、取得個数分のソフトラッチ乱数を乱数値格納領域に保存する(S294)。なお、この際、乱数回路110の乱数レジスタ1から取得されるソフトラッチ乱数(演出用乱数値、2バイト乱数値)は、乱数値格納領域内において、乱数回路の乱数レジスタ0から取得されるハードラッチ乱数(内部当籤役抽籤用の乱数値)が格納された領域とは異なる領域に保存される。そして、S294の処理後、メインCPU101は、乱数取得処理を終了し、処理をメインフロー(図82参照)のS204に移す。なお、本実施形態では、4つの2バイト乱数と、4つの1バイト乱数を格納するために、メインRAM103に12バイトの格納領域が乱数格納領域として割り当てられている。 Next, the main CPU 101 acquires the obtained number of soft latch random numbers at once, and stores the obtained number of soft latch random numbers in the random number storage area (S294). At this time, the soft latch random number (random value for effect, 2-byte random value) obtained from random number register 1 of the random number circuit 110 is stored in the hard latch random number obtained from random number register 0 of the random number circuit in the random number storage area. It is stored in an area different from the area in which the latch random number (random value for internal winning combination lottery) is stored. After the process of S294, the main CPU 101 ends the random number acquisition process and moves the process to S204 of the main flow (see FIG. 82). In this embodiment, in order to store four 2-byte random numbers and four 1-byte random numbers, a 12-byte storage area is allocated to the main RAM 103 as a random number storage area.

[内部抽籤処理]
次に、図92~図96を参照して、メインフロー(図82参照)中のS204で行う内部抽籤処理について説明する。なお、図92は、内部抽籤処理の手順を示すフローチャートであり、図93Aは、内部抽籤処理中のS302~S305の処理を実行するためのソースプログラムの一例を示す図であり、図93Bは、内部抽籤処理中のS308~S309の処理を実行するためのソースプログラムの一例を示す図である。
[Internal lottery processing]
Next, the internal lottery process performed in S204 in the main flow (see FIG. 82) will be described with reference to FIGS. 92 to 96. Note that FIG. 92 is a flowchart showing the procedure of the internal lottery process, FIG. 93A is a diagram showing an example of a source program for executing the processes of S302 to S305 during the internal lottery process, and FIG. 93B is a flowchart showing the procedure of the internal lottery process. FIG. 7 is a diagram showing an example of a source program for executing the processing of S308 to S309 during the internal lottery processing.

また、図94は、内部抽籤処理のソースプログラム上で、実際に参照される内部抽籤テーブル(一般遊技中用)の構成の一例を示す図であり、図95は、内部抽籤処理のソースプログラム上で、実際に参照されるRT状態別抽籤値選択テーブルの構成の一例を示す図である。さらに、図96は、内部抽籤処理のソースプログラム上で、実際に参照される、内部抽籤値テーブル選択テーブル、1バイト内部抽籤値テーブル、2バイト内部抽籤値テーブル、1バイト設定別内部抽籤値テーブル及び2バイト設定別内部抽籤値テーブルの構成の一例を示す図である。なお、本実施形態では、RB(BB)中用の内部抽籤テーブルも設けられているが、ここでは、内部抽籤処理のソースプログラム上で参照されるRB中用の内部抽籤テーブルの構成の図示は省略する。 Further, FIG. 94 is a diagram showing an example of the configuration of an internal lottery table (for general gaming) that is actually referred to on the source program for internal lottery processing, and FIG. FIG. 3 is a diagram showing an example of the configuration of a lottery value selection table classified by RT state that is actually referred to. Further, FIG. 96 shows an internal lottery value table selection table, a 1-byte internal lottery value table, a 2-byte internal lottery value table, and a 1-byte setting-based internal lottery value table that are actually referred to on the source program for internal lottery processing. and 2 is a diagram showing an example of the configuration of an internal lottery value table classified by byte setting. In addition, in this embodiment, an internal lottery table for RB (BB) is also provided, but here, the configuration of the internal lottery table for RB (BB) that is referred to on the source program for internal lottery processing is illustrated as follows. Omitted.

まず、メインCPU101は、設定値・メダル投入枚数チェック処理を行う(S301)。この処理では、メインCPU101は、現遊技の設定値(1~6のいずれか)及びメダル投入枚数(本実施形態では3枚)のチェック処理を行う。 First, the main CPU 101 performs a process of checking the set value and the number of inserted medals (S301). In this process, the main CPU 101 performs a process of checking the setting value of the current game (any one of 1 to 6) and the number of inserted medals (three in this embodiment).

次いで、メインCPU101は、一般遊技中用の内部抽籤テーブル及び抽籤回数(本実施形態では53回)をセットする(S302)。この処理では、図94に示す内部抽籤テーブル(一般遊技中用)中の「特賞当籤番号+小役当籤番号」の値(当り要求フラグステータス)がCレジスタにセットされ、「抽籤値選択テーブルor抽籤係数テーブル」の値(判定データ:アドレスに関するデータ)がAレジスタにセットされる。なお、当り要求フラグステータスは、図94に示すように、特賞当籤番号(「00H(はずれ)」、「01H(BB1)」、「02H(BB2)」:10進数で0、1、2)に「25H(16進数:10進数では37(後述の特賞番号))」が乗算された値に、小役当籤番号(「00H」~「24H」:10進数で0~36)を加算した値である。 Next, the main CPU 101 sets an internal lottery table and a lottery number (53 times in this embodiment) for use during the general game (S302). In this process, the value of "special prize winning number + minor winning number" (win request flag status) in the internal lottery table (for general games) shown in FIG. The value of the lottery coefficient table (determination data: data related to the address) is set in the A register. In addition, as shown in FIG. 94, the winning request flag status is the special prize winning number (“00H (lost)”, “01H (BB1)”, “02H (BB2)”: 0, 1, 2 in decimal). The value is the value multiplied by "25H (hexadecimal number: 37 in decimal number (special prize number described later))" and the addition of the small prize winning number ("00H" to "24H": 0 to 36 in decimal number). be.

次いで、メインCPU101は、RB作動中であるか否かを判別する(S303)。S303において、メインCPU101が、RB作動中でないと判別したとき(S303がNO判定の場合)、メインCPU101は、後述のS305の処理を行う。 Next, the main CPU 101 determines whether the RB is in operation (S303). In S303, when the main CPU 101 determines that the RB is not in operation (NO determination in S303), the main CPU 101 performs processing in S305, which will be described later.

一方、S303において、メインCPU101が、RB作動中であると判別したとき(S303がYES判定の場合)、メインCPU101は、RB中用の内部抽籤テーブル及び抽籤回数(本実施形態では5回)をセットする(S304)。この処理では、S302でセットされた一般遊技中用の内部抽籤テーブル及び抽籤回数をRB中用の内部抽籤テーブル及び抽籤回数で上書きする。 On the other hand, in S303, when the main CPU 101 determines that RB is in operation (YES in S303), the main CPU 101 sets the internal lottery table for RB and the number of lottery rounds (5 times in this embodiment). Set (S304). In this process, the internal lottery table and lottery count for the normal game set in S302 are overwritten with the internal lottery table and lottery count for the RB game.

S304の処理後又はS303がNO判定の場合、メインCPU101は、セットされている内部抽籤テーブルから抽籤対象役の判定データ(アドレスに関するデータ)を取得し、抽籤テーブルアドレスを更新する(S305)。 After the processing in S304 or if the determination is NO in S303, the main CPU 101 obtains the determination data (data regarding the address) of the lottery target combination from the internal lottery table that has been set, and updates the lottery table address (S305).

次いで、メインCPU101は、判定データがRT状態別データであるか否かを判別する(S306)。この処理では、メインCPU101は、現在取得されている抽籤対象役がRT状態に応じて抽籤値が変化する内部当籤役であるか否かを判別する。具体的には、メインCPU101は、現在取得されている抽籤対象役の判定データに規定されているアドレスが、図95に示すRT状態別抽籤値選択テーブル内のアドレスであるか否かを判別する。 Next, the main CPU 101 determines whether the determination data is RT state-specific data (S306). In this process, the main CPU 101 determines whether the currently acquired lottery target combination is an internal winning combination whose lottery value changes depending on the RT state. Specifically, the main CPU 101 determines whether the address specified in the currently acquired determination data for the lottery target combination is an address in the lottery value selection table by RT state shown in FIG. .

例えば、図94の内部抽籤テーブルにおいて内部当籤役「F_チリリプ」に対応付けられている判定データ「(dRPPTR01-dRTRB_SEL)*2+001H」では、図95に示すRT状態別抽籤値選択テーブル内の内部当籤役「F_チリリプ」のアドレス「dRPPTR01」が規定されているので、内部当籤役「F_チリリプ」に対応付けられている判定データは、RT状態別データに対応する。それゆえ、現在取得されている抽籤対象役が内部当籤役「F_チリリプ」である場合には、S306の処理において、メインCPU101は、判定データがRT状態別データであると判定する。 For example, in the determination data "(dRPPTR01-dRTRB_SEL)*2+001H" associated with the internal winning combination "F_Chirilip" in the internal lottery table shown in FIG. 94, the internal winning combination in the lottery value selection table by RT state shown in FIG. Since the address "dRPPTR01" of the winning combination "F_Chirilip" is defined, the determination data associated with the internal winning combination "F_Chirilip" corresponds to data by RT state. Therefore, when the currently acquired lottery target combination is the internal winning combination "F_Chirilip", in the process of S306, the main CPU 101 determines that the determination data is RT state-specific data.

S306において、メインCPU101が、判定データがRT状態別データでないと判別したとき(S306がNO判定の場合)、メインCPU101は、後述のS308の処理を行う。一方、S306において、メインCPU101が、判定データがRT状態別データであると判別したとき(S306がYES判定の場合)、メインCPU101は、判定データに基づいて、図95に示すRT状態抽籤値選択テーブルから選択データを取得し、該取得した選択データを判定データにセットする(S307)。 In S306, when the main CPU 101 determines that the determination data is not RT state-specific data (NO determination in S306), the main CPU 101 performs processing in S308, which will be described later. On the other hand, in S306, when the main CPU 101 determines that the determination data is RT state-specific data (YES determination in S306), the main CPU 101 selects the RT state lottery value shown in FIG. 95 based on the determination data. Selection data is acquired from the table, and the acquired selection data is set as determination data (S307).

S307の処理後又はS306がNO判定の場合、メインCPU101は、抽籤対象役の判定データが設定別データであるか否かを判別する(S308)。この処理では、メインCPU101は、現在取得されている抽籤対象役が、設定値に応じて抽籤値が変化する内部当籤役であるか否かを判別する。具体的には、メインCPU101は、現在取得されている抽籤対象役の判定データに規定されているアドレスが、図96に示す1バイト設定別内部抽籤値テーブル又は2バイト設定別内部抽籤値テーブル内のアドレスであるか否かを判別する。 After the process of S307 or when the determination is NO in S306, the main CPU 101 determines whether the determination data of the lottery target combination is setting-specific data (S308). In this process, the main CPU 101 determines whether the currently acquired lottery target combination is an internal winning combination whose lottery value changes according to a set value. Specifically, the main CPU 101 determines whether the address specified in the currently acquired determination data of the lottery target combination is in the internal lottery value table by 1-byte setting or the internal lottery value table by 2-byte setting shown in FIG. It is determined whether the address is

例えば、図94の内部抽籤テーブルにおいて内部当籤役「F_強チリ1」に対応付けられている判定データ「((dNMLB00F289-dPRB_DB_WV)/06H)*2+080H」では、図96に示す1バイト設定別内部抽籤値テーブル内の内部当籤役「F_強チリ1」のアドレス「dNMLB00F289」が規定されているので、内部当籤役「F_強チリ1」に対応付けられている判定データは、設定別データに対応する。それゆえ、現在取得されている抽籤対象役が内部当籤役「F_強チリ1」である場合には、S308の処理において、メインCPU101は、判定データが設定別データであると判定する。 For example, in the determination data "((dNMLB00F289-dPRB_DB_WV)/06H)*2+080H" associated with the internal winning combination "F_Strong Chili 1" in the internal lottery table in FIG. 94, the 1-byte setting internal Since the address "dNMLB00F289" for the internal winning combination "F_Strong Chili 1" in the lottery value table is specified, the judgment data associated with the internal winning combination "F_Strong Chili 1" corresponds to the data by setting. do. Therefore, when the currently acquired lottery target combination is the internal winning combination "F_Strong Chili 1", in the process of S308, the main CPU 101 determines that the determination data is setting-specific data.

S308において、メインCPU101が、判定データが設定別データでないと判別したとき(S308がNO判定の場合)、メインCPU101は、後述のS310の処理を行う。一方、S308において、メインCPU101が、判定データが設定別データであると判別したとき(S308がYES判定の場合)、メインCPU101は、判定データに設定値データ(0~5にいずれか)を加算し、該加算した値を判定データにセットする(S309)。なお、この処理で判定データに加算される設定値データは、設定値に対応付けられたデータであるが、設定値そのものの値ではなく、設定値データ「0」~「5」は、それぞれ「設定1」~「設定6」に対応するデータである。 In S308, when the main CPU 101 determines that the determination data is not setting-specific data (NO determination in S308), the main CPU 101 performs processing in S310, which will be described later. On the other hand, in S308, when the main CPU 101 determines that the determination data is setting-specific data (YES determination in S308), the main CPU 101 adds setting value data (any of 0 to 5) to the determination data. Then, the added value is set in judgment data (S309). Note that the setting value data added to the judgment data in this process is data associated with the setting value, but is not the value of the setting value itself, and the setting value data "0" to "5" are respectively " This data corresponds to "Setting 1" to "Setting 6."

S309の処理後又はS308がNO判定の場合、メインCPU101は、セットされている判定データ(アドレスデータ)に基づいて、抽籤対象役の抽籤値が格納された領域のアドレスを算出し、該アドレスに格納された抽籤値を取得する(S310)。 After the process of S309 or when the determination is NO in S308, the main CPU 101 calculates the address of the area where the lottery value of the lottery target combination is stored based on the set determination data (address data), and The stored lottery value is acquired (S310).

S310の処理において、例えば、抽籤対象役が、その抽籤値がRT状態及び設定値の両方に依存しない内部当籤役「F_サボ2」である場合には、図96に示す1バイト内部抽籤値テーブルからアドレス「dNM_B00F26」に格納された抽籤値「128」が取得される。また、例えば、抽籤対象役が、その抽籤値がRT状態により変化する内部当籤役「F_RT3リプ_1st」であり、RT状態がRT2状態である場合には、図96に示す2バイト内部抽籤値テーブルからアドレス「dRT2B00F13456」に格納された抽籤値「1800」が取得される。 In the process of S310, for example, if the lottery target combination is an internal winning combination "F_Sabo 2" whose lottery value does not depend on both the RT state and the setting value, the 1-byte internal lottery value table shown in FIG. The lottery value "128" stored in the address "dNM_B00F26" is obtained from the address "dNM_B00F26". For example, if the lottery target combination is an internal winning combination "F_RT3 Rep_1st" whose lottery value changes depending on the RT state, and the RT state is the RT2 state, the 2-byte internal lottery value table shown in FIG. The lottery value "1800" stored in the address "dRT2B00F13456" is obtained from the address "dRT2B00F13456".

また、S310の処理において、例えば、抽籤対象役が、その抽籤値が設定値により変化する内部当籤役「F_強チリ1」である場合には、図96に示す1バイト設定別内部抽籤値テーブルに規定されている6種類の抽籤値「150(設定1),150(設定2),150(設定3),150(設定4),160(設定5),170(設定6)」の中から設定値に対応する抽籤値が取得される。この際、設定値に対応する抽籤値の取得は、判定データに設定値データを加算(S309の処理)して求められたアドレスを指定することにより取得される。それゆえ、例えば、抽籤対象役が「F_強チリ1」であり、設定値が「6」(設定値データが「5」)である場合には、アドレス「dNMLB00F289+5」に格納された抽籤値「170」が取得される。 In addition, in the process of S310, for example, if the lottery target combination is an internal winning combination "F_Strong Chili 1" whose lottery value changes depending on the setting value, the internal lottery value table for each byte setting shown in FIG. from the six types of lottery values specified in ``150 (setting 1), 150 (setting 2), 150 (setting 3), 150 (setting 4), 160 (setting 5), 170 (setting 6)''. A lottery value corresponding to the set value is obtained. At this time, the lottery value corresponding to the set value is acquired by adding the set value data to the determination data (processing in S309) and specifying the address obtained. Therefore, for example, if the lottery target combination is "F_Strong Chili 1" and the set value is "6" (set value data is "5"), the lottery value stored at the address "dNMLB00F289+5" is " 170'' is obtained.

なお、本実施形態では、例えば内部当籤役「F_維持リプA」のように、その抽籤値がRT状態及び設定値の両方に依存する役の場合には、内部抽籤値テーブル及び設定別内部抽籤値テーブルの両方を参照して、抽籤値が取得される。 In addition, in this embodiment, in the case of a winning combination whose lottery value depends on both the RT state and the setting value, such as the internal winning combination "F_Keep Reply A", the internal lottery value table and the internal lottery by setting are A lottery value is obtained by referring to both value tables.

次いで、メインCPU101は、乱数格納領域に格納された内部当籤役抽籤用の乱数値(0~65535のいずれか)を取得する(S311)。 Next, the main CPU 101 obtains a random number value (one of 0 to 65535) for internal winning combinations stored in the random number storage area (S311).

次いで、メインCPU101は、抽籤実行処理を行う(S312)。この処理では、メインCPU101は、S310で取得された抽籤値に、S311で取得された乱数値を加算し、その加算結果を抽籤結果(抽籤対象役の当籤/非当籤)とする。なお、この抽籤実行処理において、抽籤値と乱数値との和が65535を超えた場合(オーバーフローした場合)、抽籤対象役が当籤した(抽籤対象役が内部当籤役として決定された)と判定される。 Next, the main CPU 101 performs lottery execution processing (S312). In this process, the main CPU 101 adds the random number value obtained in S311 to the lottery value obtained in S310, and sets the addition result as the lottery result (winning/non-winning of the lottery target combination). In addition, in this lottery execution process, if the sum of the lottery value and the random number value exceeds 65535 (overflow), it is determined that the lottery target winning combination has been won (the lottery target winning combination has been determined as an internal winning combination). Ru.

次いで、メインCPU101は、乱数値に抽籤値を加算した値(抽籤実行後の乱数値)を新たな乱数値として、乱数格納領域に保存する(S313)。次いで、メインCPU101は、抽籤実行処理で当籤したか否か(オーバーフローが発生したか否か)を判別する(S314)。 Next, the main CPU 101 stores the value obtained by adding the lottery value to the random number value (the random number value after the lottery is executed) as a new random number value in the random number storage area (S313). Next, the main CPU 101 determines whether or not a prize has been won in the lottery execution process (whether or not an overflow has occurred) (S314).

S314において、メインCPU101が、抽籤実行処理で当籤したと判別したとき(S314がYES判定の場合)、メインCPU101は、内部抽籤テーブルを参照して当籤した内部当籤役に対応する当り要求フラグステータス(「特賞当籤番号+小役当籤番号」の値)を取得する(S315)。例えば、一般遊技中において、抽籤対象役が「F_確チリリプ」であるときの抽籤実行処理で当籤した場合、S315の処理では、当り要求フラグステータス「(00H*25H)+02H」(特賞当籤番号=0、小役当籤番号=2)が取得される。そして、S315の処理後、メインCPU101は、内部抽籤処理を終了し、処理をメインフロー(図82参照)のS205に移す。 In S314, when the main CPU 101 determines that the lottery has been won in the lottery execution process (YES in S314), the main CPU 101 refers to the internal lottery table and sets the winning request flag status ( The value of "special prize winning number + small prize winning number") is acquired (S315). For example, during a general game, if the winning combination is won in the lottery execution process when the lottery target combination is "F_Kokuchirilip", in the process of S315, the winning request flag status is "(00H * 25H) + 02H" (special prize winning number = 0, small winning number = 2) is acquired. After the process of S315, the main CPU 101 ends the internal lottery process and moves the process to S205 of the main flow (see FIG. 82).

一方、S314において、メインCPU101が、抽籤実行処理で当籤していないと判別したとき(S314がNO判定の場合)、メインCPU101は、内部抽籤テーブルにおいて抽籤対象役を次の役に更新し、抽籤回数を1減算する(S316)。次いで、メインCPU101は、減算後の抽籤回数が「0」であるか否かを判別する(S317)。 On the other hand, in S314, when the main CPU 101 determines that the lottery has not been won in the lottery execution process (in the case of NO determination in S314), the main CPU 101 updates the lottery target winning combination to the next winning combination in the internal lottery table, and executes the lottery. The number of times is subtracted by 1 (S316). Next, the main CPU 101 determines whether the number of lottery after subtraction is "0" (S317).

S317において、メインCPU101が、減算後の抽籤回数が「0」でないと判別したとき(S317がNO判定の場合)、メインCPU101は、処理をS305の処理に戻し、S305以降の処理を繰り返す。 In S317, when the main CPU 101 determines that the number of lottery after subtraction is not "0" (NO determination in S317), the main CPU 101 returns the process to the process in S305 and repeats the process from S305 onwards.

一方、S317において、メインCPU101が、減算後の抽籤回数が「0」であると判別したとき(S317がYES判定の場合)、すなわち、内部当籤役が「はずれ」である場合、メインCPU101は、ハズレステータスをセットする(S318)。なお、「ハズレステータス」は、特賞当籤番号及び小役当籤番号のいずれもが「0」となる当り要求フラグステータスに対応する。そして、S318の処理後、メインCPU101は、内部抽籤処理を終了し、処理をメインフロー(図82参照)のS205に移す。 On the other hand, in S317, when the main CPU 101 determines that the number of lottery after subtraction is "0" (YES in S317), that is, when the internal winning combination is "lost", the main CPU 101 A loss status is set (S318). Note that the "loss status" corresponds to the winning request flag status in which both the special prize winning number and the small winning winning number are "0". After the process of S318, the main CPU 101 ends the internal lottery process and moves the process to S205 of the main flow (see FIG. 82).

本実施形態では、上述のようにして内部抽籤処理が行われる。なお、上述した内部抽籤処理中のS302~S305の処理は、メインCPU101が、図93Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S305の判定データの取得処理は、図93A中のソースコード「LDIN AC,(HL)」により実行される。 In this embodiment, the internal lottery process is performed as described above. Note that the processes of S302 to S305 during the internal lottery process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 93A. Among them, the determination data acquisition process in S305 is executed by the source code "LDIN AC, (HL)" in FIG. 93A.

ソースプログラム上において、例えば、ソースコード「LDIN ss,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに「1」を加算したアドレスで指定されるメモリの内容(データ)が、ss(BC、DE、AC、AE又はBD)ペアレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。それゆえ、図93A中のソースコード「LDIN AC,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに1加算したアドレスで指定されるメモリの内容(データ)が、ACレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。なお、S305の判定データの取得処理では、上述のように、この「LDIN」命令(所定の読み出し命令)により、Aレジスタに、判定データ(「抽籤値選択テーブルor抽籤係数テーブル」の値)が格納され、Cレジスタに当り要求フラグステータス(「特賞当籤番号+小役当籤番号」の値)が格納される。 For example, when the source code "LDIN ss, (HL)" is executed on the source program, the memory specified by the address set in the HL register (pair register) and the address obtained by adding "1" to the address is The contents (data) of are loaded into the ss (BC, DE, AC, AE or BD) pair register, and the address set in the HL register is updated by +2 (added by 2). Therefore, when the source code "LDIN AC, (HL)" in FIG. 93A is executed, the memory contents ( data) is loaded into the AC register, and the address set in the HL register is updated by +2 (added by 2). In addition, in the determination data acquisition processing in S305, as described above, the "LDIN" instruction (predetermined read command) causes the determination data (the value of the "lottery value selection table or lottery coefficient table") to be stored in the A register. The win request flag status (value of "special prize winning number + small prize winning number") is stored in the C register.

上述のように、内部抽籤処理中のS305の判定データの取得処理では、一つの命令コード(「LDIN」命令)により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、ソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the determination data acquisition process in S305 during the internal lottery process, one instruction code (the "LDIN" instruction) can perform both the data load process and the address update process. In this case, the instruction code related to address setting can be omitted on the source program, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

また、上述した内部抽籤処理中のS308及びS309の処理は、メインCPU101が、図93Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S309の設定値データ(0~5のいずれか)の加算処理は、メインCPU101が図93B中のソースコード「MUL A,6」及び「ADDQ A,(.LOW.wWAVENUM)」をこの順で実行することにより行われる。なお、「MUL」命令及び「ADDQ」命令はともに、メインCPU101専用命令コードであり、「ADDQ」命令は、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである。 Further, the processes of S308 and S309 during the internal lottery process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 93B. In the process of adding the set value data (any of 0 to 5) in S309, the main CPU 101 reads the source code "MUL A, 6" and "ADDQ A, (.LOW.wWAVENUM)" in FIG. 93B. This is done by executing in this order. Note that both the "MUL" instruction and the "ADDQ" instruction are instruction codes exclusive to the main CPU 101, and the "ADDQ" instruction is an instruction code exclusive to the main CPU 101 that specifies an address using the Q register (extension register).

ソースプログラム上において、例えば、ソースコード「MUL A,n」が実行されると、Aレジスタの格納データと、1バイトの整数nとを乗算し、その乗算結果をAレジスタに格納する。それゆえ、図93B中のソースコード「MUL A,6」では、Aレジスタの内容(格納データ)に、1バイトの整数6が乗算され、その乗算結果がAレジスタに格納される。なお、この乗算処理は、マイクロプロセッサ91に含まれる演算回路107(図9参照)により実行される。すなわち、本実施形態のパチスロ1では、ソースプログラム上における乗算処理及び除算処理を実行するための演算専用回路(演算回路107)が設けられているので、乗算処理及び除算処理の効率化を図ることができる。 For example, when the source code "MUL A,n" is executed on the source program, the data stored in the A register is multiplied by a 1-byte integer n, and the multiplication result is stored in the A register. Therefore, in the source code "MUL A,6" in FIG. 93B, the contents of the A register (stored data) are multiplied by a 1-byte integer 6, and the multiplication result is stored in the A register. Note that this multiplication process is executed by the arithmetic circuit 107 (see FIG. 9) included in the microprocessor 91. That is, in the pachi-slot machine 1 according to the present embodiment, since a circuit dedicated to arithmetic operations (arithmetic circuit 107) for executing multiplication processing and division processing on the source program is provided, it is possible to improve the efficiency of multiplication processing and division processing. Can be done.

また、ソースプログラム上において、例えば、ソースコード「ADDQ r,(k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)及び1バイトの整数k(直値:下位側アドレス値)で指定されたアドレスのメモリの内容(格納データ)に、rレジスタ(A、B、C、D、E、H又はLレジスタ)の格納データが加算され、該加算結果がrレジスタに格納される。それゆえ、図93B中のソースコード「ADDQ A,(.LOW.wWAVENUM)」が実行されると、Qレジスタの格納データ及び1バイトの整数値「.LOW.wWAVENUM」で指定されたアドレスのメモリの内容(設定値データ)にAレジスタの内容(格納データ)が加算され、該加算結果がAレジスタに格納される。 Also, in the source program, when the source code "ADDQ r, (k)" is executed, the data stored in the Q register (upper address value) and the 1-byte integer k (direct value: lower address value) ) The data stored in the r register (A, B, C, D, E, H, or L register) is added to the memory contents (stored data) at the address specified by the address, and the addition result is stored in the r register. Ru. Therefore, when the source code "ADDQ A, (.LOW.wWAVENUM)" in FIG. 93B is executed, the data stored in the Q register and the memory at the address specified by the 1-byte integer value ".LOW.wWAVENUM" are The contents of the A register (stored data) are added to the contents of the A register (setting value data), and the addition result is stored in the A register.

すなわち、図93Bに示す例では、S309の設定値の加算処理において、抽籤テーブル選択用相対値に係数「6」を乗算して、その乗算値に設定値データを加算することにより、抽籤対象役の抽籤値が格納された抽籤テーブルのアドレスを算出している。 That is, in the example shown in FIG. 93B, in the setting value addition process in S309, the lottery table selection relative value is multiplied by a coefficient "6", and the setting value data is added to the multiplied value, so that the lottery target winning combination is The address of the lottery table in which the lottery values are stored is calculated.

上述のように、本実施形態では、内部抽籤処理において、Qレジスタ(拡張レジスタ)を用いたメインCPU101専用命令コード(「ADDQ」命令)が用いられており、この命令コードを用いれば、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。それゆえ、内部抽籤処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As mentioned above, in this embodiment, an instruction code (“ADDQ” instruction) dedicated to the main CPU 101 using the Q register (extension register) is used in the internal lottery process. This allows access to the main ROM 102, main RAM 103, and memory map I/O. Therefore, instructions related to address setting can be omitted on the source program for internal lottery processing, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[図柄設定処理]
次に、図97~図100を参照して、メインフロー(図82参照)中のS205で行う図柄設定処理について説明する。
[Design setting process]
Next, the symbol setting process performed in S205 in the main flow (see FIG. 82) will be described with reference to FIGS. 97 to 100.

図97は、図柄設定処理の手順を示すフローチャートである。図98は、特賞(ボーナス)当籤番号及び小役当籤番号と、内部当籤役との対応表である。なお、図98では、「はずれ(00)」に対応する特賞当籤番号及び小役当籤番号の図示は省略している。また、図99は、図柄設定処理中のS324~S330の処理を実行するためのソースプログラムの一例を示す図であり、図100は、図柄設定処理のソースプログラム上で、実際に参照される当り要求フラグテーブル(フラグデータテーブル、当籤フラグテーブルデータ)の構成の一例を示す図である。 FIG. 97 is a flowchart showing the procedure of symbol setting processing. FIG. 98 is a correspondence table between special prize (bonus) winning numbers, small winning winning numbers, and internal winning winning combinations. In addition, in FIG. 98, illustration of the special prize winning number and the small prize winning number corresponding to "loss (00)" is omitted. Further, FIG. 99 is a diagram showing an example of a source program for executing the processing of S324 to S330 during the symbol setting process, and FIG. It is a diagram showing an example of the configuration of a request flag table (flag data table, winning flag table data).

まず、メインCPU101は、内部抽籤処理で取得された当り要求フラグステータスに基づいて、特賞当籤番号及び小役当籤番号を抽出し、該抽出された特賞当籤番号及び小役当籤番号をメインRAM103内の当籤番号格納領域(不図示)に保存する(S321)。 First, the main CPU 101 extracts the special prize winning number and the minor winning number based on the winning request flag status acquired in the internal lottery process, and stores the extracted special prize winning number and minor winning winning number in the main RAM 103. The winning number is saved in a winning number storage area (not shown) (S321).

本実施形態では、図98に示すように、特賞(ボーナス)当籤番号「1」及び「2」には、それぞれ、内部当籤役「F_BB1」及び「F_BB2」が対応付けられている。また、小役当籤番号「1」~「36」には、それぞれ、内部当籤役「F_チリリプ」~「F_RB役4」が対応付けられている。そして、図94で説明したように、当り要求フラグステータスの値は、特賞当籤番号に特賞番号(本実施形態では「37(16進数では25H)」)を乗算した値に、小役当籤番号を加算した値である。それゆえ、S321の処理において、当り要求フラグステータスの値から特賞当籤番号及び小役当籤番号を抽出するため、本実施形態では、メインCPU101は、当り要求フラグステータスの値を特賞番号(「37」)で除算する。その結果、除算処理により生成された、商の値が特賞当籤番号(10進数で0~2のいずれか)となり、余りの値が小役当籤番号(10進数で0~36のいずれか)となる。 In this embodiment, as shown in FIG. 98, special prize (bonus) winning numbers "1" and "2" are associated with internal winning combinations "F_BB1" and "F_BB2", respectively. Further, the small winning numbers "1" to "36" are associated with internal winning combinations "F_Chirilip" to "F_RB winning combination 4", respectively. As explained in FIG. 94, the value of the win request flag status is the value obtained by multiplying the special prize winning number by the special prize number (in this embodiment, "37 (25H in hexadecimal)"), plus the small winning winning number. This is the added value. Therefore, in the process of S321, in order to extract the special prize winning number and the minor winning number from the value of the winning request flag status, in this embodiment, the main CPU 101 extracts the value of the winning request flag status from the special prize number ("37"). ). As a result, the quotient value generated by the division process becomes the special prize winning number (any one from 0 to 2 in decimal), and the remainder value becomes the small prize winning number (any one from 0 to 36 in decimal). Become.

次いで、メインCPU101は、抽出された小役当籤番号に基づいて、小役が当籤したか否かを判別する(S322)。この処理において、小役当籤番号が1~36のいずれかである場合には、メインCPU101は、小役が当籤したと判定し、小役当籤番号が0である場合には、メインCPU101は、小役が当籤しなかったと判定する。 Next, the main CPU 101 determines whether or not a small winning combination has been won based on the extracted small winning winning number (S322). In this process, if the small winning number is one of 1 to 36, the main CPU 101 determines that the small winning number has been won, and if the small winning number is 0, the main CPU 101 determines that the small winning number is 0. It is determined that the small role has not been won.

S322において、メインCPU101が、小役が当籤していないと判別したとき(S322がNO判定の場合)、メインCPU101は、後述のS331の処理を行う。一方、S322において、メインCPU101が、小役が当籤したと判別したとき(S322がYES判定の場合)、メインCPU101は、小役当籤番号を減算結果の初期値としてセットする(S323)。 In S322, when the main CPU 101 determines that the small winning combination has not been won (NO determination in S322), the main CPU 101 performs processing in S331, which will be described later. On the other hand, in S322, when the main CPU 101 determines that the small winning combination has been won (YES in S322), the main CPU 101 sets the small winning winning number as the initial value of the subtraction result (S323).

次いで、メインCPU101は、当り要求フラグテーブル(図100参照)をセットする(S324)。次いで、メインCPU101は、減算結果を1減算し、該減算結果を更新する(S325)。次いで、メインCPU101は、減算結果が「0」未満であるか否かを判別する(S326)。 Next, the main CPU 101 sets the winning request flag table (see FIG. 100) (S324). Next, the main CPU 101 subtracts 1 from the subtraction result and updates the subtraction result (S325). Next, the main CPU 101 determines whether the subtraction result is less than "0" (S326).

S326において、メインCPU101が、減算結果が「0」未満でないと判別したとき(S326がNO判定の場合)、メインCPU101は、ビット数算出処理を行う(S327)。なお、S327のビット数算出処理では、当り要求フラグテーブルに規定されている、小役当籤番号に対応する当り要求フラグデータの格納領域のブロック数を取得する。 In S326, when the main CPU 101 determines that the subtraction result is not less than "0" (NO in S326), the main CPU 101 performs bit number calculation processing (S327). In addition, in the bit number calculation process of S327, the number of blocks of the storage area of the win request flag data corresponding to the small winning combination winning number, which is defined in the win request flag table, is acquired.

なお、本実施形態では、当り要求フラグ格納領域(内部当籤役格納領域)において、当り要求格納領域0~7のブロックと、当り要求格納領域8~11のブロックとが設けられている。それゆえ、S327のビット数算出処理で取得される当り要求フラグデータの格納領域のブロック数の最大値は「2」となる。例えば、内部当籤役が「F_確チリリプ」である場合には、当り要求フラグテーブル(図100参照)に示すように、当り要求格納領域0~7のブロックに含まれる格納領域7と、当り要求格納領域8~11のブロックに含まれる格納領域9にそれぞれ当り要求フラグデータが規定されているので、S327のビット数算出処理で取得される当り要求フラグデータの格納領域のブロック数は「2」となる。 In this embodiment, in the win request flag storage area (internal winning combination storage area), blocks of win request storage areas 0 to 7 and blocks of win request storage areas 8 to 11 are provided. Therefore, the maximum value of the number of blocks in the storage area of the hit request flag data obtained in the bit number calculation process of S327 is "2". For example, if the internal winning combination is "F_KakuchiriRip", as shown in the win request flag table (see FIG. 100), the storage area 7 included in the blocks of win request storage areas 0 to 7 and the win request Since the hit request flag data is defined in each storage area 9 included in the blocks of storage areas 8 to 11, the number of blocks in the storage area of the hit request flag data obtained in the bit number calculation process in S327 is "2". becomes.

次いで、メインCPU101は、ビット数算出処理を行う(S328)。なお、S328のビット数算出処理では、当り要求フラグテーブル(図100参照)において規定されるブロック単位の当り要求フラグデータのバイト数を算出する。例えば、内部当籤役が「F_確チリリプ」である場合には、当り要求フラグテーブル(図100参照)に示すように格納領域7及び格納領域9ではともに1バイトの当り要求フラグデータが格納されるので、S328のビット数算出処理で取得されるブロック単位の当り要求フラグデータのバイト数は1バイトとなる。なお、図100に記載のテーブルにおいて、格納領域7に格納される当り要求フラグデータには「10000000B |01000000B」と記載されているが、これは、格納領域7に格納される当り要求フラグデータが「10000000B」又は(「|」は論理和の記号)「01000000B」であることを意味する。 Next, the main CPU 101 performs bit number calculation processing (S328). In addition, in the bit number calculation process of S328, the number of bytes of the win request flag data for each block specified in the win request flag table (see FIG. 100) is calculated. For example, when the internal winning combination is "F_KachichiriRip", 1 byte of win request flag data is stored in both storage areas 7 and 9, as shown in the win request flag table (see FIG. 100). Therefore, the number of bytes of the block-based hit request flag data obtained in the bit number calculation process of S328 is 1 byte. Note that in the table shown in FIG. 100, the hit request flag data stored in the storage area 7 is described as "10000000B | 01000000B," which means that the hit request flag data stored in the storage area 7 is It means "10000000B" or "01000000B" ("|" is the symbol for logical sum).

なお、上述したS325~S328の処理は、小役当籤番号の回数だけ繰り返される。例えば、内部当籤役が「F_確チリリプ」(小役当籤番号が「2」)である場合には、上述したS325~S328の処理は、2回繰り返される。また、S325~S328の処理が複数回繰り返される場合には、S327及びS328のビット数算出処理でそれぞれ取得されるブロック数及びブロック単位の当り要求フラグデータのバイト数は、別の格納領域に保存される。また、上述したS325~S328の処理により得られたブロック数及びブロック単位の当り要求フラグデータのバイト数は、当り要求フラグデータの格納先を指定する情報(オンビット情報)となる。 Note that the above-described processing of S325 to S328 is repeated as many times as the small winning winning number. For example, when the internal winning combination is "F_KakuchichiriRip" (minor winning number is "2"), the above-described processes of S325 to S328 are repeated twice. In addition, when the processing of S325 to S328 is repeated multiple times, the number of blocks and the number of bytes of the hit request flag data for each block obtained in the bit number calculation processing of S327 and S328 are saved in a separate storage area. be done. Further, the number of blocks and the number of bytes of the hit request flag data in units of blocks obtained by the processing of S325 to S328 described above become information (on-bit information) that specifies the storage location of the hit request flag data.

ここで再度、S326の処理に戻って、S326において、メインCPU101が、減算結果が「0」未満であると判別したとき(S326がYES判定の場合)、メインCPU101は、当り要求フラグ格納領域(内部当籤役格納領域)のセット処理を行う(S329)。この際、メインCPU101は、上述したS325~S328の処理により得られたブロック数及びブロック単位の当り要求フラグデータのバイト数(オンビット情報)に基づいて、チェック(更新)対象となる当り要求フラグ格納領域のみをセットする。具体的には、チェック(更新)対象となる当り要求フラグ格納領域のアドレスをDEレジスタに格納する(図99参照)。 Here, returning to the process of S326 again, when the main CPU 101 determines in S326 that the subtraction result is less than "0" (in the case of YES determination in S326), the main CPU 101 stores the hit request flag storage area ( The internal winning combination storage area) is set (S329). At this time, the main CPU 101 determines the winning request flag to be checked (updated) based on the number of blocks obtained through the processing of S325 to S328 described above and the number of bytes of the winning request flag data in block units (on-bit information). Set only the storage area. Specifically, the address of the hit request flag storage area to be checked (updated) is stored in the DE register (see FIG. 99).

次いで、メインCPU101は、圧縮データ格納処理を行う(S330)。この処理では、メインCPU101は、主に、当り要求フラグデータをチェック(更新)対象となる当り要求フラグ格納領域内の所定の格納領域に転送(展開)する処理を行う。圧縮データ格納処理の詳細については、後述の図101を参照しながら後で説明する。 Next, the main CPU 101 performs compressed data storage processing (S330). In this process, the main CPU 101 mainly performs a process of transferring (expanding) the winning request flag data to a predetermined storage area within the winning request flag storage area to be checked (updated). Details of the compressed data storage process will be described later with reference to FIG. 101, which will be described later.

S330の処理後又はS322がNO判定の場合、メインCPU101は、持越役格納領域(図31参照)を参照して、持越役があるか否かを判別する(S331)。S331において、メインCPU101が、持越役があると判別したとき(S331がYES判定の場合)、メインCPU101は、後述のS334の処理を行う。 After the process of S330 or when the determination is NO in S322, the main CPU 101 refers to the carryover combination storage area (see FIG. 31) and determines whether or not there is a carryover combination (S331). In S331, when the main CPU 101 determines that there is a carryover combination (YES determination in S331), the main CPU 101 performs the process of S334, which will be described later.

一方、S331において、メインCPU101が、持越役がないと判別したとき(S331がNO判定の場合)、メインCPU101は、S321の処理で抽出された特賞当籤番号に基づいて、ボーナス役(BB1又はBB2)が当籤したか否かを判別する(S332)。 On the other hand, in S331, when the main CPU 101 determines that there is no carryover combination (if NO in S331), the main CPU 101 determines that there is no carryover combination (BB1 or BB2) based on the special prize winning number extracted in the process of S321. ) is a winner (S332).

S332において、メインCPU101が、ボーナス役が当籤していないと判別したとき(S332がNO判定の場合)、メインCPU101は、図柄判定処理を終了し、処理をメインフロー(図82参照)のS206に移す。 In S332, when the main CPU 101 determines that the bonus combination has not been won (NO determination in S332), the main CPU 101 ends the symbol determination process and returns the process to S206 of the main flow (see FIG. 82). Move.

一方、S332において、メインCPU101が、ボーナス役が当籤したと判別したとき(S332がYES判定の場合)、メインCPU101は、当籤した特賞当籤番号を持越役格納領域に格納する(S333)。 On the other hand, in S332, when the main CPU 101 determines that the bonus combination has been won (YES in S332), the main CPU 101 stores the won special prize winning number in the carryover combination storage area (S333).

S333の処理後又はS331がNO判定の場合、メインCPU101は、特賞当籤番号を当籤番号格納領域(不図示)にセットし、当り要求フラグ格納領域に当り要求フラグデータをセットし、RT状態をRT5状態にセットし、RT遊技数(RT1状態の消化ゲーム数)をクリア(「0」)する(S334)。そして、S334の処理後、メインCPU101は、図柄設定処理を終了し、処理をメインフロー(図82参照)のS206に移す。 After the processing in S333 or when the determination in S331 is NO, the main CPU 101 sets the special prize winning number in the winning number storage area (not shown), sets the winning request flag data in the winning request flag storage area, and changes the RT state to RT5. state, and the number of RT games (the number of games played in the RT1 state) is cleared (to "0") (S334). After the process of S334, the main CPU 101 ends the symbol setting process and moves the process to S206 of the main flow (see FIG. 82).

本実施形態では、上述のようにして図柄設定処理が行われる。上述した図柄設定処理中のS324~S330の処理(入賞に係るデータの圧縮・展開処理)は、メインCPU101が、図99のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S330の圧縮データ格納処理は、メインCPU101が図99中のソースコード「CALLF SB_BTEP_00」を実行することにより行われる。 In this embodiment, the symbol setting process is performed as described above. The processing of S324 to S330 during the above-mentioned symbol setting processing (compression/expansion processing of data related to winnings) is performed by the main CPU 101 sequentially executing each source code specified in the source program of FIG. 99. . Among them, the compressed data storage process in S330 is performed by the main CPU 101 executing the source code "CALLF SB_BTEP_00" in FIG.

「CALLF」命令は、上述のようにメインCPU101専用の2バイト命令コードであり、図99中のソースコード「CALLF SB_BTEP_00」が実行されると、「SB_BTEP_00」で指定されているアドレスに、処理をジャンプさせ、圧縮データ格納処理が開始される。なお、S330の圧縮データ格納処理では、上述のように、当り要求フラグテーブルに格納された当り要求フラグデータ(圧縮データ)が、対応する当り要求フラグ格納領域に展開(コピー)される。 As mentioned above, the "CALLF" instruction is a 2-byte instruction code dedicated to the main CPU 101, and when the source code "CALLF SB_BTEP_00" in FIG. 99 is executed, the process is sent to the address specified by "SB_BTEP_00". A jump is made, and compressed data storage processing is started. In addition, in the compressed data storage process of S330, as described above, the winning request flag data (compressed data) stored in the winning request flag table is expanded (copied) to the corresponding winning request flag storage area.

また、上述した図柄設定処理中のS329の当り要求フラグ格納領域のアドレスのセット処理は、メインCPU101が図99中のソースコード「LDQ DE,.LOW.wWAVEBIT」を実行することにより行われる。すなわち、図柄設定処理中のS329の処理は、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用の「LDQ」命令により行われる。この場合、図柄設定処理のソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、図柄設定処理のソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Further, the process of setting the address of the hit request flag storage area in S329 during the symbol setting process described above is performed by the main CPU 101 executing the source code "LDQ DE,.LOW.wWAVEBIT" in FIG. That is, the process of S329 during the symbol setting process is performed by an "LDQ" instruction dedicated to the main CPU 101 that specifies an address using the Q register (extension register). In this case, the instruction code related to address setting can be omitted on the source program for the symbol setting process, and the capacity of the source program for the symbol setting process (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

さらに、本実施形態では、上述した図柄設定処理中のS324~S330で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中で上述したメインCPU101専用命令コードを用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインRAM103の容量を有効活用することができる。 Furthermore, in this embodiment, data related to winnings is compressed and expanded in the processing steps described in S324 to S330 during the symbol setting process described above, and the instruction code dedicated to the main CPU 101 described above is used in the process. By using this, it is possible to improve the efficiency of compression/decompression processing of data related to winnings, and it is also possible to effectively utilize the limited capacity of the main RAM 103.

[圧縮データ格納処理]
次に、図101を参照して、例えば、図柄判定処理(図97参照)中のS330で行う圧縮データ処理について説明する。図101は、圧縮データ格納処理の手順を示すフローチャートである。
[Compressed data storage processing]
Next, with reference to FIG. 101, the compressed data processing performed, for example, in S330 during the symbol determination process (see FIG. 97) will be described. FIG. 101 is a flowchart showing the procedure of compressed data storage processing.

なお、図101に示す圧縮データ格納処理は、図柄判定処理(図97参照)中のS330だけでなく、後述の図柄コード取得処理(後述の図128参照)中のS649においても実行される。図柄判定処理(図97参照)中のS330で実行される圧縮データ格納処理では、処理対象となるフラグデータは当り要求フラグデータ(当籤役に係るフラグデータ)となるが、後述の図柄コード取得処理(後述の図128参照)中のS649で実行される圧縮データ格納処理では、処理対象となるフラグデータは入賞作動フラグデータ(入賞役に係るフラグデータ)である。そして、処理対象となるフラグデータの種別が異なること以外は、両者の処理は同じ処理になる。 The compressed data storage process shown in FIG. 101 is executed not only at S330 during the symbol determination process (see FIG. 97) but also at S649 during the symbol code acquisition process (see FIG. 128, described below). In the compressed data storage process executed in S330 during the symbol determination process (see FIG. 97), the flag data to be processed is the hit request flag data (flag data related to the winning combination), but the symbol code acquisition process described below In the compressed data storage process executed in S649 (see FIG. 128, which will be described later), the flag data to be processed is the winning activation flag data (flag data related to the winning combination). The two processes are the same except that the types of flag data to be processed are different.

それゆえ、図101のフローチャートでは、処理対象とするフラグデータを「処理対象フラグデータ」と記し、処理対象となるフラグテーブルを「処理対象フラグテーブル」と記す。また、この記載に合わせて、以下の圧縮データ格納処理の説明においても、当り要求フラグデータ又は入賞作動フラグデータを「処理対象フラグデータ」と称し、当り要求フラグテーブル(図100参照)又は後述の図柄対応入賞作動テーブル(例えば、後述の図130A等参照)を「処理対象フラグテーブル」と称す。 Therefore, in the flowchart of FIG. 101, the flag data to be processed is referred to as "flag data to be processed" and the flag table to be processed is referred to as "flag table to be processed". Also, in line with this description, in the explanation of the compressed data storage process below, the winning request flag data or winning activation flag data will be referred to as "processing target flag data", and the winning request flag table (see Figure 100) or the winning activation flag data will be referred to as "processing target flag data". The symbol-based winning operation table (for example, see FIG. 130A described later) is referred to as a "processing target flag table".

まず、メインCPU101は、格納先チェックビットをセットする(S341)。この処理では、格納先チェックビットはAレジスタ以外のレジスタに格納される。 First, the main CPU 101 sets a storage destination check bit (S341). In this process, the storage destination check bit is stored in a register other than the A register.

格納先チェックビットは、処理対象フラグデータの格納先(転送先)となるブロックを指定するための1バイトのデータである。本実施形態では、当り要求フラグ格納領域及び入賞作動フラグ格納領域はともに、2つのブロック(格納領域0~7のブロック及び格納領域8~11のブロック)で構成される。そして、例えば、内部当籤役「F_確チリリプ」が決定された場合には、図100の当り要求フラグテーブルに示すように格納領域7及び格納領域9のそれぞれに当り要求フラグデータが格納されるので(格納先のブロック数が「2」になるので)、S341の処理では、格納先チェックビットとして、「00000011B」がセットされる。なお、この1バイトのデータのビット0の値(1/0)が格納領域0~7のブロック内の格納先の有無に対応し、ビット1の値(1/0)が格納領域8~11のブロック内の格納先の有無に対応する。 The storage destination check bit is 1-byte data for specifying a block as a storage destination (transfer destination) of flag data to be processed. In this embodiment, both the winning request flag storage area and the winning activation flag storage area are composed of two blocks (blocks of storage areas 0 to 7 and blocks of storage areas 8 to 11). For example, when the internal winning combination "F_KokuchiriRip" is determined, the win request flag data is stored in each of the storage area 7 and the storage area 9 as shown in the win request flag table of FIG. 100. (Since the number of blocks in the storage destination is "2"), in the process of S341, "00000011B" is set as the storage destination check bit. Note that the value of bit 0 (1/0) of this 1-byte data corresponds to the presence or absence of a storage destination in the block of storage areas 0 to 7, and the value of bit 1 (1/0) corresponds to the presence or absence of a storage destination in the block of storage areas 8 to 11. Corresponds to the presence or absence of a storage destination within the block.

次いで、メインCPU101は、バイト単位の転送カウンタの値を「8」にセットする(S342)。本実施形態では、各ブロックのバイト数が「8」であるので、転送カウンタの初期値には「8」がセットされる。 Next, the main CPU 101 sets the value of the byte-based transfer counter to "8" (S342). In this embodiment, since the number of bytes in each block is "8", "8" is set as the initial value of the transfer counter.

次いで、格納先チェックビットから転送指示ビットの値を抽出する(S343)。なお、転送指示ビットは、格納先チェックビット内のビット0のデータに対応し、S343の処理では、1バイトのレジスタに格納されている格納先チェックビットを1回(1ビット分)右シフトすることにより、転送指示ビットが抽出される。具体的には、格納先チェックビットが格納された1バイトのレジスタ(Aレジスタ以外のレジスタ)を1回右シフトすると、ビット7~ビット1に格納されているデータがそれぞれビット6~ビット0に移動するとともに、シフト前のビット0のデータが出力される。そして、このシフト処理により出力されたデータが転送指示ビットの値となる。 Next, the value of the transfer instruction bit is extracted from the storage destination check bit (S343). Note that the transfer instruction bit corresponds to bit 0 data in the storage destination check bit, and in the process of S343, the storage destination check bit stored in the 1-byte register is shifted to the right once (by 1 bit). As a result, the transfer instruction bit is extracted. Specifically, when a 1-byte register (a register other than the A register) in which the storage destination check bit is stored is shifted to the right once, the data stored in bits 7 to 1 is shifted to bits 6 to 0, respectively. As it moves, the data of bit 0 before shifting is output. The data output by this shift processing becomes the value of the transfer instruction bit.

次いで、メインCPU101は、抽出された転送指示ビットの値に基づいて、転送指示があるか否かを判別する(S344)。この処理では、メインCPU101は、抽出された転送指示ビットの値が「1」である場合に転送指示があると判定する。例えば、格納先チェックビットとして、「00000011B」がセットされた場合、1回目(格納領域の1ブロック目に対応)及び2回目(格納領域の2ブロック目に対応)のS344の判定処理では、転送指示ありの判定となるが、3回目以降のS344の判定処理では、転送指示なしの判定となる。 Next, the main CPU 101 determines whether there is a transfer instruction based on the value of the extracted transfer instruction bit (S344). In this process, the main CPU 101 determines that there is a transfer instruction when the value of the extracted transfer instruction bit is "1". For example, if "00000011B" is set as the storage destination check bit, in the first (corresponding to the first block of the storage area) and second (corresponding to the second block of the storage area) determination processing in S344, the transfer Although it is determined that there is an instruction, in the third and subsequent determination processing of S344, it is determined that there is no transfer instruction.

S344において、メインCPU101が、転送指示がないと判別したとき(S344がNO判定の場合)、メインCPU101は、後述のS354の処理を行う。 In S344, when the main CPU 101 determines that there is no transfer instruction (NO determination in S344), the main CPU 101 performs processing in S354, which will be described later.

一方、S344において、メインCPU101が、転送指示があると判別したとき(S344がYES判定の場合)、メインCPU101は、処理対象フラグテーブルからバイト単位格納先指定情報を取得する(S345)。この処理では、バイト単位格納先指定情報として、処理対象フラグテーブル内の処理対象役(当籤役又は入賞役)のフラグデータが格納された領域の先頭アドレスに格納されている、転送先を示す1バイトのデータが取得される。例えば、内部当籤役が「F_確チリリプ」である場合には、図100に示す当り要求フラグテーブル内の「F_確チリリプ」のフラグデータが格納された領域の先頭アドレスに格納されている、格納領域7を転送先として指定する1バイトデータ「10000000B」がバイト単位格納先指定情報として取得される。 On the other hand, when the main CPU 101 determines in S344 that there is a transfer instruction (YES in S344), the main CPU 101 acquires byte unit storage destination designation information from the processing target flag table (S345). In this process, as byte unit storage destination specification information, 1 indicating the transfer destination is stored in the start address of the area where flag data of the processing target combination (winning combination or winning combination) in the processing target flag table is stored. Bytes of data are retrieved. For example, if the internal winning combination is "F_Probable Chirip", the flag data of "F_Probable Chirip" in the winning request flag table shown in FIG. One-byte data "10000000B" specifying area 7 as the transfer destination is acquired as byte unit storage destination specification information.

次いで、メインCPU101は、処理対象フラグテーブル内で参照するアドレスの更新処理(アドレスを1加算する処理)を行う(S346)。また、この処理では、メインCPU101は、処理対象フラグデータの格納(転送)先となるブロックの先頭格納領域を指定するアドレスを初期アドレスとしてセットする。例えば、1ブロック目の処理では、S346の処理において、初期アドレスとして格納領域0のアドレスがセットされ、2ブロック目の処理では、S346の処理において、初期アドレスとして格納領域8のアドレスがセットされる。 Next, the main CPU 101 performs a process of updating the address referenced in the processing target flag table (a process of adding 1 to the address) (S346). In addition, in this process, the main CPU 101 sets as an initial address an address that specifies the first storage area of the block where the flag data to be processed is stored (transferred). For example, in the process of the first block, the address of storage area 0 is set as the initial address in the process of S346, and in the process of the second block, the address of storage area 8 is set as the initial address in the process of S346. .

次いで、メインCPU101は、バイト単位格納先指定情報から転送指示ビットの値を抽出する(S347)。なお、ここでいう転送指示ビットは、バイト単位格納先指定情報のビット0に対応し、S347の処理では、1バイトのレジスタに格納されているバイト単位格納先指定情報を1回右シフトすることにより、転送指示ビットの値を抽出する(ビット0のデータを出力する)。 Next, the main CPU 101 extracts the value of the transfer instruction bit from the byte unit storage destination designation information (S347). Note that the transfer instruction bit here corresponds to bit 0 of the byte unit storage destination specification information, and in the process of S347, the byte unit storage destination specification information stored in the 1-byte register is shifted once to the right. The value of the transfer instruction bit is extracted (data of bit 0 is output).

次いで、メインCPU101は、S347の処理で抽出された転送指示ビットの値に基づいて、転送指示があるか否かを判別する(S348)。この処理では、メインCPU101は、抽出された転送指示ビットの値が「1」である場合、転送指示があると判定する。例えば、バイト単位格納先指定情報として、「00000010B」がセットされた場合、2回目(1ブロック目の格納領域1又は2ブロック目の格納領域9)のS347の処理でビット1のデータ「1」が転送指示ビットの値として出力され転送指示ありの判定となるが、1回目及び3~8回目のS347の処理では、転送指示なしの判定となる。 Next, the main CPU 101 determines whether there is a transfer instruction based on the value of the transfer instruction bit extracted in the process of S347 (S348). In this process, the main CPU 101 determines that there is a transfer instruction when the value of the extracted transfer instruction bit is "1". For example, when "00000010B" is set as the byte unit storage destination specification information, the data of bit 1 is set to "1" in the process of S347 for the second time (storage area 1 of the first block or storage area 9 of the second block). is output as the value of the transfer instruction bit, and it is determined that there is a transfer instruction, but in the first and third to eighth processes of S347, it is determined that there is no transfer instruction.

S348において、メインCPU101が、転送指示がないと判別したとき(S348がNO判定の場合)、メインCPU101は、後述のS351の処理を行う。 In S348, when the main CPU 101 determines that there is no transfer instruction (NO in S348), the main CPU 101 performs processing in S351, which will be described later.

一方、S348において、メインCPU101が、転送指示があると判別したとき(S348がYES判定の場合)、メインCPU101は、現在セットされている処理対象フラグテーブル内のアドレスに格納されている処理対象フラグデータ(当り要求フラグデータ又は入賞作動フラグデータ)を、指定された格納領域に転送(コピー)する(S349)。 On the other hand, when the main CPU 101 determines in S348 that there is a transfer instruction (YES in S348), the main CPU 101 transfers the processing target flag stored at the address in the currently set processing target flag table. The data (winning request flag data or winning activation flag data) is transferred (copied) to the designated storage area (S349).

例えば、内部当籤役が「F_確チリリプ」であり、現在の処理が1ブロック目の格納領域(格納領域0~7)に対して行われている場合には、バイト単位格納先指定情報が「10000000B」(格納領域7を格納先として指定するデータ)となるので、8回目のS347の処理で転送指示があると判定され、その後のS349の処理で、当り要求フラグデータ「10000000B」、「01000000B」、「00100000B」及び「00010000B」のいずれかが、当り要求フラグ格納領域の格納領域7に転送(コピー)される。 For example, if the internal winning combination is "F_KokuchiriRip" and the current processing is being performed on the storage area of the first block (storage areas 0 to 7), the byte unit storage destination specification information is " 10000000B" (data that specifies storage area 7 as the storage destination), it is determined that there is a transfer instruction in the eighth process of S347, and in the subsequent process of S349, the hit request flag data "10000000B" and "01000000B ”, “00100000B” and “00010000B” are transferred (copied) to the storage area 7 of the hit request flag storage area.

次いで、メインCPU101は、処理対象フラグテーブル内で参照するアドレスの更新処理(アドレスを1加算する処理)を行う(S350)。 Next, the main CPU 101 performs a process of updating the address referenced in the processing target flag table (a process of adding 1 to the address) (S350).

S350の処理後又はS348がNO判定の場合、メインCPU101は、処理対象フラグデータの格納先となる格納領域を指定するアドレスの更新処理(アドレスを1加算する処理)を行う(S351)。次いで、メインCPU101は、転送カウンタの値を1減算する(S352)。 After the processing in S350 or when the determination is NO in S348, the main CPU 101 performs processing for updating the address (processing for adding 1 to the address) that specifies the storage area where the flag data to be processed is stored (S351). Next, the main CPU 101 subtracts 1 from the value of the transfer counter (S352).

次いで、メインCPU101は、転送カウンタの値が「0」であるか否かを判別する(S353)。S353において、メインCPU101が、転送カウンタの値が「0」でないと判別したとき(S353がNO判定の場合)、メインCPU101は、処理をS347の処理に戻し、S347以降の処理を繰り返す。 Next, the main CPU 101 determines whether the value of the transfer counter is "0" (S353). In S353, when the main CPU 101 determines that the value of the transfer counter is not "0" (NO in S353), the main CPU 101 returns the process to S347 and repeats the process from S347 onwards.

一方、S353において、メインCPU101が、転送カウンタの値が「0」であると判別したとき(S353がYES判定の場合)、メインCPU101は、現在の格納先チェックビットに転送指示対象が残っているか否かを判別する(S354)。この処理では、メインCPU101は、現処理時点において、格納先チェックビット内に「1」が格納されているビットが残っているか否かを判別する。そして、メインCPU101は、格納先チェックビット内に「1」が格納されているビットが残っている場合、すなわち、処理対象となるブロックが存在する場合には、現在の格納先チェックビットに転送指示対象が残っていると判定する。 On the other hand, when the main CPU 101 determines in S353 that the value of the transfer counter is "0" (YES in S353), the main CPU 101 determines whether the transfer instruction target remains in the current storage destination check bit. It is determined whether or not (S354). In this process, the main CPU 101 determines whether or not there remains a bit in which "1" is stored in the storage destination check bits at the current processing time. Then, if a bit storing "1" remains in the storage destination check bits, that is, if there is a block to be processed, the main CPU 101 instructs the current storage destination check bit to transfer. It is determined that the target remains.

S354において、メインCPU101が、現在の格納先チェックビットに転送指示対象が残っていると判別したとき(S354がYES判定の場合)、メインCPU101は、処理をS342の処理に戻し、S342以降の処理を繰り返す。一方、S354において、メインCPU101が、現在の格納先チェックビットに転送指示対象が残っていないと判別したとき(S354がNO判定の場合)、メインCPU101は、圧縮データ格納処理を終了し、処理を例えば図柄判定処理(図97参照)中のS331に移す。 In S354, when the main CPU 101 determines that the transfer instruction target remains in the current storage destination check bit (YES in S354), the main CPU 101 returns the process to the process in S342, and executes the process from S342 onwards. repeat. On the other hand, when the main CPU 101 determines in S354 that there is no transfer instruction target remaining in the current storage destination check bit (if NO in S354), the main CPU 101 ends the compressed data storage process and continues the process. For example, the process moves to S331 in the symbol determination process (see FIG. 97).

[第2インターフェースボード制御処理(規定外)]
次に、図102を参照して、メインフロー(図82参照)中のS207で行う第2インターフェースボード制御処理について説明する。図102は、第2インターフェースボード制御処理の手順を示すフローチャートである。なお、この処理は、メインRAM103内の規定外作業領域(図12C参照)で行われる。また、この第2インターフェースボード制御処理で用いられるプログラムはメインROM102内の規定外エリアに格納されている(図12B参照)。
[Second interface board control processing (not specified)]
Next, with reference to FIG. 102, the second interface board control process performed in S207 in the main flow (see FIG. 82) will be described. FIG. 102 is a flowchart showing the procedure of the second interface board control process. Note that this process is performed in a non-standard work area (see FIG. 12C) in the main RAM 103. Further, the program used in this second interface board control process is stored in a non-standard area in the main ROM 102 (see FIG. 12B).

まず、メインCPU101は、スタックポインタ(SP)にセットされているメインRAM103内のスタックエリアのアドレスデータを退避させる(S361)。次いで、メインCPU101は、メインRAM103内の規定外スタックエリアのアドレスデータをスタックポインタ(SP)にセットする(S362)。 First, the main CPU 101 saves the address data of the stack area in the main RAM 103 set in the stack pointer (SP) (S361). Next, the main CPU 101 sets address data of the non-standard stack area in the main RAM 103 in the stack pointer (SP) (S362).

次いで、メインCPU101は、ナビデータを取得する(S363)。次いで、メインCPU101は、ナビ変換テーブルをメインRAM103内の規定外作業領域にセットする(S364)。 Next, the main CPU 101 acquires navigation data (S363). Next, the main CPU 101 sets the navigation conversion table in the non-standard work area in the main RAM 103 (S364).

次いで、メインCPU101は、ナビ変換テーブルを参照して第2インターフェース用押し順番号を取得する(S365)。次いで、メインCPU101は、取得した第2インターフェース用押し順番号を、規定外作業領域に設けられた規定外押し順番号格納領域(不図示)に格納する(S366)。次いで、メインCPU101は、規定外作業領域に設けられた押下位置テーブル選択カウンタの値に「0」をセットする(S367)。 Next, the main CPU 101 refers to the navigation conversion table and obtains the second interface push order number (S365). Next, the main CPU 101 stores the obtained second interface press order number in a specified external press order number storage area (not shown) provided in the non-standard work area (S366). Next, the main CPU 101 sets the value of the pressed position table selection counter provided in the non-standard work area to "0" (S367).

次いで、メインCPU101は、取得したナビデータが押し順ナビ(押し順小役用のナビデータ)であるか否かを判別する(S368)。S368において、メインCPU101が、取得したナビデータが押し順ナビであると判別したとき(S368がYES判定の場合)、メインCPU101は、後述のS372の処理を行う。 Next, the main CPU 101 determines whether the acquired navigation data is push order navigation (navigation data for push order minor combinations) (S368). In S368, when the main CPU 101 determines that the acquired navigation data is push-order navigation (YES in S368), the main CPU 101 performs processing in S372, which will be described later.

一方、S368において、メインCPU101が、取得したナビデータが押し順ナビでないと判別したとき(S368がNO判定の場合)、メインCPU101は、取得したナビデータがBB1停止操作用のナビデータ(10)であるか否かを判別する(S369)。 On the other hand, in S368, when the main CPU 101 determines that the acquired navigation data is not the push-order navigation (NO determination in S368), the main CPU 101 determines that the acquired navigation data is the navigation data for BB1 stop operation (10). It is determined whether or not (S369).

S369において、メインCPU101が、取得したナビデータがBB1停止操作用のナビデータであると判別したとき(S369がYES判定の場合)、メインCPU101は、後述のS371の処理を行う。一方、S369において、メインCPU101が、取得したナビデータがBB1停止操作用のナビデータでないと判別したとき(S369がNO判定の場合)、メインCPU101は、押下位置テーブル選択カウンタの値に「1」を加算する(S370)。S370において、押下位置テーブル選択カウンタの値に「1」を加算する処理は、押下位置テーブル(不図示)からBB2の押下位置を取得するために行われる処理である。 In S369, when the main CPU 101 determines that the acquired navigation data is the navigation data for the BB1 stop operation (YES in S369), the main CPU 101 performs the process of S371, which will be described later. On the other hand, in S369, when the main CPU 101 determines that the acquired navigation data is not the navigation data for the BB1 stop operation (NO in S369), the main CPU 101 sets the value of the pressed position table selection counter to "1". is added (S370). In S370, the process of adding "1" to the value of the pressed position table selection counter is a process performed to obtain the pressed position of BB2 from the pressed position table (not shown).

S370の処理後又はS369がYES判定の場合、メインCPU101は、押下位置テーブル選択カウンタの値に「1」を加算する(S371)。S371において、押下位置テーブル選択カウンタの値に「1」を加算する処理は、押下位置テーブル(不図示)からBB1又はBB2の押下位置を取得するために行われる処理である。 After the processing in S370 or when the determination in S369 is YES, the main CPU 101 adds "1" to the value of the pressed position table selection counter (S371). In S371, the process of adding "1" to the value of the pressed position table selection counter is a process performed to obtain the pressed position of BB1 or BB2 from the pressed position table (not shown).

S371の処理後又はS368がYES判定の場合、メインCPU101は、押下位置テーブル選択カウンタの値に基づいて、押下位置テーブル(不図示)を選択する(S372)。次いで、メインCPU101は、選択した押下位置テーブルを参照して、3リール分(左リール3L、中リール3C及び右リール3R)の押下位置データを取得する(S373)。次いで、メインCPU101は、取得した押下位置データを規定外作業領域に設けられた規定外押下位置格納領域(不図示)に格納する(S374)。S367~S371の処理により、ナビデータが押し順ナビであれば、押下位置テーブル選択カウンタの値は「0」となり、ナビデータがBB1停止操作用のナビデータであれば、押下位置テーブル選択カウンタの値は「1」となり、ナビデータがBB2停止操作用のナビデータであれば、押下位置テーブル選択カウンタの値は「2」となる。すなわち、ナビデータに基づいて、押下位置データが取得される。 After the processing in S371 or when the determination is YES in S368, the main CPU 101 selects a pressed position table (not shown) based on the value of the pressed position table selection counter (S372). Next, the main CPU 101 refers to the selected pressed position table and obtains pressed position data for three reels (left reel 3L, middle reel 3C, and right reel 3R) (S373). Next, the main CPU 101 stores the obtained pressed position data in a non-standard pressed position storage area (not shown) provided in the non-standard work area (S374). Through the processing of S367 to S371, if the navigation data is the push order navigation, the value of the press position table selection counter becomes "0", and if the navigation data is navigation data for BB1 stop operation, the value of the press position table selection counter becomes "0". The value is "1", and if the navigation data is for the BB2 stop operation, the value of the pressed position table selection counter is "2". That is, the pressed position data is acquired based on the navigation data.

次いで、メインCPU101は、第2インターフェースボード出力処理を行う(S375)。なお、第2インターフェースボード出力処理の詳細については、後述の図103を参照しながら後で説明する。 Next, the main CPU 101 performs second interface board output processing (S375). Note that details of the second interface board output processing will be described later with reference to FIG. 103, which will be described later.

次いで、メインCPU101は、全レジスタの復帰処理を行う(S376)。次いで、メインCPU101は、S361で退避させたスタックエリアのアドレスデータをスタックポインタ(SP)にセットする(S377)。そして、S377の処理後、メインCPU101は、第2インターフェースボード制御処理を終了し、処理をメインフロー(図82参照)のS208に移す。 Next, the main CPU 101 performs restoration processing for all registers (S376). Next, the main CPU 101 sets the address data of the stack area saved in S361 in the stack pointer (SP) (S377). After the process of S377, the main CPU 101 ends the second interface board control process and moves the process to S208 of the main flow (see FIG. 82).

[第2インターフェースボード出力処理]
次に、図103を参照して、第2インターフェースボード制御処理(図102参照)中のS375で行う第2インターフェースボード出力処理について説明する。図103は、第2インターフェースボード出力処理の手順を示すフローチャートである。なお、この第2インターフェースボード出力処理は、メインRAM103の規定外作業領域で行われる。
[Second interface board output processing]
Next, with reference to FIG. 103, the second interface board output process performed in S375 in the second interface board control process (see FIG. 102) will be described. FIG. 103 is a flowchart showing the procedure of second interface board output processing. Note that this second interface board output processing is performed in a non-standard work area of the main RAM 103.

まず、メインCPU101は、第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して送信動作が行われているか否かを判別する(S381)。S381において、メインCPU101が、第2インターフェース用シリアル回線を介して送信動作が行われていると判別したとき(S381がYES判定の場合)、メインCPU101は、第2インターフェースボード出力処理を終了し、処理を第2インターフェースボード制御処理(図102参照)のS376に移す。 First, the main CPU 101 determines whether a transmission operation is being performed via the second interface serial line (second serial communication circuit 115: SCU2) (S381). In S381, when the main CPU 101 determines that a transmission operation is being performed via the second interface serial line (YES in S381), the main CPU 101 ends the second interface board output process, The process moves to S376 of the second interface board control process (see FIG. 102).

一方、S381において、メインCPU101が、第2インターフェース用シリアル回線を介して送信動作が行われていないと判別したとき(S381がNO判定の場合)、メインCPU101は、規定外作業領域に設けられたループカウンタの値に「3」(リールの個数)をセットし、シリアル通信用サム値に初期値「1」をセットする(S382)。次いで、メインCPU101は、第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して、送信開始データを送信する(S383)。 On the other hand, in S381, when the main CPU 101 determines that no transmission operation is being performed via the second interface serial line (if NO in S381), the main CPU 101 The loop counter value is set to "3" (the number of reels), and the serial communication sum value is set to the initial value "1" (S382). Next, the main CPU 101 transmits transmission start data via the second interface serial line (second serial communication circuit 115: SCU2) (S383).

次いで、メインCPU101は、所定のリール(回胴)の規定外押下位置格納領域を参照し、所定のリールの押下位置データを取得する(S384)。次いで、メインCPU101は、参照する規定外押下位置格納領域を次の対象リール(回胴)のそれに更新する(S385)。 Next, the main CPU 101 refers to the non-standard pressed position storage area of a predetermined reel (spinning drum) and acquires the pressed position data of the predetermined reel (S384). Next, the main CPU 101 updates the referenced non-standard pressed position storage area to that of the next target reel (spinning reel) (S385).

次いで、メインCPU101は、パルス変換データ(不図示)及び取得した押下位置データに基づいて、押下位置データ(図柄位置)に対応するパルス数データを取得する(S386)。なお、押下位置データ(図柄位置)とパルス数データとの対応関係の詳細については省略するが、例えば、取得した押下位置データ(図柄位置)が「3」(左リール3Lでは図柄「白7」)である場合には、パルス数データとして「38」が取得され、押下位置データ(図柄位置)が「10」(左リール3Lでは図柄「リプレイ」)である場合には、パルス数データとして「155」が取得される。また、例えば、取得した押下位置データ(図柄位置)が「12」(左リール3Lでは図柄「青7」)である場合には、パルス数データとして「189」が取得され、押下位置データ(図柄位置)が「15」(左リール3Lでは図柄「リプレイ」)である場合には、パルス数データとして「239」が取得される。 Next, the main CPU 101 acquires pulse number data corresponding to the pressed position data (symbol position) based on the pulse conversion data (not shown) and the acquired pressed position data (S386). The details of the correspondence between the pressed position data (symbol position) and the pulse number data are omitted, but for example, if the acquired pressed position data (symbol position) is "3" (symbol "white 7" on the left reel 3L) ), "38" is obtained as the pulse number data, and when the pressed position data (symbol position) is "10" (symbol "Replay" on the left reel 3L), "38" is obtained as the pulse number data. 155” is obtained. Also, for example, when the acquired pressed position data (symbol position) is "12" (symbol "blue 7" on the left reel 3L), "189" is acquired as the pulse number data, and the pressed position data (symbol position) is When the position) is "15" (symbol "Replay" on the left reel 3L), "239" is acquired as the pulse number data.

次いで、メインCPU101は、取得したパルス数データを、第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して送信する(S387)。次いで、メインCPU101は、シリアル通信用サム値にパルス数データを加算する(S388)。次いで、メインCPU101は、ループカウンタの値を1減算する(S389)。 Next, the main CPU 101 transmits the acquired pulse number data via the second interface serial line (second serial communication circuit 115: SCU2) (S387). Next, the main CPU 101 adds the pulse number data to the serial communication sum value (S388). Next, the main CPU 101 subtracts 1 from the value of the loop counter (S389).

次いで、メインCPU101は、ループカウンタの値が「0」であるか否かを判別する(S390)。S390において、メインCPU101が、ループカウンタの値が「0」でないと判別したとき(S390がNO判定の場合)、メインCPU101は、対象リールを次のリールに変更するとともに、処理をS384に戻し、S384以降の処理を繰り返す。 Next, the main CPU 101 determines whether the value of the loop counter is "0" (S390). In S390, when the main CPU 101 determines that the value of the loop counter is not "0" (NO in S390), the main CPU 101 changes the target reel to the next reel and returns the process to S384. The process from S384 onward is repeated.

一方、S390において、メインCPU101が、ループカウンタの値が「0」であると判別したとき(S390がYES判定の場合)、メインCPU101は、シリアル通信用サム値を、第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して送信する(S391)。そして、S391の処理後、メインCPU101は、第2インターフェースボード出力処理を終了し、処理を第2インターフェースボード制御処理(図102参照)のS376に移す。 On the other hand, in S390, when the main CPU 101 determines that the value of the loop counter is "0" (YES in S390), the main CPU 101 transfers the serial communication sum value to the second interface serial line ( It is transmitted via the second serial communication circuit 115 (SCU2) (S391). After the process of S391, the main CPU 101 ends the second interface board output process and moves the process to S376 of the second interface board control process (see FIG. 102).

[状態別制御処理]
次に、図104を参照して、メインフロー(図82参照)中のS208で行う状態別制御処理について説明する。図104は、状態別制御処理の手順を示すフローチャートである。
[Control processing by state]
Next, with reference to FIG. 104, the state-based control processing performed in S208 in the main flow (see FIG. 82) will be described. FIG. 104 is a flowchart showing the procedure of state-specific control processing.

まず、メインCPU101は、サブフラグ変換処理を行う(S401)。この処理では、メインCPU101は、内部当籤役をサブフラグ(図36及び図37参照)に変換する処理を行う。なお、サブフラグ変換処理の詳細については、後述の図105を参照しながら後で説明する。 First, the main CPU 101 performs sub-flag conversion processing (S401). In this process, the main CPU 101 performs a process of converting the internal winning combination into a sub-flag (see FIGS. 36 and 37). Note that details of the sub-flag conversion process will be described later with reference to FIG. 105, which will be described later.

次いで、メインCPU101は、ナビセット処理を行う(S402)。この処理では、メインCPU101は、RT状態、遊技状態及び小役当籤番号に基づいてナビデータを取得する。なお、ナビセット処理の詳細については、後述の図108を参照しながら後で説明する。 Next, the main CPU 101 performs navigation set processing (S402). In this process, the main CPU 101 acquires navigation data based on the RT state, the gaming state, and the small prize winning number. Note that details of the navigation set process will be described later with reference to FIG. 108, which will be described later.

次いで、メインCPU101は、現在のRT状態がRT4状態であるか否かを判別する(S403)。S403において、メインCPU101が、現在のRT状態がRT4状態でないと判別したとき(S403がNO判定の場合)、メインCPU101は、後述のS406の処理を行う。 Next, the main CPU 101 determines whether the current RT state is the RT4 state (S403). In S403, when the main CPU 101 determines that the current RT state is not the RT4 state (NO in S403), the main CPU 101 performs processing in S406, which will be described later.

一方、S403において、メインCPU101が、現在のRT状態がRT4状態であると判別したとき(S403がYES判定の場合)、メインCPU101は、フラグ変換処理を行う(S404)。この処理では、メインCPU101は、サブフラグをサブフラグEX(図36参照)に変換するためのフラグ変換抽籤処理(サブフラグデータの圧縮処理)を行う。このフラグ変換処理により、19種類(ハズレも含む)のサブフラグが、9種類(ハズレも含む)のサブフラグEXに変換(圧縮)される。なお、フラグ変換処理の詳細については、後述の図111を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S403 that the current RT state is the RT4 state (YES in S403), the main CPU 101 performs flag conversion processing (S404). In this process, the main CPU 101 performs a flag conversion lottery process (subflag data compression process) to convert the subflag to the subflag EX (see FIG. 36). Through this flag conversion process, 19 types of sub-flags (including loses) are converted (compressed) into 9 types of sub-flags (including loses) EX. Note that details of the flag conversion process will be described later with reference to FIG. 111, which will be described later.

次いで、メインCPU101は、サブフラグ圧縮処理を行う(S405)。この処理では、メインCPU101は、サブフラグEXをサブフラグD(図36参照)に変換し、サブフラグデータのさらなる圧縮処理を行う。このサブフラグ圧縮処理により、9種類(ハズレも含む)のサブフラグEXが、7種類(ハズレも含む)のサブフラグDに変換(圧縮)される。 Next, the main CPU 101 performs sub-flag compression processing (S405). In this process, the main CPU 101 converts the sub-flag EX into a sub-flag D (see FIG. 36), and further compresses the sub-flag data. Through this sub-flag compression processing, nine types of sub-flags EX (including losers) are converted (compressed) into seven types of sub-flags D (including losers).

S405の処理後又はS403がNO判定の場合、メインCPU101は、現在の遊技状態が通常遊技状態であるか否かを判別する(S406)。 After the process of S405 or when the determination is NO in S403, the main CPU 101 determines whether the current gaming state is the normal gaming state (S406).

S406において、メインCPU101が、現在の遊技状態が通常遊技状態であると判別したとき(S406がYES判定の場合)、メインCPU101は、通常中スタート時処理を行う(S407)。なお、通常中スタート時処理の詳細については、後述の図112を参照しながら後で説明する。そして、S407の処理後、メインCPU101は、状態別制御処理を終了し、処理をメインフロー(図82参照)のS209に移す。 In S406, when the main CPU 101 determines that the current gaming state is the normal gaming state (YES in S406), the main CPU 101 performs normal start processing (S407). Note that details of the normal mode start processing will be described later with reference to FIG. 112, which will be described later. After the process in S407, the main CPU 101 ends the state-specific control process and moves the process to S209 of the main flow (see FIG. 82).

一方、S406において、メインCPU101が、現在の遊技状態が通常遊技状態でないと判別したとき(S406がNO判定の場合)、メインCPU101は、現在の遊技状態がCZであるか否かを判別する(S408)。 On the other hand, in S406, when the main CPU 101 determines that the current gaming state is not the normal gaming state (if NO in S406), the main CPU 101 determines whether the current gaming state is CZ ( S408).

S408において、メインCPU101が、現在の遊技状態がCZであると判別したとき(S408がYES判定の場合)、メインCPU101は、CZ中スタート時処理を行う(S409)。なお、CZ中スタート時処理の詳細については、後述の図113を参照しながら後で説明する。そして、S409の処理後、メインCPU101は、状態別制御処理を終了し、処理をメインフロー(図82参照)のS209に移す。 In S408, when the main CPU 101 determines that the current gaming state is CZ (YES in S408), the main CPU 101 performs CZ start time processing (S409). Note that the details of the process at the start during CZ will be explained later with reference to FIG. 113, which will be described later. After the process of S409, the main CPU 101 ends the state-specific control process and moves the process to S209 of the main flow (see FIG. 82).

一方、S408において、メインCPU101が、現在の遊技状態がCZでないと判別したとき(S408がNO判定の場合)、メインCPU101は、現在の遊技状態が通常ARTであるか否かを判別する(S410)。 On the other hand, in S408, when the main CPU 101 determines that the current gaming state is not CZ (NO in S408), the main CPU 101 determines whether the current gaming state is normal ART (S410 ).

S410において、メインCPU101が、現在の遊技状態が通常ARTであると判別したとき(S410がYES判定の場合)、メインCPU101は、通常ART中スタート時処理を行う(S411)。なお、通常ART中スタート時処理の詳細については、後述の図117を参照しながら後で説明する。そして、S411の処理後、メインCPU101は、状態別制御処理を終了し、処理をメインフロー(図82参照)のS209に移す。 In S410, when the main CPU 101 determines that the current gaming state is normal ART (YES in S410), the main CPU 101 performs normal ART start time processing (S411). Note that details of the processing at the start during normal ART will be described later with reference to FIG. 117, which will be described later. After the processing in S411, the main CPU 101 ends the state-specific control processing and moves the processing to S209 of the main flow (see FIG. 82).

一方、S410において、メインCPU101が、現在の遊技状態が通常ARTでないと判別したとき(S410がNO判定の場合)、メインCPU101は、現在の遊技状態がCTであるか否かを判別する(S412)。 On the other hand, in S410, when the main CPU 101 determines that the current gaming state is not normal ART (NO in S410), the main CPU 101 determines whether the current gaming state is CT (S412 ).

S412において、メインCPU101が、現在の遊技状態がCTであると判別したとき(S412がYES判定の場合)、メインCPU101は、CT中スタート時処理を行う(S413)。なお、CT中スタート時処理の詳細については、後述の図118を参照しながら後で説明する。そして、S413の処理後、メインCPU101は、状態別制御処理を終了し、処理をメインフロー(図82参照)のS209に移す。 In S412, when the main CPU 101 determines that the current gaming state is CT (YES in S412), the main CPU 101 performs a start time process during CT (S413). Note that the details of the process at the start during CT will be described later with reference to FIG. 118, which will be described later. After processing S413, the main CPU 101 ends the state-specific control processing and moves the processing to S209 of the main flow (see FIG. 82).

一方、S412において、メインCPU101が、現在の遊技状態がCTでないと判別したとき(S412がNO判定の場合)、メインCPU101は、現在の遊技状態がボーナス状態であるか否かを判別する(S414)。 On the other hand, in S412, when the main CPU 101 determines that the current gaming state is not CT (NO determination in S412), the main CPU 101 determines whether the current gaming state is a bonus state (S414 ).

S414において、メインCPU101が、現在の遊技状態がボーナス状態であると判別したとき(S414がYES判定の場合)、メインCPU101は、BB中スタート時処理を行う(S415)。なお、BB中スタート時処理の詳細については、後述の図125を参照しながら後で説明する。そして、S415の処理後、メインCPU101は、状態別制御処理を終了し、処理をメインフロー(図82参照)のS209に移す。 In S414, when the main CPU 101 determines that the current gaming state is a bonus state (YES in S414), the main CPU 101 performs a process at the start during BB (S415). Note that details of the processing at the start during BB will be described later with reference to FIG. 125, which will be described later. After the process of S415, the main CPU 101 ends the state-specific control process and moves the process to S209 of the main flow (see FIG. 82).

一方、S414において、メインCPU101が、現在の遊技状態がボーナス状態でないと判別したとき(S414がNO判定の場合)、メインCPU101は、その他処理を行う(S416)。この処理では、メインCPU101は、上記各種判定処理で対象となった遊技状態以外の遊技状態に応じた処理を行う。例えば、現在の遊技状態がART準備状態である場合には、ART準備状態に対応した処理を行う。そして、S416の処理後、メインCPU101は、状態別制御処理を終了し、処理をメインフロー(図82参照)のS209に移す。 On the other hand, in S414, when the main CPU 101 determines that the current gaming state is not a bonus state (NO in S414), the main CPU 101 performs other processing (S416). In this process, the main CPU 101 performs a process corresponding to a game state other than the game state targeted in the various determination processes described above. For example, if the current gaming state is the ART preparation state, processing corresponding to the ART preparation state is performed. After processing S416, the main CPU 101 ends the state-specific control processing and moves the processing to S209 of the main flow (see FIG. 82).

[サブフラグ変換処理]
次に、図105~図107を参照して、状態別制御処理(図104参照)中のS401で行うサブフラグ変換処理について説明する。図105は、サブフラグ変更処理の手順を示すフローチャートである。また、図106は、サブフラグ変更処理を実行するためのソースプログラムの一例を示す図であり、図107は、サブフラグ変換処理のソースプログラム上で、実際に参照されるサブフラグ変換テーブル(変換テーブル)の構成の一例を示す図である。
[Subflag conversion process]
Next, with reference to FIGS. 105 to 107, the sub-flag conversion process performed in S401 in the state-specific control process (see FIG. 104) will be described. FIG. 105 is a flowchart showing the procedure of sub-flag change processing. Further, FIG. 106 is a diagram showing an example of a source program for executing the sub-flag change process, and FIG. 107 is a diagram of a sub-flag conversion table (conversion table) that is actually referred to on the source program for the sub-flag conversion process. It is a figure showing an example of composition.

まず、メインCPU101は、小役当籤番号(0~36)を取得する(S421)。次いで、メインCPU101は、現在、ボーナス作動中であるか否かを判別する(S422)。 First, the main CPU 101 acquires a small winning number (0 to 36) (S421). Next, the main CPU 101 determines whether a bonus is currently in operation (S422).

S422において、メインCPU101が、現在、ボーナス作動中であると判別したとき(S422がYES判定の場合)、メインCPU101は、小役当籤番号をボーナス作動中のサブフラグに変換して保存する(S423)。この小役当籤番号をボーナス作動中のサブフラグに変換する処理は、メインCPU101が図106中のソースコード「SUB(減算命令) cNHT_RBST-c7HT1_FLA」を実行することにより行われる。そして、本実施形態では、この「SUB」命令の実行により、一律、小役当籤番号をサブフラグ「サボテン(14)」に変換する。そして、S423の処理後、メインCPU101は、サブフラグ変換処理を終了し、処理を状態別制御処理(図104参照)のS402に移す。 In S422, when the main CPU 101 determines that the bonus is currently in operation (YES in S422), the main CPU 101 converts the small win number into a sub-flag indicating that the bonus is in operation and stores it (S423). . The process of converting this small win winning number into a sub-flag indicating that the bonus is in operation is performed by the main CPU 101 executing the source code "SUB (subtraction instruction) cNHT_RBST-c7HT1_FLA" in FIG. 106. In this embodiment, by executing this "SUB" command, the small win number is uniformly converted into the sub-flag "Cactus (14)". After the process of S423, the main CPU 101 ends the sub-flag conversion process and moves the process to S402 of the state-based control process (see FIG. 104).

一方、S422において、メインCPU101が、現在、ボーナス作動中でないと判別したとき(S422がNO判定の場合)、メインCPU101は、図107に示すサブフラグ変換テーブルをセットする(S424)。この処理では、判定対象とするサブフラグの初期値を「ハズレ(00)」にセットするとともの参照対象とする図107に示すサブフラグ変換テーブル内のブロックの初期アドレスとして、サブフラグ「ハズレ(00)」が格納されているアドレス(「dSBCVTB+1」)をセットする。 On the other hand, when the main CPU 101 determines in S422 that the bonus is not currently in operation (NO in S422), the main CPU 101 sets the sub-flag conversion table shown in FIG. 107 (S424). In this process, the initial value of the sub-flag to be determined is set to "miss (00)" and the initial value of the block in the sub-flag conversion table shown in FIG. 107 to be referenced is set to "miss (00)". Set the address (“dSBCVTB+1”) where is stored.

次いで、メインCPU101は、現在、参照対象となっているサブフラグ変換テーブル内のブロックに規定されている小役当籤番号のデータが、現ゲームで取得された小役当籤番号に対応するデータであるか否かを判別する(S425)。 Next, the main CPU 101 determines whether the data of the small win number specified in the block in the sub-flag conversion table that is currently being referenced corresponds to the small win number obtained in the current game. It is determined whether or not (S425).

S425において、メインCPU101が、参照対象となっているサブフラグ変換テーブル内のブロックに規定されている小役当籤番号のデータが、現ゲームで取得された小役当籤番号に対応するデータでないと判別したとき(S425がNO判定の場合)、メインCPU101は、参照対象とするサブフラグ変換テーブル内のブロックを次のアドレスのブロックに更新する(S426)。次いで、メインCPU101は、サブフラグの値に「1」を加算する(S427)。そして、S427の処理後、メインCPU101は、処理をS425の処理に戻し、S425以降の処理を繰り返す。 In S425, the main CPU 101 determines that the data of the small prize winning number specified in the block in the sub flag conversion table that is the reference target is not the data corresponding to the small prize winning number obtained in the current game. (NO in S425), the main CPU 101 updates the block in the sub-flag conversion table to be referenced to the block at the next address (S426). Next, the main CPU 101 adds "1" to the value of the sub-flag (S427). After the process in S427, the main CPU 101 returns the process to S425 and repeats the process from S425 onwards.

一方、S425において、メインCPU101が、参照対象となっているサブフラグ変換テーブル内のブロックに規定されている小役当籤番号のデータが、現ゲームで取得された小役当籤番号に対応するデータであると判別したとき(S425がYES判定の場合)、メインCPU101は、図107に示すサブフラグ変換テーブルを参照して、小役当籤番号に対応付けられたサブフラグ変換制御データ(小役当籤番号のアドレスの次のアドレスに格納された1バイトデータ)を取得し、該サブフラグ変換制御データをメインRAM103に設けられたサブフラグ変換制御データ格納領域(不図示)に格納する(S428)。この処理において、例えば、現ゲームで取得された小役当籤番号が「03」(内部当籤役「F_3連チリリプ」)である場合には、図107に示すサブフラグ変換テーブルを参照して、サブフラグ変換制御データ「00000011B」が取得される。そして、S428の処理後、メインCPU101は、サブフラグ変換処理を終了し、処理を状態別制御処理(図104参照)のS402に移す。 On the other hand, in S425, the main CPU 101 determines that the data of the small prize winning number specified in the block in the sub-flag conversion table that is the reference target is data corresponding to the small prize winning number acquired in the current game. When it is determined that (YES in S425), the main CPU 101 refers to the sub-flag conversion table shown in FIG. 1 byte data stored at the next address) and stores the sub-flag conversion control data in a sub-flag conversion control data storage area (not shown) provided in the main RAM 103 (S428). In this process, for example, if the small winning combination number acquired in the current game is "03" (internal winning combination "F_Triple Chirilip"), subflag conversion is performed with reference to the subflag conversion table shown in FIG. Control data "00000011B" is acquired. After the process of S428, the main CPU 101 ends the sub-flag conversion process and moves the process to S402 of the state-based control process (see FIG. 104).

本実施形態では、上述のようにしてサブフラグ変換処理が行われる。なお、上述したサブフラグ変換処理は、メインCPU101が、図106のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。また、サブフラグ変換処理のソースプログラム上で実際に参照される、図107に示すサブフラグ変換テーブルでは、各サブフラグに対してサブフラグ変換制御データ(制御ステータス)が対応付けられている。この際、同種のサブフラグに対しては、同じサブフラグ変換制御データ(制御ステータス)が対応付けられている。 In this embodiment, the sub-flag conversion process is performed as described above. Note that the above-described sub-flag conversion process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 106. Furthermore, in the sub-flag conversion table shown in FIG. 107, which is actually referred to on the source program for sub-flag conversion processing, sub-flag conversion control data (control status) is associated with each sub-flag. At this time, the same sub-flag conversion control data (control status) is associated with the same type of sub-flags.

例えば、サブフラグ「3連チリリプA」及び「3連チリリプB」に対しては、サブフラグ変換制御データ(制御ステータス)「00000011B」が共通して割り付けられている。また、例えば、サブフラグ「リーチ目リプ1」~「リーチ目リプ4」に対しては、サブフラグ変換制御データ(制御ステータス)「00000001B」が共通して割り付けられている。そして、上述した内部当籤役(サブフラグ)をサブフラグEXに変換する際のフラグ変換抽籤処理では、サブフラグ変換制御データ格納領域に格納されたサブフラグ変換制御データ(制御ステータス)に基づいて、抽籤が行われる。 For example, the sub-flag conversion control data (control status) "00000011B" is commonly assigned to the sub-flags "triple chirilip A" and "triple chirilip B". Further, for example, the sub-flag conversion control data (control status) "00000001B" is commonly assigned to the sub-flags "Reach Eye Reply 1" to "Reach Eye Reply 4". In the flag conversion lottery process when converting the internal winning combination (subflag) described above to subflag EX, the lottery is performed based on the subflag conversion control data (control status) stored in the subflag conversion control data storage area. .

メイン側で管理するフラグ(内部当籤役)をサブ側で管理可能なフラグに変換するためのサブフラグ変換テーブルにおいて、同種の内部当籤役(サブフラグ)に対して共通のサブフラグ変換制御データを設けることにより、該変換テーブルの汎用性が高くなり、機種変更に伴う変換プログラムの変更も軽微な変更で対応可能となるので、開発コストの増大を抑制することができる。 By providing common sub-flag conversion control data for the same type of internal winning combinations (sub-flags) in the sub-flag conversion table for converting flags (internal winning combinations) managed on the main side into flags that can be managed on the sub-side. The versatility of the conversion table is increased, and changes in the conversion program due to model changes can be made with only minor changes, so an increase in development costs can be suppressed.

[ナビセット処理]
次に、図108~図110を参照して、状態別制御処理(図104参照)中のS402で行うナビセット処理について説明する。図108は、ナビセット処理の手順を示すフローチャートである。また、図109は、ナビセット処理中の後述のS434~S436の処理を実行するためのソースプログラムの一例を示す図であり、図110は、ナビセット処理のソースプログラム上で、実際に参照されるナビデータテーブルの構成の一例を示す図である。
[Navi set processing]
Next, with reference to FIGS. 108 to 110, the navigation set process performed at S402 in the state-specific control process (see FIG. 104) will be described. FIG. 108 is a flowchart showing the procedure of navigation set processing. Further, FIG. 109 is a diagram showing an example of a source program for executing the processes of S434 to S436, which will be described later, during the navigation set process, and FIG. FIG. 2 is a diagram showing an example of the configuration of a navigation data table.

まず、メインCPU101は、サブフラグ変換制御データ格納領域(不図示)にナビセットフラグがセットされているか否かを判別する(S431)。具体的には、メインCPU101は、サブフラグ変換制御データ格納領域を参照し、セットされているサブフラグ変換制御データが、押し順ナビを発生させる小役当籤番号(10~23)に対応するデータであるか否かを判別する。S431において、メインCPU101が、サブフラグ変換制御データ格納領域にナビセットフラグがセットされていないと判別したとき(S431がNO判定の場合)、メインCPU101は、ナビセット処理を終了し、処理を状態別制御処理(図104参照)のS403に移す。 First, the main CPU 101 determines whether a navigation set flag is set in a sub-flag conversion control data storage area (not shown) (S431). Specifically, the main CPU 101 refers to the sub-flag conversion control data storage area, and the set sub-flag conversion control data is data corresponding to the small win number (10 to 23) that generates the push order navigation. Determine whether or not. In S431, when the main CPU 101 determines that the navigation set flag is not set in the sub-flag conversion control data storage area (if the determination is NO in S431), the main CPU 101 ends the navigation set processing and divides the processing by state. The process moves to S403 of the control process (see FIG. 104).

一方、S431において、メインCPU101が、サブフラグ変換制御データ格納領域にナビセットフラグがセットされていると判別したとき(S431がYES判定の場合)、メインCPU101は、RT状態がRT0又はRT1状態であるか否かを判別する(S432)。S432において、メインCPU101が、RT状態がRT0又はRT1状態でないと判別したとき(S432がNO判定の場合)、メインCPU101は、ナビセット処理を終了し、処理を状態別制御処理(図104参照)のS403に移す。 On the other hand, when the main CPU 101 determines in S431 that the navigation set flag is set in the sub-flag conversion control data storage area (YES in S431), the main CPU 101 determines that the RT state is RT0 or RT1. It is determined whether or not (S432). In S432, when the main CPU 101 determines that the RT state is not the RT0 or RT1 state (if the determination is NO in S432), the main CPU 101 ends the navigation set process and converts the process to the state-specific control process (see FIG. 104). The process moves to S403.

一方、S432において、メインCPU101が、RT状態がRT0又はRT1状態であると判別したとき(S432がYES判定の場合)、メインCPU101は、遊技状態が一般遊技状態であるか否かを判別する(S433)。S433において、メインCPU101が、遊技状態が一般遊技状態であると判別したとき(S433がYES判定の場合)、メインCPU101は、ナビセット処理を終了し、処理を状態別制御処理(図104参照)のS403に移す。 On the other hand, when the main CPU 101 determines in S432 that the RT state is the RT0 or RT1 state (YES in S432), the main CPU 101 determines whether the gaming state is the normal gaming state ( S433). In S433, when the main CPU 101 determines that the gaming state is the normal gaming state (in the case of YES determination in S433), the main CPU 101 ends the navigation set processing and changes the processing to the state-based control processing (see FIG. 104). The process moves to S403.

一方、S433において、メインCPU101が、遊技状態が一般遊技状態でないと判別したとき(S433がNO判定の場合)、メインCPU101は、小役当籤番号を取得する(S434)。次いで、メインCPU101は、図110に示すナビデータテーブルを参照し、小役当籤番号に基づいて、ナビデータ(1~9のいずれか)を取得する(S435)。 On the other hand, in S433, when the main CPU 101 determines that the gaming state is not the normal gaming state (NO in S433), the main CPU 101 acquires the small win winning number (S434). Next, the main CPU 101 refers to the navigation data table shown in FIG. 110 and obtains navigation data (any one of 1 to 9) based on the small winning winning number (S435).

次いで、メインCPU101は、取得したナビデータ(複数の表示列の変動表示の停止操作に関する情報)をメインRAM103内の図示しないナビデータ格納領域(停止操作指示情報格納領域)に格納する(S436)。そして、S436の処理後、メインCPU101は、ナビセット処理を終了し、処理を状態別制御処理(図104参照)のS403に移す。 Next, the main CPU 101 stores the acquired navigation data (information regarding an operation to stop the variable display of a plurality of display columns) in a navigation data storage area (stop operation instruction information storage area) (not shown) in the main RAM 103 (S436). After the process of S436, the main CPU 101 ends the navigation set process and moves the process to S403 of the state-based control process (see FIG. 104).

本実施形態では、上述のようにしてナビセット処理が行われる。なお、上述したナビセット処理中のS434~S436の処理は、メインCPU101が、図109のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。この一連の処理では、図109に示すように、ソースプログラム上において、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用の「LDQ」命令が用いられる。 In this embodiment, navigation set processing is performed as described above. Note that the processes of S434 to S436 during the navigation set process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 109. In this series of processing, as shown in FIG. 109, an "LDQ" instruction dedicated to the main CPU 101 that specifies an address using the Q register (extension register) is used on the source program.

ソースプログラム上において、例えば、ソースコード「LDQ A,(k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)と、1バイトの整数k(直値:下位側アドレス値)とで指定されたアドレスのメモリの内容(格納データ)がAレジスタにロードされる。それゆえ、例えば、図109中のソースコード「LDQ A,(wHITFRT)」が実行されると、Qレジスタの格納データと、整数値「wHITFRT」とで指定されるアドレスのメモリの内容がAレジスタにロードされる。 For example, when the source code "LDQ A, (k)" is executed on the source program, the data stored in the Q register (upper address value) and the 1-byte integer k (direct value: lower address value) are The contents of the memory (stored data) at the address specified by and are loaded into the A register. Therefore, for example, when the source code "LDQ A, (wHITFRT)" in FIG. 109 is executed, the data stored in the Q register and the contents of the memory at the address specified by the integer value "wHITFRT" are transferred to the A register. loaded into.

また、ソースプログラム上において、例えば、ソースコード「LDQ (k),A」が実行されると、Aレジスタの格納データが、Qレジスタの格納データ(上位側アドレス値)と、1バイトの整数k(直値:下位側アドレス値)とで指定されたアドレスのメモリにロードされる。それゆえ、例えば、図109中のソースコード「LDQ (wNAVIPTN),A」の実行により、Aレジスタに格納されたデータ(ナビデータ)が、Qレジスタの格納データ(上位側アドレス値)と1バイトの整数値「wNAVIPTN」(下位側アドレス値)とで指定されたアドレスのナビデータ格納領域に格納される。 Also, in the source program, for example, when the source code "LDQ (k), A" is executed, the data stored in the A register is combined with the data stored in the Q register (upper address value) and the 1-byte integer k. (Direct value: lower address value) is loaded into the memory at the address specified by. Therefore, for example, by executing the source code "LDQ (wNAVIPTN), A" in FIG. is stored in the navigation data storage area at the address specified by the integer value "wNAVIPTN" (lower address value).

上述のように、本実施形態では、ナビセット処理において、Qレジスタ(拡張レジスタ)を用いたメインCPU101専用命令コードが用いられ、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。この場合、ナビセット処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in this embodiment, the instruction code dedicated to the main CPU 101 using the Q register (extension register) is used in the navigation set processing, and the main ROM 102, main RAM 103, and memory map I/O are accessed by direct values. can do. In this case, instructions related to address setting can be omitted on the source program for navigation set processing, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[フラグ変換処理]
次に、図111を参照して、状態別制御処理(図104参照)中のS404で行うフラグ変換処理について説明する。なお、図111は、フラグ変換処理の手順を示すフローチャートである。
[Flag conversion process]
Next, with reference to FIG. 111, the flag conversion process performed in S404 in the state-based control process (see FIG. 104) will be described. Note that FIG. 111 is a flowchart showing the procedure of flag conversion processing.

まず、メインCPU101は、CT開始時であるか否かを判別する(S441)。 First, the main CPU 101 determines whether or not it is time to start CT (S441).

S441において、メインCPU101が、CT開始時でないと判別したとき(S441がNO判定の場合)、メインCPU101は、後述のS443の処理を行う。一方、S441において、メインCPU101が、CT開始時であると判別したとき(S441がYES判定の場合)、メインCPU101は、CT中のフラグ変換抽籤に用いるフラグ変換抽籤テーブルのテーブル番号を抽籤で決定し、セットする(S442)。 In S441, when the main CPU 101 determines that it is not the time to start CT (NO in S441), the main CPU 101 performs the process in S443, which will be described later. On the other hand, in S441, when the main CPU 101 determines that it is time to start CT (YES in S441), the main CPU 101 randomly determines the table number of the flag conversion lottery table used for flag conversion lottery during CT. and set it (S442).

S442の処理後又はS441がNO判定の場合、メインCPU101は、現在の状態に応じたフラグ変換抽籤テーブルをセットする(S443)。例えば、現在の状態が非ART中のRT4状態である場合には、非ART中フラグ変換抽籤テーブル(図62参照)がセットされ、現在の状態が通常ART中のRT4状態である場合には、ART中フラグ変換抽籤テーブル(図47A及び47B参照)がセットされ、現在の状態がCT中のRT4状態である場合には、CT中フラグ変換抽籤テーブル(図54参照)がセットされる。 After the process of S442 or if the determination is NO in S441, the main CPU 101 sets a flag conversion lottery table according to the current state (S443). For example, if the current state is RT4 state during non-ART, the non-ART flag conversion lottery table (see FIG. 62) is set, and if the current state is normal RT4 state during ART, The ART flag conversion lottery table (see FIGS. 47A and 47B) is set, and if the current state is the RT4 state during CT, the CT flag conversion lottery table (see FIG. 54) is set.

次いで、メインCPU101は、セットされたフラグ変換抽籤テーブルを参照し、内部当籤役に基づいてフラグ変換抽籤処理を行う(S444)。なお、実際、この処理では、メインCPU101は、内部当籤役に対応するサブフラグに基づいて、図107に示すサブフラグ変換テーブルから取得されるサブフラグ変換制御データを用いてフラグ変換抽籤処理を行う。 Next, the main CPU 101 refers to the set flag conversion lottery table and performs flag conversion lottery processing based on the internal winning combination (S444). In fact, in this process, the main CPU 101 performs flag conversion lottery processing using sub-flag conversion control data obtained from the sub-flag conversion table shown in FIG. 107, based on the sub-flag corresponding to the internal winning combination.

次いで、メインCPU101は、S444のフラグ変換抽籤に当籤したか否かを判別する(S445)。 Next, the main CPU 101 determines whether or not the flag conversion lottery in S444 has been won (S445).

S445において、メインCPU101が、フラグ変換抽籤に当籤したと判別したとき(S445がYES判定の場合)、メインCPU101は、サブフラグ変換処理を行う(S446)。この処理において、例えば、内部当籤役が「F_1確チリリプ」である場合、すなわち、サブフラグが「3連チリリプB(03)」である場合、フラグ変換抽籤処理に当籤すると、S446のサブフラグ変換処理により、サブフラグ「3連チリリプB(03)」が、サブフラグEX「確定役(06)」又はサブフラグEX「3連チリリプ(07)」に変換される(図36参照)。 In S445, when the main CPU 101 determines that the flag conversion lottery has been won (YES in S445), the main CPU 101 performs sub-flag conversion processing (S446). In this process, for example, if the internal winning combination is "F_1 Guaranteed Chirilip", that is, if the sub-flag is "Triple Chirilip B (03)", if the flag conversion lottery process is won, the sub-flag conversion process of S446 , the sub-flag "triple rip B (03)" is converted to the sub-flag EX "confirmed combination (06)" or the sub-flag EX "triple rip (07)" (see FIG. 36).

S446の処理後、メインCPU101は、現在の遊技状態が非ART状態であるか否かを判別する(S447)。S447において、メインCPU101が、現在の遊技状態が非ART状態でないと判別したとき(S447がNO判定の場合)、メインCPU101は、フラグ変換処理を終了し、処理を状態別制御処理(図104参照)のS405に移す。 After processing S446, the main CPU 101 determines whether the current gaming state is a non-ART state (S447). In S447, when the main CPU 101 determines that the current gaming state is not a non-ART state (if NO in S447), the main CPU 101 ends the flag conversion process and converts the process to a state-based control process (see FIG. 104). ) in step S405.

一方、S447において、メインCPU101が、現在の遊技状態が非ART状態であると判別したとき(S447がYES判定の場合)、メインCPU101は、ARTセット数に「1」を加算する(S448)。次いで、メインCPU101は、次遊技の遊技状態にART準備状態をセットする(S449)。そして、S449の処理後、メインCPU101は、フラグ変換処理を終了し、処理を状態別制御処理(図104参照)のS405に移す。 On the other hand, in S447, when the main CPU 101 determines that the current gaming state is a non-ART state (YES in S447), the main CPU 101 adds "1" to the number of ART sets (S448). Next, the main CPU 101 sets the ART preparation state to the gaming state of the next game (S449). After the process of S449, the main CPU 101 ends the flag conversion process and moves the process to S405 of the state-specific control process (see FIG. 104).

ここで再度、S445の処理に戻って、S445において、メインCPU101が、フラグ変換抽籤に当籤しなかったと判別したとき(S445がNO判定の場合)、メインCPU101は、サブフラグ維持処理を行う(S450)。この処理において、例えば、内部当籤役が「F_1確チリリプ」である場合、すなわち、サブフラグが「3連チリリプB(03)」である場合、フラグ変換抽籤に非当籤であると、S450のサブフラグ維持処理により、サブフラグ「3連チリリプB(03)」が、サブフラグEX「リプレイ(01)」に変換(維持)される。そして、S450の処理後、メインCPU101は、フラグ変換処理を終了し、処理を状態別制御処理(図104参照)のS405に移す。 Here, returning to the process of S445 again, when the main CPU 101 determines in S445 that the flag conversion lottery has not been won (NO determination in S445), the main CPU 101 performs sub-flag maintenance processing (S450) . In this process, for example, if the internal winning combination is "F_1 Guaranteed Chirilip", that is, if the sub-flag is "Triple Chirilip B (03)", and if there is no winning in the flag conversion lottery, the sub-flag is maintained in S450. Through the process, the sub-flag "Triple Chirip B (03)" is converted (maintained) to the sub-flag EX "Replay (01)". After the process of S450, the main CPU 101 ends the flag conversion process and moves the process to S405 of the state-specific control process (see FIG. 104).

[通常中スタート時処理]
次に、図112を参照して、状態別制御処理(図104参照)中のS407で行う通常中スタート時処理について説明する。なお、図112は、通常中スタート時処理の手順を示すフローチャートである。
[Processing at start during normal mode]
Next, with reference to FIG. 112, the normal mode start process performed in S407 of the state-specific control process (see FIG. 104) will be described. Note that FIG. 112 is a flowchart showing the procedure of the process at the start of normal mode.

まず、メインCPU101は、CZ抽籤テーブル(図41A参照)を参照し、現在のCZの抽籤状態及び内部当籤役(サブフラグ)に基づいてCZ抽籤処理を行う(S461)。次いで、メインCPU101は、S461のCZ抽籤に当籤したか否かを判別する(S462)。 First, the main CPU 101 refers to the CZ lottery table (see FIG. 41A) and performs CZ lottery processing based on the current CZ lottery state and internal winning combination (sub-flag) (S461). Next, the main CPU 101 determines whether or not the CZ lottery in S461 has been won (S462).

S462において、メインCPU101が、CZ抽籤に当籤しなかったと判別したとき(S462がNO判定の場合)、メインCPU101は、後述のS465の処理を行う。 In S462, when the main CPU 101 determines that the CZ lottery has not been won (NO determination in S462), the main CPU 101 performs processing in S465, which will be described later.

一方、S462において、メインCPU101が、CZ抽籤に当籤したと判別したとき(S462がYES判定の場合)、メインCPU101は、次遊技の遊技状態に当籤した種別のCZをセットする(S463)。次いで、メインCPU101は、当籤した種別のCZゲーム数をCZゲーム数カウンタにセットする(S464)。なお、CZゲーム数カウンタは、CZの継続期間を計数するカウンタであり、メインRAM103に設けられる。S464の処理において、例えば、CZ1が当籤している場合には、CZゲーム数カウンタ(前半部)に第1の所定ゲーム数(例えば、「12」)がセットされ、CZ2が当籤している場合には、CZゲーム数カウンタ(前半部)に第2の所定ゲーム数(例えば、「15」)がセットされ、CZ3が当籤している場合には、CZゲーム数カウンタに第4の所定ゲーム数(例えば、「17」)がセットされる。 On the other hand, when the main CPU 101 determines in S462 that the CZ lottery has been won (YES in S462), the main CPU 101 sets the winning type of CZ in the game state of the next game (S463). Next, the main CPU 101 sets the number of CZ games of the winning type in the CZ game number counter (S464). Note that the CZ game number counter is a counter that counts the duration of CZ, and is provided in the main RAM 103. In the process of S464, for example, if CZ1 is won, the first predetermined number of games (for example, "12") is set in the CZ game number counter (first half), and if CZ2 is won, the first predetermined number of games (for example, "12") is set. , a second predetermined number of games (for example, "15") is set in the CZ game number counter (first half), and if CZ3 is won, a fourth predetermined number of games is set in the CZ game number counter. (for example, "17") is set.

S464の処理後又はS462がNO判定の場合、メインCPU101は、通常中高確率抽籤テーブル(図40A参照)を参照し、内部当籤役(サブフラグ)に基づいてCZの抽籤状態の移行抽籤を行う(S465)。次いで、メインCPU101は、移行抽籤の結果に基づいて、CZの抽籤状態を更新する(S466)。そして、S466の処理後、メインCPU101は、通常中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 After the process of S464 or when the determination is NO in S462, the main CPU 101 refers to the normal medium/high probability lottery table (see FIG. 40A) and performs a transition lottery for the CZ lottery state based on the internal winning combination (sub-flag) (S465). ). Next, the main CPU 101 updates the lottery status of CZ based on the result of the transition lottery (S466). After the processing in S466, the main CPU 101 ends the normal start processing and also ends the state-specific control processing (see FIG. 104).

[CZ中スタート時処理]
次に、図113を参照して、状態別制御処理(図104参照)中のS409で行うCZ中スタート時処理について説明する。なお、図113は、CZ中スタート時処理の手順を示すフローチャートである。
[Processing at start during CZ]
Next, with reference to FIG. 113, the CZ start process performed in S409 in the state-specific control process (see FIG. 104) will be described. Note that FIG. 113 is a flowchart showing the procedure of the process at the start during CZ.

まず、メインCPU101は、現在の遊技状態がCZ1であるか否かを判別する(S471)。 First, the main CPU 101 determines whether the current gaming state is CZ1 (S471).

S471において、メインCPU101が、現在の遊技状態がCZ1であると判別したとき(S471がYES判定の場合)、メインCPU101は、CZ1(CZ2)中処理を行う(S472)。なお、CZ1(CZ2)中処理の詳細については、後述の図114及び図115を参照しながら後で説明する。そして、S472の処理後、メインCPU101は、CZ中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 In S471, when the main CPU 101 determines that the current gaming state is CZ1 (YES in S471), the main CPU 101 performs CZ1 (CZ2) intermediate processing (S472). Note that details of the CZ1 (CZ2) intermediate processing will be described later with reference to FIGS. 114 and 115, which will be described later. After the process of S472, the main CPU 101 ends the CZ start time process and also ends the state-specific control process (see FIG. 104).

一方、S471において、メインCPU101が、現在の遊技状態がCZ1でないと判別したとき(S471がNO判定の場合)、メインCPU101は、現在の遊技状態がCZ2であるか否かを判別する(S473)。 On the other hand, when the main CPU 101 determines in S471 that the current gaming state is not CZ1 (if NO in S471), the main CPU 101 determines whether the current gaming state is CZ2 (S473) .

S473において、メインCPU101が、現在の遊技状態がCZ2であると判別したとき(S473がYES判定の場合)、メインCPU101は、CZ1(CZ2)中処理を行う(S474)。CZ1(CZ2)中処理の詳細については、後述の図114及び図115を参照しながら後で説明する。そして、S474の処理後、メインCPU101は、CZ中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。なお、本実施形態では、CZ1中処理とCZ2中処理との間ではART抽籤に当籤する期待度を示すランク(モード又はポイント)が異なるだけであり、基本的な処理内容は同じである。そこで、本実施形態では、CZ1中処理及びCZ2中処理をCZ1(CZ2)中処理として一つの処理で説明する。 In S473, when the main CPU 101 determines that the current gaming state is CZ2 (YES in S473), the main CPU 101 performs CZ1 (CZ2) intermediate processing (S474). Details of the CZ1 (CZ2) intermediate processing will be described later with reference to FIGS. 114 and 115, which will be described later. After the process of S474, the main CPU 101 ends the CZ start time process and also ends the state-specific control process (see FIG. 104). In this embodiment, the CZ1 medium process and the CZ2 medium process differ only in the rank (mode or points) indicating the degree of expectation of winning the ART lottery, but the basic process contents are the same. Therefore, in this embodiment, the CZ1 medium process and the CZ2 medium process will be described as one process as the CZ1 (CZ2) medium process.

一方、S473において、メインCPU101が、現在の遊技状態がCZ2でないと判別したとき(S473がNO判定の場合)、メインCPU101は、CZ3中処理を行う(S475)。なお、CZ3中処理の詳細については、後述の図116を参照しながら後で説明する。そして、S475の処理後、メインCPU101は、CZ中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 On the other hand, in S473, when the main CPU 101 determines that the current gaming state is not CZ2 (NO in S473), the main CPU 101 performs the CZ3 middle process (S475). Note that details of the CZ3 intermediate processing will be described later with reference to FIG. 116, which will be described later. After the process of S475, the main CPU 101 ends the CZ start time process and also ends the state-specific control process (see FIG. 104).

[CZ1(CZ2)中処理]
次に、図114及び図115を参照して、CZ中スタート時処理(図113参照)中のS472又はS474で行うCZ1(CZ2)中処理について説明する。なお、図114及び図115は、CZ1(CZ2)中処理の手順を示すフローチャートである。
[CZ1 (CZ2) intermediate processing]
Next, with reference to FIGS. 114 and 115, the process during CZ1 (CZ2) performed in S472 or S474 in the process at the start during CZ (see FIG. 113) will be described. Note that FIGS. 114 and 115 are flowcharts showing the procedure of CZ1 (CZ2) middle processing.

まず、メインCPU101は、現遊技がCZ1(又はCZ2)の前半部の遊技であるか否かを判別する(S481)。S481において、メインCPU101が、現遊技がCZ1(又はCZ2)の前半部の遊技でないと判別したとき(S481がNO判定の場合)、メインCPU101は、後述のS490の処理を行う。 First, the main CPU 101 determines whether the current game is a game in the first half of CZ1 (or CZ2) (S481). In S481, when the main CPU 101 determines that the current game is not a game in the first half of CZ1 (or CZ2) (NO determination in S481), the main CPU 101 performs the process of S490, which will be described later.

一方、S481において、メインCPU101が、現遊技がCZ1の前半部の遊技であると判別したとき(S481がYES判定の場合)、メインCPU101は、CZ1中モードアップ抽籤テーブル(図42参照)を参照し、内部当籤役(サブフラグ)に基づいてモードアップ抽籤処理を行う(S482)。また、S481において、メインCPU101が、現遊技がCZ2の前半部の遊技であると判別したとき(S481がYES判定の場合)、メインCPU101は、CZ2中ポイント抽籤テーブル(図43参照)を参照し、内部当籤役(サブフラグ)に基づいてポイントアップ抽籤を行う(S482)。 On the other hand, when the main CPU 101 determines in S481 that the current game is a game in the first half of CZ1 (YES in S481), the main CPU 101 refers to the CZ1 medium mode up lottery table (see FIG. 42). Then, mode-up lottery processing is performed based on the internal winning combination (sub-flag) (S482). Furthermore, in S481, when the main CPU 101 determines that the current game is a game in the first half of CZ2 (YES in S481), the main CPU 101 refers to the CZ2 middle point lottery table (see FIG. 43). , a point-up lottery is performed based on the internal winning combination (sub-flag) (S482).

次いで、メインCPU101は、S482の抽籤結果に基づいて、ランク(モード又はポイント)を更新する(S483)。次いで、メインCPU101は、S482の抽籤においてフリーズに当籤したか否かを判別する(S484)。 Next, the main CPU 101 updates the rank (mode or points) based on the lottery result in S482 (S483). Next, the main CPU 101 determines whether or not Freeze was won in the lottery at S482 (S484).

S484において、メインCPU101が、フリーズに当籤したと判別したとき(S484がYES判定の場合)、メインCPU101は、遊技の進行を一時的に停止するフリーズ処理を行うとともに、ARTセット数及びCTセット数に「1」を加算する(S485)。また、この処理では、メインCPU101は、ARTレベル決定テーブル(図48A参照)を参照してARTレベルを決定し、セットする。なお、フリーズ発生時には、ARTレベルとして「ARTレベル2」が決定される。 In S484, when the main CPU 101 determines that the freeze has been won (YES in S484), the main CPU 101 performs a freeze process to temporarily stop the progress of the game, and also sets the number of ART sets and the number of CT sets. "1" is added to (S485). Also, in this process, the main CPU 101 determines and sets the ART level with reference to the ART level determination table (see FIG. 48A). Note that when freezing occurs, "ART level 2" is determined as the ART level.

次いで、メインCPU101は、次遊技の遊技状態にART準備状態をセットする(S486)。そして、S486の処理後、メインCPU101は、CZ1(CZ2)中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 Next, the main CPU 101 sets the ART preparation state to the gaming state of the next game (S486). After the processing in S486, the main CPU 101 ends the CZ1 (CZ2) mid-process and also ends the CZ mid-start processing (see FIG. 113).

ここで再度、S484の処理に戻って、S484において、メインCPU101が、フリーズに当籤しなかったと判別したとき(S484がNO判定の場合)、メインCPU101は、CZゲーム数カウンタ(前半部)の値を1減算する(S487)。次いで、メインCPU101は、CZゲーム数カウンタ(前半部)の値が「0」であるか否かを判別する(S488)。 Here, returning to the process of S484 again, when the main CPU 101 determines in S484 that the freeze has not been won (in the case of NO determination in S484), the main CPU 101 returns the value of the CZ game number counter (first half). is subtracted by 1 (S487). Next, the main CPU 101 determines whether the value of the CZ game number counter (first half) is "0" (S488).

S488において、メインCPU101が、CZゲーム数カウンタ(前半部)の値が「0」でないと判別したとき(S488がNO判定の場合)、メインCPU101は、CZ1(CZ2)中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 In S488, when the main CPU 101 determines that the value of the CZ game number counter (first half) is not "0" (NO determination in S488), the main CPU 101 ends the CZ1 (CZ2) middle process, and The process at the start during CZ (see FIG. 113) also ends.

一方、S488において、メインCPU101が、CZゲーム数カウンタ(前半部)の値が「0」であると判別したとき(S488がYES判定の場合)、メインCPU101は、次遊技の遊技状態にCZ1又はCZ2の後半部をセットする(S489)。そして、S489の処理後、メインCPU101は、CZ1(CZ2)中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 On the other hand, in S488, when the main CPU 101 determines that the value of the CZ game number counter (first half) is "0" (YES in S488), the main CPU 101 changes the game state of the next game to CZ1 or The second half of CZ2 is set (S489). After the process of S489, the main CPU 101 ends the CZ1 (CZ2) process, and also ends the CZ start process (see FIG. 113).

ここで再度、S481の処理に戻って、S481がNO判定の場合、メインCPU101は、現ゲームがCZ1又はCZ2の後半部の1ゲーム目であるか否かを判別する(S490)。S490において、メインCPU101が、現ゲームがCZ1又はCZ2の後半部の1ゲーム目でないと判別したとき(S490がNO判定の場合)、メインCPU101は、後述のS495の処理を行う。 Here, returning to the process of S481 again, if the determination in S481 is NO, the main CPU 101 determines whether the current game is the first game of the second half of CZ1 or CZ2 (S490). In S490, when the main CPU 101 determines that the current game is not the first game of the second half of CZ1 or CZ2 (if NO in S490), the main CPU 101 performs the processing in S495, which will be described later.

一方、S490において、メインCPU101が、現ゲームがCZ1又はCZ2の後半部の1ゲーム目であると判別したとき(S490がYES判定の場合)、メインCPU101は、CZ中ART抽籤テーブル(図44A及び44B参照)を参照し、前半部のランク(モード又はポイント)に基づいてART抽籤処理を行う(S491)。 On the other hand, in S490, when the main CPU 101 determines that the current game is the first game of the second half of CZ1 or CZ2 (YES in S490), the main CPU 101 determines that the current game is the first game of the second half of CZ1 or CZ2 (YES in S490), 44B), ART lottery processing is performed based on the rank (mode or point) of the first half (S491).

次いで、メインCPU101は、ART抽籤に当籤したか否かを判別する(S492)。S492において、メインCPU101が、ART抽籤に当籤しなかったと判別したとき(S492がNO判定の場合)、メインCPU101は、後述のS494の処理を行う。 Next, the main CPU 101 determines whether or not the ART lottery has been won (S492). In S492, when the main CPU 101 determines that the ART lottery has not been won (NO determination in S492), the main CPU 101 performs processing in S494, which will be described later.

一方、S492において、メインCPU101が、ART抽籤に当籤したと判別したとき(S492がYES判定の場合)、メインCPU101は、ARTセット数に「1」を加算し、ARTレベル決定テーブル(図48A参照)を参照してARTレベルの抽籤を行い、その抽籤結果をセットする(S493)。 On the other hand, in S492, when the main CPU 101 determines that the ART lottery has been won (YES in S492), the main CPU 101 adds "1" to the number of ART sets, and adds "1" to the ART level determination table (see FIG. 48A). ), the ART level lottery is performed, and the lottery result is set (S493).

S493の処理後又はS492がNO判定の場合、メインCPU101は、CZゲーム数カウンタ(後半部)に所定値をセットする(S494)。なお、S494の処理において、例えば、ART抽籤に当籤している場合には、CZゲーム数カウンタ(後半部)に「4」がセットされ、ART抽籤に非当籤である場合には、CZゲーム数カウンタ(後半部)に「3」がセットされる。 After the processing in S493 or when the determination in S492 is NO, the main CPU 101 sets a predetermined value in the CZ game number counter (second half) (S494). In addition, in the process of S494, for example, if the ART lottery is won, the CZ game number counter (second half) is set to "4", and if the ART lottery is not won, the CZ game number counter is set to "4". "3" is set in the counter (second half).

S494の処理後又はS490がNO判定の場合、メインCPU101は、CZ中ART抽籤テーブル(図44C参照)を参照して、内部当籤役(サブフラグ)に基づいてART抽籤処理を行う(S495)。 After the process of S494 or if the determination is NO in S490, the main CPU 101 refers to the CZ ART lottery table (see FIG. 44C) and performs the ART lottery process based on the internal winning combination (sub-flag) (S495).

次いで、メインCPU101は、ART抽籤に当籤したか否かを判別する(S496)。S496において、メインCPU101が、ART抽籤に当籤しなかったと判別したとき(S496がNO判定の場合)、メインCPU101は、後述のS498の処理を行う。 Next, the main CPU 101 determines whether or not the ART lottery has been won (S496). In S496, when the main CPU 101 determines that the ART lottery has not been won (NO determination in S496), the main CPU 101 performs processing in S498, which will be described later.

一方、S496において、メインCPU101が、ART抽籤に当籤したと判別したとき(S496がYES判定の場合)、メインCPU101は、ARTセット数に「1」を加算し、ARTレベル決定テーブル(図48A参照)を参照してARTレベルの抽籤を行い、その抽籤結果をセットする(S497)。 On the other hand, in S496, when the main CPU 101 determines that the ART lottery has been won (YES in S496), the main CPU 101 adds "1" to the number of ART sets, and adds "1" to the ART level determination table (see FIG. 48A). ), the ART level lottery is performed, and the lottery result is set (S497).

S497の処理後又はS496がNO判定の場合、メインCPU101は、CZゲーム数カウンタ(後半部)の値を1減算する(S498)。次いで、メインCPU101は、CZゲーム数カウンタ(後半部)の値が「0」であるか否かを判別する(S499)。 After the process of S497 or if the determination is NO in S496, the main CPU 101 subtracts 1 from the value of the CZ game number counter (second half) (S498). Next, the main CPU 101 determines whether the value of the CZ game number counter (second half) is "0" (S499).

S499において、メインCPU101が、CZゲーム数カウンタ(後半部)の値が「0」でないと判別したとき(S499がNO判定の場合)、メインCPU101は、CZ1(CZ2)中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 In S499, when the main CPU 101 determines that the value of the CZ game number counter (second half) is not "0" (NO in S499), the main CPU 101 ends the CZ1 (CZ2) middle process, and The process at the start during CZ (see FIG. 113) also ends.

一方、S499において、メインCPU101が、CZゲーム数カウンタ(後半部)の値が「0」であると判別したとき(S499がYES判定の場合)、メインCPU101は、ARTセット数が「1」以上であるか否かを判別する(S500)。 On the other hand, in S499, when the main CPU 101 determines that the value of the CZ game number counter (second half) is "0" (YES in S499), the main CPU 101 determines that the number of ART sets is "1" or more. It is determined whether or not (S500).

S500において、メインCPU101が、ARTセット数が「1」以上であると判別したとき(S500がYES判定の場合)、メインCPU101は、次遊技の遊技状態にART準備状態をセットする(S501)。そして、S501の処理後、メインCPU101は、CZ1(CZ2)中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 In S500, when the main CPU 101 determines that the number of ART sets is "1" or more (YES in S500), the main CPU 101 sets the ART preparation state to the gaming state of the next game (S501). After the processing in S501, the main CPU 101 ends the CZ1 (CZ2) mid-process and also ends the CZ mid-start processing (see FIG. 113).

一方、S500において、メインCPU101が、ARTセット数が「1」以上でないと判別したとき(S500がNO判定の場合)、メインCPU101は、次遊技の遊技状態にCZ失敗時の状態をセットする(S502)。そして、S502の処理後、メインCPU101は、CZ1(CZ2)中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 On the other hand, in S500, when the main CPU 101 determines that the number of ART sets is not "1" or more (NO in S500), the main CPU 101 sets the state at the time of CZ failure to the game state of the next game ( S502). After the process of S502, the main CPU 101 ends the CZ1 (CZ2) process, and also ends the CZ start process (see FIG. 113).

[CZ3中処理]
次に、図116を参照して、CZ中スタート時処理(図113参照)中のS475で行うCZ3中処理について説明する。なお、図116は、CZ3中処理の手順を示すフローチャートである。
[CZ3 medium processing]
Next, with reference to FIG. 116, the CZ3 process performed in S475 of the CZ start time process (see FIG. 113) will be described. Note that FIG. 116 is a flowchart showing the procedure of CZ3 medium processing.

まず、メインCPU101は、CZ中ART抽籤テーブル(図45参照)を参照し、内部当籤役(サブフラグ)に基づいてART抽籤処理を行う(S511)。 First, the main CPU 101 refers to the CZ ART lottery table (see FIG. 45) and performs ART lottery processing based on the internal winning combination (sub flag) (S511).

次いで、メインCPU101は、ART抽籤に当籤したか否かを判別する(S512)。S512において、メインCPU101が、ART抽籤に当籤しなかったと判別したとき(S512がNO判定の場合)、メインCPU101は、後述のS518の処理を行う。 Next, the main CPU 101 determines whether or not the ART lottery has been won (S512). In S512, when the main CPU 101 determines that the ART lottery has not been won (NO determination in S512), the main CPU 101 performs processing in S518, which will be described later.

一方、S512において、メインCPU101が、ART抽籤に当籤したと判別したとき(S512がYES判定の場合)、メインCPU101は、ARTセット数に「1」を加算し、CTセット数に「1」を加算する(S513)。次いで、メインCPU101は、S512のART抽籤においてフリーズに当籤したか否かを判別する(S514)。 On the other hand, in S512, when the main CPU 101 determines that the ART lottery has been won (YES in S512), the main CPU 101 adds "1" to the number of ART sets and "1" to the number of CT sets. Add (S513). Next, the main CPU 101 determines whether or not Freeze was won in the ART lottery at S512 (S514).

S514において、メインCPU101が、フリーズに当籤しなかったと判別したとき(S514がNO判定の場合)、メインCPU101は、後述のS516の処理を行う。一方、S514において、メインCPU101が、フリーズに当籤したと判別したとき(S514がYES判定の場合)、メインCPU101は、遊技の進行を一時的に停止するフリーズ処理を行う(S515)。 In S514, when the main CPU 101 determines that the freeze has not been won (NO determination in S514), the main CPU 101 performs processing in S516, which will be described later. On the other hand, when the main CPU 101 determines in S514 that the player has won the freeze (YES in S514), the main CPU 101 performs a freeze process to temporarily stop the progress of the game (S515).

S515の処理後又はS514がNO判定の場合、メインCPU101は、ARTレベル決定テーブル(図48A参照)を参照してARTレベルの抽籤処理を行い、その抽籤結果(ARTレベル)をセットする(S516)。次いで、メインCPU101は、次遊技の遊技状態にART準備状態をセットする(S517)。そして、S517の処理後、メインCPU101は、CZ3中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 After the process of S515 or if the determination is NO in S514, the main CPU 101 performs the ART level lottery process with reference to the ART level determination table (see FIG. 48A), and sets the lottery result (ART level) (S516). . Next, the main CPU 101 sets the ART preparation state to the gaming state of the next game (S517). After the process in S517, the main CPU 101 ends the CZ3 process and also ends the CZ process at start (see FIG. 113).

ここで再度、S512の処理に戻って、S512がNO判定の場合、メインCPU101は、CZゲーム数カウンタの値を1減算する(S518)。次いで、メインCPU101は、CZゲーム数カウンタの値が「0」であるか否かを判別する(S519)。 Here, returning to the process of S512 again, if the determination in S512 is NO, the main CPU 101 subtracts 1 from the value of the CZ game number counter (S518). Next, the main CPU 101 determines whether the value of the CZ game number counter is "0" (S519).

S519において、メインCPU101が、CZゲーム数カウンタの値が「0」でないと判別したとき(S519がNO判定の場合)、メインCPU101は、CZ3中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 In S519, when the main CPU 101 determines that the value of the CZ game number counter is not "0" (NO in S519), the main CPU 101 ends the CZ3 mid-processing and starts the CZ mid-start processing (Fig. 113) is also terminated.

一方、S519において、メインCPU101が、CZゲーム数カウンタの値が「0」であると判別したとき(S519がYES判定の場合)、メインCPU101は、ARTセット数に「1」を加算し、ARTレベル決定テーブル(図48A参照)を参照してARTレベルの抽籤を行い、その抽籤結果をセットする(S520)。次いで、メインCPU101は、次遊技の遊技状態にART準備状態をセットする(S521)。そして、S521の処理後、メインCPU101は、CZ3中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 On the other hand, in S519, when the main CPU 101 determines that the value of the CZ game number counter is "0" (YES in S519), the main CPU 101 adds "1" to the number of ART sets, and The ART level is determined by referring to the level determination table (see FIG. 48A), and the determination result is set (S520). Next, the main CPU 101 sets the ART preparation state to the gaming state of the next game (S521). After the process in S521, the main CPU 101 ends the CZ3 process and also ends the CZ process at start (see FIG. 113).

[通常ART中スタート時処理]
次に、図117を参照して、状態別制御処理(図104参照)中のS411で行う通常ART中スタート時処理について説明する。なお、図117は、通常ART中スタート時処理の手順を示すフローチャートである。
[Processing at the start during normal ART]
Next, with reference to FIG. 117, the normal ART start time process performed in S411 in the state-specific control process (see FIG. 104) will be described. Note that FIG. 117 is a flowchart showing the procedure of the process at the start during normal ART.

まず、メインCPU101は、ART継続ゲーム数カウンタの値に「1」を加算する(S531)。なお、ART継続ゲーム数カウンタは、通常ARTが継続したゲーム数(消化ゲーム数)を計数するカウンタである。また、本実施形態では、ART継続ゲーム数カウンタの他に、通常ARTが継続可能なゲーム数を計数するART終了ゲーム数カウンタも設ける。そして、本実施形態のパチスロ1では、ART継続ゲーム数カウンタの値とART終了ゲーム数カウンタの値とを比較し、ART継続ゲーム数カウンタの値がART終了ゲーム数カウンタの値に到達すると、ART遊技状態が終了する。 First, the main CPU 101 adds "1" to the value of the ART continuation game counter (S531). Note that the ART continued games counter is a counter that normally counts the number of games continued by ART (number of games played). Furthermore, in this embodiment, in addition to the ART continuation game counter, an ART end game counter is also provided to count the number of games in which ART can be continued normally. In Pachislot 1 of the present embodiment, the value of the ART continuation game number counter and the value of the ART end game number counter are compared, and when the value of the ART continuation game number counter reaches the value of the ART end game number counter, the ART The gaming state ends.

次いで、メインCPU101は、ART中CT抽籤テーブル(図50参照)を参照し、現在のCT抽籤状態及び内部当籤役(サブフラグ)に基づいてCT抽籤処理を行う(S532)。次いで、メインCPU101は、CT抽籤に当籤したか否かを判別する(S533)。S533において、メインCPU101が、CT抽籤に当籤しなかったと判別したとき(S533がNO判定の場合)、メインCPU101は、後述のS536の処理を行う。 Next, the main CPU 101 refers to the CT lottery table during ART (see FIG. 50) and performs CT lottery processing based on the current CT lottery state and internal winning combination (sub-flag) (S532). Next, the main CPU 101 determines whether or not the CT lottery has been won (S533). In S533, when the main CPU 101 determines that the CT lottery has not been won (NO determination in S533), the main CPU 101 performs processing in S536, which will be described later.

一方、S533において、メインCPU101が、CT抽籤に当籤したと判別したとき(S533がYES判定の場合)、メインCPU101は、CTセット数に「1」を加算し、CTゲーム数カウンタの値に「8」をセットする(S534)。次いで、メインCPU101は、次遊技の遊技状態に当籤した種別のCTをセットする(S535)。 On the other hand, in S533, when the main CPU 101 determines that the CT lottery has been won (YES in S533), the main CPU 101 adds "1" to the number of CT sets, and adds "1" to the value of the CT game number counter. 8" (S534). Next, the main CPU 101 sets the CT of the winning type in the game state of the next game (S535).

S535の処理後又はS533がNO判定の場合、メインCPU101は、ARTレベル決定テーブル(図48B参照)を参照し、ART継続ゲーム数カウンタの値に基づいてARTレベルを抽籤し、その抽籤結果をセットする(S536)。次いで、メインCPU101は、通常ART中高確率抽籤テーブル(図49参照)を参照し、現在のCT抽籤状態及び内部当籤役(サブフラグ)に基づいて、移行先のCT抽籤状態を抽籤し、その抽籤結果をセットする(S537)。 After the process of S535 or when the determination is NO in S533, the main CPU 101 refers to the ART level determination table (see FIG. 48B), randomly selects the ART level based on the value of the ART continuation games counter, and sets the lottery result. (S536). Next, the main CPU 101 refers to the normal ART medium/high probability lottery table (see FIG. 49), randomly selects the transfer destination CT lottery state based on the current CT lottery state and internal winning combination (sub-flag), and selects the lottery result. is set (S537).

次いで、メインCPU101は、通常ART中上乗せ抽籤テーブル(図51参照)を参照し、内部当籤役(サブフラグ)に基づいてARTゲーム数の上乗せ抽籤処理を行う(S538)。次いで、メインCPU101は、上乗せ抽籤に当籤したか否かを判別する(S539)。 Next, the main CPU 101 refers to the normal ART add-on lottery table (see FIG. 51) and performs an add-on lottery process for the number of ART games based on the internal winning combination (sub flag) (S538). Next, the main CPU 101 determines whether or not the additional lottery has been won (S539).

S539において、メインCPU101が、上乗せ抽籤に当籤しなかったと判別したとき(S539がNO判定の場合)、メインCPU101は、後述のS541の処理を行う。一方、S539において、メインCPU101が、上乗せ抽籤に当籤したと判別したとき(S539がYES判定の場合)、メインCPU101は、当籤結果をART終了ゲーム数カウンタに加算する(S540)。 In S539, when the main CPU 101 determines that the additional lottery has not been won (NO determination in S539), the main CPU 101 performs processing in S541, which will be described later. On the other hand, in S539, when the main CPU 101 determines that the additional lottery has been won (YES in S539), the main CPU 101 adds the winning result to the ART completed game counter (S540).

S540の処理後又はS539がNO判定の場合、メインCPU101は、ART継続ゲーム数カウンタの値が、ART終了ゲーム数カウンタの値に達したか否かを判定する(S541)。S541において、メインCPU101が、ART継続ゲーム数カウンタの値が、ART終了ゲーム数カウンタの値に達していないと判別したとき(S541がNO判定の場合)、メインCPU101は、通常ART中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 After the process of S540 or if the determination is NO in S539, the main CPU 101 determines whether the value of the ART continuation games counter has reached the value of the ART completed games counter (S541). In S541, when the main CPU 101 determines that the value of the ART continuation games counter has not reached the value of the ART finished games counter (if NO in S541), the main CPU 101 performs normal ART start processing. At the same time, the state-specific control processing (see FIG. 104) also ends.

一方、S541において、メインCPU101が、ART継続ゲーム数カウンタの値が、ART終了ゲーム数カウンタの値に達したと判別したとき(S541がYES判定の場合)、メインCPU101は、ARTセット数を1減算する(S542)。次いで、メインCPU101は、ART終了時の状態をセットする(S543)。そして、S543の処理後、メインCPU101は、通常ART中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 On the other hand, in S541, when the main CPU 101 determines that the value of the ART continuation games counter has reached the value of the ART finished games counter (YES in S541), the main CPU 101 increases the number of ART sets by 1. Subtract (S542). Next, the main CPU 101 sets the state at the end of ART (S543). After the processing in S543, the main CPU 101 ends the normal ART start processing and also ends the state-specific control processing (see FIG. 104).

[CT中スタート時処理]
次に、図118を参照して、状態別制御処理(図104参照)中のS413で行うCT中スタート時処理について説明する。なお、図118は、CT中スタート時処理の手順を示すフローチャートである。
[Processing at start during CT]
Next, with reference to FIG. 118, the process at the start during CT performed in S413 in the state-specific control process (see FIG. 104) will be described. Note that FIG. 118 is a flowchart showing the procedure of the process at the start during CT.

まず、メインCPU101は、CT中上乗せ抽籤テーブル(図55参照)を参照し、内部当籤役(サブフラグ)に基づいてARTゲーム数の上乗せ抽籤を行う(S551)。次いで、メインCPU101は、上乗せ抽籤に当籤したか否かを判別する(S552)。 First, the main CPU 101 refers to the CT additional lottery table (see FIG. 55) and performs an additional lottery for the number of ART games based on the internal winning combination (sub flag) (S551). Next, the main CPU 101 determines whether or not the additional lottery has been won (S552).

S552において、メインCPU101が、上乗せ抽籤に当籤しなかったと判別したとき(S552がNO判定の場合)、メインCPU101は、後述のS556の処理を行う。一方、S552において、メインCPU101が、上乗せ抽籤に当籤したと判別したとき(S552がYES判定の場合)、メインCPU101は、当籤結果をART終了ゲーム数カウンタに加算する(S553)。なお、上述したように、本実施形態のパチスロ1では、同一のCT中にサブフラグ「3連チリリプ(3連チリリプA又は3連チリリプB)」に当籤した回数が増えるほど、1回の抽籤当りの上乗せ量が増える。 In S552, when the main CPU 101 determines that the additional lottery has not been won (NO determination in S552), the main CPU 101 performs processing in S556, which will be described later. On the other hand, in S552, when the main CPU 101 determines that the additional lottery has been won (YES in S552), the main CPU 101 adds the winning result to the ART completed game counter (S553). As described above, in the Pachislot 1 of the present embodiment, the more times the sub-flag "Triple Chirilip (Triple Chirilip A or Triple Chirilip B)" is won during the same CT, the more the number of wins per lottery increases. The amount of addition will increase.

S553の処理後、メインCPU101は、内部当籤役がサブフラグEX「3連チリリプ」(又は「確定役」)に対応する役であるか否か、すなわち、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」であり、かつ、図111中のS444のフラグ変換抽籤処理に当籤したか否かを判別する(S554)。 After the process of S553, the main CPU 101 determines whether the internal winning combination is a combination corresponding to the sub-flag EX "3-in-a-row" (or "determined combination"), that is, whether the internal winning combination is "F_Probable Chirip" or "F_1". It is determined whether the flag conversion lottery process of S444 in FIG. 111 has been won (S554).

S554において、メインCPU101が、内部当籤役がサブフラグEX「3連チリリプ」に対応する役でないと判別したとき(S554がNO判定の場合)、メインCPU101は、CT中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 In S554, when the main CPU 101 determines that the internal winning combination is not a combination corresponding to the sub-flag EX "Triple Chirip" (if NO in S554), the main CPU 101 ends the process at the start during CT, and The state-specific control process (see FIG. 104) also ends.

一方、S554において、メインCPU101が、内部当籤役がサブフラグEX「3連チリリプ」に対応する役であると判別したとき(S554がYES判定の場合)、メインCPU101は、CTゲーム数カウンタの値に「1」を加算する(S555)。そして、S555の処理後、メインCPU101は、CT中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 On the other hand, in S554, when the main CPU 101 determines that the internal winning combination corresponds to the sub-flag EX "Triple Chirilip" (YES in S554), the main CPU 101 changes the value of the CT game number counter to Add "1" (S555). After the processing in S555, the main CPU 101 ends the CT start time processing and also ends the state-specific control processing (see FIG. 104).

ここで再度、S552の処理に戻って、S552がNO判定の場合、メインCPU101は、CT中CT抽籤処理を行う(S556)。この処理では、メインCPU101は、主に、CTセット数の上乗せ抽籤を行う。なお、CT中CT抽籤処理の詳細については、後述の図119を参照しながら後で説明する。 Here, returning to the process of S552 again, if the determination in S552 is NO, the main CPU 101 performs a CT-in-CT lottery process (S556). In this process, the main CPU 101 mainly performs an additional lottery for the number of CT sets. Note that details of the CT lottery process during CT will be described later with reference to FIG. 119, which will be described later.

次いで、メインCPU101は、CTゲーム数カウンタの値を1減算する(S557)。次いで、メインCPU101は、CTゲーム数カウンタの値が「0」であるか否かを判別する(S558)。 Next, the main CPU 101 subtracts 1 from the value of the CT game number counter (S557). Next, the main CPU 101 determines whether the value of the CT game number counter is "0" (S558).

S558において、メインCPU101が、CTゲーム数カウンタの値が「0」でないと判別したとき(S558がNO判定の場合)、メインCPU101は、CT中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。一方、S558において、メインCPU101が、CTゲーム数カウンタの値が「0」であると判別したとき(S558がYES判定の場合)、メインCPU101は、CTセット数が「1」以上であるか否かを判別する(S559)。 In S558, when the main CPU 101 determines that the value of the CT game number counter is not "0" (NO in S558), the main CPU 101 ends the CT start processing and also starts the state-specific control processing ( (see FIG. 104) also ends. On the other hand, in S558, when the main CPU 101 determines that the value of the CT game number counter is "0" (in the case of YES determination in S558), the main CPU 101 determines whether the number of CT sets is "1" or more. (S559).

S559において、メインCPU101が、CTセット数が「1」以上であると判別したとき(S559がYES判定の場合)、メインCPU101は、CTセット数を1減算する(S560)。次いで、メインCPU101は、CTゲーム数カウンタの値に「8」をセットする(S561)。そして、S561の処理後、メインCPU101は、CT中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 In S559, when the main CPU 101 determines that the number of CT sets is "1" or more (YES in S559), the main CPU 101 subtracts 1 from the number of CT sets (S560). Next, the main CPU 101 sets the value of the CT game number counter to "8" (S561). After the processing in S561, the main CPU 101 ends the CT start time processing and also ends the state-specific control processing (see FIG. 104).

一方、S559において、メインCPU101が、CTセット数が「1」以上でないと判別したとき(S559がNO判定の場合)、メインCPU101は、次遊技の遊技状態に通常ARTをセットする(S562)。そして、S562の処理後、メインCPU101は、CT中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 On the other hand, in S559, when the main CPU 101 determines that the number of CT sets is not "1" or more (NO in S559), the main CPU 101 sets normal ART to the gaming state of the next game (S562). After the processing in S562, the main CPU 101 ends the CT start processing and also ends the state-specific control processing (see FIG. 104).

[CT中CT抽籤処理]
次に、図119を参照して、CT中スタート時処理(図118参照)中のS556で行うCT中CT抽籤処理について説明する。なお、図119は、CT中CT抽籤処理の手順を示すフローチャートである。
[CT lottery process during CT]
Next, referring to FIG. 119, description will be given of the CT during CT lottery process performed in S556 during the start time process during CT (see FIG. 118). Note that FIG. 119 is a flowchart showing the procedure of the CT lottery process during CT.

まず、メインCPU101は、CT中CT抽籤テーブルをセットする(S571)。なお、ここで、セットされるCT中CT抽籤テーブルは、上記図56で説明したCT中セット数上乗せ抽籤テーブルであるが、ソースプログラム上で実際にセットされるCT中CT抽籤テーブル(CT中セット数上乗せ抽籤テーブル)の構成については、後述の図122を参照しながら後で説明する。 First, the main CPU 101 sets a CT-in-CT lottery table (S571). Note that the CT in CT lottery table that is set here is the CT in set number addition lottery table explained in FIG. The configuration of the number addition lottery table will be described later with reference to FIG. 122, which will be described later.

次いで、メインCPU101は、テーブルデータ取得処理を行う(S572)。この処理では、メインCPU101は、CT中CT抽籤処理で参照する抽籤テーブルのアドレスを取得する。なお、テーブルデータ取得処理の詳細については、後述の図120を参照しながら後で説明する。 Next, the main CPU 101 performs table data acquisition processing (S572). In this process, the main CPU 101 acquires the address of the lottery table to be referenced in the CT-in-CT lottery process. Note that details of the table data acquisition process will be described later with reference to FIG. 120, which will be described later.

次いで、メインCPU101は、1バイト抽籤処理を行う(S573)。この処理では、メインCPU101は、CTセットの上乗せ抽籤を行う。なお、1バイト抽籤処理の詳細については、後述の図123を参照しながら後で説明する。 Next, the main CPU 101 performs a 1-byte lottery process (S573). In this process, the main CPU 101 performs an additional lottery for CT sets. Note that details of the 1-byte lottery process will be described later with reference to FIG. 123, which will be described later.

次いで、メインCPU101は、1バイト抽籤処理に当籤したか否かを判別する(S574)。S574において、メインCPU101が、1バイト抽籤処理に当籤しなかったと判別したとき(S574がNO判定の場合)、メインCPU101は、CT中CT抽籤処理を終了し、処理をCT中スタート時処理(図118参照)のS557に移す。 Next, the main CPU 101 determines whether or not the 1-byte lottery process has been won (S574). In S574, when the main CPU 101 determines that there is no winning in the 1-byte lottery process (if NO in S574), the main CPU 101 ends the CT in CT lottery process and starts the process in the CT start time process (Fig. The process moves to S557 (see 118).

一方、S574において、メインCPU101が、1バイト抽籤処理に当籤したと判別したとき(S574がYES判定の場合)、メインCPU101は、CTセット数に「1」を加算する(S575)。そして、S575の処理後、メインCPU101は、CT中CT抽籤処理を終了し、処理をCT中スタート時処理(図118参照)のS557に移す。 On the other hand, when the main CPU 101 determines in S574 that the 1-byte lottery process has been won (YES in S574), the main CPU 101 adds "1" to the number of CT sets (S575). After the process of S575, the main CPU 101 ends the CT during CT lottery process and moves the process to S557 of the process at the start during CT (see FIG. 118).

[テーブルデータ取得処理]
次に、図120~図122を参照して、CT中CT抽籤処理(図119参照)中のS572で行うテーブルデータ取得処理について説明する。図120は、テーブルデータ取得処理の手順を示すフローチャートである。また、図121は、テーブルデータ取得処理を実行するためのソースプログラムの一例を示す図であり、図122は、CT中CT抽籤処理及びテーブルデータ取得処理のソースプログラム上で、実際に参照されるCT中CT抽籤テーブル(図56で説明したCT中セット数上乗せ抽籤テーブルに対応)の構成の一例を示す図である。なお、図122に示すCT中CT抽籤テーブルに格納されている具体的な各種抽籤値は一例である。
[Table data acquisition process]
Next, with reference to FIGS. 120 to 122, the table data acquisition process performed in S572 during the CT-in-CT lottery process (see FIG. 119) will be described. FIG. 120 is a flowchart showing the procedure of table data acquisition processing. Further, FIG. 121 is a diagram showing an example of a source program for executing the table data acquisition process, and FIG. 122 is a diagram that is actually referred to on the source program for the CT lottery process during CT and the table data acquisition process. 57 is a diagram illustrating an example of the configuration of a CT during CT lottery table (corresponding to the CT during CT set number addition lottery table described in FIG. 56); FIG. Note that the specific various lottery values stored in the CT-in-CT lottery table shown in FIG. 122 are merely examples.

なお、本実施形態において、CT中CT抽籤処理で参照する抽籤値を取得する際、2段階のアドレス算出処理(1段階目及び2段階目のテーブルデータ取得処理)を経て、抽籤値が格納されているアドレスを算出する。まず、1段階目のテーブルデータ取得処理(後述のS582及びS583の処理)では、内部当籤役(実際にはサブフラグD)に対応付けられた「選択値(1バイト)」が取得される。なお、選択値には、内部当籤役の種別毎に設けられ、内部当籤役が抽籤対象であるか否かが判別可能であり且つ内部当籤役に対応付けられた抽籤テーブルの配置先を指定可能な値(相対値)が規定される。また、本実施形態では、CT中CT抽籤処理の抽籤結果が非当籤となる内部当籤役(実際にはサブフラグD)に対して予め選択値「0」を規定し、それらの内部当籤役を1段階目のテーブルデータ取得処理の時点で「ハズレ」として扱う。そして、2段階目のテーブルデータ取得処理(後述のS585~S587の処理)では、「0」以外の選択値が規定された内部当籤役の抽籤値が格納されたアドレスが算出される(抽籤テーブルの基準アドレス(2バイト)から相対値(選択値)を加算したアドレスが算出される)。 In addition, in this embodiment, when acquiring the lottery value to be referenced in the CT lottery process during CT, the lottery value is stored after going through two stages of address calculation processing (first stage and second stage table data acquisition process). Calculate the address. First, in the first stage of table data acquisition processing (processing of S582 and S583 described later), a "selection value (1 byte)" associated with an internal winning combination (actually sub-flag D) is acquired. The selection value is provided for each type of internal winning combination, and it is possible to determine whether or not the internal winning combination is a lottery target, and it is also possible to specify the location of the lottery table associated with the internal winning combination. A value (relative value) is specified. In addition, in this embodiment, a selection value "0" is defined in advance for internal winning combinations (actually sub-flag D) for which the lottery result of the CT lottery process during CT is non-winning, and these internal winning combinations are set to 1. It is treated as a "miss" at the stage of table data acquisition processing. Then, in the second stage of table data acquisition processing (processing of S585 to S587 described later), an address where the lottery value of the internal winning combination for which a selection value other than "0" is specified is calculated (the lottery table The address is calculated by adding the relative value (selected value) from the reference address (2 bytes) of .

まず、メインCPU101は、CT中CT抽籤選択テーブル(不図示)を参照して、CT中CT抽籤テーブルのアドレスを算出するための1段階目及び2段階目の加算選択データのアドレス、並びに、CT抽籤の抽籤回数(本実施形態では、2回)を取得する(S581)。次いで、メインCPU101は、1段階目の加算選択データのアドレスをCT中CT抽籤テーブルのアドレスに加算して、1段階目の選択アドレスを算出する(S582)。 First, the main CPU 101 refers to the CT-in-CT lottery selection table (not shown), and calculates the addresses of the first and second stage addition selection data for calculating the address of the CT-in-CT lottery table, and the CT in-CT lottery selection table (not shown). The number of times the lottery has been drawn (in this embodiment, twice) is acquired (S581). Next, the main CPU 101 adds the address of the first-stage addition selection data to the address of the CT-in-CT lottery table to calculate the first-stage selection address (S582).

次いで、メインCPU101は、算出した1段階目の選択アドレスに格納されている選択値を取得する(S583)。次いで、メインCPU101は、選択値が「0」であるか否かを判別する(S584)。 Next, the main CPU 101 obtains the selection value stored in the calculated first-stage selection address (S583). Next, the main CPU 101 determines whether the selected value is "0" (S584).

S584において、メインCPU101が、選択値が「0」であると判別したとき(S584がYES判定の場合)、メインCPU101は、テーブルデータ取得処理を終了し、処理をCT中CT抽籤処理(図119参照)のS573に移す。 In S584, when the main CPU 101 determines that the selected value is "0" (YES in S584), the main CPU 101 ends the table data acquisition process, and starts the CT lottery process during CT (FIG. 119). (see), the process moves to S573.

一方、S584において、メインCPU101が、選択値が「0」でないと判別したとき(S584がNO判定の場合)、メインCPU101は、選択アドレスに選択値を加算して、2段階目の選択アドレスを算出する(S585)。次いで、メインCPU101は、2段階目の選択アドレスに2段階目の加算選択データのアドレスを加算して、選択アドレスを算出する(S586)。 On the other hand, in S584, when the main CPU 101 determines that the selected value is not "0" (NO in S584), the main CPU 101 adds the selected value to the selected address to set the selected address in the second stage. Calculate (S585). Next, the main CPU 101 adds the address of the second-stage addition selection data to the second-stage selection address to calculate a selection address (S586).

次いで、メインCPU101は、S586で算出した選択アドレスに格納されている選択値を取得し、該選択値を選択アドレスに加算して、CT中CT抽籤テーブル内において参照するアドレスを算出する(S587)。そして、S587の処理後、メインCPU101は、テーブルデータ取得処理を終了し、処理をCT中CT抽籤処理(図119参照)のS573に移す。 Next, the main CPU 101 obtains the selection value stored in the selection address calculated in S586, adds the selection value to the selection address, and calculates the address to be referenced in the CT lottery table during CT (S587). . After the process of S587, the main CPU 101 ends the table data acquisition process and moves the process to S573 of CT lottery process during CT (see FIG. 119).

本実施形態では、上述のようにしてテーブルデータ取得処理が行われる。そして、上述したテーブルデータ取得処理は、メインCPU101が、図121のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, table data acquisition processing is performed as described above. The table data acquisition process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 121.

その中で、1段階目のテーブルデータ取得処理(S581~S584の処理)では、図122に示すCT中CT当籤抽籤テーブル中のアドレス「dCTCTSTTB」~「dCTCTS_RER-1」までの領域に格納されたテーブル(当籤役別テーブル選択相対テーブル)が参照される。また、当籤役別テーブル選択相対テーブル(抽籤テーブル選択テーブル)内において、CT当籤がハズレとなる各役(サブフラグD「ハズレ」、「サボテン」、「弱チェリー」、「強チェリー」、「確定役」、「3連チリリプ」)の選択テーブルのアドレスには、上述した選択値(相対値)として「0」が格納される。そして、1段階目のテーブルデータ取得処理(アドレス算出処理)では、選択値が「0」である場合には、抽籤結果を「ハズレ」にする(上記S584の判定処理参照)。 Among them, in the first stage table data acquisition process (processing from S581 to S584), the data stored in the area from addresses "dCTCTSTTB" to "dCTCTS_RER-1" in the CT-in-CT lottery table shown in FIG. The table (table selection relative table by winning combination) is referred to. In addition, in the table selection relative table by winning combination (lottery table selection table), each combination in which CT winning is a loss (sub-flag D "loss", "cactus", "weak cherry", "strong cherry", "confirmed combination") "," "Triple Chirilip") "0" is stored as the above-mentioned selection value (relative value) at the address of the selection table. In the first stage table data acquisition process (address calculation process), if the selection value is "0", the lottery result is set as a "loss" (see the determination process in S584 above).

上記構成のCT中CT当籤抽籤テーブルでは、1段階目のテーブルデータ取得処理で参照する当籤役別テーブル選択相対テーブルにおいて、役の種別だけで「ハズレ」を設定することができるので、抽籤テーブルに「ハズレ」役の抽籤値を規定する必要がなくなる。それゆえ、本実施形態では、CT中CT当籤抽籤テーブルにおいて、「ハズレ」役の抽籤値データ(「0」)を格納する必要が無くなり、メインROM102のテーブル領域の容量を節約することができる。 In the above-configured CT winning lottery table, in the winning combination table selection relative table that is referenced in the first stage table data acquisition process, "loss" can be set just by the type of winning combination, so the lottery table There is no need to specify the lottery value for the "losing" role. Therefore, in this embodiment, there is no need to store the lottery value data ("0") for the "losing" combination in the CT winning lottery table during CT, and the capacity of the table area of the main ROM 102 can be saved.

また、2段階目(サブフラグD「リーチ目リプ」取得時)のテーブルデータ取得処理(S585~S587の処理)中のS587の処理では、算出された抽籤テーブルアドレスに基づいて、図122に示すCT中CT当籤抽籤テーブル(図56のCT中セット数上乗せ抽籤テーブルに対応)内から、通常CT状態時に用いる抽籤テーブル(先頭アドレス「dNMCTCTS_RER」)又は高確率CT状態の抽籤テーブル(先頭アドレス「dSPCTCTS_RER」)の一方が選択される。 In addition, in the process of S587 in the table data acquisition process (processes of S585 to S587) in the second stage (when obtaining the sub-flag D "reach number reply"), based on the calculated lottery table address, the CT shown in FIG. From the medium CT lottery table (corresponding to the CT medium set number addition lottery table in FIG. 56), the lottery table used in the normal CT state (starting address "dNMCTCTS_RER") or the lottery table for the high probability CT state (starting address "dSPCTCTS_RER") ) is selected.

高確率CT状態時に用いる抽籤テーブルでは、図122に示すように、先頭アドレス「dSPCTCTS_RER」の次のアドレス領域に1バイトデータからなる「判定ビット」(判定データ)が格納される。判定ビットには、抽籤対象の抽籤値が格納されたアドレスの範囲を示すデータが格納される。図122に示す例のように、高確率CT状態の抽籤テーブルの「判定ビット」の格納領域の次のアドレスにのみ抽籤対象(高確CT)の抽籤値が格納されている場合には、判定ビットの格納領域には、ビット0にのみ「1」が格納された1バイトデータ「00000001B」が判定ビットとして格納される。一方、通常CT状態時に用いる抽籤テーブルのように、判定ビットの格納領域の次のアドレス及び次々アドレスに抽籤対象(高確CT及び通常CT)の抽籤値が格納されている場合には、図122に示すように、判定ビットの格納領域には、ビット0及び1にのみ「1」が格納された1バイトデータ「00000011B」が判定ビットとして格納される。このような判定ビットを設けた場合、抽籤テーブルにおいて、判定ビットにおいてビットデータが「0」となるアドレスの領域に抽籤対象外の抽籤値データを格納する必要が無くなる。 In the lottery table used in the high probability CT state, as shown in FIG. 122, a "judgment bit" (judgment data) consisting of 1-byte data is stored in the address area next to the start address "dSPCTCTS_RER". The determination bit stores data indicating the range of addresses in which the lottery value of the lottery target is stored. As in the example shown in FIG. 122, if the lottery value of the lottery target (high probability CT) is stored only in the next address of the "judgment bit" storage area of the lottery table in the high probability CT state, the In the bit storage area, 1-byte data "00000001B" in which "1" is stored only in bit 0 is stored as a determination bit. On the other hand, when the lottery values of the lottery targets (high accuracy CT and normal CT) are stored in the next address and successive addresses of the judgment bit storage area, as in the lottery table used in the normal CT state, as shown in FIG. As shown in FIG. 2, 1-byte data "00000011B" in which "1" is stored only in bits 0 and 1 is stored as a determination bit in the determination bit storage area. When such a determination bit is provided, there is no need to store lottery value data that is not a lottery target in the lottery table in the area of the address where the bit data in the determination bit is "0".

さらに、高確率CT状態時に用いる抽籤テーブルでは、図122に示すように、「判定ビット」の次のアドレス「dSPCTCTS_RER+2」に高確率CT当籤の抽籤値が格納され、高確率CT当籤の抽籤値としてアドレス「cABS_HIT」に規定されたデータが格納される。本実施形態では、このアドレス「cABS_HIT」に規定されているデータは、当籤確定(100%当籤)を示すデータ(以下、「確定データ」という)である。また、本実施形態では、CT中CT当籤抽籤テーブルにおいてハズレ用の抽籤値データ(「0」)を設ける必要がないので、図122に示すように、アドレス「cABS_HIT」に規定されている確定データに「0」を規定することができる。すなわち、上記構成のCT中CT当籤抽籤テーブルでは、抽籤値「0」を確定データとして使用することができる。 Furthermore, in the lottery table used in the high probability CT state, as shown in FIG. 122, the lottery value of the high probability CT win is stored in the address "dSPCTCTS_RER+2" next to the "judgment bit", and the lottery value of the high probability CT win is stored as the lottery value of the high probability CT win. Data specified at address "cABS_HIT" is stored. In this embodiment, the data specified in this address "cABS_HIT" is data indicating a confirmed winning (100% winning) (hereinafter referred to as "confirmed data"). In addition, in this embodiment, there is no need to provide lottery value data ("0") for losers in the CT winning lottery table during CT, so as shown in FIG. "0" can be specified for "0". That is, in the CT-in-CT winning lottery table configured as described above, the lottery value "0" can be used as confirmed data.

なお、図56のCT中セット数上乗せ抽籤テーブルに説明したように、本実施形態では、高確率CT状態時のCT中セット数上乗せ抽籤では、必ず、「高確率CT当籤」が決定される。それゆえ、本実施形態では、ソースプログラム上では、図122に示すCT中CT当籤抽籤テーブルにおいて、高確率CT当籤の抽籤値として確定データを格納することができる。 Note that, as explained in the CT number addition lottery table in FIG. 56, in this embodiment, in the CT number addition lottery in the high probability CT state, a "high probability CT win" is always determined. Therefore, in this embodiment, on the source program, confirmed data can be stored as a lottery value of a high-probability CT win in the CT-in-CT win lottery table shown in FIG. 122.

上述した2段階目(サブフラグD「リーチ目リプ」取得時)の抽籤テーブルのように、判定ビットを構成する各ビットデータの値により、CT抽籤の抽籤対象役及び抽籤対象外の役(サブフラグD)を判別することにより、抽籤対象外の役の抽籤値データ(ハズレデータ)をテーブルに格納する必要が無くなる。また、抽籤対象役の当籤確率が100%である確定データとしては、抽籤値「0」を用いることができる。これらのことから、本実施形態では、CT中CT当籤抽籤テーブル(CT中セット数上乗せ抽籤テーブル)の容量を圧縮することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。また、本実施形態では、この技術をCT中CT当籤処理で使用する例を説明したが、本発明はこれに限定されず、ART抽籤(図115参照)、ARTゲーム数上乗せ抽籤(図117参照)、後述のCT抽籤(後述の図154参照)及び後述のCZの引き戻し抽籤(後述の図157参照)等で使用してもよい。 As in the lottery table at the second stage (when obtaining the sub-flag D "reach number reply"), the values of each bit data configuring the determination bits are used to determine the CT lottery winnings and winnings that are not eligible for the lottery (sub-flag D ), it becomes unnecessary to store lottery value data (loss data) for winning combinations that are not eligible for lottery in the table. Moreover, the lottery value "0" can be used as the confirmed data indicating that the winning probability of the lottery target combination is 100%. For these reasons, in this embodiment, it is possible to compress the capacity of the CT winning lottery table during CT (the additional lottery table for the number of sets during CT), and it is possible to secure (increase) free space in the main ROM 102. , it becomes possible to enhance the gameplay by utilizing the increased free space. In addition, in this embodiment, an example has been described in which this technology is used in the CT winning process during CT, but the present invention is not limited to this, and the present invention is not limited to this. ), it may be used in the CT lottery (see FIG. 154, described later), the CZ pullback lottery (see FIG. 157, described later), etc., which will be described later.

[1バイト抽籤処理]
次に、図123及び図124を参照して、CT中CT抽籤処理(図119参照)中のS573で行う1バイト抽籤処理について説明する。図123は、1バイト抽籤処理の手順を示すフローチャートである。また、図124は、1バイト抽籤処理を実行するためのソースプログラムの一例を示す図である。
[1-byte lottery processing]
Next, with reference to FIGS. 123 and 124, the 1-byte lottery process performed in S573 of the CT-in-CT lottery process (see FIG. 119) will be described. FIG. 123 is a flowchart showing the procedure of 1-byte lottery processing. Further, FIG. 124 is a diagram showing an example of a source program for executing the 1-byte lottery process.

まず、メインCPU101は、メインRAM103内の乱数格納領域(不図示)に格納されているCT中CT抽籤用の1バイト乱数値(0~255:乱数回路110の乱数レジスタ4のソフトラッチ乱数)をセットする(S591)。次いで、メインCPU101は、テーブルデータ取得処理中のS587で算出したアドレスに基づいて、CT中CT抽籤テーブルから抽籤判定データ(図122の2段階目に規定されている抽籤テーブル中の判定ビット)を取得する(S592)。また、この処理では、メインCPU101は、抽籤回数の初期値として、判定ビットのビット数「8」をセットする。 First, the main CPU 101 receives a 1-byte random number (0 to 255: soft latch random number of the random number register 4 of the random number circuit 110) for the CT-in-CT lottery stored in the random number storage area (not shown) in the main RAM 103. Set (S591). Next, the main CPU 101 obtains lottery determination data (judgment bits in the lottery table defined in the second stage of FIG. 122) from the CT-in-CT lottery table based on the address calculated in S587 during the table data acquisition process. Acquire (S592). Further, in this process, the main CPU 101 sets the number of determination bits to "8" as the initial value of the number of lotteries.

次いで、メインCPU101は、抽籤判定データが抽籤対象であるか否かを判別する(S593)。この判定処理では、メインCPU101は、現在の抽籤回数に対応付けられた判定ビット内のビットデータを参照し、該ビットデータが「1」であれば、抽籤対象であると判定する。なお、本実施形態では、判定ビット内のビット0~ビット7が、抽籤回数「8」~「1」にそれぞれ対応付けられている。 Next, the main CPU 101 determines whether the lottery determination data is a lottery target (S593). In this determination process, the main CPU 101 refers to the bit data in the determination bit associated with the current lottery count, and if the bit data is "1", determines that the item is eligible for lottery. Note that in this embodiment, bits 0 to 7 in the determination bits are respectively associated with the number of drawings "8" to "1".

S593において、メインCPU101が、抽籤判定データが抽籤対象でないと判別したとき(S593がNO判定の場合)、メインCPU101は、後述のS599の処理を行う。一方、S593において、メインCPU101が、抽籤判定データが抽籤対象であると判別したとき(S593がYES判定の場合)、メインCPU101は、CT中CT抽籤テーブルから抽籤値を取得する(S594)。 In S593, when the main CPU 101 determines that the lottery determination data is not a lottery target (NO determination in S593), the main CPU 101 performs processing in S599, which will be described later. On the other hand, when the main CPU 101 determines in S593 that the lottery determination data is a lottery target (YES in S593), the main CPU 101 acquires a lottery value from the CT-in-CT lottery table (S594).

次いで、メインCPU101は、抽籤値が「0」(当籤確定データ)であるか否かを判別する(S595)。 Next, the main CPU 101 determines whether the lottery value is "0" (winning confirmation data) (S595).

S595において、メインCPU101が、抽籤値が「0」であると判別したとき(S595がYES判定の場合)、メインCPU101は、1バイト抽籤処理を終了し、処理をCT中CT抽籤処理(図119参照)のS574に移す。一方、S595において、メインCPU101が、抽籤値が「0」でないと判別したとき(S595がNO判定の場合)、メインCPU101は、CT抽籤(CTセット数の上乗せ抽籤)処理を行う(S596)。具体的には、メインCPU101は、乱数値(1バイト乱数値)から抽籤値を減算し、その減算結果を乱数値とする。 In S595, when the main CPU 101 determines that the lottery value is "0" (YES in S595), the main CPU 101 ends the 1-byte lottery process and starts the CT lottery process (FIG. 119). (see).). On the other hand, in S595, when the main CPU 101 determines that the lottery value is not "0" (NO in S595), the main CPU 101 performs CT lottery (additional lottery for the number of CT sets) (S596). Specifically, the main CPU 101 subtracts the lottery value from the random number value (1-byte random number value), and uses the result of the subtraction as the random number value.

次いで、メインCPU101は、S596のCT抽籤に当籤したか否かを判別する(S597)。なお、S596のCT抽籤では、メインCPU101は、S596の減算結果が「0」以下となった場合(いわゆる「桁かり」が生じた場合)に、当籤したと判定する。 Next, the main CPU 101 determines whether or not the CT lottery of S596 has been won (S597). In the CT lottery at S596, the main CPU 101 determines that the lottery has been won when the subtraction result at S596 is less than or equal to "0" (when a so-called "digit" occurs).

S597において、メインCPU101が、CT抽籤に当籤したと判別したとき(S597がYES判定の場合)、メインCPU101は、1バイト抽籤処理を終了し、処理をCT中CT抽籤処理(図119参照)のS574に移す。一方、S597において、メインCPU101が、CT抽籤に当籤しなかったと判別したとき(S597がNO判定の場合)、メインCPU101は、CT中CT抽籤テーブル内において参照する抽籤値の格納アドレス(抽籤アドレス)を次の抽籤アドレスに更新する(S598)。 In S597, when the main CPU 101 determines that the CT lottery has been won (YES in S597), the main CPU 101 ends the 1-byte lottery process and continues the CT lottery process (see FIG. 119). Move to S574. On the other hand, when the main CPU 101 determines in S597 that the CT lottery has not been won (NO determination in S597), the main CPU 101 determines the storage address (lottery address) of the lottery value to be referenced in the CT lottery table during CT. is updated to the next lottery address (S598).

S598の処理後又はS593がNO判定の場合、メインCPU101は、抽籤回数を1減算する(S599)。次いで、メインCPU101は、抽籤回数が「0」であるか否かを判別する(S600)。 After the processing in S598 or when the determination in S593 is NO, the main CPU 101 subtracts 1 from the number of lottery draws (S599). Next, the main CPU 101 determines whether the lottery count is "0" (S600).

S600において、メインCPU101が、抽籤回数が「0」でないと判別したとき(S600がNO判定の場合)、メインCPU101は、処理をS593に戻し、S593以降の処理を繰り返す。一方、S600において、メインCPU101が、抽籤回数が「0」であると判別したとき(S600がYES判定の場合)、メインCPU101は、1バイト抽籤処理を終了し、処理をCT中CT抽籤処理(図119参照)のS574に移す。 In S600, when the main CPU 101 determines that the number of drawings is not "0" (NO in S600), the main CPU 101 returns the process to S593 and repeats the process from S593 onwards. On the other hand, in S600, when the main CPU 101 determines that the number of lotteries is "0" (YES in S600), the main CPU 101 ends the 1-byte lottery process, and continues the CT lottery process ( The process moves to S574 (see FIG. 119).

本実施形態では、上述のようにして1バイト抽籤処理が行われる。なお、上述した1バイト抽籤処理は、メインCPU101が、図124のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the 1-byte lottery process is performed as described above. Note that the above-described 1-byte lottery process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 124.

1バイト抽籤処理中のS591の乱数取得処理では、図124に示すように、ソースプログラム上において、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである「LDQ」命令が用いられる。それゆえ、本実施形態では、1バイト抽籤処理においても、Qレジスタ(拡張レジスタ)を用いた命令コードが用いることにより、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができるので、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In the random number acquisition process at S591 during the 1-byte lottery process, as shown in FIG. used. Therefore, in this embodiment, even in the 1-byte lottery process, by using an instruction code using the Q register (extension register), it is possible to access the main ROM 102, main RAM 103, and memory map I/O using direct values. Therefore, the instruction code related to address setting can be omitted, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[BB中スタート時処理]
次に、図125を参照して、状態別制御処理(図104参照)中のS415で行うBB中スタート時処理について説明する。なお、図125は、BB中スタート時処理の手順を示すフローチャートである。
[Processing at start during BB]
Next, with reference to FIG. 125, the process at the start during BB performed in S415 in the state-specific control process (see FIG. 104) will be described. Note that FIG. 125 is a flowchart showing the procedure of the process at the start during BB.

まず、メインCPU101は、ボーナス中ARTゲーム数上乗せ抽籤テーブル(図59参照)を参照し、内部当籤役に基づいてARTゲーム数の上乗せ抽籤処理を行う(S611)。次いで、メインCPU101は、上乗せ抽籤に当籤したか否かを判別する(S612)。 First, the main CPU 101 refers to the ART game number addition lottery table (see FIG. 59) during the bonus, and performs the ART game number addition lottery process based on the internal winning combination (S611). Next, the main CPU 101 determines whether or not the additional lottery has been won (S612).

S612において、メインCPU101が、上乗せ抽籤に当籤しなかったと判別したとき(S612がNO判定の場合)、メインCPU101は、BB中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。一方、S612において、メインCPU101が、上乗せ抽籤に当籤したと判別したとき(S612がYES判定の場合)、メインCPU101は、当籤結果(上乗せゲーム数)をART終了ゲーム数カウンタに加算する(S613)。 In S612, when the main CPU 101 determines that the additional lottery has not been won (NO determination in S612), the main CPU 101 ends the BB start process and also starts the state-specific control process (see FIG. 104). finish. On the other hand, in S612, when the main CPU 101 determines that the additional lottery has been won (YES in S612), the main CPU 101 adds the winning result (number of additional games) to the ART completed game counter (S613) .

次いで、メインCPU101は、ARTセット数が「0」であるか否かを判別する(S614)。S614において、メインCPU101が、ARTセット数が「0」でないと判別したとき(S614がNO判定の場合)、メインCPU101は、BB中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 Next, the main CPU 101 determines whether the number of ART sets is "0" (S614). In S614, when the main CPU 101 determines that the number of ART sets is not "0" (if NO in S614), the main CPU 101 ends the BB start process and starts the state-specific control process (see FIG. 104). ) also ends.

一方、S614において、メインCPU101が、ARTセット数が「0」であると判別したとき(S614がYES判定の場合)、メインCPU101は、ARTセット数に「1」を加算する(S615)。そして、S615の処理後、メインCPU101は、BB中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 On the other hand, when the main CPU 101 determines in S614 that the number of ART sets is "0" (YES in S614), the main CPU 101 adds "1" to the number of ART sets (S615). After the processing in S615, the main CPU 101 ends the BB start processing and also ends the state-specific control processing (see FIG. 104).

[引込優先順位格納処理]
次に、図126及び図127を参照して、メインフロー(図82参照)中のS212で行う引込優先順位格納処理について説明する。図126は、引込優先順位格納処理の手順を示すフローチャートである。また、図127は、引込優先順位格納処理中の後述のS625及びS626の処理を実行するためのソースプログラムの一例を示す図である。
[Attraction priority storage process]
Next, the attraction priority storage process performed in S212 in the main flow (see FIG. 82) will be described with reference to FIGS. 126 and 127. FIG. 126 is a flowchart showing the procedure of the attraction priority ranking storage process. Further, FIG. 127 is a diagram showing an example of a source program for executing the processes of S625 and S626, which will be described later, during the attraction priority ranking storage process.

まず、メインCPU101は、検索リール数に「3」をセットする(S621)。次いで、メインCPU101は、引込優先順位テーブル選択処理を行う(S622)。この処理では、内部当籤役及び作動ストップボタンに基づいて、引込優先順位テーブル(図27参照)が選択される。 First, the main CPU 101 sets the number of search reels to "3" (S621). Next, the main CPU 101 performs attraction priority table selection processing (S622). In this process, the attraction priority order table (see FIG. 27) is selected based on the internal winning combination and the operation stop button.

次いで、メインCPU101は、引込優先順位格納領域選択処理を行う(S623)。この処理では、検索対象のリールの引込優先順位データ格納領域が選択される。次いで、メインCPU101は、図柄チェック数(回数)として「20」をセットする(S624)。 Next, the main CPU 101 performs an attraction priority storage area selection process (S623). In this process, the attraction priority data storage area of the reel to be searched is selected. Next, the main CPU 101 sets "20" as the number of symbol checks (S624).

次いで、メインCPU101は、図柄コード取得処理を行う(S625)。この処理では、図柄チェック数に対応した入賞作動フラグ格納領域及び図柄コード格納領域を参照して、図柄コードを取得する。なお、図柄コード取得処理の詳細については、後述の図128を参照しながら後で説明する。 Next, the main CPU 101 performs a symbol code acquisition process (S625). In this process, the symbol code is acquired by referring to the winning operation flag storage area and the symbol code storage area that correspond to the number of symbol checks. The details of the symbol code acquisition process will be explained later with reference to FIG. 128, which will be described later.

次いで、メインCPU101は、論理積演算処理を行う(S626)。この処理では、メインCPU101は、入賞作動フラグデータの生成処理を行う。論理積演算処理の詳細については、後述の図133を参照しながら後で説明する。 Next, the main CPU 101 performs logical product operation processing (S626). In this process, the main CPU 101 performs a process of generating winning activation flag data. Details of the logical product calculation process will be described later with reference to FIG. 133, which will be described later.

次いで、メインCPU101は、引込優先順位取得処理を行う(S627)。この処理では、メインCPU101は、入賞作動フラグ(入賞役)格納領域(図28~図30参照)内においてビットが「1」にセットされており、かつ、当り要求フラグ格納領域でビットが「1」にされている役について、引込優先順位テーブル(図27参照)を参照して、引込優先順位データを取得する。なお、引込優先順位取得処理の詳細については、後述の図134及び図135を参照しながら後で説明する。 Next, the main CPU 101 performs attraction priority order acquisition processing (S627). In this process, the main CPU 101 sets the bit to "1" in the winning activation flag (winning combination) storage area (see FIGS. 28 to 30), and sets the bit to "1" in the winning request flag storage area. '', the attraction priority order data is obtained by referring to the attraction priority order table (see FIG. 27). Note that details of the attraction priority order acquisition process will be described later with reference to FIGS. 134 and 135, which will be described later.

次いで、メインCPU101は、取得した引込優先順位データをメインRAM103内の引込優先順位データ格納領域(不図示)に格納する(S628)。この際、引込優先順位データは、各優先順位の値と、格納領域のビットとが対応するように引込優先順位データ格納領域に格納される。 Next, the main CPU 101 stores the acquired attraction priority data in an attraction priority data storage area (not shown) in the main RAM 103 (S628). At this time, the attraction priority data is stored in the attraction priority data storage area such that the value of each priority corresponds to the bit of the storage area.

なお、引込優先順位データ格納領域には、メインリールの種類毎に優先順位データの格納領域が設けられる。各引込優先順位データ格納領域には、対応するメインリールの各図柄位置「0」~「19」に応じて決定された引込優先順位データが格納される。本実施形態では、この引込優先順位データ格納領域を参照することにより、停止テーブルに基づいて決定された滑り駒数の他に、より適切な滑り駒数が存在するか否かを検索する。 The attraction priority data storage area is provided with a priority data storage area for each type of main reel. Each attraction priority data storage area stores attraction priority data determined according to each symbol position "0" to "19" of the corresponding main reel. In this embodiment, by referring to this attraction priority order data storage area, it is searched whether or not there is a more appropriate number of sliding pieces in addition to the number of sliding pieces determined based on the stop table.

引込優先順位データ格納領域に格納される優先順位引込データの内容は、引込優先順位データを決定する際に参照された引込優先順位テーブル内の引込優先順位テーブル番号の種類によって異なる。また、引込優先順位データは、その値が大きいほど優先順位が高いことを表す。引込優先順位データを参照することにより、メインリールの周面に配された各図柄間における優先順位の相対的な評価が可能となる。すなわち、引込優先順位データとして最も大きい値が決定されている図柄が最も優先順位の高い図柄となる。したがって、引込優先順位データは、メインリールの周面に配された各図柄間の順位を示すものともいえる。なお、引込優先順位データの値が等しい図柄が複数存在する場合には、優先順序テーブルが規定する優先順序に従って1つの図柄が決定される。 The contents of the priority attraction data stored in the attraction priority data storage area vary depending on the type of attraction priority table number in the attraction priority table referred to when determining the attraction priority data. In addition, the attraction priority data indicates that the larger the value, the higher the priority. By referring to the pull-in priority data, it is possible to make a relative evaluation of the priority among the symbols arranged on the circumference of the main reel. That is, the symbol for which the largest value has been determined as the attraction priority data becomes the symbol with the highest priority. Therefore, the attraction priority order data can be said to indicate the order among the symbols arranged on the circumference of the main reel. Note that if there are a plurality of symbols having the same value of attraction priority data, one symbol is determined according to the priority order defined by the priority order table.

次いで、メインCPU101は、引込優先順位格納領域の更新処理を行う(S629)。この処理では、メインCPU101は、次のチェック図柄の引込優先順位データ格納領域をセットする。次いで、メインCPU101は、図柄チェック数を1減算する(S630)。次いで、メインCPU101は、図柄チェック数が「0」であるか否かを判別する(S631)。 Next, the main CPU 101 performs an update process for the attraction priority storage area (S629). In this process, the main CPU 101 sets the attraction priority order data storage area for the next check symbol. Next, the main CPU 101 subtracts 1 from the number of symbol checks (S630). Next, the main CPU 101 determines whether the number of symbol checks is "0" (S631).

S631において、メインCPU101が、図柄チェック数が「0」でないと判別したとき(S631がNO判定の場合)、メインCPU101は、処理をS625の処理に戻し、S625以降の処理を繰り返す。一方、S631において、メインCPU101が、図柄チェック数が「0」であると判別したとき(S631がYES判定の場合)、メインCPU101は、検索対象リールの変更処理を行う(S632)。 In S631, when the main CPU 101 determines that the number of symbol checks is not "0" (NO in S631), the main CPU 101 returns the process to S625 and repeats the process from S625 onwards. On the other hand, in S631, when the main CPU 101 determines that the number of symbol checks is "0" (YES in S631), the main CPU 101 performs a search target reel change process (S632).

次いで、メインCPU101は、検索リール数を1減算する(S633)。次いで、メインCPU101は、検索リール数が「0」であるか否か、すなわち、全てのメインリールに対して上述した一連の処理が行われたか否かを判別する(S634)。 Next, the main CPU 101 subtracts 1 from the number of search reels (S633). Next, the main CPU 101 determines whether the number of search reels is "0", that is, whether the series of processes described above have been performed on all main reels (S634).

S634において、メインCPU101が、検索リール数が「0」でないと判別したとき(S634がNO判定の場合)、メインCPU101は、処理をS622の処理に戻し、S622以降の処理を繰り返す。一方、S634において、メインCPU101が、検索リール数が「0」であると判別したとき(S634がYES判定の場合)、メインCPU101は、引込優先順位格納処理を終了し、処理をメインフロー(図82参照)のS213に移す。 In S634, when the main CPU 101 determines that the number of search reels is not "0" (NO in S634), the main CPU 101 returns the process to S622 and repeats the process from S622 onwards. On the other hand, in S634, when the main CPU 101 determines that the number of search reels is "0" (YES in S634), the main CPU 101 ends the attraction priority storage process and continues the process in the main flow (Fig. The process moves to S213 (see 82).

本実施形態では、上述のようにして引込優先順位格納処理が行われる。上述した引込優先順位格納処理中のS625及びS626の処理は、メインCPU101が、図127のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the attraction priority storage process is performed as described above. The processes of S625 and S626 during the above-described attraction priority storage process are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 127.

その中で、S626の論理積演算処理は、メインCPU101が図127中のソースコード「CALLF SB_DAND_00」を実行することにより行われる。「CALLF」命令は、上述のようにメインCPU101専用の2バイト命令コードであり、図127中のソースコード「CALLF SB_DAND_00」が実行されると、「SB_DAND_00」で指定されているアドレスに、処理をジャンプさせ、論理積演算処理が開始される。 Among them, the logical product operation process in S626 is performed by the main CPU 101 executing the source code "CALLF SB_DAND_00" in FIG. 127. As mentioned above, the "CALLF" instruction is a 2-byte instruction code dedicated to the main CPU 101, and when the source code "CALLF SB_DAND_00" in FIG. 127 is executed, the process is sent to the address specified by "SB_DAND_00". A jump is made, and logical product operation processing is started.

[図柄コード取得処理]
次に、図128~図132を参照して、引込優先順位格納処理(図126参照)中のS625で行う図柄コード取得処理について説明する。図128は、図柄コード取得処理の手順を示すフローチャートであり、図129は、図柄コード取得処理を実行するためのソースプログラムの一例を示す図である。図130Aは、図柄コード取得処理のソースプログラム上で、実際に参照される第1リール(左リール)図柄配置テーブルの構成の一例を示す図であり、図130Bは、第1リール図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。図131Aは、図柄コード取得処理のソースプログラム上で、実際に参照される第2リール(中リール)図柄配置テーブルの構成の一例を示す図であり、図131Bは、第2リール図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。また、図132Aは、図柄コード取得処理のソースプログラム上で、実際に参照される第3リール(右リール)図柄配置テーブルの構成の一例を示す図であり、図132Bは、第3リール図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。
[Design code acquisition process]
Next, with reference to FIGS. 128 to 132, the symbol code acquisition process performed at S625 in the attraction priority ranking storage process (see FIG. 126) will be described. FIG. 128 is a flowchart showing the procedure of the symbol code acquisition process, and FIG. 129 is a diagram showing an example of a source program for executing the symbol code acquisition process. FIG. 130A is a diagram showing an example of the configuration of the first reel (left reel) symbol arrangement table that is actually referred to on the source program of the symbol code acquisition process, and FIG. 130B is a diagram showing an example of the configuration of the first reel symbol arrangement table set. It is a diagram showing an example of the configuration of a symbol-based winning operation table that is sometimes referred to. FIG. 131A is a diagram showing an example of the configuration of the second reel (middle reel) symbol arrangement table that is actually referred to on the source program of the symbol code acquisition process, and FIG. 131B is a diagram showing an example of the configuration of the second reel symbol arrangement table set. It is a diagram showing an example of the configuration of a symbol-based winning operation table that is sometimes referred to. Further, FIG. 132A is a diagram showing an example of the configuration of the third reel (right reel) symbol arrangement table that is actually referred to on the source program of the symbol code acquisition process, and FIG. 132B is a diagram showing an example of the configuration of the third reel (right reel) symbol arrangement table. It is a diagram showing an example of the configuration of a symbol-based winning operation table that is referred to when setting the table.

まず、メインCPU101は、入賞作動フラグ格納領域のクリア処理を行う(S641)。この処理では、メインCPU101は、入賞作動フラグ格納領域(図28~図30参照)内の全ての格納領域に「0」をセットする。次いで、メインCPU101は、第1リール図柄配置テーブル(図130A参照)をセットする(S642)。 First, the main CPU 101 clears the winning operation flag storage area (S641). In this process, the main CPU 101 sets "0" to all storage areas in the winning operation flag storage area (see FIGS. 28 to 30). Next, the main CPU 101 sets the first reel symbol arrangement table (see FIG. 130A) (S642).

次いで、メインCPU101は、第1リール(左リール3L)の停止時であるか否かを判別する(S643)。 Next, the main CPU 101 determines whether or not the first reel (left reel 3L) is stopped (S643).

S643において、メインCPU101が、第1リール(左リール3L)の停止時であると判別したとき(S643がYES判定の場合)、メインCPU101は、後述のS647の処理を行う。一方、S643において、メインCPU101が、第1リール(左リール3L)の停止時でないと判別したとき(S643がNO判定の場合)、メインCPU101は、第2リール図柄配置テーブル(図131A参照)をセットする(S644)。この処理では、S642の処理でセットされた第1リール図柄配置テーブルが、第2リール図柄配置テーブルで上書きされる。 In S643, when the main CPU 101 determines that the first reel (left reel 3L) is stopped (YES in S643), the main CPU 101 performs processing in S647, which will be described later. On the other hand, when the main CPU 101 determines in S643 that the first reel (left reel 3L) is not stopped (NO determination in S643), the main CPU 101 reads the second reel symbol arrangement table (see FIG. 131A). Set (S644). In this process, the first reel symbol arrangement table set in the process of S642 is overwritten with the second reel symbol arrangement table.

次いで、メインCPU101は、第2リール(中リール3C)の停止時であるか否かを判別する(S645)。 Next, the main CPU 101 determines whether or not the second reel (middle reel 3C) is stopped (S645).

S645において、メインCPU101が、第2リール(中リール3C)の停止時であると判別したとき(S645がYES判定の場合)、メインCPU101は、後述のS647の処理を行う。一方、S645において、メインCPU101が、第2リール(中リール3C)の停止時でないと判別したとき(S645がNO判定の場合)、メインCPU101は、第3リール図柄配置テーブル(図132A参照)をセットする(S646)。この処理では、S644の処理でセットされた第2リール図柄配置テーブルが、第3リール図柄配置テーブルで上書きされる。 In S645, when the main CPU 101 determines that the second reel (middle reel 3C) is stopped (YES in S645), the main CPU 101 performs processing in S647, which will be described later. On the other hand, in S645, when the main CPU 101 determines that the second reel (middle reel 3C) is not stopped (NO in S645), the main CPU 101 reads the third reel symbol arrangement table (see FIG. 132A). Set (S646). In this process, the second reel symbol arrangement table set in the process of S644 is overwritten with the third reel symbol arrangement table.

S646の処理後、又は、S643或いはS645がYES判定の場合、メインCPU101は、停止制御対象のリールに対する停止操作実行時の図柄チェック処理を行い、図柄チェック処理により取得された図柄に対応する図柄対応入賞作動テーブルを取得する(S647)。例えば、第1リール(左リール3L)停止時であり、停止操作時に有効ライン上に位置する図柄が「白7」である場合、メインCPU101は、図130B中のアドレス「dR1_SVN1」~アドレス「dR1_SVN2-1」の範囲のブロックに規定された図柄対応入賞作動テーブルの先頭アドレスを取得する。 After the process of S646, or if S643 or S645 is YES, the main CPU 101 performs a symbol check process when executing a stop operation on the reel that is subject to stop control, and selects a symbol corresponding to the symbol obtained by the pattern check process. A winning operation table is obtained (S647). For example, when the first reel (left reel 3L) is stopped and the symbol located on the active line at the time of the stop operation is "White 7", the main CPU 101 executes the process from address "dR1_SVN1" to address "dR1_SVN2" in FIG. 130B. Obtain the start address of the symbol-based winning operation table defined in the block within the range of ``-1''.

次いで、メインCPU101は、入賞作動フラグ格納領域をセットする(S648)。次いで、メインCPU101は、図101で説明した圧縮データ格納処理を行う(S649)。この処理では、メインCPU101は、主に、図柄対応入賞作動テーブルに格納された入賞可能な入賞作動フラグデータを、入賞作動フラグ格納領域内の対応する格納領域に転送(展開)する処理を行う。 Next, the main CPU 101 sets a winning activation flag storage area (S648). Next, the main CPU 101 performs the compressed data storage process described in FIG. 101 (S649). In this process, the main CPU 101 mainly performs a process of transferring (expanding) the winning operation flag data that is possible to win stored in the symbol corresponding winning operation table to the corresponding storage area in the winning operation flag storage area.

例えば、第1リール(左リール3L)停止時であり、停止操作時に有効ライン上に位置する図柄が「白7」である場合には、入賞可能な図柄組合せ(コンビネーション)は、図28~図30に示すように、第2格納領域に規定されるコンビネーション名称「C_2nd_A_01」、「C_2nd_A_01」及び「C_SP1_01」、第3格納領域に規定されるコンビネーション名称「C_9枚C_01」~「C_9枚C_03」、「C_9枚C_07」~「C_9枚C_09」及び「C_9枚E_01」、第4格納領域に規定されるコンビネーション名称「C_RB役A_01」、「C_RB役A_02」、「C_RB役B_01」~「C_RB役B_04」、「C_RB役C_01」及び「C_RB役C_02」、第6格納領域に規定されるコンビネーション名称「C_リーチ目リプC_01」~「C_リーチ目リプC_03」、「C_リーチ目リプD_01」、「C_リーチ目リプD_02」及び「C_リーチ目リプE_01」、並びに、第10格納領域に規定されるコンビネーション名称「C_BB1」である。 For example, when the first reel (left reel 3L) is stopped and the symbol located on the active line at the time of the stop operation is "White 7", the winning symbol combinations are as follows: As shown in 30, the combination names "C_2nd_A_01", "C_2nd_A_01" and "C_SP1_01" are defined in the second storage area, the combination names "C_9 pieces C_01" to "C_9 pieces C_03" are defined in the third storage area, “C_9 pieces C_07” to “C_9 pieces C_09” and “C_9 pieces E_01”, combination names specified in the fourth storage area “C_RB role A_01”, “C_RB role A_02”, “C_RB role B_01” to “C_RB role B_04” ”, “C_RB role C_01” and “C_RB role C_02”, combination names specified in the sixth storage area “C_Reach eye rep C_01” to “C_Reach eye rep C_03”, “C_Reach eye rep D_01”, “C_ "Reach eye reply D_02" and "C_Reach eye reply E_01," and the combination name "C_BB1" defined in the tenth storage area.

この場合、図柄対応入賞作動テーブルに格納された入賞可能な入賞作動フラグデータの第1ブロック(第0~第7格納領域)の格納先は、図130Bに示すテーブル内のアドレス「dR1_SVN1+1」に格納されている1バイトの指定データ「01011100B」により指定される(図130B中のコメント「格納領域 +2, +3, +4, +6」欄参照)。また、図柄対応入賞作動テーブルに格納された入賞可能な入賞作動フラグデータの第2ブロック(第8~第11格納領域)の格納先は、図130Bに示すテーブル内のアドレス「dR1_SVN1+6」に格納されている1バイトの指定データ「10000000B」により指定される(図130B中のコメント「格納領域 +10」欄参照)。 In this case, the storage destination of the first block (0th to 7th storage area) of the winning operation flag data that can be won stored in the symbol corresponding winning operation table is stored at the address "dR1_SVN1+1" in the table shown in FIG. 130B. (See the comment "Storage area +2, +3, +4, +6" column in FIG. 130B). In addition, the storage destination of the second block (8th to 11th storage area) of the winning operation flag data that can be won stored in the symbol corresponding winning operation table is stored at the address "dR1_SVN1+6" in the table shown in FIG. 130B. This is specified by the 1-byte specification data "10000000B" (see the comment "Storage area +10" column in FIG. 130B).

なお、本実施形態では、第1ブロックの指定データのビット0~ビット7が、格納先として、それぞれ第1ブロックの第0~第7格納領域を指定するビットであり、第2ブロックの指定データのビット0~ビット3が、格納先として、それぞれ第2ブロックの第8~第11格納領域を指定するビットである。そして、各ブロックの1バイトの指定データでは、入賞作動フラグデータの格納先となる入賞作動フラグ格納領域内の格納領域に対応するビットに「1」が格納される。 Note that in this embodiment, bits 0 to 7 of the specified data of the first block are bits that specify the 0th to 7th storage areas of the first block as storage destinations, and the specified data of the second block Bits 0 to 3 are bits that designate the 8th to 11th storage areas of the second block as storage destinations, respectively. In the 1-byte designation data of each block, "1" is stored in the bit corresponding to the storage area in the winning operation flag storage area where the winning operation flag data is stored.

それゆえ、例えば、第1リール(左リール3L)停止時であり、停止操作時に有効ライン上に位置する図柄が「白7」である場合、S649の処理において、図130Bに示すテーブル内のアドレス「dR1_SVN1+2」に格納されている入賞作動フラグデータ「00010000B」又は「00000100B」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第2格納領域に転送され、アドレス「dR1_SVN1+3」に格納されている入賞作動フラグデータ「00100000B」又は「00000100B」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第3格納領域に転送される。また、この場合、S649の処理において、図130Bに示すテーブル内のアドレス「dR1_SVN1+4」に格納されている入賞作動フラグデータ「10000000B」、「01000000B」又は「00100000B」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第4格納領域に転送され、アドレス「dR1_SVN1+5」に格納されている入賞作動フラグデータ「00100000B」、「00010000B」又は「00001000B」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第6格納領域に転送される。さらに、この場合、S649の処理において、図130Bに示すテーブル内のアドレス「dR1_SVN1+8」に格納されている入賞作動フラグデータ「10000000B」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第10格納領域に転送される。 Therefore, for example, when the first reel (left reel 3L) is stopped and the symbol located on the active line at the time of the stop operation is "White 7", in the process of S649, the address in the table shown in FIG. 130B is The winning activation flag data “00010000B” or “00000100B” stored in “dR1_SVN1+2” is transferred from the symbol corresponding winning activation table to the second storage area in the winning activation flag storage area and stored at address “dR1_SVN1+3”. The winning operation flag data "00100000B" or "00000100B" is transferred from the symbol-corresponding winning operation table to the third storage area in the winning operation flag storage area. In this case, in the process of S649, the winning activation flag data "10000000B", "01000000B", or "00100000B" stored in the address "dR1_SVN1+4" in the table shown in FIG. 130B is selected from the symbol corresponding winning activation table. The winning activation flag data “00100000B”, “00010000B” or “00001000B” transferred to the fourth storage area in the activation flag storage area and stored at the address “dR1_SVN1+5” is stored as the winning activation flag from the symbol corresponding winning activation table. It is transferred to the sixth storage area within the area. Furthermore, in this case, in the process of S649, the winning activation flag data "10000000B" stored at the address "dR1_SVN1+8" in the table shown in FIG. Transferred to storage area.

S649の処理後、メインCPU101は、圧縮データ格納処理により更新された入賞作動フラグ格納領域をセットし、図柄コード格納領域をセットし、入賞作動フラグ格納領域のデータ長(本実施形態では12バイト)をセットする(S650)。そして、S650の処理後、メインCPU101は、図柄コード取得処理を終了し、処理を引込優先順位格納処理(図126参照)のS626に移す。 After the processing in S649, the main CPU 101 sets the winning activation flag storage area updated by the compressed data storage process, sets the symbol code storage area, and sets the data length of the winning activation flag storage area (12 bytes in this embodiment). is set (S650). After the process of S650, the main CPU 101 ends the symbol code acquisition process and moves the process to S626 of the attraction priority order storage process (see FIG. 126).

本実施形態では、上述のようにして図柄コード取得処理が行われる。なお、上述した図柄コード取得処理は、メインCPU101が、図129のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S649の圧縮データ格納処理は、メインCPU101が図129中のソースコード「CALLF SB_BTEP_00」を実行することにより行われる。 In this embodiment, the symbol code acquisition process is performed as described above. The above-described symbol code acquisition process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 129. Among them, the compressed data storage process in S649 is performed by the main CPU 101 executing the source code "CALLF SB_BTEP_00" in FIG.

「CALLF」命令は、上述のようにメインCPU101専用の2バイト命令コードであり、図129中のソースコード「CALLF SB_BTEP_00」が実行されると、「SB_BTEP_00」で指定されているアドレスに、処理をジャンプさせ、圧縮データ格納処理が開始される。そして、この圧縮データ格納処理では、上述のように、各リールの図柄対応入賞作動フラグテーブルに格納された入賞作動フラグデータ(圧縮データ)が、入賞作動フラグ格納領域に展開(コピー)される。 As mentioned above, the "CALLF" instruction is a 2-byte instruction code dedicated to the main CPU 101, and when the source code "CALLF SB_BTEP_00" in FIG. 129 is executed, the process is sent to the address specified by "SB_BTEP_00". A jump is made, and compressed data storage processing is started. In this compressed data storage process, as described above, the winning activation flag data (compressed data) stored in the symbol-corresponding winning activation flag table of each reel is expanded (copied) to the winning activation flag storage area.

なお、本実施形態では、上述した図柄コード取得処理中のS647~S649で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中で上述したメインCPU101専用命令コードを用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインRAM103の容量を有効活用することができる。 In addition, in this embodiment, the data related to winning is compressed and expanded using the processing procedure explained in S647 to S649 during the above-mentioned symbol code acquisition processing, and during the processing, the instruction code dedicated to the main CPU 101 is used. By using this, it is possible to improve the efficiency of compression/decompression processing of data related to winnings, and it is also possible to effectively utilize the limited capacity of the main RAM 103.

また、本実施形態では、図柄コード取得処理中のS649の圧縮データ格納処理において、「CALLF」命令で指定するジャンプ先のアドレス「SB_BTEP_00」は、図97で説明した図柄設定処理中のS330の圧縮データ格納処理において、「CALLF」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、図柄コード取得処理で行う圧縮データ格納処理を実行するためのソースプログラムが、図柄設定処理で行う圧縮データ格納処理を実行するためのソースプログラムと同じであり、S649及びS330の両処理において、圧縮データ格納処理のソースプログラムが共有化(モジュール化)されている。この場合、S649及びS330の両処理において、それぞれ別個に圧縮データ格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In addition, in this embodiment, in the compressed data storage process of S649 during the symbol code acquisition process, the jump destination address "SB_BTEP_00" specified by the "CALLF" command is the compressed data of S330 during the symbol setting process explained in FIG. In data storage processing, this is the same as the jump destination address specified by the "CALLF" instruction. That is, in this embodiment, the source program for executing the compressed data storage process performed in the symbol code acquisition process is the same as the source program for executing the compressed data storage process performed in the symbol setting process, and S649 and S330 In both processes, the source program for the compressed data storage process is shared (modularized). In this case, there is no need to provide separate source programs for compressed data storage processing in both S649 and S330, so the capacity of the source programs (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[論理積演算処理]
次に、図133を参照して、例えば、引込優先順位格納処理(図126参照)中のS626で行う論理積演算処理について説明する。図133は、論理積演算処理の手順を示すフローチャートである。なお、図133に示す論理積演算処理は、引込優先順位格納処理(図126参照)中のS626だけでなく、後述の引込優先順位取得処理(後述の図134及び図135参照)中のS687においても実行される。
[Logical AND operation processing]
Next, with reference to FIG. 133, for example, the logical product calculation process performed in S626 during the attraction priority storage process (see FIG. 126) will be described. FIG. 133 is a flowchart showing the procedure of the logical product operation process. Note that the logical product calculation process shown in FIG. 133 is performed not only in S626 during the attraction priority storage process (see FIG. 126), but also in S687 during the attraction priority acquisition process (see FIGS. 134 and 135 described later). is also executed.

引込優先順位格納処理(図126参照)中のS626で実行される論理積演算処理において、論理積演算される2つのデータは、上述した図柄コード取得処理中のS650でセットされた入賞作動フラグ格納領域のデータ、及び、図柄コード格納領域のデータである。そして、前者のデータが後述の「論理積先データ」に対応し、後者のデータが後述の「論理積元データ」に対応する。また、この場合、上述した図柄コード取得処理中のS650でセットされたデータ長(12バイト)のバイト数「12」が後述の「論理積回数」に対応する。 In the logical AND calculation process executed in S626 during the attraction priority storage process (see FIG. 126), the two data to be logically ANDed are the winning activation flag storage set in S650 during the symbol code acquisition process described above. These are the data of the area and the data of the symbol code storage area. The former data corresponds to "logical product destination data" described later, and the latter data corresponds to "logical product source data" described later. Further, in this case, the number of bytes "12" of the data length (12 bytes) set in S650 during the above-described symbol code acquisition process corresponds to the "logical product count" described later.

一方、後述の引込優先順位取得処理(後述の図134及び図135参照)中のS687で実行される論理積演算処理において、論理積演算される2つのデータは、当り(引込)要求フラグ格納領域のデータ、及び、入賞作動フラグ格納領域のデータである。そして、前者のデータが後述の「論理積先データ」に対応し、後者のデータが後述の「論理積元データ」に対応する。また、この場合、後述の図136B中に記載のRT作動組み合わせ表示フラグのデータ長(1バイト)のバイト数「1」が後述の「論理積回数」に対応する。 On the other hand, in the logical AND calculation process executed in S687 during the attraction priority order acquisition process (see FIGS. 134 and 135 described later), the two data to be logically ANDed are stored in the hit (attraction) request flag storage area. and the data of the winning operation flag storage area. The former data corresponds to "logical product destination data" described later, and the latter data corresponds to "logical product source data" described later. Further, in this case, the number of bytes "1" in the data length (1 byte) of the RT operation combination display flag described in FIG. 136B, which will be described later, corresponds to the "number of logical products", which will be described later.

まず、メインCPU101は、論理積元データ(例えば、図柄コード格納領域のデータ)を取得する(S661)。次いで、メインCPU101は、論理積元データと論理積先データ(例えば、入賞作動フラグ格納領域のデータ)との論理積演算を行い、その演算結果を論理積先データとして保存する(S662)。 First, the main CPU 101 acquires logical product source data (for example, data in the symbol code storage area) (S661). Next, the main CPU 101 performs a logical product operation on the logical product source data and the logical product destination data (for example, data in the winning operation flag storage area), and stores the result of the calculation as the logical product destination data (S662).

次いで、メインCPU101は、取得する論理積元データのアドレスを1加算する(S663)。次いで、メインCPU101は、参照する論理積先データのアドレスを1加算する(S664)。 Next, the main CPU 101 adds 1 to the address of the acquired logical product data (S663). Next, the main CPU 101 adds 1 to the address of the referenced logical destination data (S664).

次いで、メインCPU101は、論理積回数を1減算する(S665)。次いで、メインCPU101は、論理積回数が「0」であるか否かを判別する(S666)。 Next, the main CPU 101 subtracts 1 from the number of logical products (S665). Next, the main CPU 101 determines whether the number of logical products is "0" (S666).

S666において、メインCPU101が、論理積回数が「0」でないと判別したとき(S666がNO判定の場合)、メインCPU101は、処理をS661の処理に戻し、S661以降の処理を繰り返す。一方、S666において、メインCPU101が、論理積回数が「0」であると判別したとき(S666がYES判定の場合)、メインCPU101は、論理積演算処理を終了し、処理を例えば引込優先順位格納処理(図126参照)のS627に移す。 In S666, when the main CPU 101 determines that the number of logical products is not "0" (NO in S666), the main CPU 101 returns the process to S661 and repeats the process from S661 onwards. On the other hand, in S666, when the main CPU 101 determines that the number of logical products is "0" (in the case of YES determination in S666), the main CPU 101 ends the logical product calculation process, and stores the process, for example, in the attraction priority order. The process moves to step S627 (see FIG. 126).

[引込優先順位取得処理]
次に、図134~図137を参照して、引込優先順位格納処理(図126参照)中のS627で行う引込優先順位取得処理について説明する。なお、図134及び図135は、引込優先順位取得処理の手順を示すフローチャートである。図136Aは、引込優先順位取得処理中の後述のS680~S683の処理を実行するためのソースプログラムの一例を示す図であり、図136Bは、引込優先順位取得処理中の後述のS686の処理を実行するためのソースプログラムの一例を示す図であり、図136Cは、引込優先順位取得処理中の後述のS687の処理を実行するためのソースプログラムの一例を示す図である。また、図137は、引込優先順位取得処理のソースプログラム上で、実際に参照される引込優先順位テーブルの構成の一例を示す図である。
[Attracting priority order acquisition process]
Next, with reference to FIGS. 134 to 137, the attraction priority order acquisition process performed in S627 in the attraction priority order storage process (see FIG. 126) will be described. Note that FIGS. 134 and 135 are flowcharts showing the procedure of the attraction priority order acquisition process. FIG. 136A is a diagram showing an example of a source program for executing the processing of S680 to S683 described later during the attraction priority order acquisition process, and FIG. 136B is a diagram showing an example of a source program for executing the processing of S686 described later during the attraction priority order acquisition processing. FIG. 136C is a diagram illustrating an example of a source program to be executed, and FIG. 136C is a diagram illustrating an example of a source program to execute the process of S687, which will be described later, during the attraction priority order acquisition process. Further, FIG. 137 is a diagram showing an example of the structure of the attraction priority table that is actually referred to on the source program of the attraction priority acquisition process.

まず、メインCPU101は、右リール3R(特定の表示列)のチェック時であるか否かを判別する(S671)。 First, the main CPU 101 determines whether or not it is time to check the right reel 3R (specific display column) (S671).

S671において、メインCPU101が、右リール3Rのチェック時でないと判別したとき(S671がNO判定の場合)、メインCPU101は、後述のS674の処理を行う。一方、S671において、メインCPU101が、右リール3Rのチェック時であると判別したとき(S671がYES判定の場合)、メインCPU101は、内部当籤役に係る図柄組合せ(入賞役)に「ANY役」(所定の図柄の組合せ)が含まれるか否かを判別する(S672)。なお、ここでいう「ANY役」とは、少なくとも右リール3Rの停止図柄に関係なく入賞が確定する役(少なくとも右リール3Rの停止図柄が任意の図柄である入賞役)のことをいう。 In S671, when the main CPU 101 determines that it is not the time to check the right reel 3R (NO in S671), the main CPU 101 performs processing in S674, which will be described later. On the other hand, in S671, when the main CPU 101 determines that it is time to check the right reel 3R (in the case of YES determination in S671), the main CPU 101 selects the symbol combination (winning combination) related to the internal winning combination as "ANY combination". It is determined whether or not (predetermined combination of symbols) is included (S672). It should be noted that the "ANY combination" here refers to a winning combination that is guaranteed to win regardless of the symbols stopped on the right reel 3R (at least a winning combination in which the symbols stopped on the right reel 3R are arbitrary symbols).

S672において、メインCPU101が、内部当籤役に係る図柄組合せに「ANY役」が含まれないと判別したとき(S672がNO判定の場合)、メインCPU101は、後述のS674の処理を行う。一方、S672において、メインCPU101が、内部当籤役に係る図柄組合せに「ANY役」が含まれると判別したとき(S672がYES判定の場合)、メインCPU101は、入賞作動フラグ格納領域内の「ANY役」に対応する格納領域をマスクする(S673)。具体的には、メインCPU101は、入賞作動フラグ格納領域内の「ANY役」に対応するビットに「1」をセットする。 In S672, when the main CPU 101 determines that the "ANY combination" is not included in the symbol combination related to the internal winning combination (NO determination in S672), the main CPU 101 performs the process of S674, which will be described later. On the other hand, in S672, when the main CPU 101 determines that "ANY combination" is included in the symbol combination related to the internal winning combination (in the case of YES determination in S672), the main CPU 101 selects "ANY combination" in the winning activation flag storage area. The storage area corresponding to the winning combination is masked (S673). Specifically, the main CPU 101 sets "1" to the bit corresponding to "ANY combination" in the winning operation flag storage area.

S673の処理後、又は、S671或いはS672がNO判定の場合、メインCPU101は、入賞作動フラグ格納領域(図28~図30参照)のアドレスとして、その最後尾の格納領域のアドレスに「1」を加算したアドレスをセットし、停止禁止データをセットし、入賞作動フラグデータ長(入賞作動フラグ格納領域のデータ長:本実施形態では、12バイト)をセットする(S674)。次いで、メインCPU101は、ストックボタン作動カウンタの値、及び、ストップボタン作動状態を取得する(S675)。なお、ストップボタン作動カウンタは、停止操作が検出されているストップボタンの数を管理するためのカウンタである。また、ストップボタン作動状態は、作動ストップボタン格納領域(図33参照)を参照することにより取得される。 After the process of S673, or if the determination in S671 or S672 is NO, the main CPU 101 sets "1" to the address of the last storage area as the address of the winning activation flag storage area (see FIGS. 28 to 30). The added address is set, stop prohibition data is set, and winning operation flag data length (data length of winning operation flag storage area: 12 bytes in this embodiment) is set (S674). Next, the main CPU 101 acquires the value of the stock button operation counter and the stop button operation state (S675). Note that the stop button operation counter is a counter for managing the number of stop buttons for which a stop operation has been detected. Further, the stop button operation state is acquired by referring to the operation stop button storage area (see FIG. 33).

次いで、メインCPU101は、セットされている入賞作動フラグ格納領域のアドレスを1減算(-1更新)する(S676)。次いで、メインCPU101は、セットされている入賞作動フラグ格納領域とそれに対応する当り要求フラグ格納領域(図28~図30参照)とから当り要求フラグデータを生成し、該生成された当り要求フラグデータに基づいて禁止入賞作動位置を生成する(S677)。 Next, the main CPU 101 subtracts 1 from the address of the set winning operation flag storage area (updates by -1) (S676). Next, the main CPU 101 generates winning request flag data from the set winning operation flag storage area and the corresponding winning request flag storage area (see FIGS. 28 to 30), and uses the generated winning request flag data. A prohibited winning activation position is generated based on (S677).

次いで、メインCPU101は、停止操作位置が禁止入賞作動位置であるか否かを判別する(S678)。 Next, the main CPU 101 determines whether the stop operation position is the prohibited winning operation position (S678).

S678において、メインCPU101が、停止操作位置が禁止入賞作動位置でないと判別したとき(S678がNO判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S678において、メインCPU101が、停止操作位置が禁止入賞作動位置であると判別したとき(S678がYES判定の場合)、メインCPU101は、ストップボタン作動カウンタの値が第3停止の値であるか否かを判別する(S679)。 In S678, when the main CPU 101 determines that the stop operation position is not the prohibited winning activation position (NO determination in S678), the main CPU 101 performs the process of S684, which will be described later. On the other hand, in S678, when the main CPU 101 determines that the stop operation position is the prohibited winning activation position (YES in S678), the main CPU 101 determines that the value of the stop button activation counter is the third stop value. It is determined whether or not (S679).

S679において、メインCPU101が、ストップボタン作動カウンタの値が第3停止の値であると判別したとき(S679がYES判定の場合)、メインCPU101は、後述のS705の処理を行う。一方、S679において、メインCPU101が、ストップボタン作動カウンタの値が第3停止の値でないと判別したとき(S679がNO判定の場合)、メインCPU101は、ストップボタン作動カウンタの値が第2停止の値であるか否かを判別する(S680)。 In S679, when the main CPU 101 determines that the value of the stop button operation counter is the third stop value (YES in S679), the main CPU 101 performs the process of S705, which will be described later. On the other hand, in S679, when the main CPU 101 determines that the value of the stop button activation counter is not the value for the third stop (if NO in S679), the main CPU 101 determines that the value of the stop button activation counter is not the value for the second stop. It is determined whether it is a value (S680).

S680において、メインCPU101が、ストップボタン作動カウンタの値が第2停止の値でないと判別したとき(S680がNO判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S680において、メインCPU101が、ストップボタン作動カウンタの値が第2停止の値であると判別したとき(S680がYES判定の場合)、メインCPU101は、右リール3Rの停止後であるか否かを判別する(S681)。 In S680, when the main CPU 101 determines that the value of the stop button actuation counter is not the second stop value (NO determination in S680), the main CPU 101 performs processing in S684, which will be described later. On the other hand, in S680, when the main CPU 101 determines that the value of the stop button operation counter is the second stop value (YES in S680), the main CPU 101 determines whether the right reel 3R has stopped or not. (S681).

S681において、メインCPU101が、右リール3Rの停止後であると判別したとき(S681がYES判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S681において、メインCPU101が、右リール3Rの停止後でないと判別したとき(S681がNO判定の場合)、メインCPU101は、当り要求フラグが「ANY役」の干渉を受ける可能性があるフラグでないか否か(内部当籤役に係る図柄組合せ(入賞役)に「ANY役」が含まれないか否か)を判別する(S682)。 In S681, when the main CPU 101 determines that the right reel 3R has stopped (YES in S681), the main CPU 101 performs the process in S684, which will be described later. On the other hand, in S681, when the main CPU 101 determines that the right reel 3R has not been stopped (NO determination in S681), the main CPU 101 determines that the hit request flag is a flag that may be interfered with by the "ANY combination". (S682)

S682において、メインCPU101が、当り要求フラグが「ANY役」の干渉を受ける可能性があるフラグでないと判別したとき(S682がYES判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S682において、メインCPU101が、当り要求フラグが「ANY役」の干渉を受ける可能性があるフラグであると判別したとき(S682がNO判定の場合)、メインCPU101は、現チェックが「ANY役」を含む当り要求フラグのチェック時であるか否かを判別する(S683)。 In S682, when the main CPU 101 determines that the winning request flag is not a flag that is likely to be interfered with by the "ANY combination" (in the case of YES determination in S682), the main CPU 101 performs the process of S684, which will be described later. On the other hand, in S682, when the main CPU 101 determines that the winning request flag is a flag that may be interfered with by the "ANY combination" (if S682 is a NO determination), the main CPU 101 determines that the current check is "ANY combination". It is determined whether or not it is time to check the winning request flag including the winning combination (S683).

S683において、メインCPU101が、現チェックが「ANY役」を含む当り要求フラグのチェック時であると判別したとき(S683がYES判定の場合)、メインCPU101は、後述のS705の処理を行う。 In S683, when the main CPU 101 determines that the current check is the time of checking the winning request flag including the "ANY combination" (in the case of YES determination in S683), the main CPU 101 performs the process of S705, which will be described later.

一方、S683において、メインCPU101が、現チェックが「ANY役」を含む当り要求フラグのチェック時でないと判別したとき(S683がNO判定の場合)、S678或いはS680がNO判定の場合、又は、S681或いはS682がYES判定の場合、メインCPU101は、入賞作動フラグデータ長を1減算する(S684)。次いで、メインCPU101は、入賞作動フラグデータ長が「0」であるか否かを判別する(S685)。 On the other hand, in S683, when the main CPU 101 determines that the current check is not when checking the winning request flag including "ANY combination" (if S683 is a NO determination), if S678 or S680 is a NO determination, or in S681 Alternatively, if S682 is YES, the main CPU 101 subtracts 1 from the winning operation flag data length (S684). Next, the main CPU 101 determines whether the winning operation flag data length is "0" (S685).

S685において、メインCPU101が、入賞作動フラグデータ長が「0」でないと判別したとき(S685がNO判定の場合)、メインCPU101は、処理をS676の処理に戻し、S676以降の処理を繰り返す。 In S685, when the main CPU 101 determines that the winning activation flag data length is not "0" (NO in S685), the main CPU 101 returns the process to S676 and repeats the process from S676 onwards.

一方、S685において、メインCPU101が、入賞作動フラグデータ長が「0」であると判別したとき(S685がYES判定の場合)、メインCPU101は、停止制御用引込要求フラグ設定処理を行う(S686)。この処理は、メインCPU101により、図136Bのソースプログラムで規定されている各処理が順次実行されることにより行われる。それゆえ、この処理の中では、図133で説明した論理積演算処理が行われる。
なお、S686の処理内で実行される論理積演算処理では、上述のように、当り(引込)要求フラグ格納領域のデータが「論理積先データ」にセットされ、入賞作動フラグ格納領域のデータが「論理積元データ」にセットされ、「論理積回数」には、RT作動組み合わせ表示フラグのデータ長(1バイト)のバイト数「1」がセットされる。RT作動組み合わせ表示フラグは、入賞作動フラグ格納領域において、RT移行に係る図柄組合せが規定された格納領域のことであり、本実施形態では、図28~図30に示すように格納領域11のみとなる。
On the other hand, when the main CPU 101 determines in S685 that the winning activation flag data length is "0" (YES in S685), the main CPU 101 performs stop control pull-in request flag setting processing (S686) . This process is performed by the main CPU 101 sequentially executing each process specified in the source program of FIG. 136B. Therefore, in this process, the logical product operation process explained with reference to FIG. 133 is performed.
In addition, in the logical product calculation process executed in the process of S686, as described above, the data in the winning (draw) request flag storage area is set to the "logical destination data", and the data in the winning operation flag storage area is set. The "logical product source data" is set, and the number of bytes of the data length (1 byte) of the RT operation combination display flag is set to "1" in the "logical product number". The RT operation combination display flag is a storage area in the winning operation flag storage area in which symbol combinations related to RT transfer are defined, and in this embodiment, as shown in FIGS. 28 to 30, only the storage area 11 is used. Become.

次いで、メインCPU101は、引込優先順位テーブルアドレス格納領域を参照して、引込優先順位テーブルを取得する(S687)。この処理は、メインCPU101により、図136Cのソースプログラムで規定されている各処理が順次実行されることにより行われる。それゆえ、この処理では、現在セットされているアドレスに、引込優先順位データの初期値「1(001H)」が設定されるとともに、図137に示す、先頭アドレスが「dPLVLTB00」~「dPLVLTB05」のいずれかとなるブロックに格納された引込優先順位テーブルが取得される。なお、図137に示す、先頭アドレスが「dPLVLTB00」~「dPLVLTB05」となるブロックに格納された引込優先順位テーブルは、それぞれ、図27に記載の引込優先順位テーブル番号「00」~「05」の引込優先順位テーブルに対応する。 Next, the main CPU 101 refers to the attraction priority table address storage area and acquires the attraction priority table (S687). This process is performed by the main CPU 101 sequentially executing each process specified in the source program of FIG. 136C. Therefore, in this process, the initial value of the attraction priority data "1 (001H)" is set to the currently set address, and the first address is "dPLVLTB00" to "dPLVLTB05" as shown in FIG. The attraction priority table stored in one of the blocks is obtained. Note that the attraction priority table stored in the blocks whose start addresses are “dPLVLTB00” to “dPLVLTB05” shown in FIG. 137 are the attraction priority table numbers “00” to “05” shown in FIG. 27, respectively. Corresponds to the attraction priority table.

次いで、メインCPU101は、現在セットされているアドレスに格納されている引込優先順位テーブルのデータが、エンドコード(000H)であるか否かを判別する(S688)。 Next, the main CPU 101 determines whether the data of the attraction priority table stored at the currently set address is the end code (000H) (S688).

S688において、メインCPU101が、現在セットされているアドレスに格納されている引込優先順位テーブルのデータが、エンドコードであると判別したとき(S688がYES判定の場合)、メインCPU101は、後述のS705の処理を行う。一方、S688において、メインCPU101が、現在セットされているアドレスに格納されている引込優先順位テーブルのデータが、エンドコードでないと判別したとき(S688がNO判定の場合)、メインCPU101は、入賞作動フラグ格納領域をセットする(S689)。 In S688, when the main CPU 101 determines that the data of the attraction priority table stored in the currently set address is an end code (in the case of YES determination in S688), the main CPU 101 executes S705, which will be described later. Process. On the other hand, in S688, when the main CPU 101 determines that the data of the attraction priority table stored in the currently set address is not an end code (if NO in S688), the main CPU 101 activates the prize winning operation. A flag storage area is set (S689).

次いで、メインCPU101は、現在セットされているアドレスに基づいて、引込優先順位テーブルから引込優先順位データを取得する(S690)。次いで、メインCPU101は、引込優先順位テーブルのブロックカウンタをセットする(S691)。本実施形態では、この処理において、メインCPU101は、引込優先順位テーブルのブロックカウンタの値に「2」をセットする。 Next, the main CPU 101 obtains attraction priority data from the attraction priority table based on the currently set address (S690). Next, the main CPU 101 sets the block counter of the attraction priority table (S691). In this embodiment, in this process, the main CPU 101 sets the value of the block counter in the attraction priority table to "2".

次いで、メインCPU101は、引込優先順位テーブルのチェック回数をセットし、参照する引込優先順位テーブルのアドレスを1加算(+1更新)する(S692)。本実施形態では、この処理において、メインCPU101は、引込優先順位テーブルのチェック回数に「8」(図137に示す引込優先順位テーブルに規定されているチェックデータのビット数)をセットする。 Next, the main CPU 101 sets the number of checks of the attraction priority table, and adds 1 to the address of the attraction priority table to be referred to (updates by +1) (S692). In this embodiment, in this process, the main CPU 101 sets the number of checks in the attraction priority table to "8" (the number of bits of check data defined in the attraction priority table shown in FIG. 137).

次いで、メインCPU101は、更新された引込優先順位テーブルのアドレスに基づいて、チェックデータ(図137参照)を取得し、チェックデータからチェックビットを抽出する(S693)。なお、本実施形態では、ここで抽出するチェックビットは、チェックデータのビット0に対応する。例えば、S690の処理において、先頭アドレスが「dPLVLTB00」であるブロックに規定された引込優先順位テーブルから引込優先順位データ「03EH」が取得された場合、S693の処理では、チェックデータとして「10001000B」が取得され、チェックビットの値として「0」が抽出される。 Next, the main CPU 101 acquires check data (see FIG. 137) based on the address of the updated attraction priority table, and extracts a check bit from the check data (S693). Note that in this embodiment, the check bit extracted here corresponds to bit 0 of the check data. For example, in the process of S690, if the attraction priority data "03EH" is acquired from the attraction priority table defined in the block whose start address is "dPLVLTB00", in the process of S693, "10001000B" is acquired as check data. The check bit is acquired, and "0" is extracted as the value of the check bit.

次いで、メインCPU101は、抽出されたチェックビットの値が「1」であるか否かを判別する(S694)。 Next, the main CPU 101 determines whether the value of the extracted check bit is "1" (S694).

S694において、メインCPU101が、抽出されたチェックビットの値が「1」でないと判別したとき(S694がNO判定の場合)、メインCPU101は、後述のS699の処理を行う。一方、S694において、メインCPU101が、抽出されたチェックビットの値が「1」であると判別したとき(S694がYES判定の場合)、メインCPU101は、参照する引込優先順位テーブルのアドレスを1加算(+1更新)し、更新後のアドレスに基づいて、引込優先順位テーブルから判定データ(図137中の「フラグ判定データ」)を取得する(S695)。 In S694, when the main CPU 101 determines that the value of the extracted check bit is not "1" (NO in S694), the main CPU 101 performs processing in S699, which will be described later. On the other hand, in S694, when the main CPU 101 determines that the value of the extracted check bit is "1" (YES in S694), the main CPU 101 adds 1 to the address of the reference attraction priority table. (updated by +1), and based on the updated address, determination data ("flag determination data" in FIG. 137) is acquired from the attraction priority table (S695).

次いで、メインCPU101は、S695で取得した判定データに基づいて、現在取得されている入賞作動フラグデータが判定対象であるか否かを判別する(S696)。この処理では、メインCPU101は、現在取得されている入賞作動フラグデータと、判定データとを比較し、前者が後者に対応するものである否かを判定し、前者が後者に対応するものである場合には、現在取得されている入賞作動フラグデータが判定対象であると判定する。 Next, the main CPU 101 determines whether the currently acquired winning operation flag data is a determination target based on the determination data acquired in S695 (S696). In this process, the main CPU 101 compares the currently acquired winning activation flag data with the determination data, determines whether the former corresponds to the latter, and determines whether the former corresponds to the latter. In this case, it is determined that the currently acquired winning operation flag data is the determination target.

S696において、メインCPU101が、入賞作動フラグデータが判定対象でないと判別したとき(S696がNO判定の場合)、メインCPU101は、後述のS699の処理を行う。一方、S696において、メインCPU101が、入賞作動フラグデータが判定対象であると判別したとき(S696がYES判定の場合)、メインCPU101は、引込優先順位データの更新処理を行う(S697)。この処理では、メインCPU101は、S697で取得した判定データに対応付けられた引込優先順位データで、現在セットされている引込優先順位データを更新(上書き)する。 In S696, when the main CPU 101 determines that the winning activation flag data is not subject to determination (NO determination in S696), the main CPU 101 performs processing in S699, which will be described later. On the other hand, in S696, when the main CPU 101 determines that the winning operation flag data is the determination target (in the case of YES determination in S696), the main CPU 101 performs the process of updating the attraction priority data (S697). In this process, the main CPU 101 updates (overwrites) the currently set attraction priority data with the attraction priority data associated with the determination data acquired in S697.

次いで、メインCPU101は、チェックデータの更新処理を行う(S698)。この処理では、メインCPU101は、チェックデータを1ビットだけ右方向(ビット7からビット0に向かう方向)にシフトする。なお、この処理において、シフト後のチェックデータのビット7には、「0」がセットされる。 Next, the main CPU 101 performs check data update processing (S698). In this process, the main CPU 101 shifts the check data by one bit in the right direction (from bit 7 to bit 0). In this process, bit 7 of the shifted check data is set to "0".

S698の処理後、又は、S694或いはS696がNO判定の場合、メインCPU101は、チェックデータにチェック対象のビット(「1」がセットされているビット)があるか否かを判別する(S699)。 After the processing in S698, or if the determination in S694 or S696 is NO, the main CPU 101 determines whether or not the check data includes a bit to be checked (a bit set to "1") (S699).

S699において、メインCPU101が、チェックデータにチェック対象のビットがないと判別したとき(S699がNO判定の場合)、メインCPU101は、後述のS702の処理を行う。一方、S699において、メインCPU101が、チェックデータにチェック対象のビットがあると判別したとき(S699がYES判定の場合)、メインCPU101は、チェックする入賞作動フラグ格納領域のアドレスを1加算(+1更新)し、チェック回数を1減算する(S700)。 In S699, when the main CPU 101 determines that there is no bit to be checked in the check data (NO determination in S699), the main CPU 101 performs processing in S702, which will be described later. On the other hand, in S699, when the main CPU 101 determines that there is a bit to be checked in the check data (YES in S699), the main CPU 101 adds 1 to the address of the winning operation flag storage area to be checked (updates by +1). ) and subtracts 1 from the number of checks (S700).

次いで、メインCPU101は、チェック回数が「0」であるか否かを判別する(S701)。S701において、メインCPU101が、チェック回数が「0」でないと判別したとき(S701がNO判定の場合)、メインCPU101は、処理をS698の処理に戻し、S698以降の処理を繰り返す。 Next, the main CPU 101 determines whether the number of checks is "0" (S701). In S701, when the main CPU 101 determines that the number of checks is not "0" (NO in S701), the main CPU 101 returns the process to S698 and repeats the process from S698 onwards.

一方、S701において、メインCPU101が、チェック回数が「0」であると判別したとき(S701がYES判定の場合)、メインCPU101は、現在参照している入賞作動フラグ格納領域のアドレスにチェック回数の初期値「8」を加算して入賞作動フラグ格納領域のアドレスを更新し、ブロックカウンタの値を1減算する(S702)。次いで、メインCPU101は、ブロックカウンタの値が「0」であるか否かを判別する(S703)。 On the other hand, in S701, when the main CPU 101 determines that the number of checks is "0" (YES in S701), the main CPU 101 sets the number of checks to the address of the winning operation flag storage area that is currently being referenced. The initial value "8" is added to update the address of the winning operation flag storage area, and the value of the block counter is subtracted by 1 (S702). Next, the main CPU 101 determines whether the value of the block counter is "0" (S703).

S703において、メインCPU101が、ブロックカウンタの値が「0」でないと判別したとき(S703がNO判定の場合)、メインCPU101は、処理をS692の処理に戻し、S692以降の処理を繰り返す。 In S703, when the main CPU 101 determines that the value of the block counter is not "0" (NO in S703), the main CPU 101 returns the process to S692 and repeats the process from S692 onwards.

一方、S703において、メインCPU101が、ブロックカウンタの値が「0」であると判別したとき(S703がYES判定の場合)、メインCPU101は、参照する引込優先順位テーブルのアドレスを1加算(+1更新)する(S704)。例えば、現在参照している引込優先順位テーブルが、先頭アドレスが「dPLVLTB00」であるブロックに規定された引込優先順位テーブルである場合、この処理により、参照する引込優先順位テーブルが、先頭アドレスが「dPLVLTB01」であるブロックに規定された引込優先順位テーブルに変更される。そして、S704の処理後、メインCPU101は、処理をS688の処理に戻し、S688以降の処理を繰り返す。 On the other hand, in S703, when the main CPU 101 determines that the value of the block counter is "0" (YES in S703), the main CPU 101 adds 1 to the address of the reference attraction priority table (updates by +1). ) (S704). For example, if the attraction priority table that is currently being referenced is the attraction priority table defined in the block whose start address is "dPLVLTB00", this process will change the attraction priority table that is being referenced to the attraction priority table whose start address is "dPLVLTB00". dPLVLTB01" is changed to the pull-in priority table defined for the block. After the processing in S704, the main CPU 101 returns the processing to S688 and repeats the processing from S688 onwards.

ここで再度、S679、S683又はS688の処理に戻って、S679、S683又はS688がYES判定の場合、メインCPU101は、この時点でセットされている引込順位データを、最終的な引込優先順位データとしてセットする(S705)。なお、S679又はS683がYES判定の場合、メインCPU101は、最終的な引込優先順位データとして「0(00H)」をセットする。この場合、引込優先順位データ「0(00H)」にはエンドコードが割り付けられているので、引込データ無し(停止禁止)がセットされる。そして、S705の処理後、メインCPU101は、引込優先順位取得処理を終了し、処理を引込優先順位格納処理(図126参照)のS628に移す。 Here, returning to the process of S679, S683 or S688 again, if the determination is YES in S679, S683 or S688, the main CPU 101 uses the attraction ranking data set at this point as the final attraction priority data. Set (S705). Note that when the determination in S679 or S683 is YES, the main CPU 101 sets "0 (00H)" as the final attraction priority data. In this case, since an end code is assigned to the attraction priority data "0 (00H)", no attraction data (stop prohibited) is set. After the process of S705, the main CPU 101 ends the attraction priority order acquisition process and moves the process to S628 of the attraction priority order storage process (see FIG. 126).

本実施形態では、上述のようにして引込優先順位取得処理が行われる。なお、上述した引込優先順位取得処理中のS680~S683の「ANY役」の引込優先対応処理は、メインCPU101が、図136Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、例えば、S683の判定処理は、ソースプログラム上において、「JCP」命令(所定の判定命令)により実行される。なお、「JCP」命令は、比較命令相当の動作を実行する命令であり、メインCPU101専用命令コードである。 In this embodiment, the attraction priority order acquisition process is performed as described above. It should be noted that the above-mentioned attraction priority corresponding processing for "ANY role" in S680 to S683 during the attraction priority order acquisition process is performed by the main CPU 101 sequentially executing each source code specified in the source program of FIG. 136A. be exposed. Among them, for example, the determination process in S683 is executed by a "JCP" instruction (predetermined determination instruction) on the source program. Note that the "JCP" instruction is an instruction that executes an operation equivalent to a comparison instruction, and is an instruction code dedicated to the main CPU 101.

ソースプログラム上において、例えば、ソースコード「JCP cc,A,n,e」が実行されると、Aレジスタの内容(格納データ)と、整数nとを比較し、その比較結果が、ccの条件となれば、処理をeで指定されるアドレスにジャンプさせる。なお、「JCP」命令の「ccの条件」には、フラグ・レジスタF内のキャリーフラグの状態及びゼロフラグの状態の一方が指定される(図11参照)。例えば、ccに「C」が指定されていれば、ccの条件はキャリーフラグが「1」(オン状態)であることを意味し、ccに「NC」が指定されていれば、ccの条件はキャリーフラグが「0」(オフ状態)であることを意味する。また、例えば、ccに「Z」が指定されていれば、ccの条件はゼロフラグが「1」(オン状態)であることを意味し、ccに「NZ」が指定されていれば、ccの条件はゼロフラグが「0」(オフ状態)であることを意味する。 For example, when the source code "JCP cc, A, n, e" is executed on the source program, the contents of the A register (stored data) are compared with the integer n, and the comparison result is the condition of cc. If so, the process jumps to the address specified by e. Note that the "cc condition" of the "JCP" instruction specifies either the state of the carry flag or the state of the zero flag in the flag register F (see FIG. 11). For example, if "C" is specified for cc, the condition for cc means that the carry flag is "1" (on state), and if "NC" is specified for cc, the condition for cc means that the carry flag is "1" (on state). means that the carry flag is "0" (off state). Also, for example, if "Z" is specified for cc, the condition for cc means that the zero flag is "1" (on state), and if "NZ" is specified for cc, the condition for cc means that the zero flag is "1" (on state). The condition means that the zero flag is "0" (off state).

「ANY役」の引込優先対応処理のソースプログラム上において、図136Aに示すように、「JCP」命令を用いた場合、アドレス設定に係る命令を省略することができる(アドレス設定に係る命令を別途設ける必要がなくなる)ので、「ANY役」の引込優先対応処理の処理効率を高めることができるとともに、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。 As shown in FIG. 136A, in the source program for the pull-in priority processing for the "ANY role", if the "JCP" command is used, the command related to address setting can be omitted (the command related to address setting can be omitted separately). Therefore, it is possible to improve the processing efficiency of the "ANY role" attraction priority response process, and to reduce the capacity of the source program (the used capacity of the main ROM 102).

また、上述した引込優先順位取得処理中のS686の停止制御用引込要求フラグ設定処理は、メインCPU101が、図136Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。S686の停止制御用引込要求フラグ設定処理では、図136Bに示すように、メインCPU101専用命令コードである、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令、及び、「CALLF」命令が利用される。 Further, the above-described pull-in request flag setting process for stop control in S686 during the pull-in priority order acquisition process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 136B. In the stop control pull-in request flag setting process of S686, as shown in FIG. 136B, the "LDQ" instruction, which specifies an address using the Q register (extension register), which is an instruction code dedicated to the main CPU 101, and the "CALLF" Instructions are used.

それゆえ、S686の停止制御用引込要求フラグ設定処理において、Qレジスタ(拡張レジスタ)を用いた「LDQ」命令を用いることにより、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。この場合、ソースプログラム上において、アドレス設定に係る命令を省略することができ、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。また、「CALLF」命令は、上述のように、2バイトの命令コードである。それゆえ、停止制御用引込要求フラグ設定処理において、これらのメインCPU101専用命令コードを使用することにより、処理の効率化を図ることができ、限られたメインRAM103の容量を有効活用することができる。 Therefore, in the stop control pull-in request flag setting process of S686, by using the "LDQ" instruction using the Q register (extension register), the main ROM 102, main RAM 103, and memory map I/O can be accessed by direct values. can do. In this case, instructions related to address setting can be omitted on the source program, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced. Further, the "CALLF" instruction is a 2-byte instruction code, as described above. Therefore, by using these instruction codes dedicated to the main CPU 101 in the stop control pull-in request flag setting process, the efficiency of the process can be improved and the limited capacity of the main RAM 103 can be effectively utilized. .

さらに、本実施形態では、優先引込順位取得処理中のS686の停止制御用引込要求フラグ設定処理において、「CALLF」命令で指定するジャンプ先の論理積演算処理のアドレス「SB_DAND_00」は、上記図126で説明した引込優先順位格納処理中のS626の論理積演算処理において「CALLF」命令で指定するジャンプ先のアドレスと同じである(図127参照)。すなわち、本実施形態では、優先引込順位取得処理中のS686の停止制御用引込要求フラグ設定処理で行う論理積演算処理を実行するためのソースプログラムが、引込優先順位格納処理中のS626で行う論理積演算処理を実行するためのソースプログラムと同じであり、S686及びS626の両処理において、論理積演算処理のソースプログラムが共有化(モジュール化)されている。この場合、S686及びS626の両処理において、それぞれ別個に論理積演算処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Furthermore, in this embodiment, in the stop control attraction request flag setting process of S686 during the priority attraction order acquisition process, the address "SB_DAND_00" of the logical product operation process of the jump destination specified by the "CALLF" command is This is the same as the jump destination address specified by the "CALLF" instruction in the logical AND operation process of S626 during the attraction priority storage process described in (see FIG. 127). That is, in this embodiment, the source program for executing the logical product operation process performed in the stop control attraction request flag setting process of S686 during the priority attraction order acquisition process is different from the logic performed in S626 during the attraction priority order storage process. This is the same as the source program for executing the product operation process, and the source program for the logical product operation process is shared (modularized) in both processes S686 and S626. In this case, it is no longer necessary to provide separate source programs for the logical AND calculation process in both S686 and S626, so the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

また、上述した引込優先順位取得処理中のS687の引込優先順位テーブル(図137参照)の取得処理は、メインCPU101が、図136Cのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。そして、S687の引込優先順位テーブルの取得処理では、図136Cに示すように、メインCPU101専用命令コードである、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令が利用される。 Furthermore, the acquisition process of the attraction priority table (see FIG. 137) in S687 during the attraction priority acquisition process described above is performed by the main CPU 101 sequentially executing each source code specified in the source program of FIG. 136C. It will be done. In the acquisition process of the attraction priority table in S687, as shown in FIG. 136C, the "LDQ" instruction, which is an instruction code dedicated to the main CPU 101, is used to specify an address using the Q register (extension register).

それゆえ、S687の引込優先順位テーブルの取得処理においても、「LDQ」命令の使用により、ソースプログラム上において、アドレス設定に係る命令を省略することができる。その結果、引込優先順位テーブルの取得処理の効率化を図ることができるとともに、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。 Therefore, by using the "LDQ" instruction in the acquisition priority table acquisition process in S687, instructions related to address setting can be omitted in the source program. As a result, it is possible to improve the efficiency of the acquisition process of the attraction priority order table, and to reduce the capacity of the source program (the used capacity of the main ROM 102).

上述のように、本実施形態の優先引込順位取得処理中の上記各種処理では、上述したメインCPU101専用の各種命令コードが適宜用いられ、対応する処理の効率化及びソースプログラムの容量の削減を実現している。その結果、本実施形態では、主制御回路90のプログラム処理速度の効率化と容量の削減とを図ることができ、削減した容量に対応する空き領域を活用して、遊技性を高めることが可能となる。 As described above, in the above-mentioned various processes during the priority attraction ranking acquisition process of this embodiment, various instruction codes dedicated to the main CPU 101 described above are used as appropriate, thereby realizing efficiency of the corresponding processes and reduction of the source program capacity. are doing. As a result, in this embodiment, it is possible to improve the efficiency of the program processing speed of the main control circuit 90 and reduce the capacity, and it is possible to improve the gameplay by utilizing the free space corresponding to the reduced capacity. becomes.

[リール停止制御処理]
次に、図138~図140を参照して、メインフロー(図82参照)中のS213で行うリール停止制御処理について説明する。なお、図138は、リール停止制御処理の手順を示すフローチャートである。図139は、リール停止制御処理中の後述のS711~S716の処理を実行するためのソースプログラムの一例を示す図であり、図140は、リール停止制御処理中の後述のS726の処理を実行するためのソースプログラムの一例を示す図である。
[Reel stop control process]
Next, the reel stop control process performed in S213 in the main flow (see FIG. 82) will be described with reference to FIGS. 138 to 140. Note that FIG. 138 is a flowchart showing the procedure of the reel stop control process. FIG. 139 is a diagram showing an example of a source program for executing the processes of S711 to S716 described later during the reel stop control process, and FIG. 140 is a diagram showing an example of a source program for executing the process of S726 described below during the reel stop control process. FIG. 2 is a diagram showing an example of a source program for.

まず、メインCPU101は、リール停止可能信号OFF処理を行う(S711)。この処理では、メインCPU101は、主に、リール停止可能信号OFFデータのポート出力処理を行う。また、この処理は、メインRAM103の規定外作業領域を使用して行われる。なお、リール停止可能信号OFF処理の詳細については、後述の図141を参照しながら後で説明する。 First, the main CPU 101 performs reel stop enable signal OFF processing (S711). In this process, the main CPU 101 mainly performs port output processing of the reel stop enable signal OFF data. Further, this processing is performed using a non-standard work area of the main RAM 103. Note that details of the reel stop enable signal OFF processing will be described later with reference to FIG. 141, which will be described later.

次いで、メインCPU101は、全リールの回転速度が所定の一定速度に到達したか否か(「定速」になったか否か)を判別する(S712)。S712において、メインCPU101が、全リールの回転速度が「定速」になっていないと判別したとき(S712がNO判定の場合)、メインCPU101は、S712の処理を繰り返す。 Next, the main CPU 101 determines whether the rotational speeds of all the reels have reached a predetermined constant speed (whether they have become "constant speed") (S712). In S712, when the main CPU 101 determines that the rotation speeds of all the reels are not "constant speed" (NO in S712), the main CPU 101 repeats the process in S712.

一方、S712において、メインCPU101が、全リールの回転速度が「定速」になったと判別したとき(S712がYES判定の場合)、メインCPU101は、リール停止可能信号ON処理を行う(S713)。この処理では、メインCPU101は、主に、リール停止可能信号ONデータのポート出力処理を行う。また、この処理は、メインRAM103の規定外作業領域を使用して行われる。なお、リール停止可能信号ON処理の詳細については、後述の図142を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S712 that the rotational speed of all the reels has become "constant speed" (YES in S712), the main CPU 101 performs reel stop enable signal ON processing (S713). In this process, the main CPU 101 mainly performs port output processing of the reel stop enable signal ON data. Further, this processing is performed using a non-standard work area of the main RAM 103. Note that details of the reel stop enable signal ON processing will be described later with reference to FIG. 142, which will be described later.

次いで、メインCPU101は、有効なストップボタンが押されたか否かを判別する(S714)。 Next, the main CPU 101 determines whether a valid stop button has been pressed (S714).

S714において、メインCPU101が、有効なストップボタンが押されていないと判別したとき(S714がNO判定の場合)、メインCPU101は、処理をS713の処理に戻し、S713以降の処理を繰り返す。一方、S714において、メインCPU101が、有効なストップボタンが押されたと判別したとき(S714がYES判定の場合)、メインCPU101は、作動ストップボタン格納領域(図33参照)を更新し、ストップボタン未作動カウンタの値を1減算する(S715)。 In S714, when the main CPU 101 determines that a valid stop button has not been pressed (NO in S714), the main CPU 101 returns the process to S713 and repeats the process from S713 onwards. On the other hand, when the main CPU 101 determines in S714 that a valid stop button has been pressed (YES in S714), the main CPU 101 updates the operation stop button storage area (see FIG. 33) and The value of the operation counter is decremented by 1 (S715).

次いで、メインCPU101は、作動ストップボタンから検索対象リールを決定する(S716)。また、この処理では、検索対象リールのリール制御管理情報が格納される回胴制御データ格納領域のアドレス(先頭アドレス)セット処理も行われる(図139中のソースコード「LDQ IX,wR1_CTRL-(wR2_CTRL-wR1_CTRL)」参照)。 Next, the main CPU 101 determines the search target reel from the operation stop button (S716). In addition, in this process, the address (start address) of the reel control data storage area where the reel control management information of the reel to be searched is stored is set (source code "LDQ IX, wR1_CTRL-(wR2_CTRL)" in FIG. 139). -wR1_CTRL)”).

次いで、メインCPU101は、リール停止可能信号OFF処理を行う(S717)。この処理は、上記S711と同様に、メインRAM103の規定外作業領域を使用して行われる。なお、リール停止可能信号OFF処理の詳細については、後述の図141を参照しながら後で説明する。次いで、メインCPU101は、図柄カウンタの値に基づいて停止開始位置をメインRAM103に格納する(S718)。 Next, the main CPU 101 performs reel stop enable signal OFF processing (S717). This process is performed using the non-standard work area of the main RAM 103, similar to S711 above. Note that details of the reel stop enable signal OFF processing will be described later with reference to FIG. 141, which will be described later. Next, the main CPU 101 stores the stop start position in the main RAM 103 based on the value of the symbol counter (S718).

次いで、メインCPU101は、リール停止選択処理を行う(S719)。詳細な説明は省略するが、この処理では、メインCPU101は、滑り駒数の選択処理を行う。 Next, the main CPU 101 performs reel stop selection processing (S719). Although a detailed explanation will be omitted, in this process, the main CPU 101 performs a process of selecting the number of sliding pieces.

次いで、メインCPU101は、停止開始位置と、S719で決定された滑り駒数とに基づいて停止予定位置を決定し、該決定した停止予定位置をメインRAM103に格納する(S720)。この処理では、メインCPU101は、停止開始位置に滑り駒数を加算し、その加算結果を停止予定位置とする。 Next, the main CPU 101 determines a scheduled stop position based on the stop start position and the number of sliding pieces determined in S719, and stores the determined scheduled stop position in the main RAM 103 (S720). In this process, the main CPU 101 adds the number of sliding frames to the stop start position, and sets the addition result as the scheduled stop position.

次いで、メインCPU101は、図柄コード格納処理を実行する(S721)。この処理では、停止予定位置に対応する図柄コードが図柄コード格納領域に格納される。次いで、メインCPU101は、制御対象のリールが最終停止(第3停止)のリールであるか否かを判別する(S722)。この処理では、メインCPU101は、ストップボタン未作動カウンタの値に基づいて、制御対象のリールが最終停止(第3停止)のリールであるか否かを判別し、ストップボタン未作動カウンタの値が「0」であるときには、制御対象のリールが最終停止のリールであると判定する。 Next, the main CPU 101 executes symbol code storage processing (S721). In this process, the symbol code corresponding to the scheduled stop position is stored in the symbol code storage area. Next, the main CPU 101 determines whether the reel to be controlled is the reel at the final stop (third stop) (S722). In this process, the main CPU 101 determines whether the reel to be controlled is the reel at the final stop (third stop) based on the value of the stop button non-operation counter, and the value of the stop button non-operation counter is determined. When it is "0", it is determined that the reel to be controlled is the reel that has finally stopped.

S722において、メインCPU101が、制御対象のリールが最終停止のリールでないと判別したとき(S722がNO判定の場合)、メインCPU101は、制御変更処理を行う(S723)。この処理では、特定の停止位置にあった場合に、リールの停止に用いる停止情報群が更新される。次いで、メインCPU101は、図126で説明した引込優先順位格納処理を行う(S724)。 In S722, when the main CPU 101 determines that the reel to be controlled is not the final stopped reel (NO in S722), the main CPU 101 performs a control change process (S723). In this process, the stop information group used for stopping the reels is updated when the reels are at a specific stop position. Next, the main CPU 101 performs the attraction priority ranking storage process described with reference to FIG. 126 (S724).

次いで、メインCPU101は、停止間隔残時間待機処理を行う(S725)。この処理では、メインCPU101は、予め設定された所定のリール停止間隔時間が経過するまで、待機処理を行う。そして、S725の処理後、メインCPU101は、処理をS711の処理に戻し、S711以降の処理を繰り返す。 Next, the main CPU 101 performs a stop interval remaining time standby process (S725). In this process, the main CPU 101 performs a standby process until a predetermined reel stop interval time set in advance has elapsed. After the processing in S725, the main CPU 101 returns the processing to S711 and repeats the processing from S711 onwards.

ここで再度、S722の処理に戻って、S722において、メインCPU101が、制御対象のリールが最終停止のリールであると判別したとき(S722がYES判定の場合)、メインCPU101は、全リールの励磁が停止状態であるか否かを判別する(S726)。S726において、メインCPU101が、全リールの励磁が停止状態でないと判別したとき(S726がNO判定の場合)、メインCPU101は、S726の処理を繰り返す。 Here, returning to the process of S722 again, in S722, when the main CPU 101 determines that the reel to be controlled is the reel at the final stop (in the case of YES determination in S722), the main CPU 101 excites all reels. It is determined whether or not it is in a stopped state (S726). In S726, when the main CPU 101 determines that the excitation of all reels is not in a stopped state (NO determination in S726), the main CPU 101 repeats the process of S726.

一方、S726において、メインCPU101が、全リールの励磁が停止状態であると判別したとき(S726がYES判定の場合)、メインCPU101は、第3停止操作されたストップボタンがオン状態のままである(ストップボタンが放されていない)か否かを判別する(S727)。S727において、メインCPU101が、第3停止操作されたストップボタンがオン状態のままであると判別したとき(S727がYES判定の場合)、メインCPU101は、S727の処理を繰り返す。一方、S727において、メインCPU101が、第3停止操作されたストップボタンがオン状態のままでないと判別したとき(S727がNO判定の場合)、メインCPU101は、リール停止制御処理を終了し、処理をメインフロー(図82参照)のS214に移す。 On the other hand, when the main CPU 101 determines in S726 that the excitation of all reels is in a stopped state (YES in S726), the main CPU 101 determines that the third stop button, which has been operated to stop, remains in an on state. (The stop button has not been released) is determined (S727). In S727, when the main CPU 101 determines that the stop button operated by the third stop operation remains on (YES in S727), the main CPU 101 repeats the process in S727. On the other hand, in S727, when the main CPU 101 determines that the stop button operated by the third stop operation does not remain in the on state (NO determination in S727), the main CPU 101 ends the reel stop control process and continues the process. The process moves to S214 of the main flow (see FIG. 82).

本実施形態では、上述のようにしてリール停止制御処理が行われる。なお、上述したリール停止制御処理中のS711~S716の処理は、メインCPU101が、図139のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。図139に示すように、本実施形態のリール停止制御処理のソースプログラムでは、メインCPU101専用命令コードである、例えば、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令や、「CALLF」命令が用いられる。 In this embodiment, the reel stop control process is performed as described above. Note that the processing of S711 to S716 during the reel stop control processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 139. As shown in FIG. 139, the source program for the reel stop control process of this embodiment includes instruction codes dedicated to the main CPU 101, such as the "LDQ" command that specifies an address using the Q register (extension register), and " CALLF" instruction is used.

それゆえ、リール停止制御処理において、このようなメインCPU101専用命令コードを用いることにより、リール制御処理のソースプログラムの容量を削減することができるともに、リール停止制御処理の処理効率を向上させることができる。すなわち、本実施形態では、主制御回路90におけるプログラム処理速度の効率化と容量の削減とを行うことが可能となり、削減した容量に応じて増加したメインROM102の空き領域を活用して、遊技性を高めることが可能となる。 Therefore, by using such instruction codes dedicated to the main CPU 101 in the reel stop control process, the capacity of the source program for the reel control process can be reduced, and the processing efficiency of the reel stop control process can be improved. can. That is, in this embodiment, it is possible to improve the efficiency of the program processing speed and reduce the capacity in the main control circuit 90, and the free space of the main ROM 102, which has increased in accordance with the reduced capacity, can be utilized to improve the gameplay. It becomes possible to increase the

また、上述したリール停止制御処理中のS726の判定処理は、メインCPU101が、図140のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。この処理は、図140に示すように、ソースプログラム上では、「LDQ」命令、「ORQ」命令(所定の論理和演算命令)を用いて実行される。 Further, the determination process of S726 during the reel stop control process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 140. As shown in FIG. 140, this process is executed using the "LDQ" instruction and "ORQ" instruction (predetermined logical OR operation instruction) on the source program.

なお、「ORQ」命令は、論理和演算を行う命令コードであり、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである。そして、ソースプログラム上において、例えば、ソースコード「ORQ (k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)及び1バイトの整数k(直値:下位側アドレス値)で指定されたアドレスのメモリの内容(格納データ)と、Aレジスタの内容(格納データ)との論理和演算が行われ、その演算結果がAレジスタに記憶される。 Note that the "ORQ" instruction is an instruction code that performs a logical sum operation, and is an instruction code dedicated to the main CPU 101 that specifies an address using the Q register (extension register). For example, when the source code "ORQ (k)" is executed on the source program, the data stored in the Q register (upper address value) and the 1-byte integer k (direct value: lower address value) are used. The contents of the memory at the designated address (stored data) are logically ORed with the contents of the A register (stored data), and the result of the operation is stored in the A register.

それゆえ、リール停止制御処理中のS726の判定処理において、まず、図140中のソースコード「LDQ A,(.LOW.wR1_TIM)」が実行されると、Qレジスタの格納データと、整数値「.LOW.wR1_TIM」とで指定されるアドレスのメモリの内容(第1リールの励磁タイマー値)がAレジスタにロードされる。なお、本実施形態では、メインRAM103内における第1リールの励磁タイマー値が格納された領域のアドレスは、「F032h」である。そして、上述したS726の判定処理では、LDQ命令実行時に予めQレジスタに、アドレス「wR1_TIM(F032h)」の上位側アドレス値「F0h」がセットされ、kの値(直値)には、下位側アドレス値(「.LOW.wR2_TIM」=32h)が代入される。 Therefore, in the determination process of S726 during the reel stop control process, when the source code "LDQ A, (.LOW.wR1_TIM)" in FIG. 140 is executed, the data stored in the Q register and the integer value " The contents of the memory at the address specified by ".LOW.wR1_TIM" (the excitation timer value of the first reel) are loaded into the A register. In this embodiment, the address of the area in the main RAM 103 in which the excitation timer value of the first reel is stored is "F032h". In the determination process of S726 described above, when the LDQ instruction is executed, the upper address value "F0h" of the address "wR1_TIM (F032h)" is set in the Q register in advance, and the value of k (direct value) is set to the lower address value "F0h". The address value (“.LOW.wR2_TIM”=32h) is assigned.

次いで、図140中のソースコード「ORQ (.LOW.wR2_TIM)」が実行されると、Qレジスタの格納データ(F0h)と、第2リールの励磁タイマー値が格納された領域のアドレス「wR2_TIM(F03Dh)」の下位側アドレス値(3Dh)で指定されたアドレスのメモリの内容(第2リールの励磁タイマー値)と、Aレジスタの内容(第1リールの励磁タイマー値)との論理和演算が行われ、その演算結果(第1リールの励磁タイマー値と第2リールの励磁タイマー値との合成結果)がAレジスタに記憶される。次いで、図140中のソースコード「ORQ (.LOW.wR3_TIM)」が実行されると、Qレジスタの格納データ(F0h)と、第3リールの励磁タイマー値が格納された領域のアドレス「wR3_TIM(F048h)」の下位側アドレス値(48h)で指定されたアドレスのメモリの内容(第3リールの励磁タイマー値)と、Aレジスタの内容(第1リールの励磁タイマー値と第2リールの励磁タイマー値との合成結果)との論理和演算が行われ、その演算結果(第1~第3リールの励磁タイマー値の合成結果)がAレジスタに記憶される。 Next, when the source code “ORQ (.LOW.wR2_TIM)” in FIG. 140 is executed, the data stored in the Q register (F0h) and the address “wR2_TIM( F03Dh)", the logical OR operation of the memory contents of the address specified by the lower address value (3Dh) (excitation timer value of the second reel) and the contents of the A register (excitation timer value of the first reel) is performed. The calculation result (the result of combining the excitation timer value of the first reel and the excitation timer value of the second reel) is stored in the A register. Next, when the source code "ORQ (.LOW.wR3_TIM)" in FIG. 140 is executed, the data stored in the Q register (F0h) and the address "wR3_TIM( The contents of the memory at the address specified by the lower address value (48h) of "F048h)" (the excitation timer value of the third reel) and the contents of the A register (the excitation timer value of the first reel and the excitation timer of the second reel) A logical OR operation is performed with the combination result of the excitation timer values of the first to third reels), and the result of the calculation (the result of the combination of the excitation timer values of the first to third reels) is stored in the A register.

上述のように、本実施形態では、リール(回胴)の停止状態のチェック処理において、Qレジスタ(拡張レジスタ)を用いた各種メインCPU101専用命令コードが用いられる。それゆえ、これらのメインCPU101専用命令コードを用いることにより、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができ、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in this embodiment, various instruction codes dedicated to the main CPU 101 using the Q register (extension register) are used in the process of checking the stopped state of the reel (spinning drum). Therefore, by using these instruction codes dedicated to the main CPU 101, it is possible to directly access the main ROM 102, main RAM 103, and memory map I/O, and omit instructions related to address settings in the source program. Therefore, the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

上述のように、本実施形態のリール停止制御処理中の上記各種処理では、上述したメインCPU101専用の各種命令コードが適宜用いられ、対応する処理の効率化及びソースプログラムの容量の削減を実現している。その結果、本実施形態では、主制御回路90のプログラム処理速度の効率化と容量の削減とを図ることができ、削減した容量に対応する空き領域を活用して、遊技性を高めることが可能となる。 As described above, in the various processes described above during the reel stop control process of this embodiment, the various instruction codes dedicated to the main CPU 101 described above are used as appropriate, and the efficiency of the corresponding processes and the reduction in the capacity of the source program are realized. ing. As a result, in this embodiment, it is possible to improve the efficiency of the program processing speed of the main control circuit 90 and reduce the capacity, and it is possible to improve the gameplay by utilizing the free space corresponding to the reduced capacity. becomes.

[リール停止可能信号OFF処理]
次に、図141を参照して、リール停止制御処理(図138参照)中のS711又はS717で行うリール停止可能信号OFF処理について説明する。なお、図141は、リール停止可能信号OFF処理の手順を示すフローチャートである。
[Reel stop enable signal OFF processing]
Next, with reference to FIG. 141, the reel stop enable signal OFF process performed in S711 or S717 in the reel stop control process (see FIG. 138) will be described. Note that FIG. 141 is a flowchart showing the procedure of the reel stop enable signal OFF process.

まず、メインCPU101は、スタックポインタ(SP)にセットされているメインRAM103のスタックエリア(図12C参照)のアドレスを退避させる(S731)。次いで、メインCPU101は、スタックポインタ(SP)に規定外スタックエリアのアドレスをセットする(S732)。 First, the main CPU 101 saves the address of the stack area (see FIG. 12C) of the main RAM 103 set in the stack pointer (SP) (S731). Next, the main CPU 101 sets the address of the non-standard stack area in the stack pointer (SP) (S732).

次いで、メインCPU101は、全てのレジスタにセットされているデータを退避させる(S733)。次いで、メインCPU101は、リール停止可能信号OFFデータのセット処理を行う(S734)。 Next, the main CPU 101 saves the data set in all registers (S733). Next, the main CPU 101 performs processing to set reel stop enable signal OFF data (S734).

次いで、メインCPU101は、規定外ポート出力処理を行う(S735)。この処理では、メインCPU101は、リール停止可能信号OFFデータに基づいて、後述のOFF出力データ(出力オフモードデータ)の生成及び出力処理を行う。なお、この処理は、メインRAM103の規定外作業領域を使用して行われる。規定外ポート出力処理の詳細については、後述の図143を参照しながら後で説明する。 Next, the main CPU 101 performs non-standard port output processing (S735). In this process, the main CPU 101 generates and outputs OFF output data (output OFF mode data), which will be described later, based on the reel stop enable signal OFF data. Note that this process is performed using a non-standard work area of the main RAM 103. Details of the non-standard port output processing will be described later with reference to FIG. 143, which will be described later.

次いで、メインCPU101は、S733で退避させた全レジスタのデータを復帰させる(S736)。次いで、メインCPU101は、S731で退避させたスタックエリアのアドレスをスタックポインタ(SP)にセットする(S737)。 Next, the main CPU 101 restores the data of all registers saved in S733 (S736). Next, the main CPU 101 sets the address of the stack area saved in S731 in the stack pointer (SP) (S737).

そして、S737の処理後、メインCPU101は、リール停止可能信号OFF処理を終了する。この際、実行したリール停止可能信号OFF処理がリール停止制御処理(図138参照)中のS711の処理である場合には、メインCPU101は、処理をリール停止制御処理中のS712の処理に移す。一方、実行したリール停止可能信号OFF処理がリール停止制御処理(図138参照)中のS717の処理である場合には、メインCPU101は、処理をリール停止制御処理中のS718の処理に移す。 After the process of S737, the main CPU 101 ends the reel stop enable signal OFF process. At this time, if the executed reel stop enable signal OFF process is the process in S711 during the reel stop control process (see FIG. 138), the main CPU 101 moves the process to S712 in the reel stop control process. On the other hand, if the executed reel stop enable signal OFF process is the process in S717 during the reel stop control process (see FIG. 138), the main CPU 101 moves the process to S718 in the reel stop control process.

[リール停止可能信号ON処理]
次に、図142を参照して、リール停止制御処理(図138参照)中のS713で行うリール停止可能信号ON処理について説明する。なお、図142は、リール停止可能信号ON処理の手順を示すフローチャートである。
[Reel stop enable signal ON processing]
Next, with reference to FIG. 142, the reel stop enable signal ON process performed in S713 in the reel stop control process (see FIG. 138) will be described. Note that FIG. 142 is a flowchart showing the procedure of the reel stop enable signal ON process.

まず、メインCPU101は、スタックポインタ(SP)にセットされているメインRAM103のスタックエリア(図12C参照)のアドレスを退避させる(S741)。次いで、メインCPU101は、スタックポインタ(SP)に規定外スタックエリアのアドレスをセットする(S742)。 First, the main CPU 101 saves the address of the stack area (see FIG. 12C) of the main RAM 103 set in the stack pointer (SP) (S741). Next, the main CPU 101 sets the address of the non-standard stack area in the stack pointer (SP) (S742).

次いで、メインCPU101は、全てのレジスタにセットされているデータを退避させる(S743)。次いで、メインCPU101は、作動ストップボタン格納領域(図33参照)を参照し、ストップボタン状態を取得する(S744)。次いで、メインCPU101は、リール停止可能信号ONデータのセット処理を行う(S745)。 Next, the main CPU 101 saves the data set in all registers (S743). Next, the main CPU 101 refers to the operation stop button storage area (see FIG. 33) and acquires the stop button state (S744). Next, the main CPU 101 performs a process of setting reel stop enable signal ON data (S745).

次いで、メインCPU101は、規定外ポート出力処理を行う(S746)。この処理では、メインCPU101は、リール停止可能信号ONデータに基づいて、後述のON出力データ(出力オンモードデータ)の生成及び出力処理を行う。なお、この処理は、メインRAM103の規定外作業領域を使用して行われる。規定外ポート出力処理の詳細については、後述の図143を参照しながら後で説明する。 Next, the main CPU 101 performs non-standard port output processing (S746). In this process, the main CPU 101 generates and outputs ON output data (output on mode data), which will be described later, based on the reel stop enable signal ON data. Note that this process is performed using the non-standard work area of the main RAM 103. Details of the non-standard port output processing will be described later with reference to FIG. 143, which will be described later.

次いで、メインCPU101は、S743で退避させた全レジスタのデータを復帰させる(S747)。次いで、メインCPU101は、S741で退避させたスタックエリアのアドレスをスタックポインタ(SP)にセットする(S748)。そして、S748の処理後、メインCPU101は、リール停止可能信号ON処理を終了し、処理をリール停止制御処理(図138参照)中のS714の処理に移す。 Next, the main CPU 101 restores the data in all registers saved in S743 (S747). Next, the main CPU 101 sets the address of the stack area saved in S741 in the stack pointer (SP) (S748). After the process of S748, the main CPU 101 ends the reel stop enable signal ON process and moves the process to S714 in the reel stop control process (see FIG. 138).

[規定外ポート出力処理]
次に、図143及び図144を参照して、リール停止可能信号OFF処理(図141参照)中のS735及びリール停止可能信号ON処理(図142参照)中のS746で行う規定外ポート出力処理について説明する。なお、図143は、規定外ポート出力処理の手順を示すフローチャートである。また、図144は、規定外ポート出力処理を実行するためのソースプログラムの一例を示す図である。
[Non-standard port output processing]
Next, with reference to FIGS. 143 and 144, regarding the non-standard port output processing performed in S735 during the reel stoppable signal OFF process (see FIG. 141) and S746 during the reel stoppable signal ON process (see FIG. 142) explain. Note that FIG. 143 is a flowchart showing the procedure of non-standard port output processing. Further, FIG. 144 is a diagram showing an example of a source program for executing non-standard port output processing.

まず、メインCPU101は、ポート出力設定がON出力モードであるか否かを判別する(S751)。この処理において、メインCPU101は、リール停止可能信号ONデータがセットされている場合には、ポート出力設定がON出力モードであると判定し、リール停止可能信号OFFデータがセットされている場合には、ポート出力設定がON出力モードでないと判定する。 First, the main CPU 101 determines whether the port output setting is the ON output mode (S751). In this process, the main CPU 101 determines that the port output setting is in the ON output mode when the reel stop enable signal ON data is set, and when the reel stop enable signal OFF data is set. , it is determined that the port output setting is not in the ON output mode.

S751において、メインCPU101が、ポート出力設定がON出力モードであると判別したとき(S751がYES判定の場合)、メインCPU101は、後述のS753の処理を行う。一方、S751において、メインCPU101が、ポート出力設定がON出力モードでないと判別したとき(S751がNO判定の場合)、メインCPU101は、OFF出力データ(出力オフモードデータ)の生成処理を行う(S752)。この処理では、現在、出力オン状態となっているポート(ビット)のうち、オフ状態にしたいポート(ビット)をオフ状態にするとともに、現在、出力オフ状態となっているポート(ビット)をオフ状態に維持するためのOFF出力データが生成される。 In S751, when the main CPU 101 determines that the port output setting is the ON output mode (YES in S751), the main CPU 101 performs processing in S753, which will be described later. On the other hand, when the main CPU 101 determines in S751 that the port output setting is not in the ON output mode (NO in S751), the main CPU 101 performs a process of generating OFF output data (output OFF mode data) (S752 ). In this process, among the ports (bits) that are currently in the output on state, the ports (bits) that you want to turn off are turned off, and the ports (bits) that are currently in the output off state are turned off. OFF output data is generated to maintain the state.

S752の処理後又はS751がNO判定の場合、メインCPU101は、ON出力データ(出力オンモードデータ)の生成処理を行う(S753)。この処理では、現在、出力オフ状態となっているポート(ビット)のうち、オン状態にしたいポート(ビット)をオン状態にするとともに、現在、出力オン状態となっているポート(ビット)をオン状態に維持するためのON出力データが生成される。次いで、メインCPU101は、生成された出力データを指定ポートから出力する(S754)。 After the process of S752 or when the determination is NO in S751, the main CPU 101 performs a process of generating ON output data (output ON mode data) (S753). This process turns on the ports (bits) that you want to turn on among the ports (bits) that are currently in the output-off state, and also turns on the ports (bits) that are currently in the output-on state. ON output data is generated to maintain the state. Next, the main CPU 101 outputs the generated output data from the designated port (S754).

そして、S754の処理後、メインCPU101は、規定外ポート出力処理を終了する。この際、実行した規定外ポート出力処理がリール停止可能信号OFF処理(図141参照)中のS735の処理である場合には、メインCPU101は、処理をリール停止可能信号OFF処理中のS736の処理に移す。一方、実行した規定外ポート出力処理がリール停止可能信号ON処理(図142参照)中のS746の処理である場合には、メインCPU101は、処理をリール停止可能信号ON処理中のS747の処理に移す。 After the process of S754, the main CPU 101 ends the non-standard port output process. At this time, if the executed non-standard port output process is the process of S735 during the reel stop enable signal OFF process (see FIG. 141), the main CPU 101 changes the process to the process of S736 during the reel stop enable signal OFF process. Move to. On the other hand, if the executed non-standard port output process is the process of S746 during the reel stop enable signal ON process (see FIG. 142), the main CPU 101 changes the process to the process of S747 during the reel stop enable signal ON process. Move.

本実施形態では、上述のようにして規定外ポート出力処理が行われる。そして、上述した規定外ポート出力処理は、メインCPU101が、図144のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, non-standard port output processing is performed as described above. The above-described non-standard port output processing is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 144.

その中で、上述した規定外ポート出力処理中のS752のOFF出力データの生成処理は、図144中のソースコード「XOR (HL)」及び「AND (HL)」をこの順で実行することに行われる。また、上述した規定外ポート出力処理中のS753のON出力データの生成処理は、図144中のソースコード「OR (HL)」を実行することに行われる。 Among them, the OFF output data generation process in S752 during the above-mentioned non-standard port output process is performed by executing the source code "XOR (HL)" and "AND (HL)" in FIG. 144 in this order. It will be done. Further, the ON output data generation process in S753 during the above-described non-standard port output process is performed by executing the source code "OR (HL)" in FIG. 144.

ソースプログラム上において、このような各出力データの生成処理を行うことにより、S752のOFF出力データの生成処理後に、S753のON出力データの生成処理が行われてもS752で生成されたOFF出力データは変化しない。 By performing such generation processing of each output data on the source program, even if the ON output data generation processing of S753 is performed after the OFF output data generation processing of S752, the OFF output data generated in S752 will not be generated. does not change.

例えば、ポート出力設定がOFF出力モードであり、今回の処理でオフ状態にしたい規定外ポートを示す出力データが「00010111」(「1」がオフ状態にしたいビット)であり、現在、規定外ポートに出力されている出力データ(バックアップデータ)が「01010011」(「1」が現在、オン状態のビット)である場合、バックアップデータのビット0、ビット1及びビット5のデータを「1」から「0」にするためのOFF出力データが生成される。この場合、まず、図144中のソースコード「XOR (HL)」が実行されると、出力データ「00010111」と、バックアップデータ「01010011」との排他的論理和演算が行われ、演算結果として「01000100」が得られる。次いで、図144中のソースコード「AND (HL)」が実行されると、演算結果「01000100」とバックアップデータ「01010011」との論理積演算が行われ、演算結果「01000000」がOFF出力データとして生成される。 For example, the port output setting is OFF output mode, the output data indicating the non-standard port that you want to turn off in this process is "00010111" ("1" is the bit that you want to turn off), and the non-standard port is currently If the output data (backup data) being output to is "01010011" ("1" is the bit that is currently on), change the data of bit 0, bit 1 and bit 5 of the backup data from "1" to " OFF output data for setting the value to 0 is generated. In this case, first, when the source code "XOR (HL)" in FIG. 144 is executed, an exclusive OR operation is performed between the output data "00010111" and the backup data "01010011", and the operation result is " 01000100" is obtained. Next, when the source code "AND (HL)" in FIG. 144 is executed, a logical AND operation is performed between the operation result "01000100" and the backup data "01010011", and the operation result "01000000" is used as the OFF output data. generated.

その後、S753のON出力データの生成処理が(図144中のソースコード「OR (HL)」)が実行されると、演算結果「01000000」(OFF出力データ)と、今回の処理でオン状態にしたい規定外ポートを示す出力データ「00000000」(ポート出力設定がOFF出力モードであるので、出力データの各ビットには「0」がセットされる)との論理和演算が行われ、演算結果として「01000000」が得られ、OFF出力データは変化しない。定性的には、ポート出力設定がOFF出力モードである場合、S753のON出力データの生成処理では、OFF出力データにおいて出力オン状態となっているポート(ビット)をオン状態に維持するための出力データが生成されるので、S752のOFF出力データの生成処理後に、S753のON出力データの生成処理が行われてもS752で生成されたOFF出力データは変化しない。 After that, when the ON output data generation process in S753 (source code "OR (HL)" in FIG. 144) is executed, the calculation result is "01000000" (OFF output data) and the current process turns on state. A logical OR operation is performed with the output data "00000000" (the port output setting is OFF output mode, so each bit of the output data is set to "0") indicating the non-standard port to be used, and the operation result is "01000000" is obtained, and the OFF output data does not change. Qualitatively, when the port output setting is the OFF output mode, in the ON output data generation process in S753, the output is set to maintain the port (bit) in the output ON state in the OFF output data in the ON state. Since the data is generated, the OFF output data generated in S752 does not change even if the ON output data generation process in S753 is performed after the OFF output data generation process in S752.

[入賞検索処理]
次に、図145~図147を参照して、メインフロー(図82参照)中のS214で行う入賞検索処理について説明する。なお、図145は、入賞検索処理の手順を示すフローチャートである。図146は、入賞検索処理を実行するためのソースプログラムの一例を示す図である。また、図147は、入賞検索処理のソースプログラム上で、実際に参照される払出枚数データテーブルの構成の一例を示す図である。
[Winning search process]
Next, with reference to FIGS. 145 to 147, the winning search process performed at S214 in the main flow (see FIG. 82) will be described. Note that FIG. 145 is a flowchart showing the procedure of the winning search process. FIG. 146 is a diagram showing an example of a source program for executing the winning search process. Further, FIG. 147 is a diagram showing an example of the structure of a payout number data table that is actually referred to on the source program of the winning search process.

まず、メインCPU101は、図柄コード格納領域(図35参照)に格納された各格納領域のデータを、入賞作動フラグ格納領域(図28~図30参照)の対応する格納領域に転送して保存する(S761)。そして、この処理終了時点では、DEレジスタに入賞作動フラグ格納領域の最後尾のアドレスがセットされる。 First, the main CPU 101 transfers and saves the data in each storage area stored in the symbol code storage area (see FIG. 35) to the corresponding storage area in the winning activation flag storage area (see FIGS. 28 to 30). (S761). At the end of this process, the last address of the winning operation flag storage area of the DE register is set.

次いで、メインCPU101は、払出枚数データテーブルのアドレス(図147に示す払出枚数データテーブルの先頭アドレス「dPAYNUMTB」)をHLレジスタにセットする(S762)。次いで、メインCPU101は、払出枚数テーブル数(本実施形態では「5」)を入賞検索カウンタの初期値とし、該初期値をBレジスタにセットする(S763)。 Next, the main CPU 101 sets the address of the payout number data table (the leading address "dPAYNUMTB" of the payout number data table shown in FIG. 147) in the HL register (S762). Next, the main CPU 101 sets the payout number table number ("5" in this embodiment) as the initial value of the prize search counter, and sets the initial value in the B register (S763).

次いで、メインCPU101は、HLレジスタにセットされたアドレスに基づいて、メダルの払出枚数(本実施形態では、1枚、2枚、3枚及び9枚のいずれか)のデータをCレジスタにセットし、判定対象データをAレジスタにセットし、HLレジスタにセットされているアドレスに「2」を加算(+2更新)する(S764)。なお、図147に示す払出枚数データテーブルにおいて、メダルの払出枚数のデータは、「払出枚数(1,2,3又は9)*2+0」であり、判定対象データは、払出枚数のデータの次のアドレスに格納されている1バイトのデータ(例えば「11111000B」等)である。また、以下では、Cレジスタにセットされたメダルの払出枚数のデータ「払出枚数(1,2,3又は9)*2+0」内のデータ「0」を「判定ビット」という。この判定ビットは入賞検索の判定対象ブロックであるか否かを示す情報である。 Next, the main CPU 101 sets data on the number of medals to be paid out (in this embodiment, one of 1, 2, 3, and 9) in the C register based on the address set in the HL register. , sets the judgment target data in the A register, and adds "2" to the address set in the HL register (+2 update) (S764). In addition, in the payout number data table shown in FIG. 147, the data of the number of medals paid out is "number of medals paid out (1, 2, 3 or 9) * 2 + 0", and the data to be determined is the next data of the number of medals paid out. This is 1-byte data (for example, "11111000B", etc.) stored at the address. Furthermore, hereinafter, the data "0" in the data "Number of medals to be paid out (1, 2, 3 or 9)*2+0" which is the number of medals set in the C register will be referred to as a "judgment bit". This determination bit is information indicating whether or not the block is a determination target block for winning search.

次いで、メインCPU101は、Cレジスタにセットされたメダルの払出枚数のデータから判定ビットの値を抽出する(S765)。次いで、メインCPU101は、抽出した判定ビットの値に基づいて、判定対象ブロックであるか否かを判別する(S766)。この処理において、メインCPU101は、抽出した判定ビットの値が「1」である場合に、判定対象ブロックであると判定する。なお、本実施形態では、図147に示すように、メダルの払出枚数に関係なく、判定ビットの値は、常に「0」であるので、S766の処理は必ずNO判定となる。 Next, the main CPU 101 extracts the value of the determination bit from the data on the number of medals set in the C register (S765). Next, the main CPU 101 determines whether the block is a determination target block based on the value of the extracted determination bit (S766). In this process, the main CPU 101 determines that the block is the target block when the value of the extracted determination bit is "1". In this embodiment, as shown in FIG. 147, the value of the determination bit is always "0" regardless of the number of medals to be paid out, so the process of S766 always results in a NO determination.

S766において、メインCPU101が、判定対象ブロックでないと判別したとき(S766がNO判定の場合)、メインCPU101は、後述のS768の処理を行う。一方、S766において、メインCPU101が、判定対象ブロックであると判別したとき(S766がYES判定の場合)、メインCPU101は、DEレジスタにセットされている入賞作動フラグ格納領域のアドレスを1減算(-1更新)する(S767)。 In S766, when the main CPU 101 determines that the block is not the determination target block (NO determination in S766), the main CPU 101 performs processing in S768, which will be described later. On the other hand, in S766, when the main CPU 101 determines that the block is the determination target block (YES in S766), the main CPU 101 subtracts the address of the winning activation flag storage area set in the DE register by 1 (- 1 update) (S767).

S767の処理後又はS766がNO判定の場合、メインCPU101は、DEレジスタにセットされた入賞作動フラグ格納領域のアドレスで指定される格納領域のデータを判定データとして抽出する(S768)。 After the process of S767 or when the determination is NO in S766, the main CPU 101 extracts the data in the storage area specified by the address of the winning activation flag storage area set in the DE register as determination data (S768).

次いで、メインCPU101は、S764でAレジスタにセットされた判定対象データと、S768で抽出した判定データとに基づいて、判定の結果が入賞であるか否かを判別する(S769)。この処理において、メインCPU101は、S764でAレジスタにセットされた判定対象データが、S768で抽出した判定データと同じであれば、判定の結果が入賞であると判定する。 Next, the main CPU 101 determines whether or not the result of the determination is a win based on the determination target data set in the A register in S764 and the determination data extracted in S768 (S769). In this process, the main CPU 101 determines that the determination result is a winning prize if the determination target data set in the A register in S764 is the same as the determination data extracted in S768.

S769において、メインCPU101が、判定の結果が入賞でないと判別したとき(S769がNO判定の場合)、メインCPU101は、後述のS776の処理を行う。一方、S769において、メインCPU101が、判定の結果が入賞であると判別したとき(S769がYES判定の場合)、メインCPU101は、現遊技が3枚遊技(メダルのベット枚数が3枚である遊技)であるか否かを判別する(S770)。 In S769, when the main CPU 101 determines that the result of the determination is not a winning (NO determination in S769), the main CPU 101 performs the process of S776, which will be described later. On the other hand, in S769, when the main CPU 101 determines that the result of the determination is a winning (YES determination in S769), the main CPU 101 determines that the current game is a 3 medal game (a game in which the number of medals bet is 3). ) (S770).

S770において、メインCPU101が、現遊技が3枚遊技であると判別したとき(S770がYES判定の場合)、メインCPU101は、後述のS772の処理を行う。一方、S770において、メインCPU101が、現遊技が3枚遊技でないと判別したとき(S770がNO判定の場合)、メインCPU101は、2枚遊技(メダルのベット枚数が2枚である遊技)の払出枚数(2枚)をCレジスタにセットする(S771)。 In S770, when the main CPU 101 determines that the current game is a 3-coin game (YES in S770), the main CPU 101 performs processing in S772, which will be described later. On the other hand, in S770, when the main CPU 101 determines that the current game is not a 3-coin game (if NO in S770), the main CPU 101 issues a payout for a 2-coin game (a game in which the number of medals bet is 2). The number of sheets (2 sheets) is set in the C register (S771).

S771の処理後又はS770がYES判定の場合、メインCPU101は、払出枚数の更新処理を行う(S772)。具体的には、メインCPU101は、現在の入賞枚数カウンタの値に、Cレジスタにセットされたメダルの払出枚数を加算し、加算後の値を払出枚数にセットする。 After the process of S771 or when the determination is YES in S770, the main CPU 101 performs a process of updating the number of coins to be paid out (S772). Specifically, the main CPU 101 adds the payout number of medals set in the C register to the current value of the winning medal counter, and sets the value after the addition to the payout number.

次いで、メインCPU101は、払出枚数の値が最大払出枚数「10」未満であるか否かを判別する(S773)。 Next, the main CPU 101 determines whether the value of the number of coins to be paid out is less than the maximum number of coins to be paid out "10" (S773).

S773において、メインCPU101が、払出枚数の値が最大払出枚数「10」未満であると判別したとき(S773がYES判定の場合)、メインCPU101は、後述のS775の処理を行う。一方、S773において、メインCPU101が、払出枚数の値が最大払出枚数「10」未満でないと判別したとき(S773がNO判定の場合)、メインCPU101は、払出枚数に最大払出枚数「10」をセットする(S774)。 In S773, when the main CPU 101 determines that the value of the number of coins to be paid out is less than the maximum number of coins to be paid out "10" (YES in S773), the main CPU 101 performs the process of S775, which will be described later. On the other hand, in S773, when the main CPU 101 determines that the value of the number of coins to be paid out is not less than the maximum number of coins to be paid out "10" (if NO in S773), the main CPU 101 sets the maximum number of coins to be paid out to "10". (S774).

S774の処理後又はS773がYES判定の場合、メインCPU101は、払出枚数を入賞枚数カウンタに保存する(S775)。 After the process of S774 or if the determination is YES in S773, the main CPU 101 stores the number of paid out coins in the winning number counter (S775).

S775の処理後又はS769がNO判定の場合、メインCPU101は、他の入賞があるか否かを判別する(S776)。S776において、メインCPU101が、他の入賞があると判別したとき(S776がYES判定の場合)、メインCPU101は、処理をS769の処理に戻し、S769以降の処理を繰り返す。 After the process of S775 or if the determination is NO in S769, the main CPU 101 determines whether there is another winning prize (S776). In S776, when the main CPU 101 determines that there is another prize winning (YES in S776), the main CPU 101 returns the process to S769 and repeats the process from S769 onwards.

一方、S776において、メインCPU101が、他の入賞がないと判別したとき(S776がNO判定の場合)、メインCPU101は、入賞検索カウンタの値を1減算(-1更新)する(S777)。なお、本実施形態のように、有効ラインが1本である場合には、複数の小役が重複して入賞することがないので、S776の判定処理は必ずNO判定となる。 On the other hand, in S776, when the main CPU 101 determines that there is no other prize winning (NO determination in S776), the main CPU 101 subtracts 1 from the value of the winning search counter (updates by -1) (S777). In addition, as in this embodiment, when there is only one active line, multiple small winning combinations will not overlap and win, so the determination process in S776 will always result in a NO determination.

次いで、メインCPU101は、入賞検索カウンタの値が「0」であるか否かを判別する(S778)。 Next, the main CPU 101 determines whether the value of the winning search counter is "0" (S778).

S778において、メインCPU101が、入賞検索カウンタの値が「0」でないと判別したとき(S778がNO判定の場合)、メインCPU101は、処理をS764の処理に戻し、S764以降の処理を繰り返す。一方、S778において、メインCPU101が、入賞検索カウンタの値が「0」であると判別したとき(S778がYES判定の場合)、メインCPU101は、入賞検索処理を終了し、処理をメインフロー(図82参照)中のS215の処理に移す。 In S778, when the main CPU 101 determines that the value of the winning search counter is not "0" (NO in S778), the main CPU 101 returns the process to S764 and repeats the process from S764 onwards. On the other hand, in S778, when the main CPU 101 determines that the value of the winning search counter is "0" (YES in S778), the main CPU 101 ends the winning searching process and continues the process in the main flow (Fig. 82)), the process moves to step S215.

本実施形態では、上述のようにして入賞検索処理が行われる。そして、上述した入賞検索処理は、メインCPU101が、図146のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S764の払出枚数及び判定対象データのセット処理は、メインCPU101がソースコード「LDIN AC,(HL)」を実行することにより行われる。 In this embodiment, the winning search process is performed as described above. The above-described winning search process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 146. Among them, the process of setting the number of coins to be paid out and the data to be determined in S764 is performed by the main CPU 101 executing the source code "LDIN AC, (HL)".

ソースプログラム上において、例えば、ソースコード「LDIN ss,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに1加算したアドレスで指定されるメモリの内容(データ)がss(BC、DE、AC、AE又はBD)ペアレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。それゆえ、図146中のソースコード「LDIN AC,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに1加算したアドレスで指定されるメモリの内容(払出枚数及び判定対象データ)が、ACレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。なお、S764の処理では、この「LDIN」命令により、Aレジスタに払出枚数のデータが格納され、Cレジスタに判定対象データが格納され、HLレジスタにセットされているアドレスが+2更新される。 For example, when the source code "LDIN ss, (HL)" is executed on the source program, the memory contents ( data) is loaded into the ss (BC, DE, AC, AE or BD) pair register, and the address set in the HL register is updated by +2 (added by 2). Therefore, when the source code "LDIN AC, (HL)" in FIG. 146 is executed, the memory contents ( The number of coins to be paid out and the data to be determined) are loaded into the AC register, and the address set in the HL register is updated by +2 (added by 2). In the process of S764, by this "LDIN" command, the data of the number of coins to be paid out is stored in the A register, the determination target data is stored in the C register, and the address set in the HL register is updated by +2.

上述のように、本実施形態の入賞検索処理では、一つの「LDIN」命令により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the winning search process of this embodiment, both the data load process and the address update process can be performed by one "LDIN" command. In this case, instructions related to address setting can be omitted on the source program, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

また、上述した入賞検索処理中のS770の判定処理で参照するメダルカウンタの値の取得処理、S772の処理で参照する入賞枚数カウンタの値の取得処理、及び、S775の処理で行う入賞枚数カウンタの保存(更新)処理はいずれも、図146に示すように、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令(メインCPU101専用命令コード)により実行される。それゆえ、本実施形態の入賞検索処理では、「LDQ」命令を用いることにより、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができるので、ソースプログラム上において、アドレス設定に係る命令を省略することができ(アドレス設定に係る命令を別途設ける必要がなくなる)、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In addition, the acquisition process of the value of the medal counter referred to in the determination process of S770 during the winning search process described above, the process of acquiring the value of the prize winning coin counter referred to in the process of S772, and the acquisition process of the value of the winning coin counter referred to in the process of S775, All storage (update) processing is executed by an "LDQ" instruction (instruction code dedicated to the main CPU 101) that specifies an address using the Q register (extension register), as shown in FIG. Therefore, in the winning search process of this embodiment, by using the "LDQ" instruction, the main ROM 102, main RAM 103, and memory map I/O can be accessed by direct values, so the address Instructions related to setting can be omitted (there is no need to separately provide instructions related to address setting), and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

また、上述した入賞検索処理中のS769の判定処理は、図146に示すように、ソースプログラム上において、「JSLAA」命令(所定の判定命令)により実行される。なお、「JSLAA」命令は、左シフト(SLA)命令相当の動作を実行する命令である。 Further, the determination process of S769 during the winning search process described above is executed by the "JSLAA" instruction (predetermined determination instruction) on the source program, as shown in FIG. 146. Note that the "JSLAA" instruction is an instruction that executes an operation equivalent to a shift left (SLA) instruction.

ソースプログラム上において、例えば、ソースコード「JSLAA cc,e」が実行されると、ccの条件が成立すれば、処理をeで指定されるアドレスにジャンプさせる。なお、「JSLAA」命令で規定される「ccの条件」には、フラグ・レジスタF内のキャリーフラグの状態が指定される。例えば、ccに「C」が指定されていれば、ccの条件はキャリーフラグが「1」(オン状態)であることを意味し、ccに「NC」が指定されていれば、ccの条件はキャリーフラグが「0」(オフ状態)であることを意味する。それゆえ、図146中のソースコード「JSLAA NC,MN_CKLN_06」では、キャリーフラグが「0」(オフ状態)であれば、「MN_CKLN_06」で指定されるアドレスに処理がジャンプする。 For example, when the source code "JSLAA cc, e" is executed on the source program, if the condition of cc is satisfied, the process jumps to the address specified by e. Note that the state of the carry flag in the flag register F is specified in the "cc condition" defined by the "JSLAA" instruction. For example, if "C" is specified for cc, the condition for cc means that the carry flag is "1" (on state), and if "NC" is specified for cc, the condition for cc means that the carry flag is "1" (on state). means that the carry flag is "0" (off state). Therefore, in the source code "JSLAA NC, MN_CKLN_06" in FIG. 146, if the carry flag is "0" (off state), the process jumps to the address specified by "MN_CKLN_06".

また、上述した入賞検索処理中のS770及びS773の判定処理は、図146に示すように、ソースプログラム上において、「JCP」命令により実行される。なお、「JCP」命令は、上述のように、比較命令相当の動作を実行する命令であり、メインCPU101専用命令コードである。 Furthermore, the determination processing in S770 and S773 during the winning search processing described above is executed by the "JCP" command on the source program, as shown in FIG. 146. Note that, as described above, the "JCP" instruction is an instruction that executes an operation equivalent to a comparison instruction, and is an instruction code dedicated to the main CPU 101.

それゆえ、入賞検索処理のソースプログラム上において、上述した「JSLAA」命令及び「JCP」命令を用いた場合、アドレス設定に係る命令を省略することができ(アドレス設定に係る命令を別途設ける必要がなくなる)、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Therefore, when the above-mentioned "JSLAA" and "JCP" instructions are used in the source program for the winning search process, the instructions related to address setting can be omitted (there is no need to provide a separate instruction related to address setting). ), the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[イリーガルヒットチェック処理]
次に、図148及び図149を参照して、メインフロー(図82参照)中のS215で行うイリーガルヒットチェック処理について説明する。なお、図148は、イリーガルヒットチェック処理の手順を示すフローチャートである。また、図149は、イリーガルヒットチェック処理を実行するためのソースプログラムの一例を示す図である。なお、イリーガルヒットとは、内部抽籤処理(図92参照)で抽籤され、図柄設定処理(図97参照)で当籤番号格納領域に格納されたBB当籤番号及び小役当籤番号(内部当籤役)に基づいて、左リール3L、中リール3C及び右リール3Rが、成立しえない図柄の組合せで有効ライン上に停止(図柄組合せ不成立)したことを示す用語である。
[Illegal hit check processing]
Next, the illegal hit check process performed in S215 in the main flow (see FIG. 82) will be described with reference to FIGS. 148 and 149. Note that FIG. 148 is a flowchart showing the procedure of illegal hit check processing. Further, FIG. 149 is a diagram showing an example of a source program for executing illegal hit check processing. Incidentally, an illegal hit refers to an illegal hit to the BB winning number and small winning number (internal winning winning combination) that were drawn in the internal lottery process (see Figure 92) and stored in the winning number storage area in the symbol setting process (see Figure 97). Based on this, it is a term indicating that the left reel 3L, middle reel 3C, and right reel 3R have stopped on the active line due to a symbol combination that cannot be established (symbol combination is not established).

まず、メインCPU101は、入賞作動フラグ格納領域(図28~図30参照)のアドレスをセットする(S781)。次いで、メインCPU101は、入賞作動フラグ格納領域のサイズ(バイト数、本実施形態では「12」)を、チェックカウンタの値にセットする(S782)。 First, the main CPU 101 sets the address of the winning activation flag storage area (see FIGS. 28 to 30) (S781). Next, the main CPU 101 sets the size of the winning operation flag storage area (the number of bytes, "12" in this embodiment) to the value of the check counter (S782).

次いで、メインCPU101は、現在セットされている入賞作動フラグ格納領域のアドレスに基づいて、該アドレスに対応する当り要求フラグ格納領域(内部当籤役格納領域)内の格納領域に格納された内部当籤役のデータ(当り要求フラグデータ)を取得する(S783)。次いで、メインCPU101は、現在セットされている入賞作動フラグ格納領域のアドレスに格納された入賞役のデータ(入賞作動フラグデータ)と、内部当籤役のデータ(当り要求フラグデータ)とを合成する(S784)。 Next, the main CPU 101 selects the internal winning combination stored in the storage area in the winning request flag storage area (internal winning combination storage area) corresponding to the address based on the address of the winning operation flag storage area that is currently set. (S783). Next, the main CPU 101 combines the winning combination data (winning activation flag data) stored at the address of the currently set winning activation flag storage area with the internal winning combination data (winning request flag data). S784).

なお、この合成処理では、まず、メインCPU101は、入賞役のデータ(入賞作動フラグデータ)と内部当籤役のデータ(当り要求フラグデータ)との排他的論理和を求める(図149に示すソースプログラム中のソースコード「XOR (HL)」)。次いで、メインCPU101は、求められた排他的論理和の算出結果と入賞役のデータ(入賞作動フラグデータ)との論理積を求め(図149に示すソースプログラム中のソースコード「AND (HL)」)、論理積の算出結果を合成結果とする。なお、イリーガルヒットエラーが発生していない場合、この合成結果の値は「0」となる。 In this synthesis process, first, the main CPU 101 calculates the exclusive OR of the winning combination data (winning activation flag data) and the internal winning combination data (winning request flag data) (using the source program shown in FIG. 149). The source code inside is "XOR (HL)"). Next, the main CPU 101 calculates the logical product of the exclusive OR calculation result and the winning combination data (winning activation flag data) (source code "AND (HL)" in the source program shown in FIG. 149). ), and the result of calculating the logical product is used as the composition result. Note that if no illegal hit error has occurred, the value of this combination result is "0".

次いで、メインCPU101は、S784の合成処理の結果に基づいて、イリーガルヒットエラーが発生しているか否かを判別する(S785)。 Next, the main CPU 101 determines whether an illegal hit error has occurred based on the result of the compositing process in S784 (S785).

S785において、メインCPU101が、イリーガルヒットエラーが発生していないと判別したとき(S785がNO判定の場合)、メインCPU101は、参照する入賞作動フラグ格納領域のアドレスを+1更新する(S786)。次いで、メインCPU101は、チェックカウンタの値を1減算する(S787)。次いで、メインCPU101は、チェックカウンタの値が「0」であるか否かを判別する(S788)。 In S785, when the main CPU 101 determines that an illegal hit error has not occurred (NO in S785), the main CPU 101 updates the address of the winning operation flag storage area to be referenced by +1 (S786). Next, the main CPU 101 subtracts 1 from the value of the check counter (S787). Next, the main CPU 101 determines whether the value of the check counter is "0" (S788).

S788において、メインCPU101が、チェックカウンタの値が「0」でないと判別したとき(S788がNO判定の場合)、メインCPU101は、処理をS783の処理に戻し、S783以降の処理を繰り返す。一方、S788において、メインCPU101が、チェックカウンタの値が「0」であると判別したとき(S788がYES判定の場合)、メインCPU101は、イリーガルヒットチェック処理を終了し、処理をメインフロー(図82参照)中のS216の処理に移す。 In S788, when the main CPU 101 determines that the value of the check counter is not "0" (NO in S788), the main CPU 101 returns the process to the process in S783 and repeats the process from S783 onwards. On the other hand, in S788, when the main CPU 101 determines that the value of the check counter is "0" (YES in S788), the main CPU 101 ends the illegal hit check process and continues the process in the main flow (Fig. 82)), the process proceeds to step S216.

ここで再度、S785の処理に戻って、S785において、メインCPU101が、イリーガルヒットエラーが発生していると判別したとき(S785がYES判定の場合)、メインCPU101は、図89で説明したエラー処理を行う(S789)。この処理により、情報表示器6に含まれる2桁の7セグLED(払出枚数表示用及びエラー表示用兼用)に、イリーガルヒットエラーの発生を示す2文字「EE」をエラー情報として表示するためのエラー表示データが出力される。なお、イリーガルヒットエラーの発生状態(エラー状態)は、リセットスイッチ76(図7参照)を押下することにより解除される。 Here, returning to the process of S785 again, when the main CPU 101 determines in S785 that an illegal hit error has occurred (in the case of YES determination in S785), the main CPU 101 performs the error processing described in FIG. 89. (S789). Through this process, the two-digit 7-segment LED included in the information display 6 (used for both displaying the number of paid coins and error display) displays the two characters "EE", which indicates the occurrence of an illegal hit error, as error information. Error display data is output. Note that the illegal hit error occurrence state (error state) is canceled by pressing the reset switch 76 (see FIG. 7).

次いで、メインCPU101は、入賞枚数カウンタの値及び当り要求フラグ格納領域のデータをクリアする(S790)。そして、S790の処理後、メインCPU101は、イリーガルヒットチェック処理を終了し、処理をメインフロー(図82参照)中のS216の処理に移す。 Next, the main CPU 101 clears the value of the winning coins counter and the data in the winning request flag storage area (S790). After the process of S790, the main CPU 101 ends the illegal hit check process and moves the process to S216 in the main flow (see FIG. 82).

本実施形態では、上述のようにしてイリーガルヒットチェック処理が行われる。そして、上述したイリーガルヒットチェック処理は、メインCPU101が、図149のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the illegal hit check process is performed as described above. The above-described illegal hit check process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 149.

なお、本実施形態では、図28~図30に示すように、入賞作動フラグ格納領域(表示役格納領域)の構成が当り要求フラグ格納領域(内部当籤役格納領域)のそれと同じであるので、入賞作動フラグ格納領域の役と内部当籤役との合成処理時にメインRAM103に配置される当り要求フラグ格納領域と入賞作動フラグ格納領域とを同一構成にすることができる。それゆえ、本実施形態のイリーガルヒットチェック処理におけるS784の演算結果(入賞役のデータと内部当籤役のデータとを合成結果)は、上述のように、ソースプログラム上において、入賞役のデータと内部当籤役のデータとを単純に論理積(「AND」命令で実行する)することにより求められる。その結果、本実施形態では、イリーガルヒットチェック処理を効率化及び簡略化することができ、主制御プログラムの空き容量を確保する(増やす)ことができ、増えた空き容量を使用して遊技性を高めることが可能になる。 In addition, in this embodiment, as shown in FIGS. 28 to 30, the configuration of the winning activation flag storage area (display combination storage area) is the same as that of the winning request flag storage area (internal winning combination storage area). The winning request flag storage area and the winning activation flag storage area, which are arranged in the main RAM 103 at the time of combining the winning combination of the winning activation flag storage area and the internal winning combination, can have the same configuration. Therefore, as described above, the calculation result of S784 in the illegal hit check process of this embodiment (the result of combining the winning combination data and the internal winning combination data) is the result of combining the winning combination data and the internal winning combination data on the source program. It is obtained by simply ANDing the winning combination data (executed with an "AND" command). As a result, in this embodiment, it is possible to streamline and simplify the illegal hit check process, secure (increase) free space for the main control program, and use the increased free space to improve the gameplay. It is possible to increase it.

[入賞チェック・メダル払出処理]
次に、図150及び図151を参照して、メインフロー(図82参照)中のS216で行う入賞チェック・メダル払出処理について説明する。なお、図150は、入賞チェック・メダル払出処理の手順を示すフローチャートである。また、図151は、入賞チェック・メダル払出処理中の後述のS804~S808の処理を実行するためのソースプログラムの一例を示す図である。
[Win check/medal payout process]
Next, with reference to FIGS. 150 and 151, the winning check/medal payout process performed in S216 in the main flow (see FIG. 82) will be described. Note that FIG. 150 is a flowchart showing the procedure of winning check/medal payout processing. Further, FIG. 151 is a diagram showing an example of a source program for executing the processes of S804 to S808, which will be described later, during the winning check/medal payout process.

まず、メインCPU101は、入賞作動コマンド生成処理を行う(S801)。この処理では、メインCPU101は、副制御回路200に送信する入賞作動コマンドに含まれる、種別データ及び各種通信パラメータを生成する。なお、入賞作動コマンドは、入賞作動フラグ(表示役)等を特定するパラメータを含んで構成される。 First, the main CPU 101 performs winning activation command generation processing (S801). In this process, the main CPU 101 generates type data and various communication parameters included in the winning activation command sent to the sub control circuit 200. The winning activation command is configured to include parameters that specify the winning activation flag (display combination) and the like.

次いで、メインCPU101は、図72で説明した通信データ格納処理を行う(S802)。この処理により、入賞作動コマンドデータがメインRAM103に設けられた通信データ格納領域(図75B参照)に保存される。なお、入賞作動コマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。 Next, the main CPU 101 performs the communication data storage process described in FIG. 72 (S802). Through this process, the winning activation command data is stored in the communication data storage area (see FIG. 75B) provided in the main RAM 103. Note that the winning activation command is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing within the interrupt processing described later with reference to FIG. 158.

次いで、メインCPU101は、入賞枚数カウンタの値が「0」であるか否かを判別する(S803)。S803において、メインCPU101が、入賞枚数カウンタの値が「0」であると判別したとき(S803がYES判定の場合)、メインCPU101は、入賞チェック・メダル払出処理を終了し、処理をメインフロー(図82参照)中のS217の処理に移す。 Next, the main CPU 101 determines whether the value of the winning coins counter is "0" (S803). In S803, when the main CPU 101 determines that the value of the winning medal counter is "0" (YES in S803), the main CPU 101 ends the winning check/medal payout process and returns the process to the main flow ( (See FIG. 82), the process moves to step S217.

一方、S803において、メインCPU101が、入賞枚数カウンタの値が「0」でないと判別したとき(S803がNO判定の場合)、メインCPU101は、メダルのクレジット枚数(貯留枚数)がその上限枚数(本実施形態では50枚)以上であるか否かを判別する(S804)。 On the other hand, in S803, when the main CPU 101 determines that the value of the winning medal counter is not "0" (NO in S803), the main CPU 101 determines that the number of medal credits (the number of stored medals) is In the embodiment, it is determined whether the number of sheets is 50 or more (S804).

S804において、メインCPU101が、メダルのクレジット枚数がその上限枚数以上でないと判別したとき(S804がNO判定の場合)、メインCPU101は、クレジットカウンタの値に「1」を加算(+1更新)する(S805)。加算されたクレジットカウンタの値は、情報表示器6に含まれる貯留枚数表示用の2桁の7セグLED(不図示)により表示される。次いで、メインCPU101は、メダル払出枚数チェック処理を行う(S806)。なお、メダル払出枚数チェック処理の詳細については、後述の図152を参照しながら後で説明する。 In S804, when the main CPU 101 determines that the number of medal credits is not equal to or greater than the upper limit number (NO in S804), the main CPU 101 adds "1" to the value of the credit counter (updates by +1). S805). The added value of the credit counter is displayed by a two-digit 7-segment LED (not shown) included in the information display 6 for displaying the number of stored coins. Next, the main CPU 101 performs a medal payout number check process (S806). The details of the medal payout number checking process will be described later with reference to FIG. 152, which will be described later.

次いで、メインCPU101は、メダルの払い出しが終了したか否かを判別する(S807)。S807において、メインCPU101が、メダルの払い出しが終了したと判別したとき(S807がYES判定の場合)、メインCPU101は、入賞チェック・メダル払出処理を終了し、処理をメインフロー(図82参照)中のS217の処理に移す。 Next, the main CPU 101 determines whether the payout of medals has been completed (S807). In S807, when the main CPU 101 determines that the medal payout has ended (YES in S807), the main CPU 101 ends the winning check/medal payout process and returns the process to the main flow (see FIG. 82). The process moves to step S217.

一方、S807において、メインCPU101が、メダルの払い出しが終了していないと判別したとき(S807がNO判定の場合)、メインCPU101は、払出間隔待機処理を行う(S808)。この処理では、メインCPU101は、予め設定されたメダル払出間隔時間(本実施形態では60.33msec:後述の図158で説明する割込処理(1.1172msec周期)の54周期分)が経過するまでウェイトする。そして、S808の処理後、メインCPU101は、処理をS803の処理に戻し、S803以降の処理を繰り返す。 On the other hand, when the main CPU 101 determines in S807 that the payout of medals has not ended (NO determination in S807), the main CPU 101 performs a payout interval standby process (S808). In this process, the main CPU 101 waits until a preset medal payout interval time (in this embodiment, 60.33 msec: 54 cycles of interrupt processing (1.1172 msec cycle) explained in FIG. 158 described later) has elapsed. Wait. After the processing in S808, the main CPU 101 returns the processing to S803 and repeats the processing from S803 onwards.

ここで再度、S804の処理に戻って、S804において、メインCPU101が、メダルのクレジット枚数がその上限枚数(50枚)以上であると判別したとき(S804がYES判定の場合)、メインCPU101は、メダルの払出処理を行う(S809)。この処理により、メダルが1枚、払い出される。そして、S809の処理後、メインCPU101は、入賞チェック・メダル払出処理を終了し、処理をメインフロー(図82参照)中のS217の処理に移す。 Here, returning to the process of S804 again, when the main CPU 101 determines in S804 that the number of medal credits is equal to or greater than the upper limit number (50) (in the case of YES determination in S804), the main CPU 101: A medal payout process is performed (S809). Through this process, one medal is paid out. After the process of S809, the main CPU 101 ends the winning check/medal payout process and moves the process to S217 in the main flow (see FIG. 82).

本実施形態では、上述のようにして入賞チェック・メダル払出処理が行われる。なお、上述した入賞チェック・メダル払出処理中のS804~S808の処理は、メインCPU101が、図151のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the winning check/medal payout process is performed as described above. Note that the processes of S804 to S808 during the winning check/medal payout process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 151.

なお、本実施形態では、クレジットカウンタの更新(+1)後、払出動作を継続する場合、メインCPU101は、S808の処理で60.33ms間のウェイト(払出間隔待ち)処理を行うが、この処理は、ソースプログラム上では、メインCPU101がソースコード「LD BC,cTM_PAYC」及び「RST SB_W1BC_00」をこの順で実行することにより実現されている。このように、入賞チェック・メダル払出処理において、クレジットカウンタの更新(+1)後、払出動作を継続するときに60.33ms間のウェイト(払出間隔待ち)を行った場合、無駄な待ち時間を減らすことができ、遊技者の精神的負担を軽減することができる。 In addition, in this embodiment, when continuing the payout operation after the credit counter is updated (+1), the main CPU 101 performs a wait process for 60.33 ms (wait for payout interval) in the process of S808. , on the source program, is realized by the main CPU 101 executing the source code "LD BC, cTM_PAYC" and "RST SB_W1BC_00" in this order. In this way, in the winning check/medal payout process, if a 60.33ms wait (wait for payout interval) is performed when continuing the payout operation after the credit counter is updated (+1), the wasted waiting time will be reduced. This can reduce the mental burden on the player.

[メダル払出枚数チェック処理]
次に、図152及び図153を参照して、入賞チェック・メダル払出処理(図150参照)中のS806で行うメダル払出枚数チェック処理について説明する。なお、図152は、メダル払出枚数チェック処理の手順を示すフローチャートである。また、図153Aは、メダル払出枚数チェック処理中の後述のS811~S814の処理を実行するためのソースプログラムの一例を示す図であり、図153Bは、メダル払出枚数チェック処理中の後述のS816及びS817の処理を実行するためのソースプログラムの一例を示す図である。
[Medal payout number check process]
Next, with reference to FIGS. 152 and 153, the process for checking the number of medals paid out at S806 in the winning check/medal paying process (see FIG. 150) will be described. Note that FIG. 152 is a flowchart showing the procedure for checking the number of medals paid out. Further, FIG. 153A is a diagram showing an example of a source program for executing the processes of S811 to S814 described later during the process of checking the number of medals to be paid out, and FIG. FIG. 7 is a diagram illustrating an example of a source program for executing the process of S817.

まず、メインCPU101は、メダルOUTカウンタの値に「1」を加算(+1更新)する(S811)。なお、メダルOUTカウンタは、メダルの払出回数を計数するためのカウンタである。次いで、メインCPU101は、払出枚数カウンタの値に「1」を加算(+1更新)する(S812)。なお、払出枚数カウンタは、メダルの払出枚数を計数するためのカウンタである。 First, the main CPU 101 adds "1" to the value of the medal OUT counter (updates by +1) (S811). Note that the medal OUT counter is a counter for counting the number of payouts of medals. Next, the main CPU 101 adds "1" to the value of the payout number counter (updates by +1) (S812). Note that the payout number counter is a counter for counting the number of medals to be paid out.

次いで、メインCPU101は、払出枚数7SEG表示処理を行う(S813)。この処理では、メインCPU101は、払出枚数カウンタの値を、情報表示器6に含まれる払出枚数表示用の2桁の7セグLED(不図示)により表示させる制御処理を行う。 Next, the main CPU 101 performs a payout number 7SEG display process (S813). In this process, the main CPU 101 performs a control process to display the value of the payout number counter on a two-digit 7-segment LED (not shown) included in the information display 6 for displaying the number of payouts.

次いで、メインCPU101は、役連終了枚数カウンタの更新処理を行う(S814)。なお、役連終了枚数カウンタは、入賞役に対応するメダルの払出枚数の残り枚数を計数するためのカウンタである。この処理では、メインCPU101は、役連終了枚数カウンタの値とその下限値「0」とを比較し、役連終了枚数カウンタの値が下限値「0」より大きい場合には、役連終了枚数カウンタの値を1減算(-1更新)し、役連終了枚数カウンタの値が下限値「0」以下である場合には、役連終了枚数カウンタの値を「0」に保持する。 Next, the main CPU 101 performs processing to update the number of coins for which the winning combination has ended (S814). The winning combination ending number counter is a counter for counting the remaining number of medals to be paid out corresponding to the winning combination. In this process, the main CPU 101 compares the value of the winning combination ending number counter with its lower limit value "0", and if the value of the winning winning combination ending number counter is larger than the lower limit value "0", the main CPU 101 The value of the counter is subtracted by 1 (updated by -1), and if the value of the winning combination ending number of coins counter is less than the lower limit value "0", the value of the winning winning combination ending number of coins counter is held at "0".

次いで、メインCPU101は、入賞枚数カウンタの値を1減算(-1更新)する(S815)。 Next, the main CPU 101 subtracts 1 from the value of the winning coins counter (updates by -1) (S815).

次いで、メインCPU101は、クレジット情報コマンド生成処理を行う(S816)。この処理では、メインCPU101は、副制御回路200に送信するクレジット情報コマンドに含まれる、種別データ及び各種通信パラメータを生成する。なお、クレジット情報コマンドは、メダルのクレジット枚数を特定するパラメータを含んで構成される。 Next, the main CPU 101 performs credit information command generation processing (S816). In this process, the main CPU 101 generates type data and various communication parameters included in the credit information command sent to the sub control circuit 200. Note that the credit information command includes a parameter that specifies the number of medal credits.

次いで、メインCPU101は、図72で説明した通信データ格納処理を行う(S817)。この処理により、クレジット情報コマンドデータがメインRAM103に設けられた通信データ格納領域(図75B参照)に保存される。なお、クレジット情報コマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。そして、S817の処理後、メインCPU101は、メダル払出枚数チェック処理を終了し、処理を入賞チェック・メダル払出処理(図150参照)中のS807の処理に移す。 Next, the main CPU 101 performs the communication data storage process described in FIG. 72 (S817). Through this process, the credit information command data is stored in the communication data storage area (see FIG. 75B) provided in the main RAM 103. Note that the credit information command is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing within the interrupt processing described later with reference to FIG. 158. After the process of S817, the main CPU 101 ends the process of checking the number of medals paid out, and moves the process to the process of S807 during the winning check/medal payout process (see FIG. 150).

本実施形態では、上述のようにしてメダル払出枚数チェック処理が行われる。なお、上述したメダル払出枚数チェック処理中のS811~S814の処理は、メインCPU101が、図153Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S814の役連終了枚数カウンタの更新処理は、図153A中の「DCPLD」命令(所定の更新命令)により実行される。なお、「DCPLD」命令は、メインCPU101専用命令コードである。 In this embodiment, the medal payout number check process is performed as described above. Note that the processes of S811 to S814 during the above-described medal payout number checking process are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 153A. Among them, the process of updating the end-of-counseling-coins counter in S814 is executed by the "DCPLD" command (predetermined update command) in FIG. 153A. Note that the "DCPLD" instruction is an instruction code dedicated to the main CPU 101.

ソースプログラム上において、例えば、ソースコード「DCPLD (HL),n」が実行されると、HLレジスタで指定されたアドレスのメモリの内容(格納データ)と整数nとが比較され、メモリの内容が整数nより大きい場合には、メモリの内容が1減算され、メモリの内容が整数n以下である場合には、HLレジスタで指定されたアドレスのメモリに整数nが格納される。それゆえ、図153A中のソースコード「DCPLD (HL),0」が実行されると、HLレジスタで指定されたアドレスのメモリの内容(役連終了枚数カウンタの値)と整数0(下限値)とが比較され、メモリの内容(役連終了枚数カウンタの値)が整数0より大きい場合には、メモリの内容が1減算され、メモリの内容が整数0以下である場合には、メモリの内容(役連終了枚数カウンタの値)に「0」がセットされる。すなわち、現時点の役連終了枚数カウンタの値が「0」より大きい場合には、役連終了枚数カウンタの更新処理が行われ、現時点の役連終了枚数カウンタの値が「0」以下であれば、役連終了枚数カウンタの値を「0」に保持する処理が行われる。 For example, when the source code "DCPLD (HL),n" is executed on the source program, the contents of the memory (stored data) at the address specified by the HL register are compared with the integer n, and the contents of the memory are If it is larger than the integer n, the contents of the memory are subtracted by 1, and if the contents of the memory are less than or equal to the integer n, the integer n is stored in the memory at the address specified by the HL register. Therefore, when the source code "DCPLD (HL), 0" in FIG. 153A is executed, the contents of the memory at the address specified by the HL register (the value of the end-of-work series counter) and the integer 0 (lower limit value) are compared, and if the content of the memory (value of the number of finished coins counter) is greater than the integer 0, the content of the memory is subtracted by 1, and if the content of the memory is less than or equal to the integer 0, the content of the memory is "0" is set to (the value of the end-of-work series counter). That is, if the current value of the Yakuren completed number of coins counter is greater than "0", the updating process of the Yakuren completed number of coins counter is performed, and if the value of the current Yakuren completed number of coins counter is "0" or less, , a process is performed in which the value of the end-of-counsere-coupling counter is held at "0".

上述のように、メダル払出枚数チェック処理中のS814の処理では、一つの「DCPLD」命令(枚数管理カウンタの下限判定命令と、判断分岐命令が一体になっている命令)により、役連終了枚数カウンタの更新(減算)処理及び連終了枚数カウンタの値を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。例えば、連終了枚数カウンタの値が「0」であるか否かを判別するための判断分岐命令コードを省略することができる。それゆえ、本実施形態のメダル払出枚数チェック処理では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As mentioned above, in the processing of S814 during the medal payout number checking process, one "DCPLD" command (instruction in which the lower limit judgment command of the number management counter and the judgment branching command are combined) determines the number of medals at the end of the winning series. Both the process of updating (subtracting) the counter and the process of keeping the value of the series-end number counter at "0" can be executed. In this case, there is no need to provide instruction codes for separately executing both processes. For example, it is possible to omit the judgment branch instruction code for determining whether the value of the series end number counter is "0" or not. Therefore, in the medal payout number checking process of this embodiment, the capacity of the source program (the used capacity of the main ROM 102) can be reduced, and the free capacity can be secured (increased) in the main ROM 102. It becomes possible to enhance the gameplay by making use of the free space.

また、上述したメダル払出枚数チェック処理中のS816及びS817の処理は、メインCPU101が、図153Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 Further, the processes of S816 and S817 during the above-described medal payout number check process are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 153B.

その中で、S816の処理では、図153Bに示すように、クレジット情報コマンドの通信パラメータ1にはLレジスタを介して払出枚数カウンタの値がセットされ、通信パラメータ5にはCレジスタを介してクレジットカウンタの値がセットされる。しかしながら、クレジット情報コマンドを構成するその他の通信パラメータ2~4には、現時点においてHレジスタ、Eレジスタ及びDレジスタにそれぞれ格納されている値(不定値)がセットされる。それゆえ、クレジット情報コマンド送信時における通信パラメータ2~4の値は不定値となる。その結果、本実施形態では、クレジット情報コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。 In the process of S816, as shown in FIG. 153B, the value of the payout number counter is set to the communication parameter 1 of the credit information command via the L register, and the value of the payout number counter is set to the communication parameter 5 via the C register. The counter value is set. However, other communication parameters 2 to 4 constituting the credit information command are set to the values (undefined values) currently stored in the H register, E register, and D register, respectively. Therefore, the values of communication parameters 2 to 4 at the time of sending the credit information command are indefinite values. As a result, in this embodiment, the sum value (BCC) of the credit information command can be set to an undefined value each time it is sent, and fraudulent acts such as fraud can be suppressed.

[BBチェック処理]
次に、図154を参照して、メインフロー(図82参照)中のS217で行うBBチェック処理について説明する。なお、図154は、BBチェック処理の手順を示すフローチャートである。
[BB check processing]
Next, with reference to FIG. 154, the BB check process performed in S217 in the main flow (see FIG. 82) will be described. Note that FIG. 154 is a flowchart showing the procedure of the BB check process.

まず、メインCPU101は、現在の遊技状態がボーナス状態であるか否かを判別する(S821)。S821において、メインCPU101が、現在の遊技状態がボーナス状態でないと判別したとき(S821がNO判定の場合)、メインCPU101は、後述のS832の処理を行う。 First, the main CPU 101 determines whether the current gaming state is a bonus state (S821). In S821, when the main CPU 101 determines that the current gaming state is not a bonus state (NO in S821), the main CPU 101 performs processing in S832, which will be described later.

一方、S821において、メインCPU101が、現在の遊技状態がボーナス状態であると判別したとき(S821がYES判定の場合)、メインCPU101は、ボーナス状態中に払い出し可能なメダルの枚数を計数するためのBB中払出枚数カウンタの値から、入賞チェック・メダル払出処理において払い出されたメダルの払出枚数を減算する(S822)。 On the other hand, in S821, when the main CPU 101 determines that the current gaming state is the bonus state (YES in S821), the main CPU 101 performs a system for counting the number of medals that can be paid out during the bonus state. The number of medals paid out in the winning check/medal payout process is subtracted from the value of the BB payout number counter (S822).

次いで、メインCPU101は、BB中払出枚数カウンタの値が「0」未満であるか否かを判別する(S823)。S823において、メインCPU101が、BB中払出枚数カウンタの値が「0」未満でないと判別したとき(S823がNO判定の場合)、メインCPU101は、BBチェック処理を終了し、処理をメインフロー(図82参照)中のS218の処理に移す。 Next, the main CPU 101 determines whether the value of the BB payout number counter is less than "0" (S823). In S823, when the main CPU 101 determines that the value of the BB medium payout number counter is not less than "0" (NO in S823), the main CPU 101 ends the BB check process and returns the process to the main flow (Fig. 82)), the process moves to step S218.

一方、S823において、メインCPU101が、BB中払出枚数カウンタの値が「0」未満であると判別したとき(S823がYES判定の場合)、メインCPU101は、ボーナス終了時処理を行う(S824)。この処理では、メインCPU101は、ボーナス状態中の各種情報をクリアするとともに、RT1状態フラグをオン状態にセットする。 On the other hand, when the main CPU 101 determines in S823 that the value of the BB payout number counter is less than "0" (YES in S823), the main CPU 101 performs bonus end processing (S824). In this process, the main CPU 101 clears various information in the bonus state and sets the RT1 state flag to the on state.

次いで、メインCPU101は、ボーナス終了時CT抽籤テーブル(図60参照)を参照して、ボーナス終了時のCT抽籤を行う(S825)。次いで、メインCPU101は、ボーナス終了時のCT抽籤に当籤したか否かを判別する(S826)。 Next, the main CPU 101 refers to the bonus end CT lottery table (see FIG. 60) and performs the bonus end CT lottery (S825). Next, the main CPU 101 determines whether or not the CT lottery at the end of the bonus has been won (S826).

S826において、メインCPU101が、CT抽籤に当籤しなかったと判別したとき(S826がNO判定の場合)、メインCPU101は、後述のS828の処理を行う。一方、S826において、メインCPU101が、CT抽籤に当籤したと判別したとき(S826がYES判定の場合)、メインCPU101は、CTセット数に「1」を加算する(S827)。なお、ARTセット数が「0」であるときにCT抽籤に当籤した場合には、S827の処理において、CTセット数に「1」を加算するとともに、ARTセット数にも「1」を加算する。 In S826, when the main CPU 101 determines that the CT lottery has not been won (NO determination in S826), the main CPU 101 performs processing in S828, which will be described later. On the other hand, when the main CPU 101 determines in S826 that the CT lottery has been won (YES in S826), the main CPU 101 adds "1" to the number of CT sets (S827). Note that if the CT lottery is won when the number of ART sets is "0", "1" is added to the number of CT sets and "1" is also added to the number of ART sets in the process of S827. .

S827の処理後又はS826がNO判定の場合、メインCPU101は、ARTセット数又はCTセット数が「1」以上であるか否かを判別する(S828)。 After the process of S827 or when the determination is NO in S826, the main CPU 101 determines whether the number of ART sets or the number of CT sets is "1" or more (S828).

S828おいて、メインCPU101が、ARTセット数又はCTセット数が「1」以上であると判別したとき(S828がYES判定の場合)、メインCPU101は、次遊技の遊技状態にART準備状態をセットする(S829)。そして、S829の処理後、メインCPU101は、BBチェック処理を終了し、処理をメインフロー(図82参照)中のS218の処理に移す。 In S828, when the main CPU 101 determines that the number of ART sets or the number of CT sets is "1" or more (YES in S828), the main CPU 101 sets the ART preparation state to the gaming state of the next game. (S829). After the process of S829, the main CPU 101 ends the BB check process and moves the process to S218 in the main flow (see FIG. 82).

一方、S828において、メインCPU101が、ARTセット数又はCTセット数が「1」以上でないと判別したとき(S828がNO判定の場合)、メインCPU101は、次遊技の遊技状態に通常遊技状態をセットする(S830)。次いで、メインCPU101は、通常中高確率抽籤テーブル(図40B参照)を参照して、CZの抽籤状態を抽籤し、抽籤結果をセットする(S831)。そして、S831の処理後、メインCPU101は、BBチェック処理を終了し、処理をメインフロー(図82参照)中のS218の処理に移す。 On the other hand, in S828, when the main CPU 101 determines that the number of ART sets or the number of CT sets is not "1" or more (NO determination in S828), the main CPU 101 sets the normal gaming state to the gaming state of the next game. (S830). Next, the main CPU 101 refers to the normal medium/high probability lottery table (see FIG. 40B), determines the lottery status of CZ, and sets the lottery result (S831). After the process of S831, the main CPU 101 ends the BB check process and moves the process to S218 in the main flow (see FIG. 82).

ここで再度、S821の処理に戻って、S821がNO判定の場合、メインCPU101は、BB役に係る図柄組合せ(コンビネーション「C_BB1」又は「C_BB2」の図柄組合せ)が表示されたか否かを判定する(S832)。S832において、メインCPU101が、BB役に係る図柄組合せが表示されなかったと判別したとき(S832がNO判定の場合)、メインCPU101は、BBチェック処理を終了し、処理をメインフロー(図82参照)中のS218の処理に移す。 Here, returning to the process of S821 again, if the determination in S821 is NO, the main CPU 101 determines whether the symbol combination related to the BB combination (the symbol combination of the combination "C_BB1" or "C_BB2") has been displayed. (S832). In S832, when the main CPU 101 determines that the symbol combination related to the BB combination has not been displayed (NO in S832), the main CPU 101 ends the BB check process and returns the process to the main flow (see FIG. 82). The process moves to step S218.

一方、S832において、メインCPU101が、BB役に係る図柄組合せが表示されたと判別したとき(S832がYES判定の場合)、メインCPU101は、ボーナス種別抽籤テーブル(図58参照)を参照して、ボーナス種別を抽籤し、抽籤結果をセットする(S833)。次いで、メインCPU101は、BB中払出枚数カウンタの値に所定値(ボーナス終了契機となる払出枚数:本実施形態では、「216」)をセットする(S834)。 On the other hand, in S832, when the main CPU 101 determines that the symbol combination related to the BB combination has been displayed (in the case of YES determination in S832), the main CPU 101 refers to the bonus type lottery table (see FIG. 58) and The type is determined by lottery and the lottery result is set (S833). Next, the main CPU 101 sets a predetermined value (the number of coins to be paid out that triggers the end of the bonus: "216" in this embodiment) to the value of the number of coins to be paid out during BB counter (S834).

次いで、メインCPU101は、ボーナス開始時処理を行う(S835)。この処理では、メインCPU101は、例えば、次遊技の遊技状態にボーナス状態をセットするなどのボーナスの作動開始に必要な各種処理を行う。そして、S835の処理後、メインCPU101は、BBチェック処理を終了し、処理をメインフロー(図82参照)中のS218の処理に移す。 Next, the main CPU 101 performs bonus start processing (S835). In this process, the main CPU 101 performs various processes necessary for starting the bonus operation, such as setting the bonus status to the gaming status of the next game. After the process in S835, the main CPU 101 ends the BB check process and moves the process to S218 in the main flow (see FIG. 82).

[RTチェック処理]
次に、図155及び図156を参照して、メインフロー(図82参照)中のS218で行うRTチェック処理について説明する。なお、図155及び図156は、RTチェック処理の手順を示すフローチャートである。
[RT check processing]
Next, the RT check process performed in S218 in the main flow (see FIG. 82) will be described with reference to FIGS. 155 and 156. Note that FIGS. 155 and 156 are flowcharts showing the procedure of the RT check process.

まず、メインCPU101は、RT状態がRT5状態であるか否かを判別する(S841)。S841において、メインCPU101が、RT状態がRT5状態であると判別したとき(S841がYES判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 First, the main CPU 101 determines whether the RT state is the RT5 state (S841). In S841, when the main CPU 101 determines that the RT state is the RT5 state (YES in S841), the main CPU 101 ends the RT check process and returns the process to S219 in the main flow (see FIG. 82). Transfer to processing.

一方、S841において、メインCPU101が、RT状態がRT5状態でないと判別したとき(S841がNO判定の場合)、メインCPU101は、RT状態がRT0状態であるか否かを判別する(S842)。S842において、メインCPU101が、RT状態がRT0状態でないと判別したとき(S842がNO判定の場合)、メインCPU101は、後述のS845の処理を行う。 On the other hand, when the main CPU 101 determines in S841 that the RT state is not the RT5 state (NO in S841), the main CPU 101 determines whether the RT state is the RT0 state (S842). In S842, when the main CPU 101 determines that the RT state is not the RT0 state (NO in S842), the main CPU 101 performs processing in S845, which will be described later.

一方、S842において、メインCPU101が、RT状態がRT0状態であると判別したとき(S842がYES判定の場合)、メインCPU101は、略称「ベルこぼし目」の図柄組合せ(図28参照)が表示されたか否かを判別する(S843)。S843において、メインCPU101が、略称「ベルこぼし目」の図柄組合せが表示されなかったと判別したとき(S843がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 On the other hand, in S842, when the main CPU 101 determines that the RT state is the RT0 state (YES in S842), the main CPU 101 displays the symbol combination (see FIG. 28) with the abbreviation "bell spilled eyes". It is determined whether or not it has been completed (S843). In S843, when the main CPU 101 determines that the symbol combination with the abbreviated name "bell spilled eyes" is not displayed (if the determination in S843 is NO), the main CPU 101 ends the RT check process and returns the process to the main flow (Fig. 82)), the process moves to step S219.

一方、S843において、メインCPU101が、略称「ベルこぼし目」の図柄組合せが表示されたと判別したとき(S843がYES判定の場合)、メインCPU101は、RT2状態フラグをオン状態にセットする(S844)。この処理により、RT状態がRT0状態からRT2状態に移行する。そして、S844の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S843 that the symbol combination with the abbreviation "Bell-knocked-eye" is displayed (YES in S843), the main CPU 101 sets the RT2 status flag to the ON state (S844) . Through this process, the RT state shifts from the RT0 state to the RT2 state. After the process in S844, the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 82).

ここで再度、S842の処理に戻って、S842がNO判定の場合、メインCPU101は、RT状態がRT1状態であるか否かを判別する(S845)。S845において、メインCPU101が、RT状態がRT1状態でないと判別したとき(S845がNO判定の場合)、メインCPU101は、後述のS850の処理を行う。 Here, returning to the process of S842 again, if the determination in S842 is NO, the main CPU 101 determines whether the RT state is the RT1 state (S845). In S845, when the main CPU 101 determines that the RT state is not the RT1 state (NO in S845), the main CPU 101 performs processing in S850, which will be described later.

一方、S845において、メインCPU101が、RT状態がRT1状態であると判別したとき(S845がYES判定の場合)、メインCPU101は、略称「ベルこぼし目」の図柄組合せが表示されたか否かを判別する(S846)。 On the other hand, in S845, when the main CPU 101 determines that the RT state is the RT1 state (in the case of YES determination in S845), the main CPU 101 determines whether or not the symbol combination with the abbreviation "bell spilled eyes" is displayed. (S846).

S846において、メインCPU101が、略称「ベルこぼし目」の図柄組合せが表示されたと判別したとき(S846がYES判定の場合)、メインCPU101は、RT1状態フラグをオフ状態にセットするとともに、RT2状態フラグをオン状態にセットする(S847)。この処理により、RT状態がRT1状態からRT2状態に移行する。そして、S847の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 In S846, when the main CPU 101 determines that the symbol combination with the abbreviated name "bell spilled eyes" is displayed (YES in S846), the main CPU 101 sets the RT1 state flag to the OFF state, and sets the RT2 state flag to the OFF state. is set to the on state (S847). Through this process, the RT state shifts from the RT1 state to the RT2 state. After the process in S847, the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 82).

一方、S846において、メインCPU101が、略称「ベルこぼし目」の図柄組合せが表示されなかったと判別したとき(S846がNO判定の場合)、メインCPU101は、RT1状態の遊技が20ゲーム経過したか否かを判別する(S848)。 On the other hand, in S846, when the main CPU 101 determines that the symbol combination with the abbreviation "bell spilled eyes" is not displayed (NO determination in S846), the main CPU 101 determines whether 20 games have elapsed in the RT1 state. (S848).

S848において、メインCPU101が、RT1状態の遊技が20ゲーム経過していないと判別したとき(S848がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。一方、S848において、メインCPU101が、RT1状態の遊技が20ゲーム経過したと判別したとき(S848がYES判定の場合)、メインCPU101は、RT1状態フラグをオフ状態にセットする(S849)。この処理により、RT状態がRT1状態からRT0状態に移行する。そして、S849の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 In S848, when the main CPU 101 determines that 20 games have not elapsed in the RT1 state (if NO in S848), the main CPU 101 ends the RT check process and returns the process to the main flow (see FIG. 82). ) The process moves to step S219. On the other hand, when the main CPU 101 determines in S848 that 20 games have been played in the RT1 state (YES in S848), the main CPU 101 sets the RT1 state flag to the OFF state (S849). Through this process, the RT state shifts from the RT1 state to the RT0 state. After the process of S849, the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 82).

ここで再度、S845の処理に戻って、S845がNO判定の場合、メインCPU101は、RT状態がRT2状態であるか否かを判別する(S850)。S850において、メインCPU101が、RT状態がRT2状態でないと判別したとき(S850がNO判定の場合)、メインCPU101は、後述のS853の処理を行う。 Here, returning to the process of S845 again, if the determination in S845 is NO, the main CPU 101 determines whether the RT state is the RT2 state (S850). In S850, when the main CPU 101 determines that the RT state is not the RT2 state (NO in S850), the main CPU 101 performs processing in S853, which will be described later.

一方、S850において、メインCPU101が、RT状態がRT2状態であると判別したとき(S850がYES判定の場合)、メインCPU101は、略称「RT3移行リプ」の図柄組合せ(図28参照)が表示されたか否かを判別する(S851)。S851において、メインCPU101が、略称「RT3移行リプ」の図柄組合せが表示されなかったと判別したとき(S851がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 On the other hand, in S850, when the main CPU 101 determines that the RT state is the RT2 state (YES in S850), the main CPU 101 displays the symbol combination (see FIG. 28) with the abbreviation "RT3 transition reply". It is determined whether or not it has been completed (S851). In S851, when the main CPU 101 determines that the symbol combination with the abbreviation "RT3 Transfer Reply" is not displayed (NO in S851), the main CPU 101 ends the RT check process and returns the process to the main flow (Fig. 82)), the process moves to step S219.

一方、S851において、メインCPU101が、略称「RT3移行リプ」の図柄組合せが表示されたと判別したとき(S851がYES判定の場合)、メインCPU101は、RT2状態フラグをオフ状態にセットするとともに、RT3状態フラグをオン状態にセットする(S852)。この処理により、RT状態がRT2状態からRT3状態に移行する。そして、S852の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 On the other hand, in S851, when the main CPU 101 determines that the symbol combination with the abbreviation "RT3 Transfer Reply" has been displayed (in the case of YES determination in S851), the main CPU 101 sets the RT2 state flag to the off state, and also sets the RT3 state flag to the off state. The status flag is set to the on state (S852). Through this process, the RT state shifts from the RT2 state to the RT3 state. After the process of S852, the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 82).

ここで再度、S850の処理に戻って、S850がNO判定の場合、メインCPU101は、RT状態がRT3状態であるか否かを判別する(S853)。S853において、メインCPU101が、RT状態がRT3状態でないと判別したとき(S853がNO判定の場合)、メインCPU101は、後述のS862の処理を行う。 Here, returning to the process of S850 again, if the determination in S850 is NO, the main CPU 101 determines whether the RT state is the RT3 state (S853). In S853, when the main CPU 101 determines that the RT state is not the RT3 state (NO in S853), the main CPU 101 performs processing in S862, which will be described later.

一方、S853において、メインCPU101が、RT状態がRT3状態であると判別したとき(S853がYES判定の場合)、メインCPU101は、略称「ベルこぼし目」又は「RT2移行リプ」の図柄組合せが表示されたか否かを判別する(S854)。 On the other hand, in S853, when the main CPU 101 determines that the RT state is the RT3 state (in the case of YES determination in S853), the main CPU 101 displays a symbol combination with the abbreviation "Bell Knocked Eye" or "RT2 Transition Reply". It is determined whether or not it has been done (S854).

S854において、メインCPU101が、略称「ベルこぼし目」又は「RT2移行リプ」の図柄組合せが表示されたと判別したとき(S854がYES判定の場合)、メインCPU101は、RT3状態フラグをオフ状態にセットするとともに、RT2状態フラグをオン状態にセットする(S855)。この処理により、RT状態がRT3状態からRT2状態に移行する。そして、S855の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 In S854, when the main CPU 101 determines that the symbol combination with the abbreviation "Bell-knocked eyes" or "RT2 transfer rep" is displayed (in the case of YES determination in S854), the main CPU 101 sets the RT3 status flag to the OFF state. At the same time, the RT2 status flag is set to the on state (S855). Through this process, the RT state shifts from the RT3 state to the RT2 state. After the process in S855, the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 82).

一方、S854において、メインCPU101が、略称「ベルこぼし目」又は「RT2移行リプ」の図柄組合せが表示されていないと判別したとき(S854がNO判定の場合)、メインCPU101は、略称「RT4移行リプ」の図柄組合せ(図28参照)が表示されたか否かを判別する(S856)。 On the other hand, in S854, when the main CPU 101 determines that the symbol combination with the abbreviation "Bell-knocked eyes" or "RT2 transition rep" is not displayed (if S854 is NO determination), the main CPU 101 determines that the symbol combination with the abbreviation "Bell spilled eye" or "RT2 transition rep" is not displayed (if S854 is NO), the main CPU 101 It is determined whether or not the symbol combination "Rep" (see FIG. 28) is displayed (S856).

S856において、メインCPU101が、略称「RT4移行リプ」の図柄組合せが表示されていないと判別したとき(S856がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。一方、S856において、メインCPU101が、略称「RT4移行リプ」の図柄組合せが表示されたと判別したとき(S856がYES判定の場合)、メインCPU101は、RT3状態フラグをオフ状態にセットするとともに、RT4状態フラグをオン状態にセットする(S857)。この処理により、RT状態がRT3状態からRT4状態に移行する。 In S856, when the main CPU 101 determines that the symbol combination with the abbreviation "RT4 transition reply" is not displayed (if the determination in S856 is NO), the main CPU 101 ends the RT check process and returns the process to the main flow ( (see FIG. 82), the process moves to step S219. On the other hand, in S856, when the main CPU 101 determines that the symbol combination with the abbreviation "RT4 transfer rep" has been displayed (in the case of YES determination in S856), the main CPU 101 sets the RT3 state flag to the off state, and also sets the RT4 state flag to the off state. The status flag is set to the on state (S857). Through this process, the RT state shifts from the RT3 state to the RT4 state.

S857の処理後、メインCPU101は、遊技状態がART準備状態であるか否かを判別する(S858)。S858において、メインCPU101が、遊技状態がART準備状態でないと判別したとき(S858がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 After processing in S857, the main CPU 101 determines whether the gaming state is in the ART preparation state (S858). In S858, when the main CPU 101 determines that the gaming state is not in the ART preparation state (if NO in S858), the main CPU 101 ends the RT check process and returns the process to S219 in the main flow (see FIG. 82). Transfer to processing.

一方、S858において、メインCPU101が、遊技状態がART準備状態であると判別したとき(S858がYES判定の場合)、メインCPU101は、CTセット数が「1」以上であるか否かを判別する(S859)。 On the other hand, in S858, when the main CPU 101 determines that the gaming state is the ART preparation state (YES in S858), the main CPU 101 determines whether the number of CT sets is "1" or more. (S859).

S859において、メインCPU101が、CTセット数が「1」以上であると判別したとき(S859がYES判定の場合)、メインCPU101は、次遊技の遊技状態にCTをセットし、CTゲーム数カウンタに「8」をセットする(S860)。そして、S860の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 In S859, when the main CPU 101 determines that the number of CT sets is "1" or more (YES in S859), the main CPU 101 sets the CT in the gaming state of the next game, and sets the CT game number counter. Set "8" (S860). After the process in S860, the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 82).

一方、S859において、メインCPU101が、CTセット数が「1」以上でないと判別したとき(S859がNO判定の場合)、メインCPU101は、次遊技の遊技状態に通常ARTをセットし、ART終了ゲーム数カウンタに所定値をセットする(S861)。そして、S861の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 On the other hand, in S859, when the main CPU 101 determines that the number of CT sets is not "1" or more (in the case of NO determination in S859), the main CPU 101 sets normal ART to the gaming state of the next game, and A predetermined value is set in a number counter (S861). After the process in S861, the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 82).

ここで再度、S853の処理に戻って、S853がNO判定の場合、メインCPU101は、略称「ベルこぼし目」又は「RT2移行リプ」の図柄組合せが表示されたか否かを判別する(S862)。S862において、メインCPU101が、略称「ベルこぼし目」又は「RT2移行リプ」の図柄組合せが表示されていないと判別したとき(S862がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 Here, returning to the process of S853 again, if the determination in S853 is NO, the main CPU 101 determines whether or not the symbol combination of the abbreviation "Bell Koboshime" or "RT2 Transition Reply" has been displayed (S862). In S862, when the main CPU 101 determines that the symbol combination with the abbreviation "Bell-knocked eyes" or "RT2 transfer rep" is not displayed (if S862 is NO), the main CPU 101 ends the RT check process. , the process moves to the process of S219 in the main flow (see FIG. 82).

一方、S862において、メインCPU101が、略称「ベルこぼし目」又は「RT2移行リプ」の図柄組合せが表示されたと判別したとき(S862がYES判定の場合)、メインCPU101は、RT4状態フラグをオフ状態にセットするとともに、RT2状態フラグをオン状態にセットする(S863)。この処理により、RT状態がRT4状態からRT2状態に移行する。そして、S863の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 On the other hand, in S862, when the main CPU 101 determines that the symbol combination with the abbreviation "Bell-knocked eyes" or "RT2 transfer rep" is displayed (in the case of YES determination in S862), the main CPU 101 sets the RT4 state flag to the OFF state. At the same time, the RT2 state flag is set to the on state (S863). Through this process, the RT state shifts from the RT4 state to the RT2 state. After the process in S863, the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 82).

[CZ・ART終了時処理]
次に、図157を参照して、メインフロー(図82参照)中のS219で行うCZ・ART終了時処理について説明する。なお、図157は、CZ・ART終了時処理の手順を示すフローチャートである。
[Processing at the end of CZ/ART]
Next, with reference to FIG. 157, the CZ/ART termination process performed in S219 in the main flow (see FIG. 82) will be described. Note that FIG. 157 is a flowchart showing the procedure of CZ・ART termination processing.

まず、メインCPU101は、現在の遊技状態がCZ失敗時及びART終了時のいずれかであるか否かを判別する(S871)。S871において、メインCPU101が、現在の遊技状態がCZ失敗時及びART終了時のいずれかでないと判別したとき(S871がNO判定の場合)、メインCPU101は、CZ・ART終了時処理を終了し、処理をメインフロー(図82参照)中のS201の処理に移す。 First, the main CPU 101 determines whether the current gaming state is at the time of CZ failure or at the end of ART (S871). In S871, when the main CPU 101 determines that the current gaming state is not at the time of CZ failure or at the end of ART (if NO in S871), the main CPU 101 ends the CZ/ART end process, The process moves to S201 in the main flow (see FIG. 82).

一方、S871において、メインCPU101が、現在の遊技状態がCZ失敗時及びART終了時のいずれかであると判別したとき(S871がYES判定の場合)、メインCPU101は、CZ抽籤テーブル(図41B参照)を参照して、CZの引き戻し抽籤を行う(S872)。次いで、メインCPU101は、CZの引き戻し抽籤に当籤したか否かを判別す(S873)。 On the other hand, in S871, when the main CPU 101 determines that the current gaming state is either CZ failure or ART completion (YES in S871), the main CPU 101 determines that the current gaming state is either CZ failure or ART termination (YES in S871). ), a CZ pullback lottery is performed (S872). Next, the main CPU 101 determines whether or not the CZ pullback lottery has been won (S873).

S873において、メインCPU101が、CZの引き戻し抽籤に当籤したと判別したとき(S873がYES判定の場合)、メインCPU101は、次遊技の遊技状態に当籤した種別のCZをセットする(S874)。次いで、メインCPU101は、当籤した種別のCZに応じた値をCZゲーム数カウンタにセットする(S875)。そして、S875の処理後、メインCPU101は、CZ・ART終了時処理を終了し、処理をメインフロー(図82参照)中のS201の処理に移す。 In S873, when the main CPU 101 determines that the CZ pullback lottery has been won (YES in S873), the main CPU 101 sets the winning type of CZ in the game state of the next game (S874). Next, the main CPU 101 sets a value corresponding to the winning type of CZ in the CZ game number counter (S875). After the process in S875, the main CPU 101 ends the CZ・ART end process and moves the process to S201 in the main flow (see FIG. 82).

一方、S873において、メインCPU101が、CZの引き戻し抽籤に当籤しなかったと判別したとき(S873がNO判定の場合)、メインCPU101は、次遊技の遊技状態に通常遊技状態をセットする(S876)。次いで、メインCPU101は、通常中高確率抽籤テーブル(図40B参照)を参照して、CZの抽籤状態を抽籤し、抽籤結果をセットする(S877)。そして、S877の処理後、メインCPU101は、CZ・ART終了時処理を終了し、処理をメインフロー(図82参照)中のS201の処理に移す。 On the other hand, when the main CPU 101 determines in S873 that the CZ pullback lottery has not been won (NO determination in S873), the main CPU 101 sets the normal gaming state as the gaming state of the next game (S876). Next, the main CPU 101 refers to the normal medium/high probability lottery table (see FIG. 40B), determines the lottery status of CZ, and sets the lottery result (S877). After the process in S877, the main CPU 101 ends the CZ・ART end process and moves the process to S201 in the main flow (see FIG. 82).

[メインCPUの制御による割込処理(1.1172msec)]
次に、図158を参照して、1.1172msec周期で、メインCPU101が行う割込処理について説明する。なお、図158は、割込処理の手順を示すフローチャートである。1.1172msec周期で繰り返し実行される割込処理は、タイマー回路113(PTC)の初期化処理(図64中のS2参照)で設定されたタイマー回路113のタイムアウト信号の出力タイミングに基づいて発生する割込みコントローラ112からの割込要求信号がメインCPU101に入力された際に実行される処理である。
[Interrupt processing controlled by main CPU (1.1172 msec)]
Next, with reference to FIG. 158, the interrupt processing performed by the main CPU 101 at a cycle of 1.1172 msec will be described. Note that FIG. 158 is a flowchart showing the procedure of interrupt processing. 1. The interrupt process that is repeatedly executed at a cycle of 1172 msec occurs based on the output timing of the timeout signal of the timer circuit 113 set in the initialization process (see S2 in FIG. 64) of the timer circuit 113 (PTC). This is a process executed when an interrupt request signal from the interrupt controller 112 is input to the main CPU 101.

まず、メインCPU101は、レジスタの退避処理を行う(S901)。次いで、メインCPU101は、入力ポートチェック処理を行う(S902)。この処理では、ストップスイッチ等の各種スイッチから入力される信号がチェックされる。 First, the main CPU 101 performs register saving processing (S901). Next, the main CPU 101 performs input port check processing (S902). In this process, signals input from various switches such as a stop switch are checked.

次いで、メインCPU101は、リール制御処理を行う(S903)。この処理では、メインCPU101は、全リールの回転開始が要求されたときに、左リール3L、中リール3C及び右リール3Rの回転を開始し、その後、各リールが一定速度で回転するように、3つのステッピングモータを駆動制御する。また、滑り駒数が決定されたときは、メインCPU101は、該当するリールの図柄カウンタを滑り駒数分だけ更新する。そして、メインCPU101は、更新された図柄カウンタが停止予定位置に対応する値に一致する(停止予定位置の図柄が表示窓の有効ライン上の領域に到達する)のを待って、該当するリールの回転の減速及び停止が行われるように、対応するステッピングモータを駆動制御する。 Next, the main CPU 101 performs reel control processing (S903). In this process, the main CPU 101 starts the rotation of the left reel 3L, middle reel 3C, and right reel 3R when the rotation of all reels is requested, and thereafter, so that each reel rotates at a constant speed. Drives and controls three stepping motors. Furthermore, when the number of sliding pieces is determined, the main CPU 101 updates the symbol counter of the corresponding reel by the number of sliding pieces. Then, the main CPU 101 waits until the updated symbol counter matches the value corresponding to the scheduled stop position (the symbol at the scheduled stop position reaches the area on the active line of the display window), and then displays the corresponding reel. The corresponding stepping motor is driven and controlled so that the rotation is decelerated and stopped.

次いで、メインCPU101は、通信データ送信処理を行う(S904)。この処理では、主に、通信データ格納領域に格納された各種コマンドを主制御回路90の第1シリアル通信回路114(図9参照)を介して副制御回路200に送信する。メインCPU101は、副制御回路200にコマンドを送信した後、通信データポインタを1パケット分減算更新し(不図示)、通信データ格納領域の送信済みのコマンドデータをクリアする。なお、通信データ格納領域に複数のコマンドデータが格納されている場合には、格納された古い順で、コマンドデータを副制御回路200に送信する。また、通信データ格納領域にコマンドデータが格納されていない場合、すなわち、通信データポインタの値が「0」である場合には、無操作コマンドを生成して副制御回路200に送信する。次いで、メインCPU101は、投入メダル通過チェック処理を行う(S905)。この処理では、メインCPU101は、メダルセンサ(不図示)の検出結果(メダルセンサ入力状態)に基づいて、投入メダルがセレクタ66を通過したか否かのチェック処理を行う。次いで、メインCPU101は、WDTのリスタート処理を行う(S906)。 Next, the main CPU 101 performs communication data transmission processing (S904). In this process, various commands stored in the communication data storage area are mainly transmitted to the sub-control circuit 200 via the first serial communication circuit 114 (see FIG. 9) of the main control circuit 90. After transmitting the command to the sub-control circuit 200, the main CPU 101 updates the communication data pointer by subtracting one packet (not shown), and clears the transmitted command data in the communication data storage area. Note that when a plurality of command data are stored in the communication data storage area, the command data is transmitted to the sub control circuit 200 in the order of the oldest stored command data. Further, if no command data is stored in the communication data storage area, that is, if the value of the communication data pointer is “0”, a no-operation command is generated and transmitted to the sub-control circuit 200. Next, the main CPU 101 performs an inserted medal passage check process (S905). In this process, the main CPU 101 performs a process of checking whether or not the inserted medal has passed the selector 66 based on the detection result (medal sensor input state) of a medal sensor (not shown). Next, the main CPU 101 performs WDT restart processing (S906).

次いで、メインCPU101は、7セグLED駆動処理を行う(S907)。この処理では、メインCPU101は、情報表示器6に含まれる各種7セグLEDを駆動制御して、例えば、メダルの払出枚数やクレジット枚数、ストップボタンの押し順データなどを表示する。なお、7セグLED駆動処理の詳細については、後述の図159を参照しながら後で説明する。 Next, the main CPU 101 performs 7-segment LED drive processing (S907). In this process, the main CPU 101 drives and controls various 7-segment LEDs included in the information display 6 to display, for example, the number of medals to be paid out, the number of credits, data on the order in which the stop buttons are pressed, and the like. Note that details of the 7-segment LED driving process will be described later with reference to FIG. 159, which will be described later.

次いで、メインCPU101は、タイマー更新処理を行う(S908)。この処理では、メインCPU101は、セットされた各種タイマーのカウント(減算)処理を行う。なお、タイマー更新処理の詳細については、後述の図164を参照しながら後で説明する。 Next, the main CPU 101 performs timer update processing (S908). In this processing, the main CPU 101 performs counting (subtraction) processing of various set timers. Note that details of the timer update process will be described later with reference to FIG. 164, which will be described later.

次いで、メインCPU101は、エラー検知処理を行う(S909)。次いで、メインCPU101は、ドア開閉チェック処理を行う(S910)。ドア開閉チェック処理では、メインCPU101は、ドア開閉監視スイッチ67のオン(ドア閉)/オフ(ドア開)状態をチェックすることにより、フロントドア2b(図2参照)の開閉状態をチェックする。 Next, the main CPU 101 performs error detection processing (S909). Next, the main CPU 101 performs a door opening/closing check process (S910). In the door open/close check process, the main CPU 101 checks the open/close state of the front door 2b (see FIG. 2) by checking the on (door closed)/off (door open) state of the door open/close monitoring switch 67.

次いで、メインCPU101は、試射試験信号制御処理を行う(S911)。この処理では、第2インターフェースボート等を介して試験機に各種試験信号の出力する際の制御処理が行われる。また、この処理は、メインRAM103の規定外作業領域(図12C参照)を用いて実行される。なお、本実施形態では、この処理は、試射試験時以外のとき(パチスロ1が遊技店に設置された後)にも行われるが、この時には、主制御基板71が第2インターフェースボート等を介して試験機に接続されていないので、各種試験信号は生成されても出力はされない。試射試験信号制御処理の詳細については、後述の図166を参照しながら後で説明する。 Next, the main CPU 101 performs sight-firing test signal control processing (S911). In this process, control processing is performed when various test signals are output to the test machine via the second interface boat or the like. Further, this process is executed using the non-standard work area (see FIG. 12C) of the main RAM 103. Note that in this embodiment, this process is also performed at times other than the test shooting test (after the pachislot machine 1 is installed at the game parlor), but at this time, the main control board 71 is connected via the second interface boat, etc. Since it is not connected to the test machine, various test signals are not output even if they are generated. Details of the sight test signal control process will be described later with reference to FIG. 166, which will be described later.

次いで、メインCPU101は、レジスタの復帰処理を行う(S912)。そして、S912の処理後、メインCPU101は、割込処理を終了する。 Next, the main CPU 101 performs register restoration processing (S912). After the process of S912, the main CPU 101 ends the interrupt process.

[7セグLED駆動処理]
次に、図159及び図160を参照して、割込処理(図158参照)中のS907で行う7セグLED駆動処理について説明する。なお、図159は、7セグLED駆動処理の手順を示すフローチャートである。また、図160Aは、7セグLED駆動処理中の後述のS923~S925の処理を実行するためのソースプログラムの一例を示す図であり、図160Bは、7セグLED駆動処理中の後述のS931~S936の処理を実行するためのソースプログラムの一例を示す図である。
[7 segment LED drive processing]
Next, with reference to FIGS. 159 and 160, the 7-segment LED driving process performed in S907 during the interrupt process (see FIG. 158) will be described. Note that FIG. 159 is a flowchart showing the procedure of 7-segment LED drive processing. Further, FIG. 160A is a diagram showing an example of a source program for executing the processes of S923 to S925 described later during the 7-segment LED driving process, and FIG. FIG. 7 is a diagram illustrating an example of a source program for executing the process of S936.

まず、メインCPU101は、割込カウンタの値に「1」を加算(+1更新)する(S921)。次いで、メインCPU101は、割込カウンタの値が奇数であるか否かを判別する(S922)。 First, the main CPU 101 adds "1" to the value of the interrupt counter (updates by +1) (S921). Next, the main CPU 101 determines whether the value of the interrupt counter is an odd number (S922).

S922において、メインCPU101が、割込カウンタの値が奇数でないと判別したとき(S922がNO判定の場合)、メインCPU101は、7セグLED駆動処理を終了し、処理を割込処理(図158参照)中のS908の処理に移す。すなわち、本実施形態では、2回の割込周期毎に、7セグLED駆動処理が行われる。なお、本実施形態では、7セグLED駆動処理を割込みカウンタの値が偶数の場合に実行する例を説明したが、本発明はこれに限定されず、割込みカウンタの値が奇数の場合に7セグLED駆動処理を実行してもよいし、また、任意の整数で割込みカウンタの値を除算したときの商又は余りを用いて、7セグLED駆動処理の実行タイミングを決定してもよい。 In S922, when the main CPU 101 determines that the value of the interrupt counter is not an odd number (if NO in S922), the main CPU 101 ends the 7-segment LED drive process and transfers the process to the interrupt process (see FIG. 158). ) The process moves to step S908. That is, in this embodiment, the 7-segment LED driving process is performed every two interrupt cycles. In addition, in this embodiment, an example has been described in which the 7-segment LED driving process is executed when the value of the interrupt counter is an even number, but the present invention is not limited to this, and when the value of the interrupt counter is an odd number, the 7-segment LED driving process is executed. The LED driving process may be executed, or the execution timing of the 7-segment LED driving process may be determined using the quotient or remainder when the value of the interrupt counter is divided by an arbitrary integer.

一方、S922において、メインCPU101が、割込カウンタの値が奇数であると判別したとき(S922がYES判定の場合)、メインCPU101は、ナビデータ格納領域からナビデータを取得する(S923)。次いで、メインCPU101は、7セグLEDの各カソードに出力される押し順表示データを格納するための押し順表示データ格納領域のアドレスをセットする(S924)。 On the other hand, when the main CPU 101 determines in S922 that the value of the interrupt counter is an odd number (YES in S922), the main CPU 101 acquires navigation data from the navigation data storage area (S923). Next, the main CPU 101 sets the address of the push order display data storage area for storing the push order display data output to each cathode of the 7-segment LED (S924).

次いで、メインCPU101は、7セグ表示データ生成処理を行う(S925)。この処理では、メインCPU101は、ナビデータに基づいて、押し順表示データ(7セグ表示データ)を作成し、生成された押し順表示データを押し順表示データ格納領域に格納する。なお、7セグ表示データ生成処理の詳細については、後述の図161を参照しながら後で説明する。 Next, the main CPU 101 performs 7-segment display data generation processing (S925). In this process, the main CPU 101 creates push order display data (7-segment display data) based on the navigation data, and stores the generated push order display data in the push order display data storage area. Note that details of the 7-segment display data generation process will be described later with reference to FIG. 161, which will be described later.

次いで、メインCPU101は、クレジットカウンタの値を取得する(S926)。次いで、メインCPU101は、7セグLEDの各カソードに出力されるクレジット表示データを格納するためのクレジット表示データ格納領域のアドレスをセットする(S927)。 Next, the main CPU 101 obtains the value of the credit counter (S926). Next, the main CPU 101 sets the address of the credit display data storage area for storing the credit display data output to each cathode of the 7-segment LED (S927).

次いで、メインCPU101は、7セグ表示データ生成処理を行う(S928)。この処理では、メインCPU101は、クレジットカウンタの値に基づいて、クレジット表示データ(7セグ表示データ)を生成し、生成されたクレジット表示データをクレジット表示データ格納領域に格納する。なお、7セグ表示データ生成処理の詳細については、後述の図161を参照しながら後で説明する。 Next, the main CPU 101 performs 7-segment display data generation processing (S928). In this process, the main CPU 101 generates credit display data (7-segment display data) based on the value of the credit counter, and stores the generated credit display data in the credit display data storage area. Note that details of the 7-segment display data generation process will be described later with reference to FIG. 161, which will be described later.

次いで、メインCPU101は、後述の7セグコモンカウンタの値を格納するための7セグコモンカウンタ格納領域のアドレスをセットする(S929)。次いで、メインCPU101は、7セグコモンカウンタの値に「1」を加算(+1更新)する(S930)。なお、この処理において、更新後の7セグコモンカウンタの値が「8」となった場合には、メインCPU101は、7セグコモンカウンタの値に「0」をセットする。本実施形態では、7セグLEDをダイナミック制御するため、8回周期で7セグコモンカウンタの値が更新される。 Next, the main CPU 101 sets the address of a 7-segment common counter storage area for storing the value of a 7-segment common counter, which will be described later (S929). Next, the main CPU 101 adds "1" to the value of the 7-segment common counter (updates by +1) (S930). In addition, in this process, when the value of the 7-segment common counter after updating becomes "8", the main CPU 101 sets the value of the 7-segment common counter to "0". In this embodiment, in order to dynamically control the 7-segment LED, the value of the 7-segment common counter is updated every eight times.

次いで、メインCPU101は、7セグコモンカウンタの値に基づいて、コモン選択データを作成し、対象のカソードデータ格納領域(押し順表示データ格納領域又はクレジット表示データ格納領域内の対象格納領域)のアドレスをセットする(S931)。次いで、メインCPU101は、7セグLEDのカソードにクリアデータを出力する(S932)。この処理は、7セグLEDを一旦消灯して、残像の影響を無くすために行われる。 Next, the main CPU 101 creates common selection data based on the value of the 7-segment common counter, and sets the address of the target cathode data storage area (the target storage area in the push order display data storage area or the credit display data storage area). is set (S931). Next, the main CPU 101 outputs clear data to the cathode of the 7-segment LED (S932). This process is performed to temporarily turn off the 7-segment LED to eliminate the influence of afterimages.

次いで、メインCPU101は、対象のカソードデータ格納領域から7セグカソード出力データを取得してセットする(S933)。次いで、メインCPU101は、7セグコモンバックアップデータとコモン選択データとから、7セグコモン出力データを生成する(S934)。 Next, the main CPU 101 acquires and sets 7-segment cathode output data from the target cathode data storage area (S933). Next, the main CPU 101 generates 7-seg common output data from the 7-seg common backup data and the common selection data (S934).

次いで、メインCPU101は、7セグコモンバックアップデータ及び7セグカソードバックアップデータにそれぞれ7セグコモン出力データ及び7セグカソード出力データを保存する(S935)。次いで、メインCPU101は、7セグカソード出力データ及び7セグコモン出力データを出力する(S936)。そして、S936の処理後、メインCPU101は、7セグLED駆動処理を終了し、処理を割込処理(図158参照)中のS908の処理に移す。 Next, the main CPU 101 stores the 7-seg common output data and the 7-seg cathode output data in the 7-seg common backup data and the 7-seg cathode backup data, respectively (S935). Next, the main CPU 101 outputs 7-segment cathode output data and 7-segment common output data (S936). After the process of S936, the main CPU 101 ends the 7-segment LED drive process and moves the process to S908 during the interrupt process (see FIG. 158).

本実施形態では、上述のようにして7セグLED駆動処理が行われる。なお、上述した7セグLED駆動処理中のS923~S925の処理は、メインCPU101が、図160Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。また、上述した7セグLED駆動処理中のS931~S936の処理は、メインCPU101が、図160Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the 7-segment LED driving process is performed as described above. Note that the processes of S923 to S925 during the 7-segment LED drive process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 160A. Further, the processes of S931 to S936 during the 7-segment LED drive process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 160B.

その中で、S936の各7セグ出力データの出力処理は、図160Bに示すように、一つのソースコード「LD (cPA_SEGCOM),BC」により実行される。それゆえ、本実施形態の7セグLED駆動処理では、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力(選択)データと、7セグカソード出力データとが同時に出力される。すなわち、指示モニタで押し順ナビを実施する際の7セグLEDをダイナミック点灯制御、及び、2桁の7セグLEDでクレジット情報を表示する際の7セグLEDをダイナミック点灯制御では、7セグコモン出力(選択)データと、7セグカソード出力データとが同時に出力される。 Among them, the output processing of each 7-segment output data in S936 is executed by one source code "LD (cPA_SEGCOM), BC" as shown in FIG. 160B. Therefore, in the 7-segment LED driving process of this embodiment, when dynamically controlling the lighting of the 2-digit 7-segment LED, the 7-segment common output (selection) data and the 7-segment cathode output data are simultaneously output. In other words, with dynamic lighting control of the 7-segment LED when performing push-order navigation on the instruction monitor, and dynamic lighting control of the 7-segment LED when displaying credit information with the 2-digit 7-segment LED, the 7-segment common output ( selection) data and 7-segment cathode output data are output simultaneously.

この場合、ソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。また、本実施形態では、7セグLED駆動処理を行う7セグ駆動回路(不図示)をカソードコモン回路で構成し、カソードで制御する例を説明したが、本発明はこれに限定されず、7セグ駆動回路をアノードコモン回路で構成し、アノードで7セグLEDの制御を行ってもよい。 In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LED can be reduced on the source program. Therefore, in this embodiment, the capacity of the source program (the used capacity of the main ROM 102) can be reduced, the free capacity can be secured (increased) in the main ROM 102, and the increased free capacity can be utilized. This makes it possible to enhance the gameplay. Further, in this embodiment, an example has been described in which a 7-segment drive circuit (not shown) that performs 7-segment LED drive processing is configured with a cathode common circuit and controlled by the cathode, but the present invention is not limited to this. The segment drive circuit may be configured with an anode common circuit, and the 7-segment LED may be controlled by the anode.

また、上述した7セグLED駆動処理中のS923のナビデータの取得処理及びS924の押し表示データ格納領域のアドレスセット処理はいずれも、図160Aに示すように、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令(メインCPU101専用命令コード)により実行される。それゆえ、本実施形態の7セグLED駆動処理では、「LDQ」命令を用いることにより、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができるので、ソースプログラム上において、アドレス設定に係る命令を省略することができ(アドレス設定に係る命令を別途設ける必要がなくなる)、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Furthermore, the navigation data acquisition process in S923 and the push display data storage area address setting process in S924 during the 7-segment LED drive process described above are both performed using the Q register (extension register), as shown in FIG. 160A. It is executed by an "LDQ" instruction (instruction code dedicated to the main CPU 101) that specifies an address. Therefore, in the 7-segment LED driving process of this embodiment, by using the "LDQ" instruction, the main ROM 102, main RAM 103, and memory map I/O can be accessed by direct values, so that , the instruction related to address setting can be omitted (there is no need to provide a separate instruction related to address setting), and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[7セグ表示データ生成処理]
次に、図161~図163を参照して、7セグLED駆動処理(図159参照)中のS925及びS928で行う7セグ表示データ生成処理について説明する。なお、図161は、7セグ表示データ生成処理の手順を示すフローチャートである。図162は、7セグ表示データ生成処理を実行するためのソースプログラムの一例を示す図である。また、図163は、7セグ表示データ生成処理のソースプログラム上で、実際に参照される7セグカソードテーブルの構成の一例を示す図である。
[7 segment display data generation process]
Next, the 7-segment display data generation process performed in S925 and S928 in the 7-segment LED drive process (see FIG. 159) will be described with reference to FIGS. 161 to 163. Note that FIG. 161 is a flowchart showing the procedure of 7-segment display data generation processing. FIG. 162 is a diagram illustrating an example of a source program for executing 7-segment display data generation processing. Further, FIG. 163 is a diagram showing an example of the configuration of a 7-segment cathode table that is actually referred to on the source program of the 7-segment display data generation process.

なお、7セグLED駆動処理(図159参照)中のS925で行われる7セグ表示データ生成処理で生成される後述の「表示データ」は押し順表示データに対応し、7セグLED駆動処理(図159参照)中のS928で行われる7セグ表示データ生成処理で生成される後述の「表示データ」はクレジット表示データに対応する。 Note that "display data", which will be described later, generated in the 7-segment display data generation process performed in S925 during the 7-segment LED drive process (see FIG. 159) corresponds to the press order display data. 159), "display data" to be described later generated in the 7-segment display data generation process performed in S928 corresponds to credit display data.

まず、メインCPU101は、カソードデータ格納領域にセットされた表示データを「10」で除算し、その除算結果の商の値を、2桁の7セグLEDの上位桁の表示データとして取得し、除算結果の余の値を下位桁の表示データとして取得する(S941)。次いで、メインCPU101は、取得した上位桁の表示データに基づいて、上位桁表示を行うか否かを判別する(S942)。 First, the main CPU 101 divides the display data set in the cathode data storage area by "10", obtains the value of the quotient of the division result as the display data of the upper digits of the two-digit 7-segment LED, and performs the division. The remaining value of the result is acquired as display data of the lower digits (S941). Next, the main CPU 101 determines whether to display the upper digits based on the acquired display data of the upper digits (S942).

S942において、メインCPU101が、上位桁表示を行うと判別したとき(S942がYES判定の場合)、メインCPU101は、後述のS944の処理を行う。一方、S942において、メインCPU101が、上位桁表示を行わないと判別したとき(S942がNO判定の場合)、メインCPU101は、上位桁の表示無しをセットする(S943)。 In S942, when the main CPU 101 determines to display the upper digits (YES in S942), the main CPU 101 performs processing in S944, which will be described later. On the other hand, when the main CPU 101 determines in S942 that the upper digits will not be displayed (NO in S942), the main CPU 101 sets the upper digits not to be displayed (S943).

S943の処理後又はS942がYES判定の場合、メインCPU101は、7セグカソードテーブル(図163参照)を参照して、上位桁の表示データを取得する(S944)。次いで、メインCPU101は、上位桁の表示データ格納領域(不図示)に取得した上位桁の表示データを保存する(S945)。 After the processing in S943 or when the determination in S942 is YES, the main CPU 101 refers to the 7-segment cathode table (see FIG. 163) and obtains the display data of the upper digits (S944). Next, the main CPU 101 stores the acquired display data of the upper digits in a display data storage area (not shown) of the upper digits (S945).

次いで、メインCPU101は、7セグカソードテーブル(図163参照)を参照して、下位桁の表示データを取得する(S946)。次いで、メインCPU101は、下位桁の表示データ格納領域(不図示)に取得した下位桁の表示データを保存する(S947)。 Next, the main CPU 101 refers to the 7-segment cathode table (see FIG. 163) and obtains the display data of the lower digits (S946). Next, the main CPU 101 stores the obtained lower digit display data in a lower digit display data storage area (not shown) (S947).

そして、S947の処理後、メインCPU101は、7セグ表示データ生成処理を終了する。この際、実行した7セグ表示データ生成処理が7セグLED駆動処理(図158参照)中のS925の処理である場合には、メインCPU101は、処理を7セグLED駆動処理中のS926の処理に移す。一方、実行した7セグ表示データ生成処理が7セグLED駆動処理(図158参照)中のS928の処理である場合には、メインCPU101は、処理を7セグLED駆動処理中のS929の処理に移す。 After the process of S947, the main CPU 101 ends the 7-segment display data generation process. At this time, if the executed 7-segment display data generation process is the process of S925 during the 7-segment LED drive process (see FIG. 158), the main CPU 101 transfers the process to the process of S926 during the 7-segment LED drive process. Move. On the other hand, if the executed 7-segment display data generation process is the process of S928 during the 7-segment LED drive process (see FIG. 158), the main CPU 101 moves the process to the process of S929 during the 7-segment LED drive process. .

本実施形態では、上述のようにして7セグ表示データ生成処理が行われる。なお、上述した7セグ表示データ生成処理は、メインCPU101が、図162のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the 7-segment display data generation process is performed as described above. Note that the above-described 7-segment display data generation process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 162.

[タイマー更新処理]
次に、図164及び図165を参照して、割込処理(図158参照)中のS908で行うタイマー更新処理について説明する。なお、図164は、タイマー更新処理の手順を示すフローチャートである。また、図165は、タイマー更新処理中の後述のS951~S954の処理を実行するためのソースプログラムの一例を示す図である。
[Timer update process]
Next, with reference to FIGS. 164 and 165, the timer update process performed in S908 during the interrupt process (see FIG. 158) will be described. Note that FIG. 164 is a flowchart showing the procedure of timer update processing. Further, FIG. 165 is a diagram showing an example of a source program for executing the processes of S951 to S954, which will be described later, during the timer update process.

まず、メインCPU101は、HLレジスタに2バイトタイマー格納領域(不図示)の更新開始アドレスをセットし、Bレジスタに2バイトタイマー数をセットする(S951)。 First, the main CPU 101 sets the update start address of the 2-byte timer storage area (not shown) in the HL register, and sets the number of 2-byte timers in the B register (S951).

次いで、メインCPU101は、2バイトタイマー値とその下限値「0」とを比較し、2バイトタイマー値が下限値「0」より大きい場合には、2バイトタイマー値を1減算(-1更新)し、2バイトタイマー値が下限値「0」以下である場合には、2バイトタイマー値を「0」に保持する(S952)。さらに、S952の処理では、メインCPU101は、HLレジスタにセットされている2バイトタイマー格納領域の更新開始アドレスを2減算(-2更新)する。 Next, the main CPU 101 compares the 2-byte timer value with its lower limit value "0", and if the 2-byte timer value is greater than the lower limit value "0", subtracts 1 from the 2-byte timer value (-1 update). However, if the 2-byte timer value is less than or equal to the lower limit value "0", the 2-byte timer value is held at "0" (S952). Furthermore, in the process of S952, the main CPU 101 subtracts 2 from the update start address of the 2-byte timer storage area set in the HL register (updates by -2).

次いで、メインCPU101は、Bレジスタにセットされた2バイトタイマー数を1減算(-1更新)する(S953)。次いで、メインCPU101は、Bレジスタにセットされた2バイトタイマー数が「0」であるか否かを判別する(S954)。 Next, the main CPU 101 subtracts 1 from the 2-byte timer number set in the B register (updates by -1) (S953). Next, the main CPU 101 determines whether the number of 2-byte timers set in the B register is "0" (S954).

S954において、メインCPU101が、Bレジスタにセットされた2バイトタイマー数が「0」でないと判別したとき(S954がNO判定の場合)、メインCPU101は、処理をS952の処理に戻し、S952以降の処理を繰り返す。 In S954, when the main CPU 101 determines that the 2-byte timer number set in the B register is not "0" (NO in S954), the main CPU 101 returns the process to S952, and executes the steps from S952 onwards. Repeat the process.

一方、S954において、メインCPU101が、Bレジスタにセットされた2バイトタイマー数が「0」であると判別したとき(S954がYES判定の場合)、メインCPU101は、HLレジスタに1バイトタイマー格納領域の更新開始アドレスをセットし、Bレジスタに1バイトタイマー数をセットする(S955)。 On the other hand, in S954, when the main CPU 101 determines that the number of 2-byte timers set in the B register is "0" (YES in S954), the main CPU 101 sets the 1-byte timer storage area in the HL register. The update start address is set, and the number of 1-byte timers is set in the B register (S955).

次いで、メインCPU101は、1バイトタイマー値とその下限値「0」とを比較し、1バイトタイマー値が下限値「0」より大きい場合には、1バイトタイマー値を1減算(-1更新)し、1バイトタイマー値が下限値「0」以下である場合には、1バイトタイマー値を「0」に保持する(S956)。さらに、S956の処理では、メインCPU101は、HLレジスタにセットされている1バイトタイマー格納領域の更新開始アドレスを1減算(-1更新)する。 Next, the main CPU 101 compares the 1-byte timer value with its lower limit value "0", and if the 1-byte timer value is greater than the lower limit value "0", subtracts 1 from the 1-byte timer value (-1 update). However, if the 1-byte timer value is less than or equal to the lower limit value "0", the 1-byte timer value is held at "0" (S956). Furthermore, in the process of S956, the main CPU 101 subtracts 1 from the update start address of the 1-byte timer storage area set in the HL register (updates by -1).

次いで、メインCPU101は、Bレジスタにセットされた1バイトタイマー数を1減算(-1更新)する(S957)。次いで、メインCPU101は、Bレジスタにセットされた1バイトタイマー数が「0」であるか否かを判別する(S958)。 Next, the main CPU 101 subtracts 1 from the 1-byte timer number set in the B register (updates by -1) (S957). Next, the main CPU 101 determines whether the number of 1-byte timers set in the B register is "0" (S958).

S958において、メインCPU101が、Bレジスタにセットされた1バイトタイマー数が「0」でないと判別したとき(S958がNO判定の場合)、メインCPU101は、処理をS956の処理に戻し、S956以降の処理を繰り返す。 In S958, when the main CPU 101 determines that the number of 1-byte timers set in the B register is not "0" (NO in S958), the main CPU 101 returns the process to the process in S956 and performs the steps from S956 onwards. Repeat the process.

一方、S958において、メインCPU101が、Bレジスタにセットされた1バイトタイマー数が「0」であると判別したとき(S958がYES判定の場合)、メインCPU101は、電磁カウンタ制御処理を行う(S959)。この処理では、メダルのIN/OUTを示す信号を外部集中端子板47に出力する際の出力制御処理が行われる。そして、S959の処理後、メインCPU101は、タイマー更新処理を終了し、処理を割込処理(図158参照)中のS909の処理に移す。 On the other hand, in S958, when the main CPU 101 determines that the number of 1-byte timers set in the B register is "0" (YES in S958), the main CPU 101 performs electromagnetic counter control processing (S959 ). In this process, an output control process is performed when a signal indicating medal IN/OUT is output to the external centralized terminal board 47. After the process of S959, the main CPU 101 ends the timer update process and moves the process to the process of S909 during the interrupt process (see FIG. 158).

本実施形態では、上述のようにしてタイマー更新処理が行われる。なお、上述したタイマー更新処理中のS951~S954の処理(2バイトタイマーの更新処理)は、メインCPU101が、図165のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the timer update process is performed as described above. Note that the processes of S951 to S954 during the timer update process (2-byte timer update process) described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 165.

その中で、S952の処理(2バイトタイマーの更新処理)は、図165中の「DCPWLD」命令(所定の更新命令)により実行される。なお、「DCPWLD」命令は、メインCPU101専用命令コードである。 Among them, the process of S952 (2-byte timer update process) is executed by the "DCPWLD" command (predetermined update command) in FIG. 165. Note that the "DCPWLD" instruction is an instruction code dedicated to the main CPU 101.

ソースプログラム上において、例えば、ソースコード「DCPWLD (HL),n」が実行されると、HLレジスタで指定されたアドレスから2バイト分のメモリの内容(格納データ)と整数nとが比較され、2バイト分のメモリの内容が整数nより大きい場合には、2バイト分のメモリの内容が1減算され、2バイト分のメモリの内容が整数n以下である場合には、HLレジスタで指定されたアドレスから2バイト分のメモリに整数nが格納される。 For example, when the source code "DCPWLD (HL),n" is executed on the source program, the contents of 2 bytes of memory (stored data) from the address specified by the HL register are compared with the integer n, If the 2-byte memory content is greater than the integer n, the 2-byte memory content is subtracted by 1, and if the 2-byte memory content is less than or equal to the integer n, it is specified by the HL register. An integer n is stored in 2 bytes of memory starting from the specified address.

それゆえ、図165中のソースコード「DCPWLD (HL),0」では、HLレジスタで指定されたアドレスから2バイト分のメモリの内容(2バイトタイマー値)と整数「0」(下限値)とが比較され、2バイト分のメモリの内容が整数「0」より大きい場合には、2バイト分のメモリの内容が1減算され、2バイト分のメモリの内容が整数「0」以下である場合には、2バイト分のメモリの内容に「0」がセットされる。すなわち、現時点の2バイトタイマー値が「0」より大きい場合には、2バイトタイマーの更新処理が行われ、現時点の2バイトタイマー値が「0」以下であれば、2バイトタイマー値が「0」に保持される。 Therefore, in the source code "DCPWLD (HL), 0" in Figure 165, the memory contents of 2 bytes from the address specified in the HL register (2-byte timer value) and the integer "0" (lower limit value) are are compared, and if the contents of 2 bytes of memory are greater than the integer "0", the contents of 2 bytes of memory are subtracted by 1, and if the contents of 2 bytes of memory are less than or equal to the integer "0" , the contents of 2 bytes of memory are set to "0". That is, if the current 2-byte timer value is greater than "0", the 2-byte timer is updated, and if the current 2-byte timer value is less than "0", the 2-byte timer value is changed to "0". ” is maintained.

上述のように、本実施形態のタイマー更新処理では、メインCPU101専用命令コードである「DCPWLD」命令により、タイマー値の更新(減算)処理及びタイマー値を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。また、タイマー値が「0」であるか否かを判別するための判断分岐命令コードも省略することができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。なお、本実施形態では、2バイトタイマーの更新処理においてのみ「DCPWLD」命令を使用する例を説明したが、本発明はこれに限定されず、1バイトタイマーの更新処理においても「DCPWLD」命令を使用してもよい。 As described above, in the timer update process of this embodiment, both the process of updating (subtracting) the timer value and the process of holding the timer value at "0" are executed by the "DCPWLD" command, which is an instruction code dedicated to the main CPU 101. can do. In this case, there is no need to provide instruction codes for separately executing both processes. Further, the decision branch instruction code for determining whether the timer value is "0" can also be omitted. Therefore, in this embodiment, the capacity of the source program (the used capacity of the main ROM 102) can be reduced, the free capacity can be secured (increased) in the main ROM 102, and the increased free capacity can be utilized. This makes it possible to enhance the gameplay. In addition, in this embodiment, an example was explained in which the "DCPWLD" command is used only in the update process of the 2-byte timer, but the present invention is not limited to this, and the "DCPWLD" command can also be used in the update process of the 1-byte timer. May be used.

[試射試験信号制御処理(規定外)]
次に、図166を参照して、割込処理(図158参照)中のS911で行う試射試験信号制御処理について説明する。なお、図166は、試射試験信号制御処理の手順を示すフローチャートである。
[Sighting test signal control processing (not specified)]
Next, with reference to FIG. 166, the sight-fire test signal control process performed in S911 during the interrupt process (see FIG. 158) will be described. Note that FIG. 166 is a flowchart showing the procedure of the sight-fire test signal control process.

まず、メインCPU101は、メインRAM103のスタックエリアのアドレスを退避させる(S961)。次いで、メインCPU101は、スタックポインタ(SP)に規定外スタックエリアのアドレスをセットする(S962)。次いで、メインCPU101は、全レジスタのデータを退避させる(S963)。 First, the main CPU 101 saves the address of the stack area of the main RAM 103 (S961). Next, the main CPU 101 sets the address of the non-standard stack area in the stack pointer (SP) (S962). Next, the main CPU 101 saves the data in all registers (S963).

次いで、メインCPU101は、回胴制動信号生成処理を行う(S964)。この処理では、メインCPU101は、第2インターフェースボート等を介して試験機に出力される、各リールの回転制御信号(駆動信号)の生成及び出力処理を行う。なお、回胴制動信号生成処理の詳細については、後述の図167を参照しながら後で説明する。 Next, the main CPU 101 performs rotation drum braking signal generation processing (S964). In this process, the main CPU 101 generates and outputs a rotation control signal (drive signal) for each reel, which is output to the test machine via the second interface boat or the like. Note that details of the drum braking signal generation process will be described later with reference to FIG. 167, which will be described later.

次いで、メインCPU101は、特賞信号制御処理を行う(S965)。この処理では、メインCPU101は、試験機に出力される、ボーナス(特賞)のON/OFF信号(試験信号)の出力処理を行う。なお、特賞信号制御処理の詳細については、後述の図168を参照しながら後で説明する。 Next, the main CPU 101 performs special prize signal control processing (S965). In this process, the main CPU 101 outputs a bonus (special prize) ON/OFF signal (test signal) to be output to the test machine. The details of the special prize signal control process will be described later with reference to FIG. 168, which will be described later.

次いで、メインCPU101は、条件装置信号制御処理を行う(S966)。この処理では、メインCPU101は、条件装置信号制御フラグの状態に対応する制御信号の出力処理を行う。なお、条件装置信号制御処理の詳細については、後述の図169及び図170を参照しながら後で説明する。 Next, the main CPU 101 performs conditional device signal control processing (S966). In this process, the main CPU 101 outputs a control signal corresponding to the state of the conditional device signal control flag. The details of the conditional device signal control process will be described later with reference to FIGS. 169 and 170, which will be described later.

次いで、メインCPU101は、S963の処理で退避させた全レジスタのデータの復帰処理を行う(S967)。次いで、メインCPU101は、S961の処理で退避させたスタックエリアのアドレスをスタックポインタ(SP)にセットする(S968)。そして、S968の処理後、メインCPU101は、試射試験信号制御処理を終了し、処理を割込処理(図158参照)中のS912の処理に移す。 Next, the main CPU 101 performs a process of restoring the data of all registers saved in the process of S963 (S967). Next, the main CPU 101 sets the address of the stack area saved in the process of S961 in the stack pointer (SP) (S968). After the process of S968, the main CPU 101 ends the sight test signal control process and moves the process to S912 during the interrupt process (see FIG. 158).

[回胴制動信号生成処理]
次に、図167を参照して、試射試験信号制御処理(図166参照)中のS964で行う回胴制動信号生成処理について説明する。なお、図167は、回胴制動信号生成処理の手順を示すフローチャートである。
[Turning drum braking signal generation processing]
Next, with reference to FIG. 167, the drum braking signal generation process performed in S964 during the sight test signal control process (see FIG. 166) will be described. Note that FIG. 167 is a flowchart showing the procedure of the rotation drum braking signal generation process.

まず、メインCPU101は、規定外作業領域に回胴制御データ格納領域(不図示)をセットする(S971)。次いで、メインCPU101は、リール数に「3」をセットし、回胴制動信号及びその生成状態(1バイトデータ)をクリアする(S972)。 First, the main CPU 101 sets a rotating drum control data storage area (not shown) in the non-standard work area (S971). Next, the main CPU 101 sets the number of reels to "3" and clears the reel braking signal and its generation state (1 byte data) (S972).

次いで、メインCPU101は、回胴制御データが「停止中未満」のデータであるか否かを判別する(S973)。なお、ここでいう「停止中未満」の回胴制御データとは、リールを停止するための回胴制御データ以外の回胴制御データ、すなわち、リールを回転駆動するための回胴制御データ(加速準備、加速中、定速待ち、定速中及び停止開始位置待ちのいずれかの状態)のことである。 Next, the main CPU 101 determines whether the rotation drum control data is "less than stopped" (S973). Note that the reel control data "less than stopped" herein refers to reel control data other than the reel control data for stopping the reel, that is, reel control data for rotationally driving the reel (acceleration (preparation, accelerating, waiting for constant speed, constant speed, and waiting for stop start position).

S973において、メインCPU101が、回胴制御データが「停止中未満」のデータであると判別したとき(S973がYES判定の場合)、メインCPU101は、後述のS975の処理を行う。一方、S973において、メインCPU101が、回胴制御データが「停止中未満」のデータでないと判別したとき(S973がNO判定の場合)、メインCPU101は、回胴制御データが「静定ホールド制御終了」のデータであるか否かを判別する(S974)。なお、ここでいう「静定ホールド制御終了」の回胴制御データとは、リールの全相全停止状態を示す回胴制御データのことである。 In S973, when the main CPU 101 determines that the rotating drum control data is "less than stopped" data (YES in S973), the main CPU 101 performs the process in S975, which will be described later. On the other hand, when the main CPU 101 determines in S973 that the rotation drum control data is not data of "less than stopped" (if NO in S973), the main CPU 101 determines that the rotation drum control data is "Static hold control end". ” (S974). It should be noted that the reel control data of "end of static holding control" as used herein refers to reel control data indicating a state in which all phases of the reel are completely stopped.

S974において、メインCPU101が、回胴制御データが「静定ホールド制御終了」のデータであると判別したとき(S974がYES判定の場合)、メインCPU101は、後述のS976の処理を行う。一方、S974において、メインCPU101が、回胴制御データが「静定ホールド制御終了」のデータでないと判別したとき(S974がNO判定の場合)、又は、S973がYES判定の場合、メインCPU101は、回胴制動信号の生成状態(1バイトデータ)のビット3をオン状態(「1」)にする(S975)。 In S974, when the main CPU 101 determines that the rotation drum control data is "end of static holding control" (YES in S974), the main CPU 101 performs processing in S976, which will be described later. On the other hand, when the main CPU 101 determines in S974 that the rotating drum control data is not data for "end of static hold control" (if the determination is NO in S974), or if the determination is YES in S973, the main CPU 101: Bit 3 of the generation state (1 byte data) of the drum braking signal is turned on (“1”) (S975).

S975の処理後又はS974がNO判定の場合、メインCPU101は、生成状態の各ビットのデータを1ビット分、右(ビット7からビット0に向かう方向)にシフトする(S976)。次いで、メインCPU101は、回胴制御データ格納領域のアドレスを次の制御対象のリールのアドレスに更新する(S977)。 After the processing in S975 or when the determination is NO in S974, the main CPU 101 shifts the data of each bit in the generation state by one bit to the right (in the direction from bit 7 to bit 0) (S976). Next, the main CPU 101 updates the address of the reel control data storage area to the address of the next reel to be controlled (S977).

次いで、メインCPU101は、リール数を1減算する(S978)。次いで、メインCPU101は、リール数が「0」であるか否かを判別する(S979)。 Next, the main CPU 101 subtracts 1 from the number of reels (S978). Next, the main CPU 101 determines whether the number of reels is "0" (S979).

S979において、メインCPU101が、リール数が「0」でないと判別したとき(S979がNO判定の場合)、メインCPU101は、処理をS973の処理に戻し、S973以降の処理を繰り返す。 In S979, when the main CPU 101 determines that the number of reels is not "0" (NO in S979), the main CPU 101 returns the process to S973 and repeats the process from S973 onwards.

一方、S979において、メインCPU101が、リール数が「0」であると判別したとき(S979がYES判定の場合)、メインCPU101は、生成状態のデータを、回胴制動信号出力ポートを介して試験機用第1インターフェースボード301(図7参照)へ出力する(S980)。そして、S980の処理後、メインCPU101は、回胴制動信号生成処理を終了し、処理を試射試験信号制御処理(図166参照)中のS965の処理に移す。 On the other hand, in S979, when the main CPU 101 determines that the number of reels is "0" (YES in S979), the main CPU 101 tests the generated data via the reel braking signal output port. The data is output to the machine first interface board 301 (see FIG. 7) (S980). After the process in S980, the main CPU 101 ends the drum braking signal generation process and moves the process to S965 in the sight test signal control process (see FIG. 166).

[特賞信号制御処理]
次に、図168を参照して、試射試験信号制御処理(図166参照)中のS965で行う特賞信号制御処理について説明する。なお、図168は、特賞信号制御処理の手順を示すフローチャートである。
[Grand prize signal control processing]
Next, with reference to FIG. 168, the special prize signal control process performed in S965 in the sight test signal control process (see FIG. 166) will be described. Note that FIG. 168 is a flowchart showing the procedure of special prize signal control processing.

まず、メインCPU101は、遊技状態フラグ格納領域(図32参照)を参照して、遊技状態フラグを取得する(S991)。次いで、メインCPU101は、遊技状態がRB遊技状態であるか否かを判別する(S992)。 First, the main CPU 101 refers to the gaming status flag storage area (see FIG. 32) and obtains the gaming status flag (S991). Next, the main CPU 101 determines whether the gaming state is the RB gaming state (S992).

S992において、メインCPU101が、遊技状態がRB遊技状態であると判別したとき(S992がYES判定の場合)、メインCPU101は、試験信号用のRB中信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S993)。一方、S992において、メインCPU101が、遊技状態がRB遊技状態でないと判別したとき(S992がNO判定の場合)、メインCPU101は、試験信号用のRB中信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S994)。 In S992, when the main CPU 101 determines that the gaming state is the RB gaming state (YES in S992), the main CPU 101 transmits the ON signal from the RB medium signal port for the test signal to the first interface for the test machine. It is output to the board 301 (see FIG. 7) (S993). On the other hand, in S992, when the main CPU 101 determines that the gaming state is not the RB gaming state (NO in S992), the main CPU 101 transmits the OFF signal from the RB medium signal port for the test signal to the first It is output to the interface board 301 (see FIG. 7) (S994).

S993又はS994の処理後、メインCPU101は、遊技状態フラグ格納領域(図32参照)を参照して、遊技状態がBB遊技状態であるか否かを判別する(S995)。 After processing S993 or S994, the main CPU 101 refers to the gaming state flag storage area (see FIG. 32) and determines whether the gaming state is the BB gaming state (S995).

S995において、メインCPU101が、遊技状態がBB遊技状態であると判別したとき(S995がYES判定の場合)、メインCPU101は、試験信号用のBB中信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S996)。一方、S995において、メインCPU101が、遊技状態がBB遊技状態でないと判別したとき(S995がNO判定の場合)、メインCPU101は、試験信号用のBB中信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S997)。 In S995, when the main CPU 101 determines that the gaming state is the BB gaming state (YES in S995), the main CPU 101 transmits the ON signal from the BB medium signal port for the test signal to the first interface for the test machine. It is output to the board 301 (see FIG. 7) (S996). On the other hand, in S995, when the main CPU 101 determines that the gaming state is not the BB gaming state (NO in S995), the main CPU 101 transmits the OFF signal from the BB medium signal port for the test signal to the first It is output to the interface board 301 (see FIG. 7) (S997).

そして、S996又はS997の処理後、メインCPU101は、特賞信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS966の処理に移す。 After processing S996 or S997, the main CPU 101 ends the special prize signal control process and moves the process to S966 during the sight test signal control process (see FIG. 166).

[条件装置信号制御処理]
次に、図169及び図170を参照して、試射試験信号制御処理(図166参照)中のS966で行う条件装置信号制御処理について説明する。なお、図169及び図170は、条件装置信号制御処理の手順を示すフローチャートである。
[Conditional device signal control processing]
Next, with reference to FIGS. 169 and 170, the condition device signal control process performed in S966 in the sight test signal control process (see FIG. 166) will be described. Note that FIGS. 169 and 170 are flowcharts showing the procedure of conditional device signal control processing.

まず、メインCPU101は、条件装置信号制御フラグが初期状態であるか否かを判別する(S1001)。S1001において、メインCPU101が、条件装置信号制御フラグが初期状態であると判別したとき(S1001がYES判定の場合)、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 First, the main CPU 101 determines whether the conditional device signal control flag is in the initial state (S1001). In S1001, when the main CPU 101 determines that the conditional device signal control flag is in the initial state (YES in S1001), the main CPU 101 ends the conditional device signal control processing and switches the processing to the sight-firing test signal control processing. The process moves to step S967 (see FIG. 166).

一方、S1001において、メインCPU101が、条件装置信号制御フラグが初期状態でないと判別したとき(S1001がNO判定の場合)、メインCPU101は、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものであるか否かを判別する(S1002)。 On the other hand, in S1001, when the main CPU 101 determines that the conditional device signal control flag is not in the initial state (NO in S1001), the main CPU 101 determines that the conditional device signal control flag indicates that the replay state identification signal is in the on state. It is determined whether or not it is shown (S1002).

S1002において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものであると判別したとき(S1002がYES判定の場合)、メインCPU101は、条件装置信号制御状態に役物条件装置信号のオン状態をセットする(S1003)。次いで、メインCPU101は、条件装置1~6信号ポートからRT状態の情報を試験機用第1インターフェースボード301(図7参照)へ出力する(S1004)。そして、S1004の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 In S1002, when the main CPU 101 determines that the conditional device signal control flag indicates the ON state of the replay state identification signal (YES in S1002), the main CPU 101 determines that the conditional device signal control flag The ON state of the material condition device signal is set (S1003). Next, the main CPU 101 outputs RT status information from the condition devices 1 to 6 signal ports to the first interface board for the test machine 301 (see FIG. 7) (S1004). After the process in S1004, the main CPU 101 ends the conditional device signal control process and moves the process to S967 in the sight-fire test signal control process (see FIG. 166).

一方、S1002において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものでないと判別したとき(S1002がNO判定の場合)、メインCPU101は、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものであるか否かを判別する(S1005)。 On the other hand, in S1002, when the main CPU 101 determines that the conditional device signal control flag does not indicate the on state of the re-gaming state identification signal (NO in S1002), the main CPU 101 determines that the conditional device signal control flag is It is determined whether the replay state identification signal indicates an OFF state (S1005).

S1005において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものであると判別したとき(S1005がYES判定の場合)、メインCPU101は、条件装置1~8信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1006)。そして、S1006の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 In S1005, when the main CPU 101 determines that the condition device signal control flag indicates the OFF state of the replay state identification signal (YES in S1005), the main CPU 101 controls the condition device 1 to 8 signal ports. outputs an OFF signal to the test machine first interface board 301 (see FIG. 7) (S1006). After the process in S1006, the main CPU 101 ends the conditional device signal control process and moves the process to S967 in the sight-fire test signal control process (see FIG. 166).

一方、S1005において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものでないと判別したとき(S1005がNO判定の場合)、メインCPU101は、条件装置信号制御状態が役物条件装置信号のオン状態であるか否かを判別する(S1007)。 On the other hand, in S1005, when the main CPU 101 determines that the conditional device signal control flag does not indicate the off state of the re-gaming state identification signal (NO in S1005), the main CPU 101 determines that the conditional device signal control state is It is determined whether or not the accessory condition device signal is in the on state (S1007).

S1007において、メインCPU101が、条件装置信号制御状態が役物条件装置信号のオン状態であると判別したとき(S1007がYES判定の場合)、メインCPU101は、条件装置1~8信号ポートから特賞当籤番号の情報を試験機用第1インターフェースボード301(図7参照)へ出力し、この際、条件装置8信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1008)。次いで、メインCPU101は、条件装置信号出力待ちタイマーに所定の待ち時間(本実施形態では、24.58ms)をセットする(S1009)。次いで、メインCPU101は、条件装置信号制御状態に条件装置信号出力待ちの状態をセットする(S1010)。そして、S1010の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 In S1007, when the main CPU 101 determines that the condition device signal control state is the ON state of the accessory condition device signal (YES in S1007), the main CPU 101 controls the special prize winning from the condition device 1 to 8 signal ports. The number information is output to the first interface board 301 for the test machine (see FIG. 7), and at this time, an ON signal is output from the condition device 8 signal port to the first interface board 301 for the test machine (see FIG. 7). S1008). Next, the main CPU 101 sets a predetermined waiting time (24.58 ms in this embodiment) in the conditional device signal output waiting timer (S1009). Next, the main CPU 101 sets the condition device signal control state to a condition device signal output wait state (S1010). After the process in S1010, the main CPU 101 ends the conditional device signal control process and moves the process to S967 in the sight test signal control process (see FIG. 166).

一方、S1007において、メインCPU101が、条件装置信号制御状態が役物条件装置信号のオン状態でないと判別したとき(S1007がNO判定の場合)、メインCPU101は、条件装置信号制御状態が条件装置信号出力待ちの状態であるか否かを判別する(S1011)。 On the other hand, in S1007, when the main CPU 101 determines that the conditional device signal control state is not the ON state of the accessory conditional device signal (if NO in S1007), the main CPU 101 determines that the conditional device signal control state is not the ON state of the conditional device signal. It is determined whether or not it is in a state of waiting for output (S1011).

S1011において、メインCPU101が、条件装置信号制御状態が条件装置信号出力待ちの状態であると判別したとき(S1011がYES判定の場合)、メインCPU101は、条件装置信号出力待ちタイマーの値が「0」であるか否かを判別する(S1012)。 In S1011, when the main CPU 101 determines that the condition device signal control state is the condition device signal output wait state (YES in S1011), the main CPU 101 determines that the condition device signal output wait timer value is “0”. ” (S1012).

S1012において、メインCPU101が、条件装置信号出力待ちタイマーの値が「0」でないと判別したとき(S1012がNO判定の場合)、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。一方、S1012において、メインCPU101が、条件装置信号出力待ちタイマーの値が「0」であると判別したとき(S1012がYES判定の場合)、メインCPU101は、条件装置信号制御状態に小役条件装置信号のオン状態又は条件装置信号のオフ状態をセットする(S1013)。そして、S1013の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 In S1012, when the main CPU 101 determines that the value of the conditional device signal output wait timer is not "0" (NO determination in S1012), the main CPU 101 ends the conditional device signal control process and starts the process with a sight-firing test. The process moves to S967 in the signal control process (see FIG. 166). On the other hand, in S1012, when the main CPU 101 determines that the value of the condition device signal output wait timer is "0" (YES in S1012), the main CPU 101 changes the condition device signal control state to the small winning condition device. The on state of the signal or the off state of the conditional device signal is set (S1013). After the process of S1013, the main CPU 101 ends the conditional device signal control process and moves the process to S967 in the sight test signal control process (see FIG. 166).

ここで再度、S1011の処理に戻って、S1011において、メインCPU101が、条件装置信号制御状態が条件装置信号出力待ちの状態でないと判別したとき(S1011がNO判定の場合)、メインCPU101は、条件装置信号制御状態が小役条件装置信号のオン状態であるか否かを判別する(S1014)。 Here, returning to the process of S1011 again, when the main CPU 101 determines in S1011 that the conditional device signal control state is not the conditional device signal output waiting state (if the determination is NO in S1011), the main CPU 101 controls the conditional device signal control state. It is determined whether the device signal control state is the ON state of the small winning condition device signal (S1014).

S1014において、メインCPU101が、条件装置信号制御状態が小役条件装置信号のオン状態であると判別したとき(S1014がYES判定の場合)、メインCPU101は、条件装置1~8信号ポートから小役当籤番号の情報を試験機用第1インターフェースボード301(図7参照)へ出力し、この際、条件装置7信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1015)。次いで、条件装置信号出力待ちタイマーに所定の待ち時間(本実施形態では、24.58ms)をセットする(S1016)。次いで、メインCPU101は、条件装置信号制御状態に条件装置信号出力待ちの状態をセットする(S1017)。そして、S1017の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 In S1014, when the main CPU 101 determines that the condition device signal control state is the ON state of the small winning condition device signal (in the case of YES determination in S1014), the main CPU 101 controls the small winning combination from the condition device 1 to 8 signal ports. Information on the winning number is output to the first interface board 301 for the test machine (see FIG. 7), and at this time, an ON signal is output from the condition device 7 signal port to the first interface board 301 for the test machine (see FIG. 7). (S1015). Next, a predetermined waiting time (24.58 ms in this embodiment) is set in the conditional device signal output waiting timer (S1016). Next, the main CPU 101 sets the condition device signal control state to a condition device signal output wait state (S1017). After the process in S1017, the main CPU 101 ends the conditional device signal control process and moves the process to S967 in the sight test signal control process (see FIG. 166).

一方、S1014において、メインCPU101が、条件装置信号制御状態が小役条件装置信号のオン状態でないと判別したとき(S1014がNO判定の場合)、メインCPU101は、条件装置1~8信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1018)。そして、S1018の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 On the other hand, in S1014, when the main CPU 101 determines that the conditional device signal control state is not the ON state of the small winning conditional device signal (if NO in S1014), the main CPU 101 controls the conditional device 1 to 8 signal ports to The signal is output to the first interface board 301 for testing machine (see FIG. 7) (S1018). After the process in S1018, the main CPU 101 ends the conditional device signal control process and moves the process to S967 in the sight-fire test signal control process (see FIG. 166).

<副制御回路の動作説明>
次に、図171~図173を参照して、副制御回路200のサブCPU201が、プログラムを用いて実行する各種処理の内容について説明する。
<Operation explanation of sub-control circuit>
Next, the contents of various processes executed by the sub CPU 201 of the sub control circuit 200 using programs will be explained with reference to FIGS. 171 to 173.

[サブ側ナビ制御処理]
最初に、図171を参照して、サブ側ナビ制御処理について説明する。なお、図171は、サブ側ナビ制御処理の手順を示すフローチャートである。
[Sub-side navigation control processing]
First, the sub-side navigation control process will be described with reference to FIG. 171. Note that FIG. 171 is a flowchart showing the procedure of the sub-side navigation control process.

まず、サブCPU201は、ナビデータを取得したか否かを判定する(S1101)。サブCPU201は、主制御基板71から受信したスタートコマンドデータの中から主制御基板71で決定されたナビデータを取得する。それゆえ、S1101の処理では、サブCPU201は、受信したスタートコマンドデータの中にナビデータが含まれていたか否かを判定する。 First, the sub CPU 201 determines whether navigation data has been acquired (S1101). The sub CPU 201 acquires navigation data determined by the main control board 71 from among the start command data received from the main control board 71. Therefore, in the process of S1101, the sub CPU 201 determines whether navigation data is included in the received start command data.

S1101において、サブCPU201が、ナビデータを取得したと判別したとき(S1101がYES判定の場合)、サブCPU201は、ナビデータに応じたサブ側ナビデータをセットする(S1102)。例えば、サブCPU201がナビデータ「4」を取得した場合、図63に示すように、サブ側ナビデータとして押し順「左、中、右」を報知するためのナビデータが、この処理でセットされる。この結果、メイン側及びサブ側の双方において停止操作の内容を報知することができる。そして、S1102の処理後、サブCPU201は、サブ側ナビ制御処理を終了する。 In S1101, when the sub CPU 201 determines that the navigation data has been acquired (YES in S1101), the sub CPU 201 sets sub-side navigation data according to the navigation data (S1102). For example, when the sub CPU 201 acquires the navigation data "4", as shown in FIG. 63, the navigation data for notifying the push order "left, middle, right" as the sub side navigation data is set in this process. Ru. As a result, the details of the stop operation can be notified on both the main side and the sub side. After the process of S1102, the sub CPU 201 ends the sub-side navigation control process.

一方、S1101において、サブCPU201が、ナビデータを取得していないと判別したとき(S1101がNO判定の場合)、サブCPU201は、ナビ(停止操作の報知)の必要があるか否かを判定する(S1103)。本実施形態では、サブCPU201は、例えば、主制御基板71においてフラグ変換抽籤が行われた場合や、主制御基板71において所定の役が内部当籤役として決定された場合に、ナビの必要があると判定する。なお、フラグ変換抽籤の結果や、内部当籤役の種別は、スタートコマンドデータに含まれている。それゆえ、S1103の処理では、サブCPU201は、スタートコマンドデータに含まれるこれらの各種情報に基づいて、ナビの必要があるか否かを判定する。 On the other hand, when the sub CPU 201 determines in S1101 that navigation data has not been acquired (NO determination in S1101), the sub CPU 201 determines whether navigation (notification of stop operation) is necessary. (S1103). In this embodiment, the sub CPU 201 needs navigation when, for example, a flag conversion lottery is performed on the main control board 71, or when a predetermined combination is determined as an internal winning combination on the main control board 71. It is determined that Note that the flag conversion lottery result and the type of internal winning combination are included in the start command data. Therefore, in the process of S1103, the sub CPU 201 determines whether or not navigation is necessary based on these various pieces of information included in the start command data.

S1103において、サブCPU201が、ナビの必要がないと判別したとき(S1103がNO判定の場合)、サブCPU201は、サブ側ナビ制御処理を終了する。 In S1103, when the sub CPU 201 determines that navigation is not necessary (NO in S1103), the sub CPU 201 ends the sub side navigation control process.

一方、S1103において、サブCPU201が、ナビの必要があると判別したとき(S1103がYES判定の場合)、サブCPU201は、各種抽籤結果に応じたサブ側ナビデータをセットする(S1104)。例えば、内部当籤役「F_確チリリプ」が決定され、かつ、フラグ変換抽籤に当籤している場合、サブCPU201は、この処理において、略称「3連チリリプ」に係る図柄組合せを表示するためのナビデータ(例えば、順押しでチリ図柄を狙わせるナビデータ)をセットする。また、例えば、内部当籤役「F_確チリリプ」が決定され、かつ、フラグ変換抽籤に非当籤であった場合、サブCPU201は、この処理において、略称「リプレイ」に係る図柄組合せを表示するためのナビデータ(例えば、順押し以外の押し順を示すナビデータ)をセットする。これらの処理により、メイン側で停止操作の内容を報知しない場合であっても、サブ側単独で停止操作の内容を報知することができる。そして、S1104の処理後、サブCPU201は、サブ側ナビ制御処理を終了する。 On the other hand, when the sub CPU 201 determines in S1103 that navigation is necessary (YES in S1103), the sub CPU 201 sets sub-side navigation data according to various lottery results (S1104). For example, when the internal winning combination "F_Kaku Chirilip" is determined and the flag conversion lottery is won, the sub CPU 201 uses a navigation system to display the symbol combination related to the abbreviation "Triple Chirilip" in this process. Set data (for example, navigation data that allows you to aim at the dust symbol by pressing in order). Further, for example, when the internal winning combination "F_Kachichirilip" is determined and the flag conversion lottery is non-winning, in this process, the sub CPU 201 executes a process for displaying the symbol combination related to the abbreviation "Replay". Set navigation data (for example, navigation data indicating a pressing order other than the pressing order). Through these processes, even if the main side does not notify the details of the stop operation, the sub side alone can notify the details of the stop operation. After the process of S1104, the sub CPU 201 ends the sub-side navigation control process.

[遊技者登録処理]
次に、図172を参照して、遊技者登録処理について説明する。なお、図172は、遊技者登録処理の手順を示すフローチャートである。
[Player registration process]
Next, the player registration process will be described with reference to FIG. 172. Note that FIG. 172 is a flowchart showing the procedure of the player registration process.

まず、サブCPU201は、登録操作を受け付けたか否かを判別する(S1111)。例えば、サブ表示装置18のメニュー画面222(図5B参照)において登録ボタン222bの操作を受け付け、その場合に表示される登録画面(不図示)において所定の操作を受け付けると、サブCPU201は、登録操作を受け付けたと判定する。 First, the sub CPU 201 determines whether a registration operation has been accepted (S1111). For example, when an operation of the registration button 222b is accepted on the menu screen 222 (see FIG. 5B) of the sub display device 18, and a predetermined operation is accepted on the registration screen (not shown) displayed in that case, the sub CPU 201 performs the registration operation. is determined to have been accepted.

S1111において、サブCPU201が、登録操作を受け付けたと判別したとき(S1111がYES判定の場合)、サブCPU201は、遊技者登録状態をセットする(S1112)。なお、遊技者登録状態がセットされている状況では、サブCPU201は、サブ表示装置18に遊技情報画面223,224,225(図5C~5E参照)が表示可能となるようにサブ表示装置18の表示画面を制御する。そして、S1112の処理後、サブCPU201は、遊技者登録処理を終了する。 In S1111, when the sub CPU 201 determines that the registration operation has been accepted (YES in S1111), the sub CPU 201 sets the player registration state (S1112). Note that in a situation where the player registration state is set, the sub CPU 201 controls the sub display device 18 so that the game information screens 223, 224, and 225 (see FIGS. 5C to 5E) can be displayed on the sub display device 18. Control the display screen. After the process of S1112, the sub CPU 201 ends the player registration process.

一方、S1111において、サブCPU201が、登録操作を受け付けていないと判別したとき(S1111がNO判定の場合)、サブCPU201は、登録削除操作を受け付けたか否かを判別する(S1113)。例えば、サブ表示装置18の登録画面において特定の操作を受け付けると、サブCPU201は、登録削除操作を受け付けたと判定する。 On the other hand, when the sub CPU 201 determines in S1111 that the registration operation has not been accepted (NO in S1111), the sub CPU 201 determines whether or not a registration deletion operation has been accepted (S1113). For example, when a specific operation is accepted on the registration screen of the sub display device 18, the sub CPU 201 determines that a registration deletion operation has been accepted.

S1113において、サブCPU201が、登録削除操作を受け付けていないと判別したとき(S1113がNO判定の場合)、サブCPU201は、遊技者登録処理を終了する。 In S1113, when the sub CPU 201 determines that the registration deletion operation has not been accepted (NO in S1113), the sub CPU 201 ends the player registration process.

一方、S1113において、サブCPU201が、登録削除操作を受け付けたと判別したとき(S1113がYES判定の場合)、サブCPU201は、遊技者登録状態をクリアする(S1114)。なお、遊技者登録状態がクリアされている状況では、サブCPU201は、サブ表示装置18に遊技情報画面223,224,225(図5C~5E参照)が表示不可能となるようにサブ表示装置18の表示画面を制御する。そして、S1114の処理後、サブCPU201は、遊技者登録処理を終了する。 On the other hand, when the sub CPU 201 determines in S1113 that the registration deletion operation has been accepted (YES in S1113), the sub CPU 201 clears the player registration state (S1114). Note that in a situation where the player registration state is cleared, the sub CPU 201 controls the sub display device 18 so that the game information screens 223, 224, and 225 (see FIGS. 5C to 5E) cannot be displayed on the sub display device 18. control the display screen. After the process of S1114, the sub CPU 201 ends the player registration process.

[履歴管理処理]
次に、図173を参照して、履歴管理処理について説明する。なお、図173は、履歴管理処理の手順を示すフローチャートである。
[History management processing]
Next, history management processing will be described with reference to FIG. 173. Note that FIG. 173 is a flowchart showing the procedure of history management processing.

まず、サブCPU201は、主制御基板71から受信した各種コマンドデータから遊技結果を取得する(S1121)。例えば、サブCPU201は、この処理において、スタートコマンドデータから内部当籤役として決定された役の種類を把握することができる。また、例えば、サブCPU201は、この処理において、入賞作動コマンドデータから表示された図柄組合せ(すなわち、内部当籤役として決定された役の入賞の有無)を把握することができる。さらに、例えば、サブCPU201は、この処理において、スタートコマンドデータなどから現在の遊技状態や遊技状態の移行状況を把握することができる。 First, the sub CPU 201 obtains game results from various command data received from the main control board 71 (S1121). For example, in this process, the sub CPU 201 can grasp the type of winning combination determined as an internal winning combination from the start command data. Further, for example, in this process, the sub CPU 201 can grasp the displayed symbol combination (that is, whether or not a winning combination determined as an internal winning combination has been won) from the winning activation command data. Further, for example, in this process, the sub CPU 201 can grasp the current gaming state and the transition status of the gaming state from the start command data and the like.

次いで、サブCPU201は、取得した遊技結果に基づいて、遊技履歴の更新処理を行う(S1122)。この処理により、サブCPU201は、各種コマンドデータから取得した遊技結果に基づいて、例えば、ボーナス回数、ART回数、ゲーム数(遊技回数)、CZ回数、CZ成功回数、それぞれの役の当籤回数及び当籤確率などの様々な遊技履歴を管理することができる。そして、S1122の処理後、サブCPU201は、履歴管理処理を終了する。 Next, the sub CPU 201 performs a game history update process based on the acquired game results (S1122). Through this process, the sub CPU 201 determines, for example, the number of bonuses, the number of ARTs, the number of games (number of games), the number of CZs, the number of successful CZs, the number of winnings for each role, and the number of winnings based on the game results obtained from various command data. You can manage various game history such as probability. After the process of S1122, the sub CPU 201 ends the history management process.

<各種効果>
本実施形態のパチスロ1では、その遊技性において、次のような各種効果が得られる。
<Various effects>
In the pachi-slot machine 1 of this embodiment, the following various effects can be obtained in terms of gameplay.

[CT中の継続期間の管理]
本実施形態のパチスロ1では、通常ARTの継続期間を延長可能な上乗せチャンスゾーンとしてCTを設け、このCT中の内部当籤役(サブフラグ)に基づいてARTゲーム数の上乗せを行う。なお、CTでは、1セット8回の遊技が行われるが、CT中にARTゲーム数の上乗せを行うことができた場合には遊技回数の減算を行わずに、上乗せできない場合に限り遊技回数を減算する。それゆえ、遊技者にとってみれば、CTがいつまで続くか分からず、また、上乗せが行われている限りCTが終了することがないため、CT中の遊技の興趣を高めることができる。
[Management of duration during CT]
In the pachi-slot machine 1 of this embodiment, a CT is provided as an additional opportunity zone that can extend the duration of the normal ART, and the number of ART games is added based on the internal winning combination (sub-flag) in this CT. In addition, in CT, one set of 8 games is played, but if it is possible to add on the number of ART games during CT, the number of games will not be subtracted, but only if it is not possible to add on the number of games. Subtract. Therefore, from the player's point of view, he does not know how long the CT will last, and since the CT will not end as long as the top-up is being made, it is possible to increase the interest of the game during the CT.

また、本実施形態において、CT中にサブフラグEX「3連チリリプ」に当籤(サブフラグ変換抽籤に当籤)して上乗せが行われた場合には、1セット8回のCT遊技も再セット(ストック)される。この場合、例えば、CTの遊技期間が終了直前になっても、サブフラグEX「3連チリリプ」当籤時には、上乗せが行われ、CTが初めから再開されることになるので、CT中の遊技に対して強い関心を抱くことになり、退屈することなく遊技を継続できるとともに、CT中の遊技の興趣を高めることができる。 In addition, in this embodiment, if the sub-flag EX "Triple Chirilip" is won during the CT (winning the sub-flag conversion lottery) and an addition is made, the CT game of 8 times in 1 set is also reset (stock). be done. In this case, for example, even if the CT gaming period is about to end, if you win the sub-flag EX "Triple Chirilip", an addition will be made and the CT will be restarted from the beginning, so the CT will be restarted from the beginning. As a result, the player can continue playing the game without getting bored, and can increase the interest of the game during CT.

また、サブフラグEX「3連チリリプ」当籤時の上乗せは、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が内部当籤役として決定され、かつ、フラグ変換抽籤に当籤した場合に限り行われる。それゆえ、遊技者に対して過大な利益を与えてしまうことを防止することができ、遊技者と遊技店との間の利益のバランスをとることができる。なお、本実施形態では、CT中に、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された際にはフラグ変換抽籤に必ず当籤する例(図54参照)を説明したが、本発明はこれに限定されず、フラグ変換抽籤の当籤確率は、遊技者及び遊技店間の利益のバランスに応じて適宜設定することができる。 In addition, the addition when sub-flag EX "Triple Chirilip" is won will be carried out only if the internal winning combination "F_certain chirilip" or "F_1 definite chirilip" is determined as the internal winning combination and is won in the flag conversion lottery. . Therefore, it is possible to prevent excessive profits from being given to the players, and it is possible to balance the profits between the players and the game parlor. In addition, in this embodiment, an example (see FIG. 54) has been described in which when the internal winning combination "F_KokuchiriRip" or "F_1KiChiRip" is determined during CT, the flag conversion lottery is always won. The present invention is not limited to this, and the winning probability of the flag conversion lottery can be set as appropriate depending on the balance of profits between the player and the game parlor.

[CT中の「3連チリリプ」当籤時の上乗せゲーム数]
本実施形態のパチスロ1では、CT中にサブフラグ「3連チリリプ」に当籤し、該サブフラグ「3連チリリプ」に基づく上乗せが行われた回数が所定回数を超えると、1回の上乗せ抽籤あたりに当籤するARTの上乗せゲーム数が増加する(図55参照)。また、上述のように、ARTゲーム数の上乗せが行われている限り、CTは終了することなく、また、サブフラグEX「3連チリリプ」に当籤するとCTの再セットが行われる。それゆえ、遊技者からすると、CTが継続するほど1回(1ゲーム)当りの上乗せ量が増えることについての期待を持つことができ、CT中の興趣が向上する。さらに、1回(1ゲーム)当りの上乗せ量を増やす契機となる回数は、CTの1セット分の基本遊技回数(8回)よりも多い回数(9回以上)であるため、遊技者に対して過大な利益を与えてしまうことを防止でき、遊技者及び遊技店間の利益のバランスをとる(良好に保つ)ことができる。
[Number of additional games when winning “3 consecutive chirilips” during CT]
In Pachislot 1 of the present embodiment, if the sub-flag "3-in-a-row lottery" is won during CT, and the number of times that an add-on based on the sub-flag "3-in-a-row lottery" is performed exceeds a predetermined number of times, the number of additions based on the sub-flag "3-in-a-row lottery" exceeds a predetermined number of times. The number of winning ART add-on games increases (see FIG. 55). Further, as described above, as long as the number of ART games is added, the CT will not end, and if the sub-flag EX "Triple Chirip" is won, the CT will be reset. Therefore, from the player's perspective, the more the CT continues, the more the player can expect that the amount of extra money per game (one game) will increase, and the interest during the CT improves. Furthermore, since the number of times that triggers an increase in the amount of additional money per play (one game) is greater (9 or more) than the basic number of plays (8 times) for one set of CT, it is difficult for players to Therefore, it is possible to prevent the players from giving excessive profits, and it is possible to maintain a good balance between the profits between the players and the game parlors.

[メイン側で行うボーナス報知]
本実施形態のパチスロ1では、情報表示器6の指示モニタ(不図示)に、ボーナス役(BB役)に係る図柄組合せを表示させるための停止操作の情報に一義的に対応付けた数値「10」(又は「11」)を表示することにより、メイン側でボーナス報知を行う(図63参照)。しかしながら、通常、パチスロでは、有効ライン上に引き込む(停止表示する)図柄の優先順位が定められており、ボーナス役とその他の役とが重複して内部当籤役として決定されている場合、優先順位により、ボーナス役に係る図柄組合せを引き込めることもあれば、引き込めないこともある。
[Bonus notification performed on the main side]
In the pachislot machine 1 of the present embodiment, the instruction monitor (not shown) of the information display 6 has a numerical value "10 ” (or “11”) to notify the bonus on the main side (see FIG. 63). However, usually in pachislot, a priority order is set for the symbols to be drawn (stopped and displayed) on the active line, and if a bonus combination and other combinations overlap and are determined as an internal winning combination, the priority order will be determined. Depending on the combination, you may or may not be able to draw the symbol combination related to the bonus combination.

例えば、本実施形態のパチスロ1において、ボーナス役と、内部当籤役「はずれ」、「F_特殊役1」、「F_特殊役2」及び「F_特殊役3」のいずれかとが重複して決定されている場合には、ボーナス役に係る図柄組合せを引き込むことができるが、ボーナス役と、内部当籤役「はずれ」、「F_特殊役1」、「F_特殊役2」及び「F_特殊役3」以外の役とが重複して決定されている場合には、ボーナス役に係る図柄組合せを引き込むことができない。それゆえ、本実施形態において、ボーナス役と、内部当籤役「はずれ」、「F_特殊役1」、「F_特殊役2」及び「F_特殊役3」のいずれかとが重複して決定されている場合に限り、指示モニタに数値「10」(又は「11」)を表示する。この場合、メイン側のナビ(ボーナス報知)を、ボーナス役を入賞させることのできる適切なタイミングで行うことができる。 For example, in Pachislot 1 of the present embodiment, the bonus winning combination and any of the internally won winning combinations "Lose", "F_Special Role 1", "F_Special Role 2", and "F_Special Role 3" are determined to overlap. If so, you can draw the symbol combination related to the bonus role, but the bonus role and the internal winning combinations “Win”, “F_Special Role 1”, “F_Special Role 2”, and “F_Special Role 3” If a winning combination other than the above is determined in duplicate, it is not possible to draw in the symbol combination related to the bonus winning combination. Therefore, in the present embodiment, the bonus combination and any of the internal winning combinations "Lose", "F_Special combination 1", "F_Special combination 2", and "F_Special combination 3" are determined to overlap. In this case, the numerical value "10" (or "11") is displayed on the instruction monitor. In this case, the navigation (bonus notification) on the main side can be performed at an appropriate timing that allows the bonus combination to be won.

また、本実施形態のパチスロ1において、ボーナス役と、内部当籤役「はずれ」、「F_特殊役1」、「F_特殊役2」及び「F_特殊役3」のいずれかとが重複して決定されたとしても、ボーナス役が最初に当籤してから所定回数の遊技が経過するまでは、指示モニタに数値「10」(又は「11」)を表示せず(ナビをせず)、所定回数の遊技が経過したことを条件に、指示モニタに数値「10」(又は「11」)を表示する。 Furthermore, in the pachislot 1 of the present embodiment, the bonus winning combination and any of the internal winning winning combinations "Lose", "F_Special Role 1", "F_Special Role 2", and "F_Special Role 3" are determined to overlap. Even if the bonus combination is won for the first time, the numerical value "10" (or "11") will not be displayed on the instruction monitor until a predetermined number of games have elapsed, and the number "10" (or "11") will not be displayed on the instruction monitor (no navigation will be performed), and the number "10" (or "11") will not be displayed on the instruction monitor until a predetermined number of games have been played after the bonus combination is won for the first time. The numerical value "10" (or "11") is displayed on the instruction monitor on the condition that the game has elapsed.

なお、例えば、ボーナス役に当籤したことを契機として複数回の遊技にわたり行われる演出(いわゆる連続演出)が行われた場合、この連続演出の最中に、指示モニタに数値「10」(又は「11」)を表示すると、連続演出の意味が薄れてしまい、興趣を損ねてしまう可能性がある。それゆえ、本実施形態のパチスロ1では、所定回数の遊技が経過するまでは、指示モニタによる表示を行わず、所定回数の遊技が経過した後に、指示モニタによる表示を行う。その結果、演出効果を損ねることなく、メイン側でのボーナス報知を行うことができる。 For example, if a performance is performed over multiple games (so-called continuous performance) triggered by winning a bonus role, during this continuous performance, the number "10" (or " 11''), the meaning of the continuous performance will be diminished and there is a possibility that the interest will be lost. Therefore, in the pachi-slot machine 1 of this embodiment, the instruction monitor does not display the information until a predetermined number of games have elapsed, and the instruction monitor displays the information after the predetermined number of games have elapsed. As a result, the bonus can be notified on the main side without impairing the performance effect.

[メイン側及びサブ側の両方で行う報知とサブ側単独で行う報知]
本実施形態のパチスロ1では、停止操作の態様(押し順)に応じて表示される図柄組合せが異なる役を複数種類設けるとともに(図24参照)、これら複数種類の役には、表示される図柄組合せによって異なる特典が付与される役と、表示される図柄組合せが異なったとしても同一の特典が付与される役とが含まれる。
[Notifications performed on both the main side and sub side and notifications performed only on the sub side]
In the pachislot machine 1 of the present embodiment, there are a plurality of types of winnings with different symbol combinations displayed depending on the mode (press order) of the stop operation (see FIG. 24), and these multiple types of winnings include the symbols to be displayed. This includes a role in which different benefits are provided depending on the combination, and a role in which the same benefit is provided even if the displayed symbol combinations are different.

例えば、略称「ベル」に係る図柄組合せが表示された場合と略称「ベルこぼし目」に係る図柄組合せが表示された場合とでは払い出されるメダルの枚数が異なり、これらの役は、表示される図柄組合せによって異なる特典が付与される役である。また、略称「リプレイ」に係る図柄組合せが表示された場合と略称「RT2移行リプ」に係る図柄組合せが表示された場合とでは再遊技の作動に加えてRT状態の移行が行われるか否かが異なるため、内部当籤役「F_3択ベル_1st」や「F_維持リプ_1st」もまた、表示される図柄組合せによって異なる特典が付与される役である。 For example, the number of medals paid out is different when a symbol combination related to the abbreviation "Bell" is displayed and when a symbol combination related to the abbreviation "Bell Kopposhime" is displayed, and these roles are different from the number of medals paid out depending on the displayed symbol. This is a role that gives different benefits depending on the combination. Also, whether a symbol combination related to the abbreviation "Replay" is displayed or a symbol combination related to the abbreviation "RT2 Transition Rep" is displayed, in addition to the replay operation, whether or not the RT state transition is performed. Since the winning combinations are different, the internal winning combinations "F_3 selection bell_1st" and "F_maintenance reply_1st" are also combinations in which different benefits are given depending on the symbol combinations displayed.

一方、略称「3連チリリプ」に係る図柄組合せが表示された場合と略称「リプレイ」に係る図柄組合せが表示された場合とでは、両者ともに再遊技の作動が行われるだけである。それゆえ、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」は、表示される図柄組合せが異なったとしても同一の特典が付与される役である。なお、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」は、上述のように、フラグ変換抽籤の結果に応じて付与する特典が異なる役であるが、表示される図柄組合せが付与する特典に影響を与える役ではない。 On the other hand, in the case where the symbol combination related to the abbreviation "Triple Chirilip" is displayed and the case where the symbol combination related to the abbreviation "Replay" is displayed, a re-gaming operation is only performed in both cases. Therefore, the internal winning combination "F_KokuchiriRip" or "F_1KiChiRip" is a combination in which the same benefit is given even if the displayed symbol combinations are different. In addition, the internal winning combination "F_KokuchiriRip" or "F_1KiChiRip" is a combination with different benefits granted depending on the result of the flag conversion lottery, as described above, but the benefits granted depending on the displayed symbol combinations. It is not a role that influences the

本実施形態のパチスロ1では、表示される図柄組合せによって異なる特典が付与される役に対して、メイン側及びサブ側の両方で報知を行うが、表示される図柄組合せが異なったとしても同一の特典が付与される役に対しては、メイン側の指示モニタでは報知を行わずに、サブ側の表示装置11のみで報知を行う。このような報知機能を設けることにより、特典に影響する報知は、特典を管理するメイン側の指示モニタで適切に行いつつ、特典に影響しない報知は、サブ側の表示装置11で多様性のあるナビで行うことができる。 In Pachislot 1 according to the present embodiment, both the main side and the sub side notify the roles in which different benefits are given depending on the displayed symbol combinations, but even if the displayed symbol combinations are different, the same For a combination in which a privilege is given, the notification is not made on the instruction monitor on the main side, but only on the display device 11 on the sub side. By providing such a notification function, notifications that affect benefits can be appropriately performed on the instruction monitor on the main side that manages the benefits, while notifications that do not affect benefits can be made in a variety of ways on the sub-side display device 11. This can be done with navigation.

[遊技履歴の表示機能]
本実施形態のパチスロ1では、表示装置11(プロジェクタ機構211及び表示ユニット212)とは別にサブ表示装置18を設け、このサブ表示装置18により遊技者に役立つ様々な情報を表示する。例えば、図5A~5Eに示すように、概要遊技履歴を表すトップ画面221、パチスロ1に対する様々な操作が可能なメニュー画面222、詳細遊技履歴を表す遊技情報画面223,224,225をサブ表示装置18に表示することができる。
[Game history display function]
In the pachi-slot machine 1 of this embodiment, a sub-display device 18 is provided separately from the display device 11 (projector mechanism 211 and display unit 212), and the sub-display device 18 displays various information useful to the player. For example, as shown in FIGS. 5A to 5E, a top screen 221 showing a summary game history, a menu screen 222 that allows various operations for Pachislot 1, and game information screens 223, 224, and 225 showing detailed game history are displayed on sub display devices. 18 can be displayed.

また、本実施形態のパチスロ1は、サブ表示装置18を介して、遊技を行う遊技者を登録可能にする機能、及び、登録された遊技者に対して固有のサービスを提供する機能を備える。例えば、本実施形態では、遊技者の登録を受け付けていない場合には、詳細遊技履歴を表す遊技情報画面223,224,225をサブ表示装置18に表示不可能にするが、遊技者の登録を受け付けている場合には、詳細遊技履歴を表す遊技情報画面223,224,225をサブ表示装置18に表示可能にする。より詳細な遊技履歴を確認できるようにすることは、遊技者の利便性の向上につながるので、本実施形態では、遊技者の登録を受け付けている場合に、利便性を向上させることができる。 Furthermore, the pachi-slot machine 1 of this embodiment has a function of allowing players to play games to be registered via the sub-display device 18, and a function of providing unique services to the registered players. For example, in this embodiment, if player registration is not accepted, the game information screens 223, 224, and 225 representing detailed game history cannot be displayed on the sub-display device 18; If accepted, game information screens 223, 224, and 225 representing detailed game history can be displayed on the sub display device 18. Being able to check a more detailed gaming history leads to improved convenience for the player, so in this embodiment, when player registration is accepted, convenience can be improved.

また、本実施形態のパチスロ1では、サブ表示装置18は、演出を行う表示装置11とは別体に設けられる。サブ表示装置18は、液晶中継基板87を介して副制御基板72(サブCPU201)により制御される。また、表示装置11を構成する表示ユニット212は、役物中継基板(不図示せ)を介して副制御基板72(サブCPU201)により制御される。それゆえ、本実施形態では、サブ表示装置18を、表示装置11とは別個に制御することができる。具体的には、遊技中(すなわち、表示装置11による演出の実行中)であっても、サブ表示装置18の表示画面を切り替えることができる。それゆえ、遊技中であっても、表示装置11により実行されている演出を邪魔することなく、サブ表示装置18の表示を切り替えることにより、遊技者は様々な情報を取得することができる。 Furthermore, in the pachi-slot machine 1 of this embodiment, the sub-display device 18 is provided separately from the display device 11 that performs effects. The sub display device 18 is controlled by the sub control board 72 (sub CPU 201) via the liquid crystal relay board 87. Further, the display unit 212 constituting the display device 11 is controlled by the sub-control board 72 (sub-CPU 201) via an accessory relay board (not shown). Therefore, in this embodiment, the sub display device 18 can be controlled separately from the display device 11. Specifically, the display screen of the sub-display device 18 can be switched even during the game (that is, while the display device 11 is performing an effect). Therefore, even during a game, the player can obtain various information by switching the display on the sub-display device 18 without interfering with the performance being performed by the display device 11.

また、本実施形態のパチスロ1の表示装置11では、プロジェクタ機構211からの照射光の照射により映像を出現させる複数のスクリーン機構(表示ユニット212)を切り替えることにより、平面状の映像表示を用いた演出、奥行き感(立体感)のある映像表示を用いた演出、及び、湾曲した映像表示を用いた演出を実行する場合、演出効果を著しく高めることができる。しかしながら、このような情報の表示形態は、演出中に遊技履歴などの演出とは関係ない情報を表示することには適さない。それゆえ、本実施形態のパチスロ1では、表示装置11とは別個に設けられたサブ表示装置18に演出とは関係ない情報を表示することができるので、演出効果を損なうことなく、かつ、遊技履歴などの各種情報を適切に表示することができる。 Furthermore, in the display device 11 of the pachi-slot machine 1 of the present embodiment, a flat image display is used by switching a plurality of screen mechanisms (display units 212) that display images by irradiation with light from the projector mechanism 211. When performing a performance, a performance using a video display with a sense of depth (stereoscopic effect), and a performance using a curved video display, the performance effect can be significantly enhanced. However, such information display format is not suitable for displaying information unrelated to the performance, such as game history, during the performance. Therefore, in the pachi-slot machine 1 of the present embodiment, information unrelated to the performance can be displayed on the sub-display device 18 provided separately from the display device 11, so that the game can be improved without impairing the performance effect. Various information such as history can be displayed appropriately.

ところで、一般的なパチスロでは、遊技者側から見て、台座部13の右側にメダル投入口14が設けられ、台座部13の左側にベットボタン15a,15bやスタートレバー16が設けられる。それゆえ、通常、遊技を進行させる際、遊技者は台座部13の右側又は左側(側方)の操作部を操作することになる。 By the way, in a typical pachi-slot machine, a medal slot 14 is provided on the right side of the pedestal section 13 when viewed from the player's side, and bet buttons 15a, 15b and a start lever 16 are provided on the left side of the pedestal section 13. Therefore, when playing the game, the player usually operates the operation section on the right or left side (side) of the pedestal section 13.

それに対して、本実施形態のパチスロ1では、台座部13から略垂直に立設する面の側方(左側)にサブ表示装置18を設け、このサブ表示装置18の画面上にサブ表示装置18の表示画面を切り替えるためのタッチセンサ19が設けられる。それゆえ、本実施形態では、遊技中に遊技者の手が位置する場所にサブ表示装置18やその表示を制御する入力装置(タッチセンサ19)が設けられることになるので、遊技者の操作性を向上させることができる。特に、本実施形態のように、タッチセンサ19付きのサブ表示装置18を、台座部13の水平面から立設する面に設けた場合には、遊技者は、台座部13に自身の手を置きながら、サブ表示装置18を操作することができる。この場合、遊技者の操作性が向上するだけでなく、操作に伴う遊技者の疲労も軽減することができ、この結果、稼働率の向上も期待することができる。 On the other hand, in the pachi-slot machine 1 of the present embodiment, the sub-display device 18 is provided on the side (left side) of the surface that stands approximately vertically from the pedestal section 13, and the sub-display device 18 is displayed on the screen of the sub-display device 18. A touch sensor 19 is provided for switching the display screen. Therefore, in this embodiment, since the sub-display device 18 and the input device (touch sensor 19) that controls the display are provided at the location where the player's hand is located during the game, the player's operability is improved. can be improved. In particular, when the sub-display device 18 with the touch sensor 19 is provided on a surface of the pedestal section 13 that stands up from the horizontal surface as in the present embodiment, the player can place his or her hand on the pedestal section 13. At the same time, the sub-display device 18 can be operated. In this case, not only the operability for the player is improved, but also the fatigue of the player due to the operation can be reduced, and as a result, an improvement in the operating rate can be expected.

[規定外ROM領域及び規定外RAM領域]
本実施形態のパチスロ1では、図12Bに示すように、遊技者により実施される遊技の遊技性に直接関与しない各種処理(遊技性に影響を与えない各種処理)に使用される各種プログラム及び各種データ(テーブル)を、メインROM102内において、遊技用ROM領域とは異なるアドレスに配置された規定外ROM領域に格納する。
[Non-standard ROM area and non-standard RAM area]
In the Pachislot 1 of this embodiment, as shown in FIG. 12B, various programs and various programs used for various processes that are not directly related to the gameplay of the game performed by the player (various processes that do not affect the gameplay) Data (table) is stored in a non-standard ROM area located at a different address from the gaming ROM area in the main ROM 102.

このようなメインROM102の構成では、従来の規則上では、プログラム等の配置不可とされていたROM領域(規定外ROM領域)に、遊技者が実際に行う遊技そのものに不要なプログラム及びデータを配置することができる。それゆえ、本実施形態では、主制御基板71のメインROM102内において、遊技用ROM領域の容量の圧迫を回避することができるとともに、メインROM102内におけるプログラム及びテーブルの拡張性を高めることができる。 With this configuration of the main ROM 102, programs and data that are unnecessary for the actual game played by the player are placed in the ROM area (non-regular ROM area) where programs, etc. cannot be placed under conventional rules. can do. Therefore, in this embodiment, in the main ROM 102 of the main control board 71, the capacity of the gaming ROM area can be avoided, and the expandability of programs and tables in the main ROM 102 can be improved.

[電源投入(リセット割込)時処理により得られる効果]
本実施形態のパチスロ1の電源投入(リセット割込)時処理では、図64に示すように、電源復帰直後(サムチェック前)に最初の1.1172ms周期の割込処理を行い(S7及びS8)、主制御回路90から副制御回路200に無操作コマンドが送信される。このように電源復帰直後に割込処理を許可することにより、電源復帰後、最短時間で無操作コマンドが送信され、主制御回路90及び副制御回路200間の通信接続を確立することができ、主制御回路90及び副制御回路200間の通信動作を安定化させることができる。
[Effects obtained by processing at power-on (reset interrupt)]
In the power-on (reset interrupt) processing of the pachislot machine 1 of this embodiment, as shown in FIG. ), a no-operation command is sent from the main control circuit 90 to the sub-control circuit 200. By allowing interrupt processing immediately after the power is restored in this manner, the no-operation command can be sent in the shortest possible time after the power is restored, and a communication connection between the main control circuit 90 and the sub-control circuit 200 can be established. The communication operation between the main control circuit 90 and the sub control circuit 200 can be stabilized.

また、電源復帰直後に送信される無操作コマンドを構成する通信パラメータ1~5には、電源復帰時に、それぞれLレジスタ、Hレジスタ、Eレジスタ、Dレジスタ及びCレジスタに格納されているデータがセットされる。それゆえ、本実施形態では、電源復帰直後の割込処理で送信される無操作コマンドのサム値(BCC)を、電源復帰毎に異ならせることができ、ゴト等の不正行為を抑制することができる。 In addition, the data stored in the L register, H register, E register, D register, and C register, respectively, is set to communication parameters 1 to 5 that make up the no-operation command sent immediately after power is restored. be done. Therefore, in this embodiment, the sum value (BCC) of the no-operation command sent in the interrupt process immediately after the power is restored can be made different each time the power is restored, and it is possible to suppress fraudulent acts such as fraud. can.

さらに、電源投入(リセット割込)時処理中のS13の処理において行われる、エラーコード「rr」を情報表示器6内の2桁の7セグLEDに表示する際の制御は、一つの「LDW」命令(所定の読み出し命令)により実行され、2桁の7セグLEDへの7セグコモン出力(選択)データの出力動作と7セグカソード出力データの出力動作とが同時に行われる(図65C参照)。すなわち、本実施形態のパチスロ1では、電源投入(リセット割込)時処理において、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力(選択)データと、7セグカソード出力データとが同時に出力される。 Furthermore, the control for displaying the error code "rr" on the two-digit 7-segment LED in the information display 6, which is performed in the process of S13 during the power-on (reset interrupt) process, is controlled by one "LDW ” command (predetermined read command), and the output operation of 7-segment common output (selection) data and the output operation of 7-segment cathode output data to the 2-digit 7-segment LED are performed simultaneously (see FIG. 65C). That is, in the pachislot machine 1 of this embodiment, when dynamically controlling the lighting of the two-digit 7-segment LED in the power-on (reset interrupt) processing, the 7-segment common output (selection) data and the 7-segment cathode output data are output at the same time.

この場合、ソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LED can be reduced on the source program. Therefore, in this embodiment, the capacity of the source program (the used capacity of the main ROM 102) can be reduced, the free capacity can be secured (increased) in the main ROM 102, and the increased free capacity can be utilized. Therefore, the gameplay can be improved.

[遊技復帰処理で得られる効果]
本実施形態のパチスロ1の遊技復帰処理では、図66に示すように、電断発生時の各ポートの入出力状態を電源復帰時に担保するとともに、電断時に回胴回転中の場合には、電源復帰時にリール制御管理情報を取得してリールの再回転開始に必要な処理も行う(S25~S32参照)。それゆえ、本実施形態では、リール回転中の電断から復帰したときであっても、安定して、リールの再回転制御を行うことが可能となり、遊技者に不快感を与えることが無くなる。
[Effects obtained through game return processing]
In the game recovery process of the Pachislot 1 of this embodiment, as shown in FIG. 66, the input/output status of each port at the time of the power outage is ensured when the power is restored, and if the reel is rotating at the time of the power outage, When the power is restored, the reel control management information is acquired and the processing necessary to restart the reel rotation is also performed (see S25 to S32). Therefore, in this embodiment, even when recovering from a power outage during reel rotation, it is possible to stably perform re-rotation control of the reels, thereby eliminating discomfort to the player.

また、本実施形態のパチスロ1は、上述のように、遊技機用のセキュリティ機能付きマイクロプロセッサ91を備える。そして、このマイクロプロセッサ91には、ソースプログラム上において規定可能な該マイクロプロセッサ91に特有の命令コード(メインCPU101専用命令コード)が各種設けられており、このメインCPU101専用命令コードを各種処理において用いることにより、処理の効率化やプログラム容量の削減などを可能にしている。 Furthermore, the pachi-slot machine 1 of this embodiment includes the microprocessor 91 with a security function for gaming machines, as described above. The microprocessor 91 is provided with various instruction codes specific to the microprocessor 91 (main CPU 101-specific instruction codes) that can be defined on the source program, and these main CPU 101-specific instruction codes are used in various processes. This makes it possible to improve processing efficiency and reduce program capacity.

例えば、遊技復帰処理では、図67に示すように、ソースプログラム上において、メインCPU101専用命令コードの一つである「LDQ」命令が用いられる。「LDQ」命令は、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う命令コードであり、上述のように、直値でメインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。この場合、アドレス設定に係る命令コードを省略することができ、その分、遊技復帰処理のソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 For example, in the game return process, as shown in FIG. 67, the "LDQ" instruction, which is one of the instruction codes dedicated to the main CPU 101, is used on the source program. The "LDQ" instruction is an instruction code that specifies an address using the Q register (extension register), and as described above, can directly access the main ROM 102, main RAM 103, and memory map I/O. In this case, the instruction code related to address setting can be omitted, and the capacity of the source program for the game return process (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[設定変更確認処理で得られる効果]
本実施形態のパチスロ1の設定変更確認処理では、図69Aに示すように、ソースプログラム上において、メインCPU101専用命令コードである、「BITQ」命令及び「SETQ」命令(所定の命令)が用いられる。「BITQ」命令及び「SETQ」命令はいずれも、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う命令コードであり、これらの命令コードを使用した場合、上述のように、直値でメインRAM103やメモリーマップI/Oにアクセスすることができる。この場合、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102の空き容量を増やすことが可能となるとともに、処理の高速化も図ることができる。
[Effects obtained from the setting change confirmation process]
In the setting change confirmation process of Pachislot 1 of this embodiment, as shown in FIG. 69A, the "BITQ" instruction and "SETQ" instruction (predetermined instructions), which are instruction codes dedicated to the main CPU 101, are used on the source program. . Both the "BITQ" instruction and the "SETQ" instruction are instruction codes that specify addresses using the Q register (extension register), and when these instruction codes are used, as described above, the main RAM 103 is directly and memory mapped I/O. In this case, the instruction code related to address setting can be omitted, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, it is possible to increase the free space of the main ROM 102, and it is also possible to speed up the processing.

また、設定変更確認処理中のS46の設定変更/設定確認開始時及びS57の設定変更/設定確認終了時で行う設定変更コマンド(初期化コマンド)の生成格納処理は、図69A及び69Bに示すように、ソースプログラム上において、メインCPU101専用命令コードである「CALLF」命令により実行される。そして、S46の「CALLF」命令で指定するジャンプ先のアドレスは、S57の「CALLF」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、設定変更時(遊技機起動時)、設定確認開始時(通常動作中)及び設定確認終了時に副制御回路200に送信する設定変更コマンド(初期化コマンド)の生成格納処理を実行するためのソースプログラムが、互いに同じであり、S46及びS57の両処理において、そのソースプログラムが共有化(モジュール化)されている。 Further, the generation and storage process of a setting change command (initialization command) performed at the start of setting change/setting confirmation in S46 and at the end of setting change/setting confirmation in S57 during the setting change confirmation process is as shown in FIGS. 69A and 69B. In the source program, the "CALLF" instruction, which is an instruction code dedicated to the main CPU 101, is executed. The jump destination address specified by the "CALLF" instruction in S46 is the same as the jump destination address specified by the "CALLF" instruction in S57. That is, in this embodiment, a process for generating and storing a setting change command (initialization command) to be sent to the sub-control circuit 200 when changing settings (when starting the game machine), when starting setting confirmation (during normal operation), and when finishing setting confirmation The source programs for executing are the same, and the source programs are shared (modularized) in both the processes of S46 and S57.

この場合、S46及びS57の両処理において、それぞれ別個に設定変更コマンドの生成格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, it is no longer necessary to provide separate source programs for generating and storing setting change commands in both S46 and S57, so the capacity of the source programs (the used capacity of the main ROM 102) can be reduced accordingly. can. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[設定変更コマンド生成格納処理で得られる効果]
本実施形態のパチスロ1の設定変更コマンド生成格納処理では、図70に示すように、設定値が通信パラメータ3としてEレジスタに格納され、RT情報が通信パラメータ5としてCレジスタに格納される。すなわち、設定変更コマンド(初期化コマンド)を構成する通信パラメータ1~5のうち、通信パラメータ3及び5は副制御回路200側で使用(解析)される通信パラメータ(使用パラメータ)であり、これらの通信パラメータには新たな情報がセットされる。一方、設定変更コマンド(初期化コマンド)を構成するその他の通信パラメータ1,2及び4は、副制御回路200側で使用(解析)されない通信パラメータ(未使用パラメータ)であり、通信パラメータ1,2及び4に対しては、現時点でLレジスタ、Hレジスタ及びDレジスタにそれぞれ格納されている値がセットされる。それゆえ、設定変更コマンド(初期化コマンド)送信時における通信パラメータ1,2及び4の値は不定値となる。この場合、設定変更コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。
[Effects obtained by generating and storing setting change commands]
In the setting change command generation and storage process of the pachi-slot machine 1 of this embodiment, as shown in FIG. 70, the setting value is stored in the E register as the communication parameter 3, and the RT information is stored in the C register as the communication parameter 5. That is, among communication parameters 1 to 5 that constitute the setting change command (initialization command), communication parameters 3 and 5 are communication parameters (used parameters) used (analyzed) on the sub control circuit 200 side, and these New information is set in the communication parameters. On the other hand, other communication parameters 1, 2, and 4 that constitute the setting change command (initialization command) are communication parameters (unused parameters) that are not used (analyzed) on the sub control circuit 200 side. and 4 are set to the values currently stored in the L register, H register, and D register, respectively. Therefore, the values of communication parameters 1, 2, and 4 at the time of sending the setting change command (initialization command) are indefinite values. In this case, the sum value (BCC) of the setting change command can be set to an undefined value each time it is sent, and fraudulent acts such as fraud can be suppressed.

[通信データ格納処理で得られる効果]
本実施形態のパチスロ1の通信データ格納処理では、図72に示すように、Aレジスタに格納されたデータが通信コマンドの種別データとしてセットされ、Lレジスタ、Hレジスタ、Eレジスタ、Dレジスタ及びCレジスタに格納されたデータがそれぞれ通信コマンドの通信パラメータ1~5としてセットされ、Bレジスタに格納されたデータが通信コマンドの遊技状態フラグデータとしてセットされる。すなわち、本実施形態では、1パケット(8バイト)の通信データ(コマンドデータ)を作成する際に、各種パラメータをレジスタから転送して通信データ一時格納領域(通信バッファ)に格納する。
[Effects obtained from communication data storage processing]
In the communication data storage process of Pachislot 1 of this embodiment, as shown in FIG. 72, the data stored in the A register is set as the type data of the communication command, and The data stored in the registers are set as communication parameters 1 to 5 of the communication command, respectively, and the data stored in the B register is set as gaming state flag data of the communication command. That is, in this embodiment, when creating one packet (8 bytes) of communication data (command data), various parameters are transferred from the register and stored in the communication data temporary storage area (communication buffer).

この場合、未使用パラメータを含むコマンドデータを作成した時には、作成時毎に、未使用パラメータの値が不定値となる。すなわち、未使用パラメータを含むコマンドデータでは、同じ種別のコマンドデータあり、かつ、使用パラメータの値が同一であっても、コマンド作成毎に、コマンドデータのサム値(BCCデータ)が可変可能となる。それゆえ、本実施形態では、未使用パラメータを不定値とすることにより、通信データの解析を困難にしてゴト等の不正行為を抑止することができるとともに、不必要なゴト対策処理を加える必要がないため、ゴト対策処理の追加による、主制御回路90のプログラム容量の圧迫を抑制することができる。 In this case, when command data including unused parameters is created, the values of the unused parameters become undefined each time the command data is created. In other words, for command data that includes unused parameters, the sum value (BCC data) of the command data can be changed every time a command is created, even if there is command data of the same type and the values of the used parameters are the same. . Therefore, in this embodiment, by setting unused parameters to undefined values, it is possible to make it difficult to analyze communication data and deter fraudulent acts such as fraud, and it is not necessary to add unnecessary fraud countermeasure processing. Therefore, it is possible to suppress the program capacity of the main control circuit 90 from being compressed due to the addition of the error countermeasure process.

[通信データポインタ更新処理で得られる効果]
本実施形態のパチスロ1の通信データポインタ更新処理では、図75Aに示すように、ソースプログラム上において、メインCPU101専用命令コードである、「ICPLD」命令が用いられる。
[Effects obtained from communication data pointer update processing]
In the communication data pointer update process of the pachi-slot machine 1 of this embodiment, as shown in FIG. 75A, an "ICPLD" instruction, which is an instruction code dedicated to the main CPU 101, is used on the source program.

通信データポインタ更新処理において、「ICPLD」命令は、送信バッファの上限判定命令と、判断分岐命令とが一体になっている命令コードであるので、各命令処理を別個に実行するための命令コードを設ける必要がなくなる。それゆえ、「ICPLD」命令を用いることにより、通信データポインタ更新処理のソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In communication data pointer update processing, the "ICPLD" instruction is an instruction code that combines a transmission buffer upper limit judgment instruction and a decision branch instruction, so the instruction code for executing each instruction process separately is required. There is no need to provide one. Therefore, by using the "ICPLD" command, the capacity of the source program for communication data pointer update processing (the used capacity of the main ROM 102) can be reduced. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[チェックサム生成処理及びサムチェック処理で得られる効果]
本実施形態のパチスロ1において、電断時に行われるチェックサム生成処理(規定外)では、図77に示すように、メインRAM103のデータを順次加算することにより、チェックサムが算出される。一方、電源投入時(電源復帰時)に行われるサムチェック処理(規定外)では、図79に示すように、電断発生時に生成されたチェックサムの値を、電源復帰時のメインRAM103に格納されたデータで順次減算し、最終的な減算結果が「0」であるか否かに基づいて、異常の発生の有無を判定する。すなわち、本実施形態では、電断発生時のチェックサムの生成処理は加算方式で行われ、電源復帰時のチェックサムの判定処理は減算方式で行われる。
[Effects obtained from checksum generation processing and sum check processing]
In the pachi-slot machine 1 of this embodiment, in the checksum generation process (not specified) performed during a power outage, the checksum is calculated by sequentially adding data in the main RAM 103, as shown in FIG. On the other hand, in the sum check process (not specified) that is performed when the power is turned on (when the power is restored), as shown in FIG. The subtracted data is sequentially subtracted, and based on whether the final subtraction result is "0", it is determined whether or not an abnormality has occurred. That is, in the present embodiment, checksum generation processing when a power outage occurs is performed using an addition method, and checksum determination processing when power is restored is performed using a subtraction method.

このようなチェックサムの生成処理及び判定処理を採用した場合、電源復帰時に再度チェックサムを生成して、該チェックサムを電断発生時のチェックサムと照合する処理が不要となる。この場合、ソースプログラム上において、照合命令コードを省略することができ、ソースプログラムの容量を低減することができる。この結果、本実施形態では、メインROM102において、照合命令コードの省略分に対応する空き容量を確保する(増やす)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 When such checksum generation processing and determination processing are adopted, there is no need to generate a checksum again when the power is restored and to compare the checksum with the checksum at the time of power outage. In this case, the collation instruction code can be omitted on the source program, and the capacity of the source program can be reduced. As a result, in this embodiment, it is possible to secure (increase) free space in the main ROM 102 corresponding to the omission of the collation instruction code, and it is possible to enhance the gameplay by utilizing the increased free space. Become.

[メダル受付・スタートチェック処理で得られる効果]
本実施形態のパチスロ1のメダル受付・スタートチェック処理では、図83に示すように、設定変更確認処理(S233の処理)が行われるが、この処理は、遊技状態に関係なく実行される。それゆえ、本実施形態では、遊技状態がボーナス状態(特賞作動状態)であっても、設定値及びホールメニュー(各種履歴データ(エラー、電断履歴等))を確認することができ、ゴト等の不正行為を抑制することができる。
[Effects obtained from medal reception/start check processing]
In the medal acceptance/start check process of Pachislot 1 of this embodiment, as shown in FIG. 83, a setting change confirmation process (the process of S233) is performed, but this process is executed regardless of the gaming state. Therefore, in this embodiment, even if the gaming state is the bonus state (special prize operating state), the setting values and hole menu (various history data (errors, power outage history, etc.)) can be checked, and the It is possible to suppress fraudulent activities.

[メダル投入処理で得られる効果]
本実施形態のパチスロ1のメダル投入処理では、図85に示すように、S244の処理において、メダル投入枚数表示用のLED点灯データが、テーブルを参照したループ処理でなく、演算処理により生成される。具体的には、図86に示すソースプログラム中の一連のソースコード「LD A,L」~「OR L」が順次実行されるにより、メダル投入枚数表示用のLED点灯データが生成される。
[Effects obtained by medal insertion process]
In the medal insertion process of Pachislot 1 of this embodiment, as shown in FIG. 85, in the process of S244, the LED lighting data for displaying the number of inserted medals is generated by arithmetic processing rather than loop processing with reference to a table. . Specifically, by sequentially executing a series of source codes "LD A, L" to "OR L" in the source program shown in FIG. 86, LED lighting data for displaying the number of inserted medals is generated.

メダル投入枚数表示用のLED点灯データを演算処理により生成した場合、メインROM102のテーブル領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。すなわち、本実施形態のメダル投入処理では、メダル投入LED表示の処理を効率化することができるとともに、メインROM102の空き容量を確保し(増やし)、増えた空き領域を活用して、遊技性を高めることができる。 When the LED lighting data for displaying the number of inserted medals is generated by arithmetic processing, it is possible to increase the free space in the table area of the main ROM 102 and to minimize the increase in program capacity. That is, in the medal insertion process of this embodiment, it is possible to make the process of displaying the medal insertion LED more efficient, and to secure (increase) the free space in the main ROM 102, and to utilize the increased free space to improve the gameplay. can be increased.

[メダル投入チェック処理で得られる効果]
本実施形態のパチスロ1のメダル投入チェック処理(図87参照)において、S257のメダルセンサ入力状態の正常変化値の生成処理は、テーブルを参照して取得する処理ではなく、演算処理により行われる。具体的には、図88に示すソースプログラム中のソースコード「RLA」及び「AND cBX_MDINSW」が順次実行されることにより、メダルセンサ入力状態正常変化値が算出される。
[Effects obtained from the medal insertion check process]
In the medal insertion check process (see FIG. 87) of the pachi-slot machine 1 of this embodiment, the process of generating the normal change value of the medal sensor input state in S257 is performed by arithmetic processing, not by referring to a table to obtain the value. Specifically, the medal sensor input state normal change value is calculated by sequentially executing the source code "RLA" and "AND cBX_MDINSW" in the source program shown in FIG.

メダルセンサ入力状態の変化態様の検知処理をテーブル参照処理から演算処理に変更することにより、メインROM102のテーブル格納領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。それゆえ、上述した処理手法を採用することにより、メダル投入センサ状態の変化態様の検知処理を効率化することができるとともに、メインROM102において増えた空き容量を活用して、遊技性を高めることができる。 By changing the process of detecting changes in the medal sensor input state from table reference processing to arithmetic processing, it is possible to increase the free space of the table storage area of the main ROM 102 and to minimize the increase in program capacity. can. Therefore, by employing the processing method described above, it is possible to make the process of detecting changes in the state of the medal insertion sensor more efficient, and to utilize the increased free space in the main ROM 102 to improve the gameplay. can.

[内部抽籤処理で得られる効果]
本実施形態のパチスロ1の内部抽籤処理(図92参照)において、S305の判定データの取得処理は、図93A中のソースコード「LDIN AC,(HL)」により実行される。この「LDIN」命令の実行により、S305の処理では、Aレジスタに、判定データ(「抽籤値選択テーブルor抽籤計数テーブル」の値)が格納され、Cレジスタに当り要求フラグステータス(「特賞当籤番号+小役当籤番号」の値)が格納される。また、「LDIN」命令の実行により、HLレジスタにセットされているアドレスが+2更新(2加算)される。
[Effects obtained through internal lottery processing]
In the internal lottery process (see FIG. 92) of the pachi-slot machine 1 of this embodiment, the determination data acquisition process in S305 is executed by the source code "LDIN AC, (HL)" in FIG. 93A. By executing this "LDIN" instruction, in the process of S305, the judgment data (the value of "Lottery value selection table or lottery count table") is stored in the A register, and the request flag status ("Special prize winning number") is stored in the C register. + Small win winning number) is stored. Furthermore, by executing the "LDIN" instruction, the address set in the HL register is updated by +2 (added by 2).

すなわち、内部抽籤処理中のS305の判定データの取得処理では、一つの命令コード(「LDIN」命令)により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、ソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 That is, in the determination data acquisition process in S305 during the internal lottery process, one instruction code ("LDIN" instruction) can perform both the data load process and the address update process. In this case, the instruction code related to address setting can be omitted on the source program, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

また、内部抽籤処理のS309の設定値データ(0~5のいずれか)の加算処理は、メインCPU101が図93B中のソースコード「MUL A,6」及びを「ADDQ A,(.LOW.wWAVENUM)」をこの順で実行することにより行われる。 In addition, in the addition process of the set value data (any of 0 to 5) in S309 of the internal lottery process, the main CPU 101 converts the source code “MUL A, 6” and “ADDQ A, (.LOW.wWAVENUM)” in FIG. 93B. )” in this order.

「MUL」命令は、メインCPU101専用の乗算処理の命令コードであり、この命令の実行は、マイクロプロセッサ91に含まれる演算回路107(図9参照)により実行される。すなわち、本実施形態のパチスロ1では、ソースプログラム上における乗算処理及び除算処理を実行するための演算専用回路(演算回路107)が設けられているので、乗算処理及び除算処理の効率化を図ることができる。 The “MUL” instruction is an instruction code for multiplication processing exclusive to the main CPU 101, and this instruction is executed by the arithmetic circuit 107 (see FIG. 9) included in the microprocessor 91. That is, in the pachi-slot machine 1 according to the present embodiment, since a circuit dedicated to arithmetic operations (arithmetic circuit 107) for executing multiplication processing and division processing on the source program is provided, it is possible to improve the efficiency of multiplication processing and division processing. Can be done.

また、「ADDQ」命令(所定の加算命令)は、メインCPU101専用命令コードであり、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う命令コードである。そして、この「ADDQ」命令を用いれば、直値により、メインROM102、メインRAM103やメモリマップI/Oにアクセスすることができる。それゆえ、「ADDQ」命令の使用により、内部抽籤処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Further, the "ADDQ" instruction (predetermined addition instruction) is an instruction code dedicated to the main CPU 101, and is an instruction code for specifying an address using the Q register (extension register). By using this "ADDQ" command, it is possible to access the main ROM 102, main RAM 103, and memory map I/O using direct values. Therefore, by using the "ADDQ" instruction, instructions related to address setting can be omitted on the source program for internal lottery processing, and the capacity of the source program (capacity used in the main ROM 102) can be reduced accordingly. Can be done. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[図柄設定処理で得られる効果]
本実施形態のパチスロ1の図柄設定処理(図97参照)において、S330の圧縮データ格納処理は、メインCPU101が図99中のソースコード「CALLF SB_BTEP_00」を実行することにより行われる。「CALLF」命令は、上述のようにメインCPU101専用の2バイト命令コードであり、図99中のソースコード「CALLF SB_BTEP_00」が実行されると、「SB_BTEP_00」で指定されているアドレスに、処理をジャンプさせ、圧縮データ格納処理が開始される。
[Effects obtained by pattern setting process]
In the symbol setting process of Pachislot 1 of this embodiment (see FIG. 97), the compressed data storage process in S330 is performed by the main CPU 101 executing the source code "CALLF SB_BTEP_00" in FIG. As mentioned above, the "CALLF" instruction is a 2-byte instruction code dedicated to the main CPU 101, and when the source code "CALLF SB_BTEP_00" in FIG. 99 is executed, the process is sent to the address specified by "SB_BTEP_00". A jump is made, and compressed data storage processing is started.

また、図柄設定処理中のS329の当り要求フラグ格納領域のアドレスのセット処理は、メインCPU101が図99中のソースコード「LDQ DE,.LOW.wWAVEBIT」を実行することにより行われる。すなわち、S329の処理は、Qレジスタ(拡張レジスタ)を用いたメインCPU101専用の「LDQ」命令により行われる。この場合、図柄設定処理のソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、図柄設定処理のソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Further, the setting process of the address of the hit request flag storage area in S329 during the symbol setting process is performed by the main CPU 101 executing the source code "LDQ DE,.LOW.wWAVEBIT" in FIG. That is, the process of S329 is performed by the "LDQ" instruction dedicated to the main CPU 101 using the Q register (extension register). In this case, the instruction code related to address setting can be omitted on the source program for the symbol setting process, and the capacity of the source program for the symbol setting process (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

また、本実施形態では、上述した図柄設定処理中のS324~S330で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中で上述したメインCPU101専用命令コードを用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインRAM103の容量を有効活用することができる。 In addition, in this embodiment, the data related to winning is compressed and expanded in the processing steps described in S324 to S330 during the symbol setting process described above, and the instruction code dedicated to the main CPU 101 described above is used in the process. By using this, it is possible to improve the efficiency of compression/decompression processing of data related to winnings, and it is also possible to effectively utilize the limited capacity of the main RAM 103.

[サブフラグ変換処理で得られる効果]
本実施形態のパチスロ1において、サブフラグ変換処理のソースプログラム上で実際に参照される、図107に示すサブフラグ変換テーブルでは、各サブフラグに対してサブフラグ変換制御データ(制御ステータス)が対応付けられている。この際、同種のサブフラグに対しては、同じサブフラグ変換制御データ(制御ステータス)が対応付けられている。
[Effects obtained by subflag conversion processing]
In the pachislot machine 1 of this embodiment, in the sub-flag conversion table shown in FIG. 107, which is actually referred to on the source program for sub-flag conversion processing, sub-flag conversion control data (control status) is associated with each sub-flag. . At this time, the same sub-flag conversion control data (control status) is associated with the same type of sub-flags.

例えば、サブフラグ「3連チリリプA」及び「3連チリリプB」に対しては、サブフラグ変換制御データ(制御ステータス)「00000011B」が共通して割り付けられている。そして、内部当籤役(サブフラグ)をサブフラグEXに変換する際のフラグ変換抽籤処理では、サブフラグに対応付けられたサブフラグ変換制御データ(制御ステータス)に基づいて、抽籤が行われる。 For example, the sub-flag conversion control data (control status) "00000011B" is commonly assigned to the sub-flags "triple chirilip A" and "triple chirilip B". In the flag conversion lottery process when converting the internal winning combination (subflag) into the subflag EX, the lottery is performed based on the subflag conversion control data (control status) associated with the subflag.

このように、メイン側で管理するサブフラグ変換テーブルにおいて、同種の内部当籤役(サブフラグ)に対して共通のサブフラグ変換制御データを設けることにより、該変換テーブルの汎用性が高くなり、機種変更に伴う変換プログラムの変更も軽微な変更で対応可能となるので、開発コストの増大を抑制することができる。 In this way, in the sub-flag conversion table managed on the main side, by providing common sub-flag conversion control data for the same type of internal winning combination (sub-flag), the versatility of the conversion table is increased, and it can be easily used when changing models. Changes in the conversion program can also be made with minor changes, so an increase in development costs can be suppressed.

[ナビセット処理で得られる効果]
本実施形態のパチスロ1のナビセット処理では、図109に示すように、ソースプログラム上において、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令(メインCPU101専用命令コード)が用いられる。
[Effects obtained by navigation set processing]
In the navigation set processing of Pachislot 1 of this embodiment, as shown in FIG. It will be done.

それゆえ、本実施形態のナビセット処理では、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Therefore, in the navigation set process of this embodiment, instructions related to address setting can be omitted on the source program, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[テーブルデータ取得処理で得られる効果]
本実施形態のパチスロ1のテーブルデータ取得処理(図120参照)において、S581~S584の1段階目のテーブルデータ取得処理では、CT中CT当籤抽籤テーブル(図122参照)中の当籤役別テーブル選択相対テーブルが参照される。そして、この1段階目のテーブルデータ取得処理で参照する当籤役別テーブル選択相対テーブルでは、内部当籤役(サブフラグD)の種別毎に設けられた選択値によりCT抽籤の「ハズレ」が設定されているので、抽籤テーブルに「ハズレ」役の抽籤値を規定する必要がなくなる。それゆえ、本実施形態では、CT中CT当籤抽籤テーブルにおいて、「ハズレ」役の抽籤値データを格納する必要が無くなり、メインROM102のテーブル領域の容量を節約することができる。
[Effects obtained from table data acquisition processing]
In the table data acquisition process of Pachislot 1 of this embodiment (see FIG. 120), in the first stage table data acquisition process of S581 to S584, the table by winning role in the CT winning lottery table (see FIG. 122) during CT is selected. A relative table is referenced. Then, in the winning combination table selection relative table referred to in the first stage table data acquisition process, the "loss" of the CT lottery is set according to the selection value provided for each type of internal winning combination (sub flag D). Therefore, there is no need to specify the lottery value of the "losing" hand in the lottery table. Therefore, in this embodiment, there is no need to store lottery value data for "losing" combinations in the CT winning lottery table during CT, and the capacity of the table area of the main ROM 102 can be saved.

また、CT中CT当籤抽籤テーブル内の2段階目(サブフラグD「リーチ目リプ」取得時)の抽籤テーブルでは、判定ビットを構成する各ビットの値により抽籤対象役又は抽籤対象外の役を判別することができ、抽籤対象外の役に対して抽籤値データ(ハズレデータ)をテーブルに格納する必要が無くなる。さらに、CT中CT当籤抽籤テーブル内では、抽籤対象役の当籤確率が100%である確定データとしては、抽籤値「0」を用いることができる。これらのことから、本実施形態では、CT中CT当籤抽籤テーブル(CT中セット数上乗せ抽籤テーブル)の容量を圧縮することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In addition, in the second-stage lottery table in the CT winning lottery table during CT (when the sub-flag D "Reach Eye Reply" is obtained), the winning combination or winning combination that is not eligible for the lottery is determined based on the value of each bit that constitutes the determination bit. This eliminates the need to store lottery value data (loss data) in the table for winnings that are not eligible for lottery. Further, in the CT during CT winning lottery table, the lottery value "0" can be used as the confirmed data indicating that the winning probability of the lottery target combination is 100%. For these reasons, in this embodiment, it is possible to compress the capacity of the CT winning lottery table during CT (the additional lottery table for the number of sets during CT), and it is possible to secure (increase) free space in the main ROM 102. , the increased free space can be utilized to enhance the gameplay.

[図柄コード取得処理で得られる効果]
本実施形態のパチスロ1の図柄コード取得処理(図128参照)では、S647~S649で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中のメインCPU101専用命令コード(「CALLF」命令等)を用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインRAM103の容量を有効活用することができる。
[Effects obtained through pattern code acquisition processing]
In the pattern code acquisition process of Pachislot 1 (see FIG. 128) of this embodiment, the data related to winnings is compressed and expanded according to the process steps described in S647 to S649, and the main CPU 101 uses a dedicated instruction in the process. By using codes (such as the "CALLF" command), it is possible to improve the efficiency of compression and expansion processing of data related to winnings, and it is also possible to effectively utilize the limited capacity of the main RAM 103.

また、本実施形態では、図柄コード取得処理中のS649の圧縮データ格納処理において、「CALLF」命令で指定するジャンプ先のアドレスは、図柄設定処理(図97参照)中のS330の圧縮データ格納処理において、「CALLF」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、図柄コード取得処理及び図柄設定処理の両処理において、圧縮データ格納処理を実行するためのソースプログラムが共有化(モジュール化)されている。この場合、各処理において、それぞれ別個に圧縮データ格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In addition, in this embodiment, in the compressed data storage process of S649 during the symbol code acquisition process, the jump destination address specified by the "CALLF" command is the compressed data storage process of S330 during the symbol setting process (see FIG. 97). This is the same as the jump destination address specified by the "CALLF" instruction. That is, in this embodiment, the source program for executing the compressed data storage process is shared (modularized) in both the symbol code acquisition process and the symbol setting process. In this case, there is no need to provide a separate source program for compressed data storage processing in each process, so the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[引込優先順位取得処理で得られる効果]
本実施形態のパチスロ1の引込優先順位取得処理(図134及び図135参照)において、「ANY役」の引込優先対応処理中のS683の判定処理は、ソースプログラム上において、メインCPU101専用命令コードである「JCP」命令(比較命令)により実行される(図136A参照)。
[Effects obtained through the attraction priority order acquisition process]
In the attraction priority order acquisition process of Pachislot 1 of this embodiment (see FIGS. 134 and 135), the determination process in S683 during the attraction priority response process for the "ANY role" is performed using an instruction code dedicated to the main CPU 101 on the source program. This is executed by a certain "JCP" instruction (comparison instruction) (see FIG. 136A).

「ANY役」の引込優先対応処理のソースプログラム上において、「JCP」命令を用いた場合、上述のように、アドレス設定に係る命令を省略することができので、「ANY役」の引込優先対応処理の処理効率を高めることができるとともに、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。 If the "JCP" command is used in the source program for the "ANY role" attraction priority support process, as mentioned above, the instruction related to address setting can be omitted, so the "ANY role" attraction priority support is applied. Processing efficiency can be improved, and the capacity of the source program (capacity used by the main ROM 102) can be reduced.

また、引込優先順位取得処理中のS686の停止制御用引込要求フラグ設定処理では、ソースプログラム上において、図136Bに示すように、メインCPU101専用命令コードである、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令、及び、「CALLF」命令が利用される。 In addition, in the pull-in request flag setting process for stop control in S686 during the pull-in priority order acquisition process, the Q register (extension register), which is an instruction code dedicated to the main CPU 101, is used in the source program as shown in FIG. The "LDQ" instruction and the "CALLF" instruction are used to specify addresses.

それゆえ、S686の停止制御用引込要求フラグ設定処理では、「LDQ」命令を用いることにより、ソースプログラム上において、アドレス設定に係る命令を省略することができ、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。また、「CALLF」命令は、上述のように、2バイトの命令コードである。それゆえ、停止制御用引込要求フラグ設定処理において、これらのメインCPU101専用命令コードを使用することにより、処理の効率化を図ることができ、限られたメインRAM103の容量を有効活用することができる。 Therefore, in the stop control pull-in request flag setting process of S686, by using the "LDQ" instruction, instructions related to address setting can be omitted on the source program, and the capacity of the source program (main ROM 102 usage capacity) can be reduced. Further, the "CALLF" instruction is a 2-byte instruction code, as described above. Therefore, by using these instruction codes dedicated to the main CPU 101 in the stop control pull-in request flag setting process, the efficiency of the process can be improved and the limited capacity of the main RAM 103 can be effectively utilized. .

さらに、本実施形態では、優先引込順位取得処理中のS686の停止制御用引込要求フラグ設定処理において、「CALLF」命令で指定するジャンプ先の論理積演算処理のアドレスは、引込優先順位格納処理(図126参照)中のS626の論理積演算処理において「CALLF」命令で指定するジャンプ先のアドレスと同じである(図127参照)。すなわち、本実施形態では、優先引込順位取得処理及び引込優先順位格納処理の両処理において、論理積演算処理を実行するためのソースプログラムが共有化(モジュール化)されている。 Furthermore, in this embodiment, in the stop control attraction request flag setting process of S686 during the priority attraction order acquisition process, the address of the logical product operation process of the jump destination specified by the "CALLF" command is set in the attraction priority order storage process ( This is the same as the jump destination address specified by the "CALLF" instruction in the AND operation process of S626 (see FIG. 126) (see FIG. 127). That is, in this embodiment, the source program for executing the logical product calculation process is shared (modularized) in both the priority attraction ranking acquisition process and the attraction priority storage process.

この場合、優先引込順位取得処理及び引込優先順位格納処理の両処理において、それぞれ別個に論理積演算処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, it is no longer necessary to provide separate source programs for logical AND operation processing in both the priority attraction order acquisition process and the attraction priority storage process, so the capacity of the source program (the used capacity of the main ROM 102) is reduced accordingly. can be reduced. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

また、引込優先順位取得処理中のS687の引込優先順位テーブル(図137参照)の取得処理では、図136Cに示すように、「LDQ」命令(メインCPU101専用命令コード)が利用される。それゆえ、S687の引込優先順位テーブルの取得処理においても、ソースプログラム上において、アドレス設定に係る命令を省略することができる。その結果、引込優先順位テーブルの取得処理の効率化を図ることができるとともに、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。 Furthermore, in the acquisition process of the attraction priority table (see FIG. 137) in S687 during the attraction priority acquisition process, the "LDQ" command (main CPU 101 exclusive instruction code) is used, as shown in FIG. 136C. Therefore, in the acquisition process of the attraction priority table in S687, it is possible to omit instructions related to address setting on the source program. As a result, it is possible to improve the efficiency of the acquisition process of the attraction priority order table, and to reduce the capacity of the source program (the used capacity of the main ROM 102).

[リール停止制御処理で得られる効果]
本実施形態のパチスロ1のリール停止制御処理(図138参照)において、S711~S715の処理では、図139に示すように、ソースプログラム上において、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令、及び、「CALLF」命令が利用される。
[Effects obtained by reel stop control processing]
In the reel stop control process of Pachislot 1 of this embodiment (see FIG. 138), in the processes of S711 to S715, as shown in FIG. 139, addresses are specified using the Q register (extension register) on the source program. The "LDQ" command and the "CALLF" command are used.

それゆえ、本実施形態では、これらのメインCPU101専用命令コードを用いることにより、リール制御処理のソースプログラムの容量を削減することができるともに、リール停止制御処理の処理効率を向上させることができる。すなわち、本実施形態では、主制御回路90におけるプログラム処理速度の効率化と容量の削減を行うことが可能となり、削減した容量に応じて増加したメインROM102の空き領域を活用して、遊技性を高めることができる。 Therefore, in this embodiment, by using these instruction codes dedicated to the main CPU 101, the capacity of the source program for reel control processing can be reduced, and the processing efficiency of reel stop control processing can be improved. That is, in this embodiment, it is possible to improve the efficiency of the program processing speed and reduce the capacity in the main control circuit 90, and to utilize the free space of the main ROM 102, which has increased in accordance with the reduced capacity, to improve the gameplay. can be increased.

また、リール停止制御処理中のS726の判定処理(リール(回胴)の停止状態のチェック処理)では、図140に示すように、ソースプログラム上において、「LDQ」命令及び「ORQ」命令(Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コード)が用いられる。 In addition, in the determination process of S726 during the reel stop control process (check process of the stop state of the reel (spinning drum)), as shown in FIG. An instruction code dedicated to the main CPU 101 that specifies addresses using registers (extension registers) is used.

それゆえ、本実施形態では、リール停止制御処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Therefore, in this embodiment, instructions related to address setting can be omitted on the source program for reel stop control processing, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. . As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[入賞検索処理で得られる効果]
本実施形態のパチスロ1の入賞検索処理(図145参照)において、S764の払出枚数及び判定対象データのセット処理では、図146に示すように、ソースプログラム上において、「LDIN」命令が用いられる。
[Effects obtained through prize-winning search processing]
In the winning search process of Pachislot 1 of this embodiment (see FIG. 145), in the process of setting the payout number and determination target data in S764, the "LDIN" command is used on the source program, as shown in FIG. 146.

それゆえ、本実施形態の入賞検索処理では、一つの「LDIN」命令により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、入賞検索処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。
この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。
Therefore, in the winning search process of this embodiment, both the data load process and the address update process can be performed by one "LDIN" command. In this case, an instruction related to address setting can be omitted on the source program for the winning search process, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly.
As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

また、入賞検索処理中のS770の判定処理で参照するメダルカウンタの値の取得処理、S772の処理で参照する入賞枚数カウンタの値の取得処理、及び、S775の処理で行う入賞枚数カウンタの保存(更新)処理では、いずれも、図146に示すように、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令が用いられる。それゆえ、本実施形態の入賞検索処理では、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In addition, the acquisition process of the value of the medal counter referred to in the determination process of S770 during the winning search process, the acquisition process of the value of the winning coins counter referred to in the process of S772, and the saving of the winning coins counter performed in the process of S775 ( In both update) processes, as shown in FIG. 146, an "LDQ" instruction is used to specify an address using a Q register (extension register). Therefore, in the winning search process of this embodiment, instructions related to address setting can be omitted on the source program, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

さらに、入賞検索処理中のS769の判定処理では、図146に示すように、ソースプログラム上において、「JSLAA」命令が用いられ、S770及びS773の判定処理では、「JCP」命令が用いられる。入賞検索処理のソースプログラム上において、「JSLAA」命令及び「JCP」命令を用いた場合、上述のように、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Furthermore, in the determination process of S769 during the winning search process, the "JSLAA" instruction is used on the source program, as shown in FIG. 146, and in the determination processes of S770 and S773, the "JCP" instruction is used. When the "JSLAA" and "JCP" instructions are used in the source program for the prize search process, the instructions related to address setting can be omitted as described above, and the capacity of the source program (main ROM 102 (capacity used) can be reduced. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[イリーガルヒットチェック処理で得られる効果]
本実施形態では、図28~図30に示すように、入賞作動フラグ格納領域(表示役格納領域)の構成が当り要求フラグ格納領域(内部当籤役格納領域)のそれと同じである。それゆえ、本実施形態のイリーガルヒットチェック処理におけるS784の演算処理では、ソースプログラム(図149参照)上において、入賞役のデータと内部当籤役のデータとを単純に論理積(「AND」命令で実行する)するだけで、入賞役のデータと内部当籤役のデータとの合成結果を得ることができる。
[Effects obtained from illegal hit check processing]
In this embodiment, as shown in FIGS. 28 to 30, the configuration of the winning operation flag storage area (display combination storage area) is the same as that of the winning request flag storage area (internal winning combination storage area). Therefore, in the calculation process of S784 in the illegal hit check process of this embodiment, the data of the winning combination and the data of the internal winning combination are simply ANDed ("AND" command) on the source program (see FIG. 149). By simply executing the following steps, you can obtain the result of combining the data of the winning combination and the data of the internal winning combination.

それゆえ、本実施形態では、イリーガルヒットチェック処理を効率化及び簡略化することができ、その結果、主制御プログラムの空き容量を確保することができ、該空き容量を使用して遊技性を高めることができる。 Therefore, in this embodiment, the illegal hit check process can be made more efficient and simplified, and as a result, free space for the main control program can be secured, and the free space can be used to improve the gameplay. be able to.

[入賞チェック・メダル払出処理で得られる効果]
本実施形態のパチスロ1の入賞チェック・メダル払出処理(図150参照)では、クレジットカウンタの更新(+1)後、払出動作を継続する場合、S808の処理において、60.33ms間のウェイト(払出間隔待ち)処理が行われる。この場合、無駄な待ち時間を減らすことができ、遊技者の精神的負担を軽減することができる。
[Effects obtained from winning check/medal payout process]
In the winning check/medal payout process (see FIG. 150) of Pachislot 1 of this embodiment, if the payout operation is to be continued after the credit counter has been updated (+1), the wait time (payout interval Wait) processing is performed. In this case, unnecessary waiting time can be reduced and the mental burden on the player can be reduced.

[メダル払出枚数チェック処理で得られる効果]
本実施形態のパチスロ1のメダル払出枚数チェック処理(図152参照)中のS814の役連終了枚数カウンタの更新処理では、図153Aに示すように、ソースプログラム上において、メインCPU101専用命令コードである「DCPLD」命令が用いられる。
[Effects obtained by checking the number of medals paid out]
In the process of updating the number of medals paid out in the pachislot 1 in the process of checking the number of medals paid out (see FIG. 152) in S814 of the present embodiment, as shown in FIG. 153A, the instruction code dedicated to the main CPU 101 is The "DCPLD" instruction is used.

S814の処理において、「DCPLD」命令は、枚数管理カウンタの下限判定命令と、判断分岐命令とが一体になった命令コードでなるので、役連終了枚数カウンタの更新(減算)処理及び連終了枚数カウンタの値を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。それゆえ、本実施形態のメダル払出枚数チェック処理では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In the process of S814, the "DCPLD" command is an instruction code that combines the lower limit judgment command of the number management counter and the judgment branching command, so it is used to update (subtract) the number of consecutive copies counter and the number of consecutive completed copies. It is possible to execute both the process of holding the value of the counter at "0". In this case, there is no need to provide instruction codes for separately executing both processes. Therefore, in the medal payout number checking process of this embodiment, the capacity of the source program (the used capacity of the main ROM 102) can be reduced, and the free capacity can be secured (increased) in the main ROM 102. You can improve the gameplay by making use of the free space.

また、メダル払出枚数チェック処理中のS816の処理では、図153Bに示すように、クレジット情報コマンドの通信パラメータ1には払出枚数カウンタの値がセットされ、通信パラメータ5にはクレジットカウンタの値がセットされる。しかしながら、クレジット情報コマンドを構成するその他の通信パラメータ2~4(未使用パラメータ)には、現時点においてHレジスタ、Eレジスタ及びDレジスタにそれぞれ格納されている値がセットされる。それゆえ、クレジット情報コマンド送信時における通信パラメータ2~4の値は不定値となる。その結果、本実施形態では、クレジット情報コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。 In addition, in the process of S816 during the medal payout number check process, as shown in FIG. 153B, the value of the payout number counter is set in communication parameter 1 of the credit information command, and the value of the credit counter is set in communication parameter 5. be done. However, other communication parameters 2 to 4 (unused parameters) constituting the credit information command are set to the values currently stored in the H register, E register, and D register, respectively. Therefore, the values of communication parameters 2 to 4 at the time of sending the credit information command are indefinite values. As a result, in this embodiment, the sum value (BCC) of the credit information command can be set to an undefined value each time it is sent, and fraudulent acts such as fraud can be suppressed.

[7セグLED駆動処理で得られる効果]
本実施形態のパチスロ1の7セグLED駆動処理(図159参照)中のS936で行われる7セグコモン出力(選択)データ及び7セグカソード出力データの出力処理は、図160Bに示すように、一つのソースコード「LD (cPA_SEGCOM),BC」により実行される。すなわち、本実施形態では、7セグLED駆動処理において、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力データと、7セグカソード出力データとが同時に出力される。この出力制御は、情報表示器6内の指示モニタに押し順表示データを表示する際にも行われる。
[Effects obtained by 7-segment LED drive processing]
The output processing of the 7-segment common output (selection) data and the 7-segment cathode output data performed in S936 during the 7-segment LED drive processing (see FIG. 159) of Pachislot 1 of this embodiment is performed using one source as shown in FIG. 160B. It is executed by the code "LD (cPA_SEGCOM), BC". That is, in this embodiment, in the 7-segment LED driving process, when dynamically controlling the lighting of two-digit 7-segment LEDs, 7-segment common output data and 7-segment cathode output data are simultaneously output. This output control is also performed when displaying the press order display data on the instruction monitor in the information display 6.

この場合、7セグLED駆動処理のソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LED can be reduced on the source program for the 7-segment LED drive process. Therefore, in this embodiment, the capacity of the source program (the used capacity of the main ROM 102) can be reduced, the free capacity can be secured (increased) in the main ROM 102, and the increased free capacity can be utilized. Therefore, the gameplay can be improved.

[タイマー更新処理で得られる効果]
本実施形態のパチスロ1のタイマー更新処理(図164参照)中のS952の処理(2バイトタイマーの更新処理)では、図165に示すように、ソースプログラム上において、メインCPU101専用命令コードである「DCPWLD」命令が用いられる。
[Effects obtained by timer update processing]
In the process of S952 (2-byte timer update process) in the timer update process (see FIG. 164) of Pachislot 1 of this embodiment, as shown in FIG. DCPWLD” instruction is used.

タイマー更新処理において、「DCPWLD」命令を実行した場合、上述のように、タイマー値(2バイトタイマー値)の更新(減算)処理及びタイマー値を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In the timer update process, when the "DCPWLD" command is executed, as described above, both the process of updating (subtracting) the timer value (2-byte timer value) and the process of holding the timer value at "0" are executed. Can be done. In this case, there is no need to provide instruction codes for separately executing both processes. Therefore, in this embodiment, the capacity of the source program (the used capacity of the main ROM 102) can be reduced, the free capacity can be secured (increased) in the main ROM 102, and the increased free capacity can be utilized. Therefore, the gameplay can be improved.

<第1実施形態における各種変形例>
以上、本発明の第1実施形態に係る遊技機の構成及び動作について、その作用効果も含めて説明した。しかしながら、本発明は、上述した第1実施形態に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限り、その他の種々の実施形態及び変形例が含まれる。
<Various modifications of the first embodiment>
The configuration and operation of the gaming machine according to the first embodiment of the present invention have been described above, including its effects. However, the present invention is not limited to the first embodiment described above, and includes various other embodiments and modifications without departing from the gist of the present invention as set forth in the claims.

[変形例1:通常ART中のCT前兆遊技と報知抽籤]
上記第1実施形態のパチスロ1では、理解を容易にするために、遊技者にとって有利な状態(例えば、CT)に当籤した場合に、遊技状態を次遊技(次ゲーム)から有利な状態に移行させる例を説明したが、本発明はこれに限定されない。例えば、遊技者に対して有利な状態の遊技制御を行う場合に、いわゆる「前兆遊技」などと呼ばれている、所定回数の遊技を行った後に当該有利な状態の遊技制御を行ってもよい。
[Modification 1: CT precursor game and notification lottery during normal ART]
In Pachislot 1 of the first embodiment, in order to make it easier to understand, when the player wins a state advantageous to the player (for example, CT), the playing state is changed from the next game to the advantageous state. Although an example has been described, the present invention is not limited to this example. For example, when performing game control in an advantageous state for the player, the game control in the advantageous state may be performed after playing a predetermined number of games, which is called a "precursor game." .

ここでは、図174A及び174Bを参照して、その一例として、遊技状態が、通常ARTから所定回数の前兆遊技を介してCTに移行する例を説明する。なお、図174Aは、変形例1におけるCT抽籤当籤時の遊技フローを示す図であり、図174Bは、前兆遊技中に行われるフラグ変換抽籤で用いられるフラグ変換抽籤テーブルの構成図である。 Here, with reference to FIGS. 174A and 174B, an example in which the gaming state shifts from normal ART to CT via a predetermined number of precursor games will be described. Note that FIG. 174A is a diagram showing a game flow when a CT lottery is won in Modification 1, and FIG. 174B is a configuration diagram of a flag conversion lottery table used in a flag conversion lottery performed during a portent game.

この例の通常ART中の遊技では、まず、図174Aに示すように、上記第1実施形態と同様に、ART中CT抽籤テーブル(図50参照)を用い、内部当籤役(サブフラグ)に基づいてCT抽籤を行う。このCT抽籤に当籤すると、遊技状態が、CT(上乗せチャンスゾーン)という遊技者にとって有利な状態に移行することが決定されるので、CTに当籤するまでの期間において、CT抽籤のための各種抽籤は、メイン側(主制御基板71)で行われる。例えば、主制御基板71(メインCPU101)は、内部当籤役を決めるための内部抽籤を行うとともに、内部当籤役として内部当籤役「F_確チリリプ」、「F_1確チリリプ」及び「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定された場合には、ART中フラグ変換抽籤テーブル(図47A及び47B参照)を用いてフラグ変換抽籤を行う。 In the game during normal ART in this example, as shown in FIG. 174A, as in the first embodiment, the CT lottery table during ART (see FIG. 50) is used, and based on the internal winning combination (sub-flag), A CT lottery will be held. If the CT lottery is won, it is decided that the gaming state will shift to a CT (Additional Chance Zone), which is advantageous for the player. is performed on the main side (main control board 71). For example, the main control board 71 (main CPU 101) performs an internal lottery to determine internal winning combinations, and also selects internal winning combinations such as "F_surechirilip", "F_1 certaintychirilip", and "F_reach-time replyA" as internal winning combinations. ” to “F_Reach Reply D”, flag conversion lottery is performed using the ART flag conversion lottery table (see FIGS. 47A and 47B).

次いで、通常ART中の遊技においてCT抽籤に当籤すると、この例では、CT移行前に所定期間の前兆遊技(CT前兆遊技)が行われる。なお、この例では、CT前兆遊技において、例えば、フラグ変換抽籤により決定されたサブフラグEX(「3連チリリプ」、「リーチ目リプ」、「リプレイ」等)に基づくCT抽籤などの遊技者にとって特典を付与するような抽籤を行わないこととする。しかしながら、この例では、CT前兆遊技において、例えば、図174Bに示すフラグ変換抽籤テーブルを用いたフラグ変換抽籤をサブ側(副制御基板72側)で行い、このサブ側で行ったフラグ変換抽籤の結果に基づいて、サブ側で行う報知内容が制御(決定)される。例えば、サブ側で行ったフラグ変換抽籤に当籤した場合には、略称「リーチ目リプ」に係る図柄組合せを表示するための情報を表示装置11(プロジェクタ機構211及び表示ユニット212)で報知し、フラグ変換抽籤に非当籤であった場合には、略称「リプレイ」に係る図柄組合せを表示するための情報を表示装置11で報知する。 Next, when a CT lottery is won in a game during the normal ART, in this example, a precursor game (CT precursor game) is performed for a predetermined period before the transition to CT. In this example, in the CT portent game, for example, there are benefits for the player such as CT lottery based on the sub-flag EX ("triple rip", "reach eye rip", "replay", etc.) determined by the flag conversion lottery. We will not conduct a lottery that will award the following. However, in this example, in the CT precursor game, the flag conversion lottery using the flag conversion lottery table shown in FIG. 174B is performed on the sub side (sub control board 72 side), and the flag conversion lottery performed on the sub side Based on the results, the content of notification performed on the sub side is controlled (determined). For example, if you win a flag conversion lottery performed on the sub side, the display device 11 (projector mechanism 211 and display unit 212) will notify you of information for displaying the symbol combination related to the abbreviation "Reach Eye Reply", If the flag conversion lottery is non-winning, the display device 11 notifies information for displaying a symbol combination related to the abbreviation "Replay."

上述のように近年のパチスロでは、遊技者の利益(出玉)に影響を与える抽籤をメイン側で行うことが求められているが、この例のパチスロ1では、フラグ変換抽籤の抽籤結果が遊技者の利益に何ら影響を与えない期間(CT前兆遊技の期間)を設け、この期間に限り、サブ側でフラグ変換抽籤を行う。それゆえ、この例では、例えば、CT前兆中という特典の付与が決まっている状況において、例えば、略称「リーチ目リプ」に係る図柄組合せ等の特別な図柄組合せを表示する機会を増やすことができるとともに、図柄組合せの見せ方のバリエーションも増加させることができる。その結果、この例の構成によれば、遊技性をより向上させることが可能になる。 As mentioned above, in recent pachislots, it is required that the main side performs the lottery that affects the player's profits (balls played), but in this example, in pachislot 1, the lottery results of the flag conversion lottery are A period (CT precursor game period) is provided that does not affect the interests of players in any way, and flag conversion lottery is performed on the sub side only during this period. Therefore, in this example, for example, in a situation where the award of the benefit of CT premonitory is decided, it is possible to increase the chances of displaying special symbol combinations, such as symbol combinations related to the abbreviation "Reach eye reply". At the same time, variations in how the symbol combinations are displayed can also be increased. As a result, according to the configuration of this example, it becomes possible to further improve the gameplay.

なお、図174Bに示す抽籤テーブルは、サブ側で行うフラグ変換抽籤に用いられるCT前兆中のフラグ変換抽籤テーブルであり、ロムカートリッジ基板86に記憶されている。CT前兆中のフラグ変換抽籤テーブルは、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」と、サブ側で行うフラグ変換抽籤の抽籤結果(非当籤/当籤)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 Note that the lottery table shown in FIG. 174B is a flag conversion lottery table in the CT precursor used for flag conversion lottery performed on the sub side, and is stored in the ROM cartridge board 86. The flag conversion lottery table in the CT precursor contains the internal winning combinations "F_Reach Eye Reply A" to "F_Reach Eye Reply D", the lottery results (non-winning/winning) of the flag conversion lottery performed on the sub side, and each lottery. The correspondence relationship with the lottery value information associated with the result is defined.

図174Bに示すフラグ変換抽籤テーブルから明らかなように、この例では、CT前兆遊技において、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」が非常に高い確率でサブフラグEX「リーチ目リプ」に変換される(フラグ変換抽籤に当籤する)。すなわち、CT前兆遊技において、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定されると、高い確率で略称「リーチ目リプ」の図柄組合せが停止表示されることになり、遊技者に対して、現在の遊技がCT前兆遊技中であることを示唆することができる。この際、上述のように、CT前兆遊技においてサブ側で行うフラグ変換抽籤に当籤した場合、略称「リーチ目リプ」に係る図柄組合せを表示するための報知は行われるものの、特典を付与することはない。 As is clear from the flag conversion lottery table shown in FIG. 174B, in this example, in the CT precursor game, the internal winning combinations "F_Reach-to-Reach Reply A" to "F_Reach-to-Reach Reply D" have a very high probability that the sub-flag EX " It will be converted to "Reach Eye Reply" (win the flag conversion lottery). That is, in the CT portent game, when any of the internal winning combinations "F_Reach Eye Rep A" to "F_Reach Eye Rep D" is determined, the symbol combination with the abbreviation "Reach Eye Rep" will be stopped and displayed with a high probability. Therefore, it is possible to suggest to the player that the current game is a CT precursor game. At this time, as mentioned above, if you win the flag conversion lottery performed on the sub-side in the CT portent game, you will be notified to display the symbol combination related to the abbreviation "Reach Eye Reply", but you will not be given any benefits. There isn't.

なお、この例において、CT前兆遊技中のフラグ変換抽籤をメイン側で行ってもよい。しかしながら、図174A及び174Bで説明した例のように、遊技者の利益に何ら影響を与えない期間における抽籤をサブ側で行うことにより、メイン側のデータ容量や処理負荷を軽減することができる。 In this example, the flag conversion lottery during the CT precursor game may be performed on the main side. However, as in the example described in FIGS. 174A and 174B, by performing the lottery on the sub side during a period that does not affect the player's profits in any way, the data capacity and processing load on the main side can be reduced.

[変形例2:3連チリリプ表示用の押し順の別例]
上記第1実施形態のパチスロ1では、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された場合、ストップボタンの押し順が正解であると、略称「3連チリリプ」に係る図柄組合せが表示され、押し順が不正解であると、略称「リプレイ」に係る図柄組合せが表示される例を説明した(図24参照)。また、上記第1実施形態では、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」に対応付けられた正解の押し順が「順押し」である例を説明した。しかしながら、本発明はこれに限定されない。
[Modified example 2: Another example of the press order for displaying three consecutive chirilips]
In the pachislot machine 1 of the first embodiment, when the internal winning combination "F_certain chirilip" or "F_1 definite chirilip" is determined, if the order of pressing the stop buttons is correct, the symbols related to the abbreviation "triple chirilip" An example has been described in which a combination is displayed, and if the pressing order is incorrect, a symbol combination related to the abbreviation "Replay" is displayed (see FIG. 24). In addition, in the first embodiment described above, an example has been described in which the pressing order of the correct answers associated with the internal winning combinations "F_certain chirilip" and "F_1 probability chirilip" is "push sequentially". However, the present invention is not limited thereto.

例えば、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された場合における、押し順が不正解である場合に表示される図柄組合せの種類を増やすとともに、内部当籤役「F_確チリリプ」が決定された際の正解の押し順を、内部当籤役「F_1確チリリプ」が決定された場合のそれと異ならせてもよい。その一例(変形例2)を、図175A及び175Bを参照して説明する。なお、図175Aは、変形例2における、内部当籤役と停止表示される図柄組合せ(停止図柄(略称))との対応関係を示す図であり、図175Bは、変形例2における、通常ART中のフラグ変換抽籤の結果とサブ側で行われるナビ種別との対応関係を示す図である。 For example, in the case where the internal winning combination "F_ Guaranteed Chiriripu" or "F_1 Guaranteed Chiriripu" is determined, the types of symbol combinations that are displayed when the pressing order is incorrect are increased, and the internal winning combination "F_ Guaranteed Chirilip" is determined. The order in which the correct answers are pressed when `` is determined may be different from that when the internal winning combination ``F_1 Guaranteed Chirilip'' is determined. An example (modification 2) will be described with reference to FIGS. 175A and 175B. In addition, FIG. 175A is a diagram showing the correspondence between internal winning combinations and symbol combinations that are stopped and displayed (stop symbols (abbreviation)) in Modification 2, and FIG. FIG. 3 is a diagram showing the correspondence between the flag conversion lottery result and the navigation type performed on the sub side.

この例では、図175Aに示すように、内部当籤役「F_確チリリプ」が決定された場合における、正解の押し順は「順押し(左リール3Lを第1停止)」とし、不正解の押し順は「中リール3Cを第1停止(以下「中押し」という)又は右リール3Rを第1停止(以下、「逆押し」という)」、すなわち、「変則押し」とする。そして、この例では、内部当籤役「F_確チリリプ」が決定された場合に、順押しされると、略称「3連チリリプ」に係る図柄組合せが表示され、中押しされると、略称「リプレイ」に係る図柄組合せが表示され、逆押しされると、略称「2連チリリプ」に係る図柄組合せが表示される。 In this example, as shown in FIG. 175A, when the internal winning combination "F_Kachi Chiri Rip" is determined, the correct press order is "push in order (left reel 3L stops first)", and the press order for the incorrect answer is The order is ``the first stop of the middle reel 3C (hereinafter referred to as ``middle push'') or the first stop of the right reel 3R (hereinafter referred to as ``reverse push'')'', that is, the ``irregular push''. In this example, when the internal winning combination "F_Kaku Chiriripu" is determined, when pressed in the forward direction, a symbol combination related to the abbreviation "Triple Chiriripu" is displayed, and when pressed in the middle, the symbol combination related to the abbreviation "Replay" is displayed. A symbol combination related to is displayed, and when the button is pressed backward, a symbol combination related to the abbreviation "double chirilip" is displayed.

また、この例では、内部当籤役「F_1確チリリプ」が決定された場合における、正解の押し順は逆押しとし、不正解の押し順は順押し及び中押しとする。そして、この例では、内部当籤役「F_1確チリリプ」が決定された場合に、逆押しされると、略称「3連チリリプ」に係る図柄組合せが表示され、中押しされると、略称「リプレイ」に係る図柄組合せが表示され、順押しされると、略称「2連チリリプ」に係る図柄組合せが表示される。 Further, in this example, when the internal winning combination "F_1 Guaranteed Chirilip" is determined, the press order for the correct answer is the reverse press, and the press order for the incorrect answer is the forward press and the middle press. In this example, when the internal winning combination "F_1 Guaranteed Chirilip" is determined, when the reverse press is pressed, a symbol combination related to the abbreviation "Triple Chirilip" is displayed, and when the middle press is pressed, the symbol combination is abbreviated as "Replay". A symbol combination related to is displayed, and when the button is pressed in order, a symbol combination related to the abbreviation "double chirilip" is displayed.

この例のパチスロ1では、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」のいずれかが決定された場合、順押しすると、内部当籤役の種類に応じて、略称「3連チリリプ」又は「2連チリリプ」に係る図柄組合せが表示される。また、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」のいずれかが決定された場合に、逆押しすると、内部当籤役の種類に応じて、略称「3連チリリプ」又は「2連チリリプ」に係る図柄組合せが表示される。さらに、この例では、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」のいずれかが決定された場合に、中押しすると、内部当籤役の種類に関係なく、略称「リプレイ」に係る図柄組合せが表示される。 In Pachislot 1 in this example, if either of the internal winning combinations "F_certain chirilip" or "F_1 accurate chirilip" is determined, pressing the buttons in order will give the abbreviation "3 consecutive chirilip" or A symbol combination related to "double chirilip" is displayed. In addition, if either the internal winning combination "F_certain chiriripu" or "F_1 certain chirilip" is determined, if you press the reverse button, the abbreviation "3 consecutive chirilip" or "2 consecutive chirilip" will be awarded depending on the type of internal winning combination. ” symbol combinations are displayed. Furthermore, in this example, if either of the internal winning combinations "F_Koku Chirilip" or "F_1 Guaranteed Chirilip" is determined, if you press the middle button, the symbol combination related to the abbreviation "Replay" will be displayed regardless of the type of the internal winning combination. is displayed.

内部当籤役と停止表示される図柄組合せ(停止図柄(略称))との対応関係を図175Aに示す関係に設定すると、例えば、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された場合に、遊技者にチリ図柄を狙わせるための様々なナビ(報知)を実施することが可能になる。 If the correspondence relationship between the internal winning combination and the symbol combination that is stopped and displayed (stopped symbol (abbreviation)) is set to the relationship shown in FIG. In this case, it becomes possible to implement various navigations (notifications) to make the player aim at the dust symbol.

例えば、「順押しでチリ図柄を狙わせるナビ」と「逆押しでチリ図柄を狙わせるナビ」との双方を行うことができる。なお、内部当籤役「F_確チリリプ」が決定されている場合には、「順押しでチリ図柄を狙わせるナビ」は略称「3連チリリプ」に係る図柄組合せを表示させるためのナビとなり、「逆押しでチリ図柄を狙わせるナビ」は略称「3連チリリプ」に係る図柄組合せを表示させないためのナビ(略称「2連チリリプ」に係る図柄組合せが表示されるナビ)となる。一方、内部当籤役「F_1確チリリプ」が決定されている場合には、「順押しでチリ図柄を狙わせるナビ」は略称「3連チリリプ」に係る図柄組合せを表示させないためのナビ(略称「2連チリリプ」に係る図柄組合せが表示されるナビ)となり、「逆押しでチリ図柄を狙わせるナビ」は略称「3連チリリプ」に係る図柄組合せを表示させるためのナビとなる。 For example, it is possible to perform both "navigation that allows you to aim at the dust symbol by pressing forward" and "navigation that allows you to aim at the chili symbol by pressing backwards". In addition, when the internal winning combination "F_ Definite Chirilip" is determined, "Navi that lets you aim at Chili symbols by pressing in order" becomes a navigation for displaying the symbol combination related to the abbreviation "Triple Chirilip", and " The "Navi that lets you aim at the Chili symbol by pressing backwards" is a navigation that does not display the symbol combination related to the abbreviation "Triple Chirilip" (the navigation that displays the symbol combination related to the abbreviation "Double Chirilip"). On the other hand, when the internal winning combination "F_1 Guaranteed Chirilip" has been determined, the "navigation that lets you aim at the chili symbols by pressing in order" is the navigation for not displaying the symbol combination related to the abbreviation "Triple Chirilip" (abbreviation " The navigation that displays the symbol combinations related to "2-in-a-row Chirilip" is the navigation that displays the symbol combinations, and the "navigation that lets you aim at the chili symbols by pressing backwards" becomes the navigation that displays the symbol combinations related to the abbreviated "triple-in-a-row".

この例において、上述したナビを行うか否かの決定は、メイン側で行うフラグ変換抽籤により管理され、このメイン側のフラグ変換抽籤の結果に基づいて、サブ側の制御によりナビが実行される。この際、通常ART中にメイン側で行われるフラグ変換抽籤の抽籤結果と、サブ側で制御されるナビ種別との対応関係は、図175Bに示す対応関係となる。 In this example, the decision as to whether or not to perform the above-mentioned navigation is managed by a flag conversion lottery performed on the main side, and navigation is executed under the control of the sub side based on the result of the flag conversion lottery on the main side. . At this time, the correspondence relationship between the lottery result of the flag conversion lottery performed on the main side during normal ART and the navigation type controlled on the sub side is the correspondence relationship shown in FIG. 175B.

この例においても、通常ART中の遊技において内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定されると、主制御基板71(メインCPU101)は、2段階のフラグ変換抽籤を行う(図47参照)。一方、サブ側では、この2段階のフラグ変換抽籤の結果を、スタートコマンドデータから取得し、2段階のフラグ変換抽籤の結果に基づいて、表示装置11で行うナビを決定する。 In this example as well, when the internal winning combination "F_KokuchiriRip" or "F_1KiChiRip" is determined in the game during normal ART, the main control board 71 (main CPU 101) performs a two-stage flag conversion lottery ( (See Figure 47). On the other hand, on the sub side, the result of the two-stage flag conversion lottery is acquired from the start command data, and the navigation to be performed on the display device 11 is determined based on the result of the two-stage flag conversion lottery.

そこで、この例において、1段階目のフラグ変換抽籤の時点で抽籤結果が非当籤であった場合には、副制御基板72(サブCPU201)は、図175Bに示すように、「リプレイナビ」と称するナビを行う。なお、「リプレイナビ」では、遊技者に対して中押しするように指示する情報が報知される。この例では、図174Aに示すように、内部当籤役が「F_確チリリプ」及び「F_1確チリリプ」のいずれであっても、中押し時には略称「リプレイ」に係る図柄組合せが表示されることになる。 Therefore, in this example, if the lottery result is non-winning at the time of the first-stage flag conversion lottery, the sub-control board 72 (sub-CPU 201) selects "replay navigation" as shown in FIG. 175B. Perform the navigation called. In addition, in the "replay navigation", information instructing the player to press the middle button is notified. In this example, as shown in FIG. 174A, regardless of whether the internal winning combination is "F_Probable Chirilip" or "F_1 Probable Chirilip", the symbol combination related to the abbreviation "Replay" will be displayed when pressing the middle button. .

また、この例において、1段階目のフラグ変換抽籤に当籤し、かつ、2段階目のフラグ変換抽籤の抽籤結果が非当籤である場合には、副制御基板72(サブCPU201)は、図175Bに示すように、「チリリプ煽りナビ」と称するナビを行う。なお、「チリリプ煽りナビ」では、内部当籤役「F_確チリリプ」が決定されている場合、遊技者に対して逆押しでチリ図柄を狙わせるような指示情報が報知される。一方、「チリリプ煽りナビ」では、内部当籤役「F_1確チリリプ」が決定されている場合、遊技者に対して順押しでチリ図柄を狙わせるような指示情報が報知される。そして、このような「チリリプ煽りナビ」では、図174Aに示すように、内部当籤が「F_確チリリプ」である場合には、逆押し時に略称「2連チリリプ」に係る図柄組合せが表示され、内部当籤役が「F_1確チリリプ」である場合には、順押し時に略称「2連チリリプ」に係る図柄組合せが表示されることになる。 Further, in this example, if the first stage flag conversion lottery is won and the lottery result of the second stage flag conversion lottery is a non-win, the sub control board 72 (sub CPU 201) As shown in , a navigation called ``Chirilip inciting navigation'' is performed. In addition, in the "Chirilip inciting navigation", when the internal winning combination "F_sure chirilip" is determined, instruction information is notified to the player to make him aim for the chili symbol by pushing backwards. On the other hand, in the "Chirilip Inciting Navi", when the internal winning combination "F_1 Guaranteed Chirilip" is determined, instruction information is notified to the player to make him aim for the Chirilip symbol by pressing in order. In such a "Chirilip inciting navigation", as shown in FIG. 174A, if the internal winning is "F_sure chirilip", a symbol combination related to the abbreviation "double chirilip" is displayed at the time of the reverse push, If the internal winning combination is "F_1 Guaranteed Chirilip", a symbol combination related to the abbreviation "Double Chirilip" will be displayed at the time of sequential pressing.

また、この例において、1段階目及び2段階目のフラグ変換抽籤の両方に当籤した場合には、副制御基板72(サブCPU201)は、図175Bに示すように、「チリリプ揃いナビ」と称するナビを行う。なお、「チリリプ揃いナビ」では、内部当籤役「F_確チリリプ」が決定されている場合、遊技者に対して順押しでチリ図柄を狙わせるような指示情報が報知される。一方、「チリリプ揃いナビ」では、内部当籤役「F_1確チリリプ」が決定されている場合、遊技者に対して逆押しでチリ図柄を狙わせるような指示情報が報知される。そして、このような「チリリプ揃いナビ」では、図174Aに示すように、内部当籤が「F_確チリリプ」である場合には、順押し時に略称「3連チリリプ」に係る図柄組合せが表示され、内部当籤役が「F_1確チリリプ」である場合には、逆押し時に略称「3連チリリプ」に係る図柄組合せが表示されることになる。 Furthermore, in this example, if both the first and second stage flag conversion drawings are won, the sub control board 72 (sub CPU 201) will call the "Chirilip matching navigation" as shown in FIG. 175B. Perform navigation. In addition, in the "Chirilip matching navigation", when the internal winning combination "F_sure chirilip" is determined, instruction information is notified to the player to make him aim for the chili symbol by pressing in order. On the other hand, in the "Chirilip Alignment Navigation", when the internal winning combination "F_1 Guaranteed Chirilip" is determined, instruction information is notified to the player to make him aim for the chili symbol by pressing backwards. In such a "Chirilip matching navigation", as shown in FIG. 174A, if the internal winning is "F_sure chirilip", a symbol combination related to the abbreviation "triple chirilip" is displayed when pressing the button in order, When the internal winning combination is "F_1 Guaranteed Chirilip", a symbol combination related to the abbreviation "Triple Chirilip" will be displayed at the time of the reverse push.

この例における、上述したフラグ変換抽籤の抽籤結果に基づく報知は、利益に影響を与えるものではない(フラグ変換抽籤自体は利益に影響を与えるものの、結果として表示される図柄組合せは利益に影響を与えない)ので、この例の上記報知動作は、メイン側(指示モニタ)では行わず、サブ側(表示装置11)でのみ行う。また、この例では、上述のように、「チリリプ揃いナビ」だけでなく、「チリリプ煽りナビ」も併せて行うことで、利益に影響しないナビを多様な態様でサブ側により制御することができる。その結果、遊技の興趣を向上させることができる。 In this example, the notification based on the lottery result of the flag conversion lottery described above does not affect profits (although the flag conversion lottery itself does affect profits, the symbol combinations displayed as a result do not affect profits. Therefore, the above notification operation in this example is not performed on the main side (instruction monitor) but only on the sub side (display device 11). In addition, in this example, as mentioned above, by performing not only "Chirilip-aligned navigation" but also "Chirilip-inciting navigation", navigation that does not affect profits can be controlled by the sub side in various ways. . As a result, the interest in the game can be improved.

[変形例3:フラグ間中及び非フラグ間中のベルナビ態様の別例]
上記第1実施形態のパチスロ1では、上述のように、リールの停止操作の情報と一義的に対応する数値を、指示モニタ(不図示)に表示することにより、メイン側での報知を行う。この際、図63A~63Dで説明したナビデータの対応関係が参照される。そして、上記第1実施形態では、BBフラグ間状態(RT5状態)中に「白7ナビ」や「青7ナビ」を行うが、「ベルナビ」などを行わない例を説明したが、本発明はこれに限定されない。BBフラグ間状態(RT5)中に、「白7ナビ」や「青7ナビ」以外に「ベルナビ」などを行う構成にしてもよい。
[Modification 3: Another example of the bell navigation mode between flags and between non-flags]
In the pachi-slot machine 1 of the first embodiment, as described above, notification is performed on the main side by displaying a numerical value that uniquely corresponds to information on a reel stop operation on an instruction monitor (not shown). At this time, the correspondence relationships of navigation data explained in FIGS. 63A to 63D are referred to. In the first embodiment, an example was explained in which "White 7 Navi" and "Blue 7 Navi" are performed during the BB flag state (RT5 state), but "Bel Navi" etc. are not performed. It is not limited to this. During the BB flag state (RT5), in addition to "White 7 Navi" and "Blue 7 Navi", "Bel Navi" or the like may be configured.

この場合、指示モニタに表示する数値は、BBフラグ間状態中と非BBフラグ間状態中とで互いに異ならせることとしてもよい。ここで、図176A及び176Bに、変形例3における、BBフラグ間状態中にメイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す。なお、図176Aは、RT5状態中(BB1フラグ間)における、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す図であり、図176Bは、RT5状態中(BB2フラグ間)における、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す図である。 In this case, the numerical values displayed on the instruction monitor may be different between the BB flag state and the non-BB flag state. Here, FIGS. 176A and 176B show the correspondence between the notification (navigation) performed on the main side and the notification (navigation) performed on the sub side during the BB flag state in Modification 3. Note that FIG. 176A is a diagram showing the correspondence between the notification (navigation) performed on the main side and the notification (navigation) performed on the sub side during the RT5 state (between BB1 flags), and FIG. (Between BB2 flags) is a diagram showing the correspondence between notification (navigation) performed on the main side and notification (navigation) performed on the sub side.

また、この例において、非BBフラグ間状態中にメイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係は、上記第1実施形態と同様である(図63A及び63B参照)。それゆえ、非BBフラグ間状態において「ベルナビ」が行われる場合、指示モニタには「1」~「3」の数値(押し順役第2指示情報)が表示される。 Further, in this example, the correspondence between the notification (navigation) performed on the main side and the notification (navigation) performed on the sub side during the non-BB flag state is the same as in the first embodiment (Figs. 63A and 63B reference). Therefore, when "BelNavi" is performed in the non-BB flag state, a numerical value of "1" to "3" (second push order instruction information) is displayed on the instruction monitor.

この例では、図176A及び176Bに示すように、BBフラグ間状態において「ベルナビ」が行われる場合、指示モニタに「12」~「14」の数値(押し順役第1指示情報)が表示される。なお、本発明はこれに限定されず、BBフラグ間状態において「ベルナビ」が行われる場合に、指示モニタに表示される数値は適宜変更することができる。なお、この例において、表示装置11を用いて行うサブ側のナビは、BBフラグ間状態及び非BBフラグ間状態の両方において共通のものが設けられていてもよい。 In this example, as shown in FIGS. 176A and 176B, when "BelNavi" is performed in the state between BB flags, the numerical values "12" to "14" (first instruction information for pressing order) are displayed on the instruction monitor. Ru. Note that the present invention is not limited to this, and when "BelNavi" is performed in the state between BB flags, the numerical value displayed on the instruction monitor can be changed as appropriate. In this example, the sub-side navigation performed using the display device 11 may be common to both the BB flag state and the non-BB flag state.

[変形例4:特典付与の別例]
上記第1実施形態のパチスロ1では、メイン側で行われるフラグ変換抽籤の結果に基づいて報知内容が制御されるので、報知に従い停止操作を行った場合には表示される図柄組合せが異なる。すなわち、上記第1実施形態では、メイン側で行われるフラグ変換抽籤の結果に基づいて特典を付与するか否かが決定される例を説明したが、本発明はこれに限定されない。例えば、メイン側(主制御基板71)において、実際に表示された図柄組合せに基づいて特典を付与する構成にしてもよい。
[Modification 4: Another example of granting benefits]
In the pachi-slot machine 1 of the first embodiment, the notification contents are controlled based on the result of the flag conversion lottery performed on the main side, so when a stop operation is performed according to the notification, the displayed symbol combinations are different. That is, in the first embodiment described above, an example has been described in which it is determined whether or not to provide a benefit based on the result of the flag conversion lottery performed on the main side, but the present invention is not limited to this. For example, the main side (main control board 71) may be configured to award benefits based on the symbol combinations actually displayed.

この場合、主制御基板71(メインCPU101)は、フラグ変換抽籤の結果に応じて行われる報知に従って所定の図柄組合せが表示された場合には、特典を付与し、報知に従わなかった場合には、所定の図柄組合せが表示されても特典を付与しない構成にしてもよい。上記第1実施形態のパチスロ1では、押し順に応じて表示される図柄組合せが異なるが、遊技者が報知を無視して停止操作を行ってしまった場合にも、略称「3連チリリプ」に係る図柄組合せ等の特別な図柄組合せが表示されてしまう可能性がある。それゆえ、この例では、報知を無視して特別な図柄組合せが表示されたとしても、特典を付与することなく、報知に従って特別な図柄組合せが表示された場合に限り、特典を付与するようにしてもよい。 In this case, the main control board 71 (main CPU 101) provides a benefit when a predetermined symbol combination is displayed according to the notification made according to the result of the flag conversion lottery, and when the notification is not followed. , a configuration may be adopted in which no benefits are given even if a predetermined symbol combination is displayed. In the Pachislot 1 of the first embodiment, the symbol combinations displayed differ depending on the order in which the symbols are pressed. There is a possibility that special symbol combinations such as symbol combinations may be displayed. Therefore, in this example, even if a special symbol combination is displayed ignoring the notification, no benefit will be given, and the benefit will be granted only if the special symbol combination is displayed according to the notification. It's okay.

[変形例5:利益(特典)に影響を与えない報知制御の別例]
上記変形例1(図174A及び174B参照)のパチスロ1では、利益に影響を与える報知を行うか否かは、メイン側での報知抽籤(フラグ変換抽籤)により決定され、利益に影響を与えない報知を行うか否かは、サブ側での報知抽籤で決定される例を説明した。そして、この利益に影響を与えない報知の一例として、前兆遊技中に略称「リーチ目リプ」に係る図柄組合せを表示するための報知を行う例を説明したが、利益に影響を与えない報知は、この例に限定されるものではない。
[Modification 5: Another example of notification control that does not affect profits (benefits)]
In Pachislot 1 of the above modification 1 (see FIGS. 174A and 174B), whether or not to perform notifications that affect profits is determined by notification lottery (flag conversion lottery) on the main side, and does not affect profits. An example has been described in which whether or not to notify is determined by notification lottery on the sub side. As an example of notification that does not affect profits, we have explained an example in which a notification is made to display a symbol combination related to the abbreviation "Reach Eye Reply" during a precursor game, but notifications that do not affect profits are , but is not limited to this example.

近年のパチスロでは、停止操作の順序に応じて遊技ロックを行い易い(難い)状態に遷移させることがある。例えば、「左、中、右」の押し順である場合に遊技ロックを行い易い状態に遷移し、「右、中、左」の押し順である場合に遊技ロックを行い難い状態に遷移することがある。このようなパチスロでは、押し順を報知することで、遊技ロックを行い易い(難い)状態に遷移させることができる。しかしながら、遊技ロックを行うか否かが利益に対して影響を与える場合には、この報知をメイン側で制御する必要がある。なお、遊技ロックを行うか否かが利益に対して影響を与えない場合には、この報知をサブ側で制御してもよい。 In recent pachi-slot machines, the game may be changed to a state where it is easy (or difficult) to lock the game depending on the order of the stop operations. For example, if the pressing order is "left, middle, right", the game can be easily locked, and if the pressing order is "right, middle, left", it can be difficult to lock the game. There is. In such pachi-slot machines, by notifying the push order, it is possible to transition to a state where it is easy (or difficult) to lock the game. However, if whether or not to lock the game affects profits, it is necessary to control this notification on the main side. In addition, if the profit is not affected by whether or not the game is locked, this notification may be controlled by the sub side.

また、遊技ロックを行うか否かが利益に対して影響を与える場合としては、例えば、遊技ロックが行われることで、ART抽籤に当籤するといった場合が考えられる。一方、遊技ロックを行うか否かが利益に対して影響を与えない場合は、遊技ロックを演出として行う場合である。例えば、利益(特典)を付与することが決まっている前兆遊技中に遊技ロックを頻繁に行うようにすることにより、この後の遊技において利益が付与されることを演出で示すことが可能になる。 Furthermore, an example of a case in which whether or not a game lock is performed has an effect on profits is a case where the game lock results in a winning in the ART lottery. On the other hand, if the profit is not affected by whether or not the game lock is performed, the game lock is performed as an effect. For example, by frequently locking the game during a premonitory game in which it is decided that a profit (privilege) will be awarded, it becomes possible to indicate in the performance that a profit will be awarded in the subsequent game. .

ここで、図177A及び117Bを参照して、変形例5における、押し順とロック状態とを対応付ける構成例を説明する。なお、図177Aは、押し順とロック状態との対応関係を示す図であり、図177Bは、遊技ロックによる利益への影響の有無と、報知態様との関係を示す図である。 Here, with reference to FIGS. 177A and 117B, a configuration example in which the pressing order and the locked state are associated with each other in modification example 5 will be described. Note that FIG. 177A is a diagram showing the correspondence between the push order and the lock state, and FIG. 177B is a diagram showing the relationship between the presence or absence of an influence on profits due to game lock and the notification mode.

図177Aに示す例では、内部当籤役「F_維持リプA」が決定された時に「左、中、右」の押し順で停止操作が行われると、ロック状態が「0」(ロックし難い状態)から「1」(ロックし易い状態)に遷移し、「左、右、中」、「中、左、右」又は「中、右、左」の押し順で停止操作が行われると、現在のロック状態が維持され、「右、左、中」又は「右、中、左」の押し順で停止操作が行われると、ロック状態が「1」から「0」に遷移する。また、内部当籤役「F_維持リプB」が決定された時には、「中、左、右」の押し順で停止操作が行われると、ロック状態が「0」(ロックし難い状態)から「1」(ロックし易い状態)に遷移し、それ以外の押し順で停止操作が行われると、現在のロック状態が維持される。 In the example shown in FIG. 177A, when the internal winning combination "F_Keep Reply A" is determined and the stop operation is performed in the pressing order of "left, middle, right", the lock state is "0" (a state that is difficult to lock). ) to "1" (easy to lock state), and if the stop operation is performed in the pressing order of "Left, Right, Center", "Center, Left, Right" or "Center, Right, Left", the current The locked state is maintained, and when the stop operation is performed in the pressing order of "right, left, middle" or "right, middle, left", the locked state changes from "1" to "0". Also, when the internal winning combination "F_Keep Rip B" is determined, if the stop operation is performed in the order of pressing "middle, left, right", the lock state will change from "0" (difficult to lock) to "1". ” (state where it is easy to lock), and if a stop operation is performed in any other pressing order, the current locked state is maintained.

なお、図117Aに示す例では、説明を単純にするために、ロック状態を「0(ロックし難い状態)」及び「1(ロックし易い状態)」の2段階にする例を説明するが、本発明はこれに限定されない。例えば、3段階以上のロック状態を設けてもよい。また、この場合には、ロック状態が1段階ずつ遷移するのではなく、多段階を1回で遷移する構成にしてもよい。 Note that in the example shown in FIG. 117A, in order to simplify the explanation, an example will be described in which the lock state is set to two levels, "0 (state that is difficult to lock)" and "1 (state that is easy to lock)". The present invention is not limited to this. For example, three or more levels of lock states may be provided. Further, in this case, the lock state may not be changed one step at a time, but may be configured to change multiple steps at once.

そして、この例では、図117Bに示すように、遊技ロックが利益に影響を与える場合には、報知を行うか否かの報知抽籤をメイン(主制御基板71)側で行うとともに、その抽籤結果に基づいてメイン側及びサブ側の両方で所定の押し順を報知する。一方、遊技ロックが利益に影響を与えない場合には、報知を行うか否かの報知抽籤をサブ(副制御基板72)側で行うとともに、その抽籤結果に基づいてサブ側で所定の押し順を報知する。 In this example, as shown in FIG. 117B, if the game lock affects profits, a notification lottery is performed on the main (main control board 71) side to determine whether or not to notify, and the lottery result is Based on this, a predetermined pressing order is notified on both the main side and the sub side. On the other hand, if the game lock does not affect the profit, the sub (sub control board 72) side performs a notification lottery to decide whether to notify or not, and based on the lottery result, the sub side selects a predetermined push order. Notify.

なお、パチスロとしては、遊技の全期間にわたり遊技ロックが利益に影響を与えるパチスロもあれば、遊技の全期間にわたり遊技ロックが利益に影響を与えないパチスロもある。また、パチスロとしては、遊技の所定期間では遊技ロックが利益に影響を与えるが、遊技の特定期間では遊技ロックが利益に影響を与えないパチスロもある。それゆえ、遊技ロックが利益に影響を与える期間では、報知を行うか否かの報知抽籤をメイン側で行い、その抽籤結果に基づいてメイン側及びサブ側の両方で所定の押し順を報知し、一方、遊技ロックが利益に影響を与えない期間では、報知を行うか否かの報知抽籤をサブ側で行い、その抽籤結果に基づいてサブ側で所定の押し順を報知するようにしてもよい。 Note that some pachislot machines have game locks that affect profits over the entire gaming period, while other pachislots have game locks that do not affect profits over the entire gaming period. Furthermore, there is also a pachislot machine in which the game lock affects profits during a predetermined period of play, but the game lock does not affect profits during a specific period of play. Therefore, during the period when the game lock affects profits, a notification lottery is conducted on the main side to decide whether or not to notify, and based on the lottery result, the predetermined push order is announced on both the main side and the sub side. On the other hand, in a period where the game lock does not affect profits, the sub-side may conduct a notification lottery to decide whether or not to make notifications, and the sub-side may notify the predetermined push order based on the lottery result. good.

なお、遊技ロックの制御は、通常、メイン側(主制御基板71)で行われるので、図117Aに示す押し順に応じてロック状態を遷移する機能は、主制御基板71に設けられる。すなわち、主制御基板71は、検出した停止操作の順序に基づいてロック状態を設定するロック状態設定手段、ロック状態設定手段が設定したロック状態に応じた確率で遊技ロックを行うか否かを抽籤により決定する遊技ロック判定手段、及び、遊技ロック判定手段が遊技ロックを行うと判定すると、遊技の進行を一時的に停止するロック実行手段、としても機能する。また、主制御基板71及び/又は副制御基板72は、遊技ロックし易い(し難い)ロック状態をロック状態設定手段が設定する際に、押し順を報知するか否かの報知抽籤を行う報知抽籤手段、及び、報知抽籤手段の抽籤結果に基づいて所定の押し順を報知する報知手段としても機能する。 Note that since the control of the game lock is normally performed on the main side (main control board 71), the main control board 71 is provided with a function of changing the lock state according to the pressing order shown in FIG. 117A. That is, the main control board 71 has a lock state setting means that sets the lock state based on the order of the detected stop operations, and a random determination as to whether or not to lock the game with a probability according to the lock state set by the lock state setting means. When the game lock determining means determines to lock the game, it also functions as a lock executing means that temporarily stops the progress of the game. In addition, the main control board 71 and/or the sub-control board 72 performs a notification lottery to determine whether or not to notify the push order when the lock state setting means sets a lock state in which it is easy (or difficult) to lock the game. It also functions as a lottery means and a notification means for notifying a predetermined pressing order based on the lottery result of the notification lottery means.

[変形例6:通常ARTやCTの終了条件の別例]
通常ARTやCTの終了条件は、上記第1実施形態で説明した例に限定されず、任意の終了条件を採用することができる。例えば、通常ART中やCT中に付与されたメダルの枚数、通常ART中やCT中の単位遊技の消化回数、通常ART中やCT中に行われた遊技者にとって有利な情報の報知の回数、所定ゲーム数(例えば50ゲーム)を1セットとする場合のセット数、1セット終了時の継続率等の終了条件を採用することができる。
[Modification 6: Another example of termination conditions for normal ART and CT]
The termination conditions for normal ART and CT are not limited to the example described in the first embodiment, and any termination condition may be adopted. For example, the number of medals awarded during normal ART or CT, the number of unit games played during normal ART or CT, the number of times information advantageous to the player is notified during normal ART or CT, End conditions such as the number of sets in which a predetermined number of games (for example, 50 games) is defined as one set, and the continuation rate at the end of one set can be adopted.

また、通常ART中やCT中に付与されたメダルの枚数の計数手法としては、例えば、単位遊技において払い出されたメダルの枚数を計数する手法を採用してもよいし、単位遊技において払い出されたメダルの枚数から当該単位遊技に用いられたメダルのベット(掛け)枚数を減算した差枚数(純増枚数)を計数する手法を採用してもよい。また、通常ART中やCT中に付与されたメダルの枚数の計数手法としては、実際に増加したメダルに基づき算出する手法(実値による算出)を採用してもよいし、実際に増加したか否かに関わらず、報知に従った場合に増加する予定のメダルの枚数に基づき算出する手法(理想値による算出)を採用してもよい。 Further, as a method for counting the number of medals awarded during normal ART or CT, for example, a method of counting the number of medals paid out in a unit game may be adopted, or a method of counting the number of medals paid out in a unit game may be adopted. A method may be adopted in which the difference number (net increase number) is calculated by subtracting the bet (bet) number of medals used in the unit game from the number of medals played. In addition, as a method for counting the number of medals awarded during normal ART or CT, a method of calculating based on the actual increase in medals (calculation based on actual value) may be adopted, or a method of calculating based on the actual increase in medals may be used. Regardless of whether or not this is the case, a method of calculating based on the number of medals that is expected to increase if the notification is followed (calculation based on an ideal value) may be adopted.

また、内部当籤役の種別によって、付与されたメダルの枚数を増加しない構成、すなわち、付与されたメダルの枚数の終了条件となるメダルの枚数又は差枚数にはカウントしない構成を採用してもよい。例えば、内部当籤役として決定される確率が低い一部の役(レア役)や、停止操作のタイミングに応じて図柄組合せの表示/非表示が切り替わる役などが内部当籤役として決定されたとしても、付与されたメダルの枚数の増減(カウント)を行わないようにしてもよい。 Furthermore, depending on the type of internal winning combination, a configuration may be adopted in which the number of awarded medals is not increased, that is, a configuration in which the number of awarded medals is not counted in the number of medals or the difference number that is the end condition for the number of awarded medals. . For example, even if some roles (rare roles) that have a low probability of being determined as internal winning combinations, or roles whose symbol combinations are displayed or hidden depending on the timing of the stop operation are determined as internal winning combinations, , the number of awarded medals may not be increased or decreased (counted).

[変形例7]
また、上記第1実施形態及び各種変形例では、遊技機としてパチスロを例に挙げて説明したが、本発明はこれに限定されない。上記第1実施形態及び各種変形例で採用したリール制御に係る特徴や設定変更及び確認に係る特徴などのパチスロ1に特有の特徴以外の特徴は、「パチンコ」と呼ばれる遊技機にも適用可能であり、同様の効果が得られる。例えば、チェックサムの生成及び判定処理、メインCPU101専用命令コードを使用した各種処理(Qレジスタを用いたアドレスの指定処理、ソフトタイマーの更新処理、7セグLED駆動処理、通信データの生成格納処理等)、規定外ROM領域及び規定外RAM領域を使用した各種処理などの特徴は、「パチンコ」にも適用可能である。
[Modification 7]
Furthermore, in the first embodiment and the various modified examples described above, pachi-slot was used as an example of the gaming machine, but the present invention is not limited thereto. The features other than the features unique to Pachislot 1, such as the features related to reel control and the features related to setting changes and confirmations, adopted in the first embodiment and the various modifications described above, can also be applied to the gaming machine called "Pachinko". Yes, the same effect can be obtained. For example, checksum generation and determination processing, various processing using instruction codes dedicated to the main CPU 101 (address specification processing using the Q register, soft timer update processing, 7-segment LED drive processing, communication data generation and storage processing, etc.) ), various processing using non-standard ROM areas and non-standard RAM areas, etc., can also be applied to "Pachinko".

<主制御基板及び副制御基板が有する各種機能>
以上、本発明に係るパチスロ1の第1実施形態及び各種変形例について説明した。ここで、本発明の第1実施形態及び上記各種変形例に係るパチスロ1の主制御基板71(主制御回路90,メインCPU101)及び副制御基板72(副制御回路200,サブCPU201)が有する各種機能をまとめて説明する。
<Various functions of the main control board and sub-control board>
The first embodiment and various modifications of the pachi-slot machine 1 according to the present invention have been described above. Here, various types included in the main control board 71 (main control circuit 90, main CPU 101) and sub-control board 72 (sub-control circuit 200, sub-CPU 201) of the pachi-slot machine 1 according to the first embodiment of the present invention and the above-mentioned various modifications. Let's summarize the functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板72は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to a start switch 79 and a stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 72 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、通常ART中に内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定されると、フラグ変換抽籤を行い、このフラグ変換抽籤の結果やその他の内部当籤役に基づくCT抽籤に当籤すると、通常ARTの継続期間を延長するCTを開始する。それゆえ、主制御基板71は、変換抽籤手段及び上乗せ遊技開始手段としても機能する。 In addition, when the internal winning combination “F_KichiriRip” or “F_1KiChiRip” is determined during the normal ART, the main control board 71 performs a flag conversion lottery, and displays the results of this flag conversion lottery and other internal winning combinations. If you win the CT lottery based on , you will start CT that extends the duration of normal ART. Therefore, the main control board 71 also functions as a conversion lottery means and an additional game starting means.

また、主制御基板71は、CT中に内部当籤役に応じて通常ARTの継続期間を示すARTゲーム数を上乗せ(延長)する。具体的には、主制御基板71は、サブフラグ「サボテン」、「弱チェリー」又は「強チェリー」に対応する内部当籤役が決定された場合に、通常ARTのARTゲーム数を所定量上乗せし、サブフラグ「3連チリリプ(3連チリリプA又は3連チリリプB)」に対応する内部当籤役が決定された場合に、通常ARTのARTゲーム数を特定量上乗せする。さらに、主制御基板71は、サブフラグ「3連チリリプ」に基づくARTゲーム数の上乗せが行われた回数が、CTの1セットの基本ゲーム数である8回を超える9回以上になると、上乗せ1回あたりの上乗せ量を増加する。それゆえ、主制御基板71は、上乗せ制御手段としても機能する。 Further, the main control board 71 adds (extends) the number of ART games indicating the duration of the normal ART according to the internal winning combination during the CT. Specifically, when the internal winning combination corresponding to the sub-flag "Cactus", "Weak Cherry", or "Strong Cherry" is determined, the main control board 71 adds the number of ART games of the normal ART by a predetermined amount, When the internal winning combination corresponding to the sub-flag "Triple Chirilip (Triple Chirilip A or Triple Chirilip B)" is determined, the number of ART games of the normal ART is added by a specific amount. Furthermore, the main control board 71 controls the number of ART game additions based on the sub-flag "3 consecutive chirilips" to be 9 or more times, which exceeds 8 times, which is the basic number of games in one set of CT. Increase the amount of extra per session. Therefore, the main control board 71 also functions as additional control means.

また、主制御基板71は、CT中にARTゲーム数が上乗せされない遊技の回数を、CTゲーム数カウンタを用いて計数し、CTゲーム数カウンタが「8」を計数すると、CTを終了する。このとき、サブフラグEX「3連チリリプ」が当籤(すなわち、フラグ変換抽籤に当籤)すると、主制御基板71は、1セット8回(8ゲーム)のCT遊技を再セットする(CTゲーム数カウンタの値を初期値に戻す)。それゆえ、主制御基板71は、計数手段及び上乗せ遊技終了手段としても機能する。 Further, the main control board 71 counts the number of games in which the number of ART games is not added during the CT using a CT game number counter, and when the CT game number counter counts "8", ends the CT. At this time, if the sub-flag EX "3 consecutive chirippu" is won (that is, the flag conversion lottery is won), the main control board 71 resets the CT game of 8 times (8 games) in 1 set (the CT game number counter (return the value to its initial value). Therefore, the main control board 71 also functions as a counting means and an additional game ending means.

また、主制御基板71は、ボーナス役(内部当籤役「F_BB1」,「F_BB2」)が内部当籤役として決定されると、遊技状態をBBフラグ間状態(RT5状態)に移行させるとともに、BBフラグ間状態ではボーナスが作動するまで(ボーナス役が入賞するまで)ボーナス役を内部当籤役として持ち越す。それゆえ、主制御基板71は、ボーナス持越手段としても機能する。また、主制御基板71は、BBフラグ間状態においてボーナス役が入賞すると、ボーナスを作動させ、遊技状態をボーナス状態に移行させる。それゆえ、主制御基板71は、ボーナス開始手段及び有利遊技手段としても機能する。 Furthermore, when the bonus combination (internal winning combinations "F_BB1" and "F_BB2") is determined as an internal winning combination, the main control board 71 shifts the gaming state to the BB flag inter-state (RT5 state), and also causes the BB flag to In the interim state, the bonus winning combination is carried over as an internal winning combination until the bonus is activated (until the bonus winning combination is won). Therefore, the main control board 71 also functions as a bonus carryover means. Further, when a bonus combination is won in the BB flag state, the main control board 71 activates the bonus and shifts the gaming state to the bonus state. Therefore, the main control board 71 also functions as a bonus starting means and an advantageous gaming means.

また、主制御基板71は、図25に示すように、BBフラグ間状態において、ボーナス役と所定の内部当籤定役(「はずれ」、「F_特殊1」~「F_特殊3」)とが重複して決定されている場合には、ボーナス役に係る図柄組合せ(「C_BB1」,「C_BB2」)を表示可能となるように停止制御を行い、ボーナス役と所定の内部当籤役以外の内部当籤役とが重複して決定されている場合には、ボーナス役に係る図柄組合せを表示不可能となるように停止制御を行う。そして、BBフラグ間状態中にボーナス役に係る図柄組合せが表示可能な場合には、主制御基板71は、情報表示器6の指示モニタ(不図示)を制御して、ボーナス役を入賞させるための停止操作の態様を一義的に示す数値「10」又は「11」を表示してボーナス指示情報を報知する。一方、BBフラグ間状態中にボーナス役に係る図柄組合せが表示不可能な場合には、主制御基板71は、指示モニタに数値「10」及び「11」を表示(報知)しない。それゆえ、主制御基板71及び情報表示器6の指示モニタは、指示情報報知手段として機能する。 In addition, as shown in FIG. 25, the main control board 71 controls whether the bonus combination and a predetermined internal winning fixed combination (“Lose”, “F_Special 1” to “F_Special 3”) overlap in the BB flag state. If the symbol combinations related to the bonus combination ("C_BB1", "C_BB2") are determined to be displayed, stop control is performed so that the symbol combinations related to the bonus combination ("C_BB1", "C_BB2") can be displayed, and internal winning combinations other than the bonus winning combination and the predetermined internal winning combination are displayed. If these are determined in duplicate, stop control is performed so that the symbol combinations related to the bonus combination cannot be displayed. When the symbol combination related to the bonus combination can be displayed during the BB flag state, the main control board 71 controls the instruction monitor (not shown) of the information display 6 to win the bonus combination. The bonus instruction information is notified by displaying a numerical value "10" or "11" that uniquely indicates the mode of the stop operation. On the other hand, if the symbol combination related to the bonus combination cannot be displayed during the BB flag state, the main control board 71 does not display (notify) the numbers "10" and "11" on the instruction monitor. Therefore, the main control board 71 and the instruction monitor of the information display 6 function as instruction information notification means.

また、この際、主制御基板71は、ボーナス告知をした後に限り指示モニタを介して数値「10」又は「11」を報知する。具体的には、主制御基板71は、ボーナス役を持ち越していない状態でボーナス役を内部当籤役として決定すると、その後の遊技の回数を計数して、当該計数結果が所定回数になった後にボーナス役と所定の内部当籤役(「はずれ」、「F_特殊1」~「F_特殊3」)とが重複して決定されると、指示モニタを介して数値「10」又は「11」を報知する。それゆえ、主制御基板71は、ボーナス役を内部当籤役として決定してからの単位遊技の回数を計数する計数手段としても機能する。 Further, at this time, the main control board 71 notifies the numerical value "10" or "11" via the instruction monitor only after the bonus is announced. Specifically, when the main control board 71 determines the bonus combination as an internal winning combination without carrying over the bonus combination, it counts the number of subsequent games, and after the counting result reaches a predetermined number of times, the main control board 71 executes the bonus combination. When a winning combination and a predetermined internal winning combination (“Lose”, “F_Special 1” to “F_Special 3”) are determined to overlap, a numerical value “10” or “11” is announced via the instruction monitor. . Therefore, the main control board 71 also functions as a counting means for counting the number of unit games after the bonus combination is determined as an internal winning combination.

副制御基板72は、主制御基板71から受信した各種コマンドデータに基づいて遊技履歴を管理するとともに、遊技者からの登録操作を受け付けると、遊技を行う遊技者の登録を受け付ける。それゆえ、副制御基板72は、履歴管理手段及び登録受付手段として機能する。 The sub-control board 72 manages the game history based on various command data received from the main control board 71, and when it receives a registration operation from a player, it accepts the registration of a player who plays a game. Therefore, the sub-control board 72 functions as a history management means and a registration reception means.

また、本発明に係るパチスロ1は、遊技の進行に応じた演出を行う表示装置11と、表示装置11とは別個に設けられ、トップ画面221や遊技情報画面223,224,225などを含む複数の表示画面を表示するサブ表示装置18と、サブ表示装置18の表示部上に設けられたタッチセンサ19とを有し、副制御基板72は、表示装置11及びサブ表示装置18の動作を制御する。具体的には、副制御基板72は、遊技者の登録を受け付けている場合には、サブ表示装置18に遊技情報画面223,224,225を表示可能となるようにサブ表示装置18を制御し、遊技者の登録を受け付けていない場合には、サブ表示装置18に遊技情報画面223,224,225を表示不可能とするよう制御する。
それゆえ、副制御基板72は、制御手段としても機能する。
Furthermore, the pachi-slot machine 1 according to the present invention is provided with a display device 11 that performs effects according to the progress of the game, and a plurality of display devices that are provided separately from the display device 11 and include a top screen 221, game information screens 223, 224, 225, etc. The sub-control board 72 has a sub-display device 18 that displays a display screen, and a touch sensor 19 provided on the display section of the sub-display device 18. do. Specifically, when player registration is being accepted, the sub-control board 72 controls the sub-display device 18 so that the game information screens 223, 224, and 225 can be displayed on the sub-display device 18. , if the registration of the player is not accepted, the sub-display device 18 is controlled to be unable to display the game information screens 223, 224, and 225.
Therefore, the sub-control board 72 also functions as a control means.

また、主制御基板71は、遊技の結果に応じて様々な特典を付与するため、特典付与手段としても機能する。具体的には、主制御基板71は、有効ラインに沿って表示された図柄組合せに応じて特典を付与する。 Furthermore, the main control board 71 also functions as a benefit granting means, since it grants various benefits depending on the result of the game. Specifically, the main control board 71 grants benefits according to the symbol combinations displayed along the active line.

例えば、内部当籤役「F_3択ベル_1st」が決定された遊技において、略称「ベル」に係る図柄組合せが有効ライン上に表示されると、主制御基板71は、9枚のメダルを付与し、略称「ベルこぼし目」に係る図柄組合せが有効ライン上に表示されると、主制御基板71は、0枚のメダルを付与する。また、例えば、内部当籤役「F_確チリリプ」が決定された遊技において、略称「3連チリリプ」又は略称「リプレイ」に係る図柄組合せが有効ライン上に表示されると、主制御基板71は、再遊技の作動という同一の特典を付与する。また、主制御基板71は、有効ラインに沿って表示された図柄組合せではなく、フラグ変換抽籤の結果に基づいても特典を付与する。例えば、主制御基板71は、内部当籤役「F_確チリリプ」が決定されるとフラグ変換抽籤を行い、フラグ変換抽籤に当籤すると、CT抽籤に当籤するなどの特典を付与する。 For example, in a game in which the internal winning combination "F_3 selection Bell_1st" is determined, when a symbol combination related to the abbreviation "Bell" is displayed on the active line, the main control board 71 awards nine medals, When the symbol combination related to the abbreviation "Bell Kokomi" is displayed on the active line, the main control board 71 awards 0 medals. Further, for example, in a game in which the internal winning combination "F_Koku Chirilip" is determined, when a symbol combination related to the abbreviation "Triple Chirilip" or the abbreviation "Replay" is displayed on the active line, the main control board 71 Grants the same benefit of replay activation. Furthermore, the main control board 71 also awards benefits based on the result of flag conversion lottery rather than the symbol combinations displayed along the active line. For example, the main control board 71 performs a flag conversion lottery when the internal winning combination "F_KokuchiriRip" is determined, and if the flag conversion lottery is won, it provides benefits such as winning the CT lottery.

また、副制御基板72は、表示装置11を介して停止操作の態様に応じた演出を実行する。それゆえ、副制御基板72及び表示装置11は、演出実行手段としても機能する。この際、有効ラインに沿って表示された図柄組合せによって付与する特典が異なる場合には、主制御基板71は、指示モニタを介して遊技者にとって有利な停止操作の態様を一義的に示す情報を報知し、有効ラインに沿って表示された図柄組合せによって付与する特典が同一である場合には、遊技者にとって有利な停止操作の態様を報知しない。これに対して、副制御基板72は、表示された図柄組合せによって付与する特典が同一/異なるかに関係なく、停止操作の順序を示す演出を実行する。 Further, the sub-control board 72 executes an effect according to the mode of the stop operation via the display device 11. Therefore, the sub-control board 72 and the display device 11 also function as effect execution means. At this time, if the benefits to be given differ depending on the symbol combinations displayed along the active line, the main control board 71 transmits information that uniquely indicates the mode of the stop operation that is advantageous to the player via the instruction monitor. If the bonuses to be given depending on the symbol combinations displayed along the active line are the same, the mode of the stop operation that is advantageous to the player is not notified. On the other hand, the sub-control board 72 executes an effect indicating the order of the stop operations, regardless of whether the privileges to be given depending on the displayed symbol combinations are the same or different.

また、主制御基板71は、CTを開始するか否かのCT抽籤を行い、CT抽籤に当籤した場合には、当籤してから例えば所定回数の前兆遊技が行われた後にCTを開始する。それゆえ、主制御基板71は、有利状態抽籤手段及び有利状態開始手段としても機能する。さらに、この際、CT前兆遊技中に内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定されると、副制御基板72は、サブ側でのフラグ変換抽籤を行う。それゆえ、副制御基板72は、報知抽籤手段としても機能する。 Further, the main control board 71 performs a CT lottery to determine whether or not to start the CT, and when the CT lottery is won, the CT is started after, for example, a predetermined number of portent games have been played after the winning. Therefore, the main control board 71 also functions as an advantageous state lottery means and an advantageous state starting means. Furthermore, at this time, when the internal winning combination "F_sure bet" or "F_1 sure win" is determined during the CT precursor game, the sub control board 72 performs flag conversion lottery on the sub side. Therefore, the sub-control board 72 also functions as a notification lottery means.

また、本発明に係るパチスロ1では、フラグ変換抽籤の結果に基づいて、主制御基板71は特典を付与するとともに、主制御基板71及び副制御基板72は、指示モニタ及び表示装置11を介して押し順を報知する。それゆえ、主制御基板71は、特典付与手段としても機能する。また、主制御基板71、副制御基板72、指示モニタ及び表示装置11は、報知手段としても機能する。 Furthermore, in the pachi-slot machine 1 according to the present invention, the main control board 71 gives a privilege based on the result of the flag conversion lottery, and the main control board 71 and the sub-control board 72 Notify the pressing order. Therefore, the main control board 71 also functions as a privilege granting means. Moreover, the main control board 71, the sub-control board 72, the instruction monitor, and the display device 11 also function as a notification means.

さらに、本発明に係るパチスロ1では、主制御基板71(主制御回路90、メインCPU101)は、遊技動作全般に渡って、各種制御処理を行う。それゆえ、主制御基板71は演算制御手段としても機能する。また、本発明に係るパチスロ1では、主制御基板71(主制御回路90、メインCPU101)は、以下に示す各種処理の実行手段としても機能する。 Furthermore, in the pachi-slot machine 1 according to the present invention, the main control board 71 (main control circuit 90, main CPU 101) performs various control processes over the entire gaming operation. Therefore, the main control board 71 also functions as an arithmetic control means. Furthermore, in the pachi-slot machine 1 according to the present invention, the main control board 71 (main control circuit 90, main CPU 101) also functions as means for executing various processes described below.

主制御基板71(主制御回路90、メインCPU101)は、電断発生時のチェックサム生成処理(図77参照)及び電源復帰時のサムチェック処理(図79及び図80参照)を行う。それゆえ、主制御基板71はサム値算出手段、サム値減算手段及びサム値判定手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs a checksum generation process when a power outage occurs (see FIG. 77) and a sum check process when the power is restored (see FIGS. 79 and 80). Therefore, the main control board 71 also functions as a sum value calculation means, a sum value subtraction means, and a sum value determination means.

主制御基板71(主制御回路90、メインCPU101)は、入賞検索処理(図145参照)を行う。それゆえ、主制御基板71は、特典付与判定手段及び入賞役決定手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs a winning search process (see FIG. 145). Therefore, the main control board 71 also functions as a privilege award determining means and a winning combination determining means.

主制御基板71(主制御回路90、メインCPU101)は、通信データ送信処理(図158の割込処理中のS904)を行う。それゆえ、主制御基板71は、データ送信手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs communication data transmission processing (S904 during interrupt processing in FIG. 158). Therefore, the main control board 71 also functions as a data transmission means.

主制御基板71(主制御回路90、メインCPU101)は、設定変更確認処理(図68参照)を行う。それゆえ、主制御基板71は設定変更確認手段、開始時コマンド生成手段及び終了時コマンド生成手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs a setting change confirmation process (see FIG. 68). Therefore, the main control board 71 also functions as a setting change confirmation means, a start command generation means, and an end command generation means.

主制御基板71(主制御回路90、メインCPU101)は、通信データ格納処理(図72参照)及び通信データポインタ更新処理(図74参照)を行う。それゆえ、主制御基板71は、通信データ生成手段及び通信データ生成格納手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs communication data storage processing (see FIG. 72) and communication data pointer update processing (see FIG. 74). Therefore, the main control board 71 also functions as communication data generation means and communication data generation and storage means.

主制御基板71(主制御回路90、メインCPU101)は、7セグLED駆動処理(図159参照)を行う。それゆえ、主制御基板71は、7セグLED駆動手段、LED駆動制御手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs 7-segment LED drive processing (see FIG. 159). Therefore, the main control board 71 also functions as a 7-segment LED drive means and an LED drive control means.

主制御基板71(主制御回路90、メインCPU101)は、遊技復帰処理(図68参照)を行う。それゆえ、主制御基板71は、遊技復帰手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs a game return process (see FIG. 68). Therefore, the main control board 71 also functions as a game return means.

主制御基板71(主制御回路90、メインCPU101)は、メダル受付・スタートチェック処理(図83参照)を行う。それゆえ、主制御基板71は、遊技開始判定手段及び設定確認手段(S233)としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs medal reception/start check processing (see FIG. 83). Therefore, the main control board 71 also functions as a game start determination means and a setting confirmation means (S233).

主制御基板71(主制御回路90、メインCPU101)は、メダル投入チェック処理(図87参照)を行う。それゆえ、主制御基板71は、遊技媒体受付状態判別手段(S255~S258)としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs a medal insertion check process (see FIG. 87). Therefore, the main control board 71 also functions as a game medium acceptance state determining means (S255 to S258).

主制御基板71(主制御回路90、メインCPU101)は、1.1172msec周期で割込処理(図158参照)を繰り返し実行する。それゆえ、主制御基板71は、割込処理実行手段、定周期処理手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) repeatedly executes the interrupt process (see FIG. 158) at a cycle of 1.1172 msec. Therefore, the main control board 71 also functions as an interrupt processing execution means and a periodic processing means.

主制御基板71(主制御回路90、メインCPU101)は、電源投入時処理(図64参照)を行う。それゆえ、主制御基板71は、電源復帰処理実行手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs power-on processing (see FIG. 64). Therefore, the main control board 71 also functions as a power recovery processing execution means.

主制御基板71(主制御回路90、メインCPU101)は、内部抽籤処理(図92参照)を行う。それゆえ、主制御基板71は、内部抽籤手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs internal lottery processing (see FIG. 92). Therefore, the main control board 71 also functions as an internal lottery means.

主制御基板71(主制御回路90、メインCPU101)は、図柄設定処理(図97参照)を行う。それゆえ、主制御基板71は、内部当籤役生成手段(S321)、フラグテーブル展開手段,当籤フラグテーブル展開手段(S324)、フラグ格納領域指定手段,当籤フラグ格納領域指定手段(S329)及びフラグデータ格納手段,当籤フラグデータ格納手段(S330)としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs symbol setting processing (see FIG. 97). Therefore, the main control board 71 includes internal winning combination generation means (S321), flag table development means, winning flag table development means (S324), flag storage area designation means, winning flag storage area designation means (S329), and flag data. It also functions as a storage means and a winning flag data storage means (S330).

主制御基板71(主制御回路90、メインCPU101)は、図柄コード取得処理(図28参照)を行う。それゆえ、主制御基板71は、入賞フラグ格納領域指定手段(S648)及び図柄コード格納領域設定手段(S650)としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs symbol code acquisition processing (see FIG. 28). Therefore, the main control board 71 also functions as winning flag storage area designating means (S648) and symbol code storage area setting means (S650).

主制御基板71(主制御回路90、メインCPU101)は、リール停止制御処理(図139参照)を行う。それゆえ、主制御基板71は、停止操作検出結果取得手段(S714)及び停止制御データ格納領域設定手段(図139中のソースコード「LDQ IX,wR1_CTRL-(wR2_CTRL-wR1_CTRL)」)としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs reel stop control processing (see FIG. 139). Therefore, the main control board 71 also functions as a stop operation detection result acquisition means (S714) and a stop control data storage area setting means (source code "LDQ IX, wR1_CTRL-(wR2_CTRL-wR1_CTRL)" in FIG. 139). .

主制御基板71(主制御回路90、メインCPU101)は、引込優先順位取得処理(図134及び図135参照)を行う。それゆえ、主制御基板71は、優先停止図柄決定手段、任意役対応処理手段(S680~S683)、当籤フラグ格納領域指定手段(S686)、入賞フラグ格納領域指定手段(S686)、論理積演算手段(S686)及び優先順位データテーブル取得手段(S687)としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs attraction priority order acquisition processing (see FIGS. 134 and 135). Therefore, the main control board 71 includes a priority stop symbol determining means, an arbitrary combination processing means (S680 to S683), a winning flag storage area specifying means (S686), a winning flag storage area specifying means (S686), and a logical product operation means. (S686) and also functions as a priority order data table acquisition means (S687).

主制御基板71(主制御回路90、メインCPU101)は、イリーガルヒットチェック処理(図148参照)を行う。それゆえ、主制御基板71は、エラー検出手段、エラー処理手段、入賞フラグ格納領域指定手段(S781)、論理積演算手段(S784)及びエラー判定手段(S785)としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs illegal hit check processing (see FIG. 148). Therefore, the main control board 71 also functions as error detection means, error processing means, winning flag storage area designation means (S781), logical product operation means (S784), and error determination means (S785).

主制御基板71(主制御回路90、メインCPU101)は、入賞チェック・メダル払出処理(図150参照)を行う。それゆえ、主制御基板71は、遊技媒体払出手段、遊技媒体加算手段(S805)、払出終了判定手段(S807)及びウェイト発生手段(S808)としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs winning check and medal payout processing (see FIG. 150). Therefore, the main control board 71 also functions as a game medium payout means, a game medium addition means (S805), a payout end determination means (S807), and a weight generation means (S808).

主制御基板71(主制御回路90、メインCPU101)は、CT中CT抽籤処理(図119参照)を行う。それゆえ、主制御基板71は、特典付与決定手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs CT lottery processing during CT (see FIG. 119). Therefore, the main control board 71 also functions as a benefit provision determining means.

主制御基板71(主制御回路90、メインCPU101)は、サブフラグ変換処理(図105参照)を行う。それゆえ、主制御基板71は、第1サブフラグ変換手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs sub-flag conversion processing (see FIG. 105). Therefore, the main control board 71 also functions as first sub-flag conversion means.

また、主制御基板71(主制御回路90、メインCPU101)は、フラグ変換処理(図111参照)を行う。それゆえ、主制御基板71は、第2サブフラグ変換手段としても機能する。 Further, the main control board 71 (main control circuit 90, main CPU 101) performs flag conversion processing (see FIG. 111). Therefore, the main control board 71 also functions as second sub-flag conversion means.

2.第2実施形態
次に、本発明の第2実施形態に係るパチスロ1について説明する。なお、以下に示す第2実施形態のパチスロ1では、上記第1実施形態や上記各種変形例で説明したパチスロ1と遊技性が異なる。しかしながら、第2実施形態における例えばデータの圧縮・展開などデータの処理制御や各種処理内容などについては、基本的には、上記第1実施形態や上記各種変形例で説明した技術を同様に適用することができる。それゆえ、以下の第2実施形態の説明では、上記第1実施形態と同様の構成及び処理動作については、その説明を省略し、上記第1実施形態と異なる構成(遊技性等)、動作、処理制御等についてのみ説明する。また、以下の説明において、上記第1実施形態と同様の構成には同じ符号を付して説明する。
2. Second Embodiment Next, a pachi-slot machine 1 according to a second embodiment of the present invention will be described. Note that the pachi-slot machine 1 according to the second embodiment shown below differs in gameplay from the pachi-slot machine 1 described in the first embodiment and the various modifications described above. However, in the second embodiment, for example, data processing control such as data compression/expansion, various processing contents, etc. are basically the same as those described in the first embodiment and the various modifications described above. be able to. Therefore, in the following description of the second embodiment, descriptions of configurations and processing operations similar to those of the first embodiment will be omitted, and configurations (playability, etc.), operations, etc. that are different from the first embodiment, Only processing control etc. will be explained. Furthermore, in the following description, the same components as those in the first embodiment will be described with the same reference numerals.

第2実施形態のパチスロ1では、リール表示窓4の枠内に表示される3行×3列の図柄を結ぶ擬似的なラインのうち、クロスダウンラインを有効ラインとして用い、その他のラインを疑似ラインとして用いる。すなわち、パチスロ1は、リール表示窓4において各リールの一つの図柄を表示する3行×3列の単位図柄表示領域のうちの、左のリール3Lの上段の単位図柄表示領域、中のリール3Cの中段の単位図柄表示領域、及び右のリール3Rの下段の単位図柄表示領域を夫々結ぶことにより形成されるクロスダウンラインを有効ラインとして用い、それ以外の単位図柄表示領域を結ぶことにより形成されるラインを疑似ラインとして用いる。なお、疑似ラインとしては、例えば、各リールの上段の単位図柄表示領域を結ぶトップライン、各リールの中段の単位図柄表示領域を結ぶセンターライン、各リールの下段の単位図柄表示領域を結ぶボトムライン、及びリール3Lの下段、リール3Cの中段及びリール3Rの上段の単位図柄表示領域を結ぶクロスアップラインがある。 In the pachi-slot machine 1 of the second embodiment, among the pseudo lines connecting the 3 rows x 3 columns of symbols displayed within the frame of the reel display window 4, the cross-down line is used as an effective line, and the other lines are used as pseudo lines. Used as a line. That is, in the pachislot 1, of the unit symbol display area of 3 rows x 3 columns that displays one symbol of each reel in the reel display window 4, the upper unit symbol display area of the left reel 3L, and the middle reel 3C. The cross-down line formed by connecting the middle unit symbol display area and the lower unit symbol display area of the right reel 3R is used as an effective line, and is formed by connecting the other unit symbol display areas. The line is used as a pseudo line. The pseudo lines include, for example, the top line that connects the unit symbol display areas at the top of each reel, the center line that connects the unit symbol display areas at the middle of each reel, and the bottom line that connects the unit symbol display areas at the bottom of each reel. , and a cross-up line connecting the unit symbol display areas of the lower stage of the reel 3L, the middle stage of the reel 3C, and the upper stage of the reel 3R.

<遊技状態の遷移フロー>
初めに、図178を参照しながら、第2実施形態のパチスロ1の主制御回路90(メインCPU101)により管理される各種遊技状態及びその遷移フローについて説明する。
<Game state transition flow>
First, various game states and their transition flows managed by the main control circuit 90 (main CPU 101) of the pachi-slot machine 1 of the second embodiment will be explained with reference to FIG. 178.

[基本的な遊技状態の遷移フロー]
本実施形態のパチスロ1では、ボーナスゲームの種類として、ビッグボーナス(以下、「BB」と記す)が設けられる。BBは、第1種特別役物と呼ばれるレギュラーボーナス(以下、「RB」と記す)に係る役物連続作動装置であり、RBを連続して作動させる。
[Basic game state transition flow]
In the pachi-slot machine 1 of this embodiment, a big bonus (hereinafter referred to as "BB") is provided as a type of bonus game. BB is an accessory continuous operating device related to a regular bonus (hereinafter referred to as "RB") called a first type special accessory, and operates RB continuously.

それゆえ、本実施形態では、主制御回路90は、ボーナス役の当籤/作動(入賞)の有無に基づいて遊技状態を管理する。具体的には、図178に示すように、主制御回路90は、ボーナス役(後述の名称「F_クラウンBB」「F_赤BB」「F_青BB」の内部当籤役)の当籤/作動(入賞)の有無に基づいて、「ボーナス非当籤状態」、「フラグ間状態」及び「ボーナス状態」と称する3種類の遊技状態を管理する。 Therefore, in the present embodiment, the main control circuit 90 manages the gaming state based on whether or not a bonus combination is won/actuated (winned). Specifically, as shown in FIG. 178, the main control circuit 90 controls the winning/activation (winning) of bonus winning combinations (internal winning combinations with names "F_Crown BB", "F_Red BB", and "F_Blue BB" to be described later). ), three types of game states called "bonus non-winning state", "inter-flag state", and "bonus state" are managed.

なお、ボーナス非当籤状態は、ボーナスに非当籤であり、かつ、ボーナスが作動(入賞)していない状態であり、ボーナス状態は、ボーナスが作動している状態である。また、本実施形態では、ボーナス役が内部当籤役として決定されると、ボーナスが入賞するまで複数回の遊技に渡りボーナス役が内部当籤役として持ち越された状態が発生する。フラグ間状態は、ボーナス役が内部当籤役として持ち越されている状態、すなわち、ボーナス役が当籤し、かつ、ボーナスが作動していない状態である。 Note that the bonus non-winning state is a state in which the bonus is not won and the bonus is not activated (winning), and the bonus state is a state in which the bonus is activated. Furthermore, in this embodiment, when the bonus combination is determined as an internal winning combination, a state occurs in which the bonus winning combination is carried over as an internal winning combination over a plurality of games until the bonus is won. The inter-flag state is a state in which the bonus combination is carried over as an internal winning combination, that is, a state in which the bonus combination is won and the bonus is not activated.

また、本実施形態では、リプレイに係る内部当籤役の種別及びその当籤確率が互いに異なる、RT0遊技状態~RT7遊技状態の8種類の状態(以下、それぞれ「RT0状態」~「RT7状態」という)が設けられる。本実施形態では、ボーナス非当籤状態のRT状態は、RT0状態~RT5状態のいずれかとなり、フラグ間状態のRT状態は、RT6状態又はRT7状態となる。 In addition, in this embodiment, there are eight types of states, RT0 gaming state to RT7 gaming state (hereinafter referred to as "RT0 state" to "RT7 state" respectively), in which the types of internal winning combinations related to replay and their winning probabilities are different from each other. is provided. In this embodiment, the RT state of the bonus non-winning state is one of the RT0 state to RT5 state, and the RT state of the inter-flag state is the RT6 state or RT7 state.

なお、RT0状態及びRT1状態は、リプレイに係る内部当籤役の当籤確率が低いRT状態であり、また、RT2状態、RT3状態、RT6状態及びRT7状態は、リプレイに係る内部当籤役の当籤確率が(RT0状態及びRT1状態よりは高い)中程度のRT状態であり、RT4状態及びRT5状態は、リプレイに係る内部当籤役の当籤確率が高いRT状態である。以下では、RT4状態及びRT5状態を「高RT状態」と呼ぶことがあり、また、RT0状態~RT3状態を「低RT状態」と呼ぶことがある。なお、後述するようにRT3状態は、特別なRT状態であるため、「低RT状態」と呼ぶ場合、RT0状態~RT2状態を示し、RT3状態を含まないこととしてもよい。 Note that the RT0 state and RT1 state are RT states in which the winning probability of the internal winning combination related to replay is low, and the RT2 state, RT3 state, RT6 state, and RT7 state are RT states in which the winning probability of the internal winning combination related to replay is low. This is a medium RT state (higher than the RT0 state and RT1 state), and the RT4 state and RT5 state are RT states in which the winning probability of the internal winning combination related to replay is high. Hereinafter, the RT4 state and the RT5 state may be referred to as "high RT states", and the RT0 states to RT3 states may be referred to as "low RT states". Note that, as described later, the RT3 state is a special RT state, so when it is called a "low RT state", it may refer to the RT0 state to the RT2 state and not include the RT3 state.

また、RT0状態~RT7状態は、リプレイに係る内部当籤役の当籤確率だけでなく、自身から他のRT状態に移行することになる移行契機に応じて、無限RT状態又は有限RT状態に区別される。無限RT状態は、他のRT状態への移行契機として遊技回数を用いることのないRT状態であり、本実施形態では、RT0状態、RT2状態、RT4状態~RT7状態が該当する。有限RT状態は、他のRT状態への移行契機として遊技回数を用いるRT状態であり、本実施形態では、RT1状態及びRT2状態が該当する。 In addition, the RT0 state to RT7 state are classified into an infinite RT state or a finite RT state, depending not only on the winning probability of the internal winning combination related to replay, but also on the trigger of transition from itself to another RT state. Ru. The infinite RT state is an RT state in which the number of games is not used as a trigger for transition to another RT state, and in this embodiment, it corresponds to the RT0 state, RT2 state, and RT4 state to RT7 state. The limited RT state is an RT state that uses the number of games as a trigger for transitioning to another RT state, and in this embodiment, it corresponds to the RT1 state and the RT2 state.

図178に示すように、RT1状態又はRT3状態において、規定回数の遊技が行われると(移行条件(1)が成立すると)、主制御回路90は、遊技状態をRT1状態又はRT3状態からRT0状態に移行させる。なお、RT1状態の規定回数は、10回であり、また、RT3状態の規定回数は、20回である。 As shown in FIG. 178, when a prescribed number of games are played in the RT1 state or RT3 state (if transition condition (1) is satisfied), the main control circuit 90 changes the gaming state from the RT1 state or RT3 state to the RT0 state. to be transferred to Note that the specified number of times for the RT1 state is 10 times, and the specified number of times for the RT3 state is 20 times.

また、RT2状態、RT4状態又はRT5状態において、略称「RT0移行図柄」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示されると(移行条件(2)が成立すると)、主制御回路90は、遊技状態をRT2状態、RT4状態又はRT5状態からRT0状態に移行させる。 In addition, in the RT2 state, RT4 state, or RT5 state, when a symbol combination related to the abbreviated "RT0 transition symbol" (see FIGS. 197 to 204 described later) is displayed on the active line (transition condition (2) is satisfied) ), the main control circuit 90 shifts the gaming state from the RT2 state, RT4 state, or RT5 state to the RT0 state.

また、RT0状態、RT2状態又はRT4状態において、略称「RT1移行図柄」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示されると(移行条件(3)が成立すると)、主制御回路90は、遊技状態をRT0状態、RT2状態又はRT4状態からRT1状態に移行させる。 In addition, in the RT0 state, RT2 state, or RT4 state, when a symbol combination related to the abbreviated "RT1 transition symbol" (see FIGS. 197 to 204 described later) is displayed on the active line (transition condition (3) is satisfied) ), the main control circuit 90 shifts the gaming state from the RT0 state, RT2 state, or RT4 state to the RT1 state.

また、RT0状態、RT4状態又はRT5状態において、略称「RT2移行図柄」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示されると(移行条件(4)が成立すると)、主制御回路90は、遊技状態をRT0状態、RT4状態又はRT5状態からRT2状態に移行させる。 In addition, in the RT0 state, RT4 state, or RT5 state, when a symbol combination related to the abbreviated "RT2 transition symbol" (see FIGS. 197 to 204 described later) is displayed on the active line (transition condition (4) is satisfied) ), the main control circuit 90 shifts the gaming state from the RT0 state, RT4 state, or RT5 state to the RT2 state.

また、RT2状態において、略称「RT3移行図柄」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示されると(移行条件(5)が成立すると)、主制御回路90は、遊技状態をRT2状態からRT3状態に移行させる。 In addition, in the RT2 state, when a symbol combination related to the abbreviated "RT3 transition symbol" (see FIGS. 197 to 204 described later) is displayed on the active line (if transition condition (5) is satisfied), the main control circuit 90 moves the gaming state from the RT2 state to the RT3 state.

また、RT2状態又はRT5状態において、略称「RT4移行図柄」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示されると(移行条件(6)が成立すると)、主制御回路90は、遊技状態をRT2状態又はRT5状態からRT4状態に移行させる。 In addition, in the RT2 state or RT5 state, when a symbol combination related to the abbreviation "RT4 transition symbol" (see Figures 197 to 204 described later) is displayed on the active line (if transition condition (6) is satisfied), the main The control circuit 90 shifts the gaming state from the RT2 state or the RT5 state to the RT4 state.

また、RT4状態において、略称「RT5移行図柄」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示されると(移行条件(7)が成立すると)、主制御回路90は、遊技状態をRT4状態からRT5状態に移行させる。 In addition, in the RT4 state, when a symbol combination related to the abbreviated "RT5 transition symbol" (see FIGS. 197 to 204 described later) is displayed on the active line (when transition condition (7) is satisfied), the main control circuit 90 moves the gaming state from the RT4 state to the RT5 state.

ここで、パチスロ1では、他のRT状態への移行条件として、有効ライン上に表示される図柄組合せを用いる場合、無限RT状態中は、当該図柄組合せが有効ライン上に表示されると、対応するRT状態に移行させなければならない。略称「RT0移行図柄」~「RT5移行図柄」は、無限RT状態中に有効ライン上に表示されると、対応するRT状態に移行することになる図柄組合せである。 Here, in Pachislot 1, if a symbol combination displayed on the active line is used as a transition condition to another RT state, during the infinite RT state, when the symbol combination is displayed on the active line, the corresponding The state must be transferred to the RT state. The abbreviations "RT0 transition symbols" to "RT5 transition symbols" are symbol combinations that, when displayed on the active line during the infinite RT state, will transition to the corresponding RT state.

一方、有限RT状態では、略称「RT0移行図柄」~「RT5移行図柄」が有効ライン上に表示されても、対応するRT状態に移行させない制御が可能である。そのため、本実施形態のパチスロ1では、有限RT状態であるRT1状態又はRT3状態では、略称「RT0移行図柄」~「RT5移行図柄」が有効ライン上に表示されてもRT状態を移行させることなく、規定回数の遊技が行われることを契機にRT状態を移行させることで、図178に示す遊技状態の遷移フローを実現している。 On the other hand, in the limited RT state, even if the abbreviations "RT0 transition symbol" to "RT5 transition symbol" are displayed on the active line, it is possible to control not to transition to the corresponding RT state. Therefore, in the Pachislot 1 of the present embodiment, in the RT1 state or RT3 state which is a limited RT state, even if the abbreviations "RT0 transition symbol" to "RT5 transition symbol" are displayed on the active line, the RT state is not transitioned. , the transition flow of the game state shown in FIG. 178 is realized by shifting the RT state upon playing the game a specified number of times.

一方で、無限RT状態では、対応する図柄組合せが有効ライン上に表示されると他のRT状態に移行しなければならないため、遊技性の観点から移行させたくないRT状態が存在する場合には、対応するRT状態中に、当該移行させたくないRT状態への移行契機となっている図柄組合せが有効ライン上に表示されないように制御することで、図178に示す遊技状態の遷移フローを実現している。例えば、本実施形態では、RT4状態及びRT5状態(より詳細には、更にRT0状態も含む)では、RT3状態に移行することになる略称「RT3移行図柄」が有効ライン上に表示されないように制御することで、RT3状態への移行がRT2状態からしか行われないようにしている。 On the other hand, in the infinite RT state, when the corresponding symbol combination is displayed on the active line, it is necessary to move to another RT state, so if there is an RT state that you do not want to move to from the viewpoint of gameplay, , by controlling so that the symbol combination that triggers the transition to the RT state that you do not want to transition to is not displayed on the active line during the corresponding RT state, the gaming state transition flow shown in FIG. 178 is realized. are doing. For example, in the present embodiment, in the RT4 state and the RT5 state (more specifically, the RT0 state is also included), the abbreviation "RT3 transition symbol" that will transition to the RT3 state is controlled so that it is not displayed on the active line. By doing so, transition to the RT3 state is made only from the RT2 state.

また、ボーナス非当籤状態においてボーナス役が内部当籤役として決定されると、主制御回路90は、遊技状態をボーナス非当籤状態からフラグ間状態に移行させる。具体的には、ボーナス役として名称「F_クラウンBB」又は「F_青BB」に係る内部当籤役が決定されると(移行条件(8)が成立すると)、主制御回路90は、遊技状態をボーナス非当籤状態からフラグ間状態のRT6状態に移行させる。また、ボーナス役として名称「F_赤BB」に係る内部当籤役が決定されると(移行条件(9)が成立すると)、主制御回路90は、遊技状態をボーナス非当籤状態からフラグ間状態のRT7状態に移行させる。 Further, when the bonus combination is determined as an internal winning combination in the bonus non-winning state, the main control circuit 90 shifts the gaming state from the bonus non-winning state to the inter-flag state. Specifically, when an internal winning combination with the name "F_Crown BB" or "F_Blue BB" is determined as a bonus combination (if transition condition (8) is satisfied), the main control circuit 90 changes the gaming state. A transition is made from the bonus non-winning state to the RT6 state, which is an inter-flag state. Furthermore, when the internal winning combination with the name "F_Red BB" is determined as the bonus winning combination (if the transition condition (9) is satisfied), the main control circuit 90 changes the gaming state from the non-bonus winning state to the inter-flag state. Transition to RT7 state.

また、フラグ間状態においてボーナス役が入賞すると、主制御回路90は、遊技状態をフラグ間状態からボーナス状態に移行させる。本実施形態のパチスロ1では、ボーナス状態としてCBBとNBBとを有しており、名称「F_クラウンBB」が入賞する(略称「クラウンBB」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示される)と(移行条件(10)が成立すると)、主制御回路90は、遊技状態をフラグ間状態からCBBに移行させる。また、名称「F_赤BB」又は「F_青BB」が入賞する(略称「BB」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示される)と(移行条件(11)が成立すると)、主制御回路90は、遊技状態をフラグ間状態からNBBに移行させる。 Further, when a bonus combination is won in the inter-flag state, the main control circuit 90 shifts the gaming state from the inter-flag state to the bonus state. Pachislot 1 of this embodiment has CBB and NBB as bonus states, and the name "F_Crown BB" wins (symbol combination related to the abbreviation "Crown BB" (see FIGS. 197 to 204 described later) is displayed on the active line) (if transition condition (10) is satisfied), the main control circuit 90 transitions the gaming state from the inter-flag state to CBB. Also, if the name "F_Red BB" or "F_Blue BB" wins (the symbol combination related to the abbreviation "BB" (see Figures 197 to 204 described later) is displayed on the active line), (transition condition ( 11), the main control circuit 90 shifts the gaming state from the inter-flag state to NBB.

また、ボーナス状態において規定枚数を超えるメダルが払い出され、ボーナス状態が終了すると(移行条件(12)が成立すると)、主制御回路90は、遊技状態をボーナス状態からボーナス非当籤状態のRT0状態に移行させる。ここで、本実施形態では、ボーナス状態の終了契機となる規定枚数は、CBBにおいては「396枚」であり、NBBにおいては「232枚」である。 In addition, when medals exceeding the specified number are paid out in the bonus state and the bonus state ends (transition condition (12) is satisfied), the main control circuit 90 changes the gaming state from the bonus state to the RT0 state of the bonus non-winning state. to be transferred to Here, in this embodiment, the prescribed number of coins that triggers the termination of the bonus state is "396 coins" in CBB, and "232 coins" in NBB.

<メインROMに記憶されているデータテーブルの構成>
次に、メインROM102に記憶されている各種データテーブルの構成について説明する。
<Configuration of data table stored in main ROM>
Next, the configuration of various data tables stored in the main ROM 102 will be explained.

[図柄配置テーブル]
まず、図179を参照して、図柄配置テーブルについて説明する。図柄配置テーブルは、左リール3L、中リール3C及び右リール3Rのそれぞれの回転方向における各図柄の位置と、各位置に配置された図柄の種類を特定するデータ(以下、図柄コード(図179中の図柄コード表を参照)という)との対応関係を規定する。
[Design placement table]
First, the symbol arrangement table will be explained with reference to FIG. 179. The symbol arrangement table contains data (hereinafter referred to as symbol code (in Figure 179 (Refer to the symbol code table).

なお、第2実施形態のパチスロ1では、図柄コード表に示すように、各リールには、図柄「赤7」「青7」「BAR」「リプレイ」「ベル1」「ベル2」「ベル3」「スイカ1」「スイカ2」及び「チェリー」の10種類の図柄が表示されている。 In addition, in the Pachislot 1 of the second embodiment, as shown in the symbol code table, each reel has symbols "Red 7", "Blue 7", "BAR", "Replay", "Bell 1", "Bell 2", "Bell 3". '', ``Watermelon 1'', ``Watermelon 2'', and ``Cherry'' are displayed.

[内部抽籤テーブル]
次に、図180~図182を参照して、内部当籤役を決定する際に参照される内部抽籤テーブルについて説明する。内部抽籤テーブルは、遊技状態毎に設けられ、各種内部当籤役と、各内部当籤役が決定されるときの抽籤値との対応関係を規定する。なお、ボーナス非当籤状態のRT0状態中は、RT0用の内部抽籤テーブルが参照され、ボーナス非当籤状態のRT1状態中は、RT1用の内部抽籤テーブルが参照され、ボーナス非当籤状態のRT2状態中は、RT2用の内部抽籤テーブルが参照され、ボーナス非当籤状態のRT3状態中は、RT3用の内部抽籤テーブルが参照され、ボーナス非当籤状態のRT4状態中は、RT4用の内部抽籤テーブルが参照され、ボーナス非当籤状態のRT5状態中は、RT5用の内部抽籤テーブルが参照される。
[Internal lottery table]
Next, with reference to FIGS. 180 to 182, the internal lottery table that is referred to when determining the internal winning combination will be explained. The internal lottery table is provided for each gaming state, and defines the correspondence between various internal winning combinations and lottery values when each internal winning combination is determined. Note that during the RT0 state of the bonus non-winning state, the internal lottery table for RT0 is referred to, during the RT1 state of the bonus non-winning state, the internal lottery table for RT1 is referenced, and during the RT2 state of the bonus non-winning state. refers to the internal lottery table for RT2, during the RT3 state of bonus non-winning state, the internal lottery table for RT3 is referenced, and during the RT4 state of bonus non-winning state, the internal lottery table for RT4 is referenced. During the RT5 state in which the bonus is not won, the internal lottery table for RT5 is referred to.

また、内部当籤役「F_クラウンBB」を持ち越しているフラグ間状態のRT6状態中は、クラウンBBフラグ間用(RT6)の内部抽籤テーブルが参照され、内部当籤役「F_赤BB」を持ち越しているフラグ間状態のRT7状態中は、赤BBフラグ間用(RT7)の内部抽籤テーブルが参照され、内部当籤役「F_青BB」を持ち越しているフラグ間状態のRT6状態中は、青BBフラグ間用(RT6)の内部抽籤テーブルが参照される。また、CBBのボーナス状態中は、CBB用の内部抽籤テーブルが参照され、NBBのボーナス状態中は、NBB用の内部抽籤テーブルが参照される。 In addition, during the RT6 state of the inter-flag state in which the internal winning combination "F_Crown BB" is carried over, the internal lottery table for between crown BB flags (RT6) is referred to, and the internal winning combination "F_Red BB" is carried over. During the RT7 state of the flag-to-flag state, the internal lottery table for red BB flags (RT7) is referred to, and during the RT6 state of the flag-to-flag state in which the internal winning combination "F_Blue BB" is carried over, the blue BB flag is The internal lottery table for temporary use (RT6) is referred to. Further, during the CBB bonus state, the internal lottery table for CBB is referred to, and during the NBB bonus state, the internal lottery table for NBB is referred to.

[内部当籤役と図柄組合せとの対応表(図柄組合せ決定テーブル)]
次に、図183~図196を参照して、内部当籤役と図柄組合せとの対応表(図柄組合せ決定テーブル)について説明する。図柄組合せ決定テーブルは、各種内部当籤役と、各内部当籤役に対応付けられた、有効ライン上に表示可能な図柄組合せ(コンビネーション)との対応関係を規定する。すなわち、内部当籤役が決定されると、有効ライン上に表示可能な図柄組合せの種別(入賞可能な表示役の種別)が一義的に決定される。
[Correspondence table between internal winning combinations and symbol combinations (symbol combination determination table)]
Next, a correspondence table (symbol combination determination table) between internal winning combinations and symbol combinations will be explained with reference to FIGS. 183 to 196. The symbol combination determination table defines the correspondence between various internal winning combinations and symbol combinations that are associated with each internal winning combination and that can be displayed on the active line. That is, when the internal winning combination is determined, the types of symbol combinations that can be displayed on the active line (types of winning display combinations) are uniquely determined.

各図柄組合せ決定テーブル中の図柄組合せ欄に記載の各種データは、左リール3L、中リール3C及び右リール3Rに渡って設定された有効ラインに沿って表示を許可する図柄組合せを識別するためのデータである。なお、図柄組合せ(表示役)欄に記載の各名称と、具体的な図柄組合せとの関係は、後述の図197~図204において説明する。 The various data listed in the symbol combination column in each symbol combination determination table are used to identify symbol combinations that are permitted to be displayed along the active line set across the left reel 3L, middle reel 3C, and right reel 3R. It is data. The relationship between each name listed in the symbol combination (display combination) column and the specific symbol combination will be explained in FIGS. 197 to 204, which will be described later.

また、図柄組合せ決定テーブル中に記載の「○」印は、決定された内部当籤役において、有効ライン上に表示可能な図柄組合せ(コンビネーション)、すなわち、入賞可能となる表示役を示す。なお、図柄組合せ決定テーブルには、「内部当籤役」が「はずれ」となる場合が規定されていないが、これは、図183~図196に示した図柄組合せテーブルにより規定されている全ての図柄組合せの表示が許可されないことを示す。 Further, the "○" mark written in the symbol combination determination table indicates a symbol combination (combination) that can be displayed on the active line in the determined internal winning combination, that is, a display combination that can win a prize. Note that the symbol combination determination table does not specify the case in which the "internal winning combination" is a "loss," but this applies to all symbols defined by the symbol combination tables shown in FIGS. 183 to 196. Indicates that display of combinations is not allowed.

本実施形態のパチスロ1では、主制御回路90(メインCPU101)は、内部当籤役及び遊技状態に応じて停止制御を異ならせ、所定の役が内部当籤役として決定された場合に、図183~図196に示す対応関係の図柄組合せ(コンビネーション)を表示可能とするように左リール3L、中リール3C及び右リール3Rの回転停止制御を行う。なお、図183~図196に示す対応表では、決定された内部当籤役に対して表示可能な全ての図柄組合せを「○」印で列挙しているが、優先して引き込む図柄の関係上、「○」印が付された図柄組合せであっても表示されないことがある。 In the pachi-slot machine 1 of this embodiment, the main control circuit 90 (main CPU 101) changes the stop control depending on the internal winning combination and the game state, and when a predetermined winning combination is determined as an internal winning combination, the main control circuit 90 (main CPU 101) Rotation stop control of the left reel 3L, middle reel 3C, and right reel 3R is performed so that the corresponding symbol combinations shown in FIG. 196 can be displayed. In addition, in the correspondence tables shown in FIGS. 183 to 196, all symbol combinations that can be displayed for the determined internal winning combination are listed with "○" marks, but due to the symbols that are drawn in with priority, Even symbol combinations marked with "○" may not be displayed.

[図柄組合せの内容]
次に、図197~図204を参照して、図柄組合せの具体的な内容について説明する。図197~図204において、コンビネーション欄は、各リール3L、3C、3Rが停止した場合に、有効ラインに沿って表示される各リール3L、3C、3Rの図柄を示し、名称欄は、コンビネーション欄が示す図柄の組合せの名称を意味する。また、払出欄は、対応する図柄の組合せ(コンビネーション)が表示された際に払い出されるメダルの枚数を規定する。また、略称欄は、それぞれの図柄の組合せの役割や、それぞれの図柄の組合せの特徴からつけられた略称を示す。
[Design combination contents]
Next, the specific contents of the symbol combinations will be explained with reference to FIGS. 197 to 204. In FIGS. 197 to 204, the combination column shows the symbols of each reel 3L, 3C, and 3R that are displayed along the active line when each reel 3L, 3C, and 3R stops, and the name column shows the combination column. means the name of the combination of symbols shown. Further, the payout column defines the number of medals to be paid out when the corresponding combination of symbols is displayed. Further, the abbreviation column shows abbreviations given based on the role of each symbol combination and the characteristics of each symbol combination.

コンビネーション名「R_3rd移行_01」~「R_1st移行_18」は、略称「RT2移行図柄」に係る図柄組合せであり、有効ラインに沿って表示されると、0枚のメダルが払い出される。また、上述したように、略称「RT2移行図柄」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT2状態に移行する(図178参照)。 The combination names "R_3rd transition_01" to "R_1st transition_18" are symbol combinations related to the abbreviation "RT2 transition symbol", and when displayed along the active line, 0 medals are paid out. Further, as described above, when the symbol combination related to the abbreviation "RT2 transition symbol" is displayed along the active line during the infinite RT state, the gaming state shifts to the RT2 state (see FIG. 178).

また、コンビネーション名「T_停止制御A」~「T_停止制御L_02」は、略称「制御用出目」であり、有効ラインに沿って表示されると、0枚のメダルが払い出される。 Further, the combination names "T_stop control A" to "T_stop control L_02" are abbreviated as "control rolls", and when displayed along the active line, 0 medals are paid out.

また、コンビネーション名「C_7RBR_01」「C_7RBR_02」は、第一種特別役物の連続作動装置(BB)に係る図柄組合せであり、略称を「クラウンBB」とする。略称「クラウンBB」の図柄組合せが有効ラインに沿って表示されると、遊技状態がボーナス状態(CBB)に移行する(図178参照)。 Further, the combination names "C_7RBR_01" and "C_7RBR_02" are symbol combinations related to the first class special accessory continuous operating device (BB), and are abbreviated as "Crown BB". When the symbol combination abbreviated as "Crown BB" is displayed along the active line, the gaming state shifts to the bonus state (CBB) (see FIG. 178).

また、コンビネーション名「C_7RRR」~「C_7BBB_02」は、第一種特別役物の連続作動装置(BB)に係る図柄組合せであり、略称を「BB」とする。略称「BB」の図柄組合せが有効ラインに沿って表示されると、遊技状態がボーナス状態(NBB)に移行する(図178参照)。 In addition, the combination names "C_7RRR" to "C_7BBB_02" are symbol combinations related to the continuous operation device (BB) of the first class special accessory, and are abbreviated as "BB". When the symbol combination abbreviated as "BB" is displayed along the active line, the gaming state shifts to the bonus state (NBB) (see FIG. 178).

また、コンビネーション名「C_CDリプ」~「C_CUリプ_09」は、略称「斜めリプレイ」に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。なお、略称「斜めリプレイ」に係る図柄組合せは、3行×3列の図柄を結ぶ擬似的なラインのうちの斜めのライン(クロスダウンライン又はクロスアップライン)に図柄「リプレイ」が表示される図柄組合せである。 Further, the combination names "C_CD Rip" to "C_CU Rip_09" are symbol combinations related to the abbreviation "diagonal replay", and when displayed along the active line, a replay operation is performed. In addition, for symbol combinations related to the abbreviation "Diagonal Replay", the symbol "Replay" is displayed on the diagonal line (cross down line or cross up line) among the pseudo lines connecting the symbols in 3 rows x 3 columns. It is a pattern combination.

また、コンビネーション名「C_RT4リプ_01」~「C_RT4リプ_03」は、略称「小山リプレイ」(別名を略称「RT4移行図柄」という)に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「小山リプレイ(=RT4移行図柄)」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT4状態に移行する(図178参照)。なお、略称「小山リプレイ」に係る図柄組合せは、左のリール3Lの下段の単位図柄表示領域、中のリール3Cの中段の単位図柄表示領域、及び右のリール3Rの下段の単位図柄表示領域に図柄「リプレイ」が表示される図柄組合せである。 In addition, the combination names "C_RT4 Rep_01" to "C_RT4 Rep_03" are symbol combinations related to the abbreviation "Koyama Replay" (also known as the abbreviation "RT4 transition symbol"), and when displayed along the active line, A replay operation is performed. Furthermore, as mentioned above, when the symbol combination related to the abbreviation "Koyama Replay (= RT4 transition symbol)" is displayed along the active line during the infinite RT state, the gaming state will shift to the RT4 state (Fig. 178 reference). The symbol combinations related to the abbreviation "Koyama Replay" are shown in the lower unit symbol display area of the left reel 3L, the middle unit symbol display area of the middle reel 3C, and the lower unit symbol display area of the right reel 3R. This is a symbol combination in which the symbol "Replay" is displayed.

また、コンビネーション名「C_RT3リプA_01」~「C_RT3リプD_04」は、略称「弱チェリプ」(別名を略称「RT3移行図柄」という)に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「弱チェリプ(=RT3移行図柄)」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT3状態に移行する(図178参照)。なお、略称「弱チェリプ」に係る図柄組合せは、停止操作のタイミングが適切である場合に、左のリール3Lの上段又は下段の単位図柄表示領域に図柄「チェリー」が表示される図柄組合せである。 In addition, the combination names "C_RT3 Rep A_01" to "C_RT3 Rep D_04" are symbol combinations related to the abbreviation "Weak Cherip" (also known as the abbreviated "RT3 transition symbol"), and when displayed along the active line, A replay operation is performed. Furthermore, as mentioned above, when the symbol combination related to the abbreviation "Weak Cherip (=RT3 transition symbol)" is displayed along the active line during the infinite RT state, the gaming state will shift to the RT3 state (Fig. 178 reference). The symbol combination related to the abbreviation "Weak Cherip" is a symbol combination in which the symbol "Cherry" is displayed in the upper or lower unit symbol display area of the left reel 3L when the timing of the stop operation is appropriate. .

また、コンビネーション名「C_BBリプ_01」~「C_BBリプ_18」は、略称「BB中リプレイ」に係る図柄組合せである。略称「BB中リプレイ」の図柄組合せが有効ラインに沿って表示されると、再遊技の作動が行われる。 Further, the combination names "C_BB Rep_01" to "C_BB Rep_18" are symbol combinations related to the abbreviation "BB Medium Replay". When the symbol combination abbreviated as "BB Replay" is displayed along the active line, a replay operation is performed.

また、コンビネーション名「C_BTリプ_01」~「C_TPリプ_03」は、略称「平行リプレイ」(別名を略称「RT1移行図柄」という)に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「平行リプレイ(=RT1移行図柄)」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT1状態に移行する(図178参照)。なお、略称「平行リプレイ」に係る図柄組合せは、3行×3列の図柄を結ぶ擬似的なラインのうちの平行なライン(ボトムライン、センターライン又はトップライン)に図柄「リプレイ」が表示される図柄組合せである。 In addition, the combination names "C_BT Rep_01" to "C_TP Rep_03" are symbol combinations related to the abbreviation "Parallel Replay" (also known as the abbreviation "RT1 transition symbol"), and when displayed along the active line, A replay operation is performed. Furthermore, as mentioned above, when the symbol combination related to the abbreviation "parallel replay (=RT1 transition symbol)" is displayed along the active line during the infinite RT state, the gaming state will shift to the RT1 state (Fig. 178 reference). In addition, for symbol combinations related to the abbreviation "Parallel Replay", the symbol "Replay" is displayed on the parallel line (bottom line, center line, or top line) among the pseudo lines connecting the symbols in 3 rows x 3 columns. This is a symbol combination.

また、コンビネーション名「C_RT5_01」~「C_RT5リプ_09」は、略称「強チャンスリプ」(別名を略称「RT5移行図柄」という)に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「強チャンスリプ(=RT5移行図柄)」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT5状態に移行する(図178参照)。なお、略称「強チャンスリプ」に係る図柄組合せは、左のリール3Lの中段の単位図柄表示領域、中のリール3Cの中段の単位図柄表示領域、及び右のリール3Rの上段の単位図柄表示領域に図柄「リプレイ」が表示される図柄組合せである。 In addition, the combination names "C_RT5_01" to "C_RT5 Rep_09" are symbol combinations related to the abbreviation "Strong Chance Rep" (also known as the abbreviation "RT5 transition symbol"), and when displayed along the active line, A game operation is performed. In addition, as mentioned above, if the symbol combination related to the abbreviation "Strong Chance Slip (=RT5 transition symbol)" is displayed along the active line during the infinite RT state, the gaming state will shift to the RT5 state (Fig. 178). The symbol combinations related to the abbreviation "Strong Chance Slip" are the middle unit symbol display area of the left reel 3L, the middle unit symbol display area of the middle reel 3C, and the upper unit symbol display area of the right reel 3R. This is a symbol combination in which the symbol "Replay" is displayed.

また、コンビネーション名「C_CD7リプA_01」~「C_CU7リプC_04」は、略称「7揃いリプ」(別名を略称「RT5移行図柄」という)に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「7揃いリプ(=RT5移行図柄)」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT5状態に移行する(図178参照)。なお、略称「7揃いリプ」に係る図柄組合せは、停止操作のタイミングが適切である場合に、3行×3列の図柄を結ぶ擬似的なラインのうちの何れかに図柄「赤7」又は図柄「青7」が表示される図柄組合せである。 In addition, the combination names "C_CD7 Rip A_01" to "C_CU7 Rip C_04" are symbol combinations related to the abbreviation "7 set Rip" (also known as the abbreviation "RT5 transition symbol"), and when displayed along the active line. , a replay operation is performed. In addition, as mentioned above, if the symbol combination related to the abbreviation "7-set reply (= RT5 transition symbol)" is displayed along the active line during the infinite RT state, the gaming state will shift to the RT5 state (Fig. 178). In addition, the symbol combination related to the abbreviation "7 Reply" is a symbol "Red 7" or "Red 7" on any of the pseudo lines connecting the symbols in 3 rows x 3 columns if the timing of the stop operation is appropriate. This is a symbol combination in which the symbol "Blue 7" is displayed.

また、コンビネーション名「C_CUBARリプA」~「C_BTBARリプC_02」は、略称「BAR揃いリプ」(別名を略称「RT5移行図柄」という)に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「BAR揃いリプ(=RT5移行図柄)」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT5状態に移行する(図178参照)。なお、略称「BAR揃いリプ」に係る図柄組合せは、停止操作のタイミングが適切である場合に、3行×3列の図柄を結ぶ擬似的なラインのうちの何れかに図柄「BAR」が表示される図柄組合せである。 In addition, the combination names "C_CUBAR Rip A" to "C_BTBAR Rip C_02" are symbol combinations related to the abbreviation "BAR Match Rip" (also known as the abbreviation "RT5 transition pattern"), and when displayed along the active line. , a replay operation is performed. In addition, as mentioned above, when the symbol combination related to the abbreviation "BAR matching rep (= RT5 transition symbol)" is displayed along the active line during the infinite RT state, the gaming state will shift to the RT5 state (Fig. 178). In addition, for the symbol combination related to the abbreviation "BAR matching reply", if the timing of the stop operation is appropriate, the symbol "BAR" will be displayed on one of the pseudo lines connecting the symbols in 3 rows x 3 columns. This is the symbol combination that will be used.

また、コンビネーション名「C_フェイクA_01」~「C_フェイクG_04」は、略称「フェイクリプ」に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、コンビネーション名「C_特殊リプA_01」~「C_特殊リプD_02」は、略称「リーチ目リプ」に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。 Further, the combination names "C_Fake A_01" to "C_Fake G_04" are symbol combinations related to the abbreviation "Fake Rep", and when displayed along the active line, a replay operation is performed. Further, the combination names "C_Special Reply A_01" to "C_Special Reply D_02" are symbol combinations related to the abbreviation "Reach Eye Reply", and when displayed along the active line, a replay operation is performed.

また、コンビネーション名「C_CDベルAAA_01」~「C_BTベル_09」は、略称「ベル」に係る図柄組合せであり、有効ラインに沿って表示されると、8枚のメダルが払い出される。なお、略称「ベル」に係る図柄組合せのうち、「C_CDベルAAA_01」~「C_CDベルBBB」に係る図柄組合せは、3行×3列の図柄を結ぶ擬似的なラインのうちのクロスダウン(CD)ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「CDベル」と呼ぶことがある。同様に、略称「ベル」に係る図柄組合せのうち、「C_TPベル_01」~「C_TPベル_18」に係る図柄組合せは、トップ(TP)ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「TPベル」と呼ぶことがあり、「C_CTベル_01」~「C_CTベル_06」に係る図柄組合せは、センター(CT)ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「CTベル」と呼ぶことがあり、「C_CUベル_01」~「C_CUベル_18」に係る図柄組合せは、クロスアップ(CU)ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「CUベル」と呼ぶことがあり、「C_BTベル_01」~「C_BTベル_09」に係る図柄組合せは、ボトム(BT)ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「BTベル」と呼ぶことがある。 Further, the combination names "C_CD Bell AAA_01" to "C_BT Bell_09" are symbol combinations related to the abbreviation "Bell", and when displayed along the active line, eight medals are paid out. In addition, among the symbol combinations related to the abbreviation "Bell", the symbol combinations related to "C_CD Bell AAA_01" to "C_CD Bell BBB" are cross-down (CD ) This is a symbol combination in which the symbol "Bell" is displayed on the line, and hereinafter may be referred to as "CD Bell". Similarly, among the symbol combinations related to the abbreviation "Bell", the symbol combinations related to "C_TP Bell_01" to "C_TP Bell_18" are symbol combinations in which the symbol "Bell" is displayed on the top (TP) line, Below, it may be referred to as "TP Bell", and the symbol combinations related to "C_CT Bell_01" to "C_CT Bell_06" are symbol combinations in which the symbol "Bell" is displayed on the center (CT) line. The symbol combinations related to "C_CU Bell_01" to "C_CU Bell_18" are sometimes referred to as "CT Bell", and are symbol combinations in which the "Bell" symbol is displayed on the cross-up (CU) line, and are as follows. The symbol combinations related to "C_BT Bell_01" to "C_BT Bell_09" are sometimes referred to as "CU Bell", and are symbol combinations in which the symbol "Bell" is displayed on the bottom (BT) line. , sometimes called ``BT Bell.''

また、コンビネーション名「C_左1枚役A_01」~「C_右1枚役B_06」は、略称「1枚出目」に係る図柄組合せであり、有効ラインに沿って表示されると、1枚のメダルが払い出される。 In addition, the combination names "C_Left 1-card combination A_01" to "C_Right 1-card combination B_06" are symbol combinations related to the abbreviation "1-card roll", and when displayed along the active line, 1-card combination Medals are paid out.

また、コンビネーション名「C_左移行役_01」~「C_右移行役_06」は、略称「RT0移行図柄」に係る図柄組合せであり、有効ラインに沿って表示されると、1枚のメダルが払い出されるとともに、遊技状態がRT0状態に移行する(図178参照)。 In addition, the combination names "C_Left transition combination_01" to "C_Right transition combination_06" are symbol combinations related to the abbreviation "RT0 transition symbol", and when displayed along the active line, one medal will be paid out. At the same time, the gaming state shifts to the RT0 state (see FIG. 178).

また、コンビネーション名「C_スイカA_01」~「C_スイカF_02」は、略称「スイカ」に係る図柄組合せであり、有効ラインに沿って表示されると、3枚のメダルが払い出される。また、コンビネーション名「C_チェリーA_01」~「C_チェリーE_02」は、略称「チェリー」に係る図柄組合せであり、有効ラインに沿って表示されると、3枚のメダルが払い出される。 Further, the combination names "C_Watermelon A_01" to "C_Watermelon F_02" are symbol combinations related to the abbreviation "Watermelon", and when displayed along the active line, three medals are paid out. Further, the combination names "C_Cherry A_01" to "C_Cherry E_02" are symbol combinations related to the abbreviation "Cherry", and when displayed along the active line, three medals are paid out.

また、コンビネーション名「C_SP役A_01」~「C_SP役G」は、略称「確定出目」に係る図柄組合せであり、有効ラインに沿って表示されると、1枚のメダルが払い出される。また、コンビネーション名「C_Vベル_01」~「C_Vベル_18」は、略称「CBB中ベル」に係る図柄組合せであり、有効ラインに沿って表示されると、12枚のメダルが払い出される。 Further, the combination names "C_SP combination A_01" to "C_SP combination G" are symbol combinations related to the abbreviation "confirmed outcome", and when displayed along the active line, one medal is paid out. Further, the combination names "C_V Bell_01" to "C_V Bell_18" are symbol combinations related to the abbreviation "CBB Medium Bell", and when displayed along the active line, 12 medals are paid out.

[当籤役と停止表示される図柄組合せとの対応関係]
続いて、図205を参照して、内部当籤役と停止表示される図柄組合せとの対応関係について説明する。なお、図205は、決定され得る各種内部当籤役と、各内部当籤役決定時に停止表示される図柄組合せ(略称)との対応関係を示す図である。
[Correspondence between the winning combination and the symbol combinations that are stopped and displayed]
Next, with reference to FIG. 205, the correspondence between internal winning combinations and symbol combinations that are stopped and displayed will be explained. FIG. 205 is a diagram showing the correspondence between various internal winning combinations that can be determined and symbol combinations (abbreviations) that are stopped and displayed when each internal winning combination is determined.

本実施形態のパチスロ1では、遊技者の停止操作の順序(押し順)に応じて表示される図柄組合せが異なる役、いわゆる「押し順役」を設ける。本実施形態のパチスロ1では、「F_6択維持リプ123」~「F_6択維持リプ321」、「F_6択突入リプ123」~「F_6択突入リプ321」、「F_6択転落リプ123」~「F6択転落リプ321」、「F_3択昇格リプ1xx」~「F_3択昇格リプ3xx」、及び「F_123ベルA」~「F_321ベルB」が押し順役である。なお、以下では、「F_6択維持リプ123」~「F_6択維持リプ321」を「6択維持リプ」と呼ぶことがあり、「F_6択突入リプ123」~「F_6択突入リプ321」を「6択突入リプ」と呼ぶことがあり、「F_6択転落リプ123」~「F6択転落リプ321」を「6択転落リプ」と呼ぶことがあり、「F_3択昇格リプ1xx」~「F_3択昇格リプ3xx」を「3択昇格リプ」と呼ぶことがあり、「F_123ベルA」~「F_321ベルB」を「押し順ベル」と呼ぶことがある。 In the pachi-slot machine 1 of this embodiment, a so-called "push order combination" is provided, which is a combination of symbols that is displayed differently depending on the order (press order) of the player's stop operations. In Pachislot 1 of this embodiment, "F_6 selection maintenance reply 123" to "F_6 selection maintenance reply 321", "F_6 selection entry reply 123" to "F_6 selection entry reply 321", "F_6 selection fall reply 123" to "F6 The winning combinations are ``Selection and fall reply 321'', ``F_3 selection promotion reply 1xx'' to ``F_3 selection promotion reply 3xx'', and ``F_123 Bell A'' to ``F_321 Bell B''. In addition, below, "F_6 selection maintenance reply 123" to "F_6 selection maintenance reply 321" may be referred to as "6 selection maintenance reply", and "F_6 selection entry reply 123" to "F_6 selection entry reply 321" may be referred to as " It is sometimes called a 6-choice fall reply, and ``F_6-choice fall reply 123'' to ``F6-choice fall reply 321'' is sometimes called a ``6-choice fall reply'', and ``F_3-choice promoted reply 1xx'' to ``F_3-choice fall reply ``Promotion reply 3xx'' is sometimes called a ``3-choice promotion reply'', and ``F_123 Bell A'' to ``F_321 Bell B'' are sometimes called ``Press order bells''.

上述した通り、押し順役には、その名称の一部に、正解となる押し順を示す。例えば、名称の一部に「1xx」とある内部当籤役は、正解となる押し順が、第1停止操作が左リール3Lに対するものであることを意味し、名称の一部に「2xx」とある内部当籤役は、正解となる押し順が、第1停止操作が中リール3Cに対するものであることを意味し、名称の一部に「3xx」とある内部当籤役は、正解となる押し順が、第1停止操作が右リール3Rに対するものであることを意味する。また、内部当籤役の名称の一部に「123」とある内部当籤役は、正解となる押し順が「左、中、右」の順であることを意味し、内部当籤役の名称の一部に「132」とある内部当籤役は、正解となる押し順が「左、右、中」の順であることを意味し、内部当籤役の名称の一部に「213」とある内部当籤役は、正解となる押し順が「中、左、右」の順であることを意味し、内部当籤役の名称の一部に「231」とある内部当籤役は、正解となる押し順が「左、右、中」の順であることを意味し、内部当籤役の名称の一部に「312」とある内部当籤役は、正解となる押し順が「右、左、中」の順であることを意味し、内部当籤役の名称の一部に「321」とある内部当籤役は、正解となる押し順が「右、中、左」の順であることを意味する。 As mentioned above, a part of the name of the push order combination indicates the correct push order. For example, an internal winning combination with "1xx" as part of the name means that the correct pressing order is that the first stop operation is for the left reel 3L, and "2xx" as part of the name. For a certain internal winning combination, the correct pressing order means that the first stop operation is for the middle reel 3C, and for an internal winning combination with "3xx" as part of the name, the correct pressing order means that the first stop operation is for the middle reel 3C. means that the first stop operation is for the right reel 3R. In addition, an internal winning combination with "123" as part of its name means that the correct pressing order is "left, middle, right", and as part of the internal winning combination's name. An internal winning combination with "132" in the part means that the correct pressing order is "left, right, middle", and an internal winning combination with "213" in the name The winning combination means that the correct pressing order is "middle, left, right", and for internal winning combinations with "231" as part of the name, the correct pressing order is "middle, left, right". This means that the order is "left, right, center", and for internal winning combinations with "312" as part of the name, the correct pressing order is "right, left, center". An internal winning combination with "321" as part of its name means that the correct pressing order is "right, middle, left".

図205(A)は、表示される図柄組合せが押し順に関係のない役(非押し順役)における内部当籤役と停止表示される図柄組合せとの対応関係である。パチスロ1では、非押し順役が内部当籤役として決定されると、図205(A)において対応付けられた図柄組合せの略称のうち、図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。なお、非押し順役のうち内部当籤役「F_クラウンBB」「F_赤BB」及び「F_青BB」は、所謂取りこぼしが生じる当籤役であり、停止操作のタイミングが正確である場合(所謂、目押しが正確である場合)に、図205(A)に示す図柄組合せの略称のうちの、図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 FIG. 205(A) shows the correspondence between the internal winning combination and the symbol combinations that are stopped and displayed in a combination in which the displayed symbol combinations are unrelated to the pressing order (non-press order winning combination). In Pachislot 1, when a non-pressing winning combination is determined as an internal winning combination, any of the symbol combinations that can be displayed in FIGS. is displayed along the active line. It should be noted that among the non-push order winning combinations, the internal winning combinations "F_Crown BB", "F_Red BB", and "F_Blue BB" are winning combinations that may be missed, and if the timing of the stop operation is accurate (so-called If the pressing is accurate), one of the displayable symbol combinations shown in FIGS. 183 to 196 among the symbol combination abbreviations shown in FIG. 205(A) is displayed along the active line. .

図205(B)は、表示される図柄組合せが押し順に関係のある役(押し順役)における内部当籤役と停止表示される図柄組合せとの対応関係である。なお、図205(B)では、「押し順ベル」の対応関係は省略しているが、「押し順ベル」が内部当籤役として決定された場合の表示される図柄組合せについては、後に後述する。 FIG. 205(B) shows the correspondence between the internal winning combination and the symbol combination that is stopped and displayed in a combination in which the displayed symbol combinations are related to the pressing order (press order combination). In addition, in FIG. 205(B), the correspondence of "Push Order Bell" is omitted, but the symbol combinations displayed when "Push Order Bell" is determined as an internal winning combination will be described later. .

図205(B)に示すように、内部当籤役「6択維持リプ」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、コンビネーション名「C_CUリプ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、コンビネーション名「C_BTリプ」又は「C_CTリプ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 As shown in Figure 205(B), for the internal winning combination "6-choice maintenance reply", the symbol combinations displayed differ depending on the pressing order, and if the pressing order is correct, the combination name is changed to "C_CU reply". Among such symbol combinations, any of the displayable symbol combinations shown in FIGS. 183 to 196 is displayed along the active line. On the other hand, if the pressing order is not correct, any of the symbol combinations that can be displayed in Figures 183 to 196 among the symbol combinations related to the combination name "C_BT Rep" or "C_CT Rep" will fall along the active line. will be displayed.

なお、コンビネーション名「C_CUリプ」とは、略称「斜めリプレイ」のうちのコンビネーション名「C_CDリプ」以外の「C_CUリプ_01」~「C_CUリプ_09」をいう(図197~図204参照)。また、コンビネーション名「C_BTリプ」とは、略称「平行リプレイ(RT1移行図柄)」のうちのコンビネーション名「C_BTリプ_01」~「C_BTリプ_09」をいい、また、コンビネーション名「C_CTリプ」とは、略称「平行リプレイ(RT1移行図柄)」のうちのコンビネーション名「C_CTリプ_01」~「C_BTリプ_06」をいう。 Note that the combination name "C_CU Reply" refers to "C_CU Reply_01" to "C_CU Reply_09" other than the combination name "C_CD Reply" of the abbreviation "Diagonal Replay" (see FIGS. 197 to 204). In addition, the combination name "C_BT Rep" refers to the combination names "C_BT Rep_01" to "C_BT Rep_09" of the abbreviation "Parallel Replay (RT1 transition symbol)", and the combination name "C_CT Rep" , the combination names "C_CT Rep_01" to "C_BT Rep_06" of the abbreviation "Parallel Replay (RT1 transition symbols)".

内部当籤役「6択維持リプ」において押し順が正解の場合に有効ラインに沿って表示されるコンビネーション名「C_CUリプ」に係る図柄組合せは、RT状態の移行契機とはならない図柄組合せであるため、「6択維持リプ」が内部当籤役として決定され、かつ、押し順が正解の場合には、RT状態が移行することなく維持される。反対に、押し順が正解でない場合に有効ラインに沿って表示されるコンビネーション名「C_BTリプ」又は「C_CTリプ」に係る図柄組合せは、RT1移行図柄であるため、無限RT中に「6択維持リプ」が内部当籤役として決定され、かつ、押し順が不正解の場合には、RT状態がRT1状態に移行することになる。 The symbol combination related to the combination name "C_CU Rep" that is displayed along the active line when the push order is correct in the internal winning combination "6-choice maintenance reply" is a symbol combination that does not trigger the transition to the RT state. , "6-choice maintenance reply" is determined as the internal winning combination, and if the pressing order is correct, the RT state is maintained without shifting. On the other hand, the symbol combinations related to the combination name "C_BT Rep" or "C_CT Rep" that are displayed along the active line when the pressing order is not correct are RT1 transition symbols, so "6 choices are maintained" during infinite RT. If "Rip" is determined as the internal winning combination and the pressing order is incorrect, the RT state shifts to the RT1 state.

また、内部当籤役「6択突入リプ」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、略称「小山リプレイ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、コンビネーション名「C_BTリプ」又は「C_CTリプ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, for the internal winning combination "6-choice Rush Rip", the symbol combinations displayed differ depending on the pressing order, and if the pressing order is correct, the symbol combinations related to the abbreviation "Koyama Replay" will be shown in Figures 183 to 183. Any of the displayable symbol combinations shown in FIG. 196 is displayed along the active line. On the other hand, if the pressing order is not correct, any of the symbol combinations that can be displayed in Figures 183 to 196 among the symbol combinations related to the combination name "C_BT Rep" or "C_CT Rep" will fall along the active line. will be displayed.

内部当籤役「6択突入リプ」において押し順が正解の場合に有効ラインに沿って表示される略称「小山リプレイ」に係る図柄組合せは、RT4移行図柄であり、また、押し順が正解でない場合に有効ラインに沿って表示されるコンビネーション名「C_BTリプ」又は「C_CTリプ」に係る図柄組合せは、RT1移行図柄である。そのため、無限RT中に「6択突入リプ」が内部当籤役として決定され、かつ、押し順が正解の場合には、RT状態がRT4状態に移行することになり、反対に、押し順が不正解の場合には、RT状態がRT1状態に移行することになる。 The symbol combination related to the abbreviation "Koyama Replay" that is displayed along the active line when the push order is correct in the internal winning combination "6-choice rush reply" is a symbol that will transition to RT4, and when the push order is incorrect The symbol combination related to the combination name "C_BT Rep" or "C_CT Rep" displayed along the active line is an RT1 transition symbol. Therefore, if "6-choice rush reply" is determined as an internal winning combination during infinite RT and the push order is correct, the RT state will transition to the RT4 state, and conversely, if the push order is incorrect. If the answer is correct, the RT state will transition to the RT1 state.

また、内部当籤役「6択転落リプ」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、略称「C_CUリプ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、コンビネーション名「小山リプレイ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, for the internal winning combination "6-choice Fallen Rip", the symbol combinations displayed differ depending on the pressing order, and if the pressing order is correct, the symbol combinations related to the abbreviation "C_CU Rip" will be displayed in figures 183 to 183. Any of the displayable symbol combinations shown in FIG. 196 is displayed along the active line. On the other hand, if the pressing order is not correct, one of the displayable symbol combinations shown in FIGS. 183 to 196 among the symbol combinations related to the combination name "Koyama Replay" is displayed along the active line.

内部当籤役「6択転落リプ」において押し順が正解の場合に有効ラインに沿って表示されるコンビネーション名「C_CUリプ」に係る図柄組合せは、RT状態の移行契機とはならない図柄組合せであり、押し順が正解でない場合に有効ラインに沿って表示されるコンビネーション名「小山リプレイ」に係る図柄組合せは、RT4移行図柄である。そのため、無限RT中に「6択転落リプ」が内部当籤役として決定され、かつ、押し順が正解の場合には、RT状態が移行することなく維持されることになり、反対に、押し順が不正解の場合には、RT状態がRT4状態に移行することになる。 The symbol combination related to the combination name "C_CU Rep" that is displayed along the active line when the push order is correct in the internal winning combination "6-choice fall reply" is a symbol combination that does not trigger the transition to the RT state, The symbol combination related to the combination name "Koyama Replay" that is displayed along the active line when the pressing order is not correct is an RT4 transition symbol. Therefore, if "6-choice Fallen Reply" is determined as an internal winning combination during infinite RT and the push order is correct, the RT state will be maintained without transitioning, and conversely, the push order will be maintained without changing. If the answer is incorrect, the RT state will transition to the RT4 state.

また、内部当籤役「3択昇格リプ」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、略称「強チャンスリプ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、コンビネーション名「C_CUリプ」又は「C_BTリプ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, for the internal winning combination "3-choice promotion reply", the symbol combinations displayed differ depending on the pressing order, and if the pressing order is correct, figure 183 of the symbol combinations related to the abbreviation "strong chance reply" will be displayed. ~ Any of the displayable symbol combinations shown in FIG. 196 is displayed along the active line. On the other hand, if the pressing order is not correct, any of the symbol combinations that can be displayed in Figures 183 to 196 among the symbol combinations related to the combination name "C_CU Rip" or "C_BT Rip" will fall along the active line. will be displayed.

内部当籤役「3択昇格リプ」において押し順が正解の場合に有効ラインに沿って表示される略称「強チャンスリプ」に係る図柄組合せは、RT5移行図柄であるため、無限RT中に「3択昇格リプ」が内部当籤役として決定され、かつ、押し順が正解の場合には、RT状態がRT5状態に移行する。一方、押し順が正解でない場合に有効ラインに沿って表示される図柄組合せのうち、コンビネーション名「C_CUリプ」に係る図柄組合せは、RT状態の移行契機とはならない図柄組合せであり、また、コンビネーション名「C_BTリプ」又は「C_CTリプ」に係る図柄組合せは、RT1移行図柄である。そのため、無限RT中に「3択昇格リプ」が内部当籤役として決定され、かつ、押し順が不正解の場合には、RT状態が維持されることもあり、また、RT状態がRT1状態に移行することもある。 The symbol combination related to the abbreviation "Strong Chance Rep" that is displayed along the active line when the push order is correct in the internal winning combination "3-choice Promotion Reply" is an RT5 transition symbol, so the symbol combination "3-choice promotion reply" during infinite RT If "Selection Promotion Reply" is determined as the internal winning combination and the pressing order is correct, the RT state shifts to the RT5 state. On the other hand, among the symbol combinations displayed along the active line when the pressing order is not correct, the symbol combination related to the combination name "C_CU Rep" is a symbol combination that does not trigger the transition to the RT state, and the combination The symbol combinations related to the name "C_BT Rep" or "C_CT Rep" are RT1 transition symbols. Therefore, if "3-choice promotion reply" is determined as an internal winning combination during infinite RT, and the pressing order is incorrect, the RT state may be maintained, and the RT state may change to the RT1 state. It may also migrate.

[報知(ART)機能の作動の有無を考慮した遊技状態の遷移フロー]
続いて、図206及び図207を参照して、報知(ART)機能の作動の有無を考慮した遊技状態の遷移フローについて説明する。本実施形態では、主制御回路90(メインCPU101)により、遊技者にとって有利な停止操作を報知する機能(ART機能)の作動の有無が決定される。それゆえ、本実施形態では、ボーナス非作動状態においてART機能の作動/非作動状態も遊技状態として管理する。
[Game state transition flow considering whether or not the notification (ART) function is activated]
Next, with reference to FIGS. 206 and 207, a transition flow of the gaming state will be described in consideration of whether or not the notification (ART) function is activated. In this embodiment, the main control circuit 90 (main CPU 101) determines whether or not to operate a function (ART function) that notifies the player of a stop operation that is advantageous to the player. Therefore, in this embodiment, the activation/non-activation state of the ART function is also managed as a gaming state in the bonus non-activation state.

本実施形態のパチスロ1では、主制御回路90は、非ボーナス作動状態において、報知(ART)の有無に基づいて「通常状態」「CZ(チャンスゾーン)」及び「ART状態」を別個の遊技状態として管理する(より詳細には、図206に示すように、それぞれの遊技状態への前兆期間や準備期間も別個の遊技状態として管理する)。 In the pachislot machine 1 of the present embodiment, the main control circuit 90 separates the "normal state", "CZ (chance zone)" and "ART state" into separate game states based on the presence or absence of notification (ART) in the non-bonus operating state. (More specifically, as shown in FIG. 206, the precursor period and preparation period for each gaming state are also managed as separate gaming states).

通常状態は、遊技者にとって有利な停止操作の情報を報知しない遊技状態(非ナビ区間)であり、遊技者にとって不利な遊技状態である。通常状態は、RT0~RT5状態のいずれかの状態である。 The normal state is a gaming state (non-navigation section) in which information on a stop operation that is advantageous to the player is not reported, and is a gaming state that is disadvantageous to the player. The normal state is any one of the RT0 to RT5 states.

CZ(チャンスゾーン)は、通常状態に比べてART抽籤に当籤する確率が高い遊技状態であり、通常状態に比べると遊技者にとって有利な遊技状態である。本実施形態のパチスロ1において、CZは、「初当りCZ」と「継続CZ」とからなり、また、継続CZは、更に「CZ(ART後)」と「特殊CZ」とからなる。 CZ (chance zone) is a gaming state in which the probability of winning the ART lottery is higher than in the normal state, and is a gaming state that is more advantageous for the player than in the normal state. In the pachi-slot machine 1 of this embodiment, the CZ consists of an "initial hit CZ" and a "continuation CZ", and the continuation CZ further consists of a "CZ (after ART)" and a "special CZ".

CZは、1セット10ゲームの遊技期間であるが、CZからART状態に移行すると、残りの遊技期間が最低5ゲーム延長される。後述するようにパチスロ1では、CZ中にART抽籤に当籤すると、CZを一時中断してART状態に移行する。そして、その後ART状態が終了すると、中断していたCZを再開する。また、この再開したCZにおいてART抽籤に当籤すると、CZを一時中断してART状態に移行し、ART状態の終了後に中断していたCZを再開する。 In CZ, the playing period is 1 set of 10 games, but when the CZ moves to the ART state, the remaining playing period is extended by at least 5 games. As will be described later, in Pachislot 1, if an ART lottery is won during CZ, CZ is temporarily interrupted and the game enters the ART state. Then, when the ART state ends, the interrupted CZ is resumed. Furthermore, if the player wins the ART lottery in this restarted CZ, the CZ is temporarily interrupted, transitions to the ART state, and the interrupted CZ is resumed after the ART state ends.

このときCZからART状態に移行するたびに、CZの残り遊技期間が延長されるため、パチスロ1では、CZ中のART抽籤に当籤する限り、CZとART状態とがループする。初当りCZは、このようなCZとART状態とのループにおける最初のCZであり、継続CZは、CZとART状態とのループ中に用いられるCZである。すなわち、CZとART状態とのループは、初当りCZから始まり、初当りCZ中にART抽籤に当籤すると、ART状態に移行し、このART状態が終了すると、その後、継続CZとART状態とがループすることになる。 At this time, each time there is a transition from CZ to ART state, the remaining playing period of CZ is extended, so in Pachislot 1, as long as the ART lottery in CZ is won, the CZ and ART states are looped. The initial CZ is the first CZ in such a CZ and ART state loop, and the continuation CZ is the CZ used during the CZ and ART state loop. In other words, the loop between CZ and ART state starts from the first winning CZ, and if the ART lottery is won during the first winning CZ, the loop shifts to the ART state, and when this ART state ends, the continuation CZ and ART state are changed. It will loop.

初当りCZは、通常状態から(CZ前兆を介して)移行するCZであり、遊技者にとって有利な停止操作の情報を報知しない遊技状態(非ナビ区間)である。初当りCZは、RT0~RT5状態のいずれかの状態である。 The first hit CZ is a CZ that transitions from a normal state (via a CZ precursor), and is a gaming state (non-navigation section) in which information on a stop operation that is advantageous to the player is not reported. The initial hit CZ is in one of the RT0 to RT5 states.

継続CZは、ART状態から(前兆を介さずに)移行するCZであり、遊技者にとって有利な停止操作の情報を報知する遊技状態(ナビ区間)である。継続CZは、基本的には、RT4状態又はRT5状態のいずれかの状態である。継続CZのうち、CZ(ART後)と特殊CZとは、ART抽籤に当籤する確率がそれぞれ異なる状態であり、後述するように、特殊CZの方がCZ(ART後)よりもART抽籤に当籤する確率が高い。 The continuation CZ is a CZ that transitions from the ART state (without a precursor), and is a gaming state (navigation section) that notifies the player of information on a stop operation that is advantageous to the player. Continuation CZ is basically in either the RT4 state or the RT5 state. Among continuous CZs, CZ (after ART) and special CZ have different probabilities of winning the ART lottery, and as described later, the special CZ is more likely to win the ART lottery than the CZ (after ART). There is a high probability that

また、ART状態は、遊技者にとって有利な停止操作の情報を報知する遊技状態(ナビ区間)であり、遊技者にとって有利な遊技状態である。また、ART状態は、基本的には、RT4状態又はRT5状態のいずれかの状態である。なお、本実施形態では、ARTに当籤している状態で前兆遊技が終了し、RT状態がRT4状態又はRT4状態まで移行すると、ART状態が開始される。 Further, the ART state is a gaming state (navigation section) that notifies the player of information on a stop operation that is advantageous to the player, and is a gaming state that is advantageous to the player. Furthermore, the ART state is basically either the RT4 state or the RT5 state. In addition, in this embodiment, when the precursor game ends in a state where the ART is won and the RT state moves to the RT4 state or the RT4 state, the ART state is started.

図206に示すように、ART状態は、「通常ART」と「EP(エピソード)」と「ランク決めART」とからなる。通常ARTは、1セットを30ゲームとするART状態であり、1セット終了後は必ずCZ(継続CZ)に再突入する。EPは、所謂上乗せ特化ゾーンであり、ART状態の継続期間の延長が通常ARTよりも高確率で行われる状態である。なお、本実施形態のパチスロ1では、基本的には、セット数によりART状態の継続期間を管理しているため、EP中は、高確率でART状態の権利が付与されることになる(なお、ART状態の権利は、メインRAM103に記憶されており、ART状態の権利が付与されると、付与された数の権利がメインRAM103に記憶され、また、遊技状態がCZや通常状態からART状態に移行すると、メインRAM103に記憶されているART状態の権利が1つ消去される)。 As shown in FIG. 206, the ART status includes "normal ART," "EP (episode)," and "ranking ART." Normal ART is an ART state in which one set consists of 30 games, and after completing one set, the game always re-enters CZ (Continuation CZ). EP is a so-called additional specialization zone, and is a state in which the duration of the ART state is extended with a higher probability than in normal ART. In Pachislot 1 of this embodiment, the duration of the ART state is basically managed by the number of sets, so the right to the ART state will be granted with a high probability during the EP (note that , ART state rights are stored in the main RAM 103, and when the ART state rights are granted, the granted number of rights are stored in the main RAM 103, and the gaming state changes from CZ or normal state to ART state. , one ART state right stored in the main RAM 103 is deleted).

ランク決めARTは、CZからART状態に移行した後の最初の1ゲームで完結する遊技状態であり、その後に行われる通常ART中のランクを決定する。なお、詳細は後述するが、通常ART中のランクは、通常ART中における各種上乗せ(例えば、ART状態のセット数の上乗せやCZのゲーム数の上乗せ)に影響を与える情報であり、高ランクであるほど各種上乗せが優遇されている。 The rank determining ART is a gaming state that is completed in the first game after transitioning from the CZ to the ART state, and determines the rank during the normal ART that will be performed thereafter. Although the details will be described later, the rank during normal ART is information that affects various additions during normal ART (for example, the addition of the number of sets in ART state and the addition of the number of games in CZ). The more you have, the more preferential treatment you receive.

図206及び図207に示すように、通常状態において後述するCZ抽籤に当籤し、かつ、1ゲーム以上のCZ前兆ゲーム数が決定されると(移行条件(A1)が成立すると)、主制御回路90は、遊技状態を通常状態からCZ前兆に移行させる。CZ前兆は、CZに移行する前に行われる前兆期間であり、CZ前兆においてCZ前兆ゲーム数が消化されると(移行条件(A2)が成立すると)、主制御回路90は、遊技状態をCZ前兆から初当りCZに移行させる。 As shown in FIGS. 206 and 207, in the normal state, when a CZ lottery (described later) is won and the number of CZ precursor games is determined to be one or more games (when transition condition (A1) is satisfied), the main control circuit 90 shifts the gaming state from the normal state to the CZ precursor. The CZ precursor is a precursor period that takes place before transitioning to CZ. When the number of CZ precursor games is exhausted in the CZ precursor (transition condition (A2) is satisfied), the main control circuit 90 changes the gaming state to CZ. Shift from the omen to the first hit CZ.

また、初当りCZにおいて後述するART抽籤に当籤すると、当籤した遊技におけるRT状態が低RT状態(RT0~RT3状態)である場合には(移行条件(B1)が成立すると)、主制御回路90は、遊技状態を初当りCZからART準備中に移行させる。ART準備中は、ART抽籤に当籤した後に遊技状態をART状態に移行させるための準備期間であり、RT状態を高RT状態(RT4又はRT5状態)に移行させるために必要な停止操作の情報が報知される。この報知の結果、RT状態が高RT状態まで移行すると(移行条件(B2)が成立すると)、主制御回路90は、遊技状態をART準備中からランク決めARTに移行させる。 In addition, when winning the ART lottery described later in the first winning CZ, if the RT state in the winning game is a low RT state (RT0 to RT3 state) (if the transition condition (B1) is satisfied), the main control circuit 90 , the game state changes from initial winning CZ to ART preparation. ART preparation is a preparation period for shifting the gaming state to the ART state after winning the ART lottery, and information on the stop operation necessary to shift the RT state to the high RT state (RT4 or RT5 state) is provided. be notified. As a result of this notification, when the RT state shifts to the high RT state (when the transition condition (B2) is satisfied), the main control circuit 90 shifts the gaming state from ART preparation to rank determining ART.

一方、初当りCZにおいて、ART抽籤に当籤した遊技におけるRT状態が高RT状態である場合には(移行条件(B3)が成立すると)、主制御回路90は、遊技状態を初当りCZからランク決めARTに移行させる。また、初当りCZがART抽籤に当籤することなく終了すると(移行条件(B4)が成立すると)、主制御回路90は、遊技状態を初当りCZから通常状態に移行させる。 On the other hand, in the first winning CZ, if the RT state in the game that won the ART lottery is a high RT state (if the transition condition (B3) is satisfied), the main control circuit 90 changes the gaming state from the first winning CZ to the rank. Determine to move to ART. Further, when the first winning CZ ends without winning the ART lottery (if the transition condition (B4) is satisfied), the main control circuit 90 shifts the gaming state from the first winning CZ to the normal state.

また、通常状態中もART抽籤を行っており、通常状態においてART抽籤に当籤し、かつ、1ゲーム以上のART前兆ゲーム数が決定されると(移行条件(C1)が成立すると)、主制御回路90は、遊技状態を通常状態からART前兆に移行させる。ART前兆は、ART状態に移行する前に行われる前兆期間である。ART前兆においてART前兆ゲーム数が消化されると、ART前兆ゲーム数が消化された遊技におけるRT状態が低RT状態である場合には(移行条件(C2)が成立すると)、主制御回路90は、遊技状態をART前兆からART準備中に移行させ、ART前兆ゲーム数が消化された遊技におけるRT状態が高RT状態である場合には(移行条件(C3)が成立すると)、主制御回路90は、遊技状態をART前兆からランク決めARTに移行させる。 In addition, the ART lottery is performed even during the normal state, and if the ART lottery is won in the normal state and the number of ART precursor games is determined to be one or more games (if the transition condition (C1) is satisfied), the main control The circuit 90 shifts the gaming state from the normal state to the ART precursor. The ART precursor is a precursor period that occurs before transitioning to the ART state. When the number of ART precursor games is exhausted in the ART precursor, if the RT state in the game in which the number of ART precursor games has been exhausted is a low RT state (if the transition condition (C2) is satisfied), the main control circuit 90 , the game state is shifted from ART precursor to ART preparation, and if the RT state in the game in which the number of ART precursor games has been exhausted is a high RT state (if the transition condition (C3) is satisfied), the main control circuit 90 moves the gaming state from ART precursor to rank determining ART.

なお、図206及び図207に示すように、本実施形態のパチスロ1では、CZ前兆及びART前兆は、通常状態からCZ又はART状態に移行する際に経由することがある一方で、CZからART状態、又はART状態からCZに移行する場合には経由することがない。 In addition, as shown in FIGS. 206 and 207, in the pachislot machine 1 of the present embodiment, the CZ precursor and the ART precursor may be passed through when transitioning from the normal state to the CZ or ART state. When transitioning from state or ART state to CZ, there is no transit.

続いて、ランク決めARTは、1ゲームで完結し、1ゲームが行われるとランク決めART中に決定した通常ART中のランクに基づいて他の遊技状態に移行する。具体的には、ランク決めART中に決定したランクが3以下である場合には(移行条件(D)が成立すると)、主制御回路90は、遊技状態をランク決めARTから通常ARTに移行させる。 Subsequently, the rank determining ART is completed in one game, and once the one game is played, a transition is made to another gaming state based on the rank in the normal ART determined during the rank determining ART. Specifically, if the rank determined during rank determination ART is 3 or less (if transition condition (D) is satisfied), the main control circuit 90 transitions the gaming state from rank determination ART to normal ART. .

また、ランク決めART中に決定したランクが4であり、かつ、ランク決めART終了時のRT状態がRT4状態である場合には(移行条件(E1)が成立すると)、主制御回路90は、遊技状態をランク決めARTからEP準備中に移行させる。EP準備中は、ランク決めARTからEPに移行させる際にRT状態をRT5状態に移行させるための準備期間(なお、EPは、RT5状態中に行われる遊技状態である)であり、EP準備中にRT状態がRT5状態まで移行すると(移行条件(E2)が成立すると)、主制御回路90は、遊技状態をEP準備中からEPに移行させる。一方、ランク決めART中に決定したランクが4であり、かつ、ランク決めART終了時のRT状態がRT5状態である場合には(移行条件(E3)が成立すると)、主制御回路90は、遊技状態をランク決めARTからEPに移行させる。 Further, if the rank determined during the rank determination ART is 4 and the RT state at the end of the rank determination ART is the RT4 state (if the transition condition (E1) is satisfied), the main control circuit 90 The game state is changed from rank determination ART to EP preparation. EP preparation is a preparation period for transitioning the RT state to RT5 state when moving from rank determination ART to EP (note that EP is a gaming state that is performed during the RT5 state), and EP preparation is in progress. When the RT state shifts to the RT5 state (transition condition (E2) is satisfied), the main control circuit 90 shifts the gaming state from EP preparation to EP. On the other hand, if the rank determined during the rank determination ART is 4 and the RT state at the end of the rank determination ART is the RT5 state (if the transition condition (E3) is satisfied), the main control circuit 90 The gaming state is shifted from rank determination ART to EP.

また、通常ARTにおいて、ナビ高確中に「3択昇格リプ」が内部当籤役として決定され、かつ、当該遊技においてRT5状態に移行すると(移行条件(F)が成立すると)、主制御回路90は、遊技状態を通常ARTからEPに移行させる。なお、「3択昇格リプ」が内部当籤役として決定された遊技では、押し順正解時に略称「強チャンスリプ(RT5移行図柄)」に係る図柄組合せが有効ラインに沿って表示され、RT状態がRT5状態に移行する一方で、押し順不正解時には、RT状態がRT5状態に移行しない。後述するように、通常ART中は、ナビ高確中は、「3択昇格リプ」が内部当籤役として決定された場合に正解の押し順を報知する一方で、非ナビ高確中は、「3択昇格リプ」が内部当籤役として決定された場合には不正解の押し順(コンビネーション名「C_CUリプ」に係る図柄組合せが表示される押し順)を報知する。そのため、ART状態中の押し順の報知に従う限り、非ナビ高確中にRT状態がRT5状態に移行することがなく、また、非ナビ高確中に押し順の報知に従わずにRT5状態に移行してしまった場合には、ナビ高確中ではないため移行条件(F)が成立することないため、非ナビ高確中に遊技状態がEPに移行することがない。 In addition, in normal ART, when "3-choice promotion reply" is determined as an internal winning combination during navigation high accuracy, and when the game moves to the RT5 state (when the transition condition (F) is satisfied), the main control circuit 90 moves the gaming state from normal ART to EP. In addition, in a game where "3-choice promotion reply" is determined as an internal winning combination, when the push order is correct, the symbol combination related to the abbreviation "strong chance reply (RT5 transition symbol)" will be displayed along the active line, and the RT status will be On the other hand, if the pressing order is incorrect, the RT state does not shift to the RT5 state. As will be described later, during normal ART, Navi High Determined Medium players will be notified of the correct press order when "3-choice Promotion Reply" is determined as an internal winning combination, while non-Navi High Determined Medium players will be notified of the pressing order of the correct answer. If ``3-choice Promotion Rip'' is determined as the internal winning combination, the incorrect pressing order (the pressing order in which the symbol combinations related to the combination name ``C_CU Rip'' are displayed) is notified. Therefore, as long as you follow the notification of the press order during the ART state, the RT state will not shift to the RT5 state during non-navigation high accuracy. If the transition occurs, the transition condition (F) will not be satisfied because the navigation is not in high accuracy, so the gaming state will not shift to EP while the navigation is in high accuracy.

また、EPにおいて、保証なし時の「6択転落リプ」が内部当籤役として決定され、かつ、当該遊技においてRT4状態に移行すると(移行条件(G)が成立すると)、主制御回路90は、遊技状態をEPから通常ARTに移行させる。なお、「6択転落リプ」が内部当籤役として決定された遊技では、押し順不正解時に略称「小山リプレイ(RT4移行図柄)」に係る図柄組合せが有効ラインに沿って表示され、RT状態がRT4状態に移行する一方で、押し順正解時には、RT状態がRT4状態に移行しない。後述するように、EP中は、RT4状態への転落回避の保証がある場合には、「6択転落リプ」の当籤時に正解の押し順を報知する一方で、保証がない場合には、「6択転落リプ」の当籤時に正解及び不正解の何れの押し順も報知しない(すなわち、押し順自体を報知しない)。そのため、保証なし時のEP中は、「6択転落リプ」の当籤時に自力で正解の押し順を当てることでEPを継続することができ、反対に押し順が不正解になってしまうと、EPから通常ARTに遊技状態が移行してしまう。 Furthermore, in the EP, when the "6-choice falling reply" with no guarantee is determined as an internal winning combination, and when the game shifts to the RT4 state (when the transition condition (G) is satisfied), the main control circuit 90 Shift the gaming state from EP to normal ART. In addition, in a game where "6-choice Fallen Reply" is determined as the internal winning combination, if the push order is incorrect, the symbol combination related to the abbreviation "Koyama Replay (RT4 transition symbol)" will be displayed along the active line, and the RT status will be changed. On the other hand, when the pressing order is correct, the RT state does not shift to the RT4 state. As described later, during EP, if there is a guarantee that you will avoid falling into the RT4 state, the correct press order will be announced when you win the "6-choice fall reply", but if there is no guarantee, " When winning the 6-choice fall reply, neither the correct nor incorrect press order is reported (that is, the press order itself is not reported). Therefore, during the EP when there is no guarantee, you can continue the EP by guessing the correct pressing order on your own when you win the "6-choice falling reply", but on the other hand, if the pressing order becomes incorrect, The gaming state shifts from EP to normal ART.

また、通常ARTのゲーム数が消化され、1セットの通常ARTが終了すると(移行条件(H)が成立すると)、主制御回路90は、遊技状態を通常ARTから継続CZに移行させる。 Further, when the number of games of the normal ART is used up and one set of normal ART ends (if the transition condition (H) is satisfied), the main control circuit 90 shifts the gaming state from the normal ART to the continuation CZ.

また、継続CZにおいて移行条件(I)が成立すると、主制御回路90は、遊技状態を継続CZから通常ARTに移行させる。ここで、継続CZ中はART抽籤を行っており、このART抽籤に当籤した場合に移行条件(I)が成立することになる。また、後述するように、本実施形態のパチスロ1では、ART状態のセット数を上乗せ(ストック)することがあり、継続CZの終了時にセット数のストックが残っている場合には、ストックの放出を行い、遊技状態が継続CZから通常ARTに移行する。そのため、継続CZから通常ARTに移行することになる移行条件(I)は、継続CZ中のART抽籤に当籤すること、又は、ART状態のセット数のストックが放出されること、の何れかが満たされた場合に成立する。 Further, when the transition condition (I) is satisfied in the continuation CZ, the main control circuit 90 transitions the gaming state from the continuation CZ to the normal ART. Here, during the continuation CZ, an ART lottery is performed, and if the ART lottery is won, the transition condition (I) is satisfied. In addition, as will be described later, in Pachislot 1 of the present embodiment, the number of sets in the ART state may be added (stocked), and if the number of sets remains in stock at the end of the continuation CZ, the stock is released. , and the gaming state shifts from continuation CZ to normal ART. Therefore, the transition condition (I) for transitioning from continuation CZ to normal ART is either winning the ART lottery during continuation CZ or releasing the stock of the number of sets in ART state. Conforms if the conditions are met.

一方で、移行条件(I)が成立することなく継続CZのゲーム数が消化してしまった場合には(移行条件(J)が成立すると)、主制御回路90は、遊技状態を継続CZから通常状態に移行させる。なお、本実施形態のパチスロ1では、継続CZ(初当りCZも同様)から通常状態に移行する際に特殊な遊技性を有しており、この点の詳細は、図210で後述する。 On the other hand, if the number of games in the continuation CZ is exhausted without the transition condition (I) being satisfied (if the transition condition (J) is satisfied), the main control circuit 90 changes the gaming state from the continuation CZ. Shift to normal state. Note that the pachi-slot machine 1 of this embodiment has a special playability when transitioning from the continuous CZ (same as the initial winning CZ) to the normal state, and the details of this point will be described later with reference to FIG. 210.

また、特定状態中にボーナスに係る役(「F_クラウンBB」「F_赤BB」又は「F_青BB」)が内部当籤役として決定されると(移行条件(K1)が成立すると)、主制御回路90は、遊技状態を特定状態から通常フラグ間に移行させる。なお、特定状態とは、通常状態、CZ前兆状態又はART前兆状態の何れかである。また、通常フラグ間において、ボーナスに係る役が入賞しボーナスが作動すると(移行条件(K2)が成立すると)、主制御回路90は、遊技状態を通常フラグ間から通常BBに移行させる。そして、通常BBにおいて規定枚数のメダルが払い出されボーナスの作動が終了すると(移行条件(K3)が成立すると)、主制御回路90は、遊技状態を通常BBから特定状態に移行させる。なお、通常BBから移行する特定状態は、移行条件(K1)が満たされたときに滞在していた遊技状態である。 In addition, if a bonus-related combination (“F_Crown BB,” “F_Red BB,” or “F_Blue BB”) is determined as an internal winning combination during a specific state (if transition condition (K1) is satisfied), the main control The circuit 90 shifts the gaming state from the specific state to between the normal flags. Note that the specific state is any one of a normal state, a CZ precursor state, and an ART precursor state. Further, when a combination related to the bonus is won between the normal flags and the bonus is activated (if the transition condition (K2) is satisfied), the main control circuit 90 shifts the gaming state from between the normal flags to normal BB. Then, when the specified number of medals are paid out in the normal BB and the bonus operation ends (if the transition condition (K3) is satisfied), the main control circuit 90 shifts the gaming state from the normal BB to the specific state. Note that the specific state to which the player normally transitions from BB is the gaming state in which he was staying when the transition condition (K1) was satisfied.

また、通常フラグ間において後述するART抽籤に当籤すると(移行条件(L)が成立すると)、主制御回路90は、遊技状態を通常フラグ間からART中フラグ間に移行させる。同様に、通常BBにおいて後述するART抽籤に当籤すると(移行条件(M)が成立すると)、主制御回路90は、遊技状態を通常BBからART中BBに移行させる。 Furthermore, when the ART lottery (to be described later) is won between the normal flags (if the transition condition (L) is satisfied), the main control circuit 90 shifts the gaming state from between the normal flags to between the ART flags. Similarly, when the ART lottery described below is won in the normal BB (if the transition condition (M) is satisfied), the main control circuit 90 shifts the gaming state from the normal BB to the ART-in-progress BB.

また、所定状態中にボーナスに係る役が内部当籤役として決定されると(移行条件(N1)が成立すると)、主制御回路90は、遊技状態を所定状態からART中フラグ間に移行させる。なお、所定状態とは、CZ(初当りCZ及び継続CZ)、ART準備中、ランク決めART、通常ART、EP前兆及びEPの何れかである。また、ART中フラグ間において、ボーナスに係る役が入賞しボーナスが作動すると(移行条件(N2)が成立すると)、主制御回路90は、遊技状態をART中フラグ間からART中BBに移行させる。そして、ART中BBにおいて規定枚数のメダルが払い出されボーナスの作動が終了すると(移行条件(N3)が成立すると)、主制御回路90は、遊技状態をART中BBからART準備中に移行させる。 Further, when a combination related to the bonus is determined as an internal winning combination during the predetermined state (if the transition condition (N1) is satisfied), the main control circuit 90 shifts the gaming state from the predetermined state to the ART flag. Note that the predetermined state is any one of CZ (initial CZ and continuous CZ), ART preparation, ranking determining ART, normal ART, EP precursor, and EP. Furthermore, when a combination related to the bonus is won and the bonus is activated between the ART flags (if the transition condition (N2) is satisfied), the main control circuit 90 shifts the gaming state from between the ART flags to ART BB. . Then, when the prescribed number of medals are paid out at BB during ART and the bonus operation ends (when the transition condition (N3) is satisfied), the main control circuit 90 shifts the gaming state from BB during ART to ART preparation. .

なお、図206に示すように、複数の遊技状態のうちの、通常状態、CZ前兆、ART前兆及び初当りCZは、遊技者に対して停止操作の情報を報知しない遊技状態(非ナビ区間)であり、また、ART準備中、ランク決めART、通常ART、EP前兆及び継続CZは、遊技者に対して停止操作の情報を報知する遊技状態(ナビ区間)である。また、EP中は、基本的にはナビ区間であるが、保証がない場合の「6択転落リプ」の当籤時に限り、非ナビ区間として扱われる。 As shown in FIG. 206, among the plurality of gaming states, the normal state, CZ precursor, ART precursor, and first hit CZ are gaming states (non-navigation section) in which information on stop operation is not notified to the player. In addition, ART preparation, ranking ART, normal ART, EP precursor, and continuation CZ are gaming states (navigation sections) in which information on stop operations is notified to the player. Also, during the EP, it is basically a navigation section, but it is treated as a non-navigation section only when the "6-choice fall reply" is won when there is no guarantee.

ここで、図205(B)を参照して、ナビ区間では、「6択維持リプ」又は「6択突入リプ」が内部当籤役として決定されると、遊技者に対して正解の押し順が報知される。一方、ナビ区間であっても「3択昇格リプ」が内部当籤役として決定された場合は、ナビ高確中であるか非ナビ高確中であるかに応じて報知する停止操作の情報が異なる。具体的には、ナビ区間中のナビ高確中は、「3択昇格リプ」が内部当籤役として決定されると、正解の押し順を報知し略称「強チャンスリプ」に係る図柄組合せの表示を促し、ナビ区間中の非ナビ高確中は、「3択昇格リプ」が内部当籤役として決定されると、不正解の押し順のうちのコンビネーション名「C_CUリプ」に係る図柄組合せが表示される押し順を報知する。 Here, with reference to FIG. 205(B), in the navigation section, when "6-choice maintenance reply" or "6-choice entry reply" is determined as the internal winning combination, the correct pressing order is shown to the player. be notified. On the other hand, even in the Navi section, if "3-choice Promotion Rip" is determined as the internal winning combination, the information on the stop operation that is notified depending on whether the Navi is in high accuracy or non-Navi is in high accuracy is different. Specifically, during the navigation section, during the navigation section, when "3-choice promoted reply" is determined as the internal winning combination, the navigation system will notify the correct press order and display the symbol combination related to the abbreviation "strong chance reply". , and for non-navigation high accuracy middle players during the navigation section, when "3-choice promoted reply" is determined as the internal winning combination, the symbol combination related to the combination name "C_CU reply" from the incorrect press order will be displayed. Notify the order in which the buttons will be pressed.

また、「6択転落リプ」当籤時に報知する押し順は、EP中の転落回避の保証の有無に応じて異なり、保証あり時(ナビ区間)では、正解の押し順を報知しコンビネーション名「C_CUリプ」に係る図柄組合せの表示を促し、保証なし時(非ナビ区間)では、何らの押し順も報知しない。なお、EP中の転落回避の保証の有無は、後述する転落モードに基づき管理される。 In addition, the press order that will be announced when you win the "6-choice fall reply" will differ depending on whether or not there is a guarantee of falling avoidance during the EP, and when there is a guarantee (navigation section), the press order of the correct answer will be announced and the combination name "C_CU" will be announced. It prompts the display of symbol combinations related to "Reply", and does not notify any pressing order when there is no guarantee (non-navigation section). Note that whether or not there is a guarantee of avoiding falling during EP is managed based on the falling mode, which will be described later.

[内部当籤役と抽籤用フラグとの対応関係]
続いて、本実施形態のパチスロ1における遊技の流れの詳細について説明する。ここで、パチスロ1では、内部当籤役などに基づき各種の抽籤を行うが、以下では、内部当籤役を抽籤用フラグに変換した上で各種の抽籤を行う。図208は、内部当籤役と抽籤用フラグとの対応関係を示す図である。なお、本実施形態のパチスロ1では、各種抽籤をリール回転開始時(スタート時)又はリール停止時に行うことがある。図208(A)は、スタート時に行う各種抽籤に用いる抽籤用フラグと内部当籤役との対応関係を示し、図208(B)は、スタート時又はリール停止時に行う各種抽籤に用いる抽籤用フラグと内部当籤役との対応関係を示す。
[Correspondence between internal winning combination and lottery flag]
Next, details of the flow of the game in the pachi-slot machine 1 of this embodiment will be explained. Here, in Pachislot 1, various types of lottery are performed based on internal winning combinations, etc., but in the following, various types of lottery are performed after converting the internal winning combination into a lottery flag. FIG. 208 is a diagram showing the correspondence between internal winning combinations and lottery flags. In addition, in the pachi-slot machine 1 of this embodiment, various types of lottery may be performed when the reels start rotating (at the start) or when the reels stop. Figure 208 (A) shows the correspondence between the lottery flags used for various types of lottery performed at the start and internal winning combinations, and Figure 208 (B) shows the correspondence between the lottery flags used for various types of lottery performed at the start or when the reels are stopped. It shows the correspondence with the internal winning combination.

図208(A)に示すように、スタート時に行う各種抽籤に用いる抽籤用フラグは、内部当籤役から決定される。例えば、内部当籤役「押し順ベル」及び「F_共通ベル」は、抽籤用フラグ「ベル」に対応する。また、「BB(CBB又はNBB)中のはずれ」は、抽籤用フラグ「ベルはずれA」に対応し、内部当籤役「F_BB中弱チェリプ」は、抽籤用フラグ「ベルはずれB」に対応する。 As shown in FIG. 208(A), the lottery flags used for various types of lottery performed at the start are determined from the internal winning combination. For example, the internal winning combinations "Push Order Bell" and "F_Common Bell" correspond to the lottery flag "Bell". Further, "missing in BB (CBB or NBB)" corresponds to the lottery flag "bell missing A", and internal winning combination "F_BB medium weak Chelip" corresponds to the lottery flag "bell missing B".

続いて、図208(B)に示すように、リール停止時に行う各種抽籤に用いる抽籤用フラグは、リール停止時に有効ラインに沿って表示された図柄組合せから決定される。上述したように、本実施形態のパチスロ1では、押し順に応じて表示される図柄組合せが異なる押し順役を設けており、このような押し順役では、遊技者が実際に停止操作を行うまで、パチスロ1側において表示される図柄組合せを把握することができない。そこで、パチスロ1では、押し順役の一部については、表示された図柄組合せ(言い換えると、押し順の正解の有無)に応じて抽籤用フラグを異ならせている。 Subsequently, as shown in FIG. 208(B), the lottery flag used for various types of lottery performed when the reels are stopped is determined from the symbol combinations displayed along the active line when the reels are stopped. As described above, in the pachislot 1 of the present embodiment, there are push order combinations in which the symbol combinations displayed differ depending on the push order. , it is not possible to grasp the symbol combinations displayed on the Pachislot 1 side. Therefore, in Pachislot 1, for some of the pressing order combinations, the lottery flags are changed depending on the displayed symbol combinations (in other words, whether or not there is a correct answer in the pressing order).

なお、ART状態などのナビ区間中は、遊技者に対して停止操作の情報(押し順)が報知されるため、押し順役の当籤時に表示されるべき図柄組合せを、パチスロ1側において予め把握することができる。そこで、図208(B)に示すように、パチスロ1では、押し順役の一部と対応する抽籤用フラグとを、ナビ区間と非ナビ区間とで異ならせている。なお、パチスロ1では、表示される(表示されるべき)図柄組合せをパチスロ1側で予め把握できない非ナビ区間中は、各種抽籤をリール停止時に行い、パチスロ1側で予め把握できるナビ区間中は、各種抽籤をスタート時に行う。 In addition, during the navigation section such as the ART state, the player is informed of the stop operation information (press order), so the pachislot 1 side knows in advance the symbol combination that should be displayed when the press order winning combination is won. can do. Therefore, as shown in FIG. 208(B), in Pachislot 1, some of the winning combinations and corresponding lottery flags are made different between the navigation section and the non-navigation section. In addition, in Pachislot 1, during the non-navigation section where the symbol combinations to be displayed (should be displayed) cannot be known in advance on the Pachislot 1 side, various drawings are performed when the reels are stopped, and during the navigation section where the symbol combinations to be displayed can be known in advance on the Pachislot 1 side. , various types of lottery are conducted at the start.

図208(B)に示すように、内部当籤役「6択突入リプ」は、非ナビ区間では、押し順正解時に抽籤用フラグ「弱チャンスリプ」が対応し、また、押し順不正解時に抽籤用フラグ「通常リプ」が対応する。また、内部当籤役「6択突入リプ」は、ナビ区間では、抽籤用フラグ「弱チャンスリプ」が対応する。なお、後述するように、各種抽籤では、抽籤用フラグ「通常リプ」よりも抽籤用フラグ「弱チャンスリプ」の方が抽籤結果が優遇されている。 As shown in Figure 208 (B), in the non-navigation section, the internal winning combination "6-choice rush reply" corresponds to the lottery flag "weak chance reply" when the pressing order is correct, and the lottery flag "weak chance reply" corresponds to the internal winning combination when the pressing order is incorrect. The flag ``Normal Reply'' corresponds to this. Furthermore, the internal winning combination "6-choice rush reply" corresponds to the lottery flag "weak chance reply" in the navigation section. As will be described later, in various types of lotteries, the lottery flag "weak chance rip" is given preferential lottery results than the lottery flag "normal rip".

ここで、内部当籤役「6択突入リプ」は、押し順正解時にRT2状態からRT4状態に移行する契機となる当籤役であるが、各種抽籤に用いる抽籤用フラグは、押し順正解時(RT4状態に移行)には「弱チャンスリプ」、押し順不正解時(RT2状態のまま維持)には「通常リプ」が対応するため、対応する抽籤用フラグもRT状態も押し順正解時の方が優遇されている。 Here, the internal winning combination "6-choice entry reply" is a winning combination that triggers a transition from the RT2 state to the RT4 state when the pressing order is correct. "Weak Chance Reply" corresponds to the state (transition to state), and "Normal Reply" corresponds to the incorrect answer in the pressing order (maintaining the RT2 state), so the corresponding lottery flag and RT state correspond to the correct answer in the pressing order. are given preferential treatment.

また、内部当籤役「6択転落リプ」は、非ナビ区間では、押し順正解時に抽籤用フラグ「通常リプ」が対応し、また、押し順不正解時に抽籤用フラグ「弱チャンスリプ」が対応する。また、内部当籤役「6択転落リプ」は、ナビ区間では、抽籤用フラグ「弱チャンスリプ」が対応する。 In addition, for the internal winning combination "6-choice fall reply", in the non-navigation section, the lottery flag "normal reply" corresponds to the correct answer in the pressing order, and the lottery flag "weak chance reply" corresponds to the incorrect answer in the pressing order. do. In addition, the internal winning combination "6-choice fall reply" corresponds to the lottery flag "weak chance reply" in the navigation section.

ここで、内部当籤役「6択転落リプ」は、押し順不正解時にRT5状態からRT4状態に移行(転落)する契機となる当籤役であるが、各種抽籤に用いる抽籤用フラグは、押し順正解時(RT5状態のまま維持)には「通常リプ」、押し順不正解時(RT4状態に転落)には「弱チャンスリプ」が対応するため、対応する抽籤用フラグとしては、押し順不正解時の方が押し順正解時よりも優遇されている。一方で、RT状態がRT5状態からRT4状態に転落してしまうため、RT状態の観点からは、押し順正解時の方が押し順不正解時よりも優遇されている。 Here, the internal winning combination "6-choice fall reply" is a winning combination that triggers a transition (fall) from the RT5 state to the RT4 state when the pressing order is incorrect, but the lottery flags used for various types of drawings are A "normal reply" corresponds to a correct answer (maintaining the RT5 state), and a "weak chance reply" corresponds to an incorrect answer (falling to the RT4 state), so the corresponding lottery flag corresponds to Correct answers are given preferential treatment than press-order correct answers. On the other hand, since the RT state falls from the RT5 state to the RT4 state, from the point of view of the RT state, when the push order is correct, it is treated more favorably than when the push order is incorrect.

続いて、内部当籤役「3択昇格リプ」は、非ナビ区間では、押し順正解時に抽籤用フラグ「強チャンスリプ」が対応し、また、押し順不正解時に抽籤用フラグ「通常リプ」が対応する。また、内部当籤役「3択昇格リプ」は、ナビ区間中は、ナビ高確又は非ナビ高確に応じて対応する抽籤用フラグが異なり、ナビ区間中のナビ高確時は、抽籤用フラグ「強チャンスリプ」が対応し、また、ナビ区間中の非ナビ高確時は、抽籤用フラグ「通常リプ」が対応する。なお、後述するように、各種抽籤では、抽籤用フラグ「通常リプ」よりも抽籤用フラグ「強チャンスリプ」の方が抽籤結果が優遇されている。 Next, for the internal winning combination "3-choice promotion reply", in the non-navigation section, the lottery flag "strong chance reply" corresponds to the correct answer in the pressing order, and the lottery flag "normal reply" corresponds to the incorrect answer in the pressing order. handle. In addition, for the internal winning combination "3-choice promotion reply", during the navigation section, the corresponding lottery flag will be different depending on whether the navigation is high accuracy or non-navigation accuracy, and when the navigation is high accuracy during the navigation section, the lottery flag will be changed. "Strong Chance Reply" corresponds to this, and when the non-navigation is highly accurate during the navigation section, the lottery flag "Normal Reply" corresponds. As will be described later, in various lotteries, the lottery flag ``strong chance slip'' is given preferential lottery results than the lottery flag ``normal reply''.

ここで、内部当籤役「3択昇格リプ」は、押し順正解時にRT4状態からRT5状態に移行(昇格)する契機となる当籤役であるが、各種抽籤に用いる抽籤用フラグは、押し順正解時(RT5状態に昇格)には「強チャンスリプ」、押し順不正解時(RT4状態のまま維持)には「通常リプ」が対応するため、対応する抽籤用フラグもRT状態も押し順正解時の方が優遇されている。 Here, the internal winning combination "3-choice promotion reply" is a winning combination that triggers a transition (promotion) from the RT4 state to the RT5 state when the pressing order is correct, but the lottery flag used for various drawings indicates that the pressing order is correct. "Strong Chance Reply" corresponds to the time (promoted to RT5 state), and "Normal Reply" corresponds to incorrect press order (maintains RT4 state), so the corresponding lottery flag and RT state correspond to correct press order. Time is given preferential treatment.

<各遊技状態中の遊技性>
続いて、図209~図214を参照して、パチスロ1における代表的な遊技状態中の遊技の流れについて説明する。
<Playability during each game state>
Next, with reference to FIGS. 209 to 214, a game flow during a typical game state in Pachislot 1 will be described.

[通常状態中の遊技性]
初めに、図209を参照して、通常状態中の遊技の流れについて説明する。本実施形態のパチスロ1では、通常状態中はART状態を目指して遊技を行うことになる。通常状態からART状態への移行は、通常状態からCZを経由してART状態に移行するパターン(図209(A)参照)と、通常状態から直接ART状態に移行するパターン(図209(B)参照)との2パターンがある。
[Playability in normal state]
First, the flow of the game in the normal state will be described with reference to FIG. 209. In the pachi-slot machine 1 of this embodiment, during the normal state, the game is played aiming at the ART state. There are two patterns for transitioning from the normal state to the ART state: a pattern of moving from the normal state to the ART state via CZ (see Figure 209 (A)), and a pattern of moving directly from the normal state to the ART state (see Figure 209 (B)). There are two patterns.

図209(A)を参照して、通常状態からCZを経由してART状態に移行するパターンでは、主制御回路90は、通常状態中にCZ抽籤を行い、CZ抽籤に当籤すると遊技状態を通常状態から(CZ前兆を介して)CZに移行させ、CZ抽籤に当籤しないと遊技状態を通常状態のまま維持する。パチスロ1では、主制御回路90は通常状態中に、抽籤用フラグ「ベル」に基づくCZ抽籤(図209(A-1)参照)、及びベル以外の抽籤用フラグに基づくCZ抽籤(図209(A-2)参照)を行う。 Referring to FIG. 209(A), in the pattern of transitioning from the normal state to the ART state via CZ, the main control circuit 90 performs the CZ lottery during the normal state, and when the CZ lottery is won, the gaming state changes to the normal state. The state is shifted to CZ (via a CZ precursor), and unless the CZ lottery is won, the gaming state is maintained as the normal state. In Pachislot 1, the main control circuit 90 performs CZ lottery based on the lottery flag "bell" (see FIG. 209 (A-1)) and CZ lottery based on lottery flags other than bell (see FIG. 209 (A-1)) during the normal state. (See A-2)).

図209(A-1)に示すように、パチスロ1では、通常状態中のモードとして、モード1、モード2、モード3及びモード4の4段階のモードを有しており、主制御回路90は、抽籤用フラグが「ベル」である場合に、現在のモードに基づいてCZ抽籤を行う。なお、4段階のモードのうち、抽籤用フラグ「ベル」に基づくCZ抽籤に当籤する確率は、モード1が最も低く、モード2が次に低く、モード3が次に低く、モード4が最も高い。 As shown in FIG. 209 (A-1), Pachislot 1 has four modes, mode 1, mode 2, mode 3, and mode 4, as modes in the normal state, and the main control circuit 90 , when the lottery flag is "bell", the CZ lottery is performed based on the current mode. Of the four modes, the probability of winning the CZ lottery based on the lottery flag "bell" is lowest in mode 1, second lowest in mode 2, next lowest in mode 3, and highest in mode 4. .

また、図209(A-2)に示すように、パチスロ1では、通常状態中の抽籤状態として低確、高確及び超高確の3段階の抽籤状態を有しており、主制御回路90は、抽籤用フラグがベル以外である場合に、抽籤用フラグ及び現在の抽籤状態に基づいてCZ抽籤を行う。なお、3段階の抽籤状態のうち、ベル以外の抽籤用フラグに基づくCZ抽籤に当籤する確率は、低確が最も低く、高確が次に低く、超高確が最も高い。 Furthermore, as shown in FIG. 209 (A-2), Pachislot 1 has three lottery states of low probability, high probability, and super high probability as lottery states in the normal state, and the main control circuit 90 performs the CZ lottery based on the lottery flag and the current lottery state when the lottery flag is other than the bell. Of the three lottery states, the probability of winning the CZ lottery based on lottery flags other than Bell is lowest for low probability, second lowest for high probability, and highest for very high probability.

主制御回路90は、通常状態中にモード及び抽籤状態を様々な契機で移行させつつ、抽籤用フラグとモード又は抽籤状態とに基づきCZ抽籤を行う。その結果、通常状態中にCZ抽籤に当籤すると遊技状態を通常状態から(CZ前兆を介して)CZに移行させ、CZ抽籤に当籤しないと遊技状態を通常状態のまま維持する。 The main control circuit 90 performs the CZ lottery based on the lottery flag and the mode or lottery state while changing the mode and lottery state at various opportunities during the normal state. As a result, if the CZ lottery is won during the normal state, the gaming state is shifted from the normal state to the CZ (via the CZ precursor), and if the CZ lottery is not won, the gaming state is maintained as the normal state.

また、通常状態から直接ART状態に移行するパターンも、図209(B-1)(B-2)に示すように、2つのパターンが設けられている。直接ART状態に移行する一つ目のパターンは、図209(B-1)に示すように、主制御回路90は、通常状態中に抽籤用フラグと抽籤状態等とに基づきART抽籤を行い、その結果、ART抽籤に当籤すると、遊技状態を通常状態から(ART前兆及びART準備中を介して)ART状態に移行させ、ART抽籤に当籤しないと遊技状態を通常状態のまま維持する。 Furthermore, two patterns for directly transitioning from the normal state to the ART state are provided, as shown in FIGS. 209 (B-1) and (B-2). In the first pattern of directly transitioning to the ART state, as shown in FIG. 209 (B-1), the main control circuit 90 performs the ART lottery based on the lottery flag and the lottery state during the normal state, and As a result, if the ART lottery is won, the game state is shifted from the normal state to the ART state (through ART precursor and ART preparation), and if the ART lottery is not won, the game state is maintained as the normal state.

一方、直接ART状態に移行する二つ目のパターンでは、主制御回路90は、ART抽籤を行うことなく、RT状態がRT3状態に移行するとART状態のストックを付与して、その後、遊技状態を通常状態から(ART前兆及びART準備中を介して)ART状態に移行させる。 On the other hand, in the second pattern of directly transitioning to the ART state, the main control circuit 90 provides stock in the ART state when the RT state transitions to the RT3 state without performing the ART lottery, and then changes the gaming state. Transition from the normal state to the ART state (via ART precursor and ART preparation).

ここで、上述のようにRT3状態へは、無限RT状態中にRT3移行図柄である略称「チェリプ」に係る図柄組合せが表示されると、移行する。図205を参照すると、略称「チェリプ」に係る図柄組合せは、内部当籤役として「F_弱チェリプ」が遊技において表示され、その他の役が内部当籤役として決定された場合には表示されない。また、図180を参照すると、無限RT状態では、「F_弱チェリプ」はRT2状態中に低い確率(32/65536)で内部当籤役として決定され、その他の無限RT状態(RT0状態、RT4状態及びRT5状態)中は、内部当籤役として決定されることがないため、RT3状態へは、RT2状態からのみ移行することがあり、その他のRT状態から移行することがない(図178参照)。 Here, as described above, the RT3 state is entered when a symbol combination related to the abbreviation "Cherip", which is a RT3 transition symbol, is displayed during the infinite RT state. Referring to FIG. 205, the symbol combination related to the abbreviation "Cheripu" is displayed in the game when "F_Weak Cheripu" is displayed as an internal winning combination and other winning combinations are determined as internal winning combinations. Also, referring to FIG. 180, in the infinite RT state, "F_Weak Cheripu" is determined as an internal winning combination with a low probability (32/65536) during the RT2 state, and in the other infinite RT states (RT0 state, RT4 state, and During the RT5 state), it is never determined as an internal winning combination, so the RT3 state may be entered only from the RT2 state, and no other RT states may be entered (see FIG. 178).

そのため、直接ART状態に移行する二つ目のパターンでは、主制御回路90は、RT状態がRT2状態からRT3状態に移行すると、遊技状態を通常状態からART状態に移行させることになる。なお、有限RT状態であるRT1状態中は、「F_弱チェリプ」が中程度の確率(874/65536)で内部当籤役として決定されるが(図180参照)、RT1状態中に略称「弱チェリプ」に係る図柄組合せが表示されても、RT1状態は有限RT状態であるため、RT3状態に移行することはない。 Therefore, in the second pattern of directly shifting to the ART state, when the RT state shifts from the RT2 state to the RT3 state, the main control circuit 90 shifts the gaming state from the normal state to the ART state. Note that during the RT1 state, which is a finite RT state, "F_Weak Chelip" is determined as the internal winning combination with a medium probability (874/65536) (see Figure 180); Even if a symbol combination related to " is displayed, the RT1 state is a limited RT state, so it will not shift to the RT3 state.

また、RT3状態中は、「F_弱チェリプ」が高確率(18752/65536)で内部当籤役として決定される(図180参照)。そのため、RT3状態に移行できた場合には略称「弱チェリプ」に係る図柄組合せが頻繁に表示されることになる。遊技者にとってみれば、略称「弱チェリプ」に係る図柄組合せが頻繁に表示されることで、RT3状態中であること、すなわち、ART状態のストックが付与されていることについて期待感を抱くことになる。このように本実施形態のパチスロ1では、特定の図柄組合せが頻繁に表示されると、ART状態のストックという特典が付与されている期待感を抱くことができる。 Furthermore, during the RT3 state, "F_Weak Cheripu" is determined as an internal winning combination with a high probability (18752/65536) (see FIG. 180). Therefore, if the state can be shifted to RT3, the symbol combination related to the abbreviation "Weak Cherip" will be frequently displayed. From the player's point of view, the frequent display of symbol combinations related to the abbreviation "Weak Cherip" creates a sense of expectation that the player is in the RT3 state, that is, that the ART state stock is provided. Become. In this way, in the pachislot machine 1 of the present embodiment, when a specific symbol combination is frequently displayed, the player can feel a sense of anticipation that he or she will be given the privilege of stocking the ART state.

なお、RT3状態に移行したことに伴いART状態に移行する場合の、ART前兆の開始タイミングは任意である。すなわち、RT3状態に移行した時点で遊技状態を通常状態からART前兆に移行することとしてもよく、また、RT3状態中に任意のゲーム数が経過した時点で遊技状態を通常状態からART前兆に移行することとしてもよく、また、RT3状態からRT0状態に移行した時点で遊技状態を通常状態からART前兆に移行することとしてもよい。 Note that when transitioning to the ART state due to transition to the RT3 state, the start timing of the ART precursor is arbitrary. That is, the gaming state may be shifted from the normal state to the ART precursor at the time of transitioning to the RT3 state, or the gaming state may be shifted from the normal state to the ART precursor at the time when an arbitrary number of games have elapsed during the RT3 state. Alternatively, the gaming state may be changed from the normal state to the ART precursor at the time of transition from the RT3 state to the RT0 state.

[CZ中の遊技性]
続いて、図210及び図211を参照して、CZ中の遊技の流れについて説明する。
[Playability in CZ]
Next, the flow of the game in CZ will be explained with reference to FIGS. 210 and 211.

図210(A)に示すように、本実施形態のパチスロ1では、CZ中にART抽籤を行っており、このART抽籤に当籤すると、CZを一時中断してART状態に移行する。そして、その後ART状態が終了すると、中断していたCZを再開し、再びART抽籤を行う。このようにパチスロ1では、CZ中は、CZゲーム数が残っている限りCZとART状態とがループする。 As shown in FIG. 210(A), in the pachi-slot machine 1 of this embodiment, an ART lottery is performed during the CZ, and if the ART lottery is won, the CZ is temporarily interrupted and the game enters the ART state. Then, when the ART state ends, the interrupted CZ is restarted and the ART lottery is performed again. In this way, in Pachislot 1, during CZ, the CZ and ART states are looped as long as the number of CZ games remains.

また、CZの最終ゲームにおいてART抽籤に非当籤の場合には、CZは終了することになるが、ART状態のセット数のストック状況によっては、CZの最終ゲーム終了時にストックが残っていることがある。パチスロ1では、CZの最終ゲームにおいてART抽籤に非当籤の場合であっても、ART状態のセット数のストックが有るときは、ストックを1つ放出し、ART状態に遊技状態を移行する。このとき、CZからART状態への移行に伴い、CZの残りゲーム数が最低5ゲーム延長される結果、その後、CZとART状態とがループすることになり、また、ART状態のセット数のストックが残っている限り、CZの最終ゲーム終了時にストックの放出が行われる結果、CZとART状態とがループすることになる。 In addition, in the case of a non-winning ART lottery in the final game of CZ, the CZ will end, but depending on the stock situation of the number of sets in the ART state, there may be some stock remaining at the end of the final game of CZ. be. In Pachislot 1, even if there is no winning in the ART lottery in the final game of CZ, if there is a set number of stocks in the ART state, one stock is released and the game state is transferred to the ART state. At this time, as a result of the transition from CZ to ART state, the number of remaining games in CZ is extended by at least 5 games, and as a result, the CZ and ART states will then loop, and the stock of the number of sets in the ART state will increase. As long as CZ remains, the stock is released at the end of the final game of CZ, resulting in a loop between CZ and the ART state.

一方で、CZの最終ゲームにおいてART抽籤に非当籤であり、かつ、ART状態のセット数のストックがない場合には、CZが終了し、遊技状態が通常状態に移行する。このとき、本実施形態のパチスロ1では、CZ終了後の通常状態の1ゲーム目に限り、2ゲーム目以降よりも高い確率で当籤するART抽籤(泣きの1回)を行う。このCZ終了後の1ゲーム目に行うART抽籤に当籤すると、ART状態に遊技状態を移行し、非当籤すると、通常状態のまま遊技状態を維持する。また、このCZ終了後の1ゲーム目に行うART抽籤に当籤することによりART状態に移行した場合にも、CZの残りゲーム数が最低5ゲーム延長され、結果、その後、CZとART状態とがループすることになり、また、その後のCZの最終ゲームのストック放出や、泣きの1回のART抽籤が行われる結果、CZとART状態とがループすることになる。 On the other hand, in the final game of CZ, if the ART lottery is not won and there is no stock for the number of sets in the ART state, the CZ ends and the gaming state shifts to the normal state. At this time, in the pachi-slot machine 1 of the present embodiment, only in the first game in the normal state after the end of CZ, an ART lottery (one tearful lottery) is performed in which the winning probability is higher than in the second and subsequent games. If the player wins the ART lottery performed in the first game after the end of the CZ, the game state shifts to the ART state, and if the player does not win, the game state remains in the normal state. In addition, even if you enter the ART state by winning the ART lottery held in the first game after the end of this CZ, the number of remaining games in CZ will be extended by at least 5 games, and as a result, the CZ and ART states will be changed after that. This results in a loop, and as a result of the subsequent stock release of the final game of CZ and one ART lottery, the CZ and ART states become looped.

ここで、上述したように、本実施形態では、通常状態から移行したCZを初当りCZと呼び、CZとART状態とのループ中にART状態から戻った後のCZを継続CZと呼ぶ。続いて、初当りCZの概要と継続CZの概要とについて説明する。 Here, as described above, in this embodiment, the CZ that has transitioned from the normal state is called the initial CZ, and the CZ that has returned from the ART state during the loop between the CZ and the ART state is called the continued CZ. Next, an outline of the initial CZ and an outline of the continuous CZ will be explained.

図210(B)に示すように、初当りCZ中は、CZの残りゲーム数に応じてART状態への移行契機が異なり、初当りCZは、CZの残りゲーム数が1以上の場合の抽籤フェーズAと、CZの残りゲーム数が0である場合の抽籤フェーズBと、から構成される。また、図210(C)に示すように、継続CZは、ART抽籤によるART状態への移行とストックの放出によるART状態への移行という移行契機を有しており、継続CZは、継続CZ中に行う抽籤フェーズAと、CZの残りゲーム数が0である場合の放出フェーズDと、から構成される。 As shown in FIG. 210(B), during the first winning CZ, the timing of transition to the ART state differs depending on the number of remaining games in CZ, and the first winning CZ is a lottery when the remaining number of games in CZ is 1 or more. It consists of phase A and lottery phase B when the number of remaining games in CZ is 0. Furthermore, as shown in FIG. 210(C), the continuation CZ has transition triggers such as transition to the ART state due to ART lottery and transition to the ART state due to stock release, and the continuation CZ has a transition trigger during the continuation CZ. The game consists of a lottery phase A, which is carried out at the end of the game, and a release phase D, which is performed when the number of remaining games in CZ is 0.

なお、CZ終了後の1ゲーム目には泣きの1回のART抽籤が行われるが、この泣きの1回のART抽籤を便宜上、抽籤フェーズCと呼ぶ(抽籤フェーズCは、通常状態中のART抽籤であり、CZを構成するものではない)。 In addition, in the first game after the end of CZ, one tearful ART lottery is held, but for convenience, this one tearful ART lottery is called lottery phase C (lottery phase C is the ART lottery in the normal state). (This is a lottery and does not constitute CZ).

続いて、図211(D)を参照して、これら各フェーズの概要について説明する。抽籤フェーズA,B,Cは、それぞれ抽籤用フラグなどに基づいてART抽籤を行うフェーズであり、このART抽籤に当籤した場合には、遊技状態がART状態に移行するとともに、CZの残りゲーム数を最低5ゲーム延長(加算)する。一方で、このART抽籤に非当籤の場合には、CZゲーム数が残っている限りCZが継続し、CZゲーム数が残っていない場合には通常状態に移行する。なお、本実施形態のパチスロ1では、抽籤フェーズC(CZ終了後の泣きの1回)においてART抽籤に当籤した場合にも、CZの残りゲーム数を最低5ゲーム延長(加算)する。その結果、抽籤フェーズCでART抽籤に当籤した場合には、その後、CZとART状態とのループが継続することになる。 Next, an overview of each of these phases will be explained with reference to FIG. 211(D). Lottery phases A, B, and C are phases in which ART lottery is performed based on lottery flags, etc., and when the ART lottery is won, the gaming state shifts to ART state and the number of remaining games in CZ is changed. will be extended (added) by at least 5 games. On the other hand, if this ART lottery is not won, the CZ continues as long as the number of CZ games remains, and if there is no number of CZ games remaining, the state shifts to the normal state. In addition, in the pachi-slot machine 1 of the present embodiment, even if the player wins the ART lottery in lottery phase C (one round of crying after the end of CZ), the remaining number of CZ games is extended (added) by at least five games. As a result, if the ART lottery is won in the lottery phase C, the loop between the CZ and ART states will continue.

また、放出フェーズDは、継続CZの最終ゲームにおいてART抽籤に非当籤であり、かつ、ART状態のセット数のストックがある場合に、保有するストックを1つ放出するフェーズである。放出フェーズDでは、ART状態のセット数のストックが残っている場合には、ART状態に遊技状態を移行するとともに、CZの残りゲーム数を最低5ゲーム延長(加算)する。一方で、放出フェーズDにおいて、ART状態のセット数のストックが残っていない場合には(CZの残りゲーム数が0であるため)、次遊技に、泣きの1回の抽籤フェーズCに基づくART抽籤が行われる。 Further, the release phase D is a phase in which one stock is released when there is no winning in the ART lottery in the final game of the continuation CZ and there is stock for the number of sets in the ART state. In release phase D, if the number of sets in the ART state remains in stock, the game state is transferred to the ART state, and the remaining number of CZ games is extended (added) by at least five games. On the other hand, in the release phase D, if there is no stock of sets in the ART state (because the remaining number of games in CZ is 0), in the next game, there is an ART based on the one-time lottery phase C. A lottery will be held.

なお、本実施形態のパチスロ1では、抽籤フェーズA,B,Cにおいて一度の当籤でART状態のセット数を複数ストックすることがある。この場合、一つ目のストックのみがART抽籤の当籤に応じて放出され、残りのストックは、放出フェーズDで放出されることになる。 In addition, in the pachi-slot machine 1 of this embodiment, a plurality of sets in the ART state may be stocked for one winning in the lottery phases A, B, and C. In this case, only the first stock will be released according to the winning of the ART lottery, and the remaining stocks will be released in the release phase D.

続いて、図211(E)を参照して、継続CZの種別の決定方法について説明する。上述したようにパチスロ1では、継続CZとして、CZ(ART後)と特殊CZとを有する。主制御回路90は、CZからART状態に移行した際に(より詳細には、ランク決めART中に(後述の図255参照))、当該ART状態から戻った後の継続CZの種別を抽籤する。その結果、特殊CZに非当籤すると、ART状態から戻った後の継続CZがCZ(ART後)となり、特殊CZに当籤すると、ART状態から戻った後の継続CZが特殊CZとなる。 Next, a method for determining the type of continuation CZ will be described with reference to FIG. 211(E). As described above, Pachislot 1 has CZ (after ART) and special CZ as continuous CZ. When the main control circuit 90 transitions from the CZ to the ART state (more specifically, during the ranking determination ART (see FIG. 255 described later)), the main control circuit 90 randomly determines the type of continuation CZ after returning from the ART state. . As a result, if the special CZ is not won, the continuation CZ after returning from the ART state becomes CZ (after ART), and if the special CZ is won, the continuation CZ after returning from the ART state becomes the special CZ.

ここで、CZは、CZゲーム数分継続することになるが、特殊CZに当籤し、継続CZが特殊CZになった場合、主制御回路90は、それまでの残りCZゲーム数を特殊CZの残りCZゲーム数としてセットする。特殊CZ中は、CZ(ART後)よりも高い確率でART抽籤に当籤するため、パチスロ1では、継続CZの種別の抽籤において特殊CZに当籤すると、残りCZゲーム数の価値が上がることになる。 Here, the CZ will continue for the number of CZ games, but if you win the special CZ and the continuation CZ becomes the special CZ, the main control circuit 90 will change the remaining number of CZ games to the special CZ. Set as the number of remaining CZ games. During special CZ, you have a higher probability of winning the ART lottery than in CZ (after ART), so in Pachislot 1, if you win the special CZ in the continuous CZ type lottery, the value of the remaining CZ games will increase. .

なお、特殊CZに当籤した場合の「それまでの残りCZゲーム数を特殊CZの残りCZゲーム数としてセットする」とは、それまでの残りCZゲーム数を特殊CZの残りCZゲーム数としてセットした場合に、それまでの残りCZゲーム数をクリア(0にする)することであってもよく、それまでの残りCZゲーム数を維持しつつ、当該CZゲーム数を特殊CZの残りCZゲーム数としてセットすることであってもよい。前者の場合には、それまでの残りCZゲーム数をクリアされるため、特殊CZ当籤時のCZ全体の残りゲーム数は、特殊CZのCZゲーム数だけになり、後者の場合には、それまでの残りCZゲーム数も維持されるため、特殊CZ当籤時のCZ全体の残りゲーム数は、通常(CZ(ART後))のCZゲーム数と、特殊CZのCZゲーム数との和になる。 In addition, when winning a special CZ, "set the number of remaining CZ games up to that point as the number of remaining CZ games of the special CZ" means to set the number of remaining CZ games up to that point as the number of remaining CZ games of the special CZ. In this case, the remaining number of CZ games up to that point may be cleared (set to 0), and while maintaining the number of remaining CZ games up to that point, the number of CZ games in question may be used as the number of remaining CZ games of the special CZ. It may be set. In the former case, the remaining number of CZ games until then will be cleared, so the number of remaining games in the entire CZ at the time of winning the special CZ will be only the number of CZ games of the special CZ, and in the latter case, the number of remaining CZ games until then will be cleared. Since the number of remaining CZ games is also maintained, the number of remaining CZ games as a whole when the special CZ is won is the sum of the number of normal (CZ (after ART)) CZ games and the number of CZ games of the special CZ.

続いて、図211(F)は、特殊CZ中の流れを示す図である。上述したように、継続CZは、抽籤フェーズAと放出フェーズDとから構成される。CZとART状態とのループ中に一度、特殊CZに移行すると、図211(F)に示すように、その後の特殊CZにおいて抽籤フェーズAのART抽籤に伴いART状態に移行している限りは、継続CZが特殊CZのまま維持される。なお、特殊CZ中に抽籤フェーズAのART抽籤に伴いART状態に移行している場合、CZゲーム数の上乗せ(最低5ゲーム)は、特殊CZの残りゲーム数に対して行われる。 Next, FIG. 211(F) is a diagram showing the flow during special CZ. As mentioned above, the continuation CZ consists of a lottery phase A and a release phase D. Once the state shifts to the special CZ during the loop between the CZ and the ART state, as shown in FIG. The continuation CZ is maintained as a special CZ. Note that if the special CZ transitions to the ART state due to the ART lottery in the lottery phase A, the number of CZ games is added (at least 5 games) to the remaining number of games of the special CZ.

一方で、特殊CZにおいて放出フェーズDのストック放出に伴いART状態に移行した場合には、特殊CZが終了し、継続CZがCZ(ART後)に書き換わる。このように特殊CZ中に放出フェーズDのストック放出に伴いART状態に移行した場合、CZゲーム数の上乗せ(最低5ゲーム)は、通常(CZ(ART後))の残りCZゲーム数に対して行われる。 On the other hand, when the special CZ transitions to the ART state due to stock release in the release phase D, the special CZ ends and the continuation CZ is rewritten to CZ (after ART). In this way, when transitioning to the ART state due to stock release in release phase D during special CZ, the additional number of CZ games (minimum 5 games) will be compared to the remaining number of CZ games in normal (CZ (after ART)). It will be done.

[ART中の遊技性]
続いて、図212及び図213を参照して、ART状態中の遊技の流れについて説明する。
[Playability during ART]
Next, the flow of the game during the ART state will be explained with reference to FIGS. 212 and 213.

図212(A)に示すように、ART状態は、ランク決めARTと通常ARTとEPとから構成される。ランク決めARTは、1ゲームで完結する遊技状態であり、通常ARTは、30ゲームを1セットとする遊技状態であり、EPは、所謂上乗せ特化ゾーンであり、RT4状態に転落するまで継続する遊技状態である。ART状態中は、ARTゲーム数が残っている間、通常ARTからEPへの移行を目指して遊技を行うことになる。一方で、ARTゲーム数を消化してしまうと、遊技状態は、ART状態(通常ART)から継続CZに移行することになる。 As shown in FIG. 212(A), the ART state is composed of a ranking ART, a normal ART, and an EP. Ranking ART is a gaming state that can be completed in one game, normal ART is a gaming state that consists of 30 games as one set, and EP is a so-called additional specialization zone that continues until it falls to RT4 state. It is in a gaming state. During the ART state, while the number of ART games remains, a game is normally played with the aim of transitioning from ART to EP. On the other hand, if the number of ART games is used up, the gaming state will shift from the ART state (usually ART) to the continuation CZ.

通常ART中は、ART中の抽籤状態として「低確」「高確」「超高確」が設けられており、これらART中の抽籤状態に応じてEPへの移行し易さが制御される。図212(B)に示すように、ART中の抽籤状態は、ランク決めARTにおいて決めるランクに応じて一義的に定まる。ここで、図212(B)を参照して、ART中の抽籤状態、すなわち、ARTのランクの決定方法について説明する。 Normally, during ART, there are "low certainty," "high certainty," and "super high certainty" as the lottery status during ART, and the ease of transition to EP is controlled according to these lottery status during ART. . As shown in FIG. 212(B), the lottery status during ART is uniquely determined according to the rank determined in rank determination ART. Here, with reference to FIG. 212(B), the lottery state during ART, that is, the method for determining the rank of ART will be described.

図212(B)に示すように、主制御回路90は、ART抽籤の当籤時にARTのランクを仮決めする。ART当籤時のランクの仮決めは、ART抽籤に当籤した際の抽籤用フラグ(内部当籤役)に基づいて行われ、例えば、内部当籤役として決定される確率の低い抽籤用フラグ(所謂、強レア役)に基づいてART抽籤に当籤した場合には、高いランクが決定され易くなっている。 As shown in FIG. 212(B), the main control circuit 90 temporarily determines the rank of the ART when the ART lottery is won. The temporary determination of the rank at the time of an ART lottery is performed based on the lottery flag (internal winning combination) used when winning the ART lottery. When winning an ART lottery based on a rare combination), a high rank is easily determined.

上述のように、本実施形態のパチスロ1では、一度の当籤でART状態のセット数を複数ストックすることがある。主制御回路90は、一度の当籤でART状態のセット数を複数のストックした場合、それぞれのストックに対してランクを決定する。なお、後述するように、主制御回路90は、一つ目のストックについては、ART当籤時の抽籤用フラグに基づいてランクを決定し、二つ目以降のストックについては、抽籤用フラグを用いることなくランクを決定するが、これに限られるものではなく、二つ目以降のストックについても、ART当籤時の抽籤用フラグに基づいてランクを決定することとしてもよい。 As described above, in the pachislot machine 1 of this embodiment, a plurality of sets in the ART state may be stocked for one winning. When the main control circuit 90 stocks a plurality of ART state sets in a single winning, the main control circuit 90 determines a rank for each stock. As will be described later, the main control circuit 90 determines the rank for the first stock based on the lottery flag at the time of ART winning, and uses the lottery flag for the second and subsequent stocks. However, the rank is not limited to this, and the rank may be determined for the second and subsequent stocks based on the lottery flag at the time of ART winning.

ART当籤時にそれぞれのストックに対してランクを決定(仮決め)すると、主制御回路90は、当該ストックの放出時に移行するランク決めARTにおいて、当籤時に仮決めしたランクの昇格抽籤を行い、ARTのランクを確定する。このランクの昇格抽籤は、1ゲームで完結するランク決めART中の抽籤用フラグに基づいて行われ、例えば、内部当籤役として決定される確率の低い抽籤用フラグ(所謂、強レア役)に基づいてART抽籤に当籤した場合には、ランクの昇格が行われ易くなっている。 When a rank is determined (tentatively determined) for each stock at the time of winning an ART, the main control circuit 90 performs a promotion lottery for the rank provisionally determined at the time of winning in the rank determination ART that is transferred to when the stock is released, and the rank of the ART is determined. Confirm rank. This rank promotion lottery is performed based on the lottery flag in the rank determination ART that can be completed in one game, for example, based on the lottery flag with a low probability of being determined as an internal winning combination (so-called strong rare combination). If you win the ART lottery, your rank will be promoted more easily.

ランク決めART中の昇格抽籤は、「ランク維持」「ランク+1」「ランク+2」「ランク+3」の何れかが決定され、主制御回路90は、ART当籤時に仮決めしていたランクを昇格抽籤の抽籤結果に応じて更新する。なお、本実施形態では、ランクの最大は「ランク4」であるため、昇格抽籤の結果が「ランク4」以上である場合は「ランク4」とする。 The promotion lottery during the rank determination ART is determined to be "rank maintenance," "rank +1," "rank +2," or "rank +3," and the main control circuit 90 selects the rank provisionally determined at the time of the ART win as the promotion lottery. Updated according to the lottery results. In this embodiment, the maximum rank is "rank 4", so if the result of the promotion lottery is "rank 4" or higher, it is set as "rank 4".

このように本実施形態のパチスロ1では、ART当籤時にARTのランクを仮決めしておき、ART状態の開始1ゲーム目(ランク決めART)に、仮決めしたランクからART中のランク(ART中の抽籤状態)を確定させる。言い換えると、本実施形態のパチスロ1では、ART当籤時は、ART中のランクとして幅を持たせたランクを決めておき、その後、ART状態の開始1ゲーム目に幅を持ったランクから具体的なランクを決定する。なお、ランク決めART中の昇格抽籤では、最低でも「ランク維持」が決定されるため、ART当籤時に仮決めされるランクは、本実施形態では、上方向のみの幅を持つことになる。もちろん、昇格抽籤においてランクを下げる抽籤結果(例えば、「ランク-1」など)を採用すれば、ART当籤時に仮決めされるランクに、下方向の幅も持たせることができる。 In this way, in Pachislot 1 of the present embodiment, the ART rank is provisionally determined when the ART is won, and in the first game in the ART state (rank determination ART), the rank in the ART is changed from the provisionally determined rank to the rank in the ART (in the ART). The lottery status) is determined. In other words, in Pachislot 1 of the present embodiment, when an ART win is made, a range of ranks is determined as the rank during ART, and then a specific rank is determined from the range of ranks in the first game of the ART state. determine the rank. Note that in the promotion lottery during the rank determination ART, at least "rank maintenance" is determined, so the rank provisionally determined at the time of the ART win has a width only in the upward direction in this embodiment. Of course, if a lottery result that lowers the rank (for example, "rank -1") is used in the promotion lottery, the rank tentatively determined at the time of ART winning can also have a downward range.

ランク決めART中の昇格抽籤の結果、ART中のランクが確定すると、確定したランクからART中の抽籤状態が一義的に定まる。具体的には、確定したランクが「ランク1」である場合はART中の抽籤状態が「低確」となり、確定したランクが「ランク2」である場合はART中の抽籤状態が「高確」となり、確定したランクが「ランク3」である場合はART中の抽籤状態が「超高確」となり、確定したランクが「ランク4」である場合はART中の抽籤状態が「超高確」、かつ、EPのストックが1つ付与される。なお、確定したランクが「ランク4」である場合には、ランク決めARTの後にEPに移行することになる(図206の移行条件(E1)(E2)又は(E3)参照)。 As a result of the promotion lottery during the rank determination ART, when the rank during the ART is determined, the lottery status during the ART is uniquely determined from the determined rank. Specifically, if the determined rank is "Rank 1", the lottery status during ART becomes "Low Probability", and if the determined rank is "Rank 2", the lottery status during ART becomes "High Probability". ”, and if the confirmed rank is “Rank 3”, the lottery status during ART will be “Super High Probability”, and if the confirmed rank is “Rank 4”, the lottery status during ART will be “Super High Probability”. ”, and one EP stock is granted. Note that if the determined rank is "Rank 4", the process will transition to EP after the rank determination ART (see transition conditions (E1), (E2), or (E3) in FIG. 206).

なお、本実施形態のパチスロ1では、ARTのランクや抽籤状態を示唆し、遊技者に対して、その後の遊技(1セットの通常ART)に興味を抱かせることとしている。この点、図212(C)を参照して、ARTのランクや抽籤状態を示唆する演出の概要について説明する。 In addition, in Pachislot 1 of this embodiment, the rank and lottery status of the ART are suggested to arouse the player's interest in the subsequent game (one set of normal ART). In this regard, with reference to FIG. 212(C), an outline of the effect that suggests the ART rank and lottery status will be explained.

パチスロ1では、副制御回路200は、ART状態への移行時に武器ランクに応じた武器を表示することで、ART当籤時の幅を持ったランクを示唆する。具体的には、本実施形態では、武器ランクに応じた武器として、武器ランクが高い順に「武器S」「武器A」「武器B」「武器C」「武器D」に応じた映像データを有しており、ART当籤時のランクから武器ランクを決定し、当該武器ランクに応じた画像を表示する。なお、ART当籤時のランクと武器ランクとの対応関係の詳細は省略するが、副制御回路200は、ART当籤時のランクに応じた確率で、武器ランクを抽籤し、当籤した武器ランクに応じた映像を表示することで、ART当籤時ランクをART状態への移行時に示唆する。 In Pachislot 1, the sub-control circuit 200 displays a weapon according to the weapon rank at the time of transition to the ART state, thereby suggesting a range of ranks at the time of ART winning. Specifically, in this embodiment, video data corresponding to "weapon S", "weapon A", "weapon B", "weapon C", and "weapon D" are provided as weapons according to weapon ranks in descending order of weapon ranks. The weapon rank is determined from the rank at the time of ART winning, and an image corresponding to the weapon rank is displayed. Although the details of the correspondence between the rank at the time of ART winning and the weapon rank are omitted, the sub control circuit 200 randomly selects a weapon rank with a probability according to the rank at the time of ART winning, and determines the weapon rank according to the won weapon rank. By displaying the video, the rank at the time of ART winning is indicated at the time of transition to the ART state.

例えば、副制御回路200は、ART当籤時に「ランク1」が仮決定されている場合には、武器ランクの低い「武器C」又は「武器D」を高い確率で抽籤し、また、ART当籤時に「ランク4」が仮決定されている場合には、反対に武器ランクの高い「武器S」を高い確率で抽籤する。 For example, if "Rank 1" is provisionally determined at the time of ART winning, the sub control circuit 200 randomly selects "Weapon C" or "Weapon D" with a low weapon rank with high probability; If "rank 4" is provisionally determined, on the other hand, "weapon S" having a high weapon rank is selected by lottery with a high probability.

また、図212(C)に示すように、示唆するランクが不明な武器ランク「武器?」及び「武器?」に応じた映像データを設け、ART当籤時のランクを「武器?」で表示する(すなわち、ART当籤時のランクを示唆しない)こととしてもよい。 In addition, as shown in FIG. 212(C), video data corresponding to the weapon ranks "Weapon?" and "Weapon?" whose suggested rank is unknown is provided, and the rank at the time of ART winning is displayed as "Weapon?" (In other words, the rank at the time of ART winning may not be suggested).

この点、本実施形態のパチスロ1では、副制御回路200は、ART抽籤に当籤することを契機にART状態に移行(抽籤フェーズA,B,CからART状態に移行)する場合、「武器S」~「武器D」に応じた画像を表示することで、ART当籤時のランクを示唆し、ストックの放出を契機にART状態に移行(放出フェーズDからART状態に移行)する場合は、「武器?」に応じた画像を表示することで、ART当籤時のランクを示唆しない。なお、放出フェーズDで放出されるART状態のストックは、CZ中に一度の当籤で複数ストックがなされた場合の2つ目以降のストックやART状態中のストック抽籤において当籤した分のストック等である。 In this regard, in the pachislot machine 1 of the present embodiment, when the sub-control circuit 200 transitions to the ART state (transfers from lottery phases A, B, and C to the ART state) upon winning the ART lottery, the sub-control circuit 200 controls the "weapon S ” ~ By displaying an image corresponding to “Weapon D”, the rank at the time of ART winning is suggested, and when the stock is released to transition to the ART state (transfer from release phase D to the ART state), “ By displaying an image corresponding to "Weapon?", it does not indicate the rank at the time of winning the ART. In addition, the ART state stock released in release phase D is the second or subsequent stock when multiple stocks are made in one winning during CZ, or the stock won in the stock lottery during the ART state, etc. be.

また、副制御回路200は、ART中の抽籤状態を通常ART中の演出ステージに基づいて示唆する。具体的には、副制御回路200は、抽籤状態が「低確(ランク1)」である場合には、通常ART中の演出ステージとしてステージ1(昼間ステージ)を採用し、抽籤状態が「高確(ランク2)」である場合には、通常ART中の演出ステージとしてステージ2(夕方ステージ)を採用し、抽籤状態が「超高確(ランク3,4)」である場合には、通常ART中の演出ステージとしてステージ3(夜間ステージ)を採用する。 Further, the sub-control circuit 200 suggests the lottery state during the ART based on the production stage during the normal ART. Specifically, the sub control circuit 200 adopts stage 1 (daytime stage) as the performance stage during normal ART when the lottery status is "low probability (rank 1)" and when the lottery status is "high probability". If the lottery status is ``Very High (Rank 2)'', stage 2 (evening stage) will be adopted as the production stage during normal ART, and if the lottery status is ``Very High Accuracy (Rank 3, 4)'', the normal Stage 3 (night stage) will be used as the production stage during ART.

続いて、図212(D)を参照して、通常ARTからEPへの移行方法について説明する。上述したように、通常ART中は、「3択昇格リプ」が内部当籤役として決定された場合に、正解の押し順(略称「強チャンスリプ(RT5移行図柄)」に係る図柄組合せが表示される押し順)を報知するナビ高確中と、不正解の押し順(コンビネーション名「C_CUリプ」に係る図柄組合せが表示される押し順)を報知する非ナビ高確中があり、通常ARTのナビ高確中に「3択昇格リプ」が内部当籤役として決定され、かつ、報知される押し順に従い略称「強チャンスリプ」に係る図柄組合せが表示されると、通常ARTからEPに遊技状態が移行する(図206の移行条件(F)参照)。 Next, a method of transitioning from normal ART to EP will be described with reference to FIG. 212(D). As mentioned above, during normal ART, if "3-choice promoted reply" is determined as the internal winning combination, the symbol combination related to the correct press order (abbreviated as "strong chance reply (RT5 transfer symbol)") will be displayed. There are two types: Navi High Accuracy Medium, which informs you of the incorrect press order (the press order in which the symbol combination related to the combination name "C_CU Rep" is displayed), and Non-Navi High Accuracy Medium, which informs you of the incorrect press order (the press order in which the symbol combination related to the combination name "C_CU Rep" is displayed). When "3-choice Promotion Rip" is determined as an internal winning combination during navigation high accuracy, and a symbol combination related to the abbreviation "Strong Chance Rip" is displayed according to the notified push order, the game state changes from normal ART to EP. (See transition condition (F) in FIG. 206).

ここで、ナビ高確中と非ナビ高確中とは、ナビ高確ゲーム数に基づき制御される。具体的には、主制御回路90は、通常ART中にART中の抽籤状態及び抽籤用フラグに応じてナビ高確ゲーム数の付与抽籤(獲得抽籤)を行っており(後述の図243参照)、この抽籤でナビ高確ゲーム数が付与されると、付与されたゲーム数の間、ナビ高確中になる。なお、ナビ高確ゲーム数は、ナビ高確中の遊技毎に1減算され、ナビ高確ゲーム数が0になると、非ナビ高確中になる。 Here, the navigation high accuracy medium and non-navigation high accuracy medium are controlled based on the number of navigation high accuracy games. Specifically, during normal ART, the main control circuit 90 performs a lottery for awarding the number of high-precision navigation games (acquisition lottery) according to the lottery state during ART and the lottery flag (see FIG. 243 described later). , If the number of games with high navigation accuracy is awarded in this lottery, the number of games with high navigation accuracy becomes medium during the number of games awarded. Note that the number of navigation high accuracy games is subtracted by 1 for each game played during the navigation high accuracy, and when the number of navigation high accuracy games becomes 0, it becomes a non-navigation high accuracy.

ここで、通常ARTの期間もナビ高確中の期間もともにゲーム数により管理されるため、通常ARTの終了時にナビ高確ゲーム数が残っている場合がある。例えば、通常ARTの残りゲーム数が3ゲームのときに、ナビ高確ゲーム数として5ゲームが付与されると、通常ARTの終了後にナビ高確ゲーム数が2ゲーム残っている。パチスロ1では、このような場合に、ナビ高確ゲーム数を、通常ARTから継続CZに持ち越すことがある。すなわち、継続CZ中もナビ高確中になることがある。このようなナビ高確中の持ち越しや、ナビ高確ゲーム数の管理方法の詳細は、後述する。 Here, since both the normal ART period and the navigation high accuracy period are managed by the number of games, the number of navigation high accuracy games may remain at the end of the normal ART. For example, when the number of remaining games in the normal ART is 3 games, if 5 games are given as the number of navigation high accuracy games, 2 games remain as the number of navigation high accuracy games after the end of the normal ART. In Pachislot 1, in such a case, the number of navigation high accuracy games may be carried over from the normal ART to the continuation CZ. In other words, the navigation may become high accuracy even during continuous CZ. Details of such carryover of Navi High Accuracy and how to manage the number of Navi High Accuracy games will be described later.

続いて、図213(E)を参照して、EP中の遊技の流れについて説明する。図213(E)に示すように、EP中は、抽籤用フラグが「7揃い」又は「BAR揃い」である場合に、ART状態のセット数が付与(ストック)され、また、抽籤用フラグが「フェイク7」である場合は、ART状態のセット数が付与されない(なお、他の抽籤フラグの場合、ART抽籤を行い、その結果に基づきART状態のセット数を付与する(後述の図233参照))。ここで、EPは、RT5状態であり、RT5状態では、他のRT状態に比べて高い確率で抽籤用フラグが「7揃い」又は「BAR揃い」となるため(言い換えると「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定される確率が高いため(図180参照))、EP中は、ART状態のセット数がストックされ易い状態である。 Next, the flow of the game during EP will be explained with reference to FIG. 213(E). As shown in FIG. 213(E), during the EP, when the lottery flag is "set of 7" or "set of BAR", the number of sets in the ART state is given (stocked), and the lottery flag is If it is "Fake 7", the number of sets in ART state will not be given (in the case of other lottery flags, an ART lottery will be performed and the number of sets in ART state will be given based on the result (see Figure 233 below) )). Here, EP is in the RT5 state, and in the RT5 state, the lottery flags will be "7 set" or "BAR set" with a higher probability than in other RT states (in other words, "F_7 Reply A", " Since there is a high probability that F_7 Rip B and F_BAR Rip are determined as internal winning combinations (see FIG. 180), the number of sets in the ART state is likely to be stocked during EP.

また、EP中は、転落モードによりEPから通常ARTへの転落が管理され、転落モード「保証なし」時は、「6択転落リプ」の当籤時に自力で正解の押し順を当てなければ、(RT状態がRT4状態に転落してしまう結果)EPから通常ARTに遊技状態が移行してしまう。一方で、転落モード「ショート」又は「ロング」時は、「6択転落リプ」の当籤時に正解の押し順が報知されるため、通常ARTに転落することなくEPが継続する。 Also, during EP, the fall from EP to normal ART is managed by the fall mode, and when the fall mode is "no guarantee", if you do not guess the correct press order on your own when you win the "6-choice fall reply", ( As a result of the RT state falling to the RT4 state) the gaming state shifts from EP to normal ART. On the other hand, when the falling mode is "short" or "long", the correct pressing order is announced when the "6-choice falling reply" is won, so the EP continues without falling to normal ART.

後述するように、転落モード「ショート」又は「ロング」は、抽籤用フラグが「7揃い」「BAR揃い」又は「フェイク7」である場合に、転落モード「保証なし」に移行することがあり、その他の抽籤用フラグである場合には、転落モード「保証なし」に移行することはない(後述の図247参照)。ただし、EP中に抽籤用フラグが一度「7揃い」又は「BAR揃い」となるまでは、転落モード「保証なし」に移行することはない(すなわち、EPに移行すると、抽籤用フラグ「7揃い」又は「BAR揃い」に基づくART状態のストックの付与が少なくとも一度は行われる)。また、後述するように、転落モードは、所謂レア役や転落モード「保証なし」時の自力の押し順正解時に昇格することもある(後述の図247参照)。 As described below, the falling mode "Short" or "Long" may shift to the falling mode "No guarantee" if the lottery flag is "7 set", "BAR set", or "Fake 7". , or any other lottery flag, there is no transition to the falling mode "no guarantee" (see FIG. 247, which will be described later). However, until the lottery flag becomes "7 set" or "BAR set" during the EP, the falling mode will not shift to "no guarantee" (in other words, if the lottery flag becomes "7 set" or "BAR set") ” or ART state stock based on “BAR complete” is given at least once). In addition, as will be described later, the falling mode may be promoted when the pressing order is correct on a so-called rare hand or when the falling mode is "no guarantee" (see FIG. 247, which will be described later).

[BB中の遊技性]
続いて、図214を参照して、BB中の遊技の流れについて説明する。図214に示すように、BB中において主制御回路90は、抽籤用フラグが「7揃い」又は「BAR揃い」である場合に、各種ストックを付与し、また、抽籤用フラグが「ベルはずれA」又は「ベルはずれB」である場合に各種抽籤を行い、当籤すると各種ストックを付与し、非当籤するとストックを付与しない。なお、抽籤用フラグ「7揃い」又は「BAR揃い」に基づく各種ストックの付与は、CBB中に行い、また、抽籤用フラグ「ベルはずれA」又は「ベルはずれB」に基づく各種抽籤は、NBB中に行う。また、主制御回路90は、BB中に規定枚数のメダルが払い出されると、BBを終了する。
[Playability in BB]
Next, with reference to FIG. 214, the flow of the game during BB will be explained. As shown in FIG. 214, during the BB, the main control circuit 90 provides various stocks when the lottery flag is "7 set" or "BAR set", and when the lottery flag is "Bell missed A ” or “Bell is B”, various types of lottery are performed, and if the lottery is won, various stocks are given, and if the prize is not won, no stocks are given. In addition, various stocks based on the lottery flag "7 set" or "BAR set" are given during CBB, and various kinds of stocks based on the lottery flag "Bell is off A" or "Bell is off B" are given during NBB. Do it inside. Further, the main control circuit 90 ends the BB when a specified number of medals are paid out during the BB.

ここで、抽籤用フラグ「ベルはずれA」又は「ベルはずれB」に基づく各種抽籤の種別、及び、抽籤用フラグ「7揃い」又は「BAR揃い」に基づき付与するストックの種別は、状態に応じて異なる。具体的には、主制御回路90は、通常BB(図206参照)中は、抽籤用フラグ「ベルはずれA」又は「ベルはずれB」に基づきCZ抽籤及びART抽籤を行い、また、抽籤用フラグ「7揃い」又は「BAR揃い」に基づきART状態のセット数を付与(ストック)する。また、主制御回路90は、ART中BB(図206参照)中は、抽籤用フラグ「ベルはずれA」又は「ベルはずれB」に基づきART抽籤及びEPの付与抽籤を行い、また、抽籤用フラグ「7揃い」又は「BAR揃い」に基づきART状態のセット数及びEPを付与(ストック)する(後述の図249参照)。なお、ART中BBにおいて、EPが付与された場合には、BB終了後にART準備中(及び必要に応じてランク決めART)を経由して、EP準備中に移行する。 Here, the types of various lotteries based on the lottery flag "Bell is off A" or "Bell is off B" and the type of stock given based on the lottery flag "7 in a row" or "BAR in a set" are determined depending on the state. It's different. Specifically, during the normal BB (see FIG. 206), the main control circuit 90 performs the CZ lottery and the ART lottery based on the lottery flag "bell missed A" or "bell missed B", and also performs the lottery flag The number of sets in the ART state is given (stocked) based on "set of 7" or "set of BAR". Also, during BB during ART (see FIG. 206), the main control circuit 90 performs the ART lottery and the EP awarding lottery based on the lottery flag "Bell Missed A" or "Bell Missed B", and The number of sets in the ART state and EP are assigned (stocked) based on the "set of 7" or "set of BAR" (see FIG. 249 described later). Note that if EP is granted during BB during ART, the process transitions to EP preparation via ART preparation (and ranking determination ART if necessary) after BB ends.

<各種データテーブル>
続いて、図215~図249を参照して、メインROM102に記憶される各種のデータテーブルについて説明する。なお、主制御回路90は、0~255の範囲の乱数値(すなわち、確率分母256)を用いて以下に示すデータテーブルを用いた抽籤を行う。
<Various data tables>
Next, various data tables stored in the main ROM 102 will be explained with reference to FIGS. 215 to 249. Note that the main control circuit 90 performs a lottery using a data table shown below using random numbers in the range of 0 to 255 (ie, probability denominator 256).

[モード移行抽籤テーブル]
図215は、通常状態中のモードを決定するために用いるモード移行抽籤テーブルである。上述したように通常状態中は、抽籤用フラグが「ベル」である場合に現在のモードに基づきCZ抽籤を行う(図209(A-1)参照)。モード移行抽籤テーブルは、CZ抽籤に用いる通常状態中のモードを決定するためのテーブルであり、図215(A)は、NBBの終了時にモードを決定するためのモード移行抽籤テーブルであり、図215(B)は、CBBの終了時にモードを決定するためのモード移行抽籤テーブルであり、図215(C)は、ART状態に移行することなく終了した初当りCZの終了(初当りCZから通常状態に移行)時にモードを決定するためのモード移行抽籤テーブルであり、図215(D)は、継続CZの終了(継続CZから通常状態に移行)時にモードを決定するためのモード移行抽籤テーブルであり、図215(E)は、設定変更時にモードを決定するためのモード移行抽籤テーブルである。
[Mode transition lottery table]
FIG. 215 is a mode transition lottery table used to determine the mode in the normal state. As described above, in the normal state, when the lottery flag is "bell", the CZ lottery is performed based on the current mode (see FIG. 209 (A-1)). The mode transition lottery table is a table for determining the mode in the normal state used for CZ lottery, and FIG. 215(A) is the mode transition lottery table for determining the mode at the end of NBB. (B) is a mode transition lottery table for determining the mode at the end of CBB, and FIG. 215(C) is a mode transition lottery table for determining the mode at the end of CBB. FIG. 215(D) is a mode transition lottery table for determining the mode when the continuation CZ ends (transition from the continuation CZ to the normal state). , FIG. 215(E) is a mode transition lottery table for determining the mode when changing settings.

モード移行抽籤テーブルは、移行先のモード(抽籤結果)を決定するための抽籤値の情報を規定する。主制御回路90は、モード移行抽籤テーブルを参照して、移行先のモードを決定する。なお、NBB、CBB又は初当りCZの終了時は、移行前のモード(モード1~4)に応じて移行先のモードを決定し(図215(A)~(C)参照)、継続CZの終了時又は設定変更時は、移行前のモードに関係なく移行先のモードを決定する(図215(D),(E)参照)。 The mode transition lottery table defines lottery value information for determining a mode (lottery result) to which the mode is to be transitioned. The main control circuit 90 refers to the mode transition lottery table and determines the mode to which the mode will be transitioned. Furthermore, at the end of NBB, CBB, or initial CZ, the mode to which the transition is to be made is determined according to the mode before transition (modes 1 to 4) (see Figures 215 (A) to (C)), and the mode for continuing CZ is determined. At the time of termination or setting change, the destination mode is determined regardless of the mode before transition (see FIGS. 215(D) and 215(E)).

また、モード移行抽籤テーブルで規定される抽籤値は、図215(A)~(E)に示すように、設定値の偶奇情報に応じて異なる。本実施形態のパチスロ1では、設定値(遊技者にとっての有利度合)として、「1」、「2」、「5」及び「6」の4段階の設定値が設けられている。なお、内部的には、設定値「1」、「2」、「5」及び「6」はそれぞれ、値「0」、「1」、「2」及び「3」(以下、「設定値の内部値」という)で管理される。ただし、設定値の内部値(「0」~「3」)は、本発明に係る設定値に関する情報の一具体例を示すものである。 Furthermore, the lottery value defined in the mode transition lottery table differs depending on the even-odd information of the setting value, as shown in FIGS. 215(A) to 215(E). In the pachi-slot machine 1 of this embodiment, there are four levels of setting values (degree of advantage for the player): "1", "2", "5", and "6". Note that internally, the setting values ``1'', ``2'', ``5'' and ``6'' are respectively the values ``0'', ``1'', ``2'' and ``3'' (hereinafter referred to as ``setting value internal values). However, the internal values of the setting values (“0” to “3”) indicate a specific example of information regarding the setting values according to the present invention.

本実施形態のモード移行抽籤テーブルでは、設定値が偶数設定(「2」又は「6」)である場合におけるモードの昇格確率(移行前のモードより移行先のモードが高くなる確率)は、設定値が奇数設定(「1」又は「5」)である場合のそれにより高くなる。なお、設定値の偶奇情報は、後述するように、予め、設定変更時において設定値の内部値(「0」~「3」)に対して所定の演算を施すことにより算出され、メインRAM103内の所定領域(後述の設定値偶奇格納領域)に格納されている(後述の図282及び図283参照)。 In the mode transition lottery table of this embodiment, the mode promotion probability (probability that the destination mode will be higher than the mode before transition) when the setting value is an even number setting (“2” or “6”) is set as follows: It is higher when the value is set to an odd number (“1” or “5”). Note that, as will be described later, the even/odd information of the set value is calculated in advance by performing a predetermined calculation on the internal value ("0" to "3") of the set value when changing the setting, and is stored in the main RAM 103. (see FIGS. 282 and 283, which will be described later).

ここで、図216に、ソースプログラム上において実際に参照される、図215(D)の継続CZ終了時用のモード移行抽籤テーブル及び図215(E)の設定変更時用のモード移行抽籤テーブルの一構成例を示す。なお、図216に示すモード移行抽籤テーブルでは、図215(D)に示す継続CZ終了時用のモード移行抽籤テーブルと図215(E)に示す設定変更時用のモード移行抽籤テーブルとが一つのテーブルで構成される。 Here, FIG. 216 shows the mode transition lottery table for the end of continuation CZ in FIG. 215(D) and the mode transition lottery table for the time of setting change in FIG. 215(E), which are actually referred to on the source program. An example of a configuration is shown. Note that in the mode transition lottery table shown in FIG. 216, the mode transition lottery table for the end of continuation CZ shown in FIG. 215(D) and the mode transition lottery table for the time of setting change shown in FIG. 215(E) are combined into one mode transition lottery table. Consists of tables.

ソースプログラム上において実際に参照される、図216のモード移行抽籤テーブル内では、データ「.LOW.wDDMPAR_X」が遊技状況(継続CZ終了時又は設定変更時)に関するパラメータであり、データ「.LOW.wEVN_ODD」が設定値の偶奇情報である。そして、このモード移行抽籤テーブルを用いた抽籤処理では、データ「.LOW.wDDMPAR_X」(遊技状況)及びデータ「.LOW.wEVN_ODD」(設定値の偶奇情報)を含む各種抽籤選択情報(モード移行抽籤テーブルの先頭アドレスから8バイト先のアドレスまでの領域に格納されている各種データ)に基づいて、所定の抽籤値群が選択される。 In the mode transition lottery table of FIG. 216, which is actually referred to on the source program, data ".LOW.wDDMPAR_X" is a parameter related to the gaming situation (at the end of continuation CZ or at the time of setting change), and data ".LOW. wEVN_ODD” is the even/odd information of the set value. In the lottery process using this mode shift lottery table, various lottery selection information (mode shift lottery A predetermined group of lottery values is selected based on various data stored in an area from the top address of the table to an address 8 bytes ahead.

例えば、遊技状況が設定変更時であり且つ設定値が奇数設定(「1」又は「5」)である場合には、データ「(80H)+dVCMD1_16-$」(遊技状況が設定変更時であり且つ設定値が奇数設定である場合に使用される抽籤値群の格納領域の先頭アドレス)を参照し、ラベル「dVCMD_16」が付された先頭アドレスから2バイト先のアドレスまでの領域(3バイトの領域)に格納されている抽籤値群(この例では、抽籤値「16」及び「64」)が選択される。なお、本実施形態では、遊技状況が設定変更時であり且つ設定値が奇数設定である場合のモード移行抽籤において、モード2及びモード3に非当籤となると、自動的にモード1が当籤することになる(図215(E)参照)ので、このときには、モード1の当否を抽籤により決定する必要がない。それゆえ、ラベル「dVCMD_16」が付された先頭アドレスから始まる抽籤値群の格納領域には、モード1に対する抽籤値が格納されない。 For example, if the gaming situation is when the settings are changed and the setting value is an odd number setting (“1” or “5”), the data “(80H) + dVCMD1_16-$” (when the gaming situation is when the settings are changed and the setting value is an odd number setting (“1” or “5”) The area from the start address labeled "dVCMD_16" to the address 2 bytes ahead (3-byte area) is ) (in this example, the lottery values ``16'' and ``64'') stored in ``16'' and ``64'' are selected. In addition, in this embodiment, in the mode transition lottery when the gaming situation is changing settings and the setting value is an odd number setting, if mode 2 and mode 3 are not won, mode 1 is automatically won. (See FIG. 215(E)) Therefore, in this case, there is no need to determine whether mode 1 is appropriate or not by lottery. Therefore, the lottery value for mode 1 is not stored in the storage area for the lottery value group starting from the first address labeled "dVCMD_16".

[状態移行抽籤テーブル]
図217及び図218は、通常状態中の抽籤状態を決定するために用いる状態移行抽籤テーブルである。通常状態中は、抽籤用フラグが「ベル」以外である場合に現在の抽籤状態及び抽籤用フラグに基づきCZ抽籤を行う(図209(A-2)参照)。状態移行抽籤テーブルは、CZ抽籤に用いる通常状態中の抽籤状態を決定するためのテーブルであり、図217(A)は、現在の抽籤状態が「低確」である場合に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図217(B)は、現在の抽籤状態が「高確」であり、かつ、後述する高確保証ゲーム数が10未満である場合に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図217(C)は、現在の抽籤状態が「高確」であり、かつ、後述する高確保証ゲーム数が10以上である場合に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図218(D)は、現在の抽籤状態が「超高確」である場合に移行先の抽籤状態を決定するための状態移行抽籤テーブルである。また、図218(E)は、BB終了時に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図218(F)は、設定変更時に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図218(G)は、CZ終了時に移行先の抽籤状態を決定するための状態移行抽籤テーブルである。
[State transition lottery table]
217 and 218 are state transition lottery tables used to determine the lottery state in the normal state. During the normal state, if the lottery flag is other than "bell", the CZ lottery is performed based on the current lottery state and the lottery flag (see FIG. 209 (A-2)). The state transition lottery table is a table for determining the lottery state in the normal state used for CZ lottery, and FIG. 217(A) shows the lottery state of the transition destination when the current lottery state is "low certainty". FIG. 217(B) is a state transition lottery table for determining the transition destination when the current lottery state is "high certainty" and the number of high security certificate games described later is less than 10. This is a state transition lottery table for determining the lottery state, and FIG. 217(C) is a state transition lottery table for determining the lottery state. This is a state transition lottery table for determining the previous lottery state, and FIG. 218(D) is a state transition lottery table for determining the destination lottery state when the current lottery state is "very high certainty". It's a table. In addition, FIG. 218(E) is a state transition lottery table for determining the lottery state of the transfer destination when the BB ends, and FIG. 218(F) is a state transition lottery table for determining the lottery state of the transfer destination when the settings are changed. This is a transition lottery table, and FIG. 218(G) is a state transition lottery table for determining the lottery state of the transition destination at the end of CZ.

状態移行抽籤テーブルは、移行先の抽籤状態(抽籤結果)を決定するための抽籤値の情報を規定する。主制御回路90は、状態移行抽籤テーブルを参照して、移行先の抽籤状態を決定する。なお、移行先の抽籤状態として「高確A」又は「高確B」が決定された場合、後述する高確保証ゲーム数抽籤テーブル(後述の図219)を参照して、高確保証ゲーム数が付与される。この高確保証ゲーム数が「1」以上である場合、図217(B)に示す状態移行抽籤テーブルにおいて、移行先の抽籤状態として「低確」が決定されても、抽籤状態は移行せずに「高確」のまま維持される。一方で、移行先の抽籤状態として「高確保証なし」が決定された場合には、移行先の抽籤状態は「高確」になるものの、高確保証ゲーム数は付与されない。 The state transition lottery table defines information on lottery values for determining the lottery state (lottery result) of the migration destination. The main control circuit 90 refers to the state transition lottery table and determines the destination lottery state. In addition, if "High Guaranteed Certificate A" or "High Guaranteed B" is determined as the destination lottery state, the number of High Guaranteed Certificate games is determined by referring to the lottery table for the number of High Guaranteed Certificate games (see Figure 219 described later). will be granted. If the number of high security certificate games is "1" or more, even if "low certainty" is determined as the destination lottery state in the state transition lottery table shown in FIG. 217(B), the lottery state will not shift. will be maintained as “highly accurate”. On the other hand, if "no high guarantee certificate" is determined as the lottery status of the transfer destination, the lottery status of the transfer destination becomes "high guarantee", but the number of high guarantee certificate games is not awarded.

また、高確保証ゲーム数が残っている状態で移行先の抽籤状態として「超高確」が決定された場合、高確保証ゲーム数は、クリア(0にする)こととしてもよく、また、保持することとしてもよい。なお、図218(D)に示す「超高確」時用の状態移行抽籤テーブルによると、移行先の抽籤状態として「低確」が決定されることがあるが、高確保証ゲーム数を保持する場合には、移行前の「超高確」から移行先の抽籤状態として「低確」が決定されても、「低確」に移行させることなく「超高確」のまま維持することとしてもよく、また、「低確」の代わりに「高確」に移行させることとしてもよい。 In addition, if "Super High Guaranteed" is determined as the transfer destination lottery state with the number of High Guaranteed Certificate games remaining, the number of High Guaranteed Certificate games may be cleared (set to 0); It may also be retained. According to the state transition lottery table for "super high certainty" shown in FIG. In this case, even if the lottery status of the destination is determined to be "low certainty" from "super high certainty" before the transition, it will be maintained as "super high certainty" without changing to "low certainty". It may also be possible to shift to "high certainty" instead of "low certainty."

図217(A)~図218(D)を参照すると、通常状態中に毎ゲーム参照される状態移行抽籤テーブルでは、移行前の抽籤状態と抽籤用フラグとに基づいて移行先の抽籤状態が決定され、また、他の遊技状態から通常状態に移行した時などに参照される状態移行抽籤テーブル(図218(E)~(G))では、抽籤用フラグを用いることなく移行先の抽籤状態が決定される。 Referring to FIGS. 217(A) to 218(D), in the state transition lottery table that is referenced every game during the normal state, the lottery state of the transition destination is determined based on the lottery state before transition and the lottery flag. In addition, in the state transition lottery table (Fig. 218 (E) to (G)) that is referred to when transitioning from another gaming state to the normal state, the lottery state of the destination is changed without using the lottery flag. It is determined.

[高確保証ゲーム数抽籤テーブル]
図219は、移行先の抽籤状態として「高確A」又は「高確B」が決定された場合に、高確保証ゲーム数を決定するために用いる高確保証ゲーム数抽籤テーブルである。高確保証ゲーム数抽籤テーブルは、移行先の抽籤状態として決定された高確の種別毎に、付与する高確保証ゲーム数の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、移行先の抽籤状態として「高確A」又は「高確B」を決定すると、高確保証ゲーム数抽籤テーブルを参照して、高確保証ゲーム数を決定し、付与する。
[High security certificate game number lottery table]
FIG. 219 is a lottery table for the number of high security certificate games used to determine the number of high security certificate games when "high certainty A" or "high certainty B" is determined as the destination lottery state. The high security certificate game number lottery table defines information on the lottery value regarding the lottery result of the number of high security certificate games to be given for each type of high security determined as the destination lottery state. When the main control circuit 90 determines “High Guaranteed A” or “High Guaranteed B” as the destination lottery state, the main control circuit 90 refers to the High Guaranteed Certificate game number lottery table, determines the number of High Guaranteed Certificate games, and gives it. .

[モード別CZ抽籤テーブル]
図220は、通常状態中にモードに基づき行うCZ抽籤に用いるモード別CZ抽籤テーブルである。モード別CZ抽籤テーブルは、現在のモード毎に、CZ抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、通常状態において抽籤用フラグが「ベル」である場合、モード別CZ抽籤テーブルを参照して、現在のモードに基づきCZ抽籤を行い、このCZ抽籤に当籤した場合には、遊技状態を(CZ前兆を介して)CZに移行させる。なお、同遊技において行う通常状態中のART抽籤に当籤している場合には、CZ抽籤は行わない。
[CZ lottery table by mode]
FIG. 220 is a mode-by-mode CZ lottery table used for CZ lottery performed based on the mode during the normal state. The CZ lottery table by mode defines information on lottery values regarding the lottery results of CZ lottery for each current mode. When the lottery flag is "bell" in the normal state, the main control circuit 90 refers to the mode-specific CZ lottery table and performs the CZ lottery based on the current mode, and when the CZ lottery is won, Shift the gaming state to CZ (via CZ precursor). Note that if the ART lottery in the normal state in the same game has been won, the CZ lottery will not be performed.

また、モード別CZ抽籤テーブルで規定される抽籤値は、図220に示すように、設定値の高低情報に応じて異なる。本実施形態のモード別CZ抽籤テーブルでは、設定値が高設定(「5」又は「6」)である場合におけるCZ抽籤の当籤確率は、設定値が低設定(「1」又は「2」)である場合のそれにより若干高くなる。具体的には、設定値が高設定(「5」又は「6」)である場合におけるモード2時のCZ抽籤の当籤確率が、設定値が低設定(「1」又は「2」)である場合のそれにより若干高くなる。その他のモード時では、CZ抽籤の当籤確率は、設定値の高低に応じて変化しない。なお、設定値の高低情報は、後述するように、予め、設定変更時において設定値の内部値(「0」~「3」)に対して所定の演算を施すことにより算出され、メインRAM103内の特定領域(後述の設定値高低格納領域)に格納されている(後述の図282及び図283参照)。 Further, the lottery value defined in the mode-specific CZ lottery table differs depending on the level information of the set value, as shown in FIG. 220. In the mode-based CZ lottery table of this embodiment, the winning probability of CZ lottery when the setting value is set high ("5" or "6") is as follows: when the setting value is set low ("1" or "2") The price will be slightly higher if . Specifically, the winning probability of CZ lottery in mode 2 when the setting value is high (“5” or “6”) is the same as when the setting value is low (“1” or “2”). The price will be slightly higher depending on the case. In other modes, the winning probability of CZ lottery does not change depending on the setting value. As will be described later, the level information of the set value is calculated in advance by performing a predetermined calculation on the internal value ("0" to "3") of the set value when changing the setting, and is stored in the main RAM 103. (See FIGS. 282 and 283, which will be described later).

ここで、図221に、ソースプログラム上において実際に参照されるモード別CZ抽籤テーブルの一構成例を示す。 Here, FIG. 221 shows an example of the configuration of the mode-based CZ lottery table that is actually referred to on the source program.

ソースプログラム上において実際に参照される図221のモード別CZ抽籤テーブル内では、データ「.LOW.wLOW_HIH」が設定値の高低情報であり、データ「.LOW.wVC_MODE」が現在のモード情報である。そして、このモード別CZ抽籤テーブルを用いた抽籤処理では、データ「.LOW.wLOW_HIH」(高低情報)及びデータ「.LOW.wVC_MODE」(現在のモード情報)を含む各種抽籤選択情報(モード別CZ抽籤テーブルの先頭アドレスから4バイト先のアドレスまでの領域に格納されている各種データ)に基づいて、所定の抽籤値群が選択される。 In the mode-specific CZ lottery table of FIG. 221 that is actually referenced on the source program, data ".LOW.wLOW_HIH" is high/low setting value information, and data ".LOW.wVC_MODE" is current mode information. . In the lottery process using this mode-specific CZ lottery table, various lottery selection information (mode-specific CZ A predetermined group of lottery values is selected based on various data stored in an area from the start address of the lottery table to an address 4 bytes ahead.

例えば、設定値が高設定(「5」又は「6」)であり且つ現在のモードがモード3である場合には、まず、データ「(80H)+dNRMVC_H-$」(設定値が高設定である場合に使用される抽籤値群の格納領域の先頭アドレス)を参照し、ラベル「dNRMVC_H」で示される先頭アドレスから3バイト先のアドレスまでの領域(4バイトの領域)に格納されている抽籤値群が選択される。次いで、その選択された抽籤値群の中からモード3に対応するデータ「cPRB_6」が選択される。なお、データ「cPRB_6」は、抽籤値「6」が格納されている領域のアドレスに対応付けられたラベルデータであり、このデータが選択されると、抽籤値「6」が取得される。 For example, if the setting value is a high setting ("5" or "6") and the current mode is mode 3, first, the data "(80H) + dNRMVC_H-$" (if the setting value is a high setting) The lottery value stored in the area (4-byte area) from the start address indicated by the label "dNRMVC_H" to the address 3 bytes ahead (4-byte area) A group is selected. Next, data "cPRB_6" corresponding to mode 3 is selected from the selected lottery value group. Note that the data "cPRB_6" is label data associated with the address of the area where the lottery value "6" is stored, and when this data is selected, the lottery value "6" is acquired.

[BB当籤時状態別CZ抽籤テーブル及び状態別CZ抽籤テーブル]
続いて、図222及び図223は、通常状態中に抽籤状態に基づき行うCZ抽籤に用いる状態別CZ抽籤テーブルであり、図222は、通常状態中のBB当籤時にBBと重複して当籤した当籤役に応じた抽籤用フラグを参照してCZ抽籤を行うためのBB当籤時状態別CZ抽籤テーブルであり、図223は、通常状態中のBB非当籤時に抽籤用フラグを参照してCZ抽籤を行うための状態別CZ抽籤テーブルである。
[CZ lottery table by state and CZ lottery table by state when winning BB]
Next, FIGS. 222 and 223 are state-specific CZ lottery tables used for CZ lottery performed based on the lottery state during the normal state, and FIG. 222 shows the winnings that overlap with BB when winning BB during the normal state. This is a CZ lottery table by state at the time of BB winning for performing CZ lottery by referring to the lottery flag according to the winning combination, and FIG. This is a CZ lottery table for each state.

図222のBB当籤時状態別CZ抽籤テーブルは、現在の抽籤確率毎(低確、高確、超高確)に設けられ、抽籤用フラグ毎にCZ抽籤の抽籤結果についての抽籤値の情報を規定する。また、図223の状態別CZ抽籤テーブルは、現在の抽籤確率と設定値の高低情報との組み合わせ毎に設けられ、抽籤用フラグ毎にCZ抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、通常状態中に、現在の抽籤確率(抽籤状態)及び抽籤用フラグ及び設定値に基づいてCZ抽籤を行い、このCZ抽籤に当籤した場合には、遊技状態を(CZ前兆を介して)CZに移行させる。なお、同遊技において行う通常状態中のART抽籤に当籤している場合には、CZ抽籤は行わない。 The CZ lottery table by state at the time of BB winning in FIG. 222 is provided for each current lottery probability (low probability, high probability, super high probability), and stores information on the lottery value regarding the lottery result of CZ lottery for each lottery flag. stipulate. Further, the state-specific CZ lottery table in FIG. 223 is provided for each combination of the current lottery probability and the level information of the setting value, and defines the lottery value information regarding the lottery result of the CZ lottery for each lottery flag. The main control circuit 90 performs a CZ lottery during the normal state based on the current lottery probability (lottery state), a lottery flag, and a set value, and when the CZ lottery is won, changes the gaming state to (CZ precursor). ) to CZ. Note that if the ART lottery in the normal state in the same game has been won, the CZ lottery will not be performed.

なお、図223の状態別CZ抽籤テーブルを用いたCZ抽籤において、設定値が高設定(「5」又は「6」)であり且つ抽籤用フラグが「強スイカ」、「強レア(強チェリー、強チャンスリプ又は強ベル)」である場合におけるCZ抽籤の当籤確率は、設定値が低設定(「1」又は「2」)であり且つ抽籤用フラグが「強スイカ」、「強レア」である場合のそれより高くなる。 In addition, in the CZ lottery using the state-based CZ lottery table shown in FIG. 223, if the setting value is high ("5" or "6") and the lottery flag is "strong watermelon", "strong rare (strong cherry, The winning probability of the CZ lottery in the case of “strong chance slip or strong bell)” is when the setting value is low (“1” or “2”) and the lottery flag is “strong watermelon” or “strong rare”. higher than that in some cases.

[CZ前兆ゲーム数抽籤テーブル]
続いて、図224は、通常状態中のCZ抽籤に当籤した際に、通常状態からCZに移行するまでの期間(CZ前兆ゲーム数)を抽籤するために用いるCZ前兆ゲーム数抽籤テーブルである。CZ前兆ゲーム数抽籤テーブルは、CZ抽籤に当籤した際のBB当籤の有無に応じてCZ前兆ゲーム数の範囲(抽籤結果)についての抽籤値の情報を規定する。主制御回路90は、通常状態中にCZ抽籤に当籤すると、CZ前兆ゲーム数の抽籤を行い、当籤したCZ前兆ゲーム数をセットし、遊技状態をCZ前兆に移行する。
[CZ omen game number lottery table]
Next, FIG. 224 is a CZ precursor game number lottery table used to determine the period (number of CZ precursor games) from the normal state to the CZ when a CZ lottery in the normal state is won. The CZ precursor game number lottery table defines information on lottery values regarding the range of the number of CZ precursor games (lottery results) depending on the presence or absence of a BB prize when a CZ lottery is won. When the main control circuit 90 wins the CZ lottery during the normal state, it draws the number of CZ precursor games, sets the number of won CZ precursor games, and shifts the gaming state to CZ precursor games.

なお、CZ前兆ゲーム数抽籤テーブルでは、CZ前兆ゲーム数の抽籤結果として一定の範囲を持たせているが、主制御回路90は、当籤した範囲の中から均等にCZ前兆ゲーム数を決定する。また、BB当籤時にCZ抽籤に当籤していた場合には、主制御回路90は、BBの終了後に当籤したCZ前兆ゲーム数をセットする。すなわち、通常状態中にCZ抽籤に当籤し、かつ、CZ前兆ゲーム数として「1」以上が決定された場合、BB非当籤時のCZ当籤時は、その後、通常状態からCZ前兆に遊技状態を移行し、また、BB当籤時のCZ当籤時は、その後、BBが終了した後にCZ前兆に遊技状態を移行する。 In the CZ portent game number lottery table, a certain range is set as the lottery result for the number of CZ portent games, but the main control circuit 90 equally determines the number of CZ portent games from within the winning range. Further, if the CZ lottery has been won at the time of the BB winning, the main control circuit 90 sets the number of CZ precursor games won after the BB is finished. In other words, if you win the CZ lottery during the normal state and the number of CZ portent games is determined to be "1" or more, when you win the CZ at the time of BB non-winning, the gaming state will change from the normal state to the CZ portent. In addition, when a CZ is won when a BB is won, the gaming state is then transferred to a CZ precursor after the BB is completed.

[BB当籤時ART抽籤テーブル及び通常時ART抽籤テーブル]
続いて、図225及び図226は、通常状態中に抽籤用フラグ等に基づき行うART抽籤に用いるART抽籤テーブルであり、図225は、通常状態中のBB当籤時にBBと重複して当籤した当籤役に応じた抽籤用フラグを参照してART抽籤を行うためのBB当籤時ART抽籤テーブルであり、図226は、通常状態中のBB非当籤時に抽籤用フラグを参照してART抽籤を行うための通常時ART抽籤テーブルである。
[ART lottery table when winning BB and ART lottery table when normal]
Next, FIGS. 225 and 226 are ART lottery tables used for ART lottery performed based on the lottery flag etc. during the normal state, and FIG. 225 shows the ART lottery table used for the ART lottery performed based on the lottery flag etc. during the normal state. This is an ART lottery table when BB is won to perform ART lottery by referring to the lottery flag according to the winning combination, and FIG. 226 is a table for performing ART lottery by referring to the lottery flag when BB is not won in the normal state. This is the normal ART lottery table.

なお、BB当籤時は、NBB当籤、かつ、抽籤状態が「通常」又は「高確」である場合に、図225(A)に示すBB当籤時ART抽籤テーブルが参照され、また、CBB当籤、かつ、抽籤状態が「通常」又は「高確」である場合に、図225(B)に示すBB当籤時ART抽籤テーブルが参照され、また、抽籤状態が「超高確率」又は遊技状態が「CZ前兆」「ART前兆中」の何れかである場合に、BB(CBB又はNBB)の種別に関わらず、図225(C)に示すBB当籤時ART抽籤テーブルが参照される。 Note that when a BB is won, if the NBB is won and the lottery status is "normal" or "high certainty", the ART lottery table at the time of a BB win shown in FIG. In addition, when the lottery status is "normal" or "high probability", the BB winning ART lottery table shown in FIG. 225(B) is referred to, and the lottery status is "super high probability" or the gaming status is " In the case of either "CZ precursor" or "ART precursor", the BB winning ART lottery table shown in FIG. 225(C) is referred to, regardless of the type of BB (CBB or NBB).

また、BB非当籤時において、抽籤状態が「低確」又は「高確」であり且つ設定値が低設定(「1」又は「2」)である場合には、図226(A)に示す通常時ART抽籤テーブルが参照され、また、抽籤状態が「超高確率」又は遊技状態が「CZ前兆」及び「ART前兆中」のいずれかであり且つ設定値が低設定である場合には、図226(B)に示す通常時ART抽籤テーブルが参照され、また、通常フラグ間中であり且つ設定値が低設定である場合には、図226(C)に示す通常時ART抽籤テーブルが参照される。さらに、BB非当籤時において、抽籤状態が「低確」又は「高確」であり且つ設定値が高設定(「5」又は「6」)である場合には、図226(D)に示す通常時ART抽籤テーブルが参照され、また、抽籤状態が「超高確率」又は遊技状態が「CZ前兆」及び「ART前兆中」のいずれかであり且つ設定値が高設定である場合には、図226(E)に示す通常時ART抽籤テーブルが参照され、また、通常フラグ間中であり且つ設定値が高設定である場合には、図226(F)に示す通常時ART抽籤テーブルが参照される。 In addition, when the BB is not won, if the lottery status is "low probability" or "high probability" and the setting value is low setting ("1" or "2"), as shown in FIG. 226(A). When the normal ART lottery table is referenced, and the lottery status is "super high probability" or the gaming status is either "CZ precursor" or "ART precursor" and the setting value is low, The normal ART lottery table shown in FIG. 226(B) is referenced, and if the normal flag is between and the setting value is low, the normal ART lottery table shown in FIG. 226(C) is referenced. be done. Furthermore, when the BB is not won, if the lottery status is "low probability" or "high probability" and the setting value is high setting ("5" or "6"), as shown in FIG. 226(D). When the normal ART lottery table is referenced and the lottery status is "Super High Probability" or the gaming status is either "CZ Premonition" or "ART Premonition Medium" and the setting value is set to high, The normal ART lottery table shown in FIG. 226(E) is referenced, and if the normal flag is between and the setting value is high, the normal ART lottery table shown in FIG. 226(F) is referenced. be done.

BB当籤時ART抽籤テーブルは、現在の抽籤状態や遊技状態に応じて設けられ、抽籤用フラグ毎にART抽籤の抽籤結果についての抽籤値の情報を規定する。また、通常時ART抽籤テーブルは、現在の抽籤状態や遊技状態と設定値の高低情報との組み合わせ毎に設けられ、抽籤用フラグ毎にART抽籤の抽籤結果についての抽籤値の情報を規定する。なお、主制御回路90は、通常状態中に抽籤用フラグ等に基づいてART抽籤を行い、このART抽籤に当籤した場合には、遊技状態を(ART前兆を介して)ART状態に移行させる。また、本実施形態の通常時ART抽籤テーブルを用いたART抽籤では、設定値が高設定であり且つ抽籤用フラグが「強スイカ」、「強レア(強チェリー、強チャンスリプ又は強ベル)」である場合におけるART抽籤の当籤確率は、設定値が低設定であり且つ抽籤用フラグが「強スイカ」、「強レア」である場合のそれより高くなる。 The BB winning ART lottery table is provided according to the current lottery status and game status, and defines lottery value information regarding the lottery result of the ART lottery for each lottery flag. Further, the normal ART lottery table is provided for each combination of the current lottery state or game state and the level information of the setting value, and defines information on the lottery value regarding the lottery result of the ART lottery for each lottery flag. The main control circuit 90 performs the ART lottery based on the lottery flag etc. during the normal state, and when the ART lottery is won, shifts the gaming state to the ART state (via the ART precursor). In addition, in the ART lottery using the normal ART lottery table of this embodiment, the setting value is set high and the lottery flag is "strong watermelon" or "strong rare (strong cherry, strong chance slip, or strong bell)". The winning probability of the ART lottery in this case is higher than that in the case where the setting value is set low and the lottery flag is "strong watermelon" or "strong rare".

[ART前兆ゲーム数抽籤テーブル]
続いて、図227は、通常状態中のART抽籤に当籤した際に、通常状態からART状態に移行するまでの期間(ART前兆ゲーム数)を抽籤するために用いるART前兆ゲーム数抽籤テーブルである。ART前兆ゲーム数抽籤テーブルは、ART前兆ゲーム数の範囲(抽籤結果)についての抽籤値の情報を規定する。主制御回路90は、通常状態中にART抽籤に当籤すると、ART前兆ゲーム数の抽籤を行い、当籤したART前兆ゲーム数をセットし、遊技状態をART前兆に移行する。
[ART omen game number lottery table]
Next, FIG. 227 is an ART precursor game number lottery table used to determine the period (number of ART precursor games) until the transition from the normal state to the ART state when the ART lottery in the normal state is won. . The ART precursor game number lottery table defines information on lottery values regarding the range of the number of ART precursor games (lottery results). When the main control circuit 90 wins the ART lottery during the normal state, it draws the number of ART precursor games, sets the number of won ART precursor games, and shifts the gaming state to the ART precursor.

なお、ART前兆ゲーム数抽籤テーブルでは、ART前兆ゲーム数の抽籤結果として一定の範囲を持たせているが、主制御回路90は、当籤した範囲の中から均等にART前兆ゲーム数を決定する。なお、BB当籤時や通常フラグ間中にART抽籤に当籤した場合には、遊技状態がART中フラグ間に移行し、ART中BB終了後にART準備中に移行することから(図206参照)、この場合、主制御回路90は、ART前兆ゲーム数を抽籤しない。すなわち、主制御回路90は、図226(A)(B)に示す通常時ART抽籤テーブルを用いたART抽籤に当籤した場合に、ART前兆ゲーム数を抽籤し、図225(A)~(C)に示すBB当籤時ART抽籤テーブル、及び図226(C)に示す通常時ART抽籤テーブルを用いたART抽籤に当籤した場合には、ART前兆ゲーム数を抽籤しない。 Note that in the ART precursor game number lottery table, a certain range is set as the lottery result for the number of ART precursor games, but the main control circuit 90 equally determines the number of ART precursor games from within the won range. In addition, if you win the ART lottery when you win the BB or during the normal flag period, the gaming state will shift to the ART during flag, and after the ART during BB ends, it will shift to ART preparation (see Figure 206). In this case, the main control circuit 90 does not randomly determine the number of ART precursor games. That is, when the main control circuit 90 wins the ART lottery using the normal ART lottery table shown in FIGS. 226(A) and 226(B), the main control circuit 90 randomly determines the number of ART precursor games, and ), the number of ART precursor games is not drawn if the ART lottery using the BB winning ART lottery table and the normal ART lottery table shown in FIG. 226(C) is won.

[CZ中ART抽籤テーブル]
続いて、図228及び図229は、CZ中のART抽籤に用いるCZ中ART抽籤テーブルである。図228(A)は、初当りCZ、かつ、CZの残りゲーム数が1以上である場合に参照されるCZ中ART抽籤テーブルであり、図228(B)は、初当りCZ、かつ、CZの残りゲーム数が0である場合に参照されるCZ中ART抽籤テーブルであり、図228(C)は、初当りCZの終了の次遊技(泣きの1回)に参照されるCZ中ART抽籤テーブル(なお、初当りCZの終了の次遊技は、詳細には通常状態中である)である。また、図228(D)は、CZ(ART後)、かつ、非ナビ高確時に参照されるCZ中ART抽籤テーブルであり、図229(E)は、CZ(ART後)、かつ、ナビ高確時に参照されるCZ中ART抽籤テーブルであり、図229(F)は、CZ(ART後)の終了の次遊技(泣きの1回)に参照されるCZ中ART抽籤テーブル(なお、CZ(ART後)の終了の次遊技は、詳細には通常状態中である)であり、図229(G)は、特殊CZ、かつ、非ナビ高確時に参照されるCZ中ART抽籤テーブルであり、図229(H)は、特殊CZ、かつ、ナビ高確時に参照されるCZ中ART抽籤テーブルである。
[CZ Medium ART Lottery Table]
Next, FIGS. 228 and 229 are CZ ART lottery tables used for CZ ART lottery. FIG. 228(A) is an ART lottery table in CZ that is referred to when the initial winning is CZ and the number of remaining games of CZ is 1 or more, and FIG. 228(B) is the initial winning CZ and the CZ remaining game number is 1 or more. This is the ART lottery table in CZ that is referred to when the remaining number of games is 0, and FIG. table (note that the next game after the end of the first winning CZ is in the normal state). Also, FIG. 228(D) is a CZ medium ART lottery table that is referred to when CZ (after ART) and non-navigation high accuracy, and FIG. 229(E) is a CZ (after ART) and navigation high accuracy table. 229(F) is the ART lottery table in CZ that is referenced at the correct time, and FIG. The next game after the completion of (after ART) is (in detail, in the normal state), and FIG. 229 (G) is the ART lottery table in CZ that is referred to when special CZ and non-navigation is high, FIG. 229(H) is a CZ ART lottery table that is referred to when special CZ and navigation is highly accurate.

CZ中ART抽籤テーブルは、CZの種別など毎に設けられ、抽籤用フラグ毎にART抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、CZ中に抽籤用フラグ等に基づいてART抽籤を行い、このART抽籤に当籤した場合には、遊技状態を(必要に応じてART準備中を介して)ART状態に移行させる。なお、CZ中のBB当籤時は、図228及び図229に示すCZ中ART抽籤テーブルではなく、後述のART中BB当籤時ストック抽籤テーブル(後述の図233(D))を参照して、ART抽籤(必ず当籤)を行う。 The CZ-in-ART lottery table is provided for each type of CZ, and defines lottery value information regarding the lottery result of ART lottery for each lottery flag. The main control circuit 90 performs an ART lottery based on a lottery flag etc. during CZ, and if the ART lottery is won, shifts the gaming state to the ART state (via ART preparation as necessary). let In addition, when winning a BB during CZ, refer to the stock lottery table for winning a BB during ART (described later in FIG. 233 (D)), not the ART lottery table during CZ shown in FIGS. 228 and 229, and check the ART A lottery (always a winner) is held.

[ART中ストック抽籤テーブル]
続いて、図230~図232は、ART状態中に行うART状態のセット数の上乗せ抽籤に用いるART中ストック抽籤テーブルである。図230(A)は、通常ART、かつ、ART中の抽籤状態「低確」又は「高確」、かつ、非ナビ高確中に参照されるART中ストック抽籤テーブルであり、図230(B)は、通常ART、かつ、ART中の抽籤状態「低確」又は「高確」、かつ、ナビ高確中に参照されるART中ストック抽籤テーブルであり、図230(C)は、通常ART、かつ、ART中の抽籤状態「超高確」、かつ、非ナビ高確中に参照されるART中ストック抽籤テーブルであり、図230(D)は、通常ART、かつ、ART中の抽籤状態「超高確」、かつ、ナビ高確中に参照されるART中ストック抽籤テーブルである。また、図231(E)は、EP中、かつ、転落モード「保証なし」時に参照されるART中ストック抽籤テーブルであり、図231(F)は、EP中、かつ、転落モード「ショート」時に参照されるART中ストック抽籤テーブルであり、図231(G)は、EP中、かつ、転落モード「ロング」時に参照されるART中ストック抽籤テーブルである。また、図232(H)は、ランク決めART又はEP準備中、かつ、非ナビ高確中に参照されるART中ストック抽籤テーブルであり、図232(I)は、ランク決めART又はEP準備中、かつ、ナビ高確中に参照されるART中ストック抽籤テーブルである。また、図232(J)は、ART準備中に参照されるART中ストック抽籤テーブルであり、図232(K)は、ART中フラグ間に参照されるART中ストック抽籤テーブルである。
[ART stock lottery table]
Next, FIGS. 230 to 232 are ART stock lottery tables used for additional lottery for the number of sets in the ART state performed during the ART state. FIG. 230(A) is an ART stock lottery table that is normally referred to during ART and when the lottery status during ART is "low certainty" or "high certainty" and during non-navigation high certainty, and FIG. 230(B) ) is an ART stock lottery table that is normally referred to during ART and when the lottery status during ART is “low certainty” or “high certainty” and during navigation high certainty, and FIG. 230(C) is a stock lottery table during normal ART. , and is a stock lottery table during ART that is referred to when the lottery status during ART is "Super High Accuracy" and is not in Navi High Accuracy, and FIG. 230(D) is a lottery status during normal ART and during ART. This is an ART stock lottery table that is "super high accuracy" and is referred to during navigation high accuracy. In addition, FIG. 231(E) is a stock lottery table during ART that is referred to during EP and when the fall mode is "no guarantee", and FIG. 231(F) is during EP and when the fall mode is "short". This is the stock lottery table during ART that is referred to, and FIG. 231(G) is the stock lottery table during ART that is referenced during the EP and when the fall mode is "long". In addition, FIG. 232 (H) is a stock lottery table during ART that is referred to while preparing for rank determining ART or EP and when non-navigation is in progress, and FIG. 232 (I) is during preparing for rank determining ART or EP. , and is an ART stock lottery table that is referred to during navigation high accuracy. Further, FIG. 232 (J) is an ART stock lottery table that is referred to during ART preparation, and FIG. 232 (K) is an ART stock lottery table that is referenced between ART flags.

ART中ストック抽籤テーブルは、現在の遊技状態など毎に設けられ、抽籤用フラグ毎にART状態のセット数の上乗せ抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、対応する遊技状態中に抽籤用フラグ等に基づいて上乗せ抽籤を行い、このART抽籤に当籤した場合には、ART状態のセット数を所定数だけ上乗せする。 The ART stock lottery table is provided for each current gaming state, and defines information on the lottery value regarding the lottery result of the additional lottery for the number of sets in the ART state for each lottery flag. The main control circuit 90 performs an additional lottery based on a lottery flag or the like during the corresponding game state, and when the ART lottery is won, adds a predetermined number of sets to the ART state.

[ART中BB当籤時ストック抽籤テーブル]
続いて、図233は、ART状態中のBB当籤時に行うART状態のセット数の上乗せ抽籤に用いるART中BB当籤時ストック抽籤テーブルである。図233(A)は、通常ART中の抽籤状態「低確」若しくは「高確」時、又は、EP中の転落モード「保証なし」時に参照されるART中BB当籤時ストック抽籤テーブルであり、図233(B)は、通常ART中の抽籤状態「超高確」時、又は、EP中の転落モード「ショート」時に参照されるART中BB当籤時ストック抽籤テーブルであり、図233(C)は、ランク決めART中、又は、EP準備中に参照されるART中BB当籤時ストック抽籤テーブルであり、図233(D)は、CZ若しくはCZ終了の次遊技、又は、EP中の転落モード「ロング」時に参照されるART中BB当籤時ストック抽籤テーブルであり、図233(E)は、ART準備中に参照されるART中BB当籤時ストック抽籤テーブルである。
[Stock lottery table when winning BB during ART]
Next, FIG. 233 is a stock lottery table when winning a BB during ART, which is used for an additional lottery for the number of sets in the ART state, which is performed when winning a BB during the ART state. FIG. 233(A) is a stock lottery table at the time of BB winning during ART, which is normally referred to when the lottery status is “low probability” or “high probability” during ART, or when the falling mode is “no guarantee” during EP, FIG. 233(B) is a stock lottery table at the time of BB winning during ART, which is referred to when the lottery state is "super accurate" during normal ART or when the fall mode is "short" during EP, and FIG. 233(C) is the stock lottery table at the time of BB winning during ART that is referred to during rank determination ART or during EP preparation, and FIG. 233(E) is a stock lottery table at the time of BB winning during ART that is referred to during ART preparation, and FIG. 233(E) is a stock lottery table at the time of BB winning during ART that is referred to during ART preparation.

ART中BB当籤時ストック抽籤テーブルは、現在の遊技状態など毎に設けられ、抽籤用フラグ毎にART状態のセット数の上乗せ抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、対応する遊技状態中に抽籤用フラグ等に基づいて上乗せ抽籤を行い、このART抽籤に当籤した場合には、ART状態のセット数を所定数だけ上乗せする。 The BB winning stock lottery table during ART is provided for each current gaming state, and defines information on the lottery value regarding the lottery result of the additional lottery for the number of sets in the ART state for each lottery flag. The main control circuit 90 performs an additional lottery based on a lottery flag or the like during the corresponding game state, and when the ART lottery is won, adds a predetermined number of sets to the ART state.

[ART当籤時ストック数抽籤テーブル]
続いて、図234は、ART抽籤や、ART状態のセット数の上乗せ抽籤に当籤した場合(すなわち、ART当籤時)に、付与するART状態のセット数を抽籤するために用いるART当籤時ストック数抽籤テーブルである。ART当籤時ストック数抽籤テーブルは、ART当籤時の当籤契機毎に、付与するART状態のセット数についての抽籤値の情報を規定する。主制御回路90は、ART当籤時に対応する当籤契機に基づいてART状態のセット数を抽籤し、当籤したセット数を付与する。
[Stock quantity lottery table when winning ART]
Next, FIG. 234 shows the stock number at the time of ART win, which is used to determine the number of ART state sets to be granted when the ART lottery or the additional lottery for the number of ART state sets is won (that is, at the time of ART win). It is a lottery table. The ART winning stock number lottery table defines information on the lottery value regarding the number of sets of ART states to be provided for each winning opportunity at the time of ART winning. The main control circuit 90 randomly determines the number of sets in the ART state based on the winning opportunity corresponding to the ART winning, and assigns the winning number of sets.

なお、当籤契機「初当り」とは、通常状態中にART抽籤に当籤した場合(通常状態中にRT3状態への移行に伴うART状態のストック付与を含む)、ART前兆中にART抽籤に当籤した場合、初当りCZ中にART抽籤に当籤した場合、通常BBフラグ間中にART抽籤に当籤した場合、又は通常BB中にART抽籤に当籤した場合の何れかをいい、また、当籤契機「上乗せA」とは、EP中にART状態のセット数の上乗せ抽籤に当籤した場合をいい、また、当籤契機「上乗せB」とは、継続CZ中にART抽籤に当籤した場合をいい、また、当籤契機「上乗せC」とは、当籤契機「初当り」「上乗せA」「上乗せB」以外の状況でART抽籤や、ART状態のセット数の上乗せ抽籤に当籤した場合をいう。 In addition, the winning opportunity "first win" refers to winning the ART lottery during the normal state (including the provision of stock of ART state due to the transition to the RT3 state during the normal state), and winning the ART lottery during the ART precursor. If you win the ART lottery during the first CZ, if you win the ART lottery during the normal BB flag, or if you win the ART lottery during the normal BB, it also means that the winning opportunity is `` "Additional A" refers to the case where you win the additional lottery for the number of sets in ART state during EP, and the winning opportunity "Additional B" refers to the case where you win the ART lottery during the continuation CZ. The winning opportunity "Additional C" refers to the case where the ART lottery or the additional lottery of the number of sets in the ART state is won in a situation other than the winning opportunity "First win", "Additional A", and "Additional B".

また、ART当籤時ストック数抽籤テーブルで規定される抽籤値は、図234に示すように、設定値の高低情報に応じて異なる。本実施形態のART当籤時ストック数抽籤テーブルでは、設定値が高設定(「5」又は「6」)である場合に、より多くのART状態のセット数が当籤するような構成になっている。具体的には、当籤契機が「初当り」時であり且つ設定値が高設定(「5」又は「6」)である場合に3セットのART状態が上乗せされる確率は、当籤契機が「初当り」時であり且つ設定値が低設定(「1」又は「2」)である場合のそれより高くなる。また、その他の当籤契機では、高設定時における2セットのART状態の上乗せ確率が、低設定時のそれより高くなる。 Further, the lottery value defined in the ART winning stock number lottery table differs depending on the level information of the set value, as shown in FIG. 234. The ART winning stock number lottery table of this embodiment is configured such that when the setting value is high ("5" or "6"), a larger number of sets in the ART state will be won. . Specifically, when the winning opportunity is "first win" and the setting value is high ("5" or "6"), the probability that 3 sets of ART states will be added is as follows: It is higher than that when it is "first hit" and the setting value is low setting ("1" or "2"). Furthermore, in other winning opportunities, the probability of adding two sets of ART states when set to high is higher than that when set to low.

[特殊CZ移行抽籤テーブル]
続いて、図235は、継続CZとして特殊CZを用いるか否かを抽籤するために用いる特殊CZ移行抽籤テーブルである。特殊CZ移行抽籤テーブルは、ART状態のセット数のストックの有無毎に、抽籤結果についての抽籤値の情報を規定する。主制御回路90は、ランク決めARTの開始時にART状態のセット数のストックの有無に応じて特殊CZを用いるか否かを抽籤し、当籤した場合には、次の継続CZを特殊CZとする一方で、非当籤した場合には、次の継続CZをCZ(ART後)とする。
[Special CZ transition lottery table]
Next, FIG. 235 is a special CZ transition lottery table used to determine whether or not to use a special CZ as a continuation CZ. The special CZ transition lottery table defines information on lottery values regarding lottery results depending on whether or not the number of sets in the ART state is in stock. The main control circuit 90 randomly determines whether or not to use the special CZ depending on whether or not the number of sets in the ART state is in stock at the start of the ranking determination ART, and if it is a winner, sets the next continuation CZ as the special CZ. On the other hand, in the case of non-winning, the next continuation CZ is set as CZ (after ART).

なお、主制御回路90は、次の継続CZを特殊CZとした後は、特殊CZが終了するまで特殊CZ移行抽籤テーブルを用いた抽籤を行わない。また、ART状態のセット数のストックがない状況で、本抽籤に当籤した場合には、主制御回路90は、ART状態のセット数を1つ付与する。 Note that after the main control circuit 90 sets the next continuation CZ as a special CZ, it does not perform a lottery using the special CZ transition lottery table until the special CZ ends. Furthermore, if the main lottery is won in a situation where the number of ART state sets is not in stock, the main control circuit 90 grants one ART state set number.

[ART当籤時ランク抽籤テーブル]
続いて、図236~図240は、ART当籤時に当籤したART状態のランクを決定するために用いるART当籤時ランク抽籤テーブルである。なお、ART当籤時には、ART状態のセット数が複数付与されることがあるが、2つ目以降のART状態のランクは、図240(O)に示すART当籤時ランク抽籤テーブルにより決定され、図236(A)~図240(N)に示すART当籤時ランク抽籤テーブルは、1つ目のART状態のランクを決定するために用いられる。
[Ranking lottery table when winning ART]
Next, FIGS. 236 to 240 are ART winning rank lottery tables used to determine the rank of the ART state won at the time of ART winning. Note that when ART is won, multiple sets of ART states may be given, but the ranks of the second and subsequent ART states are determined by the rank lottery table for ART winning shown in FIG. 240(O). The ART winning rank lottery tables shown in 236(A) to 240(N) are used to determine the rank of the first ART state.

図236(A)は、ART当籤の当籤タイミングが通常状態、CZ前兆、ART前兆、又はEP以外のART状態中であり、かつ、BB非当籤時に用いられるART当籤時ランク抽籤テーブルであり、図236(B)は、ART当籤の当籤タイミングが通常状態、CZ前兆、ART前兆、又はEP以外のART状態中であり、かつ、NBBの当籤時に用いられるART当籤時ランク抽籤テーブルであり、図236(C)は、ART当籤の当籤タイミングが通常状態、CZ前兆、ART前兆、又はEP以外のART状態中であり、かつ、CBBの当籤時に用いられるART当籤時ランク抽籤テーブルである。 FIG. 236(A) is a rank lottery table for ART winning when the winning timing of ART winning is in the normal state, CZ precursor, ART precursor, or ART state other than EP, and is used when BB is not won. 236(B) is a rank lottery table for ART winning when the winning timing of ART winning is in the normal state, CZ precursor, ART precursor, or ART state other than EP, and is used when winning NBB. (C) is a rank lottery table for ART winning when the winning timing of ART winning is in the normal state, CZ precursor, ART precursor, or ART state other than EP, and is used when winning CBB.

また、図237(D)は、ART当籤の当籤タイミングがART準備中であり、かつ、BB非当籤時に用いられるART当籤時ランク抽籤テーブルであり、図237(E)は、ART当籤の当籤タイミングがART準備中であり、かつ、NBB当籤時に用いられるART当籤時ランク抽籤テーブルであり、図237(F)は、ART当籤の当籤タイミングがART準備中であり、かつ、CBB当籤時に用いられるART当籤時ランク抽籤テーブルである。 In addition, FIG. 237(D) is a rank lottery table at the time of ART winning, which is used when the winning timing of ART winning is ART preparation and BB non-winning, and FIG. 237(E) is the winning timing of ART winning. is the ART winning rank lottery table that is used when the ART is being prepared and the NBB is won, and FIG. This is a rank lottery table at the time of winning.

また、図238(G)は、ART当籤の当籤タイミングがEP中であり、かつ、BB非当籤時に用いられるART当籤時ランク抽籤テーブルであり、図238(H)は、ART当籤の当籤タイミングがEP中であり、かつ、NBB当籤時に用いられるART当籤時ランク抽籤テーブルであり、図238(I)は、ART当籤の当籤タイミングがEP中であり、かつ、CBB当籤時に用いられるART当籤時ランク抽籤テーブルである。 In addition, FIG. 238 (G) is a rank lottery table for ART winning when the winning timing of ART winning is during EP and BB is not winning, and FIG. 238 (H) is a rank lottery table when the winning timing of ART winning is 238(I) is a rank lottery table for ART winning when the winning timing of ART winning is during EP and is used when winning NBB and is used when winning CBB. It is a lottery table.

また、図239(J)は、ART当籤の当籤タイミングがCZ中であり、かつ、BB非当籤時に用いられるART当籤時ランク抽籤テーブルであり、図239(K)は、ART当籤の当籤タイミングがCZ中であり、かつ、NBB当籤時に用いられるART当籤時ランク抽籤テーブルであり、図239(L)は、ART当籤の当籤タイミングがCZ中であり、かつ、CBB当籤時に用いられるART当籤時ランク抽籤テーブルである。 In addition, FIG. 239 (J) is a rank lottery table for ART winning when the winning timing of ART winning is in CZ and BB is not won, and FIG. 239(K) is a rank lottery table when the winning timing of ART winning is This is a rank lottery table when the ART is won when the ART is in the CZ and is used when winning the NBB, and FIG. It is a lottery table.

また、図240(M)は、ART当籤の当籤タイミングがフラグ間状態(通常フラグ間又はART中フラグ間)である場合に用いられるART当籤時ランク抽籤テーブルであり、図240(N)は、ART当籤の当籤タイミングがBB中である場合に用いられるART当籤時ランク抽籤テーブルであり、図240(O)は、複数ストック時の2つ目以降のART状態のランクを決定するために用いられるART当籤時ランク抽籤テーブルである。 Further, FIG. 240(M) is an ART winning rank lottery table used when the winning timing of ART winning is between flags (between normal flags or between flags during ART), and FIG. 240(N) is This is an ART winning rank lottery table used when the winning timing of the ART winning is during BB, and FIG. 240(O) is used to determine the rank of the second and subsequent ART states when multiple stocks are in stock. This is a rank lottery table when ART is won.

ART当籤時ランク抽籤テーブルは、ART当籤時の遊技状態毎に設けられ、ART当籤時の抽籤用フラグ毎に、抽籤結果についての抽籤値の情報を規定する。主制御回路90は、ART抽籤や、ART状態のセット数の上乗せ抽籤に当籤した場合、当籤契機となった抽籤用フラグを用いて、当籤したART状態のランクを決定する。ART当籤時ランク抽籤テーブルを用いて決定されたランクは、ランク決めART中の昇格抽籤に基づき昇格し、通常ART中のランク(抽籤状態)となる(図212(B)参照)。 The rank lottery table at the time of ART win is provided for each gaming state at the time of ART win, and defines information on the lottery value regarding the lottery result for each lottery flag at the time of ART win. When the main control circuit 90 wins an ART lottery or an additional lottery for the number of sets of ART states, the main control circuit 90 determines the rank of the won ART state using the lottery flag that triggered the winning. The rank determined using the ART winning rank lottery table is promoted based on the promotion lottery during the rank determining ART, and becomes the rank (lottery state) during the normal ART (see FIG. 212(B)).

[ストック放出順序抽籤テーブル]
続いて、図241は、上述の放出フェーズDにおいて放出するART状態のストックの順序を抽籤するために用いるストック放出順序抽籤テーブルである。ストック放出順序抽籤テーブルは、放出するART状態のランクの順序(抽籤結果)についての抽籤値の情報を規定する。主制御回路90は、放出フェーズDでは、ストック放出順序抽籤テーブルを参照して決定した順序に応じて、保有するART状態のストックの中から1つのストックを放出する。例えば、放出順序「4,3,2,1」である場合、主制御回路90は、放出フェーズDになると、保有するストックの中のランク4のストックを最も優先して放出し、ランク3のストックを次に優先して放出し、ランク2のストックを次に優先して放出し、ランク1のストックを次に優先して放出する。
[Stock release order lottery table]
Next, FIG. 241 is a stock release order lottery table used to determine the order of stocks in the ART state to be released in the above-described release phase D. The stock release order lottery table defines information on lottery values regarding the rank order (lottery result) of the ART states to be released. In the release phase D, the main control circuit 90 releases one stock from among the held stocks in the ART state according to the order determined by referring to the stock release order lottery table. For example, when the release order is "4, 3, 2, 1", the main control circuit 90 releases the rank 4 stock among the held stocks with the highest priority in the release phase D, and the rank 3 stock is released with the highest priority. Stocks are discharged with next priority, stocks with rank 2 are discharged with next priority, stocks with rank 1 are discharged with next priority.

なお、放出順序の抽籤は、CZとART状態とのループ中に一度のみ行うこととしてもよく、また、放出フェーズDになるたびに行うこととしてもよい。また、放出順序の抽籤を、CZとART状態とのループ中に一度のみ行う場合の抽籤タイミングは任意であり、例えば、ループ中に初めて放出フェーズDになったタイミングでもよく、また、CZから初めてART状態に移行したタイミングであってもよい。 Note that the release order selection may be performed only once during the loop between the CZ and ART states, or may be performed every time the release phase D is entered. Further, when the release order is randomly determined only once during the loop between the CZ and ART states, the lottery timing may be arbitrary. For example, the timing may be the timing when the release phase D is reached for the first time during the loop, or the timing when the release order is first entered from the CZ to the ART state. The timing may be the timing of transition to the ART state.

[ランク決めART中ランク昇格抽籤テーブル]
続いて、図242は、ランク決めART中の昇格抽籤に用いるランク決めART中ランク昇格抽籤テーブルであり、図242(A)は、非ナビ高確時のランク決めART中に参照されるランク決めART中ランク昇格抽籤テーブルであり、図242(B)は、ナビ高確時のランク決めART中に参照されるランク決めART中ランク昇格抽籤テーブルであり、図242(C)は、1ゲームで完結するランク決めART中にBBに当籤した場合に参照されるランク決めART中ランク昇格抽籤テーブルである。
[Rank determination ART medium rank promotion lottery table]
Next, FIG. 242 is a rank promotion lottery table during rank determination ART used for promotion lottery during rank determination ART, and FIG. 242(B) is the ART middle rank promotion lottery table, and FIG. 242(B) is the rank deciding ART middle rank promotion lottery table that is referred to during the rank deciding ART when the navigation is high. FIG. 242(C) is the middle rank promotion lottery table for one game. This is a rank promotion lottery table during the rank determination ART that is referred to when winning BB during the completed rank determination ART.

ランク決めART中ランク昇格抽籤テーブルは、ランク決めART中の状況毎に設けられ、抽籤用フラグ毎に昇格抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、ART当籤時に決定していたランクを、昇格抽籤の抽籤結果に基づいて更新する。なお、昇格抽籤の結果ランク4以上になる場合には、主制御回路90は、更新後のランクをランク4とする。 The rank promotion lottery table during rank determination ART is provided for each situation during rank determination ART, and defines information on lottery values regarding the lottery results of promotion lottery for each lottery flag. The main control circuit 90 updates the rank determined at the time of ART winning based on the lottery result of the promotion lottery. Note that if the result of the promotion lottery is rank 4 or higher, the main control circuit 90 sets the updated rank to rank 4.

[ナビ高確ゲーム数獲得抽籤テーブル]
続いて、図243は、通常ART中のナビ高確ゲーム数の獲得抽籤に用いるナビ高確ゲーム数獲得抽籤テーブルであり、図243(A)は、ART状態中の抽籤状態が「低確(ランク1)」時の通常ART中に参照されるナビ高確ゲーム数獲得抽籤テーブルであり、図243(B)は、ART状態中の抽籤状態が「高確(ランク2)」時の通常ART中に参照されるナビ高確ゲーム数獲得抽籤テーブルであり、図243(C)は、ART状態中の抽籤状態が「超高確(ランク3、4)」時の通常ART中に参照されるナビ高確ゲーム数獲得抽籤テーブルである。
[Navi high accuracy game number winning lottery table]
Next, FIG. 243 is a navigation high accuracy game number acquisition lottery table used for the acquisition lottery for the number of navigation high accuracy games during normal ART, and FIG. 243(A) shows that the lottery state during the ART state is "low certainty ( 243(B) is the normal ART when the lottery state during the ART state is "High Accuracy (Rank 2)". 243(C) is the Navi High Accuracy Game Number Obtaining Lottery Table that is referenced during the normal ART when the lottery status during the ART state is "Super High Accuracy (Rank 3, 4)". This is a lottery table with a high accuracy number of navigation games.

ナビ高確ゲーム数獲得抽籤テーブルは、ART状態中の抽籤状態毎に設けられ、抽籤用フラグ毎にナビ高確ゲーム数の獲得抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、通常ART中に抽籤状態及び抽籤用フラグに基づいてナビ高確ゲーム数を付与する。その結果、ナビ高確ゲーム数が1以上になるとナビ高確中となる。ナビ高確ゲーム数は、通常ART中の1回の遊技毎に更新(1減算)されることになるが、この点は後述する。 The navigation high-accuracy game number acquisition lottery table is provided for each lottery state in the ART state, and defines information on the lottery value regarding the lottery result of the navigation high-accuracy game acquisition lottery for each lottery flag. The main control circuit 90 provides the number of high-precision navigation games during the normal ART based on the lottery state and the lottery flag. As a result, when the number of navigation high accuracy games becomes 1 or more, the navigation becomes high accuracy medium. The number of navigation high accuracy games is usually updated (subtracted by 1) for each game during ART, but this point will be described later.

[CZゲーム数獲得抽籤テーブル]
続いて、図244は、CZゲーム数の上乗せ抽籤に用いるCZゲーム数獲得抽籤テーブルであり、図244(A)は、ART準備中に参照されるCZゲーム数獲得抽籤テーブルであり、図244(B)は、通常ART、かつ、非ナビ高確時に参照されるCZゲーム数獲得抽籤テーブルであり、図244(C)は、通常ART、かつ、ナビ高確時に参照されるCZゲーム数獲得抽籤テーブルである。また、図244(D)は、CZ中の抽籤フェーズA~CにおいてART抽籤に当籤した場合、又は、CZ中の放出フェーズDにおいてART状態のストックの放出が行われた場合に参照されるCZゲーム数獲得抽籤テーブルである。
[CZ game number acquisition lottery table]
Next, FIG. 244 is a CZ game number acquisition lottery table used for the CZ game number addition lottery, FIG. 244(A) is a CZ game number acquisition lottery table that is referred to during ART preparation, and FIG. B) is a CZ game number acquisition lottery table that is normally referred to when ART and non-navigation is high accuracy, and FIG. 244(C) is a CZ game number acquisition lottery table that is normally referred to when ART and navigation is high accuracy. It's a table. Further, FIG. 244(D) shows the CZ that is referred to when the ART lottery is won in the lottery phases A to C during the CZ, or when the stock in the ART state is released in the release phase D during the CZ. This is a lottery table for winning the number of games.

図244(A)~(C)に示すCZゲーム数獲得抽籤テーブルは、遊技状態や抽籤用フラグ毎に上乗せするCZゲーム数の抽籤結果についての抽籤値の情報を規定する。また、図244(D)に示すCZゲーム数獲得抽籤テーブルは、(抽籤用フラグに関わらず)上乗せするCZゲーム数の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、通常ART中に、抽籤用フラグに基づいてCZゲーム数の上乗せを行うとともに、CZからART状態への移行時にCZゲーム数の上乗せを行う。なお、図244(D)に示すように、CZからART状態への移行時には、最低でも5ゲームの上乗せが行われる。 The CZ game number acquisition lottery table shown in FIGS. 244(A) to (C) defines information on the lottery value regarding the lottery result of the CZ game number to be added for each gaming state and lottery flag. Further, the CZ game number acquisition lottery table shown in FIG. 244(D) defines information on the lottery value regarding the lottery result of the additional CZ game number (regardless of the lottery flag). The main control circuit 90 adds the number of CZ games based on the lottery flag during normal ART, and also adds the number of CZ games when transitioning from the CZ to the ART state. Note that, as shown in FIG. 244(D), at least five additional games are added when transitioning from the CZ to the ART state.

[ARTゲーム数獲得抽籤テーブル]
続いて、図245は、ARTゲーム数の上乗せ抽籤に用いるARTゲーム数獲得抽籤テーブルである。ARTゲーム数獲得抽籤テーブルは、ART状態(ランク決めART、通常ART、EP準備又はEP)、ART準備中又は継続CZ中に抽籤用フラグとして「NBB」又は「CBB」が決定された場合に参照され、抽籤用フラグ毎に上乗せするARTゲーム数の抽籤結果についての抽籤値の情報を規定する。なお、図244に示すCZゲーム数獲得抽籤テーブルと図245に示すARTゲーム数獲得抽籤テーブルとを比較すると分かるように、本実施形態のパチスロ1では、通常ART中等は、BB以外の抽籤用フラグに基づいてCZゲーム数の上乗せを行い、BBの抽籤用フラグに基づいてARTゲーム数の上乗せを行う。
[ART game number acquisition lottery table]
Next, FIG. 245 is an ART game number acquisition lottery table used for the ART game number addition lottery. The ART game number acquisition lottery table is referred to when "NBB" or "CBB" is determined as the lottery flag during ART status (ranking ART, normal ART, EP preparation or EP), during ART preparation, or during continuation CZ. The lottery value information regarding the lottery result of the number of ART games to be added for each lottery flag is defined. Note that, as can be seen by comparing the CZ game number acquisition lottery table shown in FIG. 244 and the ART game number acquisition lottery table shown in FIG. The number of CZ games is added based on the number of CZ games, and the number of ART games is added based on the lottery flag of BB.

主制御回路90は、ART状態、ART準備中又は継続CZ中にBBが当籤すると、ARTゲーム数の上乗せを行う。その結果、BB終了後に移行することになる通常ARTの遊技期間が延長されることになる。 The main control circuit 90 adds the number of ART games when a BB is won during the ART state, ART preparation, or continuation CZ. As a result, the normal ART gaming period, which will shift after the BB ends, will be extended.

[転落モード抽籤テーブル]
続いて、図246は、EP当籤時に転落モードを抽籤するための転落モード抽籤テーブルである。転落モード抽籤テーブルは、EPの当籤タイミング毎に設けられ、転落モードの抽籤結果についての抽籤値の情報を規定する。なお、EPは、ランク決めARTにおいてランク4が決定されたタイミング、ナビ高確中の通常ART中に「3択昇格リプ」が内部当籤役として決定されたタイミング、ART中BB中のEPストック抽籤に当籤したタイミングにおいてストックが付与され、ランク決めARTにおいてランク4が決定された場合は「ランク決めART中」欄の抽籤値を用いて転落モードを抽籤し、それ以外の場合は「ランク決めART中以外」欄の抽籤値を用いて転落モードを抽籤する。
[Falling mode lottery table]
Next, FIG. 246 is a fall mode lottery table for drawing a fall mode when an EP is won. The fall mode lottery table is provided for each EP winning timing, and defines information on the lottery value regarding the fall mode lottery result. In addition, EP is the timing when rank 4 is determined in the rank deciding ART, the timing when "3-choice promotion reply" is determined as an internal winning combination during the normal ART during Navi High Accuracy, and the EP stock lottery during BB during the ART. Stock will be given at the timing of winning, and if rank 4 is determined in the rank determination ART, the lottery value in the "Ranking determination ART" column will be used to determine the fall mode, and in other cases, the "rank determination ART" The fall mode is determined using the lottery value in the "Other than Medium" column.

主制御回路90は、EPのストックが付与されると、そのタイミングに応じて転落モードを抽籤し、セットする。なお、セットした転落モードは、後述の図247の転落モード移行抽籤テーブルに示すように、EP中に移行することになる。 When the EP stock is provided, the main control circuit 90 randomly selects and sets the fall mode according to the timing. It should be noted that the set falling mode will be shifted during the EP, as shown in the falling mode transition lottery table in FIG. 247, which will be described later.

[転落モード移行抽籤テーブル]
続いて、図247は、EP中に転落モードを移行させるために用いる転落モード移行抽籤テーブルであり、図247(A)は、移行前の転落モードが「保証なし」である場合に参照される転落モード移行抽籤テーブルであり、図247(B)は、移行前の転落モードが「ショート」である場合に参照される転落モード移行抽籤テーブルであり、図247(C)は、移行前の転落モードが「ロング」である場合に参照される転落モード移行抽籤テーブルである。
[Falling mode transition lottery table]
Next, FIG. 247 is a falling mode transition lottery table used to shift the falling mode during EP, and FIG. 247(A) is referred to when the falling mode before transition is "no guarantee". FIG. 247(B) is a falling mode transition lottery table that is referred to when the falling mode before transition is "short", and FIG. 247(C) is a falling mode transition lottery table before transition. This is a falling mode transition lottery table that is referred to when the mode is "long".

転落モード移行抽籤テーブルは、現在の転落モード毎に設けられ、抽籤用フラグ毎に移行先の転落モードについての抽籤値の情報を規定する。主制御回路90は、EP中は現在の転落モード及び抽籤用フラグに基づいて、転落モードを移行させる。なお、図247(A)に示す「保証なし」時の転落モード移行抽籤テーブルでは、「EP継続時」という欄がある。この「EP継続時」は、「6択転落リプ」当籤時に自力で押し順に正解したときに参照される。 The falling mode transition lottery table is provided for each current falling mode, and defines information on the lottery value for the destination falling mode for each lottery flag. During EP, the main control circuit 90 shifts the falling mode based on the current falling mode and the lottery flag. It should be noted that in the falling mode shift lottery table for "no guarantee" shown in FIG. 247(A), there is a column "When EP continues". This "EP continuation" is referred to when the player answers correctly in the pressing order on his own when winning the "6-choice fall reply".

また、転落モード「ショート」又は「ロング」時に抽籤用フラグが「フェイク7」である場合、所定の確率で転落モード「保証なし」に移行することがある。しかしながら、上述したように、EP中は、少なくとも抽籤用フラグが1回「7揃い」又は「BAR揃い」になるまでは継続するため、EP中に抽籤用フラグ「7揃い」又は「BAR揃い」が一度も当籤していない場合には、抽籤用フラグ「フェイク7」が当籤しても転落モードの移行を行わない。 Further, if the lottery flag is "Fake 7" when the fall mode is "short" or "long", the fall mode may shift to "no guarantee" with a predetermined probability. However, as mentioned above, during the EP, it continues until the lottery flag reaches "7 sets" or "BAR matches" at least once, so the lottery flags "7 sets" or "BAR matches" during the EP. If the lottery flag "Fake 7" has never been won, the falling mode will not be changed even if the lottery flag "Fake 7" is won.

[EP中BB当籤時転落モード移行抽籤テーブル]
続いて、図248は、EP中のBB当籤時に転落モードの移行を行うために用いるEP中BB当籤時転落モード移行抽籤テーブルである。EP中BB当籤時転落モード移行抽籤テーブルは、EP中に当籤したBBの種別、及び、移行前の転落モード毎に、移行先の転落モードについての抽籤値の情報を規定する。主制御回路90は、EP中にBBが当籤すると、当籤したBBの種別、及び、現在の転落モード及び抽籤用フラグに基づいて移行先の転落モードを決定する。EP中にBBに当籤すると、BBの終了後にEPに復帰するが、決定した転落モードは、BBの終了後に復帰したEPにおいて用いられる。
[Lottery table for transition to fall mode when winning BB during EP]
Next, FIG. 248 is a lottery table for transitioning to a fall mode when a BB is won during an EP, which is used to change the fall mode when a BB is won during an EP. The falling mode transfer lottery table upon winning a BB during EP defines information on the lottery value for the falling mode to which the transition destination is to be transferred, for each type of BB won during the EP and falling mode before the transition. When a BB is won during EP, the main control circuit 90 determines the destination fall mode based on the type of the won BB, the current fall mode, and the lottery flag. If you win BB during EP, you will return to EP after BB ends, but the determined fall mode will be used in EP when you return after BB ends.

[BB中の各種抽籤テーブル]
続いて、図249は、BB中の各種抽籤に用いる抽籤テーブルであり、図249(A)は、通常BB又はART中BB中に抽籤用フラグに基づいてART抽籤を行うためのBB中ART抽籤テーブルであり、図249(B)は、通常BB中に抽籤用フラグに基づいてCZ抽籤を行うためのBB中CZ抽籤テーブルであり、図249(C)は、ART中BB中に抽籤用フラグに基づいてEPストック抽籤を行うためのBB中EPストック抽籤テーブルである。
[Various lottery tables in BB]
Next, FIG. 249 is a lottery table used for various kinds of lottery in BB, and FIG. 249(A) is a lottery table used for various kinds of lottery in BB, and FIG. FIG. 249(B) is a CZ lottery table during BB for performing CZ lottery based on the lottery flag during normal BB, and FIG. 249(C) is a table for determining the lottery flag during BB during ART. This is a BB EP stock lottery table for performing EP stock lottery based on .

図249に示すように、これら各種の抽籤テーブルは、抽籤用フラグ毎に抽籤結果についての抽籤値の情報を規定する。主制御回路90は、BB中のART抽籤に当籤した場合、ART状態のセット数のストックを所定数付与し、BB終了後に遊技状態をART準備中に移行する。また、主制御回路90は、BB中のCZ抽籤に当籤した場合、CZのストックを1つ付与し、BB終了後に遊技状態をCZ前兆又はCZに移行する。また、主制御回路90は、BB中のEPストック抽籤に当籤した場合、EPのストックを1つ付与し、BB終了後に遊技状態を(ART準備及びEP準備中を介して)EPに移行する。 As shown in FIG. 249, these various lottery tables define information on lottery values regarding lottery results for each lottery flag. When the main control circuit 90 wins the ART lottery during the BB, it provides a predetermined number of stocks for the number of sets in the ART state, and shifts the gaming state to ART preparation after the BB ends. Furthermore, when the CZ lottery during the BB is won, the main control circuit 90 gives one CZ stock and shifts the gaming state to CZ precursor or CZ after the BB ends. Further, when the main control circuit 90 wins the EP stock lottery during the BB, it gives one EP stock and shifts the gaming state to EP (via ART preparation and EP preparation) after the BB ends.

<遊技状態毎の抽籤内容>
次に、図250~図263を参照して各遊技状態において行われる各種抽籤の内容について説明する。なお、以下に説明する抽籤は、主制御回路90のメインCPU101により実行される後述のスタート時出玉関連抽籤処理及び停止時出玉関連抽籤処理(後述の図286参照)において行われる。また、本実施形態では、主制御回路90は、内部当籤役(抽籤用フラグ)に応じて、リール回転開始時(スタート時)又はリール停止時に各種抽籤を行うが、各種抽籤を行うタイミングは既に説明しているため(図208参照)、以下では、抽籤を行うタイミングについての詳細は省略する。
<Lottery details for each gaming state>
Next, with reference to FIGS. 250 to 263, the contents of various types of lottery performed in each gaming state will be explained. Note that the lottery described below is performed in a start-time ball-related lottery process and a stop-time ball-related lottery process (see FIG. 286 described below) executed by the main CPU 101 of the main control circuit 90. In addition, in the present embodiment, the main control circuit 90 performs various kinds of lotteries at the start of reel rotation (at the start) or when the reels stop, depending on the internal winning combination (lottery flag), but the timing for performing various lotteries has already been determined. Since this has already been explained (see FIG. 208), details regarding the timing of the lottery will be omitted below.

[通常状態中に行う抽籤内容]
初めに、図250を参照して、主制御回路90のメインCPU101が通常状態中に行う各種の抽籤の詳細について説明する。
[Lottery details performed during normal state]
First, with reference to FIG. 250, details of various types of lottery performed by the main CPU 101 of the main control circuit 90 during the normal state will be described.

通常状態中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には図225に示すBB当籤時ART抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグ、及び現在の抽籤状態に基づきART抽籤を行う。また、BB非当籤時には、メインCPU101は、通常状態中の抽籤状態が「低確」又は「高確」である場合には、図226(A)に示す通常時ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行い、また、通常状態中の抽籤状態が「超高確」である場合には、図226(B)に示す通常時ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 In the normal state, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, when a BB is won, the main CPU 101 refers to the ART lottery table at the time of BB winning shown in FIG. Perform ART lottery. In addition, when BB is not won, if the lottery status in the normal state is "low probability" or "high probability", the main CPU 101 refers to the normal time ART lottery table shown in FIG. 226(A), The ART lottery is performed based on the lottery flag, and if the lottery status in the normal state is "very high certainty", the lottery flag is determined by referring to the normal time ART lottery table shown in FIG. ART lottery will be conducted based on the following.

ここで、通常時ART抽籤テーブルを参照すると、抽籤用フラグが「7揃い」又は「BAR揃い」である場合、通常状態中のART抽籤に必ず当籤することが分かり、また、図180の内部抽籤テーブル及び図208の内部当籤役と抽籤用フラグとの対応関係を参照すると、RT5状態中は、通常状態中のART抽籤に必ず当籤する抽籤用フラグ「7揃い」又は「BAR揃い」に対応する「F_7リプA」「F_7リプB」又は「F_BARリプ」が内部当籤役として決定される確率が、他のRT状態に比べて非常に高いことが分かる。 Here, when the normal state ART lottery table is referred to, it can be seen that if the lottery flag is "7 set" or "BAR set", the ART lottery during the normal state is always won, and the internal lottery table in FIG. Referring to the correspondence between internal winning combinations and lottery flags in the table and FIG. 208, during the RT5 state, the lottery flag "7 set" or "BAR match" that always wins the ART lottery during the normal state corresponds to It can be seen that the probability that "F_7 Reply A", "F_7 Reply B", or "F_BAR Reply" is determined as an internal winning combination is extremely high compared to other RT states.

そのため、本実施形態のパチスロ1では、非ナビ区間である通常状態中にRT状態がRT5状態に移行すると、その後のRT5状態中の遊技においてART抽籤に当籤する期待を持つことができる。 Therefore, in Pachislot 1 of the present embodiment, when the RT state shifts to the RT5 state during the normal state, which is the non-navi section, the player can expect to win the ART lottery in the subsequent game during the RT5 state.

また、通常時ART抽籤テーブルを参照すると、抽籤用フラグが「強チャンスリプ」である場合、通常状態中のART抽籤に所定の確率で当籤することが分かり、また、図208を参照すると、通常状態(非ナビ区間)では、内部当籤役として「強チェリプ」が決定された場合の他、内部当籤役として「3択昇格リプ」が決定され、かつ、押し順が正解である場合に、抽籤用フラグが「強チャンスリプ」となることが分かる。そして、内部当籤役として「強チェリプ」が決定された場合、又は、「3択昇格リプ」当籤時の押し順に正解した場合は、略称「強チェリプ(RT5移行図柄)」に係る図柄組合せが表示され、RT状態がRT5状態に移行するが分かる(図205参照)。 Further, when referring to the normal state ART lottery table, it can be seen that if the lottery flag is "strong chance slip", there is a predetermined probability of winning the ART lottery during the normal state. In the state (non-navigation section), in addition to when "Strong Cherip" is determined as the internal winning combination, when "3-choice Promotion Rep" is determined as the internal winning combination and the pressing order is correct, the lottery It can be seen that the use flag is "strong chance slip". Then, if "Strong Cherip" is determined as the internal winning combination, or if the pressing order is correct when winning "3-choice Promotion Rip", the symbol combination related to the abbreviation "Strong Cherip (RT5 transition symbol)" will be displayed. It can be seen that the RT state shifts to the RT5 state (see FIG. 205).

そのため、本実施形態のパチスロ1では、非ナビ区間である通常状態中にRT状態を自力でRT5状態まで移行できた場合には、RT5状態に移行した遊技でもART抽籤の当籤に期待を持てることになる。すなわち、本実施形態のパチスロ1では、通常状態中は、抽籤用フラグとして「7揃い」又は「BAR揃い」が決定される確率が高いRT5状態中だけでなく、RT5状態に移行したタイミング、言い換えると、抽籤用フラグ「7揃い」又は「BAR揃い」のチャンス期間であるRT5状態中だけでなく、そのチャンス期間の入り口でも、ART抽籤の当籤に期待を持てることになる。 Therefore, in Pachislot 1 of the present embodiment, if you are able to transition from the RT state to the RT5 state on your own during the normal state that is the non-navi section, you can expect to win the ART lottery even in the game that has transitioned to the RT5 state. become. That is, in Pachislot 1 of the present embodiment, during the normal state, not only during the RT5 state where the probability that "7 set" or "BAR set" is determined as the lottery flag is high, but also at the timing of transition to the RT5 state, in other words. Therefore, the player can expect to win the ART lottery not only during the RT5 state, which is the chance period for the lottery flag "7 set" or "BAR set", but also at the beginning of the chance period.

また、上述のように通常状態中にRT状態がRT3状態に移行した場合には、ART状態のセット数が付与される(図209(B-2)参照)。ここで、通常状態中にRT3状態へ移行した場合には、メインCPU101は、(A)のART抽籤に当籤したものとして続く抽籤を行う。 Further, as described above, when the RT state transitions to the RT3 state during the normal state, the number of sets in the ART state is assigned (see FIG. 209 (B-2)). Here, when transitioning to the RT3 state during the normal state, the main CPU 101 performs the subsequent lottery assuming that the ART lottery of (A) has been won.

図250に戻り、(A)のART抽籤が非当籤の場合、メインCPU101は、続いて、(B)のCZ抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には図222に示すBB当籤時状態別CZ抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグ、及び現在の抽籤状態に基づきCZ抽籤を行う。一方で、BB非当籤時には、メインCPU101は、抽籤用フラグが「ベル」である場合には、図220に示すモード別CZ抽籤テーブルを参照して、現在のモードに基づきCZ抽籤を行う。また、BB非当籤時、かつ、抽籤用フラグが「ベル」以外の場合は、メインCPU101は、図223に示す状態別CZ抽籤テーブルを参照して、抽籤用フラグ及び現在の抽籤状態に基づきCZ抽籤を行う。 Returning to FIG. 250, if the ART lottery (A) is a non-win, the main CPU 101 subsequently performs the CZ lottery (B). In this lottery, when a BB is won, the main CPU 101 refers to the CZ lottery table by state at the time of BB winning shown in FIG. A CZ lottery is conducted based on the following. On the other hand, at the time of BB non-winning, if the lottery flag is "bell", the main CPU 101 refers to the CZ lottery table by mode shown in FIG. 220 and performs the CZ lottery based on the current mode. In addition, when BB is not won and the lottery flag is other than "bell", the main CPU 101 refers to the CZ lottery table by state shown in FIG. 223 and selects the CZ lottery based on the lottery flag and the current lottery state. Hold a lottery.

なお、BB当籤時、かつ、抽籤用フラグが「ベル」である場合、本実施形態では、図220に示すモード別CZ抽籤テーブルを参照したCZ抽籤のみを行うが、これに限られるものではなく、メインCPU101は、BB当籤時、かつ、抽籤用フラグが「ベル」である場合に、図220に示すモード別CZ抽籤テーブルを参照したCZ抽籤と、図220に示すモード別CZ抽籤テーブルを参照したCZ抽籤の双方を行うこととしてもよい。 In addition, when BB is won and the lottery flag is "bell", in this embodiment, only the CZ lottery is performed with reference to the CZ lottery table by mode shown in FIG. 220, but the present invention is not limited to this. , the main CPU 101 executes the CZ lottery with reference to the CZ lottery table by mode shown in FIG. 220 and the CZ lottery table by mode shown in FIG. 220 when the BB is won and the lottery flag is "bell". It is also possible to perform both the CZ lottery and the CZ lottery.

続いて、(B)のCZ抽籤が非当籤の場合、メインCPU101は、続いて、(C)の状態移行抽籤を行う。この抽籤では、メインCPU101は、図217(A)~図218(D)に示す状態移行抽籤テーブルを参照して、現在(移行前)の抽籤状態及び抽籤用フラグに基づいて移行先の抽籤状態を決定し、次遊技の抽籤状態としてセットする。 Subsequently, if the CZ lottery in (B) is a non-win, the main CPU 101 subsequently performs the state transition lottery in (C). In this lottery, the main CPU 101 refers to the state transition lottery table shown in FIGS. 217(A) to 218(D) and determines the destination lottery state based on the current (pre-transition) lottery state and the lottery flag. is determined and set as the lottery status for the next game.

続いて、(C)の状態移行抽籤において移行先の抽籤状態として「高確A」又は「高確B」を決定すると、メインCPU101は、続いて、(D)の高確保証ゲーム数抽籤を行う。この抽籤では、メインCPU101は、図219に示す高確保証ゲーム数抽籤テーブルを参照して、移行先として決定した抽籤状態に基づき高確保証ゲーム数を決定し、付与する。 Subsequently, when "High Guaranteed A" or "High Guaranteed B" is determined as the destination lottery state in the state transition lottery of (C), the main CPU 101 subsequently performs the High Guaranteed Certificate Game Number lottery of (D). conduct. In this lottery, the main CPU 101 refers to the high guarantee game number lottery table shown in FIG. 219, determines and awards the high guarantee game number based on the lottery state determined as the transfer destination.

(A)のART抽籤及び(B)のCZ抽籤の双方が非当籤の場合には、(C)の状態移行抽籤及び(D)の高確保証ゲーム数抽籤を行うと、今回の遊技において行うべき抽籤が終了する。なお、次遊技の遊技状態(報知の有無を考慮した遊技状態)は、それぞれの抽籤結果に応じて異なるが、詳しくは後述する。 If both (A) ART lottery and (B) CZ lottery are non-winning, then (C) state transition lottery and (D) high secured certificate game number lottery are performed in the current game. The random selection ends. Note that the gaming state of the next game (the gaming state considering the presence or absence of notification) differs depending on each lottery result, and will be described in detail later.

また、(B)のCZ抽籤に当籤した場合、メインCPU101は、続いて、(E)の前兆ゲーム数抽籤を行う。この抽籤では、メインCPU101は、図224に示すCZ前兆ゲーム数抽籤テーブルを参照して、BB当籤の有無に基づきCZの前兆ゲーム数を決定、かつ、セットし、今回の遊技において行うべき抽籤を終了する。 If the CZ lottery (B) is won, the main CPU 101 subsequently performs the precursor game number lottery (E). In this lottery, the main CPU 101 refers to the CZ precursor game number lottery table shown in FIG. finish.

また、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(F)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。なお、図234に示すART当籤時ストック数抽籤テーブルを参照すると、通常状態中のART抽籤に当籤した場合には、ART状態のセット数として2つ以上が決定されることが分かる。 Furthermore, if the ART lottery in (A) is won, the main CPU 101 subsequently performs the ART stock number lottery in (F). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, determines and allocates the set number of ART states based on the winning trigger of the ART lottery. Furthermore, referring to the ART winning stock number lottery table shown in FIG. 234, it can be seen that if the ART lottery in the normal state is won, two or more will be determined as the number of sets in the ART state.

メインCPU101は、続いて、(G)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。具体的には、メインCPU101は、1つ目のART状態のストックについては、図236(A)~(C)に示すART当籤時ランク抽籤テーブルを参照して、ART当籤時の抽籤用フラグに基づいてART状態のランクを決定し、2つ目以降のART状態のストックについては、図240(O)に示すART当籤時ランク抽籤テーブルを参照して、ART状態のランクを決定する。 The main CPU 101 then performs (G) rank lottery. In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 236 to 240 to determine the rank of the winning ART state. Specifically, for the stock of the first ART state, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. Based on this, the rank of the ART state is determined, and for the stock of the second and subsequent ART states, the rank of the ART state is determined by referring to the ART winning rank lottery table shown in FIG. 240(O).

メインCPU101は、続いて、(H)の前兆ゲーム数抽籤を行う。この抽籤では、メインCPU101は、図227に示すART前兆ゲーム数抽籤テーブルを参照して、ART状態の前兆ゲーム数を決定、かつ、セットし、今回の遊技において行うべき抽籤を終了する。 The main CPU 101 then performs (H) a lottery for the number of portent games. In this lottery, the main CPU 101 refers to the ART precursor game number lottery table shown in FIG. 227, determines and sets the number of precursor games in the ART state, and ends the lottery to be performed in the current game.

[通常状態から移行する遊技状態]
メインCPU101は、通常状態中にこれらの抽籤を行うと、その抽籤結果に応じて次遊技の遊技状態(報知の有無を考慮した遊技状態)をセットする。なお、報知の有無を考慮した遊技状態の移行は、図206及び図207において既に説明しているが、通常状態から移行可能な遊技状態の種別、及びその条件を図250にも示している。
[Game state transitioning from normal state]
When the main CPU 101 performs these drawings during the normal state, the main CPU 101 sets the gaming state of the next game (the gaming state taking into account the presence or absence of notification) according to the drawing results. Note that the transition of the gaming state in consideration of the presence or absence of notification has already been explained in FIGS. 206 and 207, but the types of gaming states that can be shifted from the normal state and the conditions thereof are also shown in FIG. 250.

具体的には、通常状態中に(A)のART抽籤に当籤し、かつ、今回の遊技においてBBが作動した場合(すなわち、今回の遊技においてBBに当籤し、かつ、BB当籤時のART抽籤に当籤し、かつ、BBに応じた図柄組合せが有効ラインに沿って表示された場合)、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。なお、この場合、メインCPU101は、通常状態中に用いるモード及び抽籤状態をクリアする。 Specifically, if you win the ART lottery (A) during the normal state and the BB is activated in the current game (i.e., if you win the BB in the current game and the ART lottery at the time of the BB win) is won and the symbol combination corresponding to BB is displayed along the active line), the main CPU 101 sets BB in ART as the game state of the next game. In this case, the main CPU 101 clears the mode and lottery state used during the normal state.

また、通常状態中に(A)のART抽籤に非当籤し、かつ、今回の遊技においてBBが作動した場合(すなわち、今回の遊技においてBBに当籤し、かつ、BB当籤時のART抽籤に非当籤し、かつ、BBに応じた図柄組合せが有効ラインに沿って表示された場合)、メインCPU101は、次遊技の遊技状態として通常BBをセットする。 Also, if you do not win the ART lottery (A) during the normal state, and the BB is activated in the current game (i.e., if you win the BB in the current game, and the ART lottery at the time of winning the BB does not win), If the player wins and the symbol combination corresponding to the BB is displayed along the active line), the main CPU 101 sets the normal BB as the game state for the next game.

また、通常状態中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態として通常フラグ間をセットする。また、通常状態中に(A)のART抽籤に当籤した場合、メインCPU101は、次遊技の遊技状態としてART前兆をセットする。なお、この場合、メインCPU101は、通常状態中に用いるモード及び抽籤状態をクリアする。また、通常状態中に(B)のCZ抽籤に当籤した場合、メインCPU101は、次遊技の遊技状態としてCZ前兆をセットする。なお、この場合、メインCPU101は、通常状態中に用いる抽籤状態をクリアする。 Further, if the BB is won during the normal state but the BB does not operate, the main CPU 101 sets the normal flag interval as the gaming state for the next game. Further, if the ART lottery (A) is won during the normal state, the main CPU 101 sets an ART precursor as the game state of the next game. In this case, the main CPU 101 clears the mode and lottery state used during the normal state. Further, if the CZ lottery (B) is won during the normal state, the main CPU 101 sets a CZ precursor as the game state of the next game. In this case, the main CPU 101 clears the lottery state used during the normal state.

[CZ前兆中に行う抽籤内容]
続いて、図251を参照して、主制御回路90のメインCPU101がCZ前兆中に行う各種の抽籤の詳細について説明する。
[Lottery details performed during CZ omen]
Next, with reference to FIG. 251, details of various types of lottery performed by the main CPU 101 of the main control circuit 90 during the CZ sign will be described.

CZ前兆中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には図225(C)に示すBB当籤時ART抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行う。また、BB非当籤時には、メインCPU101は、図226(B)に示す通常時ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 During the CZ precursor, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, when the BB is won, the main CPU 101 refers to the ART lottery table for BB winning shown in FIG. conduct. Furthermore, when BB is not won, the main CPU 101 refers to the normal ART lottery table shown in FIG. 226(B) and performs the ART lottery based on the lottery flag.

(A)のART抽籤が非当籤の場合、メインCPU101は、BB当籤の有無に基づいて処理を異ならせ、BB(「F_クラウンBB」「F_赤BB」又は「F_青BB」)が内部当籤役として決定されていない場合には、今回の遊技において行うべき抽籤を終了する。一方で、BBが内部当籤役として決定されている場合には、メインCPU101は、続いて、(B)のCZの前兆ゲーム数の抽籤を行う。この抽籤では、メインCPU101は、図224に示すCZ前兆ゲーム数抽籤テーブルの「BB当籤時」欄を参照して、CZの前兆ゲーム数を決定し、現在セットされているCZの前兆ゲーム数を決定したCZの前兆ゲーム数に書き換え、今回の遊技において行うべき抽籤を終了する。 If the ART lottery in (A) is a non-win, the main CPU 101 performs different processing based on the presence or absence of a BB win, and determines whether BB (“F_Crown BB,” “F_Red BB,” or “F_Blue BB”) is an internal win. If the winning combination has not been determined, the lottery to be performed in the current game ends. On the other hand, if BB is determined as the internal winning combination, the main CPU 101 subsequently performs (B) a lottery of the number of precursor games of CZ. In this lottery, the main CPU 101 determines the number of CZ portent games by referring to the "BB winning time" column of the CZ portent game number lottery table shown in FIG. 224, and determines the currently set number of CZ portent games. It is rewritten to the determined number of CZ portent games, and the lottery to be performed in the current game is completed.

また、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(C)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(D)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。続いて、メインCPU101は、CZの前兆ゲーム数をARTの前兆ゲーム数に書き換えて、今回の遊技において行うべき抽籤を終了する。 Further, if the ART lottery in (A) is won, the main CPU 101 subsequently performs the ART stock number lottery in (C). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, determines and allocates the set number of ART states based on the winning opportunity of the ART lottery. Next, the main CPU 101 performs the rank lottery (D). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 236 to 240 to determine the rank of the winning ART state. Next, the main CPU 101 rewrites the number of precursor games for CZ to the number of precursor games for ART, and ends the lottery to be performed in the current game.

[CZ前兆から移行する遊技状態]
CZ前兆中に(A)のART抽籤に当籤し、かつ、今回の遊技においてBBが作動した場合(すなわち、今回の遊技においてBBに当籤し、かつ、BB当籤時のART抽籤に当籤し、かつ、BBに応じた図柄組合せが有効ラインに沿って表示された場合)、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。なお、この場合、メインCPU101は、モードをクリアするとともに、CZの前兆ゲーム数をARTの前兆ゲーム数に書き換える。
[Game state transitioning from CZ precursor]
If you win the ART lottery (A) during the CZ sign, and the BB is activated in this game (i.e., you win the BB in the current game, and you win the ART lottery at the time of winning the BB, and , when the symbol combination corresponding to BB is displayed along the active line), the main CPU 101 sets BB in ART as the game state of the next game. In this case, the main CPU 101 clears the mode and rewrites the number of precursor games for CZ to the number of precursor games for ART.

また、CZ前兆中に(A)のART抽籤に非当籤し、かつ、今回の遊技においてBBが作動した場合(すなわち、今回の遊技においてBBに当籤し、かつ、BB当籤時のART抽籤に非当籤し、かつ、BBに応じた図柄組合せが有効ラインに沿って表示された場合)、メインCPU101は、次遊技の遊技状態として通常BBをセットする。 Also, if you did not win the ART lottery (A) during the CZ sign and the BB activated in the current game (i.e., you won the BB in the current game and the ART lottery at the time of the BB win did not). If the player wins and the symbol combination corresponding to the BB is displayed along the active line), the main CPU 101 sets the normal BB as the game state for the next game.

また、CZ前兆中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態として通常フラグ間をセットする。また、CZ前兆中に、(A)のART抽籤に当籤し、かつ、前兆ゲーム数が今回の遊技で0に更新され、かつ、RT状態が高RT状態(RT4状態又はRT5状態)である場合、メインCPU101は、次遊技の遊技状態としてランク決めARTをセットする。なお、この場合、メインCPU101は、モードをクリアする。 Further, if the BB is won during the CZ sign but the BB does not operate, the main CPU 101 sets the normal flag interval as the game state for the next game. Also, if you win the ART lottery (A) during the CZ sign, and the number of sign games is updated to 0 in the current game, and the RT state is high RT state (RT4 state or RT5 state). , the main CPU 101 sets rank determination ART as the game state of the next game. Note that in this case, the main CPU 101 clears the mode.

また、CZ前兆中に(A)のART抽籤に当籤し、かつ、前兆ゲーム数が今回の遊技で0に更新され、かつ、RT状態が低RT状態(RT0状態~RT3状態)である場合、メインCPU101は、次遊技の遊技状態としてART準備中をセットする。なお、この場合、メインCPU101は、モードをクリアする。 Also, if you win the ART lottery (A) during the CZ precursor, and the number of precursor games is updated to 0 in the current game, and the RT state is a low RT state (RT0 state to RT3 state), The main CPU 101 sets ART preparation in progress as the game state for the next game. Note that in this case, the main CPU 101 clears the mode.

また、CZ前兆中に(A)のART抽籤に当籤し、かつ、前兆ゲーム数が今回の遊技の更新後においても1以上である場合には、メインCPU101は、次遊技の遊技状態としてART前兆をセットする。なお、この場合、メインCPU101は、モードをクリアする。 In addition, if the ART lottery (A) is won during the CZ precursor, and the number of precursor games is 1 or more even after the update of the current game, the main CPU 101 selects the ART precursor as the game state of the next game. Set. Note that in this case, the main CPU 101 clears the mode.

また、CZ前兆中に(A)のART抽籤に当籤することなく、CZの前兆ゲーム数が0に更新された場合、メインCPU101は、次遊技の遊技状態として初当りCZをセットする。 Further, when the number of CZ precursor games is updated to 0 without winning the ART lottery (A) during the CZ precursor, the main CPU 101 sets the first winning CZ as the game state of the next game.

[ART前兆中に行う抽籤内容]
続いて、図252を参照して、主制御回路90のメインCPU101がART前兆中に行う各種の抽籤の詳細について説明する。
[Lottery details performed during ART premonition]
Next, with reference to FIG. 252, details of various types of lottery performed by the main CPU 101 of the main control circuit 90 during the ART precursor will be described.

ART前兆中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には図225(C)に示すBB当籤時ART抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行う。また、BB非当籤時には、メインCPU101は、図226(B)に示す通常時ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 During the ART precursor, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, when the BB is won, the main CPU 101 refers to the ART lottery table for BB winning shown in FIG. conduct. Furthermore, when BB is not won, the main CPU 101 refers to the normal ART lottery table shown in FIG. 226(B) and performs the ART lottery based on the lottery flag.

(A)のART抽籤が非当籤の場合、メインCPU101は、今回の遊技において行うべき抽籤を終了する。一方で、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 If the ART lottery (A) is a non-winning lottery, the main CPU 101 ends the lottery to be performed in the current game. On the other hand, if the ART lottery in (A) is won, the main CPU 101 subsequently performs the ART stock number lottery in (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, determines and allocates the set number of ART states based on the winning opportunity of the ART lottery. Next, the main CPU 101 performs rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 236 to 240, determines the rank of the winning ART state, and ends the lottery to be performed in the current game.

[ART前兆から移行する遊技状態]
ART前兆中にBBが作動した場合(すなわち、今回の遊技においてBBに当籤し、かつ、BBに応じた図柄組合せが有効ラインに沿って表示された場合)、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、ART前兆中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態として通常フラグ間をセットする。
[Game state transitioning from ART precursor]
If the BB operates during the ART precursor (that is, if the BB wins in the current game and the symbol combination corresponding to the BB is displayed along the active line), the main CPU 101 changes the game state of the next game. Set BB during ART. Further, if the BB is won during the ART precursor but the BB does not operate, the main CPU 101 sets the normal flag interval as the game state of the next game.

また、ART前兆中にARTの前兆ゲーム数が0に更新され、かつ、RT状態が高RT状態(RT4状態又はRT5状態)である場合、メインCPU101は、次遊技の遊技状態としてランク決めARTをセットし、また、ART前兆中にARTの前兆ゲーム数が0に更新され、かつ、RT状態が低RT状態(RT0状態~RT3状態)である場合、メインCPU101は、次遊技の遊技状態としてART準備中をセットする。なお、これらの場合、メインCPU101は、CZゲーム数に10をセットする。 In addition, if the number of ART precursor games is updated to 0 during the ART precursor, and the RT state is a high RT state (RT4 state or RT5 state), the main CPU 101 selects the ranking ART as the game state of the next game. In addition, if the number of ART precursor games is updated to 0 during the ART precursor, and the RT state is a low RT state (RT0 state to RT3 state), the main CPU 101 sets the ART precursor game number as the game state of the next game. Set Preparing. Note that in these cases, the main CPU 101 sets the number of CZ games to 10.

通常、ART状態とCZとのループは、初当りCZから始まるため、ART状態に移行した時点でCZゲーム数が既にセットされているが、ART前兆からART状態に移行(すなわち、通常状態からART前兆を介してART状態に移行)した場合、CZを経由していないためCZゲーム数がセットされていない。そこで、ART前兆中にARTの前兆ゲーム数が0に更新された場合には、CZゲーム数として10をセットし、その後のART状態とCZとのループを可能にしている。 Normally, the loop between the ART state and CZ starts from the first hit CZ, so the number of CZ games is already set at the time of transition to the ART state. If the player enters the ART state via a precursor, the number of CZ games is not set because the player has not passed through the CZ. Therefore, when the number of ART precursor games is updated to 0 during the ART precursor, 10 is set as the number of CZ games, and a subsequent loop between the ART state and CZ is enabled.

[初当りCZ、及び、初当りCZ終了の次遊技に行う抽籤内容]
続いて、図253を参照して、主制御回路90のメインCPU101が初当りCZ、及び、初当りCZ終了の次遊技に行う各種の抽籤の詳細について説明する。
[First winning CZ and lottery contents for the next game after the first winning CZ ends]
Next, with reference to FIG. 253, the details of various kinds of lottery performed by the main CPU 101 of the main control circuit 90 in the first winning CZ and the next game after the first winning CZ is completed will be explained.

初当りCZ、及び、初当りCZ終了の次遊技では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には、図233(D)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行い、また、BB非当籤時には、図228(A)~(C)に示すCZ中ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 In the first winning CZ and the next game after the first winning CZ ends, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, when a BB is won, the main CPU 101 refers to the stock lottery table for BB winning during ART shown in FIG. ART lottery is performed, and when BB is not won, ART lottery is performed based on the lottery flag with reference to the CZ medium ART lottery table shown in FIGS. 228(A) to 228(C).

(A)のART抽籤が非当籤の場合、メインCPU101は、今回の遊技において行うべき抽籤を終了する。一方で、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 If the ART lottery (A) is a non-winning lottery, the main CPU 101 ends the lottery to be performed in the current game. On the other hand, if the ART lottery in (A) is won, the main CPU 101 subsequently performs the ART stock number lottery in (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, determines and allocates the set number of ART states based on the winning trigger of the ART lottery. Next, the main CPU 101 performs rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 236 to 240 to determine the rank of the winning ART state.

続いて、メインCPU101は、(D)のCZゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図244(D)に示すCZゲーム数獲得抽籤テーブルを参照して、上乗せするCZゲーム数を決定し、当該上乗せするゲーム数を現在のCZゲーム数に加算し、今回の遊技において行うべき抽籤を終了する。 Next, the main CPU 101 performs (D) a lottery to obtain the number of CZ games. In this lottery, the main CPU 101 refers to the CZ game number acquisition lottery table shown in FIG. 244(D), determines the number of CZ games to be added, adds the number of games to be added to the current number of CZ games, The lottery to be performed in this game ends.

[初当りCZ、及び、初当りCZ終了の次遊技から移行する遊技状態]
初当りCZ、及び、初当りCZ終了の次遊技にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、ART前兆中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。なお、これらの場合、メインCPU101は、モードをクリアする。
[Initial winning CZ and gaming state to transition from the next game after the initial winning CZ ends]
When the BB operates in the first winning CZ and the next game after the first winning CZ ends, the main CPU 101 sets BB in ART as the game state of the next game. Further, if the BB is won during the ART precursor but the BB does not operate, the main CPU 101 sets the ART in progress flag as the game state of the next game. Note that in these cases, the main CPU 101 clears the mode.

また、初当りCZ、及び、初当りCZ終了の次遊技において、ART抽籤に当籤し、かつ、RT状態が高RT状態(RT4状態又はRT5状態)である場合、メインCPU101は、次遊技の遊技状態としてランク決めARTをセットし、また、ART抽籤に当籤し、かつ、RT状態が低RT状態(RT4状態又はRT5状態)である場合、メインCPU101は、次遊技の遊技状態としてART準備中をセットする。なお、これらの場合、メインCPU101は、モードをクリアする。 In addition, in the first winning CZ and the next game after the first winning CZ ends, if the ART lottery is won and the RT state is a high RT state (RT4 state or RT5 state), the main CPU 101 controls the game of the next game. If rank determining ART is set as the state, and if the ART lottery is won and the RT state is a low RT state (RT4 state or RT5 state), the main CPU 101 sets ART preparing as the game state for the next game. set. Note that in these cases, the main CPU 101 clears the mode.

また、初当りCZ終了の次遊技において、ART抽籤に非当籤し、かつ、CZのストックがある場合には、メインCPU101は、次遊技の遊技状態としてCZ前兆をセットする。なお、この場合、メインCPU101は、モード及びCZの前兆ゲーム数を抽籤し、セットする。 Further, in the next game after the first winning CZ ends, if the ART lottery is not won and there is CZ in stock, the main CPU 101 sets CZ precursor as the game state of the next game. In this case, the main CPU 101 determines and sets the mode and the number of CZ precursor games.

また、初当りCZ終了の次遊技において、ART抽籤に非当籤し、かつ、CZのストックがない場合には、メインCPU101は、次遊技の遊技状態として通常状態をセットする。なお、この場合、メインCPU101は、モード、通常状態中の抽籤状態、及び高確保証ゲーム数を抽籤し、セットする。 Further, in the next game after the first winning CZ ends, if the ART lottery is not won and there is no CZ in stock, the main CPU 101 sets the normal state as the gaming state of the next game. In this case, the main CPU 101 determines and sets the mode, the lottery state in the normal state, and the number of high-guarantee games.

[ART準備中に行う抽籤内容]
続いて、図254を参照して、主制御回路90のメインCPU101がART準備中に行う各種の抽籤の詳細について説明する。
[Lottery details to be drawn during ART preparation]
Next, with reference to FIG. 254, details of various types of lottery performed by the main CPU 101 of the main control circuit 90 during ART preparation will be described.

ART準備中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には、図233(E)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行い、また、BB非当籤時には、図232(J)に示すART中ストック抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 During ART preparation, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, when a BB is won, the main CPU 101 refers to the stock lottery table for BB winning during ART shown in FIG. ART lottery is performed, and when BB is not won, ART lottery is performed based on the lottery flag with reference to the ART stock lottery table shown in FIG. 232(J).

(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 When the ART lottery (A) is won, the main CPU 101 subsequently performs the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, determines and allocates the set number of ART states based on the winning opportunity of the ART lottery. Next, the main CPU 101 performs rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 236 to 240 to determine the rank of the winning ART state.

(A)のART抽籤が非当籤の場合、又は、(C)のランク抽籤に続いて、メインCPU101は、(D)のCZゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図244(A)に示すCZゲーム数獲得抽籤テーブルを参照して、抽籤用フラグに基づき上乗せするCZゲーム数を決定し、当該上乗せするゲーム数を現在のCZゲーム数に加算する。 If the ART lottery in (A) is a non-winning lottery, or following the rank lottery in (C), the main CPU 101 performs the acquisition lottery for the number of CZ games in (D). In this lottery, the main CPU 101 refers to the CZ game number acquisition lottery table shown in FIG. Add to a number.

続いて、メインCPU101は、(E)のARTゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図245に示すARTゲーム数獲得抽籤テーブルを参照して、当籤したBBの種別に応じて上乗せするARTゲーム数を決定し、当該上乗せするゲーム数を現在のARTゲーム数に加算し、今回の遊技において行うべき抽籤を終了する。 Next, the main CPU 101 performs (E) a lottery to obtain the number of ART games. In this lottery, the main CPU 101 refers to the ART game number acquisition lottery table shown in FIG. The number is added to the number, and the lottery to be performed in the current game is completed.

[ART準備から移行する遊技状態]
ART準備中にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、ART前兆中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。
[Game state transitioning from ART preparation]
When BB is activated during ART preparation, the main CPU 101 sets BB during ART as the game state of the next game. Further, if the BB is won during the ART precursor but the BB does not operate, the main CPU 101 sets the ART in progress flag as the game state of the next game.

また、ART準備中にRT状態がRT4状態に移行すると、メインCPU101は、次遊技の遊技状態として以下の遊技状態をセットする。具体的には、通常ART又はランク決めART中に当籤したBBの終了後のART準備中にRT状態がRT4状態に移行した場合、メインCPU101は、次遊技の遊技状態として通常ARTをセットする。また、EP中に当籤したBBの終了後のART準備中にRT状態がRT4状態に移行した場合、メインCPU101は、次遊技の遊技状態としてEPをセットする。また、EPのストックが有るART準備中にRT状態がRT4状態に移行した場合、メインCPU101は、次遊技の遊技状態としてEPをセットする(なお、この場合、メインCPU101は、初回EP処理も行う)。また、メインCPU101は、これ以外の状況でART準備中にRT状態がRT4状態に移行すると、次遊技の遊技状態としてランク決めARTをセットする。 Further, when the RT state shifts to the RT4 state during ART preparation, the main CPU 101 sets the following gaming state as the gaming state of the next game. Specifically, when the RT state shifts to the RT4 state during ART preparation after the end of the BB won during the normal ART or the rank determining ART, the main CPU 101 sets the normal ART as the game state for the next game. Furthermore, if the RT state shifts to the RT4 state during ART preparation after the end of the BB won during EP, the main CPU 101 sets EP as the game state for the next game. Furthermore, if the RT state shifts to the RT4 state during ART preparation where EP is in stock, the main CPU 101 sets EP as the gaming state for the next game (in this case, the main CPU 101 also performs the first EP processing ). Further, when the RT state shifts to the RT4 state during ART preparation in a situation other than this, the main CPU 101 sets rank determination ART as the game state of the next game.

なお、以下において、初回EP処理とは、EP中の転落モードを抽籤し、セットすること、及び、ナビ高確ゲーム数をクリア(0にする)すること、のうちの未だ終了していない処理を行うことをいう。すなわち、メインCPU101は、いずれの処理も未だ終了していない場合には、初回EP処理において両処理を行い、いずれか一方の処理が終了している場合には、初回EP処理において終了していない処理を行い、いずれの処理も終了している場合には、初回EP処理においていずれの処理も行わない。 In the following, the initial EP processing refers to the processing that has not yet been completed, which includes determining and setting the falling mode during the EP, and clearing (setting to 0) the number of navigation high-accuracy games. It means doing the following. That is, the main CPU 101 performs both processes in the first EP process if neither process has finished yet, and if either process has finished, the main CPU 101 performs both processes in the first EP process. If the process is performed and all processes have been completed, no process is performed in the first EP process.

[ランク決めART中に行う抽籤内容]
続いて、図255を参照して、主制御回路90のメインCPU101がランク決めART中に行う各種の抽籤の詳細について説明する。
[Lottery details performed during rank determination ART]
Next, with reference to FIG. 255, details of various types of lottery performed by the main CPU 101 of the main control circuit 90 during the rank determination ART will be described.

ランク決めART中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のランク昇格抽籤を行う。この抽籤では、メインCPU101は、図242に示すランク決めART中ランク昇格抽籤テーブルを参照して、抽籤用フラグやナビ高確中か否か等に基づきART状態のランクの昇格抽籤を行い、その抽籤結果に基づきART当籤時に仮決めしておいたランクを更新する。 During the rank determination ART, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the rank promotion lottery (A). In this lottery, the main CPU 101 refers to the rank determination ART medium rank promotion lottery table shown in FIG. Based on the lottery results, the rank tentatively determined at the time of ART winning is updated.

このランク昇格抽籤の結果、ART状態のランクがランク4まで昇格した場合、メインCPU101は、続いて、(B)の転落モード抽籤を行う。この抽籤では、メインCPU101は、図246に示す転落モード抽籤テーブルを参照して、転落モードの初期値を決定し、セットする。 As a result of this rank promotion lottery, if the rank in the ART state is promoted to rank 4, the main CPU 101 subsequently performs the falling mode lottery (B). In this lottery, the main CPU 101 refers to the falling mode lottery table shown in FIG. 246 to determine and set the initial value of the falling mode.

続いて、メインCPU101は、(C)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には、図233(C)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行い、また、BB非当籤時には、図232(H)(I)に示すART中ストック抽籤テーブルを参照して、抽籤用フラグ及びナビ高確中か否かに基づきART抽籤を行う。 Next, the main CPU 101 performs the ART lottery (C). In this lottery, when the BB is won, the main CPU 101 refers to the stock lottery table at the time of BB winning during ART shown in FIG. ART lottery is carried out, and when BB is not won, ART lottery is carried out based on the lottery flag and whether or not the navigation is highly accurate, with reference to the ART stock lottery table shown in FIGS. 232(H) and (I).

(C)のART抽籤に当籤した場合、メインCPU101は、続いて、(D)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(E)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 If the ART lottery (C) is won, the main CPU 101 subsequently performs the ART stock number lottery (D). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, determines and allocates the set number of ART states based on the winning trigger of the ART lottery. Next, the main CPU 101 performs rank lottery (E). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 236 to 240 to determine the rank of the winning ART state.

(C)のART抽籤が非当籤の場合、又は、(E)のランク抽籤に続いて、メインCPU101は、(F)ARTゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図245に示すARTゲーム数獲得抽籤テーブルを参照して、当籤したBBの種別に応じて上乗せするARTゲーム数を決定し、当該上乗せするゲーム数を現在のARTゲーム数に加算する。 If the ART lottery in (C) is a non-winning lottery, or following the rank lottery in (E), the main CPU 101 performs (F) a lottery to acquire the number of ART games. In this lottery, the main CPU 101 refers to the ART game number acquisition lottery table shown in FIG. Add to a number.

続いて、メインCPU101は、(G)の特殊CZの発動抽籤を行う。この抽籤では、メインCPU101は、図235に示す特殊CZ移行抽籤テーブルを参照して、通常ARTの終了後に移行する継続CZとして特殊CZを用いるか否かを抽籤し、今回の遊技において行うべき抽籤を終了する。 Subsequently, the main CPU 101 performs a lottery to activate the special CZ (G). In this lottery, the main CPU 101 refers to the special CZ transition lottery table shown in FIG. 235, and determines whether or not to use the special CZ as the continuation CZ that will transition after the end of the normal ART, and determines the lottery that should be performed in the current game. end.

[ランク決めARTから移行する遊技状態]
ランク決めART中にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、ランク決めART中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。
[Game state transferred from rank determination ART]
When BB is activated during rank determination ART, the main CPU 101 sets BB during ART as the game state of the next game. Further, if the player wins the BB during the ranking determination ART but the BB does not operate, the main CPU 101 sets the ART in progress flag as the game state of the next game.

また、ランク決めART中の(A)のランク昇格抽籤でランク4まで昇格し、かつ、RT状態がRT5状態である場合、メインCPU101は、次遊技の遊技状態としてEPをセットする。また、ランク決めART中の(A)のランク昇格抽籤でランク4まで昇格し、かつ、RT5状態以外のRT状態である場合、メインCPU101は、次遊技の遊技状態としてEP準備中をセットする。なお、これらの場合、メインCPU101は、初回EP処理を行う。 Further, when the player is promoted to rank 4 in the (A) rank promotion lottery during the rank determination ART and the RT state is the RT5 state, the main CPU 101 sets EP as the game state of the next game. Further, when the player is promoted to rank 4 in the (A) rank promotion lottery during the rank determination ART and is in an RT state other than the RT5 state, the main CPU 101 sets EP preparation in progress as the game state for the next game. Note that in these cases, the main CPU 101 performs the initial EP process.

また、上述した状況以外の場合、メインCPU101は、次遊技の遊技状態として通常ARTをセットする。 Further, in cases other than the above-mentioned situation, the main CPU 101 sets normal ART as the gaming state of the next game.

[通常ART中に行う抽籤内容]
続いて、図256を参照して、主制御回路90のメインCPU101が通常ART中に行う各種の抽籤の詳細について説明する。
[Lottery contents normally performed during ART]
Next, with reference to FIG. 256, details of various types of lottery that the main CPU 101 of the main control circuit 90 normally performs during ART will be described.

通常ART中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には、図233(A)(B)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグ及びART状態中の抽籤状態に基づきART抽籤を行い、また、BB非当籤時には、図230に示すART中ストック抽籤テーブルを参照して、抽籤用フラグ、ART状態中の抽籤状態及びナビ高確中か否かに基づきART抽籤を行う。 During the normal ART, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, when a BB is won, the main CPU 101 refers to the stock lottery table at the time of BB winning during ART shown in FIGS. The ART lottery is performed based on the flag and the lottery status in the ART state, and when BB is not won, the lottery flag, the lottery status in the ART state, and the navigation high accuracy are determined by referring to the ART stock lottery table shown in FIG. 230. ART lottery is performed based on whether it is medium or not.

(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 When the ART lottery (A) is won, the main CPU 101 subsequently performs the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, determines and allocates the set number of ART states based on the winning trigger of the ART lottery. Next, the main CPU 101 performs rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 236 to 240 to determine the rank of the winning ART state.

(A)のART抽籤が非当籤の場合、又は、(C)のランク抽籤に続いて、メインCPU101は、(D)CZゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図244(B)(C)に示すCZゲーム数獲得抽籤テーブルを参照して、抽籤用フラグ及びナビ高確中か否かに基づき上乗せするCZゲーム数を決定し、当該上乗せするゲーム数を現在のCZゲーム数に加算する。 If the ART lottery in (A) is a non-winning lottery, or following the rank lottery in (C), the main CPU 101 performs (D) a lottery to obtain the number of CZ games. In this lottery, the main CPU 101 refers to the CZ game number acquisition lottery table shown in FIGS. , the number of additional games is added to the current number of CZ games.

続いて、メインCPU101は、(E)のARTゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図245に示すARTゲーム数獲得抽籤テーブルを参照して、当籤したBBの種別に応じて上乗せするARTゲーム数を決定する。メインCPU101は、ARTゲーム数の獲得抽籤に当籤した場合(通常ART中のBB当籤時には、必ずARTゲーム数の獲得抽籤に当籤するため、通常ART中のBB当籤時と同じである)、当該上乗せするゲーム数を現在のARTゲーム数に加算し、今回の遊技において行うべき抽籤を終了する。 Next, the main CPU 101 performs (E) a lottery to obtain the number of ART games. In this lottery, the main CPU 101 refers to the ART game number acquisition lottery table shown in FIG. 245 and determines the number of ART games to be added according to the type of the won BB. When the main CPU 101 wins the winning lottery for the number of ART games (this is the same as when winning the BB during normal ART, since the winning lottery for the number of ART games is always won when winning the BB during normal ART), The number of games to be played is added to the current number of ART games, and the lottery to be performed in the current game is completed.

一方で、(E)のARTゲーム数の獲得抽籤に非当籤した場合(BB当籤時以外は必ず非当籤であるため、通常ART中のBB非当籤時と同じである)、メインCPU101は、続いて、(F)のナビ高確ゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図243に示すナビ高確ゲーム数獲得抽籤テーブルを参照して、抽籤用フラグ及び(ART状態のランクから一義的に定まる)ART状態中の抽籤状態に基づき、上乗せするナビ高確ゲーム数を決定し、当該上乗せするゲーム数を現在のナビ高確ゲーム数に加算する。 On the other hand, if the winning lottery for the number of ART games in (E) is not won (this is always the same as when BB is not won during ART, as it is always a non-win except when BB is won), the main CPU 101 continues. Then, (F), a lottery is performed to determine the number of games with high navigation accuracy. In this lottery, the main CPU 101 refers to the navigation high-accuracy game number acquisition lottery table shown in FIG. The number of high-accuracy navigation games to be played is determined, and the additional number of games is added to the current number of high-accuracy navigation games.

続いて、今回の遊技がナビ高確中であり、かつ、今回の遊技において「3択昇格リプ」が内部当籤役として決定された場合には、メインCPU101は、続いて、(G)の転落モード抽籤を行う。この抽籤では、メインCPU101は、図246に示す転落モード抽籤テーブルを参照して、転落モードの初期値を決定し、セットし、今回の遊技において行うべき抽籤を終了する。一方で、上述の何れかの条件を満たさない場合には、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 Next, if the current game is in the navigation high accuracy and "3-choice promotion reply" is determined as the internal winning combination in the current game, the main CPU 101 subsequently selects the falling of (G). Perform mode lottery. In this lottery, the main CPU 101 refers to the falling mode lottery table shown in FIG. 246, determines and sets the initial value of the falling mode, and ends the lottery to be performed in the current game. On the other hand, if any of the above conditions is not satisfied, the main CPU 101 ends the lottery to be performed in the current game.

[通常ARTから移行する遊技状態]
通常ART中にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、通常ART中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。
[Game state that transitions from normal ART]
When BB operates during normal ART, the main CPU 101 sets BB during ART as the game state of the next game. Further, if the BB is won during the normal ART but the BB does not operate, the main CPU 101 sets the ART in progress flag as the gaming state of the next game.

また、通常ART中のナビ高確中にRT状態がRT5状態に移行すると、メインCPU101は、次遊技の遊技状態としてEPをセットする。なお、この場合、メインCPU101は、初回EP処理を行う。 Further, when the RT state shifts to the RT5 state during the navigation high accuracy during the normal ART, the main CPU 101 sets EP as the game state of the next game. Note that in this case, the main CPU 101 performs the first EP process.

また、通常ART中にART状態の残りゲーム数が0に更新され、かつ、特殊CZに非当籤の場合、メインCPU101は、次遊技の遊技状態としてCZ(ART後)をセットする。また、通常ART中にART状態の残りゲーム数が0に更新され、かつ、特殊CZに当籤している場合、メインCPU101は、次遊技の遊技状態として特殊CZをセットする。 Further, if the number of remaining games in the ART state is updated to 0 during the normal ART and the special CZ is not won, the main CPU 101 sets CZ (after ART) as the game state of the next game. Further, when the number of remaining games in the ART state is updated to 0 during the normal ART and the special CZ is won, the main CPU 101 sets the special CZ as the game state of the next game.

[EP準備中に行う抽籤内容]
続いて、図257を参照して、主制御回路90のメインCPU101がEP準備中に行う各種の抽籤の詳細について説明する。
[Lottery details to be held during EP preparation]
Next, with reference to FIG. 257, details of various types of lottery performed by the main CPU 101 of the main control circuit 90 during EP preparation will be described.

EP準備中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には、図233(C)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行い、また、BB非当籤時には、図232(H)(I)に示すART中ストック抽籤テーブルを参照して、抽籤用フラグ及びナビ高確中か否かに基づきART抽籤を行う。 During EP preparation, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, when the BB is won, the main CPU 101 refers to the stock lottery table at the time of BB winning during ART shown in FIG. ART lottery is carried out, and when BB is not won, ART lottery is carried out based on the lottery flag and whether or not the navigation is highly accurate, with reference to the ART stock lottery table shown in FIGS. 232(H) and (I).

(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 When the ART lottery (A) is won, the main CPU 101 subsequently performs the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, determines and allocates the set number of ART states based on the winning opportunity of the ART lottery. Next, the main CPU 101 performs rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 236 to 240 to determine the rank of the winning ART state.

(A)のART抽籤が非当籤の場合、又は、(C)のランク抽籤に続いて、メインCPU101は、(D)のARTゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図245に示すARTゲーム数獲得抽籤テーブルを参照して、当籤したBBの種別に応じて上乗せするARTゲーム数を決定する。この抽籤に当籤した場合には、メインCPU101は、上乗せするゲーム数を現在のARTゲーム数に加算し、今回の遊技において行うべき抽籤を終了する一方で、この抽籤に非当籤した場合には、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 If the ART lottery in (A) is a non-winning lottery, or following the rank lottery in (C), the main CPU 101 performs the lottery to acquire the number of ART games in (D). In this lottery, the main CPU 101 refers to the ART game number acquisition lottery table shown in FIG. 245 and determines the number of ART games to be added according to the type of the won BB. If this lottery is won, the main CPU 101 adds the number of games to be added to the current number of ART games and ends the lottery to be performed in the current game, while if this lottery is not won, The main CPU 101 ends the lottery to be performed in the current game.

[EP準備から移行する遊技状態]
EP準備中にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、EP準備中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。
[Game state transitioning from EP preparation]
When BB is activated during EP preparation, the main CPU 101 sets BB during ART as the game state of the next game. Further, if the BB is won during EP preparation but the BB does not operate, the main CPU 101 sets the ART in progress flag as the gaming state of the next game.

また、EP準備中にRT状態がRT5状態に移行すると、メインCPU101は、次遊技の遊技状態としてEPをセットする。なお、この場合、メインCPU101は、初回EP処理を行う。 Furthermore, when the RT state shifts to the RT5 state during EP preparation, the main CPU 101 sets EP as the game state for the next game. Note that in this case, the main CPU 101 performs the first EP process.

[EP中に行う抽籤内容]
続いて、図258を参照して、主制御回路90のメインCPU101がEP中に行う各種の抽籤の詳細について説明する。
[Lottery details to be held during EP]
Next, with reference to FIG. 258, details of various types of lottery performed by the main CPU 101 of the main control circuit 90 during the EP will be described.

EP中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には、図233(A)(B)(D)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグ、及びEP中の転落モードに基づきART抽籤を行い、また、BB非当籤時には、図231に示すART中ストック抽籤テーブルを参照して、抽籤用フラグ及びEP中の転落モードに基づきART抽籤を行う。 During the EP, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, when a BB is won, the main CPU 101 refers to the BB winning stock lottery table during ART shown in FIGS. The ART lottery is carried out based on the lottery flag and the fall mode during EP, and when BB is not won, the ART lottery is performed based on the lottery flag and the fall mode during EP with reference to the ART stock lottery table shown in FIG. 231. Perform ART lottery.

(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 When the ART lottery (A) is won, the main CPU 101 subsequently performs the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, determines and allocates the set number of ART states based on the winning trigger of the ART lottery. Next, the main CPU 101 performs rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 236 to 240 to determine the rank of the winning ART state.

(A)のART抽籤が非当籤の場合、又は、(C)のランク抽籤に続いて、メインCPU101は、(D)のARTゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図245に示すARTゲーム数獲得抽籤テーブルを参照して、当籤したBBの種別に応じて上乗せするARTゲーム数を決定する。 If the ART lottery in (A) is a non-winning lottery, or following the rank lottery in (C), the main CPU 101 performs the lottery to acquire the number of ART games in (D). In this lottery, the main CPU 101 refers to the ART game number acquisition lottery table shown in FIG. 245 and determines the number of ART games to be added according to the type of the won BB.

(C)のARTゲーム数の獲得抽籤に非当籤した場合、メインCPU101は、(E)の転落モード移行抽籤を行う。この抽籤では、メインCPU101は、図247に示す転落モード移行抽籤テーブルを参照して、抽籤用フラグ及び現在の転落モードに基づき移行先の転落モードを決定し、セットする。続いて、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 If the winning lottery for the number of ART games in (C) is not won, the main CPU 101 performs the falling mode transition lottery in (E). In this lottery, the main CPU 101 refers to the falling mode transition lottery table shown in FIG. 247, determines and sets the falling mode to which the mode will be transferred based on the lottery flag and the current falling mode. Subsequently, the main CPU 101 ends the lottery to be performed in the current game.

一方で、(C)のARTゲーム数の獲得抽籤に当籤した場合、メインCPU101は、上乗せするゲーム数を現在のARTゲーム数に加算し、続いて、(F)の転落モード移行抽籤を行う。この抽籤では、メインCPU101は、図248に示すEP中BB当籤時転落モード移行抽籤テーブルを参照して、EP中に当籤したBBの種別、及び、移行前の転落モードに基づき、移行先の転落モードを決定し、セットする。続いて、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 On the other hand, if the main CPU 101 wins the lottery for acquiring the number of ART games in (C), the main CPU 101 adds the additional number of games to the current number of ART games, and then performs the lottery to enter the fall mode in (F). In this lottery, the main CPU 101 refers to the lottery table for transitioning to fall mode when winning BB during EP shown in FIG. Decide and set the mode. Subsequently, the main CPU 101 ends the lottery to be performed in the current game.

[EPから移行する遊技状態]
EP中にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、EP中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。
[Game state transitioning from EP]
When the BB operates during EP, the main CPU 101 sets BB during ART as the game state of the next game. Further, if the BB is won during the EP but the BB does not operate, the main CPU 101 sets the ART in progress flag as the gaming state of the next game.

また、EP中にRT5状態以外のRT状態に移行し、かつ、EPのストックがある場合、メインCPU101は、次遊技の遊技状態としてEP準備中をセットする。また、EP中にRT5状態以外のRT状態に移行し、かつ、EPのストックがない場合、メインCPU101は、次遊技の遊技状態として通常ARTをセットする。 In addition, if the game moves to an RT state other than the RT5 state during the EP and there is EP in stock, the main CPU 101 sets EP preparation in progress as the game state for the next game. Furthermore, if the game moves to an RT state other than the RT5 state during EP and there is no EP in stock, the main CPU 101 sets normal ART as the game state for the next game.

[CZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZ中に行う抽籤内容]
続いて、図259を参照して、主制御回路90のメインCPU101がCZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZ中に行う各種の抽籤の詳細について説明する。
[CZ (after ART), next game after CZ (after ART), and lottery contents performed during special CZ]
Next, with reference to FIG. 259, details of the various lottery operations performed by the main CPU 101 of the main control circuit 90 during the CZ (after ART), the next game after the CZ (after ART), and the special CZ will be described.

CZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZ中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う(上述の抽籤フェーズA~C)。この抽籤では、メインCPU101は、BB当籤時には、図233(D)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行い、また、BB非当籤時には、図228(D)~図229(H)に示すCZ中ART抽籤テーブルを参照して、抽籤用フラグ、CZの種別(CZ(ART後)、CZ(ART後)終了の次遊技、又は特殊CZ)、及びナビ高確中か否かに基づきART抽籤を行う。 During CZ (after ART), the next game after CZ (after ART), and special CZ, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 executes (A). ART lottery is performed (the above-mentioned lottery phases A to C). In this lottery, when a BB is won, the main CPU 101 refers to the stock lottery table for BB winning during ART shown in FIG. ART lottery is performed, and when BB is not won, the lottery flag, CZ type (CZ (after ART), CZ (After ART) An ART lottery is performed based on the next game after completion (or special CZ) and whether or not the navigation is high accuracy.

(A)のART抽籤が非当籤の場合、メインCPU101は、ART状態のストックの放出があるか否かに応じてその後の処理を異ならせる。上述のように、ART状態のストックの放出は、継続CZ中のCZの残りゲーム数が0になったタイミングで行われるため(上述の放出フェーズD)、今回の遊技がCZ(ART後)終了の次遊技、又はCZの残りゲーム数が1以上のCZ(ART後)若しくは特殊CZ中は、ART状態のストックの放出は行わず、今回の遊技において行うべき抽籤を終了する。また、ART状態のストックがない場合にはストックを放出することができないため、CZの残りゲーム数が0のCZ(ART後)中であっても、ART状態のストックがない場合には、ART状態のストックの放出は行わず、今回の遊技において行うべき抽籤を終了する(なお、特殊CZは、放出フェーズDのストックが放出されると終了するため、特殊CZ中は常にART状態のセット数が1つ以上ストックされている)。 If the ART lottery (A) is a non-win, the main CPU 101 changes the subsequent processing depending on whether or not the stock in the ART state is released. As mentioned above, the release of stock in ART state is performed at the timing when the number of remaining games in CZ during continuous CZ becomes 0 (discharge phase D mentioned above), so the current game ends in CZ (after ART). During the next game, or during a CZ (after ART) or special CZ where the number of remaining CZ games is 1 or more, the stock in the ART state is not released, and the lottery to be performed in the current game is completed. In addition, if there is no stock in ART state, stock cannot be released, so even if the remaining number of games in CZ is 0 (after ART), if there is no stock in ART state, stock cannot be released. The state stock is not released, and the lottery that should be performed in this game ends. (one or more are in stock).

一方で、CZの残りゲーム数が0のCZ(ART後)又は特殊CZにおいてART状態のストックがある場合、メインCPU101は、続いて、(B)の放出順序抽籤を行う。この抽籤では、メインCPU101は、図241に示すストック放出順序抽籤テーブルを参照して、ストックしているART状態に対して設定されたランクに基づいて、ストックしているART状態の中から、放出フェーズDで放出するストック分のART状態を決定する。この抽籤の後、メインCPU101は、決定したART状態を、ART状態のストックの中から消し去るとともに、決定したART状態に対して設定されたランクに基づいて、次遊技のランク決めART中に昇格抽籤を行う。 On the other hand, if there is stock in the ART state in a CZ where the remaining number of games is 0 (after ART) or in a special CZ, the main CPU 101 subsequently performs the release order lottery in (B). In this lottery, the main CPU 101 refers to the stock release order lottery table shown in FIG. Determine the ART status of the stock to be released in Phase D. After this lottery, the main CPU 101 erases the determined ART state from the ART state stock and promotes it during the rank determination ART of the next game based on the rank set for the determined ART state. Hold a lottery.

一方で、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(C)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(D)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 On the other hand, if the ART lottery (A) is won, the main CPU 101 subsequently performs the ART stock number lottery (C). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, determines and allocates the set number of ART states based on the winning trigger of the ART lottery. Next, the main CPU 101 performs the rank lottery (D). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 236 to 240 to determine the rank of the winning ART state.

(B)の放出順序抽籤、又は(D)のランク抽籤に続いて、メインCPU101は、(E)のCZゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図244(D)に示すCZゲーム数獲得抽籤テーブルを参照して、上乗せするCZゲーム数を決定し、当該上乗せするゲーム数を現在のCZゲーム数に加算し、今回の遊技において行うべき抽籤を終了する。 Following the release order lottery in (B) or the rank lottery in (D), the main CPU 101 performs the acquisition lottery for the number of CZ games in (E). In this lottery, the main CPU 101 refers to the CZ game number acquisition lottery table shown in FIG. 244(D), determines the number of CZ games to be added, adds the number of games to be added to the current number of CZ games, The lottery to be performed in this game ends.

[CZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZから移行する遊技状態]
CZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZ中にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、ART前兆中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。
[CZ (after ART), next game after CZ (after ART), and game state transitioning from special CZ]
When BB operates during CZ (after ART), the next game after CZ (after ART), and special CZ, the main CPU 101 sets BB during ART as the game state of the next game. Further, if the BB is won during the ART precursor but the BB does not operate, the main CPU 101 sets the ART in progress flag as the game state of the next game.

また、CZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZ中に、ART抽籤に当籤、又はART状態のストックの放出が行われると、メインCPU101は、次遊技の遊技状態としてランク決めARTをセットする。 In addition, when a winning ART lottery or stock in the ART state is released during CZ (after ART), the next game after CZ (after ART), and special CZ, the main CPU 101 changes the game state of the next game. Set the ranking ART as follows.

また、CZ(ART後)の次遊技において、ART抽籤に非当籤し、かつ、CZのストックがある場合には、メインCPU101は、次遊技の遊技状態としてCZ前兆をセットする。なお、この場合、メインCPU101は、モード及びCZの前兆ゲーム数を抽籤し、セットする。 Further, in the next game after CZ (after ART), if the ART lottery is not won and there is CZ in stock, the main CPU 101 sets CZ precursor as the game state of the next game. In this case, the main CPU 101 determines and sets the mode and the number of CZ precursor games.

また、CZ(ART後)の次遊技において、ART抽籤に非当籤し、かつ、CZのストックがない場合には、メインCPU101は、次遊技の遊技状態として通常状態をセットする。なお、この場合、メインCPU101は、モード、通常状態中の抽籤状態、及び高確保証ゲーム数を抽籤し、セットする。 Further, in the next game after CZ (after ART), if the ART lottery is not won and there is no CZ in stock, the main CPU 101 sets the normal state as the game state for the next game. In this case, the main CPU 101 determines and sets the mode, the lottery state in the normal state, and the number of high-guarantee games.

[通常フラグ間中に行う抽籤内容]
続いて、図260を参照して、主制御回路90のメインCPU101が通常フラグ間中に行う各種の抽籤の詳細について説明する。
[Lottery details held during normal flag period]
Next, with reference to FIG. 260, details of various types of lottery performed by the main CPU 101 of the main control circuit 90 during the normal flag period will be described.

通常フラグ間中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、図226(C)に示す通常時ART抽籤テーブルを参照して、持ち越しているBBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行う。(A)のART抽籤に非当籤した場合、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 During normal flags, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, the main CPU 101 refers to the normal ART lottery table shown in FIG. 226(C) and performs the ART lottery based on the lottery flag corresponding to the internal winning combination that has been won in duplicate with the carryover BB. . If the ART lottery (A) is not won, the main CPU 101 ends the lottery to be performed in the current game.

一方で、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 On the other hand, if the ART lottery in (A) is won, the main CPU 101 subsequently performs the ART stock number lottery in (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, determines and allocates the set number of ART states based on the winning opportunity of the ART lottery. Next, the main CPU 101 performs rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 236 to 240, determines the rank of the winning ART state, and ends the lottery to be performed in the current game.

[通常フラグ間から移行する遊技状態]
通常フラグ間中にBBが作動し、かつ、BBの作動時にART状態のセット数のストックがない場合、メインCPU101は、次遊技の遊技状態として通常BBをセットする。また、通常フラグ間中にBBが作動し、かつ、BBの作動時にART状態のセット数のストックがある場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。
[Game state that transitions from between normal flags]
If the BB is activated during the normal flag period and there is no set number of ART states in stock when the BB is activated, the main CPU 101 sets the normal BB as the game state for the next game. Further, if BB is activated during the normal flag period and there is a set number of ART state in stock at the time of BB activation, the main CPU 101 sets BB in ART as the game state of the next game.

[通常BB中に行う抽籤内容]
続いて、図261を参照して、主制御回路90のメインCPU101が通常BB中に行う各種の抽籤の詳細について説明する。
[Lottery contents usually held during BB]
Next, with reference to FIG. 261, details of various types of lottery performed by the main CPU 101 of the main control circuit 90 during normal BB will be described.

通常BB中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、図249(A)に示すBB中ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 During normal BB, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, the main CPU 101 refers to the BB ART lottery table shown in FIG. 249(A) and performs the ART lottery based on the lottery flag.

(A)のART抽籤に非当籤した場合、メインCPU101は、続いて、(B)のCZ抽籤を行う。この抽籤では、メインCPU101は、図249(B)に示すBB中CZ抽籤テーブルを参照して、抽籤用フラグに基づきCZ抽籤を行い、今回の遊技において行うべき抽籤を終了する。なお、このCZ抽籤に当籤した場合には、メインCPU101は、CZの権利を1つ付与(ストック)する。 If the ART lottery (A) is not won, the main CPU 101 subsequently performs the CZ lottery (B). In this lottery, the main CPU 101 refers to the BB-CZ lottery table shown in FIG. 249(B), performs the CZ lottery based on the lottery flag, and ends the lottery to be performed in the current game. Note that if the CZ lottery is won, the main CPU 101 grants (stocks) one CZ right.

一方で、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(C)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(D)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 On the other hand, if the ART lottery in (A) is won, the main CPU 101 subsequently performs the ART stock number lottery in (C). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, determines and allocates the set number of ART states based on the winning trigger of the ART lottery. Next, the main CPU 101 performs the rank lottery (D). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 236 to 240, determines the rank of the winning ART state, and ends the lottery to be performed in the current game.

[通常BBから移行する遊技状態]
通常BB中に(A)のART抽籤に当籤すると、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、通常BB中に払い出されたメダルの枚数が規定枚数に達し、BBの作動が終了すると、メインCPU101は、各種のストックの有無に応じて次遊技の遊技状態をセットする。具体的には、ART状態のセット数のストックがあり、かつ、ART状態の前兆ゲーム数がない場合には、メインCPU101は、次遊技の遊技状態としてART準備をセットする。
[Game state transitioning from normal BB]
If the ART lottery (A) is won during normal BB, the main CPU 101 sets BB during ART as the game state of the next game. Further, when the number of medals paid out during the normal BB reaches the specified number and the BB operation ends, the main CPU 101 sets the game state of the next game depending on the presence or absence of various stocks. Specifically, if there is a set number of ART state in stock and there is no precursor game number of ART state, the main CPU 101 sets ART preparation as the game state of the next game.

また、CZのストックがあり、かつ、CZの前兆ゲーム数がない場合には、メインCPU101は、次遊技の遊技状態として初当りCZをセットする。なお、この場合、メインCPU101は、モード、及び通常状態中の抽籤状態をセットする。また、CZのストックがあり、かつ、CZの前兆ゲーム数がある場合には、メインCPU101は、次遊技の遊技状態としてCZ前兆をセットする。なお、この場合、メインCPU101は、モード、及び通常状態中の抽籤状態をセットする。また、ART状態及びCZのいずれのストックもない場合には、メインCPU101は、次遊技の遊技状態として通常状態をセットする。なお、この場合、メインCPU101は、モード、及び通常状態中の抽籤状態をセットする。 Further, if there is CZ in stock and there is no number of CZ precursor games, the main CPU 101 sets the first hit CZ as the game state of the next game. In this case, the main CPU 101 sets the mode and the lottery state in the normal state. Further, if there is CZ in stock and the number of CZ precursor games, the main CPU 101 sets CZ precursor as the game state of the next game. In this case, the main CPU 101 sets the mode and the lottery state in the normal state. Further, when there is no stock of either the ART state or the CZ, the main CPU 101 sets the normal state as the gaming state of the next game. In this case, the main CPU 101 sets the mode and the lottery state in the normal state.

[ART中フラグ間中に行う抽籤内容]
続いて、図262を参照して、主制御回路90のメインCPU101がART中フラグ間中に行う各種の抽籤の詳細について説明する。
[Lottery details performed during the ART flag]
Next, with reference to FIG. 262, details of various types of lottery performed by the main CPU 101 of the main control circuit 90 during the ART flag period will be described.

ART中フラグ間中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、図232(K)に示すART中ストック抽籤テーブルを参照して、持ち越しているBBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行う。(A)のART抽籤に非当籤した場合、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 During the ART flag, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, the main CPU 101 refers to the ART stock lottery table shown in FIG. 232(K) and performs the ART lottery based on the lottery flag corresponding to the internal winning combination that has been won in duplicate with the carryover BB. . If the ART lottery (A) is not won, the main CPU 101 ends the lottery to be performed in the current game.

一方で、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 On the other hand, if the ART lottery in (A) is won, the main CPU 101 subsequently performs the ART stock number lottery in (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, determines and allocates the set number of ART states based on the winning trigger of the ART lottery. Next, the main CPU 101 performs rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 236 to 240, determines the rank of the winning ART state, and ends the lottery to be performed in the current game.

[ART中フラグ間から移行する遊技状態]
ART中フラグ間中にBBが作動すると、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。
[Game state transitioning from between ART flags]
When the BB operates during the ART flag, the main CPU 101 sets the ART BB as the game state of the next game.

[ART中BB中に行う抽籤内容]
続いて、図263を参照して、主制御回路90のメインCPU101がART中BB中に行う各種の抽籤の詳細について説明する。
[Lottery contents performed during BB during ART]
Next, with reference to FIG. 263, details of various types of lottery performed by the main CPU 101 of the main control circuit 90 during BB during ART will be described.

ART中BB中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、図249(A)に示すBB中ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 In BB during ART, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, the main CPU 101 refers to the BB ART lottery table shown in FIG. 249(A) and performs the ART lottery based on the lottery flag.

(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図234に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図236~図240に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 When the ART lottery (A) is won, the main CPU 101 subsequently performs the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, determines and allocates the set number of ART states based on the winning trigger of the ART lottery. Next, the main CPU 101 performs rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 236 to 240, determines the rank of the winning ART state, and ends the lottery to be performed in the current game.

また、(A)のART抽籤に非当籤した場合、又は(C)のランク抽籤に続いて、メインCPU101は、(D)のEPストック抽籤を行う。この抽籤では、メインCPU101は、図249(C)に示すBB中EPストック抽籤テーブルを参照して、抽籤用フラグに基づきEPのストック抽籤を行う。(D)のEPストック抽籤に非当籤した場合には、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 Furthermore, if the ART lottery (A) is unsuccessful, or following the rank lottery (C), the main CPU 101 performs the EP stock lottery (D). In this lottery, the main CPU 101 refers to the BB EP stock lottery table shown in FIG. 249(C) and performs an EP stock lottery based on the lottery flag. If the EP stock lottery (D) is not won, the main CPU 101 ends the lottery to be performed in the current game.

一方、(D)のEPストック抽籤に当籤した場合には、メインCPU101は、続いて、(E)の転落モード抽籤を行う。この抽籤では、メインCPU101は、図246に示す転落モード抽籤テーブルを参照して、EP中の転落モードを抽籤し、セットし、今回の遊技において行うべき抽籤を終了する。 On the other hand, if the EP stock lottery (D) is won, the main CPU 101 subsequently performs the falling mode lottery (E). In this lottery, the main CPU 101 refers to the falling mode lottery table shown in FIG. 246, randomly selects and sets the falling mode in the EP, and ends the lottery to be performed in the current game.

[ART中BBから移行する遊技状態]
ART中BB中に払い出されたメダルの枚数が規定枚数に達し、BBの作動が終了すると、メインCPU101は、次遊技の遊技状態としてART準備をセットする。
[Game state transitioning from BB during ART]
When the number of medals paid out during the BB during ART reaches the specified number and the BB operation ends, the main CPU 101 sets ART preparation as the game state for the next game.

<パチスロ1に特有な制御>
以上、本実施形態のパチスロ1の遊技性に関して説明した。続いて、本実施形態のパチスロ1に特有の制御に関して個別に説明する。
<Controls unique to Pachislot 1>
The gameplay of the pachi-slot machine 1 of this embodiment has been described above. Next, controls specific to the pachi-slot machine 1 of this embodiment will be individually explained.

[ART抽籤及びランク抽籤]
本実施形態のパチスロ1では、図228(A)(B)のCZ中ART抽籤テーブルに示すように、CZ中のART抽籤は、CZの残りゲーム数に応じて当籤する確率が異なるものの、図239のART当籤時ランク抽籤テーブルに示すように、CZ中のランク抽籤は、決定されるランクの傾向は、CZの残りゲーム数に関わらず同一であるが、これに限られるものではない。すなわち、CZ(初当りCZ及び継続CZ)中に行うART抽籤及びランク抽籤の双方ともに、CZの残りゲーム数に応じて異ならせることとしてもよい。
[ART lottery and rank lottery]
In Pachislot 1 of this embodiment, as shown in the ART lottery table in CZ in FIGS. As shown in the rank lottery table at the time of ART winning in No. 239, the tendency of the rank determined in the rank lottery in CZ is the same regardless of the number of remaining games in CZ, but it is not limited to this. That is, both the ART lottery and the rank lottery performed during the CZ (initial CZ and continuous CZ) may be made different depending on the number of remaining games of the CZ.

ここで、図264及び図265は、CZ中に行うART抽籤とランク抽籤との概念図であり、図264(A)(B)は、CZの残りゲーム数とCZ中に行う各抽籤との関係例を示している。また、図264及び図265に概念的に示すテーブルのうち、ART抽籤に用いるテーブルは、図228等に示すCZ中ART抽籤テーブルに相当するテーブルであり、また、ランク抽籤に用いるテーブルは、図236等に示すART当籤時ランク抽籤テーブルに相当するテーブルである。 Here, FIGS. 264 and 265 are conceptual diagrams of the ART lottery and rank lottery performed during CZ, and FIGS. 264 (A) and 264 (B) show the relationship between the remaining number of games in CZ and each lottery performed during CZ. An example of the relationship is shown. Further, among the tables conceptually shown in FIGS. 264 and 265, the table used for ART lottery is a table corresponding to the CZ medium ART lottery table shown in FIG. 228, etc., and the table used for rank lottery is This table corresponds to the ART winning rank lottery table shown in No. 236 or the like.

パチスロ1において主制御回路90は、CZの残りゲーム数に応じて異なる確率で当籤するART抽籤を行うこととしてもよい。具体的には、図264(A)に示すように、ART抽籤に用いる抽籤テーブルを、CZの残りゲーム数毎に有することで、CZの残りゲーム数に応じて異なる確率で当籤するART抽籤を行うことができる。 In Pachislot 1, the main control circuit 90 may perform an ART lottery in which the probability of winning varies depending on the number of remaining CZ games. Specifically, as shown in FIG. 264(A), by having a lottery table used for ART lottery for each number of remaining games in CZ, it is possible to perform ART lottery in which winnings occur with different probabilities depending on the number of remaining games in CZ. It can be carried out.

なお、図264(A)に示す例では、CZの残りゲーム数が「7,8ゲーム」である場合には、テーブルAを用いてART抽籤を行い、CZの残りゲーム数が「5,6ゲーム」である場合には、テーブルBを用いてART抽籤を行い、CZの残りゲーム数が「3,4ゲーム」である場合には、テーブルCを用いてART抽籤を行い、CZの残りゲーム数が「1,2ゲーム」である場合には、テーブルDを用いてART抽籤を行い、CZの残りゲーム数が「0ゲーム」である場合には、テーブルEを用いてART抽籤を行うこととしている。 In the example shown in FIG. 264(A), when the number of remaining games in CZ is "7, 8 games", ART lottery is performed using table A, and the remaining number of games in CZ is "5, 6". If the number of remaining games of CZ is "3 or 4 games", ART lottery is performed using table C and the remaining games of CZ are If the number is "1, 2 games", perform ART lottery using table D, and if the remaining number of games in CZ is "0 games", perform ART lottery using table E. It is said that

この場合において、CZの残りゲーム数とART抽籤に当籤する確率との関係は、参照するテーブルに応じて任意に設定することができ、例えば、CZの残りゲーム数が長いほどART抽籤に当籤する確率を高くしてもよく、また、反対にCZの残りゲーム数が短いほどART抽籤に当籤する確率を高くしてもよい。このようにすることで、CZ中は、CZの消化に伴い残りゲーム数が減ることで、ART抽籤に当籤する確率が徐々に低く又は高くなっていくことになる。なお、図264(A)に示す例の場合、テーブルA,B,C,D,Eの順で、ART抽籤に当籤する確率を高く又は低くすることで実現することができる。 In this case, the relationship between the remaining number of CZ games and the probability of winning the ART lottery can be arbitrarily set depending on the table to be referenced. For example, the longer the remaining number of CZ games, the higher the probability of winning the ART lottery. The probability may be increased, or conversely, the shorter the remaining number of CZ games, the higher the probability of winning the ART lottery. By doing this, during the CZ, as the number of remaining games decreases as the CZ is used up, the probability of winning the ART lottery gradually becomes lower or higher. In the case of the example shown in FIG. 264(A), this can be achieved by increasing or decreasing the probability of winning the ART lottery in the order of tables A, B, C, D, and E.

また、特定の残りゲーム数において、ART抽籤に当籤する確率を高く又は低くしてもよい。図264(A)に示す例の場合、例えば、テーブルBをART抽籤に当籤する確率が最も高く設定し、テーブルDをART抽籤に当籤する確率が次に高く設定し、テーブルEをART抽籤に当籤する確率が次に高く設定し、テーブルAをART抽籤に当籤する確率が次に高く設定し、テーブルBをART抽籤に当籤する確率が次に高く設定することで、ART抽籤に当籤する確率が高いゲーム数と低いゲーム数とを混在させることができる。 Furthermore, the probability of winning the ART lottery may be increased or decreased for a specific number of remaining games. In the example shown in FIG. 264(A), for example, table B is set to have the highest probability of winning the ART lottery, table D is set to have the next highest probability of winning the ART lottery, and table E is set to have the highest probability of winning the ART lottery. The probability of winning the ART lottery is set by setting table A to have the next highest probability of winning the ART lottery, setting table A to have the next highest probability of winning the ART lottery, and setting table B to have the next highest probability of winning the ART lottery. It is possible to mix high and low game numbers.

また、パチスロ1において主制御回路90は、CZの残りゲーム数に応じてランク抽籤の抽籤結果を異ならせることとしてもよい。具体的には、図264(A)に示すように、ランク抽籤に用いる抽籤テーブルを、CZの残りゲーム数毎に有することで、CZの残りゲーム数に応じてランク抽籤の抽籤結果を異ならせることができる。 Furthermore, in the pachi-slot machine 1, the main control circuit 90 may vary the lottery result of the rank lottery depending on the number of remaining CZ games. Specifically, as shown in FIG. 264(A), by having a lottery table used for rank lottery for each number of remaining games in CZ, the lottery results of rank lottery can be made different depending on the number of remaining games in CZ. be able to.

なお、図264(A)に示す例では、CZの残りゲーム数が「7,8ゲーム」である場合には、テーブルVを用いてランク抽籤を行い、CZの残りゲーム数が「5,6ゲーム」である場合には、テーブルWを用いてランク抽籤を行い、CZの残りゲーム数が「3,4ゲーム」である場合には、テーブルXを用いてランク抽籤を行い、CZの残りゲーム数が「1,2ゲーム」である場合には、テーブルYを用いてランク抽籤を行い、CZの残りゲーム数が「0ゲーム」である場合には、テーブルZを用いてランク抽籤を行うこととしている。 In the example shown in FIG. 264(A), when the number of remaining games of CZ is "7, 8 games", rank lottery is performed using table V, and the number of remaining games of CZ is "5, 6". If the number of remaining games in CZ is "3 or 4 games", a rank lottery is performed using table X, and the remaining games in CZ are If the number of games is "1, 2 games", rank lottery is performed using table Y, and if the remaining number of games in CZ is "0 games", rank lottery is performed using table Z. It is said that

この場合において、CZの残りゲーム数とランク抽籤の抽籤結果との関係は、参照するテーブルに応じて任意に設定することができ、例えば、CZの残りゲーム数が長いほどART当籤時のART状態のランクとして高ランクが決定され易くしてもよく、また、反対にCZの残りゲーム数が短いほどART当籤時のART状態のランクとして高ランクが決定され易くしてもよい。このようにすることで、CZ中は、CZの消化に伴い残りゲーム数が減ることで、ART当籤時のART状態のランクが徐々に低く又は高くなっていくことになる。なお、図264(A)に示す例の場合、テーブルV,W,X,Y,Zの順で、ART状態のランクとして高ランクが決定され易く又は決定され難くすることで実現することができる。 In this case, the relationship between the number of remaining games of CZ and the lottery result of the rank lottery can be arbitrarily set depending on the table to be referenced. For example, the longer the number of remaining games of CZ, the ART state at the time of ART winning. A high rank may be determined more easily as the rank of , or conversely, the shorter the number of remaining games of CZ, the higher the rank of the ART state at the time of ART winning may be made easier to be determined. By doing so, during the CZ, the number of remaining games decreases as the CZ is used up, so that the rank of the ART state at the time of the ART win gradually becomes lower or higher. In the case of the example shown in FIG. 264(A), this can be achieved by making it easier or harder to determine a high rank as the rank of the ART state in the order of tables V, W, X, Y, and Z. .

また、特定の残りゲーム数では、ART状態のランクとして高ランクが決定され易く又は決定され難くしてもよい。図264(A)に示す例の場合、例えば、テーブルX,W,Z,V,Yの順で、ART状態のランクとして高ランクが決定され易く又は決定され難くすることで、ART当籤時にART状態のランクとして高ランクが決定され易いゲーム数と決定され難いゲーム数とを混在させることができる。 Further, for a specific number of remaining games, a high rank may be easily determined or difficult to be determined as the rank of the ART state. In the case of the example shown in FIG. 264(A), for example, in the order of tables It is possible to mix the number of games for which a high rank is easily determined as the state rank and the number of games for which it is difficult to determine a high rank.

なお、図264(A)では、CZ中に行うART抽籤とランク抽籤との間で、CZの残りゲーム数を揃えているが、これに限られるものではない。例えば、図264(B)に示すように、CZ中のART抽籤は、CZの残りゲーム数「7,8ゲーム」「5,6ゲーム」「3,4ゲーム」「1,2ゲーム」「0ゲーム」に応じて異ならせる一方で、CZ中のランク抽籤は、CZの残りゲーム数「6,7,8ゲーム」「4,5ゲーム」「0,1,2,3ゲーム」に応じて異ならせている。このようにすることで、CZ中の各種抽籤をより多様化することができ、遊技性に富んだものにすることができる。 Note that in FIG. 264(A), the number of remaining games in the CZ is equalized between the ART lottery and the rank lottery performed during the CZ, but the number is not limited to this. For example, as shown in FIG. 264(B), the ART lottery in CZ is the number of remaining games in CZ: "7, 8 games", "5, 6 games", "3, 4 games", "1, 2 games", "0 The rank lottery in CZ differs depending on the number of remaining games in CZ: ``6, 7, 8 games'', ``4, 5 games'', and ``0, 1, 2, 3 games''. It's set. By doing this, the various types of lotteries in CZ can be more diversified and the game can be richer.

また、パチスロ1において主制御回路90は、ART状態のセット数のストックの有無に応じて、CZ中のART抽籤及びランク抽籤を行うこととしてもよい。具体的には、図265(A)に示すように、ART抽籤に用いる抽籤テーブル及びランク抽籤に用いる抽籤テーブルを、ART状態のセット数のストックの有無毎に有することで、CZ中に主制御回路90は、ART状態のセット数のストックの有無に応じて抽籤結果が異なるART抽籤及びランク抽籤を行うことができる。 Furthermore, in the pachi-slot machine 1, the main control circuit 90 may perform ART lottery and rank lottery in CZ depending on whether or not the number of sets in the ART state is in stock. Specifically, as shown in FIG. 265(A), by having a lottery table used for ART lottery and a lottery table used for rank lottery depending on whether the number of sets in the ART state is stocked or not, main control can be performed during CZ. The circuit 90 can perform ART lottery and rank lottery in which the lottery results differ depending on whether or not the number of sets in the ART state is in stock.

なお、図265(A)に示す例では、ART状態のセット数のストックがある場合には、テーブルAを用いてART抽籤を行い、また、テーブルZを用いてランク抽籤を行い、ART状態のセット数のストックがない場合には、テーブルBを用いてART抽籤を行い、また、テーブルYを用いてランク抽籤を行うこととしている。 In the example shown in FIG. 265(A), if the number of sets in the ART state is in stock, ART lottery is performed using table A, rank lottery is performed using table Z, and the number of sets in ART state is If the number of sets is not in stock, ART lottery is performed using table B, and rank lottery is performed using table Y.

この場合において、ART状態のセット数のストックの有無と、ART抽籤及びランク抽籤の抽籤結果との関係は、参照するテーブルに応じて任意に設定することができ、例えば、ART状態のセット数のストックがある場合にはストックがない場合に比べて、ART抽籤に当籤する確率が低く、ART状態のランクとして低いランクが決定され易くしてもよく、また反対に、ART抽籤に当籤する確率が高く、ART状態のランクとして高いランクが決定され易くしてもよい。また、例えば、ART状態のセット数のストックがある場合にはストックがない場合に比べて、ART抽籤に当籤する確率は低いものの、ART状態のランクとしては高いランクが決定され易くしてもよく、また反対に、ART抽籤に当籤する確率は高いものの、ART状態のランクとしては低いランクが決定され易くしてもよい。 In this case, the relationship between the presence or absence of the number of ART state sets in stock and the lottery results of ART lottery and rank lottery can be arbitrarily set depending on the table to be referenced. When there is stock, the probability of winning the ART lottery is lower than when there is no stock, and a low rank may be easily determined as the rank of the ART state. Therefore, a high rank may be easily determined as the rank of the ART state. Also, for example, if there is a set number of ART state sets in stock, the probability of winning the ART lottery is lower than when there is no stock, but a high rank may be determined more easily as the ART state rank. Conversely, although the probability of winning the ART lottery is high, a low rank may be easily determined as the rank of the ART state.

なお、ART状態のセット数のストックの有無に応じてART抽籤及びランク抽籤の抽籤結果を異ならせる制御は、CZ中に限るものではなく、通常状態、ART状態又はBB中のいずれの状態であっても適用することができる。 Note that the control to vary the lottery results of ART lottery and rank lottery depending on whether or not the number of sets in ART state is in stock is not limited to the CZ, but can be applied to any state, normal state, ART state, or BB state. It can also be applied.

また、パチスロ1において主制御回路90は、CZの残りゲーム数と、ART状態のセット数のストックの有無との双方を考慮して、CZ中のART抽籤及びランク抽籤を行うこととしてもよい。具体的には、図265(B)に示すように、ART抽籤に用いる抽籤テーブル及びランク抽籤に用いる抽籤テーブルを、CZの残りゲーム数及びART状態のセット数のストックの有無毎に有することで、CZ中に主制御回路90は、CZの残りゲーム数及びART状態のセット数のストックの有無に応じて抽籤結果が異なるART抽籤及びランク抽籤を行うことができる。 Furthermore, in the Pachislot 1, the main control circuit 90 may perform the ART lottery and rank lottery in the CZ, taking into account both the number of remaining games in the CZ and the presence or absence of the number of sets in the ART state in stock. Specifically, as shown in FIG. 265(B), by having a lottery table used for ART lottery and a lottery table used for rank lottery for each number of remaining games in CZ and the number of sets in the ART state whether or not there is stock. , during CZ, the main control circuit 90 can perform ART lottery and rank lottery, which have different lottery results depending on the number of remaining games in CZ and the presence or absence of the number of ART state sets in stock.

なお、図265(B)に示す例では、ART状態のセット数のストックがあるときは、CZの残りゲーム数が「7,8ゲーム」である場合に、テーブルAを用いてART抽籤を行うとともにテーブルVを用いてランク抽籤を行い、CZの残りゲーム数が「5,6ゲーム」である場合に、テーブルBを用いてART抽籤を行うとともにテーブルWを用いてランク抽籤を行い、CZの残りゲーム数が「3,4ゲーム」である場合には、テーブルCを用いてART抽籤を行うとともにテーブルXを用いてランク抽籤を行い、CZの残りゲーム数が「1,2ゲーム」である場合には、テーブルDを用いてART抽籤を行うとともにテーブルYを用いてランク抽籤を行い、CZの残りゲーム数が「0ゲーム」である場合には、テーブルEを用いてART抽籤を行うとともにテーブルZを用いてランク抽籤を行うこととしている。 In the example shown in FIG. 265(B), when the number of sets in the ART state is in stock, the ART lottery is performed using table A when the remaining number of CZ games is "7 or 8 games". At the same time, a rank lottery is performed using table V, and when the number of remaining games of CZ is "5 or 6 games", an ART lottery is performed using table B, a rank lottery is performed using table W, and CZ's If the number of remaining games is "3 or 4 games", ART lottery is performed using table C and rank lottery is performed using table X, and the remaining number of games in CZ is "1 or 2 games". In this case, an ART lottery is performed using table D, and a rank lottery is performed using table Y. If the remaining number of games in CZ is "0 games", an ART lottery is performed using table E, and a rank lottery is performed using table Y. Rank lottery will be performed using table Z.

一方で、ART状態のセット数のストックがないときは、CZの残りゲーム数が「7,8ゲーム」である場合に、テーブルFを用いてART抽籤を行うとともにテーブルQを用いてランク抽籤を行い、CZの残りゲーム数が「5,6ゲーム」である場合に、テーブルGを用いてART抽籤を行うとともにテーブルRを用いてランク抽籤を行い、CZの残りゲーム数が「3,4ゲーム」である場合には、テーブルHを用いてART抽籤を行うとともにテーブルSを用いてランク抽籤を行い、CZの残りゲーム数が「1,2ゲーム」である場合には、テーブルIを用いてART抽籤を行うとともにテーブルTを用いてランク抽籤を行い、CZの残りゲーム数が「0ゲーム」である場合には、テーブルJを用いてART抽籤を行うとともにテーブルUを用いてランク抽籤を行うこととしている。 On the other hand, when there is no stock of sets in the ART state and the number of remaining games in CZ is "7 or 8 games", ART lottery is performed using table F and rank lottery is performed using table Q. If the number of remaining games in CZ is "5 or 6 games", an ART lottery is performed using table G and a rank lottery is performed using table R, and the number of remaining games in CZ is "3 or 4 games". '', ART lottery is performed using table H, and rank lottery is performed using table S. If the remaining number of games in CZ is "1 or 2 games", table I is used to perform rank lottery. An ART lottery is performed and a rank lottery is performed using table T. If the number of remaining games in CZ is "0 games", an ART lottery is performed using table J and a rank lottery is performed using table U. It is said that

この場合においても、CZの残りゲーム数及びART状態のセット数のストックの有無と、ART抽籤に当籤する確率との関係、並びに、CZの残りゲーム数及びART状態のセット数のストックの有無と、ランク抽籤の抽籤結果との関係を参照するテーブルに応じて任意に設定できる点は、上述の通りである。なお、図264の例に比べて図265の例では、ART状態のセット数のストックの有無を更に考慮することとしているため、ART状態のセット数のストックがある場合とストックがない場合とで、ART抽籤及びランク抽籤の傾向も異ならせることができる。 In this case as well, the relationship between the number of remaining games of CZ and the number of sets in ART state in stock and the probability of winning the ART lottery, as well as the relationship between the number of remaining games in CZ and the number of sets in ART state in stock and the probability of winning the ART lottery. As described above, the relationship between the rank lottery and the lottery results can be arbitrarily set depending on the table to be referred to. In addition, in the example of FIG. 265, compared to the example of FIG. 264, since the presence or absence of the number of sets in the ART state is further taken into consideration, the difference between the case where the number of sets in the ART state is in stock and the case where there is no stock is determined. , the tendencies of ART lottery and rank lottery can also be made different.

例えば、ART状態のセット数のストックがある場合は、CZの消化に伴い残りゲーム数が減るにつれて、ART抽籤に当籤する確率が低く(又は高く)なる一方で、ART状態のセット数のストックがない場合は、CZの消化に伴い残りゲーム数が減るにつれて、ART抽籤に当籤する確率が高く(又は低く)なるように設定することもできる。また、例えば、ART状態のセット数のストックがある場合とない場合とで、ART抽籤に当籤し易いゲーム数を異ならせることもできる。 For example, if there is a stock of sets in ART state, as the number of remaining games decreases as CZ is used up, the probability of winning the ART lottery becomes lower (or higher), while the stock of sets in ART state decreases. If not, the probability of winning the ART lottery may be set to become higher (or lower) as the number of remaining games decreases as the CZ is used up. Further, for example, the number of games that are likely to be won in the ART lottery can be made different depending on whether or not the number of sets in the ART state is in stock.

もちろん、ART状態のランク抽籤も同様であり、例えば、ART状態のセット数のストックがある場合は、CZの消化に伴い残りゲーム数が減るにつれて、ART状態のランクとして低い(又は高い)ランクが決定され易くなる一方で、ART状態のセット数のストックがない場合は、CZの消化に伴い残りゲーム数が減るにつれて、ART状態のランクとして高い(又は低い)ランクが決定され易くなるように設定することもできる。また、例えば、ART状態のセット数のストックがある場合とない場合とで、ART状態のランクとして高いランクが決定され易いゲーム数を異ならせることもできる。 Of course, the same applies to the rank lottery for ART state. For example, if there is a stock of ART state sets, as the number of remaining games decreases as CZ is exhausted, the lower (or higher) rank of ART state becomes On the other hand, if the number of ART state sets is not in stock, as the number of remaining games decreases as the CZ is exhausted, it will be easier to determine a higher (or lower) rank as the ART state rank. You can also. Further, for example, the number of games in which a high rank is likely to be determined as the rank of the ART state can be made different depending on whether or not there is a stock of sets for the ART state.

また、図265(A)(B)では、CZ中に行うART抽籤とランク抽籤との間で、CZの残りゲーム数を揃えているが、これに限られるものではなく、図264(B)に例示するように、CZ中に行うART抽籤とランク抽籤との間で、CZの残りゲーム数を異ならせることとしてもよい。 In addition, in FIGS. 265(A) and 265(B), the number of remaining games in CZ is equalized between the ART lottery and rank lottery performed during CZ, but this is not limited to this, and FIG. 264(B) As illustrated in , the number of remaining games in the CZ may be made different between the ART lottery and the rank lottery performed during the CZ.

同様に、図265(A)(B)では、ART状態のストックがある場合に行うART抽籤と、ART状態のストックがない場合に行うART抽籤との間でCZの残りゲーム数を揃え、同様に、ART状態のストックがある場合に行うランク抽籤と、ART状態のストックがない場合に行うランク抽籤との間でCZの残りゲーム数を揃えているが、これに限られるものではない。 Similarly, in FIGS. 265(A) and 265(B), the remaining number of CZ games is equalized between the ART lottery performed when there is stock in the ART state and the ART lottery performed when there is no stock in the ART state. In addition, the number of remaining CZ games is equalized between the rank lottery performed when there is stock in the ART state and the rank lottery performed when there is no stock in the ART state, but the number of games remaining is not limited to this.

例えば、図265(C)に示すように、ART状態のストックがない場合には、CZ中のART抽籤は、CZの残りゲーム数「7,8ゲーム」「5,6ゲーム」「3,4ゲーム」「1,2ゲーム」「0ゲーム」に応じて異ならせる一方で、CZ中のランク抽籤は、CZの残りゲーム数「6,7,8ゲーム」「4,5ゲーム」「0,1,2,3ゲーム」に応じて異ならせ、また、ART状態のストックがある場合には、CZ中のART抽籤は、CZの残りゲーム数「5,6,7,8ゲーム」「2,3,4ゲーム」「0,1ゲーム」に応じて異ならせる一方で、CZ中のランク抽籤は、CZの残りゲーム数「6,7,8ゲーム」「3,4,5ゲーム」「0,1,2ゲーム」に応じて異ならせることとしてもよい。このようにすることで、CZ中の各種抽籤をより多様化することができ、遊技性に富んだものにすることができる。 For example, as shown in FIG. 265(C), if there is no stock in the ART state, the ART lottery in the CZ is determined by the number of remaining games in the CZ: "7, 8 games", "5, 6 games", "3, 4 games". The rank lottery in CZ is different depending on the number of remaining games in CZ, ``6, 7, 8 games'', ``4, 5 games'', and ``0, 1 game''. , 2, 3 games", and if there is stock in ART state, the ART lottery in CZ will be changed depending on the number of remaining games in CZ "5, 6, 7, 8 games", "2, 3 games". , 4 games" and "0, 1 game," while the rank lottery in CZ is based on the number of remaining games in CZ: "6, 7, 8 games," "3, 4, 5 games," and "0, 1 game. , 2 games". By doing this, the various types of lotteries in CZ can be more diversified and the game can be richer.

以上説明したように本実施形態のパチスロ1では、ART抽籤に当籤するとランク抽籤を行い、ART状態中のランクを決定する。なお、ART状態中は、このランク(より詳細には、ランクから定まる抽籤状態)に基づき、CZゲーム数の上乗せやEPへの移行(より詳細には、ナビ高確ゲーム数の付与)といった特典が付与されることになるため、低いランクは小さな特典しか付与されず、反対に高いランクは大きな特典が付与されることになる。そのため、ART状態のランクは、遊技者に対して付与する特典の大きさということができる。 As explained above, in the pachi-slot machine 1 of the present embodiment, when the ART lottery is won, a rank lottery is performed to determine the rank in the ART state. In addition, while in the ART state, you will receive benefits such as an additional number of CZ games and transition to EP (more specifically, the granting of a high number of navigation games) based on this rank (more specifically, the lottery status determined from the rank). As a result, low ranks will only be granted small benefits, while high ranks will be given large benefits. Therefore, the rank of the ART state can be said to be the size of the benefit given to the player.

このとき、パチスロ1では、ART状態のセット数のストックの有無に応じてランク抽籤の抽籤結果を異ならせる。例えば、ART状態のセット数のストックがある場合には、ランク抽籤において低いランクを決定し易く、反対に、ART状態のセット数のストックがない場合には、ランク抽籤において高いランクを決定し易くすることができる。これにより、ART状態のセット数のストックがある状態で更にART抽籤に当籤した場合には、ART状態のセット数のストックがない状態でART抽籤に当籤した場合よりも、低いランクが期待できることになり、その後のART状態における特典への期待が抑制される。 At this time, in Pachislot 1, the lottery result of the rank lottery is varied depending on whether or not the number of sets in the ART state is in stock. For example, if there is a stock of sets in the ART state, it is easier to determine a low rank in the rank lottery, and on the other hand, if there is no stock of sets in the ART state, it is easier to determine a high rank in the rank lottery. can do. As a result, if you win the ART lottery while you have the number of ART state sets in stock, you can expect a lower rank than if you win the ART lottery without the number of ART state sets in stock. As a result, expectations for benefits in the subsequent ART state are suppressed.

このようにパチスロ1では、ART状態のセット数のストックがある場合には、ART状態のランクを相対的に低く決定するため、ストックがある状態での更なるART当籤時に遊技者に対して過度な利益を付与してしまうことを抑制することができる。 In this way, in Pachislot 1, if there is a set number of ART state in stock, the rank of the ART state is determined to be relatively low, so when there is a stock in stock and there is a further ART win, it will be excessive for the player. It is possible to prevent the granting of excessive profits.

なお、ART状態のセット数のストックがある場合には、ランク抽籤において高いランクを決定し易く、反対に、ART状態のセット数のストックがない場合には、ランク抽籤において低いランクを決定し易くすることもできる。このような場合であっても、2つ目以降のストック分のランクは高くなってしまうものの、1つ目のストック分のランクは低く抑えることができるため、遊技者に対して過度な利益を付与してしまうことを抑制することができる。 Note that if there is a stock of sets in ART state, it is easier to determine a high rank in rank lottery, and on the other hand, if there is no stock of sets in ART state, it is easier to determine a low rank in rank lottery. You can also. Even in such a case, although the rank of the second and subsequent stocks will be higher, the rank of the first stock can be kept lower, which will prevent players from receiving excessive profits. It is possible to prevent this from being added.

また、パチスロ1では、ART状態のセット数のストックの有無に応じてART抽籤の抽籤結果も異ならせる。例えば、ART状態のセット数のストックがある場合にART抽籤に当籤し易くすることで、ストックがある場合には、ART抽籤に当籤し易いものの低いランクが決定され易くすることができ、また、ART状態のセット数のストックがある場合にART抽籤に当籤し難くすることで、ストックがある場合には、ART抽籤に当籤し難く、かつ、当籤しても低いランクが決定され易くすることができる。これにより、CZ中の各種抽籤をより多様化することができ、遊技性に富んだものにすることができる。 In addition, in Pachislot 1, the lottery result of the ART lottery is also varied depending on whether or not the number of sets in the ART state is in stock. For example, by making it easier to win the ART lottery when there is stock for the number of sets in the ART state, it is possible to make it easier to determine a lower rank that is easier to win the ART lottery when there is stock, and By making it difficult to win the ART lottery when there is stock for the number of sets in the ART state, it is possible to make it difficult to win the ART lottery when there is stock, and to make it easier for a lower rank to be determined even if there is a stock. can. This makes it possible to further diversify the various lotteries in the CZ, making it possible to make the game rich in gameplay.

また、パチスロ1では、CZ中の残りゲーム数に応じてART抽籤及びランク抽籤の抽籤結果を異ならせる。これにより、CZ中の各種抽籤をより多様化することができ、遊技性に富んだものにすることができる。 Furthermore, in Pachislot 1, the lottery results of the ART lottery and the rank lottery are made different depending on the number of remaining games in the CZ. This makes it possible to further diversify the various lotteries in the CZ, making it possible to make the game rich in gameplay.

なお、パチスロ1において、ART状態のランクは、CZゲーム数の上乗せに影響を与える情報であるため、高いランクが決定された場合には、CZゲーム数の上乗せに期待でき、結果、CZとART状態とのループが継続することが期待でき、遊技性が向上する。 In addition, in Pachislot 1, the rank of the ART state is information that affects the addition of the number of CZ games, so if a high rank is determined, it can be expected that the number of CZ games will be added, and as a result, CZ and ART It can be expected that the loop with the state will continue, improving the gameplay.

[主制御基板及び副制御基板が有する各種機能]
以上のような本実施形態のパチスロ1に特有の制御を実現するために、本実施形態のパチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of the main control board and sub-control board]
In order to realize the control specific to the pachi-slot machine 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-control board) of the pachi-slot machine 1 of this embodiment are installed. The CPU 201) has the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to a start switch 79 and a stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 71 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、ART抽籤を行いART状態に移行するか否か、及びART状態に移行する場合にART状態中の有利度合(すなわち、ART状態中のランク)を決定するため、特典決定手段、移行決定手段及びモード決定手段として機能する。
なお、上述のようにART状態中のランクは、ART状態中に付与する特典(例えば、CZゲーム数の上乗せなど)に影響を与える情報であるため、ART状態という特典を付与する遊技機においては、ART状態のランクを決定することは、ART状態という特典の大きさを決定することと同じである(すなわち、ランクが高いほど、有利なART状態になるため、付与する特典も大きくなる)。
In addition, the main control board 71 performs an ART lottery to determine whether or not to transition to the ART state, and when transitioning to the ART state, the degree of advantage in the ART state (that is, the rank in the ART state). It functions as a determining means, a transition determining means, and a mode determining means.
Furthermore, as mentioned above, the rank during the ART state is information that affects the benefits granted during the ART state (for example, an additional number of CZ games, etc.), so in gaming machines that grant the benefit of the ART state, , determining the rank of the ART state is the same as determining the size of the benefit of the ART state (that is, the higher the rank, the more advantageous the ART state is, and therefore the greater the benefit to be granted).

また、主制御基板71は、ART抽籤に当籤すると、遊技状態をART状態に移行させるとともに、このART状態中の遊技を、ランク抽籤で決定したランクに基づき制御(すなわち、ランクに基づいてCZゲーム数の上乗せなどの特典を付与)するため、特典付与手段及び有利状態制御手段として機能する。 Furthermore, when the main control board 71 wins the ART lottery, it shifts the gaming state to the ART state, and controls the game in the ART state based on the rank determined by the rank lottery (that is, the CZ game based on the rank). It functions as a benefit granting means and an advantageous state control means.

また、主制御基板71は、ART抽籤に当籤すると、付与するART状態の権利数を決定して、メインRAM103に記憶するとともに、遊技状態をART状態に移行させると、メインRAM103に記憶されているART状態の権利を1つ消し去るため、権利管理手段として機能する。 Furthermore, when the main control board 71 wins the ART lottery, it determines the number of ART state rights to be granted and stores it in the main RAM 103, and when the gaming state is shifted to the ART state, the number of rights is stored in the main RAM 103. It functions as a rights management means to erase one right in the ART state.

また、主制御基板71は、CZ中の遊技を制御するため、状態制御手段及び高確率状態制御手段として機能する。なお、主制御基板71は、CZ中にART抽籤に当籤すると、CZを中断して遊技状態をART状態に移行させ、その後、このART状態が終了すると、中断していたCZを再開することで、CZとART状態とのループを実現する。 Moreover, the main control board 71 functions as a state control means and a high probability state control means in order to control the game during CZ. In addition, when the main control board 71 wins the ART lottery during CZ, it interrupts CZ and shifts the gaming state to ART state, and then, when this ART state ends, it resumes the interrupted CZ. , implements a loop between CZ and ART states.

[CZ終了後の泣きの1回のART抽籤]
本実施形態のパチスロ1では、通常状態中であっても、CZが終了した次の1ゲームでは、当籤する確率が高いART抽籤を行う(図228、図229参照)。遊技者にとってみると、CZが終了した後にもART状態への移行の期待度を持つことができるため、遊技の興趣の低下を抑制することができる。
[One tearful ART lottery after CZ ends]
In the pachi-slot machine 1 of this embodiment, even in the normal state, in the next game after the CZ ends, an ART lottery with a high probability of winning is performed (see FIGS. 228 and 229). From the player's point of view, the player can expect the transition to the ART state even after the CZ ends, so it is possible to prevent the player from losing interest in the game.

特に、本実施形態のパチスロ1では、CZからART状態に移行すると、CZの残りゲーム数が上乗せされるが、CZが終了した次の1ゲームにおいてART抽籤に当籤した場合にも、CZの残りゲーム数が上乗せされ、結果、CZの終了に伴い終了したCZとART状態とのループが再開することになるため、遊技の興趣が向上する。なお、CZの最終ゲーム(残りゲーム数「0」)に遊技状態がART状態に移行し、かつ、CZゲーム数に「5ゲーム」が上乗せされた場合、ART状態終了時のCZゲーム数の残りは「5ゲーム」である。また、CZが終了した次の1ゲームにおいてART抽籤に当籤し、遊技状態がART状態に移行し、かつ、CZゲーム数に「5ゲーム」が上乗せされた場合も、ART状態終了時のCZゲーム数の残りは「5ゲーム」である。 In particular, in Pachislot 1 of the present embodiment, when the state changes from CZ to ART state, the number of remaining games of CZ is added, but even if you win the ART lottery in the next game after CZ ends, the remaining number of CZ The number of games is added, and as a result, the loop between the CZ and ART states that ended when the CZ ended is restarted, so the interest in the game is improved. In addition, if the gaming state changes to ART state in the final game of CZ (number of remaining games is "0") and "5 games" is added to the number of CZ games, the remaining number of CZ games at the end of ART state is "5 games". Also, if you win the ART lottery in the next game after CZ ends, the gaming state moves to ART state, and "5 games" is added to the number of CZ games, the CZ game at the end of ART state The remainder of the number is "5 games."

また、CZが終了した次の1ゲームにおける演出内容は、任意である。例えば、CZが終了した次の1ゲームでは、CZとART状態とのループによる有利区間の結果を表示する終了画面を表示しておき、CZが終了した次の1ゲームにおけるART抽籤に当籤した場合には、この終了画面から逆転させる形で演出画面を切り替えることとしてもよい。また、CZとART状態とのループによる有利区間の結果は、CZの最終ゲームにおいて表示しておき、次のゲーム(CZが終了した次の1ゲーム)のスタート時には、通常状態中の通常の演出画面を表示しておくこととしてもよい。この場合、CZが終了した次の1ゲームにおいてART抽籤に当籤すると、例えば、第1停止操作~第3停止操作等の任意のタイミングで、通常の演出画面が確定画面に演出画面を切り替えることとしてもよい。 Furthermore, the content of the performance in the next game after the CZ ends is arbitrary. For example, in the next game after CZ ends, an end screen is displayed that displays the results of the advantageous section due to the loop between CZ and ART state, and if the player wins the ART lottery in the next game after CZ ends, In this case, the effect screen may be switched in reverse from this end screen. In addition, the results of the advantageous section due to the loop between CZ and ART state are displayed in the final game of CZ, and at the start of the next game (the next game after CZ ends), the normal performance during the normal state is displayed. The screen may also be displayed. In this case, if you win the ART lottery in the next game after CZ ends, the normal effect screen will switch to the confirmed screen at any timing, such as from the first stop operation to the third stop operation, for example. Good too.

また、本実施形態のパチスロ1では、CZが終了した次の1ゲームにおいて当籤確率の高いART抽籤を行うこととしているが、これに限られるものではない。継続CZ及びART状態は、高RT状態中に行われるため、例えば、CZが終了した後の低RT状態に移行したタイミングの1ゲームに限り、当籤確率の高いART抽籤を行うこととしてもよい。すなわち、主制御回路90は、継続CZの終了時は、RT状態がRT0~RT2状態の何れかに移行した次の1ゲームに限り、当籤確率の高いART抽籤を行い、また、初当りCZの終了時には、初当りCZの終了時のRT状態が既にRT0~RT2状態である場合は初当りCZが終了した次の1ゲームにおいて当籤確率の高いART抽籤を行い、また、初当りCZの終了時のRT状態がRT4状態又はRT5状態である場合は、初当りCZが終了した後にRT状態がRT0~RT2状態の何れかに移行した次の1ゲームに限り、当籤確率の高いART抽籤を行うこととしてもよい。 Further, in the pachi-slot machine 1 of the present embodiment, an ART lottery with a high probability of winning is performed in the next game after the CZ ends, but the invention is not limited to this. Since the continuous CZ and ART states are performed during the high RT state, for example, the ART lottery with a high probability of winning may be performed only in one game when the state shifts to the low RT state after the CZ ends. That is, at the end of the continuation CZ, the main control circuit 90 performs ART lottery with a high winning probability only in the next game in which the RT state shifts to any of the RT0 to RT2 states, and also performs the ART lottery with a high winning probability. At the end of the first winning CZ, if the RT state at the end of the first winning CZ is already in the RT0 to RT2 state, an ART lottery with a high probability of winning will be performed in the next game after the first winning CZ ends, and at the end of the first winning CZ If the RT state of is RT4 state or RT5 state, ART lottery with high winning probability should be performed only in the next game in which the RT state shifts to any of RT0 to RT2 states after the first winning CZ ends. You can also use it as

また、ART抽籤は、抽籤フラグに基づいて行われるところ、抽籤用フラグは、内部当籤役とナビ区間の有無とに応じて決定されるため(図208(B)参照)、CZが終了した次の1ゲームをナビ区間とするか否かに応じて、CZが終了した次の1ゲームにおけるART抽籤の抽籤結果が異なることになる。この点、CZが終了した次の1ゲームをナビ区間としてもよく、また、非ナビ区間としてもよく、更には、ナビ高確中のナビ区間としてもよく、また非ナビ高確中のナビ区間としてもよい。 In addition, the ART lottery is performed based on the lottery flag, and since the lottery flag is determined according to the internal winning combination and the presence or absence of the navigation section (see Figure 208 (B)), the The lottery result of the ART lottery in the next game after CZ ends will differ depending on whether or not one game is set as the navigation section. In this regard, the next game after CZ ends may be used as a navigation section, or it may be a non-navigation section, or it may be a navigation section with high accuracy in navigation, or it may be a navigation section in non-navigation high accuracy. You can also use it as

[主制御基板及び副制御基板が有する各種機能]
以上のような本実施形態のパチスロ1に特有の制御を実現するために、本実施形態のパチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of the main control board and sub-control board]
In order to realize the control specific to the pachi-slot machine 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-control board) of the pachi-slot machine 1 of this embodiment are installed. The CPU 201) has the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to a start switch 79 and a stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 71 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、ART抽籤を行い、ART抽籤に当籤すると、遊技状態をART状態に移行させるため、付与決定手段及び特典付与手段として機能する。
また、主制御基板71は、ART抽籤に当籤すると、付与するART状態の権利数を決定して、メインRAM103に記憶するとともに、遊技状態をART状態に移行させると、メインRAM103に記憶されているART状態の権利を1つ消し去るため、特典管理手段として機能する。
Further, the main control board 71 performs the ART lottery, and when the ART lottery is won, the gaming state is shifted to the ART state, so that it functions as a grant determining means and a privilege granting means.
Furthermore, when the main control board 71 wins the ART lottery, it determines the number of ART state rights to be granted and stores it in the main RAM 103, and when the gaming state is shifted to the ART state, it is stored in the main RAM 103. It functions as a privilege management means to erase one right in the ART state.

また、主制御基板71は、CZ中の遊技を制御するため、状態制御手段として機能する。なお、主制御基板71は、CZ中にART抽籤に当籤すると、CZを中断して遊技状態をART状態に移行させ、その後、このART状態が終了すると、中断していたCZを再開することで、CZとART状態とのループを実現するが、この際、CZからART状態への移行に伴いCZゲーム数の上乗せを行うため、高確率状態加算手段として機能する。 Moreover, the main control board 71 functions as a state control means in order to control the game during CZ. In addition, when the main control board 71 wins the ART lottery during CZ, it interrupts CZ and shifts the gaming state to ART state, and then, when this ART state ends, it resumes the interrupted CZ. , a loop between the CZ and ART states is realized, but at this time, the number of CZ games is added upon transition from the CZ to the ART state, so it functions as a high probability state addition means.

[ART当籤時のランク抽籤]
本実施形態のパチスロ1では、ART抽籤に当籤した場合に、ランク抽籤を行う。例えば、主制御回路90は、ART抽籤において当籤したART状態の1つ目のストックについては、図236(A)~図240(N)に示すART当籤時ランク抽籤テーブルを参照して、ART当籤時の内部当籤役(より詳細には、抽籤用フラグ)に基づいてART当籤時のランクを決定し、また、2つ目以降のストックについては、図240(O)に示すART当籤時ランク抽籤テーブルを参照してART当籤時のランクを決定する。
[Rank lottery when ART is won]
In the pachi-slot machine 1 of the present embodiment, when the ART lottery is won, a rank lottery is performed. For example, for the first stock of the ART state won in the ART lottery, the main control circuit 90 refers to the ART winning rank lottery table shown in FIGS. 236(A) to 240(N), The rank at the time of ART win is determined based on the internal winning combination (more specifically, the lottery flag) at the time, and for the second and subsequent stocks, the rank lottery at the time of ART win shown in FIG. 240(O) is determined. Refer to the table to determine the rank at the time of ART winning.

ART当籤時のランクは、ART状態の抽籤状態を決定するために参照されることから、ART当籤時に高ランクが決定されている場合には、その後のART状態においてCZゲーム数の上乗せ等が行われ易く、反対にART当籤時に低ランクが決定されている場合には、その後のART状態においてCZゲーム数の上乗せ等が行われ難くなる可能性があり、ART状態中の遊技が画一化してしまうことを防止できる。また、ART当籤時のランクは、ART当籤時の内部当籤役に基づいて決定されることから、CZ中に強い役を契機にART抽籤に当籤した場合には、その後のART状態に期待を持つことができ、遊技の興趣が向上する。 The rank at the time of ART winning is referred to to determine the lottery state in the ART state, so if a high rank is determined at the time of ART winning, the number of CZ games etc. will be added in the subsequent ART state. On the other hand, if a low rank is determined at the time of ART winning, it may be difficult to add the number of CZ games in the subsequent ART state, and the games during the ART state become standardized. You can prevent it from being put away. In addition, the rank at the time of ART winning is determined based on the internal winning hand at the time of ART winning, so if you win the ART lottery due to a strong hand during CZ, you will have expectations for the subsequent ART state. This increases the interest of the game.

また、このART当籤時のランクは、副制御回路200の制御により表示装置11を介して示唆される(図212(C)参照)。具体的には、副制御回路200は、1つ目のストック(すなわち、内部当籤役に基づいてART当籤時のランクが決定されるストック)については、「武器S」「武器A」「武器B」「武器C」「武器D」に応じた映像を表示することで、当該1つ目のストック分のART当籤時のランクを示唆する演出を行う。一方で、2つ目以降のストック分については、副制御回路200は、「武器?」に応じた映像を表示することで、ART当籤時のランクを示唆しない。 Furthermore, the rank at the time of this ART win is suggested via the display device 11 under the control of the sub-control circuit 200 (see FIG. 212(C)). Specifically, for the first stock (that is, the stock whose rank is determined at the time of ART winning based on the internal winning combination), the sub control circuit 200 selects "weapon S," "weapon A," and "weapon B." ” “Weapon C” and “Weapon D” are displayed to provide an effect that suggests the rank of the first stock at the time of winning the ART. On the other hand, for the second and subsequent stocks, the sub-control circuit 200 does not indicate the rank at the time of ART winning by displaying an image corresponding to "Weapon?".

なお、副制御回路200がART当籤時のランクを示唆する又は示唆しない演出を行うタイミングは、主制御回路90がART状態のストックを放出するタイミング(すなわち、付与したART状態のストックに基づき、遊技状態をART状態に移行させるタイミング)である。ここで、CZ中のART抽籤において一度に複数のART状態のストックが付与された場合、主制御回路90は、ART当籤後に遊技状態を一度CZからART状態に移行させることで、1つ目のストックの放出を行い、また、その後、CZの残りゲーム数がなくなったタイミングで、遊技状態をCZからART状態に移行させることで、2つ目のストックを放出する。そのため、副制御回路200は、1つ目のストック分は、ART当籤時に武器ランクに応じた映像を表示することで、ランクを示唆し、2つ目以降のストック分は、CZの残りゲーム数がなくなった時(放出フェーズD)に「武器?」に応じた映像を表示することで、ART当籤時のランクを示唆しない。 The timing at which the sub-control circuit 200 performs an effect that suggests or does not suggest the rank at the time of ART winning is the timing at which the main control circuit 90 releases the stock in the ART state (that is, the timing at which the main control circuit 90 releases the stock in the ART state based on the assigned stock in the ART state). This is the timing for transitioning the state to the ART state. Here, when stocks of multiple ART states are awarded at once in the ART lottery during CZ, the main control circuit 90 once shifts the gaming state from CZ to ART state after the ART winning, so that the first The stock is released, and then, at the timing when there are no more games left in CZ, the game state is shifted from CZ to ART state, and the second stock is released. Therefore, the sub-control circuit 200 indicates the rank for the first stock by displaying an image according to the weapon rank when the ART is won, and for the second and subsequent stocks, it indicates the number of remaining CZ games. By displaying an image corresponding to "Weapon?" when it runs out (discharge phase D), it does not indicate the rank at the time of winning the ART.

また、ART状態のランク(抽籤状態)は、ART当籤時のランク抽籤と、ランク決めART中の昇格抽籤という2段階の抽籤を経て決定される。副制御回路200は、ART当籤時の(仮の)ランクを、武器ランクに応じた映像を表示して示唆する一方で、ART状態中に抽籤状態に応じた演出ステージを用いて演出を行うことで、昇格抽籤後の確定したランク(抽籤状態)を報知する(図212(C)参照)。遊技者にとってみれば、ART状態中の演出ステージから、今回のART状態の有利度合を把握できるため、その後の遊技に対して様々期待を持つことができ、興趣が向上する。 Further, the rank (lottery state) of the ART state is determined through two stages of drawing: a rank drawing at the time of ART winning, and a promotion drawing during the rank determining ART. The sub-control circuit 200 indicates the (provisional) rank at the time of ART winning by displaying an image corresponding to the weapon rank, and at the same time performs a performance using a performance stage corresponding to the lottery state during the ART state. Then, the determined rank (lottery status) after the promotion lottery is notified (see FIG. 212(C)). From the player's point of view, the degree of advantage of the current ART state can be grasped from the production stage during the ART state, so the player can have various expectations for the subsequent game, which increases interest.

[主制御基板及び副制御基板が有する各種機能]
以上のような本実施形態のパチスロ1に特有の制御を実現するために、本実施形態のパチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of the main control board and sub-control board]
In order to realize the control specific to the pachi-slot machine 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-control board) of the pachi-slot machine 1 of this embodiment are installed. The CPU 201) has the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to a start switch 79 and a stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 71 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、ART抽籤を行いART状態に移行するか否かを決定し、ART抽籤に当籤した場合に遊技状態をART状態に移行するため、移行決定手段、有利状態制御手段、特典決定手段及び特典付与手段として機能する。また、主制御基板71は、ART抽籤に当籤した場合にランク抽籤を行い、ART当籤時の内部当籤役から定まる抽籤用フラグに基づきART当籤時のランクを決定するとともに、ランク決めART中に昇格抽籤を行うことでART当籤時のランクからART状態の抽籤状態を決定するため、モード決定手段、モード決定情報決定手段及び特典決定手段(なお、この場合における特典は、ART状態への移行という特典を意味する)として機能する。 In addition, the main control board 71 performs an ART lottery to determine whether or not to transition to the ART state, and in order to transition the gaming state to the ART state if the ART lottery is won, the main control board 71 includes a transition determining means, an advantageous state control means, It functions as a privilege determining means and a privilege granting means. In addition, the main control board 71 performs a rank lottery when the ART lottery is won, determines the rank at the time of the ART win based on the lottery flag determined from the internal winning combination at the time of the ART win, and promotes during the rank determination ART. In order to determine the lottery status of ART state from the rank at the time of ART winning by performing a lottery, there is a mode determining means, a mode determining information determining means, and a benefit determining means (in this case, the benefit is the benefit of transitioning to the ART state). ).

また、主制御基板71は、ART状態中に、ART当籤時のランク(より詳細には、当該ランクから決定される抽籤状態)に基づき、ART状態中にCZゲーム数の上乗せなどの特典を付与するため、特典付与手段として機能する。 In addition, the main control board 71 grants benefits such as an additional number of CZ games during the ART state based on the rank at the time of ART winning (more specifically, the lottery state determined from the rank). Therefore, it functions as a means of awarding benefits.

また、主制御基板71は、ART抽籤に当籤すると、付与するART状態の権利数を決定して、メインRAM103に記憶するとともに、遊技状態をART状態に移行させると、メインRAM103に記憶されているART状態の権利を1つ消し去るため、権利管理手段として機能する。 Furthermore, when the main control board 71 wins the ART lottery, it determines the number of ART state rights to be granted and stores it in the main RAM 103, and when the gaming state is shifted to the ART state, the number of rights is stored in the main RAM 103. It functions as a rights management means to erase one right in the ART state.

また、主制御基板71は、CZ中の遊技を管理してCZの残りゲーム数が0になるとCZを終了することから、高確率状態制御手段及び状態制御手段として機能する。 The main control board 71 also functions as a high-probability state control means and a state control means, since it manages the games during the CZ and ends the CZ when the number of remaining games in the CZ becomes 0.

また、副制御基板200及び表示装置11は、ART当籤時のランクを示唆する演出を行うとともに、一度のART当籤時に複数ストックした場合に、1つ目のストック分のART当籤時のランクは示唆する一方で、2つ目以降のストック分のART当籤時のランクは示唆しないため、演出手段として機能する。 In addition, the sub-control board 200 and the display device 11 perform an effect that suggests the rank at the time of winning the ART, and when multiple stocks are stocked at the time of winning the ART once, the rank at the time of winning the ART for the first stock is indicated. On the other hand, it does not indicate the rank at the time of ART winning for the second and subsequent stocks, so it functions as a presentation means.

[ランク決めART中のランク昇格抽籤]
本実施形態のパチスロ1では、ART状態に移行した最初の遊技(ランク決めART)において、ART当籤時に決定していたランクを昇格して、ART状態中の抽籤状態を決定する。そして、パチスロ1では、ART状態中に、この抽籤状態に応じてCZゲーム数の上乗せやナビ高確ゲーム数を付与するため、抽籤状態に応じてART状態中の遊技性が異なることになる。
[Rank promotion lottery during rank determination ART]
In the pachi-slot machine 1 of this embodiment, in the first game (rank determining ART) after transitioning to the ART state, the rank determined at the time of ART winning is promoted to determine the lottery state during the ART state. In Pachislot 1, the number of CZ games and the number of high-precision navigation games are given during the ART state depending on the lottery state, so the gameplay during the ART state differs depending on the lottery state.

ここで、パチスロ1では、抽籤状態を、ART当籤時のランク抽籤と、ランク決めART中の昇格抽籤という二段階の抽籤を経て決定するため、例えば、ランク抽籤の抽籤結果が好ましくない場合であっても、昇格抽籤の抽籤結果により好ましい結果となることがあり、ART状態中の遊技性を多様化することができる。また、ART当籤時のランク抽籤は、ART当籤時の内部当籤役(より詳細には、内部当籤役から定まる抽籤用フラグ)に基づき行われ、昇格抽籤は、ランク決めART中の内部当籤役(より詳細には、内部当籤役から定まる抽籤用フラグ)に基づき行われるため、例えば、強い役を契機にART抽籤に当籤した場合には、その後のART状態に期待を持てるだけでなく、弱い役を契機にART抽籤に当籤した場合であっても、ランク決めART中に強い役が当籤することでその後のART状態に期待を持てることができ、遊技の興趣が向上する。 Here, in Pachislot 1, the lottery status is determined through two stages of lottery: the rank lottery at the time of ART winning, and the promotion lottery during rank determination ART, so for example, if the lottery result of the rank lottery is unfavorable, However, the lottery result of the promotion lottery may give a favorable result, and the gameplay during the ART state can be diversified. In addition, the rank lottery at the time of ART winning is performed based on the internal winning role (more specifically, the lottery flag determined from the internal winning role) at the time of ART winning, and the promotion lottery is based on the internal winning role ( More specifically, since the lottery is based on the lottery flag determined from the internal winning combination, for example, if you win the ART lottery based on a strong winning combination, you will not only be able to look forward to the subsequent ART state, but also win the weak winning combination. Even if the player wins the ART lottery using this as an opportunity, winning a strong winning combination during the rank determining ART makes it possible to look forward to the subsequent ART state and improves the interest of the game.

また、ART状態中に抽籤状態に基づいてCZゲーム数の上乗せといった特典が付与された場合には、その後、CZとART状態とのループが期待でき、遊技の興趣が更に向上する。 Furthermore, if a bonus such as an additional number of CZ games is given based on the lottery state during the ART state, a loop between the CZ and ART states can be expected thereafter, further increasing the interest of the game.

[主制御基板及び副制御基板が有する各種機能]
以上のような本実施形態のパチスロ1に特有の制御を実現するために、本実施形態のパチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of the main control board and sub-control board]
In order to realize the control specific to the pachi-slot machine 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-control board) of the pachi-slot machine 1 of this embodiment are installed. The CPU 201) has the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to a start switch 79 and a stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 71 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、ART抽籤を行いART状態に移行するか否かを決定し、ART抽籤に当籤した場合に遊技状態をART状態に移行するため、移行決定手段及び有利状態制御手段として機能する。また、主制御基板71は、ART抽籤に当籤した場合にランク抽籤を行い、ART当籤時の内部当籤役から定まる抽籤用フラグに基づきART当籤時のランクを決定するため、モード決定情報決定手段として機能する。 In addition, the main control board 71 performs an ART lottery to determine whether or not to shift to the ART state, and if the ART lottery is won, the gaming state shifts to the ART state. Function. In addition, the main control board 71 performs a rank lottery when the ART lottery is won, and determines the rank at the time of the ART win based on the lottery flag determined from the internal winning combination at the time of the ART win, and thus serves as a mode determination information determining means. Function.

また、主制御基板71は、ランク決めART中に内部当籤役から定まる抽籤用フラグに基づき昇格抽籤を行い、ART当籤時のランクを昇格させてART状態中の抽籤状態を決定するため、モード決定手段として機能する。なお、本実施形態のパチスロ1では、ART状態の最初の1ゲームをランク決めARTとして昇格抽籤を行っているが、これに限られるものではなく、ART抽籤に当籤した遊技よりも後の遊技において昇格抽籤を行うこととしてもよい。 In addition, the main control board 71 performs a promotion lottery based on a lottery flag determined from an internal winning combination during rank determining ART, promotes the rank at the time of ART winning, and determines the lottery state during the ART state, so mode determination is performed. It functions as a means. In addition, in Pachislot 1 of this embodiment, the first game in the ART state is ranked and the promotion lottery is performed as ART, but this is not limited to this, and in games after the game that won the ART lottery. It is also possible to conduct a promotion lottery.

また、主制御基板71は、ART状態中に、昇格抽籤において決定された抽籤状態に基づき、CZゲーム数の上乗せなどの特典を付与するため、特典付与手段として機能する。 Further, the main control board 71 functions as a benefit granting means to grant benefits such as an additional number of CZ games during the ART state based on the lottery state determined in the promotion lottery.

[通常状態中の自力RT5移行時のART抽籤]
本実施形態のパチスロ1では、RT移行図柄に基づきRT状態を移行しており、通常状態中に押し順に正解した場合、通常状態中であっても高RT状態であるRT4状態やRT5状態に移行することがある。例えば、図266(A)に示すようにRT4状態において「3択昇格リプ」が内部当籤役として決定された場合に、当籤した「3択昇格リプ」の押し順に正解すると、略称「強チャンスリプ(RT5移行図柄)」に係る図柄組合せが停止表示され(図205参照)、RT状態がRT4状態からRT5状態に移行する。
[ART lottery when transitioning to RT5 on your own in normal state]
In Pachislot 1 of the present embodiment, the RT state is shifted based on the RT transition symbol, and if the correct answer is given in the pressing order during the normal state, the state shifts to the RT4 state or RT5 state, which is a high RT state even during the normal state. There are things to do. For example, as shown in FIG. 266(A), when "3-choice promotion reply" is determined as the internal winning combination in the RT4 state, if the winning combination of "3-choice promotion reply" is answered correctly in the pressing order, the abbreviation "strong chance reply" is determined as the internal winning combination. (RT5 transition symbol)" is stopped and displayed (see FIG. 205), and the RT state shifts from the RT4 state to the RT5 state.

ここで、図226に示す通常時ART抽籤テーブルを参照すると、略称「強チャンスリプ(RT5移行図柄)」に係る図柄組合せが停止表示されたときの抽籤用フラグ「強チャンスリプ」は、通常時のART抽籤に当籤し易い抽籤用フラグであることが分かる。 Here, referring to the normal time ART lottery table shown in FIG. It can be seen that this is a lottery flag that is easy to win in the ART lottery.

また、RT5状態では、通常時のART抽籤に必ず当籤する抽籤用フラグ「7揃い」「BAR揃い」に対応する「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定される確率が高い(図180参照)。そのため、通常状態中のRT5状態は、通常状態中のRT4状態に比べてART抽籤に当籤する確率が高い状態であるといえる。 In addition, in the RT5 state, "F_7 Rip A", "F_7 Rip B", and "F_BAR Rip", which correspond to the lottery flags "7 set" and "BAR set", which always win in the ART lottery in normal times, are determined as internal winning combinations. There is a high probability that this will occur (see Figure 180). Therefore, it can be said that the RT5 state in the normal state is a state in which the probability of winning the ART lottery is higher than in the RT4 state in the normal state.

また、図266(A)に示すようにRT5状態において「6択転落リプ」が内部当籤役として決定された場合に、当籤した「6択転落リプ」の押し順に不正解すると、略称「小山リプレイ(RT4移行図柄)」に係る図柄組合せが停止表示され、RT状態がRT5状態からRT4状態に移行(転落)してしまうが、当籤した「6択転落リプ」の押し順に正解するとコンビネーション名「C_CUリプ」に係る図柄組合せが停止表示され(図205参照)、結果、RT状態がRT5状態のまま維持される。 In addition, as shown in FIG. 266(A), in the RT5 state, when "6-choice Fallen Reply" is determined as an internal winning combination, if the winning "6-choice Fallen Reply" is answered incorrectly in the pressing order, the abbreviation "Koyama Replay" The symbol combination related to "(RT4 transition symbol)" will be stopped and the RT state will shift (fall) from the RT5 state to the RT4 state, but if the winning "6-choice fall reply" is pressed in the correct order, the combination name "C_CU" will be displayed. The symbol combination related to "Rip" is stopped and displayed (see FIG. 205), and as a result, the RT state is maintained as the RT5 state.

RT状態をRT5状態のまま維持できた場合には、RT5状態中の高確率で当籤するART抽籤をその後も受けることができ好適であるが、RT状態がRT4状態に転落してしまった場合であっても、図223の状態別CZ抽籤テーブルを参照すると、転落時に表示される略称「小山リプレイ」に係る図柄組合せに対応する抽籤用フラグ「弱チャンスリプ」は、RT状態の維持時に表示されるコンビネーション名「C_CUリプ」に係る図柄組合せに対応する「通常リプ」よりも通常時のCZ抽籤に当籤し易い。 If the RT state can be maintained as the RT5 state, it is preferable to continue receiving the ART lottery which has a high probability of winning in the RT5 state, but if the RT state falls to the RT4 state, Even if there is, referring to the CZ lottery table by state in Figure 223, the lottery flag "Weak Chance Rip" corresponding to the symbol combination related to the abbreviation "Koyama Replay" displayed at the time of falling is not displayed when the RT state is maintained. It is easier to win the CZ lottery at normal times than the “normal reply” corresponding to the symbol combination related to the combination name “C_CU reply”.

このように本実施形態のパチスロ1では、RT4状態からRT5状態に移行したタイミング(すなわち、RT5状態の入り口)でART抽籤の当籤に期待を持つことができ、また、RT5状態からRT4状態に転落したタイミング(すなわち、RT5状態の出口)でCZ抽籤の当籤に期待を持つことができる。言い換えると、パチスロ1では、ART抽籤に高確率で当籤するRT5状態への入り口と出口との双方において、特典(ART状態やCZ)の付与が期待できる。 In this way, in Pachislot 1 of the present embodiment, you can expect to win the ART lottery at the timing of transition from the RT4 state to the RT5 state (i.e., at the entrance to the RT5 state), and you can also look forward to winning the ART lottery from the RT5 state to the RT4 state. At this timing (that is, at the exit of the RT5 state), you can expect to win the CZ lottery. In other words, in Pachislot 1, benefits (ART state and CZ) can be expected to be given at both the entrance and exit to the RT5 state, where the ART lottery has a high probability of winning.

なお、本実施形態のパチスロ1では、通常状態中は何らの報知(ナビ)を行わない例を示しているが、通常状態中も所定の報知を行うこととしてもよい。図266(B)は、通常状態中のナビ制御の一例を示す図である。図266(B)に示すように、パチスロ1は、通常状態中のナビ状態として、通常ナビ状態と非ナビ状態とを備えることができる。 In addition, in the pachi-slot machine 1 of this embodiment, an example is shown in which no notification (navigation) is performed during the normal state, but a predetermined notification may also be performed during the normal state. FIG. 266(B) is a diagram illustrating an example of navigation control in a normal state. As shown in FIG. 266(B), the pachislot 1 can include a normal navigation state and a non-navigation state as navigation states in the normal state.

通常ナビ状態とは、一定の範囲で遊技者に対して押し順を報知する状態であり、非ナビ状態とは、何らの報知も行わない状態である。一定の範囲は任意であるが、パチスロ1では、例えば、RT5状態に移行するための「3択昇格リプ」の当籤時に正解の押し順を報知することができる。このようにすることで、通常ナビ状態中は、ART抽籤に高確率で当籤するRT5状態への移行が容易になる。 The normal navigation state is a state in which the pressing order is notified to the player within a certain range, and the non-navigation state is a state in which no notification is made. Although the fixed range is arbitrary, in Pachislot 1, for example, when a "3-choice promotion reply" is won for transitioning to the RT5 state, the correct pressing order can be announced. By doing this, during the normal navigation state, it becomes easy to transition to the RT5 state where the ART lottery is won with a high probability.

また、通常ナビ状態中は、「3択昇格リプ」の当籤時の報知に代えて又は加えて、RT4状態への転落を回避するための「6択転落リプ」の当籤時に正解の押し順を報知することとしてもよい。このようにすることで、通常ナビ状態中は、一度RT5状態に移行できると、その後、RT4状態への転落を回避しつつ、RT5状態のART抽籤を受けることができる。 In addition, during the normal navigation state, instead of or in addition to notifying you when you win the "3-choice promotion reply," you will be notified of the correct press order when you win the "6-choice fall reply" to avoid falling to the RT4 state. It may also be used as a notification. By doing so, once the normal navigation state is in the RT5 state, it is possible to receive the ART lottery in the RT5 state while avoiding falling to the RT4 state.

なお、通常状態中に非ナビ状態から通常ナビ状態に移行させるための方法は任意であり、例えば、抽籤用フラグに基づいて抽籤により決定することとしてもよく、また、RT5状態へ唯一移行することができるRT4状態に移行したタイミングで所定の確率で通常ナビ状態にすることとしてもよい。ここで、図178を参照すると、RT4状態へは、RT2状態中の「6択突入リプ」の当籤時に押し順に正解することで(略称「小山リプレイ」に係る図柄組合せが停止表示され)移行する。そのため、例えば、パチスロ1の主制御回路90は、RT2状態からRT4状態に移行したタイミングで通常ナビ状態に移行するか否かを決定することとしてもよい。 Note that the method for transitioning from the non-navigation state to the normal navigation state during the normal state is arbitrary; for example, it may be determined by a lottery based on a lottery flag, or the only method for transitioning to the RT5 state is The normal navigation state may be set with a predetermined probability at the timing of transition to the RT4 state where the navigation is possible. Here, referring to FIG. 178, the transition to the RT4 state is made by correctly answering in the pressing order when winning the "6-choice rush rep" during the RT2 state (the symbol combination related to the abbreviation "Koyama Replay" is stopped and displayed). . Therefore, for example, the main control circuit 90 of Pachislot 1 may decide whether to transition to the normal navigation state at the timing of transition from the RT2 state to the RT4 state.

また、通常ナビ状態から非ナビ状態に移行させるための方法も任意であり、例えば、抽籤用フラグに基づいて抽籤により決定することとしてもよく、また、通常ナビ状態中の遊技が所定回数行われることを条件に通常ナビ状態から非ナビ状態に移行させることとしてもよく、また、通常ナビ状態中に行った報知の回数が特定回数に達することを条件に通常ナビ状態から非ナビ状態に移行させることとしてもよい。 Further, the method for transitioning from the normal navigation state to the non-navigation state may be arbitrary. For example, it may be determined by a lottery based on a lottery flag, or the game may be played a predetermined number of times during the normal navigation state. It may be possible to transition from the normal navigation state to the non-navigation state on the condition that the navigation state is the same, or to transition from the normal navigation state to the non-navigation state on the condition that the number of notifications performed during the normal navigation state reaches a certain number of times. It may also be a thing.

また、本実施形態のパチスロ1では、「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定されると、停止操作の態様に関わらず略称「7揃いリプ」「BAR揃いリプ」に係る図柄組合せが停止表示される(図205参照)が、これに限られるものではない。すなわち、「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定された場合に、停止操作の態様が予め定められた態様である場合(例えば、押し順に正解すると)略称「7揃いリプ」「BAR揃いリプ」に係る図柄組合せが停止表示され、停止操作の態様が予め定められた態様ではない場合(例えば、押し順に不正解すると)略称「7揃いリプ」「BAR揃いリプ」に係る図柄組合せが停止表示されない(例えば、略称「フェイクリプ」に係る図柄組合せが停止表示される)こととしてもよい。 In addition, in the pachislot 1 of the present embodiment, when "F_7 Rip A", "F_7 Rip B", and "F_BAR Rip" are determined as internal winning combinations, the abbreviations "7 Rip A", "F_7 Rip B", and "F_BAR Rip" are abbreviated as "7 Rip" and "BAR Rip" regardless of the mode of the stop operation. The symbol combinations related to "Reply" are stopped and displayed (see FIG. 205), but are not limited to this. That is, when "F_7 Rip A", "F_7 Rip B", and "F_BAR Rip" are determined as internal winning combinations, and the mode of the stop operation is a predetermined mode (for example, if you answer correctly in the pressing order), the abbreviation " If the symbol combinations related to 7-matching reps and BAR-matching reps are stopped and the mode of the stop operation is not in a predetermined manner (for example, if the pressing order is incorrect), the abbreviations ``7-matching replies'' and ``BAR matching replies'' will be displayed. ” symbol combinations may not be stopped and displayed (for example, the symbol combinations related to the abbreviation “Fake Clip” may be stopped and displayed).

この場合、RT5状態中に「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定されると、リール停止時に抽籤用フラグを決定し、当該抽籤用フラグによりART抽籤を行うことになる。すなわち、主制御回路90は、RT5状態中に「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定された場合、略称「7揃いリプ」「BAR揃いリプ」に係る図柄組合せが停止表示されると、抽籤用フラグ「7揃い」「BAR揃い」に基づいてART抽籤を行う。 In this case, when "F_7 Reply A", "F_7 Reply B", and "F_BAR Reply" are determined as internal winning combinations during the RT5 state, a lottery flag is determined when the reels are stopped, and an ART lottery is performed using the lottery flag. It turns out. That is, when "F_7 Rip A", "F_7 Rip B", and "F_BAR Rip" are determined as internal winning combinations during the RT5 state, the main control circuit 90 controls the symbols related to the abbreviations "Rip with 7" and "Rip with BAR". When the combinations are stopped and displayed, an ART lottery is performed based on the lottery flags "7 sets" and "BAR matches".

また、このように「F_7リプA」「F_7リプB」「F_BARリプ」を押し順役として用いる場合、上述の通常ナビ状態中に正解の押し順を報知することとしてもよい。これにより、通常ナビ状態中は、RT5状態中に高確率でART抽籤に当籤することになるが、非ナビ状態中は、RT5状態中に押し順に正解しないとART抽籤に当籤しなくなり、遊技性が多様化する。 Further, when "F_7 Reply A", "F_7 Reply B", and "F_BAR Reply" are used as the pressing order in this way, the correct pressing order may be notified during the above-mentioned normal navigation state. As a result, during the normal navigation state, you will win the ART lottery with a high probability during the RT5 state, but during the non-navigation state, you will not win the ART lottery unless you answer the presses in the correct order during the RT5 state, which improves the gameplay. becomes more diverse.

なお、本実施形態のパチスロ1では、通常状態中にART抽籤に当籤すると、遊技状態をART前兆に移行し、その後、ART準備中を経て遊技状態をART状態に移行することにしている。この点、RT5状態は、ART状態が行われる高RT状態であるため、RT5状態の入り口である、抽籤用フラグ「強チャンスリプ」に基づく通常時のART抽籤に当籤した場合、又はRT5状態中に抽籤用フラグ「7揃い」「BAR揃い」に基づく通常所のART抽籤に当籤した場合には、ART前兆に移行することなく、ART状態に移行させることとしてもよい。 In the pachi-slot machine 1 of this embodiment, if the player wins the ART lottery during the normal state, the gaming state is shifted to the ART precursor, and then the gaming state is shifted to the ART state through ART preparation. In this regard, the RT5 state is a high RT state in which the ART state is performed, so if you win the normal ART lottery based on the lottery flag "strong chance slip", which is the entrance to the RT5 state, or during the RT5 state. If the normal ART lottery is won based on the lottery flags "7 set" and "BAR set", the state may be shifted to the ART state without shifting to the ART precursor.

[主制御基板及び副制御基板が有する各種機能]
以上のような本実施形態のパチスロ1に特有の制御を実現するために、本実施形態のパチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of the main control board and sub-control board]
In order to realize the control specific to the pachi-slot machine 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-control board) of the pachi-slot machine 1 of this embodiment are installed. The CPU 201) has the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to a start switch 79 and a stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 71 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、RT4状態中に略称「強チャンスリプ(RT5移行図柄)」に係る図柄組合せが停止表示されると、RT状態をRT5状態に移行させ、RT5状態中に略称「小山リプレイ(RT4移行図柄)」に係る図柄組合せが停止表示されると、RT状態をRT4状態に移行させるため、RT移行手段として機能する。 In addition, when the symbol combination related to the abbreviation "strong chance slip (RT5 transition symbol)" is stopped and displayed during the RT4 state, the main control board 71 shifts the RT state to the RT5 state, and during the RT5 state, the abbreviation "Koyama" is displayed. When the symbol combination related to "Replay (RT4 transition symbol)" is stopped and displayed, it functions as an RT transition means in order to transition the RT state to the RT4 state.

また、主制御基板71は、抽籤用フラグに基づきART抽籤やCZ抽籤を行っており、この抽籤に当籤すると、遊技状態をART状態やCZ状態に移行するため、付与決定手段及び特典付与手段として機能する。なお、主制御基板71が行うART抽籤は、「3択昇格リプ」の当籤時に略称「強チャンスリプ」に係る図柄組合せが停止表示されると、所定の確率で当籤し、また、「F_7リプA」「F_7リプB」「F_BARリプ」の当籤時(押し順役として用いる場合には、略称「7揃いリプ」「BAR揃いリプ」に係る図柄組合せの停止表示時)には、必ず当籤する。また、主制御基板71が行うCZ抽籤は、「6択転落リプ」当籤時に略称「小山リプ」に係る図柄組合せが停止表示されると、コンビネーション名「C_CUリプ」に係る図柄組合せが停止表示された場合よりも高い確率で当籤する。 In addition, the main control board 71 performs ART lottery and CZ lottery based on the lottery flag, and when the lottery is won, the gaming state shifts to the ART state or CZ state. Function. In addition, in the ART lottery performed by the main control board 71, if the symbol combination related to the abbreviation "Strong Chance Reply" is stopped and displayed when the "3-choice Promotion Reply" is won, the lottery will be won with a predetermined probability, and "F_7 Reply" will be won with a predetermined probability. When you win A, F_7 Rip B, or F_BAR Rip (when used as a push order, when the symbol combinations related to the abbreviations "7 Rip" and "BAR Rip" are stopped and displayed), you will definitely win. . In addition, in the CZ lottery performed by the main control board 71, when the symbol combination related to the abbreviation "Koyama Rip" is stopped and displayed when "6-choice falling Rip" is won, the symbol combination related to the combination name "C_CU Rip" is stopped and displayed. You have a higher probability of winning than if you did.

また、主制御基板71は、通常状態中に通常ナビ状態に移行するか否かを決定し、通常ナビ状態中は、一定の範囲で押し順を報知するため、報知決定手段、通常時報知制御手段及び報知手段として機能する。なお、押し順の報知は、液晶などのサブ側で制御する装置により行うこともでき、この場合には、副制御基板72も報知手段として機能する。 In addition, the main control board 71 determines whether or not to shift to the normal navigation state during the normal state, and during the normal navigation state, the main control board 71 includes a notification determining means, a normal time notification control, and the like to notify the pressing order within a certain range. It functions as a means and a means of notification. Note that the notification of the pressing order can also be performed by a device controlled on the sub side, such as a liquid crystal, and in this case, the sub control board 72 also functions as a notification means.

[RT3状態への移行を契機としたART状態への移行]
本実施形態のパチスロ1では、RT移行図柄に基づきRT状態を移行しており、RT2状態に略称「弱チェリプ(RT3移行図柄)」に係る図柄組合せが停止表示されると、RT状態がRT3状態に移行し、また、ART状態のセット数のストックという特典が付与される(図209(B-2)参照)。なお、略称「弱チェリプ(RT3移行図柄)」に係る図柄組合せは、「F_弱チェリプ」が内部当籤役として決定された場合に停止表示されるため、RT状態がRT3状態に移行することと、RT2状態中に略称「弱チェリプ(RT3移行図柄)」に係る図柄組合せが停止表示されることと、RT2状態中に「F_弱チェリプ」が内部当籤役として決定されることとは、同じことを意味する。
[Transition to ART state triggered by transition to RT3 state]
In Pachislot 1 of this embodiment, the RT state is transferred based on the RT transfer symbol, and when a symbol combination related to the abbreviation "Weak Cherip (RT3 transfer symbol)" is stopped and displayed in the RT2 state, the RT state is changed to the RT3 state. 209 (B-2)). In addition, the symbol combination related to the abbreviation "Weak Cherip (RT3 transition symbol)" will be stopped and displayed when "F_Weak Cherip" is determined as the internal winning combination, so the RT state will transition to the RT3 state. The symbol combination related to the abbreviation "Weak Cherip (RT3 transition symbol)" is stopped and displayed during the RT2 state, and the fact that "F_Weak Cherip" is determined as an internal winning combination during the RT2 state is the same thing. means.

また、本実施形態では、RT状態がRT3状態に移行することを契機に、必ずART状態のセット数を付与することとしているが、これに限られるものではなく、RT状態がRT3状態に移行した場合に、所定の確率でART状態のセット数を付与することとしてもよい。 Furthermore, in this embodiment, the number of sets of ART states is always assigned when the RT state shifts to the RT3 state, but the number of sets in the ART state is not limited to this. In this case, the number of sets of ART states may be assigned with a predetermined probability.

ここで、RT3状態中は、「F_弱チェリプ」が高確率(18752/65536)で内部当籤役として決定されるため(図180参照)、RT3状態に移行できた場合には略称「弱チェリプ」に係る図柄組合せが頻繁に表示されることになる。遊技者にとってみれば、略称「弱チェリプ」に係る図柄組合せが頻繁に表示されることで、RT3状態中であること、すなわち、ART状態のストックが付与されていることについて期待感を抱くことになる。このように本実施形態のパチスロ1では、「F_弱チェリプ」が連続して内部当籤役として決定されている場合に、ART状態のストックという特典が付与されている期待感を抱くことができる。 Here, during the RT3 state, "F_Weak Cheripu" is determined as the internal winning combination with a high probability (18752/65536) (see Figure 180), so if the transition to the RT3 state is possible, the abbreviation is "Weak Cheripu". Symbol combinations related to this will be displayed frequently. From the player's point of view, the frequent display of symbol combinations related to the abbreviation "Weak Cherip" creates a sense of expectation that the player is in the RT3 state, that is, that the ART state stock is provided. Become. As described above, in the pachislot machine 1 of the present embodiment, when "F_Weak Cheripu" is determined as an internal winning combination consecutively, the player can feel the expectation that the privilege of stocking in the ART state will be granted.

また、パチスロ1では、「F_弱チェリプ」を所定の確率で内部当籤役として決定するものの、略称「弱チェリプ」に係る図柄組合せが停止表示されても、他のRT状態に移行しないRT状態として、RT1状態を有する。ここで、このようなRT1状態を有しない場合、略称「弱チェリプ」に係る図柄組合せが停止表示されると、RT3状態に移行してしまうことになるため、「F_弱チェリプ」が連続して当籤するか否かに関わらず、一度の略称「弱チェリプ」に係る図柄組合せの停止表示から、ART状態のストックという特典が付与されている期待感を抱くことができてしまう。これに対して、略称「弱チェリプ」に係る図柄組合せが停止表示されてもRT3状態に移行しないRT状態を設けることで、「F_弱チェリプ」の連続当籤から初めてRT3状態に滞在中であることを期待できるようになり、結果、「F_弱チェリプ」の連続当籤から初めてART状態のストックという特典が付与されている期待感を抱くことができる。 In addition, in Pachislot 1, "F_Weak Cheripu" is determined as an internal winning combination with a predetermined probability, but even if the symbol combination related to the abbreviation "Weak Cheripu" is stopped and displayed, it is considered as an RT state that does not shift to another RT state. , has RT1 state. Here, if there is no such RT1 state, when the symbol combination related to the abbreviation "Weak Cheripu" is stopped and displayed, it will shift to the RT3 state, so "F_Weak Cheripu" will be continuously displayed. Regardless of whether you win or not, from the first stop display of the symbol combination related to the abbreviation "Weak Cherip", you can feel a sense of anticipation that you are being given the privilege of stocking in the ART state. In contrast, by providing an RT state in which the symbol combination related to the abbreviation "weak cherip" does not shift to the RT3 state even if it is stopped and displayed, it is possible to prevent the user from staying in the RT3 state for the first time after consecutive wins of "F_weak cherip". As a result, after consecutively winning "F_Weak Cheripu", players can feel the anticipation of being granted the privilege of stocking in ART state for the first time.

また、RT3状態への移行を契機に付与される特典は、高RT状態中に行うART状態であるところ、高RT状態中は、略称「弱チェリプ」に係る図柄組合せが停止表示されることになる「F_弱チェリプ」を内部当籤役として決定することがなく(図180参照)、パチスロ1では、高RT状態からRT3状態に移行することがない。これにより、それぞれのRT状態の役割を明確にすることができる。 In addition, the privilege granted upon transition to the RT3 state is the ART state performed during the high RT state, and during the high RT state, the symbol combination related to the abbreviation "Weak Cherip" will be stopped and displayed. "F_Weak Chelip" is not determined as the internal winning combination (see FIG. 180), and in Pachislot 1, there is no transition from the high RT state to the RT3 state. This makes it possible to clarify the role of each RT state.

なお、RT3状態中は、「F_弱チェリプ」が内部当籤役として決定される確率が高いが、RT3状態中の「F_弱チェリプ」当籤に伴う各種の抽籤は、任意に設定することができる。すなわち、RT3状態中の「F_弱チェリプ」の当籤時には、ART抽籤及びCZ抽籤に必ず非当籤(又は抽籤自体を行わない)することとしてもよく、また、RT3状態中であっても「F_弱チェリプ」の当籤時にART抽籤及びCZ抽籤に所定の確率で当籤することとしてもよい。なお、RT3状態中の「F_弱チェリプ」の当籤時におけるART抽籤及びCZ抽籤の当籤確率は、図223に示す状態別CZ抽籤テーブル又は図226に示す通常時ART抽籤テーブルにおける抽籤用フラグ「弱チェリー」に対応する抽籤値を規定することで、任意に設定することができる。 Note that during the RT3 state, there is a high probability that "F_weak cherip" will be determined as the internal winning combination, but various types of drawings associated with the "F_weak cherip" winning during the RT3 state can be arbitrarily set. In other words, when the "F_Weak Cheripu" is won during the RT3 state, the ART lottery and the CZ lottery may always be non-winning (or the lottery itself may not be performed). It is also possible to win the ART lottery and the CZ lottery with a predetermined probability when winning "Chelip". The winning probability of ART lottery and CZ lottery when winning "F_Weak Cheripu" in RT3 state is determined by the lottery flag "Weak" in the state-specific CZ lottery table shown in FIG. 223 or the normal time ART lottery table shown in FIG. 226. By specifying the lottery value corresponding to "cherry", it can be set arbitrarily.

[主制御基板及び副制御基板が有する各種機能]
以上のような本実施形態のパチスロ1に特有の制御を実現するために、本実施形態のパチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of the main control board and sub-control board]
In order to realize the control specific to the pachi-slot machine 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-control board) of the pachi-slot machine 1 of this embodiment are installed. The CPU 201) has the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to a start switch 79 and a stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 71 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、無限RT状態中に略称「弱チェリプ(RT3移行図柄)」に係る図柄組合せが停止表示されると、RT状態をRT3状態に移行させる一方で、有限RT状態中に略称「弱チェリプ(RT3移行図柄)」に係る図柄組合せが停止表示されても、RT状態を移行させずに維持し、また、RT3状態中に20回の遊技が行われると、RT状態をRT3状態からRT0状態に移行させるため、RT移行手段として機能する。 In addition, when the symbol combination related to the abbreviation "Weak Cherip (RT3 transition symbol)" is stopped and displayed during the infinite RT state, the main control board 71 shifts the RT state to the RT3 state, while in the limited RT state. Even if the symbol combination related to the abbreviation "Weak Cherip (RT3 transition symbol)" is stopped and displayed, the RT state is maintained without shifting, and if the game is played 20 times during the RT3 state, the RT state is changed to RT3. In order to transition from the state to the RT0 state, it functions as an RT transition means.

また、主制御基板71は、RT状態がRT3状態に移行すると、ART状態のセット数を付与するとともに、その後、RT状態がRT3状態から高RT状態に移行すると遊技状態をART状態に移行することから、付与決定手段及び特典付与手段として機能する。 Furthermore, when the RT state shifts to the RT3 state, the main control board 71 assigns a set number of ART states, and thereafter, when the RT state shifts from the RT3 state to the high RT state, shifts the gaming state to the ART state. Therefore, it functions as a grant determining means and a privilege granting means.

[押し順ベル当籤時の制御]
本実施形態のパチスロ1では、押し順ベルの当籤時に停止操作の順序(押し順)に応じて有効ライン上に停止表示する図柄組合せを異ならせる。通常のART機では、押し順ベル当籤時の押し順が不正解である場合、何らかの不利益(例えば、RT状態の移行)を受けることになるが、本実施形態のパチスロ1では、押し順が不正解の場合であっても、何らの不利益も受けないことがある。以下、図267~図269を参照して、本実施形態のパチスロ1における押し順ベル当籤時の制御について説明する。
[Control when pressing order bell is won]
In the pachi-slot machine 1 of this embodiment, the symbol combinations that are stopped and displayed on the active line are varied depending on the order of stop operations (press order) when the push order bell is won. In a normal ART machine, if the push order when winning the push order bell is incorrect, you will suffer some kind of disadvantage (for example, transition to RT state), but in Pachislot 1 of this embodiment, the push order is incorrect. Even if you answer incorrectly, you may not suffer any disadvantage. Hereinafter, with reference to FIGS. 267 to 269, control when the push order bell is won in the pachi-slot machine 1 of this embodiment will be described.

なお、以下において「1停ミス」とは、第1停止操作で操作すべきストップボタンの種別を間違えること(言い換えると、1番目の押し順を間違えること)をいい、同様に「2停ミス」は、第2停止操作で操作すべきストップボタンの種別を間違えること(言い換えると、2番目の押し順を間違えること)をいい、また、「3停ミス」は、第3停止操作で操作すべきストップボタンの種別を間違えること(言い換えると、3番目の押し順を間違えること)をいう。また、反対に、第1停止操作で操作すべきストップボタンの種別が正しいこと(言い換えると、1番目の押し順が正しいこと)を、「1停正解」といい、第2停止操作で操作すべきストップボタンの種別が正しいこと(言い換えると、2番目の押し順が正しいこと)を、「2停正解」といい、第3停止操作で操作すべきストップボタンの種別が正しいこと(言い換えると、3番目の押し順が正しいこと)を、「3停正解」という。 In addition, in the following, a "1st stop mistake" refers to making a mistake in the type of stop button to be operated in the first stop operation (in other words, making a mistake in the order in which the first button is pressed), and similarly, a "2nd stop mistake" ``3 stop mistake'' refers to the wrong type of stop button that should be operated in the second stop operation (in other words, the wrong order of pressing the second button), and ``3rd stop mistake'' refers to the wrong type of stop button that should be operated in the 3rd stop operation. This refers to pressing the wrong type of stop button (in other words, pressing the third button in the wrong order). Conversely, if the type of stop button to be operated in the first stop operation is correct (in other words, the first press order is correct), this is called a "1st stop correct answer", and it is said that the type of stop button to be operated in the first stop operation is correct (in other words, the first press order is correct). The fact that the type of stop button to be operated is correct (in other words, the order in which the second button is pressed is correct) is called a "2-stop correct answer", and the fact that the type of stop button to be operated in the third stop operation is correct (in other words, (The third press order is correct) is called "3-stop correct answer".

また、図267において、コンビネーション名「C_TPベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「C_TPベル_01」~「C_TPベル_18」をいい、コンビネーション名「C_CTベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「C_CTベル_01」~「C_CTベル_06」をいい、コンビネーション名「C_CUベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「C_CUベル_01」~「C_CUベル_18」をいい、コンビネーション名「C_BTベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「C_BTベル_01」~「C_BTベル_09」をいい、コンビネーション名「C_CDベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「C_CDベルAAA_01」~「C_CDベルBBB」をいう。 In addition, in FIG. 267, the combination name "C_TP Bell" refers to the combination names "C_TP Bell_01" to "C_TP Bell_18" among the symbol combinations related to the abbreviation "Bell", and the combination name "C_CT Bell" , refers to the combination names "C_CT Bell_01" to "C_CT Bell_06" among the symbol combinations related to the abbreviation "Bell", and the combination name "C_CU Bell" refers to the combination name among the symbol combinations related to the abbreviation "Bell". "C_CU Bell_01" to "C_CU Bell_18", and the combination name "C_BT Bell" refers to the combination names "C_BT Bell_01" to "C_BT Bell_09" among the symbol combinations related to the abbreviation "Bell". The combination name "C_CD Bell" refers to the combination names "C_CD Bell AAA_01" to "C_CD Bell BBB" among the symbol combinations related to the abbreviation "Bell".

また、コンビネーション名「C_左移行役」とは、略称「RT0移行図柄」に係る図柄組合せのうちのコンビネーション名「C_左移行役_01」~「C_左移行役_03」をいい、コンビネーション名「C_中移行役」とは、略称「RT0移行図柄」に係る図柄組合せのうちのコンビネーション名「C_中移行役A_01」~「C_中移行役B_06」をいい、コンビネーション名「C_右移行役」とは、略称「RT0移行図柄」に係る図柄組合せのうちのコンビネーション名「C_右移行役_01」~「C_右移行役_06」をいう。 In addition, the combination name "C_left transition symbol" refers to the combination names "C_left transition symbol_01" to "C_left transition symbol_03" among the symbol combinations related to the abbreviation "RT0 transition symbol", and the combination name "C_ "Medium Transition Role" refers to the combination names "C_Medium Transition Role A_01" to "C_Medium Transition Role B_06" among the symbol combinations related to the abbreviation "RT0 Transition Symbol", and the combination name "C_Right Transition Role" is , abbreviated as "RT0 transition symbol" combination names "C_Right transition symbol_01" to "C_Right transition symbol_06".

また、コンビネーション名「R_3rd移行」とは、略称「RT2移行図柄」に係る図柄組合せのうちのコンビネーション名「R_3rd移行_01」~「R_3rd移行_18」をいい、コンビネーション名「R_2nd移行」とは、略称「RT2移行図柄」に係る図柄組合せのうちのコンビネーション名「R_2nd移行_01」~「R_2nd移行_09」をいい、コンビネーション名「R_1st移行」とは、略称「RT2移行図柄」に係る図柄組合せのうちのコンビネーション名「R_1st移行_01」~「R_1st移行_18」をいう(図197~図204参照)。 In addition, the combination name "R_3rd transition" refers to the combination names "R_3rd transition_01" to "R_3rd transition_18" among the symbol combinations related to the abbreviation "RT2 transition symbol", and the combination name "R_2nd transition" is the abbreviation The combination name "R_2nd transition_01" to "R_2nd transition_09" among the symbol combinations related to "RT2 transition symbols", and the combination name "R_1st transition" refers to the symbol combinations related to "RT2 transition symbols". The combination names are "R_1st transition_01" to "R_1st transition_18" (see FIGS. 197 to 204).

図267は、押し順ベル当籤時の押し順と停止表示される図柄組合せとの対応関係を示す図である。図267に示すように、内部当籤役「押し順ベル(「F_123ベルA」~「F_321ベルB」)」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、コンビネーション名「C_TPベル」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 FIG. 267 is a diagram showing the correspondence between the push order and the symbol combinations that are stopped and displayed when the push order bell is won. As shown in Figure 267, for the internal winning combination "Press Order Bell ("F_123 Bell A" to "F_321 Bell B")", the symbol combinations displayed differ depending on the push order, and if the push order is correct, , any of the displayable symbol combinations shown in FIGS. 183 to 196 among the symbol combinations related to the combination name "C_TP Bell" is displayed along the active line.

一方、押し順が正解でない場合には、押し順を間違えた順番に応じて停止表示される図柄組合せが異なり、1停ミス時には、コンビネーション名「C_CDベル」又は略称「RT2移行図柄(「R_3rd移行」「R_2nd移行」「R_1st移行」)」に係る図柄組合せのうちの、図267に示す図柄組合せが停止表示される。例えば、内部当籤役が「F_123ベルA」~「F_132ベルB」である場合、1番目の正解の押し順は、左であるため、押し順が「123」「132」であるときは1停正解となり、押し順が「213」「231」「312」「321」であるときは1停ミスとなる。 On the other hand, if the pressing order is not correct, the symbol combination that is stopped and displayed will be different depending on the order in which the pressing order is incorrect, and if there is a mistake in the first stop, the combination name "C_CD Bell" or the abbreviation "RT2 transition symbol ("R_3rd transition symbol") will be displayed. ”, “R_2nd transition”, “R_1st transition”)”, the symbol combination shown in FIG. 267 is stopped and displayed. For example, if the internal winning combination is "F_123 Bell A" to "F_132 Bell B", the first correct answer is on the left, so if the push order is "123" and "132", the first correct answer is "123" and "132". If the answer is correct and the pressing order is "213," "231," "312," and "321," it will be a one-stop error.

また、2停ミス時には、略称「RT0移行図柄(「C_左移行役」「C_中移行役」「C_右移行役」)」に係る図柄組合せのうちの、図267に示す図柄組合せが停止表示される。例えば、内部当籤役が「F_123ベルA」「F_123ベルB」である場合、2番目の正解の押し順は、中であるため、押し順が「123」であるときは2停正解となり、押し順が「132」であるときは2停ミスとなり、押し順が「213」「231」「312」「321」であるときは1停ミスとなる。 In addition, when there is a 2-stop miss, the symbol combination shown in FIG. 267 among the symbol combinations related to the abbreviation "RT0 transition symbol ('C_Left Transition Role', 'C_Medium Transition Role', 'C_Right Transition Role')" is stopped and displayed. be done. For example, if the internal winning combination is "F_123 Bell A" and "F_123 Bell B", the second correct press order is middle, so if the press order is "123", it is a 2-stop correct answer, and the press When the pressing order is "132", a two-stop error occurs, and when the pressing order is "213", "231", "312", and "321", a one-stop error occurs.

このように本実施形態のパチスロ1では、押し順ベル当籤時の押し順に不正解の場合、1停ミス時には、コンビネーション名「C_CDベル」又は略称「RT2移行図柄」に係る図柄組合せが停止表示され、また、2停ミス時には、略称「RT0移行図柄」に係る図柄組合せが停止表示される。なお、コンビネーション名「C_CDベル」は、RT移行図柄ではないため、本実施形態のパチスロ1では、押し順不正解時であってもRT状態が移行しないことがある。また、略称「RT2移行図柄」と略称「RT0移行図柄」とでは、移行先のRT状態が異なるため、本実施形態のパチスロ1では、押し順不正解時の移行先のRT状態が異なることになる。一方で、略称「ベル」は、RT移行図柄ではないため、略称「ベル」に係る図柄組合せが停止表示されてもRT状態は移行しない(すなわち、主制御回路90は、RT状態を現在のRT状態のまま維持する)。 In this way, in Pachislot 1 of the present embodiment, if the push order is incorrect when the push order bell is won, the symbol combination related to the combination name "C_CD Bell" or the abbreviation "RT2 transition symbol" is stopped and displayed when one stop is missed. In addition, when there is a 2-stop miss, the symbol combination related to the abbreviation "RT0 transition symbol" is stopped and displayed. In addition, since the combination name "C_CD Bell" is not a symbol to be transferred to RT, in the pachislot machine 1 of this embodiment, the RT state may not be transferred even if the pressing order is incorrect. In addition, since the RT state of the transition destination is different between the abbreviation "RT2 transition symbol" and the abbreviation "RT0 transition symbol," in Pachislot 1 of this embodiment, the RT state of the transition destination is different when the pressing order is incorrect. Become. On the other hand, since the abbreviation "Bell" is not a RT transition symbol, the RT state does not shift even if the symbol combination related to the abbreviation "Bell" is stopped and displayed (that is, the main control circuit 90 changes the RT state to the current RT (maintain as is).

また、1停ミス時には、コンビネーション名「C_CDベル」又は略称「RT2移行図柄」に係る図柄組合せが停止表示されることになるが、本実施形態のパチスロ1では、停止操作のタイミングに応じて停止表示する図柄組合せを異ならせている。ここで、図267を参照すると、パチスロ1では、4つの押し順ベルを1つのグループにしていることが分かる。具体的には、パチスロ1では、「F_123ベルA」「F_123ベルB」「F_132ベルA」「F_132ベルB」を1番目の正解の押し順が左である押し順ベルのグループとし、同様に、「F_213ベルA」「F_213ベルB」「F_231ベルA」「F_231ベルB」を1番目の正解の押し順が中である押し順ベルのグループとし、「F_312ベルA」「F_312ベルB」「F_321ベルA」「F_321ベルB」を1番目の正解の押し順が右である押し順ベルのグループとしている。 In addition, in the case of a 1-stop miss, the symbol combination related to the combination name "C_CD Bell" or the abbreviation "RT2 transition symbol" will be stopped and displayed, but in Pachislot 1 of this embodiment, the symbol combination will be stopped according to the timing of the stop operation. Different combinations of symbols are displayed. Here, referring to FIG. 267, it can be seen that in Pachislot 1, four push order bells are grouped into one group. Specifically, in Pachislot 1, "F_123 Bell A", "F_123 Bell B", "F_132 Bell A", and "F_132 Bell B" are the group of push order bells whose first correct push order is left, and similarly. , "F_213 Bell A", "F_213 Bell B", "F_231 Bell A", "F_231 Bell B" are a group of press order bells whose first correct answer is in the middle, and "F_312 Bell A" and "F_312 Bell B" "F_321 Bell A" and "F_321 Bell B" are a group of bells in which the first correct answer is right.

パチスロ1では、これら4つの押し順ベルのそれぞれにおいて、1停ミス時にコンビネーション名「C_CDベル」に係る図柄組合せが停止表示されることになる停止操作のタイミングを異ならせている。一例として、「F_123ベルA」~「F_132ベルB」のグループにおける1停ミス時の停止制御について説明すると、内部当籤役が「F_123ベルA」である場合、有効ライン上に図柄位置「0」~「4」の図柄が位置しているタイミングで停止操作が行われるとコンビネーション名「C_CDベル」に係る図柄組合せが停止表示され、有効ライン上に図柄位置「5」~「20」の図柄が位置しているタイミングで停止操作が行われると略称「RT2移行図柄」が停止表示される。また、内部当籤役が「F_123ベルB」である場合、有効ライン上に図柄位置「5」~「9」の図柄が位置しているタイミングで停止操作が行われるとコンビネーション名「C_CDベル」に係る図柄組合せが停止表示され、有効ライン上に図柄位置「0」~「4」「10」~「20」の図柄が位置しているタイミングで停止操作が行われると略称「RT2移行図柄」が停止表示される。 In Pachislot 1, for each of these four push order bells, the timing of the stop operation that causes the symbol combination related to the combination name "C_CD Bell" to be stopped and displayed when one stop is missed is made different. As an example, to explain the stop control in case of one stop miss in the group "F_123 Bell A" to "F_132 Bell B", if the internal winning combination is "F_123 Bell A", the symbol position "0" is on the active line. ~If the stop operation is performed at the timing when the symbol "4" is located, the symbol combination related to the combination name "C_CD Bell" will be stopped and displayed, and the symbols at symbol positions "5" to "20" will be displayed on the active line. When the stop operation is performed at the timing when the symbol is located, the abbreviation "RT2 transition symbol" is stopped and displayed. In addition, if the internal winning combination is "F_123 Bell B", if the stop operation is performed at the timing when symbols at symbol positions "5" to "9" are located on the active line, the combination name will be changed to "C_CD Bell". When such a symbol combination is stopped and displayed and the stop operation is performed at the timing when symbols at symbol positions "0" to "4" "10" to "20" are located on the active line, the abbreviation "RT2 transition symbol" will be displayed. Stop display.

また、内部当籤役が「F_132ベルA」である場合、有効ライン上に図柄位置「10」~「14」の図柄が位置しているタイミングで停止操作が行われるとコンビネーション名「C_CDベル」に係る図柄組合せが停止表示され、有効ライン上に図柄位置「0」~「9」「15」~「20」の図柄が位置しているタイミングで停止操作が行われると略称「RT2移行図柄」が停止表示される。また、内部当籤役が「F_132ベルB」である場合、有効ライン上に図柄位置「15」~「20」の図柄が位置しているタイミングで停止操作が行われるとコンビネーション名「C_CDベル」に係る図柄組合せが停止表示され、有効ライン上に図柄位置「0」~「14」の図柄が位置しているタイミングで停止操作が行われると略称「RT2移行図柄」が停止表示される。 In addition, when the internal winning combination is "F_132 Bell A", if the stop operation is performed at the timing when symbols at symbol positions "10" to "14" are located on the active line, the combination name will be changed to "C_CD Bell". When such a symbol combination is stopped and displayed and the stop operation is performed at the timing when symbols at symbol positions "0" to "9" and "15" to "20" are located on the active line, the abbreviation "RT2 transition symbol" will be displayed. Stop display. In addition, when the internal winning combination is "F_132 Bell B", if the stop operation is performed at the timing when symbols at symbol positions "15" to "20" are located on the active line, the combination name will be changed to "C_CD Bell". Such a symbol combination is stopped and displayed, and when a stop operation is performed at a timing when symbols at symbol positions "0" to "14" are located on the active line, an abbreviated "RT2 transition symbol" is stopped and displayed.

このようにすることで、本実施形態のパチスロ1では、1停ミス時であって4分の1の確率でRT状態が移行しないコンビネーション名「C_CDベル」に係る図柄組合せを停止表示することができる。 By doing so, in Pachislot 1 of the present embodiment, it is possible to stop display the symbol combination related to the combination name "C_CD Bell" in which the RT state does not shift with a 1/4 probability when there is a one-stop miss. can.

ここで、押し順ベル当籤時に表示される図柄組合せとRT制御の概念図を図268及び図269に示す。図268(A)は、本実施形態のパチスロ1における押し順ベル当籤時に表示される図柄組合せとRT制御を示し、図268(B)~図269(D)は、変形例に係るパチスロ1における押し順ベル当籤時に表示される図柄組合せとRT制御を示す。 Here, conceptual diagrams of the symbol combinations displayed when the push order bell is won and the RT control are shown in FIGS. 268 and 269. FIG. 268(A) shows the symbol combination and RT control displayed when the push order bell is won in the pachislot 1 according to the present embodiment, and FIGS. 268(B) to 269(D) show the RT control in the pachislot 1 according to the modification. The symbol combination and RT control displayed when the push order bell is won is shown.

図268(A)に示すように、本実施形態のパチスロ1において、主制御回路90は、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出す。また、主制御回路90は、1停ミス時は、停止操作のタイミングに応じて図柄組合せを異ならせ、4分の1の確率でコンビネーション名「C_CDベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出し、4分の3の確率で略称「RT2移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT2状態に移行する。また、主制御回路90は、2停ミス時は、停止操作のタイミングに関わらず略称「RT0移行図柄」に係る図柄組合せが停止表示されるように製紙制御を行い、結果、RT状態をRT0状態に移行する。 As shown in FIG. 268(A), in the pachislot machine 1 of this embodiment, the main control circuit 90 performs stop control so that the symbol combination related to the abbreviation "Bell" is stopped and displayed when the push order is correct, and the result is , pays out 8 medals. In addition, the main control circuit 90 changes the symbol combination depending on the timing of the stop operation when one stop error occurs, so that the symbol combination related to the combination name "C_CD Bell" will be stopped and displayed with a 1/4 probability. As a result, 8 medals are paid out, and the stop control is performed so that the symbol combination related to the abbreviated "RT2 transition symbol" is stopped and displayed with a probability of 3/4, and as a result, the RT state is changed to RT2. transition to state. In addition, when there is a 2-stop error, the main control circuit 90 performs paper manufacturing control so that the symbol combination related to the abbreviation "RT0 transition symbol" is stopped and displayed regardless of the timing of the stop operation, and as a result, the RT state is changed to the RT0 state. to move to.

なお、本実施形態のパチスロ1(以下に説明する別例のパチスロ1も同様)では、押し順不正解時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせる場合に、4分の1の確率を採用しているが、4分の1に限られるものではなく、グループ化する押し順ベルの数を任意に設定することで、2分の1、3分の1又は5分の1等の任意の確率を採用することができる。 In addition, in the pachislot 1 of this embodiment (the same applies to the pachislot 1 of another example described below), when changing the symbol combination that is stopped and displayed according to the timing of the stop operation when the pressing order is incorrect, Although the probability of 1 is adopted, it is not limited to 1/4, and by setting the number of pressed order bells to be grouped arbitrarily, it can be set to 1/2, 1/3, or 5/5. Any probability such as 1 can be adopted.

また、本実施形態のパチスロ1(以下に説明する別例のパチスロ1も同様)では、1停ミス時と2停ミス時とを比較した停止制御の例について説明しているが、これに限られるものではなく、1停ミス時と3停ミス時とを比較することとしてもよく、また、2停ミス時と3停ミス時とを比較することとしてもよく、また、停止対象のリールの数が4つ以上である場合には、更に任意の順序を比較することとしてもよい。また、比較する順序も2つに限るものではなく、3つ以上の順序を比較して停止制御を行うこととしてもよい。すなわち、パチスロ1では、所定番目の押し順の正否と所定番目よりも後の特定番目の押し順の正否とを比較して停止制御を行うものである。 Furthermore, in the pachi-slot machine 1 of the present embodiment (the same applies to the pachi-slot machine 1 of another example described below), an example of stop control is explained comparing the case where the first stop is missed and the case where the second stop is missed. It is also possible to compare when a 1-stop miss occurs and when a 3-stop miss occurs, or when a 2-stop miss occurs and when a 3-stop miss occurs. If the number is four or more, the comparison may be performed in any order. Further, the order of comparison is not limited to two, and stop control may be performed by comparing three or more orders. That is, in the pachi-slot machine 1, stop control is performed by comparing the correctness of the pressing order of a predetermined number with the correctness of the pressing order of a specific number after the predetermined number.

また、本実施形態のパチスロ1(以下に説明する別例のパチスロ1も同様)では、1停ミス時はRT2状態に移行し、2停ミス時はRT0状態に移行するというように、1停ミス時と2停ミス時とで移行するRT状態を異ならせているが、移行先のRT状態は任意に設定することができる。また、移行先のRT状態は、必ずしも異なるRT状態である必要もなく、同じRT状態であってもよい。 In addition, in the pachislot 1 of this embodiment (the same applies to the pachislot 1 of another example described below), when the first stop is missed, the state is shifted to the RT2 state, and when the second stop is missed, the state is shifted to the RT0 state. Although the RT state to which the system is transferred is different depending on whether there is a miss or a two-stop miss, the destination RT state can be set arbitrarily. Moreover, the RT state of the transition destination does not necessarily have to be a different RT state, and may be the same RT state.

また、本実施形態のパチスロ1(以下に説明する別例のパチスロ1も同様)では、押し順不正解時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせている。ここで、上述の例では、停止操作のタイミングを参照する対象となる停止操作の種別を省略しているが、パチスロ1では、任意の順序の停止操作のタイミングを参照して、上述の停止制御を行うことができる。 Furthermore, in the pachi-slot machine 1 of this embodiment (the same applies to the pachi-slot machine machine 1 of another example described below), the symbol combinations that are stopped and displayed are different depending on the timing of the stop operation when the push order is incorrect. Here, in the above example, the type of stop operation to which the timing of the stop operation is referred is omitted, but in Pachislot 1, the timing of the stop operation in any order is referred to and the above-mentioned stop control is performed. It can be performed.

例えば、本実施形態のパチスロ1のように、1停ミス時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせる場合、押し順をミスした第1停止操作のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよく、また、押し順をミスした第1停止操作よりも後の第2停止操作(又は第3停止操作)のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよい。また、後述するように、2停ミス時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせる場合には、押し順をミスした第2停止操作のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよく、また、押し順をミスした第2停止操作よりも後の第3停止操作のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよい。 For example, as in Pachislot 1 of the present embodiment, when the symbol combinations that are stopped and displayed are different depending on the timing of the stop operation when the first stop is missed, the stop display is changed depending on the timing of the first stop operation that is made in the wrong order. The symbol combinations that are displayed may be different, and the symbol combinations that are stopped and displayed may be changed depending on the timing of the second stop operation (or third stop operation) after the first stop operation that was pressed in the wrong order. It is also possible to make them different. In addition, as will be described later, if the combination of symbols that are stopped and displayed is different depending on the timing of the stop operation when the second stop is missed, the symbols that are stopped and displayed are different depending on the timing of the second stop operation when the pressing order is incorrect. The combinations may be made different, or the symbol combinations that are stopped and displayed may be made different depending on the timing of the third stop operation that is later than the second stop operation in which the pressing order is incorrect.

続いて、押し順ベル当籤時の制御の別例について説明する。本実施形態のパチスロ1では、上述のように1停ミス時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせ、2停ミス時には停止操作のタイミングに関わらず同じ図柄組合せを停止表示させている。この点、図268(B)に示す別例1のように、1停ミス時には停止操作のタイミングに関わらず同じ図柄組合せを停止表示させ、2停ミス時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよい。 Next, another example of control when the push order bell is won will be explained. In Pachislot 1 of the present embodiment, as described above, the symbol combinations that are stopped and displayed are different depending on the timing of the stop operation when the first stop is missed, and the same symbol combination is stopped and displayed when the second stop is miss regardless of the timing of the stop operation. I'm letting you do it. In this regard, as in the example 1 shown in FIG. 268(B), when a 1-stop miss occurs, the same symbol combination is stopped and displayed regardless of the timing of the stop operation, and when a 2-stop miss occurs, the same symbol combination is stopped and displayed according to the timing of the stop operation. It is also possible to use different symbol combinations.

図267と考え方は同じであるため図示は省略するが、この別例1では、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示され、また、1停ミス時には、略称「RT0移行図柄」に係る図柄組合せが停止表示され、また、2停ミス時には停止操作のタイミングに応じて略称「ベル」又は略称「RT2移行図柄」に係る図柄組合せが停止表示される。 Although the illustration is omitted because the concept is the same as that in Fig. 267, in this alternative example 1, when the pressing order is correct, the symbol combination related to the abbreviation "Bell" is stopped and displayed, and when there is a mistake by one stop, the symbol combination related to the abbreviation "RT0 transition" is displayed. The symbol combination related to "Symbol" is stopped and displayed, and when a 2-stop miss occurs, the symbol combination related to the abbreviation "Bell" or the abbreviation "RT2 transition symbol" is stopped and displayed depending on the timing of the stop operation.

ここで、図268(B)に示すように、この別例1では、2停ミス時に停止表示される図柄組合せを異ならせるために、押し順ベルとして「F_123ベルC」「F_123ベルD」等を新たに追加して、それぞれの押し順毎に対応する押し順ベルを4つ設ける。そして、この4つの押し順ベル「F_123ベルA」「F_123ベルB」「F_123ベルC」「F_123ベルD」を1つのグループにしている。 Here, as shown in FIG. 268(B), in this alternative example 1, in order to change the symbol combinations that are stopped and displayed when there is a 2-stop error, the order of the bells to be pressed is "F_123 Bell C", "F_123 Bell D", etc. is newly added, and four corresponding push order bells are provided for each push order. These four bells in order of pressing, "F_123 Bell A", "F_123 Bell B", "F_123 Bell C", and "F_123 Bell D" are made into one group.

押し順ベル「F_123ベルA」~「F_123ベルD」では、押し順「132」の場合に2停ミスとなり、押し順「213」「231」「312」「321」の場合に1停ミスとなるため、上述のように押し順「132」の場合の停止制御を押し順ベル「F_123ベルA」~「F_123ベルD」において異ならせることで、2停ミス時に4分の1の確率で略称「ベル」に係る図柄組合せが停止表示され、4分の3の確率で略称「RT2移行図柄」に係る図柄組合せが停止表示されるように制御することができる。 For the push order bells "F_123 Bell A" to "F_123 Bell D", if the push order is "132", it will be a 2-stop mistake, and if the push order is "213", "231", "312", "321", it will be a 1-stop mistake. Therefore, by making the stop control in the case of push order "132" different for push order bells "F_123 Bell A" to "F_123 Bell D" as described above, there is a 1/4 probability that the abbreviation will be changed when two stops are missed. Control can be performed such that the symbol combination related to "Bell" is stopped and displayed, and the symbol combination related to the abbreviated "RT2 transition symbol" is stopped and displayed with a three-quarter probability.

図268(B)に示すように、別例1の停止制御によると、主制御回路90は、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出す。また、主制御回路90は、1停ミス時は、停止操作のタイミングに関わらず略称「RT0移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT0状態に移行する。また、主制御回路90は、2停ミス時は、停止操作のタイミングに応じて図柄組合せを異ならせ、4分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出し、4分の3の確率で略称「RT2移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT2状態に移行する。 As shown in FIG. 268(B), according to the stop control of another example 1, the main control circuit 90 performs stop control so that when the pressing order is correct, the symbol combination related to the abbreviation "bell" is stopped and displayed, As a result, 8 medals are paid out. In addition, when one stop error occurs, the main control circuit 90 performs stop control so that the symbol combination related to the abbreviation "RT0 transition symbol" is stopped and displayed regardless of the timing of the stop operation, and as a result, the RT state is changed to the RT0 state. to move to. In addition, the main control circuit 90 changes the symbol combination depending on the timing of the stop operation when there is a 2-stop error, and stops the symbol combination so that the symbol combination related to the abbreviation "Bell" will be stopped and displayed with a 1/4 probability. As a result, 8 medals are paid out, and the stop control is performed so that the symbol combination related to the abbreviated "RT2 transition symbol" is stopped and displayed with a probability of 3/4, and as a result, the RT state changes to the RT2 state. Transition.

続いて、押し順ベル当籤時の制御の別例2について説明する。本実施形態のパチスロ1及び別例1のパチスロ1では、1停ミス時又は2停ミス時の何れか一方に限り、停止操作のタイミングに応じて停止表示される図柄組合せを異ならせ、もう一方は、停止操作のタイミングに関わらず同じ図柄組合せを停止表示させている。この点、図269(C)に示す別例2では、1停ミス時も2停ミス時も停止操作のタイミングに応じて停止表示される図柄組合せを異ならせる。 Next, another example 2 of control when the push order bell is won will be explained. In the pachislot 1 of the present embodiment and the pachislot 1 of another example 1, the combination of symbols that are stopped and displayed is different depending on the timing of the stop operation only when there is a 1st stop miss or a 2nd stop miss, and when the other stop is missed, the combination of symbols that are stopped and displayed is different. The same symbol combination is stopped and displayed regardless of the timing of the stop operation. In this respect, in another example 2 shown in FIG. 269(C), the symbol combinations that are stopped and displayed are different depending on the timing of the stop operation, whether it is a 1-stop error or a 2-stop error.

基本的な考え方は本実施形態のパチスロ1及び別例のパチスロ1と同じであるため詳細な説明は説明する。
図269(C)に示すように、別例2の停止制御によると、主制御回路90は、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出す。また、主制御回路90は、1停ミス時は停止操作のタイミングに応じて図柄組合せを異ならせ、4分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出し、4分の3の確率で略称「RT0移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT0状態に移行する。また、主制御回路90は、2停ミス時も停止操作のタイミングに応じて図柄組合せを異ならせ、4分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出し、4分の3の確率で略称「RT2移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT2状態に移行する。
The basic idea is the same as the pachi-slot machine 1 of this embodiment and the pachi-slot machine 1 of another example, so a detailed explanation will be given.
As shown in FIG. 269(C), according to the stop control of another example 2, the main control circuit 90 performs stop control so that the symbol combination related to the abbreviation "bell" is stopped and displayed when the push order is correct, As a result, 8 medals are paid out. In addition, the main control circuit 90 controls the stop so that the symbol combination related to the abbreviation "Bell" is stopped and displayed with a 1/4 probability by changing the symbol combination depending on the timing of the stop operation when one stop is missed. As a result, 8 medals are paid out, and a stop control is performed so that the symbol combination related to the abbreviated "RT0 transition symbol" is stopped and displayed with a probability of 3/4, and as a result, the RT state is shifted to the RT0 state. do. In addition, the main control circuit 90 controls the stop so that the symbol combination related to the abbreviation "Bell" will be stopped and displayed with a 1/4 probability by changing the symbol combination depending on the timing of the stop operation even when there is a 2-stop mistake. As a result, 8 medals are paid out, and a stop control is performed so that the symbol combination related to the abbreviated "RT2 transition symbol" is stopped and displayed with a probability of 3/4, and as a result, the RT state is transferred to the RT2 state. do.

なお、別例2では、1停ミス時と2停ミス時の双方において、4分の1の確率で略称「ベル」に係る図柄組合せを停止表示させることとしているが、1停ミス時に略称「ベル」に係る図柄組合せを停止表示可能な確率(すなわち、1停ミス時に略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミング)と、2停ミス時に略称「ベル」に係る図柄組合せを停止表示可能な確率(すなわち、2停ミス時に略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミング)とを異ならせることとしてもよい。 In addition, in another example 2, the symbol combination related to the abbreviation "Bell" is stopped and displayed with a 1/4 probability both when the 1st stop is missed and when the 2nd stop is missed, but when the 1st stop is missed, the symbol combination related to the abbreviation "Bell" is displayed. The probability that the symbol combination related to "Bell" can be stopped and displayed (that is, the timing of the stop operation required to stop and display the symbol combination related to the abbreviation "Bell" when the first stop is missed) and the probability that the symbol combination related to the abbreviation "Bell" can be stopped and displayed when the second stop is missed is The probability of being able to stop and display the symbol combination related to "" (i.e., the timing of the stop operation required to stop and display the symbol combination related to the abbreviation "Bell" when there is a 2-stop mistake) may be made different.

続いて、押し順ベル当籤時の制御の別例3について説明する。第2停止操作で操作すべきストップボタンの種別を間違えた場合(2停ミス)や、第3停止操作で操作すべきストップボタンの種別を間違えた場合(3停ミス)、それ以前の停止操作の順序は正しいこともあれば、それ以前の停止操作の順序も間違っていることもある。例えば、正解の押し順が「123」である場合、第2停止操作で操作すべきストップボタンの種別が中のストップボタン17C以外のストップボタンである場合に2停ミスとなるため、押し順「132」「213」「231」「312」の何れも2停ミスとなる。このうち押し順「132」は、第1停止操作で操作すべきストップボタンの種別は正しく、また、それ以外の押し順「213」「231」「312」は、第1停止操作及び第2停止操作のいずれも操作すべきストップボタンの種別が正しくない。 Next, another example 3 of control when the push order bell is won will be explained. If you make a mistake in the type of stop button that should be operated in the second stop operation (2-stop mistake), or if you make a mistake in the type of stop button that should be operated in the 3rd stop operation (3-stop mistake), or in the previous stop operation may be in the correct order, or the previous stop operations may also be in the wrong order. For example, if the correct pressing order is "123", if the type of stop button to be operated in the second stop operation is a stop button other than the middle stop button 17C, a second stop error will occur, so the pressing order will be "123". 132,” “213,” “231,” and “312” all result in two-stop errors. Among them, the push order "132" is the correct type of stop button to be operated in the first stop operation, and the other push orders "213", "231", and "312" are the first stop button and the second stop button. The type of stop button to be operated for any of the operations is incorrect.

別例3では、2停ミス時の第1停止操作の種別に応じて停止制御を異ならせる制御について説明する。なお、別例3では、2停ミス時に着目して例示しているが、これに限られるものではなく、所定番目の押し順よりも後の特定番目の押し順不正解時における、所定番目の押し順の正否に応じて停止制御を異ならせることを含むものである。 In another example 3, a control will be described in which the stop control is varied depending on the type of the first stop operation when a second stop error occurs. In addition, in another example 3, an example is given focusing on the case of a 2-stop mistake, but the example is not limited to this, and the example is not limited to this. This includes varying the stop control depending on whether the pressing order is correct or incorrect.

基本的な考え方は本実施形態のパチスロ1及び別例のパチスロ1と同じであるため詳細な説明は説明する。
図269(D)に示すように、別例3の停止制御によると、主制御回路90は、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出す。また、主制御回路90は、1停ミス、かつ、2停ミス時(すなわち、正解の押し順「123」に対する押し順「213」「231」「312」)は停止操作のタイミングに応じて図柄組合せを異ならせ、4分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出し、4分の3の確率で略称「RT0移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT0状態に移行する。また、主制御回路90は、1停正解、かつ、2停ミス時(すなわち、正解の押し順「123」に対する押し順「132」)も停止操作のタイミングに応じて図柄組合せを異ならせ、2分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出し、2分の1の確率で略称「RT2移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT2状態に移行する。また、主制御回路90は、1停ミス、かつ、2停正解時(すなわち、正解の押し順「123」に対する押し順「321」)は、停止操作のタイミングに関わらず略称「1枚出目」に係る図柄組合せが停止表示されるように停止制御を行い、結果、1枚のメダルを払い出す。
The basic idea is the same as the pachi-slot machine 1 of this embodiment and the pachi-slot machine 1 of another example, so a detailed explanation will be given.
As shown in FIG. 269(D), according to the stop control of the third example, the main control circuit 90 performs stop control so that the symbol combination related to the abbreviation "bell" is stopped and displayed when the push order is correct, As a result, 8 medals are paid out. In addition, when the main control circuit 90 misses one stop and misses two stops (that is, the press order "213", "231", "312" for the correct press order "123"), the main control circuit 90 controls the symbol according to the timing of the stop operation. The combinations were varied, and the stop control was performed so that the symbol combination related to the abbreviation "Bell" was stopped and displayed with a 1/4 probability.As a result, 8 medals were paid out, and the symbol combination related to the abbreviation "Bell" was paid out with a 3/4 probability. Stop control is performed so that the symbol combination related to "RT0 transition symbol" is stopped and displayed, and as a result, the RT state is shifted to the RT0 state. In addition, the main control circuit 90 also changes the symbol combination according to the timing of the stop operation even when 1 stop is correct and 2 stops is incorrect (that is, the push order is "132" for the correct push order of "123"). The stop control is performed so that the symbol combination related to the abbreviation "Bell" is stopped and displayed with a probability of 1/2, and as a result, 8 medals are paid out, and the symbol combination related to the abbreviation "RT2 transfer symbol" is displayed with a probability of 1/2. Stop control is performed so that the symbol combination is stopped and displayed, and as a result, the RT state is transferred to the RT2 state. In addition, the main control circuit 90 outputs the abbreviation ``1 piece output'' regardless of the timing of the stop operation when there is a 1 stop mistake and 2 stops are correct (that is, the press order is ``321'' relative to the correct press order ``123''). ” is stopped and displayed, and as a result, one medal is paid out.

なお、別例3では、1停ミス、かつ、2停ミス時と、1停正解、かつ、2停ミス時とで、略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミングを異ならせているが、これに限られるものではなく、両ケースにおいて略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミングを同じにしてもよい。また、別例3では、1停正解、かつ、2停ミス時よりも、1停ミス、かつ、2停ミス時の方が、略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミングが厳しい(2分の1と4分の1)が、これに限られるものではない。主制御回路90は、1停正解、かつ、2停ミス時に4分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、4分の3の確率で略称「RT0移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、また、1停ミス、かつ、2停ミス時に2分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、2分の1の確率で略称「RT2移行図柄」に係る図柄組合せが停止表示されるように停止制御を行うこととしてもよい。 In addition, in another example 3, the stop required to stop and display the symbol combination related to the abbreviation "Bell" when there is a 1-stop mistake and a 2-stop mistake and when a 1-stop correct answer and a 2-stop mistake is made. Although the timing of the operation is different, the timing of the stop operation is not limited to this, and the timing of the stop operation required to stop and display the symbol combination related to the abbreviation "bell" may be the same in both cases. In addition, in another example 3, in order to stop and display the symbol combination related to the abbreviation "Bell", it is required to stop displaying the symbol combination related to the abbreviation "Bell" when there is a 1-stop mistake and 2-stop miss than when 1-stop is correct and 2-stop miss. The timing of the stop operation is strict (half and quarter), but it is not limited to this. The main control circuit 90 performs stop control so that the symbol combination related to the abbreviation "Bell" is stopped and displayed with a one-fourth probability when one stop is correct and two stops are wrong, and with a three-quarters probability. Stop control is performed so that the symbol combination related to the abbreviation "RT0 transition symbol" is stopped and displayed, and there is a 1/2 probability that the symbol combination related to the abbreviation "Bell" is displayed when there is a 1st stop mistake and 2nd stop mistake. The stop control may be performed so that the symbol combination is stopped and displayed, and the symbol combination related to the abbreviated "RT2 transition symbol" is stopped and displayed with a probability of 1/2.

[主制御基板及び副制御基板が有する各種機能]
以上のようなパチスロ1に特有の制御を実現するために、パチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of the main control board and sub-control board]
In order to realize the control specific to Pachislot 1 as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of Pachislot 1 are as follows. Has a function.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to a start switch 79 and a stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 71 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、無限RT状態中にRT移行図柄が停止表示されると、RT状態を移行させるため、RT移行手段として機能する。 Moreover, the main control board 71 functions as an RT transition means in order to transition the RT state when the RT transition symbol is stopped and displayed during the infinite RT state.

[ART状態中のナビ高確]
また、本実施形態のパチスロ1では、通常ART中にナビ高確ゲーム数が付与されるとナビ高確中の通常ARTになり、「3択昇格リプ」が内部当籤役として決定された場合に、略称「強チャンスリプ(RT5移行図柄)」に係る図柄組合せを停止表示するための報知を行う。その結果、ナビ高確中の通常ARTでは、「3択昇格リプ」の当籤時にRT5状態に移行し、遊技状態が通常ARTからEPに移行する。なお、非ナビ高確中の通常ARTでは、「3択昇格リプ」が内部当籤役として決定された場合に、略称「斜めリプレイ(C_CUリプ)」に係る図柄組合せを停止表示するための報知を行うため、RT5状態に移行することがない。
[High navigation accuracy during ART state]
In addition, in Pachislot 1 of the present embodiment, when the number of Navi high-accuracy games is given during normal ART, it becomes a normal ART with Navi high-accuracy, and when "3-choice promotion reply" is determined as an internal winning combination, , a notification is made to stop displaying the symbol combination related to the abbreviation "strong chance slip (RT5 transition symbol)". As a result, in the normal ART with high navigation accuracy, when the "3-choice promotion reply" is won, the game shifts to the RT5 state, and the gaming state shifts from the normal ART to the EP. In addition, in the normal ART for non-navigation high accuracy, when the "3-choice promotion rep" is determined as the internal winning combination, a notification is sent to stop displaying the symbol combination related to the abbreviation "diagonal replay (C_CU rep)". Therefore, there is no transition to the RT5 state.

ここで、図270を参照して、ナビ高確ゲーム数の管理方法について説明する。ナビ高ゲーム数は、メインRAM103の所定領域に記憶されており、通常ART中のみ行われる獲得抽籤(図243参照)に当籤すると、当籤したナビ高確ゲーム数が加算される。図270(A)に示すように、ナビ高確ゲーム数は、通常ART中に毎ゲーム1ずつ減算される。図270(A)に示す例では、2ゲーム目の抽籤用フラグ「強チェリー」に基づきナビ高確ゲーム数「5ゲーム」が付与され、続く3~5ゲーム目において、1ずつ減算されている。また、ナビ高確ゲーム数は、上乗せが可能であり、図270(A)に示す例では、6ゲーム目の抽籤用フラグ「強チェリー」に基づき「5ゲーム」上乗せされている。 Here, with reference to FIG. 270, a method for managing the number of navigation high accuracy games will be described. The number of navigation high probability games is stored in a predetermined area of the main RAM 103, and when a winning lottery (see FIG. 243), which is usually performed only during ART, is won, the won number of navigation high probability games is added. As shown in FIG. 270(A), the number of navigation high accuracy games is subtracted by 1 for each game during normal ART. In the example shown in FIG. 270(A), the number of navigation high accuracy games "5 games" is given based on the lottery flag "Strong Cherry" for the second game, and is subtracted by 1 for the following 3rd to 5th games. . Further, the number of navigation high accuracy games can be added, and in the example shown in FIG. 270(A), "5 games" is added based on the lottery flag "Strong Cherry" for the 6th game.

主制御回路90は、ナビ高確ゲーム数が0である場合、非ナビ高確中として遊技を制御し、ナビ高確ゲーム数が1以上である場合、ナビ高確中として遊技を制御する。そのため、ナビ高確ゲーム数が0である状況でナビ高確ゲーム数が付与されると、主制御回路90は、次遊技をナビ高確中として管理し、また、ナビ高確ゲーム数が0になると、主制御回路90は、次遊技を非ナビ高確中として管理する。 When the number of navigation high accuracy games is 0, the main control circuit 90 controls the game as a non-navigation high accuracy medium, and when the number of navigation high accuracy games is 1 or more, it controls the game as a navigation high accuracy medium. Therefore, when the number of navigation high-accuracy games is given in a situation where the number of navigation high-accuracy games is 0, the main control circuit 90 manages the next game as a navigation high-accuracy medium, and also the number of navigation high-accuracy games is 0. When this happens, the main control circuit 90 manages the next game as a non-navigation game.

続いて、図270(B)に示すように、主制御回路90は、ナビ高確中に遊技状態が通常ARTからEPに移行すると、ナビ高確ゲーム数をクリア(0にする)する。図270(B)に示す例では、4ゲーム目(ナビ高確中)に「3択昇格リプ」が内部当籤役として決定されている。ナビ高確中は、「3択昇格リプ」当籤時に正解の押し順を報知するため、図270(B)に示す例では、4ゲーム目に略称「強チャンスリプ」に係る図柄組合せが表示され、結果、遊技状態が通常ARTからEPに移行している。図270(B)に示す例では、4ゲーム目の時点でナビ高確ゲーム数の残りが「4ゲーム」であったのが、遊技状態がEPに移行したことから、ナビ高確ゲーム数がクリアされている。 Subsequently, as shown in FIG. 270(B), when the gaming state shifts from normal ART to EP during the navigation high accuracy, the main control circuit 90 clears (sets to 0) the number of navigation high accuracy games. In the example shown in FIG. 270(B), "3-choice promotion reply" is determined as the internal winning combination in the fourth game (Navi high-certificate-medium). In order to notify you of the correct press order when you win a "3-choice promoted reply" in Navi High Determined Medium, in the example shown in FIG. As a result, the gaming state has shifted from normal ART to EP. In the example shown in FIG. 270(B), at the time of the fourth game, the remaining number of navigation high-accuracy games was "4 games," but since the gaming state shifted to EP, the number of navigation high-accuracy games remained. It has been cleared.

また、上述のように、パチスロ1では、ナビ高確ゲーム数の付与は通常ART中しか行わないものの、ナビ高確ゲーム数を継続CZやランク決めARTに持ち越すことがある。図270(C)に示す例では、2ゲーム目に付与されたナビ高確ゲーム数が、4ゲーム目の継続CZに持ち越されている。主制御回路90は、ナビ高確ゲーム数を継続CZに持ち越した場合、継続CZ中もナビ高確ゲーム数を毎ゲーム1ずつ減算する。一方で、遊技状態が継続CZからランク決めARTに移行した場合、主制御回路90は、ランク決めARTの終了後(すなわち、ランク決めART中はナビ高確中)にナビ高確ゲーム数をクリア(0にする)する。 Furthermore, as described above, in Pachislot 1, although the number of navigation high-accuracy games is usually given only during ART, the number of navigation high-accuracy games may be carried over to continuation CZ or rank determination ART. In the example shown in FIG. 270(C), the number of navigation high accuracy games assigned to the second game is carried over to the continuation CZ of the fourth game. When the number of navigation high accuracy games is carried over to the continuation CZ, the main control circuit 90 subtracts the number of navigation high accuracy games by 1 for each game during the continuation CZ. On the other hand, when the gaming state shifts from continuation CZ to rank determination ART, the main control circuit 90 clears the number of navigation high accuracy games after the rank determination ART ends (that is, during rank determination ART, navigation high accuracy is medium). (set to 0).

なお、主制御回路90は、RT5状態中は、ナビ高確ゲーム数を減算しないこととしてもよい。RT5状態中は、ナビ高確中に特有のRT5状態に移行するための押し順報知を行う機会がないため、せっかく付与されたナビ高確ゲーム数を無駄にせずに済む。ここで、RT5状態へは、基本的には「3択昇格リプ」の押し順正解時に移行し、この場合、遊技状態がEPに移行する結果、ナビ高確ゲーム数がクリアされるが、ナビ高確中の通常ART(RT4状態)において「F_強チェリー」「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定されたことに基づきRT5状態に移行することもあり、また、ナビ高確ゲーム数を持ち越した継続CZ中にRT5状態に移行し、その後の非ナビ高確中の通常ART(RT5状態)中に、ナビ高確ゲーム数が付与されることもある。このような場合には、ナビ高確中の通常ART(RT5状態)になるため、主制御回路90は、RT5状態中にナビ高確ゲーム数を減算しない。 Note that the main control circuit 90 may not subtract the number of navigation high-accuracy games during the RT5 state. During the RT5 state, there is no opportunity to notify the pressing order for transitioning to the RT5 state, which is unique to the navigation high accuracy, so the number of navigation high accuracy games provided will not be wasted. Here, the transition to the RT5 state basically occurs when the pressing order of "3-choice promotion reply" is correct. In this case, as a result of the game state shifting to EP, the number of navigation high accuracy games is cleared, but the navigation In the normal ART (RT4 state) during high certainty, the transition to RT5 state may occur based on "F_Strong Cherry", "F_7 Reply A", "F_7 Reply B", and "F_BAR Reply" being determined as internal winning combinations. Further, during the continuation CZ in which the number of Navi high-accuracy games is carried over, there is a transition to the RT5 state, and during the subsequent normal ART (RT5 state) during non-Navi high-accuracy games, the number of Navi high-accuracy games may be given. In such a case, the main control circuit 90 does not subtract the number of navigation high accuracy games during the RT5 state because the normal ART (RT5 state) occurs during the navigation high accuracy state.

続いて、図271を参照して、ナビ高確ゲーム数を継続CZやランク決めARTに持ち越した場合の各種抽籤について説明する。図271(A)は、継続CZにおいて「3択昇格リプ」が内部当籤役として決定された場合の継続CZ中のART抽籤の概要を示す図である。非ナビ高確中の継続CZでは「3択昇格リプ」に対応する抽籤用フラグが「通常リプ」であるため(図208参照)、継続CZ中のART抽籤に当籤する確率は低い(図228(D)参照)。一方で、ナビ高確中の継続CZでは「3択昇格リプ」に対応する抽籤用フラグが「強チャンスリプ」であるため(図208参照)、継続CZ中のART抽籤に必ず当籤する(図229(E)参照)。なお、ナビ高確中の「3択昇格リプ」当籤時には、正解の押し順が報知されるため、ナビ高確中の継続CZにおいて「3択昇格リプ」が内部当籤役として決定された場合、ART抽籤に必ず当籤するとともに、次遊技(ランク決めART)のRT状態がRT5状態になる。 Next, with reference to FIG. 271, various types of lottery will be explained when the number of high-precision navigation games is carried over to the continuation CZ or rank determination ART. FIG. 271(A) is a diagram showing an outline of the ART lottery during the continuation CZ when "3-choice promotion reply" is determined as the internal winning combination in the continuation CZ. In the non-navigation high accuracy continuation CZ, the lottery flag corresponding to the "3-choice promotion rep" is "normal reply" (see Figure 208), so the probability of winning the ART lottery in the continuation CZ is low (Figure 228 (See (D)). On the other hand, in the continuation CZ of Navi high accuracy, the lottery flag corresponding to the "3-choice promotion reply" is "strong chance reply" (see Figure 208), so the ART lottery during the continuation CZ will definitely win (see Figure 208). 229(E)). In addition, when you win "3-choice promotion rep" in Navi High Accuracy, the correct press order will be announced, so if "3-choice promotion rep" is determined as an internal winning combination in the continuation CZ of Navi High Accuracy, The player will definitely win the ART lottery, and the RT state of the next game (rank determining ART) will be the RT5 state.

また、図271(B)(C)は、ランク決めARTにおける昇格抽籤の概要を示す図である。図271(B)に示すように、ランク決めART中も「3択昇格リプ」が内部当籤役として場合、非ナビ高確中の抽籤用フラグ「通常リプ」に基づく昇格抽籤よりも、ナビ高確中の抽籤用フラグ「強チャンスリプ」に基づく昇格抽籤の方がランクが昇格し易い(図242参照)。また、図271(C)に示すように、内部当籤役が「はずれ」である場合も、非ナビ高確中の昇格抽籤よりも、ナビ高確中の昇格抽籤の方がランクが昇格し易い(図242参照)。 Further, FIGS. 271(B) and 271(C) are diagrams showing an overview of the promotion lottery in the rank determination ART. As shown in Figure 271 (B), even during the rank determination ART, if "3-choice promotion reply" is used as the internal winning combination, the promotion lottery based on the lottery flag "normal reply" in non-navigation high certainty It is easier to promote the rank in the promotion lottery based on the winning lottery flag "strong chance slip" (see FIG. 242). Furthermore, as shown in Figure 271(C), even if the internal winning combination is a "miss", it is easier to promote the rank in the Navi High Accurate Medium Promotion Lottery than in the Non-Navi High Accurate Medium Promotion Lottery. (See Figure 242).

また、継続CZにナビ高確ゲーム数を持ち越した場合、ランク決めART中のRT状態がRT5状態になることがある。図271(D)は、RT4状態のランク決めART中の昇格抽籤と、RT5状態のランク決めART中の昇格抽籤とを比較した図である。図242に示すランク決めART中ランク昇格抽籤テーブルを参照すると抽籤用フラグ「フェイク7」「7揃い」「BAR揃い」では、ART当籤時のランクが昇格し易いことが分かる。また、図180の内部抽籤テーブルを参照すると、RT4状態とRT5状態とでは、この抽籤用フラグ「フェイク7」「7揃い」「BAR揃い」に対応する「F_フェイクリプ」「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定される確率は、RT4状態よりもRT5状態の方が高いことが分かる。そのため、RT5状態のランク決めART中は、RT4状態のランク決めARTよりもART当籤時のランクが昇格し易くなる。 Furthermore, if the number of navigation high-accuracy games is carried over to the continuation CZ, the RT state during rank determination ART may become RT5 state. FIG. 271(D) is a diagram comparing the promotion lottery during the rank determination ART in the RT4 state and the promotion lottery during the rank determination ART in the RT5 state. Referring to the rank determination ART medium rank promotion lottery table shown in FIG. 242, it can be seen that with the lottery flags "Fake 7", "Set of 7", and "Set of BAR", the rank at the time of ART winning is likely to be promoted. Also, referring to the internal lottery table in FIG. 180, in the RT4 state and the RT5 state, "F_Fake Rip", "F_7 Rip A", "F_7 It can be seen that the probability that "Rip B" and "F_BAR Rep" are determined as internal winning combinations is higher in the RT5 state than in the RT4 state. Therefore, during the rank determining ART in the RT5 state, the rank at the time of winning the ART is easier to be promoted than in the rank determining ART in the RT4 state.

図271(A)~(D)に例示するように、ナビ高確ゲーム数を継続CZやランク決めARTに持ち越した場合、継続CZ中のART抽籤、及びランク決めART中の昇格抽籤のいずれも遊技者にとって好ましい結果になり易い。特に、「3択昇格リプ」という1つの役に基づくART抽籤及び昇格抽籤の抽籤結果がナビ高確中であるか否かに応じて異なることから、遊技性が多様になる。また、ナビ高確中の通常ARTにおいて「3択昇格リプ」が内部当籤役として決定されなかった場合であっても、ナビ高確ゲーム数が残っている場合には、その後の継続CZやランク決めARTが有利になることから、遊技者が不満を感じることがない。 As illustrated in FIGS. 271(A) to (D), when the number of navigation high-accuracy games is carried over to the continuation CZ or rank determination ART, both the ART lottery during the continuation CZ and the promotion lottery during the rank determination ART This tends to lead to favorable results for the player. In particular, since the lottery results of the ART lottery and the promotion lottery based on one role of "3-choice promotion reply" differ depending on whether the navigation is high or not, the gameplay becomes diverse. In addition, even if "3-choice promotion reply" is not determined as an internal winning combination in the normal ART of Navi High Accuracy, if the number of Navi High Accuracy games remains, subsequent continuation CZ and rank Since the decisive ART is advantageous, the player does not feel dissatisfied.

[主制御基板及び副制御基板が有する各種機能]
以上のような本実施形態のパチスロ1に特有の制御を実現するために、本実施形態のパチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of the main control board and sub-control board]
In order to realize the control specific to the pachi-slot machine 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-control board) of the pachi-slot machine 1 of this embodiment are used. The CPU 201) has the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to a start switch 79 and a stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 71 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、ART抽籤を行いART状態に移行するか否かを決定し、ART抽籤に当籤した場合に遊技状態をART状態に移行するため、移行決定手段及び有利状態制御手段として機能する。また、主制御基板71は、CZ中の遊技を管理してCZの残りゲーム数が0になるとCZを終了することから、高確率状態制御手段として機能する。 In addition, the main control board 71 performs an ART lottery to determine whether or not to shift to the ART state, and if the ART lottery is won, the gaming state shifts to the ART state. Function. The main control board 71 also functions as a high probability state control means since it manages the games during CZ and ends the CZ when the number of remaining games in the CZ reaches 0.

また、主制御基板71は、ナビ高確中のART状態中に「3択昇格リプ」が内部当籤役として決定され、かつ、ナビ高確中の報知に従い略称「強チャンスリプ」に係る図柄組合せが表示されると、遊技状態を通常ARTからEPに移行させるため、特典付与手段として機能する。 In addition, the main control board 71 determines that "3-choice promotion reply" is determined as an internal winning combination during the ART state during navigation high accuracy, and the symbol combination related to the abbreviation "strong chance reply" according to the notification during navigation high accuracy. When is displayed, the game status is shifted from normal ART to EP, so it functions as a privilege granting means.

また、主制御基板71は、ナビ高確ゲーム数に基づいてナビ高確又は非ナビ高確を制御し、また、ナビ高確中に遊技状態がEPに移行するとナビ高確から非ナビ高確に切り替えるため、報知モード制御手段として機能する。 The main control board 71 also controls navigation high accuracy or non-navigation high accuracy based on the number of navigation high accuracy games, and also controls navigation high accuracy to non-navigation high accuracy when the gaming state shifts to EP during navigation high accuracy. It functions as a notification mode control means.

[継続CZの昇格制御]
また、本実施形態のパチスロ1では、CZ中のART抽籤に当籤し、CZからART状態に移行する際に(より詳細には、ランク決めART中に)、継続CZとして特殊CZを用いるか否か抽籤し、この抽籤に当籤した場合には、その後の継続CZとして特殊CZを用いる(図235参照)。これにより、CZとART状態とのループ中にCZの種別が切り替わることがあるため、CZ中の遊技が単調になることを防止できる。
[Continuation CZ promotion control]
In addition, in Pachislot 1 of the present embodiment, when winning the ART lottery during CZ and transitioning from CZ to ART state (more specifically, during rank determining ART), it is determined whether or not to use special CZ as continuation CZ. If the lottery is won, a special CZ is used as the subsequent continuation CZ (see FIG. 235). As a result, since the type of CZ may be switched during the loop between the CZ and ART states, it is possible to prevent the game during the CZ from becoming monotonous.

また、本実施形態のパチスロ1では、特殊CZへの移行に当籤したときのART状態のセット数のストックがない場合、ART状態のセット数が1つ付与される。これにより、特殊CZに移行した場合には、必ずART状態に移行することになるため、安心して遊技を行うことができる。なお、特殊CZ移行時に付与するART状態のストック数は任意であり、主制御回路90は、2つ以上のストックを付与することとしてもよい。また、特殊CZへの移行時に固定数のストックを付与するのではなく、ART状態のセット数のストックが所定数に達するまでに必要な数のストックを付与することとしてもよい。例えば、特殊CZへの移行時にART状態のセット数のストックが3つになるまでART状態のセット数のストックを付与する場合、特殊CZへの移行時に保有しているストック数が0である場合には3つのストックを付与し、特殊CZへの移行時に保有しているストック数が1である場合には2つのストックを付与し、特殊CZへの移行時に保有しているストック数が2である場合には1つのストックを付与し、特殊CZへの移行時に保有しているストック数が3以上である場合にはストックを付与しないこととしてもよい。 Furthermore, in the pachi-slot machine 1 of the present embodiment, if there is no stock of the number of sets in the ART state at the time of winning the transition to the special CZ, one set number of the ART state is provided. As a result, when the game moves to the special CZ, the game always moves to the ART state, so the game can be played with peace of mind. Note that the number of ART state stocks to be provided at the time of transition to the special CZ is arbitrary, and the main control circuit 90 may provide two or more stocks. Furthermore, instead of providing a fixed number of stocks at the time of transition to the special CZ, the necessary number of stocks may be provided until the set number of stocks in the ART state reaches a predetermined number. For example, if you want to give stock of the number of sets in ART state until the number of sets in ART state becomes 3 when transitioning to special CZ, if the number of stocks held at the time of transition to special CZ is 0 If the number of stocks held at the time of transition to special CZ is 1, two stocks will be granted, and the number of stocks held at the time of transition to special CZ is 2. In some cases, one stock may be provided, and if the number of stocks held at the time of transition to the special CZ is 3 or more, no stock may be provided.

また、継続CZの遊技期間は、CZゲーム数により管理されるが、このCZゲーム数として、特殊CZ用のCZゲーム数とCZ(ART後)用のCZゲーム数とを別々に設けることとしてもよく、また、共通のCZゲーム数を用いることとしてもよい。別々のCZゲーム数を用いる場合、特殊CZに移行すると、主制御回路90は、CZ(ART後)用のCZゲーム数を、特殊CZ用のCZゲーム数としてセットする。このとき、主制御回路90は、CZ(ART後)用のCZゲーム数を維持したままとしてもよく、また、クリア(0にする)することとしてもよい。 In addition, the playing period of continuous CZ is managed by the number of CZ games, but as the number of CZ games, it is also possible to separately provide the number of CZ games for special CZ and the number of CZ games for CZ (after ART). Alternatively, a common number of CZ games may be used. When using different numbers of CZ games, when moving to special CZ, the main control circuit 90 sets the number of CZ games for CZ (after ART) as the number of CZ games for special CZ. At this time, the main control circuit 90 may maintain the number of CZ games for CZ (after ART), or may clear it (set it to 0).

また、別々のCZゲーム数を用いる場合、主制御回路90は、CZ(ART後)からART状態に移行すると、CZ(ART後)用のCZゲーム数を上乗せし、また、特殊CZ中にART抽籤に当籤したことに応じてART状態に移行すると、特殊CZ用のCZゲーム数を上乗せする。一方で、特殊CZ中に放出フェーズDに基づきART状態に移行した場合には、CZ(ART後)用のCZゲーム数を上乗せする。 In addition, when using different numbers of CZ games, the main control circuit 90 adds the number of CZ games for CZ (after ART) when transitioning from CZ (after ART) to the ART state, and also adds the number of CZ games for CZ (after ART) during special CZ. When the game shifts to the ART state in response to winning the lottery, the number of CZ games for special CZ is added. On the other hand, when transitioning to the ART state based on release phase D during special CZ, the number of CZ games for CZ (after ART) is added.

一方で、共通のCZゲーム数を用いる場合には、主制御回路90は、CZの種別を考慮することなく、ART状態への移行時にCZゲーム数の上乗せを行えばよい。なお、別々のCZゲーム数を用いる場合であっても、共通のCZゲーム数を用いる場合であっても、CZゲーム数は、メインRAM103において管理される。 On the other hand, when using a common number of CZ games, the main control circuit 90 may add the number of CZ games at the time of transition to the ART state without considering the type of CZ. Note that whether different numbers of CZ games are used or a common number of CZ games is used, the number of CZ games is managed in the main RAM 103.

[主制御基板及び副制御基板が有する各種機能]
以上のような本実施形態のパチスロ1に特有の制御を実現するために、本実施形態のパチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of the main control board and sub-control board]
In order to realize the control specific to the pachi-slot machine 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-control board) of the pachi-slot machine 1 of this embodiment are installed. The CPU 201) has the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to a start switch 79 and a stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 71 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.

また、主制御基板71は、ART抽籤を行いART状態に移行するか否かを決定し、ART抽籤に当籤した場合に遊技状態をART状態に移行するため、付与決定手段及び特典付与手段として機能する。 In addition, the main control board 71 performs an ART lottery and determines whether or not to shift to the ART state, and if the ART lottery is won, the gaming state shifts to the ART state, so it functions as a grant determining means and a privilege granting means. do.

また、主制御基板71は、ART抽籤に当籤すると、付与するART状態の権利数を決定して、メインRAM103に記憶するとともに、遊技状態をART状態に移行させると、メインRAM103に記憶されているART状態の権利を1つ消し去るため、権利管理手段として機能する。 Furthermore, when the main control board 71 wins the ART lottery, it determines the number of ART state rights to be granted and stores it in the main RAM 103, and when the gaming state is shifted to the ART state, the number of rights is stored in the main RAM 103. It functions as a rights management means to erase one right in the ART state.

また、主制御基板71は、CZ中の遊技を管理してCZの残りゲーム数が0になるとCZを終了することから、第1高確率状態制御手段及び第2高確率状態制御手段として機能する。 The main control board 71 also functions as a first high-probability state control means and a second high-probability state control means, since it manages the games during the CZ and ends the CZ when the number of remaining games in the CZ becomes 0. .

また、主制御基板71は、CZ(ART後)と特殊CZとで共通のCZゲーム数を用いる場合には、期間管理手段として機能し、別々のCZゲーム数を用いる場合には、特殊CZの移行時にCZ(ART後)用のCZゲーム数を特殊CZ用のCZゲーム数としてセットすることから、期間設定手段として機能する。
また、主制御基板71は、CZ中にART状態に移行すると、CZゲーム数の上乗せを行うため、高確率状態加算手段として機能する。
In addition, the main control board 71 functions as a period management means when using a common number of CZ games for CZ (after ART) and special CZ, and when using different numbers of CZ games, it functions as a period management means for the special CZ. Since the number of CZ games for CZ (after ART) is set as the number of CZ games for special CZ at the time of transition, it functions as a period setting means.
Furthermore, when the main control board 71 shifts to the ART state during CZ, it adds the number of CZ games, so it functions as a high probability state addition means.

<乱数値格納領域の構成>
次に、図272及び図273を参照して、各種抽籤処理に用いられる各種乱数値の格納領域の構成を説明する。図272は、本実施形態におけるメインRAM103のメモリマップを示す図であり、図273は、メインRAM103内に設けられた乱数格納領域の構成を説明するためにクロスリファレンスファイルから乱数格納領域が記載された部分を抜粋した図である。なお、クロスリファレンスファイルとは、プログラムソースファイルをメインROM102に格納するための変換(アセンブル等と呼ばれる)を行った際に出力される、アドレスやデータが16進数で付加されたファイルのことである。
<Configuration of random value storage area>
Next, with reference to FIGS. 272 and 273, the configuration of storage areas for various random numbers used in various lottery processes will be described. FIG. 272 is a diagram showing a memory map of the main RAM 103 in this embodiment, and FIG. 273 shows the random number storage area described from the cross reference file in order to explain the configuration of the random number storage area provided in the main RAM 103. This figure is an excerpt of the section. Note that a cross reference file is a file to which addresses and data are added in hexadecimal numbers, which is output when a program source file is converted (called assembling, etc.) to be stored in the main ROM 102. .

本実施形態のメインRAM103(書き換え可能な不揮発性格納領域)のメモリマップでは、図272に示すように、上記第1実施形態と同様に、メインRAM103の先頭アドレス(F000H)側から、遊技用RAM領域(所定格納領域、遊技用一時記憶領域)及び規定外RAM領域(規定外一時記憶領域)が、この順で、それぞれ所定のアドレスに配置される。そして、乱数値格納領域は、メインRAM103内において、「設定変更開始時」の初期化開始アドレスと、「ボーナス終了時」の初期化開始アドレスとの間の領域に配置される。 In the memory map of the main RAM 103 (rewritable non-volatile storage area) of this embodiment, as shown in FIG. The area (predetermined storage area, gaming temporary storage area) and the non-specified RAM area (non-specified temporary storage area) are arranged in this order at predetermined addresses, respectively. The random number storage area is arranged in the main RAM 103 in an area between the initialization start address "at the start of setting change" and the initialization start address "at the end of bonus".

具体的には、図272及び図273に示すように、乱数値格納領域は、アドレス「F009H」(ラベル「wRANDOMX」が付されたアドレス)~「F016H」(ラベル「wRANDOMS」が付されたアドレス)の範囲(所定のアドレス範囲)に配置される。なお、アドレス「F009H」(ラベル「wRANDOMX」が付されたアドレス)の乱数値X格納領域には、内部当籤役抽籤用乱数(ハードラッチ乱数:第1の乱数値)が格納され、アドレス「F00BH」(ラベル「wRAND1BS」及び「wRANDOMY」が付されたアドレス)の乱数値Y格納領域~「F016H」(ラベル「wRANDOMS」が付されたアドレス)の乱数値S格納領域にはそれぞれ、ART等の出玉(演出)関連抽籤用の12種類の乱数値(ソフトラッチ乱数:第2の乱数値)が格納される。 Specifically, as shown in FIGS. 272 and 273, the random value storage area includes addresses "F009H" (address labeled "wRANDOMX") to "F016H" (address labeled "wRANDOMS"). ) (predetermined address range). In addition, the random number for internal winning combination lottery (hard latch random number: first random number) is stored in the random number X storage area of address "F009H" (address with label "wRANDOMX"), and address "F00BH" ” (addresses with the labels “wRAND1BS” and “wRANDOMY”) to the random value S storage area of “F016H” (addresses with the label “wRANDOMS”) contain data such as ART, etc. Twelve types of random numbers (soft latch random numbers: second random numbers) for lottery related to ball placement (performance) are stored.

<ソースプログラム上での各種抽籤テーブルの構成>
本実施形態のパチスロ1のメインROM102のデータエリア(図12B参照)に格納された各種抽籤テーブルでは、テーブルやプログラムのデータ容量を減らすための様々な工夫が施されている。以下では、そのような工夫が施された抽籤テーブルの構成例を説明する。
<Configuration of various lottery tables on the source program>
In the various lottery tables stored in the data area (see FIG. 12B) of the main ROM 102 of the pachi-slot machine 1 of this embodiment, various measures have been taken to reduce the data capacity of the tables and programs. Below, an example of the configuration of a lottery table with such a device will be explained.

[状態移行抽籤テーブル(BB終了時用)]
図274は、ソースプログラム上で実際に参照される、図218(E)の状態移行抽籤テーブル(BB終了時用)の構成例を示す図である。なお、図215、図217、図218(A)~218(D)、図218(F)、図218(G)、図219、図224、図234、図236~図240、図242~図248の抽籤テーブルの構成も図274に示す構成と同様となる。
[State transition lottery table (for when BB ends)]
FIG. 274 is a diagram showing a configuration example of the state transition lottery table (for when BB ends) of FIG. 218(E), which is actually referred to on the source program. 215, FIG. 217, FIG. 218(A) to 218(D), FIG. 218(F), FIG. 218(G), FIG. 219, FIG. 224, FIG. 234, FIG. 236 to FIG. 240, FIG. 242 to FIG. The configuration of the lottery table No. 248 is also similar to the configuration shown in FIG. 274.

ソースプログラム上で実際に参照される状態移行抽籤テーブル(BB終了時用)は、図274に示すように、ラベル「dBBDMCGTB」が付された先頭アドレスから9バイト先のアドレスまでの格納領域(10バイトの格納領域)に配置される。この状態移行抽籤テーブル(BB終了時用)内において、先頭アドレスから9バイト先のアドレスまでの各アドレスには、データ「.LOW.(wRAND1BS+cRNDAT04)+20H*(3)」、「.LOW.wDDM_STS」、「(80H)+dBDMC_L-$」、「(80H)+dBDMC_H-$」、「00000101B」、「124」、「3」、「00000101B」、「224」及び「cHITABS」がそれぞれ格納される。なお、各データ(「DB」はデータバイトを表す疑似命令)は1バイト(8ビット)のデータで構成される。以下、各データの内容を説明する。 As shown in FIG. 274, the state transition lottery table (for when BB ends) that is actually referred to on the source program is a storage area (10 (byte storage area). In this state transition lottery table (for when BB ends), each address from the first address to the address 9 bytes ahead contains data ".LOW.(wRAND1BS+cRNDAT04)+20H*(3)" and ".LOW.wDDM_STS" , "(80H)+dBDMC_L-$", "(80H)+dBDMC_H-$", "00000101B", "124", "3", "00000101B", "224", and "cHITABS" are stored, respectively. Note that each data (“DB” is a pseudo-instruction representing a data byte) is composed of 1 byte (8 bits) of data. The contents of each data will be explained below.

(1)複合データの構成
状態移行抽籤テーブル(BB終了時用)の先頭アドレスに格納されているデータ「.LOW.(wRAND1BS+cRNDAT04)+20H*(3)」は、状態移行抽籤の抽籤回数(この例では3回)と、状態移行抽籤で使用する出玉抽籤用乱数値が格納された乱数格納領域のアドレスを指定するためのオフセット値(乱数格納領域の先頭アドレスからのオフセット値)とが格納された1バイトの複合データ(複合情報)である。
(1) Composition of composite data The data “.LOW.(wRAND1BS+cRNDAT04)+20H*(3)” stored at the start address of the state transition lottery table (for when BB ends) is the number of lottery times for the state transition lottery (in this example 3 times) and an offset value (offset value from the start address of the random number storage area) for specifying the address of the random number storage area where the random number value for the winning lottery used in the state transition lottery is stored. This is 1 byte of composite data (composite information).

ここで、図275に、複合データ「.LOW.(wRAND1BS+cRNDAT04)+20H*(3)」のビット構成を示す。複合データ「.LOW.(wRAND1BS+cRNDAT04)+20H*(3)」では、抽籤回数(3回)に「20H」が乗算されているので、抽籤回数の情報は、複合データのビット5~ビット7に格納され、2バイトラベル「wRAND1BS+cRNDAT04」の下位側1バイトの値(乱数格納領域の先頭アドレスからのオフセット値)が複合データのビット0~ビット4に格納される。 Here, FIG. 275 shows the bit configuration of the composite data ".LOW.(wRAND1BS+cRNDAT04)+20H*(3)". In the composite data ".LOW.(wRAND1BS+cRNDAT04)+20H*(3)", the number of drawings (3 times) is multiplied by "20H", so the information on the number of drawings is stored in bits 5 to 7 of the compound data. Then, the value of the lower 1 byte of the 2-byte label "wRAND1BS+cRNDAT04" (the offset value from the start address of the random number storage area) is stored in bits 0 to 4 of the composite data.

なお、この例の2バイトラベル「wRAND1BS+cRNDAT04」のうち、ラベル「wRAND1BS」は、図273に示すように、出玉関連抽籤用の乱数値格納領域の先頭アドレス「F00BH」を示す。また、ラベル「cRNDAT04」は、乱数指定用オフセット番号を示す。 Note that, of the 2-byte label "wRAND1BS+cRNDAT04" in this example, the label "wRAND1BS" indicates the start address "F00BH" of the random number storage area for the lottery related to the winning of balls, as shown in FIG. 273. Further, the label "cRNDAT04" indicates an offset number for random number designation.

ここで、図276に、ソースプログラム上で実際に参照される乱数指定用オフセット番号の値とラベルとの対応テーブルを示す。例えば、ラベル「cRNDAT04」の乱数指定用オフセット番号の値は「0000H」となる。それゆえ、2バイトラベル「wRAND1BS+cRNDAT04」の値は「F00BH(=「F00BH」+「0000H」)」となり、複合データのビット0~ビット4には、この2バイトラベルの下位側1バイトの値「0BH」が格納される。したがって、メインROM102には、複合データ「.LOW.(wRAND1BS+cRNDAT04)+20H*(3)」として、1バイトの値「01101011B」=「6BH」が格納される。 Here, FIG. 276 shows a correspondence table between labels and values of offset numbers for random number designation that are actually referred to on the source program. For example, the value of the random number designation offset number for the label "cRNDAT04" is "0000H". Therefore, the value of the 2-byte label "wRAND1BS+cRNDAT04" is "F00BH (= "F00BH" + "0000H")", and bits 0 to 4 of the composite data contain the value of the lower 1 byte of this 2-byte label " 0BH" is stored. Therefore, the 1-byte value "01101011B" = "6BH" is stored in the main ROM 102 as the composite data ".LOW. (wRAND1BS+cRNDAT04)+20H*(3)".

なお、抽籤処理において、上述した複合データに含まれる抽籤回数及びオフセット値を使用する際には、複合データから抽籤回数及びオフセット値をそれぞれ別個に分離する処理が施され、これにより各データが複合データから抽出される。この分離(抽出)処理は、図示しないが、ソースプログラム上においてメインCPU101により実行される。 In addition, when using the lottery number and offset value included in the above-mentioned composite data in the lottery processing, processing is performed to separate the lottery number and offset value from the composite data, and as a result, each data is Extracted from the data. Although not shown, this separation (extraction) process is executed by the main CPU 101 on the source program.

(2)出玉ステータスデータの構成
状態移行抽籤テーブル(BB終了時用)の先頭アドレス(複合データの格納アドレス)から1バイト先のアドレスに格納されているデータ「.LOW.wDDM_STS」は、現在の通常状態中の抽籤状態に関するデータ(出玉ステータスデータ)である。具体的には、データ「.LOW.wDDM_STS」は、現在の抽籤状態に対応する状態移行抽籤テーブルを指定するためのデータである。なお、現在の抽籤状態が「低確」である場合には、「wDDM_STS」は「0」となり、現在の抽籤状態が「高確」である場合には、「wDDM_STS」は「1」となり、現在の抽籤状態が「超高確」である場合には、「wDDM_STS」は「2」なる。
(2) Configuration of ball output status data The data ".LOW.wDDM_STS" stored at the address 1 byte ahead from the start address (composite data storage address) of the state transition lottery table (for when BB ends) is currently This is data regarding the lottery status during the normal status (ball output status data). Specifically, the data ".LOW.wDDM_STS" is data for specifying a state transition lottery table corresponding to the current lottery state. Note that when the current lottery status is "low probability", "wDDM_STS" is "0", and when the current lottery status is "high probability", "wDDM_STS" is "1", When the current lottery status is "very high probability", "wDDM_STS" is "2".

例えば、現在の抽籤状態が「低確」である場合には、データ「.LOW.wDDM_STS」として、1バイト先(先頭アドレスから2バイト先)のアドレスに格納されたデータ「(80H)+dBDMC_L-$」を指定するためのデータが格納される。また、現在の抽籤状態が「高確」である場合には、データ「.LOW.wDDM_STS」として、2バイト先(先頭アドレスから3バイト先)のアドレスに格納されているデータ「(80H)+dBDMC_H-$」を指定するためのデータが格納される。 For example, if the current lottery status is "low probability", the data ".LOW.wDDM_STS" is stored at the address 1 byte ahead (2 bytes ahead from the first address), and the data "(80H)+dBDMC_L- Data for specifying "$" is stored. In addition, if the current lottery status is "high certainty", the data "(80H)+dBDMC_H" stored at the address 2 bytes ahead (3 bytes ahead from the first address) is added as data ".LOW.wDDM_STS". -$” is stored.

(3)低確時用抽籤値格納領域の指定データの構成
状態移行抽籤テーブル(BB終了時用)の先頭アドレスから2バイト先のアドレスに格納されているデータ「(80H)+dBDMC_L-$」は、現在の抽籤状態が低確時である場合に参照される抽籤値(抽籤係数)群が格納されている領域(以下、「低確時用抽籤値格納領域」という)の先頭アドレス、及び、抽籤指定有りを指定するためのデータである。
(3) Configuration of specified data of lottery value storage area for low certainty times The data “(80H)+dBDMC_L-$” stored at the address 2 bytes ahead from the start address of the state transition lottery table (for when BB ends) is , the start address of an area in which a group of lottery values (lottery coefficients) to be referenced when the current lottery state is low probability (hereinafter referred to as "Lottery value storage area for low probability"); and This is data for specifying whether lottery is specified.

データ「(80H)+dBDMC_L-$」では、「(80H)」により、ビット7に「1」を格納され、これにより抽籤指定有りが示され、このデータは、上述した複合データに含まれる抽籤回数分(この例では、3回)の抽籤が実行されることを示す指定データとなる。本実施形態では、複合データに含まれる抽籤回数が1以上であれば、抽籤指定が有りとなる。そして、抽籤指定有りがセットされている場合には、抽籤回数分の抽籤処理の中で実際に抽籤値データを取得して抽籤を行うタイミングが指定される。この実際に抽籤が行われるタイミングは、後述の1バイトの抽籤指定データにより指定される。具体的には、抽籤処理毎に抽籤指定データのビット0からビット7に向かって各ビットの値が順次検索され、検索対象のビットに「1」が格納されていれば、抽籤値データを取得して抽籤を実行する。なお、抽籤指定無しの場合には、低確時用抽籤値格納領域の指定データ内において、「(80H)」が規定されない(ビット7には「0」が格納される)。 In the data "(80H) + dBDMC_L-$", "1" is stored in bit 7 by "(80H)", which indicates that lottery is specified, and this data is the number of lottery included in the above-mentioned composite data. This is designation data indicating that the lottery will be executed for 3 minutes (in this example, 3 times). In this embodiment, if the number of lottery included in the composite data is 1 or more, the lottery designation is determined. If lottery designation is set, the timing for actually acquiring lottery value data and performing the lottery is specified during the lottery processing for the number of lottery operations. The timing at which the lottery is actually performed is specified by 1-byte lottery designation data, which will be described later. Specifically, for each lottery process, the value of each bit is sequentially searched from bit 0 to bit 7 of the lottery specification data, and if "1" is stored in the bit to be searched, the lottery value data is obtained. and execute the lottery. Note that when there is no lottery designation, "(80H)" is not specified in the designation data of the lottery value storage area for low probability ("0" is stored in bit 7).

また、データ「(80H)+dBDMC_L-$」内の「dBDMC_L-$」には、低確時用抽籤値格納領域の先頭アドレス(ラベル「dBDMC_L」が付されたアドレス)を示すデータが格納される。なお、本実施形態では、データ「(80H)+dBDMC_L-$」が格納されているアドレスから1バイト先のアドレス(ラベル「dBDMC_L」が付されたアドレス)から3バイト分の領域に低確時用抽籤値格納領域が配置される。 In addition, "dBDMC_L-$" in the data "(80H)+dBDMC_L-$" stores data indicating the start address of the lottery value storage area for low probability (address with label "dBDMC_L"). . In this embodiment, a 3-byte area from the address 1 byte ahead of the address where the data "(80H) + dBDMC_L-$" is stored (the address with the label "dBDMC_L") is used for low accuracy. A lottery value storage area is arranged.

(4)高確時用抽籤値格納領域の指定データの構成
状態移行抽籤テーブル(BB終了時用)の先頭アドレスから3バイト先のアドレスに格納されているデータ「(80H)+dBDMC_H-$」は、現在の抽籤状態が高確時である場合に参照される抽籤値(抽籤係数)群が格納されている領域(以下、「高確時用抽籤値格納領域」という)の先頭アドレス、及び、抽籤指定有りを指定するためのデータである。
(4) Configuration of specified data of lottery value storage area for high accuracy The data “(80H)+dBDMC_H-$” stored at the address 3 bytes ahead from the start address of the state transition lottery table (for when BB ends) is , the start address of an area in which a group of lottery values (lottery coefficients) to be referenced when the current lottery state is high probability (hereinafter referred to as "high probability lottery value storage area"), and This is data for specifying whether lottery is specified.

データ「(80H)+dBDMC_H-$」においても、「(80H)」により、ビット7に「1」を格納され、これにより抽籤指定有りが示される。また、データ「(80H)+dBDMC_H-$」内の「dBDMC_H-$」には、高確時用抽籤値格納領域の先頭アドレス(ラベル「dBDMC_H」が付されたアドレス)を示すデータが格納される。なお、本実施形態では、データ「(80H)+dBDMC_H-$」が格納されているアドレスから4バイト先のアドレス(ラベル「dBDMC_H」が付されたアドレス)から3バイト分の領域に高確時用抽籤値格納領域が配置される。 Also in the data "(80H)+dBDMC_H-$", "1" is stored in bit 7 due to "(80H)", thereby indicating that the lottery is designated. In addition, "dBDMC_H-$" in the data "(80H)+dBDMC_H-$" stores data indicating the start address of the lottery value storage area for high probability (address with label "dBDMC_H"). . In addition, in this embodiment, for high accuracy, a 3-byte area from the address 4 bytes ahead of the address where the data "(80H) + dBDMC_H-$" is stored (the address with the label "dBDMC_H") is A lottery value storage area is arranged.

なお、状態移行抽籤テーブル(BB終了時用)内に格納されている複合データ「.LOW.(wRAND1BS+cRNDAT04)+20H*(3)」、データ「.LOW.wDDM_STS」、データ「(80H)+dBDMC_L-$」及びデータ「(80H)+dBDMC_H-$」は、本発明に係る抽籤選択情報の一具体例を示すものである。また、これらのデータが格納されている領域は、本発明に係る抽籤選択格納領域の一具体例を示すものである。また、複合データに含まれる抽籤回数及びオフセット値はそれぞれ、本発明に係る抽籤回数情報及び乱数選択情報の一具体例を示すものである。さらに、これらのデータに基づく抽籤処理は、主制御基板71(メインCPU101)により実行されるので、主制御基板71(メインCPU101)は、抽籤手段及び出玉抽籤手段としても機能する。 Furthermore, the composite data ".LOW.(wRAND1BS+cRNDAT04)+20H*(3)", the data ".LOW.wDDM_STS", and the data "(80H)+dBDMC_L-$" stored in the state transition lottery table (for when BB ends) ” and the data “(80H)+dBDMC_H−$” indicate a specific example of lottery selection information according to the present invention. Further, the area in which these data are stored shows a specific example of the lottery selection storage area according to the present invention. Further, the number of drawings and the offset value included in the composite data are specific examples of the number of drawings and random number selection information according to the present invention, respectively. Furthermore, since the lottery process based on these data is executed by the main control board 71 (main CPU 101), the main control board 71 (main CPU 101) also functions as a lottery means and a ball lottery means.

(5)低確時用抽籤値格納領域の構成
状態移行抽籤テーブル(BB終了時用)内において、ラベル「dBDMC_L」が付された低確時用抽籤値格納領域の先頭アドレスには、抽籤指定データ「00000101B」が格納される。この例では、抽籤回数が3回であるので、抽籤処理毎に抽籤指定データのビット0からビット2まで各ビットの値が順次検索され、検索対象のビットに「1」が格納されていれば、抽籤値データを用いた抽籤を実行し、検索対象のビットに「0」が格納されていれば、抽籤を行わない。それゆえ、この例の低確時用の状態移行抽籤テーブル(BB終了時用)を用いた状態移行抽籤では、1回目及び3回目の抽籤処理において抽籤値データを用いた抽籤が実行される。
(5) Configuration of lottery value storage area for low certainty times In the state transition lottery table (for when BB ends), the start address of the lottery value storage area for low certainty times with the label "dBDMC_L" has a lottery designation. Data "00000101B" is stored. In this example, the number of drawings is 3, so the value of each bit from bit 0 to bit 2 of the drawing designation data is sequentially searched for each drawing process, and if "1" is stored in the bit to be searched, then , a lottery is executed using the lottery value data, and if "0" is stored in the bit to be searched, no lottery is performed. Therefore, in the state transition lottery using the state transition lottery table for low probability (for when BB ends) in this example, the lottery using lottery value data is executed in the first and third lottery processing.

ここで、図277に、BB終了時の状態移行抽籤で参照される抽籤指定データの各ビットと、該ビットに対応する抽籤の内容との関係を示す。この例では、抽籤指定データのビット0が抽籤結果「高確B」が決定されるか否かの抽籤の有無を表し、ビット1が抽籤結果「高確A」が決定されるか否かの抽籤の有無を表し、ビット2が抽籤結果「超高確」が決定されるか否かの抽籤の有無を表す。この例の低確時用の状態移行抽籤テーブル(BB終了時用)では、抽籤結果「高確B」及び「超高確」に対して1以上の抽籤値が規定されているので(図218(E)参照)、抽籤指定データのビット0及びビット2に「1」がセットされる。一方、この例の低確時用の状態移行抽籤テーブル(BB終了時用)では、抽籤結果「高確A」に対して抽籤値「0」が規定されている(非当籤が確定している)ので(図218(E)参照)、抽籤指定データのビット1に「0」がセットされ、抽籤結果「高確A」が決定されるか否かの抽籤は行われない。 Here, FIG. 277 shows the relationship between each bit of the lottery designation data referred to in the state transition lottery at the end of BB and the content of the lottery corresponding to the bit. In this example, bit 0 of the lottery designation data indicates the presence or absence of a lottery, which indicates whether the lottery result "Highly Probable B" is determined, and bit 1 indicates whether the lottery result "Highly Probable A" is determined. Bit 2 represents the presence or absence of a lottery, and bit 2 represents the presence or absence of a lottery, which indicates whether or not the lottery result is determined to be "super high certainty." In this example, the state transition lottery table for low certainty (for when BB ends) specifies a lottery value of 1 or more for the lottery results "high certainty B" and "very high certainty" (Fig. 218 (See (E)), "1" is set in bit 0 and bit 2 of the lottery designation data. On the other hand, in the state transition lottery table for low probability (for when BB ends) in this example, the lottery value "0" is specified for the lottery result "high probability A" (non-winning is confirmed). ) (see FIG. 218(E)), bit 1 of the lottery designation data is set to "0", and no lottery is performed to determine whether or not the lottery result "high probability A" is determined.

低確時用抽籤値格納領域の先頭アドレス(ラベル「dBDMC_L」が付されたアドレス)から1バイト先のアドレスに格納されるデータ「124」は、1回目の状態移行抽籤(抽籤指定データのビット0に対応する抽籤:抽籤結果「高確B」が決定されるか否かの抽籤)で使用される抽籤値データである。また、低確時用抽籤値格納領域の先頭アドレスから2バイト先のアドレスに格納されるデータ「3」は、3回目の状態移行抽籤(抽籤指定データのビット2に対応する抽籤:抽籤結果「超高確」が決定されるか否かの抽籤)で使用される抽籤値データである。 The data "124" stored at the address 1 byte ahead from the start address of the lottery value storage area for low probability (the address with the label "dBDMC_L") is the first state transition lottery (the bit of the lottery designation data). Lottery corresponding to 0: This is the lottery value data used in the lottery of whether or not the lottery result "Highly Probable B" is determined. In addition, the data "3" stored at the address 2 bytes ahead from the start address of the lottery value storage area for low probability times is the third state transition lottery (the lottery corresponding to bit 2 of the lottery designation data: the lottery result " This is the lottery value data used in the lottery to determine whether or not "super high probability" is determined.

なお、図218(E)に示す低確時用の状態移行抽籤テーブル(BB終了時用)では、抽籤結果「低確」に対して抽籤値「128」が設定されているが、この抽籤値と、抽籤結果「高確B」及び「超高確」の抽籤値とを加算すると「256」となる。それゆえ、BB終了時であり且つ現在の抽籤状態が低確時である場合の状態移行抽籤において、抽籤結果「高確B」及び「超高確」に対するいずれの抽籤においても非当籤が決定された時には、抽籤をしなくても自動的に、抽籤結果「低確」が決定される。したがって、この例では、抽籤指定データ内で抽籤結果「低確」が決定されるか否かの抽籤の有無を表すビットを設けず、抽籤結果「低確」に対する状態移行抽籤は行われない。また、低確時用抽籤値格納領域には、抽籤結果「低確」の抽籤値も格納されない。 Note that in the state transition lottery table for low certainty (for when BB ends) shown in FIG. 218(E), the lottery value "128" is set for the lottery result "low certainty"; , and the lottery results of the lottery results "Highly Probable B" and "Very Highly Probably" are added together to obtain "256". Therefore, in the state transition lottery at the end of BB and the current lottery state is low probability, non-winning is determined in both the lottery results for "high probability B" and "very high probability". In such a case, the lottery result "low certainty" is automatically determined without any lottery. Therefore, in this example, a bit indicating the presence or absence of a lottery is not provided in the lottery specification data to indicate whether or not a lottery result of "low probability" is determined, and no state transition lottery is performed for the lottery result of "low probability". In addition, the lottery value for the lottery result "low probability" is not stored in the lottery value storage area for low probability cases.

(6)高確時用抽籤値格納領域の構成
状態移行抽籤テーブル(BB終了時用)内において、ラベル「dBDMC_H」が付された高確時用抽籤値格納領域の先頭アドレスには、抽籤指定データ「00000101B」が格納される。それゆえ、この例の高確時用の状態移行抽籤テーブル(BB終了時用)を用いた状態移行抽籤では、1回目及び3回目の抽籤処理において抽籤値データを用いた抽籤が実行される。
(6) Configuration of the lottery value storage area for high accuracy times In the state transition lottery table (for when BB ends), the start address of the lottery value storage area for high accuracy times with the label "dBDMC_H" has a lottery designation. Data "00000101B" is stored. Therefore, in the state transition lottery using the high probability state transition lottery table (for when BB ends) in this example, the lottery using lottery value data is executed in the first and third lottery processing.

なお、図218(E)に示す高確時用の状態移行抽籤テーブル(BB終了時用)では、抽籤結果「高確B」及び「超高確」に対して1以上の抽籤値が規定されているので、抽籤指定データのビット0及びビット2に「1」がセットされる。一方、この例の高確時用の状態移行抽籤テーブル(BB終了時用)では、抽籤結果「高確A」に対して抽籤値「0」が規定されている(非当籤が確定している)ので(図218(E)参照)、抽籤指定データのビット1に「0」がセットされ、抽籤結果「高確A」が決定されるか否かの抽籤は行われない。 In addition, in the state transition lottery table for high certainty (for when BB ends) shown in FIG. Therefore, "1" is set in bit 0 and bit 2 of the lottery designation data. On the other hand, in the state transition lottery table for high probability (for when BB ends) in this example, the lottery value "0" is specified for the lottery result "high probability A" (non-winning is confirmed). ) (see FIG. 218(E)), bit 1 of the lottery designation data is set to "0", and no lottery is performed to determine whether or not the lottery result "high probability A" is determined.

また、図218(E)に示す高確時用の状態移行抽籤テーブル(BB終了時用)では、抽籤結果「低確」に対して抽籤値「0」が規定されているので、抽籤結果「低確」に対する状態移行抽籤を行わなくても、非当籤が確定している。それゆえ、BB終了時であり且つ現在の抽籤状態が高確時である場合の状態移行抽籤では、ソースプログラム上において、抽籤結果「低確」に対する状態移行抽籤は行われず、高確時用抽籤値格納領域にも抽籤結果「低確」の抽籤値は格納されない。 In addition, in the state transition lottery table for high certainty (for when BB ends) shown in FIG. Even if the state transition lottery for "low probability" is not performed, the non-winning is certain. Therefore, in the state transition lottery when the BB ends and the current lottery state is high probability, the state transition lottery for the lottery result "low probability" is not performed in the source program, and the lottery for high probability is performed. The lottery value of the lottery result "low probability" is not stored in the value storage area either.

高確時用抽籤値格納領域の先頭アドレス(ラベル「dBDMC_H」が付されたアドレス)から1バイト先のアドレスに格納されるデータ「124」は、1回目の状態移行抽籤(抽籤指定データのビット0に対応する抽籤:抽籤結果「高確B」が決定されるか否かの抽籤)で使用される抽籤値データである。また、高確時用抽籤値格納領域の先頭アドレスから2バイト先のアドレスに格納されるデータ「cHITABS」は、3回目の状態移行抽籤(抽籤指定データのビット2に対応する抽籤:抽籤結果「超高確」が決定されるか否かの抽籤)で使用される抽籤値データであり、抽籤結果「超高確」が無条件で当籤確定となることを示すデータである。 The data "124" stored at the address 1 byte ahead from the start address (address with label "dBDMC_H") of the lottery value storage area for high accuracy is the first state transition lottery (the bit of the lottery designation data). Lottery corresponding to 0: This is the lottery value data used in the lottery of whether or not the lottery result "Highly Probable B" is determined. In addition, the data "cHITABS" stored at the address 2 bytes ahead from the start address of the lottery value storage area for high accuracy is the data for the third state transition lottery (the lottery corresponding to bit 2 of the lottery designation data: the lottery result " This is the lottery value data used in the lottery (to determine whether or not the lottery result is "Super Highly Probable"), and is data indicating that the lottery result "Super Highly Probable" is unconditionally confirmed as a winning result.

なお、図218(E)に示す高確時用の状態移行抽籤テーブル(BB終了時用)では、抽籤結果「高確B」及び「超高確」に対してのみ抽籤値が割り振られており、両抽籤値を加算すると「256」となる。それゆえ、高確時用の状態移行抽籤テーブルを用いた状態移行抽籤(1回目の抽籤)において、抽籤結果「高確B」が決定されなかった場合には、抽籤をしなくても自動的に、抽籤結果「超高確」が決定される。それゆえ、この例では、3回目の状態移行抽籤(抽籤結果「超高確」に対する抽籤)で使用される抽籤値データの格納領域には、無条件で当籤が確定するデータ「cHITABS」が格納され、3回目の状態移行抽籤は実際には行われない。 In addition, in the state transition lottery table for high certainty (for when BB ends) shown in FIG. 218(E), lottery values are allocated only to the lottery results "high certainty B" and "super high certainty". , the sum of both lottery values becomes "256". Therefore, in the state transition lottery (first lottery) using the state transition lottery table for high certainty, if the lottery result "High certainty B" is not determined, the Then, the lottery result “Super Highly Certain” is determined. Therefore, in this example, the data "cHITABS" that unconditionally determines the winning is stored in the storage area for the lottery value data used in the third state transition lottery (the lottery for the lottery result "Super Highly Accurate"). Therefore, the third state transition lottery is not actually performed.

また、本実施形態では、図218(E)の状態移行抽籤テーブル(BB終了時用)に示すように、現在の抽籤状態が「超高確」である場合には、状態移行抽籤の結果として必ず「超高確」が決定され、抽籤状態が「超高確」に維持される(抽籤状態が移行しない)。それゆえ、現在の抽籤状態が「超高確」である場合には、ソースプログラム上では、状態移行抽籤は行われず、状態移行抽籤テーブル(BB終了時用)内にも、超高確時用の抽籤値群の格納領域及びそれを指定するための各種データは格納されない。 In addition, in this embodiment, as shown in the state transition lottery table (for when BB ends) in FIG. “Super-high certainty” is always determined, and the lottery state is maintained at “super-high certainty” (the lottery state does not shift). Therefore, if the current lottery state is "super high certainty", the state transition lottery is not performed in the source program, and the state transition lottery table (for when BB ends) also contains the state transition lottery for "super high certainty". The storage area for the lottery value group and various data for specifying it are not stored.

なお、状態移行抽籤テーブル(BB終了時用)内で規定されている低確時用抽籤値格納領域及び高確時用抽籤値格納領域は、本発明に係る抽籤値格納領域の一具体例を示すものである。 Note that the lottery value storage area for low probability and the lottery value storage area for high probability that are defined in the state transition lottery table (for when BB ends) are a specific example of the lottery value storage area according to the present invention. It shows.

上述した状態移行抽籤テーブル(BB終了時用)の構成では、次のような効果が得られる。ソースプログラム上で実際に参照される状態移行抽籤テーブル(BB終了時用)において、図218(E)に示す構成の抽籤テーブルを忠実に構成しようとすると、現在の抽籤状態毎に5つの抽籤値をテーブル内に格納しなければならない。それゆえ、この場合には、15バイトの格納領域が必要となる。それに対して、図274に示すような態様、すなわち、抽籤結果が確定している抽籤対象の抽籤値(抽籤係数)を格納しない態様で、状態移行抽籤テーブル(BB終了時用)を構成した場合には、上述のように、10バイトの格納領域で状態移行抽籤テーブル(BB終了時用)を構成することができる。それゆえ、図274に示す構成の抽籤テーブルを用いることにより、メインROM102に格納されるテーブルデータの容量を低減することができる。 The configuration of the state transition lottery table (for when BB ends) described above provides the following effects. In the state transition lottery table (for when BB ends) that is actually referenced in the source program, if you try to faithfully configure the lottery table shown in FIG. 218(E), five lottery values will be generated for each current lottery state. must be stored in a table. Therefore, in this case, a storage area of 15 bytes is required. On the other hand, if the state transition lottery table (for when BB ends) is configured in a manner as shown in FIG. 274, that is, in a manner that does not store the lottery values (lottery coefficients) of lottery targets whose lottery results have been determined. As described above, the state transition lottery table (for when BB ends) can be configured with a 10-byte storage area. Therefore, by using the lottery table having the configuration shown in FIG. 274, the capacity of table data stored in the main ROM 102 can be reduced.

[BB中ART抽籤テーブル(通常BB又はART中BB中用)]
図278は、ソースプログラム上で実際に参照される、図249(A)のBB中ART抽籤テーブル(通常BB又はART中BB中用)の構成例を示す図である。なお、図220、図223、図225、図228~図233、図235、図241、図249(B)、図249(C)の抽籤テーブルの構成も図278に示す構成と同様となる。
[ART lottery table during BB (normal BB or ART during BB)]
FIG. 278 is a diagram showing a configuration example of the BB-in-ART lottery table (for normal BB or ART-in-BB) of FIG. 249(A), which is actually referred to on the source program. Note that the configurations of the lottery tables in FIGS. 220, 223, 225, 228 to 233, 235, 241, 249 (B), and 249 (C) are also similar to the configuration shown in FIG. 278.

ソースプログラム上で実際に参照されるBB中ART抽籤テーブル(通常BB又はART中BB中用)は、図278に示すように、ラベル「dBBSVOTB」が付された先頭アドレスから4バイト先のアドレスまでの格納領域(5バイトの格納領域)に配置される。このBB中ART抽籤テーブル(通常BB又はART中BB中用)内において、先頭アドレスから4バイト先のアドレスまでの各アドレスには、データ「.LOW.(wRAND1BS+cRNDAT15)+20H*(0)」、「.LOW.wDDMFLG_C」、「cPRB_0」、「cPRB_4」及び「cPRB_HIT」がそれぞれ格納される。なお、各データ(DB)は1バイト(8ビット)のデータで構成される。以下、各データの内容を説明する。 The BB-in-BB ART lottery table (usually for BB or ART-in-BB) that is actually referenced on the source program starts from the first address with the label "dBBSVOTB" to the address 4 bytes ahead, as shown in Figure 278. (5-byte storage area). In this BB medium ART lottery table (for normal BB or ART medium BB medium), each address from the first address to the address 4 bytes ahead contains the data ".LOW.(wRAND1BS+cRNDAT15)+20H*(0)", " .LOW.wDDMFLG_C", "cPRB_0", "cPRB_4", and "cPRB_HIT" are respectively stored. Note that each data (DB) is composed of 1 byte (8 bits) of data. The contents of each data will be explained below.

(1)複合データの構成
BB中ART抽籤テーブル(通常BB又はART中BB中用)の先頭アドレスに格納されているデータ「.LOW.(wRAND1BS+cRNDAT15)+20H*(0)」は、通常BB又はART中BB中時のART抽籤の抽籤回数と、ART抽籤で使用する出玉抽籤用乱数値が格納された乱数格納領域のアドレスを指定するためのオフセット値とが格納された1バイトの複合データである。
(1) Composition of composite data The data ".LOW. (wRAND1BS+cRNDAT15)+20H*(0)" stored at the start address of the BB medium ART lottery table (for normal BB or ART medium BB medium) is normally BB or ART. This is 1-byte composite data that stores the number of draws for the ART lottery during the middle BB and an offset value for specifying the address of the random number storage area where the random number for the lottery of balls used in the ART lottery is stored. be.

この例では、抽籤回数として「0」が複合データのビット5~ビット7に格納され、2バイトラベル「wRAND1BS+cRNDAT15」の下位側1バイトの値(オフセット値「10H」(「F010H」の下位側1バイトの値))がビット0~ビット4に格納される。なお、ここでいう、「抽籤回数が0回」とは、抽籤を行わないという意味ではなく、抽籤指定を行わない(上述した抽籤指定データを用いた抽籤を行わない)という意味であり、この場合には、指定されたアドレスに格納された抽籤値データを用いて1回抽籤が行われる。 In this example, "0" is stored as the lottery count in bits 5 to 7 of the composite data, and the value of the lower 1 byte of the 2-byte label "wRAND1BS+cRNDAT15" (offset value "10H" (lower 1 of "F010H") The value of the byte)) is stored in bits 0 to 4. Note that "the number of drawings is 0" here does not mean that a drawing is not carried out, but rather that a drawing is not specified (a drawing using the above-mentioned drawing specification data is not carried out); In this case, the lottery is performed once using the lottery value data stored at the designated address.

(2)フラググループ種別の指定データの構成
BB中ART抽籤テーブル(通常BB又はART中BB中用)の先頭アドレスから1バイト先のアドレスに格納されているデータ「.LOW.wDDMFLG_C」は、現ゲームで取得された抽籤用フラグの種別に対応するフラググループ(フラググループC)の種別に関するデータ(フラググループCの指定データ)である。
(2) Configuration of flag group type specification data The data “.LOW.wDDMFLG_C” stored at the address 1 byte ahead from the start address of the BB-in-BB ART lottery table (normally for BB or ART-in-BB) is This is data (designation data of flag group C) regarding the type of flag group (flag group C) corresponding to the type of lottery flag acquired in the game.

なお、本実施形態では、図249(A)に示すように、BB中ART抽籤テーブル(通常BB又はART中BB中用)で用いられる抽籤用フラグの種別は、「CBBベル」、「中段ベル」、「斜めベル」、「ベルハズレA」、「ベルハズレB」、「フェイク7」、「7揃い」及び「BAR揃い」の8種類が設けられているが、ソースプログラム上では、これらの抽籤用フラグが3種類のフラググループCに振り分けられる。そして、BB中ART抽籤テーブル(通常BB又はART中BB中用)を使用したART抽籤では、ソースプログラム上において、8種類の抽籤用フラグの代わりに3種類のフラググループCが抽籤パラメータとして用いられる。 In addition, in this embodiment, as shown in FIG. 249(A), the types of lottery flags used in the BB medium ART lottery table (for normal BB or ART medium BB medium) are "CBB bell", "middle bell", etc. ", "Diagonal Bell", "Bell Loss A", "Bell Loss B", "Fake 7", "Set of 7" and "Set of BAR" are provided, but in the source program, these lottery numbers are The flags are sorted into three types of flag groups C. In the ART lottery using the BB medium ART lottery table (usually for BB or ART medium BB medium), three types of flag groups C are used as lottery parameters instead of the eight types of lottery flags on the source program. .

具体的には、当籤の抽籤値が「0」である抽籤用フラグ「CBBベル」、「中段ベル」、「斜めベル」及び「フェイク7」が「ハズレ」と称するフラググループCでまとめられ、当籤の抽籤値が「4」である抽籤用フラグ「ベルハズレA」及び「ベルハズレB」が「EP役」と称するフラググループCでまとめられ、当籤の抽籤値が「256」である抽籤用フラグ「7揃い」及び「BAR揃い」が「プレミア系」と称するフラググループCでまとめられる。 Specifically, the lottery flags "CBB Bell", "Middle Bell", "Diagonal Bell", and "Fake 7" whose lottery value is "0" are grouped together in a flag group C called "Loss". The lottery flags "Bell Loss A" and "Bell Loss B" whose lottery value is "4" are grouped together in a flag group C called "EP role", and whose lottery value is "256". 7 set" and ``BAR set" are grouped together in flag group C called ``premier type.''

そして、データ「.LOW.wDDMFLG_C」には、フラググループCの種別に対応する抽籤値データが格納された領域を指定するためのデータが格納される。具体的には、フラググループCが「ハズレ」である場合には、データ「.LOW.wDDMFLG_C」として、1バイト先に格納されているデータ「cPRB_0」(非当籤確定を指定するラベルデータ)を指定するためのデータが規定される。また、フラググループCが「EP役」である場合には、データ「.LOW.wDDMFLG_C」として、2バイト先に格納されているデータ「cPRB_4」(抽籤値「4」の格納領域を指定するラベルデータ)を指定するためのデータが規定される。さらに、フラググループCが「プレミア系」である場合には、データ「.LOW.wDDMFLG_C」として、3バイト先に格納されているデータ「cPRB_HIT」(当籤確定を指定するラベルデータ)を指定するためのデータが規定される。 The data ".LOW.wDDMFLG_C" stores data for specifying the area in which the lottery value data corresponding to the type of flag group C is stored. Specifically, if flag group C is a "lose", data "cPRB_0" (label data specifying non-winning confirmation) stored one byte ahead is set as data ".LOW.wDDMFLG_C". Data for specification is defined. In addition, when flag group C is "EP role", data ".LOW.wDDMFLG_C" is stored 2 bytes ahead of data "cPRB_4" (a label specifying the storage area for the lottery value "4"). data) is defined. Furthermore, if flag group C is "premier type", data "cPRB_HIT" (label data specifying winning confirmation) stored 3 bytes ahead is specified as data ".LOW.wDDMFLG_C". data is specified.

なお、フラググループCが「ハズレ」である場合には、「wDDMFLG_C」は「0」となり、フラググループCが「EP役」である場合には、「wDDMFLG_C」は「1」になり、フラググループCが「プレミア系」である場合には、「wDDMFLG_C」は「2」となる。 In addition, when flag group C is a "lose", "wDDMFLG_C" becomes "0", and when flag group C is "EP role", "wDDMFLG_C" becomes "1", and the flag group When C is "premier type", "wDDMFLG_C" is "2".

(3)抽籤値のラベルデータの構成
BB中ART抽籤テーブル(通常BB又はART中BB中用)の先頭アドレスから2バイト先のアドレスに格納されているデータ「cPRB_0」は、フラググループCが「ハズレ」である場合に参照される非当籤確定データ(後述の当否要求有りで且つ非当籤決定を示すデータ:抽籤値「0」とは異なる値が割り当てられる)が格納されているアドレスを指定するためのラベルデータである。BB中ART抽籤テーブル(通常BB又はART中BB中用)の先頭アドレスから3バイト先のアドレスに格納されているデータ「cPRB_4」は、フラググループCが「EP役」である場合に用いられる抽籤値「4」が格納されているアドレスを指定するためのラベルデータである。また、BB中ART抽籤テーブル(通常BB又はART中BB中用)の先頭アドレスから4バイト先のアドレスに格納されているデータ「cPRB_HIT」は、フラググループCが「プレミア系」である場合に参照される当籤確定データ(後述の当否要求有りで且つ当籤決定を示すデータ:抽籤値「256」とは異なる値が割り当てられる)が格納されているアドレスを指定するためのラベルデータである。
(3) Structure of label data of lottery value Data “cPRB_0” stored at the address 2 bytes ahead from the start address of the BB medium ART lottery table (for normal BB or ART medium BB medium) has flag group C as “ Specify the address where the non-winning confirmation data (data with a win/fail request described below and indicating a non-winning determination: a value different from the lottery value "0" is assigned) that is referenced in the case of "Loss" is stored. This is the label data for. The data “cPRB_4” stored at the address 3 bytes ahead from the start address of the BB medium ART lottery table (normally for BB or ART medium BB medium) is the lottery table used when flag group C is “EP role”. This is label data for specifying the address where the value "4" is stored. In addition, the data "cPRB_HIT" stored at the address 4 bytes ahead from the start address of the BB medium ART lottery table (normal BB or ART medium BB medium) is referenced when flag group C is "Premier". This is label data for specifying an address where the winning confirmation data (data that includes a request for confirmation as described later and indicates a winning decision: a value different from the lottery value "256" is assigned) is stored.

ここで、図279に、ソースプログラム上で参照される、上述したデータ「cPRB_0」等のラベルデータと、該ラベルデータに対応付けられた抽籤値データとの対応を規定した当否判定用係数テーブルの構成を示す。なお、本実施形態において、当否判定用係数テーブルは、BB中ART抽籤だけでなく、当籤/非当籤を決定する他の抽籤においても共通で用いられる。 Here, FIG. 279 shows a coefficient table for determining validity that defines the correspondence between label data such as the above-mentioned data "cPRB_0" and the lottery value data associated with the label data, which is referred to on the source program. Show the configuration. In addition, in this embodiment, the coefficient table for determining whether or not a prize is won is commonly used not only for the ART lottery during BB, but also for other lotteries that determine winning/non-winning.

当否判定用係数テーブルで規定されている抽籤値データの種別を大きく分類すると、当否要求有りの抽籤値データと当否要求無しの抽籤値データとに分けられる。当否要求有りの抽籤値データは、抽籤の当籤又は非当籤が、抽籤を行わなくても確定しているデータのことである。当否要求無しの抽籤値データは、抽籤処理を行ってはじめて当籤/非当籤が確定するデータである。 Broadly speaking, the types of lottery value data defined in the coefficient table for determination of validity are divided into lottery value data with a requirement of validity and lottery value data without a requirement of validity. The lottery value data with a win/fail request is data in which the winning or non-winning of a lottery is determined even without performing a lottery. The lottery value data without a win/fail request is data in which winning/non-winning is determined only after the lottery process is performed.

当否要求の有無の情報は、抽籤値データを構成する1バイト(8ビット)データ内のビット0に格納され、当否要求有りの場合にはビット0に「1」が格納され、当否要求無しの場合には、ビット0に「0」が格納される。また、当否要求有りの抽籤値データにおいて当籤確定/非当籤確定の情報は、抽籤値データ(1バイト)のビット1に格納され、当籤確定の場合にはビット1に「1」が格納され、非当籤確定の場合には、ビット1に「0」が格納される。なお、実際の処理では、抽籤値データのビット0の値を検出し、ビット0に「1」が格納されている場合(当否要求有りの場合)には、抽籤処理が行われず、ビット0に「0」が格納されている場合(当否要求無しの場合)には、抽籤処理が行われる。 Information on the presence or absence of a win/fail request is stored in bit 0 of the 1-byte (8-bit) data that constitutes the lottery value data, and if there is a win/fail request, "1" is stored in bit 0, and if there is no win/fail request, "1" is stored in bit 0. In this case, “0” is stored in bit 0. In addition, in the lottery value data with a win/fail request, information on whether the lottery is confirmed/non-winning is stored in bit 1 of the lottery value data (1 byte), and if the lottery is confirmed, "1" is stored in bit 1, If the winning is not confirmed, "0" is stored in bit 1. In the actual process, the value of bit 0 of the lottery value data is detected, and if "1" is stored in bit 0 (if there is a win/fail request), the lottery process is not performed and bit 0 is If "0" is stored (if there is no request for validity), a lottery process is performed.

図279の当否判定用係数テーブル中において、ラベル「cPRB_HIT」で指定される値(1*2+(1))及びラベル「cPRB_0」で指定される値(0*2+(1))が当否要求有りの抽籤値データである。なお、前者(当籤確定)の抽籤値データには「256」とは異なる値(「3(00000011B)」)が割り当てられ、後者(非当籤確定)の抽籤値データには「0」とは異なる値(「1(00000001B)」)が割り当てられる。 In the validity judgment coefficient table in FIG. 279, the value specified by the label “cPRB_HIT” (1*2+(1)) and the value specified by the label “cPRB_0” (0*2+(1)) indicate the validity request. This is the lottery value data. Note that the lottery value data of the former (confirmed winning) is assigned a value different from "256" ("3 (00000011B)"), and the lottery value data of the latter (non-confirmed winning) is assigned a value different from "0". A value (“1 (00000001B)”) is assigned.

一方、図279の当否判定用係数テーブル中において、ラベル「cPRB_1」~「cPRB_192」で指定されるアドレスに格納された抽籤値データが当否要求無しの抽籤値データである。なお、本実施形態では、ラベル「cPRB_###」で指定されるアドレスには、抽籤値「###」が格納される。 On the other hand, in the validity determination coefficient table of FIG. 279, the lottery value data stored in the addresses designated by the labels "cPRB_1" to "cPRB_192" are lottery value data without a validity request. Note that in this embodiment, the lottery value "###" is stored in the address specified by the label "cPRB_###".

それゆえ、図278に示すBB中ART抽籤テーブル(通常BB又はART中BB中用)を用いたART抽籤において、抽籤値データとして、BB中ART抽籤テーブルの先頭アドレスから2バイト先のアドレスに格納されているデータ「cPRB_0」が選択された場合には、抽籤は行われず、非当籤が確定する。図278に示すBB中ART抽籤テーブル(通常BB又はART中BB中用)を用いたART抽籤において、抽籤値データとして、BB中ART抽籤テーブルの先頭アドレスから3バイト先のアドレスに格納されているデータ「cPRB_4」が選択された場合には、抽籤値「4」が取得され、該抽籤値と出玉抽籤用乱数値とに基づいてART抽籤が行われる。また、図278に示すBB中ART抽籤テーブル(通常BB又はART中BB中用)を用いたART抽籤において、抽籤値データとして、BB中ART抽籤テーブルの先頭アドレスから4バイト先のアドレスに格納されているデータ「cPRB_HIT」が選択された場合には、抽籤は行われず、当籤が確定する。 Therefore, in the ART lottery using the BB ART lottery table (for normal BB or ART BB medium) shown in Figure 278, the lottery value data is stored at an address 2 bytes ahead from the start address of the BB ART lottery table. If the data "cPRB_0" is selected, no lottery is performed and a non-winning is confirmed. In the ART lottery using the BB ART lottery table (for normal BB or ART BB medium) shown in Figure 278, the lottery value data is stored at an address 3 bytes ahead from the start address of the BB ART lottery table. When the data "cPRB_4" is selected, the lottery value "4" is acquired, and the ART lottery is performed based on the lottery value and the random number for the lottery of winning balls. In addition, in the ART lottery using the ART lottery table in BB (for normal BB or BB in ART lottery table) shown in FIG. If the data “cPRB_HIT” is selected, no lottery is performed and the prize is confirmed.

[BB当籤時状態別CZ抽籤テーブル(A)~(C)]
図280は、ソースプログラム上で実際に参照される、図222(A)~222(C)のBB当籤時状態別CZ抽籤テーブルの構成例を示す図である。なお、ソースプログラム上では、図222(A)のBB当籤時状態別CZ抽籤テーブル(低確時用)、図222(B)のBB当籤時状態別CZ抽籤テーブル(高確時用)、及び、図222(C)のBB当籤時状態別CZ抽籤テーブル(超高確時用)が一つのテーブルで構成される。
[CZ lottery table (A) to (C) by state when winning BB]
FIG. 280 is a diagram showing an example of the configuration of the CZ lottery table classified by BB winning state shown in FIGS. 222(A) to 222(C), which is actually referred to on the source program. In addition, on the source program, the CZ lottery table by state at BB winning shown in FIG. 222(A) (for low probability), the CZ lottery table by state at BB winning shown in FIG. 222(B) (for high probability), and , the CZ lottery table for each BB winning state (for ultra-high accuracy) shown in FIG. 222(C) is composed of one table.

ソースプログラム上で実際に参照されるBB当籤時状態別CZ抽籤テーブルは、図280に示すように、ラベル「dBHSVCTB」が付された先頭アドレスから16バイト先のアドレスまでの格納領域(17バイトの格納領域)に配置される。 As shown in Figure 280, the CZ lottery table by BB winning state that is actually referenced on the source program is a storage area (17 bytes) from the start address labeled "dBHSVCTB" to the address 16 bytes ahead. storage area).

BB当籤時状態別CZ抽籤テーブルの先頭アドレスには、抽籤回数と、CZ抽籤で使用する出玉抽籤用乱数値が格納された乱数格納領域のアドレスを指定するためのオフセット値とが格納された1バイトの複合データ「.LOW.(wRAND1BS+cRNDAT09)+20H*(0)」が格納される。なお、この複合データでは、抽籤回数は0回であり(抽籤指定無し)、オフセット値は「0FH」(「F00FH」の下位側1バイトの値)となる。 The first address of the CZ lottery table for each state at the time of BB winning stores the number of lottery times and an offset value for specifying the address of the random number storage area in which the random number for the lottery of balls used in the CZ lottery is stored. One byte of composite data ".LOW. (wRAND1BS+cRNDAT09)+20H*(0)" is stored. Note that in this composite data, the number of lottery is 0 (no lottery designation), and the offset value is "0FH" (the value of the lower 1 byte of "F00FH").

複合データの格納アドレス(BB当籤時状態別CZ抽籤テーブルの先頭アドレス)の次のアドレスに格納されているデータ「.LOW.wDDM_STS」は、現在の抽籤状態(低確、高確又は超高確)に関するデータ(出玉ステータスデータ)である。 The data ".LOW.wDDM_STS" stored in the address next to the composite data storage address (the first address of the CZ lottery table by state at the time of BB winning) is the current lottery state (low probability, high probability, or super high probability). ) (ball output status data).

出玉ステータスデータの格納アドレスの次のアドレスに格納されているデータ「.LOW.wDDMFLG_A」は、現ゲームで取得された抽籤用フラグの種別に対応するフラググループ(フラググループA)の種別に関するデータ(フラググループAの指定データ)である。具体的には、データ「.LOW.wDDMFLG_A」は、フラググループAの種別に対応する抽籤値群が格納された領域を指定するためのデータである。 The data ".LOW.wDDMFLG_A" stored in the address next to the storage address of the ball release status data is data related to the type of flag group (flag group A) that corresponds to the type of lottery flag acquired in the current game. (designation data of flag group A). Specifically, the data ".LOW.wDDMFLG_A" is data for specifying an area in which a group of lottery values corresponding to the type of flag group A is stored.

なお、本実施形態では、図222(A)~222(C)に示すように、BB当籤時状態別CZ抽籤テーブルで用いられる抽籤用フラグの種別は、「通常リプ、ベル」、「弱スイカ」、「弱チェリー」、「弱チャンスリプ」、「強スイカ」、「強チェリー」、「強チャンスリプ」、「強ベル」、「リーチ目リプ」及び「確定チェリー」の10種類が設けられているが、ソースプログラム上では、これらの抽籤用フラグが4種類のフラググループ(フラググループA)に振り分けられる。そして、BB当籤時状態別CZ抽籤テーブルを使用したCZ抽籤では、ソースプログラム上において、10種類の抽籤用フラグの代わりに4種類のフラググループAが抽籤パラメータとして用いられる。 In this embodiment, as shown in FIGS. 222(A) to 222(C), the types of lottery flags used in the CZ lottery table by state at the time of BB winning are "normal reply, bell" and "weak watermelon". ”, “Weak Cherry”, “Weak Chance Reply”, “Strong Watermelon”, “Strong Cherry”, “Strong Chance Reply”, “Strong Bell”, “Reach Reply” and “Confirmed Cherry”. However, in the source program, these lottery flags are divided into four types of flag groups (flag groups A). In the CZ lottery using the CZ lottery table classified by state at the time of BB winning, four types of flag groups A are used as lottery parameters instead of the ten types of lottery flags on the source program.

具体的には、抽籤用フラグ「通常リプ、ベル」及び「確定チェリー」が「ハズレ&プレミア系」と称するフラググループAでまとめられ、抽籤用フラグ「弱スイカ」、「弱チェリー」及び「弱チャンスリプ」が「弱レア&弱スイカ」と称するフラググループAでまとめられ、抽籤用フラグ「強スイカ」が「強スイカ」と称するフラググループAでまとめられ、抽籤用フラグ「強チェリー」、「強チャンスリプ」、「強ベル」及び「リーチ目リプ」が「強レア&EP役」と称するフラググループAでまとめられる。 Specifically, the lottery flags "Normal Rip, Bell" and "Confirmed Cherry" are grouped together in flag group A called "Loss & Premier Type", and the lottery flags "Weak Watermelon", "Weak Cherry" and "Weak "Chance Rip" are grouped together in flag group A called "Weak Rare & Weak Watermelon", the lottery flag "Strong Watermelon" is grouped in flag group A called "Strong Watermelon", and the lottery flags "Strong Cherry", " "Strong Chance Reply", "Strong Bell" and "Reach Reply" are grouped together in flag group A called "Strong Rare & EP Role".

フラググループAの指定データの格納アドレスの次のアドレスから2バイト先のアドレスまでの領域(3バイトの格納領域)には、1バイトの領域毎に、各抽籤状態(低確、高確又は超高確)における抽籤値(抽籤係数)群の格納領域の先頭アドレスを指定するためのデータが格納される。例えば、データ「.LOW.wDDMFLG_A」の格納アドレスの次のアドレスに格納されているデータ「(80H)+dBBH_LOW-$」は、抽籤状態が「低確」である場合に使用される抽籤値(抽籤係数)群の格納領域の先頭アドレス(ラベル「dBBH_LOW」が付されたアドレス)を指定するためのデータである。 In the area from the address next to the storage address of the specified data of flag group A to the address 2 bytes ahead (3-byte storage area), each lottery status (low probability, high probability, or super Data for specifying the start address of a storage area for a group of lottery values (lottery coefficients) in high probability) is stored. For example, the data "(80H)+dBBH_LOW-$" stored at the address next to the storage address of the data ".LOW.wDDMFLG_A" is the lottery value (lottery value) used when the lottery status is "low certainty". This is data for specifying the start address (address labeled "dBBH_LOW") of the storage area for the group of coefficients.

なお、上述したBB当籤時状態別CZ抽籤テーブルの先頭アドレスから5バイト先のアドレスまでの格納領域(6バイトの格納領域)に格納された各種データは、本発明に係る抽籤選択情報の一具体例を示すものである。また、これらのデータが格納されている領域(6バイトの格納領域)は、本発明に係る抽籤選択格納領域の一具体例を示すものである。 The various data stored in the storage area (6-byte storage area) from the start address to the 5-byte address of the above-mentioned CZ lottery table classified by state at the time of BB winning is one example of the lottery selection information according to the present invention. This is an example. Further, the area in which these data are stored (storage area of 6 bytes) is a specific example of the lottery selection storage area according to the present invention.

そして、BB当籤時状態別CZ抽籤テーブル内において、ラベル「dBBH_LOW」が付されたアドレスから10バイト先のアドレスまでの格納領域(11バイトの格納領域)に、抽籤状態毎の抽籤値(抽籤係数)群の格納領域が配置される。この抽籤値群の格納領域内では、ラベル「dBBH_LOW」が付されたアドレスから2バイト先のアドレスまでの格納領域(3バイトの格納領域)に低確時用の抽籤値群が格納され、ラベル「dBBH_HIG」が付されたアドレスから3バイト先のアドレスまでの格納領域(4バイトの格納領域)に高確時用の抽籤値群が格納され、ラベル「dBBH_SPH」が付されたアドレスから3バイト先のアドレスまでの格納領域(4バイトの格納領域)に超高確時用の抽籤値群が格納される。なお、上述したBB当籤時状態別CZ抽籤テーブルで規定されている抽籤状態毎の抽籤値(抽籤係数)群の格納領域は、本発明に係る抽籤値格納領域の一具体例を示すものである。 Then, in the CZ lottery table for each state at the time of BB winning, the lottery value (lottery coefficient ) group storage area is arranged. Within this storage area for the lottery value group, the lottery value group for low probability is stored in the storage area (3-byte storage area) from the address with the label "dBBH_LOW" to the address 2 bytes ahead. A group of lottery values for high accuracy is stored in the storage area (4-byte storage area) from the address with the label "dBBH_HIG" to the address 3 bytes ahead, and 3 bytes from the address with the label "dBBH_SPH" A group of lottery values for extremely high accuracy is stored in the storage area (4-byte storage area) up to the previous address. Note that the storage area for the lottery value (lottery coefficient) group for each lottery state specified in the CZ lottery table for each state at the time of BB winning described above is a specific example of the lottery value storage area according to the present invention. .

本実施形態では、図280に示すように、抽籤値群の格納領域内において、ラベル「dBBH_HIG」が付されたアドレス(高確時用の抽籤値格納領域の先頭アドレス)には、抽籤状態が高確であり且つフラググループAが「ハズレ&プレミア系」である場合に使用される抽籤値データ(非当籤確定データ)を指定するためのラベルデータ「cPRB_0」が格納される。また、本実施形態では、BB当籤時状態別CZ抽籤テーブルを使用したCZ抽籤において、抽籤状態が低確であり且つフラググループAが「強レア&EP役」(抽籤用フラグが「強チェリー」、「強チャンスリプ」、「強ベル」又は「リーチ目リプ」)である場合にも、非当籤が確定する(図222(A)~222(C)参照)。 In this embodiment, as shown in FIG. 280, the address with the label "dBBH_HIG" (the first address of the lottery value storage area for high accuracy) in the lottery value group storage area has the lottery status. Label data "cPRB_0" for specifying lottery value data (non-winning confirmed data) that is highly accurate and is used when flag group A is "loss & premium type" is stored. In addition, in this embodiment, in the CZ lottery using the CZ lottery table classified by state at the time of BB winning, the lottery state is low certainty and the flag group A is "Strong Rare & EP" (the lottery flag is "Strong Cherry", ``Strong chance slip'', ``Strong bell'', or ``Reach hit slip''), the non-winning is also determined (see FIGS. 222(A) to 222(C)).

それゆえ、抽籤状態が低確であり且つフラググループAが「強レア&EP役」である場合に使用される抽籤値データ(非当籤確定データ)は、抽籤状態が高確であり且つフラググループが「ハズレ&プレミア系」である場合に使用される抽籤値データ(非当籤確定データ)と同じになる。そして、図280に示すBB当籤時状態別CZ抽籤テーブル内において、前者の抽籤値データと後者の抽籤値データとを別個に規定すると、両者は隣り合うアドレスに格納されることになる。 Therefore, the lottery value data (non-winning confirmed data) used when the lottery status is low probability and the flag group A is "strong rare & EP role" is the same as when the lottery status is high probability and the flag group is It is the same as the lottery value data (non-winning confirmed data) used in the case of "lose and premium type". If the former lottery value data and the latter lottery value data are defined separately in the CZ lottery table by BB winning state shown in FIG. 280, they will be stored in adjacent addresses.

そこで、本実施形態では、テーブルデータの容量を節約するため、図280に示すように、高確時用の抽籤値格納領域の先頭アドレス(ラベル「dBBH_HIG」が付されたアドレス)に格納されるデータ(ラベルデータ「cPRB_0」)を、抽籤状態が低確であり且つフラググループAが「強レア&EP役」である場合のデータとしても用いる(兼用する)。すなわち、ソースプログラム上で参照されるBB当籤時状態別CZ抽籤テーブル内では、配置位置が互いに隣り合う2つの抽籤値群の格納領域間(ラベル「dBBH_LOW」が付されたアドレスから始まる低確時用の抽籤値群の格納領域とラベル「dBBH_HIG」が付されたアドレスから始まる高確時用の抽籤値群の格納領域との間)において、抽籤値に関するデータ(ラベルデータ)の一部が兼用されている。 Therefore, in this embodiment, in order to save the capacity of the table data, as shown in FIG. The data (label data "cPRB_0") is also used (also used) as data when the lottery status is low probability and the flag group A is "strong rare & EP combination". That is, in the CZ lottery table by BB winning state referenced on the source program, the arrangement position is between the storage areas of two lottery value groups adjacent to each other (low probability time starting from the address with the label "dBBH_LOW"). (between the storage area for the lottery value group for the first time and the storage area for the lottery value group for high accuracy starting from the address with the label "dBBH_HIG"), part of the data related to the lottery value (label data) is shared. has been done.

[CZ中ART抽籤テーブル(A)~(H)]
図281は、ソースプログラム上で実際に参照される、図226(A)~226(D)及び図227(E)~227(H)のCZ中ART抽籤テーブルの構成例を示す図である。なお、ソースプログラム上では、遊技状況毎に分けられた図226(A)~226(D)及び図227(E)~227(H)の8種類のCZ中ART抽籤テーブルが一つのテーブルで構成される。
[CZ medium ART lottery table (A) to (H)]
FIG. 281 is a diagram showing an example of the configuration of the ART lottery table in CZ shown in FIGS. 226(A) to 226(D) and FIGS. 227(E) to 227(H), which is actually referred to on the source program. In addition, on the source program, eight types of CZ ART lottery tables, shown in Figures 226 (A) to 226 (D) and Figures 227 (E) to 227 (H), divided by gaming situation, are configured as one table. be done.

ソースプログラム上で実際に参照されるCZ中ART抽籤テーブルは、図281に示すように、ラベル「dVCSVOTB」が付された先頭アドレスから30バイト先のアドレスまでの格納領域(31バイトの格納領域)に配置される。 As shown in Figure 281, the CZ medium ART lottery table that is actually referenced on the source program is a storage area from the start address labeled "dVCSVOTB" to an address 30 bytes ahead (a 31-byte storage area). will be placed in

CZ中ART抽籤テーブルの先頭アドレスには、抽籤回数と、ART抽籤で使用する出玉抽籤用乱数値が格納された乱数格納領域のアドレスを指定するためのオフセット値とが格納された1バイトの複合データ「.LOW.(wRAND1BS+cRNDAT12)+20H*(0)」が格納される。なお、この複合データでは、抽籤回数は0回であり(抽籤指定無し)、オフセット値は「10H」(「F010H」の下位側1バイトの値)となる。 The first address of the ART lottery table in CZ is a 1-byte field that stores the number of draws and an offset value for specifying the address of the random number storage area where the random number for the lottery of balls used in the ART lottery is stored. Composite data ".LOW. (wRAND1BS+cRNDAT12)+20H*(0)" is stored. In this composite data, the number of lottery is 0 (no lottery designation), and the offset value is "10H" (the value of the lower 1 byte of "F010H").

複合データの格納アドレス(CZ中ART抽籤テーブルの先頭アドレス)の次のアドレスに格納されているデータ「.LOW.wDDMFLG_D」は、現ゲームで取得された抽籤用フラグの種別に対応するフラググループ(フラググループD)の種別に関するデータ(フラググループDの指定データ)である。具体的には、データ「.LOW.wDDMFLG_D」は、フラググループDの種別に対応する抽籤値群が格納された領域を指定するためのデータである。 The data ".LOW.wDDMFLG_D" stored in the address next to the storage address of the composite data (the first address of the ART lottery table in CZ) is the flag group ( This is data regarding the type of flag group D (designation data of flag group D). Specifically, the data ".LOW.wDDMFLG_D" is data for specifying an area in which a group of lottery values corresponding to the type of flag group D is stored.

なお、本実施形態では、図226(A)~226(D)及び図227(E)~227(H)に示すように、CZ中ART抽籤テーブルで用いられる抽籤用フラグの種別は、「はずれ」、「通常リプ、ベル」、「弱スイカ」、「弱チェリー」、「弱チャンスリプ」、「強スイカ」、「強チェリー」、「強チャンスリプ」、「強ベル」、「フェイク7」、「7揃い」及び「BAR揃い」の12種類が設けられているが、ソースプログラム上では、これらの抽籤用フラグが4種類のフラググループ(フラググループD)に振り分けられる。
そして、CZ中ART抽籤テーブルを使用したART抽籤では、ソースプログラム上において、12種類の抽籤用フラグの代わりに4種類のフラググループDが抽籤パラメータとして用いられる。
In addition, in this embodiment, as shown in FIGS. 226(A) to 226(D) and FIGS. 227(E) to 227(H), the type of lottery flag used in the CZ medium ART lottery table is "lost". ", "Normal Rep, Bell", "Weak Watermelon", "Weak Cherry", "Weak Chance Reply", "Strong Watermelon", "Strong Cherry", "Strong Chance Reply", "Strong Bell", "Fake 7" There are 12 types of lottery flags: , ``set of 7'', and ``set of BAR'', but in the source program, these lottery flags are divided into four types of flag groups (flag group D).
In the ART lottery using the CZ medium ART lottery table, four types of flag groups D are used as lottery parameters instead of the 12 types of lottery flags on the source program.

具体的には、抽籤用フラグ「はずれ」及び「通常リプ、ベル」が「ハズレ」と称するフラググループDでまとめられ、「弱チェリー」及び「フェイク7」が「弱レアB」と称するフラググループDでまとめられ、「弱スイカ」、「弱チャンスリプ」、「強スイカ」及び「強チェリー」、「強チャンスリプ」、「強ベル」が「その他レア役系」と称するフラググループDでまとめられ、「7揃い」及び「BAR揃い」が「プレミア系」と称するフラググループDでまとめられる。ただし、本実施形態では、詳細な説明は省略するが、抽籤用フラグ「はずれ」は、遊技状況が「初当たりCZ」である場合には、フラググループD「ハズレ」に属するが、その他の遊技状況(「CZ(ART後)」、「特殊CZ」)では、その遊技状況に応じて属するフラググループDが適宜変更される。 Specifically, the lottery flags "Lose" and "Normal Rip, Bell" are grouped together in a flag group D called "Lose", and "Weak Cherry" and "Fake 7" are grouped together in a flag group called "Weak Rare B". "Weak Watermelon", "Weak Chance Reply", "Strong Watermelon", "Strong Cherry", "Strong Chance Reply", and "Strong Bell" are grouped together in flag group D called "Other Rare Roles". "Set of 7" and "Set of BAR" are grouped together in flag group D called "Premier type". However, in this embodiment, although a detailed explanation will be omitted, the lottery flag "Lose" belongs to flag group D "Lose" when the gaming situation is "First win CZ", but in other games In the situation (“CZ (after ART)”, “Special CZ”), the flag group D to which it belongs is changed as appropriate depending on the game situation.

フラググループDの指定データの格納アドレスの次のアドレスに格納されているデータ「.LOW.wDDMPAR_X」は、現在の遊技状況を示すデータ(0(NVC 終了次遊技)~8(VCR):遊技状況指定データ)である。なお、図281に示すCZ中ART抽籤テーブルに格納されているラベル「wDDMPAR_X」で指定される領域は、図216(モード移行抽籤テーブル(D),(E))で説明したラベル「wDDMPAR_X」で指定される領域と同じ領域である。しかしながら、この領域に格納されるデータは抽籤の種類により異なり、この領域は汎用的に使用される。 The data ".LOW.wDDMPAR_X" stored in the address next to the storage address of the designated data of flag group D is data indicating the current gaming situation (0 (NVC completed next game) to 8 (VCR): gaming situation specified data). Note that the area specified by the label "wDDMPAR_X" stored in the CZ medium ART lottery table shown in FIG. It is the same area as the specified area. However, the data stored in this area varies depending on the type of lottery, and this area is used for general purposes.

遊技状況指定データの格納アドレスの次のアドレスから3バイト先のアドレスまでの格納領域(4バイトの格納領域)には、1バイトの領域毎に、フラググループDの種別に対応付けられた抽籤値(抽籤係数)群の格納領域の先頭アドレスを指定するためのデータが格納される。例えば、データ「.LOW.wDDMPAR_X」の格納アドレスの次のアドレスに格納されているデータ「(80H)+dVCVO_0-$」は、フラググループDの種別が「ハズレ」である場合に使用される抽籤値(抽籤係数)群の格納領域の先頭アドレス(ラベル「dVCVO_0」が付されたアドレス)を指定するためのデータである。 In the storage area (4-byte storage area) from the address next to the storage address of the game status designation data to the address 3 bytes ahead, a lottery value associated with the type of flag group D is stored for each 1-byte area. Data for specifying the start address of the (lottery coefficient) group storage area is stored. For example, the data "(80H)+dVCVO_0-$" stored at the address next to the storage address of the data ".LOW.wDDMPAR_X" is the lottery value used when the type of flag group D is "loss". This is data for specifying the start address (address labeled "dVCVO_0") of the storage area of the (lottery coefficient) group.

なお、上述したCZ中ART抽籤テーブルの先頭アドレスから6バイト先のアドレスまでの格納領域(7バイトの格納領域)に格納された各種データは、本発明に係る抽籤選択情報の一具体例を示すものである。また、これらのデータが格納されている格納領域(7バイトの格納領域)は、本発明に係る抽籤選択格納領域の一具体例を示すものである。 Note that the various data stored in the storage area (7-byte storage area) from the start address of the CZ medium ART lottery table to the address 6 bytes ahead (storage area of 7 bytes) represents a specific example of lottery selection information according to the present invention. It is something. The storage area (7-byte storage area) in which these data are stored is a specific example of the lottery selection storage area according to the present invention.

そして、CZ中ART抽籤テーブル内において、ラベル「dVCVO_0」が付されたアドレスから23バイト先のアドレスまでの格納領域に、フラググループDの種別毎の抽籤値(抽籤係数)群の格納領域が配置される。なお、CZ中ART抽籤テーブルで規定されているフラググループDの種別毎の抽籤値(抽籤係数)群の格納領域は、本発明に係る抽籤値格納領域の一具体例を示すものである。 Then, in the CZ medium ART lottery table, a storage area for the lottery value (lottery coefficient) group for each type of flag group D is arranged in the storage area from the address with the label "dVCVO_0" to the address 23 bytes ahead. be done. The storage area for the lottery value (lottery coefficient) group for each type of flag group D defined in the CZ medium ART lottery table is a specific example of the lottery value storage area according to the present invention.

この抽籤値群の格納領域内では、ラベル「dVCVO_0」が付されたアドレスから8バイト先のアドレスまでの格納領域(9バイトの格納領域)にフラググループDの種別が「ハズレ」である場合の抽籤値群が格納される。 In the storage area for this lottery value group, the storage area from the address labeled "dVCVO_0" to the address 8 bytes ahead (9-byte storage area) contains the storage area when the type of flag group D is "loss". A group of lottery values is stored.

フラググループDの種別が「ハズレ」である場合の抽籤値群の格納領域の次のアドレス、すなわち、ラベル「dVCVO_2」及び「dVCVO_3」が付されたアドレスから5バイト先のアドレスまでの格納領域(6バイトの格納領域)には、フラググループDの種別が「その他レア役系」及び「プレミア系」である場合の抽籤値群が格納される。本実施形態では、図226(A)~226(D)及び図227(E)~227(H)に示すように、フラググループDの種別が「その他レア役系」である場合の遊技状況毎の抽籤値(「256」)は、フラググループDの種別が「プレミア系」である場合のそれと同じであるので、ソースプログラム上では、同じ抽籤値群の格納領域が使用される(兼用される)。 The next address of the storage area for the lottery value group when the type of flag group D is "Loss", that is, the storage area from the address labeled "dVCVO_2" and "dVCVO_3" to the address 5 bytes ahead ( In the 6-byte storage area), a group of lottery values when the types of flag group D are "other rare role type" and "premier type" are stored. In this embodiment, as shown in FIGS. 226(A) to 226(D) and FIGS. 227(E) to 227(H), each gaming situation is Since the lottery value ("256") is the same as that when the type of flag group D is "Premier", the storage area for the same lottery value group is used (also used) in the source program. ).

また、フラググループDの種別が「その他レア役系」及び「プレミア系」である場合の抽籤値群の格納領域の次のアドレス、すなわち、ラベル「dVCVO_1」が付されたアドレスから8バイト先のアドレスまでの格納領域(9バイトの格納領域)には、フラググループDの種別が「弱レアB」である場合の抽籤値群が格納される。 In addition, when the type of flag group D is "other rare role type" and "premier type", the next address of the storage area of the lottery value group, that is, the address 8 bytes ahead from the address with the label "dVCVO_1" In the storage area up to the address (9-byte storage area), a group of lottery values when the type of flag group D is "weak rare B" is stored.

なお、本実施形態では、抽籤値群の格納領域内において、ラベル「dVCVO_1」が付されたアドレスから2バイト先のアドレスまでの領域には、フラググループDの種別が「弱レアB」であり且つ遊技状況の値が「0(NVC 終了次遊技)」~「2(NVC 遊技数1以上)」である場合に使用される抽籤値データ(当籤確定データ)を指定するためのラベルデータ「cPRB_HIT」が格納される。また、本実施形態では、CZ中ART抽籤テーブルを使用したART抽籤において、フラググループDの種別が「その他レア役系」又は「プレミア系」であり且つ遊技状況の値が「6(AVC2 遊技数 0)」~「8(VCR)」である場合にも、当籤が確定する。それゆえ、フラググループDの種別が「その他レア役系」又は「プレミア系」であり且つ遊技状況の値が「6」~「8」である場合に使用される抽籤値データ(当籤確定データ)は、フラググループDの種別が「弱レアB」であり且つ遊技状況の値が「0」~「2」である場合に使用される抽籤値データと同じになる。 In this embodiment, in the storage area for the lottery value group, the type of flag group D is "weak rare B" in the area from the address labeled "dVCVO_1" to the address 2 bytes ahead. In addition, label data "cPRB_HIT" is used to specify the lottery value data (winning confirmation data) used when the value of the game status is "0 (NVC completed next game)" to "2 (NVC number of games 1 or more)". " is stored. In addition, in this embodiment, in the ART lottery using the CZ medium ART lottery table, the type of flag group D is "other rare role system" or "premier system" and the value of the game status is "6 (AVC2 number of games played)". 0)" to "8 (VCR)", the winning is also confirmed. Therefore, the lottery value data (winning confirmation data) used when the type of flag group D is "other rare role type" or "premier type" and the value of the gaming status is "6" to "8". is the same as the lottery value data used when the type of flag group D is "weak rare B" and the value of the gaming situation is "0" to "2".

そこで、本実施形態では、テーブルデータの容量を節約するため、図281に示すように、CZ中ART抽籤テーブルの抽籤値群の格納領域内において、先頭アドレス側から、ラベル「dVCVO_0」、「dVCVO_1」、「dVCVO_2」(「dVCVO_3」)の順(フラググループDの種別を示す数値の小さい順)で各格納領域を配置せずに、ラベル「dVCVO_0」、「dVCVO_2」(「dVCVO_3」)、「dVCVO_1」の順で各格納領域を配置する。そして、ラベル「dVCVO_1」が付されたアドレスから2バイト先のアドレスまでの領域に格納されるデータ(ラベルデータ「cPRB_HIT」)を、フラググループの種別が「その他レア役系」又は「プレミア系」であり且つ遊技状況の値が「6」~「8」である場合のデータとしても用いる(兼用する)。すなわち、ソースプログラム上で参照されるCZ中ART抽籤テーブル内では、フラググループ毎の抽籤値群の格納領域の配置順序を適宜調整して、配置位置が隣り合う2つの抽籤値群の格納領域間(ラベル「dVCVO_2」及び「dVCVO_3」が付されたアドレスから始まる抽籤値群の格納領域とラベル「dVCVO_1」が付されたアドレスから始まる高確時用の抽籤値群の格納領域との間)において、抽籤値に関するデータ(ラベルデータ)の一部が兼用されている。 Therefore, in this embodiment, in order to save the table data capacity, in the storage area of the lottery value group of the CZ medium ART lottery table, labels "dVCVO_0", "dVCVO_1" ", "dVCVO_2" ("dVCVO_3") (in order of decreasing numerical value indicating the type of flag group D), instead of arranging each storage area in the order of "dVCVO_0", "dVCVO_2" ("dVCVO_3"), " Each storage area is arranged in the order of ``dVCVO_1''. Then, the data (label data "cPRB_HIT") stored in the area from the address with the label "dVCVO_1" to the address 2 bytes ahead is set to "Other Rare Role Type" or "Premier Type Type" of the flag group. It is also used (also used) as data when the value of the gaming situation is "6" to "8". That is, in the CZ medium ART lottery table referenced on the source program, the arrangement order of the storage areas of the lottery value groups for each flag group is adjusted as appropriate, and the arrangement positions are arranged between the storage areas of two adjacent lottery value groups. (Between the storage area for the lottery value group starting from the addresses labeled "dVCVO_2" and "dVCVO_3" and the storage area for the lottery value group for high certainty starting from the address labeled "dVCVO_1") , part of the data (label data) related to the lottery value is also used.

[各種効果]
上述のように、本実施形態では、ソースプログラム上で使用される抽籤テーブルにおいて、抽籤回数と、抽籤で使用する出玉抽籤用乱数値が格納された乱数格納領域のアドレスを指定するためのオフセット値とが格納された1バイトの複合データが規定される。この場合、2つのデータを別個に規定する必要が無くなるので、その分、テーブルデータの容量(メインROM102の使用容量)を低減することができる。その結果、メインROM102内のプログラム領域の空き容量を増やし、ROM容量が圧迫されること抑制することができるとともに、処理の高速化も図ることができる。さらに、本実施形態では、メインROM102の空き容量を増大させることができるので、遊技性能や出玉性能に関するデータやプログラムを格納するための容量を確保することができる。すなわち、メインROM102の増えた空き容量を活用して、遊技性を高めることが可能になる。
[Various effects]
As described above, in this embodiment, in the lottery table used on the source program, an offset is specified for specifying the number of lots and the address of the random number storage area in which the random numbers for the lottery to be used in the lottery are stored. 1-byte composite data in which a value is stored is defined. In this case, there is no need to separately define the two pieces of data, so the capacity of the table data (the used capacity of the main ROM 102) can be reduced accordingly. As a result, the free capacity of the program area in the main ROM 102 can be increased, the ROM capacity can be prevented from being compressed, and the processing speed can also be increased. Furthermore, in this embodiment, since the free space of the main ROM 102 can be increased, the capacity for storing data and programs related to gaming performance and ball payout performance can be secured. That is, it becomes possible to enhance the gameplay by utilizing the increased free space of the main ROM 102.

また、本実施形態では、抽籤テーブル内で上述した構成の複合データを規定することにより、異なる種別の乱数を用いた抽籤処理が多くなっても、効率よく、使用する乱数を指定することができる。それゆえ、本実施形態では、処理のさらなる高速化が可能になる。 Furthermore, in this embodiment, by specifying composite data having the above-described structure in the lottery table, even if there are many lottery processes using different types of random numbers, it is possible to efficiently specify the random numbers to be used. . Therefore, in this embodiment, it is possible to further speed up the processing.

さらに、本実施形態では、上述のように、ソースプログラム上で使用される抽籤テーブル内において、配置位置が隣り合う2つの抽籤値群の格納領域間で抽籤値群の格納領域の一部又は全部を兼用することができるので、抽籤テーブルで規定するデータ量を減らすことができる。それゆえ、本実施形態では、メインROM102内のプログラム領域の空き容量をより一層増やすことが可能になる。 Furthermore, in this embodiment, as described above, in the lottery table used on the source program, part or all of the storage area of the lottery value group is divided between the storage areas of two lottery value groups whose arrangement positions are adjacent to each other. can also be used, so the amount of data specified in the lottery table can be reduced. Therefore, in this embodiment, it is possible to further increase the free space of the program area in the main ROM 102.

<主制御回路の動作説明>
次に、図282~図303を参照して、主制御回路90のメインCPU101が、プログラムを用いて実行する各種処理の内容について説明する。なお、上記第1実施形態のパチスロ1と同様の処理については、その説明を省略又は簡略して説明する。
<Operation explanation of main control circuit>
Next, the contents of various processes executed by the main CPU 101 of the main control circuit 90 using programs will be explained with reference to FIGS. 282 to 303. Note that the description of the same processing as in the pachi-slot machine 1 of the first embodiment will be omitted or simplified.

[設定変更確認処理]
まず、図282及び図283を参照して、電源投入(リセット割込)時処理(図64参照)中のS15で行う、本実施形態の設定変更確認処理について説明する。なお、図282は、設定変更確認処理の手順を示すフローチャートであり、図283は、該フローチャート中のS1513の処理を実行するためのソースプログラムの一例を示す図である。
[Setting change confirmation process]
First, with reference to FIGS. 282 and 283, the setting change confirmation process of this embodiment performed in S15 during power-on (reset interrupt) processing (see FIG. 64) will be described. Note that FIG. 282 is a flowchart showing the procedure of the setting change confirmation process, and FIG. 283 is a diagram showing an example of a source program for executing the process of S1513 in the flowchart.

まず、メインCPU101は、メインRAM103内の規定外RAM領域の初期化処理を行う(S1501)。次いで、メインCPU101は、1割り込み待ち処理を行う(S1502)。この処理は、上記第1実施形態(図68中のS42の処理)と同様にして行われる。 First, the main CPU 101 performs initialization processing for the non-standard RAM area in the main RAM 103 (S1501). Next, the main CPU 101 performs 1-interrupt wait processing (S1502). This process is performed in the same manner as in the first embodiment (the process of S42 in FIG. 68).

次いで、メインCPU101は、RAM初期化処理を行う(S1503)。この処理では、メインCPU101は、図272に示す本実施形態のメインRAM103の遊技用RAM領域内の「RAM異常時」又は「設定変更開始時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 Next, the main CPU 101 performs RAM initialization processing (S1503). In this process, the main CPU 101 sets the address "at the time of RAM abnormality" or "at the start of setting change" in the gaming RAM area of the main RAM 103 of this embodiment shown in FIG. 272 as the start address for initialization start. , erases (clears) information from the first address to the final address of the gaming RAM area.

次いで、メインCPU101は、設定用鍵型スイッチ54がオン状態であるか否かを判別する(S1504)。なお、設定用鍵型スイッチ54に差し込まれる設定キー(不図示)は、本実施形態のパチスロ1の設定(設定値「1」、「2」、「5」、「6」(設定値の内部値は「0」~「3」))を操作するための操作キーであり、設定キーがオンされていると、設定用鍵型スイッチ54がオン状態となる。 Next, the main CPU 101 determines whether the setting key type switch 54 is in the on state (S1504). Note that a setting key (not shown) inserted into the setting key type switch 54 is used to set the pachislot 1 of this embodiment (setting values "1", "2", "5", "6" (inside the setting values). This is an operation key for operating values ``0'' to ``3'')), and when the setting key is turned on, the setting key type switch 54 is turned on.

S1504において、メインCPU101が、設定用鍵型スイッチ54がオン状態でないと判別したとき(S1504がNO判定の場合)、メインCPU101は、設定変更確認処理を終了し、処理を電源投入(リセット割込)時処理(図64参照)のS16の処理に移す。一方、S1504において、メインCPU101が、設定用鍵型スイッチ54がオン状態であると判別したとき(S1504がYES判定の場合)、メインCPU101は、メダル受付禁止の処理を行う(S1505)。 In S1504, when the main CPU 101 determines that the setting key-type switch 54 is not in the ON state (NO in S1504), the main CPU 101 ends the setting change confirmation process and restarts the process by powering on (reset interrupt ) The process moves to S16 of the process (see FIG. 64). On the other hand, when the main CPU 101 determines in S1504 that the setting key-type switch 54 is in the ON state (YES in S1504), the main CPU 101 performs a process of prohibiting medal acceptance (S1505).

次いで、メインCPU101は、Lレジスタに設定変更開始又は設定確認開始の情報(005H)をセットし、図70で説明した設定変更コマンド(設定変更/設定確認開始)の生成格納処理を行う(S1506)。次いで、メインCPU101は、エラーカウントリレーをオン状態にセットする(S1507)。 Next, the main CPU 101 sets the setting change start or setting confirmation start information (005H) in the L register, and performs the generation and storage process of the setting change command (setting change/setting confirmation start) described in FIG. 70 (S1506). . Next, the main CPU 101 turns on the error count relay (S1507).

次いで、メインCPU101は、設定変更及び設定確認のいずれが行われたかを判別する(S1508)。 Next, the main CPU 101 determines whether setting change or setting confirmation has been performed (S1508).

S1508において、メインCPU101が、設定変更が行われていない(設定確認が行われた)と判別したとき(S1508がNO判定の場合)、メインCPU101は、後述のS1515の処理を行う。一方、S1508において、メインCPU101が、設定変更が行われた(設定確認が行われていない)と判別したとき(S1508がYES判定の場合)、メインCPU101は、設定値の更新処理を行う(S1509)。なお、この処理では、更新後の設定値(内部値)は、Aレジスタに一旦格納される。 In S1508, when the main CPU 101 determines that the settings have not been changed (the settings have been confirmed) (NO in S1508), the main CPU 101 performs processing in S1515, which will be described later. On the other hand, when the main CPU 101 determines in S1508 that the settings have been changed (the settings have not been confirmed) (YES in S1508), the main CPU 101 performs a setting value update process (S1509 ). Note that in this process, the updated setting value (internal value) is temporarily stored in the A register.

次いで、メインCPU101は、設定値7セグ表示設定処理を行う(S1510)。この処理により、更新後の設定値が情報表示器6内の7セグLEDで表示可能になる。設定値7セグ表示設定処理の詳細については、後述の図284を参照しながら後で説明する。なお、図示しないが、設定値7セグ表示設定処理の前には、Aレジスタに一旦格納された設定値(内部値)をスタックポインタSPに退避させる処理が行われ、設定値7セグ表示設定処理の後には、スタックポインタSPに退避させていた設定値(内部値)をAレジスタに戻す処理が行われる。 Next, the main CPU 101 performs setting value 7 segment display setting processing (S1510). Through this process, the updated setting values can be displayed on the 7-segment LED in the information display 6. Details of the setting value 7-segment display setting process will be described later with reference to FIG. 284, which will be described later. Although not shown, before the setting value 7-segment display setting process, the setting value (internal value) once stored in the A register is saved to the stack pointer SP, and the setting value 7-segment display setting process is performed. After that, processing is performed to return the set value (internal value) saved in the stack pointer SP to the A register.

次いで、メインCPU101は、リセットスイッチ76がオン状態であるか否かを判別する(S1511)。 Next, the main CPU 101 determines whether the reset switch 76 is in the on state (S1511).

S1511において、メインCPU101が、リセットスイッチ76がオン状態であると判別したとき(S1511がYES判定の場合)、メインCPU101は、処理をS1509の処理に戻し、S1509以降の処理を繰り返す。一方、S1511において、メインCPU101が、リセットスイッチ76がオン状態でないと判別したとき(S1511がNO判定の場合)、メインCPU101は、スタートスイッチ79がオン状態であるか否かを判別する(S1512)。 In S1511, when the main CPU 101 determines that the reset switch 76 is in the on state (YES in S1511), the main CPU 101 returns the process to S1509 and repeats the process from S1509 onwards. On the other hand, when the main CPU 101 determines in S1511 that the reset switch 76 is not in the ON state (NO in S1511), the main CPU 101 determines whether the start switch 79 is in the ON state (S1512). .

S1512において、メインCPU101が、スタートスイッチ79がオン状態でないと判別したとき(S1512がNO判定の場合)、メインCPU101は、処理をS1511の処理に戻し、S1511以降の処理を繰り返す。 In S1512, when the main CPU 101 determines that the start switch 79 is not in the ON state (NO in S1512), the main CPU 101 returns the process to S1511 and repeats the process from S1511 onwards.

一方、S1512において、メインCPU101が、スタートスイッチ79がオン状態であると判別したとき(S1512がYES判定の場合)、メインCPU101は、設定値(内部値)の格納処理、並びに、設定値の高低情報及び偶奇情報の算出格納処理を行う(S1513)。 On the other hand, in S1512, when the main CPU 101 determines that the start switch 79 is in the ON state (YES in S1512), the main CPU 101 stores the set value (internal value), Calculation and storage processing of information and even/odd information is performed (S1513).

このS1513の処理では、メインCPU101は、更新後の設定値(内部値)をメインRAM103に設けられた設定値格納領域(不図示)に格納するとともに、更新後の設定値(内部値)に対して所定の演算を行い、該設定値の高低情報及び偶奇情報を生成(算出)する。なお、本実施形態では、所定の演算として設定値の内部値を「2」で除算する演算を行い、該除算結果として得られる、商の値を設定値の高低情報とし、余りの値を設定値の偶奇情報とする。そして、メインCPU101は、生成(算出)された設定値の高低情報及び偶奇情報を、それぞれメインRAM103に設けられた図示しない設定値高低格納領域(高低情報格納領域)及び設定値偶奇格納領域(偶奇情報格納領域)に格納する。 In the process of S1513, the main CPU 101 stores the updated setting value (internal value) in a setting value storage area (not shown) provided in the main RAM 103, and also stores the updated setting value (internal value). A predetermined calculation is performed to generate (calculate) height information and even-odd information of the set value. In this embodiment, as a predetermined calculation, the internal value of the set value is divided by "2", the quotient value obtained as a result of the division is used as the height information of the set value, and the remainder value is set. It is assumed that the value is even or odd. Then, the main CPU 101 stores the generated (calculated) setting value height information and even-odd information in a set value height storage area (height/low information storage area) and a set value even/odd storage area (not shown) provided in the main RAM 103, respectively. information storage area).

次いで、メインCPU101は、設定用鍵型スイッチ54がオフ状態であるか否かを判別する(S1514)。 Next, the main CPU 101 determines whether the setting key type switch 54 is in the off state (S1514).

S1514において、メインCPU101が、設定用鍵型スイッチ54がオフ状態でないと判別したとき(S1514がNO判定の場合)、メインCPU101は、S1514の処理を繰り返す。一方、S1514において、メインCPU101が、設定用鍵型スイッチ54がオフ状態であると判別したとき(S1514がYES判定の場合)、メインCPU101は、後述のS1515の処理を行う。 In S1514, when the main CPU 101 determines that the setting key-type switch 54 is not in the off state (NO determination in S1514), the main CPU 101 repeats the process of S1514. On the other hand, when the main CPU 101 determines in S1514 that the setting key-type switch 54 is in the off state (YES in S1514), the main CPU 101 performs processing in S1515, which will be described later.

S1508がNO判定の場合又はS1514がYES判定の場合、メインCPU101は、設定変更及び設定確認のいずれが行われたか否かを判別する(S1515)。 If the determination in S1508 is NO or if the determination in S1514 is YES, the main CPU 101 determines whether setting change or setting confirmation has been performed (S1515).

S1515において、メインCPU101が、設定変更が行われていない(設定確認が行われた)と判別したとき(S1515がNO判定の場合)、メインCPU101は、後述のS1517の処理を行う。一方、S1515において、メインCPU101が、設定変更が行われた(設定確認が行われていない)と判別したとき(S1515がYES判定の場合)、メインCPU101は、RAM初期化処理を行う(S1516)。この処理では、メインCPU101は、図272に示すメインRAM103の遊技用RAM領域内の図示しない「設定変更終了時」のアドレス(設定値格納領域の次のアドレス)を、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 In S1515, when the main CPU 101 determines that the settings have not been changed (the settings have been confirmed) (NO in S1515), the main CPU 101 performs processing in S1517, which will be described later. On the other hand, when the main CPU 101 determines in S1515 that the settings have been changed (the settings have not been confirmed) (YES in S1515), the main CPU 101 performs RAM initialization processing (S1516). . In this process, the main CPU 101 uses the address (next address of the setting value storage area) not shown in the gaming RAM area of the main RAM 103 shown in FIG. 272 as the starting address for starting initialization. The information from the first address to the final address of the gaming RAM area is erased (cleared).

S1516の処理後又はS1515がNO判定の場合、メインCPU101は、Lレジスタに設定変更終了又は設定確認終了の情報(004H)をセットし、図70で説明した設定変更コマンド(設定変更/設定確認終了)の生成格納処理を行う(S1517)。そして、S1517の処理後、メインCPU101は、設定変更確認処理を終了し、処理を電源投入(リセット割込)時処理(図64参照)のS16の処理に移す。 After the processing in S1516 or when the determination in S1515 is NO, the main CPU 101 sets information (004H) indicating the end of setting change or setting confirmation in the L register, and executes the setting change command (setting change/end of setting confirmation) explained in FIG. ) is generated and stored (S1517). After the process of S1517, the main CPU 101 ends the setting change confirmation process and moves the process to S16 of the power-on (reset interrupt) process (see FIG. 64).

本実施形態では、上述のようにして、設定変更確認処理が行われる。なお、本実施形態のパチスロ1では、上述のように、主制御基板71(メインCPU101)は、上記S1513の処理において、設定値に対して所定の演算を施し、設定値の高低情報及び偶奇情報を算出(生成)する。それゆえ、主制御基板71(メインCPU101)は、設定値種別算出手段としても機能する。 In this embodiment, the setting change confirmation process is performed as described above. In addition, in the pachi-slot machine 1 of the present embodiment, as described above, the main control board 71 (main CPU 101) performs a predetermined calculation on the set value in the process of S1513, and calculates the height information and even-odd information of the set value. Calculate (generate). Therefore, the main control board 71 (main CPU 101) also functions as a setting value type calculation means.

上述した設定変更確認処理中のS1513の処理(設定値の内部値の格納処理、並びに、設定値の高低情報及び偶奇情報の算出格納処理)は、メインCPU101が、図283のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、次のような処理が行われる。 The process of S1513 during the setting change confirmation process described above (the process of storing the internal value of the setting value, and the process of calculating and storing the level information and even/odd information of the setting value) is performed by the main CPU 101 as specified in the source program of FIG. 283. This is done by executing each source code in sequence. Specifically, the following processing is performed.

まず、メインCPU101がソースコード「LDQ (wWAVENUM),A」を実行すると、Aレジスタに格納された更新後の設定値の内部値(「0」~「3」)が、Qレジスタの格納データ(上位側アドレス値)と整数値「wWAVENUM」(下位側アドレス値)とで指定されるメインRAM103内のアドレス(先頭アドレス)に配置された設定値格納領域に格納される。次いで、メインCPU101がソースコード「DIV E,A,2」を実行すると、Aレジスタにセットされているデータ値(設定値の内部値「0」~「3」)が「2」で除算され、該除算結果で得られる、商の値が設定値の高低情報としてAレジスタに格納され、余りの値が設定値の偶奇情報としてEレジスタに格納される。 First, when the main CPU 101 executes the source code "LDQ (wWAVENUM), A", the internal value ("0" to "3") of the updated setting value stored in the A register is changed to the data stored in the Q register ( The setting value storage area is located at the address (starting address) in the main RAM 103 specified by the integer value "wWAVENUM" (upper address value) and the integer value "wWAVENUM" (lower address value). Next, when the main CPU 101 executes the source code "DIV E, A, 2", the data value set in the A register (internal value of the setting value "0" to "3") is divided by "2", The quotient value obtained from the division result is stored in the A register as the level information of the set value, and the remainder value is stored in the E register as the even/odd information of the set value.

この演算処理(除算処理)において、設定値が「1」(設定値の内部値が「0」)である場合には、商の値が「0」となり、余りの値が「0」となる。設定値が「2」(設定値の内部値が「1」)である場合には、商の値が「0」となり、余りの値が「1」となる。設定値が「5」(設定値の内部値が「2」)である場合には、商の値が「1」となり、余りの値が「0」となる。また、設定値が「6」(設定値の内部値が「3」)である場合には、商の値が「1」となり、余りの値が「1」となる。すなわち、設定値が低値(「1」又は「2」)である場合に設定値の内部値に対して上記演算(除算)が行われると、Aレジスタに「0」がセットされ、設定値が高値(「5」又は「6」)である場合に設定値の内部値に対して上記演算(除算)が行われると、Aレジスタに「1」がセットされる。また、設定値が奇数(「1」又は「5」)である場合に設定値の内部値に対して上記演算(除算)が行われると、Eレジスタに「0」がセットされ、設定値が偶数(「2」又は「6」)である場合に設定値の内部値に対して上記演算(除算)が行われると、Eレジスタに「1」がセットされる。 In this calculation process (division process), if the set value is "1" (the internal value of the set value is "0"), the quotient value will be "0" and the remainder value will be "0". . When the set value is "2" (the internal value of the set value is "1"), the quotient value is "0" and the remainder value is "1". When the set value is "5" (the internal value of the set value is "2"), the quotient value is "1" and the remainder value is "0". Further, when the set value is "6" (the internal value of the set value is "3"), the quotient value is "1" and the remainder value is "1". In other words, when the set value is a low value ("1" or "2"), when the above operation (division) is performed on the internal value of the set value, "0" is set in the A register, and the set value When the above operation (division) is performed on the internal value of the set value when is a high value ("5" or "6"), "1" is set in the A register. Also, when the set value is an odd number (“1” or “5”), if the above operation (division) is performed on the internal value of the set value, “0” is set in the E register, and the set value is When the above operation (division) is performed on the internal value of the set value when the value is an even number (“2” or “6”), “1” is set in the E register.

次いで、メインCPU101がソースコード「LDQ (wLOW_HIH),A」を実行すると、Aレジスタに格納された設定値の高低情報(1又は0)が、Qレジスタの格納データ(上位側アドレス値)と整数値「wLOW_HIH」(下位側アドレス値)とで指定されるメインRAM103内のアドレス(先頭アドレス)に配置された設定値高低格納領域(不図示)に格納される。 Next, when the main CPU 101 executes the source code "LDQ (wLOW_HIH), A", the high/low information (1 or 0) of the setting value stored in the A register is aligned with the data stored in the Q register (upper address value). The setting value is stored in a setting value high/low storage area (not shown) located at an address (starting address) in the main RAM 103 specified by the numerical value "wLOW_HIH" (lower address value).

次いで、メインCPU101がソースコード「LDQ (wEVN_ODD),E」が実行されると、Eレジスタに格納された設定値の偶奇情報(1又は0)が、Qレジスタの格納データ(上位側アドレス値)と整数値「wEVN_ODD」(下位側アドレス値)とで指定されるメインRAM103内のアドレス(先頭アドレス)に配置された設定値偶奇格納領域(不図示)に格納される。なお、本実施形態では、設定値の高低情報の格納処理を設定値の偶奇情報の格納処理より先に行う例を説明したが、本発明はこれに限定されず、設定値の高低情報の格納処理が設定値の偶奇情報の格納処理の後に行われてもよい。また、設定値が第1実施形態のように、「1」~「6」(内部値が「0」~「5」)であれば、設定値の高中低情報(「2」、「1」又は「0」)が、設定値高低格納領域に格納されてもよい。 Next, when the main CPU 101 executes the source code "LDQ (wEVN_ODD), E", the even/odd information (1 or 0) of the setting value stored in the E register is converted to the data stored in the Q register (upper address value). and an integer value "wEVN_ODD" (lower address value). Note that in this embodiment, an example has been described in which the processing for storing the level information of the setting value is performed before the processing for storing the even-odd information of the setting value, but the present invention is not limited to this, and the storing process for the level information of the setting value The process may be performed after the process of storing the even/odd information of the set value. In addition, if the set value is "1" to "6" (internal value is "0" to "5") as in the first embodiment, high, medium and low information of the set value ("2", "1") or "0") may be stored in the setting value high/low storage area.

上述した設定変更確認処理中のS1513の処理において、設定値の高低情報及び偶奇情報を所定の演算処理により予め生成(算出)し、それぞれを対応する格納領域に格納した場合、次のような効果が得られる。 In the process of S1513 during the setting change confirmation process described above, if the height information and even-odd information of the setting value are generated (calculated) in advance by a predetermined calculation process and each is stored in the corresponding storage area, the following effects can be obtained. is obtained.

本実施形態では、上述のように、設定値の高低情報又は偶奇情報に応じて抽籤値(抽籤係数)が変化する抽籤テーブル(例えば、図215のモード移行抽籤テーブル、図220のモード別CZ抽籤テーブル等)を用いて抽籤処理を行う場合がある。このような場合、本実施形態では、設定値高低格納領域及び設定値偶奇格納領域にそれぞれ予め格納されている設定値の高低情報及び偶奇情報を参照するだけで所望の抽籤値(抽籤テーブル)を選択して抽籤処理を実行することができる。 In the present embodiment, as described above, a lottery table in which the lottery value (lottery coefficient) changes depending on the level information or even-odd information of the set value (for example, the mode transition lottery table in FIG. 215, the mode-specific CZ lottery table in FIG. 220) is used. Lottery processing may be performed using a table, etc.). In such a case, in this embodiment, a desired lottery value (lottery table) can be obtained by simply referring to the setting value height information and even-odd information stored in advance in the setting value height storage area and the setting value even-odd storage area, respectively. You can select and execute lottery processing.

それゆえ、本実施形態では、抽籤処理毎に設定値の高低及び/又は偶奇を判定する処理が必要無くなり、その処理分の処理命令(ソースコード)を省略することができ、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102の空き容量を増やし、ROM容量が圧迫されることを抑制することができるとともに、処理の高速化も図ることができる。さらに、本実施形態では、メインROM102の空き容量を増やすことができるので、遊技性能や出玉性能に関するデータやプログラムを格納するための容量を確保することができる。それゆえ、本実施形態では、メインROM102の増えた空き容量を活用して、遊技性を高めることも可能になる。 Therefore, in this embodiment, there is no need for processing to determine whether the set value is high or low and/or even or odd for each lottery process, and the processing instructions (source code) for that process can be omitted, and the capacity of the source program ( The usage capacity of the main ROM 102 can be reduced. As a result, in the present embodiment, it is possible to increase the free space of the main ROM 102, prevent the ROM capacity from being compressed, and speed up the processing. Furthermore, in this embodiment, since the free space of the main ROM 102 can be increased, the capacity for storing data and programs related to gaming performance and ball payout performance can be secured. Therefore, in this embodiment, it is also possible to enhance the gameplay by utilizing the increased free space of the main ROM 102.

[設定値7セグ表示処理]
次に、図284及び図285を参照して、設定変更確認処理(図282参照)中のS1510で行う、設定値7セグ表示処理について説明する。なお、図284は、設定値7セグ表示処理の手順を示すフローチャートであり、図285は、該フローチャート中のS1521及びS1522の処理を実行するためのソースプログラムの一例を示す図である。
[Setting value 7 segment display processing]
Next, with reference to FIGS. 284 and 285, the setting value 7-segment display process performed in S1510 during the setting change confirmation process (see FIG. 282) will be described. Note that FIG. 284 is a flowchart showing the procedure for setting value 7-segment display processing, and FIG. 285 is a diagram showing an example of a source program for executing the processing of S1521 and S1522 in the flowchart.

まず、メインCPU101は、設定値(内部値)の奇数化処理を行う(S1521)。この処理では、メインCPU101は、設定値の内部値(「0」~「3」)のデータ(8ビットデータ)のビット0に「1」をセット(所定のビットセット処理)して、設定値の内部値を奇数にする。なお、この奇数化処理前の設定値の内部値が奇数(「1」又は「3」)である場合には、設定値(内部値)のビット0の値がすでに「1」であるので、この奇数化処理において、設定値のビット0の値(「1」)が維持される。 First, the main CPU 101 performs processing to make the set value (internal value) an odd number (S1521). In this process, the main CPU 101 sets "1" to bit 0 of the data (8-bit data) of the internal value ("0" to "3") of the setting value (predetermined bit setting processing), and Make the internal value of . Note that if the internal value of the setting value before this odd numbering process is an odd number (“1” or “3”), the value of bit 0 of the setting value (internal value) is already “1”, so In this odd numbering process, the value of bit 0 (“1”) of the set value is maintained.

次いで、メインCPU101は、7セグ表示用設定値の生成処理(S1522)。この処理では、メインCPU101は、設定値の内部値「0」、「1」、「2」及び「3」を、それぞれ、情報表示器6内の7セグLEDで表示される設定値の数値(7セグ表示用設定値)「1」、「2」、「5」及び「6」を変換する。具体的には、メインCPU101は、奇数化処理前の設定値の内部値に奇数化処理後の設定値の内部値を加算して、奇数化処理前の設定値の内部値に対応する7セグ表示用設定値を生成する。 Next, the main CPU 101 generates setting values for 7-segment display (S1522). In this process, the main CPU 101 converts the internal values "0", "1", "2", and "3" of the setting values into numerical values ( Setting values for 7-segment display) Convert "1", "2", "5" and "6". Specifically, the main CPU 101 adds the internal value of the setting value after the odd numbering process to the internal value of the setting value before the odd numbering process, and calculates the 7-segment value corresponding to the internal value of the setting value before the odd numbering process. Generate display settings.

次いで、メインCPU101は、7セグ表示用設定値を表示データ格納領域(不図示)に格納する(S1523)。次いで、メインCPU101は、図161で説明した7セグ表示データ生成処理を行う(S1524)。この処理では、メインCPU101は、7セグ表示用設定値に基づいて、設定値表示データ(7セグ表示データ)を生成する。そして、S1524の処理後、メインCPU101は、設定値7セグ表示処理を終了し、処理を設定変更確認処理(図282参照)のS1511の処理に移す。 Next, the main CPU 101 stores the setting values for 7-segment display in a display data storage area (not shown) (S1523). Next, the main CPU 101 performs the 7-segment display data generation process described with reference to FIG. 161 (S1524). In this process, the main CPU 101 generates setting value display data (7-segment display data) based on the 7-segment display setting values. After the process of S1524, the main CPU 101 ends the setting value 7-segment display process and moves the process to S1511 of the setting change confirmation process (see FIG. 282).

本実施形態では、上述のようにして、設定値7セグ表示処理が行われる。なお、設定値を表示する7セグLEDは、本発明に係る表示器の一具体例を示すものである。また、本実施形態のパチスロ1では、上述のように、主制御基板71(メインCPU101)は、設定値7セグ表示処理において、設定値表示データ(7セグ表示データ)を生成する。それゆえ、主制御基板71(メインCPU101)は、設定値表示手段としても機能する。さらに、主制御基板71(メインCPU101)は、設定値7セグ表示処理において、設定値の内部値を、対応する7セグ表示用設定値に変換する。それゆえ、主制御基板71(メインCPU101)は、設定値変換手段としても機能する。 In this embodiment, the setting value 7-segment display processing is performed as described above. Note that the 7-segment LED that displays the set value is a specific example of the display device according to the present invention. Furthermore, in the pachi-slot machine 1 of this embodiment, as described above, the main control board 71 (main CPU 101) generates setting value display data (7-segment display data) in the setting value 7-segment display process. Therefore, the main control board 71 (main CPU 101) also functions as a set value display means. Furthermore, the main control board 71 (main CPU 101) converts the internal value of the setting value into a corresponding setting value for 7-segment display in the setting value 7-segment display process. Therefore, the main control board 71 (main CPU 101) also functions as a set value conversion means.

上述した設定値7セグ表示処理中のS1521及びS1522の処理(設定値の内部値の奇数化処理及び7セグ表示用設定値の生成処理)は、メインCPU101が、図285のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、次のような処理が行われる。 The processing of S1521 and S1522 during the setting value 7-segment display processing described above (the process of making the internal value of the setting value an odd number and the process of generating the setting value for 7-segment display) is performed by the main CPU 101 as specified in the source program of FIG. 285. This is done by executing each source code in sequence. Specifically, the following processing is performed.

まず、メインCPU101がソースコード「LD E,A」を実行すると、Aレジスタにセットされているデータ値(設定値の内部値「0」~「3」)がEレジスタに格納される。この処理により、奇数化処理前の設定値の内部値をEレジスタに退避させる。 First, when the main CPU 101 executes the source code "LD E, A", the data value set in the A register (internal values "0" to "3" of the set value) is stored in the E register. Through this processing, the internal value of the set value before the odd number processing is saved in the E register.

次いで、メインCPU101がソースコード「SET 0,A」(SET命令:ビットセット処理)を実行すると、Aレジスタのビット0に「1」がセットされる。すなわち、このSET命令により、Aレジスタに格納されている設定値の内部値に対して奇数化処理が実行される。そして、このSET命令では、奇数化処理後の設定値の内部値は、Aレジスタに格納される。 Next, when the main CPU 101 executes the source code "SET 0, A" (SET instruction: bit set processing), "1" is set in bit 0 of the A register. That is, by this SET command, the internal value of the set value stored in the A register is subjected to odd number processing. In this SET command, the internal value of the set value after the odd number processing is stored in the A register.

例えば、設定値の内部値が「0」(偶数)である場合において上記SET命令が実行されると、Aレジスタに格納されている奇数化処理前の設定値の内部値「0000000B」が奇数化処理より、「00000001B」(設定値の内部値=「1」)に変換され、奇数化処理後の設定値の内部値「00000001B」がAレジスタに格納される。設定値の内部値が「1」(奇数)である場合において上記SET命令が実行されると、Aレジスタに格納されている奇数化処理前の設定値の内部値「0000001B」は、奇数化処理より変化せず、奇数化処理後の設定値の内部値「00000001B」がAレジスタに格納される。設定値の内部値が「2」(偶数)である場合において上記SET命令が実行されると、Aレジスタに格納されている奇数化処理前の設定値の内部値「0000010B」が奇数化処理より、「00000011B」(設定値の内部値=「3」)に変換され、奇数化処理後の設定値の内部値「00000011B」がAレジスタに格納される。また、設定値の内部値が「3」(奇数)である場合において上記SET命令が実行されると、Aレジスタに格納されている奇数化処理前の設定値の内部値「0000011B」は、奇数化処理より変化せず、奇数化処理後の設定値の内部値「00000011B」がAレジスタに格納される。 For example, if the above SET command is executed when the internal value of the setting value is "0" (even number), the internal value "0000000B" of the setting value stored in the A register before the odd number processing becomes an odd number. Through the processing, it is converted to "00000001B" (internal value of the setting value = "1"), and the internal value "00000001B" of the setting value after the odd number processing is stored in the A register. When the above SET command is executed when the internal value of the setting value is "1" (odd number), the internal value "0000001B" of the setting value stored in the A register before the odd number processing is changed to The internal value "00000001B" of the set value after the odd number processing is stored in the A register without changing. When the above SET command is executed when the internal value of the setting value is "2" (even number), the internal value "0000010B" of the setting value stored in the A register before the odd number processing is changed to , "00000011B" (internal value of the setting value = "3"), and the internal value "00000011B" of the setting value after the odd number processing is stored in the A register. Furthermore, when the above SET command is executed when the internal value of the setting value is "3" (odd number), the internal value "0000011B" of the setting value stored in the A register before the odd number processing is changed to an odd number. The internal value "00000011B" of the set value after the odd numbering process is stored in the A register without changing after the odd numbering process.

その後、メインCPU101がソースコード「ADD A,E」(ADD命令)を実行すると、Aレジスタに格納されている奇数化処理後の設定値の内部値と、Eレジスタに格納されている奇数化処理前の設定値の内部値とが加算され、該加算結果がAレジスタに格納される。このADD命令により、奇数化処理前の設定値の内部値に対応する7セグ表示用設定値(「1」,「2」,「5」又は「6」:加算結果)が生成される。 After that, when the main CPU 101 executes the source code "ADD A, E" (ADD instruction), the internal value of the set value after the odd numbering process stored in the A register and the odd numbering process stored in the E register The internal value of the previous setting value is added, and the addition result is stored in the A register. This ADD command generates a 7-segment display setting value (“1”, “2”, “5”, or “6”: addition result) corresponding to the internal value of the setting value before the odd number processing.

例えば、奇数化処理前の設定値の内部値が「0」である場合において上記ADD命令が実行されると、Aレジスタに格納されている奇数化処理後の設定値の内部値「1(0000001B)」と、Eレジスタに格納されている奇数化処理前の設定値の内部値「0(0000000B)」とが加算され、奇数化処理前の設定値の内部値「0」に対応する7セグ表示用設定値「1(0000001B)」が生成される。奇数化処理前の設定値の内部値が「1」である場合において上記ADD命令が実行されると、Aレジスタに格納されている奇数化処理後の設定値の内部値「1(0000001B)」と、Eレジスタに格納されている奇数化処理前の設定値の内部値「1(0000001B)」とが加算され、奇数化処理前の設定値の内部値「1」に対応する7セグ表示用設定値「2(0000010B)」が生成される。奇数化処理前の設定値の内部値が「2」である場合において上記ADD命令が実行されると、Aレジスタに格納されている奇数化処理後の設定値の内部値「3(0000011B)」と、Eレジスタに格納されている奇数化処理前の設定値の内部値「2(0000010B)」とが加算され、奇数化処理前の設定値の内部値「2」に対応する7セグ表示用設定値「5(0000101B)」が生成される。また、奇数化処理前の設定値の内部値が「3」である場合において上記ADD命令が実行されると、Aレジスタに格納されている奇数化処理後の設定値の内部値「3(0000011B)」と、Eレジスタに格納されている奇数化処理前の設定値の内部値「3(0000011B)」とが加算され、奇数化処理前の設定値の内部値「3」に対応する7セグ表示用設定値「6(0000111B)」が生成される。 For example, when the above ADD instruction is executed when the internal value of the set value before the odd number processing is "0", the internal value of the set value after the odd number processing stored in the A register is "1 (0000001B )” and the internal value “0 (0000000B)” of the setting value before odd numbering processing stored in the E register are added, and the 7-segment corresponding to the internal value “0” of the setting value before odd numbering processing is added. A display setting value "1 (0000001B)" is generated. When the above ADD instruction is executed when the internal value of the set value before the odd number processing is “1”, the internal value of the set value after the odd number processing stored in the A register is “1 (0000001B)”. and the internal value "1 (0000001B)" of the setting value before odd numbering processing stored in the E register are added, and the 7-segment display corresponding to the internal value "1" of the setting value before odd numbering processing is added. A set value "2 (0000010B)" is generated. When the above ADD instruction is executed when the internal value of the set value before the odd number processing is “2”, the internal value of the set value after the odd number processing stored in the A register is “3 (0000011B)”. and the internal value "2 (0000010B)" of the setting value before odd numbering processing stored in the E register are added, and the 7-segment display corresponding to the internal value "2" of the setting value before odd numbering processing is added. A set value "5 (0000101B)" is generated. Furthermore, when the above ADD instruction is executed when the internal value of the set value before the odd number processing is "3", the internal value of the set value after the odd number processing stored in the A register is "3 (0000011B )” and the internal value “3 (0000011B)” of the setting value before odd numbering processing stored in the E register are added, and the 7-segment corresponding to the internal value “3” of the setting value before odd numbering processing is added. A display setting value "6 (0000111B)" is generated.

上述のように、設定値の内部値に対応する7セグ表示用設定値を特定の演算処理(本実施形態では、ビットセット処理と加算処理との組み合わせ)により生成することにより、次のような効果が得られる。 As mentioned above, by generating the setting value for 7-segment display corresponding to the internal value of the setting value through specific arithmetic processing (in this embodiment, a combination of bit set processing and addition processing), the following Effects can be obtained.

一般的に、設定値の内部値を対応する7セグ表示用設定値を変換する手法としては、例えば、設定値の内部値を7セグ表示用設定値に変換するための表示変換用テーブルを用意する手法が用いられる。しかしながら、この手法では、メインROM102に、表示変換用テーブルを格納するとともに、変換処理において、該表示変換用テーブルにアクセスするための処理をソースプログラム上で規定する必要がある。 Generally, as a method for converting the internal value of a setting value to the corresponding setting value for 7-segment display, for example, a display conversion table is prepared to convert the internal value of the setting value to the setting value for 7-segment display. A method to do this is used. However, with this method, it is necessary to store a display conversion table in the main ROM 102 and to define a process for accessing the display conversion table in the source program in the conversion process.

それに対して、上述した本実施形態の手法では、設定値の内部値に対応する7セグ表示用設定値を特定の演算処理により生成するので、表示変換用テーブル、及び、該表示変換用テーブルにアクセスするための処理が不要となり、その分、データテーブル及びソースプログラムの容量(メインROM102の使用容量)を低減することができる。それゆえ、本実施形態では、メインROM102内のプログラム領域及びデータテーブル領域の空き容量を増やし、ROM容量が圧迫されること抑制することができるとともに、処理の高速化も図ることができる。さらに、本実施形態では、メインROM102の空き容量を増やすことができるので、遊技性能や出玉性能に関するデータやプログラムを格納するための容量を確保することができる。それゆえ、本実施形態では、メインROM102の増えた空き容量を活用して、遊技性を高めることが可能になる。 On the other hand, in the method of the present embodiment described above, since the 7-segment display setting value corresponding to the internal value of the setting value is generated by specific calculation processing, the display conversion table and the display conversion table are Processing for access is no longer necessary, and the capacity of the data table and source program (the used capacity of the main ROM 102) can be reduced accordingly. Therefore, in this embodiment, it is possible to increase the free capacity of the program area and data table area in the main ROM 102, to prevent the ROM capacity from being compressed, and to speed up the processing. Furthermore, in this embodiment, since the free space of the main ROM 102 can be increased, the capacity for storing data and programs related to gaming performance and ball payout performance can be secured. Therefore, in this embodiment, it is possible to enhance the gameplay by utilizing the increased free space of the main ROM 102.

[メインCPUの制御によるパチスロのメイン処理]
次に、図286を参照して、メインCPU101の制御により実行される本実施形態のパチスロ1のメイン処理(主要動作処理)について説明する。なお、図286は、メイン処理の手順を示すフローチャート(メインフロー)である。
[Pachislot main processing controlled by main CPU]
Next, with reference to FIG. 286, the main processing (main operation processing) of the pachi-slot machine 1 of this embodiment executed under the control of the main CPU 101 will be described. Note that FIG. 286 is a flowchart (main flow) showing the procedure of the main processing.

まず、メインCPU101は、RAM初期化処理(一遊技終了時アドレス)を行う(S2001)。この処理は、上記第1実施形態(図82中のS201の処理)と同様にして行われる。次いで、メインCPU101は、図83で説明したメダル受付・スタートチェック処理を行う(S2002)。 First, the main CPU 101 performs RAM initialization processing (address at the end of one game) (S2001). This process is performed in the same manner as in the first embodiment (the process of S201 in FIG. 82). Next, the main CPU 101 performs the medal acceptance/start check process described with reference to FIG. 83 (S2002).

次いで、メインCPU101は、図91で説明した乱数取得処理を行う(S2003)。この処理では、メインCPU101は、内部当籤役抽籤用の乱数値(ハードラッチ乱数:0~65535)及びART関連の各種出玉抽籤で用いられる各種出玉抽籤用乱数値(ソフトラッチ乱数:0~65535、0~255)を抽出し、該抽出した各乱数値を、メインRAM103内の対応する乱数値格納領域(図272及び図273参照)に格納する。 Next, the main CPU 101 performs the random number acquisition process described with reference to FIG. 91 (S2003). In this process, the main CPU 101 generates random numbers for internal winning combinations (hard latch random numbers: 0 to 65535) and random numbers for various ball draws used in various ball drawings related to ART (soft latch random numbers: 0 to 65535). 65535, 0 to 255) and stores each extracted random number value in the corresponding random number storage area in the main RAM 103 (see FIGS. 272 and 273).

次いで、メインCPU101は、S2003で抽出した内部当籤役抽籤用の乱数値を用いて、図92で説明した内部抽籤処理を行う(S2004)。なお、この処理で決定される内部当籤役の種類、ボーナスに係る役が内部当籤役として決定された場合に移行するRT状態の種類、処理の制御パラメータ(ループ回数)などは、本実施形態のパチスロ1の仕様に対応するものに適宜変更される。 Next, the main CPU 101 performs the internal lottery process described in FIG. 92 using the random number value for the internal winning combination lottery extracted in S2003 (S2004). The type of internal winning combination determined in this process, the type of RT state to which the bonus-related combination is determined as an internal winning combination, the control parameters of the process (the number of loops), etc. are the same as in this embodiment. It is changed as appropriate to one that corresponds to the specifications of Pachislot 1.

次いで、メインCPU101は、図柄設定処理を行う(S2005)。この処理では、メインCPU101は、例えば、当り要求フラグステータス(フラグステータス情報)から内部当籤役を生成する処理、当り要求フラグデータの展開処理、当り要求フラグデータを当り要求フラグ格納領域を格納する処理等を行う。なお、図柄設定処理の詳細については、後述の図287及び図288を参照しながら後で説明する。 Next, the main CPU 101 performs symbol setting processing (S2005). In this process, the main CPU 101 performs, for example, a process of generating an internal winning combination from the win request flag status (flag status information), a process of developing the win request flag data, a process of storing the win request flag data in a win request flag storage area. etc. The details of the symbol setting process will be described later with reference to FIGS. 287 and 288, which will be described later.

次いで、メインCPU101は、ゲーム数更新処理を行う(S2006)。この処理では、メインCPU101は、今回の遊技のスタートに伴い各種遊技状態のゲーム数(残りゲーム数)を更新する。例えば、メインCPU101は、RT1状態やRT3状態中のゲーム数、CZ前兆やART前兆中の前兆ゲーム数、CZ中のゲーム数、又は、通常ART中のゲーム数を更新(1減算)する。 Next, the main CPU 101 performs a game number update process (S2006). In this process, the main CPU 101 updates the number of games in various game states (the number of remaining games) with the start of the current game. For example, the main CPU 101 updates (subtracts by 1) the number of games in the RT1 state or RT3 state, the number of precursor games in the CZ precursor or ART precursor, the number of games in CZ, or the number of games in normal ART.

次いで、メインCPU101は、スタートコマンド生成格納処理を行う(S2007)。この処理は、上記第1実施形態(図82中のS206の処理)と同様にして行われる。
次いで、メインCPU101は、図102で説明した第2インターフェースボード制御処理を行う(S2008)。なお、第2インターフェースボード制御処理は、メインRAM103の規定外用作業領域で実行される。
Next, the main CPU 101 performs start command generation and storage processing (S2007). This process is performed in the same manner as in the first embodiment (the process of S206 in FIG. 82).
Next, the main CPU 101 performs the second interface board control process described in FIG. 102 (S2008). Note that the second interface board control process is executed in the non-standard work area of the main RAM 103.

次いで、メインCPU101は、スタート時出玉関連抽籤処理を行う(S2009)。この処理では、メインCPU101は、主に、S2003で抽出した各種出玉抽籤用乱数値を用い、図250~図263で説明した遊技開始時に遊技状態に応じて行われるART関連の各種出玉抽籤を行う。また、この処理では、メインCPU101は、遊技ロックの抽籤処理も行う。なお、本実施形態では、例えば、遊技者にとって有利な遊技状態への移行が確定した場合に遊技ロックが発生し、これにより、有利な遊技状態への移行確定が遊技者に報知される。 Next, the main CPU 101 performs a lottery process related to starting balls (S2009). In this process, the main CPU 101 mainly uses the random numbers for various ball output lottery extracted in S2003 to perform various ART-related ball lottery, which is performed according to the game state at the start of the game as explained in FIGS. 250 to 263. I do. In addition, in this process, the main CPU 101 also performs a game lock lottery process. In the present embodiment, for example, a game lock occurs when a transition to a gaming state advantageous to the player is confirmed, and thereby the player is notified that the transition to a gaming state advantageous to the player is confirmed.

次いで、メインCPU101は、遊技ロック設定処理を行う(S2010)。この処理では、メインCPU101は、S2009で行われた遊技ロック抽籤の結果に応じて、遊技開始時の遊技ロックを実行する。なお、遊技ロック設定処理の詳細については、後述の図292を参照しながら後で説明する。 Next, the main CPU 101 performs a game lock setting process (S2010). In this process, the main CPU 101 executes a game lock at the start of the game according to the result of the game lock lottery performed in S2009. The details of the game lock setting process will be explained later with reference to FIG. 292, which will be described later.

次いで、メインCPU101は、リール停止初期設定処理を行う(S2011)。次いで、メインCPU101は、リール回転開始処理を行う(S2012)。次いで、メインCPU101は、リール回転開始コマンド生成格納処理を行う(S2013)。このS2011~S2013の処理は、上記第1実施形態(図82中のS209~S211の処理)と同様にして行われる。 Next, the main CPU 101 performs reel stop initial setting processing (S2011). Next, the main CPU 101 performs reel rotation start processing (S2012). Next, the main CPU 101 performs reel rotation start command generation and storage processing (S2013). The processing from S2011 to S2013 is performed in the same manner as in the first embodiment (the processing from S209 to S211 in FIG. 82).

次いで、メインCPU101は、図134及び図135で説明した引込優先順位格納処理を行う(S2014)。次いで、メインCPU101は、図138で説明したリール停止制御処理を行う(S2015)。次いで、メインCPU101は、図145で説明した入賞検索処理を行う(S2016)。なお、これらの各処理において、設定される処理の各種制御パラメータ(ループ回数、チェック回数等)は、本実施形態のパチスロ1の仕様に対応するものに適宜変更される。 Next, the main CPU 101 performs the attraction priority ranking storage process described with reference to FIGS. 134 and 135 (S2014). Next, the main CPU 101 performs the reel stop control process described with reference to FIG. 138 (S2015). Next, the main CPU 101 performs the winning search process described with reference to FIG. 145 (S2016). In each of these processes, the various control parameters (the number of loops, the number of checks, etc.) that are set are appropriately changed to correspond to the specifications of the pachi-slot machine 1 of this embodiment.

次いで、メインCPU101は、図148で説明したイリーガルヒットチェック処理を行う(S2017)。次いで、メインCPU101は、図150で入賞チェック・メダル払出処理を行う(S2018)。なお、これらの各処理において、設定される処理の各種制御パラメータ(チェック回数等)は、本実施形態のパチスロ1の仕様に対応するものに適宜変更される。 Next, the main CPU 101 performs the illegal hit check process described in FIG. 148 (S2017). Next, the main CPU 101 performs winning check/medal payout processing in FIG. 150 (S2018). In addition, in each of these processes, various control parameters (such as the number of checks) of the process to be set are changed as appropriate to those corresponding to the specifications of the pachi-slot machine 1 of this embodiment.

次いで、メインCPU101は、遊技ロック設定処理を行う(S2019)。この処理では、メインCPU101は、S2009で行われた遊技ロック抽籤の結果に応じて、遊技終了時の遊技ロックを実行する。なお、遊技ロック設定処理の詳細については、後述の図292を参照しながら後で説明する。 Next, the main CPU 101 performs a game lock setting process (S2019). In this process, the main CPU 101 executes a game lock at the end of the game according to the result of the game lock lottery performed in S2009. The details of the game lock setting process will be explained later with reference to FIG. 292, which will be described later.

次いで、メインCPU101は、停止時出玉関連抽籤処理を行う(S2020)。この処理では、メインCPU101は、主に、遊技状態に応じて、図250~図263で説明したリール停止時の各種抽籤を行う。 Next, the main CPU 101 performs a lottery process related to balls issued at the time of stoppage (S2020). In this process, the main CPU 101 mainly performs various lottery operations when the reels are stopped, as explained in FIGS. 250 to 263, depending on the gaming state.

次いで、メインCPU101は、BBチェック処理を行う(S2021)。この処理では、メインCPU101は、ボーナス状態の作動及び終了を制御する。具体的には、メインCPU101は、略称「クラウンBB」に係る図柄組合せが有効ラインに沿って表示されるとCBBを作動させ、また、略称「BB」に係る図柄組合せが有効ラインに沿って表示されるとNBBを作動させる。また、メインCPU101は、BB(CBB又はNBB)の作動中に払い出されたメダルの枚数が規定枚数に達すると、BBの作動を終了する。 Next, the main CPU 101 performs BB check processing (S2021). In this process, the main CPU 101 controls the activation and termination of the bonus state. Specifically, the main CPU 101 activates CBB when the symbol combination related to the abbreviation "Crown BB" is displayed along the active line, and also activates the CBB when the symbol combination related to the abbreviation "BB" is displayed along the active line. When it does, it activates NBB. Furthermore, when the number of medals paid out during the operation of the BB (CBB or NBB) reaches a specified number, the main CPU 101 ends the operation of the BB.

次いで、メインCPU101は、RTチェック処理を行う(S2022)。この処理では、メインCPU101は、図178に示す移行条件に応じて、RT状態の移行制御を行う。なお、メインCPU101は、通常状態中にRT状態をRT3状態に移行させた場合には、ART状態のセット数を付与する(図209(B-2)参照)。 Next, the main CPU 101 performs RT check processing (S2022). In this process, the main CPU 101 performs RT state transition control according to the transition conditions shown in FIG. 178. Note that when the main CPU 101 shifts the RT state to the RT3 state during the normal state, it assigns the set number of the ART state (see FIG. 209 (B-2)).

次いで、メインCPU101は、報知状態移行処理を行う(S2023)。この処理では、メインCPU101は、図206及び図207に示す移行条件に応じて、報知(ART)機能の作動の有無を考慮した遊技状態の移行制御を行う。そして、S2023の処理後(一遊技終了後)、メインCPU101は、処理をS2001の処理に戻し、S2001以降の処理を繰り返す。 Next, the main CPU 101 performs notification state transition processing (S2023). In this process, the main CPU 101 performs gaming state transition control in accordance with the transition conditions shown in FIGS. 206 and 207, taking into consideration whether or not the notification (ART) function is activated. After the processing in S2023 (after one game is completed), the main CPU 101 returns the processing to the processing in S2001 and repeats the processing from S2001 onwards.

[図柄設定処理]
次に、図287~図291を参照して、メインフロー(図286参照)中のS2005で行う本実施形態の図柄設定処理について説明する。なお、図287及び図288は、図柄設定処理の手順を示すフローチャートであり、図289は、図柄設定処理のソースプログラム上で、実際に参照されるボーナス作動中小役当籤番号変換テーブルの構成を示す図であり、図290は、図柄設定処理で補正対象となる小役当籤番号の補正後(変換後)の小役当籤番号を示す図であり、図291は、該フローチャート中のS2033~S2035の処理を実行するためのソースプログラムの一例を示す図である。
[Design setting process]
Next, with reference to FIGS. 287 to 291, the symbol setting process of this embodiment performed in S2005 in the main flow (see FIG. 286) will be described. In addition, FIGS. 287 and 288 are flowcharts showing the procedure of the symbol setting process, and FIG. 289 shows the configuration of the bonus activation medium and small winning number conversion table that is actually referred to on the source program of the symbol setting process. 290 is a diagram showing the small winning winning number after correction (after conversion) of the small winning winning number to be corrected in the symbol setting process, and FIG. 291 shows the small winning winning number of S2033 to S2035 in the flowchart. FIG. 2 is a diagram illustrating an example of a source program for executing processing.

まず、メインCPU101は、内部抽籤処理で取得された当り要求フラグステータスに基づいて、特賞当籤番号及び小役当籤番号を抽出し、該抽出された特賞当籤番号及び小役当籤番号をメインRAM103内の当籤番号格納領域(不図示)に保存する(S2031)。この処理は、上記第1実施形態(図97中のS321の処理)と同様にして行われ、除算処理により生成された、商の値が特賞(ボーナス)当籤番号となり、余りの値が小役当籤番号となる。また、この際、生成された小役当籤番号はAレジスタ(アキュームレータ)に格納される。なお、図示しないが、本実施形態における当籤番号格納領域の構成は、本実施形態のパチスロ1の仕様に対応した構成となる。 First, the main CPU 101 extracts the special prize winning number and the minor winning number based on the winning request flag status acquired in the internal lottery process, and stores the extracted special prize winning number and minor winning winning number in the main RAM 103. The winning number is saved in a winning number storage area (not shown) (S2031). This process is performed in the same manner as in the first embodiment (the process of S321 in FIG. 97), and the quotient value generated by the division process becomes the special prize (bonus) winning number, and the remainder value becomes the small winning number. This will be the winning number. Also, at this time, the generated small winning number is stored in the A register (accumulator). Although not shown, the configuration of the winning number storage area in this embodiment corresponds to the specifications of the pachi-slot machine 1 of this embodiment.

次いで、メインCPU101は、ボーナス(有利な特別遊技)作動中であるか否かを判別する(S2032)。この判定処理は、遊技状態フラグ格納領域を参照して行われる。なお、図示しないが、本実施形態における遊技状態フラグ格納領域の構成は、本実施形態のパチスロ1の仕様に対応した構成となる。 Next, the main CPU 101 determines whether a bonus (advantageous special game) is in operation (S2032). This determination process is performed with reference to the gaming state flag storage area. Although not shown, the configuration of the gaming state flag storage area in this embodiment corresponds to the specifications of the pachi-slot machine 1 of this embodiment.

S2032において、メインCPU101が、ボーナス作動中でないと判別したとき(S2032がNO判定の場合)、メインCPU101は、後述のS2038の処理を行う。一方、S2032において、メインCPU101が、ボーナス作動中であると判別したとき(S2032がYES判定の場合)、メインCPU101は、ボーナス作動中小役当籤番号変換テーブルをセットする(S2033)。この処理では、メインCPU101は、ボーナス作動中小役当籤番号変換テーブルの格納領域の先頭アドレスをHLレジスタ(第1ペアレジスタ)にセットする。 In S2032, when the main CPU 101 determines that the bonus is not in operation (NO determination in S2032), the main CPU 101 performs processing in S2038, which will be described later. On the other hand, in S2032, when the main CPU 101 determines that the bonus is being activated (YES in S2032), the main CPU 101 sets a bonus activation medium/small winning number conversion table (S2033). In this process, the main CPU 101 sets the start address of the storage area of the bonus activation medium/small combination winning number conversion table in the HL register (first pair register).

なお、本実施形態の図柄設定処理において、小役当籤番号の変換対象となる小役当籤番号は、「46」(強ベル)、「45」(共通ベル)、「3」(弱チェリプ)及び「0」(ハズレ)の4種類である。そして、ボーナス作動中小役当籤番号変換テーブルは、図289に示すように、先頭アドレス「dBBFRTSLTB」~アドレス「dBBFRTSLTB+3」までの領域(4バイト)に配置され、変換前の小役当籤番号「46」(強ベル)は、アドレス「dBBFRTSLTB」の領域に格納され、変換前の小役当籤番号「45」(共通ベル)は、アドレス「dBBFRTSLTB+1」の領域に格納され、変換前の小役当籤番号「3」(弱チェリプ)は、アドレス「dBBFRTSLTB+2」の領域に格納され、変換前の小役当籤番号「0」(ハズレ)は、アドレス「dBBFRTSLTB+3」の領域に格納される。なお、これらの変換対象となる小役当籤番号では、例えば、リールの停止制御等が、ボーナス作動時と非作動時とで異なる。 In addition, in the symbol setting process of this embodiment, the small winning numbers to be converted are "46" (strong bell), "45" (common bell), "3" (weak cherip), and There are four types: "0" (loss). As shown in FIG. 289, the bonus activation medium and small winning number conversion table is arranged in the area (4 bytes) from the start address "dBBFRTSLTB" to the address "dBBFRTSLTB+3", and the small winning number before conversion is "46". (strong bell) is stored in the area of address "dBBFRTSLTB", and the small winning number "45" (common bell) before conversion is stored in the area of address "dBBFRTSLTB+1", and the small winning number "45" (common bell) before conversion is stored in the area of address "dBBFRTSLTB+1". 3'' (weak cherip) is stored in the area of address ``dBBFRTSLTB+2'', and the small winning number ``0'' (loss) before conversion is stored in the area of address ``dBBFRTSLTB+3''. In addition, for these small winning winning numbers to be converted, for example, the reel stop control etc. are different when the bonus is activated and when it is not activated.

次いで、メインCPU101は、検索カウンタ(検索値)に「4」をセットする(S2034)。なお、この処理で検索カウンタにセットされる値は、変換対象の小役の種別数、すなわち、ボーナス作動中小役当籤番号変換テーブルのバイト数である。また、この処理では、検索カウンタはBCレジスタ(第2ペアレジスタ)で構成される。 Next, the main CPU 101 sets a search counter (search value) to "4" (S2034). The value set in the search counter in this process is the number of types of small winnings to be converted, that is, the number of bytes of the small winning number conversion table during bonus operation. Furthermore, in this process, the search counter is composed of a BC register (second pair register).

次いで、メインCPU101は、変換対象検索処理を行う(S2035)。この処理では、メインCPU101は、S2031で取得された小役当籤番号と、ボーナス作動中小役当籤番号変換テーブルに格納された変換対象となる小役当籤番号とが一致するか否かを順次、チェックする。また、この処理では、このチェック処理が一回実施される度に、検索カウンタの値を1減算するとともに、チェック対象(変換対象)の小役当籤番号を変更する(参照するボーナス作動中小役当籤番号変換テーブル内のアドレスを+1更新する)。そして、このチェック処理は、検索カウンタの値が「0」になるまで繰り返される。すなわち、本実施形態の変換対象検索処理では、このチェック処理が4回繰り返される。なお、後述するように、この変換対象検索処理は、一つの命令コード(CPIR命令)により一括して実行される。 Next, the main CPU 101 performs conversion target search processing (S2035). In this process, the main CPU 101 sequentially checks whether the small win number acquired in S2031 matches the small win number to be converted stored in the small win number conversion table during bonus activation. do. In addition, in this process, each time this check process is performed, the value of the search counter is decremented by 1, and the small win number of the check target (conversion target) is changed (referring to the bonus activation medium and small win numbers). (updates the address in the number conversion table by +1). This checking process is repeated until the value of the search counter becomes "0". That is, in the conversion target search process of this embodiment, this check process is repeated four times. Note that, as will be described later, this conversion target search process is executed all at once using one instruction code (CPIR instruction).

次いで、メインCPU101は、S2035の変換対象検索処理において、S2031で取得された小役当籤番号と一致する小役当籤番号がボーナス作動中小役当籤番号変換テーブル内にあったか否かを判別する(S2036)。 Next, in the conversion target search process of S2035, the main CPU 101 determines whether or not there is a small win number that matches the small win number acquired in S2031 in the small win number conversion table during bonus activation (S2036). .

S2036において、メインCPU101が、S2031で取得された小役当籤番号と一致する小役当籤番号がボーナス作動中小役当籤番号変換テーブル内になかったと判別したとき(S2036がNO判定の場合)、メインCPU101は、後述のS2038の処理を行う。 In S2036, when the main CPU 101 determines that there is no small win number that matches the small win number acquired in S2031 in the small win number conversion table during bonus activation (if S2036 is NO), the main CPU 101 performs the process of S2038, which will be described later.

一方、S2036において、メインCPU101が、S2031で取得された小役当籤番号と一致する小役当籤番号がボーナス作動中小役当籤番号変換テーブル内にあったと判別したとき(S2036がYES判定の場合)、メインCPU101は、小役当籤番号の変換(補正)処理を行う(S2037)。この処理では、メインCPU101は、S2031で取得された小役当籤番号とボーナス作動中小役当籤番号変換テーブル内の変換対象の小役当籤番号とが一致したときの検索カウンタの値(検索値0~3)に「52」(補正値)を加算した値を変換後の小役当籤番号とする。 On the other hand, in S2036, when the main CPU 101 determines that there is a small win number matching the small win number acquired in S2031 in the small win number conversion table during bonus activation (if S2036 is YES), The main CPU 101 performs conversion (correction) processing of the small winning winning number (S2037). In this process, the main CPU 101 determines the value of the search counter (search value 0 to The value obtained by adding "52" (correction value) to 3) is the converted small winning winning number.

具体的には、図290に示すように、S2031で取得された小役当籤番号が「46」(強ベル)である時には、検索値が「3」となるので、変換後の小役当籤番号は、「55(=3+52)」となり、小役当籤番号が「46」から「55」(BB中強ベル)に変換される。S2031で取得された小役当籤番号が「45」(共通ベル)である時には、検索値が「2」となるので、変換後の小役当籤番号は、「54(=2+52)」となり、小役当籤番号が「45」から「54」(BB中共通ベル)に変換される。S2031で取得された小役当籤番号が「3」(弱チェリプ)である時には、検索値が「1」となるので、変換後の小役当籤番号は、「53(=1+52)」となり、小役当籤番号が「3」から「53」(BB中弱チェリプ)に変換される。また、S2031で取得された小役当籤番号が「0」(ハズレ)である時には、検索値が「0」となるので、変換後の小役当籤番号は、「52(=0+52)」となり、小役当籤番号が「0」から「52」(BB中ハズレ)に変換される。 Specifically, as shown in FIG. 290, when the small winning number obtained in S2031 is "46" (strong bell), the search value is "3", so the small winning number after conversion is becomes "55 (=3+52)", and the small winning number is converted from "46" to "55" (BB medium strong bell). When the small winning number obtained in S2031 is "45" (common bell), the search value is "2", so the small winning number after conversion is "54 (=2 + 52)", The prize winning number is converted from "45" to "54" (common bell in BB). When the small winning number obtained in S2031 is "3" (weak cherip), the search value is "1", so the small winning number after conversion is "53 (= 1 + 52)", which is a small winning number. The prize winning number is converted from "3" to "53" (BB medium-weak cherip). Furthermore, when the small winning number acquired in S2031 is "0" (loss), the search value is "0", so the small winning number after conversion is "52 (=0+52)", The small prize winning number is converted from "0" to "52" (BB loss).

S2037の処理後、又は、S2032或いはS2036がNO判定の場合、メインCPU101は、抽出された小役当籤番号に基づいて、小役が当籤したか否かを判別する(S2038)。この処理は、上記第1実施形態(図97中のS322の処理)と同様にして行われる。 After the process of S2037, or when the determination is NO in S2032 or S2036, the main CPU 101 determines whether or not a small winning combination has been won based on the extracted small winning winning number (S2038). This process is performed in the same manner as in the first embodiment (the process of S322 in FIG. 97).

S2038において、メインCPU101が、小役が当籤していないと判別したとき(S2038がNO判定の場合)、メインCPU101は、後述のS2047の処理を行う。一方、S2038において、メインCPU101が、小役が当籤したと判別したとき(S2038がYES判定の場合)、メインCPU101は、小役当籤番号を減算結果の初期値としてセットする(S2039)。 In S2038, when the main CPU 101 determines that the small winning combination has not been won (NO determination in S2038), the main CPU 101 performs the process of S2047, which will be described later. On the other hand, in S2038, when the main CPU 101 determines that the small winning combination has been won (YES in S2038), the main CPU 101 sets the small winning winning number as the initial value of the subtraction result (S2039).

次いで、メインCPU101は、当り要求フラグテーブル(不図示)をセットする(S2040)。なお、この処理では、本実施形態のパチスロ1の仕様に対応する当り要求フラグテーブルがセットされる。次いで、メインCPU101は、減算結果を1減算し、該減算結果を更新する(S2041)。次いで、メインCPU101は、減算結果が「0」未満であるか否かを判別する(S2042)。上述したS2039~S2042の処理は、上記第1実施形態(図97中のS323~S326の処理)と同様にして行われる。 Next, the main CPU 101 sets a winning request flag table (not shown) (S2040). In addition, in this process, a winning request flag table corresponding to the specifications of the pachi-slot machine 1 of this embodiment is set. Next, the main CPU 101 subtracts 1 from the subtraction result and updates the subtraction result (S2041). Next, the main CPU 101 determines whether the subtraction result is less than "0" (S2042). The processing from S2039 to S2042 described above is performed in the same manner as in the first embodiment (the processing from S323 to S326 in FIG. 97).

S2042において、メインCPU101が、減算結果が「0」未満でないと判別したとき(S2042がNO判定の場合)、メインCPU101は、ビット数算出処理を行う(S2043)。次いで、メインCPU101は、ビット数算出処理を行う(S2044)。なお、S2043及びS2044の処理は、上記第1実施形態(図97中のS327及びS328の処理)と同様にして行われる。そして、上述したS2041~S2043の処理は、小役当籤番号の回数だけ繰り返される。 In S2042, when the main CPU 101 determines that the subtraction result is not less than "0" (NO in S2042), the main CPU 101 performs bit number calculation processing (S2043). Next, the main CPU 101 performs bit number calculation processing (S2044). Note that the processes in S2043 and S2044 are performed in the same manner as in the first embodiment (the processes in S327 and S328 in FIG. 97). Then, the processes of S2041 to S2043 described above are repeated the number of times equal to the small winning winning number.

一方、S2042において、メインCPU101が、減算結果が「0」未満であると判別したとき(S2042がYES判定の場合)、メインCPU101は、当り要求フラグ格納領域(内部当籤役格納領域)のセット処理を行う(S2045)。なお、この処理は、上記第1実施形態(図97中のS329の処理)と同様にして行われる。また、図示しないが、本実施形態における当り要求フラグ格納領域の構成は、本実施形態のパチスロ1の仕様に対応した構成となる。次いで、メインCPU101は、図101で説明した圧縮データ格納処理を行う(S2046)。 On the other hand, in S2042, when the main CPU 101 determines that the subtraction result is less than "0" (YES in S2042), the main CPU 101 performs a setting process for the winning request flag storage area (internal winning combination storage area). (S2045). Note that this process is performed in the same manner as in the first embodiment (the process of S329 in FIG. 97). Although not shown, the configuration of the winning request flag storage area in this embodiment corresponds to the specifications of the pachislot machine 1 of this embodiment. Next, the main CPU 101 performs the compressed data storage process described in FIG. 101 (S2046).

S2046の処理後又はS2038がNO判定の場合、メインCPU101は、持越役格納領域を参照して、持越役があるか否かを判別する(S2047)。なお、図示しないが、本実施形態における持越格納領域の構成は、本実施形態のパチスロ1の仕様に対応した構成となる。 After the processing in S2046 or when the determination in S2038 is NO, the main CPU 101 refers to the carryover combination storage area and determines whether or not there is a carryover combination (S2047). Although not shown, the configuration of the carryover storage area in this embodiment corresponds to the specifications of the pachi-slot machine 1 of this embodiment.

S2047において、メインCPU101が、持越役があると判別したとき(S2047がYES判定の場合)、メインCPU101は、後述のS2050の処理を行う。一方、S2047において、メインCPU101が、持越役がないと判別したとき(S2047がNO判定の場合)、メインCPU101は、S2031の処理で抽出された特賞当籤番号に基づいて、BB(CBB又はNBB)が当籤したか否かを判別する(S2048)。 In S2047, when the main CPU 101 determines that there is a carryover combination (YES determination in S2047), the main CPU 101 performs processing in S2050, which will be described later. On the other hand, in S2047, when the main CPU 101 determines that there is no carryover combination (if NO in S2047), the main CPU 101 selects BB (CBB or NBB) based on the special prize winning number extracted in the process of S2031. It is determined whether or not the winning number has been won (S2048).

S2048において、メインCPU101が、BBが当籤していないと判別したとき(S2048がNO判定の場合)、メインCPU101は、図柄判定処理を終了し、処理をメインフロー(図286参照)のS2006に移す。一方、S2048において、メインCPU101が、BBが当籤したと判別したとき(S2048がYES判定の場合)、メインCPU101は、当籤した特賞当籤番号を持越役格納領域に格納する(S2049)。 In S2048, when the main CPU 101 determines that the BB has not been won (NO determination in S2048), the main CPU 101 ends the symbol determination process and moves the process to S2006 of the main flow (see FIG. 286). . On the other hand, in S2048, when the main CPU 101 determines that BB has been won (YES in S2048), the main CPU 101 stores the won special prize winning number in the carryover combination storage area (S2049).

S2049の処理後又はS2047がYES判定の場合、メインCPU101は、特賞当籤番号を当籤番号格納領域(不図示)にセットし、当り要求フラグ格納領域(不図示)に当り要求フラグデータをセットし、RT状態をRT6状態又はRT7状態にセットする(S2050)。そして、S2050の処理後、メインCPU101は、図柄設定処理を終了し、処理をメインフロー(図286参照)のS2006に移す。 After the process of S2049 or if S2047 is YES, the main CPU 101 sets the special prize winning number in the winning number storage area (not shown), sets the winning request flag data in the winning request flag storage area (not shown), The RT state is set to RT6 state or RT7 state (S2050). After the process of S2050, the main CPU 101 ends the symbol setting process and moves the process to S2006 of the main flow (see FIG. 286).

本実施形態では、上述のようにして、図柄設定処理が行われる。なお、本実施形態のパチスロ1では、上述のように、主制御基板71(メインCPU101)は、図柄設定処理において、ボーナス作動中小役当籤番号変換テーブルに基づいて、小役当籤番号を変換(補正)する。それゆえ、主制御基板71(メインCPU101)は、内部当籤役変換手段としても機能する。また、図柄設定処理において参照されるボーナス作動中小役当籤番号変換テーブルは、本発明に係る特定情報格納領域及び特定当籤番号格納領域の一具体例を示すものである。 In this embodiment, the symbol setting process is performed as described above. In addition, in the pachislot 1 of this embodiment, as described above, the main control board 71 (main CPU 101) converts (corrects) the small winning number based on the bonus activation medium and small winning winning number conversion table in the symbol setting process. )do. Therefore, the main control board 71 (main CPU 101) also functions as an internal winning combination conversion means. Further, the bonus activation medium/small winning number conversion table referred to in the symbol setting process shows a specific example of the specific information storage area and the specific winning number storage area according to the present invention.

上述した図柄設定処理中のS2033~S2036の処理(小役当籤番号の変換(補正)対象検索処理)は、メインCPU101が、図291のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、次のような処理が行われる。 The processing of S2033 to S2036 during the above-mentioned symbol setting processing (small winning number conversion (correction) target search processing) is performed by the main CPU 101 sequentially executing each source code specified in the source program of FIG. 291. This is done by Specifically, the following processing is performed.

まず、メインCPU101がソースコード「LD HL,dBBFRTSLTB」を実行すると、HLレジスタに整数値「dBBFRTSLTB」で表されるアドレス(ボーナス作動中小役当籤番号変換テーブルの格納領域の先頭アドレス)が格納される(S2033の処理が実行される)。次いで、メインCPU101がソースコード「LD BC,4」を実行すると、BCレジスタに、「4」(検索カウンタ(検索値)の初期値)が格納される(S2034の処理が実行される)。 First, when the main CPU 101 executes the source code "LD HL, dBBFRTSLTB", the address represented by the integer value "dBBFRTSLTB" (the start address of the storage area of the bonus activation medium and small winning number conversion table) is stored in the HL register. (The process of S2033 is executed). Next, when the main CPU 101 executes the source code "LD BC, 4", "4" (the initial value of the search counter (search value)) is stored in the BC register (the process of S2034 is executed).

次いで、メインCPU101がCPIR命令を実行する(S2035及びS2036の処理が実行される)。CPIR命令は、メインCPU101専用のブロックサーチ(検索)命令であり、この命令が実行されると、次の処理が行われる。 Next, the main CPU 101 executes the CPIR instruction (processes in S2035 and S2036 are executed). The CPIR instruction is a block search instruction exclusively for the main CPU 101, and when this instruction is executed, the following processing is performed.

まず、HLレジスタで指定されるメモリ(メインROM102/メインRAM103)に格納されているデータ(本実施形態では、ボーナス作動中小役当籤番号変換テーブルにセットされている変換対象の小役当籤番号)と、Aレジスタに格納されているデータ(本実施形態では、S2031で取得された小役当籤番号)とが比較される。次いで、HLレジスタの値(ボーナス作動中小役当籤番号変換テーブル内のアドレス)が1加算される(チェックする変換対象の小役当籤番号が更新される)。次いで、BCレジスタの値(検索カウンタの値)が1減算される。 First, the data stored in the memory (main ROM 102/main RAM 103) specified by the HL register (in this embodiment, the small winning number to be converted that is set in the small winning number conversion table during bonus activation) and , and the data stored in the A register (in this embodiment, the small win number acquired in S2031) are compared. Next, the value of the HL register (address in the bonus activation medium/small winning number conversion table) is incremented by 1 (the small winning winning number to be checked is updated). Next, the value of the BC register (value of the search counter) is subtracted by 1.

そして、上述した比較処理の結果として、HLレジスタで指定されるメモリに格納されているデータ(現在チェックされている変換対象の小役当籤番号)と、Aレジスタに格納されているデータ(S2031で取得された小役当籤番号)とが一致するという結果が得られた場合、又は、BCレジスタの値(本実施形態では、検索カウンタの値)が「0」である場合(CPIR命令の終了条件が成立した場合)、上述の一連の処理が終了する(CPIR命令による処理が終了する)。一方、CPIR命令の終了条件が成立していない場合には、上述した、HLレジスタで指定されるメモリに格納されているデータとAレジスタに格納されているデータとの比較処理、HLレジスタの値の更新(1加算)処理、BCレジスタの値の更新(1減算)処理、及び、比較結果の判定処理が、CPIR命令の終了条件が成立するまで繰り返し実行される。 As a result of the above-mentioned comparison process, the data stored in the memory specified by the HL register (the small win number to be converted that is currently being checked) and the data stored in the A register (in S2031 (Acquired small winning winning number), or if the value of the BC register (in this embodiment, the value of the search counter) is "0" (the termination condition of the CPIR instruction). is established), the series of processes described above ends (processing by the CPIR instruction ends). On the other hand, if the termination condition of the CPIR instruction is not satisfied, the above-mentioned comparison process between the data stored in the memory specified by the HL register and the data stored in the A register, and the value of the HL register are performed. The processing of updating (adding 1) the value of the BC register, processing of updating (subtracting 1) the value of the BC register, and processing of determining the comparison result are repeatedly executed until the termination condition of the CPIR instruction is satisfied.

上述した小役当籤番号の変換(補正)対象検索処理において、CPIR命令を使用した場合、次のような効果が得られる。CPIR命令では、上述のように、HLレジスタで指定されるメモリに格納されているデータとAレジスタに格納されているデータとの比較処理、HLレジスタの値の更新(1加算)処理、BCレジスタの値の更新(1減算)処理、及び、比較結果の判定処理の4つの処理を1つの命令コードで一括して実行することができる。すなわち、CPIR命令では、従来、4つの命令コードにより実行されていたこの4つの処理を1つの命令コードで実行することができる。 When the CPIR command is used in the above-described conversion (correction) target search process for small winning winning numbers, the following effects can be obtained. As mentioned above, the CPIR instruction performs a comparison process between the data stored in the memory specified by the HL register and the data stored in the A register, an update process (adding 1) to the value of the HL register, and a process to update the value of the HL register (add 1) to the BC register. The four processes of updating the value of (subtracting by 1) and determining the comparison result can be executed at once with one instruction code. That is, with the CPIR instruction, these four processes, which were conventionally executed using four instruction codes, can be executed using one instruction code.

それゆえ、メインCPU101専用のCPIR命令(ブロックサーチ命令)を用いることにより、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。その結果、メインROM102内のプログラム領域の空き容量を増やし、ROM容量が圧迫されること抑制することができるとともに、処理の高速化も図ることができる。さらに、本実施形態では、メインROM102の空き容量を増やすことができるので、遊技性能や出玉性能に関するデータやプログラムを格納するための容量を確保することができる。それゆえ、本実施形態では、メインROM102の増えた空き容量を活用して、遊技性を高めることが可能になる。 Therefore, by using the CPIR instruction (block search instruction) dedicated to the main CPU 101, the capacity of the source program (the used capacity of the main ROM 102) can be reduced. As a result, the free capacity of the program area in the main ROM 102 can be increased, the ROM capacity can be suppressed from being compressed, and the processing speed can also be increased. Furthermore, in this embodiment, since the free space of the main ROM 102 can be increased, the capacity for storing data and programs related to gaming performance and ball payout performance can be secured. Therefore, in this embodiment, it is possible to enhance the gameplay by utilizing the increased free space of the main ROM 102.

[遊技ロック設定処理]
次に、図292及び図293を参照して、メインフロー(図286参照)中のS2010及びS2019で行う遊技ロック設定処理について説明する。なお、図292は、遊技ロック設定処理の手順を示すフローチャートであり、図293は、該フローチャート中のS2061~S2064の処理を実行するためのソースプログラムの一例を示す図である。
[Game lock setting process]
Next, with reference to FIGS. 292 and 293, the game lock setting process performed in S2010 and S2019 in the main flow (see FIG. 286) will be described. Note that FIG. 292 is a flowchart showing the procedure of the game lock setting process, and FIG. 293 is a diagram showing an example of a source program for executing the processes of S2061 to S2064 in the flowchart.

まず、メインCPU101は、遊技ロック情報の取得処理を行う(S2061)。本実施形態では、S2009の処理内で実行される遊技ロック抽籤に当籤すると、メインRAM103に設けられた遊技ロック判定フラグ(判定フラグ)又は遊技ロック予約フラグ(予約フラグ)の格納領域(不図示:フラグ格納領域)に遊技ロック情報(遊技ロックの実行の有無やロック内容など)が格納される。この際、遊技開始時の遊技ロックに当籤した場合には、遊技ロック情報が遊技ロック判定フラグに格納され、遊技終了時(リールの全停止後)の遊技ロックに当籤した場合には、遊技ロック情報が遊技ロック予約フラグに格納される。一方、遊技ロック抽籤に当籤しなかった場合(遊技ロックが発生しない場合)には、遊技ロック判定フラグ及び遊技ロック予約フラグのいずれにも遊技ロック情報は格納されない。そして、S2061の処理では、メインCPU101は、遊技ロック判定フラグから遊技ロック情報を取得する(読み出す)。 First, the main CPU 101 performs a game lock information acquisition process (S2061). In this embodiment, when the game lock lottery executed in the process of S2009 is won, the game lock determination flag (determination flag) or game lock reservation flag (reservation flag) storage area (not shown) provided in the main RAM 103: Game lock information (whether or not game lock is executed, lock contents, etc.) is stored in the flag storage area). At this time, if you win the game lock at the start of the game, the game lock information is stored in the game lock determination flag, and if you win the game lock at the end of the game (after all the reels have stopped), the game lock Information is stored in the game lock reservation flag. On the other hand, if the game lock lottery is not won (if a game lock does not occur), no game lock information is stored in either the game lock determination flag or the game lock reservation flag. In the process of S2061, the main CPU 101 acquires (reads) game lock information from the game lock determination flag.

次いで、メインCPU101は、遊技ロック予約フラグに格納されているデータを遊技ロック判定フラグに格納する(S2062)。遊技終了時(リールの全停止後)の遊技ロック抽籤に当籤した場合には、この処理により、遊技ロック判定フラグに遊技ロック情報が格納され、遊技終了時(リールの全停止後)の遊技ロック設定処理(S2019)において、遊技ロックが実行される。次いで、メインCPU101は、遊技ロック予約フラグに格納されているデータをクリアする(S2063)。 Next, the main CPU 101 stores the data stored in the game lock reservation flag in the game lock determination flag (S2062). If you win the game lock lottery at the end of the game (after all the reels have stopped), this process stores the game lock information in the game lock determination flag, and locks the game at the end of the game (after all the reels have stopped). In the setting process (S2019), game lock is executed. Next, the main CPU 101 clears the data stored in the game lock reservation flag (S2063).

次いで、メインCPU101は、S2061の処理において遊技ロック情報が取得されたか否かを判別する(S2064)。なお、遊技開始時の遊技ロック設定処理(S2010)では、遊技ロック抽籤に当籤しなかった場合だけでなく、遊技終了時(リールの全停止後)の遊技ロックに当籤して遊技ロック予約フラグに遊技ロック情報が格納されている場合にも、S2064の判定結果はNO判定となる。ただし、遊技終了時(リールの全停止後)の遊技ロックに当籤した場合、遊技開始時の遊技ロック設定処理(S2010)中のS2062の処理において、遊技ロック予約フラグに格納されているデータが遊技ロック判定フラグにコピーされるので、遊技終了時(リールの全停止後)の遊技ロック設定処理(S2019)では、S2064の判定結果はYES判定となる。 Next, the main CPU 101 determines whether or not game lock information has been acquired in the process of S2061 (S2064). In addition, in the game lock setting process (S2010) at the start of the game, not only when the game lock lottery is not won, but also when the game lock is won at the end of the game (after all the reels have stopped), the game lock reservation flag is set. Even if game lock information is stored, the determination result in S2064 is NO. However, if you win the game lock at the end of the game (after all the reels have stopped), the data stored in the game lock reservation flag is set to Since it is copied to the lock determination flag, in the game lock setting process (S2019) at the end of the game (after all the reels have stopped), the determination result in S2064 is YES.

S2064において、メインCPU101が、遊技ロック情報が取得されなかったと判別したとき(S2064がNO判定の場合)、メインCPU101は、遊技ロック設定処理を終了する。一方、S2064において、メインCPU101が、遊技ロック情報が取得されたと判別したとき(S2064がYES判定の場合)、メインCPU101は、取得された遊技ロック情報に基づいて遊技停止(遊技ロック)実行処理を行う(S2065)。そして、S2065の処理後、メインCPU101は、遊技ロック設定処理を終了する。 In S2064, when the main CPU 101 determines that the game lock information has not been acquired (NO determination in S2064), the main CPU 101 ends the game lock setting process. On the other hand, when the main CPU 101 determines in S2064 that the game lock information has been acquired (YES in S2064), the main CPU 101 executes the game stop (game lock) execution process based on the acquired game lock information. Execute (S2065). After the process of S2065, the main CPU 101 ends the game lock setting process.

なお、実行中の遊技ロック設定処理が遊技開始時の遊技ロック設定処理(S2010)である場合には、メインCPU101は、遊技ロック設定処理の終了後、処理をメインフロー(図286参照)のS2011に移す。一方、実行中の遊技ロック設定処理が、遊技終了時(リールの全停止後)の遊技ロック設定処理(S2019)である場合には、メインCPU101は、遊技ロック設定処理の終了後、処理をメインフロー(図286参照)のS2020に移す。 Note that if the game lock setting process being executed is the game lock setting process at the start of the game (S2010), the main CPU 101 executes the process in S2011 of the main flow (see FIG. 286) after finishing the game lock setting process. Move to. On the other hand, if the game lock setting process being executed is the game lock setting process (S2019) at the end of the game (after all the reels have stopped), the main CPU 101 executes the game lock setting process (S2019) after finishing the game lock setting process. The process moves to S2020 of the flow (see FIG. 286).

本実施形態では、上述のようにして、遊技ロック設定処理が行われる。なお、本実施形態のパチスロ1では、上述のように、主制御基板71(メインCPU101)は、遊技ロック設定処理を行う。それゆえ、主制御基板71(メインCPU101)は、ロック実行手段としても機能する。また、主制御基板71(メインCPU101)は、スタート時出玉関連抽籤処理内において、遊技ロック抽籤を行う。それゆえ、主制御基板71(メインCPU101)は、遊技ロック抽籤手段としても機能する。 In this embodiment, the game lock setting process is performed as described above. In addition, in the pachi-slot machine 1 of this embodiment, as described above, the main control board 71 (main CPU 101) performs the game lock setting process. Therefore, the main control board 71 (main CPU 101) also functions as a lock execution means. Further, the main control board 71 (main CPU 101) performs a game lock lottery in the lottery process related to starting balls. Therefore, the main control board 71 (main CPU 101) also functions as a game lock lottery means.

上述した遊技ロック設定処理中のS2061~S2064の処理は、メインCPU101が、図293のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、次のような処理が行われる。 The processing of S2061 to S2064 during the game lock setting processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 293. Specifically, the following processing is performed.

まず、メインCPU101がソースコード「LDQ HL,wLOCK_RSV-1」(所定の読み出し命令)を実行すると、Qレジスタ(拡張レジスタ)の内容(遊技ロック予約フラグのアドレスの上位側のアドレス値)と、整数値「wLOCK_RSV-1」(遊技ロック予約フラグのアドレスの下位側のアドレス値から1減算した値)とで指定されるアドレスが、HLレジスタ(ペアレジスタ,第3のレジスタ)に格納される。なお、本実施形態では、次のINLD命令実行時に、HLレジスタの値に「1」及び「2」が加算されるので、ソースコード「LDQ HL,wLOCK_RSV-1」では、遊技ロック予約フラグのアドレス「wLOCK_RSV」から予め「1」が減算されている。また、本実施形態では、遊技ロック予約フラグのアドレス「wLOCK_RSV」の次のアドレスが遊技ロック判定フラグのアドレス「wLOCK_FLG」となる。 First, when the main CPU 101 executes the source code "LDQ HL, wLOCK_RSV-1" (predetermined read instruction), the contents of the Q register (extension register) (address value on the upper side of the address of the game lock reservation flag) and the The address specified by the numerical value "wLOCK_RSV-1" (a value obtained by subtracting 1 from the lower address value of the address of the game lock reservation flag) is stored in the HL register (pair register, third register). In addition, in this embodiment, when the next INLD instruction is executed, "1" and "2" are added to the value of the HL register, so in the source code "LDQ HL, wLOCK_RSV-1", the address of the game lock reservation flag is "1" is subtracted from "wLOCK_RSV" in advance. Further, in this embodiment, the address next to the address "wLOCK_RSV" of the game lock reservation flag is the address "wLOCK_FLG" of the game lock determination flag.

次いで、メインCPU101がソースコード「INLD AE,(HL)」を実行する。INLD命令は、メインCPU101専用の指定レジスタロード命令であり、この命令が実行されると、次の処理が行われる。 Next, the main CPU 101 executes the source code "INLD AE, (HL)". The INLD instruction is a specified register load instruction exclusive to the main CPU 101, and when this instruction is executed, the following processing is performed.

まず、HLレジスタに格納されている値(アドレス「wLOCK_RSV-1」)に「1」を加算した値(遊技ロック予約フラグのアドレス「wLOCK_RSV」)で指定されるアドレスに格納されているデータと、HLレジスタに格納されている値に「2」を加算した値(遊技ロック判定フラグのアドレス「wLOCK_FLG」)で指定されるアドレスに格納されているデータとが、AEレジスタに読み出される。この際、Aレジスタ(第1のレジスタ)に遊技ロック判定フラグのアドレス「wLOCK_FLG」に格納されているデータが格納され、Eレジスタ(第2のレジスタ)に遊技ロック予約フラグのアドレス「wLOCK_RSV」に格納されているデータが格納される。その後、HLレジスタの値に「2」が加算され、HLレジスタには、遊技ロック予約フラグのアドレス「wLOCK_FLG」が格納される。本実施形態では、このINLD命令を実行することにより、S2061の処理が実行され、遊技ロック判定フラグに遊技ロック情報が格納されていれば、その遊技ロック情報がAレジスタに読み出される。 First, the data stored in the address specified by the value (address "wLOCK_RSV" of the game lock reservation flag) that is the value stored in the HL register (address "wLOCK_RSV-1") plus "1", The data stored at the address specified by the value stored in the HL register plus "2" (address "wLOCK_FLG" of the game lock determination flag) is read into the AE register. At this time, the data stored at the address "wLOCK_FLG" of the game lock determination flag is stored in the A register (first register), and the data stored in the address "wLOCK_RSV" of the game lock reservation flag is stored in the E register (second register). Stored data is stored. Thereafter, "2" is added to the value of the HL register, and the address "wLOCK_FLG" of the game lock reservation flag is stored in the HL register. In this embodiment, by executing this INLD instruction, the process of S2061 is executed, and if game lock information is stored in the game lock determination flag, the game lock information is read to the A register.

次いで、メインCPU101がソースコード「LD (HL),E」を実行すると、Eレジスタに格納されたデータ(遊技ロック予約フラグに格納されているデータ)がHLレジスタで指定されるアドレス(遊技ロック判定フラグのアドレス「wLOCK_FLG」)に格納される。本実施形態では、このLD命令を実行することにより、S2062の処理が実行される。 Next, when the main CPU 101 executes the source code "LD (HL), E", the data stored in the E register (data stored in the game lock reservation flag) is transferred to the address specified by the HL register (game lock determination flag). It is stored in the flag address "wLOCK_FLG"). In this embodiment, the process of S2062 is executed by executing this LD instruction.

次いで、メインCPU101がソースコード「CRLQ (wLOCK_RSV)」を実行すると、Qレジスタの内容(遊技ロック予約フラグの上位側のアドレス値)と、整数値「wLOCK_RSV」(遊技ロック予約フラグの下位側のアドレス値)とで指定されるアドレスに格納されたデータ(遊技ロック予約フラグに格納されているデータ)がクリアされる。本実施形態では、このCRLQ命令を実行することにより、S2063の処理が実行される。 Next, when the main CPU 101 executes the source code "CRLQ (wLOCK_RSV)", the contents of the Q register (the upper address value of the game lock reservation flag) and the integer value "wLOCK_RSV" (the lower address of the game lock reservation flag) are The data (data stored in the game lock reservation flag) stored in the address specified by (value) is cleared. In this embodiment, the process of S2063 is executed by executing this CRLQ instruction.

そして、メインCPU101がソースコード「RT Z,A」が実行されると、Aレジスタに格納されているデータ(遊技ロック判定フラグのデータ;遊技ロック情報)の有無の判定処理が行われ、Aレジスタに格納されているデータ(遊技ロック情報)が無ければ(ゼロフラグ(Z)が「1」(ON状態)であれば)、処理が終了し(リターン)、Aレジスタに格納されているデータ(遊技ロック情報)が有れば(ゼロフラグ(Z)が「0」(OFF状態)であれば)、図示しない次のソースコードが実行される。本実施形態では、このRT命令を実行することにより、S2064の判定処理が実行される。 Then, when the main CPU 101 executes the source code "RT Z, A", a process is performed to determine the presence or absence of the data stored in the A register (game lock determination flag data; game lock information), and the A register is If there is no data (game lock information) stored in the A register (if the zero flag (Z) is "1" (ON state)), the process ends (return) and the data (game lock information) stored in the A register is If there is lock information (if the zero flag (Z) is "0" (OFF state)), the next source code (not shown) is executed. In this embodiment, the determination process of S2064 is executed by executing this RT command.

ここで、本実施形態における遊技ロックの具体的な動作例を説明する。例えば、遊技ロック抽籤で、遊技開始時の遊技ロック(例えば10秒ロック)に当籤し、且つ、遊技終了時の遊技ロック(例えば20秒ロック)にも当籤した場合には、遊技ロック判定フラグに遊技開始時の遊技ロック情報(10秒ロック)が格納され、遊技ロック予約フラグに遊技終了時の遊技ロック情報(20秒ロック)が格納される。次いで、S2010の処理において遊技ロック設定処理が行われると、S2062の処理で遊技ロック予約フラグに格納された遊技ロック情報が遊技ロック判定フラグに格納されるが、S2065の遊技停止実行処理では10秒ロック(10秒間の遊技停止、又は、10秒間の操作無効化)が実行される。そして、10秒ロックの終了後、処理がメインフロー(図286参照)のS2011の処理に移る。その後、S2019の処理において遊技ロック設定処理が行われると、この時点では、遊技ロック判定フラグに遊技終了時の遊技ロック情報(20秒ロック)が格納されているので、S2065の遊技停止実行処理では20秒ロック(20秒間の遊技停止、又は、20秒間の操作無効化)が実行される。そして、20秒ロックの終了後、処理がメインフロー(図286参照)のS2020の処理に移る。 Here, a specific example of the operation of the game lock in this embodiment will be explained. For example, in the game lock lottery, if you win the game lock at the start of the game (for example, 10 seconds lock) and also win the game lock at the end of the game (for example, 20 seconds lock), the game lock determination flag is set. Game lock information (10 seconds lock) at the start of the game is stored, and game lock information (20 seconds lock) at the end of the game is stored in the game lock reservation flag. Next, when the game lock setting process is performed in the process of S2010, the game lock information stored in the game lock reservation flag in the process of S2062 is stored in the game lock determination flag, but in the game stop execution process of S2065, the game lock information is stored in the game lock determination flag for 10 seconds. A lock (stopping the game for 10 seconds or disabling operations for 10 seconds) is executed. After the 10-second lock ends, the process moves to S2011 of the main flow (see FIG. 286). After that, when the game lock setting process is performed in the process of S2019, the game lock information (20 seconds lock) at the end of the game is stored in the game lock determination flag at this point, so in the game stop execution process of S2065, the game lock information (20 seconds lock) is stored in the game lock determination flag. A 20-second lock (stopping the game for 20 seconds or disabling operations for 20 seconds) is executed. After the 20-second lock ends, the process moves to S2020 of the main flow (see FIG. 286).

上述した遊技ロック情報の取得処理において、INLD命令を使用した場合、次のような効果が得られる。INLD命令では、上述のように、遊技ロック判定フラグのアドレス指定処理、遊技ロック判定フラグに格納されているデータ(1バイト)の読み出し処理、及び、遊技ロック予約フラグに格納されているデータ(1バイト)の読み出し処理の3つの処理を1つの命令コードで実行することができる。すなわち、本実施形態では、従来、2バイトのデータを読み出す際に、3つの命令コードにより実行されていたこの3つの処理を1つの命令コードで一括して実行することができる。 When the INLD command is used in the game lock information acquisition process described above, the following effects can be obtained. As mentioned above, the INLD command performs the address designation process of the game lock determination flag, the read process of the data (1 byte) stored in the game lock determination flag, and the process of reading the data (1 byte) stored in the game lock reservation flag. Byte) reading processing can be executed with one instruction code. That is, in this embodiment, these three processes, which were conventionally executed by three instruction codes when reading 2-byte data, can be executed at once by one instruction code.

それゆえ、メインCPU101専用のINLD命令(指定レジスタロード命令)を用いて遊技ロック情報を読み出すことにより、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。その結果、メインROM102内のプログラム領域の空き容量を増やし、ROM容量が圧迫されること抑制することができるとともに、処理の高速化も図ることができる。さらに、本実施形態では、メインROM102の空き容量を増やすことができるので、遊技性能や出玉性能に関するデータやプログラムを格納するための容量を確保することができる。それゆえ、本実施形態では、メインROM102の増えた空き容量を活用して、遊技性を高めることが可能になる。 Therefore, by reading the game lock information using the INLD instruction (designated register load instruction) dedicated to the main CPU 101, the capacity of the source program (the used capacity of the main ROM 102) can be reduced. As a result, the free capacity of the program area in the main ROM 102 can be increased, the ROM capacity can be suppressed from being compressed, and the processing speed can also be increased. Furthermore, in this embodiment, since the free space of the main ROM 102 can be increased, the capacity for storing data and programs related to gaming performance and ball payout performance can be secured. Therefore, in this embodiment, it is possible to enhance the gameplay by utilizing the increased free space of the main ROM 102.

[試射試験信号制御処理(規定外)]
次に、図294~図296を参照して、割込処理(図158参照)中のS911で行う、本実施形態の試射試験信号制御処理(規定外)について説明する。なお、図294は、試射試験信号制御処理(規定外)のソースプログラム上で、実際に参照される規定外出力ポート格納領域の構成を示す図であり、図295は、規定外出力ポート格納領域に格納される各規定外出力ポートの出力データの各ビットと、各ビットに割り付けられる情報内容との関係を示した図であり、図296は、試射試験信号制御処理(規定外)の手順を示すフローチャートである。
[Sighting test signal control processing (not specified)]
Next, with reference to FIGS. 294 to 296, a description will be given of the sight-fire test signal control process (not specified) of this embodiment, which is performed in S911 during the interrupt process (see FIG. 158). Note that FIG. 294 is a diagram showing the configuration of the non-standard output port storage area that is actually referred to on the source program for sight-fire test signal control processing (non-standard), and FIG. 295 is a diagram showing the configuration of the non-standard output port storage area 296 is a diagram showing the relationship between each bit of the output data of each non-standard output port stored in , and the information content assigned to each bit. FIG. FIG.

試射試験信号制御処理(規定外)の具体的な処理を説明する前に、図294及び図295を参照して、規定外出力ポートの種別と、各規定外出力ポートの出力データの各ビットに割り付けられる情報との関係について説明する。本実施形態では、試験信号の出力ポートとしては、条件装置1~8のON/OFF信号(条件装置信号)が出力される出力ポート、ボーナス(特賞)のON/OFF信号(特賞信号)が出力される出力ポート、及び、各リールの回胴制動信号が出力される出力ポートの3種類が設けられる。そして、生成された各試験信号は、8ビットで構成され、規定外RAM領域に設けられた規定外出力ポート格納領域にそれぞれ別個に格納される。 Before explaining the specific processing of the sight-fire test signal control processing (non-standard), with reference to FIGS. 294 and 295, we will explain the types of non-standard output ports and each bit of output data of each non-standard output port. The relationship with assigned information will be explained. In this embodiment, the test signal output port is an output port to which ON/OFF signals of condition devices 1 to 8 (condition device signals) are output, and a bonus (grand prize) ON/OFF signal (grand prize signal) is output. There are three types of output ports: an output port for outputting a reel braking signal for each reel, and an output port for outputting a reel braking signal for each reel. Each of the generated test signals is composed of 8 bits and is stored separately in a non-standard output port storage area provided in the non-standard RAM area.

具体的には、図294に示すように、規定外RAM領域内において、アドレス「F216」(ラベル「woXOUT0」)に規定外出力ポート格納領域が配置される。なお、図294中の「DS 3」は、規定外出力ポート格納領域として3バイトの領域が確保されていることを示す(「DS」はデータストレージを表す疑似命令)。また、図294中の「条件装置1~8(条件装置信号)」の前に記載の「0F4H」は、条件装置信号の出力ポートのポート番号を示し、「特賞信号」の前に記載の「0F5H」は、特賞信号の出力ポートのポート番号を示し、「回胴制動信号」の前に記載の「0F6H」は、各リールの回胴制動信号の出力ポートのポート番号を示す。また、これらの3つの出力ポートは、マイクロプロセッサ91内の外部バスインターフェース104の端子に接続された出力ICのポートに対応する。すなわち、これらの3つの出力ポートは、外部バスインターフェース104を介してメインCPU101に接続される。そして、これらの3つの出力ポートにセットされた試験信号は、試験機用第1インターフェースボード301を介して試験機にポート(I/O)マップドI/O方式で出力される。 Specifically, as shown in FIG. 294, a non-standard output port storage area is arranged at address "F216" (label "woXOUT0") in the non-standard RAM area. Note that "DS 3" in FIG. 294 indicates that a 3-byte area is secured as a non-standard output port storage area ("DS" is a pseudo-instruction representing data storage). In addition, "0F4H" written before "condition device 1 to 8 (condition device signal)" in FIG. 294 indicates the port number of the output port of the condition device signal, and "0F4H" written before "special prize signal" 0F5H" indicates the port number of the output port of the special prize signal, and "0F6H" written before the "spinning brake signal" indicates the port number of the output port of the rotating drum braking signal of each reel. Furthermore, these three output ports correspond to the ports of the output IC connected to the terminals of the external bus interface 104 within the microprocessor 91. That is, these three output ports are connected to the main CPU 101 via the external bus interface 104. The test signals set to these three output ports are output to the test machine via the first interface board 301 for the test machine in a port (I/O) mapped I/O method.

また、図295に示すように、条件装置信号(条件装置1~8のON/OFF信号)のビット0(B0)~ビット7(B7)には、それぞれ条件装置1~条件装置8のON/OFF情報がセットされる。そして、条件装置信号では、ON状態となる条件装置のビットには「1」がセットされ、OFF状態となる条件装置のビットには「0」がセットされる。 Further, as shown in FIG. 295, bits 0 (B0) to bit 7 (B7) of the condition device signal (ON/OFF signal of condition devices 1 to 8) are set to ON/OFF signals of condition devices 1 to 8, respectively. OFF information is set. In the conditional device signal, the bit of the conditional device that is in the ON state is set to "1", and the bit of the conditional device that is in the OFF state is set to "0".

特賞信号のビット3(B3)には、図295に示すように、BBの作動/非作動情報がセットされ、ビット4(B4)にはRBの作動/非作動情報がセットされ、ビット5(B5)にはMBの作動/非作動情報がセットされ、ビット6(B6)にはCBの作動/非作動情報がセットされ、ビット7(B7)にはSBの作動/非作動情報がセットされる。そして、特賞信号では、作動中のボーナス種別のビットに「1」がセットされ、その他のボーナス種別のビットには「0」がセットされる。なお、特賞信号のビット0(B0)~ビット2(B2)は未使用となる。 As shown in FIG. 295, bit 3 (B3) of the special prize signal is set with BB activation/inactivation information, bit 4 (B4) is set with RB activation/inactivation information, and bit 5 (B4) is set with RB activation/inactivation information. MB activation/inactivation information is set in bit 6 (B6), CB activation/inactivation information is set in bit 7 (B7), and SB activation/inactivation information is set in bit 7 (B7). Ru. In the special prize signal, the bit for the active bonus type is set to "1", and the bits for other bonus types are set to "0". Note that bit 0 (B0) to bit 2 (B2) of the special prize signal are unused.

また、各リールの回胴制動信号のビット0(B0)には、図295に示すように、左リール3L(R1)の回胴制御情報がセットされ、ビット1(B1)には中リール3C(R2)の回胴制御情報がセットされ、ビット2(B2)には右リール3R(R3)の回胴制御情報がセットされる。なお、回胴制動信号のビット3(B3)~ビット7(B7)は未使用となる。 Furthermore, as shown in FIG. 295, bit 0 (B0) of the reel braking signal of each reel is set with the reel control information of the left reel 3L (R1), and bit 1 (B1) is set with the reel control information of the middle reel 3C. The spinning drum control information of (R2) is set, and the spinning drum control information of the right reel 3R (R3) is set in bit 2 (B2). Note that bit 3 (B3) to bit 7 (B7) of the drum braking signal are unused.

次に、図296を参照して、本実施形態の試射試験信号制御処理(規定外)について説明する。
まず、メインCPU101は、メインRAM103のスタックエリアのアドレスを退避させる(S2071)。次いで、メインCPU101は、スタックポインタ(SP)に規定外スタックエリアのアドレスをセットする(S2072)。次いで、メインCPU101は、全レジスタのデータを退避させる(S2073)。
Next, with reference to FIG. 296, the sight-fire test signal control process (not specified) of this embodiment will be described.
First, the main CPU 101 saves the address of the stack area of the main RAM 103 (S2071). Next, the main CPU 101 sets the address of the non-standard stack area in the stack pointer (SP) (S2072). Next, the main CPU 101 saves the data in all registers (S2073).

次いで、メインCPU101は、回胴制動信号生成処理を行う(S2074)。この処理では、メインCPU101は、試験機用第1インターフェースボード301等を介して試験機に出力される、各リールの回胴制動信号(試験信号)の生成、及び、該回胴制動信号(試験信号)の規定外出力ポート格納領域へのセット処理を行う。なお、回胴制動信号生成処理の詳細については、後述の図297を参照しながら後で説明する。 Next, the main CPU 101 performs rotational drum braking signal generation processing (S2074). In this process, the main CPU 101 generates a drum braking signal (test signal) for each reel, which is output to the testing machine via the first interface board 301 for the testing machine, etc., and generates the drum braking signal (test signal) for each reel. signal) to the non-standard output port storage area. Note that details of the drum braking signal generation process will be described later with reference to FIG. 297, which will be described later.

次いで、メインCPU101は、特賞信号制御処理を行う(S2075)。この処理では、メインCPU101は、試験機に出力される特賞信号(試験信号)の規定外出力ポート格納領域へのセット処理を行う。なお、特賞信号制御処理の詳細については、後述の図298及び図299を参照しながら後で説明する。 Next, the main CPU 101 performs special prize signal control processing (S2075). In this process, the main CPU 101 performs a process of setting a special prize signal (test signal) to be output to the test machine into the non-standard output port storage area. The details of the special prize signal control process will be explained later with reference to FIGS. 298 and 299, which will be described later.

次いで、メインCPU101は、条件装置信号制御処理を行う(S2076)。この処理では、メインCPU101は、条件装置信号制御フラグの状態に対応する条件装置信号(条件装置1~8のON/OFF信号:試験信号)の規定外出力ポート格納領域へのセット処理を行う。なお、条件装置信号制御処理の詳細については、後述の図300及び図301を参照しながら後で説明する。 Next, the main CPU 101 performs conditional device signal control processing (S2076). In this process, the main CPU 101 performs a process of setting a conditional device signal (ON/OFF signal of conditional devices 1 to 8: test signal) corresponding to the state of the conditional device signal control flag into the non-standard output port storage area. Note that details of the conditional device signal control processing will be described later with reference to FIGS. 300 and 301, which will be described later.

次いで、メインCPU101は、試験信号出力処理を行う(S2077)。この処理では、メインCPU101は、規定外出力ポート格納領域に格納された各試験信号の出力信号の一括出力処理を行う。なお、試験信号出力処理の詳細については、後述の図302を参照しながら後で説明する。 Next, the main CPU 101 performs test signal output processing (S2077). In this process, the main CPU 101 performs batch output processing of the output signals of each test signal stored in the non-standard output port storage area. Note that details of the test signal output processing will be described later with reference to FIG. 302, which will be described later.

次いで、メインCPU101は、S2073の処理で退避させた全レジスタのデータの復帰処理を行う(S2078)。次いで、メインCPU101は、S2071の処理で退避させたスタックエリアのアドレスをスタックポインタ(SP)にセットする(S2079)。そして、S2079の処理後、メインCPU101は、試射試験信号制御処理を終了し、処理を割込処理(図158参照)中のS912の処理に移す。 Next, the main CPU 101 performs a process of restoring the data of all registers saved in the process of S2073 (S2078). Next, the main CPU 101 sets the address of the stack area saved in the process of S2071 in the stack pointer (SP) (S2079). After the process of S2079, the main CPU 101 ends the sight test signal control process and moves the process to S912 during the interrupt process (see FIG. 158).

[回胴制動信号生成処理]
次に、図297を参照して、試射試験信号制御処理(図296参照)中のS2074で行う本実施形態の回胴制動信号生成処理について説明する。なお、図297は、回胴制動信号生成処理の手順を示すフローチャートである。
[Turning drum braking signal generation processing]
Next, with reference to FIG. 297, the drum braking signal generation process of this embodiment performed in S2074 during the sight test signal control process (see FIG. 296) will be described. Note that FIG. 297 is a flowchart showing the procedure of the rotation drum braking signal generation process.

まず、メインCPU101は、規定外作業領域に回胴制御データ格納領域(不図示)をセットする(S2081)。次いで、メインCPU101は、リール数に「3」をセットし、回胴制動信号及びその生成状態(1バイトデータ)をクリアする(S2082)。 First, the main CPU 101 sets a rotating drum control data storage area (not shown) in the non-standard work area (S2081). Next, the main CPU 101 sets the number of reels to "3" and clears the reel braking signal and its generation state (1 byte data) (S2082).

次いで、メインCPU101は、回胴制御データが「停止中未満」のデータであるか否かを判別する(S2083)。 Next, the main CPU 101 determines whether the rotation drum control data is "less than stopped" (S2083).

S2083において、メインCPU101が、回胴制御データが「停止中未満」のデータであると判別したとき(S2083がYES判定の場合)、メインCPU101は、後述のS2085の処理を行う。一方、S2083において、メインCPU101が、回胴制御データが「停止中未満」のデータでないと判別したとき(S2083がNO判定の場合)、メインCPU101は、回胴制御データが「静定ホールド制御終了」のデータであるか否かを判別する(S2084)。 In S2083, when the main CPU 101 determines that the rotation drum control data is "less than stopped" (YES in S2083), the main CPU 101 performs the processing in S2085, which will be described later. On the other hand, in S2083, when the main CPU 101 determines that the rotation drum control data is not "less than stopped" (if NO in S2083), the main CPU 101 determines that the rotation drum control data is "Static hold control ended". ” (S2084).

S2084において、メインCPU101が、回胴制御データが「静定ホールド制御終了」のデータであると判別したとき(S2084がYES判定の場合)、メインCPU101は、後述のS2086の処理を行う。一方、S2084において、メインCPU101が、回胴制御データが「静定ホールド制御終了」のデータでないと判別したとき(S2084がNO判定の場合)、又は、S2083がYES判定の場合、メインCPU101は、回胴制動信号の生成状態(1バイトデータ)のビット3をオン状態(「1」)にする(S2085)。 In S2084, when the main CPU 101 determines that the rotation drum control data is data of "end of static hold control" (YES in S2084), the main CPU 101 performs the process of S2086, which will be described later. On the other hand, when the main CPU 101 determines in S2084 that the rotating drum control data is not data for "end of static hold control" (if the determination is NO in S2084), or if the determination is YES in S2083, the main CPU 101: Bit 3 of the generation state (1 byte data) of the drum braking signal is turned on (“1”) (S2085).

S2085の処理後又はS2084がYES判定の場合、メインCPU101は、生成状態の各ビットのデータを1ビット分、右(ビット7からビット0に向かう方向)にシフトする(S2086)。次いで、メインCPU101は、回胴制御データ格納領域のアドレスを次の制御対象のリールのアドレスに更新する(S2087)。 After the processing in S2085 or when the determination in S2084 is YES, the main CPU 101 shifts the data of each bit in the generation state by one bit to the right (in the direction from bit 7 to bit 0) (S2086). Next, the main CPU 101 updates the address of the reel control data storage area to the address of the next reel to be controlled (S2087).

次いで、メインCPU101は、リール数を1減算する(S2088)。次いで、メインCPU101は、リール数が「0」であるか否かを判別する(S2089)。 Next, the main CPU 101 subtracts 1 from the number of reels (S2088). Next, the main CPU 101 determines whether the number of reels is "0" (S2089).

S2089において、メインCPU101が、リール数が「0」でないと判別したとき(S2089がNO判定の場合)、メインCPU101は、処理をS2083の処理に戻し、S2083以降の処理を繰り返す。 In S2089, when the main CPU 101 determines that the number of reels is not "0" (NO in S2089), the main CPU 101 returns the process to S2083 and repeats the process from S2083 onwards.

一方、S2089において、メインCPU101が、リール数が「0」であると判別したとき(S2089がYES判定の場合)、メインCPU101は、生成状態のデータを規定外出力ポート格納領域内の回胴制動信号の格納領域にセットする(S2090)。そして、S2090の処理後、メインCPU101は、回胴制動信号生成処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2075の処理に移す。 On the other hand, when the main CPU 101 determines in S2089 that the number of reels is "0" (in the case of YES determination in S2089), the main CPU 101 transfers the generated state data to the reel brake in the non-standard output port storage area. It is set in the signal storage area (S2090). After the processing in S2090, the main CPU 101 ends the rotation drum braking signal generation processing and moves the processing to the processing in S2075 during the sighting test signal control processing (see FIG. 296).

[特賞信号制御処理]
次に、図298及び図299を参照して、試射試験信号制御処理(図296参照)中のS2075で行う本実施形態の特賞信号制御処理について説明する。なお、図298及び図299は、特賞信号制御処理の手順を示すフローチャートである。
[Grand prize signal control processing]
Next, with reference to FIGS. 298 and 299, the special prize signal control process of this embodiment performed in S2075 in the sight test signal control process (see FIG. 296) will be described. Note that FIGS. 298 and 299 are flowcharts showing the procedure of the special prize signal control process.

まず、メインCPU101は、遊技状態フラグ格納領域(不図示)を参照して、遊技状態フラグを取得する(S2101)。次いで、メインCPU101は、遊技状態がRB遊技状態であるか否かを判別する(S2102)。 First, the main CPU 101 refers to a gaming status flag storage area (not shown) and obtains a gaming status flag (S2101). Next, the main CPU 101 determines whether the gaming state is the RB gaming state (S2102).

S2102において、メインCPU101が、遊技状態がRB遊技状態であると判別したとき(S2102がYES判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のRB情報格納ビット(ビット4)に「1」(オン状態)をセットする(S2103)。一方、S2102において、メインCPU101が、遊技状態がRB遊技状態でないと判別したとき(S2102がNO判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のRB情報格納ビット(ビット4)に「0」(オフ状態)をセットする(S2104)。 In S2102, when the main CPU 101 determines that the gaming state is the RB gaming state (YES in S2102), the main CPU 101 sets the RB information storage bit (bit 4) of the special prize signal in the non-standard output port storage area. ) is set to "1" (on state) (S2103). On the other hand, in S2102, when the main CPU 101 determines that the gaming state is not the RB gaming state (NO in S2102), the main CPU 101 determines that the RB information storage bit (bit 4) is set to "0" (off state) (S2104).

S2103又はS2104の処理後、メインCPU101は、遊技状態がBB遊技状態であるか否かを判別する(S2105)。 After processing S2103 or S2104, the main CPU 101 determines whether the gaming state is the BB gaming state (S2105).

S2105において、メインCPU101が、遊技状態がBB遊技状態であると判別したとき(S2105がYES判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のBB情報格納ビット(ビット3)に「1」(オン状態)をセットする(S2106)。一方、S2105において、メインCPU101が、遊技状態がBB遊技状態でないと判別したとき(S2105がNO判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のBB情報格納ビット(ビット3)に「0」(オフ状態)をセットする(S2107)。 In S2105, when the main CPU 101 determines that the gaming state is the BB gaming state (YES in S2105), the main CPU 101 sets the BB information storage bit (bit 3) of the special prize signal in the non-standard output port storage area. ) is set to "1" (on state) (S2106). On the other hand, in S2105, when the main CPU 101 determines that the gaming state is not the BB gaming state (NO in S2105), the main CPU 101 determines that the BB information storage bit (bit 3) is set to "0" (off state) (S2107).

S2106又はS2107の処理後、メインCPU101は、遊技状態がCB遊技状態であるか否かを判別する(S2108)。 After processing S2106 or S2107, the main CPU 101 determines whether the gaming state is the CB gaming state (S2108).

S2108において、メインCPU101が、遊技状態がCB遊技状態であると判別したとき(S2108がYES判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のCB情報格納ビット(ビット6)に「1」(オン状態)をセットする(S2109)。一方、S2108において、メインCPU101が、遊技状態がCB遊技状態でないと判別したとき(S2108がNO判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のCB情報格納ビット(ビット6)に「0」(オフ状態)をセットする(S2110)。 In S2108, when the main CPU 101 determines that the gaming state is the CB gaming state (YES in S2108), the main CPU 101 selects the CB information storage bit (bit 6) of the special prize signal in the non-standard output port storage area. ) is set to "1" (on state) (S2109). On the other hand, in S2108, when the main CPU 101 determines that the gaming state is not the CB gaming state (NO in S2108), the main CPU 101 determines that the CB information storage bit (bit 6) is set to "0" (off state) (S2110).

S2109又はS2110の処理後、メインCPU101は、遊技状態がMB遊技状態であるか否かを判別する(S2111)。 After processing S2109 or S2110, the main CPU 101 determines whether the gaming state is the MB gaming state (S2111).

S2111において、メインCPU101が、遊技状態がMB遊技状態であると判別したとき(S2111がYES判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のMB情報格納ビット(ビット5)に「1」(オン状態)をセットする(S2112)。一方、S2111において、メインCPU101が、遊技状態がMB遊技状態でないと判別したとき(S2111がNO判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のMB情報格納ビット(ビット5)に「0」(オフ状態)をセットする(S2113)。 In S2111, when the main CPU 101 determines that the gaming state is the MB gaming state (YES in S2111), the main CPU 101 sets the MB information storage bit (bit 5) of the special prize signal in the non-standard output port storage area. ) is set to "1" (on state) (S2112). On the other hand, in S2111, when the main CPU 101 determines that the gaming state is not the MB gaming state (NO in S2111), the main CPU 101 determines that the MB information storage bit (bit 5) is set to "0" (off state) (S2113).

S2112又はS2113の処理後、メインCPU101は、遊技状態がSB遊技状態であるか否かを判別する(S2114)。 After processing S2112 or S2113, the main CPU 101 determines whether the gaming state is the SB gaming state (S2114).

S2114において、メインCPU101が、遊技状態がSB遊技状態であると判別したとき(S2114がYES判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のSB情報格納ビット(ビット7)に「1」(オン状態)をセットする(S2115)。一方、S2114において、メインCPU101が、遊技状態がSB遊技状態でないと判別したとき(S2114がNO判定の場合)、メインCPU101は、規定外出力ポート格納領域内の特賞信号のSB情報格納ビット(ビット7)に「0」(オフ状態)をセットする(S2116)。 In S2114, when the main CPU 101 determines that the gaming state is the SB gaming state (YES in S2114), the main CPU 101 selects the SB information storage bit (bit 7) of the special prize signal in the non-standard output port storage area. ) is set to "1" (on state) (S2115). On the other hand, in S2114, when the main CPU 101 determines that the gaming state is not the SB gaming state (NO in S2114), the main CPU 101 determines that the SB information storage bit (bit 7) is set to "0" (off state) (S2116).

そして、S2115又はS2116の処理後、メインCPU101は、特賞信号制御処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2076の処理に移す。なお、本実施形態のパチスロ1では、ボーナス種別としてBBのみが設けられているので、S2108~S2116の処理を省略してもよい。 After the process of S2115 or S2116, the main CPU 101 ends the special prize signal control process and moves the process to the process of S2076 in the sight-fire test signal control process (see FIG. 296). Note that in the pachi-slot machine 1 of this embodiment, only BB is provided as a bonus type, so the processing of S2108 to S2116 may be omitted.

[条件装置信号制御処理]
次に、図300及び図301を参照して、試射試験信号制御処理(図296参照)中のS2076で行う本実施形態の条件装置信号制御処理について説明する。なお、図300及び図301は、条件装置信号制御処理の手順を示すフローチャートである。
[Conditional device signal control processing]
Next, with reference to FIGS. 300 and 301, the condition device signal control process of this embodiment performed in S2076 in the sight test signal control process (see FIG. 296) will be described. Note that FIGS. 300 and 301 are flowcharts showing the procedure of conditional device signal control processing.

まず、メインCPU101は、条件装置信号制御フラグが初期状態であるか否かを判別する(S2121)。S2121において、メインCPU101が、条件装置信号制御フラグが初期状態であると判別したとき(S2121がYES判定の場合)、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2077の処理に移す。 First, the main CPU 101 determines whether the conditional device signal control flag is in the initial state (S2121). In S2121, when the main CPU 101 determines that the conditional device signal control flag is in the initial state (YES in S2121), the main CPU 101 ends the conditional device signal control process and switches the process to the sight-fire test signal control process. The process moves to step S2077 (see FIG. 296).

一方、S2121において、メインCPU101が、条件装置信号制御フラグが初期状態でないと判別したとき(S2121がNO判定の場合)、メインCPU101は、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものであるか否かを判別する(S2122)。 On the other hand, in S2121, when the main CPU 101 determines that the conditional device signal control flag is not in the initial state (NO in S2121), the main CPU 101 determines that the conditional device signal control flag indicates that the replay state identification signal is in the on state. It is determined whether or not it is shown (S2122).

S2122において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものであると判別したとき(S2122がYES判定の場合)、メインCPU101は、条件装置信号制御状態に役物条件装置信号のオン状態をセットする(S2123)。次いで、メインCPU101は、規定外出力ポート格納領域内の条件装置1~6の情報格納ビット(条件装置信号のビット0~ビット5)にRT遊技状態の情報をセットする(S2124)。そして、S2124の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2077の処理に移す。 In S2122, when the main CPU 101 determines that the condition device signal control flag indicates the ON state of the replay state identification signal (YES in S2122), the main CPU 101 sets the condition device signal control flag to The ON state of the material condition device signal is set (S2123). Next, the main CPU 101 sets information on the RT gaming state to the information storage bits (bits 0 to 5 of the conditional device signal) of the conditional devices 1 to 6 in the non-standard output port storage area (S2124). After the process of S2124, the main CPU 101 ends the conditional device signal control process and moves the process to S2077 during the sight-fire test signal control process (see FIG. 296).

一方、S2122において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものでないと判別したとき(S2122がNO判定の場合)、メインCPU101は、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものであるか否かを判別する(S2125)。 On the other hand, in S2122, when the main CPU 101 determines that the conditional device signal control flag does not indicate the ON state of the re-gaming state identification signal (NO in S2122), the main CPU 101 determines that the conditional device signal control flag is It is determined whether the replay state identification signal indicates an OFF state (S2125).

S2125において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものであると判別したとき(S2125がYES判定の場合)、メインCPU101は、規定外出力ポート格納領域内の条件装置1~8の情報格納ビット(条件装置信号のビット0~ビット7)に「0」(オフ状態)をセットする(S2126)。そして、S2126の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2077の処理に移す。 In S2125, when the main CPU 101 determines that the conditional device signal control flag indicates the OFF state of the replay state identification signal (YES in S2125), the main CPU 101 determines that the conditional device signal control flag indicates the OFF state of the replay state identification signal (YES in S2125). The information storage bits (bits 0 to 7 of the condition device signal) of condition devices 1 to 8 are set to "0" (off state) (S2126). After the process in S2126, the main CPU 101 ends the conditional device signal control process and moves the process to S2077 in the sight-fire test signal control process (see FIG. 296).

一方、S2125において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものでないと判別したとき(S2125がNO判定の場合)、メインCPU101は、条件装置信号制御状態が役物条件装置信号のオン状態であるか否かを判別する(S2127)。 On the other hand, in S2125, when the main CPU 101 determines that the condition device signal control flag does not indicate the OFF state of the replay state identification signal (NO in S2125), the main CPU 101 determines that the condition device signal control flag It is determined whether the accessory condition device signal is in the on state (S2127).

S2127において、メインCPU101が、条件装置信号制御状態が役物条件装置信号のオン状態であると判別したとき(S2127がYES判定の場合)、メインCPU101は、規定外出力ポート格納領域内の条件装置1~6の情報格納ビット(条件装置信号のビット0~ビット5)に特賞当籤番号の情報をセットし、条件装置8の情報格納ビット(条件装置信号のビット7)に「1」(オン状態)をセットする(S2128)。次いで、メインCPU101は、条件装置信号出力待ちタイマーに所定の待ち時間(本実施形態では、24.58ms)をセットする(S2129)。次いで、メインCPU101は、条件装置信号制御状態に条件装置信号出力待ちの状態をセットする(S2130)。そして、S2130の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2077の処理に移す。 In S2127, when the main CPU 101 determines that the condition device signal control state is the ON state of the accessory condition device signal (YES in S2127), the main CPU 101 controls the condition device in the non-standard output port storage area. Information on the special prize winning number is set in the information storage bits 1 to 6 (bits 0 to 5 of the conditional device signal), and the information storage bit of the conditional device 8 (bit 7 of the conditional device signal) is set to “1” (on state). ) is set (S2128). Next, the main CPU 101 sets a predetermined waiting time (24.58 ms in this embodiment) in the conditional device signal output waiting timer (S2129). Next, the main CPU 101 sets the condition device signal control state to a condition device signal output wait state (S2130). After the process of S2130, the main CPU 101 ends the conditional device signal control process and moves the process to S2077 during the sight-fire test signal control process (see FIG. 296).

一方、S2127において、メインCPU101が、条件装置信号制御状態が役物条件装置信号のオン状態でないと判別したとき(S2127がNO判定の場合)、メインCPU101は、条件装置信号制御状態が条件装置信号出力待ちの状態であるか否かを判別する(S2131)。 On the other hand, in S2127, when the main CPU 101 determines that the conditional device signal control state is not the ON state of the accessory conditional device signal (NO in S2127), the main CPU 101 determines that the conditional device signal control state is not the ON state of the conditional device signal. It is determined whether or not it is in a state of waiting for output (S2131).

S2131において、メインCPU101が、条件装置信号制御状態が条件装置信号出力待ちの状態であると判別したとき(S2131がYES判定の場合)、メインCPU101は、条件装置信号出力待ちタイマーの値が「0」であるか否かを判別する(S2132)。 In S2131, when the main CPU 101 determines that the condition device signal control state is the condition device signal output wait state (YES in S2131), the main CPU 101 determines that the condition device signal output wait timer value is “0”. ” (S2132).

S2132において、メインCPU101が、条件装置信号出力待ちタイマーの値が「0」でないと判別したとき(S2132がNO判定の場合)、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2077の処理に移す。一方、S2132において、メインCPU101が、条件装置信号出力待ちタイマーの値が「0」であると判別したとき(S2132がYES判定の場合)、メインCPU101は、条件装置信号制御状態に小役条件装置信号のオン状態又は条件装置信号のオフ状態をセットする(S2133)。そして、S2133の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2077の処理に移す。 In S2132, when the main CPU 101 determines that the value of the conditional device signal output wait timer is not "0" (NO in S2132), the main CPU 101 ends the conditional device signal control process and starts the process with a sight-firing test. The process moves to S2077 in the signal control process (see FIG. 296). On the other hand, in S2132, when the main CPU 101 determines that the value of the condition device signal output wait timer is "0" (YES in S2132), the main CPU 101 changes the condition device signal control state to the small winning condition device. The on state of the signal or the off state of the conditional device signal is set (S2133). After the process of S2133, the main CPU 101 ends the conditional device signal control process and moves the process to S2077 in the sight test signal control process (see FIG. 296).

ここで再度、S2131の処理に戻って、S2131において、メインCPU101が、条件装置信号制御状態が条件装置信号出力待ちの状態でないと判別したとき(S2131がNO判定の場合)、メインCPU101は、条件装置信号制御状態が小役条件装置信号のオン状態であるか否かを判別する(S2134)。 Here, returning to the process of S2131 again, in S2131, when the main CPU 101 determines that the conditional device signal control state is not the conditional device signal output waiting state (in the case of NO determination in S2131), the main CPU 101 controls the conditional device signal control state. It is determined whether the device signal control state is the ON state of the small winning condition device signal (S2134).

S2134において、メインCPU101が、条件装置信号制御状態が小役条件装置信号のオン状態であると判別したとき(S2134がYES判定の場合)、メインCPU101は、規定外出力ポート格納領域内の条件装置1~6の情報格納ビット(条件装置信号のビット0~ビット5)に小役当籤番号の情報をセットし、条件装置7の情報格納ビット(条件装置信号のビット6)に「1」(オン状態)をセットする(S2135)。次いで、条件装置信号出力待ちタイマーに所定の待ち時間(本実施形態では、24.58ms)をセットする(S2136)。次いで、メインCPU101は、条件装置信号制御状態に条件装置信号出力待ちの状態をセットする(S2137)。そして、S2137の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2077の処理に移す。 In S2134, when the main CPU 101 determines that the condition device signal control state is the ON state of the small winning condition device signal (YES in S2134), the main CPU 101 controls the condition device in the non-standard output port storage area. Set information on the small winning winning number in information storage bits 1 to 6 (bits 0 to 5 of the conditional device signal), and set “1” (on) to the information storage bit of conditional device 7 (bit 6 of the conditional device signal). status) is set (S2135). Next, a predetermined waiting time (24.58 ms in this embodiment) is set in the conditional device signal output waiting timer (S2136). Next, the main CPU 101 sets the condition device signal control state to a condition device signal output wait state (S2137). After the process of S2137, the main CPU 101 ends the conditional device signal control process and moves the process to the process of S2077 during the sight test signal control process (see FIG. 296).

一方、S2134において、メインCPU101が、条件装置信号制御状態が小役条件装置信号のオン状態でないと判別したとき(S2134がNO判定の場合)、メインCPU101は、規定外出力ポート格納領域内の条件装置1~8の情報格納ビット(条件装置信号のビット0~ビット7)に「0」(オフ状態)をセットする(S2138)。そして、S2138の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2077の処理に移す。 On the other hand, in S2134, when the main CPU 101 determines that the condition device signal control state is not the ON state of the small winning condition device signal (NO determination in S2134), the main CPU 101 determines that the condition The information storage bits (bits 0 to 7 of the conditional device signal) of devices 1 to 8 are set to "0" (off state) (S2138). After the process in S2138, the main CPU 101 ends the conditional device signal control process and moves the process to S2077 in the sight test signal control process (see FIG. 296).

[試験信号出力処理]
次に、図302及び図303を参照して、試射試験信号制御処理(図296参照)中のS2077で行う試験信号出力処理について説明する。なお、図302は、試験信号出力処理の手順を示すフローチャートであり、図303は、試験信号出力処理を実行するためのソースプログラムの一例を示す図である。
[Test signal output processing]
Next, with reference to FIGS. 302 and 303, the test signal output process performed in S2077 in the sight test signal control process (see FIG. 296) will be described. Note that FIG. 302 is a flowchart showing the procedure of test signal output processing, and FIG. 303 is a diagram showing an example of a source program for executing the test signal output processing.

まず、メインCPU101は、規定外出力ポート格納領域のアドレス(「woXOUT0」:図294参照)をセットする(S2141)。次いで、メインCPU101は、出力ポートの初期出力ポート番号(本実施形態では、「0F4H」:図294参照)をセットする(S2142)。次いで、メインCPU101は、出力ポートのポート数(本実施形態では、「3」)をセットする(S2143)。なお、S2141~S2143の処理の順序は、この例に限定されず、任意に設定することができる。 First, the main CPU 101 sets the address of the non-standard output port storage area ("woXOUT0": see FIG. 294) (S2141). Next, the main CPU 101 sets the initial output port number (in this embodiment, "0F4H": see FIG. 294) of the output port (S2142). Next, the main CPU 101 sets the number of output ports (in this embodiment, "3") (S2143). Note that the order of processing in S2141 to S2143 is not limited to this example, and can be set arbitrarily.

次いで、メインCPU101は、一括ポート出力命令(後述のOTICR命令)を実行する(S2144)。この処理により、ポート番号「0F4H」~「0F6H」の3つの出力ポートのそれぞれに、対応する試験信号(条件装置信号、特賞信号、回胴制動信号)が連続して出力される。そして、S2144の処理後、メインCPU101は、試験信号出力処理を終了し、処理を試射試験信号制御処理(図296参照)中のS2078の処理に移す。 Next, the main CPU 101 executes a batch port output command (OTICR command described below) (S2144). Through this process, the corresponding test signals (condition device signal, special prize signal, and drum braking signal) are successively output to each of the three output ports with port numbers "0F4H" to "0F6H". After the process in S2144, the main CPU 101 ends the test signal output process and moves the process to S2078 in the sight-fire test signal control process (see FIG. 296).

本実施形態では、上述のようにして、試験信号出力処理が行われる。本実施形態のパチスロ1では、上述のように、主制御基板71(メインCPU101)は、試験信号出力処理を行う。それゆえ、主制御基板71(メインCPU101)は、信号出力手段としても機能する。また、本実施形態における規定外出力ポート格納領域は、本発明に係る出力データ格納領域の一具体例を示すものである。 In this embodiment, test signal output processing is performed as described above. In the pachi-slot machine 1 of this embodiment, as described above, the main control board 71 (main CPU 101) performs test signal output processing. Therefore, the main control board 71 (main CPU 101) also functions as a signal output means. Further, the non-standard output port storage area in this embodiment is a specific example of the output data storage area according to the present invention.

上述した試験信号出力処理は、メインCPU101が、図303のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、次のような処理が行われる。 The test signal output processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 303. Specifically, the following processing is performed.

まず、メインCPU101がソースコード「LD HL,woXOUT0」を実行すると、ラベル「woXOUT0」で指定されるアドレス(規定外出力ポート格納領域の先頭アドレス「F216」)がHLレジスタ(ペアレジスタ)に読み出される。本実施形態では、このLD命令を実行することにより、S2141の処理が実行される。 First, when the main CPU 101 executes the source code "LD HL, woXOUT0", the address specified by the label "woXOUT0" (the first address "F216" of the non-standard output port storage area) is read into the HL register (pair register). . In this embodiment, the process of S2141 is executed by executing this LD instruction.

次いで、メインCPU101がソースコード「LD BC,100H*3+0F4H」を実行すると、出力ポートの初期ポート番号「0F4H」及びポート数「3」がBCレジスタに読み出される。この際、Bレジスタ(第2のレジスタ)にポート数「3」が格納され、Cレジスタ(第1のレジスタ)に初期ポート番号「0F4H」が格納される。本実施形態では、このLD命令により、S2142及びS2143の処理が一括して実行される。 Next, when the main CPU 101 executes the source code "LD BC, 100H*3+0F4H", the initial port number "0F4H" of the output port and the number of ports "3" are read into the BC register. At this time, the port number "3" is stored in the B register (second register), and the initial port number "0F4H" is stored in the C register (first register). In this embodiment, the processes of S2142 and S2143 are executed at once by this LD command.

次いで、メインCPU101がソースコード「OTICR」を実行する。OTICR命令は、メインCPU101専用の一括ポート出力命令(連続出力命令)であり、この命令が実行されると、次の処理が行われる。 Next, the main CPU 101 executes the source code "OTICR". The OTICR instruction is a batch port output instruction (continuous output instruction) dedicated to the main CPU 101, and when this instruction is executed, the following processing is performed.

まず、HLレジスタで指定されるメモリのアドレスに格納されている値(試験信号)が、Cレジスタで指定されているポート番号の出力ポートにセット(出力)される(第1の処理)。次いで、Bレジスタの値(ポート数)が1減算され、Cレジスタの値(ポート番号)が1加算され、HLレジスタの値(試験信号の格納領域のアドレス)が1加算される(第2の処理)。そして、更新後のBレジスタの値(ポート数)が「0」である場合には、OTICR命令の処理を終了し、更新後のBレジスタの値(ポート数)が「0」でない場合には、HLレジスタで指定されるメモリに格納されている更新後の値(試験信号)の更新後の出力ポートへのセット処理、Bレジスタの更新(1減算)処理、Cレジスタの更新(1加算)処理、及び、HLレジスタの更新(1加算)処理が繰り返される(第3の処理)。 First, the value (test signal) stored at the memory address specified by the HL register is set (output) to the output port of the port number specified by the C register (first process). Next, the value of the B register (number of ports) is subtracted by 1, the value of the C register (port number) is incremented by 1, and the value of the HL register (address of the test signal storage area) is incremented by 1 (second process). Then, if the updated value of the B register (number of ports) is "0", the processing of the OTICR instruction is terminated, and if the updated value of the B register (number of ports) is not "0", then , Setting the updated value (test signal) stored in the memory specified by the HL register to the updated output port, updating the B register (subtracting 1), updating the C register (adding 1) The process and the HL register update (1 addition) process are repeated (third process).

それゆえ、試験信号出力処理において、上記OTICR命令が実行されると、条件装置信号(条件装置1~8のON/OFF信号)のポート番号「0F4H」の出力ポートへの出力処理、特賞信号のポート番号「0F5H」の出力ポートへの出力処理、及び、回胴制動信号のポート番号「0F6H」の出力ポートへの出力処理がこの順で連続して実行される。本実施形態では、このOTICR命令を実行することにより、S2144の処理が実行される。 Therefore, in the test signal output process, when the above OTICR command is executed, the condition device signal (ON/OFF signal of condition devices 1 to 8) is output to the output port with port number "0F4H", and the special prize signal is Output processing to the output port with port number "0F5H" and output processing of the drum braking signal to the output port with port number "0F6H" are successively executed in this order. In this embodiment, the process of S2144 is executed by executing this OTICR instruction.

上述した試験信号出力処理において、OTICR命令を使用した場合、次のような効果が得られる。OTICR命令(一括ポート出力命令)では、上述のように、規定外出力ポート格納領域に格納された試験信号の読み出し処理、読み出された試験信号の対応する出力ポートへの出力処理、出力ポート(ポート番号)の更新処理、出力対象の試験信号の更新処理(規定外出力ポート格納領域内における試験信号の格納領域のアドレス更新処理)、及び、これらの一連の処理を終了するか否かの判定処理(ループ処理)の5つの処理を1つの命令コードで一括して実行することができる。すなわち、本実施形態では、従来、複数種の試験信号を複数種の出力ポートに出力(セット)する処理において、5つの命令コードにより実行されていたこの5つの処理を1つの命令コードで実行することができる。 In the test signal output processing described above, when the OTICR instruction is used, the following effects can be obtained. As mentioned above, the OTICR command (bulk port output command) reads the test signals stored in the non-standard output port storage area, outputs the read test signals to the corresponding output port, and performs the output port ( update processing of the test signal to be output (address update processing of the test signal storage area in the non-standard output port storage area), and determination of whether or not to end this series of processing. Five types of processing (loop processing) can be executed at once with one instruction code. That is, in this embodiment, in the process of outputting (setting) multiple types of test signals to multiple types of output ports, these five processes, which were conventionally executed using five instruction codes, are executed using one instruction code. be able to.

それゆえ、メインCPU101専用のOTICR命令を用いて複数種の試験信号の複数種の出力ポートへの出力処理を行うことにより、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。その結果、メインROM102内のプログラム領域の空き容量を増やし、ROM容量が圧迫されること抑制することができるとともに、処理の高速化も図ることができる。さらに、本実施形態では、メインROM102の空き容量を増やすことができるので、遊技性能や出玉性能に関するデータやプログラムを格納するための容量を確保することができる。それゆえ、本実施形態では、メインROM102の増えた空き容量を活用して、遊技性を高めることが可能になる。なお、OTICR命令は、上記第1実施形態で説明したポートI/OマップドI/O形式で、信号をメインCPU101の外部に出力するための「OUT」命令の拡張命令である。 Therefore, by outputting multiple types of test signals to multiple types of output ports using the OTICR instruction dedicated to the main CPU 101, the capacity of the source program (the used capacity of the main ROM 102) can be reduced. As a result, the free capacity of the program area in the main ROM 102 can be increased, the ROM capacity can be suppressed from being compressed, and the processing speed can also be increased. Furthermore, in this embodiment, since the free space of the main ROM 102 can be increased, the capacity for storing data and programs related to gaming performance and ball payout performance can be secured. Therefore, in this embodiment, it is possible to enhance the gameplay by utilizing the increased free space of the main ROM 102. Note that the OTICR instruction is an extension of the "OUT" instruction for outputting a signal to the outside of the main CPU 101 in the port I/O mapped I/O format described in the first embodiment.

[第2実施形態における各種変形例]
上記第2実施形態では、ART状態に移行すると、ART状態の1ゲーム目にランク決めARTを行い、ART当籤時のランクを昇格させることとしているが、これに限られるものではなく、ランク決めART(昇格抽籤)は行わないこととしてもよい。この場合には、ART状態中は、ART当籤時のランクから定まる抽籤状態に基づき、各種の抽籤を行うことになる。
[Various variations of the second embodiment]
In the second embodiment described above, when transitioning to the ART state, a rank determining ART is performed in the first game in the ART state, and the rank at the time of winning the ART is promoted, but the rank determining ART is not limited to this. (Promotion lottery) may not be performed. In this case, during the ART state, various types of lottery will be performed based on the lottery state determined from the rank at the time of ART winning.

また、上記第2実施形態では、各種の抽籤を抽籤用フラグに応じて行うこととしているが、抽籤用フラグは、内部当籤役から決定されるため、各種の抽籤は内部当籤役に応じて行っているということができる。すなわち、主制御回路90は、内部当籤役に応じて各種の抽籤を行うことができる。 Furthermore, in the second embodiment, various types of drawings are performed according to the lottery flag, but since the drawing flag is determined from the internal winning combination, various types of drawings are performed according to the internal winning combination. It can be said that That is, the main control circuit 90 can perform various types of lottery depending on the internal winning combination.

また、上記第2実施形態では、BB終了時にART状態のストックがある場合には(すなわち、ART中BB終了時には)、遊技状態がART準備中に移行し、その後、ART準備中においてRT状態がRT4状態に移行すると、遊技状態がART状態に移行する。ここで、BB終了時はRT状態がRT0状態に移行するため、ART準備中は、RT0状態からRT4状態までRT状態を移行させることになる。このとき、RT0状態からRT2状態への移行は、押し順ベル当籤時の、押し順ミスに伴い略称「RT2移行図柄」に係る図柄組合せが停止表示されることで行われるため、主制御回路90は、ART準備中に押し順ベルに当籤すると、RT0状態に滞在中は、正解の押し順を報知しない(なお、他のRT状態に滞在中は、正解の押し順を報知することとしてもよく、また、報知しないこととしてもよい)。 Furthermore, in the second embodiment, if there is an ART state in stock at the end of BB (that is, when BB ends during ART), the gaming state shifts to ART preparation, and then the RT state changes during ART preparation. When the state shifts to RT4, the gaming state shifts to the ART state. Here, since the RT state shifts to the RT0 state when BB ends, the RT state shifts from the RT0 state to the RT4 state during ART preparation. At this time, the transition from the RT0 state to the RT2 state is performed when the symbol combination related to the abbreviation "RT2 transition symbol" is stopped and displayed due to an error in the push order when the push order bell is won, so the main control circuit 90 If you win the push order bell during ART preparation, the correct push order will not be announced while you are in the RT0 state (note that you may be notified of the correct push order while you are in another RT state). , or may not be reported).

また、上記第2実施形態では、ART準備中にRT状態がRT1状態やRT3状態に移行することがあり、主制御回路90は、ART準備中にRT状態がRT1状態やRT3状態に移行した場合に、後述する特典を付与することとしてもよい。なお、ART準備中(すなわち、RT4状態に移行する前)にRT状態がRT1状態に移行する場合としては、RT0状態からRT1状態に移行する場合と、RT2状態からRT1状態に移行する場合とがあるが(図178参照)、RT2状態からRT1状態に移行する場合とは、報知された押し順を無視して押し順ミスした場合であるため、主制御回路90は、ART準備中にRT2状態からRT1状態に移行した場合には特典を付与することなく、ART準備中にRT0状態からRT1状態に移行した場合には特典を付与することとしてもよい(なお、図180に示す内部抽籤テーブルでは、RT0状態では、「F_通常リプ」が単独で内部当籤役として決定されることがないが、「F_通常リプ」に対して所定の抽籤値を割り振ることで、RT0状態からRT1状態に移行可能にすることができる)。
また、特典の付与は、ART準備中にRT状態がRT1状態又はRT3状態に移行したことを契機として行うだけでなく、当該契機に加えて(又は代えて)、RT1状態又はRT3状態中の内部当籤役(抽籤用フラグ)に応じて特典を付与することとしてもよい。例えば、RT1状態又はRT3状態中は、「F_弱チェリプ」が内部当籤役として決定される確率が高く、また、RT1状態やRT3状態は、固定ゲーム数が消化されるまで継続するため、ART準備中が長引くほど特典付与の期待度を上げることができる。
Furthermore, in the second embodiment, the RT state may shift to the RT1 state or RT3 state during ART preparation, and the main control circuit 90 may It is also possible to provide benefits to be described later. Note that during ART preparation (that is, before transitioning to the RT4 state), the RT state transitions to the RT1 state: from the RT0 state to the RT1 state, and from the RT2 state to the RT1 state. However, the case where the RT2 state shifts to the RT1 state is when the notified press order is ignored and the press order is missed, so the main control circuit 90 changes the RT2 state during ART preparation If the transition from RT0 to RT1 state occurs during ART preparation, the benefit may not be granted, and if the transition from RT0 to RT1 state occurs during ART preparation, the benefit may be granted (in the internal lottery table shown in FIG. 180, , In the RT0 state, "F_Normal Rip" is not determined as an internal winning combination by itself, but by assigning a predetermined lottery value to "F_Normal Rip", it is possible to transition from the RT0 state to the RT1 state. ).
In addition, benefits are granted not only when the RT state transitions to RT1 or RT3 during ART preparation, but also in addition to (or instead of) the transition to the RT1 or RT3 state. Benefits may be given depending on the winning combination (lottery flag). For example, during the RT1 state or RT3 state, there is a high probability that "F_Weak Cherip" will be determined as the internal winning combination, and since the RT1 state and RT3 state will continue until the fixed number of games are played, ART preparation The longer it lasts, the more you can expect to receive benefits.

また、上記第2実施形態では、CZからART状態に移行する場合に、CZの残りゲーム数を保持したままとし、ART状態の終了後に保持した残りゲーム数に対して、ART状態への移行に伴い上乗せされたゲーム数を加算したゲーム数分だけCZを行うこととしているが、これに限られるものではない。主制御回路90は、例えば、CZからART状態に移行する場合にCZの残りゲーム数を破棄するとともに、ART状態の終了後には、所定ゲーム数分のCZを行うこととしてもよい。この所定ゲーム数は任意であるが、例えば、終了したART状態に用いたランク(当籤時のランクであってもよく、昇格抽籤後のランクであってもよい)に応じて決定することとしてもよい。また、所定ゲーム数を決定するタイミングは、CZからART状態へ移行したタイミング(CZの中断時)であってもよく、また、ランク決めARTから通常ARTへ移行したタイミング(ランク決めARTの終了時)であってもよく、また、ART状態からCZへ移行したタイミング(通常ARTの終了時)であってもよい。 Furthermore, in the second embodiment, when transitioning from CZ to ART state, the remaining number of games in CZ is held, and the number of remaining games held after the end of ART state is changed to ART state. Although it is assumed that CZ is performed for the number of games added together with the added number of games, the CZ is not limited to this. For example, the main control circuit 90 may discard the remaining number of CZ games when transitioning from the CZ to the ART state, and may perform CZ for a predetermined number of games after the ART state ends. This predetermined number of games is arbitrary, but for example, it may be determined according to the rank used in the finished ART state (which may be the rank at the time of winning or the rank after promotion lottery). good. Further, the timing for determining the predetermined number of games may be the timing when the CZ transitions to the ART state (when CZ is interrupted), or the timing when the transition from the rank determining ART to the normal ART (when the ranking determining ART ends). ), or the timing of transition from the ART state to CZ (normally at the end of ART) may be used.

また、上記第2実施形態及び各種変形例では、遊技機としてパチスロを例に挙げて説明したが、本発明はこれに限定されない。上記第2実施形態及び各種変形例で採用したリール制御に係る特徴や設定変更及び確認に係る特徴などのパチスロ1に特有の特徴以外の特徴は、「パチンコ」と呼ばれる遊技機にも適用可能であり、同様の効果が得られる。例えば、ソースプログラム上における各種プログラム及び抽籤テーブルで適用されているデータ容量の各種節約技術や、メインCPU101専用命令コードを使用した各種処理(Qレジスタを用いたアドレスの指定命令、CPIR命令、OTICR命令、INLD命令を用いた各種処理)、規定外ROM領域及び規定外RAM領域を使用した各種処理などの特徴は、「パチンコ」にも適用可能である。 Furthermore, in the second embodiment and various modified examples, pachi-slot was used as an example of the gaming machine, but the present invention is not limited thereto. The features other than the features unique to Pachislot 1, such as the features related to reel control and the features related to setting changes and confirmations, adopted in the second embodiment and various modifications can also be applied to the gaming machine called "Pachinko". Yes, the same effect can be obtained. For example, various data capacity saving techniques applied to various programs and lottery tables in the source program, various processes using instruction codes dedicated to the main CPU 101 (address specification instructions using the Q register, CPIR instructions, OTICR instructions) , various processes using INLD commands), various processes using non-standard ROM areas and non-standard RAM areas, etc., can also be applied to "Pachinko".

<第1及び第2実施形態で使用されるソースコード上のラベルの説明>
上記第1及び第2実施形態のパチスロ1のソースプログラムで使用されているラベルは、所定の法則に従い定義されている。例えば、図65Cに記載のラベル「cPA_SEGCOM」等のように先頭文字が小文字「c」であれば、それは定数(const、又はconstantの「c」)を表し、図67に記載のラベル「w1_CTRL」等のように、先頭文字が小文字「w」であれば、それはメインRAM103(workRAMの「w」)を表し、図95Aのラベル「dSDTR_NR」のように先頭文字が小文字「d」であれば、それはメインROM102(dataROMの「d」)を表す。なお、小文字「c」の意味は定数であるため、小文字「c」の使用法が幅広い範囲で適用可能となっている。例えば、図65Cに示すソースコードで説明した例ではラベル「cPA_SEGCOM」をアドレス値として使用するが、例えば、図88に示すソースコードで説明した例のように、ラベル「cERR_CR」を単に数値(この例ではエラーコード値)として使用することもできる。
<Explanation of labels on the source code used in the first and second embodiments>
The labels used in the source programs of the pachi-slot machine 1 of the first and second embodiments are defined according to predetermined rules. For example, if the first character is a lowercase letter "c" as in the label "cPA_SEGCOM" shown in FIG. 65C, it represents a constant (const or "c" for constant), and the label "w1_CTRL" shown in FIG. 67 etc., if the first character is a lowercase letter "w", it represents the main RAM 103 (workRAM's "w"), and if the first character is a lowercase letter "d", as in the label "dSDTR_NR" in FIG. 95A, It represents the main ROM 102 ("d" in dataROM). Note that since the meaning of the lowercase letter "c" is a constant, the usage of the lowercase letter "c" can be applied in a wide range of ways. For example, in the example explained using the source code shown in FIG. 65C, the label "cPA_SEGCOM" is used as an address value, but for example, as in the example explained using the source code shown in FIG. It can also be used as an error code value (in the example).

<第1及び第2実施形態におけるその他の各種変形例>
上記実施形態のパチスロ1では、様々な特典を付与することとしているが、遊技者に付与する特典は任意である。例えば、遊技者に付与される出玉に関する特典(例えば、ART状態への移行、ART状態の継続期間の上乗せ、CZへの移行、CZの継続期間の上乗せ)だけでなく、出玉以外の特典(例えば、特典映像の開放や、パチスロ1のカスタム開放など)であってもよい。
<Various other modifications of the first and second embodiments>
In the pachi-slot machine 1 of the above embodiment, various benefits are provided, but the benefits provided to the player are arbitrary. For example, in addition to benefits related to balls being issued to players (e.g., transition to ART state, addition to the duration of ART state, transition to CZ, addition to the duration of CZ), there are also benefits other than benefits other than the delivery of balls. (For example, release of bonus video, custom release of Pachislot 1, etc.) may be possible.

また、ART状態中(第1実施形態ではCT状態中も含む)に行われる報知の内容は上述した例に限定されず、任意である。例えば、遊技者にとって有利な状態となる特別な図柄組合せが表示される停止操作の順序(押し順)を報知してもよいし、当該図柄組合せが表示されるために必要な停止操作のタイミング(狙うべき図柄)を報知するようにしてもよい。 Further, the content of the notification performed during the ART state (including during the CT state in the first embodiment) is not limited to the above-mentioned example, but is arbitrary. For example, the order of stop operations (press order) in which a special symbol combination that is advantageous to the player is displayed may be notified, or the timing of the stop operations necessary to display the symbol combination (press order) may be notified. It is also possible to notify the user of the symbol to aim for.

遊技者にとって有利な状態としては、再遊技に係る内部当籤役の当籤確率は変化しない(又は遊技性に影響を与えない程度の範囲で変化する)が、遊技者にとって有利な停止操作の態様を報知する機能、すなわち、AT機能が作動する遊技状態であってもよい。また、遊技者にとって有利な状態としては、再遊技に係る内部当籤役の当籤確率が高くなる再遊技高確率状態(リプレイタイム)が作動するとともに、遊技者にとって有利な停止操作の態様を報知する機能が作動する、すなわち、ART機能が作動する遊技状態であってもよい。 A state advantageous to the player is that the winning probability of the internal winning combination related to replay does not change (or changes within a range that does not affect the gameplay), but the mode of the stop operation that is advantageous to the player is It may be a gaming state in which a notification function, that is, an AT function is activated. In addition, as a state advantageous to the player, a replay high probability state (replay time) is activated in which the winning probability of the internal winning combination related to replay is increased, and a mode of stop operation that is advantageous to the player is notified. It may be a game state in which a function is activated, that is, an ART function is activated.

また、ART状態の継続期間の管理方法も任意である。例えば、ゲーム数により継続期間を管理することとしてもよく、また、セット数により継続期間を管理することとしてもよく、また、ART状態中に払い出されるメダルの枚数や差枚数により継続期間を管理することとしてもよく、また、ART状態中にメダルの払い出しに影響を与える報知を行った回数(ナビ回数)により継続期間を管理することとしてもよく、また、ART状態中の任意のタイミングで行う継続判定により継続期間を管理することとしてもよく、また、ART状態中に特定の図柄組合せが表示されるとART状態を終了させることとしてもよい。
この場合、上乗せの対象は、ゲーム数、セット数、ナビ回数、差枚数などのようにART状態の継続期間の管理方法によって適宜調整される。
Furthermore, the method of managing the duration of the ART state is also arbitrary. For example, the duration may be managed by the number of games, the duration may be managed by the number of sets, or the duration may be managed by the number of medals paid out during the ART state or the difference in number of medals. Alternatively, the duration may be managed by the number of notifications that affect the payout of medals during the ART state (Navi number), or the duration may be managed at any time during the ART state. The duration may be managed by determination, or the ART state may be terminated when a specific symbol combination is displayed during the ART state.
In this case, the additional items are adjusted as appropriate, such as the number of games, number of sets, number of navigations, number of difference sheets, etc., depending on the method of managing the duration of the ART state.

また、CZの継続期間の管理も任意である。ゲーム数により継続期間を管理することとしてもよく、また、セット数により継続期間を管理することとしてもよく、また、CZ中の任意のタイミングで行う継続判定により継続期間を管理することとしてもよく、また、CZ中に特定の図柄組合せが表示されるとCZを終了させることとしてもよく、また、CZ中に行ったART抽籤の回数により継続期間を管理することとしてもよく、また、CZ中にART状態に移行した回数により継続期間を管理することとしてもよい。
この場合、上乗せの対象は、ゲーム数、セット数、抽籤回数などのようにCZの継続期間の管理方法によって適宜調整される。
Furthermore, the management of the duration of CZ is also optional. The duration may be managed by the number of games, the duration may be managed by the number of sets, or the duration may be managed by a continuation determination made at any timing during CZ. , In addition, the CZ may be ended when a specific symbol combination is displayed during the CZ, or the duration may be managed by the number of ART drawings performed during the CZ. The duration may also be managed based on the number of times the device transitions to the ART state.
In this case, the subject of addition is appropriately adjusted, such as the number of games, the number of sets, the number of lotteries, etc., depending on the method of managing the duration of the CZ.

また、上記実施形態のパチスロ1では、遊技者側から見て、リール表示窓4の左側に設けたサブ表示装置18において各種表示画面を表示する例を説明したが、本発明はこれに限定されない。例えば、遊技者側から見て、リール表示窓4の右側にも別のサブ表示装置を設け、このサブ表示装置においても各種表示画面を表示する構成にしてもよい。この場合、リール表示窓4の右側に設けられたサブ表示装置の表示面上にタッチセンサを設け、このタッチセンサから出力されるタッチ入力情報に基づいて、当該サブ表示装置の表示画面を切り替える構成にしてもよい。 Further, in the pachi-slot machine 1 of the above embodiment, an example has been described in which various display screens are displayed on the sub-display device 18 provided on the left side of the reel display window 4 when viewed from the player's side, but the present invention is not limited to this. . For example, another sub-display device may be provided on the right side of the reel display window 4 when viewed from the player side, and this sub-display device may also be configured to display various display screens. In this case, a touch sensor is provided on the display surface of the sub-display device provided on the right side of the reel display window 4, and the display screen of the sub-display device is switched based on touch input information output from the touch sensor. You can also do this.

また、上記実施形態のパチスロ1では、報知(ART)機能の作動を、メイン(主制御基板71)側の制御の下に行うこととしているが、これに限られるものではなく、サブ(副制御基板72)側の制御により報知(ART)機能の作動を行うこととしてもよい。 Furthermore, in the pachislot machine 1 of the above embodiment, the notification (ART) function is operated under the control of the main (main control board 71) side, but the invention is not limited to this. The notification (ART) function may be activated by control on the board 72) side.

また、上記実施形態のパチスロ1では、CZやART状態へは、通常状態中に行う移行抽籤に当籤することで移行する。ここで、上記実施形態のパチスロ1では、この移行抽籤に対して設定差を持たせることもあり得るが、この移行抽籤を「設定値に差のない情報」に基づいて行うこととしてもよい。なお、「設定値に差のない情報」とは、内部抽籤処理において全ての設定値において同一の確率で内部当籤役として決定される役(設定不問役)や、全リールの停止時に全ての設定値において同一の確率で表示されることになる図柄組合せ(設定差のない図柄組合せ)を少なくとも含むものである。 In addition, in the pachi-slot machine 1 of the above embodiment, the CZ or ART state is transitioned to by winning a transition lottery performed during the normal state. Here, in the pachi-slot machine 1 of the above embodiment, a setting difference may be provided for this transition lottery, but this transition lottery may be performed based on "information with no difference in setting values." Note that "information with no difference in setting values" refers to a winning combination that is determined as an internal winning combination with the same probability for all setting values in the internal lottery process (a setting-regardless role), or a winning combination that is determined as an internal winning combination when all the reels are stopped. It includes at least symbol combinations (symbol combinations with no setting difference) that will be displayed with the same probability in value.

すなわち、上記変形例のパチスロ1では、設定不問役が内部当籤役として決定された場合に、CZやART状態への移行抽籤を行い、設定差のある役(設定差役)が内部当籤役として決定された場合には、CZやART状態への移行抽籤を行わない。また、パチスロ1では、全リールの停止時に設定差のない図柄組合せが表示された場合に、CZやART状態への移行抽籤を行い、設定差のある図柄組合せが表示された場合には、CZやART状態への移行抽籤を行わない。
なお、本明細書において、抽籤を行わないとは、抽籤自体を行わないことだけでなく、抽籤はするものの必ず非当籤となることを含むものである。
That is, in Pachislot 1 of the above-described modified example, when a setting-independent winning combination is determined as an internal winning combination, a lottery is performed to transition to the CZ or ART state, and a winning combination with a setting difference (setting difference winning combination) is determined as an internal winning combination. In this case, the lottery for transition to CZ or ART state is not performed. In addition, in Pachislot 1, if a symbol combination with no setting difference is displayed when all reels are stopped, a lottery is performed to transition to the CZ or ART state, and if a symbol combination with a setting difference is displayed, the CZ or the transition to the ART state is not determined.
Note that in this specification, not conducting a lottery includes not only not conducting a lottery itself, but also including the fact that although a lottery is conducted, the lottery is always non-winning.

また、CZやART状態への移行抽籤は、予め定められており一切変動しない完全確率に基づき行われることとしてもよい。「予め定められており一切変動しない完全確率」とは、少なくとも設定値に基づいて変動することのない確率(すなわち、設定値に関わらず当籤する確率が同一の確率)を意味する。
なお、「予め定められており一切変動しない完全確率」として、更に、「設定値に差のない情報」に対して一義的に定められた確率であることを含めることとしてもよい。近年の遊技機では、移行抽籤に当籤し易い状態と当籤し難い状態とを設けることがある。このような場合に、「設定値に差のない情報に対して一義的に定められた確率」で移行抽籤を行う場合には、例えば、設定不問役の当籤時には、いかなる遊技状態であっても同一の確率で当籤する移行抽籤を行うことになる。反対に、「設定値に差のない情報に対して一義的に定められた確率ではない確率(すなわち、変動する確率)」で移行抽籤を行う場合には、例えば、設定不問役の当籤時に、現在の遊技状態に応じた確率で当籤する移行抽籤、すなわち、現在の遊技状態が高確率状態である場合には、高い確率で当籤する移行抽籤を行い、現在の遊技状態が低確率状態である場合には、低い確率で当籤する移行抽籤、を行うことになる。
Further, the selection for transition to the CZ or ART state may be performed based on a perfect probability that is determined in advance and does not change at all. "Perfect probability that is predetermined and does not change at all" means a probability that does not change at least based on the set value (that is, the probability of winning is the same regardless of the set value).
Note that the "perfect probability that is predetermined and does not change at all" may further include a probability that is uniquely determined for "information with no difference in setting values." In recent gaming machines, a transition lottery may be provided with a state in which it is easy to win and a state in which it is difficult to win. In such a case, when performing a transition lottery with "a uniquely determined probability for information with no difference in setting value", for example, when winning a setting-regardless combination, no matter what the gaming state is, A transition lottery will be performed in which the winning probability is the same. On the other hand, when performing a transition lottery using "probabilities that are not uniquely determined for information with no difference in setting values (i.e., fluctuating probabilities)", for example, when a setting-independent role is won, A transition lottery that wins with a probability according to the current gaming state, that is, if the current gaming state is a high probability state, a transition lottery that wins with a high probability is performed, and if the current gaming state is a low probability state, a transition lottery that wins with a high probability is performed. In this case, a transition lottery that has a low probability of winning will be performed.

このように「設定値に差のない情報」に基づいて行う移行抽籤を、設定値に関わらず当籤する確率が同一の確率で行うことで、変形例のパチスロ1では、CZやART状態への移行に関する期待度を各設定値に対して同一にすることができ、出玉性能の差を、設定差のある設定差役の当籤確率に抑えることができる。 In this way, by performing the transition lottery based on "information with no difference in the setting value" with the same probability of winning regardless of the setting value, in the modified example Pachislot 1, the transition lottery to the CZ or ART state is performed with the same probability of winning regardless of the setting value. The expectation level regarding the transition can be made the same for each setting value, and the difference in ball performance can be suppressed to the winning probability of the setting difference combination with the setting difference.

また、CZやART状態へ移行するための抽籤としては、(1)内部当籤役を決定するための内部抽籤、(2)移行を行うか否かの移行抽籤、(3)移行する場合の移行先を決定するための有利区間種別抽籤の3つの抽籤が考えられる。パチスロ1では、これら3つの抽籤を、それぞれ個別の乱数値を用いて行うこととしてもよく、また、全ての抽籤を共通の乱数値を用いて行うこととしてもよく、また、2つの抽籤を共通の乱数値を用いて行い、残り1つの抽籤を個別の乱数値を用いて行うこととしてもよい。なお、共通の乱数値を用いるとは、例えば、(1)内部抽籤において「0~128」の乱数範囲において所定の設定不問役が決定される場合に、(2)「0~64」を移行抽籤に非当籤の乱数範囲、「65~128」を移行抽籤に当籤の乱数範囲とし、また、(3)「65~83」を移行先がCZ1である乱数範囲、「83~99」を移行先がCZ2である乱数範囲、「99~115」を移行先がCZ3である乱数範囲、「115~128」を移行先がART状態である乱数範囲とすることである。言い換えると、一つの抽籤において当籤する乱数範囲の一部に、他の抽籤の抽籤結果を割り当てることである。 In addition, the lottery for transitioning to CZ or ART state includes (1) internal lottery to determine the internal winning combination, (2) transition lottery to determine whether or not to transition, (3) transition in case of transition. Three types of lottery for advantageous section type can be considered to determine the destination. In Pachislot 1, these three lotteries may be performed using individual random numbers, or all the draws may be performed using a common random number, or two lotteries may be drawn using a common random number. It is also possible to perform the lottery using random numbers, and perform the remaining one lottery using individual random numbers. Note that using a common random number value means, for example, when (1) a predetermined set no-questions-asked combination is determined in the random number range of "0 to 128" in an internal lottery, (2) "0 to 64" is transferred. Transfer the random number range of non-winning to the lottery, ``65 to 128'' to the random number range of the winning to the lottery, and (3) ``65 to 83'' to the random number range where the transfer destination is CZ1, and transfer ``83 to 99''. The random number range where the destination is CZ2, "99-115" is the random number range where the transition destination is CZ3, and "115-128" is the random number range where the transition destination is the ART state. In other words, it is to allocate the lottery results of another lottery to a part of the random number range that wins in one lottery.

[その他、本発明に係る遊技機の拡張性]
上記第1及び第2実施形態のパチスロ1では、遊技者のメダルの投入操作(すなわち、手持ちのメダルをメダル投入口14に対して投入する操作、又は、クレジットされたメダルをMAXベットボタン15a或いは1ベットボタン15bを操作して投入する操作)により遊技が開始され、遊技が終了したときにメダルの払い出しがある場合には、ホッパー装置51を駆動してメダル払出口24からメダルが払い出され、又は、クレジットされる形態について説明したが、本発明はこれに限定されるものではない。
[Other expandability of gaming machine according to the present invention]
In the Pachislot 1 of the first and second embodiments, the player's medal insertion operation (that is, the operation of inserting the medals in hand into the medal insertion slot 14, or the operation of inserting the credited medals into the MAX bet button 15a or the MAX bet button 15a) When the game is started by operating the 1 bet button 15b and placing the bet, and if medals are to be paid out when the game is finished, the hopper device 51 is driven and the medals are paid out from the medal payout opening 24. , or the form of credit has been described, but the present invention is not limited thereto.

例えば、遊技者によって遊技に必要な遊技媒体が投入され、それに基づいて遊技が行われ、その遊技の結果に基づいて特典が付与される(例えば、メダルが払い出される)形態の全てに対して、本発明を適用することができる。すなわち、物理的な遊技者の動作によって遊技媒体が投入され(掛けられ)、遊技媒体が払い出される形態のみならず、主制御回路90(主制御基板71)自体が、遊技者が保有する遊技媒体を電磁的に管理し、メダルレスで遊技を可能にする形態であってもよい。なお、この場合、遊技者が保有する遊技媒体を電磁的に管理するのは、主制御回路90(主制御基板71)に装着され(接続され)且つ遊技媒体を管理する遊技媒体管理装置であってもよい。 For example, for all formats in which a player inserts game media necessary for a game, plays a game based on it, and is awarded a benefit (for example, medals are paid out) based on the result of the game, The present invention can be applied. In other words, not only is the game medium inserted (spent) and paid out by the physical actions of the player, but also the main control circuit 90 (main control board 71) itself controls the game medium owned by the player. The game may be managed electromagnetically to enable games to be played without medals. In this case, what electromagnetically manages the game media owned by the player is a game media management device that is attached to (connected to) the main control circuit 90 (main control board 71) and manages the game media. It's okay.

この場合、遊技媒体管理装置は、ROM及びRWM(あるいは、RAM)を有し、遊技機に設けられる装置であって、図示しない外部の遊技媒体取扱装置と所定のインターフェースを介して双方向通信可能に接続されるものであり、遊技媒体の貸出動作(すなわち、遊技者が遊技媒体の投入操作を行う上で、必要な遊技媒体を提供する動作)或いは遊技媒体の払い出しに係る役に入賞(当該役が成立)した場合における遊技媒体の払出動作(すなわち、遊技者に対して遊技媒体の払い出しを行う上で、必要な遊技媒体を獲得させる動作)、又は、遊技の用に供する遊技媒体を電磁的に記録する動作を行い得るものとすればよい。また、遊技媒体管理装置は、実際の遊技媒体数の管理のみならず、例えば、その遊技媒体数の管理結果に基づいて、保有する遊技媒体数を表示する保有遊技媒体数表示装置(不図示)をパチスロ1の前面に設け、この保有遊技媒体数表示装置に表示される遊技媒体数を管理するものであってもよい。すなわち、遊技媒体管理装置は、遊技者が遊技の用に供することができる遊技媒体の総数を電磁的方法により記録し、表示することができるものとすればよい。 In this case, the gaming media management device is a device that has ROM and RWM (or RAM), is installed in the gaming machine, and is capable of two-way communication with an external gaming media handling device (not shown) via a predetermined interface. It is connected to the game media lending operation (that is, the operation of providing the necessary game media when the player inserts the game media) or the winning combination related to the payout of the game media (the corresponding The payout operation of game media when a winning combination is achieved (i.e., the operation that allows the player to obtain the necessary game media when paying out game media), or the game media used for the game is electromagnetic. What is necessary is to be able to perform a recording operation automatically. In addition, the game media management device not only manages the actual number of game media, but also includes, for example, a owned game media number display device (not shown) that displays the number of owned game media based on the management result of the number of game media. may be provided on the front of the pachi-slot machine 1 to manage the number of game media displayed on the owned game media number display device. In other words, the game media management device may be capable of recording and displaying the total number of game media that can be used by a player in a game using an electromagnetic method.

また、この場合、遊技媒体管理装置は、遊技者が、記録された遊技媒体数を示す信号を、外部の遊技媒体取扱装置に対して自由に送信させることができる性能(機能)を有することが望ましい。また、遊技媒体管理装置は、遊技者が直接操作する場合以外の場合には、記録された遊技媒体数を減ずることができない性能を有することが望ましい。また、遊技媒体管理装置と外部の遊技媒体取扱装置との間に外部接続端子板(不図示)が設けられる場合には、遊技媒体管理装置は、その外部接続端子板を介してでなければ、遊技者が、記録された遊技媒体数を示す信号を送信できない性能を有することが望ましい。 Additionally, in this case, the game media management device may have a performance (function) that allows the player to freely transmit a signal indicating the number of recorded game media to the external game media handling device. desirable. Further, it is desirable that the game media management device has the ability to not reduce the number of recorded game media except when directly operated by the player. Furthermore, if an external connection terminal board (not shown) is provided between the game media management device and an external game media handling device, the game media management device can It is desirable to have the ability to prevent a player from transmitting a signal indicating the number of gaming media recorded.

遊技機には、上記の他、遊技者が操作可能な貸出操作手段、返却(精算)操作手段、外部接続端子板が設けられ、遊技媒体取扱装置には、紙幣等の有価価値の投入口、記録媒体(例えばICカード)の挿入口、携帯端末から電子マネー等の入金を行うための非接触通信アンテナ等、その他貸出操作手段、返却操作手段等の各種操作手段、遊技媒体取扱装置側外部接続端子板が設けられるようにしてもよい(いずれも不図示)。 In addition to the above, the gaming machine is provided with a lending operation means, a return (payment) operation means, and an external connection terminal board that can be operated by the player, and the gaming media handling device has an input slot for valuables such as banknotes, Insertion slot for recording media (e.g. IC card), non-contact communication antenna for depositing electronic money etc. from a mobile terminal, various operating means such as lending operation means, return operation means, external connection on the side of the game media handling device A terminal board may also be provided (both not shown).

その際の遊技の流れとしては、例えば、遊技者が遊技媒体取扱装置に対し、上記いずれかの方法で有価価値を入金し、上記いずれかの貸出操作手段の操作に基づいて所定数の有価価値を減算し、遊技媒体取扱装置から遊技媒体管理装置に対し、減算した有価価値に対応する遊技媒体を増加させる。そして、遊技者は遊技を行い、さらに遊技媒体が必要な場合には上記操作を繰り返し行う。その後、遊技の結果、所定数の遊技媒体を獲得し、遊技を終了する際には、上記いずれかの返却操作手段を操作することにより遊技媒体管理装置から遊技媒体取扱装置に対し、遊技媒体数を送信し、遊技媒体取扱装置はその遊技媒体数を記録した記録媒体を排出する。また、遊技媒体管理装置は遊技媒体数を送信したときに、自身が記憶する遊技媒体数をクリアする。遊技者は排出された記録媒体を景品交換するために景品カウンター等に持って行くか、又は、記録された遊技媒体に基づいて他の遊技台で遊技を行うために遊技台を移動する。 The flow of the game at that time is, for example, when the player deposits valuables into the gaming media handling device using one of the methods described above, and then receives a predetermined number of valuables based on the operation of one of the lending operation means described above. is subtracted, and the gaming media handling device increases the gaming media corresponding to the subtracted value from the gaming media management device. Then, the player plays the game, and if more game media are required, repeats the above operations. After that, when you obtain a predetermined number of game media as a result of the game and end the game, by operating one of the return operation means mentioned above, the game media management device sends the number of game media to the game media handling device. is transmitted, and the game media handling device ejects the recording medium on which the number of game media is recorded. Further, when the game media management device transmits the number of game media, it clears the number of game media stored in itself. The player takes the ejected recording medium to a prize counter or the like to exchange prizes, or moves the game machine to play a game on another game machine based on the recorded game medium.

なお、上記例では、遊技媒体管理装置から全遊技媒体数を遊技媒体取扱装置に対して送信したが、遊技機又は遊技媒体取扱装置側で遊技者が所望する遊技媒体数のみを送信し、遊技者が所持する遊技媒体を分割して処理することとしてもよい。また、上記例では、遊技媒体取扱装置が記録媒体を排出することとしたが、現金又は現金等価物を排出するようにしてもよいし、携帯端末等に記憶させるようにしてもよい。また、遊技媒体取扱装置は遊技場の会員記録媒体を挿入可能とし、遊技媒体を会員記録媒体に貯留して、後日、該貯留された遊技媒体を用いて再遊技可能とするようにしてもよい。 In the above example, the total number of game media is sent from the game media management device to the game media handling device, but the game machine or game media handling device only transmits the number of game media desired by the player, and the game media handling device transmits the number of game media desired by the player. The game media owned by the player may be divided and processed. Further, in the above example, the game medium handling device ejects the recording medium, but cash or cash equivalent may be ejected, or it may be stored in a mobile terminal or the like. Further, the game media handling device may be configured to be able to insert a member recording medium of a gaming parlor, store the game media in the member recording medium, and make it possible to play the game again using the stored game media at a later date. .

また、遊技機又は遊技媒体取扱装置において、図示しない所定の操作手段を操作することにより遊技媒体取扱装置又は遊技媒体管理装置に対し、遊技媒体又は有価価値のデータ通信をロックするロック操作を実行可能としてもよい。その際には、ワンタイムパスワード等の遊技者にしか知り得ない情報を設定することや遊技機又は遊技媒体取扱装置に設けられた撮像手段により遊技者を記憶するようにしてもよい。 Furthermore, by operating a predetermined operation means (not shown) in the gaming machine or gaming media handling device, it is possible to perform a locking operation to lock data communication of gaming media or valuables on the gaming media handling device or gaming media management device. You can also use it as In this case, information that only the player can know, such as a one-time password, may be set, or the player may be stored using an imaging means provided in the gaming machine or gaming media handling device.

なお、遊技媒体管理装置は、上述のように、メダルレスでのみ遊技を可能とするものであってもよいし、物理的な遊技者の動作によって遊技媒体が投入され(掛けられ)、遊技媒体が払い出される形態、及び、メダルレスで遊技を可能とする形態の両方の形態で遊技を可能とするものであってもよい。後者の場合には、遊技媒体管理装置が、上述のセレクタ66やホッパー装置51を直接的に制御する方式を採用することもできるし、これらが主制御回路90(主制御基板71)によって制御され、その制御結果が送信されることに基づいて、遊技者が遊技の用に供することができる遊技媒体の総数を電磁的方法により記録し且つ表示する制御を行い得る方式を採用することもできる。 Note that the game media management device may be one that allows games only without medals, as described above, or may be one in which game media are inserted (spread) by physical actions of the player, and the game media are It may be possible to play games in both a payout format and a medalless game format. In the latter case, it is possible to adopt a method in which the game media management device directly controls the selector 66 and hopper device 51 described above, or a method in which these are controlled by the main control circuit 90 (main control board 71) can be adopted. It is also possible to adopt a system in which the total number of game media that the player can use for gaming is recorded and displayed by an electromagnetic method based on the control results being transmitted.

また、上記例では、遊技媒体管理装置を、パチスロ1に適用する場合について説明しているが、例えば、遊技球を用いるスロットマシンや封入式遊技機においても同様に遊技媒体管理装置を設け、遊技者の遊技媒体が管理されるようにすることもできる。 In addition, in the above example, the case where the game media management device is applied to Pachislot 1 is explained, but for example, a game media management device is similarly provided in a slot machine using game balls or an enclosed game machine, and the game media management device is applied to Pachislot 1. It is also possible to manage the gaming media of other players.

上述した遊技媒体管理装置を設けた場合には、遊技媒体が物理的に遊技に供される場合に比べて、遊技機内部のセレクタ66やホッパー装置51などの装置を減らすことができ、遊技機の原価及び製造コストを削減できるのみならず、遊技者が直接遊技媒体に接触しないようにすることもでき、遊技環境が改善され、騒音も減らすことができるとともに、装置を減らしたことにより遊技機の消費電力を減らすことも可能になる。また、上述した遊技媒体管理装置を設けた場合には、遊技媒体や遊技媒体の投入口や払出口を介した不正行為を防止することができる。すなわち、上述した遊技媒体管理装置を設けた場合には、遊技機をとりまく種々の環境を改善可能な遊技機を提供することが可能になる。 When the above-mentioned game media management device is provided, compared to the case where game media are physically used in games, devices such as the selector 66 and hopper device 51 inside the game machine can be reduced, and the game machine Not only can the cost and manufacturing cost of the game machine be reduced, but it also prevents players from coming into direct contact with the game media, improving the game environment and reducing noise. It also becomes possible to reduce power consumption. In addition, when the above-mentioned game media management device is provided, it is possible to prevent fraudulent acts via the game media and the game media input and payout ports. That is, when the game medium management device described above is provided, it is possible to provide a gaming machine that can improve various environments surrounding the gaming machine.

<付記(本発明のまとめ)>
[第1の遊技機]
従来、上述した構成の遊技機において、電断時にRAMに記憶されているデータのチェックサムを求め、電源復帰時に、電断時に求めたチェックサムの判定処理を行う遊技機が知られている(例えば、特開2009-011375号公報参照)。特開2009-011375号公報の遊技機では、電源復帰時のチェックサムの判定処理において、電源復帰時に求めたチェックサムが電断時に求めたチェックサムが一致しない場合にエラー報知が行われる。
<Additional notes (Summary of the present invention)>
[First gaming machine]
Conventionally, a gaming machine having the above-mentioned configuration is known that calculates a checksum of data stored in the RAM at the time of a power outage, and when the power is restored, performs a judgment process on the checksum determined at the time of the power outage ( For example, see Japanese Patent Application Publication No. 2009-011375). In the gaming machine disclosed in Japanese Patent Application Laid-open No. 2009-011375, an error notification is performed in the checksum determination process when the power is restored if the checksum determined at the time of power restoration does not match the checksum determined at the time of power outage.

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する遊技性以外の処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been strained due to the increasing complexity of the games, and there is a need to reduce the capacity of processing programs, tables, etc. other than the games managed by the main control circuit.

本発明は、上記第1の課題を解決するためになされたものであり、本発明の第1の目的は、主制御回路で管理する遊技性以外の処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned first problem, and the first object of the present invention is to reduce the capacity of processing programs and tables for non-gaming functions managed by the main control circuit. To provide a game machine capable of increasing the free capacity of a ROM of a main control circuit and improving gaming performance by using the free space of the ROM corresponding to the increased capacity.

上記第1の課題を解決するために、本発明では、以下のような構成の第1の遊技機を提供する。 In order to solve the above first problem, the present invention provides a first gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、
電源電圧を供給する電源供給手段(例えば、電源基板53b及びスイッチングレギュレータ94)と、
前記電源電圧が予め定められた起動電圧値(例えば、10V)を上回った場合に、前記演算処理手段に起動信号を出力する起動手段(例えば、電源管理回路93のリセット信号の出力処理)と、
前記電源電圧が予め定められた停電電圧値(例えば、10.5V)を下回った場合に、前記演算処理手段に停電信号を出力する停電手段(例えば、電源管理回路93の電断検知信号の出力処理)と、を備え、
前記演算処理手段は、
演算処理の結果に対応するデータを格納するフラグレジスタ(例えば、フラグ・レジスタF)と、
前記停電手段が前記停電信号を出力したことを契機として、前記第2記憶手段内の所定格納領域(例えば、遊技用RAM領域)に記憶された全ての情報を累積加算してサム値を算出するサム値算出手段(例えば、チェックサム生成処理)と、
前記起動手段が前記起動信号を出力したことを契機として、直近の電断発生時に前記サム値算出手段により生成された前記サム値から、前記所定格納領域に記憶された情報を順次減算するサム値減算手段(例えば、サムチェック処理中のS122~S131)と、
前記所定格納領域に記憶された全ての情報に対して、前記サム値減算手段による減算処理が終了したときに、前記フラグレジスタ内の所定のビット領域(例えば、ゼロフラグ)にセットされた減算結果に対応するデータに基づいて、異常の発生の有無を判定するサム値判定手段(例えば、サムチェック処理中のS134)と、を有する
ことを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
A power supply means for supplying power supply voltage (for example, power supply board 53b and switching regulator 94);
activating means (for example, output processing of a reset signal of the power management circuit 93) for outputting a starting signal to the arithmetic processing means when the power supply voltage exceeds a predetermined starting voltage value (for example, 10V);
A power outage means (for example, output of a power outage detection signal from the power management circuit 93) that outputs a power outage signal to the arithmetic processing means when the power supply voltage falls below a predetermined power outage voltage value (for example, 10.5V). processing);
The arithmetic processing means is
a flag register (for example, flag register F) that stores data corresponding to the result of arithmetic processing;
When the power outage means outputs the power outage signal, a sum value is calculated by cumulatively adding all the information stored in a predetermined storage area (for example, a gaming RAM area) in the second storage means. Sum value calculation means (for example, checksum generation processing);
A sum value for sequentially subtracting information stored in the predetermined storage area from the sum value generated by the sum value calculation means at the time of the most recent power outage, triggered by the output of the start signal by the start means. a subtraction means (for example, S122 to S131 during sum check processing);
When the sum subtraction means completes the subtraction process for all the information stored in the predetermined storage area, the subtraction result is set in a predetermined bit area (for example, a zero flag) in the flag register. A gaming machine comprising: a sum value determining means (for example, S134 during sum check processing) that determines whether or not an abnormality has occurred based on corresponding data.

また、前記本発明の第1の遊技機では、前記サム値算出手段は、前記所定格納領域に記憶された情報を加算するときに、特定の命令(例えば、POP命令)を実行することにより、連続して記憶された2バイト分の情報を取得して加算するとともに、前記情報の読み出し開始アドレスの情報を2バイト分更新し、
前記サム値減算手段は、電断発生時に生成された前記サム値から前記所定格納領域に記憶された情報を減算するときに、前記特定の命令を実行することにより、連続して記憶された2バイト分の情報を取得して減算するとともに、前記情報の読み出し開始アドレスの情報を2バイト分更新するようにしてもよい。
Further, in the first gaming machine of the present invention, the sum value calculation means executes a specific instruction (for example, a POP instruction) when adding the information stored in the predetermined storage area. Acquire and add 2 bytes of continuously stored information, and update the information of the read start address of the information by 2 bytes,
The sum value subtraction means executes the specific instruction when subtracting the information stored in the predetermined storage area from the sum value generated at the time of occurrence of a power outage. In addition to acquiring and subtracting bytes of information, the information on the read start address of the information may be updated by two bytes.

さらに、前記本発明の第1の遊技機では、前記演算処理手段は、前記第2記憶手段の前記所定格納領域のアドレスを設定可能なスタックポインタを有し、
前記サム値算出手段が前記所定格納領域に記憶された情報を加算するときに実行する前記特定の命令は、前記スタックポインタを操作するための専用命令(例えば、POP命令)であるようにしてもよい。
Furthermore, in the first gaming machine of the present invention, the arithmetic processing means has a stack pointer that can set the address of the predetermined storage area of the second storage means,
The specific instruction executed by the sum value calculation means when adding the information stored in the predetermined storage area may be a dedicated instruction (for example, a POP instruction) for manipulating the stack pointer. good.

上記構成の本発明の第1の遊技機によれば、遊技性以外の処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the first gaming machine of the present invention having the above configuration, the free space of the ROM (first storage means) of the main control circuit is increased by reducing the capacity of processing programs other than gaming, tables, etc. It is possible to enhance the gameplay by utilizing the free space of the ROM corresponding to the capacity.

[第2~第5の遊技機]
従来、上述した構成の遊技機において、スタックポインタを操作命令で使用して、数値データを処理する主制御装置が搭載された遊技機が提案されている(例えば、特開2005-237737号公報参照)。
[Second to fifth gaming machines]
Conventionally, a gaming machine with the above-mentioned configuration has been proposed that is equipped with a main controller that processes numerical data by using a stack pointer as an operation command (for example, see Japanese Patent Laid-Open No. 2005-237737). ).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been strained due to the increasing complexity of gaming, and there is a need to reduce the capacity of processing programs, tables, etc. managed by the main control circuit.

本発明は、上記第2の課題を解決するためになされたものであり、本発明の第2の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned second problem, and a second object of the present invention is to reduce the capacity of processing programs, tables, etc. managed by the main control circuit. To provide a game machine capable of increasing the free capacity of a ROM and improving gaming performance by using the free space of the ROM corresponding to the increased capacity.

上記第2の課題を解決するために、本発明では、以下のような構成の第2の遊技機を提供する。 In order to solve the above second problem, the present invention provides a second gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記演算処理手段は、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の命令(例えば、「BITQ」命令、「SETQ」命令、「LDQ」命令等)を実行可能である
ことを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
a dedicated register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
An extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and the stored data can specify a part of the address in the first storage means or the second storage means. ) and,
The arithmetic processing means executes a predetermined instruction (for example, "BITQ" instruction, "SETQ" instruction, "LDQ" instruction, etc.) that can specify an address in the second storage means using the extension register. A gaming machine characterized by being able to.

また、前記本発明の第2の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the second gaming machine of the present invention, a part of the address that can be specified by the expansion register may be an upper address value that constitutes the address.

また、上記第2の課題を解決するために、本発明では、以下のような構成の第3の遊技機を提供する。 Furthermore, in order to solve the above second problem, the present invention provides a third gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記停止制御手段による前記表示列の停止動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記演算処理手段は、
前記表示列の停止状態をチェックする処理において、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行して、前記第2記憶手段に記憶されている所定の前記表示列の変動表示の状態を示す情報を読み出し、
次いで、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の論理和演算命令(例えば、「ORQ」命令)を実行して、前記第2記憶手段に記憶されている他の一つの表示列の変動表示の状態を示す情報を読み出すとともに、当該情報と、前記所定の前記表示列の変動表示の状態を示す情報との論理和演算を行い、
その後、前記所定の論理和演算命令の実行を繰り返して、論理和演算の結果と、残りの各表示列の変動表示の状態を示す情報との論理和演算を繰り返し、全ての表示列に対する論理和演算が終了した際に得られる演算和演算の結果に基づいて、全ての表示列が停止状態にあるか否かを判定する
ことを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the stop operation of the display column by the stop control means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
a dedicated register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
An extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and the stored data can specify a part of the address in the first storage means or the second storage means. ) and,
The arithmetic processing means is
In the process of checking the stop state of the display column,
Executing a predetermined read instruction (e.g. an "LDQ" instruction) capable of addressing within the second storage means using the extension register to read the predetermined read instruction stored in the second storage means. Reads the information indicating the state of the variable display of the display column,
Next, a predetermined logical summation instruction (for example, an "ORQ" instruction) capable of specifying an address in the second storage means using the extension register is executed, and the data is stored in the second storage means. reading information indicating a state of variable display of another display column in the display column, and performing a logical OR operation between the information and information indicating a state of variable display of the predetermined display column;
After that, the execution of the predetermined logical sum operation instruction is repeated, and the logical sum operation is repeated between the result of the logical sum operation and the information indicating the state of the variable display of each remaining display column, and the logical sum for all display columns is repeated. A gaming machine characterized in that it is determined whether or not all display columns are in a stopped state based on the result of an arithmetic sum operation obtained when the operation is completed.

また、前記本発明の第3の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the third gaming machine of the present invention, a part of the address that can be specified by the extension register may be an upper address value that constitutes the address.

また、上記第2の課題を解決するために、本発明では、以下のような構成の第4の遊技機を提供する。 Furthermore, in order to solve the above second problem, the present invention provides a fourth gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記内部当籤役決定手段による前記内部当籤役の決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記内部当籤役決定手段により決定される前記内部当籤役には、特典付与に係る内部当籤役が決定される期待値を調整するための設定値に応じて当籤確率が変化する設定別内部当籤役が設けられ、
前記演算処理手段は、
前記内部当籤役を決定する処理において、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の加算命令(例えば、「ADDQ」命令)を実行することにより、抽籤対象となる前記設定別内部当籤役の設定値毎の抽籤値が格納された領域の先頭アドレスに現在の設定値を加算して、現在の設定値に対応付けられた前記設定別内部当籤役の抽籤値が格納されたアドレスを指定し、当該抽籤値を取得する
ことを特徴とする遊技機。
an insertion operation detection means (for example, BET switch 77) that detects an operation of inputting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the internal winning combination determining operation by the internal winning combination determining means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
a dedicated register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
An extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and the stored data can specify a part of the address in the first storage means or the second storage means. ) and,
The internal winning combination determined by the internal winning combination determining means includes a setting-based internal winning combination in which the winning probability changes according to a set value for adjusting the expected value for determining the internal winning combination related to awarding benefits. is established,
The arithmetic processing means is
In the process of determining the internal winning combination,
By executing a predetermined addition instruction (for example, "ADDQ" instruction) that can specify an address in the second storage means using the expansion register, the internal winning combination by setting is set as a lottery target. Add the current setting value to the start address of the area where the lottery value for each value is stored, and specify the address where the lottery value of the internal winning combination for each setting that is associated with the current setting value is stored; A gaming machine characterized by acquiring the lottery value.

また、前記本発明の第4の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the fourth gaming machine of the present invention, a part of the address that can be specified by the extension register may be an upper address value that constitutes the address.

また、上記第2の課題を解決するために、本発明では、以下のような構成の第5の遊技機を提供する。 Furthermore, in order to solve the above second problem, the present invention provides a fifth gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記停止制御手段により前記複数の表示列の変動表示が停止された場合に、前記複数の表示列に跨って設定された判定ライン上に、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定する特典付与判定手段(例えば、入賞検索処理)と、
前記特典付与判定手段による判定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタを有し、
前記演算処理手段は、
前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたか否かを判定する処理において、
所定の読み出し命令(例えば、「LDIN」命令)を実行して、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示された場合に付与され得る前記遊技媒体の払出数のデータと、該払出数のデータに対応付けられた、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せの種別を示す判定データとを同時に取得する
ことを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
When the variable display of the plurality of display columns is stopped by the stop control means, a symbol corresponding to the internal winning combination related to the payout of the game media is displayed on the determination line set across the plurality of display columns. A benefit award determination means (for example, a winning search process) that determines whether or not the combination is stopped and displayed;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the determination operation by the benefit provision determination means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means has a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means,
The arithmetic processing means is
In the process of determining whether a combination of symbols corresponding to an internal winning combination related to the payout of the game medium is stopped and displayed on the determination line,
The game that can be awarded when a predetermined read command (for example, "LDIN" command) is executed and a combination of symbols corresponding to an internal winning combination related to the payout of the game medium is stopped and displayed on the determination line. It is characterized by simultaneously acquiring data on the number of payouts of the media and judgment data corresponding to the data on the number of payouts and indicating the type of combination of symbols corresponding to the internal winning combination related to the payout of the gaming media. A gaming machine.

また、前記本発明の第5の遊技機では、前記演算処理手段は、
前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたか否かを判定する処理において、
判定命令、処理のジャンプ先アドレスの指定命令及び処理のジャンプ動作命令を一つの命令で実行可能な所定の判定命令(例えば、「JSLAA」命令)を実行して、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定するようにしてもよい。
Further, in the fifth gaming machine of the present invention, the arithmetic processing means:
In the process of determining whether a combination of symbols corresponding to an internal winning combination related to the payout of the game medium is stopped and displayed on the determination line,
A predetermined judgment instruction (for example, "JSLAA" instruction) that can execute a judgment instruction, a process jump destination address designation instruction, and a process jump operation command in one instruction is executed, and the internal information related to the payout of the game media is executed. It may be determined whether or not a combination of symbols corresponding to a winning combination is stopped and displayed.

上記構成の本発明の第2~第5の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the second to fifth gaming machines of the present invention having the above configurations, the capacity of processing programs, tables, etc. managed by the main control circuit is reduced to free up free space in the ROM (first storage means) of the main control circuit. It is possible to increase the playability by using the increased capacity of the ROM free space.

[第6及び第7の遊技機]
従来、上述した構成の遊技機において、メイン制御部のRAMに記憶されているデータに異常が生じた場合に、RAM異常エラー状態に制御され、ゲームの進行が不能化されるとともに、設定変更モードに移行し、設定変更操作に基づいて設定値が新たに選択・設定されたときには、ゲームの進行の不能化状態を解除し、ゲームの進行が可能な状態にする遊技機が提案されている(例えば、特開2007-209810号公報参照)。
[Sixth and seventh gaming machines]
Conventionally, in a gaming machine having the above-mentioned configuration, when an abnormality occurs in the data stored in the RAM of the main control section, the RAM is controlled to an abnormal error state, making it impossible to proceed with the game, and setting change mode is activated. A gaming machine has been proposed in which, when the setting value is newly selected and set based on a setting change operation, the state in which the game cannot proceed is canceled and the game can be continued. For example, see Japanese Patent Application Publication No. 2007-209810).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been strained due to the increasing complexity of gaming, and there is a need to reduce the capacity of processing programs, tables, etc. managed by the main control circuit.

本発明は、上記第3の課題を解決するためになされたものであり、本発明の第3の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned third problem, and the third object of the present invention is to reduce the capacity of processing programs, tables, etc. managed by the main control circuit. To provide a game machine capable of increasing the free capacity of a ROM and improving gaming performance by using the free space of the ROM corresponding to the increased capacity.

上記第3の課題を解決するために、本発明では、以下のような構成の第6の遊技機を提供する。 In order to solve the third problem, the present invention provides a sixth gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記遊技動作に関するコマンドデータを送信するデータ送信手段(例えば、割込処理中のS904(通信データ送信処理))と、
特典付与に係る内部当籤役が決定される期待値を調整するための設定値の変更処理及び設定値の確認処理を実行可能な設定変更確認手段(例えば、設定変更確認処理)と、
前記設定変更確認手段による設定値の変更動作又は確認動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記設定値の変更処理又は設定値の確認処理の開始時において、第1のコマンドデータを生成する開始時コマンド生成手段(例えば、設定変更確認処理中のS43)と、
前記設定値の変更処理又は設定値の確認処理の終了時において、第2のコマンドデータを生成する終了時コマンド生成手段(例えば、設定変更確認処理中のS57)と、を有し、
前記開始時コマンド生成手段により実行される前記第1のコマンドデータの生成処理と、前記終了時コマンド生成手段により実行される前記第2のコマンドデータの生成処理とは、共有化されている
ことを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
a data transmitting means for transmitting command data regarding the gaming operation (for example, S904 (communication data transmitting process) during interrupt processing);
A setting change confirmation means (for example, a setting change confirmation process) capable of executing a setting value change process and a setting value confirmation process for adjusting the expected value for determining the internal winning combination related to awarding the benefit;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the setting value change operation or confirmation operation by the setting change confirmation means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
At the time of starting the setting value change process or the setting value confirmation process, a start command generation means (for example, S43 during the setting change confirmation process) generates first command data;
Completion command generation means (for example, S57 during the setting change confirmation process) that generates second command data at the end of the setting value change process or the setting value confirmation process;
The first command data generation process executed by the start time command generation means and the second command data generation process executed by the end time command generation means are shared. A gaming machine with special features.

また、前記本発明の第6の遊技機では、前記演算処理手段は、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタを有し、
前記演算処理手段は、
前記第1のコマンドデータを生成する場合には、前記汎用レジスタの所定のレジスタ(例えば、Lレジスタ)に第1の値(例えば、「005H」)を設定して、前記生成処理を実行し、
前記第2のコマンドデータを生成する場合には、前記汎用レジスタの所定のレジスタに第2の値(例えば、「004H」)を設定して、前記生成処理を実行するようにしてもよい。
Further, in the sixth gaming machine of the present invention, the arithmetic processing means has a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means,
The arithmetic processing means is
When generating the first command data, set a first value (for example, "005H") in a predetermined register (for example, L register) of the general-purpose registers and execute the generation process;
When generating the second command data, the second value (for example, "004H") may be set in a predetermined register of the general-purpose registers, and the generation process may be executed.

また、上記第3の課題を解決するために、本発明では、以下のような構成の第7の遊技機を提供する。 Furthermore, in order to solve the third problem, the present invention provides a seventh gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記遊技動作に関するコマンドデータを送信するデータ送信手段(例えば、割込処理中のS904(通信データ送信処理))と、
前記コマンドデータを作成する通信データ生成手段(例えば、設定変更コマンド生成格納処理及び通信データ格納処理)と、
特典付与に係る内部当籤役が決定される期待値を調整するための設定値の変更処理及び設定値の確認処理を実行可能な設定変更確認手段(例えば、設定変更確認処理)と、
前記通信データ生成手段によるコマンドデータの生成動作、及び、前記設定変更確認手段による設定値の変更動作又は確認動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、前記設定値の変更処理又は設定値の確認処理の開始時において、開始時コマンドデータを生成する開始時コマンド生成手段(例えば、設定変更確認処理中のS43)と、
前記設定値の変更処理又は設定値の確認処理の終了時において、終了時コマンドデータを生成する終了時コマンド生成手段(例えば、設定変更確認処理中のS57)と、を有し、
前記開始時コマンド生成手段により実行される前記開始時コマンドデータの生成処理と、前記終了時コマンド生成手段により実行される前記終了時コマンドデータの生成処理とは、共有化されており、
前記演算処理手段は、前記演算処理手段による前記演算処理の実行時に複数種のデータがそれぞれ格納される複数の汎用レジスタを有し、
前記演算処理手段は、
前記コマンドデータの生成処理において、
前記コマンドデータを構成する複数種の通信パラメータのうち、使用される通信パラメータを、前記複数の汎用レジスタのうちの対応する汎用レジスタにセットし、
前記汎用レジスタにセットされた使用される通信パラメータを、前記第2記憶手段内の所定の格納領域(例えば、通信データ一時格納領域)に格納し、
前記複数種の通信パラメータのうち、使用されない通信パラメータがある場合には、前記コマンドデータの生成時に当該未使用の通信パラメータに対応付けられた汎用レジスタに格納されているデータを通信パラメータとして前記所定の格納領域に格納し、
通信パラメータに対応付けられた前記汎用レジスタに格納されたデータに基づいて、前記コマンドデータのサム値を生成する
ことを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
a data transmitting means for transmitting command data regarding the gaming operation (for example, S904 (communication data transmitting process) during interrupt processing);
communication data generation means for creating the command data (for example, setting change command generation and storage processing and communication data storage processing);
A setting change confirmation means (for example, a setting change confirmation process) capable of executing a setting value change process and a setting value confirmation process for adjusting the expected value for determining the internal winning combination related to awarding the benefit;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the command data generation operation by the communication data generation means and the setting value changing operation or confirmation operation by the setting change confirmation means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means includes a start command generation means (for example, S43 during the setting change confirmation process) that generates start command data at the time of starting the setting value change process or the setting value confirmation process;
Completion command generation means (for example, S57 during the setting change confirmation process) for generating termination command data at the end of the setting value change process or the setting value confirmation process;
The start time command data generation process executed by the start time command generation means and the end time command data generation process executed by the end time command generation means are shared,
The arithmetic processing means has a plurality of general-purpose registers each storing a plurality of types of data when the arithmetic processing is executed by the arithmetic processing means,
The arithmetic processing means is
In the command data generation process,
setting a communication parameter to be used among a plurality of types of communication parameters constituting the command data in a corresponding general-purpose register among the plurality of general-purpose registers;
storing the communication parameters to be used set in the general-purpose register in a predetermined storage area (for example, a communication data temporary storage area) in the second storage means;
If there is an unused communication parameter among the plurality of types of communication parameters, data stored in a general-purpose register associated with the unused communication parameter is used as the communication parameter when the command data is generated. Store it in the storage area of
A gaming machine, wherein a sum value of the command data is generated based on data stored in the general-purpose register associated with a communication parameter.

また、前記本発明の第7の遊技機において、前記コマンドデータの生成処理では、前記汎用レジスタのアキュームレータに格納された値に、通信パラメータに対応付けられた前記汎用レジスタに格納された値を加算することにより、前記コマンドデータのサム値を生成し、該生成したサム値を前記所定の格納領域に格納するようにしてもよい。 In the seventh gaming machine of the present invention, in the command data generation process, the value stored in the general-purpose register associated with the communication parameter is added to the value stored in the accumulator of the general-purpose register. By doing so, a sum value of the command data may be generated, and the generated sum value may be stored in the predetermined storage area.

上記構成の本発明の第6及び第7の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the sixth and seventh gaming machines of the present invention having the above configuration, the capacity of processing programs, tables, etc. managed by the main control circuit is reduced to increase the free capacity of the ROM of the main control circuit, and the increased capacity is It is possible to enhance the gameplay by utilizing the free space of the ROM.

[第8及び第9の遊技機]
従来、上述した構成の遊技機において、遊技制御基板(主制御回路)から演出制御基板(副制御回路)にコマンドを送信する遊技機が知られている(例えば、特開2002-360766号公報参照)。
[Eighth and Ninth Gaming Machines]
Conventionally, among gaming machines having the above-mentioned configuration, there has been known a gaming machine in which a command is transmitted from a gaming control board (main control circuit) to an effect control board (sub-control circuit) (for example, see Japanese Patent Laid-Open No. 2002-360766). ).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been squeezed due to the increasing complexity of gaming, and there is a need to reduce the capacity of processing programs, tables, etc. managed by the main control circuit.

本発明は、上記第4の課題を解決するためになされたものであり、本発明の第4の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned fourth problem, and the fourth object of the present invention is to reduce the capacity of processing programs, tables, etc. managed by the main control circuit. To provide a game machine capable of increasing the free capacity of a ROM and improving gaming performance by using the free space of the ROM corresponding to the increased capacity.

上記第4の課題を解決するために、本発明では、以下のような構成の第8の遊技機を提供する。 In order to solve the fourth problem, the present invention provides an eighth gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、
遊技動作に関する通信データを送信するデータ送信手段(例えば、割込処理中のS904(通信データ送信処理))と、
前記通信データを作成して、該生成した通信データを前記第2記憶手段内の所定のアドレス範囲に設けられた通信データ格納領域に格納する通信データ生成格納手段(例えば、通信データ格納処理及び通信データポインタ更新処理)と、を備え、
前記通信データ生成格納手段は、
前記所定のアドレス範囲の先頭アドレスの格納領域から最後尾アドレスの格納領域に向かって順次、前記通信データを前記通信データ格納領域に格納する際に、更新命令、上限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令(例えば、「ICPLD」命令)を実行することにより、前記通信データ格納領域内のアドレス指定に関するパラメータである通信データポインタの現在の値と、前記最後尾アドレスに対応する前記通信データポインタの上限値とを比較するとともに、現在の前記通信データポインタが前記上限値未満であれば、前記通信データポインタを加算更新し、現在の前記通信データポインタが前記上限値以上であれば、前記通信データポインタを前記先頭アドレスに対応する前記通信データポインタの下限値に変更する
ことを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
a data transmission means for transmitting communication data related to gaming operations (for example, S904 (communication data transmission processing) during interrupt processing);
Communication data generation and storage means (for example, communication data storage processing and communication data pointer update processing);
The communication data generation and storage means includes:
When storing the communication data in the communication data storage area sequentially from the storage area of the first address in the predetermined address range to the storage area of the last address, an update instruction, an upper limit judgment instruction, and a judgment branch instruction are executed at once. By executing a predetermined update instruction (for example, "ICPLD" instruction) that can be executed with one instruction, the current value of the communication data pointer, which is a parameter related to addressing in the communication data storage area, and the last address and the upper limit value of the communication data pointer corresponding to the upper limit value, and if the current communication data pointer is less than the upper limit value, the communication data pointer is added and updated so that the current communication data pointer becomes the upper limit value. If the above is the case, the gaming machine is characterized in that the communication data pointer is changed to a lower limit value of the communication data pointer corresponding to the start address.

また、前記本発明の第8の遊技機では、前記通信データ生成格納手段は、前記通信データポインタを前記先頭アドレスに対応する前記通信データポインタの下限値に変更した場合に、前記通信データ格納領域に格納された前記通信データを無効にするようにしてもよい。 Further, in the eighth gaming machine of the present invention, the communication data generation and storage means is configured to generate a data in the communication data storage area when the communication data pointer is changed to a lower limit value of the communication data pointer corresponding to the start address. The communication data stored in the communication data may be invalidated.

また、上記第4の課題を解決するために、本発明では、以下のような構成の第9の遊技機を提供する。 Furthermore, in order to solve the fourth problem, the present invention provides a ninth gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
遊技動作の進行に関連する所定のデータの値の計数処理(例えば、メダル払出枚数チェック処理)において、
前記所定のデータの値を更新する際に、更新命令、下限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令(例えば、「DCPLD」命令)を実行することにより、現在の前記所定のデータの値と前記所定のデータの値の下限値とを比較するとともに、現在の前記所定のデータの値が前記所定のデータの値の下限値より大きければ、前記所定のデータの値を減算更新し、現在の前記所定のデータの値が前記所定のデータの値の下限値以下であれば、前記所定のデータの値を前記下限値に保持する
ことを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
In the process of counting the value of predetermined data related to the progress of gaming operations (for example, the process of checking the number of medals paid out),
When updating the value of the predetermined data, the current value is The value of the predetermined data is compared with the lower limit value of the predetermined data value, and if the current value of the predetermined data is larger than the lower limit value of the predetermined data value, the value of the predetermined data is determined. , and if the current value of the predetermined data is equal to or less than the lower limit of the value of the predetermined data, the value of the predetermined data is held at the lower limit.

また、前記本発明の第9の遊技機では、前記所定のデータが、前記遊技媒体の払出数であるようにしてもよい。 Further, in the ninth gaming machine of the present invention, the predetermined data may be the number of payouts of the gaming medium.

上記構成の本発明の第8及び第9の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the eighth and ninth gaming machines of the present invention having the above configurations, the capacity of processing programs, tables, etc. managed by the main control circuit is reduced to free up free space in the ROM (first storage means) of the main control circuit. It is possible to increase the playability by using the increased capacity of the ROM free space.

[第10の遊技機]
従来、上述した構成の遊技機において、ソフトウエアによるタイマー減算処理で制御される遊技機が知られている(例えば、特開2004-041261号公報参照)。
[10th gaming machine]
Conventionally, among gaming machines having the above-mentioned configuration, gaming machines that are controlled by software-based timer subtraction processing are known (for example, see Japanese Patent Laid-Open No. 2004-041261).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been strained due to the increasing complexity of gaming, and there is a need to reduce the capacity of processing programs, tables, etc. managed by the main control circuit.

本発明は、上記第5の課題を解決するためになされたものであり、本発明の第5の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned fifth problem, and the fifth object of the present invention is to reduce the capacity of processing programs, tables, etc. managed by the main control circuit. To provide a game machine capable of increasing the free capacity of a ROM and improving gaming performance by using the free space of the ROM corresponding to the increased capacity.

上記第5の課題を解決するために、本発明では、以下のような構成の第10の遊技機を提供する。 In order to solve the fifth problem, the present invention provides a tenth gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
ソフトタイマーのタイマー値の計数処理(例えば、タイマー更新処理)において、
更新命令、下限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令(例えば、「DCPWLD」命令)を実行することにより、現在の前記ソフトタイマーのタイマー値と前記タイマー値の下限値とを比較するとともに、現在の前記ソフトタイマーのタイマー値が前記下限値より大きければ、前記ソフトタイマーのタイマー値を減算更新し、現在の前記ソフトタイマーのタイマー値が前記下限値以下であれば、前記ソフトタイマーのタイマー値を前記下限値に保持する
ことを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
In the counting process of the timer value of the soft timer (for example, timer update process),
The current timer value of the soft timer and the lower limit of the timer value can be determined by executing a predetermined update instruction (for example, "DCPWLD" instruction) that can execute an update instruction, a lower limit judgment instruction, and a decision branch instruction in one instruction. If the current timer value of the soft timer is greater than the lower limit value, the timer value of the soft timer is subtracted and updated, and if the current timer value of the soft timer is less than or equal to the lower limit value. , a game machine characterized in that a timer value of the soft timer is maintained at the lower limit value.

前記本発明の第10の遊技機では、前記ソフトタイマーが、2バイトのソフトタイマーであるようにしてもよい。 In the tenth gaming machine of the present invention, the soft timer may be a 2-byte soft timer.

また、前記本発明の第10の遊技機では、前記演算処理手段は、一定の周期で処理を行う定周期処理手段(例えば、1.1172msec周期で繰り返し実行される割込処理)を有し、
前記ソフトタイマーによる前記タイマー値の計数処理は、前記定周期処理手段により実行され、
前記定周期処理手段が処理を行う周期と前記タイマー値とに基づいて、前記ソフトタイマーの経過時間が決定されるようにしてもよい。
Further, in the tenth gaming machine of the present invention, the arithmetic processing means has a fixed periodic processing means that performs processing at a constant period (for example, an interrupt process that is repeatedly executed at a period of 1.1172 msec),
The counting process of the timer value by the soft timer is executed by the fixed period processing means,
The elapsed time of the soft timer may be determined based on the timer value and a period in which the fixed period processing means performs the process.

さらに、前記本発明の第10の遊技機では、前記定周期処理手段による処理は、前記演算処理手段に内蔵されたタイマー機能(例えば、タイマー回路113)が発生する割込信号に基づいて実行されるようにしてもよい。 Further, in the tenth gaming machine of the present invention, the processing by the fixed periodic processing means is executed based on an interrupt signal generated by a timer function (for example, timer circuit 113) built in the arithmetic processing means. You may also do so.

上記構成の本発明の第10の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することができる。 According to the tenth gaming machine of the present invention having the above configuration, the capacity of processing programs, tables, etc. managed by the main control circuit is reduced to increase the free capacity of the ROM (first storage means) of the main control circuit, and It is possible to provide a gaming machine that can enhance gaming performance by utilizing the free space of the ROM corresponding to the increased capacity.

[第11及び第12の遊技機]
従来、上述した構成の遊技機において、主制御回路の制御により内部抽籤結果を7セグメントLEDで表示する遊技機が知られている(例えば、特開2008-237337号公報参照)。
[Eleventh and twelfth gaming machines]
Conventionally, among gaming machines having the above-mentioned configuration, there has been known a gaming machine that displays an internal lottery result on a 7-segment LED under the control of a main control circuit (see, for example, Japanese Patent Laid-Open No. 2008-237337).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been strained due to the increasing complexity of gaming, and there is a need to reduce the capacity of processing programs, tables, etc. managed by the main control circuit.

本発明は、上記第6の課題を解決するためになされたものであり、本発明の第6の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned sixth problem, and the sixth object of the present invention is to reduce the capacity of processing programs, tables, etc. managed by the main control circuit. To provide a game machine capable of increasing the free capacity of a ROM and improving gaming performance by using the free space of the ROM corresponding to the increased capacity.

上記第6の課題を解決するために、本発明では、以下のような構成の第11の遊技機を提供する。 In order to solve the above sixth problem, the present invention provides an eleventh gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
遊技に関する特定の情報を報知する複数の7セグLEDと、前記複数の7セグLEDを駆動する7セグLED駆動手段(例えば、7セグLED駆動処理)と、
前記7セグLED駆動手段による前記複数の7セグLEDの駆動動作の制御を行うLED駆動制御手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記LED駆動制御手段は、前記複数の7セグLEDに対してダイナミック駆動制御を行い、所定の読み出し命令(例えば、「LDW」命令)を実行して、前記複数の7セグLEDに対してコモン選択データ及びカソードデータを同時に出力する
ことを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
A plurality of 7-segment LEDs that notify specific information regarding the game, 7-segment LED driving means (for example, 7-segment LED driving processing) that drives the plurality of 7-segment LEDs,
LED drive control means for controlling the driving operation of the plurality of 7-segment LEDs by the 7-segment LED drive means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The LED drive control means performs dynamic drive control on the plurality of 7-segment LEDs, executes a predetermined read command (for example, "LDW" command), and performs common selection on the plurality of 7-segment LEDs. A gaming machine characterized by outputting data and cathode data simultaneously.

また、前記本発明の第11の遊技機では、前記演算処理手段は、一定の周期で処理を行う定周期処理手段(例えば、1.1172msec周期で繰り返し実行される割込処理)を有し、
前記定周期処理手段は、前記定周期処理手段による処理の実行回数をカウントし、前記カウントされた値が偶数である場合に、前記LED駆動制御手段による制御処理が実行されるようにしてもよい。
Further, in the eleventh gaming machine of the present invention, the arithmetic processing means has a fixed period processing means (for example, an interrupt process repeatedly executed at a period of 1.1172 msec) that performs processing at a constant period,
The fixed-period processing means may count the number of times the processing is executed by the fixed-period processing means, and when the counted value is an even number, the control processing by the LED drive control means may be executed. .

また、上記第6の課題を解決するために、本発明では、以下のような構成の第12の遊技機を提供する。 Furthermore, in order to solve the above-mentioned sixth problem, the present invention provides a twelfth gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記複数の表示列の変動表示の停止操作に関する情報を報知する複数の7セグLEDを含む指示表示器(例えば、指示モニタ)と、
前記複数の7セグLEDを駆動する7セグLED駆動手段(例えば、7セグLED駆動処理)と、
前記7セグLED駆動手段による前記複数の7セグLEDの駆動動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記複数の7セグLEDに対してダイナミック駆動制御を行い、所定の読み出し命令(例えば、「LDW」命令)を実行して、前記複数の7セグLEDに対してコモン選択データ及びカソードデータを同時に出力する
ことを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
an instruction display device (e.g., an instruction monitor) including a plurality of 7-segment LEDs that notify information regarding an operation to stop the variable display of the plurality of display columns;
7-segment LED driving means (for example, 7-segment LED driving processing) for driving the plurality of 7-segment LEDs;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the driving operation of the plurality of 7-segment LEDs by the 7-segment LED driving means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
Perform dynamic drive control on the plurality of 7-segment LEDs, execute a predetermined read command (for example, "LDW" command), and simultaneously output common selection data and cathode data to the plurality of 7-segment LEDs. A gaming machine characterized by:

また、前記本発明の第12の遊技機では、前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、有し、
前記演算処理手段は、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記複数の表示列の変動表示の停止操作に関する情報を格納する停止操作指示情報格納領域(例えば、ナビデータ格納領域)のアドレスを指定するとともに、前記複数の表示列の変動表示の停止操作に関する情報を前記停止操作指示情報格納領域に格納するようにしてもよい。
Further, in the twelfth gaming machine of the present invention, the arithmetic processing means:
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
an extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and in which part of the address in the second storage means can be specified by the stored data;
The arithmetic processing means executes a predetermined read instruction (e.g., "LDQ" instruction) capable of specifying an address within the second storage means using the expansion register. Specifies the address of a stop operation instruction information storage area (for example, a navigation data storage area) located in Information regarding the stop operation may be stored in the stop operation instruction information storage area.

上記構成の本発明の第11及び第12の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the eleventh and twelfth gaming machines of the present invention having the above configurations, the capacity of processing programs, tables, etc. managed by the main control circuit is reduced, and the free space of the ROM (first storage means) of the main control circuit is saved. It is possible to increase the playability by using the increased capacity of the ROM free space.

[第13の遊技機]
従来、上述した構成の遊技機において、遊技制御基板(主制御基板)が、リールユニットを制御する遊技機が知られている(例えば、特開2012-034914号公報参照)。
[13th gaming machine]
Conventionally, in a gaming machine having the above-described configuration, a gaming machine in which a gaming control board (main control board) controls a reel unit is known (for example, see Japanese Patent Laid-Open No. 2012-034914).

ところで、リール(回胴)の回転制御において、リールの回転動作の安定感の欠如は、遊技者(特に熟練者)にとって不快感を与えることとなり、不快感から遊技の興趣が削がれる可能性がある。この場合、遊技店の不利益となるとともに、遊技機自体の販売にも影響を及ぼすおそれがある。 By the way, when controlling the rotation of the reels (spinning drum), a lack of stability in the rotational movement of the reels can cause discomfort to players (especially experienced players), and there is a possibility that the enjoyment of the game will be diminished due to the discomfort. There is. In this case, it may be disadvantageous to the gaming parlor and may also affect the sales of the gaming machine itself.

本発明は、上記第7の課題を解決するためになされたものであり、本発明の第7の目的は、リールの回転動作の安定感の欠如を抑制し、遊技者に不快感を与えないようにすることが可能な遊技機を提供することである。 The present invention has been made to solve the seventh problem, and the seventh object of the present invention is to suppress the lack of stability in the rotational movement of the reels, and to prevent players from feeling uncomfortable. The purpose of the present invention is to provide a gaming machine that can do the following.

上記第7の課題を解決するために、本発明では、以下のような構成の第13の遊技機を提供する。 In order to solve the seventh problem, the present invention provides a thirteenth gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、
前記第2記憶手段の所定の領域を初期化するための設定スイッチ(例えば、設定用鍵型スイッチ54)と、を備え、
前記演算処理手段は、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
電源復帰時に電断発生時の入力ポートの入力状態及び出力ポートの出力状態をセットするとともに、電断発生時に前記表示列が変動中であった場合には、前記第2記憶手段に格納された電断発生時の前記表示列の変動制御管理情報(例えば、リール制御管理情報)をクリアするとともに、前記表示列の変動制御管理情報に前記表示列の変動開始を指示する情報をセットする遊技復帰手段(例えば、遊技復帰処理)と、を有する
ことを特徴とする遊技機。
an insertion operation detection means (for example, BET switch 77) that detects an operation of inputting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
a setting switch (for example, setting key type switch 54) for initializing a predetermined area of the second storage means,
The arithmetic processing means is
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
When the power is restored, the input state of the input port and the output state of the output port at the time of the power outage are set, and if the display column is changing at the time of the power outage, the display column is stored in the second storage means. Returning to the game by clearing the fluctuation control management information (for example, reel control management information) of the display row when a power outage occurs, and setting information instructing the start of fluctuation of the display row in the fluctuation control management information of the display row. A gaming machine comprising: means (for example, a game return process).

また、前記本発明の第13の遊技機では、前記演算処理手段は、
前記設定スイッチがオフ状態である場合には、前記遊技復帰手段による処理を実行し、
前記設定スイッチがオン状態である場合には、前記遊技復帰手段による処理を実行することなく、前記第2記憶手段の所定の領域を初期化するようにしてもよい。
Further, in the thirteenth gaming machine of the present invention, the arithmetic processing means:
When the setting switch is in an off state, executing processing by the game return means,
When the setting switch is in the on state, a predetermined area of the second storage means may be initialized without executing the process by the game return means.

上記構成の本発明の第13の遊技機によれば、リールの回転動作(表示列の変動表示動作)の安定感の欠如を抑制し、遊技者に不快感を与えないようにすることができる。 According to the thirteenth gaming machine of the present invention having the above configuration, it is possible to suppress the lack of stability in the rotational movement of the reels (fluctuating display movement of the display rows), and to prevent the player from feeling uncomfortable. .

[第14の遊技機]
従来、上述した構成の遊技機において、設定変更スイッチを操作することにより、設定値(1~6)を表示可能な遊技機が知られている(例えば、特開2008-245704号公報及び特開2013-042870号公報参照)。
[14th gaming machine]
Conventionally, gaming machines with the above-mentioned configuration are known that can display setting values (1 to 6) by operating a setting change switch (for example, Japanese Patent Laid-Open No. 2008-245704 and Japanese Patent Laid-Open No. 2008-245704). (Refer to Publication No. 2013-042870).

ところで、従来、例えばボーナス遊技中、ART遊技中等の、遊技者に有利な遊技状態で遊技が行われている最中では、設定値の確認が行えない遊技機が主流である。このような遊技機では、「ゴト」と呼ばれる不正行為直後にボーナス遊技やART遊技が開始された場合、その不正行為を確認することができず、遊技店に不利益を与えてしまう可能性がある。 By the way, conventionally, most gaming machines are such that the set value cannot be checked while a game is being played in a gaming state advantageous to the player, such as during a bonus game or an ART game. In such gaming machines, if a bonus game or ART game is started immediately after a fraudulent act called "goto", the fraudulent act cannot be confirmed and there is a possibility that the gaming parlor may be disadvantaged. be.

本発明は、上記第8の課題を解決するためになされたものであり、本発明の第8の目的は、遊技者に有利な遊技状態で遊技が行われている最中であっても、設定値等の情報を確認することができ、ゴト等の不正行為を抑止することが可能な遊技機を提供することである。 The present invention has been made in order to solve the above-mentioned eighth problem, and the eighth object of the present invention is to solve the problem even when a game is being played in a gaming state that is advantageous to the player. To provide a game machine that can check information such as setting values and prevent fraudulent acts such as cheating.

上記第8の課題を解決するために、本発明では、以下のような構成の第14の遊技機を提供する。 In order to solve the eighth problem, the present invention provides a fourteenth gaming machine having the following configuration.

遊技機本体内部の所定の位置に配置された設定スイッチと、
遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、
遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
前記内部当籤役決定手段により決定された内部当籤役に基づいて、遊技者にとって有利な遊技状態を実行する有利遊技手段(例えば、後述のボーナスゲーム)と、
前記設定スイッチの操作に応じて、内部当籤役が決定される確率に係る設定値を変更又は確認可能な設定変更確認手段(例えば、メダル受付・スタートチェック処理中のS233)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
遊技が開始可能であるか否かを判定する遊技開始判定手段(例えば、メダル受付・スタートチェック処理)と、を備え、
前記設定変更確認手段は、電源投入時に前記設定スイッチの操作に応じて、内部当籤役が決定される確率に係る設定値を変更可能であり、
前記遊技開始判定手段により遊技が開始可能であると判定され且つ前記設定スイッチを操作された場合には、遊技状態に関係なく、内部当籤役が決定される確率に係る設定値を前記設定変更確認手段による処理により確認可能にする
ことを特徴とする遊技機。
A setting switch located at a predetermined position inside the gaming machine main body,
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
an advantageous gaming means (for example, a bonus game described below) that executes a gaming state advantageous to the player based on the internal winning combination determined by the internal winning combination determining means;
a setting change confirmation means (for example, S233 during the medal reception/start check process) capable of changing or confirming a setting value related to the probability that an internal winning combination is determined according to the operation of the setting switch;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
A game start determination means (for example, medal reception/start check processing) for determining whether or not the game can be started;
The setting change confirmation means is capable of changing a setting value related to the probability that an internal winning combination is determined according to the operation of the setting switch when the power is turned on;
When the game start determining means determines that the game can be started and the setting switch is operated, the setting change confirmation is performed to change the setting value related to the probability that an internal winning combination will be determined, regardless of the gaming state. A gaming machine characterized in that confirmation is possible through processing by a means.

また、前記本発明の第14の遊技機では、前記設定変更確認手段は、前記設定スイッチが操作された状態で遊技機に電源投入された場合には、前記第2記憶手段の所定の記憶領域を初期化するとともに、前記設定値を変更し、該変更した前記設定値を前記第2記憶手段に格納するようにしてもよい。 Further, in the fourteenth gaming machine of the present invention, the setting change confirmation means is configured to select a predetermined storage area of the second storage means when the gaming machine is powered on with the setting switch operated. may be initialized, the setting value may be changed, and the changed setting value may be stored in the second storage means.

上記構成の本発明の第14の遊技機によれば、例えばボーナス遊技中、ART遊技中等の、遊技者に有利な遊技状態で遊技が行われている最中であっても、設定値等の情報を確認することができ、ゴト等の不正行為を抑止することができる。 According to the fourteenth gaming machine of the present invention having the above configuration, even when a game is being played in a gaming state advantageous to the player, such as during a bonus game or an ART game, the setting value etc. Information can be confirmed, and fraudulent acts such as fraud can be deterred.

[第15及び第16の遊技機]
従来、上述した構成の遊技機において、メダルの投入枚数を表示するための表示装置を備えた遊技機が知られている(例えば、特開1999-178983号公報参照)。
[15th and 16th gaming machines]
Conventionally, among gaming machines having the above-mentioned configuration, gaming machines equipped with a display device for displaying the number of inserted medals are known (for example, see Japanese Patent Laid-Open No. 1999-178983).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been strained due to the increasing complexity of gaming, and there is a need to reduce the capacity of processing programs, tables, etc. managed by the main control circuit.

本発明は、上記第9の課題を解決するためになされたものであり、本発明の第9の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned ninth problem, and the ninth object of the present invention is to reduce the capacity of processing programs, tables, etc. managed by the main control circuit. To provide a game machine capable of increasing the free capacity of a ROM and improving gaming performance by using the free space of the ROM corresponding to the increased capacity.

上記第9の課題を解決するために、本発明では、以下のような構成の第15の遊技機を提供する。 In order to solve the ninth problem, the present invention provides a fifteenth gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記遊技媒体の受付状態(例えば、メダルセンサ入力状態)を検出する遊技媒体検出手段(例えば、メダルセンサ)と、
前記遊技媒体検出手段により検出されている現在の前記遊技媒体の受付状態の変化態様が正常であるか否かを、前回処理で検出された前記遊技媒体の受付状態に基づいて、演算処理により判別する遊技媒体受付状態判別手段(例えば、メダル投入チェック処理中のS255~S258)と、を備える
遊技機。
an insertion operation detection means (for example, BET switch 77) that detects an operation of inputting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
a game medium detection means (for example, a medal sensor) that detects a reception state of the game medium (for example, a medal sensor input state);
Determining whether or not a change in the current acceptance state of the game medium detected by the game medium detection means is normal, based on the acceptance status of the game medium detected in the previous process, by arithmetic processing. A game machine, comprising: a game medium reception state determining means (for example, S255 to S258 during medal insertion check processing).

前記本発明の第15の遊技機では、前記遊技媒体受付状態判別手段は、前回処理で検出された前記遊技媒体の受付状態に基づいて今回処理で検出され得る前記遊技媒体の受付状態の正常値を論理演算で算出し、前記正常値と、現在の前記遊技媒体の受付状態とを比較して、前記遊技媒体の受付状態の変化態様が正常であるか否かを判別するようにしてもよい。 In the fifteenth gaming machine of the present invention, the game medium reception state determining means determines a normal value of the game medium reception state that can be detected in the current process based on the game medium reception state detected in the previous process. may be calculated by a logical operation, and the normal value may be compared with the current reception state of the game medium to determine whether the change mode of the reception state of the game medium is normal. .

また、前記本発明の第15の遊技機では、前記遊技媒体受付状態判別手段は、1バイトの情報内の2ビットにより、前記遊技媒体の受付状態の変化態様が正常である否かを判別するようにしてもよい。 Further, in the fifteenth gaming machine of the present invention, the game medium reception state determining means determines whether the change state of the game medium reception state is normal or not based on 2 bits in 1 byte of information. You can do it like this.

上記第9の課題を解決するために、本発明では、以下のような構成の第16の遊技機を提供する。 In order to solve the ninth problem, the present invention provides a sixteenth gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記遊技媒体の投入数を示す情報を、前記遊技媒体の投入数に対応する表示態様で報知する表示手段(例えば、第1LED~第3LED)と、
前記表示手段による報知動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101、メダル投入処理)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記遊技媒体の投入数を示す情報を前記遊技媒体の投入数に対応する表示態様で報知するための点灯制御データを、前記遊技媒体の投入数に基づいて論理演算処理により生成する
ことを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
Display means (for example, first to third LEDs) for notifying information indicating the number of game media inserted in a display mode corresponding to the number of game media inserted;
arithmetic processing means (for example, main CPU 101, medal insertion processing) that performs arithmetic processing for controlling the notification operation by the display means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
Lighting control data for notifying information indicating the number of game media inserted in a display mode corresponding to the number of game media inserted is generated by logical operation processing based on the number of game media inserted. A gaming machine.

また、前記本発明の第16の遊技機において、前記論理演算処理では、前記遊技媒体の点灯制御データは、1バイト内の情報の3ビットのデータから生成されるようにしてもよい。 Furthermore, in the sixteenth gaming machine of the present invention, in the logical operation process, the lighting control data for the gaming medium may be generated from 3-bit data of information in one byte.

上記構成の本発明の第15及び第16の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the fifteenth and sixteenth gaming machines of the present invention having the above configuration, the capacity of processing programs, tables, etc. managed by the main control circuit is reduced to increase the free capacity of the ROM of the main control circuit, and the increased capacity is It is possible to enhance the gameplay by utilizing the free space of the ROM.

[第17及び第18の遊技機]
従来、上述した構成の遊技機において、メイン基板(主制御基板)とサブ基板(副制御基板)とが通信により接続され、メイン基板からサブ基板へコマンドが送信される遊技機が知られている(例えば、特許第5725590号公報参照)。
[17th and 18th gaming machines]
Conventionally, gaming machines having the above-described configuration are known in which a main board (main control board) and a sub-board (sub-control board) are connected through communication, and commands are sent from the main board to the sub-board. (For example, see Japanese Patent No. 5725590).

ところで、従来、遊技に係る制御を行う主制御基板と演出に係る制御を行う副制御基板との間における通信は、主制御基板から副制御基板への一方向通信であり、また、電源投入時における主制御基板の起動時間と副制御基板のそれとの間には大きな隔たりがある。それゆえ、電源投入時における主制御基板及び副制御基板間の通信接続が不安定になるおそれがある。 By the way, conventionally, communication between the main control board that controls games and the sub-control board that controls effects is one-way communication from the main control board to the sub-control board, and when the power is turned on, There is a large difference between the start-up time of the main control board and that of the sub-control board. Therefore, there is a possibility that the communication connection between the main control board and the sub control board becomes unstable when the power is turned on.

本発明は、上記第10の課題を解決するためになされたものであり、本発明の第10の目的は、電源投入時における主制御基板(主制御手段)及び副制御基板(副制御手段)間の通信を安定動作させることが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned tenth problem, and the tenth object of the present invention is to provide a main control board (main control means) and a sub-control board (sub-control means) when power is turned on. It is an object of the present invention to provide a gaming machine capable of stably operating communication between players.

上記第10の課題を解決するために、本発明では、以下のような構成の第17の遊技機を提供する。 In order to solve the tenth problem, the present invention provides a seventeenth gaming machine having the following configuration.

遊技動作に関する通信データを送信する主制御手段(例えば、主制御回路90)を備え、
前記主制御手段は、
前記主制御手段による制御処理中に、所定周期で割込処理を実行し、割込処理実行時に、遊技動作に関する通信データが無い場合には、無操作コマンドを送信する割込処理実行手段(例えば、割込処理)と、
電源復帰時に所定の電源復帰処理を実行する電源復帰処理実行手段(例えば、電源投入時処理)と、を有し、
前記電源復帰処理実行手段は、前記電源復帰処理開始後、前記割込処理実行手段による前記割込処理の実行が可能になるまで待機する処理(例えば、電源投入時処理中のS7及びS8)を行い、
前記割込処理実行手段は、前記電源復帰処理実行手段による前記待機の終了時に、前記割込処理を実行して前記無操作コマンドを前記副制御手段に送信する
ことを特徴とする遊技機。
A main control means (for example, a main control circuit 90) for transmitting communication data related to gaming operations,
The main control means is
During the control processing by the main control means, an interrupt processing is executed at a predetermined period, and when there is no communication data related to the gaming operation at the time of execution of the interrupt processing, an interrupt processing execution means (e.g. , interrupt processing) and
a power recovery process execution means (for example, power-on process) that executes a predetermined power recovery process when the power is restored;
The power restoration processing execution means performs a process of waiting after the power restoration processing is started until the interruption processing execution means can execute the interrupt processing (for example, S7 and S8 during power-on processing). conduct,
The gaming machine characterized in that the interrupt processing execution means executes the interruption processing and transmits the no-operation command to the sub-control means when the standby by the power recovery processing execution means ends.

また、前記本発明の第17の遊技機では、前記主制御手段は、
前記所定周期を計測するタイマー回路(例えば、タイマー回路113)と、
前記タイマー回路のタイムアウト信号に基づいて前記割込処理を実行させるための割込信号を発生させる割込回路(例えば、割込みコントローラ112)と、を有し、
前記電源復帰処理実行手段は、
前記所定周期で前記タイムアウト信号を発生させるための初期設定を前記タイマー回路に設定した後、前記割込処理実行手段による前記割込処理の実行が可能になるまで待機する処理を行い、
前記待機の終了を、前記タイマー回路の前記タイムアウト信号の発生の有無に基づいて判断するようにしてもよい。
Further, in the seventeenth gaming machine of the present invention, the main control means:
a timer circuit (for example, timer circuit 113) that measures the predetermined period;
an interrupt circuit (for example, an interrupt controller 112) that generates an interrupt signal for executing the interrupt process based on a timeout signal of the timer circuit;
The power recovery processing execution means includes:
After setting an initial setting in the timer circuit for generating the timeout signal at the predetermined period, performing a process of waiting until the interrupt processing execution means can execute the interrupt processing;
The end of the standby may be determined based on whether or not the timeout signal of the timer circuit is generated.

また、上記第10の課題を解決するために、本発明では、以下のような構成の第18の遊技機を提供する。 Furthermore, in order to solve the tenth problem described above, the present invention provides an eighteenth gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
遊技動作に関するコマンドデータを作成する通信データ生成手段(例えば、設定変更コマンド生成格納処理及び通信データ格納処理)と、
前記演算処理手段による制御処理中に、所定周期で割込処理を実行し、割込処理実行時に、遊技動作に関するコマンドデータが無い場合には、無操作コマンドを送信する割込処理実行手段(例えば、割込処理)と、
電源復帰時に所定の電源復帰処理を実行する電源復帰処理実行手段(例えば、電源投入時処理)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記電源復帰処理実行手段は、前記電源復帰処理開始後、前記割込処理実行手段による前記割込処理の実行が可能になるまで待機する処理(例えば、電源投入時処理中のS7及びS8)を行い、
前記割込処理実行手段は、前記電源復帰処理実行手段による前記待機の終了時に、前記割込処理を実行して前記無操作コマンドを送信し、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時に複数種のデータがそれぞれ格納される複数の汎用レジスタを有し、
前記コマンドデータは、コマンド種別と複数の通信パラメータとサム値とにより構成され、
複数の前記通信パラメータは、それぞれ複数の前記汎用レジスタに割り当てられ、
前記通信データ生成手段は、
前記コマンドデータの前記コマンド種別に応じて、前記通信パラメータに割り当てられた前記汎用レジスタに通信パラメータをセットした後、前記汎用レジスタにセットされた通信パラメータを、前記第2記憶手段内の所定の格納領域(例えば、通信データ一時格納領域)に格納し、
前記複数の通信パラメータのうち、前記コマンドデータの前記コマンド種別に基づいて使用されない通信パラメータがある場合にも、当該未使用の通信パラメータに対応付けられた汎用レジスタに格納されているデータを通信パラメータとして前記所定の格納領域に格納し、
前記コマンド種別と、通信パラメータに割り当てられた前記汎用レジスタに格納されているデータとに基づいて、前記コマンドデータのサム値を生成する
ことを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
communication data generation means (for example, setting change command generation and storage processing and communication data storage processing) that creates command data related to gaming operations;
During the control processing by the arithmetic processing means, an interrupt processing is executed at a predetermined period, and when there is no command data related to a gaming operation at the time of execution of the interrupt processing, an interrupt processing execution means (e.g. , interrupt processing) and
a power recovery process execution means (for example, power-on process) that executes a predetermined power recovery process when the power is restored;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The power restoration processing execution means performs a process of waiting after the power restoration processing is started until the interruption processing execution means can execute the interrupt processing (for example, S7 and S8 during power-on processing). conduct,
The interrupt processing execution means executes the interrupt processing and transmits the no-operation command when the standby by the power recovery processing execution means ends;
The arithmetic processing means is
a plurality of general-purpose registers each storing a plurality of types of data when the arithmetic processing is executed by the arithmetic processing means;
The command data includes a command type, a plurality of communication parameters, and a sum value,
The plurality of communication parameters are respectively assigned to the plurality of general-purpose registers,
The communication data generation means includes:
After setting a communication parameter in the general-purpose register assigned to the communication parameter according to the command type of the command data, the communication parameter set in the general-purpose register is stored in a predetermined storage in the second storage means. storage area (for example, communication data temporary storage area),
Among the plurality of communication parameters, even if there is a communication parameter that is not used based on the command type of the command data, the data stored in the general-purpose register associated with the unused communication parameter is used as the communication parameter. stored in the predetermined storage area as
A gaming machine, wherein a sum value of the command data is generated based on the command type and data stored in the general-purpose register assigned to a communication parameter.

また、前記本発明の第18の遊技機では、電源電圧の状態を監視する電源監視手段(例えば、電源監視ポート)を備え、
前記演算処理手段は、
前記電源電圧の状態が安定していない場合には、前記電源電圧の状態が安定するまで待機し、
前記電源電圧の状態が安定していることを条件に、前記演算処理手段のタイマー回路、シリアル通信回路及び乱数回路を初期化した後、前記第2記憶手段の所定の領域を使用して前記第2記憶手段が正常であるか否かを確認し、
前記第2記憶手段が正常であることを条件に、前記無操作コマンドを送信するようにしてもよい。
Further, the eighteenth game machine of the present invention includes a power supply monitoring means (for example, a power supply monitoring port) for monitoring the state of the power supply voltage,
The arithmetic processing means is
If the state of the power supply voltage is not stable, wait until the state of the power supply voltage becomes stable;
On the condition that the state of the power supply voltage is stable, after initializing the timer circuit, serial communication circuit, and random number circuit of the arithmetic processing means, the data is stored using a predetermined area of the second storage means. 2 Check whether the storage means is normal or not.
The no-operation command may be transmitted on condition that the second storage means is normal.

上記構成の本発明の第17及び第18の遊技機によれば、電源投入時における主制御基板及び副制御基板間の通信を安定動作させることができる。 According to the seventeenth and eighteenth game machines of the present invention having the above configurations, it is possible to stably operate the communication between the main control board and the sub control board when the power is turned on.

[第19及び第20の遊技機]
従来、上述した構成の遊技機において、抽籤結果に基づいて、例えば、リールの入賞図柄の引き込み制御と呼ばれる制御や、リールの入賞図柄の蹴飛ばし制御と呼ばれる制御を実行する遊技機が知られている(例えば、特開2002-219213号公報参照)。
[19th and 20th gaming machines]
Conventionally, gaming machines having the above-mentioned configuration are known that execute, for example, a control called pulling in winning symbols on the reels or a control called kicking control of winning symbols on the reels based on lottery results. (For example, see Japanese Patent Application Publication No. 2002-219213).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性が複雑になるとともに、成立役(入賞役)の図柄組合せパターンが増大したため、主制御回路のRAM容量が圧迫されており、主制御回路で実行する処理の効率化を図り、主制御回路の限られたRAM容量を有効活用可能な技術の開発が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, gaming has become more complex and the number of symbol combinations for winning combinations has increased, putting pressure on the RAM capacity of the main control circuit. There is a need to develop a technology that can effectively utilize the limited RAM capacity of the main control circuit.

本発明は、上記第11の課題を解決するためになされたものであり、本発明の第11の目的は、主制御回路で実行する処理の効率化を図り、主制御回路のRAM容量を有効活用することが可能な遊技機を提供することである。 The present invention has been made in order to solve the above-mentioned eleventh problem, and the eleventh object of the present invention is to improve the efficiency of processing executed by the main control circuit and to make effective use of the RAM capacity of the main control circuit. The objective is to provide a gaming machine that can be used effectively.

上記第11の課題を解決するために、本発明では、以下のような構成の第19の遊技機を提供する。 In order to solve the eleventh problem, the present invention provides a nineteenth gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
予め定められた確率で、内部当籤役に関するフラグステータス情報(例えば、当り要求フラグステータス)を決定する内部抽籤手段(例えば、内部抽籤処理)と、
前記内部抽籤手段により取得された前記フラグステータス情報から内部当籤役を生成する内部当籤役生成手段(例えば、図柄設定処理中のS321)と、
前記内部当籤役と、それに対応するフラグデータと、前記第2記憶手段内の前記フラグデータの格納先を指定する格納先データとの対応関係を規定し且つ前記第1記憶手段に記憶されたフラグデータテーブル(例えば、当り要求フラグテーブル)を前記第2記憶手段内に展開するフラグテーブル展開手段(例えば、図柄設定処理中のS324)と、
前記第2記憶手段内に配置され且つ前記フラグデータを格納するフラグデータ格納領域(例えば、当り要求フラグ格納領域)のアドレスを指定するフラグ格納領域指定手段(例えば、図柄設定処理中のS329)と、
前記内部当籤役生成手段により生成された前記内部当籤役に対応する前記フラグデータを、対応する前記格納先データに基づいて、前記フラグテーブルから前記フラグデータ格納領域内に転送して格納するフラグデータ格納手段(例えば、図柄設定処理中のS330)と、を有する
ことを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
internal lottery means (for example, internal lottery processing) that determines flag status information (for example, win request flag status) regarding internal winning combinations with a predetermined probability;
internal winning combination generation means (for example, S321 during symbol setting processing) that generates an internal winning combination from the flag status information acquired by the internal lottery means;
A flag that defines a correspondence relationship between the internal winning combination, flag data corresponding thereto, and storage location data that specifies a storage location of the flag data in the second storage device, and that is stored in the first storage device. a flag table development means (for example, S324 during symbol setting processing) that develops a data table (for example, a hit request flag table) in the second storage means;
flag storage area designating means (for example, S329 during symbol setting processing) for specifying an address of a flag data storage area (for example, a hit request flag storage area) located in the second storage means and storing the flag data; ,
Flag data for transferring and storing the flag data corresponding to the internal winning combination generated by the internal winning combination generation means from the flag table into the flag data storage area based on the corresponding storage destination data. A gaming machine comprising: a storage means (for example, S330 during symbol setting processing).

また、前記本発明の第19の遊技機では、前記演算処理手段は、前記フラグデータテーブルの前記格納先データを示すオンビット情報を算出して、転送対象となる前記オンビット情報に設定されている前記フラグデータを前記フラグデータ格納領域に転送するようにしてもよい。 Further, in the nineteenth gaming machine of the present invention, the arithmetic processing means calculates on-bit information indicating the storage destination data of the flag data table, and sets the on-bit information to be transferred. The flag data stored therein may be transferred to the flag data storage area.

また、上記第11の課題を解決するために、本発明では、以下のような構成の第20の遊技機を提供する。 Moreover, in order to solve the above-mentioned eleventh problem, the present invention provides a twentieth gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、
予め定められた確率で、内部当籤役に関するフラグステータス情報(例えば、当り要求フラグステータス)を決定する内部抽籤手段(例えば、内部抽籤処理)と、
前記内部抽籤手段により取得された前記フラグステータス情報から内部当籤役を生成する内部当籤役生成手段(例えば、図柄設定処理中のS321)と、
前記内部当籤役と、それに対応する当籤フラグデータと、前記第2記憶手段内の前記当籤フラグデータの格納先を指定する格納先データとの対応関係を規定した当籤フラグデータテーブル(例えば、当り要求フラグテーブル)を前記第2記憶手段内に展開する当籤フラグテーブル展開手段(例えば、図柄設定処理中のS324)と、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記当籤フラグデータを格納する当籤フラグデータ格納領域(例えば、当り要求フラグ格納領域)のアドレスを指定する当籤フラグ格納領域指定手段(例えば、図柄設定処理中のS329)と、
前記内部当籤役生成手段により生成された前記内部当籤役に対応する前記当籤フラグデータを、対応する前記格納先データに基づいて、前記当籤フラグテーブルから前記当籤フラグデータ格納領域内に転送して格納する当籤フラグデータ格納手段(例えば、図柄設定処理中のS330)と、
前記内部抽籤手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、前記停止制御手段により前記複数の表示列の変動表示が停止された場合に、前記複数の表示列に跨って設定された判定ライン上に、前記内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定する入賞役決定手段(例えば、入賞検索処理)と、
前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域(例えば、入賞作動フラグ格納領域)のアドレスを指定する入賞フラグ格納領域指定手段(例えば、図柄コード取得処理中のS648)と、
前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する図柄コードデータを格納する図柄コード格納領域のアドレスを指定する図柄コード格納領域設定手段(例えば、図柄コード取得処理中のS650)と、を有する
ことを特徴とする遊技機。
an insertion operation detection means (for example, BET switch 77) that detects an operation of inputting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
An extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and the stored data can specify a part of the address in the first storage means or the second storage means. )and,
internal lottery means (for example, internal lottery processing) that determines flag status information (for example, winning request flag status) regarding internal winning combinations with a predetermined probability;
internal winning combination generating means (for example, S321 during symbol setting processing) that generates an internal winning combination from the flag status information acquired by the internal lottery means;
A winning flag data table (for example, a winning request a winning flag table development means (for example, S324 during symbol setting processing) that develops the winning flag table (flag table) in the second storage means;
By executing a predetermined read instruction (e.g. an "LDQ" instruction) that allows addressing in the second storage means using the extension register, the Winning flag storage area specifying means (for example, S329 during symbol setting processing) that specifies the address of a winning flag data storage area (for example, a winning request flag storage area) for storing flag data;
The winning flag data corresponding to the internal winning combination generated by the internal winning combination generating means is transferred from the winning flag table to the winning flag data storage area and stored based on the corresponding storage destination data. a winning flag data storage means (for example, S330 during symbol setting processing);
stop control means (for example, reel stop control processing) for stopping the fluctuating display of the symbols based on the determination result of the internal lottery means and the detection of the stop operation by the stop operation detection means; When the variable display of a plurality of display columns is stopped, it is determined whether a combination of symbols corresponding to the internal winning combination is stopped and displayed on a determination line set across the plurality of display columns. Winning combination determining means (for example, winning search processing);
By executing the predetermined read command, a winning flag data storage area (for example, Winning flag storage area specifying means (for example, S648 during symbol code acquisition processing) for specifying the address of the winning activation flag storage area);
By executing the predetermined read command, the address of a symbol code storage area arranged in the second storage means and storing symbol code data corresponding to the symbol combination stopped and displayed on the determination line is specified. A gaming machine comprising: symbol code storage area setting means (for example, S650 during symbol code acquisition processing).

また、前記本発明の第20の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the twentieth gaming machine of the present invention, a part of the address that can be specified by the extension register may be an upper address value that constitutes the address.

上記構成の本発明の第19及び第20の遊技機によれば、主制御回路で実行する処理の効率化を図り、主制御回路のRAM(第2記憶手段)容量を有効活用することができる。 According to the nineteenth and twentieth gaming machines of the present invention having the above configuration, it is possible to improve the efficiency of the processing executed by the main control circuit and to effectively utilize the RAM (second storage means) capacity of the main control circuit. .

[第21及び第22の遊技機]
従来、上述した構成の遊技機において、内部当籤役と遊技者の停止操作とに基づきリール図柄の可変表示の停止制御を行い、図柄の組合せにより入賞判定を行い、入賞判定の結果に基づいてホッパー(メダル払出装置)を制御して、メダルの払出制御を行う遊技機が知られている(例えば、特開2008-119498号公報参照)。
[21st and 22nd gaming machines]
Conventionally, in a gaming machine configured as described above, the variable display of reel symbols is controlled to stop based on an internal winning combination and the player's stop operation, a winning determination is made based on a combination of symbols, and a hopper is activated based on the result of the winning determination. 2. Description of the Related Art A gaming machine that controls a medal payout device to control the payout of medals is known (for example, see Japanese Patent Laid-Open No. 2008-119498).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been strained due to the increasing complexity of gaming, and there is a need to reduce the capacity of processing programs, tables, etc. managed by the main control circuit.

本発明は、上記第12の課題を解決するためになされたものであり、本発明の第12の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned twelfth problem, and the twelfth object of the present invention is to reduce the capacity of processing programs, tables, etc. managed by the main control circuit. To provide a game machine capable of increasing the free capacity of a ROM and improving gaming performance by using the free space of the ROM corresponding to the increased capacity.

上記第12の課題を解決するために、本発明では、以下のような構成の第21の遊技機を提供する。 In order to solve the above-mentioned twelfth problem, the present invention provides a twenty-first gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記停止制御手段による前記表示列の停止動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記停止操作検出手段による停止操作の検出結果を取得する停止操作検出結果取得手段(例えば、リール停止制御処理中のS714)と、
前記停止操作検出手段により所定の表示列に対する遊技者の停止操作が検出された場合に、前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記所定の表示列の変動表示の停止制御データを格納する停止制御データ格納領域のアドレスを指定する停止制御データ格納領域設定手段(例えば、図139中のソースコード「LDQ IX,wR1_CTRL-(wR2_CTRL-wR1_CTRL)」)と、を有する
ことを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the stop operation of the display column by the stop control means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
an extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and in which part of the address in the second storage means can be specified by the stored data;
By executing a predetermined read instruction (for example, "LDQ" instruction) that can specify an address in the second storage means using the extension register, the detection result of the stop operation by the stop operation detection means is detected. A stop operation detection result acquisition means to acquire (for example, S714 during reel stop control processing);
When the stop operation detecting means detects a stop operation by the player on a predetermined display column, by executing the predetermined read command, the data stored in the second storage means and in the predetermined display column is Stop control data storage area setting means (for example, source code "LDQ IX, wR1_CTRL-(wR2_CTRL-wR1_CTRL)" in FIG. 139) that specifies the address of the stop control data storage area in which the stop control data of the variable display is stored; A gaming machine characterized by having the following.

また、前記本発明の第21の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the twenty-first gaming machine of the present invention, a part of the address that can be specified by the extension register may be an upper address value that constitutes the address.

また、上記第12の課題を解決するために、本発明では、以下のような構成の第22の遊技機を提供する。 Furthermore, in order to solve the above-mentioned twelfth problem, the present invention provides a twenty-second gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記内部当籤役決定手段により複数種の内部当籤役が決定された場合に、前記複数種の内部当籤役にそれぞれ対応する複数種の図柄の組合せの中なら、前記複数の表示列に跨って設定された判定ライン上に、優先して停止表示させる図柄の組合せを決定する優先停止図柄決定手段(例えば、引込優先順位取得処理)と、
前記停止制御手段による前記表示列の停止動作、及び、前記優先停止図柄決定手段による停止表示させる図柄の組合せの決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記停止操作検出手段による停止操作の検出結果を取得する停止操作検出結果取得手段(例えば、リール停止制御処理中のS714)と、
前記停止操作検出手段により所定の表示列に対する遊技者の停止操作が検出された場合に、前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且前記所定の表示列の変動表示の停止制御データを格納する停止制御データ格納領域のアドレスを指定する停止制御データ格納領域設定手段(例えば、図139中のソースコード「LDQ IX,wR1_CTRL-(wR2_CTRL-wR1_CTRL)」)と、
前記優先停止図柄決定手段により、優先して、前記判定ライン上に停止表示させる図柄の組合せを決定する処理において、比較判定命令、処理のジャンプ先アドレスの指定命令及び処理のジャンプ動作命令を一つの命令で実行可能な所定の判定命令(例えば、「JCP」命令)を実行することにより、判定対象となる前記内部当籤役に対応する図柄の組合せに、現在判定対象中の特定の表示列(例えば、右リール3R)における前記判定ライン上の停止図柄が任意となる所定の図柄の組合せ(例えば、「ANY」役)が含まれるか否かを判定するとともに、判定対象となる前記内部当籤役に対応する図柄の組合せに前記所定の図柄の組合せが含まれると判定された場合に、判定対象となる前記内部当籤役に対応する図柄の組合せの停止表示を禁止する任意役対応処理手段(例えば、引込優先順位取得処理中のS683)と、を有する
ことを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
When a plurality of types of internal winning combinations are determined by the internal winning combination determining means, if it is among a combination of a plurality of types of symbols corresponding to the plurality of types of internal winning combinations, it is set across the plurality of display columns. priority stop symbol determining means (for example, attraction priority order acquisition processing) that determines a combination of symbols to be stopped and displayed with priority on the determined determination line;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the stop operation of the display row by the stop control means and the determination operation of the combination of symbols to be stopped and displayed by the priority stop symbol determination means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
an extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and in which part of the address in the second storage means can be specified by the stored data;
By executing a predetermined read instruction (for example, "LDQ" instruction) that can specify an address in the second storage means using the extension register, the detection result of the stop operation by the stop operation detection means is detected. A stop operation detection result acquisition means to acquire (for example, S714 during reel stop control processing);
When the stop operation detecting means detects a stop operation by the player with respect to a predetermined display column, by executing the predetermined read command, the data stored in the second storage means and of the predetermined display column is Stop control data storage area setting means (for example, source code "LDQ IX, wR1_CTRL-(wR2_CTRL-wR1_CTRL)" in FIG. 139) that specifies the address of the stop control data storage area in which the stop control data of the variable display is stored;
In the process of determining a combination of symbols to be stopped and displayed on the determination line with priority, the priority stop symbol determining means combines a comparison determination command, a process jump destination address designation command, and a process jump operation command into one process. By executing a predetermined judgment command (for example, "JCP" command) that can be executed by a command, a specific display column (for example, , right reel 3R), it is determined whether or not the stopped symbols on the determination line include an arbitrary predetermined combination of symbols (for example, "ANY" combination), and the internal winning combination to be determined is determined. When it is determined that the predetermined symbol combination is included in the corresponding symbol combination, an arbitrary combination processing means (for example, S683) during attraction priority order acquisition processing. A gaming machine characterized by comprising:

また、前記本発明の第22の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the twenty-second gaming machine of the present invention, a part of the address that can be specified by the extension register may be an upper address value that constitutes the address.

上記構成の本発明の第21及び第22の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the twenty-first and twenty-second gaming machines of the present invention having the above configuration, the capacity of processing programs, tables, etc. managed by the main control circuit is reduced to increase the free capacity of the ROM of the main control circuit, and the increased capacity is It is possible to enhance the gameplay by utilizing the free space of the ROM.

[第23~第25の遊技機]
従来、上述した構成の遊技機において、図柄の停止制御時に引込優先順位テーブルを使用して図柄の停止制御を行う遊技機が知られている(例えば、特開2007-175450号公報参照)。
[23rd to 25th gaming machines]
Conventionally, among gaming machines having the above-mentioned configuration, there is known a gaming machine that performs symbol stopping control using a pull-in priority table when controlling symbol stopping (see, for example, Japanese Patent Laid-Open No. 2007-175450).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been strained due to the increasing complexity of gaming, and there is a need to reduce the capacity of processing programs, tables, etc. managed by the main control circuit.

本発明は、上記第13の課題を解決するためになされたものであり、本発明の第13の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above thirteenth problem, and the thirteenth object of the present invention is to reduce the capacity of processing programs, tables, etc. managed by the main control circuit, and to reduce the capacity of the main control circuit. To provide a game machine capable of increasing the free capacity of a ROM and improving gaming performance by using the free space of the ROM corresponding to the increased capacity.

上記第13の課題を解決するために、本発明では、以下のような構成の第23の遊技機を提供する。 In order to solve the thirteenth problem described above, the present invention provides a twenty-third gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記内部当籤役決定手段により複数種の内部当籤役が決定された場合に、前記複数種の内部当籤役にそれぞれ対応する複数種の図柄の組合せの中なら、前記複数の表示列に跨って設定された判定ライン上に、優先して停止表示させる図柄の組合せを決定する優先停止図柄決定手段(例えば、引込優先順位取得処理)と、
前記優先停止図柄決定手段による優先して停止表示させる図柄の組合せの決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、
前記演算処理手段は、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記内部当籤役に対応する当籤フラグデータを格納する当籤フラグデータ格納領域(例えば、当り要求フラグ格納領域)のアドレスを指定する当籤フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、
前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域(例えば、入賞作動フラグ格納領域)のアドレスを指定する入賞フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、
前記当籤フラグデータとそれに対応する前記入賞フラグデータとの論理積演算を行う論理積演算手段(例えば、引込優先順位取得処理中のS686)と、を有する
ことを特徴とする遊技機。
an insertion operation detection means (for example, BET switch 77) that detects an operation of inputting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
When a plurality of types of internal winning combinations are determined by the internal winning combination determining means, if it is among a combination of a plurality of types of symbols corresponding to the plurality of types of internal winning combinations, it is set across the plurality of display columns. priority stop symbol determining means (for example, attraction priority order acquisition processing) that determines a combination of symbols to be stopped and displayed with priority on the determined determination line;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the operation of determining the combination of symbols to be stopped and displayed with priority by the priority stop symbol determination means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
an extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and in which part of the address in the second storage means can be specified by the stored data; ,
In the process of determining a combination of symbols to be preferentially stopped and displayed by the priority stop symbol determining means,
The arithmetic processing means is
By executing a predetermined read instruction (e.g. an "LDQ" instruction) that allows addressing within the second storage means using the extension register, the A winning flag storage area specifying means (for example, S686 during the attraction priority order acquisition process) that specifies the address of a winning flag data storage area (for example, a winning request flag storage area) that stores the winning flag data corresponding to the winning combination;
By executing the predetermined read command, a winning flag data storage area (for example, Winning flag storage area designating means (for example, S686 during attraction priority order acquisition processing) for specifying the address of the winning activation flag storage area);
A gaming machine comprising: a logical product operation means (for example, S686 during attraction priority order acquisition processing) that performs a logical product operation of the winning flag data and the corresponding entered prize flag data.

また、前記本発明の第23の遊技機では、前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、判定対象となる前記内部当籤役に対応する図柄の組合せに、現在判定対象中の特定の表示列(例えば、右リール3R)における前記判定ライン上の停止図柄が任意となる所定の図柄の組合せ(例えば、「ANY」役)が含まれる場合には、
前記演算処理手段は、前記当籤フラグ格納領域指定手段による前記当籤フラグデータ格納領域のアドレス指定処理、前記入賞フラグ格納領域指定手段による前記入賞フラグデータ格納領域のアドレス指定処理、及び、前記論理積演算手段による論理積演算処理が実行されないようにしてもよい。
Further, in the twenty-third gaming machine of the present invention, in the process of determining a combination of symbols to be stopped and displayed with priority by the priority stop symbol determining means, a combination of symbols corresponding to the internal winning combination to be determined is determined. includes a predetermined combination of symbols (for example, "ANY" combination) in which the stopping symbols on the determination line in the specific display column currently being determined (for example, right reel 3R) is arbitrary.
The arithmetic processing means performs address designation processing of the winning flag data storage area by the winning flag storage area designation means, address designation processing of the entered prize flag data storage area by the entered prize flag storage area designation means, and the logical product operation. The logical product calculation process by the means may not be executed.

また、上記第13の課題を解決するために、本発明では、以下のような構成の第24の遊技機を提供する。 Furthermore, in order to solve the thirteenth problem described above, the present invention provides a twenty-fourth gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記内部当籤役決定手段により複数種の内部当籤役が決定された場合に、前記複数種の内部当籤役にそれぞれ対応する複数種の図柄の組合せの中なら、前記複数の表示列に跨って設定された判定ライン上に、優先して停止表示させる図柄の組合せを決定する優先停止図柄決定手段(例えば、引込優先順位取得処理)と、
前記優先停止図柄決定手段による優先して停止表示させる図柄の組合せの決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、
前記演算処理手段は、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記内部当籤役に対応する当籤フラグデータを格納する当籤フラグデータ格納領域(例えば、当り要求フラグ格納領域)のアドレスを指定する当籤フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、
前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域(例えば、入賞作動フラグ格納領域)のアドレスを指定する入賞フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、
前記当籤フラグデータとそれに対応する前記入賞フラグデータとの論理積演算を行う論理積演算手段(例えば、引込優先順位取得処理中のS686)と、
前記所定の読み出し命令を実行することにより、前記複数種の図柄の組合せ間における、停止表示させる図柄の組合せの優先順位を規定したデータテーブルを取得する優先順位データテーブル取得手段(例えば、引込優先順位取得処理中のS687)と、を有する
ことを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
When a plurality of types of internal winning combinations are determined by the internal winning combination determining means, if it is among a combination of a plurality of types of symbols corresponding to the plurality of types of internal winning combinations, it is set across the plurality of display columns. priority stop symbol determining means (for example, attraction priority order acquisition processing) that determines a combination of symbols to be stopped and displayed with priority on the determined determination line;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the operation of determining the combination of symbols to be stopped and displayed with priority by the priority stop symbol determination means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
An extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and the stored data can specify a part of the address in the first storage means or the second storage means. ) and,
In the process of determining a combination of symbols to be stopped and displayed with priority by the priority stop symbol determining means,
The arithmetic processing means is
By executing a predetermined read instruction (e.g. an "LDQ" instruction) that allows addressing within the second storage means using the extension register, the A winning flag storage area specifying means (for example, S686 during the attraction priority order acquisition process) that specifies the address of a winning flag data storage area (for example, a winning request flag storage area) that stores the winning flag data corresponding to the winning combination;
By executing the predetermined read command, a winning flag data storage area (for example, Winning flag storage area designating means (for example, S686 during attraction priority order acquisition processing) for specifying the address of the winning activation flag storage area);
a logical product calculation means (for example, S686 during the attraction priority ranking acquisition process) that performs a logical product calculation of the winning flag data and the corresponding prize flag data;
By executing the predetermined read command, a priority data table acquisition means (for example, a pull-in priority S687) during acquisition processing. A gaming machine characterized by comprising:

また、前記本発明の第24の遊技機では、前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、判定対象となる前記内部当籤役に対応する図柄の組合せに、現在判定対象中の特定の表示列(例えば、右リール3R)における前記判定ライン上の停止図柄が任意となる所定の図柄の組合せ(例えば、「ANY」役)が含まれる場合には、
前記演算処理手段は、前記当籤フラグ格納領域指定手段による前記当籤フラグデータ格納領域のアドレス指定処理、前記入賞フラグ格納領域指定手段による前記入賞フラグデータ格納領域のアドレス指定処理、及び、前記論理積演算手段による論理積演算処理が実行されないようにしてもよい。
Further, in the twenty-fourth gaming machine of the present invention, in the process of determining a combination of symbols to be stopped and displayed with priority by the priority stop symbol determining means, a combination of symbols corresponding to the internal winning combination to be determined is determined. includes a predetermined combination of symbols (for example, "ANY" combination) in which the stopping symbols on the determination line in the specific display column currently being determined (for example, right reel 3R) is arbitrary.
The arithmetic processing means performs address designation processing of the winning flag data storage area by the winning flag storage area designation means, address designation processing of the entered prize flag data storage area by the entered prize flag storage area designation means, and the logical product operation. The logical product calculation process by the means may not be executed.

また、上記第13の課題を解決するために、本発明では、以下のような構成の第25の遊技機を提供する。 Furthermore, in order to solve the thirteenth problem described above, the present invention provides a twenty-fifth gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
イリーガルヒットエラーの発生の有無を判定するエラー検出手段(例えば、イリーガルヒットチェック処理)と、
前記エラー検出手段による判定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記エラー検出手段により、イリーガルヒットエラーの発生の有無を判定処理において、
前記演算処理手段は、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記複数の表示列に跨って設定された判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域(例えば、入賞作動フラグ格納領域)のアドレスを指定する入賞フラグ格納領域指定手段(例えば、イリーガルヒットチェック処理中のS781)と、
前記入賞フラグデータ格納領域に格納された前記入賞フラグデータと、それに対応する前記内部当籤役を示す当籤フラグデータとの論理積演算を行う論理積演算手段(例えば、イリーガルヒットチェック処理中のS784)と、
前記論理積演算手段による演算結果に基づいて、イリーガルヒットエラーの発生の有無を判定するエラー判定手段(例えば、イリーガルヒットチェック処理中のS785)と、を有し、
前記当籤フラグデータが格納される当籤フラグデータ格納領域(例えば、当り要求フラグ格納領域)の構成が、前記入賞フラグデータ格納領域の構成と同一である
ことを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
an error detection means (for example, illegal hit check processing) that determines whether an illegal hit error has occurred;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the determination operation by the error detection means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
an extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and in which part of the address in the second storage means can be specified by the stored data; ,
In the process of determining whether an illegal hit error has occurred by the error detection means,
The arithmetic processing means is
By executing a predetermined read instruction (e.g. an "LDQ" instruction) capable of addressing within the second storage means using the extension register, the plurality of A winning flag that specifies the address of a winning flag data storage area (for example, a winning activation flag storage area) that stores winning flag data corresponding to a combination of symbols stopped and displayed on a judgment line set across display columns. Storage area designation means (for example, S781 during illegal hit check processing);
A logical product operation means for performing a logical product operation of the entered prize flag data stored in the entered prize flag data storage area and the winning flag data indicating the corresponding internal winning combination (for example, S784 during illegal hit check processing) and,
an error determination means (for example, S785 during illegal hit check processing) for determining whether an illegal hit error has occurred based on the calculation result by the logical product calculation means;
A gaming machine characterized in that a configuration of a winning flag data storage area (for example, a winning request flag storage area) in which the winning flag data is stored is the same as a configuration of the entered prize flag data storage area.

また、前記本発明の第25の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the twenty-fifth gaming machine of the present invention, a part of the address that can be specified by the extension register may be an upper address value that constitutes the address.

さらに、前記本発明の第25の遊技機では、前記演算処理手段は、前記エラー検出手段により、イリーガルヒットエラーが有ると判定された場合には、エラー処理を行うエラー処理手段を有し、
前記エラー処理手段は、前記イリーガルヒットエラーを視認可能に報知するとともに、前記イリーガルヒットエラーが解除されるまで、遊技を停止するようにしてもよい。
Furthermore, in the twenty-fifth gaming machine of the present invention, the arithmetic processing means has an error processing means for performing error processing when it is determined by the error detection means that there is an illegal hit error,
The error processing means may visually notify the illegal hit error and stop the game until the illegal hit error is cleared.

上記構成の本発明の第23~第25の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the twenty-third to twenty-fifth gaming machines of the present invention having the above configuration, the capacity of processing programs, tables, etc. managed by the main control circuit is reduced to increase the free capacity of the ROM of the main control circuit, and the increased capacity is It is possible to enhance the gameplay by utilizing the free space of the ROM.

[第26の遊技機]
従来、上述した構成の遊技機において、遊技制御基板(主制御基板)から演出制御基板(副制御基板)にコマンドデータを送信する遊技機が知られている(例えば、特開2013-027655号公報及び特開2014-033751号公報参照)。
[26th gaming machine]
Conventionally, among gaming machines having the above-mentioned configuration, gaming machines that transmit command data from a gaming control board (main control board) to an effect control board (sub-control board) are known (for example, Japanese Patent Laid-Open No. 2013-027655 and Japanese Patent Application Publication No. 2014-033751).

ところで、近年、遊技性の多様化に伴い、副制御回路による演出制御において遊技性に係る処理が増える傾向がある。そのため、主制御回路から副制御回路に送信される通信データを改ざんする、「ゴト」と呼ばれる不正行為が発生しており、遊技店に損害を与えている。それに対して、従来、例えば上記特開2014-033751号公報等で提案されているように、主制御回路において送信データにゴト防止処理を施す対策も実施されている。しかしながら、このようなゴト防止処理の追加により、主制御回路のプログラム容量が圧迫されるという課題が発生している。 By the way, in recent years, with the diversification of gaming features, there is a tendency for processing related to gaming features to increase in production control by the sub-control circuit. As a result, a fraudulent act known as ``goto'' has occurred, in which communication data sent from the main control circuit to the sub-control circuit is tampered with, causing damage to game parlors. To deal with this, conventional countermeasures have been implemented in which the main control circuit performs gore prevention processing on the transmission data, as proposed in, for example, the above-mentioned Japanese Patent Application Publication No. 2014-033751. However, the addition of such glitch prevention processing poses a problem in that the program capacity of the main control circuit is compressed.

本発明は、上記第14の課題を解決するためになされたものであり、本発明の第14の目的は、送信データに不正(ゴト)防止処理を施すことなく、不正行為を抑止するとともに、不正防止処理による主制御回路のプログラム容量の圧迫を無くすことが可能な遊技機を提供することである。 The present invention has been made to solve the fourteenth problem described above, and the fourteenth object of the present invention is to deter fraudulent acts without performing fraud prevention processing on transmitted data, and to To provide a game machine capable of eliminating pressure on the program capacity of a main control circuit due to fraud prevention processing.

上記第14の課題を解決するために、本発明では、以下のような構成の第26の遊技機を提供する。 In order to solve the fourteenth problem, the present invention provides a twenty-sixth gaming machine having the following configuration.

前記遊技動作に関する通信データを送信するデータ送信手段(例えば、主制御回路90)と、
前記通信データを作成する通信データ生成手段(例えば、通信データ格納処理)と、
前記通信データ生成手段による通信データの生成動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時に複数種のデータがそれぞれ格納される複数の汎用レジスタを有し、
前記演算処理手段は、
前記通信データ生成手段による通信データの生成処理において、
前記通信データを構成する複数種の通信パラメータをそれぞれ前記複数の汎用レジスタに割り当て、
前記通信データを構成する複数種の通信パラメータのうち、前記通信データの種別に基づいて通信パラメータを、前記複数の汎用レジスタのうちの対応する汎用レジスタにセットし、
前記汎用レジスタにセットされた通信パラメータを、前記第2記憶手段内の所定の格納領域(通信データ一時格納領域)に格納し、
前記複数種の通信パラメータのうち、通信データの生成時に未使用の通信パラメータに対応付けられた汎用レジスタに格納されているデータを通信パラメータとして前記所定の格納領域に格納し、
前記複数種の通信パラメータに応じて前記複数の汎用レジスタにセットされたデータに基づいて、前記通信データのサム値を生成する
ことを特徴とする遊技機。
data transmitting means (for example, main control circuit 90) for transmitting communication data regarding the gaming operation;
communication data generation means (for example, communication data storage processing) that creates the communication data;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the communication data generation operation by the communication data generation means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a plurality of general-purpose registers each storing a plurality of types of data when the arithmetic processing is executed by the arithmetic processing means;
The arithmetic processing means is
In the communication data generation process by the communication data generation means,
assigning a plurality of types of communication parameters constituting the communication data to the plurality of general-purpose registers, respectively;
setting a communication parameter to a corresponding general-purpose register among the plurality of general-purpose registers based on the type of the communication data among the plurality of types of communication parameters constituting the communication data;
storing the communication parameters set in the general-purpose register in a predetermined storage area (communication data temporary storage area) in the second storage means;
out of the plurality of types of communication parameters, data stored in a general-purpose register associated with a communication parameter unused at the time of generation of communication data is stored in the predetermined storage area as a communication parameter;
A gaming machine, wherein a sum value of the communication data is generated based on data set in the plurality of general-purpose registers according to the plurality of types of communication parameters.

また、前記本発明の第26の遊技機では、前記通信データ生成手段は、前記第2記憶手段内の所定の格納領域に空きが無い場合には、前記複数の汎用レジスタにセットされた前記通信パラメータを前記第2記憶手段内の所定の格納領域に格納することなく通信データの生成処理を終了するようにしてもよい。 Further, in the twenty-sixth gaming machine of the present invention, when there is no free space in a predetermined storage area in the second storage means, the communication data generating means is configured to generate the communication data set in the plurality of general-purpose registers. The communication data generation process may be completed without storing the parameters in a predetermined storage area within the second storage means.

上記構成の本発明の第26の遊技機によれば、送信データ(通信データ)に不正防止処理を施すことなく、不正行為を抑止することができるとともに、不正防止処理による主制御回路のプログラム容量の圧迫も無くすことができる。 According to the twenty-sixth gaming machine of the present invention having the above configuration, it is possible to deter fraudulent acts without performing fraud prevention processing on transmitted data (communication data), and the program capacity of the main control circuit due to fraud prevention processing. It can also eliminate the pressure of

[第27の遊技機]
従来、上述した構成の遊技機において、主制御回路の制御により払い出されたメダルの枚数に応じて、クレジット数を更新する機能を備えた遊技機が知られている(例えば、特開2009-077977号公報参照)。
[27th gaming machine]
Conventionally, among gaming machines having the above-described configuration, gaming machines are known that have a function of updating the number of credits according to the number of medals paid out under the control of a main control circuit (for example, Japanese Patent Laid-Open No. 2009-20091-1). (See Publication No. 077977).

ところで、従来、ART中やボーナス中の遊技では、メダルの払い出しが発生する頻度が高くなるが、この際、メダル1枚単位の払出間隔は一律(一定)で制御されることが多い。この場合、メダル払出期間において無駄な待ち時間が発生する。それゆえ、例えば、ARTのように長時間の遊技では、遊技期間が無駄に長くなり、遊技者にとって精神的負担となる可能性がある。 By the way, conventionally, in games during ART or bonus, medals are paid out more frequently, but at this time, the payout interval for each medal is often controlled uniformly (constantly). In this case, wasteful waiting time occurs during the medal payout period. Therefore, for example, in a long-time game such as ART, the game period becomes unnecessarily long, which may place a mental burden on the player.

本発明は、上記第15の課題を解決するためになされたものであり、本発明の第15の目的は、メダル払出期間において、無駄な待ち時間を減らし、遊技者の精神的負担を軽減することが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned fifteenth problem, and the fifteenth object of the present invention is to reduce unnecessary waiting time and reduce the mental burden on players during the medal payout period. The purpose of the present invention is to provide a gaming machine that allows the following.

上記第15の課題を解決するために、本発明では、以下のような構成の第27の遊技機を提供する。 In order to solve the fifteenth problem, the present invention provides a twenty-seventh gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記停止制御手段により前記複数の表示列の変動表示が停止された場合に、前記複数の表示列に跨って設定された判定ライン上に、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定する特典付与判定手段(例えば、入賞検索処理)と、
前記特典付与判定手段により前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたと判定された場合に、前記遊技媒体を払い出す遊技媒体払出手段(例えば、入賞チェック・メダル払出処理)と、
前記遊技媒体を貯留する遊技媒体貯留手段(例えば、クレジット機能)と、
前記遊技媒体払出手段による前記遊技媒体の払出動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、を備え、
前記演算処理手段は、
前記特典付与判定手段により前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたと判定され、且つ、前記遊技媒体貯留手段に貯留されている前記遊技媒体の貯留数がその上限値未満である場合には、前記遊技媒体の貯留数に1を加算する遊技媒体加算手段(例えば、入賞チェック・メダル払出処理中のS805)と、
前記遊技媒体加算手段により前記遊技媒体の貯留数に前記遊技媒体が1加算された後、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示された際に付与される前記遊技媒体の全払出数の払い出しが終了したか否かを判定する払出終了判定手段(例えば、入賞チェック・メダル払出処理中のS807)と、
前記払出終了判定手段により前記遊技媒体の全払出数の払い出しが終了していないと判定された場合に、所定期間、遊技に関する操作が無効になるウェイトを発生させるウェイト発生手段(例えば、入賞チェック・メダル払出処理中のS808)と、を有する
ことを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
When the variable display of the plurality of display columns is stopped by the stop control means, a symbol corresponding to the internal winning combination related to the payout of the game media is displayed on the determination line set across the plurality of display columns. A benefit award determination means (for example, a winning search process) that determines whether or not the combination is stopped and displayed;
When the bonus award determining means determines that a combination of symbols corresponding to the internal winning combination related to the payout of the game media is stopped and displayed on the determination line, the game media payout means (e.g. , winning check/medal payout processing),
a game media storage means (for example, a credit function) that stores the game media;
comprising a calculation processing means (for example, main CPU 101) that performs calculation processing for controlling the payout operation of the game medium by the game medium payout means,
The arithmetic processing means is
The game media that has been determined by the bonus grant determination means to have a combination of symbols corresponding to the internal winning combination related to the payout of the game media stopped and displayed on the determination line, and that is stored in the game media storage means. If the stored number of game media is less than the upper limit value, a game media adding means (for example, S805 during winning check/medal payout processing) that adds 1 to the stored number of game media;
After the game medium is added by 1 to the stored number of game media by the game medium adding means, the combination of symbols corresponding to the internal winning combination related to the payout of the game medium is stopped and displayed. A payout end determination means (for example, S807 during the winning check/medal payout process) for determining whether the payout of the total number of payouts of game media has been completed;
When the payout end determining means determines that the payout of the total number of payouts of the game media has not been completed, a weight generating means (for example, a winning check, A gaming machine comprising: S808) during medal payout processing.

また、前記本発明の第27の遊技機では、前記演算処理手段は、所定周期で割込処理を実行する割込処理実行手段を有し、
前記ウェイト発生手段による遊技に関する操作が無効となる前記ウェイトでは、前記割込処理実行手段による割込処理が予め定められた回数実行されるようにしてもよい。
Further, in the twenty-seventh gaming machine of the present invention, the arithmetic processing means has an interrupt processing execution means for executing interrupt processing at a predetermined period,
In the wait state in which the game-related operation by the wait generating means is invalidated, the interrupt processing by the interrupt processing execution means may be executed a predetermined number of times.

上記構成の本発明の第27の遊技機によれば、メダル(遊技媒体)払出期間において、無駄な待ち時間を減らし、遊技者の精神的負担を軽減することができる。 According to the twenty-seventh gaming machine of the present invention having the above configuration, it is possible to reduce wasteful waiting time during the medal (gaming media) payout period and reduce the mental burden on the player.

[第28及び第29の遊技機]
従来、上述した構成の遊技機において、内部当籤役やAT遊技を決定するための抽籤テーブルがROMに記憶された遊技機が知られている(例えば、特開2009-125459号公報参照)。
[28th and 29th gaming machines]
Conventionally, among gaming machines having the above-mentioned configuration, gaming machines are known in which a lottery table for determining internal winning combinations and AT games is stored in a ROM (for example, see Japanese Patent Laid-Open No. 2009-125459).

ところで、上記特開2009-125459号公報に記載の遊技機では、AT遊技の抽籤テーブルや抽籤処理プログラムは、記憶容量に余裕のある、副制御基板に設けられたROMに保存されている。しかしながら、近年の遊技機業界に特有の理由から、AT遊技の抽籤に係るテーブル及びプログラムも主制御基板に設けられたROMに記憶する必要がある。このため、小容量に制限されている主制御基板のROM容量が圧迫されることになる。 By the way, in the gaming machine described in the above-mentioned Japanese Patent Application Publication No. 2009-125459, the lottery table and lottery processing program for AT games are stored in a ROM provided in the sub-control board, which has sufficient storage capacity. However, for reasons specific to the gaming machine industry in recent years, it is necessary to also store tables and programs related to lottery in AT games in a ROM provided on the main control board. This puts pressure on the ROM capacity of the main control board, which is limited to a small capacity.

本発明は、上記第16の課題を解決するためになされたものであり、本発明の第16の目的は、主制御回路の処理で用いるデータの容量を削減し、主制御回路のROMの空き容量を増やすことが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned sixteenth problem, and the sixteenth object of the present invention is to reduce the amount of data used in the processing of the main control circuit, and to free up the ROM of the main control circuit. To provide a game machine whose capacity can be increased.

上記第16の課題を解決するために、本発明では、以下のような構成の第28の遊技機を提供する。 In order to solve the above-mentioned sixteenth problem, the present invention provides a twenty-eighth gaming machine having the following configuration.

遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
前記内部当籤役決定手段により決定された内部当籤役に基づいて、遊技者にとって有利な遊技状態を特典として付与するか否かを抽籤により決定する特典付与決定手段(例えば、CT中CT抽籤処理)と、
前記特典付与決定手段により参照される抽籤テーブル(例えば、CT中CT当籤抽籤テーブル)と、を備え、
前記抽籤テーブルでは、
抽籤対象となる前記内部当籤役の種別を指定する判定データ(例えば、判定ビット)と、前記判定データで指定される抽籤対象の前記内部当籤役の抽籤値とが規定され、
抽籤対象外となる前記内部当籤役の抽籤値は規定されず、
当籤確率が100%未満である抽籤対象の前記内部当籤役の抽籤値には0以外の値が規定され、当籤確率が100%である抽籤対象の前記内部当籤役の抽籤値には0が規定されている
ことを特徴とする遊技機。
a start operation detection means (for example, start switch 79) that detects a start operation by the player;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
Privilege grant determining means (for example, CT lottery processing during CT) that determines by lottery whether or not to grant a gaming state advantageous to the player as a benefit based on the internal winning combination determined by the internal winning combination determining means. and,
comprising a lottery table (for example, a CT winning lottery table in CT) that is referred to by the benefit award determining means,
In the lottery table,
Determination data (e.g., determination bit) specifying the type of the internal winning combination to be drawn, and a lottery value of the internal winning combination to be drawn, specified by the determination data, are defined;
The lottery value of the internal winning combination that is not eligible for the lottery is not specified,
A value other than 0 is specified for the lottery value of the internal winning combination of the lottery target whose winning probability is less than 100%, and 0 is specified for the lottery value of the internal winning combination of the lottery target whose winning probability is 100%. A gaming machine characterized by:

また、前記本発明の第28の遊技機では、前記特典付与決定手段は、
ソフトラッチ乱数から1バイトの乱数値を取得し、
取得した前記乱数値と前記抽籤値とを用いて抽籤することにより、前記遊技者にとって有利な遊技状態を特典として付与するか否かを決定するようにしてもよい。
Further, in the twenty-eighth gaming machine of the present invention, the benefit award determining means includes:
Obtain a 1-byte random value from the soft latch random number,
It may be determined whether or not to provide a gaming state advantageous to the player as a benefit by drawing a lottery using the obtained random number value and the lottery value.

上記第16の課題を解決するために、本発明では、以下のような構成の第29の遊技機を提供する。 In order to solve the sixteenth problem, the present invention provides a twenty-ninth gaming machine having the following configuration.

遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
前記内部当籤役決定手段により決定された内部当籤役に基づいて、遊技者にとって有利な遊技状態を特典として付与するか否かを抽籤により決定する特典付与決定手段(例えば、CT中CT抽籤処理)と、
前記特典付与決定手段により参照され、前記内部当籤役の種別毎に設けられた抽籤テーブル(例えば、CT中CT当籤抽籤テーブル)と、
現在決定されている内部当籤役に対応付けられた前記抽籤テーブルを選択するための抽籤テーブル選択テーブル(例えば、当籤役別テーブル選択相対テーブル)と、を備え、
前記抽籤テーブル選択テーブルでは、
前記内部当籤役の種別毎に、該種別の内部当籤役が抽籤対象であるか否かを判別可能であり且つ該種別の内部当籤役に対応付けられた前記抽籤テーブルの配置先を指定可能な選択値が規定され、
抽籤対象外となる前記内部当籤役の前記選択値には、前記特典付与決定手段による抽籤結果をハズレ扱いとする0が規定され、
抽籤対象となる前記内部当籤役の前記選択値には、0以外のデータが規定されている
ことを特徴とする遊技機。
a start operation detection means (for example, start switch 79) that detects a start operation by the player;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
Privilege grant determining means (for example, CT lottery processing during CT) that determines by lottery whether or not to grant a gaming state advantageous to the player as a benefit based on the internal winning combination determined by the internal winning combination determining means. and,
a lottery table (for example, CT winning lottery table during CT) that is referred to by the benefit award determining means and provided for each type of internal winning combination;
comprising a lottery table selection table (for example, a table selection relative table by winning combination) for selecting the lottery table associated with the currently determined internal winning combination;
In the lottery table selection table,
For each type of the internal winning combination, it is possible to determine whether or not the internal winning combination of the type is a lottery target, and it is possible to specify the placement location of the lottery table associated with the internal winning combination of the type. A selection value is defined;
The selection value of the internal winning combination that is not eligible for lottery is defined as 0, which treats the lottery result by the benefit award determining means as a loss;
A gaming machine characterized in that data other than 0 is defined as the selection value of the internal winning combination that is a lottery target.

また、前記本発明の第29の遊技機では、前記抽籤テーブル選択テーブルの前記選択値は、選択する前記抽籤テーブルまでの相対値であり、該相対値が1バイトの値であるようにしてもよい。 Further, in the twenty-ninth gaming machine of the present invention, the selection value of the lottery table selection table is a relative value up to the lottery table to be selected, and the relative value may be a 1-byte value. good.

上記構成の本発明の第28及び第29の遊技機によれば、主制御回路の処理で用いるデータの容量を削減し、主制御回路のROMの空き容量を増やすことができる。 According to the twenty-eighth and twenty-ninth gaming machines of the present invention having the above configurations, it is possible to reduce the amount of data used in the processing of the main control circuit and increase the free space of the ROM of the main control circuit.

[第30の遊技機]
従来、上述した構成の遊技機では、主制御基板に搭載されたROM内の決まった領域にプログラム及びテーブルがそれぞれ配置されている(例えば、特開2012-110635号公報参照)。
[30th gaming machine]
Conventionally, in a gaming machine having the above-mentioned configuration, a program and a table are respectively arranged in fixed areas in a ROM mounted on a main control board (for example, see Japanese Patent Laid-Open No. 2012-110635).

ところで、上記特開2012-110635号公報に記載の遊技機のように、主制御基板のROMに配置可能なプログラム及びテーブルは、遊技機業界の規則上、制限されており、主制御基板のROM内におけるプログラム及びテーブルの拡張性は著しく乏しい。 By the way, the programs and tables that can be placed in the ROM of the main control board as in the gaming machine described in the above-mentioned Japanese Patent Application Laid-Open No. 2012-110635 are restricted due to regulations in the gaming machine industry. Extensibility of programs and tables within the system is extremely poor.

本発明は、上記第17の課題を解決するためになされたものであり、本発明の第17の目的は、主制御基板のROM内におけるプログラム及びテーブルの拡張性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the seventeenth problem described above, and the seventeenth object of the present invention is to provide a gaming machine that can increase the expandability of programs and tables in the ROM of the main control board. The goal is to provide the following.

上記第17の課題を解決するために、本発明では、以下のような構成の第30の遊技機を提供する。 In order to solve the seventeenth problem, the present invention provides a 30th gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記第1記憶手段には、遊技者により実施される遊技の遊技性に関与する処理の実行に必要な情報が記憶された遊技用記憶領域(例えば、遊技用ROM領域)と、前記遊技用記憶領域とは異なる領域に配置され且つ遊技者により実施される遊技の遊技性に関与しない処理の実行に必要な情報が記憶された規定外記憶領域(例えば、規定外ROM領域)とが設けられている
ことを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The first storage means includes a game storage area (for example, a game ROM area) in which information necessary for executing processing related to the gameplay of the game played by the player is stored, and the game storage area. A non-standard storage area (for example, a non-standard ROM area) is provided, which is located in an area different from the above-mentioned area and stores information necessary for executing processing not related to the gameplay of the game performed by the player. A gaming machine characterized by:

また、前記本発明の第30の遊技機では、前記第2記憶手段には、遊技者により実施される遊技の遊技性に関与する処理の実行に必要な情報が一時的に記憶される遊技用作業領域及び遊技用スタック領域を含む遊技用一時記憶領域(例えば、遊技用RAM領域)と、前記遊技用一時記憶領域とは異なる領域に配置され、且つ、遊技者により実施される遊技の遊技性に関与しない処理の実行に必要な情報が一時的に記憶される規定外作業領域及び規定外スタック領域を含む規定外一時記憶領域(例えば、規定外RAM領域)とが設けられているようにしてもよい。 Further, in the thirtieth gaming machine of the present invention, the second storage means is a gaming machine in which information necessary for executing processing related to the gameplay of the game played by the player is temporarily stored. A temporary storage area for games including a work area and a stack area for games (for example, a RAM area for games), and a gaming property of a game that is arranged in an area different from the temporary storage area for games, and that is played by a player. A non-standard temporary storage area (for example, a non-standard RAM area) including a non-standard work area and a non-standard stack area are provided in which information necessary for execution of processing not related to the above is temporarily stored. Good too.

さらに、前記本発明の第30の遊技機では、前記演算処理手段は、専用レジスタとしてスタックポインタを有し、
前記演算処理手段は、
前記第1記憶手段の前記規定外記憶領域に記憶されたプログラムを実行する場合には、前記スタックポインタに前記第2記憶手段の規定外スタック領域のアドレスを設定し、
前記第1記憶手段の前記規定外記憶領域に記憶されたプログアムを終了する場合には、前記規定外記憶領域に記憶されたプログラムを実行するときに退避させた前記第2記憶手段の前記遊技用スタック領域のアドレスを前記スタックポインタに設定して、前記第1記憶領域の前記遊技用記憶領域に記憶されたプログラムに戻すようにしてもよい。
Furthermore, in the 30th gaming machine of the present invention, the arithmetic processing means has a stack pointer as a dedicated register,
The arithmetic processing means is
When executing a program stored in the non-standard storage area of the first storage means, setting the address of the non-standard stack area of the second storage means in the stack pointer;
When terminating the program stored in the non-standard storage area of the first storage unit, the game program of the second storage unit that was evacuated when executing the program stored in the non-standard storage area The address of the stack area may be set in the stack pointer to return to the program stored in the gaming storage area of the first storage area.

上記構成の本発明の第30の遊技機によれば、主制御基板のROM内におけるプログラム及びテーブルの拡張性を高めることができる。 According to the 30th gaming machine of the present invention having the above configuration, it is possible to improve the extensibility of programs and tables in the ROM of the main control board.

[第31の遊技機]
従来、上述した構成の遊技機において、主制御回路で決定された内部当籤役の情報を副制御回路の演出制御で用いるために、内部当籤役を、その種別をグループ単位でまとめるサブフラグに変換する機能を備えた遊技機が知られている(例えば、特開2010-051471号公報参照)。
[31st gaming machine]
Conventionally, in a gaming machine having the above-mentioned configuration, in order to use the information on the internal winning combination determined by the main control circuit in the production control of the sub-control circuit, the internal winning combination is converted into sub-flags that group the types of the winning combination in groups. Gaming machines with such functions are known (for example, see Japanese Patent Laid-Open No. 2010-051471).

上記特開2010-051471号公報に記載の遊技機では、内部当籤役をサブフラグに変換するための変換テーブルや変換処理プログラムは、記憶容量に余裕のある、副制御基板に設けられたROMに保存されている。しかしながら、近年の遊技機業界に特有の理由から、主制御回路で決定された内部当籤役の情報を副制御回路に送信できなくなり、サブフラグに係る変換テーブルや変換処理プログラムも主制御基板に設けられたROMに記憶する必要がある。この場合、これらのテーブルやプログラムにより、小容量に制限されている主制御基板のROM容量が圧迫されることになる。そこで、サブフラグに係る変換テーブルや変換処理プログラムによる主制御基板のROM容量への圧迫を抑制するとともに、遊技機の機種、企画、仕様等の変更への対応を効率良く行える技術の開発が求められている。 In the gaming machine described in the above-mentioned Japanese Patent Application Publication No. 2010-051471, the conversion table and conversion processing program for converting internal winning combinations into sub-flags are stored in a ROM provided on the sub-control board with sufficient storage capacity. has been done. However, due to reasons specific to the gaming machine industry in recent years, it has become impossible to send information on internal winning combinations determined by the main control circuit to the sub-control circuit, and conversion tables and conversion processing programs related to sub-flags are also not provided on the main control board. It is necessary to store it in the ROM. In this case, these tables and programs will put pressure on the ROM capacity of the main control board, which is limited to a small capacity. Therefore, there is a need to develop technology that can suppress pressure on the ROM capacity of the main control board due to conversion tables and conversion processing programs related to sub-flags, and can efficiently respond to changes in gaming machine models, plans, specifications, etc. ing.

本発明は、上記第18の課題を解決するためになされたものであり、本発明の第18の目的は、主制御基板のROM容量の圧迫を抑制するとともに、遊技機の機種、企画、仕様等の変更への対応を効率良く行えることが可能な遊技機を提供することである。 The present invention has been made in order to solve the above-mentioned eighteenth problem, and the eighteenth object of the present invention is to suppress the pressure on the ROM capacity of the main control board, and to improve the model, plan, and specifications of the gaming machine. It is an object of the present invention to provide a gaming machine that can efficiently respond to changes such as the above.

上記第18の課題を解決するために、本発明では、以下のような構成の第31の遊技機を提供する。 In order to solve the above-mentioned eighteenth problem, the present invention provides a thirty-first gaming machine having the following configuration.

遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
前記内部当籤役決定手段により決定された内部当籤役を、変換テーブルを参照して、第1のサブフラグ(例えば、サブフラグ)に変換する第1サブフラグ変換手段(例えば、サブフラグ変換処理)と、
前記第1サブフラグ変換手段による変換処理で得られた前記第1のサブフラグを、抽籤テーブル(例えば、各種フラグ変換抽籤テーブル)を参照して、抽籤により第2のサブフラグ(例えば、サブフラグEX)に変換する第2サブフラグ変換手段(例えば、フラグ変換処理)と、を備え、
前記変換テーブルでは、前記内部当籤役と、前記内部当籤役に対応付けられた制御ステータスデータと、前記第1のサブフラグとの対応関係が規定され、同じ種別の前記第1のサブフラグに対して、同じ値の前記制御ステータスデータが割り付けられ、
前記第2サブフラグ変換手段による抽籤は、前記制御ステータスデータに基づいて行われることを特徴とする遊技機。
a start operation detection means (for example, start switch 79) that detects a start operation by the player;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a first sub-flag conversion means (for example, sub-flag conversion processing) that converts the internal winning combination determined by the internal winning combination determination means into a first sub-flag (for example, sub-flag) with reference to a conversion table;
The first sub-flag obtained by the conversion process by the first sub-flag conversion means is converted into a second sub-flag (for example, sub-flag EX) by lottery with reference to a lottery table (for example, a various flag conversion lottery table). a second sub-flag conversion means (for example, flag conversion processing),
In the conversion table, a correspondence relationship between the internal winning combination, control status data associated with the internal winning combination, and the first sub-flag is defined, and for the first sub-flag of the same type, the control status data of the same value is assigned,
A gaming machine characterized in that the lottery by the second sub-flag conversion means is performed based on the control status data.

また、前記本発明の第31の遊技機では、前記遊技動作に関するコマンドデータを送信するデータ送信手段を備え、
前記データ送信手段は、前記開始操作検出手段が開始操作を検出したことを契機として、前記第1のサブフラグをコマンドデータの通信パラメータとして送信するようにしてもよい。
Further, the thirty-first gaming machine of the present invention includes data transmitting means for transmitting command data regarding the gaming operation,
The data transmitting means may transmit the first sub-flag as a communication parameter of command data when the start operation detecting means detects a start operation.

上記構成の本発明の第31の遊技機によれば、主制御基板のROM容量の圧迫を抑制するとともに、遊技機の機種、企画、仕様等の変更への対応を効率良く行えることができる。 According to the thirty-first gaming machine of the present invention having the above configuration, it is possible to suppress pressure on the ROM capacity of the main control board and to efficiently respond to changes in the model, plan, specifications, etc. of the gaming machine.

[第32~第35の遊技機]
また、近年、内部当籤役に決定された役を取りこぼすことがないように、内部当籤役を成立させるための情報など、遊技者にとって有利な情報を、遊技者に対して報知する遊技機が知られている。なお、このように遊技者が有利となるような情報を報知することを、一般にナビする(ナビを行う)などといい、ナビが行われる期間をAT(assist time)といい、AT機能を備える遊技機をAT機やART機と呼ぶ。
[32nd to 35th gaming machines]
In addition, in recent years, gaming machines that notify players of information advantageous to the player, such as information for establishing an internal winning combination, have been developed so that the winning combination that has been determined as an internal winning combination will not be missed. Are known. The notification of information that is advantageous to the player in this way is generally called navigation (performing navigation), and the period during which navigation is performed is called AT (assist time), and the game is equipped with an AT function. Gaming machines are called AT machines or ART machines.

このようなAT(ART)機として、特開2014-036725号公報には、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が記載されている。このような遊技機によれば、非チャンスゾーン中の遊技とチャンスゾーン中の遊技との間でATの当籤確率に差を設けることができ、ATの当籤確率が画一的にならず遊技の興趣を高めることができた。 As such an AT (ART) machine, Japanese Patent Laid-Open No. 2014-036725 discloses a gaming machine that is equipped with a high probability winning zone (hereinafter referred to as a "chance zone") for AT where the expectation of winning is high. Are listed. According to such a gaming machine, it is possible to set a difference in the winning probability of AT between a game in a non-chance zone and a game in a chance zone, so that the winning probability of AT is not uniform and the winning probability of AT is not uniform. I was able to increase my interest.

しかしながら、上述の遊技機では、ATの当籤が既に確定しているか否かに関わらず、同一の抽籤テーブルを用いてATの抽籤を行っているため、その結果、ATの当籤が既に確定している状況においても、ATの当籤が確定していない状態と同じ当籤確率でのATの抽籤を行ってしまい、過度な利益を遊技者に対して与えてしまうおそれがあった。 However, in the gaming machine described above, the same lottery table is used to perform the AT lottery regardless of whether or not the AT prize has already been determined. Even in such a situation, the AT lottery is performed with the same winning probability as when the AT winning is not determined, and there is a risk that an excessive profit will be given to the player.

本発明は、上記第19の課題を解決するためになされたものであり、本発明の第19の目的は、遊技者に対して過度な利益を付与してしまうことを抑制可能な遊技機を提供することである。 The present invention has been made in order to solve the above-mentioned nineteenth problem, and the nineteenth object of the present invention is to provide a gaming machine that can suppress giving excessive profits to players. It is to provide.

上記第19の課題を解決するために、本発明では、以下のような構成の第32の遊技機を提供する。 In order to solve the nineteenth problem, the present invention provides a thirty-second gaming machine having the following configuration.

複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
遊技者に対して特典(例えば、ART状態のセット数のストック)を付与するか否か、及び付与する場合の前記特典の大きさ(例えば、ART状態のランク)を決定する特典決定手段(例えば、主制御回路90)と、
前記特典決定手段が前記特典を付与すると決定すると、決定した大きさの前記特典を付与する特典付与手段(例えば、主制御回路90)と、
前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段(例えば、主制御回路90、メインRAM103)と、
所定の条件を満たすと、前記特典決定手段が前記特典を付与すると決定する確率が高い高確率状態(例えば、CZ)に遊技状態を移行し、前記高確率状態中に終了条件を満たすと、前記高確率状態を終了する状態制御手段(例えば、主制御回路90)と、を備え、
前記特典決定手段は、前記権利管理手段に前記権利が記憶されている前記高確率状態中に前記特典を付与すると決定した場合よりも、前記権利管理手段に前記権利が記憶されていない前記高確率状態中に前記特典を付与すると決定した場合の方が、付与する前記特典の大きさを相対的に大きく決定する
ことを特徴とする遊技機。
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) for determining an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which a stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
Benefit determination means (for example, determining whether or not to grant a benefit (for example, the stock of the number of sets in the ART state) to the player and the size of the benefit (for example, the rank of the ART state) in the case of granting the benefit to the player , main control circuit 90),
a privilege granting means (for example, main control circuit 90) for granting the privilege of the determined size when the privilege determining means determines to grant the privilege;
When the benefit determining means decides to grant the benefit, it stores the right to receive the benefit, and when the benefit granting means grants the benefit, it stores the right to grant the benefit, and when the benefit granting means grants the benefit, it stores the right to grant the benefit, and when the benefit granting means grants the benefit, it stores the right to grant the benefit. control circuit 90, main RAM 103),
When a predetermined condition is met, the gaming state is shifted to a high probability state (for example, CZ) in which the probability that the benefit determining means decides to grant the benefit is high, and when the termination condition is satisfied during the high probability state, the above-mentioned A state control means (for example, main control circuit 90) for terminating the high probability state,
The benefit determining means determines the high probability that the right is not stored in the rights management means, rather than the high probability state in which the rights are stored in the rights management means. A gaming machine characterized in that when it is decided to grant the benefit during a state, the size of the benefit to be granted is determined to be relatively larger.

また、前記本発明の第32の遊技機では、前記特典決定手段は、一度の決定で一又は複数の前記特典を付与すると決定可能であり、
前記状態制御手段は、前記高確率状態中に前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与が行われるまで(例えば、ART状態が終了するまで)前記高確率状態を中断するとともに、前記特典の付与が行われた後(例えば、ART状態の終了後)に前記高確率状態を再開し、
前記特典付与手段は、前記高確率状態中の前記終了条件を満たしたときに前記権利管理手段に前記権利が記憶されている場合、前記権利に応じて前記特典を付与することとしてもよい。
Further, in the thirty-second gaming machine of the present invention, the benefit determining means can decide to grant one or more of the benefits in one decision,
When the benefit determining means determines to grant the benefit during the high probability state, the state control means suspends the high probability state until the benefit is granted (for example, until the ART state ends). and restarting the high probability state after the benefit is granted (for example, after the ART state ends),
The benefit granting means may grant the benefit in accordance with the right if the right is stored in the right management means when the termination condition in the high probability state is satisfied.

上記第19の課題を解決するために、本発明では、以下のような構成の第33の遊技機を提供する。 In order to solve the nineteenth problem, the present invention provides a thirty-third gaming machine having the following configuration.

複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
遊技者に対して特典(例えば、ART状態のセット数のストック)を付与するか否か、及び付与する場合の前記特典の大きさ(例えば、ART状態のランク)を決定する特典決定手段(例えば、主制御回路90)と、前記特典決定手段が前記特典を付与すると決定すると、決定した大きさの前記特典を付与する特典付与手段(例えば、主制御回路90)と、
前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段(例えば、主制御回路90、メインRAM103)と、を備え、
前記特典決定手段は、前記権利管理手段に前記権利が記憶されている場合と、前記権利管理手段に前記権利が記憶されていない場合とで異なる確率で前記特典を付与すると決定し、また、前記権利管理手段に前記権利が記憶されている場合よりも、前記権利管理手段に前記権利が記憶されていない場合の方が、付与する前記特典の大きさを相対的に大きく決定する
ことを特徴とする遊技機。
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
Benefit determination means (for example, determining whether or not to grant a benefit (for example, the stock of the number of sets in the ART state) to the player and the size of the benefit (for example, the rank of the ART state) in the case of granting the benefit to the player , a main control circuit 90), and a privilege granting means (for example, the main control circuit 90) that, when the privilege determining means determines to grant the privilege, grants the privilege of the determined size.
When the benefit determining means decides to grant the benefit, it stores the right to receive the benefit, and when the benefit granting means grants the benefit, it stores the right to grant the benefit, and when the benefit granting means grants the benefit, it stores the right to grant the benefit, and when the benefit granting means grants the benefit, it stores the right to grant the benefit. control circuit 90, main RAM 103),
The benefit determining means determines that the benefit is granted with different probabilities depending on whether the right is stored in the rights management means or when the right is not stored in the rights management means, and The size of the benefit to be granted is determined to be relatively larger when the right is not stored in the rights management means than when the right is stored in the rights management means. A gaming machine.

また、前記本発明の第33の遊技機では、前記特典決定手段は、前記権利管理手段に前記権利が記憶されている場合よりも、前記権利管理手段に前記権利が記憶されていない場合の方が、相対的に高い確率で前記特典を付与すると決定することとしてもよい。 Further, in the thirty-third gaming machine of the present invention, the benefit determining means is configured to perform a case where the right is not stored in the rights management means, rather than a case where the right is stored in the rights management means. However, it may be determined that the benefit is granted with a relatively high probability.

また、前記本発明の第33の遊技機では、前記特典決定手段は、前記権利管理手段に前記権利が記憶されていない場合よりも、前記権利管理手段に前記権利が記憶されている場合の方が、相対的に高い確率で前記特典を付与すると決定することとしてもよい。 Furthermore, in the thirty-third gaming machine of the present invention, the benefit determining means is configured to provide a better result when the right is stored in the rights management means than when the right is not stored in the rights management means. However, it may be determined that the benefit is granted with a relatively high probability.

上記第19の課題を解決するために、本発明では、以下のような構成の第34の遊技機を提供する。 In order to solve the nineteenth problem, the present invention provides a thirty-fourth gaming machine having the following configuration.

複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
遊技者に対して特典(例えば、ART状態のセット数のストック)を付与するか否か、及び付与する場合の前記特典の大きさ(例えば、ART状態のランク)を決定する特典決定手段(例えば、主制御回路90)と、
前記特典決定手段が前記特典を付与すると決定すると、決定した大きさの前記特典を付与する特典付与手段(例えば、主制御回路90)と、
前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段(例えば、主制御回路90、メインRAM103)と、
所定の条件を満たすと、前記特典決定手段が前記特典を付与すると決定する確率が高い高確率状態(例えば、CZ)に遊技状態を移行し、前記高確率状態の残り遊技期間が閾値に達すると、前記高確率状態を終了する状態制御手段(例えば、主制御回路90)と、を備え、
前記特典決定手段は、前記高確率状態の残り遊技期間に応じて異なる確率で前記特典を付与すると決定し、また、前記権利管理手段に前記権利が記憶されている前記高確率状態中に前記特典を付与すると決定した場合と、前記権利管理手段に前記権利が記憶されていない前記高確率状態中に前記特典を付与すると決定した場合とで、付与すると決定する前記特典の大きさの傾向が異なる
ことを特徴とする遊技機。
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
Benefit determination means (for example, determining whether or not to grant a benefit (for example, the stock of the number of sets in the ART state) to the player and the size of the benefit (for example, the rank of the ART state) in the case of granting the benefit to the player , main control circuit 90),
a privilege granting means (for example, main control circuit 90) that grants the privilege of the determined size when the benefit determining means determines to grant the privilege;
When the benefit determining means decides to grant the benefit, it stores the right to receive the benefit, and when the benefit granting means grants the benefit, it stores the right to grant the benefit, and when the benefit granting means grants the benefit, it stores the right to grant the benefit, and when the benefit granting means grants the benefit, it stores the right to grant the benefit. control circuit 90, main RAM 103),
When a predetermined condition is met, the gaming state is shifted to a high probability state (for example, CZ) where the probability that the benefit determining means will decide to grant the benefit is high, and when the remaining gaming period in the high probability state reaches a threshold value. , state control means (for example, main control circuit 90) for terminating the high probability state,
The benefit determining means determines to award the benefit at different probabilities depending on the remaining gaming period in the high probability state, and also determines that the benefit is granted during the high probability state in which the right is stored in the rights management means. The tendency of the size of the benefit that is decided to be granted differs between when it is decided to grant the benefit and when it is decided to grant the benefit during the high probability state where the right is not stored in the rights management means. A gaming machine characterized by:

また、前記本発明の第34の遊技機では、前記特典決定手段は、前記高確率状態の残り遊技期間が所定期間よりも長い場合よりも、前記高確率状態の残り遊技期間が前記所定期間よりも短い場合の方が、相対的に高い確率で前記特典を付与すると決定することとしてもよい。 In the thirty-fourth gaming machine of the present invention, the benefit determining means may be configured to determine whether the remaining gaming period in the high probability state is longer than the predetermined period than when the remaining gaming period in the high probability state is longer than the predetermined period. It may also be determined that the benefit is granted with a relatively higher probability when the time period is shorter.

また、前記本発明の第34の遊技機では、前記特典決定手段は、前記高確率状態の残り遊技期間が所定期間よりも短い場合よりも、前記高確率状態の残り遊技期間が前記所定期間よりも長い場合の方が、相対的に高い確率で前記特典を付与すると決定することとしてもよい。 Further, in the thirty-fourth gaming machine of the present invention, the benefit determining means may be arranged such that the remaining playing period in the high probability state is shorter than the predetermined period than in the case where the remaining playing period in the high probability state is shorter than the predetermined period. It may also be determined that the benefit is granted with a relatively higher probability when the length of time is longer.

上記第19の課題を解決するために、本発明では、以下のような構成の第35の遊技機を提供する。 In order to solve the nineteenth problem, the present invention provides a thirty-fifth gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、特典を付与する確率が異なる複数のモード(例えば、ART状態のランクや当該ランクから決まる抽籤状態)の中から一のモードを決定するモード決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第1終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、
前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典(例えば、CZのゲーム数の上乗せやナビ高確ゲーム数の付与)を付与する特典付与手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、前記有利状態に移行する権利を記憶するとともに、前記有利状態制御手段が前記有利状態に遊技状態を移行すると、前記権利を一つ消し去る権利管理手段(例えば、主制御回路90、メインRAM103)と、
所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態中に第2終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、を備え、
前記モード決定手段は、前記権利管理手段に前記権利が記憶されている前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定した場合よりも、前記権利管理手段に前記権利が記憶されていない前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定した場合の方が、相対的に特典を付与する確率が高いモードを前記一のモードとして決定する
ことを特徴とする遊技機。
A normal state (for example, a normal state), an advantageous state (for example, an ART state) that is more advantageous for the player than the normal state, and a high probability state (for example, a high probability state in which the probability of transitioning to the advantageous state is higher than the normal state) For example, a gaming machine having CZ),
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
Transition determining means (for example, main control circuit 90) for determining whether to transition to the advantageous state;
When the transition determining means determines to transition to the advantageous state, mode determination determines one mode from among a plurality of modes with different probabilities of awarding benefits (for example, the rank of the ART state or a lottery state determined from the rank); means (for example, main control circuit 90);
When the transition determining means determines to transition to the advantageous state, the gaming state is transitioned to the advantageous state, and when a first termination condition is satisfied during the advantageous state, advantageous state control means (for example, main control circuit 90);
According to the one mode determined by the mode determining means, a privilege granting means (for example, a main control circuit 90);
When the transition determining means decides to transition to the advantageous state, it stores the right to transition to the advantageous state, and when the advantageous state control means transitions the gaming state to the advantageous state, it erases one of the rights. Management means (for example, main control circuit 90, main RAM 103),
A high probability state control means (for example, main control circuit 90 ) and,
The mode determining means is configured to store the right in the right management means more than when the transition determining means determines to transition to the advantageous state during the high probability state in which the right is stored in the right management means. The first mode is characterized in that when the transition determining means determines to transition to the advantageous state during the high probability state in which the system is not in the high probability state, a mode with a relatively higher probability of granting a benefit is determined as the first mode. A gaming machine.

また、前記本発明の第35の遊技機では、前記有利状態制御手段は、前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記高確率状態から前記有利状態に移行し、
前記高確率状態制御手段は、前記高確率状態中に遊技状態が前記有利状態に移行すると、前記有利状態が終了するまで前記高確率状態を中断するとともに、前記有利状態の終了に伴い前記高確率状態を再開し、
前記高確率状態が終了する条件である前記第2終了条件は、前記高確率状態の残り遊技期間が閾値に達することであり、
前記特典付与手段は、前記有利状態中に前記一のモードに応じて、前記高確率状態の残り遊技期間を所定期間延長するという特典を付与することとしてもよい。
Further, in the thirty-fifth gaming machine of the present invention, when the transition determining means determines to shift to the advantageous state during the high probability state, the advantageous state control means changes the gaming state from the high probability state to the advantageous state. transition to the state,
When the gaming state shifts to the advantageous state during the high probability state, the high probability state control means suspends the high probability state until the advantageous state ends, and when the advantageous state ends, the high probability state control means resume the state,
The second ending condition, which is a condition for ending the high probability state, is that the remaining gaming period of the high probability state reaches a threshold;
The benefit providing means may provide a benefit of extending the remaining playing period in the high probability state by a predetermined period in accordance with the one mode during the advantageous state.

上記構成の本発明の第32~第35の遊技機によれば、遊技者に対して過度な特典を付与してしまうことを抑制することができる。 According to the thirty-second to thirty-fifth gaming machines of the present invention having the above configurations, it is possible to prevent excessive benefits from being given to players.

[第36及び第37の遊技機]
AT(ART)機として、特開2014-036725号公報には、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が記載されている。このような遊技機によれば、非チャンスゾーン中の遊技とチャンスゾーン中の遊技との間でATの当籤確率に差を設けることができ、ATの当籤確率が画一的にならず遊技の興趣を高めることができた。
[36th and 37th gaming machines]
As an AT (ART) machine, Japanese Unexamined Patent Publication No. 2014-036725 describes a gaming machine that is provided with a high probability winning zone (hereinafter referred to as "chance zone") for AT, where the expectation of winning at AT is high. There is. According to such a gaming machine, it is possible to set a difference in the winning probability of AT between a game in a non-chance zone and a game in a chance zone, so that the winning probability of AT is not uniform and the winning probability of AT is not uniform. I was able to increase my interest.

しかしながら、上述の遊技機では、ATに当籤した場合、その後、高RT状態に移行しAT遊技が開始されるため、チャンスゾーンゲーム数が残っている状態でATに当籤すると残りのチャンスゾーンがなかったものとして扱われ、残りのチャンスゾーンのゲーム数分の有利な抽籤を受けることができず、遊技者に損失感を与えてしまい、遊技の興趣を低下させるおそれがあった。 However, in the above-mentioned gaming machine, if an AT is won, the system then shifts to a high RT state and an AT game is started, so if an AT is won with the number of chance zone games remaining, there will be no remaining chance zones. Therefore, the players are treated as if they have won the game, and are unable to receive the advantageous lottery for the remaining number of games in the chance zone, giving the player a sense of loss and potentially reducing the interest in the game.

本発明は、上記第20の課題を解決するためになされたものであり、本発明の第20の目的は、遊技の興趣の低下を抑制可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned 20th problem, and the 20th object of the present invention is to provide a gaming machine that can suppress a decrease in interest in gaming.

上記第20の課題を解決するために、本発明では、以下のような構成の第36の遊技機を提供する。 In order to solve the above-mentioned 20th problem, the present invention provides a 36th gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態よりも遊技者に対して特典を付与すると決定する確率が高い高確率状態(例えば、CZ)と、を有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
遊技者に対して前記特典(例えば、ART状態のセット数のストック)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る特典管理手段(例えば、主制御回路90、メインRAM103)と、
所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態中に終了条件を満たすと、前記高確率状態を終了する状態制御手段(例えば、主制御回路90)と、を備え、
前記状態制御手段は、前記高確率状態中に前記付与決定手段が前記特典を付与すると決定すると、前記特典の付与が行われるまで(例えば、ART状態が終了するまで)前記高確率状態を中断するとともに、前記特典の付与が行われた後(例えば、ART状態の終了後)に前記高確率状態を再開し、
前記付与決定手段は、前記高確率状態中に前記終了条件を満たしたときに前記特典管理手段に前記権利が記憶されていない場合、前記高確率状態が終了した遊技の次の遊技において前記通常状態よりも高い確率で前記特典を付与すると決定する
ことを特徴とする遊技機。
A gaming machine having a normal state (for example, a normal state) and a high probability state (for example, CZ) in which the probability of deciding to award a benefit to a player is higher than that in the normal state,
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
a grant determining means (for example, the main control circuit 90) that determines whether or not to grant the benefit (for example, the stock of the number of sets in the ART state) to the player;
When the grant determining means determines to grant the benefit, a benefit granting device (for example, main control circuit 90) that grants the benefit;
When the grant determining means decides to grant the privilege, it stores the right to receive the privilege, and when the privilege granting means grants the privilege, it stores the privilege management means (for example, the master) that erases one of the rights. control circuit 90, main RAM 103),
a state control means (e.g., main control circuit 90) that shifts the gaming state to the high probability state when a predetermined condition is met, and ends the high probability state when a termination condition is met during the high probability state; Prepare,
When the grant determining means determines to grant the benefit during the high probability state, the state control means suspends the high probability state until the benefit is granted (for example, until the ART state ends). and restarting the high probability state after the benefit is granted (for example, after the ART state ends),
If the right is not stored in the benefit management means when the termination condition is satisfied during the high probability state, the grant determining means may be configured to restore the right to the normal state in a game following the game in which the high probability state has ended. A gaming machine that determines to grant the benefit with a higher probability than the above.

上記第20の課題を解決するために、本発明では、以下のような構成の第37の遊技機を提供する。 In order to solve the above-mentioned 20th problem, the present invention provides a 37th gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態よりも遊技者に対して特典を付与すると決定する確率が高い高確率状態(例えば、CZ)と、を有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
遊技者に対して前記特典(例えば、ART状態のセット数のストック)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段(例えば、主制御回路90)と、
所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態の残り遊技期間が閾値に達すると前記高確率状態を終了する状態制御手段(例えば、主制御回路90)と、
前記特典付与手段が前記特典を付与すると、前記高確率状態の残り遊技期間として所定期間を加算する高確率状態加算手段(例えば、主制御回路90)と、を備え、
前記付与決定手段は、前記高確率状態が終了した遊技の次の遊技において前記通常状態よりも高い確率で前記特典を付与すると決定し、
前記状態制御手段は、前記高確率状態中に前記付与決定手段が前記特典を付与すると決定すると、前記特典の付与が行われるまで(例えば、ART状態が終了するまで)前記高確率状態を中断するとともに、前記特典の付与が行われた後(例えば、ART状態の終了後)に前記高確率状態を再開し、また、前記高確率状態が終了した遊技の次の遊技において前記付与決定手段が前記特典を付与すると決定したことに伴い前記特典が付与された場合、当該特典の付与が行われた後に、前記高確率状態加算手段が加算した前記所定期間を残り遊技期間とする前記高確率状態を開始する
ことを特徴とする遊技機。
A gaming machine having a normal state (for example, a normal state) and a high probability state (for example, CZ) in which the probability of deciding to award a benefit to a player is higher than that in the normal state,
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
a grant determining means (for example, the main control circuit 90) that determines whether or not to grant the benefit (for example, the stock of the number of sets in the ART state) to the player;
When the grant determining means determines to grant the benefit, a benefit granting device (for example, main control circuit 90) that grants the benefit;
state control means (for example, main control circuit 90) that shifts the gaming state to the high probability state when a predetermined condition is met, and ends the high probability state when the remaining gaming period of the high probability state reaches a threshold;
High probability state adding means (for example, main control circuit 90) that adds a predetermined period of time as the remaining gaming period of the high probability state when the privilege granting means grants the privilege,
The grant determining means determines to grant the benefit with a higher probability than in the normal state in the game following the game in which the high probability state has ended,
When the grant determining means determines to grant the benefit during the high probability state, the state control means suspends the high probability state until the benefit is granted (for example, until the ART state ends). At the same time, the high probability state is restarted after the award is given (for example, after the ART state ends), and the award determining means restarts the high probability state in the game following the game in which the high probability state has ended. In the case where the benefit is awarded as a result of the decision to award the benefit, the high probability state is set such that the predetermined period added by the high probability state addition means is the remaining gaming period after the award of the benefit is made. A gaming machine characterized by starting.

上記構成の本発明の第36及び第37の遊技機によれば、遊技の興趣の低下を抑制することができる。 According to the thirty-sixth and thirty-seventh gaming machines of the present invention having the above configurations, it is possible to suppress a decrease in interest in gaming.

[第38~第40の遊技機]
AT(ART)機として、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が知られており、例えば、特開2015-000141号公報には、チャンスゾーン中は、弱いレア役(弱スイカや弱チェリー)が内部当籤役として決定された場合に比べて、強いレア役(強スイカや強チェリー)が内部当籤役として決定された場合の方がATに当籤する確率が高くなる遊技機が記載されている。このような遊技機によれば、チャンスゾーン中に強いレア役が当籤することで、AT抽籤に当籤する期待を持つことができるため、遊技の興趣を高めることができた。
[38th to 40th gaming machines]
As an AT (ART) machine, a gaming machine is known that is provided with a high probability winning zone (hereinafter referred to as a "chance zone") where AT has a high expectation of winning. The bulletin states that during the chance zone, stronger rare roles (strong watermelon and strong cherry) were determined as internal winning roles compared to when weak rare roles (weak watermelon and weak cherry) were determined as internal winning roles. A gaming machine is described in which the probability of winning the AT is higher when the case is the case. According to such a gaming machine, by winning a strong rare combination in the chance zone, the player can expect to win the AT lottery, thereby increasing the interest of the game.

しかしながら、上述の遊技機では、当籤役の強弱によりAT抽籤の当籤確率に差が設けられているものの、AT自体の性能は、AT当籤時の当籤役に関わらず同一であることから、AT当籤後の遊技が画一化してしまい、遊技の興趣の低下をもたらすおそれがあった。 However, in the above-mentioned gaming machines, although there is a difference in the probability of winning an AT lottery depending on the strength of the winning combination, the performance of the AT itself is the same regardless of the winning combination at the time of AT winning. There was a risk that subsequent games would become standardized, leading to a decrease in interest in the games.

本発明は、上記第21の課題を解決するためになされたものであり、本発明の第21の目的は、遊技の興趣の低下を抑制可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned twenty-first problem, and the twenty-first object of the present invention is to provide a gaming machine that can suppress a decrease in interest in gaming.

上記第21の課題を解決するために、本発明では、以下のような構成の第38の遊技機を提供する。 In order to solve the above twenty-first problem, the present invention provides a thirty-eighth gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、
前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、特典を付与する確率が異なる複数のモード(例えば、ART状態の抽籤状態やランク)の中から一のモードを決定するモード決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第1終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、
前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典(例えば、CZのゲーム数の上乗せやナビ高確ゲーム数の付与)を付与する特典付与手段(例えば、主制御回路90)と、
所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態中に第2終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、を備え、
前記移行決定手段は、前記高確率状態中に、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記有利状態に移行するか否かを決定し、
前記モード決定手段は、前記移行決定手段が前記有利状態に移行すると決定した遊技における前記内部当籤役に応じて、前記一のモードを決定する
ことを特徴とする遊技機。
A normal state (for example, a normal state), an advantageous state (for example, an ART state) that is more advantageous for the player than the normal state, and a high probability state (for example, an ART state) in which there is a higher probability of transitioning to the advantageous state than the normal state. For example, a gaming machine having CZ),
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
Transition determining means (for example, main control circuit 90) for determining whether to transition to the advantageous state;
Transition determining means (for example, main control circuit 90) for determining whether to transition to the advantageous state;
When the transition determining means determines to transition to the advantageous state, mode determining means (for example, main control circuit 90);
When the transition determining means determines to transition to the advantageous state, the gaming state is transitioned to the advantageous state, and when a first termination condition is satisfied during the advantageous state, advantageous state control means (for example, main control circuit 90);
According to the one mode determined by the mode determining means, a privilege granting means (for example, a main control circuit 90);
A high probability state control means (for example, main control circuit 90 ) and,
The transition determining means determines whether to transition to the advantageous state during the high probability state according to the internal winning combination determined by the internal winning combination determining means,
The gaming machine characterized in that the mode determining means determines the one mode according to the internal winning combination in the game in which the transition determining means determines to transition to the advantageous state.

また、前記本発明の第38の遊技機では、前記有利状態制御手段は、前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記高確率状態から前記有利状態に移行し、
前記高確率状態制御手段は、前記高確率状態中に遊技状態が前記有利状態に移行すると、前記有利状態が終了するまで前記高確率状態を中断するとともに、前記有利状態の終了に伴い前記高確率状態を再開し、
前記高確率状態が終了する条件である前記第2終了条件は、前記高確率状態の残り遊技期間が閾値に達することであり、
前記特典付与手段は、前記有利状態中に前記一のモードに応じて、前記高確率状態の残り遊技期間を所定期間延長するという特典を付与することを特徴とすることとしてもよい。
Further, in the thirty-eighth gaming machine of the present invention, when the transition determining means determines to shift to the advantageous state during the high probability state, the advantageous state control means changes the gaming state from the high probability state to the advantageous state. transition to the state,
When the gaming state shifts to the advantageous state during the high probability state, the high probability state control means suspends the high probability state until the advantageous state ends, and when the advantageous state ends, the high probability state control means resume the state,
The second ending condition, which is a condition for ending the high probability state, is that the remaining gaming period of the high probability state reaches a threshold;
The benefit granting means may be characterized in that during the advantageous state, depending on the one mode, a benefit of extending the remaining playing period in the high probability state by a predetermined period may be provided.

上記第21の課題を解決するために、本発明では、以下のような構成の第39の遊技機を提供する。 In order to solve the twenty-first problem, the present invention provides a thirty-ninth gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、前記有利状態中のモード(例えば、ART状態中の抽籤状態)を決定するための複数のモード決定情報(例えば、ART当籤時のランク)の中から一のモード決定情報を決定するモード決定情報決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第1終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、
遊技状態が前記有利状態に移行した最初の遊技において、前記モード決定情報決定手段が決定した前記一のモード決定情報に応じて、特典を付与する確率が異なる複数のモードの中から一のモードを決定するモード決定手段(例えば、主制御回路90)と、
前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典(例えば、CZのゲーム数の上乗せやナビ高確ゲーム数の付与)を付与する特典付与手段(例えば、主制御回路90)と、
所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態中に第2終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、
モード決定情報決定手段が前記一のモード決定情報を決定すると、当該遊技において決定した前記一のモード決定情報を示唆する演出を行う演出手段(例えば、表示装置11、副制御回路200)と、を備え、
前記移行決定手段は、前記高確率状態中に、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記有利状態に移行するか否かを決定し、
前記モード決定情報決定手段は、前記移行決定手段が前記有利状態に移行すると決定した遊技における前記内部当籤役に応じて、前記一のモード決定情報を決定する
ことを特徴とする遊技機。
A normal state (for example, a normal state), an advantageous state (for example, an ART state) that is more advantageous for the player than the normal state, and a high probability state (for example, a high probability state in which the probability of transitioning to the advantageous state is higher than the normal state) For example, a gaming machine having CZ),
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
Transition determining means (for example, main control circuit 90) for determining whether to transition to the advantageous state;
When the transition determining means determines to transition to the advantageous state, a plurality of mode determination information (for example, the rank at the time of ART winning) for determining the mode in the advantageous state (for example, the lottery state in the ART state). mode determination information determining means (for example, main control circuit 90) for determining one mode determination information from among them;
When the transition determining means determines to transition to the advantageous state, the gaming state is transitioned to the advantageous state, and when a first termination condition is satisfied during the advantageous state, advantageous state control means (for example, main control circuit 90);
In the first game in which the gaming state shifts to the advantageous state, one mode is selected from among a plurality of modes with different probabilities of awarding benefits according to the one mode determining information determined by the mode determining information determining means. a mode determining means (for example, main control circuit 90),
According to the one mode determined by the mode determining means, a privilege granting means (for example, a main control circuit 90);
A high probability state control means (for example, main control circuit 90 )and,
When the mode determining information determining means determines the one mode determining information, a rendering means (for example, the display device 11, the sub-control circuit 200) that performs a rendering suggesting the one mode determining information determined in the game; Prepare,
The transition determining means determines whether to transition to the advantageous state during the high probability state according to the internal winning combination determined by the internal winning combination determining means,
The gaming machine characterized in that the mode determining information determining means determines the one mode determining information according to the internal winning combination in the game in which the transition determining means determines to transition to the advantageous state.

上記第21の課題を解決するために、本発明では、以下のような構成の第40の遊技機を提供する。 In order to solve the twenty-first problem, the present invention provides a fortieth gaming machine having the following configuration.

複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
遊技者に対して特典(例えば、ART状態)を付与するか否か、及び付与する場合の前記特典の大きさ(例えば、ART状態中の抽籤状態やランク)を決定する特典決定手段(例えば、主制御回路90)と、
前記特典決定手段が前記特典を付与すると決定すると、決定した大きさの前記特典を付与する特典付与手段(例えば、主制御回路90)と、
前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段(例えば、主制御回路90、メインRAM103)と、
所定の条件を満たすと、前記特典決定手段が前記特典を付与すると決定する確率が高い高確率状態(例えば、CZ)に遊技状態を移行し、前記高確率状態中に終了条件を満たすと、前記高確率状態を終了する状態制御手段(例えば、主制御回路90)と、
所定の演出を行う演出手段(例えば、表示装置11、副制御回路200)と、を備え、
前記特典決定手段は、前記高確率状態中に、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記特典を付与するか否かを決定するとともに、一度の決定で一又は複数の前記特典を付与すると決定可能であり、
前記特典決定手段は、複数の前記特典を付与すると決定した場合に、当該複数の前記特典のそれぞれに対して付与する前記特典の大きさを決定するとともに、少なくとも一の前記特典については、前記特典を付与すると決定した遊技における前記内部当籤役に応じて、前記特典の大きさを決定し、
前記演出手段は、前記特典決定手段が複数の前記特典を付与すると決定した場合に、当該遊技における前記内部当籤役に応じて前記特典の大きさを決定した前記一の前記特典については、当該特典の大きさを示唆する演出を行い、他の前記特典については、当該他の前記特典の大きさを示唆する演出を行わないことを特徴とする遊技機。
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
Benefit determining means (for example, determining whether or not to grant a benefit (for example, ART state) to a player, and the size of the benefit (for example, lottery state or rank in ART state) when granting a benefit (for example, ART state); main control circuit 90);
a privilege granting means (for example, main control circuit 90) that grants the privilege of the determined size when the benefit determining means determines to grant the privilege;
When the benefit determining means decides to grant the benefit, it stores the right to receive the benefit, and when the benefit granting means grants the benefit, it stores the right to grant the benefit, and when the benefit granting means grants the benefit, it stores the right to grant the benefit, and when the benefit granting means grants the benefit, it stores the right to grant the benefit. control circuit 90, main RAM 103),
When a predetermined condition is met, the gaming state is shifted to a high probability state (for example, CZ) in which the probability that the benefit determining means decides to grant the benefit is high, and when the termination condition is satisfied during the high probability state, the above-mentioned A state control means (for example, main control circuit 90) for terminating the high probability state;
A presentation means (for example, a display device 11, a sub-control circuit 200) for performing a predetermined presentation,
The benefit determining means determines whether or not to grant the benefit in accordance with the internal winning combination determined by the internal winning combination determining means during the high probability state, and also determines whether or not to grant one or more benefits in one decision. It is possible to decide to grant the said benefit of
When it is determined that a plurality of the benefits are to be provided, the benefit determining means determines the size of the benefit to be provided to each of the plurality of benefits, and for at least one of the benefits, the benefit determination means determining the size of the benefit according to the internal winning combination in the game in which it has been decided to award the benefit;
When the benefit determining means determines to award a plurality of the benefits, the effecting means determines that the size of the one benefit is determined according to the internal winning combination in the game. The gaming machine is characterized in that it performs a performance that suggests the size of the bonus, but does not perform a performance that suggests the size of the other bonus.

また、前記本発明の第40の遊技機では、前記状態制御手段は、前記高確率状態中に前記特典決定手段が複数の前記特典を付与すると決定すると、前記一の前記特典の付与が行われるまで(例えば、ART状態が終了するまで)前記高確率状態を中断するとともに、当該一の前記特典の付与が行われた後(例えば、ART状態の終了後)に前記高確率状態を再開し、
前記特典付与手段は、前記高確率状態の前記終了条件を満たしたときに未だ付与していない前記特典がある場合、当該付与していない前記特典を付与することとしてもよい。
Further, in the fortieth gaming machine of the present invention, the state control means, when the benefit determining means determines to grant a plurality of the benefits during the high probability state, grants the one of the benefits. interrupting the high probability state until (for example, until the ART state ends), and restarting the high probability state after the one benefit is granted (for example, after the ART state ends),
If there is a benefit that has not been granted yet when the end condition of the high probability state is satisfied, the benefit granting means may grant the benefit that has not yet been granted.

上記構成の本発明の第38~第40の遊技機によれば、遊技の興趣の低下を抑制可能な遊技機を提供することができる。 According to the thirty-eighth to fortieth gaming machines of the present invention having the above configurations, it is possible to provide gaming machines that can suppress a decline in interest in gaming.

[第41及び第42の遊技機]
AT(ART)機として、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が知られており、例えば、特開2015-000141号公報には、チャンスゾーン中は、弱いレア役(弱スイカや弱チェリー)が内部当籤役として決定された場合に比べて、強いレア役(強スイカや強チェリー)が内部当籤役として決定された場合の方がATに当籤する確率が高くなる遊技機が記載されている。このような遊技機によれば、チャンスゾーン中に強いレア役が当籤することで、AT抽籤に当籤する期待を持つことができるため、遊技の興趣を高めることができた。
[41st and 42nd gaming machines]
As an AT (ART) machine, a gaming machine is known that has a high probability winning zone (hereinafter referred to as a "chance zone") where AT has a high expectation of winning. The bulletin states that during the chance zone, stronger rare roles (strong watermelon and strong cherry) were determined as internal winning roles compared to when weak rare roles (weak watermelon and weak cherry) were determined as internal winning roles. A gaming machine is described in which the probability of winning the AT is higher when the case is the case. According to such a gaming machine, by winning a strong rare combination in the chance zone, the player can expect to win the AT lottery, thereby increasing the interest of the game.

しかしながら、上述の遊技機では、当籤役の強弱によりAT抽籤の当籤確率に差が設けられているものの、AT自体の性能は、AT当籤時の当籤役に関わらず同一であることから、AT当籤後の遊技が画一化してしまい、遊技の興趣の低下をもたらすおそれがあった。 However, in the above-mentioned gaming machines, although there is a difference in the probability of winning an AT lottery depending on the strength of the winning combination, the performance of the AT itself is the same regardless of the winning combination at the time of AT winning. There was a risk that subsequent games would become standardized, leading to a decrease in interest in the games.

本発明は、上記第22の課題を解決するためになされたものであり、本発明の第22の目的は、遊技の興趣の低下を抑制可能な遊技機を提供するである。 The present invention has been made to solve the above-mentioned twenty-second problem, and the twenty-second object of the present invention is to provide a gaming machine that can suppress the decline in interest in gaming.

上記第22の課題を解決するために、本発明では、以下のような構成の第41の遊技機を提供する。 In order to solve the above twenty-second problem, the present invention provides a forty-first gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)とを有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、前記有利状態中のモード(例えば、ART状態中の抽籤状態)を決定するための複数のモード決定情報の中から一のモード決定情報(例えば、ART当籤時のランク)を決定するモード決定情報決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、
遊技状態が前記有利状態に移行した最初の遊技(例えば、ランク決めART中)において、前記モード決定情報決定手段が決定した前記一のモード決定情報に応じて、特典(例えば、CZのゲーム数の上乗せやナビ高確ゲーム数の付与)を付与する確率が異なる複数のモードの中から一のモードを決定するモード決定手段(例えば、主制御回路90)と、
前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典を付与する特典付与手段(例えば、主制御回路90)と、を備える
ことを特徴とする遊技機。
A gaming machine having a normal state (for example, a normal state) and an advantageous state (for example, an ART state) that is advantageous for a player compared to the normal state,
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
Transition determining means (for example, main control circuit 90) for determining whether to transition to the advantageous state;
When the transition determining means determines to transition to the advantageous state, it selects one mode determination information (for example, , a mode determination information determining means (for example, main control circuit 90) that determines the rank at the time of ART winning);
When the transition determining means determines to transition to the advantageous state, it transitions the gaming state to the advantageous state, and when the termination condition is met during the advantageous state, the advantageous state control means (for example, main control) terminates the advantageous state. circuit 90);
In the first game in which the gaming state shifts to the advantageous state (for example, during rank determination ART), a bonus (for example, the number of games of CZ mode determining means (for example, the main control circuit 90) that determines one mode from among a plurality of modes with different probabilities of granting bonuses and high-accuracy navigation games;
A gaming machine comprising: a privilege granting means (for example, a main control circuit 90) that grants a privilege during the advantageous state in accordance with the one mode determined by the mode determining means.

また、前記本発明の第41の遊技機では、前記モード決定情報決定手段は、前記移行決定手段が前記有利状態に移行すると決定した遊技において、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記一のモード決定情報を決定し、
前記モード決定手段は、遊技状態が前記有利状態に移行した最初の遊技において、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記一のモードを決定することとしてもよい。
Further, in the forty-first gaming machine of the present invention, the mode determination information determining means is configured to select the internal winning combination determined by the internal winning combination determining means in the game in which the transition determining means determines to transition to the advantageous state. determining the first mode determination information according to;
The mode determining means may determine the one mode in accordance with the internal winning combination determined by the internal winning combination determining means in the first game in which the gaming state shifts to the advantageous state.

上記第22の課題を解決するために、本発明では、以下のような構成の第42の遊技機を提供する。 In order to solve the above twenty-second problem, the present invention provides a forty-second gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、前記有利状態中のモード(例えば、ART状態中の抽籤状態)を決定するための複数のモード決定情報の中から一のモード決定情報(例えば、ART当籤時のランク)を決定するモード決定情報決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、
前記モード決定情報決定手段が前記一のモード決定情報を決定した遊技よりも後の遊技(例えば、ランク決めART中)において、特典(例えば、CZのゲーム数の上乗せやナビ高確ゲーム数の付与)を付与する確率が異なる複数のモードの中から一のモードを、前記一のモード決定情報に応じて決定するモード決定手段(例えば、主制御回路90)と、
前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典を付与する特典付与手段(例えば、主制御回路90)と、
所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態の残り遊技期間が閾値に達すると、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、を備え、
前記有利状態制御手段は、前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記高確率状態から前記有利状態に移行し、
前記高確率状態制御手段は、前記高確率状態中に遊技状態が前記有利状態に移行すると、前記有利状態が終了するまで前記高確率状態を中断するとともに、前記有利状態の終了に伴い前記高確率状態を再開し、
前記特典付与手段は、前記有利状態中に前記一のモードに応じて、前記有利状態中に前記高確率状態の残り遊技期間を所定期間延長するという特典(例えば、CZのゲーム数の上乗せ)を付与する
ことを特徴とする遊技機。
A normal state (for example, a normal state), an advantageous state (for example, an ART state) that is more advantageous for the player than the normal state, and a high probability state (for example, a high probability state in which the probability of transitioning to the advantageous state is higher than the normal state) For example, a gaming machine having CZ),
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
Transition determining means (for example, main control circuit 90) for determining whether to transition to the advantageous state;
When the transition determining means determines to transition to the advantageous state, it selects one mode determination information (for example, , a mode determination information determining means (for example, main control circuit 90) that determines the rank at the time of ART winning);
When the transition determining means determines to transition to the advantageous state, it transitions the gaming state to the advantageous state, and when the termination condition is met during the advantageous state, the advantageous state control means (for example, main control) terminates the advantageous state. circuit 90);
In a game after the game for which the mode determining information determining means has determined the first mode determining information (for example, during rank determining ART), a bonus (for example, an additional number of CZ games or a high navigation accuracy game number) may be given. ) mode determining means (for example, the main control circuit 90) that determines one mode from among a plurality of modes with different probabilities of imparting the mode according to the one mode determination information;
a privilege granting means (for example, main control circuit 90) for granting a privilege during the advantageous state according to the one mode determined by the mode determining means;
High probability state control means (for example, the main control circuit 90 ) and,
The advantageous state control means transfers the gaming state from the high probability state to the advantageous state when the transition determining means determines to transfer to the advantageous state during the high probability state,
When the gaming state shifts to the advantageous state during the high probability state, the high probability state control means suspends the high probability state until the advantageous state ends, and when the advantageous state ends, the high probability state is changed to the high probability state. resume the state,
The benefit granting means provides a benefit (for example, an additional number of CZ games) of extending the remaining playing period of the high probability state by a predetermined period during the advantageous state according to the one mode. A gaming machine characterized by giving.

また、前記本発明の第42の遊技機では、前記モード決定情報決定手段は、前記移行決定手段が前記有利状態に移行すると決定した遊技において、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記一のモード決定情報を決定し、
前記モード決定手段は、前記モード決定情報決定手段が前記一のモード決定情報を決定した遊技よりも後の遊技において、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記一のモードを決定することとしてもよい。
Further, in the forty-second gaming machine of the present invention, the mode determination information determining means is configured to select the internal winning combination determined by the internal winning combination determining means in the game in which the transition determining means determines to transition to the advantageous state. determining the first mode determination information according to;
The mode determining means determines the first mode according to the internal winning combination determined by the internal winning combination determining means in a game subsequent to the game in which the mode determining information determining means determines the first mode determining information. It is also possible to decide the mode.

上記構成の本発明の第41及び第42の遊技機によれば、遊技の興趣の低下を抑制することができる。 According to the forty-first and forty-second gaming machines of the present invention having the above configurations, it is possible to suppress a decrease in interest in playing games.

[第43~第45の遊技機]
また、近年、リプレイが低確率で成立する低RT状態と高確率で成立する高RT状態とを有し、高RT状態において遊技者にとって有利な情報を報知する、所謂ART機能を備える遊技機が知られている。このようなART機能を備える遊技機として、特開2012-176104号公報には、昇格リプレイの入賞によってRT状態を高RT状態へと移行させ、高RT状態において低RT状態へ転落してしまう不利益図柄の入賞を回避するための情報を報知することで、高RT状態を維持しつつ、メダルの払い出しを受けることが可能な遊技機が記載されている。このような遊技機によれば、ART遊技と非ART遊技とでメダルの払い出しに差を設けることで、遊技の興趣を高めることができる。
[43rd to 45th gaming machines]
Furthermore, in recent years, gaming machines have been equipped with a so-called ART function, which has a low RT state in which replay occurs with a low probability and a high RT state in which a replay occurs with a high probability, and notifies the player of information advantageous to the player in the high RT state. Are known. As a gaming machine equipped with such an ART function, Japanese Patent Laid-Open No. 2012-176104 discloses a game machine that shifts the RT state to a high RT state by winning a promoted replay, and that the high RT state falls to a low RT state. A gaming machine is described in which it is possible to receive medal payouts while maintaining a high RT state by notifying information for avoiding winning of profit symbols. According to such a gaming machine, the interest of the game can be increased by providing a difference in the payout of medals between ART games and non-ART games.

このような遊技機では、ARTに当籤していない状況であっても自力で昇格リプレイを入賞できた場合には、高RT状態に移行するものの、非ART遊技では、不利益図柄の入賞を回避することが困難であるため、すぐに低RT状態に転落してしまうため、自力でRT状態を移行できた場合に興趣を高めることができなかった。 In such gaming machines, if you are able to win a promotion replay on your own even in a situation where you have not won an ART, you will enter a high RT state, but in non-ART games, you will avoid winning with disadvantageous symbols. Because it is difficult to do so, the user quickly falls into a low RT state, and therefore cannot increase interest even when the user is able to transition to the RT state on his or her own.

本発明は、上記第23の課題を解決するためになされたものであり、本発明の第23の目的は、RT状態の移行に伴い遊技の興趣を高めることができる遊技機を提供することである。 The present invention has been made to solve the above-mentioned twenty-third problem, and the twenty-third object of the present invention is to provide a gaming machine that can increase the interest of the game as the RT state transitions. be.

上記第23の課題を解決するために、本発明では、以下のような構成の第43の遊技機を提供する。 In order to solve the above twenty-third problem, the present invention provides a forty-third gaming machine having the following configuration.

再遊技に係るリプレイが内部当籤役として決定される確率が異なるRT状態として、第1RT状態(例えば、RT4状態)と第2RT状態(例えば、RT5状態)とを少なくとも有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記第1RT状態において、前記リールの回転停止に伴い前記図柄表示手段に第1の図柄組合せ(例えば、略称「強チャンスリプ(RT5移行図柄)」)が停止表示されると、前記RT状態を前記第2RT状態に移行させるRT移行手段(例えば、主制御回路90)と、
遊技者に対して特典(例えば、ART状態)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段(例えば、主制御回路90)と、を備え、
前記複数の役には、内部当籤役として決定された際に停止操作検出手段が検出した停止操作の態様に応じて前記第1の図柄組合せ又は第2の図柄組合せ(例えば、「C_CUリプ」)を停止表示可能な第1役(例えば、「F_3択昇格リプ」)、及び内部当籤役として決定された際に第3の図柄組合せ(例えば、略称「7揃いリプ」)を停止表示可能な第2役(例えば、「F_7リプ」)が含まれ、
前記内部当籤役決定手段は、前記第2RT状態では前記第1RT状態よりも高い確率で前記第2役を内部当籤役として決定可能であり、
前記付与決定手段は、前記第2役が内部当籤役として決定された際に前記第3の図柄組合せが停止表示されると、遊技者に対して前記特典を付与すると決定するとともに、前記第1役が内部当籤役として決定された際に前記第1の図柄組合せが停止表示されると、所定の確率で遊技者に対して前記特典を付与すると決定する
ことを特徴とする遊技機。
A gaming machine having at least a first RT state (for example, RT4 state) and a second RT state (for example, RT5 state) as RT states in which the probability that a replay related to a replay is determined as an internal winning combination is different,
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
In the first RT state, when the first symbol combination (for example, abbreviated as "strong chance slip (RT5 transition symbol)") is stopped and displayed on the symbol display means as the reels stop rotating, the RT state is changed to RT transition means (for example, main control circuit 90) for transitioning to the second RT state;
A grant determining means (for example, main control circuit 90) that determines whether or not to grant a benefit (for example, ART state) to a player;
a bonus granting unit (for example, a main control circuit 90) that grants the bonus to the player when the grant determining unit determines to grant the bonus;
The plurality of winning combinations include the first symbol combination or the second symbol combination (for example, "C_CU RIP") depending on the mode of the stop operation detected by the stop operation detection means when it is determined as an internal winning combination. The first combination that can be stopped and displayed (for example, "F_3 selection promotion reply"), and the third symbol combination that can be stopped and displayed when it is determined as an internal winning combination (for example, abbreviated as "7 combination reply") Contains 2 roles (for example, "F_7 Rep"),
The internal winning combination determining means is capable of determining the second winning combination as an internal winning combination in the second RT state with a higher probability than in the first RT state,
The award determining means determines to award the privilege to the player when the third symbol combination is stopped and displayed when the second winning combination is determined as an internal winning combination, and A gaming machine characterized in that when the first symbol combination is stopped and displayed when a winning combination is determined as an internal winning combination, it is determined that the privilege will be given to the player with a predetermined probability.

また、前記本発明の第43の遊技機では、前記第2役は、内部当籤役として決定された際に停止操作検出手段が検出した停止操作の態様に応じて前記第3の図柄組合せ又は第4の図柄組合せ(例えば、略称「フェイクリプ」)を停止表示可能であり、
遊技者に対して停止操作の態様を報知する報知状態を開始するか否かを決定する報知決定手段(例えば、主制御回路90)と、
前記報知決定手段が前記報知状態を開始すると決定すると、前記報知状態を開始する通常時報知制御手段(例えば、主制御回路90)と、
前記報知状態中に、前記第1役が内部当籤役として決定されると、前記第1の図柄組合せが停止表示されるために必要な停止操作の態様を報知し、また、前記報知状態中に前記第2役が内部当籤役として決定されると、前記第3の図柄組合せが停止表示されるために必要な停止操作の態様を報知する報知手段(例えば、主制御回路90、副制御回路200)とを更に備えることとしてもよい。
Further, in the forty-third gaming machine of the present invention, the second combination may be the third symbol combination or the second combination depending on the mode of the stop operation detected by the stop operation detection means when the second combination is determined as an internal winning combination. 4 symbol combinations (for example, abbreviated as "fake clip") can be stopped and displayed,
notification determining means (for example, main control circuit 90) for determining whether to start a notification state for notifying the player of the mode of the stop operation;
normal time notification control means (for example, main control circuit 90) that starts the notification state when the notification determination means determines to start the notification state;
During the notification state, when the first combination is determined as an internal winning combination, the mode of the stop operation necessary for the first symbol combination to be stopped and displayed is notified, and during the notification state, When the second combination is determined as an internal winning combination, a notification means (for example, main control circuit 90, sub control circuit 200 ).

上記第23の課題を解決するために、本発明では、以下のような構成の第44の遊技機を提供する。 In order to solve the above twenty-third problem, the present invention provides a forty-fourth gaming machine having the following configuration.

再遊技に係るリプレイが内部当籤役として決定される確率が異なるRT状態として、第1RT状態(例えば、RT4状態)と第2RT状態(例えば、RT5状態)とを少なくとも有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記第1RT状態において、前記リールの回転停止に伴い前記図柄表示手段に第1の図柄組合せ(例えば、略称「強チャンスリプ(RT5移行図柄)」)が停止表示されると、前記RT状態を前記第2RT状態に移行させるRT移行手段(例えば、主制御回路90)と、
遊技者に対して特典(例えば、ART状態)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段(例えば、主制御回路90)と、を備え、
前記複数の役には、内部当籤役として決定された際に前記停止操作検出手段が検出した停止操作の態様に応じて前記第1の図柄組合せ又は第2の図柄組合せ(例えば、「C_CUリプ」)を停止表示可能な第1役(例えば、「F_3択昇格リプ」)、及び内部当籤役として決定された際に前記停止操作の態様に関わらず必ず第3の図柄組合せ(例えば、略称「7揃いリプ」)が停止表示される第2役(例えば、「F_7リプ」)が含まれ、
前記内部当籤役決定手段は、前記第2RT状態では前記第1RT状態よりも高い確率で前記第2役を内部当籤役として決定可能であり、
前記付与決定手段は、前記第2役が内部当籤役として決定されると、遊技者に対して前記特典を付与すると決定するとともに、前記第1役が内部当籤役として決定された際に前記第1の図柄組合せが停止表示されると、所定の確率で遊技者に対して前記特典を付与すると決定することを特徴とする遊技機。
A gaming machine having at least a first RT state (for example, RT4 state) and a second RT state (for example, RT5 state) as RT states in which the probability that a replay related to a replay is determined as an internal winning combination is different,
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
In the first RT state, when the first symbol combination (for example, abbreviated as "strong chance slip (RT5 transition symbol)") is stopped and displayed on the symbol display means as the reels stop rotating, the RT state is changed to RT transition means (for example, main control circuit 90) for transitioning to the second RT state;
A grant determining means (for example, main control circuit 90) that determines whether or not to grant a benefit (for example, ART state) to a player;
a bonus granting unit (for example, a main control circuit 90) that grants the bonus to the player when the grant determining unit determines to grant the bonus;
The plurality of winning combinations may include the first symbol combination or the second symbol combination (for example, "C_CU Reply") depending on the mode of the stopping operation detected by the stopping operation detection means when determined as an internal winning combination. ), which can be stopped and displayed (for example, "F_3 selection promotion reply"), and when it is determined as an internal winning combination, the third symbol combination (for example, the abbreviation "7") is always displayed regardless of the mode of the stop operation. Includes a second role (for example, "F_7 Rep") in which the "Mairai Rep") is stopped and displayed,
The internal winning combination determining means is capable of determining the second winning combination as an internal winning combination in the second RT state with a higher probability than in the first RT state,
The grant determining means determines to grant the benefit to the player when the second winning combination is determined as an internal winning combination, and the awarding determining means determines to grant the bonus to the player when the second winning combination is determined as an internal winning combination, and the awarding determination means determines that the bonus is awarded to the player when the first winning combination is determined as an internal winning combination. A gaming machine characterized in that when one symbol combination is stopped and displayed, it is determined that the privilege will be given to the player with a predetermined probability.

また、前記本発明の第44の遊技機では、遊技者に対して停止操作の態様を報知する報知状態を開始するか否かを決定する報知決定手段(例えば、主制御回路90)と、
前記報知決定手段が前記報知状態を開始すると決定すると、前記報知状態を開始する通常時報知制御手段(例えば、主制御回路90)と、
前記報知状態中に、前記第1役が内部当籤役として決定されると、前記第1の図柄組合せが停止表示されるために必要な停止操作の態様を報知する報知手段(例えば、主制御回路90、副制御回路200)とを更に備えることとしてもよい。
Further, in the forty-fourth gaming machine of the present invention, a notification determining means (for example, the main control circuit 90) for determining whether to start a notification state for notifying the player of the mode of the stop operation;
normal time notification control means (for example, main control circuit 90) that starts the notification state when the notification determination means determines to start the notification state;
During the notification state, when the first combination is determined as an internal winning combination, a notification means (for example, a main control circuit 90 and a sub-control circuit 200).

上記第23の課題を解決するために、本発明では、以下のような構成の第45の遊技機を提供する。 In order to solve the above twenty-third problem, the present invention provides a forty-fifth gaming machine having the following configuration.

再遊技に係るリプレイが内部当籤役として決定される確率が異なるRT状態として、第1RT状態(例えば、RT4状態)と第2RT状態(例えば、RT5状態)とを少なくとも有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記第1RT状態において、前記リールの回転停止に伴い前記図柄表示手段に第1の図柄組合せ(例えば、略称「強チャンスリプ(RT5移行図柄)」)が停止表示されると、前記RT状態を前記第2RT状態に移行させ、前記第2RT状態において前記図柄表示手段に第3の図柄組合せ(例えば、略称「小山リプレイ(RT4移行図柄)」)が停止表示されると、RT状態を前記第1RT状態に移行させるRT移行手段(例えば、主制御回路90)と、
遊技者に対して特典(例えば、ART状態又はCZ)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段(例えば、主制御回路90)と、を備え、
前記複数の役には、内部当籤役として決定された際に停止操作検出手段が検出した停止操作の態様に応じて前記第1の図柄組合せ又は第2の図柄組合せ(例えば、「C_CUリプ」)を停止表示可能な第1役(例えば、「F_3択昇格リプ」)、及び、内部当籤役として決定された際に停止操作検出手段が検出した停止操作の態様に応じて前記第3の図柄組合せ又は第4の図柄組合せ(例えば、「C_CUリプ」)を停止表示可能な第2役(例えば、「F_6択転落リプ」)が含まれ、
前記付与決定手段は、前記第2RT状態中は、前記第1RT状態に比べて高い確率で遊技者に対して前記特典を付与すると決定し、また、前記第1役が内部当籤役として決定された際に前記第1の図柄組合せが停止表示されると、所定の確率で遊技者に対して前記特典を付与すると決定し、また、前記第2役が内部当籤役として決定された際に前記第3の図柄組合せが停止表示されると前記第4の図柄組合せが停止表示される場合よりも高い確率で遊技者に対して前記特典を付与すると決定する
ことを特徴とする遊技機。
A gaming machine having at least a first RT state (for example, RT4 state) and a second RT state (for example, RT5 state) as RT states in which the probability that a replay related to a replay is determined as an internal winning combination is different,
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
In the first RT state, when the first symbol combination (for example, abbreviated as "strong chance slip (RT5 transition symbol)") is stopped and displayed on the symbol display means as the reels stop rotating, the RT state is changed to When a third symbol combination (for example, abbreviated as "Koyama Replay (RT4 transition symbol)") is stopped and displayed on the symbol display means in the second RT state, the RT state is changed to the first RT state. RT transition means (for example, main control circuit 90) for transitioning to
A grant determining means (for example, main control circuit 90) that determines whether or not to grant a benefit (for example, ART status or CZ) to a player;
a bonus granting unit (for example, a main control circuit 90) that grants the bonus to the player when the grant determining unit determines to grant the bonus;
The plurality of winning combinations include the first symbol combination or the second symbol combination (for example, "C_CU RIP") depending on the mode of the stop operation detected by the stop operation detection means when it is determined as an internal winning combination. The third symbol combination according to the first combination that can be stopped and displayed (for example, "F_3 selection promotion reply") and the mode of the stop operation detected by the stop operation detection means when it is determined as the internal winning combination. Or it includes a second combination (for example, "F_6 selection fall reply") that can stop and display the fourth symbol combination (for example, "C_CU reply"),
The grant determining means determines to grant the benefit to the player with a higher probability during the second RT state than in the first RT state, and also determines that the first winning combination is an internal winning combination. When the first symbol combination is stopped and displayed at that time, it is determined that the privilege will be given to the player with a predetermined probability, and when the second combination is determined as an internal winning combination, the first symbol combination is determined to be awarded to the player with a predetermined probability. The gaming machine is characterized in that when the third symbol combination is stopped and displayed, it is determined that the benefit is given to the player with a higher probability than when the fourth symbol combination is stopped and displayed.

また、前記本発明の第45の遊技機では、遊技者に対して停止操作の態様を報知する報知状態を開始するか否かを決定する報知決定手段(例えば、主制御回路90)と、
前記報知決定手段が前記報知状態を開始すると決定すると、前記報知状態を開始する通常時報知制御手段(例えば、主制御回路90)と、
前記報知状態中に、前記第1役が内部当籤役として決定されると、前記第1の図柄組合せが停止表示されるために必要な停止操作の態様を報知し、また、前記報知状態中に前記第2役が内部当籤役として決定されると、前記第4の図柄組合せが停止表示されるために必要な停止操作の態様を報知する報知手段(例えば、主制御回路90、副制御回路200)とを更に備えることとしてもよい。
Further, in the forty-fifth gaming machine of the present invention, notification determining means (for example, main control circuit 90) for determining whether to start a notification state for notifying the player of the mode of the stop operation;
normal time notification control means (for example, main control circuit 90) that starts the notification state when the notification determination means determines to start the notification state;
During the notification state, when the first combination is determined as an internal winning combination, the mode of the stop operation necessary for the first symbol combination to be stopped and displayed is notified, and during the notification state, When the second combination is determined as an internal winning combination, a notification means (for example, main control circuit 90, sub-control circuit 200 ).

上記構成の本発明の第43~第45の遊技機によれば、RT状態の移行に伴い遊技の興趣を高めることができる。 According to the forty-third to forty-fifth gaming machines of the present invention having the above-mentioned configurations, it is possible to increase the interest in the game as the RT state shifts.

[第46~第48の遊技機]
AT(ART)機として、特開2014-036725号公報には、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が記載されている。この遊技機では、非チャンスゾーン中は、特定役(スイカやチェリー等のレア役)の当籤時に低確率でART抽籤に当籤し、チャンスゾーン中は、特定役の当籤時に高確率でART抽籤に当籤するため、特定役の成立時にART抽籤に当籤することについての期待を持つことができる。
[46th to 48th gaming machines]
As an AT (ART) machine, Japanese Unexamined Patent Publication No. 2014-036725 describes a gaming machine that is provided with a high probability winning zone (hereinafter referred to as "chance zone") for AT, where the expectation of winning at AT is high. There is. In this gaming machine, during the non-chance zone, when you win a specific role (rare roles such as watermelon or cherry), you will win the ART lottery with a low probability, and during the chance zone, when you win a specific role, you will win the ART lottery with a high probability. In order to win the lottery, the player can expect to win the ART lottery when the specific combination is established.

しかしながら、上述の遊技機では、特定役が短期間のうちに頻繁に当籤しても、特定役の当籤毎に単にART抽籤を行うだけであり、特定役が頻繁に当籤すること自体には何らの期待感を持つこともできなかった。 However, in the gaming machine described above, even if a specific winning combination is won frequently within a short period of time, an ART lottery is simply performed each time the specific winning combination is won, and there is nothing in itself that the specific winning combination is won frequently. I couldn't even have any sense of anticipation.

本発明は、上記第24の課題を解決するためになされたものであり、本発明の第24の目的は、特定役が連続したときに期待感を持つことができる遊技機を提供することである。 The present invention has been made in order to solve the above-mentioned twenty-fourth problem, and the twenty-fourth object of the present invention is to provide a gaming machine that can create a sense of anticipation when specific winning combinations occur consecutively. be.

上記第24の課題を解決するために、本発明では、以下のような構成の第46の遊技機を提供する。 In order to solve the twenty-fourth problem, the present invention provides a forty-sixth gaming machine having the following configuration.

再遊技に係るリプレイが内部当籤役として決定される確率が異なるRT状態として、第1RT状態(例えば、RT2状態)と第2RT状態(例えば、RT3状態)とを少なくとも有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記第1RT状態において前記リールの回転停止に伴い前記図柄表示手段に特定の図柄組合せ(例えば、略称「弱チェリプ」に係る図柄組合せ)が停止表示されると、前記RT状態を前記第2RT状態に移行させ、また、前記第2RT状態では、前記図柄表示手段に停止表示された図柄組合せでは他のRT状態に移行させることなく、所定回数の遊技が行われると他のRT状態に移行させるRT移行手段(例えば、主制御回路90)と、
遊技者に対して特典(例えば、ART状態)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段(例えば、主制御回路90)と、を備え、
前記複数の役には、内部当籤役として決定された際に前記特定の図柄組合せを停止表示可能な特定役(例えば、「F_弱チェリプ」)が含まれ、
前記付与決定手段は、前記第1RT状態中に前記特定役が内部当籤役として決定されると、遊技者に対して特典を付与すると決定し、
前記特典付与手段は、前記第1RT状態中の前記特定役に応じて前記付与決定手段が前記特典を付与すると決定すると、前記RT移行手段が前記第2RT状態から他のRT状態にRT状態を移行させた後に、遊技者に対して前記特典を付与し、
前記内部当籤役決定手段は、前記第2RT状態では、前記第1RT状態中に前記特定役を内部当籤役として決定する確率よりも高い確率で、前記特定役を内部当籤役として決定可能である
ことを特徴とする遊技機。
A gaming machine having at least a first RT state (for example, RT2 state) and a second RT state (for example, RT3 state) as RT states in which the probability that a replay related to a replay is determined as an internal winning combination is different,
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
When a specific symbol combination (for example, a symbol combination related to the abbreviation "Weak Cherip") is stopped and displayed on the symbol display means as the reels stop rotating in the first RT state, the RT state is changed to the second RT state. Further, in the second RT state, the symbol combinations stopped and displayed on the symbol display means are not shifted to other RT states, and after a predetermined number of games are played, the RT state is shifted to another RT state. means (for example, main control circuit 90);
A grant determining means (for example, main control circuit 90) that determines whether or not to grant a benefit (for example, ART state) to a player;
a bonus granting unit (for example, a main control circuit 90) that grants the bonus to the player when the grant determining unit determines to grant the bonus;
The plurality of winning combinations include a specific combination that can stop displaying the specific symbol combination when it is determined as an internal winning combination (for example, "F_Weak Cheripu"),
The award determining means determines to award a benefit to the player when the specific combination is determined as an internal winning combination during the first RT state;
The benefit granting means is configured to cause the RT transition means to transition the RT state from the second RT state to another RT state when the grant determining means determines to grant the benefit in accordance with the specific combination in the first RT state. and then grant the said benefit to the player,
The internal winning combination determination means is capable of determining the specific combination as an internal winning combination in the second RT state with a higher probability than the probability of determining the specific combination as an internal winning combination during the first RT state. A gaming machine featuring:

また、前記本発明の第46の遊技機では、前記付与決定手段は、前記第2RT状態中に前記特定役が内部当籤役として決定された場合、遊技者に対して特典を付与しないと決定することとしてもよい。 Further, in the forty-sixth gaming machine of the present invention, the award determining means determines not to award a benefit to the player when the specific combination is determined as an internal winning combination during the second RT state. It may also be a thing.

また、前記本発明の第46の遊技機では、前記第2RT状態中に前記特定役が内部当籤役として決定された場合、特定の確率で遊技者に対して特典を付与すると決定することとしてもよい。 Further, in the forty-sixth gaming machine of the present invention, if the specific combination is determined as an internal winning combination during the second RT state, it may be determined that a benefit will be given to the player with a specific probability. good.

上記第24の課題を解決するために、本発明では、以下のような構成の第47の遊技機を提供する。 In order to solve the above twenty-fourth problem, the present invention provides a forty-seventh gaming machine having the following configuration.

再遊技に係るリプレイが内部当籤役として決定される確率が異なるRT状態として、第1RT状態(例えば、RT1状態)と第2RT状態(例えば、RT2状態)と第3RT状態(例えば、RT3状態)とを少なくとも有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記第2RT状態において、前記リールの回転停止に伴い前記図柄表示手段に特定の図柄組合せ(例えば、略称「弱チェリプ」に係る図柄組合せ)が停止表示されると、前記RT状態を前記第3RT状態に移行させる一方で、前記第1RT状態において、前記リールの回転停止に伴い前記図柄表示手段に前記特定の図柄組合せが停止表示されても前記RT状態を前記第1RT状態のまま維持し、また、前記第3RT状態では、前記図柄表示手段に停止表示された図柄組合せでは他のRT状態に移行させることなく、所定回数の遊技が行われると他のRT状態に移行させるRT移行手段(例えば、主制御回路90)と、
前記RT移行手段が前記第2RT状態から前記第3RT状態にRT状態を移行させたことに応じて、遊技者に対して特典(例えば、ART状態)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段(例えば、主制御回路90)と、を備え、
前記複数の役には、内部当籤役として決定された際に前記特定の図柄組合せを停止表示可能な特定役(例えば、「F_弱チェリプ」)が含まれ、
前記内部当籤役決定手段は、前記第3RT状態では、前記第1RT状態中に前記特定役を内部当籤役として決定する確率、及び前記第2RT状態中に前記特定役を内部当籤役として決定する確率の何れよりも高い確率で、前記特定役を内部当籤役として決定可能である
ことを特徴とする遊技機。
As RT states in which the probability that a replay related to a replay is determined as an internal winning combination is different, there are a first RT state (for example, RT1 state), a second RT state (for example, RT2 state), and a third RT state (for example, RT3 state). A gaming machine having at least the following:
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which a stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
In the second RT state, when a specific symbol combination (for example, a symbol combination related to the abbreviation "Weak Cherip") is stopped and displayed on the symbol display means as the reels stop rotating, the RT state is changed to the third RT state. while maintaining the RT state as the first RT state even if the specific symbol combination is stopped and displayed on the symbol display means in the first RT state as the reels stop rotating; In the third RT state, the symbol combinations stopped and displayed on the symbol display means do not shift to another RT state, and when a predetermined number of games are played, the RT transition means (for example, the main control circuit 90);
Grant determining means for determining whether or not to grant a benefit (for example, ART state) to the player in response to the RT transition means transitioning the RT state from the second RT state to the third RT state; (for example, main control circuit 90),
a bonus granting unit (for example, a main control circuit 90) that grants the bonus to the player when the grant determining unit determines to grant the bonus;
The plurality of winning combinations include a specific combination that can stop displaying the specific symbol combination when it is determined as an internal winning combination (for example, "F_Weak Cheripu"),
In the third RT state, the internal winning combination determination means determines a probability of determining the specific combination as an internal winning combination during the first RT state, and a probability of determining the specific combination as an internal winning combination during the second RT state. A gaming machine characterized in that the specific winning combination can be determined as an internal winning combination with a higher probability than any of the above.

また、前記本発明の第47の遊技機では、前記付与決定手段は、前記第3RT状態中に前記特定役が内部当籤役として決定された場合、遊技者に対して特典を付与しないと決定することとしてもよい。 Further, in the forty-seventh gaming machine of the present invention, the award determining means determines not to award a benefit to the player when the specific combination is determined as an internal winning combination during the third RT state. It may also be a thing.

また、前記本発明の第47の遊技機では、前記付与決定手段は、前記第3RT状態中に前記特定役が内部当籤役として決定された場合、特定の確率で遊技者に対して特典を付与すると決定することとしてもよい。 Further, in the forty-seventh gaming machine of the present invention, the award determining means awards a benefit to the player with a specific probability when the specific combination is determined as an internal winning combination during the third RT state. Then, it may be decided.

上記第24の課題を解決するために、本発明では、以下のような構成の第48の遊技機を提供する。 In order to solve the twenty-fourth problem, the present invention provides a forty-eighth gaming machine having the following configuration.

再遊技に係るリプレイが内部当籤役として決定される確率が異なるRT状態として、第1RT状態(例えば、RT2状態)と第2RT状態(例えば、RT3状態)と第3RT状態(例えば、RT4状態)とを少なくとも有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、を備え、
前記第3RT状態は、第1RT状態及び前記第2RT状態に比べて前記リプレイが内部当籤役として決定される確率が高い高RT状態であり、
前記第1RT状態及び前記第3RT状態は、前記リールの回転停止に伴い前記図柄表示手段に停止表示された図柄組合せに応じて他のRT状態に移行する図柄移行RT状態であり、
前記第2RT状態は、前記図柄表示手段に停止表示された図柄組合せでは他のRT状態に移行することなく、所定回数の遊技が行われると他のRT状態に移行する遊技数移行RT状態であり、
前記図柄移行RT状態において、前記図柄表示手段に特定の図柄組合せ(例えば、略称「弱チェリプ」に係る図柄組合せ)が停止表示されると、前記RT状態を前記第2RT状態に移行させ、また、前記図柄移行RT状態において、前記図柄表示手段に所定の図柄組合せ(例えば、略称「小山リプレイ」に係る図柄組合せ)が停止表示されると、前記RT状態を前記第3RT状態に移行させ、また、遊技数移行RT状態において、所定回数の遊技が行われると前記RT状態を他のRT状態に移行させるRT移行手段(例えば、主制御回路90)と、
前記RT移行手段が前記第2RT状態にRT状態を移行させたことに応じて、遊技者に対して特典(例えば、ART状態)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、前記RT移行手段が前記高RT状態である前記第3RT状態にRT状態を移行させたことに応じて、遊技者に対して前記特典を付与する特典付与手段(例えば、主制御回路90)と、を更に備え、
前記複数の役には、内部当籤役として決定された際に前記特定の図柄組合せを停止表示可能な特定役(例えば、「F_弱チェリプ」)が含まれ、
前記内部当籤役決定手段は、前記第2RT状態では、前記第1RT状態中に前記特定役を内部当籤役として決定する確率よりも高い確率で、前記特定役を内部当籤役として決定可能であり、また、前記第3RT状態では、前記特定役を内部当籤役として決定不可能である
ことを特徴とする遊技機。
As RT states in which the probability that a replay related to a replay is determined as an internal winning combination is different, there are a first RT state (for example, RT2 state), a second RT state (for example, RT3 state), and a third RT state (for example, RT4 state). A gaming machine having at least the following:
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation,
The third RT state is a high RT state in which the probability that the replay is determined as an internal winning combination is higher than in the first RT state and the second RT state,
The first RT state and the third RT state are symbol transition RT states that transition to other RT states according to the symbol combinations that are stopped and displayed on the symbol display means as the reels stop rotating;
The second RT state is a game number transition RT state in which the symbol combination stopped and displayed on the symbol display means does not shift to another RT state, but shifts to another RT state after a predetermined number of games are played. ,
In the symbol transition RT state, when a specific symbol combination (for example, a symbol combination related to the abbreviation "weak cherip") is stopped and displayed on the symbol display means, the RT state is shifted to the second RT state, and In the symbol transition RT state, when a predetermined symbol combination (for example, a symbol combination related to the abbreviation "Koyama Replay") is stopped and displayed on the symbol display means, the RT state is shifted to the third RT state, and RT transition means (for example, main control circuit 90) that transitions the RT state to another RT state when a predetermined number of games are played in the game number transition RT state;
In response to the RT transition means transitioning the RT state to the second RT state, grant determining means (for example, a main control circuit 90);
When the grant determining means determines to grant the benefit, the benefit is granted to the player in response to the RT transition means transitioning the RT state to the third RT state, which is the high RT state. Further comprising a privilege granting means (for example, main control circuit 90),
The plurality of winning combinations include a specific combination that can stop displaying the specific symbol combination when it is determined as an internal winning combination (for example, "F_Weak Cheripu"),
The internal winning combination determination means is capable of determining the specific combination as an internal winning combination in the second RT state with a higher probability than the probability of determining the specific combination as an internal winning combination during the first RT state, Further, the gaming machine is characterized in that in the third RT state, the specific combination cannot be determined as an internal winning combination.

また、前記本発明の第48の遊技機では、前記付与決定手段は、前記第2RT状態中に前記特定役が内部当籤役として決定された場合、遊技者に対して特典を付与しないと決定することとしてもよい。 Further, in the forty-eighth gaming machine of the present invention, the award determining means determines not to award a benefit to the player when the specific combination is determined as an internal winning combination during the second RT state. It may also be a thing.

また、前記本発明の第48の遊技機では、前記付与決定手段は、前記第2RT状態中に前記特定役が内部当籤役として決定された場合、特定の確率で遊技者に対して特典を付与すると決定することとしてもよい。 Further, in the forty-eighth gaming machine of the present invention, the award determining means awards a benefit to the player with a specific probability when the specific combination is determined as an internal winning combination during the second RT state. Then, it may be decided.

上記構成の本発明の第46~第48の遊技機によれば、特定役が連続したときに期待感を持つことができる。 According to the forty-sixth to forty-eighth gaming machines of the present invention having the above-mentioned configuration, players can feel a sense of anticipation when the specific winning combinations occur consecutively.

[第49~第52の遊技機]
また、近年、リプレイが低確率で成立する低RT状態と高確率で成立する高RT状態とを有し、高RT状態において遊技者にとって有利な情報を報知する、所謂ART機能を備える遊技機が知られている。このようなART機能を備える遊技機として、特開2012-176104号公報には、昇格リプレイの入賞によってRT状態を高RT状態へと移行させ、高RT状態において低RT状態へ転落してしまう不利益図柄の入賞を回避するための情報を報知することで、高RT状態を維持しつつ、メダルの払い出しを受けることが可能な遊技機が記載されている。このような遊技機によれば、ART遊技と非ART遊技とでメダルの払い出しに差を設けることで、遊技の興趣を高めることができる。
[49th to 52nd gaming machines]
Furthermore, in recent years, gaming machines have been equipped with a so-called ART function, which has a low RT state in which replay occurs with a low probability and a high RT state in which a replay occurs with a high probability, and notifies the player of information advantageous to the player in the high RT state. Are known. As a gaming machine equipped with such an ART function, Japanese Patent Laid-Open No. 2012-176104 discloses a game machine that shifts the RT state to a high RT state by winning a promoted replay, and that the high RT state falls to a low RT state. A gaming machine is described in which it is possible to receive medal payouts while maintaining a high RT state by notifying information for avoiding winning of profit symbols. According to such a gaming machine, the interest of the game can be increased by providing a difference in the payout of medals between ART games and non-ART games.

ところで、このような遊技機では、非AT期間中の高RT状態は、押し順に不正解すると不利益図柄が表示されて、RT状態が低RT状態へ移行してしまう。ここで、押し順は、6択や3択等のように基本的には正解する可能性が低いため、非AT期間中に高RT状態に移行できた場合であっても、その後すぐに低RT状態に転落してしまい、押し順不正解時の遊技が単調になってしまっていた。 By the way, in such a gaming machine, in the high RT state during the non-AT period, if the pressing order is incorrect, a disadvantageous symbol is displayed and the RT state shifts to the low RT state. Here, the probability of getting the correct answer is basically low depending on the pressing order, such as 6-choice or 3-choice, so even if you are able to transition to a high RT state during the non-AT period, it will quickly decrease after that. The game fell into the RT state, and the game became monotonous when the pressing order was incorrect.

本発明は、上記第25の課題を解決するためになされたものであり、本発明の第25の目的は、押し順不正解時に多様な制御が可能な遊技機を提供することである。 The present invention has been made to solve the twenty-fifth problem, and the twenty-fifth object of the present invention is to provide a gaming machine that allows various controls when the pressing order is incorrect.

上記第25の課題を解決するために、本発明では、以下のような構成の第49の遊技機を提供する。 In order to solve the twenty-fifth problem, the present invention provides a forty-ninth gaming machine having the following configuration.

再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のRT状態を有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
所定の条件に応じて、複数の前記RT状態を移行させるRT移行手段(例えば、主制御回路90)と、を備え、
前記複数の役の中には、前記リール停止制御手段が複数の前記リールを停止させる順序である停止操作の順序に応じて第1の図柄組合せ(例えば、略称「RT2移行図柄」に係る図柄組合せ)、第2の図柄組合せ(例えば、略称「RT0移行図柄」に係る図柄組合せ)、及び第3の図柄組合せ(例えば、略称「ベル」に係る図柄組合せ)を含む複数の図柄組合せを停止表示可能な複数の押し順役(例えば、押し順ベル)が含まれ、
前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が検出した前記停止操作の順序が当該押し順役に対して予め定められた順序である場合に(例えば、押し順正解)、第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合(例えば、1停ミス)、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が前記所定番目よりも後の特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合に(例えば、2停ミス)、前記第2の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、
前記RT移行手段は、前記リールの回転停止に伴い前記図柄表示手段に前記第1の図柄組合せが停止表示されると、前記RT状態を第1RT状態(例えば、RT2状態)に移行させ、また、前記リールの回転停止に伴い前記図柄表示手段に前記第2の図柄組合せが停止表示されると、前記RT状態を第2RT状態(例えば、RT0状態)に移行させ、前記リールの回転停止に伴い前記図柄表示手段に前記第3の図柄組合せが停止表示されると、前記RT状態を維持する
ことを特徴とする遊技機。
A gaming machine having a plurality of RT states in which the probability that a replay related to a replay is determined as an internal winning combination is different,
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
RT transition means (for example, main control circuit 90) for transitioning the plurality of RT states according to predetermined conditions,
Among the plurality of winning combinations, the reel stop control means may select a first symbol combination (for example, a symbol combination related to the abbreviation "RT2 transition symbol") according to the order of stop operations, which is the order in which the reel stops the plurality of reels. ), a second symbol combination (for example, a symbol combination related to the abbreviation "RT0 transition symbol"), and a third symbol combination (for example, a symbol combination related to the abbreviation "Bell") can be stopped and displayed. contains multiple push order roles (e.g. push order bell),
The reel stop control means is configured such that, when the internal winning combination determining means determines the pushing winning combination as an internal winning combination, the order of the stopping operations detected by the stopping operation detection means is determined in advance with respect to the pushing winning combination. When the order is determined (for example, the pressing order is correct), the fluctuation of the symbols is stopped so that the third symbol combination is stopped and displayed on the symbol display means, and the stop operation detection means detects a predetermined number. If the type of the reel to be stopped by the stop operation is not the type of the reel to be stopped at the predetermined number in the predetermined order (for example, one stop miss), the stop operation detection means according to the timing at which the stop operation is detected by the stop operation detection means, stopping the variation of the symbols so that the first symbol combination or the third symbol combination is stopped and displayed on the symbol display means; When the type of the reel to be stopped by the stop operation detected at the specific number after the predetermined order is not the type of the reel to be stopped at the specific number in the predetermined order. (for example, a 2-stop mistake), stopping the fluctuation of the symbols so that the second symbol combination is stopped and displayed on the symbol display means,
The RT transition means transitions the RT state to a first RT state (for example, RT2 state) when the first symbol combination is stopped and displayed on the symbol display means as the reels stop rotating; When the second symbol combination is stopped and displayed on the symbol display means as the reels stop rotating, the RT state is shifted to a second RT state (for example, RT0 state), and as the reels stop rotating, the second symbol combination is stopped and displayed. A gaming machine characterized in that when the third symbol combination is stopped and displayed on the symbol display means, the RT state is maintained.

また、前記本発明の第49の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合、前記所定番目の前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Further, in the forty-ninth gaming machine of the present invention, the reel stop control means is configured to control the reel stop control means to detect the predetermined number of winning combinations when the internal winning combination determining means determines the pushing combination as an internal winning combination. If the type of the reel to be stopped by the stop operation detected in is not the type of the reel to be stopped at the predetermined point in the predetermined order, the stop operation for the predetermined point is detected. The fluctuation of the symbols may be stopped so that the first symbol combination or the third symbol combination is stopped and displayed on the symbol display means according to the timing.

また、前記本発明の第49の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合、前記所定番目よりも後に停止する前記リールに対する前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Further, in the forty-ninth gaming machine of the present invention, the reel stop control means is configured to control the reel stop control means to detect the predetermined number of winning combinations when the internal winning combination determining means determines the pushing combination as an internal winning combination. If the type of the reel to be stopped by the stop operation detected in is not the type of the reel to be stopped at the predetermined number in the predetermined order, the reel to be stopped after the predetermined number. The fluctuation of the symbols may be stopped so that the first symbol combination or the third symbol combination is stopped and displayed on the symbol display means according to the timing at which the stop operation is detected.

上記第25の課題を解決するために、本発明では、以下のような構成の第50の遊技機を提供する。 In order to solve the twenty-fifth problem, the present invention provides a fiftieth gaming machine having the following configuration.

再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のRT状態を有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
所定の条件に応じて、複数の前記RT状態を移行させるRT移行手段(例えば、主制御回路90)と、を備え、
前記複数の役の中には、前記リール停止制御手段が複数の前記リールを停止させる順序である停止操作の順序に応じて第1の図柄組合せ(例えば、略称「RT0移行図柄」に係る図柄組合せ)、第2の図柄組合せ(例えば、略称「RT2移行図柄」に係る図柄組合せ)、及び第3の図柄組合せ(例えば、略称「ベル」に係る図柄組合せ)を含む複数の図柄組合せを停止表示可能な複数の押し順役(例えば、押し順ベル)が含まれ、
前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が検出した前記停止操作の順序が当該押し順役に対して予め定められた順序である場合に(例えば、押し順正解)、第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合に(例えば、1停ミス)、前記第1の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が前記所定番目よりも後の特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合(例えば、2停ミス)、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、
前記RT移行手段は、前記リールの回転停止に伴い前記図柄表示手段に前記第1の図柄組合せが停止表示されると、前記RT状態を第1RT状態(例えば、RT0状態)に移行させ、また、前記リールの回転停止に伴い前記図柄表示手段に前記第2の図柄組合せが停止表示されると、前記RT状態を第2RT状態(例えば、RT2状態)に移行させ、前記リールの回転停止に伴い前記図柄表示手段に前記第3の図柄組合せが停止表示されると、前記RT状態を維持する
ことを特徴とする遊技機。
A gaming machine having a plurality of RT states in which the probability that a replay related to a replay is determined as an internal winning combination is different,
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
RT transition means (for example, main control circuit 90) for transitioning the plurality of RT states according to predetermined conditions,
Among the plurality of winning combinations, the reel stop control means may select a first symbol combination (for example, a symbol combination related to the abbreviation "RT0 transition symbol") according to the order of the stop operations, which is the order in which the reel stops the plurality of reels. ), a second symbol combination (for example, a symbol combination related to the abbreviation "RT2 transition symbol"), and a third symbol combination (for example, a symbol combination related to the abbreviation "Bell") can be stopped and displayed. includes multiple push order roles (e.g. push order bell),
The reel stop control means is configured such that, when the internal winning combination determining means determines the pushing winning combination as an internal winning combination, the order of the stopping operations detected by the stopping operation detection means is determined in advance with respect to the pushing winning combination. When the order is determined (for example, the pressing order is correct), the fluctuation of the symbols is stopped so that the third symbol combination is stopped and displayed on the symbol display means, and the stop operation detection means detects a predetermined number. When the type of the reel to be stopped by the stop operation performed is not the type of the reel to be stopped at the predetermined time in the predetermined order (for example, one stop error), the first The variation of the symbols is stopped so that the symbol combination is stopped and displayed on the symbol display means, and the stop operation detected by the stop operation detection means at a specific number after the predetermined number is the reel to be stopped. If the type is not the type of the reel that is to be stopped at the specific number in the predetermined order (for example, a second stop error), the reel may be reeled according to the timing at which the stop operation is detected by the stop operation detection means. , stopping the variation of the symbols so that the second symbol combination or the third symbol combination is stopped and displayed on the symbol display means;
The RT transition means transitions the RT state to a first RT state (for example, RT0 state) when the first symbol combination is stopped and displayed on the symbol display means as the reels stop rotating; When the second symbol combination is stopped and displayed on the symbol display means as the reels stop rotating, the RT state is transferred to a second RT state (for example, RT2 state), and as the reels stop rotating, the second symbol combination is stopped and displayed. A gaming machine characterized in that the RT state is maintained when the third symbol combination is stopped and displayed on the symbol display means.

また、前記本発明の第50の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合、前記特定番目の前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Further, in the fiftieth gaming machine of the present invention, the reel stop control means is configured to control the reel stop operation detecting means when the internal winning combination determining means determines the pushing combination as an internal winning combination. If the type of the reel to be stopped by the stop operation detected in is not the type of the reel to be stopped at the specific number in the predetermined order, the stop operation at the specific number is detected. The fluctuation of the symbols may be stopped so that the second symbol combination or the third symbol combination is stopped and displayed on the symbol display means according to the timing.

また、前記本発明の第50の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合、前記特定番目よりも後に停止する前記リールに対する前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Further, in the fiftieth gaming machine of the present invention, the reel stop control means is configured to control the reel stop operation detecting means when the internal winning combination determining means determines the pushing combination as an internal winning combination. If the type of the reel to be stopped by the stop operation detected in is not the type of the reel to be stopped at the specific number in the predetermined order, the reel to be stopped after the specific number. The fluctuation of the symbols may be stopped so that the second symbol combination or the third symbol combination is stopped and displayed on the symbol display means according to the timing at which the stop operation is detected.

上記第25の課題を解決するために、本発明では、以下のような構成の第51の遊技機を提供する。 In order to solve the twenty-fifth problem, the present invention provides a fifty-first gaming machine having the following configuration.

再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のRT状態を有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
所定の条件に応じて、複数の前記RT状態を移行させるRT移行手段(例えば、主制御回路90)と、を備え、
前記複数の役の中には、前記リール停止制御手段が複数の前記リールを停止させる順序である停止操作の順序に応じて第1の図柄組合せ(例えば、略称「RT0移行図柄」に係る図柄組合せ)、第2の図柄組合せ(例えば、略称「RT2移行図柄」に係る図柄組合せ)、及び第3の図柄組合せ(例えば、略称「ベル」に係る図柄組合せ)を含む複数の図柄組合せを停止表示可能な複数の押し順役(例えば、押し順ベル)が含まれ、
前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が検出した前記停止操作の順序が当該押し順役に対して予め定められた順序である場合に(例えば、押し順正解)、第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合に(例えば、1停ミス)、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が前記所定番目よりも後の特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合(例えば、2停ミス)、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、
前記RT移行手段は、前記リールの回転停止に伴い前記図柄表示手段に前記第1の図柄組合せが停止表示されると、前記RT状態を第1RT状態(例えば、RT0状態)に移行させ、また、前記リールの回転停止に伴い前記図柄表示手段に前記第2の図柄組合せが停止表示されると、前記RT状態を第2RT状態(例えば、RT2状態)に移行させ、前記リールの回転停止に伴い前記図柄表示手段に前記第3の図柄組合せが停止表示されると、前記RT状態を維持する
ことを特徴とする遊技機。
A gaming machine having a plurality of RT states in which the probability that a replay related to a replay is determined as an internal winning combination is different,
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
RT transition means (for example, main control circuit 90) for transitioning the plurality of RT states according to predetermined conditions,
Among the plurality of winning combinations, the reel stop control means may select a first symbol combination (for example, a symbol combination related to the abbreviation "RT0 transition symbol") according to the order of the stop operations, which is the order in which the reel stops the plurality of reels. ), a second symbol combination (for example, a symbol combination related to the abbreviation "RT2 transition symbol"), and a third symbol combination (for example, a symbol combination related to the abbreviation "Bell") can be stopped and displayed. contains multiple push order roles (e.g. push order bell),
The reel stop control means is configured such that, when the internal winning combination determining means determines the pushing winning combination as an internal winning combination, the order of the stopping operations detected by the stopping operation detection means is determined in advance with respect to the pushing winning combination. When the order is determined (for example, the pressing order is correct), the fluctuation of the symbols is stopped so that the third symbol combination is stopped and displayed on the symbol display means, and the stop operation detection means detects a predetermined number. When the type of the reel to be stopped by the stop operation performed is not the type of the reel to be stopped at the predetermined time in the predetermined order (for example, one stop miss), the stop operation is detected. In accordance with the timing at which the stop operation is detected by the means, variation of the symbols is stopped so that the first symbol combination or the third symbol combination is stopped and displayed on the symbol display means, and the stop operation is detected. When the type of the reel to be stopped by the stopping operation detected by the means at a specific number after the predetermined number is not the type of the reel to be stopped at the specific number in the predetermined order. (for example, a 2-stop mistake), the second symbol combination or the third symbol combination is stopped and displayed on the symbol display means according to the timing at which the stop operation is detected by the stop operation detection means. to stop the fluctuation of the pattern,
The RT transition means transitions the RT state to a first RT state (for example, RT0 state) when the first symbol combination is stopped and displayed on the symbol display means as the reels stop rotating; When the second symbol combination is stopped and displayed on the symbol display means as the reels stop rotating, the RT state is transferred to a second RT state (for example, RT2 state), and as the reels stop rotating, the second symbol combination is stopped and displayed. A gaming machine characterized in that the RT state is maintained when the third symbol combination is stopped and displayed on the symbol display means.

また、前記本発明の第51の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合、前記所定番目の前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Further, in the fifty-first gaming machine of the present invention, the reel stop control means is configured to control the reel stop control means to detect the predetermined number of winning combinations when the internal winning combination determining means determines the pushing combination as an internal winning combination. If the type of the reel to be stopped by the stop operation detected in is not the type of the reel to be stopped at the predetermined point in the predetermined order, the stop operation for the predetermined point is detected. The fluctuation of the symbols may be stopped so that the first symbol combination or the third symbol combination is stopped and displayed on the symbol display means according to the timing.

また、前記本発明の第51の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合、前記特定番目の前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Further, in the fifty-first gaming machine of the present invention, the reel stop control means is configured to control the reel stop control means to control the specific number of winning combinations when the internal winning combination determining means determines the pushing combination as an internal winning combination. If the type of the reel to be stopped by the stop operation detected in is not the type of the reel to be stopped at the specific number in the predetermined order, the stop operation at the specific number is detected. The fluctuation of the symbols may be stopped so that the second symbol combination or the third symbol combination is stopped and displayed on the symbol display means according to the timing.

また、前記本発明の第51の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合、前記所定番目よりも後に停止する前記リールに対する前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Further, in the fifty-first gaming machine of the present invention, the reel stop control means is configured to control the reel stop control means to detect the predetermined number of winning combinations when the internal winning combination determining means determines the pushing combination as an internal winning combination. If the type of the reel to be stopped by the stop operation detected in is not the type of the reel to be stopped at the predetermined number in the predetermined order, the reel to be stopped after the predetermined number. The fluctuation of the symbols may be stopped so that the first symbol combination or the third symbol combination is stopped and displayed on the symbol display means according to the timing at which the stop operation is detected.

また、前記本発明の第51の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合、前記特定番目よりも後に停止する前記リールに対する前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Further, in the fifty-first gaming machine of the present invention, the reel stop control means is configured to control the reel stop control means to control the specific number of winning combinations when the internal winning combination determining means determines the pushing combination as an internal winning combination. If the type of the reel to be stopped by the stop operation detected in is not the type of the reel to be stopped at the specific number in the predetermined order, the reel to be stopped after the specific number. The fluctuation of the symbols may be stopped so that the second symbol combination or the third symbol combination is stopped and displayed on the symbol display means according to the timing at which the stop operation is detected.

上記第25の課題を解決するために、本発明では、以下のような構成の第52の遊技機を提供する。 In order to solve the twenty-fifth problem, the present invention provides a fifty-second gaming machine having the following configuration.

再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のRT状態を有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
所定の条件に応じて、複数の前記RT状態を移行させるRT移行手段(例えば、主制御回路90)と、を備え、
前記複数の役の中には、前記リール停止制御手段が複数の前記リールを停止させる順序である停止操作の順序に応じて第1の図柄組合せ(例えば、略称「RT2移行図柄」に係る図柄組合せ)、第2の図柄組合せ(例えば、略称「RT1移行図柄」に係る図柄組合せ)、及び第3の図柄組合せ(例えば、略称「ベル」に係る図柄組合せ)を含む複数の図柄組合せを停止表示可能な複数の押し順役(例えば、押し順ベル)が含まれ、
前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が検出した前記停止操作の順序が当該押し順役に対して予め定められた順序である場合に(例えば、押し順正解)、第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別であり、かつ、前記所定番目よりも後の特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合に(例えば、1停正解、かつ、2停ミス)、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではなく、かつ、前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合に(例えば、1停ミス、かつ、2停ミス)、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、
前記RT移行手段は、前記リールの回転停止に伴い前記図柄表示手段に第1の図柄組合せが停止表示されると、前記RT状態を第1RT状態(例えば、RT2状態)に移行させ、また、前記リールの回転停止に伴い前記図柄表示手段に第2の図柄組合せが停止表示されると、前記RT状態を第2RT状態(例えば、RT0状態)に移行させ、前記リールの回転停止に伴い前記図柄表示手段に第3の図柄組合せが停止表示されると、前記RT状態を維持する
ことを特徴とする遊技機。
A gaming machine having a plurality of RT states in which the probability that a replay related to a replay is determined as an internal winning combination is different,
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
RT transition means (for example, main control circuit 90) for transitioning the plurality of RT states according to predetermined conditions,
Among the plurality of winning combinations, the reel stop control means may select a first symbol combination (for example, a symbol combination related to the abbreviation "RT2 transition symbol") according to the order of stop operations, which is the order in which the reel stops the plurality of reels. ), a second symbol combination (for example, a symbol combination related to the abbreviation "RT1 transition symbol"), and a third symbol combination (for example, a symbol combination related to the abbreviation "Bell") can be stopped and displayed. includes multiple push order roles (e.g. push order bell),
The reel stop control means is configured such that, when the internal winning combination determining means determines the pushing winning combination as an internal winning combination, the order of the stopping operations detected by the stopping operation detection means is determined in advance with respect to the pushing winning combination. When the order is determined (for example, the pressing order is correct), the fluctuation of the symbols is stopped so that the third symbol combination is stopped and displayed on the symbol display means, and the stop operation detection means detects a predetermined number. The type of the reel to be stopped by the stop operation performed is the type of the reel to be stopped at the predetermined time in the predetermined order, and the reel is detected at a specific number after the predetermined number. When the type of the reel to be stopped by the stop operation performed is not the type of the reel to be stopped at the specific number in the predetermined order (for example, 1 stop correct and 2 stops incorrect) ), according to the timing at which the stop operation is detected by the stop operation detection means, stop the variation of the symbols so that the first symbol combination or the third symbol combination is stopped and displayed on the symbol display means. and the type of the reel to be stopped by the stop operation detected by the stop operation detection means at the predetermined time is not the type of the reel to be stopped at the predetermined time in the predetermined order; and the type of the reel to be stopped by the stop operation detected in the specific number is not the type of the reel to be stopped in the specific number in the predetermined order (for example, if the type of the reel is the one to be stopped in the specific order), a mistake and a two-stop mistake), the second symbol combination or the third symbol combination is stopped and displayed on the symbol display means according to the timing at which the stop operation is detected by the stop operation detection means. To stop the fluctuation of the pattern,
The RT transition means transitions the RT state to a first RT state (for example, RT2 state) when the first symbol combination is stopped and displayed on the symbol display means as the reels stop rotating; When the second symbol combination is stopped and displayed on the symbol display means as the reels stop rotating, the RT state is shifted to a second RT state (for example, RT0 state), and the symbol display is stopped as the reels stop rotating. A gaming machine characterized in that when the third symbol combination is stopped and displayed on the means, the RT state is maintained.

また、前記本発明の第52の遊技機では、前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合に、前記リール停止制御手段が前記第3の図柄組合せを停止表示可能な前記停止操作が検出されるタイミングは、前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別である場合と、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合と、で異なることとしてもよい。 Further, in the fifty-second gaming machine of the present invention, the type of the reel to be stopped by the stop operation detected at the specific number is the type of the reel to be stopped at the specific number in the predetermined order. If the type is not the same, the timing at which the reel stop control means detects the stop operation that allows the third symbol combination to be stopped and displayed is the timing at which the stop operation detected at the predetermined number of the reels is to be stopped. The type may be the type of the reel to be stopped at the predetermined number in the predetermined order, or the type may not be the type of the reel to be stopped at the predetermined number in the predetermined order. , may be different.

上記構成の本発明の第49~第52の遊技機によれば、押し順不正解時に多様な制御が可能な遊技機を提供することができる。 According to the forty-ninth to fifty-second gaming machines of the present invention having the above configurations, it is possible to provide a gaming machine that allows various controls when the pressing order is incorrect.

[第53~第55の遊技機]
AT(ART)機として、特開2014-036725号公報には、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が記載されている。この遊技機では、非チャンスゾーン中は、特定役(スイカやチェリー等のレア役)の当籤時に低確率でART抽籤に当籤し、チャンスゾーン中は、特定役の当籤時に高確率でART抽籤に当籤するため、特定役の成立時にART抽籤に当籤することについての期待を持つことができる。
[53rd to 55th gaming machines]
As an AT (ART) machine, Japanese Patent Application Laid-Open No. 2014-036725 describes a gaming machine that is provided with a high probability winning zone (hereinafter referred to as a "chance zone") for AT where the expectation of winning is high. There is. In this gaming machine, during the non-chance zone, when you win a specific role (rare roles such as watermelon or cherry), you will win the ART lottery with a low probability, and during the chance zone, when you win a specific role, you will win the ART lottery with a high probability. In order to win the lottery, the player can expect to win the ART lottery when the specific combination is established.

しかしながら、上述の遊技機では、チャンスゾーン中のART抽籤が当籤役に応じた確率で行われるため、ART抽籤に当籤する確率が高い役が当籤しない限り、ART抽籤に当籤することについての期待を持つことができず、ART抽籤の結果が画一的になり易く、遊技の興趣の低下をもたらすおそれがあった。 However, in the gaming machine described above, the ART lottery in the chance zone is performed with a probability according to the winning combination, so unless a winning combination with a high probability of winning the ART lottery is won, there is no expectation of winning the ART lottery. Therefore, the results of the ART lottery tend to be uniform, which may reduce the interest in the game.

本発明は、上記第26の課題を解決するためになされたものであり、本発明の第26の目的は、遊技の興趣の低下を抑制可能な遊技機を提供することである。 The present invention has been made to solve the twenty-sixth problem described above, and the twenty-sixth object of the present invention is to provide a gaming machine that can suppress a decrease in interest in gaming.

上記第26の課題を解決するために、本発明では、以下のような構成の第53の遊技機を提供する。 In order to solve the twenty-sixth problem, the present invention provides a fifty-third gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役に応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第1終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、
第1の条件を満たすと、遊技状態を前記高確率状態に移行し、前記高確率状態中に第2終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、
遊技者に特典(例えば、EPへの移行)を付与する特典付与手段(例えば、主制御回路90)と、を備え、
前記複数の役の中には、前記停止操作検出手段が検出する前記停止操作の態様に応じて、第1の図柄組合せ(例えば、略称「強チャンスリプ」に係る図柄組合せ)又は第2の図柄組合せ(例えば、略称「斜めリプレイ」に係る図柄組合せ)を停止表示可能な特定役(例えば、「3択昇格リプ」)が含まれ、
前記有利状態及び前記高確率状態中に、遊技者に対して停止操作の態様を報知する報知モードとして、前記特定役が内部当籤役として決定された場合に前記第1の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第1報知モード(例えば、ナビ高確中)と、前記特定役が内部当籤役として決定された場合に前記第2の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第2報知モード(例えば、非ナビ高確中)とを有し、
前記第2報知モード中に第2の条件を満たすと(例えば、ナビ高確ゲーム数が付与されると)、前記第2報知モードから前記第1報知モードに報知モードを切り替えるとともに、前記第1報知モード中に第3の条件を満たすと(例えば、ナビ高確ゲーム数が0になると)、前記第1報知モードから前記第2報知モードに報知モードを切り替える報知モード制御手段(例えば、主制御回路90)、を更に備え、
前記報知モード制御手段は、前記第1報知モード中の前記有利状態が前記第3の条件を満たすことなく終了した場合、当該有利状態の終了後に再開する前記高確率状態においても前記第1報知モードを維持可能(例えば、ナビ高確を継続CZに持越可能)であり、
前記特典付与手段は、前記有利状態中に前記第1の図柄組合せが停止表示されることに応じて、遊技者に前記特典を付与し、
前記移行決定手段は、前記高確率状態において、前記第1報知モード中に前記特定役が内部当籤役として決定された場合には、前記第2報知モード中に前記特定役が内部当籤役として決定された場合よりも高い確率で、前記有利状態に移行すると決定する
ことを特徴とする遊技機。
A normal state (for example, a normal state), an advantageous state (for example, an ART state) that is more advantageous for the player than the normal state, and a high probability state (for example, a high probability state in which the probability of transitioning to the advantageous state is higher than the normal state) For example, a gaming machine having CZ),
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
Reel stop control means (for example, main control) that stops the fluctuation of the symbols displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means. circuit 90, stepping motor);
Transition determining means (for example, main control circuit 90) for determining whether to transition to the advantageous state;
When the transition determining means determines to transition to the advantageous state, the gaming state is transitioned to the advantageous state, and when a first termination condition is satisfied during the advantageous state, advantageous state control means (for example, main control circuit 90);
When the first condition is satisfied, the gaming state is transferred to the high probability state, and when the second termination condition is satisfied during the high probability state, the high probability state control means (for example, the main control circuit 90);
a privilege granting means (for example, main control circuit 90) for granting a privilege (for example, transition to EP) to a player;
Among the plurality of winning combinations, depending on the mode of the stopping operation detected by the stopping operation detection means, there is a first symbol combination (for example, a symbol combination related to the abbreviation "Strong Chance Slip") or a second symbol combination. Contains a specific combination (for example, a 3-choice promotion rep) that can stop and display a combination (for example, a symbol combination related to the abbreviation "diagonal replay"),
During the advantageous state and the high probability state, the first symbol combination is stopped and displayed when the specific combination is determined as an internal winning combination, as a notification mode for notifying the player of the mode of the stop operation. A first notification mode (for example, Navi High Accuracy Medium) for notifying the mode of stop operation necessary for It has a second notification mode (for example, non-navigation high accuracy medium) that notifies the mode of the necessary stop operation,
When the second condition is satisfied during the second notification mode (for example, when the number of navigation high-accuracy games is given), the notification mode is switched from the second notification mode to the first notification mode, and the notification mode is switched from the second notification mode to the first notification mode. When the third condition is satisfied during the notification mode (for example, when the number of navigation high-accuracy games becomes 0), the notification mode control means (for example, the main controller) switches the notification mode from the first notification mode to the second notification mode. further comprising a circuit 90),
When the advantageous state in the first notification mode ends without satisfying the third condition, the notification mode control means controls the first notification mode even in the high probability state that resumes after the end of the advantageous state. can be maintained (for example, navigation high accuracy can be carried over to CZ),
The bonus granting means grants the bonus to the player in response to the first symbol combination being stopped and displayed during the advantageous state;
The transition determining means is configured to determine, in the high probability state, when the specific combination is determined as an internal winning combination during the first notification mode, the specific combination is determined as an internal winning combination during the second notification mode. The gaming machine is characterized in that the game machine determines to shift to the advantageous state with a higher probability than if the game machine were to enter the advantageous state.

上記第26の課題を解決するために、本発明では、以下のような構成の第54の遊技機を提供する。 In order to solve the twenty-sixth problem, the present invention provides a fifty-fourth gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役に応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第1終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、
第1の条件を満たすと、遊技状態を前記高確率状態に移行し、前記高確率状態中に第2終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、
遊技者に特典(例えば、EPへの移行)を付与する特典付与手段(例えば、主制御回路90)と、を備え、
前記複数の役の中には、前記停止操作検出手段が検出する前記停止操作の態様に応じて、第1の図柄組合せ(例えば、略称「強チャンスリプ」に係る図柄組合せ)又は第2の図柄組合せ(例えば、略称「斜めリプレイ」に係る図柄組合せ)を停止表示可能な特定役(例えば、「3択昇格リプ」)が含まれ、
前記有利状態及び前記高確率状態中に、遊技者に対して停止操作の態様を報知する報知モードとして、前記特定役が内部当籤役として決定された場合に前記第1の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第1報知モード(例えば、ナビ高確中)と、前記特定役が内部当籤役として決定された場合に前記第2の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第2報知モード(例えば、非ナビ高確中)とを有し、
前記第2報知モード中に第2の条件を満たすと(例えば、ナビ高確ゲーム数が付与されると)、前記第2報知モードから前記第1報知モードに報知モードを切り替えるとともに、前記第1報知モード中に第3の条件を満たすと(例えば、ナビ高確ゲーム数が0になると)、前記第1報知モードから前記第2報知モードに報知モードを切り替える報知モード制御手段(例えば、主制御回路90)、を更に備え、
前記報知モード制御手段は、前記第1報知モード中の前記有利状態が前記第3の条件を満たすことなく終了した場合、当該有利状態の終了後に再開する前記高確率状態においても前記第1報知モードを維持可能(例えば、ナビ高確を継続CZに持越可能)であり、
前記特典付与手段は、前記有利状態中に前記第1の図柄組合せが停止表示されることに応じて、遊技者に前記特典を付与し、
前記移行決定手段は、前記高確率状態において、前記第1報知モード中に前記特定役が内部当籤役として決定された場合には、前記第2報知モード中に前記特定役が内部当籤役として決定された場合よりも高い確率で、前記有利状態に移行すると決定し、
前記報知モード制御手段が前記第2報知モードから前記第1報知モードに報知モードを切り替える前記第2の条件は、前記高確率状態中は成立することなく、前記有利状態中にのみ成立し、
前記報知モード制御手段が前記第1報知モードから前記第2報知モードに報知モードを切り替える前記第3の条件は、前記特典付与手段により前記特典が付与されること、又は、前記第1報知モードの残り遊技期間が閾値に達することに応じて成立する
ことを特徴とする遊技機。
A normal state (for example, a normal state), an advantageous state (for example, an ART state) that is more advantageous for the player than the normal state, and a high probability state (for example, a high probability state in which the probability of transitioning to the advantageous state is higher than the normal state) For example, a gaming machine having CZ),
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed, a symbol display means (for example, reel display window 4) that displays a part of the plurality of symbols displayed on the reels,
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
Reel stop control means (for example, main control) that stops the fluctuation of the symbols displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means. circuit 90, stepping motor);
Transition determining means (for example, main control circuit 90) for determining whether to transition to the advantageous state;
When the transition determining means determines to transition to the advantageous state, the gaming state is transitioned to the advantageous state, and when a first termination condition is satisfied during the advantageous state, advantageous state control means (for example, main control circuit 90);
When the first condition is satisfied, the gaming state is transferred to the high probability state, and when the second termination condition is satisfied during the high probability state, the high probability state control means (for example, the main control circuit 90);
a privilege granting means (for example, main control circuit 90) for granting a privilege (for example, transition to EP) to a player;
Among the plurality of winning combinations, depending on the mode of the stopping operation detected by the stopping operation detection means, there is a first symbol combination (for example, a symbol combination related to the abbreviation "Strong Chance Slip") or a second symbol combination. Contains a specific combination (for example, a 3-choice promotion rep) that can stop and display a combination (for example, a symbol combination related to the abbreviation "diagonal replay"),
During the advantageous state and the high probability state, the first symbol combination is stopped and displayed when the specific combination is determined as an internal winning combination, as a notification mode for notifying the player of the mode of the stop operation. A first notification mode (for example, Navi High Accuracy Medium) for notifying the mode of stop operation necessary for It has a second notification mode (for example, non-navigation high accuracy medium) that notifies the mode of the necessary stop operation,
When the second condition is satisfied during the second notification mode (for example, when the number of navigation high-accuracy games is given), the notification mode is switched from the second notification mode to the first notification mode, and the notification mode is switched from the second notification mode to the first notification mode. When the third condition is satisfied during the notification mode (for example, when the number of navigation high-accuracy games becomes 0), the notification mode control means (for example, the main controller) switches the notification mode from the first notification mode to the second notification mode. further comprising a circuit 90),
When the advantageous state in the first notification mode ends without satisfying the third condition, the notification mode control means controls the first notification mode even in the high probability state that resumes after the end of the advantageous state. can be maintained (for example, navigation high accuracy can be carried over to CZ),
The bonus granting means grants the bonus to the player in response to the first symbol combination being stopped and displayed during the advantageous state;
The transition determining means is configured to determine, in the high probability state, when the specific combination is determined as an internal winning combination during the first notification mode, the specific combination is determined as an internal winning combination during the second notification mode. determining that the state will transition to the advantageous state with a higher probability than if the
The second condition, in which the notification mode control means switches the notification mode from the second notification mode to the first notification mode, is not satisfied during the high probability state but only during the advantageous state,
The third condition for the notification mode control means to switch the notification mode from the first notification mode to the second notification mode is that the benefit is granted by the benefit granting means, or that the first notification mode is A gaming machine characterized in that the game is established in response to the remaining gaming period reaching a threshold value.

上記第26の課題を解決するために、本発明では、以下のような構成の第55の遊技機を提供する。 In order to solve the twenty-sixth problem, the present invention provides a fifty-fifth gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役に応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第1終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、第1の条件を満たすと、遊技状態を前記高確率状態に移行し、前記高確率状態中に第2終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、
遊技者に特典(例えば、EPへの移行)を付与する特典付与手段(例えば、主制御回路90)と、を備え、
前記複数の役の中には、前記停止操作検出手段が検出する前記停止操作の態様に応じて、第1の図柄組合せ(例えば、略称「強チャンスリプ」に係る図柄組合せ)又は第2の図柄組合せ(例えば、略称「斜めリプレイ」に係る図柄組合せ)を停止表示可能な特定役(例えば、「3択昇格リプ」)が含まれ、
前記有利状態及び前記高確率状態中に、遊技者に対して停止操作の態様を報知する報知モードとして、前記特定役が内部当籤役として決定された場合に前記第1の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第1報知モード(例えば、ナビ高確中)と、前記特定役が内部当籤役として決定された場合に前記第2の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第2報知モード(例えば、非ナビ高確中)とを有し、
再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のRT状態として、特殊リプレイ(例えば、「F_7リプA」「F_7リプB」「F_BARリプ」)が内部当籤役として決定される確率が他のRT状態よりも高い特殊RT状態(例えば、RT5状態)を少なくとも有し、
前記第2報知モード中に第2の条件を満たすと(例えば、ナビ高確ゲーム数が付与されると)、前記第2報知モードから前記第1報知モードに報知モードを切り替えるとともに、前記第1報知モード中に第3の条件を満たすと(例えば、ナビ高確ゲーム数が0になると)、前記第1報知モードから前記第2報知モードに報知モードを切り替える報知モード制御手段と、
遊技状態が前記有利状態に移行した最初の遊技において、前記第2の条件を満たす確率が異なる複数の有利状態モード(例えば、ART状態中のランクや抽籤状態)の中から今回の前記有利状態に用いる一の有利状態モードを決定する有利状態モード決定手段(例えば、主制御回路90)と、
前記リールの回転停止に伴い前記図柄表示手段に前記第1の図柄組合せが停止表示されると、前記RT状態を特殊RT状態に移行させるRT移行手段(例えば、主制御回路90)と、を更に備え、
前記報知モード制御手段は、前記第1報知モード中の前記有利状態が前記第3の条件を満たすことなく終了した場合、当該有利状態の終了後に再開する前記高確率状態においても前記第1報知モードを維持可能(例えば、ナビ高確を継続CZに持越可能)であり、
前記特典付与手段は、前記有利状態中に前記第1の図柄組合せが停止表示されることに応じて、遊技者に前記特典を付与し、
前記移行決定手段は、前記高確率状態において、前記第1報知モード中に前記特定役が内部当籤役として決定された場合には、前記第2報知モード中に前記特定役が内部当籤役として決定された場合よりも高い確率で、前記有利状態に移行すると決定し、
前記有利状態モード決定手段は、遊技状態が前記有利状態に移行した最初の遊技において、前記特殊リプレイが内部当籤役として決定されると、前記一の有利状態モードとして前記第2の条件を満たす確率が高い有利状態モードを決定する(例えば、ランク決めART中の昇格抽籤でランクを大きく昇格させる)、
ことを特徴とする遊技機。
A normal state (for example, a normal state), an advantageous state (for example, an ART state) that is more advantageous for the player than the normal state, and a high probability state (for example, a high probability state in which the probability of transitioning to the advantageous state is higher than the normal state) For example, a gaming machine having CZ),
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
Reel stop control means (for example, main control) that stops the fluctuation of the symbols displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means. circuit 90, stepping motor);
Transition determining means (for example, main control circuit 90) for determining whether to transition to the advantageous state;
When the transition determining means determines to transition to the advantageous state, the gaming state is transitioned to the advantageous state, and when a first termination condition is satisfied during the advantageous state, advantageous state control means (for example, a main control circuit 90); when the first condition is satisfied, the gaming state is transferred to the high probability state; and when the second termination condition is met during the high probability state, the high probability state is terminated; A control means (for example, main control circuit 90),
a privilege granting means (for example, main control circuit 90) for granting a privilege (for example, transition to EP) to a player;
Among the plurality of winning combinations, depending on the mode of the stopping operation detected by the stopping operation detection means, there is a first symbol combination (for example, a symbol combination related to the abbreviation "Strong Chance Slip") or a second symbol combination. Contains a specific combination (for example, a 3-choice promotion rep) that can stop and display a combination (for example, a symbol combination related to the abbreviation "diagonal replay"),
During the advantageous state and the high probability state, the first symbol combination is stopped and displayed when the specific combination is determined as an internal winning combination, as a notification mode for notifying the player of the mode of the stop operation. A first notification mode (for example, Navi High Accuracy Medium) for notifying the mode of stop operation necessary for It has a second notification mode (for example, non-navigation high accuracy medium) that notifies the mode of the necessary stop operation,
Special replays (for example, "F_7 Reply A", "F_7 Reply B", "F_BAR Reply") are determined as internal winning combinations as a plurality of RT states in which the replays related to replays have different probabilities of being determined as internal winning combinations. has at least a special RT state (e.g. RT5 state) whose probability is higher than other RT states;
When the second condition is satisfied during the second notification mode (for example, when the number of navigation high-accuracy games is given), the notification mode is switched from the second notification mode to the first notification mode, and the notification mode is switched from the second notification mode to the first notification mode. Notification mode control means for switching the notification mode from the first notification mode to the second notification mode when a third condition is satisfied during the notification mode (for example, when the number of navigation high-accuracy games becomes 0);
In the first game in which the gaming state shifts to the advantageous state, the current advantageous state is selected from among a plurality of advantageous state modes (for example, rank in the ART state or lottery state) with different probabilities of satisfying the second condition. Advantageous state mode determining means (for example, main control circuit 90) for determining one advantageous state mode to be used;
further comprising RT transition means (for example, main control circuit 90) for shifting the RT state to a special RT state when the first symbol combination is stopped and displayed on the symbol display means as the reels stop rotating; Prepare,
When the advantageous state in the first notification mode ends without satisfying the third condition, the notification mode control means controls the first notification mode even in the high probability state that resumes after the end of the advantageous state. can be maintained (for example, navigation high accuracy can be carried over to CZ),
The benefit granting means grants the benefit to the player in response to the first symbol combination being stopped and displayed during the advantageous state;
The transition determining means is configured to determine, in the high probability state, when the specific combination is determined as an internal winning combination during the first notification mode, the specific combination is determined as an internal winning combination during the second notification mode. determining that the state will transition to the advantageous state with a higher probability than if the
The advantageous state mode determining means determines the probability that the first advantageous state mode satisfies the second condition when the special replay is determined as an internal winning combination in the first game in which the gaming state shifts to the advantageous state. Decide on a highly advantageous state mode (for example, greatly increase the rank by promotion lottery during rank determination ART),
A gaming machine characterized by:

上記構成の本発明の第53~第55の遊技機によれば、遊技の興趣の低下を抑制可能な遊技機を提供することができる。 According to the 53rd to 55th gaming machines of the present invention having the above configurations, it is possible to provide a gaming machine that can suppress a decrease in interest in gaming.

[第56~第58の遊技機]
AT(ART)機として、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が知られており、例えば、特開2017-051798号公報には、チャンスゾーンとしてATに当籤する期待度が異なる複数のチャンスゾーンを設け、チャンスゾーン中に黒BARが揃うとAT(疑似ボーナス)を付与する遊技機が記載されている。このような遊技機によれば、期待度が異なるチャンスゾーンを設けることで多様な遊技性を実現することができる。
[56th to 58th gaming machines]
As an AT (ART) machine, a gaming machine is known that is provided with a high probability winning zone (hereinafter referred to as a "chance zone") where AT has a high expectation of winning. The publication describes a gaming machine that provides a plurality of chance zones with different levels of expectation of winning AT, and provides an AT (pseudo bonus) when black BARs line up in the chance zones. According to such a gaming machine, by providing chance zones with different levels of expectation, it is possible to realize a variety of gaming experiences.

しかしながら、上述の遊技機では、チャンスゾーンの種別が一度決まると、当該チャンスゾーンが終了するまでチャンスゾーンの種別が変わらないため、チャンスゾーン中の遊技が単調になってしまうおそれがあった。 However, in the gaming machine described above, once the type of chance zone is determined, the type of chance zone does not change until the end of the chance zone, so there is a risk that the game in the chance zone may become monotonous.

本発明は、上記第27の課題を解決するためになされたものであり、本発明の第27の目的は、特典付与の期待が高い状態中の遊技の興趣の低下を抑制可能な遊技機を提供することである。 The present invention has been made in order to solve the above twenty-seventh problem, and the twenty-seventh object of the present invention is to provide a gaming machine that can suppress the decline in interest in gaming when expectations for awarding benefits are high. It is to provide.

上記第27の課題を解決するために、本発明では、以下のような構成の第56の遊技機を提供する。 In order to solve the twenty-seventh problem, the present invention provides a fifty-sixth gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態よりも遊技者に対して特典(例えば、ART状態)を付与すると決定する確率が高い第1高確率状態(例えば、CZ(ART後))と、前記第1高確率状態よりも遊技者に対して特典を付与すると決定する確率が高い第2高確率状態(例えば、特殊CZ)と、を有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
遊技者に対して前記特典を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段(例えば、主制御回路90、メインRAM103)と、
第1の条件を満たすと(例えば、ART状態が終了すると)、前記第1高確率状態に遊技状態を移行し、前記第1高確率状態の残り遊技期間が閾値に達すると、前記第1高確率状態を終了する第1高確率状態制御手段(例えば、主制御回路90)と、
第2の条件を満たすと(例えば、ランク決めART中の抽籤に当籤すると)、前記第1高確率状態から前記第2高確率状態に遊技状態を移行し、前記第2高確率状態の残り遊技期間が閾値に達すると、前記第2高確率状態を終了する第2高確率状態制御手段(例えば、主制御回路90)と、
前記第2高確率状態制御手段が前記第2高確率状態に遊技状態を移行させると、移行前の前記第1高確率状態の残り遊技期間を前記第2高確率状態の残り遊技期間としてセットする期間設定手段(例えば、主制御回路90)と、を備え、
前記権利管理手段は、前記第2の条件が満たされた際に記憶している前記権利が所定数未満である場合、記憶する前記権利が前記所定数になるように、前記権利の記憶数を加算する
ことを特徴とする遊技機。
a normal state (e.g., normal state); and a first high probability state (e.g., CZ (after ART)) in which the probability of determining that a benefit (e.g., ART state) will be given to the player is higher than in the normal state. , a second high probability state (for example, special CZ) in which the probability of determining that a benefit will be given to the player is higher than the first high probability state,
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
Grant determining means (for example, main control circuit 90) for determining whether or not to grant the benefit to the player;
When the grant determining means determines to grant the benefit, a benefit granting device (for example, main control circuit 90) that grants the benefit;
When the grant determining means decides to grant the privilege, it stores the right to receive the privilege, and when the privilege granting means grants the privilege, it stores the right to receive the privilege, and when the privilege granting means grants the privilege, a rights management means (for example, the master) erases one of the rights. control circuit 90, main RAM 103),
When the first condition is satisfied (for example, when the ART state ends), the gaming state is transferred to the first high probability state, and when the remaining gaming period in the first high probability state reaches a threshold value, the first high probability state is a first high probability state control means (for example, main control circuit 90) for terminating the probability state;
If the second condition is met (for example, if you win the lottery during the rank determination ART), the gaming state will be transferred from the first high probability state to the second high probability state, and the remaining games in the second high probability state will be played. a second high probability state control means (for example, main control circuit 90) that terminates the second high probability state when the period reaches a threshold;
When the second high probability state control means transitions the gaming state to the second high probability state, it sets the remaining gaming period of the first high probability state before the transition as the remaining gaming period of the second high probability state. A period setting means (for example, main control circuit 90),
If the number of stored rights is less than a predetermined number when the second condition is met, the rights management means controls the number of rights stored so that the number of stored rights becomes the predetermined number. A gaming machine characterized by adding.

また、前記本発明の第56の遊技機では、前記期間設定手段は、移行前の前記第1高確率状態の残り遊技期間を前記第2高確率状態の残り遊技期間の残り遊技期間としてセットすると、移行前の前記第1高確率状態の残り遊技期間をクリアすることとしてもよい。 Further, in the fifty-sixth gaming machine of the present invention, the period setting means sets the remaining gaming period of the first high probability state before the transition as the remaining gaming period of the remaining gaming period of the second high probability state. , the remaining gaming period of the first high probability state before the transition may be cleared.

上記第27の課題を解決するために、本発明では、以下のような構成の第57の遊技機を提供する。 In order to solve the twenty-seventh problem, the present invention provides a fifty-seventh gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態よりも遊技者に対して特典(例えば、ART状態)を付与すると決定する確率が高い第1高確率状態(例えば、CZ(ART後))と、前記第1高確率状態よりも遊技者に対して特典を付与すると決定する確率が高い第2高確率状態(例えば、特殊CZ)と、を有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
遊技者に対して前記特典を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段(例えば、主制御回路90)と、
前記第1高確率状態又は前記第2高確率状態の残り遊技期間を管理する期間管理手段(例えば、主制御回路90)と、
第1の条件を満たすと(例えば、ART状態が終了すると)、前記第1高確率状態に遊技状態を移行し、前記第1高確率状態中に前記期間管理手段が管理する前記残り遊技期間が閾値に達すると、前記第1高確率状態を終了する第1高確率状態制御手段(例えば、主制御回路90)と、
第2の条件を満たすと(例えば、ランク決めART中の抽籤に当籤すると)、前記第1高確率状態から前記第2高確率状態に遊技状態を移行し、前記第2高確率状態中に前記期間管理手段が管理する前記残り遊技期間が閾値に達すると、前記第2高確率状態を終了する第2高確率状態制御手段(例えば、主制御回路90)と、
前記第1高確率状態又は前記第2高確率状態中に前記特典付与手段が前記特典を付与すると、前記期間管理手段が管理する前記遊技期間を所定期間を加算する高確率状態加算手段(例えば、主制御回路90)と、を備える
ことを特徴とする遊技機。
a normal state (e.g., normal state); and a first high probability state (e.g., CZ (after ART)) in which the probability of determining that a benefit (e.g., ART state) will be given to the player is higher than in the normal state. , a second high probability state (for example, special CZ) in which the probability of determining that a benefit will be given to the player is higher than the first high probability state,
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
Grant determining means (for example, main control circuit 90) for determining whether or not to grant the benefit to the player;
When the grant determining means determines to grant the benefit, a benefit granting device (for example, main control circuit 90) that grants the benefit;
Period management means (for example, main control circuit 90) for managing the remaining gaming period in the first high probability state or the second high probability state;
When the first condition is satisfied (for example, when the ART state ends), the gaming state is transferred to the first high probability state, and the remaining gaming period managed by the period management means is maintained during the first high probability state. a first high probability state control means (for example, main control circuit 90) that terminates the first high probability state when a threshold is reached;
When the second condition is met (for example, when you win the lottery during the rank determination ART), the gaming state is transferred from the first high probability state to the second high probability state, and during the second high probability state, the a second high probability state control means (for example, main control circuit 90) that terminates the second high probability state when the remaining gaming period managed by the period management means reaches a threshold;
When the benefit granting means grants the benefit during the first high probability state or the second high probability state, high probability state adding means (for example, A gaming machine comprising: a main control circuit (90).

上記第27の課題を解決するために、本発明では、以下のような構成の第58の遊技機を提供する。 In order to solve the twenty-seventh problem, the present invention provides a fifty-eighth gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態よりも遊技者に対して特典(例えば、ART状態)を付与すると決定する確率が高い第1高確率状態(例えば、CZ(ART後))と、前記第1高確率状態よりも遊技者に対して特典を付与すると決定する確率が高い第2高確率状態(例えば、特殊CZ)と、を有する遊技機であって、
複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、
遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、
遊技者に対して前記特典を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段(例えば、主制御回路90)と、
第1の条件を満たすと(例えば、ART状態が終了すると)、前記第1高確率状態に遊技状態を移行し、前記第1高確率状態の残り遊技期間が閾値に達すると、前記第1高確率状態を終了する第1高確率状態制御手段(例えば、主制御回路90)と、
第2の条件を満たすと(例えば、ランク決めART中の抽籤に当籤すると)、前記第1高確率状態から前記第2高確率状態に遊技状態を移行し、前記第2高確率状態の残り遊技期間が閾値に達すると、前記第2高確率状態を終了する第2高確率状態制御手段(例えば、主制御回路90)と、
前記第2高確率状態制御手段が前記第2高確率状態に遊技状態を移行させると、移行前の前記第1高確率状態の残り遊技期間を前記第2高確率状態の残り遊技期間としてセットする期間設定手段(例えば、主制御回路90)と、
前記第1高確率状態中に前記特典付与手段が前記特典を付与すると、前記第1高確率状態の残り遊技期間として所定期間を加算するとともに、前記第2高確率状態中に前記特典付与手段が前記特典を付与すると、前記第2高確率状態の残り遊技期間として前記所定期間を加算する高確率状態加算手段(例えば、主制御回路90)と、を備え、
前記特典付与手段は、前記第2高確率状態の残り遊技期間が前記閾値に達すると、前記特典を付与し、
前記高確率状態加算手段は、前記第2高確率状態の残り遊技期間が前記閾値に達したことに応じて前記特典付与手段が前記特典を付与すると、前記第1高確率状態の残り遊技期間として所定期間を加算し、
前記第1高確率状態制御手段は、前記第2高確率状態の残り遊技期間が前記閾値に達したことに応じて前記特典付与手段が前記特典を付与すると、当該特典の付与が行われた後に、前記第1高確率状態に遊技状態を移行する
ことを特徴とする遊技機。
a normal state (e.g., normal state); and a first high probability state (e.g., CZ (after ART)) in which the probability of determining that a benefit (e.g., ART state) will be given to the player is higher than in the normal state. , a second high probability state (for example, special CZ) in which the probability of determining that a benefit will be given to the player is higher than the first high probability state,
A plurality of reels (for example, reels 3L, 3C, 3R) on which a plurality of symbols are displayed,
symbol display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels;
A start operation detection means (for example, main control circuit 90, start switch 79) that detects a start operation by a player;
a symbol variation means (for example, a main control circuit 90, a stepping motor) that varies the symbol by rotating the reel in response to detection of a start operation by the start operation detection means;
internal winning combination determining means (for example, main control circuit 90) that determines an internal winning combination with a predetermined probability from among a plurality of winning combinations in response to the detection of the starting operation by the starting operation detection means;
stop operation detection means (for example, main control circuit 90, stop switch board 80) that is provided corresponding to the plurality of reels and detects a stop operation for stopping each reel;
The symbols are displayed on the symbol display means by stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means. Reel stop control means (for example, main control circuit 90, stepping motor) for stopping symbol fluctuation;
Grant determining means (for example, main control circuit 90) for determining whether or not to grant the benefit to the player;
When the grant determining means determines to grant the benefit, a benefit granting device (for example, main control circuit 90) that grants the benefit;
When the first condition is satisfied (for example, when the ART state ends), the gaming state is transferred to the first high probability state, and when the remaining gaming period in the first high probability state reaches a threshold value, the first high probability state is a first high probability state control means (for example, main control circuit 90) for terminating the probability state;
If the second condition is met (for example, if you win the lottery during the rank determination ART), the gaming state will be transferred from the first high probability state to the second high probability state, and the remaining games in the second high probability state will be played. a second high probability state control means (for example, main control circuit 90) that terminates the second high probability state when the period reaches a threshold;
When the second high probability state control means transitions the gaming state to the second high probability state, it sets the remaining gaming period of the first high probability state before the transition as the remaining gaming period of the second high probability state. a period setting means (for example, main control circuit 90);
When the benefit granting means grants the benefit during the first high probability state, a predetermined period is added as the remaining gaming period of the first high probability state, and the benefit granting means grants the benefit during the second high probability state. High probability state adding means (for example, main control circuit 90) that adds the predetermined period as the remaining gaming period of the second high probability state when the benefit is granted;
The benefit granting means grants the benefit when the remaining gaming period in the second high probability state reaches the threshold;
The high probability state addition means is configured to add the remaining gaming period of the first high probability state as the remaining gaming period of the first high probability state when the privilege granting means grants the privilege in response to the remaining gaming period of the second high probability state reaching the threshold value. Add the predetermined period,
The first high probability state control means is configured to control, when the privilege granting means grants the privilege in response to the remaining gaming period of the second high probability state reaching the threshold value, the first high probability state control means to control the first high probability state after the privilege is granted. , the gaming machine is characterized in that the gaming state is shifted to the first high probability state.

また、前記本発明の第58の遊技機では、前記期間設定手段は、移行前の前記第1高確率状態の残り遊技期間を前記第2高確率状態の残り遊技期間の残り遊技期間としてセットすると、移行前の前記第1高確率状態の残り遊技期間をクリアすることとしてもよい。 Further, in the fifty-eighth gaming machine of the present invention, the period setting means sets the remaining gaming period of the first high probability state before the transition as the remaining gaming period of the remaining gaming period of the second high probability state. , the remaining gaming period of the first high probability state before the transition may be cleared.

上記構成の本発明の第56~第58の遊技機によれば、特典付与の期待が高い状態中の遊技の興趣の低下を抑制することができる。 According to the fifty-sixth to fifty-eighth gaming machines of the present invention having the above-mentioned configurations, it is possible to suppress a decrease in interest in playing games when expectations for awarding benefits are high.

[第59~第64の遊技機]
従来、上述した構成の遊技機において、例えば内部当籤役やAT遊技を決定するための抽籤テーブルがROMに記憶された遊技機が知られている(例えば、特開2009-125459号公報参照)。
[59th to 64th gaming machines]
Conventionally, among gaming machines having the above-mentioned configuration, there has been known a gaming machine in which a lottery table for determining internal winning combinations and AT games is stored in a ROM (for example, see Japanese Patent Laid-Open No. 2009-125459).

ところで、従来、AT遊技の抽籤テーブルや抽籤処理プログラムは、副制御基板に設けられたROMに保存されている。しかしながら、近年、遊技機業界に特有の理由から、AT遊技の抽籤に係るテーブル及びプログラムも主制御基板に設けられたROMに記憶する必要がある。このため、規則により小容量に制限されている主制御基板のROM容量が圧迫されることになる。 By the way, conventionally, a lottery table and a lottery processing program for AT games are stored in a ROM provided in a sub-control board. However, in recent years, for reasons specific to the gaming machine industry, it is necessary to store tables and programs related to lottery in AT games in a ROM provided on the main control board. This puts pressure on the ROM capacity of the main control board, which is limited to a small capacity by regulations.

本発明は上記第28の課題を解決するためになされたものであり、本発明の第28の目的は、主制御基板側(メイン側)に設けられたROMの空き容量を増やし、ROM容量が圧迫されることを抑制することが可能な遊技機を提供することである。 The present invention has been made in order to solve the above twenty-eighth problem, and the twenty-eighth object of the present invention is to increase the free space of the ROM provided on the main control board side (main side), and to increase the ROM capacity. To provide a game machine capable of suppressing pressure.

上記第28の課題を解決するために、本発明では、以下のような構成の第59の遊技機を提供する。 In order to solve the above twenty-eighth problem, the present invention provides a fifty-ninth gaming machine having the following configuration.

遊技者にとっての有利度合を定めた設定値に関する情報(例えば、設定値の内部値「0」~「3」)を格納する設定値格納領域と、
前記設定値格納領域に格納された前記設定値に関する情報に対応する設定値の高低種別を示す高低情報を格納する高低情報格納領域と、
前記設定値格納領域に格納された前記設定値に関する情報に対応する設定値の偶数又は奇数の種別を示す偶奇情報を格納する偶奇情報格納領域と、
前記設定値格納領域に格納された前記設定値に関する情報に基づいて、前記設定値の前記高低情報及び前記偶奇情報を算出する設定値種別算出手段(例えば、設定変更確認処理のS1513)と、を備え、
前記設定値種別算出手段は、前記設定値格納領域に格納された前記設定値に関する情報に対して所定の演算を施すことにより、前記高低情報及び前記偶奇情報を算出し、該算出した前記高低情報及び前記偶奇情報をそれぞれ前記高低情報格納領域及び前記偶奇情報格納領域に格納する
ことを特徴とする遊技機。
a setting value storage area that stores information regarding setting values that determine the degree of advantage for the player (for example, internal values of the setting values "0" to "3");
a height information storage area that stores height information indicating a level type of a setting value corresponding to information regarding the setting value stored in the setting value storage area;
an even-odd information storage area for storing even-odd information indicating whether the setting value corresponding to the information regarding the setting value stored in the setting value storage area is an even number or an odd number;
a setting value type calculation means (for example, S1513 of a setting change confirmation process) that calculates the height information and the even-odd information of the setting value based on information regarding the setting value stored in the setting value storage area; Prepare,
The setting value type calculation means calculates the height information and the even-odd information by performing a predetermined operation on the information regarding the setting value stored in the setting value storage area, and calculates the height information thus calculated. and the even-odd information is stored in the height information storage area and the even-odd information storage area, respectively.

また、前記本発明の第59の遊技機では、前記設定値種別算出手段が行う前記所定の演算は、前記設定値に関する情報を1以上の整数で除算する演算であり、
前記除算の結果として得られる、商が前記高低情報であり、余りが前記偶奇情報であるようにしてもよい。
Further, in the fifty-ninth gaming machine of the present invention, the predetermined operation performed by the setting value type calculation means is an operation of dividing the information regarding the setting value by an integer of 1 or more;
The quotient obtained as a result of the division may be the height information, and the remainder may be the even-odd information.

上記第28の課題を解決するために、本発明では、以下のような構成の第60の遊技機を提供する。 In order to solve the twenty-eighth problem, the present invention provides a sixtieth gaming machine having the following configuration.

遊技者にとっての有利度合を定めた設定値に関する情報(例えば、設定内部値「0」~「3」)を格納する設定値格納領域と、
前記設定値格納領域に格納された前記設定値に関する情報に基づいて、前記設定値の高低種別を示す高低情報と、前記設定値の偶数又は奇数の種別を示す偶奇情報とを算出する設定値種別算出手段(例えば、設定変更確認処理のS1513)と、を備え、
前記設定値種別算出手段は、前記設定値格納領域に格納された前記設定値に関する情報に対して所定の演算を施すことにより、前記高低情報及び前記偶奇情報を算出する
ことを特徴とする遊技機。
a setting value storage area that stores information regarding setting values that determine the degree of advantage for the player (for example, internal setting values "0" to "3");
A setting value type that calculates height information indicating a level type of the setting value and even-odd information indicating an even or odd type of the setting value based on information regarding the setting value stored in the setting value storage area. a calculation means (for example, S1513 of the setting change confirmation process);
The gaming machine characterized in that the setting value type calculation means calculates the height information and the even-odd information by performing a predetermined operation on information regarding the setting value stored in the setting value storage area. .

上記第28の課題を解決するために、本発明では、以下のような構成の第61の遊技機を提供する。 In order to solve the twenty-eighth problem, the present invention provides a sixty-first gaming machine having the following configuration.

遊技者にとっての有利度合を定めた設定値に関する情報(例えば、設定内部値「0」~「3」)を格納する設定値格納領域と、
前記設定値格納領域に格納された前記設定値に関する情報に基づいて、前記設定値の高低種別を示す高低情報と、前記設定値の偶数又は奇数の種別を示す偶奇情報とを算出する設定値種別算出手段(例えば、設定変更確認処理のS1513)と、を備え、
前記設定値種別算出手段は、前記設定値格納領域に格納された前記設定値に関する情報に対して所定の演算を施すことにより、前記高低情報及び前記偶奇情報を算出し、
前記所定の演算は、前記設定値に関する情報を2で除算する演算であり、前記除算の結果として得られる、商が前記高低情報であり、余りが前記偶奇情報である
ことを特徴とする遊技機。
a setting value storage area that stores information regarding setting values that determine the degree of advantage for the player (for example, internal setting values "0" to "3");
A setting value type that calculates height information indicating a level type of the setting value and even-odd information indicating an even or odd type of the setting value based on information regarding the setting value stored in the setting value storage area. Calculation means (for example, S1513 of the setting change confirmation process),
The setting value type calculation means calculates the height information and the even-odd information by performing a predetermined operation on information regarding the setting value stored in the setting value storage area,
The predetermined operation is an operation of dividing the information regarding the set value by 2, and the quotient obtained as a result of the division is the height information and the remainder is the even-odd information. .

上記第28の課題を解決するために、本発明では、以下のような構成の第62の遊技機を提供する。 In order to solve the twenty-eighth problem, the present invention provides a sixty-second gaming machine having the following configuration.

複数の乱数値を発生可能な乱数発生回路(例えば、乱数回路110)と、
遊技者にとっての有利度合を定めた設定値を格納する設定値格納領域と、
前記乱数発生回路が発生させた複数の乱数値を格納する乱数値格納領域と、
抽籤に使用される複数の抽籤値群が格納された抽籤値格納領域と、
抽籤に使用される複数の抽籤選択情報が格納された抽籤選択格納領域と、
前記抽籤選択格納領域に格納された前記複数の抽籤選択情報に基づいて抽籤処理を行う抽籤手段(例えば、メインCPU101)と、を備え、
前記抽籤選択情報には、前記抽籤値格納領域に格納された前記複数の抽籤値群の中から抽籤に必要な抽籤値群を選択するための情報が含まれるとともに、少なくとも、前記乱数値格納領域に格納された前記複数の乱数値の中から抽籤に必要な乱数値を選択するための乱数選択情報(例えば、オフセット値)と前記抽籤処理における抽籤回数を示す抽籤回数情報(例えば、抽籤回数)とが一つの情報として構成された複合情報(例えば、複合データ)が含まれ、
前記抽籤手段は、
前記抽籤選択格納領域に格納された前記複合情報から前記乱数選択情報と前記抽籤回数情報とを分離して抽出し、
前記抽出された前記乱数選択情報に基づいて前記乱数値格納領域から所定の乱数値を選択し、
前記抽籤選択格納領域に格納された前記抽籤選択情報に基づいて前記抽籤値格納領域から所定の抽籤値群を選択し、
前記抽出された前記抽籤回数情報、前記所定の乱数値及び前記所定の抽籤値群に基づいて抽籤処理を実行する
ことを特徴とする遊技機。
a random number generation circuit (for example, random number circuit 110) capable of generating a plurality of random numbers;
a setting value storage area for storing a setting value that determines the degree of advantage for the player;
a random number storage area for storing a plurality of random numbers generated by the random number generation circuit;
a lottery value storage area storing a plurality of lottery value groups used in the lottery;
a lottery selection storage area storing a plurality of lottery selection information used in the lottery;
comprising a lottery means (for example, main CPU 101) that performs lottery processing based on the plurality of lottery selection information stored in the lottery selection storage area,
The lottery selection information includes information for selecting a lottery value group necessary for the lottery from among the plurality of lottery value groups stored in the lottery value storage area, and at least the random number value storage area. Random number selection information (e.g., offset value) for selecting a random number required for a lottery from among the plurality of random numbers stored in the lottery, and lottery number information (e.g., number of lots) indicating the number of times of lottery in the lottery process. Contains composite information (e.g., composite data) in which both are configured as one piece of information,
The lottery means is
separating and extracting the random number selection information and the number of lottery information from the composite information stored in the lottery selection storage area;
selecting a predetermined random number from the random number storage area based on the extracted random number selection information;
selecting a predetermined group of lottery values from the lottery value storage area based on the lottery selection information stored in the lottery selection storage area;
A gaming machine characterized in that a lottery process is executed based on the extracted lottery number information, the predetermined random number value, and the predetermined lottery value group.

また、前記本発明の第62の遊技機では、前記乱数値格納領域は、書き換え可能な不揮発性格納領域内において、所定のアドレス範囲内(例えば、「F009H」~「F016H」)に配置され、
前記所定のアドレス範囲内の先頭アドレス(例えば、「F000H」)は、前記不揮発性格納領域の先頭アドレスから予め定められたアドレス分離れているようにしてもよい。
Further, in the 62nd gaming machine of the present invention, the random value storage area is arranged within a predetermined address range (for example, "F009H" to "F016H") in a rewritable nonvolatile storage area,
The first address (for example, "F000H") within the predetermined address range may be separated by a predetermined address from the first address of the nonvolatile storage area.

上記第28の課題を解決するために、本発明では、以下のような構成の第63の遊技機を提供する。 In order to solve the twenty-eighth problem, the present invention provides a sixty-third gaming machine having the following configuration.

複数の乱数値を発生可能な乱数発生回路(例えば、乱数回路110)と、
前記乱数発生回路が発生させた複数の乱数値を格納する乱数値格納領域と、
抽籤に使用される複数の抽籤値群が格納された抽籤値格納領域と、
抽籤に使用される複数の抽籤選択情報が格納された抽籤選択格納領域と、
前記抽籤選択格納領域に格納された前記複数の抽籤選択情報に基づいて抽籤処理を行う抽籤手段(例えば、メインCPU101)と、を備え、
前記抽籤選択情報には、前記抽籤値格納領域に格納された前記複数の抽籤値群の中から抽籤に必要な抽籤値群を選択するための情報が含まれるとともに、少なくとも、前記乱数値格納領域に格納された前記複数の乱数値の中から抽籤に必要な乱数値を選択するための乱数選択情報(例えば、オフセット値)と前記抽籤処理における抽籤回数を示す抽籤回数情報(例えば、抽籤回数)とが一つの情報として構成された複合情報(例えば、複合データ)が含まれ、
前記抽籤手段は、前記抽籤選択格納領域に格納された、前記抽籤選択情報、前記乱数選択情報及び前記抽籤回数情報に基づいて抽籤処理を実行する
ことを特徴とする遊技機。
a random number generation circuit (for example, random number circuit 110) capable of generating a plurality of random numbers;
a random number storage area for storing a plurality of random numbers generated by the random number generation circuit;
a lottery value storage area storing a plurality of lottery value groups used in the lottery;
a lottery selection storage area storing a plurality of lottery selection information used in the lottery;
comprising a lottery means (for example, main CPU 101) that performs lottery processing based on the plurality of lottery selection information stored in the lottery selection storage area,
The lottery selection information includes information for selecting a lottery value group necessary for the lottery from among the plurality of lottery value groups stored in the lottery value storage area, and at least the random number value storage area. Random number selection information (e.g., offset value) for selecting a random number necessary for a lottery from among the plurality of random numbers stored in the lottery, and lottery number information (e.g., number of lots) indicating the number of times of lottery in the lottery process. Contains composite information (e.g., composite data) in which both are configured as one piece of information,
The gaming machine is characterized in that the lottery means executes a lottery process based on the lottery selection information, the random number selection information, and the lottery number information stored in the lottery selection storage area.

上記第28の課題を解決するために、本発明では、以下のような構成の第64の遊技機を提供する。 In order to solve the twenty-eighth problem, the present invention provides a sixty-fourth gaming machine having the following configuration.

複数の乱数値を発生可能な乱数発生回路(例えば、乱数回路110)と、
前記乱数発生回路が発生させた複数の乱数値を格納する乱数値格納領域と、
抽籤に使用される複数の抽籤値群が格納された抽籤値格納領域と、
抽籤に使用される複数の抽籤選択情報が格納された抽籤選択格納領域と、
前記抽籤選択格納領域に格納された前記複数の抽籤選択情報に基づいて出玉抽籤処理を行う出玉抽籤手段(例えば、メインCPU101)と、
遊技開始時に抽籤により内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、を備え、
前記乱数値格納領域には、前記内部当籤役決定手段による抽籤で使用される第1の乱数値と、前記出玉抽籤手段による前記出玉抽籤処理で使用可能な複数の第2の乱数値とが別個に格納され、
前記抽籤選択情報には、前記抽籤値格納領域に格納された前記複数の抽籤値群の中から前記出玉抽籤処理で必要な抽籤値群を選択するための情報が含まれるとともに、少なくとも、前記乱数値格納領域に格納された前記複数の第2の乱数値の中から前記出玉抽籤処理で必要な所定の第2の乱数値を選択するための乱数選択情報(例えば、オフセット値)と前記出玉抽籤処理における抽籤回数を示す抽籤回数情報(例えば、抽籤回数)とが一つの情報として構成された複合情報(例えば、複合データ)が含まれ、
前記出玉抽籤手段は、前記抽籤選択格納領域に格納された、前記抽籤選択情報、前記乱数選択情報及び前記抽籤回数情報に基づいて抽籤処理を実行する
ことを特徴とする遊技機。
a random number generation circuit (for example, random number circuit 110) capable of generating a plurality of random numbers;
a random number storage area for storing a plurality of random numbers generated by the random number generation circuit;
a lottery value storage area storing a plurality of lottery value groups used in the lottery;
a lottery selection storage area storing a plurality of lottery selection information used in the lottery;
A ball lottery means (for example, main CPU 101) that performs a ball lottery process based on the plurality of lottery selection information stored in the lottery selection storage area;
An internal winning combination determination means (for example, internal lottery processing) that determines an internal winning combination by lottery at the start of the game,
The random number storage area contains a first random number used in the lottery by the internal winning combination determination means, and a plurality of second random numbers usable in the ball lottery processing by the ball output lottery means. are stored separately and
The lottery selection information includes information for selecting a lottery value group necessary for the lottery process from among the plurality of lottery value groups stored in the lottery value storage area, and at least Random number selection information (for example, an offset value) for selecting a predetermined second random number necessary for the ball lottery process from among the plurality of second random numbers stored in the random number storage area; Contains composite information (for example, composite data) configured as one piece of lottery number information (for example, the number of lottery draws) indicating the number of lottery draws in the lottery process,
A gaming machine characterized in that the ball output lottery means executes a lottery process based on the lottery selection information, the random number selection information, and the lottery number information stored in the lottery selection storage area.

上記構成の本発明の第59~第64の遊技機によれば、メイン側に設けられたROMの空き容量を増やし、ROM容量が圧迫されることを抑制することができる。 According to the fifty-ninth to sixty-fourth gaming machines of the present invention having the above configurations, it is possible to increase the free capacity of the ROM provided on the main side and to suppress the ROM capacity from being compressed.

[第65~第67の遊技機]
従来、上述した構成の遊技機において、遊技機に設けられた設定キーを操作することにより、設定値(例えば1~6)を7セグLED(Light Emitting Diode)で表示する遊技機が知られている(例えば、特開2013-042870号公報参照)。
[65th to 67th gaming machines]
Conventionally, in a gaming machine having the above-mentioned configuration, a gaming machine is known in which setting values (for example, 1 to 6) are displayed on a 7-segment LED (Light Emitting Diode) by operating a setting key provided on the gaming machine. (For example, see Japanese Patent Application Laid-Open No. 2013-042870).

ところで、従来、AT遊技の抽籤テーブルや抽籤処理プログラムは、副制御基板に設けられたROMに保存されている。しかしながら、近年、遊技機業界に特有の理由から、AT遊技の抽籤に係るテーブル及びプログラムも主制御基板に設けられたROMに記憶する必要がある。このため、規則により小容量に制限されている主制御基板のROM容量が圧迫されることになる。 By the way, conventionally, a lottery table and a lottery processing program for AT games are stored in a ROM provided in a sub-control board. However, in recent years, for reasons specific to the gaming machine industry, it is necessary to store tables and programs related to lottery in AT games in a ROM provided on the main control board. This puts pressure on the ROM capacity of the main control board, which is limited to a small capacity by regulations.

本発明は上記第29の課題を解決するためになされたものであり、本発明の第29の目的は、主制御基板側(メイン側)に設けられたROMの空き容量を増やし、ROM容量が圧迫されることを抑制することが可能な遊技機を提供することである。 The present invention has been made to solve the above twenty-ninth problem, and the twenty-ninth object of the present invention is to increase the free space of the ROM provided on the main control board side (main side), and to increase the ROM capacity. To provide a game machine capable of suppressing pressure.

上記第29の課題を解決するために、本発明では、以下のような構成の第65の遊技機を提供する。 In order to solve the twenty-ninth problem, the present invention provides a sixty-fifth gaming machine having the following configuration.

遊技者にとっての有利度合を定めた設定値に関する情報(例えば、設定値の内部値「0」~「3」)を格納する設定値格納領域と、
表示器(例えば、7セグLED)と、
前記設定値格納領域に格納された前記設定値に関する情報に対応する設定値(例えば、設定値「1」,「2」,「5」,「6」)を前記表示器に表示するための表示データを生成する設定値表示手段(例えば、設定値7セグ表示処理)と、を備え、
前記設定値格納領域に格納される前記設定値に関する情報としては、0以上の所定の整数範囲内において、該所定の整数範囲内の最小整数値及び最大整数値を含む所定数の整数が設定され、
前記表示器に表示される前記設定値としては、1以上の特定の整数範囲内において該特定の整数範囲内の最小整数値及び最大整数値を含む前記所定数の整数が設定され、
前記設定値表示手段は、前記設定値格納領域に格納された前記設定値に関する情報に対して特定の演算を施して、当該設定値に関する情報を対応する設定値に変換し、該変換された設定値の表示データを生成する
ことを特徴とする遊技機。
a setting value storage area that stores information regarding setting values that determine the degree of advantage for the player (for example, internal values of the setting values "0" to "3");
A display device (e.g. 7 segment LED),
a display for displaying setting values (for example, setting values "1", "2", "5", "6") corresponding to information regarding the setting values stored in the setting value storage area on the display device; Setting value display means (for example, setting value 7 segment display processing) for generating data,
As the information regarding the setting value stored in the setting value storage area, a predetermined number of integers including a minimum integer value and a maximum integer value within the predetermined integer range are set within a predetermined integer range of 0 or more. ,
As the setting value displayed on the display, the predetermined number of integers is set within a specific integer range of 1 or more and includes a minimum integer value and a maximum integer value within the specific integer range,
The setting value display means performs a specific calculation on the information regarding the setting value stored in the setting value storage area, converts the information regarding the setting value into a corresponding setting value, and displays the converted setting. A gaming machine characterized by generating value display data.

また、前記本発明の第65の遊技機では、前記設定値表示手段は、前記特定の演算において、前記設定値格納領域に格納された前記設定値に関する情報に対して所定のビットセット処理を施し、該所定のビットセット処理が施された前記設定値に関する情報を、該所定のビットセット処理が施される前の前記設定値に関する情報に加算して対応する設定値を生成するようにしてもよい。 Further, in the 65th gaming machine of the present invention, the set value display means performs predetermined bit set processing on information regarding the set value stored in the set value storage area in the specific calculation. , information regarding the setting value that has been subjected to the predetermined bit set processing may be added to information regarding the setting value before the predetermined bit set processing is performed to generate a corresponding setting value. good.

上記第29の課題を解決するために、本発明では、以下のような構成の第66の遊技機を提供する。 In order to solve the twenty-ninth problem, the present invention provides a sixty-sixth gaming machine having the following configuration.

遊技者にとっての有利度合を定めた設定値に関する情報(例えば、設定値の内部値「0」~「3」)を格納する設定値格納領域と、
表示器(例えば、7セグLED)と、
前記設定値格納領域に格納された前記設定値に関する情報を前記表示器に表示される設定値(例えば、設定値「1」,「2」,「5」,「6」)に変換する設定値変換手段(例えば、設定値7セグ表示処理のS1521,S1522)と、を備え、
前記設定値格納領域に格納される前記設定値に関する情報としては、0以上の所定の整数範囲内において、該所定の整数範囲内の最小整数値及び最大整数値を含む所定数の整数が設定され、
前記表示器に表示される前記設定値としては、1以上の特定の整数範囲内において該特定の整数範囲内の最小整数値及び最大整数値を含む前記所定数の整数が設定され、
前記設定値変換手段は、前記設定値格納領域に格納された前記設定値に関する情報に対して特定の演算を施して、当該設定値に関する情報を対応する設定値に変換し、
前記所定の整数範囲は、前記特定の整数範囲より小さい
ことを特徴とする遊技機。
a setting value storage area that stores information regarding setting values that determine the degree of advantage for the player (for example, internal values of the setting values "0" to "3");
A display device (e.g. 7 segment LED),
Setting values for converting information regarding the setting values stored in the setting value storage area into setting values displayed on the display (for example, setting values "1", "2", "5", "6") Conversion means (for example, S1521 and S1522 of setting value 7 segment display processing),
As the information regarding the setting value stored in the setting value storage area, a predetermined number of integers including a minimum integer value and a maximum integer value within the predetermined integer range are set within a predetermined integer range of 0 or more. ,
As the setting value displayed on the display, the predetermined number of integers is set within a specific integer range of 1 or more and includes a minimum integer value and a maximum integer value within the specific integer range,
The setting value converting means performs a specific calculation on the information regarding the setting value stored in the setting value storage area to convert the information regarding the setting value into a corresponding setting value,
The gaming machine characterized in that the predetermined integer range is smaller than the specific integer range.

上記第29の課題を解決するために、本発明では、以下のような構成の第67の遊技機を提供する。 In order to solve the twenty-ninth problem, the present invention provides a sixty-seventh gaming machine having the following configuration.

遊技者にとっての有利度合を定めた設定値に関する情報(例えば、設定値の内部値「0」~「3」)を格納する設定値格納領域と、
表示器(例えば、7セグLED)と、
前記設定値格納領域に格納された前記設定値に関する情報に対応する設定値(例えば、設定値「1」,「2」,「5」,「6」)を前記表示器に表示するための表示データを生成する設定値表示手段(例えば、設定値7セグ表示処理)と、を備え、
前記設定値格納領域に格納される前記設定値に関する情報としては、0以上の所定の整数範囲内において、該所定の整数範囲内の最小整数値及び最大整数値を含む所定数の整数が設定され、
前記表示器に表示される前記設定値としては、1以上の特定の整数範囲内において該特定の整数範囲内の最小整数値及び最大整数値を含む前記所定数の整数が設定され、
前記設定値表示手段は、前記設定値格納領域に格納された前記設定値に関する情報に対して特定の演算を施して、当該設定値に関する情報を対応する設定値に変換し、該変換された設定値の表示データを生成し、
前記設定値表示手段は、前記特定の演算において、前記設定値格納領域に格納された前記設定値に関する情報に対して所定のビットセット処理を施し、該所定のビットセット処理が施された前記設定値に関する情報を、該所定のビットセット処理が施される前の前記設定値に関する情報に加算して対応する設定値を生成し、
前記設定値に関する情報及び前記設定値はともに、8ビットのデータで構成され、
前記設定値表示手段は、前記所定のビットセット処理において、前記設定値格納領域に格納された前記設定値に関する情報のデータのビット0に1をセットする
ことを特徴とする遊技機。
a setting value storage area that stores information regarding setting values that determine the degree of advantage for the player (for example, internal values of the setting values "0" to "3");
A display device (e.g. 7 segment LED),
a display for displaying setting values (for example, setting values "1", "2", "5", "6") corresponding to information regarding the setting values stored in the setting value storage area on the display device; Setting value display means (for example, setting value 7 segment display processing) for generating data,
As the information regarding the setting value stored in the setting value storage area, a predetermined number of integers including a minimum integer value and a maximum integer value within the predetermined integer range are set within a predetermined integer range of 0 or more. ,
The set value displayed on the display is set to the predetermined number of integers within a specific integer range of 1 or more, including the minimum integer value and the maximum integer value within the specific integer range,
The setting value display means performs a specific calculation on the information regarding the setting value stored in the setting value storage area, converts the information regarding the setting value into a corresponding setting value, and displays the converted setting. Generate value display data,
The set value display means performs predetermined bit set processing on information regarding the set value stored in the set value storage area in the specific calculation, and displays the settings subjected to the predetermined bit set processing. adding information regarding the value to information regarding the setting value before the predetermined bit set processing is performed to generate a corresponding setting value;
Both the information regarding the setting value and the setting value are composed of 8-bit data,
The gaming machine characterized in that, in the predetermined bit setting process, the set value display means sets bit 0 of data of information regarding the set value stored in the set value storage area to 1.

上記構成の本発明の第65~第67の遊技機によれば、メイン側に設けられたROMの空き容量を増やし、ROM容量が圧迫されることを抑制することができる。 According to the sixty-fifth to sixty-seventh gaming machines of the present invention having the above configuration, it is possible to increase the free capacity of the ROM provided on the main side and to suppress the ROM capacity from being compressed.

[第68~第70の遊技機]
従来、上述した構成の遊技機において、停止操作によって停止表示された図柄のコードナンバーが主制御回路から副制御回路へ送信されると、サブCPUは、図柄番号変換テーブルを参照して、各図柄のコードナンバーを図柄番号に変換し、この図柄番号の組合せから図柄組合せテーブルに基づいて役情報番号を検出し、内部当籤役を判別する遊技機が知られている(例えば、特開2004-254718号公報参照)。
[68th to 70th gaming machines]
Conventionally, in a gaming machine having the above-described configuration, when the code number of a symbol that is stopped and displayed by a stop operation is transmitted from the main control circuit to the sub control circuit, the sub CPU refers to the symbol number conversion table and converts each symbol. There is a known gaming machine that converts a code number into a symbol number, detects a winning combination information number based on a symbol combination table from the combination of symbol numbers, and determines an internal winning combination (for example, Japanese Patent Laid-Open No. 2004-254718 (see publication).

特開2004-254718号公報で開示されている当籤役の変換処理や成立役の検出処理は、ROMの容量制限が無い副制御回路で行われている。しかしながら、例えば、当籤役の変換処理や成立役の検出処理などは、通常、ループ処理で構成されるので、これらの処理を、規則によりROM容量が小容量に制限されている主制御回路で実行すると、主制御側のROM容量が圧迫されることになる。 The winning combination conversion process and the successful combination detection process disclosed in Japanese Patent Application Laid-open No. 2004-254718 are performed by a sub-control circuit that does not have a ROM capacity limit. However, for example, the process of converting a winning combination and the process of detecting a successful combination usually consist of loop processing, so these processes are executed in a main control circuit whose ROM capacity is limited by regulations to a small capacity. This will put pressure on the ROM capacity on the main control side.

本発明は上記第30の課題を解決するためになされたものであり、本発明の第30の目的は、例えば、当籤役の変換処理や成立役の検出処理などのループ処理を必要とする処理を主制御基板側(メイン側)で行っても、メイン側のROM容量の圧迫を抑制することが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned 30th problem, and the 30th object of the present invention is to solve the above-mentioned problem. To provide a game machine capable of suppressing pressure on the ROM capacity on the main side even if the process is performed on the main control board side (main side).

上記第30の課題を解決するために、本発明では、以下のような構成の第68の遊技機を提供する。 In order to solve the above-mentioned 30th problem, the present invention provides a 68th gaming machine having the following configuration.

アキュームレータ(例えば、Aレジスタ)と、
第1ペアレジスタ(例えば、HLレジスタ)と、
第2ペアレジスタ(例えば、BCレジスタ)と、
所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
所定の条件が成立しているときに、前記内部当籤役決定手段により決定された前記内部当籤役に関する情報を、特定の内部当籤役に関する情報に変換可能にする内部当籤役変換手段(例えば、図柄設定処理のS2033~S2037)と、
前記特定の内部当籤役への変換対象となる所定の内部当籤役に関する情報が格納された特定情報格納領域(例えば、ボーナス作動中小役当籤番号変換テーブル)と、を備え、
前記内部当籤役変換手段は、
前記内部当籤役決定手段により決定された前記内部当籤役に関する情報を前記アキュームレータにセットし、
前記特定情報格納領域の先頭アドレスの情報を前記第1ペアレジスタにセットし、
前記特定情報格納領域のバイト数を前記第2ペアレジスタにセットし、
前記アキュームレータ、前記第1ペアレジスタ及び前記第2ペアレジスタへのデータのセット処理の終了後、所定のブロックサーチ命令(例えば、CPIR命令)を実行することにより、前記内部当籤役決定手段により決定された前記内部当籤役が前記所定の内部当籤役であるか否かを検出する
ことを特徴とする遊技機。
an accumulator (e.g. A register);
a first pair of registers (e.g., HL register);
a second pair register (e.g. BC register);
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability;
When a predetermined condition is met, internal winning combination conversion means (for example, symbol S2033 to S2037 of the setting process) and
a specific information storage area (for example, a bonus activation medium/small winning number conversion table) in which information regarding a predetermined internal winning combination to be converted into the specific internal winning combination is stored;
The internal winning combination conversion means is
setting information regarding the internal winning combination determined by the internal winning combination determining means in the accumulator;
setting information on the starting address of the specific information storage area in the first pair register;
setting the number of bytes of the specific information storage area in the second pair register;
After completing the process of setting data to the accumulator, the first pair register, and the second pair register, the internal winning combination determining means executes a predetermined block search instruction (for example, a CPIR instruction). A gaming machine characterized by detecting whether or not the internal winning combination is the predetermined internal winning combination.

上記第30の課題を解決するために、本発明では、以下のような構成の第69の遊技機を提供する。 In order to solve the above 30th problem, the present invention provides a 69th gaming machine having the following configuration.

アキュームレータ(例えば、Aレジスタ)と、
第1ペアレジスタ(例えば、HLレジスタ)と、
第2ペアレジスタ(例えば、BCレジスタ)と、
所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
遊技者にとって有利な特別遊技(例えば、ボーナス)が作動中であるときに、前記内部当籤役決定手段により決定された前記内部当籤役に関する情報を、特定の内部当籤役に関する情報に変換可能にする内部当籤役変換手段(例えば、図柄設定処理のS2033~S2037)と、
前記特定の内部当籤役への変換対象となる所定の内部当籤役に関する情報が格納された特定情報格納領域(例えば、ボーナス作動中小役当籤番号変換テーブル)と、を備え、
前記内部当籤役変換手段は、
前記内部当籤役決定手段により決定された前記内部当籤役に関する情報を前記アキュームレータにセットし、
前記特定情報格納領域の先頭アドレスの情報を前記第1ペアレジスタにセットし、
前記特定情報格納領域のバイト数を前記第2ペアレジスタにセットし、
前記アキュームレータ、前記第1ペアレジスタ及び前記第2ペアレジスタへのデータのセット処理の終了後、所定のブロックサーチ命令(例えば、CPIR命令)を実行することにより、前記内部当籤役決定手段により決定された前記内部当籤役が前記所定の内部当籤役であるか否かを検出する
ことを特徴とする遊技機。
an accumulator (e.g. A register);
a first pair of registers (e.g., HL register);
a second pair register (e.g. BC register);
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability;
When a special game (for example, a bonus) advantageous to a player is in operation, information regarding the internal winning combination determined by the internal winning combination determining means can be converted into information regarding a specific internal winning combination. Internal winning combination conversion means (for example, S2033 to S2037 of the symbol setting process),
a specific information storage area (for example, a bonus activation medium/small winning number conversion table) in which information regarding a predetermined internal winning combination to be converted into the specific internal winning combination is stored;
The internal winning combination conversion means is
setting information regarding the internal winning combination determined by the internal winning combination determining means in the accumulator;
setting information on the starting address of the specific information storage area in the first pair register;
setting the number of bytes of the specific information storage area in the second pair register;
After completing the process of setting data to the accumulator, the first pair register, and the second pair register, the internal winning combination determining means executes a predetermined block search instruction (for example, a CPIR instruction). A gaming machine characterized by detecting whether or not the internal winning combination is the predetermined internal winning combination.

上記第30の課題を解決するために、本発明では、以下のような構成の第70の遊技機を提供する。 In order to solve the above 30th problem, the present invention provides a 70th gaming machine having the following configuration.

アキュームレータ(例えば、Aレジスタ)と、
第1ペアレジスタ(例えば、HLレジスタ)と、
第2ペアレジスタ(例えば、BCレジスタ)と、
所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
所定の条件が成立しているときに、前記内部当籤役決定手段により決定された前記内部当籤役に係る当籤番号を、特定の内部当籤役に係る当籤番号に変換可能にする内部当籤役変換手段(例えば、図柄設定処理のS2033~S2037)と、
前記特定の内部当籤役への変換対象となる所定の内部当籤役に係る当籤番号が格納された特定当籤番号格納領域(例えば、ボーナス作動中小役当籤番号変換テーブル)と、を備え、
前記内部当籤役変換手段は、
前記内部当籤役決定手段により決定された前記内部当籤役に係る当籤番号を前記アキュームレータにセットし、
前記特定当籤番号格納領域の先頭アドレスの情報を前記第1ペアレジスタにセットし、
前記特定当籤番号格納領域のバイト数を前記第2ペアレジスタにセットし、
前記アキュームレータ、前記第1ペアレジスタ及び前記第2ペアレジスタへのデータのセット処理の終了後、所定のブロックサーチ命令(例えば、CPIR命令)を実行することにより、前記内部当籤役決定手段により決定された前記内部当籤役が前記所定の内部当籤役であるか否かを検出する
ことを特徴とする遊技機。
an accumulator (e.g. A register);
a first pair of registers (e.g., HL register);
a second pair register (e.g. BC register);
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability;
internal winning combination converting means for converting a winning number related to the internal winning combination determined by the internal winning combination determining means into a winning number related to a specific internal winning combination when a predetermined condition is satisfied; (For example, S2033 to S2037 of the symbol setting process)
a specific winning number storage area (for example, a bonus-activated small/medium winning number conversion table) in which a winning number related to a predetermined internal winning combination to be converted into the specific internal winning combination is stored;
The internal winning combination conversion means is
setting a winning number related to the internal winning combination determined by the internal winning combination determining means in the accumulator;
setting information on the starting address of the specific winning number storage area in the first pair register;
setting the number of bytes of the specific winning number storage area in the second pair register;
After completing the process of setting data to the accumulator, the first pair register, and the second pair register, the internal winning combination determining means executes a predetermined block search instruction (for example, a CPIR instruction). A gaming machine characterized by detecting whether or not the internal winning combination is the predetermined internal winning combination.

上記構成の本発明の第68~第70の遊技機によれば、例えば、当籤役の変換処理や成立役の検出処理などのループ処理を必要とする処理をメイン側で行っても、メイン側のROM容量の圧迫を抑制することができる。 According to the sixty-eighth to seventieth gaming machines of the present invention having the above-mentioned configurations, even if the main side performs processing that requires loop processing such as winning combination conversion processing and established combination detection processing, the main side It is possible to suppress the pressure on the ROM capacity.

[第71~第73の遊技機]
従来、上述した構成の遊技機において、遊技機に関する試験を行うための試験端子基板が図柄制御基板(主制御基板)に接続された遊技機が知られている(例えば、特開2003-144630号公報参照)。
[71st to 73rd gaming machines]
Conventionally, there has been known a gaming machine having the above-mentioned configuration, in which a test terminal board for testing the gaming machine is connected to a symbol control board (main control board) (for example, Japanese Patent Laid-Open No. 2003-144630 (see official bulletin).

ところで、従来、遊技機を試験するための試験装置に接続される試験端子基板は、主制御基板に接続される試験端子基板と、副制御基板に接続される試験端子基板とで構成されている。しかしながら、近年、試験仕様の変更により、副制御基板に接続されていた試験端子基板も主制御基板に接続して、遊技機の試験を行うようになった。この場合、試験関連の処理を主制御基板側で行うことになるので、規則により小容量に制限されている主制御基板のROM容量が圧迫されることになる。 By the way, conventionally, a test terminal board connected to a test device for testing gaming machines is composed of a test terminal board connected to a main control board and a test terminal board connected to a sub-control board. . However, in recent years, due to changes in test specifications, gaming machines have been tested by also connecting the test terminal board, which had been connected to the sub-control board, to the main control board. In this case, test-related processing is performed on the main control board, which puts pressure on the ROM capacity of the main control board, which is limited to a small capacity by regulations.

本発明は上記第31の課題を解決するためになされたものであり、本発明の第31の目的は、主制御基板側(メイン側)に設けられたROMの空き容量を増やし、ROM容量が圧迫されることを抑制することが可能な遊技機を提供することである。 The present invention has been made to solve the above thirty-first problem, and the thirty-first object of the present invention is to increase the free space of the ROM provided on the main control board side (main side), and to increase the ROM capacity. To provide a game machine capable of suppressing pressure.

上記第31の課題を解決するために、本発明では、以下のような構成の第71の遊技機を提供する。 In order to solve the above thirty-first problem, the present invention provides a seventy-first gaming machine having the following configuration.

第1のレジスタ(例えば、Cレジスタ)と、
第2のレジスタ(例えば、Bレジスタ)と、
ペアレジスタ(例えば、HLレジスタ)と、
1以上の出力ポートを使用して、各出力ポートから対応する信号を出力する信号出力手段(例えば、試験信号出力処理)と、
前記信号出力手段から信号を出力するための出力データが格納された出力データ格納領域(例えば、規定外出力ポート格納領域)と、を備え、
前記信号出力手段は、
最初に信号が出力される前記出力ポートのポート番号を前記第1のレジスタにセットし、
使用する前記出力ポートの数を前記第2のレジスタにセットし、
前記出力データ格納領域の先頭アドレスを前記ペアレジスタにセットし、
前記第1のレジスタ、前記第2のレジスタ及び前記ペアレジスタへのデータのセット処理の終了後、所定の連続出力命令(例えば、OTICR命令)を実行することにより、各出力ポートに対応する信号を連続して出力する
ことを特徴とする遊技機。
a first register (e.g., C register);
a second register (e.g., B register);
a pair register (e.g. HL register);
Signal output means (for example, test signal output processing) that uses one or more output ports and outputs a corresponding signal from each output port;
an output data storage area (for example, a non-standard output port storage area) in which output data for outputting a signal from the signal output means is stored;
The signal output means includes:
setting the port number of the output port to which the signal is first output in the first register;
setting the number of the output ports to be used in the second register;
setting the start address of the output data storage area in the pair register;
After completing the process of setting data to the first register, the second register, and the pair register, a signal corresponding to each output port is output by executing a predetermined continuous output instruction (for example, an OTICR instruction). A gaming machine characterized by continuous output.

上記第31の課題を解決するために、本発明では、以下のような構成の第72の遊技機を提供する。 In order to solve the above thirty-first problem, the present invention provides a seventy-second gaming machine having the following configuration.

第1のレジスタ(例えば、Cレジスタ)と、
第2のレジスタ(例えば、Bレジスタ)と、
ペアレジスタ(例えば、HLレジスタ)と、
1以上の出力ポートを使用して、各出力ポートから対応する信号を出力する信号出力手段(例えば、試験信号出力処理)と、
前記信号出力手段から信号を出力するための出力データが格納された出力データ格納領域(例えば、規定外出力ポート格納領域)と、を備え、
前記信号出力手段は、
最初に信号が出力される前記出力ポートのポート番号を前記第1のレジスタにセットし、
使用する前記出力ポートの数を前記第2のレジスタにセットし、
前記出力データ格納領域の先頭アドレスを前記ペアレジスタにセットし、
前記第1のレジスタ、前記第2のレジスタ及び前記ペアレジスタへのデータのセット処理の終了後、所定の連続出力命令(例えば、OTICR命令)を実行することにより、各出力ポートに対応する信号を連続して出力し、
前記信号出力手段から出力される信号が、外部の試験機に出力される試験信号であり、出力ポート毎に出力される試験信号の種別が異なる
ことを特徴とする遊技機。
a first register (e.g., C register);
a second register (e.g., B register);
a pair register (e.g. HL register);
Signal output means (for example, test signal output processing) that uses one or more output ports and outputs a corresponding signal from each output port;
an output data storage area (for example, a non-standard output port storage area) in which output data for outputting a signal from the signal output means is stored;
The signal output means includes:
setting the port number of the output port to which the signal is first output in the first register;
setting the number of the output ports to be used in the second register;
setting the start address of the output data storage area in the pair register;
After completing the process of setting data to the first register, the second register, and the pair register, a signal corresponding to each output port is output by executing a predetermined continuous output instruction (for example, an OTICR instruction). output continuously,
A gaming machine characterized in that the signal output from the signal output means is a test signal output to an external test machine, and the type of test signal output is different for each output port.

上記第31の課題を解決するために、本発明では、以下のような構成の第73の遊技機を提供する。 In order to solve the above thirty-first problem, the present invention provides a seventy-third gaming machine having the following configuration.

第1のレジスタ(例えば、Cレジスタ)と、
第2のレジスタ(例えば、Bレジスタ)と、
ペアレジスタ(例えば、HLレジスタ)と、
1以上の出力ポートを使用して、各出力ポートから対応する信号を出力する信号出力手段(例えば、試験信号出力処理)と、
前記信号出力手段から信号を出力するための出力データが格納された出力データ格納領域(例えば、規定外出力ポート格納領域)と、を備え、
前記信号出力手段は、
最初に信号が出力される前記出力ポートのポート番号を前記第1のレジスタにセットし、
使用する前記出力ポートの数を前記第2のレジスタにセットし、
前記出力データ格納領域の先頭アドレスを前記ペアレジスタにセットし、
前記第1のレジスタ、前記第2のレジスタ及び前記ペアレジスタへのデータのセット処理の終了後、所定の連続出力命令(例えば、OTICR命令)を実行することにより、各出力ポートに対応する信号を連続して出力し、
前記所定の連続出力命令では、
前記ペアレジスタにセットされているアドレスに格納されているデータを前記第1のレジスタにセットされているポート番号の出力ポートにセットする第1の処理、
前記第1の処理後、前記第2のレジスタにセットされている前記出力ポートの数を1減算し、前記第1のレジスタにセットされているポート番号の値を1加算し、前記ペアレジスタにセットされているアドレスの値を1加算する第2の処理、及び、
前記第2の処理後、前記第1のレジスタにセットされているポート番号の値が0であるか否かを判定し、ポート番号の値が0である場合には処理を終了し、ポート番号の値が0以外である場合には、前記第1の処理以降の処理を繰り返す第3の処理が、一括して実行される
ことを特徴とする遊技機。
a first register (e.g., C register);
a second register (e.g., B register);
a pair register (e.g. HL register);
Signal output means (for example, test signal output processing) that uses one or more output ports and outputs a corresponding signal from each output port;
an output data storage area (for example, a non-standard output port storage area) in which output data for outputting a signal from the signal output means is stored;
The signal output means includes:
setting the port number of the output port to which the signal is first output in the first register;
setting the number of the output ports to be used in the second register;
setting the start address of the output data storage area in the pair register;
After completing the process of setting data to the first register, the second register, and the pair register, a signal corresponding to each output port is output by executing a predetermined continuous output instruction (for example, an OTICR instruction). output continuously,
In the predetermined continuous output command,
a first process of setting data stored at an address set in the pair register to an output port having a port number set in the first register;
After the first processing, the number of output ports set in the second register is subtracted by 1, the value of the port number set in the first register is added by 1, and the value is added to the pair register. a second process of adding 1 to the value of the set address, and
After the second process, it is determined whether the value of the port number set in the first register is 0, and if the value of the port number is 0, the process is terminated and the port number is If the value of is other than 0, a third process that repeats the processes after the first process is executed all at once.

上記構成の本発明の第71~第73の遊技機によれば、メイン側に設けられたROMの空き容量を増やし、ROM容量が圧迫されることを抑制することができる。 According to the 71st to 73rd gaming machines of the present invention having the above configuration, it is possible to increase the free capacity of the ROM provided on the main side and to suppress the ROM capacity from being compressed.

[第74~第76の遊技機]
従来、上述した構成の遊技機において、遊技の進行を遅延(一時的に停止)させるフリーズ(遊技ロック)の待機期間で所定の抽籤結果が得られ、有効ラインに所定の図柄組合せが停止された場合に、フリーズの予約条件に基づいて、フリーズを実行する遊技機が知られている(例えば、特開2015-003186号公報参照)。
[74th to 76th gaming machines]
Conventionally, in a gaming machine having the above-described configuration, a predetermined lottery result is obtained during a freeze (game lock) waiting period that delays (temporarily stops) the progress of the game, and a predetermined symbol combination is stopped on the active line. In this case, a gaming machine is known that executes a freeze based on freeze reservation conditions (for example, see Japanese Patent Application Laid-Open No. 2015-003186).

ところで、近年の遊技機では、遊技ロックを用いた演出が盛んに行われ、この遊技ロックの抽籤テーブルや抽籤処理プログラムは、主制御基板に設けられたROMに保存されている。しかしながら、主制御基板のROM容量は規則により小容量に制限されているので、遊技ロックの抽籤に係るテーブル及びプログラムにより、主制御基板のROM容量が圧迫される可能性がある。 Incidentally, in recent gaming machines, performances using game locks are frequently performed, and the lottery table and lottery processing program of this game lock are stored in a ROM provided on the main control board. However, since the ROM capacity of the main control board is limited to a small capacity by regulations, there is a possibility that the ROM capacity of the main control board will be compressed by the table and program related to the game lock lottery.

本発明は上記第32の課題を解決するためになされたものであり、本発明の第32の目的は、遊技ロック機能を備えた遊技機において、主制御基板側(メイン側)に設けられたROMの空き容量を増やし、遊技ロックの抽籤に係るテーブル及びプログラムによるROM容量の圧迫を抑制することである。 The present invention has been made in order to solve the above-mentioned 32nd problem, and the 32nd object of the present invention is to provide a gaming machine with a game lock function, which is provided on the main control board side (main side). The objective is to increase the free capacity of the ROM and suppress pressure on the ROM capacity due to tables and programs related to lottery of game locks.

上記第32の課題を解決するために、本発明では、以下のような構成の第74の遊技機を提供する。 In order to solve the above thirty-second problem, the present invention provides a seventy-fourth gaming machine having the following configuration.

第1のレジスタ(例えば、Aレジスタ)と、
第2のレジスタ(例えば、Eレジスタ)と、
ペアレジスタ(例えば、HLレジスタ)と、
遊技の進行を一時的に停止する遊技ロックを実行するロック実行手段(例えば、遊技ロック設定処理)と、
判定フラグ(例えば、遊技ロック判定フラグ)及び予約フラグ(例えば、遊技ロック予約フラグ)が格納されたフラグ格納領域と、
遊技ロックを行うか否かを抽籤により決定し、前記判定フラグ又は前記予約フラグに遊技ロック情報を格納可能な遊技ロック抽籤手段(例えば、スタート時出玉関連抽籤処理)と、を備え、
前記ロック実行手段は、
前記フラグ格納領域のアドレスを前記ペアレジスタにセットし、
所定の指定レジスタロード命令(例えば、INLD命令)を実行して、前記判定フラグを前記第1のレジスタにセットする処理、前記予約フラグを前記第2のレジスタにセットする処理、及び、前記ペアレジスタにセットされたアドレスを更新する処理を一括して行い、
前記第1のレジスタに前記遊技ロック情報が格納されている場合には、当該遊技ロック情報に対応する遊技ロックを実行する
ことを特徴とする遊技機。
a first register (e.g., A register);
a second register (e.g., E register);
a pair register (e.g. HL register);
A lock execution means (for example, a game lock setting process) that executes a game lock that temporarily stops the progress of the game;
a flag storage area in which a determination flag (for example, game lock determination flag) and a reservation flag (for example, game lock reservation flag) are stored;
comprising a game lock lottery means (for example, a lottery process related to starting balls) that determines whether or not to lock the game by lottery and can store game lock information in the determination flag or the reservation flag;
The lock execution means includes:
setting the address of the flag storage area in the pair register;
A process of executing a predetermined specified register load instruction (for example, an INLD instruction) to set the determination flag in the first register, a process of setting the reservation flag in the second register, and a process of setting the reservation flag in the second register, and the pair register. Perform the process of updating the addresses set in at once,
A gaming machine characterized in that, when the game lock information is stored in the first register, a game lock corresponding to the game lock information is executed.

また、前記本発明の第74の遊技機では、前記遊技ロック実行手段は、前記所定の指定レジスタロード命令が実行された後、前記フラグ格納領域の前記判定フラグに前記第2のレジスタにセットされているデータを格納するようにしてもよい。 Further, in the seventy-fourth gaming machine of the present invention, the game lock execution means sets the determination flag in the flag storage area in the second register after the predetermined designated register load instruction is executed. It may also be possible to store data that is

上記第32の課題を解決するために、本発明では、以下のような構成の第75の遊技機を提供する。 In order to solve the above thirty-second problem, the present invention provides a seventy-fifth gaming machine having the following configuration.

第1のレジスタ(例えば、Aレジスタ)と、
第2のレジスタ(例えば、Eレジスタ)と、
ペアレジスタ(例えば、HLレジスタ)と、
格納されたデータによりアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、
遊技の進行を一時的に停止する遊技ロックを実行するロック実行手段(例えば、遊技ロック設定処理)と、
判定フラグ(例えば、遊技ロック判定フラグ)及び予約フラグ(例えば、遊技ロック予約フラグ)が格納されたフラグ格納領域と、
遊技ロックを行うか否かを抽籤により決定し、前記判定フラグ又は前記予約フラグに遊技ロック情報を格納可能な遊技ロック抽籤手段(例えば、スタート時出玉関連抽籤処理)と、を備え、
前記ロック実行手段は、
前記拡張レジスタを用いてアドレス指定を行うことができる所定の読み出し命令(例えば、LDQ命令)を実行することにより、前記フラグ格納領域のアドレスを前記ペアレジスタにセットし、
所定の指定レジスタロード命令(例えば、INLD命令)を実行して、前記判定フラグを前記第1のレジスタにセットする処理、前記予約フラグを前記第2のレジスタにセットする処理、及び、前記ペアレジスタにセットされたアドレスを更新する処理を一括して行い、
前記第1のレジスタに前記遊技ロック情報が格納されている場合には、当該遊技ロック情報に対応する遊技ロックを実行する
ことを特徴とする遊技機。
a first register (e.g., A register);
a second register (e.g., E register);
a pair register (e.g. HL register);
an extension register (for example, Q register) that can specify part of the address by stored data;
A lock execution means (for example, a game lock setting process) that executes a game lock that temporarily stops the progress of the game;
a flag storage area in which a determination flag (for example, game lock determination flag) and a reservation flag (for example, game lock reservation flag) are stored;
comprising a game lock lottery means (for example, a lottery process related to starting balls) that determines whether or not to lock the game by lottery and can store game lock information in the determination flag or the reservation flag;
The lock execution means includes:
setting the address of the flag storage area in the pair register by executing a predetermined read instruction (for example, an LDQ instruction) that can be addressed using the extension register;
A process of executing a predetermined specified register load instruction (for example, an INLD instruction) to set the determination flag in the first register, a process of setting the reservation flag in the second register, and a process of setting the reservation flag in the second register, and the pair register. Perform the process of updating the addresses set in ``all at once,''
A gaming machine characterized in that, when the game lock information is stored in the first register, a game lock corresponding to the game lock information is executed.

上記第32の課題を解決するために、本発明では、以下のような構成の第76の遊技機を提供する。 In order to solve the above thirty-second problem, the present invention provides a seventy-sixth gaming machine having the following configuration.

第1のレジスタ(例えば、Aレジスタ)と、
第2のレジスタ(例えば、Eレジスタ)と、
第3のレジスタ(例えば、HLレジスタ)と、
遊技の進行を一時的に停止する遊技ロックを実行するロック実行手段(例えば、遊技ロック設定処理)と、
判定フラグ(例えば、遊技ロック判定フラグ)及び予約フラグ(例えば、遊技ロック予約フラグ)が格納されたフラグ格納領域と、
遊技ロックを行うか否かを抽籤により決定し、前記判定フラグ又は前記予約フラグに遊技ロック情報を格納可能な遊技ロック抽籤手段(例えば、スタート時出玉関連抽籤処理)と、を備え、
前記ロック実行手段は、
前記フラグ格納領域のアドレスを前記第3のレジスタにセットし、
所定の指定レジスタロード命令(例えば、INLD命令)を実行して、前記判定フラグを前記第1のレジスタにセットする処理、前記予約フラグを前記第2のレジスタにセットする処理、及び、前記第3のレジスタにセットされたアドレスを更新する処理を一括して行い、
前記所定の指定レジスタロード命令の実行後、前記フラグ格納領域の前記判定フラグに前記第2のレジスタにセットされているデータを格納し、その後、前記第2のレジスタにセットされているデータをクリアし、
前記第1のレジスタに前記遊技ロック情報が格納されている場合には、当該遊技ロック情報に対応する遊技ロックを実行する
ことを特徴とする遊技機。
a first register (e.g., A register);
a second register (e.g., E register);
a third register (e.g., HL register);
A lock execution means (for example, a game lock setting process) that executes a game lock that temporarily stops the progress of the game;
a flag storage area in which a determination flag (for example, game lock determination flag) and a reservation flag (for example, game lock reservation flag) are stored;
comprising a game lock lottery means (for example, a lottery process related to starting balls) that determines whether or not to lock the game by lottery and can store game lock information in the determination flag or the reservation flag;
The lock execution means includes:
setting the address of the flag storage area in the third register;
executing a predetermined specified register load instruction (for example, an INLD instruction) to set the determination flag in the first register; setting the reservation flag in the second register; and setting the reservation flag in the second register. The process of updating the address set in the register of is performed all at once,
After executing the predetermined designated register load instruction, store the data set in the second register in the determination flag in the flag storage area, and then clear the data set in the second register. death,
A gaming machine characterized in that, when the game lock information is stored in the first register, a game lock corresponding to the game lock information is executed.

上記構成の本発明の第74~第76の遊技機によれば、遊技ロック機能を備えた遊技機において、メイン側に設けられたROMの空き容量を増やし、遊技ロックの抽籤に係るテーブル及びプログラムによるROM容量の圧迫を抑制することができる。 According to the seventy-fourth to seventy-sixth gaming machines of the present invention having the above configuration, in the gaming machine equipped with a game lock function, the free space of the ROM provided on the main side is increased, and the table and program related to the lottery of the game lock are increased. It is possible to suppress the pressure on the ROM capacity caused by the above.

1…パチスロ、3L,3C,3R…リール、4…リール表示窓、6…情報表示器、11…表示装置、17L,17C,17R…ストップボタン、18…サブ表示装置、71…主制御基板、72…副制御基板、90…主制御回路、91…マイクロプロセッサ、101…メインCPU、102…メインROM、103…メインRAM、107…演算回路、114…第1シリアル通信回路、115…第2シリアル通信回路、200…副制御回路、201…サブCPU201、301…第1インターフェースボード、302…第2インターフェースボード 1... Pachislot, 3L, 3C, 3R... Reel, 4... Reel display window, 6... Information display, 11... Display device, 17L, 17C, 17R... Stop button, 18... Sub display device, 71... Main control board, 72... Sub control board, 90... Main control circuit, 91... Microprocessor, 101... Main CPU, 102... Main ROM, 103... Main RAM, 107... Arithmetic circuit, 114... First serial communication circuit, 115... Second serial Communication circuit, 200... Sub control circuit, 201... Sub CPU 201, 301... First interface board, 302... Second interface board

Claims (1)

遊技動作を制御するための演算処理を行う演算処理手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段と、
所定周期で割込処理を実行するために当該所定周期を計測するタイマー回路と、を有するマイクロプロセッサを備え、
前記演算処理手段は、
第1のレジスタと、
第2のレジスタと、
ペアレジスタと、を有し、
前記マイクロプロセッサは、
1以上の出力ポートを使用して、各出力ポートから対応する信号を出力する信号出力手段と、
前記タイマー回路からのタイムアウト信号に基づいて実行される前記割込処理の中で、2バイトのソフトタイマーのタイマー値を計数するタイマー計数処理手段と、を有し、
前記タイマー計数処理手段は、所定の更新命令を実行することで前記ソフトタイマーのタイマー値を計数し、
前記所定の更新命令は、計数対象の現在の前記ソフトタイマーのタイマー値と前記タイマー値の下限値とを比較し、現在の前記ソフトタイマーのタイマー値が前記下限値より大きければ、前記ソフトタイマーのタイマー値を減算更新し、現在の前記ソフトタイマーのタイマー値が前記下限値以下であれば、前記ソフトタイマーのタイマー値を前記下限値に保持する命令であり、
前記第2記憶手段は、前記信号出力手段から信号を出力するための出力データが格納された出力データ格納領域を有し、
前記信号出力手段は、
前記ペアレジスタを使用して前記出力データ格納領域の先頭アドレスを指定し、
前記第1のレジスタを使用して前記出力ポートの指定値を指定し、
前記第2のレジスタを使用して前記出力ポートの数を指定し、
所定の出力命令を実行することにより、前記第1のレジスタで指定された出力ポートから信号を出力し、
前記マイクロプロセッサは、前記タイマー計数処理手段による処理を実行した後に、前記信号出力手段による処理を実行し、
前記所定の更新命令は、更新、下限判定及び判断分岐の機能を有した一つの命令であり、
前記タイマー計数処理手段は、前記所定の更新命令を実行した後、前記第2記憶手段内の次に計数対象となる前記ソフトタイマーのアドレスをセットする
ことを特徴とする遊技機。
arithmetic processing means for performing arithmetic processing for controlling gaming operations;
a first storage means storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
A microprocessor having a timer circuit that measures a predetermined cycle in order to execute interrupt processing at a predetermined cycle,
The arithmetic processing means is
a first register;
a second register;
has a pair register,
The microprocessor includes:
Signal output means for outputting a corresponding signal from each output port using one or more output ports;
a timer counting processing means for counting a timer value of a 2-byte soft timer in the interrupt processing executed based on a timeout signal from the timer circuit;
The timer counting processing means counts a timer value of the soft timer by executing a predetermined update command,
The predetermined update command compares the current timer value of the soft timer to be counted with the lower limit value of the timer value, and if the current timer value of the soft timer is larger than the lower limit value, the soft timer is updated. an instruction to subtract and update the timer value, and if the current timer value of the soft timer is below the lower limit value, maintain the timer value of the soft timer at the lower limit value;
The second storage means has an output data storage area in which output data for outputting a signal from the signal output means is stored,
The signal output means includes:
specifying a start address of the output data storage area using the pair register;
specifying a specified value of the output port using the first register;
specifying the number of output ports using the second register;
Outputting a signal from the output port specified by the first register by executing a predetermined output instruction;
The microprocessor executes the processing by the signal outputting means after executing the processing by the timer counting processing means ,
The predetermined update instruction is one instruction having the functions of update, lower limit judgment, and decision branching,
After executing the predetermined update command, the timer counting processing means sets the address of the soft timer to be counted next in the second storage means.
A gaming machine characterized by:
JP2023004216A 2017-06-28 2023-01-16 gaming machine Active JP7449002B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023004216A JP7449002B2 (en) 2017-06-28 2023-01-16 gaming machine

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017126420A JP6941983B2 (en) 2017-06-28 2017-06-28 Pachinko machine
JP2021145505A JP7217050B2 (en) 2017-06-28 2021-09-07 game machine
JP2023004216A JP7449002B2 (en) 2017-06-28 2023-01-16 gaming machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021145505A Division JP7217050B2 (en) 2017-06-28 2021-09-07 game machine

Publications (2)

Publication Number Publication Date
JP2023029638A JP2023029638A (en) 2023-03-03
JP7449002B2 true JP7449002B2 (en) 2024-03-13

Family

ID=65026361

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017126420A Active JP6941983B2 (en) 2017-06-28 2017-06-28 Pachinko machine
JP2021145505A Active JP7217050B2 (en) 2017-06-28 2021-09-07 game machine
JP2023004216A Active JP7449002B2 (en) 2017-06-28 2023-01-16 gaming machine

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2017126420A Active JP6941983B2 (en) 2017-06-28 2017-06-28 Pachinko machine
JP2021145505A Active JP7217050B2 (en) 2017-06-28 2021-09-07 game machine

Country Status (1)

Country Link
JP (3) JP6941983B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009061141A (en) 2007-09-07 2009-03-26 Daito Giken:Kk Game machine
JP2014028036A (en) 2012-07-31 2014-02-13 Daito Giken:Kk Game machine
JP2016154793A (en) 2015-02-26 2016-09-01 株式会社三共 Game machine
JP6353495B2 (en) 2016-08-15 2018-07-04 株式会社ユニバーサルエンターテインメント Game machine
JP6866053B2 (en) 2020-05-12 2021-04-28 株式会社ユニバーサルエンターテインメント Pachinko machine
JP6931560B2 (en) 2017-06-28 2021-09-08 株式会社ユニバーサルエンターテインメント Pachinko machine

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6083835B1 (en) * 2016-03-31 2017-02-22 サミー株式会社 Game machine
JP6935130B2 (en) * 2017-06-28 2021-09-15 株式会社ユニバーサルエンターテインメント Pachinko machine

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009061141A (en) 2007-09-07 2009-03-26 Daito Giken:Kk Game machine
JP2014028036A (en) 2012-07-31 2014-02-13 Daito Giken:Kk Game machine
JP2016154793A (en) 2015-02-26 2016-09-01 株式会社三共 Game machine
JP6353495B2 (en) 2016-08-15 2018-07-04 株式会社ユニバーサルエンターテインメント Game machine
JP6931560B2 (en) 2017-06-28 2021-09-08 株式会社ユニバーサルエンターテインメント Pachinko machine
JP6866053B2 (en) 2020-05-12 2021-04-28 株式会社ユニバーサルエンターテインメント Pachinko machine

Also Published As

Publication number Publication date
JP6941983B2 (en) 2021-09-29
JP7217050B2 (en) 2023-02-02
JP2023029638A (en) 2023-03-03
JP2021191464A (en) 2021-12-16
JP2019005488A (en) 2019-01-17

Similar Documents

Publication Publication Date Title
JP7422423B2 (en) gaming machine
JP7448983B2 (en) gaming machine
JP7344600B2 (en) gaming machine
JP7383314B2 (en) gaming machine
JP7178733B2 (en) game machine
JP7262131B2 (en) game machine
JP7382099B2 (en) gaming machine
JP7262133B2 (en) game machine
JP7262132B2 (en) game machine
JP7353673B2 (en) gaming machine
JP7112562B2 (en) game machine
JP2024015357A (en) Game machine
JP2023166003A (en) Game machine
JP6931560B2 (en) Pachinko machine
JP2023153319A (en) Game machine
JP7341561B2 (en) gaming machine
JP7341562B2 (en) gaming machine
JP7344602B2 (en) gaming machine
JP7344601B2 (en) gaming machine
JP7353674B2 (en) gaming machine
JP7108773B2 (en) game machine
JP7112563B2 (en) game machine
JP7112561B2 (en) game machine
JP7149014B2 (en) game machine
JP7449002B2 (en) gaming machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240222

R150 Certificate of patent or registration of utility model

Ref document number: 7449002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150